KR20230125832A - 웨트 에칭 용액 및 웨트 에칭 방법 - Google Patents

웨트 에칭 용액 및 웨트 에칭 방법 Download PDF

Info

Publication number
KR20230125832A
KR20230125832A KR1020237026229A KR20237026229A KR20230125832A KR 20230125832 A KR20230125832 A KR 20230125832A KR 1020237026229 A KR1020237026229 A KR 1020237026229A KR 20237026229 A KR20237026229 A KR 20237026229A KR 20230125832 A KR20230125832 A KR 20230125832A
Authority
KR
South Korea
Prior art keywords
metal layer
etching
metal
etching solution
solution
Prior art date
Application number
KR1020237026229A
Other languages
English (en)
Inventor
다카히사 다니구치
치 치엔 린
다츠오 미야자키
Original Assignee
샌트랄 글래스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌트랄 글래스 컴퍼니 리미티드 filed Critical 샌트랄 글래스 컴퍼니 리미티드
Publication of KR20230125832A publication Critical patent/KR20230125832A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/28—Acidic compositions for etching iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 개시의 웨트 에칭 용액은, 텅스텐계 재료로 이루어지는 제1금속층과 코발트 및/또는 구리계 재료로 이루어지는 제2금속층이 공존하고, 적어도 코발트 및/또는 구리계 재료의 표층에 산화물층이 형성된 반도체 기판에 대하여, 상기 제1금속층의 에칭을 억제하면서 상기 제2금속층을 선택적으로 제거하는 에칭 용액이다. 상기 에칭 용액은, 트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤을 유기용매에 용해한 용액으로 이루어진다.

Description

웨트 에칭 용액 및 웨트 에칭 방법
본 개시는, 반도체 소자 제조 공정 등에서 사용되는 웨트 에칭 용액 및 웨트 에칭 방법에 관한 것이다.
반도체 소자의 제조 공정에 있어서, 메탈 게이트 재료, 전극 재료, 또는 자성 재료 등으로서의 금속막이나, 압전 재료, LED 발광 재료, 투명 전극 재료, 또는 유전 재료 등으로서의 금속화합물막 등의 금속함유막의 불필요한 부분을 제거하여, 배선 등의 원하는 패턴을 기판 상에 형성하기 위하여 에칭 처리가 행해진다.
상기 에칭 처리 방법으로서는, (1) 플라즈마 중의 반응종을 이용하는 드라이 에칭과 (2) 무기산이나 유기산 등의 약액을 이용하는 웨트 에칭이 알려져 있지만, 정밀도가 높은 미세 가공에는 통상 드라이 에칭이 이용되고 있다.
웨트 에칭은, 비용이 싸고, 생산성이 높고, 배치(batch) 처리가 가능한 등의 메리트가 있지만, 반도체 소자의 미세 가공에 있어서, 기판 상에 형성한 특정의 금속이나 금속화합물층을, 공존하는 기타의 금속이나 금속화합물층에 대하여 선택적으로 제거하기가 곤란하다. 그 때문에, 에칭의 선택비가 큰 무기 화합물이나 유기 화합물의 조성물로 이루어지는 여러 가지의 웨트 에칭액의 개발이 이루어지고 있다.
특허문헌 1에는, 텅스텐 등의 에칭을 억제하면서 티탄을 선택적으로 에칭하는 희석 불화수소 및 실란 함유 전구체의 혼합물을 함유하는 용액이, 특허문헌 2에는, 과산화수소, 유기산 염 및 물을 포함하는 티탄계 금속, 텅스텐계 금속, 티탄텅스텐계 금속 또는 그들의 질화물을 기타의 금속이나 기판 재료에 대하여 선택적으로 에칭할 수 있는 용액이, 특허문헌 3에는, 기타의 금속이 공존하는 경우이더라도 구리 또는 구리 합금을 선택적으로 또한 균일하게 에칭하는 옥살산 암모늄, 과산화수소, 및 계면활성제로 이루어지는 pH가 6.0∼8.5인 에칭액이, 특허문헌 4에는, TiN을 포함하는 제1층과, 주기율표의 제3∼11족의 천이금속으로부터 선택되는 금속을 포함하는 제2층을 갖는 기판을 처리하고, 상기 제1층을 선택적으로 제거하는, 무기 화합물과 산화제와 제2층에 대한 방식제를 포함하는 에칭 용액이 개시되어 있다.
또, 특허문헌 5에는, 트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤을 포함하는 유기용매 용액으로 이루어지고, 상기 β-디케톤과 착체를 형성 가능한 Co, Fe 등의 금속막을 에칭하는 유기용매 용액이 개시되어 있다. 이 용액을 이용하면, 상기 β-디케톤과 착체를 형성하지 않는 실리콘 재료 등의 반도체 기판과 상기 금속막과의 선택적 에칭이 가능하게 된다.
최근, 비아를 통과한 상하의 도체층의 접속에 대하여 완전자기정합 비아(Fully-self-aligned via; FSAV) 프로세스가 제안되고 있다.
특허문헌 6에는, 나노미터 이하의 정밀도로 금속층의 에칭량을 제어할 수 있는 기판 처리 방법으로서, 기판의 표면의 트렌치에 메워넣은 Co나 Cu 등의 금속층의 표층에의 1 원자층 또는 수 원자층으로 이루어지는 산화금속층의 형성과, 무기 산성 약액에 의한 당해 산화금속층의 선택적 에칭을 반복하여 상기 금속층을 수십 ㎚ 제거하는 방법이 개시되어 있다.
일본 특허 제4896995호 공보 일본 특허 제5523325호 공보 국제공개 제2006/103751호 일본 공개특허 특개2014-093407호 공보 일본 공개특허 특개2017-28257호 공보 일본 공개특허 특개2019-061978호 공보
정밀도가 높은 미세 가공에는 통상 드라이 에칭이 이용되고 있지만, 자연산화막을 만들기 쉬운 금속 박막의 드라이 에칭에서는, 얇은 산화물층이 에칭을 저해한다. 상기 특허문헌 6에는, Co나 Cu 등의 금속층을 고정밀도로 에칭하는 방법으로서, 두께가 ㎚ 오더인 산화금속층의 형성과 당해 산화금속층의 에칭 제거를 반복하는 방법이 개시되어 있지만, 에천트로서 불산이나 염산 등의 산성 수용액을 이용할 필요가 있다.
Co나 Cu 등의 배선 금속 재료의 에천트에 요구되는 성능으로서는, 에칭 후에 배선 금속 재료의 표면 러프니스(표면의 거칠기; surface roughness)가 악화되지 않는 것에 추가하여, 기타의 배선 금속 재료(예를 들면 텅스텐 등)나 기판 재료, 스토퍼 재료 등과의 에칭 선택성도 중요하게 되고 있다.
본 개시에서는, 반도체 소자 제조 공정 등에서 사용되는 배선 등의 Co나 Cu 금속층의 에칭에 관한 것으로서, 산성 수용액을 이용하지 않고 당해 금속의 산화물층을 제거할 수 있는 웨트 에칭 용액의 제공과, 그 용액을 이용하여 당해 금속층을 수십 ㎚ 이하의 원하는 두께만큼 제거할 수 있는 에칭 방법을 제공하는 것을 과제로 한다.
본 발명자들은, 예의 검토한 결과, 트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤의 유기용매 용액을 에칭액으로서 이용한 경우, 코발트 및/또는 구리의 산화물막은 금속막과 마찬가지의 에칭 속도로 에칭할 수 있기는 하지만, 텅스텐의 산화물막은 에칭되기 어렵기 때문에, 금속산화막을 이용함으로써 코발트 및/또는 구리를 텅스텐에 대하여 선택적으로 에칭할 수 있는 것을 발견하고, 본 개시에 이르렀다.
즉, 본 개시는,
< 1 >
텅스텐계 재료로 이루어지는 제1금속층과 코발트 및/또는 구리계 재료로 이루어지는 제2금속층이 공존하고, 적어도 코발트 및/또는 구리계 재료의 표층에 산화물층이 형성된 반도체 기판에 대하여, 상기 제1금속층의 에칭을 억제하면서 상기 제2금속층을 선택적으로 제거하는 에칭 용액으로서,
상기 에칭 용액은, 트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤을 유기용매에 용해한 용액으로 이루어지는, 웨트 에칭 용액이다.
또, 본 개시는 이하의 < 2 >∼< 8 >의 태양을 포함한다.
< 2 >
상기 반도체 기판의 재료가, 실리콘계 재료 또는 규산염 유리 재료인, < 1 >에 기재된 웨트 에칭 용액.
< 3 >
상기 β-디케톤의 농도가 1∼80 질량%인, < 1 > 또는 < 2 >에 기재된 웨트 에칭 용액.
< 4 >
상기 에칭 용액 중에 포함되는 수분이 1 질량% 이하인, < 1 >∼< 3 > 중 어느 것에 기재된 웨트 에칭 용액.
< 5 >
텅스텐계 재료로 이루어지는 제1금속층에 대하여, 코발트 및/또는 구리계 재료로 이루어지는 제2금속층을 선택적으로 제거하는 웨트 에칭 방법으로서,
상기 제1금속층과 상기 제2금속층이 공존하는 반도체 기판을 준비하는 제1공정과,
트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤을 유기용매에 용해한 용액으로 이루어지는 에칭 용액을 준비하는 제2공정과,
상기 반도체 기판에 산화제를 접촉시켜, 적어도 상기 제2금속층의 표층에 제2금속의 산화물층을 형성하는 제3공정과,
상기 제2금속의 산화물층에 상기 에칭 용액을 접촉시키는 제4공정,
을 포함하는, 웨트 에칭 방법.
< 6 >
제3공정에 있어서, 상기 산화제가 산소, 공기, 오존, 또는 과산화물인, < 5 >에 기재된 웨트 에칭 방법.
< 7 >
제4공정에 있어서, 상기 에칭 용액에 대하여 탈기 조작을 행한 후에 상기 제2금속의 산화물층에 상기 에칭 용액을 접촉시키는, < 5 > 또는 < 6 >에 기재된 웨트 에칭 방법.
< 8 >
상기 에칭 용액에, 산소, 공기, 또는 오존으로부터 선택되는 적어도 1종의 기체를 상기 산화제로서 용해한 용액을 이용하여, 제3공정과 제4공정을 동시에 행하는, < 5 >에 기재된 웨트 에칭 방법.
또한, 전술의 「코발트 및/또는 구리계 재료로 이루어지는 제2금속층」은, 「코발트 단체, 코발트를 포함하는 합금, 또는 코발트를 포함하는 화합물로 이루어지는 제2금속층」, 「구리 단체, 구리를 포함하는 합금, 또는 구리를 포함하는 화합물로 이루어지는 제2금속층」, 「코발트 및 구리를 포함하는 합금, 또는 코발트 및 구리를 포함하는 화합물로 이루어지는 제2금속층」, 「코발트 단체, 코발트를 포함하는 합금, 또는 코발트를 포함하는 화합물로 이루어지는 제2금속층과, 구리 단체, 구리를 포함하는 합금, 또는 구리를 포함하는 화합물로 이루어지는 제2금속층이 공존하는 태양」 중 어느 것의 태양을 포함하는 것으로 한다.
본 개시의 에칭 용액 및 이 용액을 이용한 에칭 방법에 의하면, 반도체 소자 제조 공정 등에서 사용되는 금속층의 에칭에 관한 것으로서, 산성 수용액을 이용하지 않고 텅스텐에 대한 코발트 및/또는 구리의 선택적 에칭이 가능하게 된다.
이하, 본 개시를 상세하게 설명한다. 본 개시는 이하의 실시 태양에 한정되는 것은 아니며, 본 개시의 취지를 손상하지 않는 범위에서, 당업자의 통상의 지식에 기초하여, 적절히 실시할 수 있다.
< 웨트 에칭 용액에 대하여 >
본 개시의 웨트 에칭 용액은, 텅스텐계 재료로 이루어지는 제1금속층과 코발트 및/또는 구리계 재료로 이루어지는 제2금속층이 공존하고, 적어도 코발트 및/또는 구리계 재료의 표층에 산화물층이 형성된 반도체 기판에 대하여, 상기 제1금속층의 에칭을 억제하면서 상기 제2금속층을 선택적으로 제거하는 에칭 용액이다.
제1금속층은, 텅스텐 단체의 막, 텅스텐을 포함하는 합금의 막, 또는 TiW, TiWN, WSi2 등의, 텅스텐을 포함하는 2종류 이상의 금속으로 구성되는 화합물 등의 텅스텐계 재료(이하 간단히 「텅스텐」 또는 「제1금속」이라고 하는 경우가 있음)의 막으로 이루어진다. 또, 제2금속층은, 코발트 및/또는 구리 단체의 막, 코발트 및/또는 구리를 포함하는 합금의 막, 또는 코발트 및/또는 구리를 포함하는 화합물 등의 코발트 및/또는 구리계 재료(이하 간단히 「코발트 및/또는 구리」 또는 「제2금속」이라고 하는 경우가 있음)의 막으로 이루어진다. 또한, 제2금속층에 있어서, 복수의 원소를 포함하는 금속층의 경우는, 각 원소의 조성비는 임의의 값을 취할 수 있다.
여기서 「공존한다」는 것은, 반도체 기판 상에 텅스텐계 재료의 막으로 이루어지는 제1금속층과, 코발트 및/또는 구리계 재료의 막으로 이루어지는 제2금속층이, 서로 노출된 구조, 또는, 적어도 상기 제2금속층이 노출된 구조를 나타낸다.
본 개시의 에칭 용액은, 트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤(이하, 본 명세서에서 간단히 「β-디케톤」이라고 할 때가 있음)을 유기용매에 용해한 용액이다. 트리플루오로메틸기(CF3)와 카르보닐기(C=O)가 결합하고 있는 β-디케톤은, 트리플루오로메틸기와 카르보닐기가 결합하고 있지 않은 β-디케톤에 비하여, 고속으로 에칭 가능하고, 또, 에칭되는 금속과의 착체가 응집되기 어려워 고체가 석출되기 어렵다.
트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤의 구체적인 화합물은, 헥사플루오로아세틸아세톤(1,1,1,5,5,5-헥사플루오로-2,4-펜탄디온; 본 명세서에서 「HFAc」라고 간략히 하는 때가 있음), 트리플루오로아세틸아세톤(1,1,1-트리플루오로-2,4-펜탄디온), 1,1,1,6,6,6-헥사플루오로-2,4-헥산디온, 4,4,4-트리플루오로-1-(2-티에닐)-1,3-부탄디온, 4,4,4-트리플루오로-1-페닐-1,3-부탄디온, 1,1,1,5,5,5-헥사플루오로-3-메틸-2,4-펜탄디온, 1,1,1,3,5,5,5-헵타플루오로-2,4-펜탄디온 및 1,1,1-트리플루오로-5,5-디메틸-2,4-헥산디온이다. 이들은 1종류, 혹은 복수의 조합으로 이용할 수 있다.
에칭 용액에 이용되는 유기용매로서는, 상기 β-디케톤을 용해할 수 있고, 또한, 피처리체의 표면에 대한 데미지가 적은 것이라면, 특별히 한정되지 않고 종래 공지의 유기용매를 사용할 수 있다.
상기 유기용매는, 예를 들면, 알코올, 탄화수소, 에스테르, 에테르, 케톤, 할로겐 원소 함유 용매, 술폭시드, 락톤, 카보네이트, 다가 알코올 유도체, 질소 원소 함유 용매, 실리콘, 또는, 그들의 혼합액이 적절하게 사용된다.
이 중에서도, 탄화수소, 에스테르, 에테르, 할로겐 원소 함유 용매, 다가 알코올 유도체 중 OH기를 갖지 않는 것, 또는, 그들의 혼합액을 사용할 수 있다. 이들을 이용하면, 에칭액의 안정성이 좋아지기 때문에 바람직하다.
상기 탄화수소의 예로서는 n-헥산, n-헵탄, n-옥탄, n-노난, n-데칸, n-운데칸, n-도데칸, n-테트라데칸, n-헥사데칸, n-옥타데칸, n-아이코산, 및 그들의 탄소수에 대응하는 분기상의 탄화수소(예를 들면, 이소도데칸, 이소세탄 등), 시클로헥산, 메틸시클로헥산, 데칼린, 벤젠, 톨루엔, 크실렌, (오르토-, 메타-, 또는 파라-)디에틸벤젠, 1,3,5-트리메틸벤젠, 나프탈렌 등이 있다.
상기 에스테르의 예로서는 아세트산 에틸, 아세트산 n-프로필, 아세트산 i-프로필, 아세트산 n-부틸, 아세트산 i-부틸, 아세트산 n-펜틸, 아세트산 i-펜틸, 아세트산 n-헥실, 아세트산 n-헵틸, 아세트산 n-옥틸, 포름산 n-펜틸, 프로피온산 n-부틸, 부티르산 에틸, 부티르산 n-프로필, 부티르산 i-프로필, 부티르산 n-부틸, n-옥탄산 메틸, 데칸산 메틸, 피루브산 메틸, 피루브산 에틸, 피루브산 n-프로필, 아세토아세트산 메틸, 아세토아세트산 에틸, 2-옥소부탄산 에틸, 아디프산 디메틸, 3-메톡시프로피온산 메틸, 3-메톡시프로피온산 에틸, 3-에톡시프로피온산 메틸, 3-에톡시프로피온산 에틸, 에톡시아세트산 에틸 등이 있다.
상기 에테르의 예로서는 디-n-프로필에테르, 에틸-n-부틸에테르, 디-n-부틸에테르, 에틸-n-아밀에테르, 디-n-아밀에테르, 에틸-n-헥실에테르, 디-n-헥실에테르, 디-n-옥틸에테르, 및 그들의 탄소수에 대응하는 디이소프로필에테르, 디이소아밀에테르 등의 분기상의 탄화수소기를 갖는 에테르, 디메틸에테르, 디에틸에테르, 메틸에틸에테르, 메틸시클로펜틸에테르, 디페닐에테르, 테트라히드로푸란, 디옥산, 메틸퍼플루오로프로필에테르, 메틸퍼플루오로부틸에테르, 에틸퍼플루오로부틸에테르, 메틸퍼플루오로헥실에테르, 에틸퍼플루오로헥실에테르 등이 있다.
상기 케톤의 예로서는 아세톤, 아세틸아세톤, 메틸에틸케톤, 메틸프로필케톤, 메틸부틸케톤, 2-헵탄온, 3-헵탄온, 시클로헥산온, 이소포론 등이 있다.
상기 할로겐 원소 함유 용매의 예로서는 퍼플루오로옥탄, 퍼플루오로노난, 퍼플루오로시클로펜탄, 퍼플루오로시클로헥산, 헥사플루오로벤젠 등의 퍼플루오로카본, 1,1,1,3,3-펜타플루오로부탄, 옥타플루오로시클로펜탄, 2,3-디하이드로데카플루오로펜탄, 제오로라H(니혼제온 제) 등의 하이드로플루오로카본, 메틸퍼플루오로이소부틸에테르, 메틸퍼플루오로부틸에테르, 에틸퍼플루오로부틸에테르, 에틸퍼플루오로이소부틸에테르, 아사히클린 AE-3000(AGC 제), Novec7100, Novec7200, Novec7300, Novec7600(모두 3M 제) 등의 하이드로플루오로에테르, 테트라클로로메탄 등의 클로로카본, 클로로포름 등의 하이드로클로로카본, 디클로로디플루오로메탄 등의 클로로플루오로카본, 1,1-디클로로-2,2,3,3,3-펜타플루오로프로판, 1,3-디클로로-1,1,2,2,3-펜타플루오로프로판, 1-클로로-3,3,3-트리플루오로프로펜, 1,2-디클로로-3,3,3-트리플루오로프로펜 등의 하이드로클로로플루오로카본, 퍼플루오로에테르, 퍼플루오로폴리에테르 등이 있다.
상기 술폭시드의 예로서는 디메틸술폭시드(DMSO) 등이 있다.
상기 락톤의 예로서는 β-프로피오락톤, γ-부티로락톤, γ-발레로락톤, γ-헥사노락톤, γ-헵타노락톤, γ-옥타노락톤, γ-노나노락톤, γ-데카노락톤, γ-운데카노락톤, γ-도데카노락톤, δ-발레로락톤, δ-헥사노락톤, δ-옥타노락톤, δ-노나노락톤, δ-데카노락톤, δ-운데카노락톤, δ-도데카노락톤, ε-헥사노락톤 등이 있다.
상기 카보네이트의 예로서는 디메틸카보네이트, 에틸메틸카보네이트, 디에틸카보네이트, 프로필렌카보네이트 등이 있다.
상기 다가 알코올 유도체의 예로서는 에틸렌글리콜모노메틸에테르, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노프로필에테르, 에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜모노프로필에테르, 디에틸렌글리콜모노부틸에테르, 트리에틸렌글리콜모노메틸에테르, 트리에틸렌글리콜모노에틸에테르, 트리에틸렌글리콜모노프로필에테르, 트리에틸렌글리콜모노부틸에테르, 테트라에틸렌글리콜모노메틸에테르, 테트라에틸렌글리콜모노에틸에테르, 테트라에틸렌글리콜모노프로필에테르, 테트라에틸렌글리콜모노부틸에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노부틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노에틸에테르, 디프로필렌글리콜모노프로필에테르, 디프로필렌글리콜모노부틸에테르, 트리프로필렌글리콜모노메틸에테르, 트리프로필렌글리콜모노에틸에테르, 트리프로필렌글리콜모노프로필에테르, 트리프로필렌글리콜모노부틸에테르, 테트라프로필렌글리콜모노메틸에테르, 부틸렌글리콜모노메틸에테르, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜디부틸에테르, 에틸렌글리콜모노메틸에테르아세테이트, 에틸렌글리콜모노에틸에테르아세테이트, 에틸렌글리콜모노부틸에테르아세테이트, 에틸렌글리콜디아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜에틸메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜부틸메틸에테르, 디에틸렌글리콜디부틸에테르, 디에틸렌글리콜모노메틸에테르아세테이트, 디에틸렌글리콜모노에틸에테르아세테이트, 디에틸렌글리콜모노부틸에테르아세테이트, 디에틸렌글리콜디아세테이트, 트리에틸렌글리콜디메틸에테르, 트리에틸렌글리콜디에틸에테르, 트리에틸렌글리콜디부틸에테르, 트리에틸렌글리콜부틸메틸에테르, 트리에틸렌글리콜모노메틸에테르아세테이트, 트리에틸렌글리콜모노에틸에테르아세테이트, 트리에틸렌글리콜모노부틸에테르아세테이트, 트리에틸렌글리콜디아세테이트, 테트라에틸렌글리콜디메틸에테르, 테트라에틸렌글리콜디에틸에테르, 테트라에틸렌글리콜디부틸에테르, 테트라에틸렌글리콜모노메틸에테르아세테이트, 테트라에틸렌글리콜모노에틸에테르아세테이트, 테트라에틸렌글리콜모노부틸에테르아세테이트, 테트라에틸렌글리콜디아세테이트, 프로필렌글리콜디메틸에테르, 프로필렌글리콜디에틸에테르, 프로필렌글리콜디부틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA), 프로필렌글리콜모노에틸에테르아세테이트, 프로필렌글리콜모노부틸에테르아세테이트, 프로필렌글리콜디아세테이트, 디프로필렌글리콜디메틸에테르, 디프로필렌글리콜메틸프로필에테르, 디프로필렌글리콜디에틸에테르, 디프로필렌글리콜디부틸에테르, 디프로필렌글리콜모노메틸에테르아세테이트, 디프로필렌글리콜모노에틸에테르아세테이트, 디프로필렌글리콜모노부틸에테르아세테이트, 디프로필렌글리콜디아세테이트, 트리프로필렌글리콜디메틸에테르, 트리프로필렌글리콜디에틸에테르, 트리프로필렌글리콜디부틸에테르, 트리프로필렌글리콜모노메틸에테르아세테이트, 트리프로필렌글리콜모노에틸에테르아세테이트, 트리프로필렌글리콜모노부틸에테르아세테이트, 트리프로필렌글리콜디아세테이트, 테트라프로필렌글리콜디메틸에테르, 테트라프로필렌글리콜모노메틸에테르아세테이트, 테트라프로필렌글리콜디아세테이트, 부틸렌글리콜디메틸에테르, 부틸렌글리콜모노메틸에테르아세테이트, 부틸렌글리콜디아세테이트, 글리세린트리아세테이트 등이 있다.
상기 질소 원소 함유 용매의 예로서는 포름아미드, N,N-디메틸포름아미드, N,N-디메틸아세트아미드, N-디에틸아세트아미드, N-메틸-2-피롤리돈, N-에틸-2-피롤리돈, N-프로필-2-피롤리돈, 1,3-디메틸-2-이미다졸리디논, 1,3-디에틸-2-이미다졸리디논, 1,3-디이소프로필-2-이미다졸리디논, 알킬아민, 디알킬아민, 트리알킬아민, 피리딘 등이 있다.
상기 실리콘의 예로서는 헥사메틸디실록산, 옥타메틸트리실록산, 데카메틸테트라실록산, 도데카메틸펜타실록산 등이 있다.
에칭 용액 중의 β-디케톤의 농도는, 통상 1∼80 질량%, 바람직하게는 1∼50 질량%, 보다 바람직하게는 1∼10 질량%의 범위이다. β-디케톤 농도가 80 질량%를 초과하는 경우, 에칭 성능에 영향은 생기지 않지만, 일반적으로 β-디케톤은 유기용매보다 고가이고, 전술한 농도 범위에서도 충분히 에칭 성능이 보여지기 때문에, 경제적인 면을 고려하면 적극적으로 β-디케톤을 많이 사용하는 메리트는 많지 않다. 또한, β-디케톤 농도가 1 질량% 미만에서 행하는 경우, β-디케톤이 너무 적으면 에칭이 진행되지 않게 되는 경우가 있다.
또한, β-디케톤은, 수화물을 형성하면 고체로서 석출되기 때문에, 용매로서 물을 이용하면, 수화물이 형성되고, 그 결과, 고체가 석출되어, 에칭액으로서 사용하기가 곤란하게 된다.
그 때문에, 에칭 용액에 포함되는 수분은, 1 질량% 이하인 것이 바람직하다. β-디케톤은, 수화물을 형성하면, 고체로서 석출되기 때문에, 수분이 많이 포함되면 에칭 용액 중에 고체 성분이 파티클로서 생성되어 버린다. 파티클을 갖는 에칭 용액은, 처리 대상에 파티클이 잔존해 버려, 디바이스에 문제점을 생기게 하는 경우가 있다.
또한, 에칭 용액의 상세에 대해서는 전술한 대로이지만, 당해 에칭 용액은, 유기용매와 β-디케톤만으로 구성되어 있어도 되지만, 또, 에칭 속도를 향상시키거나, 에칭 선택성을 높이거나 하는 것을 목적으로 하여, 처리 대상물에 악영향을 주지 않을 정도로, 첨가제로서 각종 산을 포함해도 된다.
산의 종류로서는, 구연산, 포름산, 아세트산 및 트리플루오로아세트산으로 이루어지는 군으로부터 선택되는 적어도 1종인 것이 바람직하다. 상기 첨가제의 첨가량은, 에칭 용액에 대하여 0.01∼20 질량%인 것이 바람직하고, 0.5∼15 질량%인 것이 보다 바람직하고, 1∼10 질량%인 것이 더 바람직하다. 또, 에칭 용액을, 유기용매와 β-디케톤과 상기 첨가제만으로 구성할 수도 있다.
< 웨트 에칭 방법에 대하여 >
본 개시의 웨트 에칭 방법은, 텅스텐계 재료로 이루어지는 제1금속층에 대하여, 코발트 및/또는 구리계 재료로 이루어지는 제2금속층을 선택적으로 제거하는 웨트 에칭 방법으로서,
상기 제1금속층과 상기 제2금속층이 공존하는 반도체 기판을 준비하는 제1공정과,
트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤을 유기용매에 용해한 용액으로 이루어지는 에칭 용액을 준비하는 제2공정과,
상기 반도체 기판에 산화제를 접촉시켜, 적어도 상기 제2금속층의 표층에 제2금속의 산화물층을 형성하는 제3공정과,
상기 제2금속의 산화물층에 상기 에칭 용액을 접촉시키는 제4공정,
을 포함한다.
본 개시에 있어서, 상기 반도체 기판에 산화제를 접촉시키는 제3공정시, 및 상기 제2금속의 산화물층에 상기 에칭 용액을 접촉시키는 제4공정시에 있어서, 웨트 에칭 방법을 행하기 위한 장치나 방식은 특별히 한정되지 않는다. 예를 들면, 반도체 기판을 대략 수평으로 보지(保持)하여 회전시키면서 회전 중심 부근에 에칭 용액을 공급하여 당해 기판을 1매씩 처리하는 스핀 장치를 이용하는 매엽(枚葉) 방식이나, 조(槽) 내에서 복수 매의 반도체 기판을 침지하여 처리하는 장치를 이용하는 배치 방식 등을 들 수 있다.
또한, 상기 제3공정과 상기 제4공정은 반복하여 행해도 된다. 반복하여 실시하면, 표면의 러프니스의 악화도 적고, 에칭량을 크게 할 수 있다.
본 개시의 웨트 에칭 방법을 이용하면, 드라이 에칭 장치에 비하여 값싼 웨트 에칭 장치를 사용할 수 있기 때문에, 반도체 디바이스를 값싸게 제조할 수 있다. 여기에서 말하는 반도체 디바이스로서, 태양 전지, 하드 디스크 드라이브, 로직 IC(집적 회로), 마이크로 프로세서, 다이내믹 랜덤 액세스 메모리, 상 변화형 메모리, 강유전체 메모리, 자기 저항 메모리, 저항 변화형 메모리, MEMS(Micro Electro Mechanical Systems) 등을 들 수 있다.
< 제1공정 >
제1공정은 반도체 기판을 준비하는 공정이다. 구체적으로는, 텅스텐계 재료로 이루어지는 제1금속층과 코발트 및/또는 구리계 재료로 이루어지는 제2금속층이 공존하는 반도체 기판이 이용된다.
상기 반도체 기판의 재료로서는, 각종 박막의 기판이 될 수 있고, 웨트 에칭시에 에칭 용액과 반응하지 않는 것이라면 특별히 한정되지 않지만, 예를 들면, 산화실리콘이나 폴리실리콘, 질화실리콘, 산질화실리콘, 탄화규소 등의 실리콘계 재료의 기판, GaN, AlN 등의 나이트라이드계의 기판이나, 소다석회유리, 붕규산유리, 석영유리 등의 규산염 유리 재료를 이용할 수 있다.
또, 상기 반도체 기판 상에 공존하는 상기 제1금속층과 제2금속층은, 상기 반도체 기판 상, 또는 각종 박막이 형성된 반도체 기판의 박막 상에의 성막에 의해 제조한다. 성막 방법에 대해서는 특별히 제한은 없지만, 예를 들면, 스퍼터링법, 화학적 기상성장법(CVD: Chemical Vapor Deposition) 및 원자층 퇴적법(ALD: Atomic Layer Deposition) 등을 적용할 수 있다. 또한, 이들 성막 방법을 각각 단독 혹은 복수의 방법을 조합하여 성막해도 된다.
상기 제1금속층은, 텅스텐으로 이루어지는 단체의 막이나, 텅스텐을 포함하는 합금의 막, 텅스텐을 포함하는 2종류 이상의 금속으로 구성되는 화합물의 막 중 어느 것이어도 된다. 상기 제2금속층에 대해서도, 코발트 또는 구리로 이루어지는 단체의 막이나, 코발트 및/또는 구리를 포함하는 합금의 막, 코발트 및/또는 구리를 포함하는 화합물의 막 중 어느 것이어도 된다. 또한, 제2금속층에 있어서, 복수의 원소를 포함하는 금속층의 경우는, 각 원소의 조성비는 임의의 값을 취할 수 있다.
또한, 상기 성막 방법을 이용하여 반도체 기판 상에 상기 제1금속층 또는 제2금속층을 성막할 때, 최초에 배리어 메탈층을 형성시키고, 그 후, 형성한 배리어 메탈층의 표면에 상기 제1금속층 또는 제2금속층을 형성해도 된다.
금속 배선을 형성하는 방법으로서, 반도체 기판 상에 형성된 절연막에 배선용의 홈을 형성하고, 그 홈을 메우도록 하여 금속막을 형성하고, 절연막이 노출될 때까지 에칭함으로써, 배선홈 내에 금속 배선을 매설함과 함께, 배선홈 이외의 절연막 상의 잉여의 금속막을 제거함으로써 금속 배선을 형성하는 방법이 알려져 있다. 이 때, 배선 재료로서 이용하기 위해서는, 금속의 절연막 중에의 확산 및 금속의 부식을 방지하기 위하여, 금속의 주위에 배리어 메탈층을 마련하는 것이 바람직하다.
여기에서 말하는 배리어 메탈층이란, 금속의 절연막 중에의 확산 및 금속에 의한 부식의 방지, 전류의 누설 등을 방지하기 위한 층(「확산방지층」이라고도 함)이다. 배리어 메탈층으로서는 탄탈(Ta), 질화탄탈(TaN), 티탄(Ti), 질화티탄(TiN) 등의 금속 단체 혹은 금속 화합물, 또, 그들의 적층막이어도 된다. 적층막으로서는, TaN과 Ta를 이 순서로 적층한 것이나, Ti와 TiN을 이 순서로 적층한 것, 등이어도 된다.
구체적인 예로서는, 먼저, 리소그래피와 이방성 에칭에 의해서, 절연막 중에 배선홈을 형성한다. 그 후, 배리어 메탈층으로서 질화탄탈 또는 탄탈을 상기 배선홈의 내면에 형성한다. 다음으로, 상기 배선홈을 메워넣도록 하여, 금속막을 절연막 상에 형성하고, CMP(Chemical Mechanical Polishing)에 의해서, 배선 홈에 메워넣어진 부분 이외의 잉여의 금속막 및 배리어 메탈층을 제거하고, 금속을 배선홈 내에만 메워넣어 금속 배선을 형성한다.
이와 같이 함으로써, CMP 후에 한번 대기에 접촉하기 때문에, 금속 배선 상에 산화물이 형성된다.
< 제2공정 >
제2공정은, 에칭 용액으로서, 트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤을 유기용매에 용해한 용액을 준비하는 공정이다.
<제3공정>
제3공정은, 상기 반도체 기판의 표면에 산화제를 접촉시켜, 적어도 상기 제2금속층의 표층에 제2금속의 산화물층을 형성하는 공정이다. 제3공정시에, 상기 제1금속층의 표층에 제1금속의 산화물층을 형성해도 된다.
상기 반도체 기판은, 상기 제2금속층이 표면에 노출된 구조이기 때문에 산화물층은 노출면의 전면(前面)에 형성된다. 추가적으로는, 상기 반도체 기판은, 상기 제1금속층이 노출된 구조여도 된다. 본 개시에서는, 상기 제1금속층이 상기 반도체 기판에 노출된 구조이더라도, 상기 제2금속층의 에칭 레이트가 상기 제1금속층의 에칭 레이트보다 크기 때문에, 제2금속층을 선택적으로 에칭할 수 있다.
제3공정에서 이용되는 산화제는, 산화물층을 상기 제2금속층의 표층에 형성할 수 있고, 반도체 기판에 부식 등의 영향을 주지 않는 것이라면 특별히 제한은 없지만, 예를 들면, 산소, 공기, 오존, 과산화물 등을 들 수 있다. 과산화물의 구체예로서는 과산화수소, 과아세트산, 과안식향산, 과탄산나트륨, 과황산암모늄, 과황산나트륨, 과황산칼륨, 퍼옥시황산칼륨 등을 들 수 있으며, 1종류여도 되고 2종 이상 혼합시켜도 된다.
이들 산화제를, 산화제 자체가 고체인 경우는 용매로 희석하고, 용액의 상태에서 이용하는 것이 간편하다. 상기 과산화물을 희석하는 용매로서는, 물, 후술의 유기용매, 혹은 그들의 혼합물이 있으며, 과산화물을 용해하는 것이라면, 특별히 한정되지 않고 종래 공지의 것을 사용할 수 있지만, 간편하게 용해시키는 주(主)용매는 물이 바람직하다. 또한, 주용매란, 희석 용매 100 질량부에 대하여 50 질량부 이상을 포함하는 것을 의미한다.
이들 산화제를 접촉시키는 시간과, 웨트 에칭 후의 금속함유막의 러프니스의 개선 효과를 고려하면, 희석 용매로 조제한 용액 중의 상기 산화제의 함유량은, 상기 용액 100 질량부에 대하여, 0.01∼50 질량부가 바람직하고, 0.02∼20 질량부가 보다 바람직하고, 0.05∼10 질량부가 특히 바람직하다.
또한, 산화제로서 산소, 공기, 오존 등의 기체를 이용하는 경우는, 상기 제1공정에서 준비한 반도체 기판(처리 대상물)을 설치한 에칭 장치 내에서 상기 기체, 또는 상기 기체와 불활성 가스(질소, 아르곤, 헬륨 등)와의 혼합 기체를 처리 대상물에 폭로하는 방법이 이용된다. 이 방법에 있어서 당해 반도체 기판을 수평 방향으로 회전시키면서 산화 처리를 행하는 방법은, 당해 반도체 기판 중의 제2금속층과 산화제의 접촉 효율을 향상시킬 수 있기 때문에, 바람직한 태양의 하나로서 들 수 있다.
후술하는 에칭 실험례에서는, 상기 반도체 기판을 회전시키면서 산화막을 형성하고 있다. 회전 조작에 의해 산화제와 금속층 표면과의 접촉 효율이 향상되고, 회전 속도를 크게 함에 따라서, 제2금속층(코발트층 또는 구리층)의 표층의 산화가 진행된다. 그리고, 회전 속도가 크고, 산화가 진행된 것일수록 제2금속층(코발트층 또는 구리층)의 에칭 레이트가 커져 있는 것을 확인할 수 있다. 이것은 금속의 코발트 또는 구리 자체에 대한 트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤과의 착화(錯化) 능력보다, 산화코발트 또는 산화구리에 대한 착화 능력 쪽이 큰 것에 의한 것이라고 추측된다. 이에 대하여, 텅스텐은 산화되기 어렵고, 착화 능력의 변화는 부족하다고 추측된다. 이와 같이, 제3공정에서는, 반도체 기판을 회전시키면서 제2금속의 산화물층을 형성하는 것이 바람직하다.
또, 상기 기체(산소, 공기, 오존 등), 또는 상기 기체와 불활성 가스(질소, 아르곤, 헬륨 등)와의 혼합 기체를 처리 대상물에 폭로하는 방법으로서, 당해 기체 또는 당해 혼합 기체를 산화제로서 용해한 용액으로 처리할 수도 있다.
이 용액으로서, 본 개시에 있어서의 에칭 용액을 이용하여, 당해 기체 또는 당해 혼합 기체를 용해시킨 에칭 용액을 상기 반도체 기판에 접촉시킴으로써, 산화물층을 상기 제2금속층의 표층에 형성시킬 수 있다. 또한, 당해 기체 또는 당해 혼합 기체를 용해시킨 상기 에칭 용액을 상기 반도체 기판에 접촉시키는 것은, 산화물층을 상기 제2금속층의 표층에 형성시킴(제3공정)과 동시에, 당해 에칭 용액을 당해 산화물층에 접촉시킬(후술의 제4공정) 수 있기 때문에, 본 개시에 있어서 바람직한 태양의 하나라고 할 수 있다.
< 제4공정 >
제4공정은, 제3공정에서 형성한 제2금속의 산화물층에 대하여 에칭 용액을 접촉시키는 공정이다.
제4공정에서는, 각 금속층이 공존하는 반도체 기판을 에칭 용액 중에 침지하는, 또는 당해 반도체 기판을 설치한 에칭 장치 내에 에칭 용액을 넣는 등 하여, 각 금속층의 표층에 형성한 산화물층과 에칭 용액을 반응시킴으로써 금속 착체를 형성하고, 그 착체를 에칭 용액 중에 용해시킴으로써 금속층의 표층부가 제거된다. 이 때, 에칭 속도의 큰 차이에 의해서 제2금속층의 표층에 형성된 산화물이, 제1금속층에 대하여 큰 선택비로 제거된다.
제4공정에서는, 반도체 기판을 회전시키면서 제2금속의 산화물층에 대하여 에칭 용액을 접촉시키는 것이 바람직하다. 회전 조작에 의해 에칭 용액과 제2금속의 산화물층과의 접촉 효율이 향상되기 때문에, 제2금속층의 에칭 레이트를 크게 할 수 있다. 특히, 제3공정에 있어서, 반도체 기판을 회전시키면서 제2금속의 산화물층을 형성하고, 또한, 제4공정에 있어서, 반도체 기판을 회전시키면서 제2금속의 산화물층에 대하여 에칭 용액을 접촉시키는 것이 바람직하다.
제4공정에 있어서, 에칭시의 에칭 용액의 온도에 대해서는, 에칭 용액이 액체 상태를 유지할 수 있는 온도라면 특별히 한정되지 않지만, -10∼100℃ 정도에서 적절히 설정할 수 있다.
예를 들면, 헥사플루오로아세틸아세톤이나 1,1,1,3,5,5,5-헵타플루오로-2,4-펜탄디온은 비점이 약 70℃이고, 트리플루오로아세틸아세톤은 비점이 약 105∼107℃이다. 또한, 헥사플루오로아세틸아세톤과, 트리플루오로아세틸아세톤의 융점은, 엄밀하게 측정된 값은 알려져 있지 않지만, 일반적으로 유기물은 불소화되면 융점과 비점이 저하되기 때문에, 아세틸아세톤의 비점이 140℃이고, 융점이 -23℃이기 때문에, 불소화된 헥사플루오로아세틸아세톤과, 트리플루오로아세틸아세톤의 융점은 더 낮다고 생각된다.
에칭 시간은 특별히 제한되는 것은 아니지만, 반도체 디바이스 제조 프로세스의 효율을 고려하면, 60분 이내인 것이 바람직하다. 여기에서, 에칭 시간이란, 상기 반도체 기판과 에칭 용액이 접촉하고 있는 시간이며, 예를 들면, 에칭 용액에 상기 반도체 기판을 침지하고 있는 시간이나, 에칭 처리가 행해지는 내부에 기판이 설치되어 있는 프로세스 챔버의 내부에 에칭 용액을 도입하고, 그 후, 에칭 처리를 끝내기 위하여 당해 프로세스 챔버 안의 에칭 용액을 배출할 때까지의 시간을 가리킨다.
또한, 제4공정에 있어서, 제2공정에서 준비한 에칭 용액에는, 제2공정의 분위기나 원료에 유래하는 잔존 가스가 용해되어 있고, 이 잔존 가스에 의해 에칭 레이트의 편차가 생기는 경우가 있다. 따라서, 재현성 좋고 또한 정밀하게 에칭 레이트를 조정하기 위해서는, 제2공정에서 준비한 에칭 용액은 제2금속의 산화물층에 접촉시키기 전에, 에칭 용액에 대하여 탈기 조작을 행하는 것이 바람직하다.
탈기 조작에 대해서는 특별히 제한은 없지만, 예를 들면 불활성 가스를 이용하여 버블링시킴으로써 에칭 용액 중의 잔존 가스를 탈기시키는 방법(버블링법), 에칭 용액을 내압 용기 등의 용기에 충전시켜 용기 내에 대하여, 진공 펌프를 이용하여 탈기시키는 방법(진공탈기법), 에칭 용액을 가열시킴으로써 탈기시키는 방법(가열탈기법), 투과막을 거친 기체 투과에 의해서 액체 중의 잔존 가스를 탈기시키는 방법(막탈기법) 등을 들 수 있다.
이들 중, 불활성 가스에 의해 버블링하는 방법은, 간편하고 값싸게 에칭 용액 중의 잔존 가스를 저감하는 것이 가능한 것으로부터, 바람직한 탈기 조작으로서 들 수 있다. 불활성 가스에 대해서는 질소, 아르곤, 헬륨 등을 들 수 있다.
< 세정 공정 >
제4공정을 행한 후, 유기용매로 세정하고, 추가로 건조하는 것이 바람직하다.
여기에서 말하는, 세정시에 있어서의 유기용매는, 상기 에칭 용액에서 이용한 것을 이용할 수 있고, 종래 공지의 유기용매도 이용할 수 있다. 또한, 세정에 있어서는 복수 종류의 물이나 유기용매를 이용해도 된다.
또한, 제3공정과 제4공정은 연속하고 있지 않아도 된다. 상기 제3공정에서 이용하는 산화제는, 본 개시의 에칭 용액의 특성에 영향을 주는 일이 있으므로, 본 개시의 웨트 에칭 방법은, 상기 제3공정과, 상기 제4공정과의 사이에, 세정 공정을 마련해도 된다.
이 세정 공정을 마련함으로써, 상기 에칭 용액의 에칭에 대해서의 유효 성분의 조성 변동을 적은 것으로 할 수 있다. 상기 세정 공정의 예시로서, 물이나 유기용매 등을 상기 산화물층에 접촉시켜, 상기 산화제를 상기 제2금속층의 표층으로부터 배제시키는 방법 등을 들 수 있다.
세정 공정에 사용되는 유기용매로서는, 상기 에칭 용액, 및 /또는 상기 산화제를 용해할 수 있는 것이라면, 특별히 한정되지 않고 종래 공지의 유기용매를 사용할 수 있으며, 예를 들면, 에칭 용액에 이용되는 유기용매로서 앞서 예시한 것을 사용할 수 있다.
또한, 용해성의 관점에서 알코올, 다가 알코올 유도체가 바람직하며, 특히 2-프로판올, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트가 바람직하다. 또, 세정 공정에서는 복수 종류의 물이나 유기용매를 이용해도 된다.
< 선택비 >
또한, 본 개시에 있어서, 「에칭 용액을 이용하여 제2금속층을 선택적으로 에칭한다」는 것은, 상기 제2금속층의 에칭 레이트가 상기 제1금속층의 에칭 레이트보다 크고, 제1금속층의 에칭이 억제됨으로써, 제2금속층을 선택적으로 에칭할 수 있는 것을 의미한다. 예를 들면, 제1금속층의 에칭 레이트 (A)와 제2금속층의 에칭 레이트 (B)와의 비(B/A)가, B/A＝3 이상, 바람직하게는 10 이상, 보다 바람직하게는 50 이상이면, 제2금속층의, 제1금속층에 대한 높은 선택비를 갖는 에칭 효과가 현저하게 보여진다. 제1금속층의 에칭 레이트 (A)와 제2금속층의 에칭 레이트 (B)와의 비(B/A)의 상한은 특별히 한정되지 않지만, 예를 들면, B/A＝500 이하이다.
또한, 각 금속에 대한 높은 선택비를 갖는 에칭 효과를 확인하는 예로서, 특허문헌 2에 기재된 방법에서는, 티탄계 금속, 텅스텐계 금속 등을 각각 스퍼터에 의해 성막한 기판을 이용하여 에칭 레이트의 측정 및 에칭 선택성에 대하여 개시하고 있다. 본 개시의 에칭 용액 및 이 용액을 이용한 에칭 방법에 대해서도, 후술의 에칭 실험례에서 나타내는 것과 같이, 텅스텐이 성막된 반도체 기판, 및, 코발트 및/또는 구리가 성막된 반도체 기판을 각각 준비하고, 그들에 대하여 본 개시의 산화물층 형성 방법과 에칭 방법을 적용시킴으로써, 각 반도체 기판 상의 텅스텐층, 코발트층, 구리층에 대한 에칭 레이트의 측정 및 에칭 선택성을 판단할 수 있다.
< 디바이스 >
본 개시에 관련된 웨트 에칭 방법을 채용함으로써, 고성능의 디바이스의 제조가 가능하다. 본 개시에 관련된 디바이스는, 본 개시에 관련된 웨트 에칭 방법에 의해 에칭한 금속함유막을 이용함으로써, 값싸게 제조할 수 있다. 이와 같은 디바이스로서, 예를 들면, 태양 전지, 하드 디스크 드라이브, 로직 IC, 마이크로 프로세서, 다이내믹 랜덤 액세스 메모리, 상변화형 메모리, 강유전체 메모리, 자기 저항 메모리, 저항 변화형 메모리, MEMS 등을 들 수 있다.
실시예
이하, 실시예에 의해서 본 개시를 상세하게 설명하지만, 본 개시는 관련되는 실시예에 한정되는 것은 아니다.
[평가 방법]
< 에칭량의 측정 >
에칭량은, 정밀 천칭을 이용하여 처리 전후의 중량을 측정하고, 그 변화량으로부터 산출하였다. 또한, 에칭 레이트는, 에칭량 [㎚]/에칭 용액의 접촉 시간 [min]에 의해서 구해진다.
< 표면 거칠기의 측정 >
에칭 전(초기 상태)의 금속층의 표면과, 에칭 후의 금속층의 표면, 각각을 원자간력 현미경 AFM(SHIMADZU SPM-9700: 주사 범위 1.00 ㎛, 주사 속도 1.0 Hz)으로 측정하고, 중심선 평균면 거칠기 Ra(㎚)를 구하고, 에칭 처리의 전후의 Ra 차(ΔRa)를 구하였다. 또한, Ra는, JIS B 0601에서 정의되어 있는 중심선 평균 거칠기를 측정면에 대하여 적용하여 삼차원으로 확장한 것이며, 「기준면으로부터 지정면까지의 편차의 절대값을 평균한 값」으로 하여 다음 식으로 산출하였다.
Figure pct00001
여기에서, XL 및 XR은 X좌표의 측정 범위를 나타내고, YB 및 YT는 Y좌표의 측정 범위를 나타낸다. S0은, 측정면이 이상적으로 플랫하다고 하였을 때의 면적이며, (XR－XL)×(YB－YT)의 값으로 하였다. 또, F(X, Y)는 측정점 (X, Y)에 있어서의 높이, Z0은 측정면 내의 평균 높이를 나타낸다.
< 에칭 실험례 >
이하의 에칭 실험례에서는, 특허문헌 2에 기재된 방법을 참고로, 코발트, 구리, 텅스텐, 각각의 금속을 성막한 반도체 기판을 각각 준비하고, 그들에 대하여 본 개시의 에칭 용액을 접촉시킴으로써, 에칭 레이트의 비교 및 선택성을 확인하였다.
먼저, 반도체 기판의 샘플로서, 두께 0.1 ㎜의 금속막을 갖는 2 ㎝×2 ㎝의 실리콘 기판을 이용하였다. 금속막은 스퍼터링 또는 화학적 기상 성장법(CVD)으로 성막하였다.
다음으로, 에칭액으로서, 헥사플루오로아세틸아세톤(HFAc), 용매로서 프로필렌글리콜-1-모노메틸에테르-2-아세테이트(PGMEA)를 이용하여, HFAc의 농도가 5 질량%가 되도록 혼합시켜, 에칭액을 조제하였다. 그 후, 이하의 실험을 행하였다. 또한, 조제한 에칭액의 수분량은 70 ppm이었다.
[실험례 1]
(에칭 처리; 실시예 1∼3)
스핀 코터 장치 내에, 피처리체로서 코발트(Co)가 성막된 실리콘 웨이퍼와, 구리(Cu)가 성막된 실리콘 웨이퍼와, 텅스텐(W)이 성막된 실리콘 웨이퍼를 설치하였다.
다음으로, 산화제로서 건조 공기(3 L/min)를 스핀 코터 장치 내에 도입하고, 코발트가 성막된 실리콘 웨이퍼, 구리가 성막된 실리콘 웨이퍼, 텅스텐이 성막된 실리콘 웨이퍼에 대하여 폭로시키면서, 1000 rpm(실시예 1), 2000 rpm(실시예 2), 4000 rpm(실시예 3)으로 웨이퍼를 60초 회전시키고, 산화의 정도가 다른 금속산화막을 형성하였다.
계속해서, 상방(上方)으로부터 에칭 용액(5% HFAc/PGMEA)을 매 10초마다 1 mL 적하하였다. 또한, 에칭 용액의 적하는, 상기의 회전수로 웨이퍼를 회전시킨 상태에서 행하였다.
일정 시간 처리한 후, 이소프로필알코올(IPA)로 웨이퍼를 세정하고, 추가로 N2로 웨이퍼를 건조시켰다.
상기의 에칭 처리의 시험 결과로서, 스핀 코터 회전수에 대한 Co 웨이퍼, Cu 웨이퍼 및 W 웨이퍼의 에칭 레이트, W에 대한 Co의 선택비, W에 대한 Cu의 선택비를 표 1에 나타낸다(실시예 1∼3).
Figure pct00002
실시예 1∼3에 나타내는 것과 같이, 스핀 코터의 회전수를 상승시킴에 따라서 Co 웨이퍼의 에칭 레이트는 향상되었다. 4000 rpm으로 처리를 행한 실시예 3에서는, Co 웨이퍼의 에칭 레이트는 더 향상하여 3.72 ㎚/min이 되었다. 그 때에 W 웨이퍼의 에칭 레이트는 0.03 ㎚/min이고, Co/W의 선택비는 124로 매우 양호한 결과가 얻어졌다. 또, Cu 웨이퍼에 대해서도, 4000 rpm으로 처리를 행한 실시예 3에서는, Cu 웨이퍼의 에칭 레이트는 0.88 ㎚/min이고, Cu/W의 선택비는 29로 양호한 결과가 얻어졌다.
따라서, Co나 Cu는 산화될수록 착화되기 쉬워지는 것에 대하여 W는 산화되기 어렵고, 금속산화막을 이용함으로써 본 개시의 웨트 에칭 용액을 이용하여 선택적인 에칭을 할 수 있는 것을 알 수 있다.
[실험례 2]
(에칭 처리; 실시예 4, 실시예 5 및 비교예 1∼4)
실험례 1과 마찬가지의 조건으로 준비한 에칭액과, 에칭액으로서 아세틸아세톤(acetylacetone), 산성 수용액(인산(H3PO4), 아세트산(AcOH)/암모니아수(AcOH/NH4OH), 염화철(III)/염화구리(II))을 사용하고, 코발트 및 구리의 금속편(쿠폰)을 임의의 시간(성막한 코발트나 구리의 일부가 에칭되지 않고, 표면에 남은 상태에서 멈춘 시간) 동안, 상기 실험례 1과 마찬가지의 조건으로 에칭 처리를 행하였다.
실험례 2에서는, 에칭 처리의 전후의 러프니스 변화량(Ra 차; ΔRa)을 AFM에 의해서 측정하였다. 이 차는, 작을수록 좋은 결과라고 할 수 있다. 결과를 표 2에 나타낸다(실시예 4, 실시예 5 및 비교예 1∼4).
Figure pct00003
공기 분위기 하, HFAc를 에칭액으로 하는 조건의 실시예 4 및 실시예 5에서는, Co나 Cu의 러프니스 변화량을 크게 하지 않고 에칭이 가능한 것을 알 수 있다. 또한, W의 러프니스 변화량에 대해서도 영향이 없는 것을 알 수 있다.
한편, 아세틸아세톤 또는 산성 수용액을 에칭액으로 하는 조건의 비교예 1∼4에서는, Co나 Cu의 러프니스 변화량이 크거나, 또는, W의 러프니스 변화량이 큰 것을 알 수 있다.
본 개시의 웨트 에칭 용액 및 웨트 에칭 방법은, 상기 실시 형태에 한정되는 것은 아니며, 웨트 에칭 용액의 성분 및 제조 방법, 및 웨트 에칭 방법의 각 공정 등에 관한 것으로서, 본 개시의 범위 내에 있어서, 여러 가지의 응용, 변형을 가하는 것이 가능하다.
본원은, 2021년 1월 7일에 출원된 일본 특허출원2021-001370호를 기초로 하여, 파리 조약 내지 이행하는 나라에 있어서의 법규에 기초하는 우선권을 주장하는 것이다. 당해 출원의 내용은 그 전체가 본원 중에 참조로서 편입되어 있다.

Claims (8)

  1. 텅스텐계 재료로 이루어지는 제1금속층과 코발트 및/또는 구리계 재료로 이루어지는 제2금속층이 공존하고, 적어도 코발트 및/또는 구리계 재료의 표층에 산화물층이 형성된 반도체 기판에 대하여, 상기 제1금속층의 에칭을 억제하면서 상기 제2금속층을 선택적으로 제거하는 에칭 용액으로서,
    상기 에칭 용액은, 트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤을 유기용매에 용해한 용액으로 이루어지는, 웨트 에칭 용액.
  2. 제 1 항에 있어서,
    상기 반도체 기판의 재료가, 실리콘계 재료 또는 규산염 유리 재료인, 웨트 에칭 용액.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 β-디케톤의 농도가 1∼80 질량%인, 웨트 에칭 용액.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 에칭 용액 중에 포함되는 수분이 1 질량% 이하인, 웨트 에칭 용액.
  5. 텅스텐계 재료로 이루어지는 제1금속층에 대하여, 코발트 및/또는 구리계 재료로 이루어지는 제2금속층을 선택적으로 제거하는 웨트 에칭 방법으로서,
    상기 제1금속층과 상기 제2금속층이 공존하는 반도체 기판을 준비하는 제1공정과,
    트리플루오로메틸기와 카르보닐기가 결합한 β-디케톤을 유기용매에 용해한 용액으로 이루어지는 에칭 용액을 준비하는 제2공정과,
    상기 반도체 기판에 산화제를 접촉시켜, 적어도 상기 제2금속층의 표층에 제2금속의 산화물층을 형성하는 제3공정과,
    상기 제2금속의 산화물층에 상기 에칭 용액을 접촉시키는 제4공정,
    을 포함하는, 웨트 에칭 방법.
  6. 제 5 항에 있어서,
    제3공정에 있어서, 상기 산화제가 산소, 공기, 오존, 또는 과산화물인, 웨트 에칭 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    제4공정에 있어서, 상기 에칭 용액에 대하여 탈기 조작을 행한 후에 상기 제2금속의 산화물층에 상기 에칭 용액을 접촉시키는, 웨트 에칭 방법.
  8. 제 5 항에 있어서,
    상기 에칭 용액에, 산소, 공기, 또는 오존으로부터 선택되는 적어도 1종의 기체를 상기 산화제로서 용해한 용액을 이용하여, 제3공정과 제4공정을 동시에 행하는, 웨트 에칭 방법.
KR1020237026229A 2021-01-07 2022-01-04 웨트 에칭 용액 및 웨트 에칭 방법 KR20230125832A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-001370 2021-01-07
JP2021001370 2021-01-07
PCT/JP2022/000013 WO2022149565A1 (ja) 2021-01-07 2022-01-04 ウェットエッチング溶液及びウェットエッチング方法

Publications (1)

Publication Number Publication Date
KR20230125832A true KR20230125832A (ko) 2023-08-29

Family

ID=82357772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237026229A KR20230125832A (ko) 2021-01-07 2022-01-04 웨트 에칭 용액 및 웨트 에칭 방법

Country Status (6)

Country Link
US (1) US20240055273A1 (ko)
JP (1) JPWO2022149565A1 (ko)
KR (1) KR20230125832A (ko)
CN (1) CN116710597A (ko)
TW (1) TW202235683A (ko)
WO (1) WO2022149565A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024048382A1 (ja) * 2022-08-31 2024-03-07 富士フイルム株式会社 被処理物の処理方法、処理液、電子デバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5523325U (ko) 1978-07-28 1980-02-15
WO2006103751A1 (ja) 2005-03-29 2006-10-05 Mitsubishi Chemical Corporation 銅エッチング液及びエッチング方法
JP4896995B2 (ja) 2006-03-29 2012-03-14 インテル コーポレイション 半導体プロセスにおけるメタルハードマスク材料をエッチングするための組成物
JP2014093407A (ja) 2012-11-02 2014-05-19 Fujifilm Corp エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JP2017028257A (ja) 2015-07-23 2017-02-02 セントラル硝子株式会社 ウェットエッチング方法及びエッチング液
JP2019061978A (ja) 2017-09-22 2019-04-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793289B2 (ja) * 1991-04-01 1995-10-09 エアー．プロダクツ．アンド．ケミカルス．インコーポレーテッド 金属表面の蒸気相エッチング法
US5782986A (en) * 1996-01-11 1998-07-21 Fsi International Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
US5939334A (en) * 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
WO2005038898A1 (en) * 2003-10-14 2005-04-28 Ekc Technology, Inc. Removal of post etch residues and copper contamination from low-k dielectrics using supercritical co2 with diketone additives

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5523325U (ko) 1978-07-28 1980-02-15
WO2006103751A1 (ja) 2005-03-29 2006-10-05 Mitsubishi Chemical Corporation 銅エッチング液及びエッチング方法
JP4896995B2 (ja) 2006-03-29 2012-03-14 インテル コーポレイション 半導体プロセスにおけるメタルハードマスク材料をエッチングするための組成物
JP2014093407A (ja) 2012-11-02 2014-05-19 Fujifilm Corp エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JP2017028257A (ja) 2015-07-23 2017-02-02 セントラル硝子株式会社 ウェットエッチング方法及びエッチング液
JP2019061978A (ja) 2017-09-22 2019-04-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
US20240055273A1 (en) 2024-02-15
TW202235683A (zh) 2022-09-16
WO2022149565A1 (ja) 2022-07-14
CN116710597A (zh) 2023-09-05
JPWO2022149565A1 (ko) 2022-07-14

Similar Documents

Publication Publication Date Title
TWI603976B (zh) 用於處理基材表面的組合物、方法及裝置
JP5349326B2 (ja) 窒化ケイ素の選択的除去のための組成物および方法
JP3662472B2 (ja) 基板表面の処理方法
KR101492467B1 (ko) 베리어층 제거 방법 및 장치
KR101608952B1 (ko) 반도체소자의 세정용 액체 조성물, 및 반도체소자의 세정방법
KR102490840B1 (ko) 반도체 기판상의 잔류물을 제거하기 위한 세정 조성물
WO2018175682A1 (en) Surface treatment methods and compositions therefor
TWI678601B (zh) 可抑制含鎢材料之損壞的半導體元件之清洗液及利用該清洗液的半導體元件之清洗方法
US20020119245A1 (en) Method for etching electronic components containing tantalum
WO2019135901A1 (en) Surface treatment compositions and methods
CN111225965B (zh) 蚀刻组合物
JP4252758B2 (ja) フォトレジスト残渣除去液組成物
TW201734192A (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
CN114258424B (zh) 蚀刻组合物
US8420529B2 (en) Copper wiring surface protective liquid and method for manufacturing semiconductor circuit
KR20230125832A (ko) 웨트 에칭 용액 및 웨트 에칭 방법
US7806988B2 (en) Method to address carbon incorporation in an interpoly oxide
TW201718841A (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
US20090301867A1 (en) Integrated system for semiconductor substrate processing using liquid phase metal deposition
JP5247999B2 (ja) 基板処理方法およびコンピュータ読取可能な記憶媒体
US7141496B2 (en) Method of treating microelectronic substrates
KR102617800B1 (ko) 결정질 물질의 표면에서 비결정질 부동태화 층을 제거하기 위한 세정용 화학적 조성물
WO2022080288A1 (ja) ウェットエッチング方法
TWI529243B (zh) 清洗液，使用此清洗液之清洗方法及鑲嵌製程
US20070017902A1 (en) Method for the chemical treatment of copper surfaces for the removal of carbonaceous residues