KR20230109786A - 표면 처리 동박 및 그 표면 처리 동박을 사용한 구리피복 적층판 그리고 프린트 배선판 - Google Patents

표면 처리 동박 및 그 표면 처리 동박을 사용한 구리피복 적층판 그리고 프린트 배선판 Download PDF

Info

Publication number
KR20230109786A
KR20230109786A KR1020237023514A KR20237023514A KR20230109786A KR 20230109786 A KR20230109786 A KR 20230109786A KR 1020237023514 A KR1020237023514 A KR 1020237023514A KR 20237023514 A KR20237023514 A KR 20237023514A KR 20230109786 A KR20230109786 A KR 20230109786A
Authority
KR
South Korea
Prior art keywords
copper foil
treated
treatment layer
layer
surface area
Prior art date
Application number
KR1020237023514A
Other languages
English (en)
Inventor
다케시 오카모토
겐타 미야모토
Original Assignee
후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤 filed Critical 후쿠다 킨조쿠 하쿠훈 코교 가부시키가이샤
Publication of KR20230109786A publication Critical patent/KR20230109786A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16—Electroplating with layers of varying thickness
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(과제) 처리면이 나열된 복수의 미세한 구리 입자로 이루어지는 입체적인 형상을 하고 있고, 2 차원 면적 1 ㎡ 당의 표면적비가 높아 앵커 효과가 우수하므로, 저유전성 수지 기재에 대해서도 높은 밀착성을 나타내고, 고온에 장시간 노출되었다고 해도 절연성 수지 기재와 동박이 박리되기 어렵고, 또, 무조화 처리 동박과 동일한 정도의 우수한 전송 특성을 구비하고, 또한, 층간 밀착성이 우수한 다층 프린트 배선판을 제작할 수도 있는 고주파 신호 전송용 프린트 배선판에 바람직하게 사용할 수 있는 표면 처리 동박을 제공한다.
(해결 수단) 미처리 동박의 적어도 일방의 면에, 1 차 입자의 입자경이 10 ㎚ ∼ 110 ㎚ 이하의 구리 입자로 이루어지는 미세 조화 처리층과 니켈과 인을 함유하는 내열 처리층을 구비하고, 크립톤 가스 흡착 BET 법에 의해 측정한 비표면적으로부터 산출되는 2 차원 면적 1 ㎡ 당의 처리면의 표면적비가 5.1 이상이고, 상기 니켈의 부착량이 표면적 1 ㎡ 당 2 mg 이상인 표면 처리 동박.

Description

표면 처리 동박 및 그 표면 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판
본 발명은, 고주파 신호 전송용 프린트 배선판에 바람직하게 사용할 수 있는 표면 처리 동박에 관한 것이다. 상세하게는, 그 표면 처리 동박의 처리면은, 나열된 복수의 미세한 구리 입자로 이루어지는 입체적인 형상을 하고 있고, 2 차원 면적 1 ㎡ 당의 표면적비가 높아 앵커 효과가 우수하므로, 저유전성 수지 기재에 대해서도 높은 밀착성을 나타내고, 또, 니켈과 인의 이종 금속을 함유하는 내열 처리층을 구비하기 때문에 고온에 장시간 노출되었다고 해도 구리 입자가 산화되기 어렵기 때문에, 절연성 수지 기재와 동박의 계면에 팽윤이 발생하기 어려워 박리하기 어려운 표면 처리 동박으로서, 무조화 처리 동박과 동일한 정도의 우수한 전송 특성을 구비하고, 게다가, 절연성 수지 기재끼리를 밀착시킬 수 있으므로, 층간 밀착성이 우수한 다층 프린트 배선판을 제작할 수도 있는 표면 처리 동박에 관한 것이다.
종래, 각종 통신 장치나 컴퓨터, 휴대 전화에는, 에폭시 수지나 폴리이미드 수지 등의 절연성 수지 기재 상에 도전성을 갖는 구리 배선 패턴을 형성한 프린트 배선판이 이용되고 있었다.
최근, 제 5 세대 이동 통신 시스템 (5G) 을 활용한 서비스나, 선진 운전 지원 시스템 (ADAS) 을 탑재한 자동차의 보급 등을 위하여, 3 GHz 를 초과하는 높은 주파수, 나아가서는, 밀리파로 불리는 30 GHz 이상의 매우 높은 주파수의 전파를 사용한 여러 가지 장치가 개발되어 있고, 그에 따라 고주파 신호 전송에 대응한 프린트 배선판이나 고속·대용량 전송에도 대응한 다층 프린트 배선판의 요청이 높아지고 있다.
프린트 배선판은, 고주파 신호를 전송하면 신호의 주파수가 커짐에 따라 감쇠량이 커지기 때문에 전송 특성이 저하된다.
프린트 배선판을 2 개의 단자를 갖는 마이크로스트립 라인 구조의 회로라고 가정하면, 그 회로를 전송하는 신호의 전송 특성은 S 파라미터로 나타낼 수 있고, 단자 1 로부터 입력된 신호가 단자 2 에 출력되었을 때, 감쇠에 의해 발생한 단자 사이에 있어서의 신호 손실의 정도는, 삽입 손실 (S21) 로 불린다.
삽입 손실 (S21) 은 입력 전력을 Pin, 출력 전력을 Pout, 단위를 dB (데시벨) 로 하여, 다음의 [수학식 1] 로 나타낸다.
Figure pct00001
예를 들어, [수학식 1] 로부터, 입력 전력 Pin 100 에 대하여, 출력 전력 Pout 이 80, 즉, 20 ％ 의 신호 손실이었을 경우, 삽입 손실 (S21) 은 -1.0 dB 이 되고, 또, Pin 100 에 대해 Pout 이 50, 즉, 50 ％ 의 신호 손실이었을 경우, 삽입 손실 (S21) 은 -3.0 dB 이 되어, 신호 손실이 클수록, 삽입 손실의 절대값이 커진다.
일반적으로 신호를 전송하려면, 삽입 손실을 -3.0 dB 이상, 즉, 신호 손실을 50 ％ 이하로 억제해야 한다.
그러나, 전술한 바와 같이, 주파수가 높아짐에 따라 신호 손실은 커지므로, 삽입 손실의 절대값이 커진다.
이것은, 프린트 배선판을 구성하는 절연성 수지 기재의 유전체 손실 및 동박의 도체 손실이 주파수에 의존하는 것에 의한다고 생각된다.
따라서, 최근의 신호의 고주파수화에 대응하기 위해서, 삽입 손실을 보다 작게 억제하는 것이 가능한 저유전성 수지 기재의 개발의 요청이나 저도체 저항을 나타내는 동박의 개발의 요청이 높아지고 있다.
저유전성 수지 기재로는, 폴리페닐렌에테르 수지나 액정 폴리머 수지, 불소 수지 등을 들 수 있다.
그러나, 이들의 저유전성 수지 기재는 모두 유전 특성이 우수하지만, 동박과의 밀착성을 확보하기 어렵다는 문제가 있다.
저유전성 수지 기재는, 극성이 작아, 배향 분극이 발생하기 어려운 분자 구조를 갖는 수지가 많이 사용되고 있기 때문에, 절연성 수지 기재와 동박의 계면의 분자간력이 약해져, 화학적인 밀착력이 얻어지기 어려워지기 때문이다.
또, 동박의 도체 저항을 작게 하는 방법으로는, 표면 처리 동박의 모재인 미처리 동박의 표면 조도를 작게 하거나, 절연성 수지 기재와의 물리적 밀착력 (앵커 효과) 을 높이기 위한 조화 (粗化) 처리량을 줄이거나, 나아가서는, 내열성을 높이기 위한 금속 처리량을 저감시키거나 하는 방법이 있다.
이들의 방법은 모두, 주파수가 높아짐에 따라 전송하는 신호의 깊이가 얕아져 표면 근방을 전송하기 쉬워지는, 이른바「표피 효과」에 의해, 신호가 동박 표면의 요철을 따라 흐르는 것에 의한 전송 거리가 길어지는 것을 억제하는 것을 목적으로 하는 것이다.
그러나, 표면의 요철을 감소시키기 위해서 조화 처리량을 감소시키면, 절연성 수지 기재에 대한 앵커 효과가 약해져, 절연성 수지 기재와 동박의 계면의 물리적인 밀착력이 저하된다는 문제가 있다.
또, 조화 처리량이 적은 표면 처리 동박을 사용한 구리 피복 적층판으로 다층 프린트 배선판을 제작하면 층간 밀착성이 저하된다는 문제가 있다.
이것은, 절연성 수지 기재와 표면 처리 동박을 접합하여 구리 피복 적층판을 제작한 후, 구리 피복 적층판의 동박을 에칭하여 완전하게 제거하면, 노출된 절연성 수지 기재 표면에는 동박의 처리면의 형상이 반전되어 복제되고, 동박측에서는 볼록 형상이었던 부분이 절연성 수지 기재측에서는 오목 형상이 되지만, 다층 프린트 배선판은, 이 절연성 수지 기재측의 오목 형상에 수지가 침투하여 절연성 수지 기재끼리를 접착시켜 다층화하기 때문에, 조화 처리량이 감소하면 요철이 감소되고, 수지가 침투하는 오목 형상이 감소되므로, 앵커 효과가 약해지기 때문이다.
또, 금속 처리량을 줄이면, 높은 온도나 고습도 분위기에 노출되면 동박의 산화가 진행되기 쉬워져, 절연성 수지 기재와 동박의 계면에 팽윤이 발생하여 박리하기 쉬워진다는 문제가 있다.
극성이 작은 저유전성 수지 기재를 사용함으로써, 밀착성의 저하나 박리는, 보다 현저해진다.
그래서, 고주파 신호 전송용 프린트 배선판에 바람직하게 사용할 수 있는 표면 처리 동박으로서, 고주파 신호 전송시의 삽입 손실을 억제할 수 있음과 함께, 각종 저유전성 수지 기재에 대해 충분한 밀착성 및 내열성을 구비하여 박리하기 어렵고, 게다가, 다층화하면 층간 밀착성도 우수한 다층 프린트 배선판을 제작할 수 있는 표면 처리 동박의 개발이 요망되고 있다.
일본 공개특허공보 2017-106068호 WO2003/102277
특허문헌 1 에는, 고주파 신호를 전송했을 때의 전송 손실 (삽입 손실) 을 억제하고, 또한, 고온하나 과혹 조건하에 있어서의 절연성 수지 기재와 동박의 계면의 밀착성이나 내구성이 우수한 표면 처리 동박이 개시되어 있다.
특허문헌 1 에 개시되어 있는 표면 처리 동박은, 조화 입자 높이를 0.05 ㎛ 이상, 0.5 ㎛ 미만으로 억제하고, 조화 처리면의 표면적비 (이차원 면적에 대한 삼차원 면적의 비) 를 1.2 이상으로 하고, 또한 금속 처리층에 함유되는 니켈 원소량을 0.1 mg/d㎡ 이상, 0.3 mg/d㎡ 미만으로 함으로써, 전송 손실을 낮게 억제하고, 장기 가열 후의 필 강도 열화율을 낮게 억제하려고 하는 것이다.
그러나, 특허문헌 1 에 개시되는 표면 처리 동박은, 표면적비가 하한에 가까운 경우에는 절연성 수지 기재에 대해 충분한 밀착성이나 내열성을 확보할 수 없고, 또, 프린트 배선판을 다층화했을 때의 층간 밀착성을 확보할 수 없을 우려가 있다.
또, 금속 처리층의 니켈 함유량이 적기 때문에, 만일, 표면적비를 높게 하였다고 해도 150 ℃ 를 초과하는 온도 영역에서는 밀착성이나 내열성이 약하여, 절연성 수지 기재와 동박의 계면에서 팽윤이 발생하는 등의 문제가 있다.
또한, 특허문헌 1 에 개시되는 방법에서는, 비조화 처리면의 표면적비를 1 로 간주하고, 표면 처리 동박의 표면적비로부터 그 표면적비 1 을 뺌으로써 조화 처리면의 표면적비를 산출하고 있으므로, 조화 처리면과 비조화 처리면, 즉, 양면을 맞춘 표면 처리 동박으로서의 표면적비 (본 발명에 있어서의 표면적비) 로 환산하면 2.2 이상이라는 것이 된다.
특허문헌 2 에는, 저유전성 기재와의 접착 강도를 충분히 확보할 수 있고, 전송 손실을 최대한 억제할 수 있는 표면 처리 동박이 개시되어 있다.
특허문헌 2 에 개시되어 있는 표면 처리 동박은, 미처리 동박 표면에 입경 0.5 ㎛ ∼ 3.0 ㎛ 의 혹상 구리 입자로 이루어지는 조화 처리층을 형성하고, 상기 조화 처리층 상에 입경 0.1 ㎛ ∼ 1.0 ㎛ 의 극미세 구리 입자를 석출시키고, 그 표면에 아연-니켈로 이루어지는 방청 처리층을 형성함과 함께, 아연-니켈 총 부착량을 20 ∼ 60 mg/㎡ 로 하고, 표면 조도를 Rz 1.0 ㎛ ∼ 6.5 ㎛ 로 함으로써, 저유전성 기재에 대한 밀착성을 높이려고 하는 것이다.
그러나, 이 방법에서는, 내열성, 예를 들어, 땜납 침지 후의 밀착성이나 프린트 배선판을 다층화했을 때의 층간 밀착성은 확보할 수 있지만, 혹상 구리 입자의 존재나 극미세 구리 입자의 영향에 의해, 전송 손실 (삽입 손실) 이 커진다는 문제가 있다.
본 발명자들은, 상기 여러 문제점을 해결하는 것을 기술적 과제로 하고, 시행 착오적인 수많은 시작·실험을 거듭한 결과, 미처리 동박의 적어도 일방의 면에 조화 처리층과 상기 조화 처리층 상에 내열 처리층을 구비하는 표면 처리 동박으로서, 상기 조화 처리층은 1 차 입자의 입자경이 10 ㎚ 이상, 또한, 110 ㎚ 이하의 구리 입자로 이루어지는 미세 조화 처리층이고, 상기 내열 처리층은 니켈과 인을 함유하고, 상기 표면 처리 동박의 처리면은, 크립톤 가스 흡착 BET 법에 의해 측정한 비표면적으로부터 산출되는 2 차원 면적 1 ㎡ 당의 표면적비가 5.1 이상이고, 상기 니켈의 부착량이 표면적 1 ㎡ 당 2 mg 이상인 표면 처리 동박이면, 앵커 효과가 우수하므로, 절연성 수지 기재에 대해 높은 밀착성을 나타냄과 함께, 저유전성 수지 기재에 대해서도 높은 밀착성을 나타내고, 또, 고온에 장시간 노출되었다고 해도, 절연성 수지 기재와 동박의 계면에 팽윤이 발생하기 어려워 박리되기 어려운 표면 처리 동박으로서, 무조화 처리 동박과 동일한 정도의 우수한 전송 특성을 구비하고, 게다가, 절연성 수지 기재끼리를 밀착시킬 수 있으므로, 층간 밀착성이 우수한 다층 프린트 배선판을 제작할 수도 있는 표면 처리 동박이 된다는 괄목할 만한 지견을 얻어, 상기 기술적 과제를 달성한 것이다.
상기 기술적 과제는 다음과 같이, 본 발명에 의해 해결할 수 있다.
본 발명은, 미처리 동박의 적어도 일방의 면에 조화 처리층과 상기 조화 처리층 상에 내열 처리층을 구비하는 표면 처리 동박으로서, 상기 조화 처리층은 1 차 입자의 입자경이 10 ㎚ 이상, 또한, 110 ㎚ 이하의 구리 입자로 이루어지는 미세 조화 처리층이고, 상기 내열 처리층은 니켈과 인을 함유하고, 상기 표면 처리 동박의 처리면은, 크립톤 가스 흡착 BET 법에 의해 측정한 비표면적으로부터 산출되는 2 차원 면적 1 ㎡ 당의 표면적비가 5.1 이상이고, 상기 니켈의 부착량이 표면적 1 ㎡ 당 2 mg 이상인 표면 처리 동박이다.
또 본 발명은, 상기 니켈의 부착량이 표면적 1 ㎡ 당 60 mg 이하인 상기 표면 처리 동박이다.
또 본 발명은, 상기 인의 부착량이 표면적 1 ㎡ 당 0.1 mg 이상인 상기 표면 처리 동박이다.
또 본 발명은, 상기 처리면의 산술 평균 높이 Sa 가 0.02 ㎛ 이상, 또한, 0.35 ㎛ 이하인 상기 표면 처리 동박이다.
또 본 발명은, 상기 내열 처리층 상에 크로메이트 처리층 및/또는 실란 커플링제 처리층을 구비한 상기 표면 처리 동박이다.
본 발명은, 상기 표면 처리 동박을 절연성 수지 기재에 접합하여 이루어지는 구리 피복 적층판이다.
또 본 발명은, 상기 절연성 수지 기재가 저유전성 수지 기재인 상기 구리 피복 적층판이다.
또 본 발명은, 상기 구리 피복 적층판을 사용하여 형성된 프린트 배선판 또는 다층 프린트 배선판이다.
본 발명은, 조화 처리층이, 1 차 입자의 입자경이 10 ㎚ ∼ 110 ㎚ 라는 미세한 구리 입자로 구성되어 있음에도 불구하고, 크립톤 가스 흡착 BET 법에 의해 측정한 비표면적으로부터 산출되는 2 차원 면적 1 ㎡ 당의 표면적비가 5.1 이상이라는 높은 표면적비를 실현한 표면 처리 동박이다.
미세한 입자로 구성되어 있으면서, 높은 표면적비를 실현하고 있으므로, 처리면의 형상은 [도 2] 및 [도 3] 에 나타내는 바와 같이, 나열된 복수의 미세한 구리 입자로 이루어지는 입체적인 형상이 된다.
따라서, 처리면과 절연성 수지 기재를 접합하여 가열·가압 성형하면, 처리면과 절연성 수지 기재 표면이 입체적으로, 또한, 넓은 면적으로 밀착하기 때문에, 우수한 앵커 효과를 발휘하기 때문에, 절연성 수지 기재와의 밀착성이 우수한 표면 처리 동박이다.
본 발명에 있어서의 표면 처리 동박은, 우수한 앵커 효과를 발휘하기 때문에, 극성의 낮은 저유전성 수지 기재에 대해서도 밀착성이 우수한 표면 처리 동박이다.
또, 본 발명과 같이, 처리면의 형상이, 나열된 복수의 미세한 구리 입자로 이루어지는 입체적인 형상이면, 동박을 에칭 제거한 후의 절연성 수지 기재 표면에 복제되는 형상도 당해 표면 처리 동박의 표면 형상과 동등한 입체적인 표면 형상이 되기 때문에, 동박 제거 후의 절연성 수지 기재 표면에 새로운 절연성 수지 기재를 적층하면, 미세하고, 또한, 표면적비가 높은 오목 형상부에 수지가 침투하게 되어, 보다 넓은 면적으로 접착하므로 우수한 앵커 효과를 발휘하기 때문에, 층간 밀착성이 우수한 다층 프린트 배선판을 제작할 수 있는 표면 처리 동박이다.
또, 조화 처리층이, 1 차 입자의 입자경이 10 ㎚ ∼ 110 ㎚ 라는 미세한 구리 입자로 이루어지기 때문에, 고주파 신호를 전송해도 표피 효과에 의한 삽입 손실이 억제되어, 무조화 처리 동박과 동일한 정도의 전송 특성을 실현할 수 있는 프린트 배선판을 제작할 수 있는 표면 처리 동박이다.
또, 본 발명에 있어서의 내열 처리층은, 니켈과 인의 이종 금속을 함유하고, 또한, 니켈의 부착량이 표면적 1 ㎡ 당 2 mg 이상이므로, 조화 입자의 표면이 니켈과 인으로 보호되고 있음으로써, 150 ∼ 280 ℃ 정도의 고온에 1 시간 이상 노출되어도 미세한 구리 입자가 산화되기 어려워, 절연성 수지 기재와 동박의 계면에서의 팽윤의 발생을 억제할 수 있기 때문에 높은 내열성을 실현할 수 있다.
또, 내열 처리층 상에 크로메이트 처리층 및/또는 실란 커플링제 처리층을 구비함으로써 300 ℃ 정도의 고온에 1 시간 이상 노출되어도, 절연성 수지 기재와 동박의 계면에서의 팽윤의 발생을 억제할 수 있기 때문에 더욱 높은 내열성을 실현할 수 있다.
또, 니켈의 부착량이 상기 표면적 1 ㎡ 당 60 mg 이하이면, 소프트 에칭에 의해 동박을 제거하기 쉬운 표면 처리 동박이 된다.
또, 인의 부착량이 상기 표면적 1 ㎡ 당, 0.1 mg 이상이면 소프트 에칭에 의해 동박을 제거하기 쉬운 표면 처리 동박이 된다.
또, 처리면의 산술 평균 높이 Sa 가 0.02 ㎛ ∼ 0.35 ㎛ 이면, 또한 표피 효과에 의한 삽입 손실이 억제되므로, 전송 특성이 우수한 프린트 배선판을 제작할 수 있는 표면 처리 동박이 된다.
따라서, 본 발명에 있어서의 표면 처리 동박은, 고주파 신호 전송용의 프린트 배선판이나 다층 프린트 배선판의 제작에 바람직하게 사용할 수 있다.
도 1 은, 본 발명에 있어서의 표면 처리 동박의 모식도이다.
도 2 는, 실시예 1 (표면적비 8.8) 의 표면 처리 동박의 200,000 배와 100,000 배의 주사 전자 현미경 사진이다.
도 3 은, 실시예 8 (표면적비 5.5) 의 표면 처리 동박의 200,000 배와 100,000 배의 주사 전자 현미경 사진이다.
도 4 는, 비교예 12 (표면적비 5.0) 의 표면 처리 동박의 200,000 배와 100,000 배의 주사 전자 현미경 사진이다.
도 5 는, 비교예 11 (표면적비 4.2) 의 표면 처리 동박의 200,000 배와 100,000 배의 주사 전자 현미경 사진이다.
도 6 은, 본 발명에 있어서의 미세 조화 처리층을 형성하는 구리 입자의 모식도이다.
＜미처리 동박＞
본 발명에 사용하는 동박 (이하「미처리 동박」이라고 한다) 은 특별히 한정되는 것은 아니고, 압연 동박이나 전해 동박 등, 표리의 구별이 없는 동박, 표리의 구별이 있는 동박 모두 사용할 수 있다.
표면 처리를 실시하는 일방의 면은 특별히 한정되는 것은 아니고, 압연 동박은 어느 면이어도 되는 것은 물론이거니와, 전해 동박에 있어서도 석출면 또는 드럼면 중 어느 면이어도 된다.
압연 동박을 사용할 때에는, 탄화수소계 유기 용제, 혹은, 알칼리 탈지액에 침지시키고, 압연유를 제거하고 나서 표면 처리를 실시하는 것이 바람직하다.
전해 동박을 사용할 때에는, 희황산에 침지시켜, 산화 피막을 제거하고 나서 표면 처리를 실시하는 것이 바람직하다.
미처리 동박의 두께는, 표면 처리 후에 프린트 배선판에 사용할 수 있는 두께이면 특별히 한정되는 것은 아니지만, 6 ㎛ ∼ 300 ㎛ 가 바람직하고, 보다 바람직하게는 12 ㎛ ∼ 35 ㎛ 이다.
미처리 동박은 어느 면도 ISO 25178-607 에 준거한 공초점 현미경 (레이저 현미경) 을 사용하고, JIS B 0681-3 에 준거하여 측정했을 때의 산술 평균 높이 Sa는 0.6 ㎛ 이하인 것이 바람직하고, 보다 바람직하게는 0.3 ㎛ 이하이다.
산술 평균 높이 Sa 가 0.6 ㎛ 를 초과하면 삽입 손실이 증가할 우려가 있기 때문이다.
또, 크립톤 가스 흡착 BET 법에 의해 측정한 비표면적으로부터 산출한 2 차원 면적 1 ㎡ 당의 미처리 동박의 표면적비는 2 ∼ 4 인 것이 바람직하다.
＜미세 조화 처리층＞
본 발명은, 미처리 동박 상에 미세한 구리 입자로 이루어지는 미세 조화 처리층을 구비하는 표면 처리 동박이다.
미세 조화 처리층을 구성하는 구리 입자의 1 차 입자의 입자경은 10 ㎚ ∼ 110 ㎚ 가 바람직하고, 보다 바람직하게는 20 ㎚ ∼ 100 ㎚ 이다.
1 차 입자의 입자경이 10 ㎚ 에 미치지 않는 입자가 많으면, 절연성 수지 기재와 접합한 구리 피복 적층판을 150 ∼ 300 ℃ 정도의 고온에 1 시간 이상 노출시키면 절연성 수지 기재와 동박의 계면에서 팽윤이 발생하여 충분한 내열성이 얻어지지 않을 우려가 있고, 또, 구리 피복 적층판을 사용하여 프린트 배선판을 형성 후, 추가로 절연성 수지 기재를 적층하여 다층화했을 때에 충분한 층간 밀착성이 얻어지지 않을 우려가 있기 때문이다.
또, 입자경이 110 ㎚ 를 초과하는 입자가 많으면 표면 조도가 증가하여, 삽입 손실이 커질 우려가 있기 때문이다.
입자경은, 전계 방출형 주사 전자 현미경으로 경사 각도 0°, 배율 100,000 ∼ 200,000 배로 관찰하고, 도 6 에 나타내는 바와 같이, 1 차 입자의 가장 긴 직경을 계측한다.
＜내열 처리층＞
본 발명은, 미세 조화 처리층 상에 내열 처리층을 구비하는 표면 처리 동박이다.
내열 처리층의 니켈의 부착량은, 표면적 1 ㎡ 당 2 mg 이상이 바람직하고, 보다 바람직하게는 3 mg 이상이다.
니켈의 부착량이 2 mg 미만이면, 절연성 수지 기재와 접합하여 구리 피복 적층판으로 했을 때, 150 ∼ 300 ℃ 정도의 고온에 1 시간 이상 노출되면, 절연성 수지 기재와 동박의 계면에서 팽윤이 발생하여 충분한 내열성이 얻어지지 않을 우려가 있기 때문이다.
또한, 프린트 배선판에 블라인드 비아를 형성하는 공정에 있어서, 당해 프린트 배선판에 구멍을 뚫어, 디스미어를 실시한 후, 그 내벽이나 동박면에 구리 도금을 실시할 때, 밀착성을 높이는 하지 처리로서 동박면에는 탈지, 산세 또는 소프트 에칭을 실시하는데, 니켈의 부착량이 표면적 1 ㎡ 당 60 mg 을 초과하면, 미세 조화 처리층을 포함하는 동박 표면을 소프트 에칭했을 때에, 에칭 시간이 길어져, 에칭 불량이 발생하여 구리 도금의 밀착 불량이 발생할 우려가 있다.
표면적 1 ㎡ 당의 니켈의 부착량은 다음의 [수학식 2] 로 구할 수 있다.
Figure pct00002
내열 처리층의 인의 부착량은 표면적 1 ㎡ 당 0.1 mg 이상이 바람직하다.
인의 부착량이 0.1 mg 미만이면, 니켈 부착량이 60 mg 이하였다고 해도, 소프트 에칭했을 때에, 에칭 시간이 길어져, 에칭 불량이 발생하여 구리 도금의 밀착 불량이 발생할 우려가 있다.
표면적 1 ㎡ 당의 인의 부착량은 다음의 [수학식 3] 으로 구할 수 있다.
Figure pct00003
본 발명에 있어서의 미세 조화 처리층 및 내열 처리층을 구비한 처리면의 크립톤 가스 흡착 BET 법에 의해 측정한 비표면적으로부터 산출되는 2 차원 면적 1 ㎡ 당의 표면적비는 5.1 이상인 것이 바람직하고, 더욱 바람직하게는 5.5 이상이다.
표면적비가 5.1 미만이면, 절연성 수지 기재와 접합한 구리 피복 적층판을 150 ∼ 300 ℃ 정도의 고온에 1 시간 이상 노출시키면, 절연성 수지 기재와 동박의 계면에서 팽윤이 발생하여 충분한 내열성이 얻어지지 않고, 또, 다층화했을 때에 충분한 층간 밀착성이 얻어지지 않을 우려가 있기 때문이다.
＜표면적비의 산출＞
처리면의 표면적비는, 크립톤 가스 흡착 BET 비표면적 측정값에 시료 질량을 곱하고 시료 면적으로 나누어 산출할 수 있다.
본 발명에 있어서의 표면 처리 동박의 미세 조화 처리층 및 내열 처리층을 구비한 처리면의 산술 평균 높이 Sa 는 0.02 ㎛ ∼ 0.35 ㎛ 가 바람직하고, 더욱 바람직하게는, 0.02 ㎛ ∼ 0.15 ㎛ 이다.
산술 평균 높이 Sa 가 0.02 ㎛ 미만이면, 앵커 효과가 약해질 우려가 있고, 또, 0.35 ㎛ 를 초과하면 삽입 손실이 증가할 우려가 있기 때문이다.
미세 조화 처리층은, 미처리 동박을 황산구리 5 수화물 10 ∼ 70 g/L 에 디에틸렌트리아민 화합물 50 ∼ 150 g/L 를 첨가한 수용액을 황산 또는 수산화나트륨으로 pH 3 ∼ 6 으로 조제한 전해액에 침지시키면서 전해하여 형성할 수 있다.
전해액에 백금족 산화물 피복 티탄 등의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 미처리 동박을 음극으로서 침지시키고, 전류 밀도 1.0 ∼ 9.0 A/d㎡, 전기량 40 ∼ 90 C/d㎡, 액온 25 ∼ 50 ℃ 의 전해 조건으로 실시하면 된다.
전해액에 첨가하는 디에틸렌트리아민 화합물은 특별히 한정되지 않지만, 디에틸렌트리아민오아세트산오나트륨을 예시한다.
내열 처리층은, 미처리 동박 상에 미세 조화 처리층을 형성한 동박을 전해액에 침지시키면서 전해하여 형성할 수 있다.
내열 처리층을 형성하는 전해액은, 니켈 함유 화합물 10 ∼ 70 g/L, 아세트산염 2 ∼ 40 g/L 및 차아인산염 0.1 ∼ 10.0 g/L 를 함유하는 수용액을 pH 4.0 ∼ 5.5 로 조제한 것이 바람직하다.
전해는, 전해액에 백금족 산화물 피복 티탄 등의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 미세 조화 처리층을 형성한 동박을 음극으로서 침지시키고, 전류 밀도 0.5 ∼ 3.5 A/d㎡, 전기량 2.5 ∼ 22 C/d㎡, 액온 25 ∼ 50 ℃ 의 전해 조건으로 실시하는 것이 바람직하다.
전해액이 함유하는 니켈 함유 화합물은 특별히 한정되지 않지만, 황산니켈 6 수화물, 염화니켈 6 수화물, 아세트산니켈 4 수화물을 예시한다.
전해액이 함유하는 아세트산염은 특별히 한정되지 않지만, 아세트산나트륨 3 수화물을 예시한다.
전해액이 함유하는 차아인산염은 특별히 한정되지 않지만, 아인산수소이나트륨, 차아인산나트륨 1 수화물, 아인산수소니켈을 예시한다.
＜크로메이트 처리층 및 실란 커플링제 처리층＞
본 발명에 있어서의 표면 처리 동박은, 내열 처리층 상에 크로메이트 처리층 및/또는 실란 커플링제 처리층을 형성할 수 있다.
내열 처리층 상에 크로메이트 처리층 및/또는 실란 커플링제 처리층을 형성함으로써 더욱 내열성이 우수한 표면 처리 동박이 된다.
크로메이트 처리층은, 내열 처리층을 형성한 동박을 전해액에 침지시키면서 전해하여 형성할 수 있다.
크로메이트 처리층을 형성하는 전해액은, 크롬산 함유 화합물 10 ∼ 60 g/L 수용액, 또는, 크롬산 함유 화합물 10 ∼ 60 g/L 와 아연 이온 0.2 ∼ 4.0 g/L 를 함유하는 수용액을 황산 또는 수산화나트륨에 의해 pH 2 ∼ 12 로 조제한 것이 바람직하다.
전해는, 전해액 중에 백금족 산화물 피복 티탄 등의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 내열 처리층을 형성한 동박을 음극으로서 침지시키고, 전류 밀도 1.0 ∼ 5.0 A/d㎡, 전기량 2 ∼ 6 C/d㎡, 액온 25 ∼ 50 ℃ 의 전해 조건으로 실시하는 것이 바람직하다.
크롬산 함유 화합물은 특별히 한정되지 않지만, 이크롬산나트륨 2 수화물을 예시한다.
아연 이온원은 특별히 한정되지 않지만, 산화아연을 예시한다.
본 발명에 있어서는, 크로메이트 처리층 상, 혹은, 내열 처리층 상에 실란 커플링제 처리층을 형성해도 된다.
실란 커플링제층에 사용하는 실란 커플링제는 특별히 한정되는 것은 아니고, 비닐기, 에폭시기, 스티릴기, 메타크릴기, 아크릴기, 아미노기, 우레이도기 및 메르캅토기를 함유하는 실란 커플링제를 사용할 수 있는데, 아미노기, 에폭시기 또는 비닐기 함유의 실란 커플링제는 내흡습성과 방청성의 효과가 매우 높아, 보다 바람직하게 사용할 수 있다.
실란 커플링제는 1 종이어도 되고, 2 종 이상을 조합하여 사용해도 된다.
액온 20 ∼ 50 ℃ 로 조제한 실란 커플링제 수용액에 크로메이트 처리층, 혹은, 내열 처리층을 형성한 동박을 침지시킨 후, 또는, 스프레이 등의 방법으로 산포한 후, 수세함으로써 형성할 수 있다.
실란 커플링제 처리층을 형성하는 수용액의 조성 및 조건으로서, γ-아미노프로필트리에톡시실란 1 ∼ 5 ㎖/L, 액온 25 ∼ 35 ℃, 침지 시간 15 초를 예시한다.
＜절연성 수지 기재＞
본 발명에 있어서의 표면 처리 동박을 접합하는 절연성 수지 기재는 특별히 한정되지 않지만, 에폭시 수지나 폴리이미드 수지, 또, 저유전성 수지 기재로서 폴리페닐렌에테르 수지, 액정 폴리머 수지, 불소 수지, 비스말레이미드트리아진 수지, 시클로올레핀 폴리머 수지를 예시한다.
실시예
본 발명의 실시예를 이하에 나타내는데, 본 발명은 이것에 한정되지 않는다.
＜미처리 동박＞
실시예 및 비교예의 미처리 동박으로서, 공칭 두께 12 ∼ 35 ㎛ 의 전해 동박 또는 압연 동박을 사용하였다.
압연 동박은, 알칼리 탈지액에 침지시켜 압연유를 제거한 후에 각 표면 처리를 실시하였다.
또, 전해 동박은, 희황산에 침지시키고, 산화 피막을 제거하고 나서 표면 처리를 실시하였다.
(실시예 1 및 실시예 1a ∼ 실시예 1c)
내열 처리층 상에 크로메이트 처리층과 실란 커플링제 처리층을 이 순서로 형성한 예를 실시예 1, 크로메이트 처리층과 실란 커플링제 처리층을 모두 형성하지 않은 예를 실시예 1a, 크로메이트 처리층만을 형성한 예를 실시예 1b, 실란 커플링제 처리층만을 형성한 예를 실시예 1c 로 한다.
＜미세 조화 처리층의 형성＞
전해액으로서 황산구리 5 수화물 35 g/L, 디에틸렌트리아민오아세트산오나트륨 100 g/L 를 함유하는 pH 4.8, 액온 32 ℃ 의 수용액을 사용하고, 상기 전해액에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 미처리 동박을 음극으로서 침지시키고, 전류 밀도 5.0 A/d㎡, 전기량 60 C/d㎡ 로 전해하여 미처리 동박 상에 미세 조화 처리층을 형성한다.
＜내열 처리층의 형성＞
전해액으로서 황산니켈 6 수화물 30 g/L, 차아인산나트륨 1 수화물 2.3 g/L, 아세트산나트륨 3 수화물 10 g/L 를 함유하는 pH 4.5, 액온 32 ℃ 의 수용액을 사용하였다.
전해액에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 상기 미세 조화 처리층을 형성한 동박을 음극으로서 침지시키고, 전류 밀도 2.5 A/d㎡, 전기량 5 C/d㎡ 로 전해하여 미세 조화 처리층 상에 내열 처리층을 형성한다.
＜크로메이트 처리층의 형성＞
전해액으로서 이크롬산나트륨 2 수화물 12.5 g/L, 아연 이온 2.5 g/L 를 함유하는 pH 12, 액온 25 ℃ 의 수용액을 사용하고, 상기 전해액에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 상기 내열 처리층을 형성한 동박을 음극으로서 침지시키고, 전류 밀도 4.3 A/d㎡, 전기량 6 C/d㎡ 로 전해하여 내열 처리층 상에 크로메이트 처리층을 형성한다.
＜실란 커플링제 처리층의 형성＞
액온 25 ℃ 의 γ-아미노프로필트리에톡시실란 5 ㎖/L 를 함유하는 수용액에 상기 내열 처리층을 형성한 동박 또는 상기 크로메이트 처리층을 형성한 동박을 10 초간 침지하고, 건조시켜 내열 처리층 상 또는 크로메이트 처리층 상에 실란 커플링제 처리층을 형성하여 표면 처리 동박을 제작하였다.
(실시예 2)
내열 처리층을 형성할 때, 전해 조건을 전기량 10 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(실시예 3 및 실시예 3a ∼ 실시예 3c)
내열 처리층 상에 크로메이트 처리층과 실란 커플링제 처리층을 이 순서로 형성한 예를 실시예 3, 크로메이트 처리층과 실란 커플링제 처리층을 모두 형성하지 않은 예를 실시예 3a, 크로메이트 처리층만을 형성한 예를 실시예 3b, 실란 커플링제 처리층만을 형성한 예를 실시예 3c 로 한다.
내열 처리층을 형성할 때, 전해 조건을 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 및 실시예 1a ∼ 실시예 1c 와 동일한 조건으로 제작하였다.
(실시예 4)
미세 조화 처리층을 형성할 때, 전해 조건을 전류 밀도 7.0 A/d㎡, 전기량 80 C/d㎡ 로 하고, 또 내열 처리층을 형성할 때, 전해 조건을 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(실시예 5 및 실시예 6)
내열 처리층을 형성할 때, 전해 조건을 전기량 10 C/d㎡ 로 하고, 또 크로메이트 처리층을 형성할 때, 전해액에 이크롬산나트륨 2 수화물 20 g/L 를 함유하는 pH 4.5, 액온 25 ℃ 의 수용액을 사용하고, 전해 조건을 전류 밀도 2.2 A/d㎡, 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(실시예 7)
내열 처리층을 형성할 때, 전해 조건을 전기량 20 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(실시예 8)
미세 조화 처리층을 형성할 때, 전해 조건을 전류 밀도 4.0 A/d㎡, 전기량 50 C/d㎡ 로 하고, 내열 처리층을 형성할 때, 전해 조건을 전기량 10 C/d㎡ 로 하고, 또 크로메이트 처리층을 형성할 때, 전해액에 이크롬산나트륨 2 수화물 20 g/L 를 함유하는 pH 4.5, 액온 25 ℃ 의 수용액을 사용하고, 전해 조건을 전류 밀도 2.2 A/d㎡, 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(실시예 9)
내열 처리층을 형성할 때, 전해액으로서 황산니켈 6 수화물 30 g/L, 차아인산나트륨 1 수화물 0.4 g/L, 아세트산나트륨 3 수화물 10 g/L 를 포함하는 pH 4.5, 액온 32 ℃ 의 수용액을 사용하고, 전해 조건을 전기량 10 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(실시예 10)
내열 처리층을 형성할 때, 전해액으로서 황산니켈 6 수화물 30 g/L, 차아인산나트륨 1 수화물 2.0 g/L, 아세트산나트륨 3 수화물 10 g/L 를 포함하는 pH 4.5, 액온 32 ℃ 의 수용액을 사용하고, 전해 조건을 전기량 10 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(실시예 11)
크로메이트 처리층을 형성할 때, 전해액에 이크롬산나트륨 2 수화물 20 g/L 를 함유하는 pH 4.5, 액온 25 ℃ 의 수용액을 사용하고, 전해 조건을 전류 밀도 2.2 A/d㎡, 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(실시예 12)
내열 처리층을 형성할 때, 전해 조건을 전기량 15 C/d㎡ 로 하고, 또 크로메이트 처리층을 형성할 때, 전해액에 이크롬산나트륨 2 수화물 20 g/L 를 함유하는 pH 4.5, 액온 25 ℃ 의 수용액을 사용하고, 전해 조건을 전류 밀도 2.2 A/d㎡, 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 1)
미세 조화 처리층을 형성하지 않은 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 2)
미세 조화 처리층을 형성하지 않고, 또 내열 처리층을 형성할 때, 전해 조건을 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 3)
미세 조화 처리층을 형성하지 않고, 또 내열 처리층을 형성할 때, 전해 조건을 전기량 10 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 4 및 비교예 5)
미세 조화 처리층을 형성하지 않고, 또 내열 처리층을 형성할 때, 전해 조건을 전기량 10 C/d㎡ 로 하고, 또한 크로메이트 처리층을 형성할 때, 전해액에 이크롬산나트륨 2 수화물 20 g/L 를 함유하는 pH 4.5, 액온 25 ℃ 의 수용액을 사용하고, 전해 조건을 전류 밀도 2.2 A/d㎡, 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 6)
미세 조화 처리층을 형성하지 않고, 또 내열 처리층을 형성할 때, 전해 조건을 전기량 20 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 7)
미세 조화 처리층을 형성하지 않고, 또 내열 처리층을 형성할 때, 전해 조건을 전기량 6 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 8)
특허문헌 1 의 실시예에 기재된 전해액 (황산구리 5 수화물 98 g/L, 황산 180 g/L, 몰리브덴 이온 60 mg/L, 액온 25 ℃), 및 전해 조건 (전류 밀도 25.0 A/d㎡, 전기량 38 C/d㎡) 으로 조화 처리층을 형성하고, 또, 내열 처리층을 형성할 때, 전해액으로서 황산니켈 6 수화물 30 g/L, 차아인산나트륨 1 수화물 2 g/L, 아세트산나트륨 3 수화물 10 g/L 를 함유하는 pH 4.5, 액온 32 ℃ 의 수용액을 사용하고, 전류 조건을 전류 밀도 0.5 A/d㎡, 전기량 2 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 9)
조화 처리층을 형성할 때, 처음에 전해액으로서 황산구리 5 수화물 57 g/L, 황산 110 g/L, 텅스텐 이온 15 mg/L, 염화물 이온 30 mg/L 를 포함하는 액온 40 ℃ 의 수용액을 사용하고, 상기 전해액 중에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 미처리 동박을 음극으로서 침지시키고, 전류 밀도 50.0 A/d㎡, 전기량 125 C/d㎡ 로 전해하여 미처리 동박 상에 수지상 입자층을 형성하였다.
계속해서, 전해액으로서 황산구리 5 수화물 200 g/L, 황산 100 g/L 로 이루어지는 액온 40 ℃ 의 수용액을 사용하고, 상기 전해액에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 수지상 입자층을 형성한 동박을 음극으로서 침지시키고, 전류 밀도 5.0 A/d㎡, 전기량 440 C/d㎡ 로 전해함으로써 상기 수지상 입자층 상에 구리 도금하여 조화 처리층을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 10)
조화 처리층을 형성할 때, 처음에 전해액으로서 황산구리 5 수화물 47 g/L, 황산 95 g/L, 텅스텐 이온 15 mg/L, 티탄 이온 500 mg/L 를 포함하는 액온 35 ℃ 의 수용액을 사용하고, 상기 전해액에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 미처리 동박을 음극으로서 침지시키고, 전류 밀도 30.0 A/d㎡, 전기량 95 C/d㎡ 로 전해하여 미처리 동박 상에 수지상 입자층을 형성하였다.
계속해서, 전해액으로서 황산구리 5 수화물 200 g/L, 황산 100 g/L 로 이루어지는 액온 40 ℃ 의 수용액을 사용하고, 상기 전해액에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 수지상 입자층을 형성한 동박을 음극으로서 침지시키고, 전류 밀도 10.0 A/d㎡, 전기량 250 C/d㎡ 로 전해함으로써 상기 수지상 입자층 상에 구리 도금하여 조화 처리층을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 11)
미세 조화 처리층을 형성할 때, 전해 조건을 전류 밀도 1.3 A/d㎡, 전기량 15 C/d㎡ 로 하고, 또 내열 처리층을 형성할 때, 전해 조건을 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 12)
미세 조화 처리층을 형성할 때, 전해 조건을 전류 밀도 2.5 A/d㎡, 전기량 30 C/d㎡ 로 하고, 또 내열 처리층을 형성할 때, 전해 조건을 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 13)
내열 처리층을 형성할 때, 전해 조건을 전류 밀도 0.5 A/d㎡, 전기량 1.0 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 14)
내열 처리층을 형성하는 전해액으로서 황산 코발트 7 수화물 39 g/L, 몰리브덴산나트륨 2 수화물 24 g/L, 시트르산삼나트륨 2 수화물 45 g/L, 황산나트륨 40 g/L 를 포함하는 pH 5.6, 액온 30 ℃ 의 수용액을 사용하고, 상기 전해액에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 미세 조화 처리 동박을 음극으로서 침지시키고, 전류 밀도 7.0 A/d㎡, 전기량 14 C/d㎡ 로 전해하여 당해 동박 상에 내열 처리층을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 15)
내열 처리층을 형성하는 전해액으로서 황산니켈 6 수화물 30 g/L, 아세트산나트륨 3 수화물 10 g/L 를 포함하는 pH 4.5, 액온 32 ℃ 의 수용액을 사용하고, 상기 전해액에 백금족 산화물 피복 티탄의 불용성 전극을 양극으로서 침지시키고, 또, 일정한 간격을 두고 맞은편에 미세 조화 처리 동박을 음극으로서 침지시키고, 전기량 10 C/d㎡ 로 전해하여 당해 동박 상에 내열 처리층을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 16)
내열 처리층을 형성할 때, 전해 조건을 전기량 24 C/d㎡ 로 하고, 또 크로메이트 처리층을 형성할 때, 전해액에 이크롬산나트륨 2 수화물 20 g/L 를 함유하는 pH 4.5, 액온 25 ℃ 의 수용액을 사용하고, 전해 조건을 전류 밀도 2.2 A/d㎡, 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
(비교예 17)
내열 처리층을 형성할 때, 전해 조건을 전기량 27 C/d㎡ 로 하고, 또 크로메이트 처리층을 형성할 때, 전해액에 이크롬산나트륨 2 수화물 20 g/L 를 함유하는 pH 4.5, 액온 25 ℃ 의 수용액을 사용하고, 전해 조건을 전류 밀도 2.2 A/d㎡, 전기량 3 C/d㎡ 로 한 것 이외에는, 실시예 1 과 동일한 조건으로 제작하였다.
실시예 및 비교예의 각 표면 처리 동박을 [표 1] 및 [표 2] 에 나타낸다.
Figure pct00004
Figure pct00005
＜구리 피복 적층판의 제작＞
실시예 및 비교예의 각 표면 처리 동박의 처리면을 피접착면으로 하여, 1 장 ∼ 6 장 적층한 폴리페닐렌에테르 수지 함유 기재 (파나소닉 주식회사 제조/MEGTRON7/공칭 두께 0.06 ㎜) 의 편면 또는 양면에 맞추고, 진공 열 프레스기 (키타가와 정기 주식회사 제조/KVHC-II) 를 사용하여, 대기 분위기하, 온도 200 ℃, 면압 4 ㎫ 로 80 분간 가열·가압 성형을 실시하여, 동박 적층판을 얻었다.
미처리 동박 또는 표면 처리 동박의 평가는, 다음의 방법에 의해 실시하였다.
＜표면 조도의 측정＞
ISO25178-607 에 준거한 공초점 현미경인 레이저 현미경 (올림푸스 주식회사 제조/LEXT OLS5000) 을 사용하고, JIS B 0681-3 에 준거하여, 평가 영역을 125 ㎛ × 125 ㎛, S 필터를 0.5 ㎛, L 필터를 50 ㎛, F 연산을 다차 곡면 (3 차) 으로 했을 때의 산술 평균 높이 Sa 를 측정하였다.
＜입자경의 측정＞
실시예 및 비교예의 미세 조화 처리층을 형성한 면에 대하여, 전계 방출형 주사 전자 현미경 (니혼 전자 주식회사 제조/JSM-7800F) 을 사용하고, 경사 각도 0°에 있어서 배율 100,000 ∼ 200,000 배로 관찰된 1 차 입자 20 점의 가장 긴 직경을 계측하여 실시하였다 (도 6).
＜BET 비표면적의 측정＞
실시예 및 비교예의 각 표면 처리 동박의 비표면적은, 가스 흡착량 측정 장치 (마이크로트랙·벨 주식회사 제조/BELSORP-MaxII) 를 사용하여, 실온에서 5 시간 감압 탈기 후에 액체 질소 온도 (77 K) 에 있어서의 크립톤 가스 흡착 등온선을 측정하고, BET 다점법에 의해 구하였다.
측정 시료는 시료 면적이 0.0150 ㎡, 또는, 0.0168 ㎡ 가 되도록 잘라내고, 각각의 시료 질량을 시료량으로 하였다.
＜표면적비의 산출＞
상기 BET 비표면적의 값에 시료량을 곱하고, 그것을 시료 면적으로 나눔으로써 산출하였다.
＜표면적 1 ㎡ 당의 니켈 부착량의 산출＞
실시예 및 비교예의 각 표면 처리 동박의 내열 처리층이 형성된 면에 대하여, 형광 X 선 분석 장치 (주식회사 리가쿠 제조/ZSX Primus IV) 에 의해 형광 X 선 강도를 측정하고, 그 강도로부터 펀더멘탈·파라미터법에 의해 이차원 면적 1 ㎡ 당의 니켈 부착량을 산출하고, 각각 얻어진 부착량, 및 표면적비, 이차원 면적 (=1 ㎡) 의 값을 [수학식 4] 에 적용시킴으로써 산출하였다.
Figure pct00006
＜표면적 1 ㎡ 당의 인 부착량의 산출＞
실시예 및 비교예의 각 표면 처리 동박의 내열 처리층이 형성된 면에 대하여, 형광 X 선 분석 장치 (주식회사 리가쿠 제조/ZSX Primus IV) 에 의해 형광 X 선 강도를 측정하고, 펀더멘탈·파라미터법에 의해 이차원 면적 1 ㎡ 당의 인 부착량을 산출하고, 각각 얻어진 부착량, 및 표면적비, 이차원 면적 (=1 ㎡) 의 값을 [수학식 5] 에 적용시킴으로써 산출하였다.
Figure pct00007
구리 피복 적층판의 평가는, 다음의 방법에 의해 실시하였다.
＜내열성 시험＞
6 장 적층한 폴리페닐렌에테르 수지 함유 기재 (파나소닉 주식회사 제조/MEGTRON7/공칭 두께 0.06 ㎜) 의 양면에 실시예 및 비교예의 각 표면 처리 동박의 처리면을 피접착면으로 하여 맞추고, 진공 열 프레스기 (키타가와 정기 주식회사 제조/KVHC-II) 를 사용하여, 대기 분위기하, 온도 200 ℃, 면압 4 ㎫ 로 80 분간 가열·가압 성형을 실시하여, 양면 구리 피복 적층판을 얻었다.
JIS C6481 에 준거하여, 각 양면 구리 피복 적층판을 5 ㎝ × 5 ㎝ 의 크기로 잘라 나눈 것 5 장을 시험편으로 하고, 공기 순환 기능이 형성된 항온조 중에서 대기 분위기하, 온도 260 ℃, 280 ℃ 의 각 온도에서 1 시간 유지하였다.
각 온도에서의 내열성 시험 후의 각 시험편에 대하여, 육안으로 관찰하여, 수지 기재와 동박의 계면에서 박리가 발생한 시험편의 수를 계측하고, 다음과 같이 평가하였다.
○ : 온도 280 ℃ 이하에 있어서 박리한 시험편의 개수가 0 장
× : 온도 280 ℃ 이하에 있어서 박리한 시험편의 개수가 1 ∼ 5 장
크로메이트 처리층 및 실란 커플링제 처리층을 형성한 실시예 및 비교예에 대해서는 290 ℃ 의 온도에서 1 시간 유지하고, 박리된 시험편의 수를 계측하였다.
＜층간 밀착성 시험＞
실시예 및 비교예의 각 표면 처리 동박의 처리면을 피접착면으로 하여, 먼저, 폴리페닐렌에테르 수지 함유 기재 (파나소닉 주식회사 제조/MEGTRON7/공칭 두께 0.06 ㎜) 1 장의 편면에 맞추고, 진공 열 프레스기 (키타가와 정기 주식회사 제조/KVHC-II) 를 사용하여, 대기 분위기하, 온도 200 ℃, 면압 4 ㎫ 로 80 분간 가열·가압 성형을 실시하여, 편면 구리 피복 적층판을 얻었다.
다음으로, 그 편면 구리 피복 적층판의 동박 부분을 염화구리 에칭액에 의해 전체면 에칭하고, 수세, 건조시키고, 또한 그 동박이 에칭된 면에 상기 폴리페닐렌에테르 수지 함유 기재 1 장을 맞추고, 진공 프레스기 (키타가와 정기 주식회사 제조/KVHC-II) 를 사용하여, 상기 조건으로 가열·가압 성형을 실시하여, 의사 (擬似) 다층판을 제작하였다.
각 의사 다층판을 5 ㎝ × 5 ㎝ 의 크기로 5 장 잘라 나눈 것을 시험편으로 하여, 전처리로서 순수 중에서 자비 처리를 6 시간 실시한 후에, 288 ℃ 의 땜납욕에 수직으로 침지시켜, 30 초간 유지하였다.
층간 밀착성 시험 후의 각 시험편에 대하여, 육안으로 관찰하고, 절연성 수지 기재와 절연성 수지 기재의 계면에서 박리가 발생한 시험편의 수를 계측하고, 이하와 같이 평가하였다.
○ : 0 장
× : 1 ∼ 5 장
＜전송 특성＞
실시예 및 비교예의 각 표면 처리 동박의 처리면을 피접착면으로 하여, 폴리페닐렌에테르 수지 함유 기재 (파나소닉 주식회사 제조/MEGTRON7/공칭 두께 0.06 ㎜) 1 장의 양면에 맞추고, 진공 열 프레스기 (키타가와 정기 주식회사 제조/KVHC-II) 를 사용하여, 대기 분위기하, 온도 200 ℃, 면압 4 ㎫ 로 80 분간 가열·가압 성형을 실시하여, 양면 구리 피복 적층판을 얻었다.
얻어진 양면 동박 적층판에 에칭 장치 (주식회사 니노미야 시스템 제조/SPE-40) 를 사용하여, 싱글 엔드의 마이크로스트립 회로를 형성하여, 시험편으로 하였다.
또한, 당해 시험편은 회로 길이를 100 ㎜ 로 하고, 특성 임피던스가 50 Ω 이 되도록 회로폭을 190 ㎛ 로 하였다.
당해 시험편은, 네트워크 애널라이저 (키사이트 테크놀로지 제조/E5071C) 를 사용하여 주파수 20 GHz 에 있어서의 S 파라미터 (S21) 를 측정하여, 다음과 같이 평가하였다.
○ : -3 dB/100 ㎜ 이상
× : -3 dB/100 ㎜ 미만
＜종합 평가＞
내열성 시험 및 층간 밀착성 시험, 전송 특성의 각 평가를 종합하여, 이하와 같이 평가하였다.
○ : 상기 시험의 어느 평가도 ○ 인 경우
× : 상기 시험 중, 평가 × 가 1 개 이상 있었던 경우
프린트 배선판의 비아 형성을 모의한 평가는, 다음과 같이 실시하였다.
＜소프트 에칭성＞
프린트 배선판에 블라인드 비아를 형성하는 공정에 있어서의 동박면의 하지 처리를 모의하고, 미세 조화 처리층을 포함하는 동박 표면의 제거성 평가로서 소프트 에칭성을 평가하는 것으로 하였다.
실시예 9 ∼ 12 및 비교예 15 ∼ 17 의 각 표면 처리 동박에 대하여, 5 ㎝ × 5 ㎝ 의 크기로 잘라 내어, 그것들을 대기 분위기하, 온도 300 ℃ 에서 100 초간 가열한 것을 시험편으로 하였다.
소프트 에칭액에는 황산 200 ㎖, 과산화수소 25 ㎖/L 를 포함하는 액온 40 ℃ 의 수용액을 사용하고, 각 시험편을 상기 소프트 에칭액에 침지하고, 미세 조화 처리층이 용해되어, 처리 동박의 소지 (미처리 동박) 를 육안으로 볼 수 있을 때까지의 시간 (초) 을 계측하여, 다음과 같이 평가하였다.
◎ : 30 초 미만
○ : 30 초 이상 60 초 미만
△ : 60 초 이상 120 초 미만
× : 120 초 이상
실시예 및 비교예의 각 표면 처리 동박의 내열성, 층간 밀착성 및 전송 특성의 결과를 [표 3] ∼ [표 6] 에 나타낸다.
실시예 및 비교예의 각 표면 처리 동박의 소프트 에칭성의 결과를 [표 7] 에 나타낸다.
Figure pct00008
Figure pct00009
Figure pct00010
Figure pct00011
Figure pct00012
실시예 1 ∼ 8 로부터, 본 발명에 있어서의 표면 처리 동박의 삽입 손실은, 주파수 20 GHz 의 고주파에 있어서도 -3 dB/100 ㎜ 이상으로, 무조화 처리박 (비교예 1 ∼ 7) 과 동일한 정도이고, 또한, 본 발명에 있어서의 표면 처리 동박을 사용한 구리 피복 적층판은, 온도 280 ℃ 에서 1 시간 가열해도 절연성 수지 기재와 동박의 계면에서 박리가 발생하지 않는 높은 내열성을 구비하는 표면 처리 동박인 것이 증명되었다.
또, 본 발명에 있어서의 표면 처리 동박을 사용한 구리 피복 적층판을 구리 에칭한 면에 새로운 절연성 수지 기재를 적층해도, 층간 밀착성이 우수한 것이 증명되었다.
또, 실시예 9 ∼ 12 로부터, 본 발명에 있어서의 표면 처리 동박은, 소프트 에칭 시간이 60 초 미만으로, 우수한 소프트 에칭성을 나타내는 것이 확인되었다.
본 발명에 있어서의 표면 처리 동박은, 조화 처리층이, 나열된 복수의 미세한 구리 입자로 이루어지는 입체적인 형상을 하고 있고, 2 차원 면적 1 ㎡ 당의 표면적비가 높아 앵커 효과가 우수하므로, 극성이 작은 저유전성 수지 기재에 대해서도 높은 밀착성을 나타내고, 또, 니켈과 인의 이종 금속을 함유하는 내열 처리층을 구비하므로, 고온에 장시간 노출되었다고 해도 절연성 수지 기재와 동박의 계면에 팽윤이 발생하기 어려워 박리하기 어려운 표면 처리 동박이다.
또, 본 발명은, 무조화 처리 동박과 동일한 정도로 삽입 손실을 억제할 수 있기 때문에 전송 특성이 우수한 표면 처리 동박이고, 게다가 절연성 수지 기재끼리를 밀착시킬 수 있으므로, 다층화하면, 층간 밀착성이 우수한 다층 프린트 배선판을 제작할 수 있기 때문에, 고주파 신호 전송용의 프린트 배선판에 바람직하게 사용할 수 있는 표면 처리 동박이다.
따라서, 본 발명은 산업상 이용가능성이 높은 발명이다.

Claims (8)

  1. 미처리 동박의 적어도 일방의 면에 조화 처리층과 상기 조화 처리층 상에 내열 처리층을 구비하는 표면 처리 동박으로서, 상기 조화 처리층은 1 차 입자의 입자경이 10 ㎚ 이상, 또한, 110 ㎚ 이하의 구리 입자로 이루어지는 미세 조화 처리층이고, 상기 내열 처리층은 니켈과 인을 함유하고, 상기 표면 처리 동박의 처리면은, 크립톤 가스 흡착 BET 법에 의해 측정한 비표면적으로부터 산출되는 2 차원 면적 1 ㎡ 당의 표면적비가 5.1 이상이고, 상기 니켈의 부착량이 표면적 1 ㎡ 당 2 mg 이상인 표면 처리 동박.
  2. 제 1 항에 있어서,
    상기 니켈의 부착량이 표면적 1 ㎡ 당 60 mg 이하인, 표면 처리 동박.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 인의 부착량이 표면적 1 ㎡ 당 0.1 mg 이상인 표면 처리 동박.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 처리면의 산술 평균 높이 Sa 가 0.02 ㎛ 이상, 또한, 0.35 ㎛ 이하인 표면 처리 동박.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 내열 처리층 상에 크로메이트 처리층 및/또는 실란 커플링제 처리층을 구비한 표면 처리 동박.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 표면 처리 동박을 절연성 수지 기재에 접합하여 이루어지는 구리 피복 적층판.
  7. 제 6 항에 있어서,
    상기 절연성 수지 기재가 저유전성 수지 기재인 구리 피복 적층판.
  8. 제 6 항 또는 제 7 항에 기재된 구리 피복 적층판을 사용하여 형성된 프린트 배선판 또는 다층 프린트 배선판.
KR1020237023514A 2021-04-09 2022-02-01 표면 처리 동박 및 그 표면 처리 동박을 사용한 구리피복 적층판 그리고 프린트 배선판 KR20230109786A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021066587A JP7273883B2 (ja) 2021-04-09 2021-04-09 表面処理銅箔及び該表面処理銅箔を用いた銅張積層板並びにプリント配線板
JPJP-P-2021-066587 2021-04-09
PCT/JP2022/003721 WO2022215330A1 (ja) 2021-04-09 2022-02-01 表面処理銅箔及び該表面処理銅箔を用いた銅張積層板並びにプリント配線板

Publications (1)

Publication Number Publication Date
KR20230109786A true KR20230109786A (ko) 2023-07-20

Family

ID=83546261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237023514A KR20230109786A (ko) 2021-04-09 2022-02-01 표면 처리 동박 및 그 표면 처리 동박을 사용한 구리피복 적층판 그리고 프린트 배선판

Country Status (5)

Country Link
JP (1) JP7273883B2 (ko)
KR (1) KR20230109786A (ko)
CN (1) CN116917552A (ko)
TW (1) TWI819511B (ko)
WO (1) WO2022215330A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116923975B (zh) * 2023-09-14 2023-11-24 遂宁利和科技有限公司 一种覆铜板生产用输送上料装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003102277A1 (fr) 2002-06-04 2003-12-11 Mitsui Mining & Smelting Co.,Ltd. Feuille de cuivre traitee en surface pour substrat dielectrique faible, stratifie cuivre comportant cette feuille et carte a cablage imprime
JP2017106068A (ja) 2015-12-09 2017-06-15 古河電気工業株式会社 プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5129642B2 (ja) * 2007-04-19 2013-01-30 三井金属鉱業株式会社 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
US9955583B2 (en) * 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP6166614B2 (ja) * 2013-07-23 2017-07-19 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
WO2015012376A1 (ja) * 2013-07-24 2015-01-29 Jx日鉱日石金属株式会社 表面処理銅箔、キャリア付銅箔、基材、樹脂基材、プリント配線板、銅張積層板及びプリント配線板の製造方法
JP6593979B2 (ja) * 2013-07-24 2019-10-23 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、基材、銅張積層板の製造方法、電子機器の製造方法及びプリント配線板の製造方法
JP5885791B2 (ja) * 2013-08-20 2016-03-15 Ｊｘ金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP6343205B2 (ja) * 2013-08-21 2018-06-13 Ｊｘ金属株式会社 キャリア付銅箔及びそれを用いた積層板の製造方法、プリント配線板、電子機器、プリント配線板の製造方法、並びに、電子機器の製造方法
KR20160093555A (ko) * 2015-01-29 2016-08-08 제이엑스금속주식회사 표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 적층체, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
KR102230999B1 (ko) * 2016-02-10 2021-03-22 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
KR102480377B1 (ko) * 2018-08-10 2022-12-23 미쓰이금속광업주식회사 조화 처리 구리박, 캐리어 구비 구리박, 동장 적층판 및 프린트 배선판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003102277A1 (fr) 2002-06-04 2003-12-11 Mitsui Mining & Smelting Co.,Ltd. Feuille de cuivre traitee en surface pour substrat dielectrique faible, stratifie cuivre comportant cette feuille et carte a cablage imprime
JP2017106068A (ja) 2015-12-09 2017-06-15 古河電気工業株式会社 プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板

Also Published As

Publication number Publication date
JP7273883B2 (ja) 2023-05-15
WO2022215330A1 (ja) 2022-10-13
TWI819511B (zh) 2023-10-21
CN116917552A (zh) 2023-10-20
TW202239591A (zh) 2022-10-16
JP2022161636A (ja) 2022-10-21

Similar Documents

Publication Publication Date Title
KR101830994B1 (ko) 조화처리된 동박, 그 제조방법, 동박 적층판 및 인쇄회로기판
KR102104161B1 (ko) 프린트 배선판용 동박 및 그 제조 방법
CN1657279B (zh) 表面处理铜箔和电路基板
KR101998923B1 (ko) 저유전성 수지 기재용 처리 동박 및 그 처리 동박을 사용한 구리 피복 적층판 그리고 프린트 배선판
KR102274906B1 (ko) 구리박 및 이것을 갖는 동장 적층판
KR102340473B1 (ko) 표면 처리 동박
EP2624671A1 (en) Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board, and printed wiring board
JP6893572B2 (ja) 表面処理銅箔の製造方法
KR20100071098A (ko) 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판
KR20060052031A (ko) 표면 처리 동박 및 회로 기판
TW201800242A (zh) 表面處理銅箔及使用其製成的覆銅積層板
CN108124391B (zh) 复合金属箔、覆铜层叠板及该覆铜层叠板的制造方法
JP2015124426A (ja) 表面処理銅箔及び積層板
KR101695236B1 (ko) 동박, 이를 포함하는 전기부품 및 전지
TW201217589A (en) Method for manufacturing copper foil for printed circuit board and copper foil for printed circuit board
KR20230109786A (ko) 표면 처리 동박 및 그 표면 처리 동박을 사용한 구리피복 적층판 그리고 프린트 배선판
CN102783255B (zh) 印刷电路基板用铜箔及印刷电路基板用覆铜层压板
JP6379055B2 (ja) 表面処理銅箔及び積層板
JP4593331B2 (ja) 積層回路基板とその製造方法
TW201942422A (zh) 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法
CN111757607B (zh) 表面处理铜箔、覆铜层叠板及印制布线板
TW202302920A (zh) 表面處理銅箔
JP5443157B2 (ja) 高周波用銅箔及びそれを用いた銅張積層板とその製造方法
TWI805902B (zh) 表面處理銅箔、覆銅積層板及印刷線路板
JP4734875B2 (ja) アディティブメッキ用絶縁体、アディティブメッキ金属皮膜付き基板

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal