KR20230057348A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20230057348A
KR20230057348A KR1020237005410A KR20237005410A KR20230057348A KR 20230057348 A KR20230057348 A KR 20230057348A KR 1020237005410 A KR1020237005410 A KR 1020237005410A KR 20237005410 A KR20237005410 A KR 20237005410A KR 20230057348 A KR20230057348 A KR 20230057348A
Authority
KR
South Korea
Prior art keywords
oxide film
etching
compound
metal oxide
etching method
Prior art date
Application number
KR1020237005410A
Other languages
English (en)
Inventor
유타로 아오키
마사유키 기무라
아츠시 야마시타
Original Assignee
가부시키가이샤 아데카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아데카 filed Critical 가부시키가이샤 아데카
Publication of KR20230057348A publication Critical patent/KR20230057348A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

기체와 그 표면에 형성된 금속 산화막을 포함하는 적층체에 있어서의 그 금속 산화막을 원자층 에칭법에 의해 에칭하는 방법으로서, 그 적층체를 수용한 처리 분위기 내에, 알코올 화합물, 알데히드 화합물 및 에스테르 화합물로 이루어지는 군에서 선택되는 적어도 1 종의 피산화성 화합물을 도입하는 제 1 공정과, 그 제 1 공정 후, 그 처리 분위기 내에, 산화성 가스를 도입하는 제 2 공정을 갖는, 에칭 방법.

Description

에칭 방법
본 발명은, 금속 산화막을 원자층 에칭법에 의해 에칭하는 방법에 관한 것이다.
반도체 장치 등의 장치를 제조할 때에, 미세한 패턴을 형성하는 것이 필요해진다. 미세한 패턴을 얻기 위해서는, 먼저 양질인 박막을 형성하는 것이 필요하고, 예를 들어, 원자층 퇴적법 (ALD (Atomic Layer Deposition) 법이라고 하는 경우도 있다) 이 제조 프로세스로서 사용되고 있다. ALD 법에 의해 형성된 양질인 박막을 더욱 얇게 하기 위해서는, 이것을 에칭할 필요가 있지만, 이와 같은 경우에는, 수 나노미터 오더의 에칭량의 제어가 요구된다.
이와 같은 에칭을 가능하게 하는 기술로서, 원자층 에칭법 (ALE (Atomic Layer Etching) 법이라고도 하는 경우도 있다) 이 주목받고 있다. ALE 법은 에칭 가스에 의해 기체 위에 형성된 금속 원자 함유막을 원자층 레벨로 에칭하는 기술이다. 이와 같은 ALE 법에 기초하는 기술은, 예를 들어, 특허문헌 1 ∼ 3 에 기재되어 있다.
미국 특허출원 공개 제2012/0048831호 미국 특허출원 공개 제2018/0047577호 일본 공개특허공보 2018-186269호
특허문헌 1 에는, 에칭 가스로서 염소 가스를 사용한 ALE 법이 개시되어 있다. 특허문헌 2 에는, 에칭 가스로서 불화수소 가스 및 붕소 함유 가스를 사용한 ALE 법이 개시되어 있다. 그러나, 이들의 에칭 가스는, 기체 위에 형성된 금속 원자 함유막뿐만 아니라, 기체나 주변의 부재에 손상을 주는 경우가 많다. 또, 반도체 제조 장치에는 스테인리스재가 많이 사용되고 있는데, 에칭 가스는 이와 같은 스테인리스재를 부식시킨다는 문제가 있었다.
특허문헌 3 에는, 에칭 가스로서 포름산 증기를 사용한 ALE 법이 개시되어 있다. 그러나, 포름산 증기도 금속 부식성이 강하여, 기체나 반도체 제조 장치의 스테인리스재 등에 손상을 주는 경우가 있다.
따라서, 본 발명은, 기체나 반도체 제조 장치의 스테인리스재 등에 손상을 주지 않고 금속 산화막을 ALE 법에 의해 에칭하는 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 예의 검토한 결과, 특정한 공정을 갖는 ALE 법을 채용함으로써, 기체나 반도체 제조 장치의 스테인리스재 등에 손상을 주지 않고 금속 산화막을 에칭할 수 있는 것을 알아냈다.
즉, 본 발명은, 기체와 그 표면에 형성된 금속 산화막을 포함하는 적층체에 있어서의 그 금속 산화막을 원자층 에칭법에 의해 에칭하는 방법으로서, 그 적층체를 수용한 처리 분위기 내에, 알코올 화합물, 알데히드 화합물 및 에스테르 화합물로 이루어지는 군에서 선택되는 적어도 1 종의 피산화성 화합물을 도입하는 제 1 공정과, 그 제 1 공정 후, 그 처리 분위기 내에, 산화성 가스를 도입하는 제 2 공정을 갖는, 에칭 방법이다.
본 발명에 의하면, 기체나 반도체 제조 장치의 스테인리스재 등에 손상을 주지 않고 금속 산화막을 양호한 생산성으로 에칭할 수 있다.
도 1 은, 본 발명의 에칭 방법에 사용되는 장치의 일례를 나타내는 개략도이다.
도 2 는, 비교예의 에칭 방법에 사용되는 장치의 개략도이다.
본 발명의 에칭 방법은, 기체와 그 표면에 형성된 금속 산화막을 포함하는 적층체를 수용한 챔버 등의 처리 분위기 내에, 알코올 화합물, 알데히드 화합물 및 에스테르 화합물로 이루어지는 군에서 선택되는 적어도 1 종의 피산화성 화합물을 도입하는 공정 (피산화성 화합물 도입 공정) 과, 피산화성 화합물 도입 공정 후, 처리 분위기 내에, 산화성 가스를 도입하는 공정 (산화성 가스 도입 공정) 을 갖는다. 본 발명의 에칭 방법은, 필요에 따라, 피산화성 화합물 도입 공정과 산화성 가스 도입 공정의 사이 및 산화성 가스 도입 공정의 후에, 챔버 등의 처리 분위기 내의 가스를 배기하는 공정 (배기 공정) 을 갖는다. 본 발명의 에칭 방법은, 피산화성 화합물 도입 공정, 배기 공정, 산화성 가스 도입 공정 및 배기 공정을 1 사이클로 하여 순서대로 실시하고, 이 사이클을 반복함으로써, 금속 산화막을 원하는 두께로 에칭할 수 있다. 본 발명의 에칭 방법은, ALD 법에 의한 박막 형성과 조합하여 실시해도 되고, 이 경우에는 적층체를 챔버 등의 처리 분위기로부터 취출하지 않고 실시할 수 있다. 또, 본 발명의 에칭 방법에서는, 피산화성 화합물의 흡착량으로 에칭 가스의 생성량을 제어할 수 있기 때문에, 본 발명의 에칭 방법은, 미세 가공을 필요로 하는 에칭 프로세스에 바람직하게 사용할 수 있다.
이하, 본 발명의 에칭 방법의 각 공정에 대해 설명한다.
(피산화성 화합물 도입 공정)
피산화성 화합물 도입 공정은, 기체와 그 표면에 형성된 금속 산화막을 포함하는 적층체를 수용한 챔버 등의 처리 분위기 내에, 알코올 화합물, 알데히드 화합물 및 에스테르 화합물로 이루어지는 군에서 선택되는 적어도 1 종의 피산화성 화합물을 도입하는 공정이다.
피산화성 화합물은, 액체상 혹은 기체상 중 어느 것으로 처리 분위기 내에 도입되어도 되는데, 도입 후에는, 기체상의 피산화성 화합물을 금속 산화막에 작용 (화학적으로 흡착) 시키는 것이 바람직하다. 이 때, 적층체를 가열하거나 또는 처리 분위기 내를 가열하여 열을 가해도 된다. 기체상의 피산화성 화합물을 처리 분위기 내에 도입하는 경우에는, 피산화성 화합물이 저장되는 용기 또는 그 용기와 챔버를 잇는 연결 부분에 있어서, 가열 및/또는 감압에 의해 피산화성 화합물을 기화시켜 처리 분위기 내에 도입한다. 기체상의 피산화성 화합물을 도입할 때에, 필요에 따라, 아르곤, 질소, 헬륨 등의 불활성 가스를 캐리어 가스로서 사용해도 된다. 액체상의 피산화성 화합물을 처리 분위기 내에 도입하는 경우에는, 처리 분위기 내를 가열 및/또는 감압하여, 도입된 액체상의 피산화성 화합물을 기화시키면 된다.
피산화성 화합물 도입 공정을 실시할 때의 처리 분위기 내의 압력은 1 Pa ∼ 10,000 Pa 인 것이 바람직하고, 10 Pa ∼ 1,000 Pa 인 것이 보다 바람직하다. 또, 후속의 산화성 가스 도입 공정에 있어서 금속 산화막을 양호한 생산성으로 에칭할 수 있다는 관점에서, 처리 분위기 내의 온도는 100 ℃ ∼ 500 ℃ 로 하는 것이 바람직하고, 150 ℃ ∼ 400 ℃ 로 하는 것이 보다 바람직하고, 200 ℃ ∼ 350 ℃ 로 하는 것이 특히 바람직하다.
알코올 화합물로는, 메탄올, 에탄올, 프로판올, 이소프로필알코올, 부탄올, 제 2 부틸알코올, 이소부틸알코올, 제 3 부틸알코올, 펜틸알코올, 이소펜틸알코올, 제 3 펜틸알코올 등의 알킬알코올류 ; 2-메톡시에탄올, 2-에톡시에탄올, 2-부톡시에탄올, 2-(2-메톡시에톡시)에탄올, 2-메톡시-1-메틸에탄올, 2-메톡시-1,1-디메틸에탄올, 2-에톡시-1,1-디메틸에탄올, 2-이소프로폭시-1,1-디메틸에탄올, 2-부톡시-1,1-디메틸에탄올, 2-(2-메톡시에톡시)-1,1-디메틸에탄올, 2-프로폭시-1,1-디에틸에탄올, 2-s-부톡시-1,1-디에틸에탄올, 3-메톡시-1,1-디메틸프로판올 등의 에테르알코올류 ; 디메틸아미노에탄올, 에틸메틸아미노에탄올, 디에틸아미노에탄올, 디메틸아미노-2-펜탄올, 에틸메틸아미노-2-펜탄올, 디메틸아미노-2-메틸-2-펜탄올, 에틸메틸아미노-2-메틸-2-펜탄올, 디에틸아미노-2-메틸-2-펜탄올 등의 디알킬아미노알코올류 등을 들 수 있다.
알데히드 화합물로는, 포름알데히드, 아세트알데히드, 프로피온알데히드, 부타날, 펜타날, 헥사날, 헵타날, 옥타날, 노나날, 데카날, 벤즈알데히드 등을 들 수 있다.
에스테르 화합물로는, 부티르산메틸, 살리실산메틸, 포름산에틸, 부티르산에틸, 아세트산에틸, 카프로산에틸, 아세트산펜틸, 아세트산이소펜틸, 발레르산펜틸, 부티르산펜틸, 아세트산옥틸 등을 들 수 있다.
후속의 산화성 가스 도입 공정에 있어서 금속 산화막을 양호한 생산성으로 에칭할 수 있다는 관점에서, 피산화성 화합물로는, 알코올 화합물이 바람직하고, 탄소수 1 ∼ 5 의 알코올 화합물이 보다 바람직하고, 메탄올, 에탄올 및 제 3 부틸알코올이 특히 바람직하다. 또, 기체나 반도체 제조 장치의 스테인리스재 등에 손상을 주지 않는다는 관점에서, 피산화성 화합물은, 불소 원자를 함유하지 않는 것이 바람직하다.
상기 서술한 알코올 화합물, 알데히드 화합물 및 에스테르 화합물의 합성 방법은 특별히 한정되는 것은 아니고, 주지 일반의 알코올 화합물, 알데히드 화합물 및 에스테르 화합물의 합성 방법을 사용하여 합성할 수 있다. 또, 시약으로서 시판되고 있는 것을 사용할 수도 있다.
본 발명에서 사용하는 피산화성 화합물에는, 불순물 금속 원소분, 불소 등의 불순물 할로겐분, 및 불순물 유기분이 최대한 포함되지 않도록 한다. 불순물 금속 원소분은, 원소마다에서는 100 ppb 이하가 바람직하고, 10 ppb 이하가 보다 바람직하고, 총량에서는, 1 ppm 이하가 바람직하고, 100 ppb 이하가 보다 바람직하다. 특히, LSI 의 게이트 절연막, 게이트막, 배리어층으로서 사용하는 경우에는, 에칭된 금속 산화막의 전기적 특성에 영향이 있는 알칼리 금속 원소 및 알칼리 토금속 원소의 함유량을 적게 하는 것이 필요하다. 불순물 할로겐분은, 100 ppm 이하가 바람직하고, 10 ppm 이하가 보다 바람직하고, 1 ppm 이하가 가장 바람직하다. 불순물 유기분은, 총량으로 500 ppm 이하가 바람직하고, 50 ppm 이하가 보다 바람직하고, 10 ppm 이하가 가장 바람직하다.
또, 본 발명에서 사용하는 피산화성 화합물에는, 에칭된 금속 산화막의 파티클 오염을 저감 또는 방지하기 위해서, 파티클이 최대한 포함되지 않게 하는 것이 바람직하다. 구체적으로는, 액상에서의 광 산란식 액중 입자 검출기에 의한 파티클 측정에 있어서, 0.3 ㎛ 보다 큰 입자의 수가 액상 1 mL 중에 100 개 이하인 것이 바람직하고, 0.2 ㎛ 보다 큰 입자의 수가 액상 1 mL 중에 1000 개 이하인 것이 보다 바람직하고, 0.2 ㎛ 보다 큰 입자의 수가 액상 1 mL 중에 100 개 이하인 것이 가장 바람직하다.
기체의 재질은, 특별히 한정되지 않지만, 예를 들어, 실리콘 ; 질화규소, 질화티탄, 질화탄탈, 산화티탄, 질화티탄, 산화루테늄, 산화지르코늄, 산화하프늄, 산화란탄 등의 세라믹스 ; 유리 ; 금속을 들 수 있다. 기체의 형상으로는, 판상, 구상, 섬유상, 인편상을 들 수 있다. 기체의 표면은, 평면이어도 되고, 트렌치 구조 등의 삼차원 구조로 되어 있어도 된다.
금속 산화막의 형성 방법은 특별히 한정되는 것은 아니고, 예를 들어, 스퍼터링법, 이온 플레이팅법, 도포 열분해법이나 졸겔법 등의 MOD 법, CVD 법, ALD 법 등을 들 수 있다. 막 중의 불순물이 적고, 에칭 속도가 안정된다는 관점에서, ALD 법으로 형성된 금속 산화막인 것이 바람직하다. 금속 산화막 대신에, 상기 서술한 방법으로 기체의 표면에 형성된 금속막을 포함하는 적층체를 사용해도 된다. 또한, 금속막을 포함하는 적층체를 사용하는 경우, 피산화성 화합물 도입 공정 전에, 산소나 오존 등의 산화성 가스를 사용하여 금속막을 미리 산화시킨다. 여기서 사용하는 산화성 가스로는, 산소 또는 오존이 바람직하다. 금속막을 산화시킨 후, 아르곤, 질소 등의 불활성 가스로 처리 분위기 내를 퍼지하고, 처리 분위기로부터 산화성 가스를 가능한 한 제거하고 나서, 피산화성 화합물 도입 공정을 실시하는 것이 바람직하다.
금속 산화막의 두께는, 특별히 한정되는 것은 아니지만, 통상 0.1 ㎚ ∼ 100 ㎚ 이다.
금속 산화막을 구성하는 금속의 종류는, 특별히 한정되는 것은 아니지만, 예를 들어, 티탄, 알루미늄, 지르코늄, 구리, 코발트, 몰리브덴, 루테늄, 게르마늄, 마그네슘, 주석, 하프늄, 스칸듐, 갈륨, 철 및 아연을 들 수 있다. 금속 산화막을 구성하는 금속은 1 종이어도 되고, 2 종 이상이어도 된다.
(배기 공정)
피산화성 화합물 도입 공정 후, 금속 산화막의 표면에 흡착되지 않았던 기체상의 피산화성 화합물을 챔버 내로부터 배기한다. 이 때, 기체상의 피산화성 화합물이 챔버 내로부터 완전히 배기되는 것이 이상적이지만, 반드시 완전히 배기할 필요는 없다. 배기 방법으로는, 예를 들어, 헬륨, 질소, 아르곤 등의 불활성 가스에 의해 챔버 내를 퍼지하는 방법, 챔버 내를 감압함으로써 배기하는 방법, 이들을 조합한 방법 등을 들 수 있다. 감압하는 경우의 감압도는, 0.01 Pa ∼ 300 Pa 의 범위가 바람직하고, 0.01 Pa ∼ 100 Pa 의 범위가 보다 바람직하다.
(산화성 가스 도입 공정)
산화성 가스 도입 공정은, 상기 서술한 배기 공정 후, 처리 분위기 내에 산화성 가스를 도입하는 공정이다. 에칭의 메커니즘은 불명하지만, 산화성 가스가, 금속 산화막에 화학적으로 흡착된 피산화성 화합물과 반응하여 에칭 가스를 그 자리에서 생성하여, 금속 산화막이 에칭된다고 생각된다. 이 때, 적층체를 가열하거나 또는 처리 분위기 내를 가열하여 열을 가해도 된다. 산화성 가스를 도입할 때에, 필요에 따라, 아르곤, 질소, 헬륨 등의 불활성 가스를 캐리어 가스로서 사용해도 된다.
산화성 가스 도입 공정을 실시할 때의 처리 분위기 내의 압력은 1 Pa ∼ 10,000 Pa 인 것이 바람직하고, 10 Pa ∼ 1,000 Pa 인 것이 보다 바람직하다. 또, 금속 산화막을 양호한 생산성으로 에칭할 수 있다는 관점에서, 처리 분위기 내의 온도는 100 ℃ ∼ 500 ℃ 로 하는 것이 바람직하고, 150 ℃ ∼ 400 ℃ 로 하는 것이 보다 바람직하고, 200 ℃ ∼ 350 ℃ 로 하는 것이 특히 바람직하다.
본 발명에서 사용하는 산화성 가스로는, 산소, 오존, 수증기, 과산화수소, 일산화질소 및 아산화질소를 들 수 있다. 본 발명에서 사용하는 산화성 가스는, 1 종이어도 되고, 2 종 이상이어도 된다. 또, 기체나 반도체 제조 장치의 스테인리스재 등에 손상을 주지 않는다는 관점에서, 산화성 가스는, 불소 원자를 함유하지 않는 것이 바람직하다.
본 발명에서 사용하는 산화성 가스가 1 종인 경우는, 금속 산화막을 양호한 생산성으로 에칭할 수 있다는 관점에서, 산소, 오존 또는 수증기가 바람직하고, 오존이 보다 바람직하다. 본 발명에서 사용하는 산화성 가스가 2 종 이상인 경우는, 금속 산화막을 양호한 생산성으로 에칭할 수 있다는 관점에서, 오존과 다른 산화성 가스를 포함하는 것이 바람직하다.
(배기 공정)
상기 서술한 산화성 가스 도입 공정 후, 미반응의 산화성 가스 및 부생 가스를 챔버 내로부터 배기한다. 이 때, 산화성 가스 및 부생 가스가 챔버 내로부터 완전히 배기되는 것이 이상적이지만, 반드시 완전히 배기할 필요는 없다. 배기 방법 및 감압하는 경우의 감압도는, 상기 서술한 피산화성 화합물 도입 공정 후의 배기 공정과 동일하다.
본 발명의 에칭 방법을 실시하는 장치는, 도 1 에 나타내는 바와 같은, 산화성 가스, 기체상의 피산화성 화합물 및 캐리어 가스를 계 내에 도입할 수 있고 또한 퍼지 가스로 계 내를 배기할 수 있는 챔버를 구비한 장치를 사용할 수 있다. 또, 주지의 ALD 장치에 있어서의 성막 챔버 내에서 본 발명의 에칭 방법을 실시해도 된다. 또한, 산화성 가스 및 기체상의 피산화성 화합물은, ALD 장치에 있어서의 성막 챔버에 다른 포트로부터 도입해도 되고, 샤워 헤드를 통해 도입해도 된다.
종래의 에칭 방법에서는, 기재 부식에 의한 기재 성분의 컨태미네이션이나 할로겐 컨태미네이션이 발생할 가능성이 있는 데다가, 에칭제의 종류에 따라서는, 금속 산화막을 부분적으로 환원하는 경우가 있다. 이에 반하여, 본 발명의 에칭 방법에서는, 이와 같은 현상을 억제할 수 있기 때문에, 순도가 높은 양질인 금속 산화막을 얻을 수 있다. 그 때문에, 본 발명의 금속 산화막은, 고순도의 금속 산화막을 필요로 하는 여러 가지 반도체 소자의 제조에 바람직하게 사용할 수 있다.
실시예
이하, 실시예 및 비교예를 가지고 본 발명을 더욱 상세하게 설명한다. 그러나, 본 발명은 이하의 실시예 등에 의해 전혀 제한을 받는 것은 아니다.
[실시예 1]
피산화성 화합물로서 메탄올을 사용하고, 산화성 가스로서 오존 가스를 사용하며, 도 1 에 나타내는 장치를 사용하여 이하의 조건 및 공정으로, 실리콘 웨이퍼 상에 형성된 산화몰리브덴막의 원자층 에칭을 실시하였다. 원자층 에칭 전후의 막두께 변화는, 형광 X 선 분석법 및 주사형 전자 현미경에 의해 확인하였다. 에칭 전후의 막두께의 변화를 측정한 결과, 산화몰리브덴막의 막두께는 20.5 ㎚ 얇아져 있고, 1 사이클당 에칭할 수 있는 막두께는 0.68 ㎚ 인 것을 알 수 있었다. 또, 장치에 사용되고 있는 스테인리스재의 부식은 전혀 확인되지 않았다.
(조건)
적층체 : 실리콘 웨이퍼 상에 산화몰리브덴막이 형성된 것
반응 온도 (실리콘 웨이퍼 온도) : 275 ℃
피산화성 화합물 : 메탄올
산화성 가스 : 오존
(공정)
하기 (1) ∼ (4) 로 이루어지는 일련의 공정을 1 사이클로 하여, 30 사이클 반복하였다.
(1) 23 ℃, 100 Pa 의 조건에서 기화시킨 피산화성 화합물을 챔버 내에 도입하고, 계 압력 100 Pa 에서 5 초간, 산화몰리브덴막의 표면에 피산화성 화합물을 흡착시킨다.
(2) 60 초간의 아르곤 퍼지에 의해, 흡착되지 않았던 피산화성 화합물을 챔버 내로부터 배기한다.
(3) 산화성 가스를 챔버 내에 도입하고, 계 압력 100 Pa 에서 20 초간 에칭한다.
(4) 60 초간의 아르곤 퍼지에 의해, 미반응의 산화성 가스 및 부생 가스를 챔버 내로부터 배기한다.
[실시예 2]
메탄올 대신에 에탄올을 피산화성 화합물로서 사용한 것 이외에는, 실시예 1 과 동일하게 원자층 에칭을 실시하였다. 원자층 에칭 전후의 막두께의 변화를 측정한 결과, 산화몰리브덴막의 막두께는 17.0 ㎚ 얇아져 있고, 1 사이클당 에칭할 수 있는 막두께는 0.57 ㎚ 인 것을 알 수 있었다. 또, 장치에 사용되고 있는 스테인리스재의 부식은 전혀 확인되지 않았다.
[실시예 3]
실리콘 웨이퍼 상에 산화코발트막이 형성된 것을 적층체로서 사용하고, 메탄올 대신에 제 3 부틸알코올을 피산화성 화합물로서 사용한 것 이외에는, 실시예 1 과 동일하게 원자층 에칭을 실시하였다. 원자층 에칭 전후의 막두께의 변화를 측정한 결과, 산화코발트막의 막두께는 15.5 ㎚ 얇아져 있고, 1 사이클당 에칭할 수 있는 막두께는 0.52 ㎚ 인 것을 알 수 있었다. 또, 장치에 사용되고 있는 스테인리스재의 부식은 전혀 확인되지 않았다.
[실시예 4]
메탄올 대신에 아세트알데히드를 피산화성 화합물로서 사용한 것 이외에는, 실시예 1 과 동일하게 원자층 에칭을 실시하였다. 원자층 에칭 전후의 막두께의 변화를 측정한 결과, 산화몰리브덴막의 막두께는 14.5 ㎚ 얇아져 있고, 1 사이클당 에칭할 수 있는 막두께는 0.48 ㎚ 인 것을 알 수 있었다. 또, 장치에 사용되고 있는 스테인리스재의 부식은 전혀 확인되지 않았다.
[실시예 5]
실리콘 웨이퍼 상에 산화티탄막이 형성된 것을 적층체로서 사용하고, 메탄올 대신에 아세트산에틸을 피산화성 화합물로서 사용한 것 이외에는, 실시예 1 과 동일하게 원자층 에칭을 실시하였다. 원자층 에칭 전후의 막두께의 변화를 측정한 결과, 산화티탄막의 막두께는 14.0 ㎚ 얇아져 있고, 1 사이클당 에칭할 수 있는 막두께는 0.47 ㎚ 인 것을 알 수 있었다. 또, 장치에 사용되고 있는 스테인리스재의 부식은 전혀 확인되지 않았다.
[실시예 6]
실리콘 웨이퍼 상에 산화구리막이 형성된 것을 적층체로서 사용하고, 메탄올 대신에 제 3 부틸알코올을 피산화성 화합물로서 사용한 것 이외에는, 실시예 1 과 동일하게 원자층 에칭을 실시하였다. 원자층 에칭 전후의 막두께의 변화를 측정한 결과, 산화구리막의 막두께는 15.0 ㎚ 얇아져 있고, 1 사이클당 에칭할 수 있는 막두께는 0.50 ㎚ 인 것을 알 수 있었다. 또, 장치에 사용되고 있는 스테인리스재의 부식은 전혀 확인되지 않았다.
[비교예 1]
에칭 가스로서 불화수소를 사용하고, 도 2 에 나타내는 장치를 사용하여 이하의 조건 및 공정으로, 실리콘 웨이퍼 상에 형성된 산화몰리브덴막의 원자층 에칭을 실시하였다. 원자층 에칭 전후의 막두께 변화는, 형광 X 선 분석법 및 주사형 전자 현미경에 의해 확인하였다. 원자층 에칭 전후의 막두께의 변화를 측정한 결과, 산화몰리브덴막의 막두께는 8.5 ㎚ 얇아져 있고, 1 사이클당 에칭할 수 있는 막두께는 0.28 ㎚ 인 것을 알 수 있었다. 단, 장치에 사용되고 있는 스테인리스재의 부식이 확인되었다.
(조건)
적층체 : 실리콘 웨이퍼 상에 산화몰리브덴막이 형성된 것
반응 온도 (실리콘 웨이퍼 온도) : 275 ℃
에칭 가스 : 불화수소
(공정)
하기 (1) ∼ (2) 로 이루어지는 일련의 공정을 1 사이클로 하여, 30 사이클 반복하였다.
(1) 에칭 가스를 챔버 내에 도입하고, 계 압력 100 Pa 에서 20 초간 에칭한다.
(2) 60 초간의 아르곤 퍼지에 의해, 미반응의 에칭 가스 및 부생 가스를 챔버 내로부터 배기한다.
[비교예 2]
불화수소 대신에 포름산 증기를 에칭 가스로서 사용한 것 이외에는, 비교예 1 과 동일하게 원자층 에칭을 실시하였다. 원자층 에칭 전후의 막두께의 변화를 측정한 결과, 산화몰리브덴막의 막두께는 7.5 ㎚ 얇아져 있고, 1 사이클당 에칭할 수 있는 막두께는 0.25 ㎚ 인 것을 알 수 있었다. 단, 장치에 사용되고 있는 스테인리스재의 부식이 확인되었다.
이상의 결과로부터, 본 발명에 의하면, 반도체 제조 장치 등에 사용되고 있는 스테인리스재에 손상을 주지 않고, 기체 위에 형성된 금속 산화막을 양호한 생산성으로 에칭할 수 있는 것을 알 수 있었다.

Claims (7)

  1. 기체와 그 표면에 형성된 금속 산화막을 포함하는 적층체에 있어서의 그 금속 산화막을 원자층 에칭법에 의해 에칭하는 방법으로서,
    그 적층체를 수용한 처리 분위기 내에, 알코올 화합물, 알데히드 화합물 및 에스테르 화합물로 이루어지는 군에서 선택되는 적어도 1 종의 피산화성 화합물을 도입하는 제 1 공정과,
    그 제 1 공정 후, 그 처리 분위기 내에, 산화성 가스를 도입하는 제 2 공정을 갖는, 에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 1 공정 또는 상기 제 2 공정에 있어서, 상기 처리 분위기 내의 온도를 150 ℃ 이상으로 하는, 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 산화성 가스가, 산소, 오존, 수증기, 과산화수소, 일산화질소 및 아산화질소로 이루어지는 군에서 선택되는 적어도 1 종의 가스인, 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 금속 산화막을 구성하는 금속이, 티탄, 알루미늄, 지르코늄, 구리, 코발트, 몰리브덴, 루테늄, 게르마늄, 마그네슘, 주석, 하프늄, 스칸듐, 갈륨, 철 및 아연으로 이루어지는 군에서 선택되는 적어도 1 종의 금속인, 에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 피산화성 화합물이, 탄소 원자수 1 ∼ 5 의 알코올 화합물인, 에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 피산화성 화합물 및 상기 산화성 가스가, 불소 원자를 함유하지 않는, 에칭 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 에칭 방법에 의해 에칭된 금속 산화막.
KR1020237005410A 2020-09-01 2021-08-23 에칭 방법 KR20230057348A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-146816 2020-09-01
JP2020146816 2020-09-01
PCT/JP2021/030739 WO2022050099A1 (ja) 2020-09-01 2021-08-23 エッチング方法

Publications (1)

Publication Number Publication Date
KR20230057348A true KR20230057348A (ko) 2023-04-28

Family

ID=80490882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237005410A KR20230057348A (ko) 2020-09-01 2021-08-23 에칭 방법

Country Status (6)

Country Link
US (1) US20240030037A1 (ko)
JP (1) JPWO2022050099A1 (ko)
KR (1) KR20230057348A (ko)
CN (1) CN116210072A (ko)
TW (1) TW202224003A (ko)
WO (1) WO2022050099A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202335134A (zh) 2021-10-19 2023-09-01 德商馬克專利公司 選擇性的熱原子層蝕刻

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120048831A1 (en) 2010-08-24 2012-03-01 Micron Technology, Inc. Methods and apparatuses for energetic neutral flux generation for processing a substrate
US20180047577A1 (en) 2016-08-10 2018-02-15 Tokyo Electron Limited Atomic layer etching using a boron-containing gas and hydrogen fluoride gas
JP2018186269A (ja) 2017-04-24 2018-11-22 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ パターニング用途のための原子層エッチング、反応性前駆体、及びエネルギ源

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004091829A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd エッチング方法及びエッチング装置
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
CN116779435A (zh) * 2016-12-09 2023-09-19 Asm Ip 控股有限公司 热原子层蚀刻工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120048831A1 (en) 2010-08-24 2012-03-01 Micron Technology, Inc. Methods and apparatuses for energetic neutral flux generation for processing a substrate
US20180047577A1 (en) 2016-08-10 2018-02-15 Tokyo Electron Limited Atomic layer etching using a boron-containing gas and hydrogen fluoride gas
JP2018186269A (ja) 2017-04-24 2018-11-22 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ パターニング用途のための原子層エッチング、反応性前駆体、及びエネルギ源

Also Published As

Publication number Publication date
CN116210072A (zh) 2023-06-02
US20240030037A1 (en) 2024-01-25
JPWO2022050099A1 (ko) 2022-03-10
WO2022050099A1 (ja) 2022-03-10
TW202224003A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US20220025513A1 (en) Selective deposition on metal or metallic surfaces relative to dielectric surfaces
KR102282188B1 (ko) 에칭 방법 및 에칭 장치
US10049924B2 (en) Selective formation of metallic films on metallic surfaces
KR100656770B1 (ko) 고유전율 물질의 에칭 방법 및 고유전율 물질용 증착챔버의 세정 방법
TWI331364B (ko)
KR102521792B1 (ko) 선택적 산화알루미늄 막 증착
TW201809346A (zh) 反應室鈍化以及金屬膜的選擇性沈積
US20030037802A1 (en) Semiconductor treating apparatus and cleaning method of the same
KR20190101450A (ko) 드라이 에칭 방법 및 에칭 장치
KR20230057348A (ko) 에칭 방법
CN117280455A (zh) 用于基板处理的涂布的基板支撑组件
WO2020203636A1 (ja) 原子層エッチングのためのエッチング材料
US11926903B2 (en) Etching of alkali metal compounds
JP2020136602A (ja) エッチング方法
US20230274947A1 (en) Selective thermal etching methods of metal or metal-containing materials for semiconductor manufacturing
WO2021079624A1 (ja) ドライエッチング方法、半導体デバイスの製造方法及びエッチング装置