KR20230003563A - 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법 - Google Patents

횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법 Download PDF

Info

Publication number
KR20230003563A
KR20230003563A KR1020227041701A KR20227041701A KR20230003563A KR 20230003563 A KR20230003563 A KR 20230003563A KR 1020227041701 A KR1020227041701 A KR 1020227041701A KR 20227041701 A KR20227041701 A KR 20227041701A KR 20230003563 A KR20230003563 A KR 20230003563A
Authority
KR
South Korea
Prior art keywords
heat treatment
furnace
core tube
silicon
furnace core
Prior art date
Application number
KR1020227041701A
Other languages
English (en)
Inventor
요시히로 구와노
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20230003563A publication Critical patent/KR20230003563A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67313—Horizontal boat type carrier whereby the substrates are vertically supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)

Abstract

웨이퍼 설치 영역의 온도 균일화를 위해 설치하는 더미 블록의 부근에 배치되는 실리콘 웨이퍼의 라이프타임값의 저하를 억제하여, 제품 수율을 향상시키는 것이 가능한, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법을 제공한다. 본 발명의 횡형 열처리로(100)를 이용한 실리콘 웨이퍼의 열처리 방법은, 원통 형상의 로심관(爐芯管)(12) 내에 보트(16)를 배치하고, 그 때, 보트(16) 상의, 제1 더미 블록(18S)과 웨이퍼군(WF)과의 사이에 제1 추가 블록(20S) 및, 제2 더미 블록(18H)과 웨이퍼군(WF)과의 사이에 제2 추가 블록(20H) 중 적어도 한쪽을 배치한다.

Description

횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법
본 발명은, 횡형 열처리로(爐)를 이용한 실리콘 웨이퍼의 열처리 방법에 관한 것이다.
실리콘 웨이퍼 중에 인, 붕소 등의 도펀트를 열 확산하는 공정은, 실리콘 웨이퍼의 표층에 도펀트를 부착시키는 공정(디포지션)과, 표층에 부착된 도펀트를 실리콘 웨이퍼의 내부에 확산시키는 공정(드라이브 인)을 포함한다. 이 드라이브 인 공정에는, 일반적으로, 횡형 열처리로(열 확산로)가 이용된다. 횡형 열처리로에서는, 횡방향의 중심축을 갖는 원통 형상의 로심관(爐芯管) 내에, 주면(主面)이 로심관의 중심축에 직교하도록 복수매의 실리콘 웨이퍼를 나열하여 배치한 보트를 넣어, 로심관 내에서 실리콘 웨이퍼에 열처리를 실시한다. 이 때, 로심관의 중심축 방향에 있어서의 복수매의 실리콘 웨이퍼의 양측에, 실리콘으로 이루어지는 더미 블록(보온 블록)을 배치하여, 로심관 내에서의 웨이퍼 설치 영역의 온도 균일화를 도모하는 기술이 알려져 있다.
특허문헌 1에는, 「열 확산로의 튜브 내에, 주면이 튜브의 길이 방향에 직교하도록 웨이퍼를 병렬 설치하고, 그 상태로 웨이퍼에 열처리를 실시함에 있어서, 튜브 내에 웨이퍼를 투입하지 않는 상태에 있어서의 균열(均熱) 영역의 양측에 있어서, 분위기 가스 유입측에서는, 당해 영역으로부터 적어도 10㎜ 이상 떼어 놓고, 또한 분위기 가스 유출측에서는, 밀접 또는 이간하여, 튜브 지름보다 근소하게 작은 보온 블록을 각각 배치하도록 한 것을 특징으로 하는 웨이퍼의 열처리 방법(청구항 1)」이 기재되어 있다. 또한, 특허문헌 1에는, 「보온 블록의 재질이 고순도 실리콘인 것(청구항 3)」이 기재되어 있다.
일본공개특허공보 평3-85725호
그러나, 본 발명자가 검토한 바, 복수 배치의 열처리에 있어서 동일한 더미 블록을 반복하여 사용한 경우, 각 배치에 있어서의 복수매의 실리콘 웨이퍼 중 양단 부분에 위치하는 실리콘 웨이퍼, 즉 더미 블록의 부근에 배치되는 실리콘 웨이퍼의 라이프타임값이, 배치를 거침에 따라 현저하게 저하하는 것이 판명되었다.
상기 과제를 감안하여, 본 발명은, 웨이퍼 설치 영역의 온도 균일화를 위해 설치하는 더미 블록의 부근에 배치되는 실리콘 웨이퍼의 라이프타임값의 저하를 억제하여, 제품 수율을 향상시키는 것이 가능한, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명자는 예의 연구를 진행하여, 이하의 인식을 얻었다. 우선, 더미 블록의 부근에 배치되는 실리콘 웨이퍼의 라이프타임값의 저하의 원인은, 더미 블록의 금속 오염이 아닐까라고 본 발명자는 생각했다. 즉, 복수 배치의 열처리에 있어서 동일한 더미 블록을 반복하여 사용한 경우, 더미 블록에는 로심관 등으로부터의 금속 오염(Fe, Ni, Cu 등)이 서서히 축적된다고 생각된다. 열처리 시에 더미 블록이 가열되는 과정에서, 더미 블록으로부터 오염 금속을 포함하는 가스가 발생한다. 이 오염 금속을 포함하는 가스가 확산하여, 더미 블록의 부근에 배치되는 실리콘 웨이퍼에 공급된다. 그 결과, 더미 블록의 부근에 배치되는 실리콘 웨이퍼도 금속 오염되어, 라이프타임값이 저하하는 것이라고 생각된다.
그러나, 복수 배치의 열처리에 있어서 더미 블록을 매회 교환하는 것은 경제적이지 않다. 또한, 각 배치의 열처리 후에 더미 블록에 고(高)청정도화 처리(불산과 질산의 혼산액 등에 의한 에칭 처리)를 실시하여, 더미 블록으로부터 오염 금속을 제거하는 것도 생각할 수 있지만, 이하의 이유로 조업상 현실적이지 않다. 즉, 더미 블록은 비교적 두꺼운 블록이기 때문에, 이것을 수용할 수 있도록 에칭조(槽)를 크게 제작하는 데에 비용이 드는 점이나, 두께가 크고 표면적이 큰 더미 블록을 에칭 처리하면, 에칭 중에 액체의 온도가 지나치게 오를 우려가 있는 점을, 이유로서 들 수 있다.
그래서, 본 발명자는, 더미 블록과 복수매의 실리콘 웨이퍼와의 사이에, 더미 블록 및 실리콘 웨이퍼보다도 사이즈가 크고, 또한, 고청정도의 추가 블록을 설치함으로써, 더미 블록으로부터 발생한 오염 금속을 포함하는 가스가, 더미 블록의 부근에 배치되는 실리콘 웨이퍼를 향하여 확산하는 것을 억제한다는 착상을 얻었다. 그리고, 여러 가지의 실험의 결과, 이러한 추가 블록의 설치에 의해, 더미 블록의 부근에 배치되는 실리콘 웨이퍼의 라이프타임값의 저하를 억제할 수 있는 것이 확인되었다.
상기 인식에 기초하여 완성한 본 발명의 요지 구성은 이하와 같다.
[1] 횡방향의 중심축(X)을 갖는 원통 형상의 로심관(12)과, 상기 로심관(12)의 주위에 위치하여 상기 로심관(12)을 가열하는 히터(14)를 갖고, 상기 로심관(12)의 한쪽의 단부에는 덮개(12A)가 형성되고, 상기 로심관(12)의 다른 한쪽의 단부에는 가스 도입구(12B)가 형성되고, 상기 로심관(12)의 상기 덮개(12A)의 부근의 로벽에 가스 배기구(12C)가 형성된 횡형 열처리로(100)를 준비하고,
상기 로심관(12)의 상기 덮개(12A)에 가까운 쪽을 로 입구측(H)으로 하고, 상기 로심관(12)의 상기 가스 도입구(12B)에 가까운 쪽을 로 안쪽측(S)으로 했을 때, 상기 덮개(12A)를 열어, 상기 로심관(12) 내에, 이하의 (A)∼(C)의 상태가 되도록 보트(16)를 배치하고,
(A) 상기 보트(16) 상에, 주면이 상기 로심관(12)의 중심축(X)에 직교하도록 복수매의 실리콘 웨이퍼가 나열되어, 웨이퍼군(群)(WF)을 형성하고,
(B) 상기 보트(16) 상의, 상기 웨이퍼군(WF)보다도 로 안쪽측(S)에, 상기 로심관(12)의 중심축(X)과 평행한 축을 갖는 원기둥 형상의 제1 더미 블록(18S)이 배치되고, 상기 웨이퍼군(WF)보다도 로 입구측(H)에, 상기 로심관(12)의 중심축(X)과 평행한 축을 갖는 원기둥 형상의 제2 더미 블록(18H)이 배치되고,
(C) 상기 보트(16) 상의, 상기 제1 더미 블록(18S)과 상기 웨이퍼군(WF)과의 사이에 제1 추가 블록(20S) 및, 상기 제2 더미 블록(18H)과 상기 웨이퍼군(WF)과의 사이에 제2 추가 블록(20H) 중 적어도 한쪽이 배치되고, 상기 제1 및 제2 추가 블록(20S, 20H)은, (ⅰ) 상기 로심관(12)의 중심축(X)에 수직인 가상면으로의 투영 형상이, 상기 제1 및 제2 더미 블록(18S, 18H) 그리고 상기 복수매의 실리콘 웨이퍼의 상기 가상면으로의 투영 형상을 포함하고, 상기 로심관(12)의 중심축(X)과 평행한 축을 갖는 기둥 형상이고, 또한, (ⅱ) Fe의 농도가 1×1011atoms/㎤ 미만이고, Ni 및 Cu의 농도가 각각 5×1010atoms/㎤ 미만이고,
상기 덮개(12A)를 닫고,
상기 가스 도입구(12B)로부터 상기 로심관(12) 내에 가스를 도입하고, 상기 가스 배기구(12C)로부터 상기 가스를 배기하면서, 상기 히터(14)에 의해 상기 로심관(12)을 가열함으로써, 상기 복수매의 실리콘 웨이퍼(WF)에 열처리를 실시하는,
횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[2] 상기 (C)에 있어서, 상기 제1 및 제2 추가 블록(20S, 20H)의 양쪽이 배치되는, 상기 [1]에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[3] 상기 제1 및 제2 추가 블록(20S, 20H)이 실리콘으로 이루어지는, 상기 [1] 또는 [2]에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[4] 상기 제1 및 제2 추가 블록(20S, 20H)의 상기 가상면으로의 투영 형상 중, 상기 보트(16)보다도 상방의 부분은, 상기 복수매의 실리콘 웨이퍼의 반경보다도 5㎜ 이상 큰 곡률 반경을 갖는, 상기 [1]∼[3] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[5] 상기 제1 및 제2 추가 블록(20S, 20H)의, 상기 로심관(12)의 중심축(X)을 따른 폭이, 10∼20㎜의 범위 내인, 상기 [1]∼[4] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[6] 상기 (C)에 있어서, 상기 보트(16) 상의, 상기 제1 더미 블록(18S)보다도 로 안쪽측(S)에 제3 추가 블록(22S) 및, 상기 제2 더미 블록(18H)보다도 로 입구측(H)에 제4 추가 블록(22H) 중 적어도 한쪽이 배치되고, 상기 제3 및 제4 추가 블록(22S, 22H)은, 상기 (ⅰ) 및 (ⅱ)를 충족하는, 상기 [1]∼[5] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[7] 상기 (C)에 있어서, 상기 제3 및 제4 추가 블록(22S, 22H)의 양쪽이 배치되는, 상기 [6]에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[8] 상기 제3 및 제4 추가 블록(22S, 22H)이 실리콘으로 이루어지는, 상기 [6] 또는 [7]에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[9] 상기 제3 및 제4 추가 블록(22S, 22H)의 상기 가상면으로의 투영 형상 중, 상기 보트(16)보다도 상방의 부분은, 상기 복수매의 실리콘 웨이퍼의 반경보다도 5㎜ 이상 큰 곡률 반경을 갖는, 상기 [6]∼[8] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[10] 상기 제3 및 제4 추가 블록(22S, 22H)의, 상기 로심관(12)의 중심축(X)을 따른 폭이, 10∼20㎜의 범위 내인, 상기 [6]∼[9] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[11] 상기 제1 및 제2 더미 블록(18S, 18H)이, Fe, Ni 및 Cu의 농도 중 어느 것이 1×1011atoms/㎤ 이상인 실리콘으로 이루어지는, 상기 [1]∼[10] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[12] 상기 제1 및 제2 더미 블록(18S, 18H)의 직경이, 상기 복수매의 실리콘 웨이퍼(WF)의 직경과 동일한, 상기 [1]∼[11] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
[13] 상기 제1 및 제2 더미 블록(18S, 18H)의, 상기 로심관(12)의 중심축(X)을 따른 폭이, 40∼75㎜의 범위 내인, 상기 [1]∼[12] 중 어느 한 항에 기재된 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
본 발명의 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법에 의하면, 웨이퍼 설치 영역의 온도 균일화를 위해 설치하는 더미 블록의 부근에 배치되는 실리콘 웨이퍼의 라이프타임값의 저하를 억제하여, 제품 수율을 향상시킬 수 있다.
도 1은 비교예에 의한 실리콘 웨이퍼의 열처리 방법을 설명하기 위한, 횡형 열처리로(100)의 종단면도이다.
도 2는 본 발명의 일 실시 형태에 의한 실리콘 웨이퍼의 열처리 방법을 설명하기 위한, 횡형 열처리로(100)의 종단면도이다.
도 3은 본 발명의 다른 실시 형태에 의한 실리콘 웨이퍼의 열처리 방법을 설명하기 위한, 횡형 열처리로(100)의 종단면도이다.
도 4의 (A)는, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)의 정면도이고, (B)는, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)의 측면도이다.
도 5의 (A)는, 보트(16)의 로 중심축(X)에 수직인 단면도이고, (B)는, 도 1의 Ⅰ-Ⅰ 단면도이고, (C)는, 도 2의 Ⅱ-Ⅱ 단면도이다.
(발명을 실시하기 위한 형태)
우선, 도 1, 도 2 및 도 3을 참조하여, 본 발명의 실시 형태 및 비교예에 의한 실리콘 웨이퍼의 열처리 방법에 공통적으로 이용되는 횡형 열처리로(100)의 구조에 대해서 설명한다. 횡형 열처리로(100)는, 균열관(10), 로심관(12) 및, 히터(14)를 갖는다.
균열관(10)은, 횡방향의 중심축을 갖는 원통 형상의 관이고, 그의 한쪽의 단부에는 문(10A)이 형성되고, 그의 다른 한쪽의 단부에는, 균열관(10)의 내경보다도 작은 직경을 갖는 개구부(10B)가 형성되어 있다. 또한, 균열관(10)의 문(10A) 부근의 로벽에는, 흡인구(10C)가 형성되어 있다. 균열관(10)의 재질은, 석영, 탄화 규소(SiC) 등으로 이루어지는 것으로 할 수 있다.
로심관(12)은, 횡방향의 중심축(X)을 갖는 원통 형상의 관이고, 균열관(10)의 내측에 위치한다. 로심관(12)의 한쪽의 단부에는 덮개(12A)가 형성되고, 다른 한쪽의 단부에는 가스 도입구(12B)가 형성된다. 또한, 로심관(12)의 덮개(12A) 부근의 로벽에는, 가스 배기구(12C)가 형성되어 있다. 로심관(12)의 관 본체와 가스 도입구(12B)의 연결부(드로잉부)가, 균열관(10)의 개구부(10B)에 감합하고 있고, 이에 따라, 로심관(12)은 균열관(10)에 대하여 고정되어 있다. 로심관(12)(관 본체)의 내경은, 일반적으로 160∼360㎜의 범위 내이다. 로심관(12)의 재질은, 석영, 탄화 규소(SiC) 등으로 이루어지는 것으로 할 수 있다. 또한, 도 1∼3에서는, 로심관(12)의 외측에 균열관(10)이 위치하는 예를 나타냈지만, 로심관(12)은 균열관의 역할을 겸해도 좋기 때문에, 균열관(10)은 반드시 설치할 필요는 없다.
히터(14)는, 로심관(12) 및 균열관(10)의 주위에 위치하고, 로심관(12) 및 균열관(10)을 가열한다. 히터(14)는, 로심관(12) 및 균열관(10)의 중앙부에 배치되는 메인 히터와, 그의 양측에 배치되는 2대의 보조 히터로 구성되어도 좋다.
도 1∼3에 나타내는 바와 같이, 본 명세서에 있어서, 로심관(12)의 덮개(12A)에 가까운 쪽을 「로 입구측(H)」으로 하고, 로심관(12)의 가스 도입구(12B)에 가까운 쪽을 「로 안쪽측(S)」으로 표기한다.
본 발명의 실시 형태에 의한 실리콘 웨이퍼의 열처리 방법에서는, 실리콘 웨이퍼에 열처리를 실시할 때에, 보트(16)에 복수매의 실리콘 웨이퍼를 나열하여 올려놓아 웨이퍼군(WF)을 형성하고, 균열관(10)의 문(10A)과 로심관(12)의 덮개(12A)를 열어, 로심관(12)의 로 입구측(H)으로부터 보트(16)를 로심관(12) 내에 넣는다. 그 후, 로심관(12)의 덮개(12A)와 균열관(10)의 문(10A)을 닫는다.
그 후, 가스 도입구(12B)로부터 로심관(12) 내에 가스를 도입하고, 가스 배기구(12C)로부터 당해 가스를 배기하면서, 히터(14)에 의해 균열관(10) 및 로심관(12)을 가열함으로써, 복수매의 실리콘 웨이퍼(웨이퍼군(WF))에 열처리를 실시한다. 표층에 부착된 도펀트를 실리콘 웨이퍼의 내부에 확산시키는 드라이브 인 공정을 행하는 경우, 로심관(12) 내에 도입되는 가스는, 미량의 산소(0.1∼2체적％)를 포함하고, 잔부가 Ar로 이루어지는 조성을 갖는다. 균열관(10)의 내부 또한 로심관(12)의 외측의 공간의 분위기는, 공기이다. 균열관(10)의 흡인구(10C)로부터 펌프에 의해 당해 공간의 공기를 강제 흡인함으로써, 로심관(12) 내의 분위기 가스가 가스 배기구(12C)를 통하여 배출된다. 그 결과, 로심관(12) 내에는, 로 안쪽측(S)으로부터 로 입구측(H)을 향하여 분위기 가스의 흐름이 생긴다. 드라이브 인 공정의 경우, 로심관(12) 내의 분위기 온도는 1200∼1350℃의 범위로 할 수 있고, 이 범위의 온도로 10∼250시간 보존유지(保持)할 수 있다.
보트(16)는, 도 1∼3에 더하여 도 5(A)를 참조하여, 반원통형의 오목부로 이루어지는 포켓(16A)을 갖고, 여기에 복수매의 실리콘 웨이퍼가 수납된다. 보트(16)는, 그의 길이 방향이 로심관(12)의 중심축(X) 방향과 일치하도록 로심관(12) 내에 배치된다. 도 5(A)에 나타내는 바와 같이, 보트(16)의 길이 방향에 수직인 포켓(16A)의 단면 형상은, 수용하는 실리콘 웨이퍼의 반경과 동일한 곡률 반경을 갖는 반원 형상이고, 예를 들면 실리콘 웨이퍼의 직경이 150㎜인 경우에는, 당해 곡률 반경은 75㎜가 된다. 보트(16)의 재질은, 탄화 규소(SiC)로 이루어지는 것으로 할 수 있다.
본 발명의 실시 형태에 의한 실리콘 웨이퍼의 열처리 방법에서는, 로심관(12) 내에 보트(16)를 배치할 때에, 이하의 (A)∼(C)의 상태를 충족하도록 한다.
(A) 우선, 도 1∼3에 나타내는 바와 같이, 보트(16) 상에, 주면이 로심관(12)의 중심축(X)에 직교하도록, 동일 직경의 복수매의 실리콘 웨이퍼가 나열되어, 웨이퍼군(WF)을 형성한다. 복수매의 실리콘 웨이퍼의 나열 방법은, 각 웨이퍼가 쓰러지지 않도록 배치되는 한 특별히 한정되지 않는다. 예를 들면, 1로트(예를 들면 50매)의 실리콘 웨이퍼를, 서로 인접하는 실리콘 웨이퍼의 주면끼리가 접하도록 나열할 수 있다. 도 1∼3에서는, 4로트의 실리콘 웨이퍼를 배치하는 예를 나타내고 있다. 또한, 포켓(16A)의 길이 방향에 수직인 칸막이판(도시하지 않음)을 포켓(16A) 내에 등간격으로 형성함으로써, 각 로트의 실리콘 웨이퍼군(WF)이 쓰러지는 일 없이 포켓(16A) 내에 수납된다. 단, 이 나열 방법으로 한정되는 일은 없고, 포켓(16A) 내에 수납하는 모든 실리콘 웨이퍼를, 서로 인접하는 실리콘 웨이퍼의 주면끼리가 접하도록 나열해도 좋다. 본 실시 형태에 있어서, 각 실리콘 웨이퍼의 하반분은 포켓(16A)에 접촉하여 지지되고, 상반분은 포켓(16A)의 상단보다도 상방에 위치하고, 즉 보트(16)보다도 상방에 위치한다. 단, 실리콘 웨이퍼가 포켓(16A)과 접촉하는 범위는, 각 웨이퍼의 직립이 저해되지 않는 한, 하반분으로는 한정되지 않는다.
(B) 보트(16) 상의, 웨이퍼군(WF)보다도 로 안쪽측(S)에, 웨이퍼군(WF)과 이간하여, 로심관(12)의 중심축(X)과 평행한 축을 갖는 원기둥 형상의 제1 더미 블록(18S)이 배치되고, 웨이퍼군(WF)보다도 로 입구측(H)에, 웨이퍼군(WF)과 이간하여, 로심관(12)의 중심축(X)과 평행한 축을 갖는 원기둥 형상의 제2 더미 블록(18H)이 배치된다. 이들 제1 및 제2 더미 블록(18S, 18H)이 없는 경우, 로심관(12) 내의 웨이퍼 설치 영역의 중심축(X) 방향 양단 부분에서 로 내 분위기 온도가 저하하여, 로심관(12) 내의 균열 길이가 짧아진다. 그 경우, 복수매의 실리콘 웨이퍼 중 양단 부분에 위치하는 실리콘 웨이퍼에서는, 불순물의 확산이 불충분해져 버린다. 이에 대하여, 제1 및 제2 더미 블록(18S, 18H)을 배치함으로써, 로심관(12) 내의 균열 길이를 길게 할 수 있어, 로심관(12) 내에서의 웨이퍼 설치 영역의 온도 균일화를 도모할 수 있다.
로심관(12) 내에서의 웨이퍼 설치 영역의 온도 균일화를 충분히 도모하는 관점에서, 제1 및 제2 더미 블록(18S, 18H)은, 실리콘으로 이루어지는 것이 바람직하다.
또한, 동일한 관점에서, 제1 및 제2 더미 블록(18S, 18H)의 직경은, 웨이퍼군(WF)을 구성하는 복수매의 실리콘 웨이퍼의 직경과 동일한 것이 바람직하다. 예를 들면 실리콘 웨이퍼의 직경이 150㎜인 경우에는, 제1 및 제2 더미 블록(18S, 18H)의 직경도 150㎜인 것이 바람직하다. 본 실시 형태에서는, 도 5(B)에 나타내는 바와 같이, 제1 및 제2 더미 블록(18S, 18H)의 하반분은 포켓(16A)에 접촉하여 지지되고, 상반분은 포켓(16A)의 상단보다도 상방에 위치하고, 즉 보트(16)보다도 상방에 위치한다. 단, 제1 및 제2 더미 블록(18S, 18H)이 포켓(16A)과 접촉하는 범위는, 각 더미 블록의 직립이 저해되지 않는 한, 하반분으로는 한정되지 않는다.
로심관(12) 내에서의 웨이퍼 설치 영역의 온도 균일화를 충분히 도모하는 관점에서, 제1 및 제2 더미 블록(18S, 18H)의, 로심관(12)의 중심축(X)을 따른 폭은, 40㎜ 이상인 것이 바람직하다. 다른 한편으로, 더미 블록이 지나치게 길면, 균열 길이의 안에서 제품 처리의 영역이 적어지는 등 생산성이 나빠지기 때문에, 제1 및 제2 더미 블록(18S, 18H)의, 로심관(12)의 중심축(X)을 따른 폭은, 75㎜ 이하인 것이 바람직하다.
로심관(12)의 중심축(X)의 방향에 있어서의, 제1 더미 블록(18S)과 웨이퍼군(WF)의 거리(이간 거리) 및, 제2 더미 블록(18H)과 웨이퍼군(WF)의 거리(이간 거리)는, 11㎜ 이상인 것이 바람직하다. 당해 거리가 11㎜ 미만인 경우, 제품이 되는 웨이퍼군(WF)에 오염의 우려가 있기 때문이다. 또한, 당해 거리는 30㎜ 이하인 것이 바람직하다. 당해 거리가 30㎜ 초과인 경우, 제품이 되는 실리콘 웨이퍼의 설치수가 제한되어, 생산성이 저해되기 때문이다.
제1 및 제2 더미 블록(18S, 18H)에 관하여, 본 실시 형태에서는, 복수 배치의 열처리에 있어서, 교환이나 고청정도화 처리(불산과 질산의 혼산액 등에 의한 에칭 처리)를 하는 일 없이, 반복하여 동일한 더미 블록을 사용한다. 그 이유는, 이미 서술한 바와 같다. 그 경우, 더미 블록에는 로심관 등으로부터의 금속 오염이 서서히 축적된다고 생각된다. 제1 및 제2 더미 블록(18S, 18H)의 실리콘 중에 있어서, 적어도 Fe, Ni 및, Cu의 농도 중 어느 것이 1×1011atoms/㎤ 이상이 되면, 혹은, 모든 전이 금속 원소의 농도가 각각 1×1011atoms/㎤ 이상이 되면, 더미 블록의 금속 오염이 우려된다.
이 경우, 도 1에 나타내는 비교예에 의한 실리콘 웨이퍼의 열처리 방법에서는, 복수 배치의 열처리에 있어서, 배치를 거침에 따라, 제1 및 제2 더미 블록(18S, 18H)으로부터 발생한 오염 금속을 포함하는 가스가, 더미 블록의 부근에 배치되는 실리콘 웨이퍼를 향하여 확산하여 공급되게 된다. 그 결과, 제1 및 제2 더미 블록(18S, 18H)의 부근에 배치되는 실리콘 웨이퍼도 금속 오염되어, 라이프타임값이 저하해 버린다. 소정값 이하의 라이프타임값의 실리콘 웨이퍼(WF)는 제품으로 할 수 없기 때문에, 제품 수율이 불충분해진다.
(C) 그래서, 본 발명에서는, 더미 블록과 복수매의 실리콘 웨이퍼와의 사이에, 더미 블록 및 실리콘 웨이퍼보다도 사이즈가 크고, 또한, 고청정도의 추가 블록을 설치하는 것이 중요하다.
그의 일 실시 형태를 도 2에 나타낸다. 도 2에 있어서, 보트(16) 상의, 제1 더미 블록(18S)과 웨이퍼군(WF)과의 사이에는 제1 추가 블록(20S)이 배치되고, 제2 더미 블록(18H)과 웨이퍼군(WF)과의 사이에는 제2 추가 블록(20H)이 배치되어 있다. 본 실시 형태에서는, 제1 더미 블록(18S)으로부터 발생하는 오염 금속을 포함하는 가스는, 제1 추가 블록(20S)에 의해 차단되기 때문에, 웨이퍼군(WF)을 향하여 공급되기 어려워진다. 또한, 제2 더미 블록(18H)으로부터 발생하는 오염 금속을 포함하는 가스는, 제2 추가 블록(20H)에 의해 차단되기 때문에, 웨이퍼군(WF)을 향하여 공급되기 어려워진다. 그 결과, 제1 및 제2 더미 블록(18S, 18H)의 부근에 배치되는 실리콘 웨이퍼의 라이프타임값의 저하를 억제하여, 제품 수율을 향상시킬 수 있다. 또한, 제1 추가 블록(20S) 및 제2 추가 블록(20H)은, 어느 한쪽을 설치해도 좋지만, 제품 수율을 보다 향상시키는 관점에서는, 양쪽 설치하는 것이 바람직하다.
다른 실시 형태를 도 3에 나타낸다. 도 3에 있어서는, 제1 추가 블록(20S) 및 제2 추가 블록(20H)에 더하여, 보트(16) 상의, 제1 더미 블록(18S)보다도 로 안쪽측(S)에 제3 추가 블록(22S)이 배치되고, 제2 더미 블록(18H)보다도 로 입구측(H)에 제4 추가 블록(22H)이 배치되어 있다. 본 실시 형태에서는, 제1 더미 블록(18S)으로부터 발생하는 오염 금속을 포함하는 가스는, 제1 추가 블록(20S)과 제3 추가 블록(22S)과의 사이의 공간에 갇히기 쉬워진다. 또한, 제2 더미 블록(18H)으로부터 발생하는 오염 금속을 포함하는 가스는, 제2 추가 블록(20H)과 제4 추가 블록(22H)과의 사이의 공간에 갇히기 쉬워진다. 그 결과, 제1 및 제2 더미 블록(18S, 18H)의 부근에 배치되는 실리콘 웨이퍼의 라이프타임값의 저하를 보다 확실히 억제할 수 있다. 또한, 제3 추가 블록(22S) 및 제4 추가 블록(22H)은, 어느 한쪽을 설치해도 좋지만, 제품 수율을 보다 향상시키는 관점에서는, 양쪽 설치하는 것이 바람직하다.
제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)은, 제1 및 제2 더미 블록(18S, 18H) 그리고 복수매의 실리콘 웨이퍼보다도 사이즈가 큰 것이 필요하다. 구체적으로는, 로심관(12)의 중심축(X)에 수직인 가상면으로의 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)의 투영 형상이, 제1 및 제2 더미 블록(18S, 18H) 그리고 복수매의 실리콘 웨이퍼의 상기 가상면으로의 투영 형상을 포함하고, 로심관(12)의 중심축(X)과 평행한 축을 갖는 기둥 형상인 것이 필요하다. 도 4(A), (B) 및 도 5(C)를 참조하여, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)은, 이하의 조건을 충족하는 형상을 갖는다.
(ⅰ-1) 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H) 중, 포켓(16A)의 상단보다도 하방의 부분(본 실시 형태에서는 하반분)은, 포켓(16A)에 수납된다. 이 때문에, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)의 상기 가상면으로의 투영 형상 중, 포켓(16A)의 상단보다도 하방의 부분은, 복수매의 실리콘 웨이퍼의 반경과 동일한 곡률 반경을 갖는다.
(ⅰ-2) 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H) 중, 포켓(16A)의 상단보다도 상방의 부분, 즉 보트(16)보다도 상방의 부분(본 실시 형태에서는 상반분)은, 오염 금속을 포함하는 가스의 확산을 억제하는 기능을 발휘한다. 이 때문에, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)의 상기 가상면으로의 투영 형상 중, 보트(16)보다도 상방의 부분은, 복수매의 실리콘 웨이퍼의 반경보다도 큰 곡률 반경(R)을 갖는다. 오염 금속을 포함하는 가스의 확산을 억제하는 효과를 충분히 얻는 관점에서, 당해 부분의 곡률 반경(R)은, 복수매의 실리콘 웨이퍼의 반경보다도 5㎜ 이상 큰 것이 바람직하다. 또한, 보트(16)의 반입 및 반출 시에 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)이 로심관(12)에 접촉하는 위험성을 회피하는 관점에서, 당해 부분의 곡률 반경(R)은, 복수매의 실리콘 웨이퍼의 반경보다도 25㎜ 이하의 범위에서 큰 것이 바람직하다.
도 4(B)를 참조하여, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)의, 로심관(12)의 중심축(X)을 따른 폭(W)은, 10㎜ 이상인 것이 바람직하고, 15㎜ 이상인 것이 보다 바람직하다. 이 경우, 추가 블록에 고청정도화 처리를 실시할 때의 핸들링이 용이해지기 때문이다. 또한, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)의, 로심관(12)의 중심축(X)을 따른 폭(W)은, 제1 및 제2 더미 블록(18S, 18H)의 폭보다도 작은 것이 바람직하고, 구체적으로는, 20㎜ 이하인 것이 바람직하다. 이 경우, 더미 블록에 비해 추가 블록을 매(每)배치 교환할 때의 경제적 부담을 줄일 수 있고, 또한, 에칭조의 제작이 용이하고 에칭 중의 액온 상승의 우려도 회피할 수 있는 점에서, 각 배치의 열처리 후에 추가 블록에 고청정도화 처리를 실시하는 것도 용이하다.
도 2 및 도 3에 있어서, 로심관(12)의 중심축(X)의 방향에 있어서의, 제1 더미 블록(18S)과 제1 추가 블록(20S)의 거리(이간 거리) 및, 제2 더미 블록(18H)과 제2 추가 블록(20H)의 거리(이간 거리)는, 0㎜ 이상 5㎜ 이하인 것이 바람직하다. 당해 거리가 5㎜ 이하이면, 제1 추가 블록(20S) 및 제2 추가 블록(20H)에 의한 효과를 보다 확실히 얻을 수 있다.
도 2 및 도 3에 있어서, 로심관(12)의 중심축(X)의 방향에 있어서의, 제1 추가 블록(20S)과 웨이퍼군(WF)의 거리(이간 거리) 및, 제2 추가 블록(20H)과 웨이퍼군(WF)의 거리(이간 거리)는, 1㎜ 이상 5㎜ 이하인 것이 바람직하다.
도 2 및 도 3에 있어서, 로심관(12)의 중심축(X)의 방향에 있어서의, 제1 더미 블록(18S)과 제3 추가 블록(22S)의 거리(이간 거리) 및, 제2 더미 블록(18H)과 제4 추가 블록(22H)의 거리(이간 거리)는, 0㎜ 이상 5㎜ 이하인 것이 바람직하다. 당해 거리가 5㎜ 이하이면, 제3 추가 블록(22S) 및 제4 추가 블록(22H)에 의한 효과를 보다 확실히 얻을 수 있다.
로심관(12) 내에서의 웨이퍼 설치 영역의 온도 균일화를 저해하지 않는 관점에서, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)은, 실리콘으로 이루어지는 것이 바람직하다.
복수매의 실리콘 웨이퍼의 금속 오염을 막는 관점에서, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)은, 고청정도일 필요가 있고, 구체적으로는, Fe의 농도가 1×1011atoms/㎤ 미만이고, Ni 및 Cu의 농도가 각각 5×1010atoms/㎤ 미만일 필요가 있고, 보다 바람직하게는 Fe, Ni 및 Cu의 농도가 각각 5×1010atoms/㎤ 미만이고, 더욱 바람직하게는 모든 전이 금속 원소의 농도가 각각 5×1010atoms/㎤ 미만이고, 가장 바람직하게는 모든 전이 금속 원소의 농도가 각각 1×1010atoms/㎤ 미만이다.
더미 블록 및 추가 블록 중의 전이 금속 원소의 농도는, 각 블록의 표층부를 산 등으로 용해하여, 용해액에 포함되는 원소 농도를 ICP-MS 등으로 측정함으로써, 구할 수 있다.
본 실시 형태에서는, 복수 배치의 열처리에 있어서, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)은 항상 고청정도일 필요가 있다. 그래서, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)은, 배치마다 고청정도의 블록으로 교환하거나, 배치마다 사용이 완료된 블록에 전이 금속 원소를 제거하기 위한 고청정도화 처리를 실시한다. 구체적으로는, 불산과 질산의 혼산액 등에 의한 에칭 처리에 의해, 추가 블록으로부터 전이 금속 원소를 제거한다. 이미 서술한 바와 같이, 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)은, 제1 및 제2 더미 블록(18S, 18H)보다도 소 사이즈이기 때문에, 고청정도화가 용이하다.
실시예
도 1에 나타내는 구조를 갖는 횡형 열처리로를 준비했다. SiC로 이루어지는 로심관의 내경은 220㎜이다. 또한, 도 5(A)에 나타내는 구조의 보트를 준비했다. 보트의 포켓은, 반경이 75㎜인 반원통형의 오목부이다. 표층에 인 유리를 부착시킨 직경 150㎜의 실리콘 웨이퍼를 7로트(350매) 준비하여, 주면이 로심관의 중심 축에 직교하도록, 또한, 로트마다 서로 인접하는 실리콘 웨이퍼의 주면끼리가 접하도록, 보트 상에 올려놓아, 웨이퍼군으로 했다.
보트 상의, 모든 실리콘 웨이퍼(웨이퍼군)보다도 로 안쪽측(S)에, 로심관의 중심축과 평행한 축을 갖는 원기둥 형상의 제1 더미 블록을 배치하고, 모든 실리콘 웨이퍼(웨이퍼군)보다도 로 입구측(HS)에, 로심관의 중심축과 평행한 축을 갖는 원기둥 형상의 제2 더미 블록을 배치했다. 각 더미 블록은, 직경 150㎜, 폭 40㎜의 원기둥 형상의 실리콘 블록으로서, CZ법에 의해 제조한 단결정 실리콘 잉곳으로부터 잘라낸 것이다. 단, 각 더미 블록은, 이미 복수 배치의 열처리에 있어서 교환이나 세정을 하는 일 없이, 반복하여 사용된 것이다. 그 때문에, 동등한 조건에서 사용이 완료된 더미 블록에 대해서, 이미 서술한 방법으로 전이 금속 원소의 농도를 측정한 결과, Fe 농도는 2×1011atoms/㎤이고, Ni 농도는 1×1011atoms/㎤이고, Cu 농도는 5×1010atoms/㎤ 미만(Cu만 검출 하한값 미만)이었다. 또한, 로심관의 중심축의 방향에 있어서의, 제1 더미 블록과 웨이퍼군의 거리(이간 거리) 및, 제2 더미 블록과 웨이퍼군의 거리(이간 거리)는, 모두 25.3㎜로 했다.
표 1에 나타내는 바와 같이, 비교예 1 및 발명예 1∼6에 있어서, 도 3에 나타내는 제1 내지 제4 추가 블록(20S, 20H, 22S, 22H)의 설치 유무를 여러 가지 변경했다. 각 추가 블록의 형상 및 치수는 도 4(A), (B)에 나타내는 바와 같고, 도 4(A)에 나타내는 하반분의 곡률 반경은 75㎜이고, 상반분의 곡률 반경(R)은 표 1에 나타내고, 도 4(B)에 나타내는 폭(W)은 표 1에 나타냈다. 또한, 각 추가 블록을 설치하는 경우, 각 추가 블록과, 당해 추가 블록에 최근접의 더미 블록의 거리(이간 거리)는, 1.2㎜로 했다. 각 추가 블록은, CZ법에 의해 제조한 단결정 실리콘 잉곳으로부터 잘라낸 실리콘 블록이고, 이에 대하여 기술의 고청정도화 처리를 행한 것이다. 그 때문에, 각 추가 블록에 대해서, 이미 서술한 방법으로 전이 금속 원소의 농도를 측정한 결과, Fe 농도는 1×1011atoms/㎤ 미만, Ni 농도 및 Cu 농도는 각각 5×1010atoms/㎤ 미만이고, 각각이 측정의 검출 하한값 미만이었다.
비교예 1 및 발명예 1∼6에 있어서, 보트를 로심관 내에 넣어, 드라이브 인 공정의 열처리를 행했다. 로심관 내에 도입하는 가스는, 산소 0.5체적％를 포함하고, 잔부가 Ar로 이루어지는 조성으로 했다. 균열관 내의 분위기 온도는 1300℃로 하고, 이 온도로 230시간 보존유지했다.
[라이프타임의 측정]
열처리의 후, 모든 실리콘 웨이퍼 중 가장 로 안쪽측의 실리콘 웨이퍼를 「모니터 웨이퍼(S1)」, 가장 로 입구측의 실리콘 웨이퍼를 「모니터 웨이퍼(H1)」라고 하여, 이들 모니터 웨이퍼의 라이프타임을 일반적인 μ-PCD법에 의해 측정했다. 비교예 1의 라이프타임을 기준으로 한 상대값을 표 1에 나타냈다.
Figure pct00001
표 1로부터 분명한 바와 같이, 발명예 1∼6에서는 비교예보다도 라이프타임값이 컸다.
(산업상의 이용 가능성)
본 발명의 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법은, 실리콘 웨이퍼의 표층으로부터 내부로의 인, 붕소 등의 도펀트의 확산 열처리에 적합하게 적용할 수 있다.
100 : 횡형 열처리로
10 : 균열관
10A : 문
10B : 개구부
10C : 흡인구
12 : 로심관
12A : 덮개
12B : 가스 도입구
12C : 가스 배기구
14 : 히터
16 : 보트
16A : 포켓
18S : 제1 더미 블록(보온 블록)
18H : 제2 더미 블록(보온 블록)
20S : 제1 추가 블록(차폐 블록)
20H : 제2 추가 블록(차폐 블록)
22S : 제3 추가 블록(차폐 블록)
22H : 제4 추가 블록(차폐 블록)
S : 로 안쪽측(가스 유입측)
H : 로 입구측(가스 유출측)
WF : 웨이퍼군(복수매의 실리콘 웨이퍼)
X : 로심관의 중심축

Claims (13)

  1. 횡방향의 중심축을 갖는 원통 형상의 로심관(爐芯管)과, 상기 로심관의 주위에 위치하고 상기 로심관을 가열하는 히터를 갖고, 상기 로심관의 한쪽의 단부에는 덮개가 형성되고, 상기 로심관의 다른 한쪽의 단부에는 가스 도입구가 형성되고, 상기 로심관의 상기 덮개의 부근의 로벽에 가스 배기구가 형성된 횡형 열처리로를 준비하고,
    상기 로심관의 상기 덮개에 가까운 쪽을 로 입구측으로 하고, 상기 로심관의 상기 가스 도입구에 가까운 쪽을 로 안쪽측으로 했을 때, 상기 덮개를 열어, 상기 로심관 내에, 이하의 (A)∼(C)의 상태가 되도록 보트를 배치하고,
    (A) 상기 보트 상에, 주면(主面)이 상기 로심관의 중심축에 직교하도록 복수매의 실리콘 웨이퍼가 나열되어, 웨이퍼군(群)을 형성하고,
    (B) 상기 보트 상의, 상기 웨이퍼군보다도 로 안쪽측에, 상기 로심관의 중심축과 평행한 축을 갖는 원기둥 형상의 제1 더미 블록이 배치되고, 상기 웨이퍼군보다도 로 입구측에, 상기 로심관의 중심축과 평행한 축을 갖는 원기둥 형상의 제2 더미 블록이 배치되고,
    (C) 상기 보트 상의, 상기 제1 더미 블록과 상기 웨이퍼군과의 사이에 제1 추가 블록 및, 상기 제2 더미 블록과 상기 웨이퍼군과의 사이에 제2 추가 블록 중 적어도 한쪽이 배치되고, 상기 제1 및 제2 추가 블록은, (ⅰ) 상기 로심관의 중심 축에 수직인 가상면으로의 투영 형상이, 상기 제1 및 제2 더미 블록 그리고 상기 복수매의 실리콘 웨이퍼의 상기 가상면으로의 투영 형상을 포함하고, 상기 로심관의 중심축과 평행한 축을 갖는 기둥 형상이고, 또한, (ⅱ) Fe의 농도가 1×1011atoms/㎤ 미만이고, Ni 및 Cu의 농도가 각각 5×1010atoms/㎤ 미만이고,
    상기 덮개를 닫고,
    상기 가스 도입구로부터 상기 로심관 내에 가스를 도입하고, 상기 가스 배기구로부터 상기 가스를 배기하면서, 상기 히터에 의해 상기 로심관을 가열함으로써, 상기 복수매의 실리콘 웨이퍼에 열처리를 실시하는,
    횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  2. 제1항에 있어서,
    상기 (C)에 있어서, 상기 제1 및 제2 추가 블록의 양쪽이 배치되는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2 추가 블록이 실리콘으로 이루어지는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 및 제2 추가 블록의 상기 가상면으로의 투영 형상 중, 상기 보트보다도 상방의 부분은, 상기 복수매의 실리콘 웨이퍼의 반경보다도 5㎜ 이상 큰 곡률 반경을 갖는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 및 제2 추가 블록의, 상기 로심관의 중심축을 따른 폭이, 10∼20㎜의 범위 내인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 (C)에 있어서, 상기 보트 상의, 상기 제1 더미 블록보다도 로 안쪽측에 제3 추가 블록 및, 상기 제2 더미 블록보다도 로 입구측에 제4 추가 블록 중 적어도 한쪽이 배치되고, 상기 제3 및 제4 추가 블록은, 상기 (ⅰ) 및 (ⅱ)를 충족하는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  7. 제6항에 있어서,
    상기 (C)에 있어서, 상기 제3 및 제4 추가 블록의 양쪽이 배치되는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 제3 및 제4 추가 블록이 실리콘으로 이루어지는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 제3 및 제4 추가 블록의 상기 가상면으로의 투영 형상 중, 상기 보트보다도 상방의 부분은, 상기 복수매의 실리콘 웨이퍼의 반경보다도 5㎜ 이상 큰 곡률 반경을 갖는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 제3 및 제4 추가 블록의, 상기 로심관의 중심축을 따른 폭이, 10∼20㎜의 범위 내인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1 및 제2 더미 블록이, Fe, Ni 및 Cu의 농도 중 어느 것이 1×1011atoms/㎤ 이상인 실리콘으로 이루어지는, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 및 제2 더미 블록의 직경이, 상기 복수매의 실리콘 웨이퍼의 직경과 동일한, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 및 제2 더미 블록의, 상기 로심관의 중심축을 따른 폭이, 40∼75㎜의 범위 내인, 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법.
KR1020227041701A 2020-06-04 2021-03-18 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법 KR20230003563A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-097915 2020-06-04
JP2020097915 2020-06-04
PCT/JP2021/011241 WO2021246024A1 (ja) 2020-06-04 2021-03-18 横型熱処理炉を用いたシリコンウェーハの熱処理方法

Publications (1)

Publication Number Publication Date
KR20230003563A true KR20230003563A (ko) 2023-01-06

Family

ID=78830801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227041701A KR20230003563A (ko) 2020-06-04 2021-03-18 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법

Country Status (7)

Country Link
US (1) US20230212786A1 (ko)
EP (1) EP4163425A4 (ko)
JP (1) JP7380872B2 (ko)
KR (1) KR20230003563A (ko)
CN (1) CN115699258A (ko)
TW (1) TWI762269B (ko)
WO (1) WO2021246024A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7400683B2 (ja) * 2020-10-07 2023-12-19 株式会社Sumco 横型熱処理炉を用いたシリコンウェーハの熱処理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385725A (ja) 1989-08-30 1991-04-10 Shin Etsu Handotai Co Ltd ウェーハの熱処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126219A (ja) * 1986-11-14 1988-05-30 Nec Kansai Ltd 半導体ウエ−ハの熱処理方法
JP3143712B2 (ja) * 1991-05-01 2001-03-07 東芝セラミックス株式会社 半導体ウェーハの拡散処理用ボート
JPH0927504A (ja) * 1995-07-13 1997-01-28 Sony Corp 半導体装置の製造方法
US5961725A (en) * 1997-10-21 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Conical baffle for semiconductor furnaces
JP2005340597A (ja) * 2004-05-28 2005-12-08 Toshiba Ceramics Co Ltd シリコンウェーハ熱処理用ボート
JP2006005214A (ja) * 2004-06-18 2006-01-05 Sumco Corp シリコンウエーハの熱処理方法
JP2006049360A (ja) * 2004-07-30 2006-02-16 Denso Corp 熱処理装置
US7972703B2 (en) * 2005-03-03 2011-07-05 Ferrotec (Usa) Corporation Baffle wafers and randomly oriented polycrystalline silicon used therefor
JP2007059606A (ja) * 2005-08-24 2007-03-08 Toshiba Ceramics Co Ltd 縦型ウエハボート及び縦型熱処理炉
US8008198B1 (en) * 2008-09-30 2011-08-30 Stion Corporation Large scale method and furnace system for selenization of thin film photovoltaic materials
CN105870034B (zh) * 2016-05-11 2018-06-26 上海华虹宏力半导体制造有限公司 多晶硅炉管沉积厚度监控装置及方法
WO2020065707A1 (ja) * 2018-09-25 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385725A (ja) 1989-08-30 1991-04-10 Shin Etsu Handotai Co Ltd ウェーハの熱処理方法

Also Published As

Publication number Publication date
CN115699258A (zh) 2023-02-03
TWI762269B (zh) 2022-04-21
EP4163425A4 (en) 2024-07-10
JP7380872B2 (ja) 2023-11-15
JPWO2021246024A1 (ko) 2021-12-09
TW202201499A (zh) 2022-01-01
US20230212786A1 (en) 2023-07-06
WO2021246024A1 (ja) 2021-12-09
EP4163425A1 (en) 2023-04-12

Similar Documents

Publication Publication Date Title
KR20230003563A (ko) 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법
KR102518977B1 (ko) 횡형 열처리로를 이용한 실리콘 웨이퍼의 열처리 방법
EP2579298B1 (en) Heat-treatment furnace
EP0164892B1 (en) Horizontal furnace apparatus
JP3285723B2 (ja) 半導体熱処理用治具及びその表面処理方法
JP2007059606A (ja) 縦型ウエハボート及び縦型熱処理炉
JP2005333090A (ja) Ｐ型シリコンウェーハおよびその熱処理方法
JP2005223292A (ja) 半導体熱処理用治具の高純度化方法
JP2002289537A (ja) ＣＶＤ―ＳｉＣ中空体縦型ウェハボート
JP3913404B2 (ja) 半導体を熱処理する炉及び方法
JPH0817753A (ja) 半導体ウエハの熱処理用搭載治具及び熱処理装置
JP4609029B2 (ja) アニールウェーハの製造方法
JPH1131639A (ja) 半導体製造装置
CN115072974B (zh) 电熔法生产石英锭的铸锭炉及铸锭方法
CN221352691U (zh) 纵型热处理炉用热处理舟及纵型热处理炉
JPH0385725A (ja) ウェーハの熱処理方法
KR100234686B1 (ko) 저압 화학증착 시스템의 석영튜브
JPH1050613A (ja) エピタキシャル成長装置
JPH08316221A (ja) 半導体基板の熱処理装置
KR101001679B1 (ko) 대면적용 급속 열처리 장치
JP2662318B2 (ja) 半導体基体への不純物の拡散方法
JPH0566967U (ja) 縦型基板熱処理装置における基板ボート
JPH08279472A (ja) 処理された半導体基板の製造方法
EP0444356A2 (en) Diffusion apparatus for semiconductors
JPH0917801A (ja) 熱処理用治具

Legal Events

Date Code Title Description
E902 Notification of reason for refusal