KR20220165717A - Flexible electroluminescent display device - Google Patents

Flexible electroluminescent display device Download PDF

Info

Publication number
KR20220165717A
KR20220165717A KR1020220168656A KR20220168656A KR20220165717A KR 20220165717 A KR20220165717 A KR 20220165717A KR 1020220168656 A KR1020220168656 A KR 1020220168656A KR 20220168656 A KR20220168656 A KR 20220168656A KR 20220165717 A KR20220165717 A KR 20220165717A
Authority
KR
South Korea
Prior art keywords
layer
disposed
display device
electroluminescent display
thin film
Prior art date
Application number
KR1020220168656A
Other languages
Korean (ko)
Other versions
KR102593488B1 (en
Inventor
원도영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220168656A priority Critical patent/KR102593488B1/en
Publication of KR20220165717A publication Critical patent/KR20220165717A/en
Application granted granted Critical
Publication of KR102593488B1 publication Critical patent/KR102593488B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • H01L27/3276
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/1633Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3248
    • H01L27/3258
    • H01L27/3262
    • H01L27/3272
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/0097
    • H01L51/5237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • H01L2251/5338
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)

Abstract

A flexible electroluminescent display device according to an embodiment of the present specification may include: a shield layer on a flexible substrate; a buffer layer on the shield layer; a thin film transistor on the buffer layer; and an electroluminescent element on the thin film transistor. The shield layer and the thin film transistor have an overlapping region, and the thin film transistor and the shield layer are connected in the overlapping region, thereby improving a process.

Description

플렉시블 전계발광 표시장치 및 그 제조방법{FLEXIBLE ELECTROLUMINESCENT DISPLAY DEVICE}Flexible electroluminescent display device and its manufacturing method {FLEXIBLE ELECTROLUMINESCENT DISPLAY DEVICE}

본 명세서는 플렉시블 전계발광 표시장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 플렉시블 전계발광 표시장치의 공정을 개선할할 수 있는 플렉시블 전계발광 표시장치 및 그 제조방법에 관한 것이다.The present specification relates to a flexible electroluminescence display device and a manufacturing method thereof, and more particularly, to a flexible electroluminescence display device capable of improving a process of the flexible electroluminescence display device and a manufacturing method thereof.

본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시장치 분야가 급속도로 발전하고 있으며, 여러가지 표시장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다. As we enter the full-fledged information age, the field of display devices that visually display electrical information signals is developing rapidly, and research is continuing to develop performance such as thinning, lightening, and low power consumption for various display devices.

대표적인 표시장치로는 액정 표시장치(Liquid Crystal Display device; LCD), 전계방출 표시장치(Field Emission Display device; FED), 전기습윤 표시장치(Electro-Wetting Display device; EWD) 및 유기발광 표시장치(Organic Light Emitting Display Device; OLED) 등을 들 수 있다. Representative display devices include a liquid crystal display device (LCD), a field emission display device (FED), an electro-wetting display device (EWD), and an organic light emitting display device (Organic). Light Emitting Display Device (OLED) and the like.

유기발광 표시장치를 포함하는 전계발광 표시장치는 자체 발광형 표시장치로서, 액정 표시장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 전계발광 표시장치는 저전압 구동에 의해 소비전력 측면에서 유리할 뿐만 아니라, 색상구현, 응답속도, 시야각, 명암 대비비(Contrast Ratio; CR)도 우수하여, 다양한 분야에서 활용이 기대되고 있다.An electroluminescent display device including an organic light emitting display device is a self-emissive display device and, unlike a liquid crystal display device, does not require a separate light source and can be manufactured in a lightweight and thin shape. In addition, the electroluminescent display device is not only advantageous in terms of power consumption due to low voltage driving, but also has excellent color reproduction, response speed, viewing angle, and contrast ratio (CR), and is expected to be used in various fields.

전계발광 표시장치에는 애노드(Anode)와 캐소드(Cathode)로 된 두 개의 전극 사이에 유기물을 사용한 발광층(Emissive Layer; EML)을 배치한다. 애노드에서의 정공(Hole)을 발광층으로 주입시키고, 캐소드에서의 전자(Electron)를 발광층으로 주입시키면, 주입된 전자와 정공이 서로 재결합하면서 발광층에서 여기자(Exciton)를 형성하며 발광한다. In an electroluminescent display device, an emissive layer (EML) using an organic material is disposed between two electrodes of an anode and a cathode. When holes from the anode are injected into the light emitting layer and electrons from the cathode are injected into the light emitting layer, the injected electrons and holes recombine with each other to form excitons in the light emitting layer and emit light.

그리고, 발광층에는 호스트(Host) 물질과 도펀트(Dopant) 물질이 포함되어 두 물질의 상호작용이 발생한다. 호스트는 전자와 정공으로부터 여기자를 생성하고 도펀트로 에너지를 전달하는 역할을 하고, 도펀트는 소량이 첨가되는 염료성 유기물로, 호스트로부터 에너지를 받아서 광으로 전환시키는 역할을 한다. In addition, the light emitting layer includes a host material and a dopant material, and interaction between the two materials occurs. The host serves to generate excitons from electrons and holes and transfers energy to the dopant, and the dopant is a dye organic material added in a small amount and serves to receive energy from the host and convert it into light.

유기물로 이루어진 발광층을 포함하는 전계발광 표시장치는 유리(Glass), 금속(Metal) 또는 필름(Film)으로 전계발광 표시장치를 봉지(Encapsulation)하여 외부에서 전계발광 표시장치의 내부로 수분이나 산소의 유입을 차단하여 발광층 및 전극의 산화를 방지하고, 외부에서 가해지는 기계적 또는 물리적 충격으로부터 보호한다.An electroluminescent display device including a light emitting layer made of organic materials encapsulates the electroluminescent display device with glass, metal, or film so that moisture or oxygen is not released from the outside into the electroluminescent display device. By blocking the inflow, oxidation of the light emitting layer and the electrode is prevented, and it is protected from mechanical or physical impact applied from the outside.

표시장치가 소형화됨에 따라, 표시장치의 동일 면적에서 유효 표시 화면의 크기를 증가시키기 위해 표시영역(Active Area; A/A)의 외곽부인 베젤영역(Bezel Area)을 축소시키려는 노력이 계속되고 있다. As display devices are miniaturized, efforts are being made to reduce a bezel area, which is an outer portion of an active area (A/A), in order to increase the size of an effective display screen in the same area of the display device.

일반적으로 비표시영역(Non-active Area; N/A)에 해당하는 베젤영역에는 화면을 구동시키기 위한 배선 및 구동회로가 배치되기 때문에, 베젤영역을 축소하는 데에는 한계가 있었다. In general, since wires and driving circuits for driving a screen are disposed in a bezel area corresponding to a non-active area (N/A), there is a limit to reducing the bezel area.

최근 개발되고 있는 플라스틱(Plastic)과 같은 연성재료의 플렉시블 기판(Flexible Substrate)을 적용하여 휘어져도 표시성능을 유지할 수 있는 플렉시블 전계발광 표시장치에서, 배선 및 구동회로를 위한 면적을 확보하면서도 베젤영역을 축소시키기 위해서 플렉시블 기판의 비표시영역을 벤딩(Bending)할 수 있다. In a flexible electroluminescent display device that can maintain display performance even when bent by applying a flexible substrate of a flexible material such as plastic, which is being developed recently, the bezel area is reduced while securing the area for wiring and driving circuits. In order to reduce the size, the non-display area of the flexible substrate may be bent.

하지만 전계발광 표시장치에 포함된 플렉시블 기판은 전계발광 표시장치의 장기간 구동 시 기판에 발생된 대전된 전하로 인해서 상부에 배치된 박막 트랜지스터의 성능을 저하시킬수 있다. However, the flexible substrate included in the electroluminescent display device may deteriorate the performance of the thin film transistor disposed thereon due to charged charges generated on the substrate when the electroluminescent display device is operated for a long period of time.

플렉시블 전계발광 표시장치에 포함된 박막 트랜지스터는 다수의 컨택홀을 포함하고 있으며, 여러 단계의 공정이 필요해서 생산에 어려움이 있었다.A thin film transistor included in a flexible electroluminescent display device includes a large number of contact holes and requires several stages of processing, resulting in difficulties in production.

이에, 본 명세서의 발명자는 위에서 언급한 문제점을 인식하고, 새로운 구조의 박막 트랜지스터가 포함된 플렉시블 전계발광 표시장치를 발명하였다.Accordingly, the inventors of the present specification recognized the above-mentioned problems and invented a flexible electroluminescent display device including a thin film transistor having a new structure.

그리고, 본 명세서의 발명자는 전계발광 표시장치의 해상도가 점점 증가함에 따라, 배선을 배치할 공간이 부족함을 인식하고, 제한된 공간 내에서 배선을 보다 자유롭게 배치할 수 있는 새로운 구조의 전계발광 표시장치를 발명하였다.In addition, the inventors of the present specification recognize that as the resolution of the electroluminescent display device gradually increases, there is a shortage of space for arranging wires, and an electroluminescent display device having a new structure capable of more freely arranging wires within a limited space. Invented.

본 명세서의 실시예에 따른 해결과제는 쉴드층을 구성하여 박막 트랜지스터의 반도체층으로의 영향을 줄일 수 있는 전계발광 표시장치를 제공하는 것이다.An object to be solved according to an embodiment of the present specification is to provide an electroluminescent display device capable of reducing the influence of a thin film transistor on a semiconductor layer by forming a shield layer.

본 명세서의 실시예에 따른 해결과제는 쉴드층과 전극을 연결하는 공정이 단순화될 수 있는 전계발광 표시장치의 제조방법을 제공하는 것이다. An object to be solved according to embodiments of the present specification is to provide a method of manufacturing an electroluminescent display device in which a process of connecting a shield layer and an electrode can be simplified.

본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The tasks of the present specification are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the description below.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치는 플렉시블 기판 상에 있는 쉴드층, 쉴드층 상에 있는 버퍼층, 버퍼층 상에 있는 박막 트랜지스터, 및 박막 트랜지스터 상에 있는 전계발광소자를 포함하며, 쉴드층과 박막 트랜지스터는 중첩영역을 가지며, 중첩영역에서 박막트랜지스터와 쉴드층이 연결된다.A flexible electroluminescent display device according to an embodiment of the present specification includes a shield layer on a flexible substrate, a buffer layer on the shield layer, a thin film transistor on the buffer layer, and an electroluminescent device on the thin film transistor. The thin film transistor and the thin film transistor have an overlapping region, and the thin film transistor and the shield layer are connected in the overlapping region.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치는 플렉시블 기판 상에 쉴드층을 형성하는 단계, 쉴드층 상에 버퍼층을 형성하는 단계, 버퍼층 상에 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막 트랜지스터를 형성하는 단계, 박막 트랜지스터 상에 전계발광소자를 형성하는 단계, 및 쉴드층과 박막 트랜지스터는 중첩영역을 가지며, 중첩영역에서 박막트랜지스터와 쉴드층을 연결하는 단계를 포함하여 제조한다.A flexible electroluminescent display device according to an embodiment of the present specification includes forming a shield layer on a flexible substrate, forming a buffer layer on the shield layer, and forming a semiconductor layer, a gate electrode, a source electrode, and a drain electrode on the buffer layer. Forming a thin film transistor comprising a thin film transistor, forming an electroluminescent device on the thin film transistor, and the shield layer and the thin film transistor have an overlapping area, and the thin film transistor and the shield layer are connected in the overlapping area. .

본 명세서의 실시예에 따른 전계발광 표시장치는 플렉시블 기판에 대전된 전하로 인하여 박막 트랜지스터의 반도체층으로의 영향을 줄이기 위해서 쉴드층을 구성함으로써, 박막 트랜지스터의 성능을 개선하는 효과가 있다.The electroluminescent display device according to the exemplary embodiment of the present specification has an effect of improving the performance of the thin film transistor by configuring a shield layer to reduce the influence of charges on the flexible substrate to the semiconductor layer of the thin film transistor.

본 명세서의 실시예에 따른 전계발광 표시장치는 쉴드층과 전극을 연결하는 컨택홀을 추가 공정없이 형성할 수 있는 효과가 있다.The electroluminescent display device according to the exemplary embodiment of the present specification has an effect of forming a contact hole connecting the shield layer and the electrode without an additional process.

본 명세서의 실시예에 따른 전계발광 표시장치는 플렉시블 전계발광 표시장치에 사용되는 배선을 제한된 공간 내에서 보다 자유롭게 배치할 수 있는 효과가 있다.The electroluminescent display device according to the exemplary embodiment of the present specification has an effect of more freely arranging wires used in the flexible electroluminescent display device within a limited space.

본 명세서의 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to the embodiments of the present specification are not limited by the contents exemplified above, and more various effects are included in the present specification.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the content of the specification described in the problem to be solved, the problem solution, and the effect above does not specify the essential features of the claim, the scope of the claim is not limited by the matters described in the content of the specification.

도 1은 본 명세서의 실시예에 따른 전계발광 표시장치의 블록도이다.
도 2는 본 명세서의 실시예에 따른 전계발광 표시장치에 포함되는 화소의 회로도이다.
도 3은 본 명세서의 실시예에 따른 전계발광 표시장치의 평면도이다.
도 4a 및 도 4b는 본 명세서의 실시예에 따른 전계발광 표시장치의 표시영역 및 벤딩영역의 상세구조 단면도이다.
도 5a 및 도 5b는 본 명세서의 제1 실시예 및 제2 실시예에 따른 전계발광 표시장치에 포함된 쉴드층 연결구조의 단면도이다.
도 6a 내지 도 6d는 본 명세서의 제2 실시예에 따른 전계발광 표시장치에 포함된 쉴드층 연결구조의 제조공정이다.
도 7은 본 명세서의 일 실시예에 따른 플렉시블 전계발광 표시장치의 벤딩영역 단면도이다.
1 is a block diagram of an electroluminescent display device according to an embodiment of the present specification.
2 is a circuit diagram of a pixel included in an electroluminescent display device according to an exemplary embodiment of the present specification.
3 is a plan view of an electroluminescent display device according to an exemplary embodiment of the present specification.
4A and 4B are cross-sectional views of detailed structures of a display area and a bending area of an electroluminescent display device according to an embodiment of the present specification.
5A and 5B are cross-sectional views of the shield layer connection structure included in the electroluminescent display device according to the first and second embodiments of the present specification.
6A to 6D are manufacturing processes of a shield layer connection structure included in an electroluminescent display device according to a second embodiment of the present specification.
7 is a cross-sectional view of a bending area of a flexible electroluminescent display device according to an exemplary embodiment of the present specification.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention belongs. It is provided to fully inform the holder of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative, so the present invention is not limited to the details shown. Like reference numbers designate like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, 'on top of', 'on top of', 'at the bottom of', 'next to', etc. Or, unless 'directly' is used, one or more other parts may be located between the two parts.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or can be implemented together in a related relationship. may be

도 1은 본 명세서의 실시예에 따른 전계발광 표시장치(100)의 블록도이다. 1 is a block diagram of an electroluminescent display device 100 according to an embodiment of the present specification.

도 1을 참조하면, 전계발광 표시장치(100)는 영상처리부(110), 타이밍 컨트롤러(120), 데이터드라이버(130), 게이트드라이버(140) 및 표시패널(150)을 포함한다.Referring to FIG. 1 , the electroluminescent display device 100 includes an image processor 110 , a timing controller 120 , a data driver 130 , a gate driver 140 and a display panel 150 .

영상처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터인에이블신호(DE) 등을 출력한다. 영상처리부(110)는 데이터인에이블신호(DE) 외에도 수직동기신호, 수평동기신호 및 클럭신호 중 하나 이상을 출력할 수 있다.The image processor 110 outputs a data enable signal DE along with the data signal DATA supplied from the outside. The image processing unit 110 may output one or more of a vertical synchronization signal, a horizontal synchronization signal, and a clock signal in addition to the data enable signal DE.

타이밍컨트롤러(120)는 영상처리부(110)로부터 데이터인에이블신호(DE) 또는 수직동기신호, 수평동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍컨트롤러(120)는 구동신호에 기초하여 게이트드라이버(140)의 동작타이밍을 제어하기 위한 게이트타이밍 제어신호(GDC)와 데이터드라이버(130)의 동작타이밍을 제어하기 위한 데이터 타이밍제어신호(DDC)를 출력한다. The timing controller 120 receives a data signal DATA along with a data enable signal DE or a drive signal including a vertical sync signal, a horizontal sync signal, and a clock signal from the image processor 110 . The timing controller 120 generates a gate timing control signal (GDC) for controlling the operation timing of the gate driver 140 and a data timing control signal (DDC) for controlling the operation timing of the data driver 130 based on the driving signal. outputs

데이터드라이버(130)는 타이밍컨트롤러(120)로부터 공급된 데이터타이밍 제어신호(DDC)에 응답하여 타이밍컨트롤러(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터드라이버(130)는 데이터라인들(DL1~DLn)을 통해 데이터신호(DATA)를 출력한다.The data driver 130 samples and latches the data signal DATA supplied from the timing controller 120 in response to the data timing control signal DDC supplied from the timing controller 120, converts it into a gamma reference voltage, and outputs the result. . The data driver 130 outputs the data signal DATA through the data lines DL1 to DLn.

게이트드라이버(140)는 타이밍컨트롤러(120)로부터 공급된 게이트타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트드라이버(140)는 게이트라인들(GL1~GLm)을 통해 게이트신호를 출력한다. The gate driver 140 outputs a gate signal while shifting the level of the gate voltage in response to the gate timing control signal GDC supplied from the timing controller 120 . The gate driver 140 outputs a gate signal through the gate lines GL1 to GLm.

표시패널(150)은 데이터드라이버(130) 및 게이트드라이버(140)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 화소(160)가 발광하면서 영상을 표시한다. 화소(160)의 구조는 도 2 및 도 3에서 설명한다.The display panel 150 displays an image while the pixels 160 emit light in response to the data signal DATA and the gate signal supplied from the data driver 130 and the gate driver 140 . The structure of the pixel 160 is described with reference to FIGS. 2 and 3 .

도 2는 본 명세서의 실시예에 따른 전계발광 표시장치에 포함되는 화소의 회로도이다.2 is a circuit diagram of a pixel included in an electroluminescent display device according to an exemplary embodiment of the present specification.

도 2를 참조하면, 전계발광 표시장치(200)의 화소는 스위칭 트랜지스터(240), 구동 트랜지스터(250), 보상회로(260) 및 발광소자(270)를 포함한다. Referring to FIG. 2 , the pixel of the electroluminescent display device 200 includes a switching transistor 240 , a driving transistor 250 , a compensation circuit 260 and a light emitting element 270 .

발광소자(270)는 구동 트랜지스터(250)에 의해 형성된 구동전류에 따라 발광하도록 동작한다.The light emitting element 270 operates to emit light according to the driving current formed by the driving transistor 250 .

스위칭 트랜지스터(240)는 게이트라인(220)을 통해 공급된 게이트신호에 대응하여 데이터라인(230)을 통해 공급되는 데이터신호가 커패시터(Capacitor)에 데이터 전압으로 저장되도록 스위칭 동작한다. The switching transistor 240 performs a switching operation so that a data signal supplied through the data line 230 is stored as a data voltage in a capacitor in response to a gate signal supplied through the gate line 220 .

구동 트랜지스터(250)는 커패시터에 저장된 데이터전압에 대응하여 고전위 전원라인(VDD)과 저전위 전원라인(GND) 사이로 일정한 구동전류가 흐르도록 동작한다. The driving transistor 250 operates to allow a constant driving current to flow between the high potential power line VDD and the low potential power line GND in response to the data voltage stored in the capacitor.

보상회로(260)는 구동 트랜지스터(250)의 문턱전압 등을 보상하기 위한 회로이며, 보상회로(260)는 하나 이상의 박막 트랜지스터와 커패시터를 포함한다. 보상회로의 구성은 보상 방법에 따라 다양할 수 있다. The compensation circuit 260 is a circuit for compensating for the threshold voltage of the driving transistor 250, and the compensation circuit 260 includes one or more thin film transistors and capacitors. The configuration of the compensation circuit may vary according to the compensation method.

그리고, 전계발광 표시장치(200)의 화소는 스위칭 트랜지스터(240), 구동 트랜지스터(250), 커패시터 및 발광소자(270)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(260)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양하게 형성할 수 있다.In addition, the pixel of the electroluminescent display device 200 is composed of a 2T (Transistor) 1C (Capacitor) structure including a switching transistor 240, a driving transistor 250, a capacitor, and a light emitting element 270, but a compensation circuit ( 260) can be formed in various ways such as 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, and 7T2C.

도 3은 본 명세서의 실시예에 따른 전계발광 표시장치의 평면도이다. 상세하게는, 플렉시블 전계발광 표시장치(300)의 플렉시블 기판(310)이 벤딩되지 않은 상태이다.3 is a plan view of an electroluminescent display device according to an exemplary embodiment of the present specification. In detail, the flexible substrate 310 of the flexible electroluminescence display 300 is in an unbent state.

도 3을 참조하면, 플렉시블 전계발광 표시장치(300)는 플렉시블 기판(310) 상에 박막 트랜지스터 및 발광소자를 통해서 실제로 광을 발광하는 화소가 배치되는 표시영역(Active Area; A/A) 및 표시영역(A/A)의 가장자리의 외곽을 둘러싸는 비표시영역(Non-active Area; N/A)을 포함한다.Referring to FIG. 3 , the flexible electroluminescent display device 300 includes an active area (A/A) in which pixels that actually emit light through thin film transistors and light emitting elements are disposed on a flexible substrate 310 and a display area (A/A). A non-active area (N/A) surrounding the edge of the area A/A is included.

플렉시블 기판(310)의 비표시영역(N/A)에는 플렉시블 전계발광 표시장치(300)의 구동을 위한 게이트구동부(390) 등과 같은 회로 및 스캔라인(Scan Line; S/L) 등과 같은 다양한 신호배선이 배치될 수 있다. 그리고, 플렉시블 전계발광 표시장치(300)의 구동을 위한 회로는 기판(310) 상에 GIP(Gate in Panel)로 배치되거나, TCP(Tape Carrier Package) 또는 COF(Chip on Film) 방식으로 플렉시블 기판(310)에 연결될 수도 있다. In the non-display area N/A of the flexible substrate 310, circuits such as the gate driver 390 for driving the flexible electroluminescence display 300 and various signals such as scan lines (S/L) Wiring can be placed. In addition, the circuit for driving the flexible electroluminescent display device 300 is disposed on the substrate 310 as a gate in panel (GIP), or a flexible substrate (tape carrier package (TCP) or chip on film (COF) method). 310) may be connected.

비표시영역(N/A)의 기판(505)의 일 측에 패드(395)가 배치된다. 패드(395)는 외부 모듈 본딩되는(Bonded) 금속 패턴이다.A pad 395 is disposed on one side of the substrate 505 in the non-display area N/A. The pad 395 is a metal pattern bonded to an external module.

플렉시블 기판(310)의 비표시영역(N/A)의 일부를 화살표와 같은 벤딩방향으로 구부려서 벤딩영역(B/A)을 형성할 수 있다. 플렉시블 기판(310)의 비표시영역(N/A)은 화면을 구동시키기 위한 배선 및 구동회로가 배치되며, 화상이 표시되는 영역이 아니므로, 플렉시블 기판(310)의 상면에서 시인될 필요가 없다. 따라서, 플렉시블 기판(310)의 비표시영역(N/A)의 일부영역을 벤딩하여 배선 및 구동회로를 위한 면적을 확보하면서도 베젤영역을 축소시킬 수 있다.A portion of the non-display area N/A of the flexible substrate 310 may be bent in a bending direction as indicated by an arrow to form the bending area B/A. Since the non-display area (N/A) of the flexible substrate 310 is an area where wires and driving circuits for driving a screen are disposed and an image is not displayed, it does not need to be visually recognized from the upper surface of the flexible substrate 310. . Therefore, by bending a partial area of the non-display area N/A of the flexible substrate 310, the bezel area can be reduced while securing an area for wiring and a driving circuit.

플렉시블 기판(310) 상에는 다양한 배선들이 형성된다. 배선은 기판(310)의 표시 영역(A/A)에 형성될 수도 있다. 또는, 비표시영역(N/A)에 형성되는 회로배선(370)은 구동회로, 또는 게이트드라이버, 및 데이터드라이버 등을 연결하여 신호를 전달할 수 있다. Various wires are formed on the flexible substrate 310 . The wiring may be formed in the display area A/A of the substrate 310 . Alternatively, the circuit wiring 370 formed in the non-display area N/A may transmit a signal by connecting a driving circuit, a gate driver, and a data driver.

회로배선(370)은 도전성물질로 형성되며, 기판(310)의 벤딩 시에 크랙이 발생하는 것을 줄이기 위해 연성이 우수한 도전성 물질로 형성될 수 있다. 예를 들어, 회로배선(370)은 금(Au), 은(Ag), 알루미늄(Al) 등과 같이 연성이 우수한 도전성 물질로 형성될 수 있고, 표시영역(A/A)에서 사용되는 다양한 도전성물질 중 하나로 형성될 수 있으며, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 은(Ag) 과 마그네슘(Mg) 의 합금 등으로도 구성될 수도 있다. 그리고, 회로배선(370)은 다양한 도전성물질을 포함하는 다층구조로 구성될 수도 있으며, 예를 들어, 티타늄 (Ti)/알루미늄(Al)/티타늄(Ti) 3층구조로 구성될 수 있으며, 이에 제한되지는 않는다.The circuit wiring 370 is formed of a conductive material, and may be formed of a conductive material having excellent ductility in order to reduce the occurrence of cracks when the substrate 310 is bent. For example, the circuit wiring 370 may be formed of a conductive material having excellent ductility, such as gold (Au), silver (Ag), or aluminum (Al), and various conductive materials used in the display area A/A. It may be formed of one of molybdenum (Mo), chromium (Cr), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), and an alloy of silver (Ag) and magnesium (Mg), etc. It may also consist of Further, the circuit wiring 370 may be composed of a multi-layer structure including various conductive materials, for example, a titanium (Ti)/aluminum (Al)/titanium (Ti) three-layer structure. Not limited.

벤딩영역(B/A)에 형성되는 회로배선(370)은 벤딩되는 경우 인장력을 받게 된다. 예를 들면, 플렉시블 기판(310) 상에서 벤딩방향(화살표로 표시)과 동일한 방향으로 연장하는 회로배선(370)이 가장 큰 인장력을 받게 되어, 크랙이 발생할 수 있으며, 크랙이 심할 경우 단선이 발생할 수 있다. 따라서, 벤딩방향으로 연장하도록 회로배선(370)을 형성하는 것이 아니라, 벤딩영역(B/A)을 포함하여 배치되는 회로배선(370) 중 적어도 일부분은 벤딩 방향과 상이한 방향인 사선 방향으로 연장하도록 형성함으로써, 인장력을 최소화하여 크랙 발생을 최소화할 수 있다. When the circuit wiring 370 formed in the bending area B/A is bent, it receives a tensile force. For example, the circuit wiring 370 extending in the same direction as the bending direction (indicated by an arrow) on the flexible substrate 310 receives the greatest tensile force, and cracks may occur. If the crack is severe, disconnection may occur. there is. Therefore, instead of forming the circuit wiring 370 to extend in the bending direction, at least a portion of the circuit wiring 370 disposed including the bending area B/A extends in an oblique direction that is different from the bending direction. By forming, it is possible to minimize cracking by minimizing tensile force.

벤딩영역(B/A)을 포함하여 배치되는 회로배선(370)은 다양한 형상으로 형성될 수 있으며, 예를 들어, 사다리꼴파 형상, 삼각파 형상, 톱니파 형상, 정현파 형상, 오메가 (Ω) 형상, 마름모 형상 등 다양한 형상으로 형성될 수 있다. The circuit wiring 370 disposed including the bending area B/A may be formed in various shapes, for example, a trapezoidal wave shape, a triangular wave shape, a sawtooth wave shape, a sinusoidal wave shape, an omega (Ω) shape, and a diamond shape. It can be formed in various shapes such as shape.

도 4a 및 도 4b는 본 명세서의 실시예에 따른 전계발광 표시장치의 표시영역 및 벤딩영역의 상세구조 단면도이다. 4A and 4B are cross-sectional views of detailed structures of a display area and a bending area of an electroluminescent display device according to an embodiment of the present specification.

도 4a 는 도 3에서 설명한 표시영역(A/A)의 단면도이다. FIG. 4A is a cross-sectional view of the display area A/A described in FIG. 3 .

도 4a를 참조하면, 기판(405)은 상부에 배치되는 전계발광 표시장치(400)의 구성요소들을 지지 및 보호하는 역할을 하며, 최근에는 플렉시블(Flexible) 특성을 가지는 연성의 물질로 이루어질 수 있으므로, 기판(405)은 플렉시블 기판일 수 있다. 예를 들면, 플렉시블 기판은 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자, 및 이들의 공중합체로 이루어진 군 중 하나를 포함하는 필름형태일 수 있다. Referring to FIG. 4A , the substrate 405 serves to support and protect the components of the electroluminescent display device 400 disposed thereon, and recently may be made of a flexible material having a flexible property. , the substrate 405 may be a flexible substrate. For example, the flexible substrate may be in the form of a film containing one of the group consisting of polyester-based polymers, silicone-based polymers, acrylic-based polymers, polyolefin-based polymers, and copolymers thereof.

예를 들면, 기판(405)은 폴리에틸렌테레프탈레이트 (PET), 폴리부틸렌테레프탈레이트 (PBT), 폴리실란 (polysilane), 폴리실록산 (polysiloxane), 폴리실라잔 (polysilazane), 폴리카르보실란 (polycarbosilane), 폴리아크릴레이트 (polyacrylate), 폴리메타크릴레이트 (polymethacrylate), 폴리메틸아크릴레이트 (polymethylacrylate), 폴리메틸메타크릴레이트 (polymethylmetacrylate), 폴리에틸아크릴레이트 (polyethylacrylate), 폴리에틸메타크릴레이트 (polyethylmetacrylate), 사이클릭 올레핀 코폴리머 (COC), 사이클릭 올레핀 폴리머 (COP), 폴리에틸렌 (PE), 폴리프로필렌 (PP), 폴리이미드 (PI), 폴리메틸메타크릴레이트 (PMMA), 폴리스타이렌 (PS), 폴리아세탈 (POM), 폴리에테르에테르케톤 (PEEK), 폴리에스테르설폰 (PES), 폴리테트라플루오로에틸렌 (PTFE), 폴리비닐클로라이드 (PVC), 폴리카보네이트 (PC), 폴리비닐리덴플로라이드 (PVDF), 퍼플루오로알킬 고분자 (PFA), 스타이렌아크릴나이트릴코폴리머 (SAN) 및 이들의 조합 중에서 적어도 하나로 구성될 수 있다. For example, the substrate 405 may be formed of polyethylene terephthalate (PET), polybutylene terephthalate (PBT), polysilane, polysiloxane, polysilazane, polycarbosilane, polyacrylate, polymethacrylate, polymethylacrylate, polymethylmethacrylate, polyethylacrylate, polyethylmethacrylate, Click Olefin Copolymer (COC), Cyclic Olefin Polymer (COP), Polyethylene (PE), Polypropylene (PP), Polyimide (PI), Polymethylmethacrylate (PMMA), Polystyrene (PS), Polyacetal ( POM), polyetheretherketone (PEEK), polyestersulfone (PES), polytetrafluoroethylene (PTFE), polyvinylchloride (PVC), polycarbonate (PC), polyvinylidene fluoride (PVDF), purple It may be composed of at least one of fluoroalkyl polymer (PFA), styrene acrylonitrile copolymer (SAN), and combinations thereof.

그리고, 기판(405) 상에 제1 버퍼층(412) 및 제2 버퍼층(414)을 배치한다. 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 복수층으로 구성되는 제1, 제2 버퍼층(412, 414)은 기판(405)을 통한 수분이나 다른 불순물의 침투를 방지하며, 기판(405) 의 표면을 평탄화할 수 있다. 제1, 제2 버퍼층(412, 414)은 반드시 필요한 구성은 아니며, 기판(405)의 종류나 기판(405) 상에 배치되는 박막 트랜지스터 (420)의 종류에 따라 생략할 수도 있다. Then, a first buffer layer 412 and a second buffer layer 414 are disposed on the substrate 405 . The first and second buffer layers 412 and 414 composed of a single layer or a plurality of layers of silicon oxide (SiOx) or silicon nitride (SiNx) prevent penetration of moisture or other impurities through the substrate 405, and the substrate ( 405) can be planarized. The first and second buffer layers 412 and 414 are not necessarily required and may be omitted depending on the type of substrate 405 or the type of thin film transistor 420 disposed on the substrate 405 .

제1 버퍼층(412) 상에 쉴드층(410)을 배치한다. 쉴드층(410)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금, 단일층 또는 다중층으로 구성할 수 있으며, 기판(405)과 반도체층(428)의 사이에서 반도체층(428)과 중첩되게 배치한다.A shield layer 410 is disposed on the first buffer layer 412 . The shield layer 410 is made of conductive metals such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and neodymium (Nd). It can be composed of a metal material or an alloy thereof, a single layer or a multi-layer, and is disposed to overlap the semiconductor layer 428 between the substrate 405 and the semiconductor layer 428.

쉴드층(410)에 전원을 인가하여 박막 트랜지스터의 전기적 특성이 변화되는 것을 방지할 수 있다. 쉴드층(410)에 전원이 인가되면 반도체층(428) 하부에서 플렉시블 기판(405)으로 인해 형성되는 전계를 차폐하여 박막 트랜지스터(420)의 특성이 변하는 것을 방지할 수 있다. 이때, 전원을 인가하는 방법으로, 각 화소에서 박막 트랜지스터(420)의 소스전극(424)과 쉴드층(410)을 연결하여 쉴드층(410)에 소스전원을 인가할 수 있다. 소스전극(424)과 쉴드층(410)의 연결구조에 대해서는 도 5a 및 도 5b 에서 상세히 설명한다.Electrical characteristics of the thin film transistor may be prevented from being changed by applying power to the shield layer 410 . When power is applied to the shield layer 410 , an electric field formed by the flexible substrate 405 is shielded under the semiconductor layer 428 , thereby preventing the characteristics of the thin film transistor 420 from being changed. At this time, as a method of applying power, source power may be applied to the shield layer 410 by connecting the source electrode 424 of the thin film transistor 420 and the shield layer 410 in each pixel. A connection structure between the source electrode 424 and the shield layer 410 will be described in detail with reference to FIGS. 5A and 5B.

쉴드층(410) 상에 제2 버퍼층(414)을 배치하고, 제2 버퍼층(414) 상에 배치되는 박막 트랜지스터(420)는 게이트전극(422), 소스전극(424), 드레인전극(426) 및 반도체층(428)을 포함한다.A second buffer layer 414 is disposed on the shield layer 410, and the thin film transistor 420 disposed on the second buffer layer 414 includes a gate electrode 422, a source electrode 424, and a drain electrode 426 and a semiconductor layer 428 .

반도체층(428)은 비정질실리콘(Amorphous Silicon) 또는 비정질 실리콘보다 우수한 이동도(Mobility)를 가져서 에너지 소비 전력이 낮고 신뢰성이 우수하여, 화소 내에서 구동 박막 트랜지스터에 적용할 수 있는 다결정실리콘(Polycrystalline Silicon)로 구성할 수 있으며, 이에 제한되지 않는다. The semiconductor layer 428 is amorphous silicon or polycrystalline silicon, which has better mobility than amorphous silicon, low energy consumption and excellent reliability, and can be applied to a driving thin film transistor in a pixel. ), but is not limited thereto.

반도체층(428)은 산화물(Oxide) 반도체로 구성할 수 있으며, 산화물 반도체는 이동도와 균일도가 우수한 특성을 가지고 있다. 산화물 반도체는 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물 (InSnGaZnO) 계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물 (InGaZnO) 계 재료, 인듐 주석 아연 산화물 (InSnZnO) 계 재료, 인듐 알루미늄 아연 산화물 (InAlZnO) 계 재료, 주석 갈륨 아연 산화물 (SnGaZnO) 계 재료, 알루미늄 갈륨 아연 산화물 (AlGaZnO) 계 재료, 주석 알루미늄 아연 산화물 (SnAlZnO) 계 재료, 2원계 금속 산화물인 인듐 아연 산화물 (InZnO) 계 재료, 주석 아연 산화물 (SnZnO) 계 재료, 알루미늄 아연 산화물 (AlZnO) 계 재료, 아연 마그네슘 산화물 (ZnMgO) 계 재료, 주석 마그네슘 산화물 (SnMgO) 계 재료, 인듐 마그네슘 산화물 (InMgO) 계 재료, 인듐 갈륨 산화물 (InGaO) 계 재료, 인듐 산화물 (InO) 계 재료, 주석 산화물 (SnO) 계 재료, 아연 산화물 (ZnO) 계 재료 등으로 반도체층(428)을 구성할 수 있으며, 각각의 원소의 조성 비율은 제한되지 않는다.The semiconductor layer 428 may be formed of an oxide semiconductor, and the oxide semiconductor has excellent mobility and uniformity. The oxide semiconductor is a quaternary metal oxide indium tin gallium zinc oxide (InSnGaZnO)-based material, a ternary metal oxide indium gallium zinc oxide (InGaZnO)-based material, indium tin zinc oxide (InSnZnO)-based material, indium aluminum zinc oxide (InAlZnO) ) based material, tin gallium zinc oxide (SnGaZnO) based material, aluminum gallium zinc oxide (AlGaZnO) based material, tin aluminum zinc oxide (SnAlZnO) based material, indium zinc oxide (InZnO) based material which is a binary metal oxide, tin zinc Oxide (SnZnO) based material, aluminum zinc oxide (AlZnO) based material, zinc magnesium oxide (ZnMgO) based material, tin magnesium oxide (SnMgO) based material, indium magnesium oxide (InMgO) based material, indium gallium oxide (InGaO) based The semiconductor layer 428 may be formed of an indium oxide (InO)-based material, a tin oxide (SnO)-based material, a zinc oxide (ZnO)-based material, or the like, and the composition ratio of each element is not limited.

반도체층(428)은 p형 또는 n형의 불순물을 포함하는 소스영역(Source Region), 드레인영역(Drain Region), 및 소스영역 및 드레인영역 사이에 채널(Channel)을 포함할 수 있고, 채널과 인접한 소스영역 및 드레인영역 사이에는 저농도 도핑영역을 포함할 수 있다.The semiconductor layer 428 may include a source region including p-type or n-type impurities, a drain region, and a channel between the source region and the drain region. A lightly doped region may be included between adjacent source and drain regions.

소스영역 및 드레인영역은 불순물이 고농도로 도핑된 영역으로, 박막 트랜지스터(420)의 소스전극(424) 및 드레인전극(426)이 각각 접속되는 영역이다. 불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)중 하나일 수 있고, n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등에서 하나일 수 있다. The source region and the drain region are regions doped with impurities at a high concentration, and are regions where the source electrode 424 and the drain electrode 426 of the thin film transistor 420 are respectively connected. As the impurity ion, a p-type impurity or an n-type impurity may be used. The p-type impurity may be one of boron (B), aluminum (Al), gallium (Ga), and indium (In), and the n-type impurity may be phosphorus ( P), arsenic (As), and antimony (Sb).

반도체층(428)은 NMOS 또는 PMOS의 박막 트랜지스터 구조에 따라, 채널 영역은 n형 불순물 또는 p형 불순물로 도핑될 수 있으며, 본 명세서의 실시예에 따른 전계발광 표시장치에 포함된 박막 트랜지스터는 NMOS 또는 PMOS의 박막 트랜지스터가 적용가능하다.Depending on the NMOS or PMOS thin film transistor structure of the semiconductor layer 428, the channel region may be doped with an n-type impurity or a p-type impurity. Alternatively, a thin film transistor of PMOS is applicable.

제1 절연층(431)은 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층 또는 이들의 다중층으로 구성된 절연층이며, 반도체층(428)에 흐르는 전류가 게이트전극(422)으로 흘러가지 않도록 배치한다. 그리고, 실리콘산화물은 금속보다는 연성이 떨어지지만, 실리콘질화물에 비해서는 연성이 우수하며 그 특성에 따라 선택적으로 단일층 또는 복수층으로 형성할 수 있다. The first insulating layer 431 is an insulating layer composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx), and current flowing through the semiconductor layer 428 does not flow to the gate electrode 422. placed so as not to In addition, silicon oxide has lower ductility than metal, but is superior in ductility to silicon nitride, and can be selectively formed into a single layer or multiple layers according to its characteristics.

게이트전극(422)은 게이트라인을 통해 외부에서 전달되는 전기 신호에 기초하여 박막 트랜지스터(420)를 턴-온(turn-on) 또는 턴-오프(turn-off)하는 스위치 역할을 하며, 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등이나, 이에 대한 합금으로 단일층 또는 다중층으로 구성될 수 있으며, 이에 제한되지 않는다. The gate electrode 422 serves as a switch to turn on or turn off the thin film transistor 420 based on an electrical signal transmitted from the outside through a gate line, and is made of a conductive metal. Phosphorus copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and neodymium (Nd), etc., or a single layer of an alloy thereof Or it may be composed of multiple layers, but is not limited thereto.

소스전극(424) 및 드레인전극(426)은 데이터라인과 연결되며 외부에서 전달되는 전기신호가 박막 트랜지스터(420)에서 발광소자(440)로 전달되도록 한다. 소스전극(424) 및 드레인전극(426)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금으로 단일층 또는 다중층으로 구성할 수 있으며, 이에 제한되지 않는다. The source electrode 424 and the drain electrode 426 are connected to the data line and allow electrical signals transferred from the outside to be transferred from the thin film transistor 420 to the light emitting element 440 . The source electrode 424 and the drain electrode 426 are made of conductive metal such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and neodymium (Nd), or a metal material or an alloy thereof, which may be configured as a single layer or multiple layers, but is not limited thereto.

게이트전극(422)과 소스전극(424) 및 드레인전극(426)을 서로 절연시키기 위해서 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 다중층으로 구성된 제2 절연층(433)을 게이트전극(422)과 소스전극(424) 및 드레인전극(426) 사이에 배치할 수 있다.In order to insulate the gate electrode 422, the source electrode 424, and the drain electrode 426 from each other, a second insulating layer 433 composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx) is provided as a gate. It may be disposed between the electrode 422 and the source electrode 424 and the drain electrode 426 .

박막 트랜지스터(420) 상에 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연층으로 구성된 패시베이션층을 더 배치할 수도 있다. 페시베이션층은, 패시베이션층 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막는 역할을 할 수 있으며, 박막 트랜지스터(420) 및 발광소자(440)의 구성 및 특성에 따라서 생략할 수도 있다.A passivation layer composed of an inorganic insulating layer such as silicon oxide (SiOx) or silicon nitride (SiNx) may be further disposed on the thin film transistor 420 . The passivation layer may serve to prevent unnecessary electrical connection between passivation layer components and to prevent contamination or damage from the outside, and may be omitted depending on the configuration and characteristics of the thin film transistor 420 and the light emitting element 440. You may.

박막 트랜지스터(420)는 박막 트랜지스터(420)를 구성하는 구성요소들의 위치에 따라 인버티드 스태거드(Inverted Staggered) 구조와 코플래너(Coplanar) 구조로 분류될 수 있다. 인버티드 스태거드 구조의 박막 트랜지스터는 반도체층을 기준으로 게이트전극이 소스전극 및 드레인전극의 반대편에 위치한다. 도 4a에서와 같이, 코플래너 구조의 박막 트랜지스터(420)는 반도체층(428)을 기준으로 게이트전극(422)이 소스전극(424) 및 드레인전극(426)과 같은편에 위치한다. The thin film transistor 420 may be classified into an inverted staggered structure and a coplanar structure according to positions of components constituting the thin film transistor 420 . In the thin film transistor of the inverted staggered structure, the gate electrode is located on opposite sides of the source electrode and the drain electrode with respect to the semiconductor layer. As shown in FIG. 4A , in the thin film transistor 420 having a coplanar structure, the gate electrode 422 is located on the same side as the source electrode 424 and the drain electrode 426 with respect to the semiconductor layer 428 .

도 4a에서는 코플래너 구조의 박막 트랜지스터(420)가 도시되었으나, 전계발광 표시장치(400)는 인버티드 스태거드 구조의 박막 트랜지스터를 포함할 수도 있다.Although the thin film transistor 420 of a coplanar structure is shown in FIG. 4A , the electroluminescent display device 400 may include a thin film transistor of an inverted staggered structure.

설명의 편의를 위해, 전계발광 표시장치(400)에 포함될 수 있는 다양한 박막 트랜지스터 중에서 구동 박막 트랜지스터만을 도시하였으나, 스위칭 박막 트랜지스터, 커패시터 등도 전계발광 표시장치(400)에 포함될 수 있다. 이때, 스위칭 박막 트랜지스터는 게이트배선으로부터 신호가 인가되면, 데이터 배선으로부터의 신호를 구동 박막트랜지스터의 게이트 전극으로 전달한다. 구동 박막 트랜지스터는 스위칭 박막 트랜지스터로부터 전달받은 신호에 의해 전원 배선을 통해 전달되는 전류를 애노드(442)로 전달하며, 애노드(442)로 전달되는 전류에 의해 발광을 제어한다.For convenience of explanation, only a driving thin film transistor is shown among various thin film transistors that may be included in the electroluminescent display device 400, but switching thin film transistors and capacitors may also be included in the electroluminescent display device 400. At this time, when a signal is applied from the gate wiring, the switching thin film transistor transfers the signal from the data wiring to the gate electrode of the driving thin film transistor. The driving thin film transistor transfers the current transmitted through the power wiring to the anode 442 by the signal received from the switching thin film transistor, and controls light emission by the current transmitted to the anode 442 .

박막 트랜지스터(420)를 보호하고 박막 트랜지스터(420)로 인해서 발생되는 단차를 완화시키며, 박막 트랜지스터(420)와 게이트라인 및 데이터 라인, 발광소자(440) 들 사이에 발생되는 기생정전용량(Parasitic-Capacitance)을 감소시키기 위해서 박막 트랜지스터(420) 상에 평탄화층(435, 437)을 배치한다.It protects the thin film transistor 420, alleviates the level difference caused by the thin film transistor 420, and parasitic capacitance generated between the thin film transistor 420, the gate line and data line, and the light emitting element 440 (parasitic capacitance) In order to reduce capacitance, planarization layers 435 and 437 are disposed on the thin film transistor 420 .

평탄화층(435, 437)은 아크릴계 수지 (Acrylic Resin), 에폭시 수지 (Epoxy Resin), 페놀 수지 (Phenolic Resin), 폴리아미드계 수지 (Polyamides Resin), 폴리이미드계 수지 (Polyimides Resin), 불포화 폴리에스테르계 수지 (Unsaturated Polyesters Resin), 폴리페닐렌계 수지 (Polyphenylene Resin), 폴리페닐렌설파이드계 수지 (Polyphenylenesulfides Resin), 및 벤조사이클로부텐 (Benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으며, 이에 제한되지 않는다.The planarization layers 435 and 437 include acrylic resin, epoxy resin, phenolic resin, polyamides resin, polyimide resin, and unsaturated polyester. It may be formed of one or more of unsaturated polyesters resin, polyphenylene resin, polyphenylenesulfides resin, and benzocyclobutene, but is not limited thereto.

본 명세서의 실시예에 따른 전계발광 표시장치(400)는 순차적으로 적층된 복수의 평탄화층(435, 437)인 제1 평탄화층(435) 및 제2 평탄화층(437)을 포함할 수도 있다. The electroluminescent display device 400 according to the exemplary embodiment of the present specification may include a first planarization layer 435 and a second planarization layer 437, which are a plurality of planarization layers 435 and 437 sequentially stacked.

예를 들면, 박막 트랜지스터(420) 상에 제1 평탄화층(435)이 적층되어 배치되고, 제1 평탄화층(435) 상에 순차적으로 제2 평탄화층(437)이 적층되어 배치될 수 있다. For example, a first planarization layer 435 may be stacked and disposed on the thin film transistor 420 , and a second planarization layer 437 may be sequentially stacked and disposed on the first planarization layer 435 .

그리고, 제1 평탄화층(435) 상에는 버퍼층이 배치될 수도 있다. 버퍼층은 제1 평탄화층(435) 상에 배치되는 구성요소를 보호하기 위해서 배치되며, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으며, 박막 트랜지스터(420) 및 발광소자(440)의 구성 및 특성에 따라서 생략할 수도 있다.Also, a buffer layer may be disposed on the first planarization layer 435 . The buffer layer is disposed to protect components disposed on the first planarization layer 435, and is a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or a multiple layer of silicon nitride (SiNx) or silicon oxide (SiOx). It may be composed of layers, and may be omitted depending on the configuration and characteristics of the thin film transistor 420 and the light emitting element 440 .

제1 평탄화층(435)에 형성되는 컨택홀(Contact Hole)을 통해서 중간전극(430)이 박막 트랜지스터(420)와 연결된다. 중간전극(430)은 박막 트랜지스터(420)와 연결되도록 형성될 수 있다. The intermediate electrode 430 is connected to the thin film transistor 420 through a contact hole formed in the first planarization layer 435 . The intermediate electrode 430 may be formed to be connected to the thin film transistor 420 .

그리고, 데이터라인은 소스전극(424) 및 드레인전극(426)과 동일한 물질로 이루어지는 하부층과 중간전극(430)과 동일한 물질로 이루어지는 층이 연결되는 구조로 형성될 수 있으므로, 두 개의 층이 서로 병렬 연결된 구조로 데이터라인이 구현될 수 있으므로, 데이터라인의 배선 저항이 감소될 수 있다.Also, since the data line may be formed in a structure in which a lower layer made of the same material as the source electrode 424 and the drain electrode 426 and a layer made of the same material as the intermediate electrode 430 are connected, the two layers are parallel to each other. Since the data line can be implemented in a connected structure, wiring resistance of the data line can be reduced.

제1 평탄화층(435) 및 중간전극(430) 상에 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연층으로 구성된 패시베이션층이 더 배치될 수도 있다. 패시베이션층은 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막는 역할을 할 수 있으며, 박막 트랜지스터(420) 및 발광소자(440)의 구성 및 특성에 따라서 생략될 수도 있다.A passivation layer composed of an inorganic insulating layer such as silicon oxide (SiOx) or silicon nitride (SiNx) may be further disposed on the first planarization layer 435 and the intermediate electrode 430 . The passivation layer may serve to prevent unnecessary electrical connection between components and prevent contamination or damage from the outside, and may be omitted depending on the configuration and characteristics of the thin film transistor 420 and the light emitting device 440 .

제2 평탄화층(437) 상에 배치되는 발광소자(440)는 애노드(442), 발광부(444) 및 캐소드(446)를 포함한다.The light emitting device 440 disposed on the second planarization layer 437 includes an anode 442 , a light emitting part 444 and a cathode 446 .

애노드(442)는 제2 평탄화층(437) 상에 배치될 수 있다. 애노드(442)는 발광부(444)에 정공을 공급하는 역할을 하는 전극으로, 제2 평탄화층(437)에 있는 컨택홀을 통해 중간전극(430)과 연결되며, 박막 트랜지스터(420)와 전기적으로 연결된다. The anode 442 may be disposed on the second planarization layer 437 . The anode 442 is an electrode serving to supply holes to the light emitting unit 444, and is connected to the intermediate electrode 430 through a contact hole in the second planarization layer 437 and electrically connected to the thin film transistor 420. connected to

애노드(442)는 투명 도전성 물질인 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등으로 구성할 수 있으며, 이에 제한되지 않는다. The anode 442 may be made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), but is not limited thereto.

전계발광 표시장치(400)가, 캐소드(446)가 배치된 상부로 광을 발광하는 탑에미션(Top Emission)일 경우, 발광된 광이 애노드(442)에서 반사되어 보다 원활하게 캐소드(446)가 배치된 상부 방향으로 방출될 수 있도록, 반사층을 더 포함할 수 있다. When the electroluminescent display device 400 is a top emission type that emits light toward the upper portion where the cathode 446 is disposed, the emitted light is reflected from the anode 442 and more smoothly passes through the cathode 446. A reflective layer may be further included so that is emitted in an upper direction where is disposed.

예를 들면, 애노드(442)는 투명 도전성 물질로 구성된 투명 도전층과 반사층이 차례로 적층된 2층 구조이거나, 투명 도전층, 반사층 및 투명 도전층이 차례로 적층된 3층 구조일 수 있으며, 반사층은 은(Ag) 또는 은을 포함하는 합금일 수 있다. For example, the anode 442 may have a two-layer structure in which a transparent conductive layer made of a transparent conductive material and a reflective layer are sequentially stacked, or a three-layer structure in which a transparent conductive layer, a reflective layer, and a transparent conductive layer are sequentially stacked. It may be silver (Ag) or an alloy containing silver.

애노드(442) 및 제2 평탄화층(437) 상에 배치되는 뱅크(450)는 실제로 광을 발광하는 영역을 구획하여 화소를 정의할 수 있다. 애노드(442) 상에 포토레지스트(Photoresist)를 형성한 후에 사진식각공정(Photolithography)에 의해 뱅크(450)를 형성한다. 포토레지스트는 광의 작용에 의해 현상액에 대한 용해성이 변화되는 감광성 수지를 말하며, 포토레지스트를 노광 및 현상하여 특정 패턴이 얻어질 수 있다. 포토레지스트는 포지티브형 포토레지스트(Positive Photoresist)와 네거티브형 포토레지스트(Negative photoresist)로 분류될 수 있다. 포지티브형 포토레지스트는 노광으로 노광부의 현상액에 대한 용해성이 증가되는 포토레지스트를 말하며, 포지티브형 포토레지스트를 현상하면 노광부가 제거된 패턴이 얻어진다. 그리고, 네거티브형 포토레지스트는 노광으로 노광부의 현상액에 대한 용해성이 크게 저하되는 포토레지스트를 말하며, 네거티브형 포토레지스트를 현상하면 비노광부가 제거된 패턴이 얻어 진다. The bank 450 disposed on the anode 442 and the second planarization layer 437 may define a pixel by partitioning a region that actually emits light. After forming a photoresist on the anode 442, the bank 450 is formed by photolithography. A photoresist refers to a photosensitive resin whose solubility in a developing solution is changed by the action of light, and a specific pattern can be obtained by exposing and developing the photoresist. Photoresists can be classified into positive photoresists and negative photoresists. A positive photoresist refers to a photoresist in which the solubility of an exposed portion in a developing solution is increased by exposure, and a pattern in which the exposed portion is removed is obtained when the positive photoresist is developed. And, the negative photoresist refers to a photoresist in which the solubility of the exposed portion in the developing solution is greatly reduced by exposure, and when the negative photoresist is developed, a pattern in which the unexposed portion is removed is obtained.

발광소자(440)의 발광부(444)를 형성하기 위해서 증착마스크인 FMM(Fine Metal Mask)을 사용할 수 있다. 그리고, 뱅크(450) 상에 배치되는 증착마스크와 접촉하여 발생될 수 있는 손상을 방지하고, 뱅크(450)와 증착마스크 사이에 일정한 거리를 유지하기 위해서, 뱅크(450) 상부에 투명 유기물인 폴리이미드, 포토아크릴 및 벤조사이클로뷰텐(BCB) 중 하나로 구성되는 스페이서(Spacer; 452)를 배치할 수도 있다.In order to form the light emitting part 444 of the light emitting element 440, a fine metal mask (FMM), which is a deposition mask, may be used. In addition, in order to prevent damage that may occur due to contact with the deposition mask disposed on the bank 450 and to maintain a constant distance between the bank 450 and the deposition mask, poly, a transparent organic material, is placed on the top of the bank 450. A spacer 452 composed of one of mead, photoacrylic and benzocyclobutene (BCB) may be disposed.

애노드(442)와 캐소드(446) 사이에는 발광부(444)가 배치된다. 발광부(444)는 광을 발광하는 역할을 하며, 정공주입층(Hole Injection Layer; HIL), 정공수송층(Hole Transport Layer; HTL), 발광층, 전자수송층(Electron Transport Layer; ETL), 전자주입층(Electron Injection Layer; EIL) 중 적어도 하나의 층을 포함할 수 있고, 전계발광 표시장치(400)의 구조나 특성에 따라 발광부(444)의 일부 구성요소는 생략될 수도 있다. 여기서 발광층은 전계발광층 및 무기발광층을 적용하는 것도 가능하다.A light emitting unit 444 is disposed between the anode 442 and the cathode 446 . The light emitting unit 444 serves to emit light, and includes a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer, an electron transport layer (ETL), and an electron injection layer. (Electron Injection Layer; EIL), and some components of the light emitting unit 444 may be omitted depending on the structure or characteristics of the electroluminescent display device 400 . Here, as the light emitting layer, it is also possible to apply an electroluminescent layer and an inorganic light emitting layer.

정공주입층은 애노드(442) 상에 배치하여 정공의 주입이 원활하게 하는 역할을 한다. 정공주입층은, 예를 들어, HAT-CN(dipyrazino[2,3-f:2’,3’-h]quinoxaline-2,3,6,7,10.11-hexacarbonitrile), CuPc(phthalocyanine), 및 NPD(N,N’-bis(naphthalene-1-yl)-N,N’-bis(phenyl)-2,2’-dimethylbenzidine)중에서 어느 하나 이상으로 이루어질 수 있다. The hole injection layer is disposed on the anode 442 to facilitate hole injection. The hole injection layer is, for example, HAT-CN (dipyrazino [2,3-f: 2', 3'-h] quinoxaline-2,3,6,7,10.11-hexacarbonitrile), CuPc (phthalocyanine), and It may consist of any one or more of NPD (N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine).

정공수송층은 정공주입층 상에 배치하여 발광층으로 원활하게 정공을 전달하는 역할을 한다. 정공수송층은, 예를 들어, NPD(N,N’-bis(naphthalene-1-yl)-N,N’-bis(phenyl)-2,2’-dimethylbenzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD(2,2’,7,7’-tetrakis(N,N-dimethylamino)-9,9-spirofluorene), 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine) 중에서 어느 하나 이상으로 이루어질 수 있다.The hole transport layer is disposed on the hole injection layer to smoothly transfer holes to the light emitting layer. The hole transport layer is, for example, NPD (N, N'-bis (naphthalene-1-yl) -N, N'-bis (phenyl) -2,2'-dimethylbenzidine), TPD (N, N'-bis -(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD(2,2',7,7'-tetrakis(N,N-dimethylamino)-9,9-spirofluorene) , And MTDATA (4,4 ', 4 "-Tris (N-3-methylphenyl-N-phenyl-amino) -triphenylamine) may be made of any one or more.

발광층은 정공수송층 상에 배치되며 특정 색의 광을 발광할 수 있는 물질을 포함하여 특정 색의 광을 발광할 수 있다. 그리고, 발광물질은 인광물질 또는 형광물질을 이용하여 형성할 수 있다. The light emitting layer is disposed on the hole transport layer and may emit light of a specific color by including a material capable of emitting light of a specific color. In addition, the light emitting material may be formed using a phosphorescent material or a fluorescent material.

발광층이 적색(Red)을 발광하는 경우, 발광하는 피크파장은 600㎚ 내지 650㎚ 범위가 될 수 있으며, CBP(4,4'-bis(carbazol-9-yl)biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)benzene)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)(acetylacetonate) iridium), PQIr(acac)(bis(1-phenylquinoline)(acetylacetonate) iridium), PQIr(tris(1-phenylquinoline) iridium) 및 PtOEP(octaethylporphyrin platinum)중에서 하나 이상을 포함하는 도펀트를 포함하는 인광 물질로 이루어질 수 있다. 또는, PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광 물질로 이루어질 수 있다.When the emission layer emits red light, the emission peak wavelength may be in the range of 600 nm to 650 nm, and CBP (4,4'-bis (carbazol-9-yl) biphenyl) or mCP (1,3 -bis(carbazol-9-yl)benzene), PIQIr(acac)(bis(1-phenylisoquinoline)(acetylacetonate) iridium), PQIr(acac)(bis(1-phenylquinoline)(acetylacetonate) ) iridium), tris(1-phenylquinoline) iridium (PQIr), and octaethylporphyrin platinum (PtOEP). Alternatively, it may be made of a fluorescent material including PBD:Eu(DBM)3(Phen) or Perylene.

여기서, 피크파장(λ은 EL(ElectroLuminescence)의 최대 파장을 말한다. 발광부를 구성하는 발광층들이 고유의 광을 내는 파장을 PL(PhotoLuminescence)이라 하며, 발광층들을 구성하는 층들의 두께나 광학적 특성의 영향을 받아 나오는 광을 에미턴스(Emittance)라 한다. 이때, EL(ElectroLuminescence)은 전계발광 표시장치가 최종적으로 방출하는 광을 말하며, PL(PhotoLuminescence) 및 에미턴스(Emittance)의 곱으로 표현될 수 있다.Here, the peak wavelength (λ) refers to the maximum wavelength of EL (ElectroLuminescence). The wavelength at which the light emitting layers constituting the light emitting part emits its own light is called PL (PhotoLuminescence), and the influence of the thickness or optical characteristics of the layers constituting the light emitting layers is The received light is called emittance At this time, EL (ElectroLuminescence) refers to light finally emitted by the electroluminescence display and can be expressed as a product of PL (PhotoLuminescence) and emittance.

발광층이 녹색(Green)을 발광하는 경우, 발광하는 피크 파장은 520nm 내지 540nm 범위가 될 수 있으며, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(tris(2-phenylpyridine)iridium)을 포함하는 Ir complex와 같은 도펀트 물질을 포함하는 인광 물질로 이루어질 수 있다. 또한, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광 물질로 이루어질 수 있다.When the emission layer emits green light, the emission peak wavelength may be in the range of 520 nm to 540 nm, and a host material including CBP or mCP is included, and Ir(ppy) 3 (tris(2-phenylpyridine)iridium ) may be made of a phosphorescent material including a dopant material such as an Ir complex. In addition, it may be made of a fluorescent material including Alq 3 (tris(8-hydroxyquinolino)aluminum).

발광층이 청색(Blue)을 발광하는 경우, 발광하는 피크 파장은 440㎚ 내지 480㎚ 범위가 될 수 있으며, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, FIrPic(bis(3,5-difluoro-2-(2-pyridyl)phenyl-(2-carboxypyridyl)iridium)를 포함하는 도펀트 물질을 포함하는 인광 물질로 이루어질 수 있다. 또한, spiro-DPVBi(4,4'-Bis(2,2-diphenyl-ethen-1-yl)biphenyl), DSA(1-4-di-[4-(N,N-di-phenyl)amino]styryl-benzene), PFO(polyfluorene)계 고분자 및 PPV(polyphenylenevinylene)계 고분자중 어느 하나를 포함하는 형광 물질로 이루어질 수 있다.When the light emitting layer emits blue light, the peak wavelength of light emission may be in the range of 440 nm to 480 nm, a host material including CBP or mCP, and FIrPic (bis(3,5-difluoro-2 -(2-pyridyl)phenyl-(2-carboxypyridyl)iridium) and a phosphorescent material including a dopant material. In addition, spiro-DPVBi(4,4'-Bis(2,2-diphenyl-ethen -1-yl)biphenyl), DSA (1-4-di-[4-(N,N-di-phenyl)amino]styryl-benzene), PFO (polyfluorene) polymer, and PPV (polyphenylenevinylene) polymer. It may be made of a fluorescent material including one.

발광층 상에 전자수송층을 배치하여 발광층으로 전자의 이동을 원활하게 한다. 전자수송층은, 예를 들어, Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, BCP(2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline) 및 BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminum) 중에서 어느 하나 이상으로 이루어질 수 있다.An electron transport layer is disposed on the light emitting layer to facilitate the movement of electrons to the light emitting layer. The electron transport layer is, for example, Liq (8-hydroxyquinolinolato-lithium), PBD (2- (4-biphenyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole), TAZ (3- (4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, BCP (2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline) and BAlq (bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminum).

전자수송층 상에 전자주입층이 더 배치될 수 있다. 전자주입층은 캐소드(446)로부터 전자의 주입을 원활하게 하는 유기층으로, 전계발광 표시장치(400)의 구조와 특성에 따라서 생략될 수 있다. 전자주입층은 BaF2, LiF, NaCl, CsF, Li2O 및 BaO와 같은 금속 무기 화합물일 수 있고, HAT-CN(dipyrazino[2,3-f:2’,3’-h]quinoxaline-2,3,6,7,10.11-hexacarbonitrile), CuPc(phthalocyanine), 및 NPD(N,N’-bis(naphthalene-1-yl)-N,N’-bis(phenyl)-2,2’-dimethylbenzidine) 중에서 어느 하나 이상의 유기 화합물일 수 있다. An electron injection layer may be further disposed on the electron transport layer. The electron injection layer is an organic layer that facilitates electron injection from the cathode 446 and may be omitted depending on the structure and characteristics of the electroluminescent display device 400 . The electron injection layer may be a metal inorganic compound such as BaF 2 , LiF , NaCl, CsF, Li 2 O and BaO, and HAT-CN (dipyrazino[2,3-f:2',3'-h]quinoxaline-2, 3,6,7,10.11-hexacarbonitrile), CuPc (phthalocyanine), and NPD (N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine) It may be any one or more organic compounds.

발광층과 인접한 위치에 정공 또는 전자의 흐름을 저지하는 전자저지층(Electron Blocking Layer) 또는 정공저지층(Hole Blocking Layer)을 더 배치하여 전자가 발광층에 주입될때 발광층에서 이동하여 인접한 정공수송층으로 통과하거나 정공이 발광층에 주입될 때 발광층에서 이동하여 인접한 전자수송층으로 통과하는 현상을 방지하여 발광효율을 향상시킬 수 있다.By further disposing an electron blocking layer or hole blocking layer to block the flow of holes or electrons adjacent to the light emitting layer, when electrons are injected into the light emitting layer, they move from the light emitting layer and pass through the adjacent hole transport layer. When holes are injected into the light emitting layer, it is possible to improve light emitting efficiency by preventing a phenomenon in which holes move from the light emitting layer and pass through an adjacent electron transport layer.

캐소드(446)는 발광부(444) 상에 배치되어, 발광부(444)로 전자를 공급하는 역할을 한다. 캐소드(446)는 전자를 공급하여야 하므로 일함수가 낮은 도전성 물질인 마그네슘(Mg), 은-마그네슘(Ag:Mg) 등과 같은 금속 물질로 구성할 수 있으며, 이에 제한되지 않는다. The cathode 446 is disposed on the light emitting part 444 and serves to supply electrons to the light emitting part 444 . Since the cathode 446 needs to supply electrons, it may be made of a metal material such as magnesium (Mg) or silver-magnesium (Ag:Mg), which is a conductive material having a low work function, but is not limited thereto.

전계발광 표시장치(400)가 탑에미션 방식인 경우, 캐소드(446)는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TiO) 계열의 투명 도전성 산화물일 수 있다.When the electroluminescent display device 400 is a top emission type, the cathode 446 may include indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), zinc oxide ( It may be a transparent conductive oxide based on Zinc Oxide (ZnO) and Tin Oxide (TiO).

발광소자(440) 상에는 전계발광 표시장치(400)의 구성요소인 박막 트랜지스터(420) 및 발광소자(440)가 외부에서 유입되는 수분, 산소 또는 불순물들로 인해서 산화 또는 손상되는 것을 방지하기 위한 봉지부(460)를 배치할 수 있으며, 복수의 봉지층, 이물보상층 및 복수의 베리어필름(Barrier Film)이 적층되어 형성할 수 있다. On the light emitting element 440, there is a seal to prevent the thin film transistor 420 and the light emitting element 440, which are components of the electroluminescent display device 400, from being oxidized or damaged due to moisture, oxygen, or impurities introduced from the outside. The unit 460 may be disposed, and may be formed by stacking a plurality of encapsulation layers, a foreign material compensation layer, and a plurality of barrier films.

봉지층은 박막 트렌지스터(420) 및 발광소자(440)의 상부 전면에 배치되며, 무기물인 질화실리콘(SiNx) 또는 산화알루미늄(AlyOz) 중 하나로 구성될 수 있으며, 이에 제한되지 않는다.The encapsulation layer is disposed on the entire upper surface of the thin film transistor 420 and the light emitting element 440, and may be made of one of inorganic materials such as silicon nitride (SiNx) or aluminum oxide (AlyOz), but is not limited thereto.

봉지층 상에 배치되는 이물보상층 상에는 봉지층이 더 배치될 수 있다. An encapsulation layer may be further disposed on the foreign material compensation layer disposed on the encapsulation layer.

이물보상층은 봉지층 상에 배치되며, 유기물인 실리콘옥시카본(SiOCz), 아크릴(Acryl) 또는 에폭시(Epoxy) 계열의 레진(Resin)을 사용할 수 있으며, 이에 제한되지 않으며, 공정 중에 발생될 수 있는 이물이나 파티클(Particle)에 의해서 발생된 크랙(Crack)에 의해 불량이 발생할 때 이물보상층에 의해서 굴곡 및 이물이 덮히면서 보상할 수 있다. The foreign material compensation layer is disposed on the encapsulation layer, and organic silicon oxycarbon (SiOCz), acrylic, or epoxy-based resin may be used, but is not limited thereto, and may occur during the process. When a defect occurs due to a crack caused by a foreign substance or particle, the foreign matter compensation layer can compensate for the defect by covering the bend and foreign matter.

봉지층 및 이물보상층 상에 베리어필름을 배치하여 전계발광 표시장치(400)가 외부에서의 산소 및 수분의 침투를 지연시킬 수 있다. 베리어필름은 투광성 및 양면 접착성을 띠는 필름 형태로 구성되며, 올레핀(Olefin) 계열, 아크릴(Acrylic) 계열 및 실리콘(Silicon) 계열 중 어느 하나의 절연재료로 구성될 수 있고, 또는 COP(Cyclolefin Polymer), COC(Cycloolefin Copolymer) 및 PC(Polycarbonate) 중 어느 하나의 재료로 구성된 베리어필름을 더 적층할 수 있으며, 이에 제한되지 않는다. By disposing a barrier film on the encapsulation layer and the foreign matter compensation layer, the electroluminescent display device 400 can delay penetration of oxygen and moisture from the outside. The barrier film is composed of a light-transmitting and double-sided adhesive film type, and may be composed of any one of olefin-based, acrylic-based, and silicon-based insulating materials, or COP (Cyclolefin Polymer), a barrier film made of any one of COC (Cycloolefin Copolymer) and PC (Polycarbonate) may be further laminated, but is not limited thereto.

도 4b 는 도 3에서 설명한 벤딩영역(B/A)의 단면도이다.FIG. 4B is a cross-sectional view of the bending area B/A described in FIG. 3 .

도 4b의 일부 구성요소는 도 4a 에서 설명된 구성요소와 실질적으로 동일/유사하며 이에 대한 상세한 설명은 생략한다. Some components of FIG. 4B are substantially the same as/similar to the components described in FIG. 4A , and detailed description thereof will be omitted.

도 1 내지 도 3에서 설명한 게이트신호 및 데이터신호는 외부에서부터 전계발광 표시장치(400)의 비표시영역(N/A)에 배치되는 회로배선을 거쳐서 표시영역(A/A)에 배치되어 있는 화소로 전달되어 발광되도록 한다. The gate signals and data signals described in FIGS. 1 to 3 pass through circuit wires disposed in the non-display area N/A of the electroluminescent display device 400 from the outside, and then pixels disposed in the display area A/A. to be transmitted to emit light.

전계발광 표시장치(400)의 벤딩영역(B/A)을 포함한 비표시영역(N/A)에 배치되는 배선이 단층 구조로 형성되는 경우, 배선을 배치하기 위한 많은 공간이 요구된다. 도전성 물질을 증착한 후, 형성하고자 하는 배선의 형상으로 도전성 물질을 에칭 등의 공정으로 패터닝하는데, 에칭 공정의 세밀도에는 한계가 있으므로 배선 사이의 간격을 좁히기 위한 한계로 인하여 많은 공간이 요구되므로, 비표시영역(N/A)의 면적이 커지게 되어 네로우 베젤 구현에 어려움이 발생할 수 있다. When the wiring disposed in the non-display area N/A including the bending area B/A of the electroluminescent display device 400 is formed in a single-layer structure, a lot of space is required to arrange the wiring. After the conductive material is deposited, the conductive material is patterned in a process such as etching in the shape of a wire to be formed. Since there is a limit to the detail of the etching process, a lot of space is required due to the limitation to narrow the gap between the wires. Since the area of the non-display area N/A increases, difficulties may arise in implementing a narrow bezel.

이와 함께, 하나의 신호를 전달하기 위해 하나의 배선을 사용하는 경우, 해당 배선이 크랙이 발생되는 경우 해당 신호가 전달되지 못할 수 있다. 기판(405)을 벤딩하는 과정에서 배선 자체에 크랙이 발생하거나, 다른 층에 크랙이 발생되어 크랙이 배선으로 전파될 수도 있다. 이와 같이, 배선에 크랙이 발생되는 경우에는 전달하는 신호가 전달되지 않을 수도 있다.In addition, when one wire is used to transmit one signal, the corresponding signal may not be transmitted when a crack occurs in the corresponding wire. In the process of bending the substrate 405, a crack may be generated in the wiring itself or a crack may be generated in another layer, and the crack may propagate to the wiring. In this way, when a crack occurs in the wiring, a signal to be transmitted may not be transmitted.

이에 따라, 본 명세서의 실시예에 따른 전계발광 표시장치(400)의 벤딩영역(B/A)에 배치되는 배선은 제1 배선(462) 및 제2 배선(464)의 이중배선 형태로 배치된다.Accordingly, the wiring disposed in the bending area B/A of the electroluminescent display device 400 according to the embodiment of the present specification is disposed in a double wiring form of the first wiring 462 and the second wiring 464. .

제1 배선(462) 및 제2 배선(464)은 도전성물질로 형성하며, 플렉시블 기판(405)의 벤딩 시에 크랙이 발생하는 것을 줄이기 위해 연성이 우수한 도전성 물질로 형성될 수 있다. 제1 배선(462) 및 제2 배선(464)은 예를 들어, 금(Au), 은(Ag), 알루미늄(Al) 등과 같이 연성이 우수한 도전성 물질로 형성될 수 있고, 표시영역(A/A)에서 사용되는 다양한 도전성물질 중 하나로 형성될 수 있으며, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 은(Ag) 과 마그네슘(Mg) 의 합금 등으로도 구성될 수도 있다. 그리고, 제1 배선(462) 및 제2 배선(464)은 다양한 도전성물질을 포함하는 다층구조로 구성될 수도 있는며, 예를 들어, 티타늄 (Ti)/알루미늄(Al)/티타늄(Ti) 3층구조로 구성될 수 있으며, 이에 제한되지는 않는다.The first wiring 462 and the second wiring 464 are formed of a conductive material, and may be formed of a conductive material having excellent ductility in order to reduce the occurrence of cracks when the flexible substrate 405 is bent. The first wire 462 and the second wire 464 may be formed of a conductive material having excellent ductility, such as gold (Au), silver (Ag), or aluminum (Al), and may be formed in the display area (A/A). It can be formed of one of the various conductive materials used in A), molybdenum (Mo), chromium (Cr), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), and silver (Ag) It may also be composed of an alloy of and magnesium (Mg). Also, the first wiring 462 and the second wiring 464 may have a multilayer structure including various conductive materials, for example, titanium (Ti)/aluminum (Al)/titanium (Ti) 3 It may be composed of a layer structure, but is not limited thereto.

제1 배선(462) 및 제2 배선(464)을 보호하기 위해서 제1 배선(462) 및 제2 배선(464)의 하부에는 무기절연층으로 이루어지는 버퍼층이 배치될 수도 있고, 제1 배선(462) 및 제2 배선(464)의 상부 및 측부를 둘러싸도록 무기절연층으로 이루어지는 패시베이션층이 형성되어 제1 배선(462) 및 제2 배선(464)이 수분 등과 반응하여 부식되는 등의 현상이 방지될 수도 있다.In order to protect the first wiring 462 and the second wiring 464, a buffer layer made of an inorganic insulating layer may be disposed under the first wiring 462 and the second wiring 464, and the first wiring 462 ) And a passivation layer made of an inorganic insulating layer is formed to surround the upper and side portions of the second wiring 464 to prevent the first wiring 462 and the second wiring 464 from being corroded by reaction with moisture or the like. It could be.

벤딩영역(B/A)에 형성되는 제1 배선(462) 및 제2 배선(464)은 벤딩되는 경우 인장력을 받게 된다. 도 3에서 설명한 바와 같이, 기판(405) 상에서 벤딩방향과 동일한 방향으로 연장하는 배선이 가장 큰 인장력을 받게 되고, 크랙이 발생할 수 있으며, 크랙이 심하면 단선이 발생할 수 있다. 따라서, 벤딩방향으로 연장하도록 배선을 형성하는 것이 아니라, 벤딩영역(B/A)을 포함하여 배치되는 배선 중 적어도 일부분은 벤딩 방향과 상이한 방향인 사선 방향으로 연장하도록 형성함으로써, 인장력을 최소화하여 크랙 발생을 줄일 수 있다. 배선의 형상을 마름모 형상, 삼각파 형상, 정현파 형상, 사다리꼴 형상 등으로 구성할 수 있으며, 이에 제한되지 않는다. When the first wiring 462 and the second wiring 464 formed in the bending area B/A are bent, they receive a tensile force. As described with reference to FIG. 3 , wires extending in the same direction as the bending direction on the substrate 405 receive the greatest tensile force, and cracks may occur. If the cracks are severe, disconnection may occur. Therefore, instead of forming the wires to extend in the bending direction, at least a portion of the wires disposed including the bending area B/A is formed to extend in an oblique direction, which is a direction different from the bending direction, thereby minimizing cracking force. occurrence can be reduced. The shape of the wiring may be configured in a diamond shape, a triangular wave shape, a sinusoidal wave shape, a trapezoidal shape, or the like, but is not limited thereto.

기판(405) 상에 제1 배선(462)이 배치되고 제1 배선(462) 상에 제1 평탄화층(435)이 배치된다. 제1 평탄화층(435) 상에는 제2 배선(464)이 배치되고, 제2 배선(464) 상에 제2 평탄화층(437)이 배치된다. A first wiring 462 is disposed on the substrate 405 and a first planarization layer 435 is disposed on the first wiring 462 . A second wiring 464 is disposed on the first planarization layer 435 , and a second planarization layer 437 is disposed on the second wiring 464 .

제1 평탄화층(435) 및 제2 평탄화층(437)은 아크릴계 수지 (Acrylic Resin), 에폭시 수지 (Epoxy Resin), 페놀 수지 (Phenolic Resin), 폴리아미드계 수지 (Polyamides Resin), 폴리이미드계 수지 (Polyimides Resin), 불포화 폴리에스테르계 수지 (Unsaturated Polyesters Resin), 폴리페닐렌계 수지 (Polyphenylene Resin), 폴리페닐렌설파이드계 수지 (Polyphenylenesulfides Resin), 및 벤조사이클로부텐 (Benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으며, 이에 제한되지 않는다.The first planarization layer 435 and the second planarization layer 437 may include acrylic resin, epoxy resin, phenolic resin, polyamides resin, or polyimide resin. (Polyimides Resin), Unsaturated Polyesters Resin, Polyphenylene Resin, Polyphenylenesulfides Resin, and Benzocyclobutene. may be, but is not limited thereto.

제2 평탄화층(437) 상에는 마이크로 코팅층(Micro Coating Layer; 466)이 배치된다. 마이크로 코팅층(466)은 벤딩 시에 기판(405) 상에 배치되는 배선부에 인장력이 작용하여 미세 크렉이 발생될 수 있기 때문에, 벤딩되는 위치에 얇은 두께로 레진(Resin)을 코팅하여 배선을 보호하는 역할을 할 수 있다. A micro coating layer 466 is disposed on the second planarization layer 437 . When the micro-coating layer 466 is bent, a tensile force acts on the wiring part disposed on the substrate 405, which may cause micro cracks. can play a role in

도 5a 및 도 5b는 본 명세서의 제1 실시예 및 제2 실시예에 따른 전계발광 표시장치에 포함된 쉴드층 연결구조의 단면도이다. 5A and 5B are cross-sectional views of the shield layer connection structure included in the electroluminescent display device according to the first and second embodiments of the present specification.

도 5a는 쉴드층(510)과 소스전극(524)이 게이트브리지(522)를 거쳐서 전기적으로 연결되는 구조이며, 도 5b는 쉴드층(510)이 소스전극(524)과 직접 연결되는 구조이다. 전계발광 표시장치의 구조나 특성에 따라서 두 구조중 선택적으로 배치할 수 있다. 5A is a structure in which the shield layer 510 and the source electrode 524 are electrically connected via a gate bridge 522, and FIG. 5B is a structure in which the shield layer 510 is directly connected to the source electrode 524. Depending on the structure or characteristics of the electroluminescent display device, one of the two structures may be selectively disposed.

도 5a 및 도 5b 에서 나타내는 전계발광 표시장치의 주요 구성요소들은 도 1 내지 도 4b에서 설명된 주요 구성요소와 실질적으로 동일하거나 유사하며, 중복된 구조에 대해서는 생략하여 표시한다.The main components of the electroluminescent display shown in FIGS. 5A and 5B are substantially the same as or similar to the main components described in FIGS. 1 to 4B , and overlapping structures are omitted.

도 5a를 참조하면, 폴리이미드와 같은 플렉시블한 특성을 가지는 기판(505) 상에 외부로부터 수분 등의 침투를 방지하기 위해서 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 복수층으로 구성되는 제1 버퍼층(512) 및 제2 버퍼층(514)을 차례로 적층하여 배치한다.Referring to FIG. 5A, a substrate 505 having a flexible property such as polyimide is composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx) to prevent penetration of moisture or the like from the outside. The first buffer layer 512 and the second buffer layer 514 are sequentially stacked and disposed.

제1 버퍼층(512) 상에 플렉시블 기판(505)으로부터 발생되는 전하로부터 반도체층(528)이 받는 영향을 최소화하는 쉴드층(510)이 배치된다. 쉴드층(510)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금, 단일층 또는 다중층으로 구성할 수 있다. 쉴드층(510)은 기판(505)과 반도체층(528)의 사이에서 반도체층(528)과 중첩되게 배치한다.A shield layer 510 is disposed on the first buffer layer 512 to minimize an effect on the semiconductor layer 528 from charges generated from the flexible substrate 505 . The shield layer 510 is made of conductive metals such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and neodymium (Nd). It can be composed of a metal material or an alloy thereof, single layer or multilayer. The shield layer 510 is disposed between the substrate 505 and the semiconductor layer 528 to overlap the semiconductor layer 528 .

쉴드층(510) 상에 제2 버퍼층(514)과 반도체층(528)을 순차적으로 적층하여 배치한다.A second buffer layer 514 and a semiconductor layer 528 are sequentially stacked and disposed on the shield layer 510 .

반도체층(528)은 비정질실리콘 또는 비정질실리콘보다 우수한 이동도를 가지는 다결정실리콘, 또는, 이동도와 균일도 특성이 우수한 ZnO 또는 IGZO와 같은 산화물 반도체로 구성할 수 있다.The semiconductor layer 528 may be formed of amorphous silicon, polycrystalline silicon having better mobility than amorphous silicon, or an oxide semiconductor such as ZnO or IGZO having better mobility and uniformity.

반도체층(528)은 p형 또는 n형의 불순물을 포함하는 소스영역와 드레인영역을 포함하고 이들 사이에 채널을 포함하며, 채널과 인접한 소스영역 및 드레인영역 사이에 저농도 도핑영역을 더 포함할 수도 있다. The semiconductor layer 528 includes a source region and a drain region including p-type or n-type impurities, and a channel between them, and may further include a lightly doped region between the source region and the drain region adjacent to the channel. .

반도체층(528) 상에 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 복수층으로 구성된 제1 절연층(531)을 배치한다. A first insulating layer 531 composed of a single layer or a plurality of layers of silicon oxide (SiOx) or silicon nitride (SiNx) is disposed on the semiconductor layer 528 .

제1 절연층(531) 상에 쉴드층(522)과 중첩한 영역에 박막 트랜지스터의 게이트전극과 동일층으로 구성된 게이트브리지(522)를 배치한다. 게이트브리지(522)는 게이트전극과 이격되어 제2 버퍼층(514) 및 제1 절연층(531) 에 형성된 컨택홀을 통해서 쉴드층(510)과 직접 연결된다. 게이트브리지(522)는 연결전극일 수 있다. A gate bridge 522 formed of the same layer as the gate electrode of the thin film transistor is disposed on the first insulating layer 531 and overlapping the shield layer 522 . The gate bridge 522 is spaced apart from the gate electrode and directly connected to the shield layer 510 through contact holes formed in the second buffer layer 514 and the first insulating layer 531 . The gate bridge 522 may be a connection electrode.

게이트전극 및 게이트브리지(522) 상에 소스전극(524)을 절연시키기 위해서 제2 절연층(533)이 배치될 수 있다.A second insulating layer 533 may be disposed on the gate electrode and the gate bridge 522 to insulate the source electrode 524 .

제2 절연층(533) 상에 반도체층(528)과 연결되는 소스전극(524)이 배치된다. A source electrode 524 connected to the semiconductor layer 528 is disposed on the second insulating layer 533 .

소스전극(524)은 외부에서 전달되는 전기신호가 박막 트랜지스터에서 전계발광소자로 전달하는 역할을 하며, 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등이나 이에 대한 합금, 단일층 또는 다중층으로 구성할 수 있다. The source electrode 524 serves to transfer electrical signals transmitted from the outside from the thin film transistor to the electroluminescent device, and is a conductive metal such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), etc., or an alloy thereof, may be composed of a single layer or multiple layers.

소스전극(524)은 제2 절연층(533)에 형성되는 컨택홀을 통해서 게이트브리지(522)와 직접 연결된다. 이를 통해, 소스전극(524)과 쉴드층(510)이 서로 전기적으로 연결되어 쉴드층(510)의 상부에 배치된 반도체층(528)이 플렉시블 기판(505)으로부터 받는 영향을 최소화할 수 있다.The source electrode 524 is directly connected to the gate bridge 522 through a contact hole formed in the second insulating layer 533 . Through this, since the source electrode 524 and the shield layer 510 are electrically connected to each other, the influence of the semiconductor layer 528 disposed on the shield layer 510 from the flexible substrate 505 can be minimized.

소스전극(524) 상에 평탄화층(535)을 형성하며, 평탄화층(535) 상의 전계발광 표시장치의 다른 주요 구성요소들은 도 4a 내지 도 4b에서 설명된 주요 구성요소와 실질적으로 동일하거나 유사하다. A planarization layer 535 is formed on the source electrode 524, and other main components of the electroluminescent display on the planarization layer 535 are substantially the same as or similar to the main components described in FIGS. 4A to 4B. .

도 5b를 참조하면, 폴리이미드와 같은 플렉시블한 특성을 가지는 기판(505) 상에 외부로부터 수분 등의 침투를 방지하기 위해서 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 복수층으로 구성될 수 있는 제1 버퍼층(512) 및 제2 버퍼층(514)이 차례로 적층하여 배치될 수 있다. 그리고, 전계발광 표시장치의 구조나 특성에 따라 버퍼층은 생략될 수 있다.Referring to FIG. 5B, a substrate 505 having a flexible property such as polyimide is composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx) to prevent penetration of moisture or the like from the outside. A first buffer layer 512 and a second buffer layer 514 which may be may be sequentially stacked and disposed. Also, the buffer layer may be omitted depending on the structure or characteristics of the electroluminescent display device.

제1 버퍼층(512) 상에 플렉시블 기판(505) 으로부터 발생되는 전하로부터 반도체층(528)이 받는 영향을 최소화하는 쉴드층(510)이 배치된다. 쉴드층(510)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금, 단일층 또는 다중층으로 구성할 수 있다. 쉴드층(510)은 기판(505)과 반도체층(528)의 사이에서 반도체층(528)과 중첩되게 배치한다.A shield layer 510 is disposed on the first buffer layer 512 to minimize an effect on the semiconductor layer 528 from charges generated from the flexible substrate 505 . The shield layer 510 is made of conductive metal such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), etc. It can be composed of a metal material or an alloy thereof, single layer or multilayer. The shield layer 510 is disposed to overlap the semiconductor layer 528 between the substrate 505 and the semiconductor layer 528 .

쉴드층(510) 상에 제2 버퍼층(514)과 비정질실리콘 또는 비정질 실리콘보다 우수한 이동도를 가지는 다결정실리콘 또는 이동도와 균일도 특성이 우수한 ZnO 또는 IGZO와 같은 산화물 반도체로 구성할 수 있는 반도체층(528)을 순차적으로 적층하여 배치한다.On the shield layer 510, the second buffer layer 514 and a semiconductor layer (528) that can be composed of amorphous silicon or polysilicon having better mobility than amorphous silicon or an oxide semiconductor such as ZnO or IGZO having excellent mobility and uniformity characteristics. ) are sequentially stacked and arranged.

반도체층(528)은 p형 또는 n형의 불순물을 포함하는 소스영역과 드레인영역을 포함하고 이들 사이에 채널을 포함하며, 채널과 인접한 소스영역 및 드레인영역 사이에 저농도 도핑영역을 더 포함할 수도 있다. The semiconductor layer 528 includes a source region and a drain region containing p-type or n-type impurities and includes a channel between them, and may further include a lightly doped region between the source region and the drain region adjacent to the channel. there is.

반도체층(528) 상에 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 복수층으로 구성된 제1 절연층(531) 및 제2 절연층(533)을 순차적으로 배치한다. A first insulating layer 531 and a second insulating layer 533 composed of a single layer or a plurality of layers of silicon oxide (SiOx) or silicon nitride (SiNx) are sequentially disposed on the semiconductor layer 528 .

제2 절연층(533) 상에 반도체층(528)과 연결되며, 외부에서 전달되는 전기신호가 박막 트랜지스터에서 전계발광소자로 전달하는 역할을 하는 소스전극(524)이 배치된다. On the second insulating layer 533, a source electrode 524 connected to the semiconductor layer 528 and serving to transfer electrical signals from the thin film transistor to the light emitting device is disposed.

소스전극(524)은 제2 버퍼층(514), 반도체층(528), 제1 절연층(531) 및 제2 절연층(533)을 일괄로 관통하는 컨택홀을 통해서 반도체층(528)과 연결되면서 동시에 쉴드층(510)과 연결된다. 이를 통해, 소스전극(324)과 쉴드층(510)이 서로 전기적으로 연결되어 쉴드층(510)의 상부에 배치된 반도체층(528)이 플렉시블 기판(505)으로부터 받는 영향을 최소화 할 수 있다.The source electrode 524 is connected to the semiconductor layer 528 through a contact hole passing through the second buffer layer 514, the semiconductor layer 528, the first insulating layer 531, and the second insulating layer 533 collectively. while being connected to the shield layer 510 at the same time. Through this, since the source electrode 324 and the shield layer 510 are electrically connected to each other, the influence of the semiconductor layer 528 disposed on the shield layer 510 from the flexible substrate 505 can be minimized.

소스전극(524) 상에 평탄화층(535)을 형성하며, 평탄화층(535) 상의 전계발광 표시장치의 다른 주요 구성요소들은 도 4a 내지 도 4b에서 설명된 주요 구성요소와 실질적으로 동일하거나 유사하다. A planarization layer 535 is formed on the source electrode 524, and other main components of the electroluminescent display on the planarization layer 535 are substantially the same as or similar to the main components described in FIGS. 4A to 4B. .

도 6a 내지 도 6d는 본 명세서의 제2 실시예에 따른 전계발광 표시장치에 포함된 쉴드층 연결구조의 제조공정이다.6A to 6D are manufacturing processes of a shield layer connection structure included in an electroluminescent display device according to a second embodiment of the present specification.

도 6a 내지 도 6c 에서 나타내는 플렉시블 전계발광 표시장치의 주요 구성요소들은 도 1 내지 도 5b에서 설명된 주요 구성요소와 실질적으로 동일하거나 유사하며, 중복되는 구성요소는 생략하여 표시한다. The main components of the flexible electroluminescent display shown in FIGS. 6A to 6C are substantially the same as or similar to the main components described in FIGS. 1 to 5B , and overlapping components are omitted.

도 6a를 참조하면, 기판(605) 상에 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 복수층으로 제1 버퍼층(612)을 증착하고, 금속층을 증착한다. 증착된 금속층 상에서 마스크을 배치하고 패터닝하여 쉴드층(610)을 형성한다. 그리고, 쉴드층(610)은 상부에 배치되는 반도체층(528)과 중첩이 되도록 한다. Referring to FIG. 6A , a first buffer layer 612 is deposited as a single layer or a plurality of layers of silicon oxide (SiOx) or silicon nitride (SiNx) on a substrate 605 and a metal layer is deposited. A mask is placed on the deposited metal layer and patterned to form the shield layer 610 . And, the shield layer 610 is overlapped with the semiconductor layer 528 disposed thereon.

도 6b를 참조하면, 쉴드층(610) 상에 제2 버퍼층(614)을 증착하고, 제2 버퍼층(614) 상에 반도체물질을 증착하고, 마스크로 패터닝하여 반도체층(628)을 형성한다.Referring to FIG. 6B , a second buffer layer 614 is deposited on the shield layer 610 , a semiconductor material is deposited on the second buffer layer 614 , and patterned using a mask to form a semiconductor layer 628 .

도 6c를 참조하면, 반도체층(628) 상에 제1 절연층(631)을 증착한다. 도 5a 및 도 5b에서 설명한 것처럼 본 명세서의 제1 실시예에 따른 전계발광 표시장치에서는 게이트브리지와 쉴드층을 연결하기 위해서 제2 버퍼층(614) 및 제1 절연층(631)를 관통하는 별도의 컨택홀이 형성되지만, 본 명세서의 제2 실시예에 따른 전계발광 표시장치에서는 제2 버퍼층(614) 및 제1 절연층(631)을 관통하는 별도의 컨택홀이 형성되지 않기 때문에, 제조공정을 단순화할 수 있는 효과가 있다. Referring to FIG. 6C , a first insulating layer 631 is deposited on the semiconductor layer 628 . As described in FIGS. 5A and 5B , in the electroluminescent display device according to the first embodiment of the present specification, a separate layer penetrating the second buffer layer 614 and the first insulating layer 631 is provided to connect the gate bridge and the shield layer. Although contact holes are formed, in the electroluminescent display device according to the second embodiment of the present specification, since separate contact holes penetrating the second buffer layer 614 and the first insulating layer 631 are not formed, the manufacturing process is reduced. There is a simplification effect.

제1 절연층(631) 상에 상에 제2 절연층(633)이 증착되고, 마스크를 사용하여 제1 절연층(631), 제2 절연층(633), 반도체층(628) 및 제2 버퍼층(614)을 관통하여 쉴드층(610)의 상부가 노출이 되는 컨택홀을 형성한다.A second insulating layer 633 is deposited on the first insulating layer 631, and the first insulating layer 631, the second insulating layer 633, the semiconductor layer 628 and the second insulating layer 633 are deposited using a mask. A contact hole through which an upper portion of the shield layer 610 is exposed is formed through the buffer layer 614 .

도 6d를 참조하면, 제2절연층(633) 상에 도전성 금속층을 증착하고 마스크로 패터닝하여 소스전극(624)을 형성하고, 컨택홀을 통해서 반도체층(628)과 연결되면서 동시에 쉴드층(610)과 직접 연결하여, 쉴드층(610)의 상부에 배치된 반도체층(618)이 기판(605)의 전하로부터 받는 영향을 최소화할 수 있다.Referring to FIG. 6D, a conductive metal layer is deposited on the second insulating layer 633 and patterned with a mask to form a source electrode 624, and is connected to the semiconductor layer 628 through a contact hole while simultaneously shielding the shield layer 610. ), the influence of the semiconductor layer 618 disposed on the shield layer 610 from the charge of the substrate 605 can be minimized.

소스전극(624) 상에 상의 전계발광 표시장치의 다른 주요 구성요소들에 대한 제조공정들은 도 4a 내지 도 5b에서 설명된 주요 구성요소와 실질적으로 동일하거나 유사하며, 생략하여 표시한다. Manufacturing processes for other main components of the electroluminescent display on the source electrode 624 are substantially the same as or similar to those of the main components described in FIGS. 4A to 5B and are omitted.

도 7는 본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 벤딩영역 단면도이다. 7 is a cross-sectional view of a bending area of a flexible electroluminescent display device according to an embodiment of the present specification.

도 7를 참조하면, 플렉시블 기판(710) 상에 배리어필름(720)이 배치된다. 배리어필름(720)은 플렉시블 전계발광 표시장치(700)의 다양한 구성 요소를 보호하기 위한 구성으로서, 플렉시블 전계발광 표시장치(700)의 적어도 표시영역(A/A)에 대응하도록 배치될 수 있다. Referring to FIG. 7 , a barrier film 720 is disposed on a flexible substrate 710 . The barrier film 720 is a component for protecting various components of the flexible electroluminescent display device 700 and may be disposed to correspond to at least the display area A/A of the flexible electroluminescent display device 700 .

예를 들면, 배리어필름(720)은 접착성을 갖는 물질이 포함되어 구성될 수 있으며, 접착성을 갖는 물질은 열 경화형 또는 자연 경화형의 접착제일 수 있으며, PSA(Pressure Sensitive Aadhesive)와 같은 물질로 구성될 수 있어서 배리어필름(720) 상의 편광판(730)을 고정시키는 역할을 할 수 있다.For example, the barrier film 720 may include a material having adhesiveness, and the material having adhesiveness may be a heat curing type or a natural curing type adhesive, and may be made of a material such as PSA (Pressure Sensitive Aadhesive). It can be configured so that it can serve to fix the polarizer 730 on the barrier film 720 .

배리어필름(720) 상에 배치되는 편광판(730)은 표시영역(A/A) 상에서 외부 광의 반사를 억제한다. 표시장치(700)가 외부에서 사용되는 경우, 외부 자연 광이 유입되어 전계발광소자의 애노드에 포함된 반사판에 의해 반사되거나, 유기 발광소자 하부에 배치된 금속으로 구성된 전극에 의해 반사될 수 있다. 이와 같이 반사된 광들에 의해 표시장치(700)의 영상이 잘 시인되지 않을 수 있다. 편광판(730)은 외부에서 유입된 광을 특정 방향으로 편광하며, 반사된 광이 다시 표시장치(700)의 외부로 방출되지 못하게 한다. 편광판(730)은 표시영역(A/A) 상에 배치될 수 있으나, 이에 한정되지 않는다. The polarizer 730 disposed on the barrier film 720 suppresses reflection of external light on the display area A/A. When the display device 700 is used outside, external natural light may be introduced and reflected by a reflector included in an anode of the electroluminescent device or reflected by a metal electrode disposed under the organic light emitting device. The image of the display device 700 may not be well recognized due to the reflected light. The polarizer 730 polarizes light introduced from the outside in a specific direction and prevents the reflected light from being emitted to the outside of the display device 700 again. The polarizer 730 may be disposed on the display area A/A, but is not limited thereto.

편광판(730)은 편광자 및 이를 보호하는 보호필름으로 구성된 편광판일 수도 있고, 플렉서블리티를 위하여 편광물질을 코팅하는 방식으로 형성할 수도 있다. The polarizing plate 730 may be a polarizing plate composed of a polarizer and a protective film protecting the polarizer, or may be formed by coating a polarizing material for flexibility.

편광판(730) 상에 접착층을 배치하여 표시장치(700)의 외관을 보호하는 커버 글라스(Cover Glass, CG)를 접착하여 배치할 수도 있다. An adhesive layer may be disposed on the polarizer 730 to protect the appearance of the display device 700 by bonding a cover glass (CG).

플렉시블 기판(710) 하부에는 백플레이트(740)가 배치된다. 플렉시블 기판(710)이 폴리이미드와 같은 플라스틱 물질로 이루어지는 경우, 플렉시블 기판(710) 하부에 유리로 이루어지는 지지기판이 배치된 상황에서 플렉시블 전계발광 표시장치(700) 제조공정이 진행되고, 제조공정이 완료된 후 지지기판이 분리되어 릴리즈될 수 있다. A back plate 740 is disposed below the flexible substrate 710 . When the flexible substrate 710 is made of a plastic material such as polyimide, the manufacturing process of the flexible electroluminescent display device 700 proceeds in a situation where a support substrate made of glass is disposed under the flexible substrate 710, and the manufacturing process After completion, the support substrate can be separated and released.

지지기판이 릴리즈된 이후에도 플렉시블 기판(710)을 지지하기 위한 구성요소가 필요하므로, 플렉시블 기판(505)을 지지하기 위한 백플레이트(740)가 플렉시블 기판(710)의 하부에 배치될 수 있다. 백플레이트(740)는 벤딩 영역(B/A)을 제외한 플렉시블 기판(505)의 다른 영역에서 벤딩영역(B/A)에 인접하도록 배치될 수 있다. Since a component for supporting the flexible substrate 710 is required even after the support substrate is released, a back plate 740 for supporting the flexible substrate 505 may be disposed under the flexible substrate 710 . The back plate 740 may be disposed adjacent to the bending area B/A in other areas of the flexible substrate 505 excluding the bending area B/A.

백플레이트(740)는 폴리이미드, 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 폴리머들, 이들 폴리머들의 조합 등으로 형성된 플라스틱 박막으로 이루어질 수 있다.The back plate 740 may be formed of a plastic thin film formed of polyimide, polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polymers, combinations of these polymers, or the like.

두 개의 백플레이트들(740) 사이에는 지지부재(770)가 배치되고, 지지 부재(770)는 접착층(760)에 의해 백플레이트(740)와 접착될 수 있다. 지지 부재(570)는 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 폴리머들, 이들 폴리머들의 조합 등과 같은 플라스틱 재료로 형성될 수 있다. 이러한 플라스틱 재료들로 형성된 지지부재(770)의 강도는 지지부재(770)의 두께 및 강도를 증가시키기 위한 첨가제들을 첨가하는 것에 의해 제어될 수도 있다. 그리고, 지지부재(770)는 유리, 세라믹, 금속 또는 다른 강성이 있는(Rigid) 재료들 또는 전술한 재료들의 조합들로 형성될 수도 있다.A support member 770 may be disposed between the two back plates 740 , and the support member 770 may be adhered to the back plate 740 by an adhesive layer 760 . The support member 570 may be formed of a plastic material such as polycarbonate (PC), polyimide (PI), polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polymers, combinations of these polymers, and the like. The strength of the support member 770 formed of these plastic materials may be controlled by adding additives to increase the thickness and strength of the support member 770 . Also, the support member 770 may be formed of glass, ceramic, metal, or other rigid materials or combinations of the foregoing materials.

플렉시블 기판(710)의 벤딩영역(B/A) 상에는 마이크로 코팅층 (Micro Coating Layer; 750)이 배치된다. 마이크로 코팅층(750)은 배리어필름(720)의 일 측을 덮도록 형성될 수도 있다. A micro coating layer 750 is disposed on the bending area B/A of the flexible substrate 710 . The micro-coating layer 750 may be formed to cover one side of the barrier film 720 .

마이크로 코팅층(750)은 벤딩 시에 플렉시블 기판(710) 상에 배치되는 배선부에 인장력이 작용하여 미세 크렉이 발생될 수 있기 때문에, 레진(Resin)을 벤딩되는 위치에 얇은 두께로 코팅하여 배선을 보호하는 역할을 할 수 있다. When the micro-coating layer 750 is bent, a tensile force acts on the wiring part disposed on the flexible substrate 710 and micro-cracks may occur. can play a protective role.

마이크로 코팅층(750)은 벤딩영역(B/A)의 중립면을 조절할 수 있다. 중립면은 구조물이 벤딩되는 경우, 구조물에 인가되는 압축력(Compressive Force)과 인장력(Tensile Force)이 서로 상쇄되어 응력을 받지 않는 가상의 면을 의미한다. 2개 이상의 구조물이 적층되어 있는 경우, 구조물들 사이에 가상의 중립면이 형성될 수 있다. 구조물 전체가 일 방향으로 벤딩하는 경우, 중립면을 기준으로 벤딩 방향에 배치되는 구조물들은 벤딩에 의해 압축되게 되므로 압축력을 받는다. 이와 반대로 중립면을 기준으로 벤딩 방향과 반대 방향에 배치되는 구조물들은 벤딩에 의해 늘어나게 되므로 인장력을 받는다. 이때, 일반적으로 구조물들은 동일한 압축력과 인장력 중 인장력을 받는 경우에 더 취약하므로, 인장력을 받을 때 크랙이 발생할 확률이 더 높다.The micro-coating layer 750 may adjust the neutral plane of the bending area B/A. The neutral plane means a virtual plane that does not receive stress because compressive force and tensile force applied to the structure cancel each other when the structure is bent. When two or more structures are stacked, a virtual neutral plane may be formed between the structures. When the entire structure is bent in one direction, the structures disposed in the bending direction based on the neutral plane are compressed by the bending and thus receive a compressive force. Conversely, structures arranged in the direction opposite to the bending direction based on the neutral plane are elongated by bending and thus receive a tensile force. At this time, since structures are generally more vulnerable when subjected to tensile force among the same compressive force and tensile force, cracks are more likely to occur when subjected to tensile force.

중립면을 기준으로 하부에 배치되는 플렉시블 기판(710)은 압축되므로 압축력을 받고, 상부에 배치되는 배선들은 인장력을 받을 수 있고, 이에 따라 인장력에 의하여 크랙이 발생할 수 있다. 따라서, 배선이 받는 인장력을 최소화하기 위해서는 중립면 상에 위치시킬 수 있다.Since the flexible substrate 710 disposed below the neutral plane is compressed, it may receive a compressive force, and wires disposed above may receive a tensile force, and thus cracks may occur due to the tensile force. Therefore, in order to minimize the tensile force applied to the wiring, it can be located on the neutral plane.

마이크로 코팅층(750)을 벤딩 영역(B/A) 상에 배치시킴으로써, 중립면을 상부 방향으로 상승시킬 수 있으며, 중립면이 배선과 동일한 위치에 형성하거나 중립면보다 높은 위치에 위치하여 벤딩 시 응력을 받지 않거나 압축력을 받게 되어 크랙 발생을 억제할 수 있다.By disposing the micro-coating layer 750 on the bending area B/A, the neutral plane can be raised upward, and the neutral plane is formed at the same position as the wiring or located higher than the neutral plane to reduce stress during bending. Crack generation can be suppressed by being subjected to compressive force.

마이크로 코팅층(750)은 레진으로 구성될 수 있으며, 아크릴계 물질이나 우레탄 아크릴레이트로 구성될 수 있지만 이에 한정되는 것은 아니다.The micro-coating layer 750 may be made of resin, but may be made of acrylic material or urethane acrylate, but is not limited thereto.

플렉시블 기판(710)의 끝단에 절연필름(780)이 연결된다. 절연필름(780) 상에는 표시영역(A/A)에 배치된 화소로 신호를 전달하기 위한 다양한 배선이 형성된다. 절연필름(780)은 휘어질 수 있도록 플렉서빌리티를 갖는 재료로 형성된다. 절연필름(780)에는 구동소자가 장착될 수 있으며, 절연필름(780)과 함께 칩 온 필름(Chip on Film; COF)과 같은 구동 패키지(Package)를 형성하며, 절연필름(780) 상에 형성된 배선에 연결되어 구동 신호 및 데이터를 표시영역(A/A)에 배치된 화소에 제공한다.An insulating film 780 is connected to an end of the flexible substrate 710 . Various wires are formed on the insulating film 780 to transmit signals to pixels disposed in the display area A/A. The insulating film 780 is formed of a material having flexibility so as to be bendable. A driving element may be mounted on the insulating film 780, and together with the insulating film 780, a driving package such as a chip on film (COF) is formed and formed on the insulating film 780. It is connected to the wire to provide driving signals and data to the pixels disposed in the display area A/A.

절연필름(780)과 연결되는 회로기판은 외부로부터 영상신호를 입력받아 표시영역(A/A)에 배치된 화소에 에 다양한 신호를 인가할 수 있으며, 인쇄 회로 기판(Printed Circuit Board)일 수 있다.The circuit board connected to the insulating film 780 may receive an image signal from the outside and apply various signals to the pixels disposed in the display area A/A, and may be a printed circuit board. .

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치는 플렉시블 기판 상에 있는 쉴드층, 쉴드층 상에 있는 버퍼층, 버퍼층 상에 있는 박막 트랜지스터, 및 박막 트랜지스터 상에 있는 전계발광소자를 포함하며, 쉴드층과 박막 트랜지스터는 중첩영역을 가지며, 중첩영역에서 박막트랜지스터와 쉴드층이 연결된다.A flexible electroluminescent display device according to an embodiment of the present specification includes a shield layer on a flexible substrate, a buffer layer on the shield layer, a thin film transistor on the buffer layer, and an electroluminescent device on the thin film transistor. The thin film transistor and the thin film transistor have an overlapping region, and the thin film transistor and the shield layer are connected in the overlapping region.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 박막트랜지스터는 쉴드층과 컨택홀을 통해서 연결된다.The thin film transistor of the flexible electroluminescent display device according to the exemplary embodiment of the present specification is connected to the shield layer through a contact hole.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 박막트랜지스터는 기판 상에 있는 반도체층, 반도체층 상에 있는 제1절연층, 제1절연층 상에 있는 게이트전극, 게이트전극 상에 있는 제2절연층, 제2절연층 상에 있는 드레인전극 및 소스전극을 포함한다.A thin film transistor of a flexible electroluminescent display device according to an embodiment of the present specification includes a semiconductor layer on a substrate, a first insulating layer on the semiconductor layer, a gate electrode on the first insulating layer, and a second insulating layer on the gate electrode. It includes an insulating layer, a drain electrode and a source electrode on the second insulating layer.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 컨택홀은 버퍼층, 제1 절연층, 제2 절연층 및 반도체층을 관통하며, 소스전극과 쉴드층은 연결된다.The contact hole of the flexible electroluminescent display device according to the exemplary embodiment of the present specification passes through the buffer layer, the first insulating layer, the second insulating layer, and the semiconductor layer, and the source electrode and the shield layer are connected.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 컨택홀은 버퍼층 및 제1 절연층을 관통하며, 게이트전극과 동일층에 있는 연결전극은 쉴드층과 연결된다.The contact hole of the flexible electroluminescent display device according to the exemplary embodiment of the present specification passes through the buffer layer and the first insulating layer, and the connection electrode on the same layer as the gate electrode is connected to the shield layer.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 연결전극은 소스전극과 직접 연결된다.The connection electrode of the flexible electroluminescent display device according to the embodiment of the present specification is directly connected to the source electrode.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 반도체층은 불순물이 도핑된 영역을 포함한다.A semiconductor layer of a flexible electroluminescent display device according to an embodiment of the present specification includes a region doped with impurities.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 하나이다.The impurity of the flexible electroluminescent display device according to the exemplary embodiment of the present specification is one of boron (B), aluminum (Al), gallium (Ga), and indium (In).

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 불순물은 인(P), 비소(As) 및 안티몬(Sb) 중 하나이다.The impurity of the flexible electroluminescent display device according to the exemplary embodiment of the present specification is one of phosphorus (P), arsenic (As), and antimony (Sb).

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 반도체층은 산화물 반도체층 또는 폴리실리콘 반도체층 중 하나이다.A semiconductor layer of a flexible electroluminescent display device according to an embodiment of the present specification is one of an oxide semiconductor layer and a polysilicon semiconductor layer.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 소스전극, 드레인전극 및 게이트전극 중 적어도 하나는 복수의 금속층으로 구성된다.At least one of the source electrode, the drain electrode, and the gate electrode of the flexible electroluminescent display device according to the exemplary embodiment of the present specification is composed of a plurality of metal layers.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치는 플렉시블 기판 상에 쉴드층을 형성하는 단계, 쉴드층 상에 버퍼층을 형성하는 단계, 버퍼층 상에 반도체층, 게이트전극, 소스전극, 및 드레인전극을 포함하는 박막 트랜지스터를 형성하는 단계, 박막 트랜지스터 상에 전계발광소자를 형성하는 단계, 및 쉴드층과 박막 트랜지스터는 중첩영역을 가지며, 중첩영역에서 박막트랜지스터와 쉴드층을 연결하는 단계를 포함하여 제조한다.A flexible electroluminescent display device according to an embodiment of the present specification includes forming a shield layer on a flexible substrate, forming a buffer layer on the shield layer, and forming a semiconductor layer, a gate electrode, a source electrode, and a drain electrode on the buffer layer. Forming a thin film transistor comprising a thin film transistor, forming an electroluminescent device on the thin film transistor, and the shield layer and the thin film transistor have an overlapping area, and the thin film transistor and the shield layer are connected in the overlapping area. .

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 박막트랜지스터는 버퍼층 상에 반도체층을 형성하는 단계, 반도체층 상에 제1절연층을 형성하는 단계, 제1절연층 상에 게이트전극을 형성하는 단계, 게이트전극 상에 제2절연층을 형성하는 단계, 및 제2절연층 상에 드레인전극 및 소스전극을 형성하는 단계를 포함하여 제조한다.The thin film transistor of the flexible electroluminescent display device according to an embodiment of the present specification includes forming a semiconductor layer on a buffer layer, forming a first insulating layer on the semiconductor layer, and forming a gate electrode on the first insulating layer. It is manufactured by including steps of forming a second insulating layer on the gate electrode, and forming a drain electrode and a source electrode on the second insulating layer.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치는 버퍼층, 반도체층, 제1 절연층, 및 제2 절연층을 일괄로 관통하는 컨택홀을 형성하는 단계를 포함하며, 컨택홀을 통하여 소스전극과 쉴드층은 직접 연결되도록 제조한다.A flexible electroluminescent display device according to an embodiment of the present specification includes forming contact holes passing through a buffer layer, a semiconductor layer, a first insulating layer, and a second insulating layer at once, and connecting a source electrode and a contact hole through the contact hole. The shield layer is prepared to be directly connected.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치는 버퍼층, 및 제1 절연층을 일괄로 관통하는 컨택홀을 형성하는 단계, 및 게이트전극과 동일층의 연결전극을 형성하는 단계를 포함하며, 컨택홀을 통하여 연결전극과 쉴드층이 연결되도록 제조한다.A flexible electroluminescent display device according to an embodiment of the present specification includes forming a contact hole passing through a buffer layer and a first insulating layer, and forming a connection electrode on the same layer as a gate electrode. It is manufactured so that the connection electrode and the shield layer are connected through the hole.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 제2 절연층을 관통하는 컨택홀을 형성하는 단계를 포함하며, 컨택홀을 통하여 연결전극과 소스전극이 연결되도록 제조한다.A step of forming a contact hole penetrating the second insulating layer of the flexible electroluminescent display device according to the embodiment of the present specification is prepared so that the connection electrode and the source electrode are connected through the contact hole.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 반도체층에 불순물을 도핑하는 단계를 더 포함하여 제조한다.A step of doping impurity into the semiconductor layer of the flexible electroluminescent display device according to the embodiment of the present specification is further included.

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중 하나로 제조한다.The impurity of the flexible electroluminescent display device according to the exemplary embodiment of the present specification is made of one of boron (B), aluminum (Al), gallium (Ga), and indium (In).

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 불순물은 인(P), 비소(As) 및 안티몬(Sb) 중 하나로 제조한다.The impurity of the flexible electroluminescent display device according to the exemplary embodiment of the present specification is made of one of phosphorus (P), arsenic (As), and antimony (Sb).

본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 소스전극, 드레인전극 및 게이트전극 중 적어도 하나는 복수의 금속층으로 이루어지도록 제조한다.At least one of the source electrode, the drain electrode, and the gate electrode of the flexible electroluminescent display device according to the exemplary embodiment of the present specification is manufactured to include a plurality of metal layers.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and may be variously modified and implemented without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but to explain, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed according to the claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100, 200, 300, 400, 700: 전계발광 표시장치
110: 영상처리부
120: 타이밍 컨트롤러
130: 데이터드라이버
140: 게이트드라이버
150: 표시패널
160: 화소
220: 게이트라인
230: 데이터라인
240: 스위칭트랜지스터
250: 구동트랜지스터
260: 보상회로
270, 440: 발광소자
310, 405, 505, 605, 710: 기판
370: 회로배선
390: 게이트구동부 395: 패드
410, 510, 610: 쉴드층
412, 512, 612: 제1 버퍼층
414, 514, 614: 제2 버퍼층
420: 박막트랜지스터
422: 게이트전극
424, 524, 624: 소스전극
426: 드레인전극
428, 528, 628: 반도체층
431, 531, 631: 제1 절연층
433, 533, 633: 제2 절연층
435: 제1 평탄화층
437: 제2 평탄화층
442: 애노드
444: 발광부
446: 캐소드
450: 뱅크
452: 스페이서
460: 봉지부
462: 제1 배선
464: 제2 배선
466, 750: 마이크로 코팅층
522: 게이트브리지
535: 평탄화층
720: 배리어 필름
730: 편광판
740: 백플레이트
760: 접착층
770: 지지부재
780: 회로기판
A/A: 표시영역
N/A: 비표시영역
B/A: 벤딩영역
S/L: 스캔라인
C/H: 컨택홀
100, 200, 300, 400, 700: electroluminescence display
110: image processing unit
120: timing controller
130: data driver
140: gate driver
150: display panel
160: pixels
220: gate line
230: data line
240: switching transistor
250: drive transistor
260: compensation circuit
270, 440: light emitting element
310, 405, 505, 605, 710: substrate
370: circuit wiring
390: gate driving unit 395: pad
410, 510, 610: shield layer
412, 512, 612: first buffer layer
414, 514, 614: second buffer layer
420: thin film transistor
422: gate electrode
424, 524, 624: source electrode
426: drain electrode
428, 528, 628: semiconductor layer
431, 531, 631: first insulating layer
433, 533, 633: second insulating layer
435: first planarization layer
437: second planarization layer
442 anode
444: light emitting part
446 cathode
450: bank
452 spacer
460: encapsulation
462 first wiring
464 second wire
466, 750: micro coating layer
522: gate bridge
535: planarization layer
720: barrier film
730: polarizer
740: back plate
760: adhesive layer
770: support member
780: circuit board
A/A: display area
N/A: non-display area
B/A: bending area
S/L: scanline
C/H: contact hole

Claims (13)

표시영역 및 비표시영역을 포함하며, 상기 비표시영역의 일부를 벤딩 방향으로 구부려 벤딩영역을 형성하는 플렉시블 기판;
상기 플렉시블 기판 상에 있는 쉴드층;
상기 쉴드층 상에 있는 버퍼층;
상기 버퍼층 상에 배치되는 박막 트랜지스터;
상기 박막 트랜지스터 상의 제1 평탄화층;
상기 제1 평탄화층 상에 배치되며, 상기 박막 트랜지스터와 전기적으로 접속하는 중간전극;
상기 중간전극 상의 제2 평탄화층;
상기 제2 평탄화층 상에 배치되는 전계발광소자; 및
상기 벤딩영역의 상기 버퍼층 상에 있는 회로배선을 포함하며,
상기 벤딩영역에 상기 제1 평탄화층 및 상기 제2 평탄화층이 배치되는, 플렉시블 전계발광 표시장치.
a flexible substrate including a display area and a non-display area, and forming a bending area by bending a portion of the non-display area in a bending direction;
a shield layer on the flexible substrate;
a buffer layer on the shield layer;
a thin film transistor disposed on the buffer layer;
a first planarization layer on the thin film transistor;
an intermediate electrode disposed on the first planarization layer and electrically connected to the thin film transistor;
a second planarization layer on the intermediate electrode;
an electroluminescent device disposed on the second planarization layer; and
a circuit wiring on the buffer layer in the bending region;
The flexible electroluminescent display device, wherein the first planarization layer and the second planarization layer are disposed in the bending region.
제1 항에 있어서,
상기 회로 배선은 상기 제2 평탄화층 상에 있는 제2 배선을 더 포함하는, 플렉시블 전계발광 표시장치.
According to claim 1,
wherein the circuit wiring further includes a second wiring on the second planarization layer.
제2 항에 있어서,
상기 제2 배선은 상기 중간전극과 동일한 층에 동일한 물질로 구성되는, 플렉시블 전계발광 표시장치.
According to claim 2,
The second wire is formed of the same material on the same layer as the intermediate electrode.
제2 항에 있어서,
상기 회로배선은 제1 배선을 더 포함하고,
상기 제1 배선은 상기 제2 배선 아래에 배치되고,
상기 제1 배선은 상기 제2 배선과 중첩되지 않도록 배치되는, 플렉시블 전계발광 표시장치.
According to claim 2,
The circuit wiring further includes a first wiring,
The first wire is disposed under the second wire,
The first wire is disposed so as not to overlap with the second wire, the flexible electroluminescent display device.
제1 항에 있어서,
상기 플렉시블 기판 아래에 배치되는 백플레이트, 지지 부재 및 접착층을 더 포함하는, 플렉시블 전계발광 표시장치.
According to claim 1,
A flexible electroluminescent display device further comprising a back plate, a support member, and an adhesive layer disposed under the flexible substrate.
제5 항에 있어서,
상기 벤딩영역 쪽의 상기 백플레이트, 상기 지지 부재 및 상기 접착층의 끝단은 일치하는, 플렉시블 전계발광 표시장치.
According to claim 5,
The flexible electroluminescent display device of claim 1 , wherein ends of the back plate, the support member, and the adhesive layer on the side of the bending area coincide with each other.
제1 항에 있어서,
상기 플렉시블 기판 상에 배치되는 베리어 필름; 및
상기 벤딩영역 상에 배치되는 마이크로 코팅층을 더 포함하며,
상기 마이크로 코팅층은 상기 비표시영역의 일부로 연장되어 상기 베리어 필름의 일 측을 덮도록 배치되는, 플렉시블 전계발광 표시장치.
According to claim 1,
a barrier film disposed on the flexible substrate; and
Further comprising a micro coating layer disposed on the bending area,
The micro-coating layer extends to a part of the non-display area and is disposed to cover one side of the barrier film.
제7 항에 있어서,
상기 벤딩 방향으로 구부러진 상기 플렉시블 기판의 끝단에 연결되는 절연필름을 더 포함하며,
상기 마이크로 코팅층은 상기 절연필름의 일측을 덮도록 배치되는, 플렉시블 전계발광 표시장치.
According to claim 7,
Further comprising an insulating film connected to an end of the flexible substrate bent in the bending direction,
The micro-coating layer is disposed to cover one side of the insulating film, the flexible electroluminescent display device.
제1 항에 있어서,
상기 박막 트랜지스터는 상기 쉴드층과 컨택홀을 통해서 전기적으로 접속하는, 플렉시블 전계발광 표시장치.
According to claim 1,
The thin film transistor is electrically connected to the shield layer through a contact hole.
제1 항에 있어서,
상기 벤딩영역에 배치되는 상기 회로배선의 일부는 상기 벤딩 방향과 상이한 사선 방향으로 연장하는, 플렉시블 전계발광 표시장치.
According to claim 1,
A portion of the circuit wiring disposed in the bending area extends in an oblique direction different from the bending direction.
제1 항에 있어서,
상기 쉴드층 상에 상기 쉴드층과 중첩되도록 배치되는 반도체층을 더 포함하는, 플렉시블 전계발광 표시장치.
According to claim 1,
The flexible electroluminescent display device further comprises a semiconductor layer disposed on the shield layer to overlap the shield layer.
제11 항에 있어서,
상기 반도체층 상에 배치되며, 상기 반도체층을 관통하여 상기 쉴드층과 전기적으로 접속하는 소스전극 및 상기 전계발광소자의 애노드와 전기적으로 접속하는 드레인전극을 더 포함하는, 플렉시블 전계발광 표시장치.
According to claim 11,
and a source electrode disposed on the semiconductor layer and electrically connected to the shield layer through the semiconductor layer, and a drain electrode electrically connected to the anode of the electroluminescent device.
제11 항에 있어서,
상기 반도체층은 산화물 반도체층 또는 폴리실리콘 반도체층 중의 하나로 구성되는, 플렉시블 전계발광 표시장치.
According to claim 11,
wherein the semiconductor layer is composed of either an oxide semiconductor layer or a polysilicon semiconductor layer.
KR1020220168656A 2017-10-17 2022-12-06 Flexible electroluminescent display device KR102593488B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220168656A KR102593488B1 (en) 2017-10-17 2022-12-06 Flexible electroluminescent display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170134531A KR102476190B1 (en) 2017-10-17 2017-10-17 Flexible electroluminescent display device
KR1020220168656A KR102593488B1 (en) 2017-10-17 2022-12-06 Flexible electroluminescent display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170134531A Division KR102476190B1 (en) 2017-10-17 2017-10-17 Flexible electroluminescent display device

Publications (2)

Publication Number Publication Date
KR20220165717A true KR20220165717A (en) 2022-12-15
KR102593488B1 KR102593488B1 (en) 2023-10-23

Family

ID=66282003

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170134531A KR102476190B1 (en) 2017-10-17 2017-10-17 Flexible electroluminescent display device
KR1020220168656A KR102593488B1 (en) 2017-10-17 2022-12-06 Flexible electroluminescent display device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170134531A KR102476190B1 (en) 2017-10-17 2017-10-17 Flexible electroluminescent display device

Country Status (1)

Country Link
KR (2) KR102476190B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088045A (en) 2020-01-03 2021-07-14 삼성디스플레이 주식회사 Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140024191A (en) * 2012-08-20 2014-02-28 삼성디스플레이 주식회사 Dual display device and method for manufacturing thereof
KR20150041509A (en) * 2013-10-08 2015-04-16 엘지디스플레이 주식회사 Organic light emitting display device and method for manufacturing the same
KR20170026009A (en) * 2015-08-31 2017-03-08 엘지디스플레이 주식회사 Organic Light Emitting Display Device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222680B1 (en) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 Flexible display substrate, flexible organic light emitting display device and method for manufacturing the same
KR102550857B1 (en) * 2015-08-13 2023-07-05 엘지디스플레이 주식회사 Flexible display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140024191A (en) * 2012-08-20 2014-02-28 삼성디스플레이 주식회사 Dual display device and method for manufacturing thereof
KR20150041509A (en) * 2013-10-08 2015-04-16 엘지디스플레이 주식회사 Organic light emitting display device and method for manufacturing the same
KR20170026009A (en) * 2015-08-31 2017-03-08 엘지디스플레이 주식회사 Organic Light Emitting Display Device

Also Published As

Publication number Publication date
KR20190042899A (en) 2019-04-25
KR102593488B1 (en) 2023-10-23
KR102476190B1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
US10910592B2 (en) Flexible electroluminescent display device
KR20200053894A (en) Display apparatus and method for manufacturing the same
KR102612774B1 (en) Flexible Electroluminescent Display Apparatus
KR20190035103A (en) Flexible Electroluminescent Display Device
KR102624508B1 (en) Flexible Electroluminescent Display Device
KR20190135173A (en) Flexible Electroluminescent Display Apparatus
KR102593488B1 (en) Flexible electroluminescent display device
CN111276628B (en) Electroluminescent display device
KR102636009B1 (en) Flexible electroluminescent display device
KR102452831B1 (en) Flexible Electroluminescent Display Device
KR20200059880A (en) Electroluminescent Display Apparatus And Method of Manufacturing The Same
KR20190043676A (en) Flexible Electroluminescent Display Device
KR102588338B1 (en) Flexible Electroluminescent Display Device
KR102261213B1 (en) Flexible Organic Light Emitting Display Device
KR102569736B1 (en) TOUCH-INTEGRATED Electroluminescent DISPLAY DEVICE
KR102450068B1 (en) Flexible Electroluminescent Display Device
KR102340920B1 (en) Flexible organic light emitting display device and method of manufacturing the same
KR102020824B1 (en) Flexible Electroluminescent Display Device
KR102552697B1 (en) Flexible light emitting display device
KR102656855B1 (en) Flexible Electroluminescent Display Apparatus
KR102328104B1 (en) Flexible Electroluminescent Display Device
KR20230004110A (en) Flexible organic light emitting display device
KR20200063559A (en) Tiling display apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant