KR102624508B1 - Flexible Electroluminescent Display Device - Google Patents

Flexible Electroluminescent Display Device Download PDF

Info

Publication number
KR102624508B1
KR102624508B1 KR1020220091727A KR20220091727A KR102624508B1 KR 102624508 B1 KR102624508 B1 KR 102624508B1 KR 1020220091727 A KR1020220091727 A KR 1020220091727A KR 20220091727 A KR20220091727 A KR 20220091727A KR 102624508 B1 KR102624508 B1 KR 102624508B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
insulating layer
display device
area
Prior art date
Application number
KR1020220091727A
Other languages
Korean (ko)
Other versions
KR20220110683A (en
Inventor
김세환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220091727A priority Critical patent/KR102624508B1/en
Publication of KR20220110683A publication Critical patent/KR20220110683A/en
Application granted granted Critical
Publication of KR102624508B1 publication Critical patent/KR102624508B1/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 표시영역, 및 표시영역의 일측에서 연장되어 벤딩된 벤딩영역을 포함하는 플렉시블 기판, 표시영역에 있는 박막트랜지스터 및 발광소자, 표시영역 및 벤딩영역 각각에 있는 제1 평탄화층 및 제2 평탄화층, 벤딩영역에 있는 제1 배선 및 제2 배선을 포함하며, 표시영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합은 벤딩영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합보다 크기 때문에 벤딩영역에 형성되는 크랙으로 발생되는 불량을 최소화할 수 있다.A flexible electroluminescent display device according to an embodiment of the present invention includes a flexible substrate including a display area and a bending area extending from one side of the display area, a thin film transistor and a light emitting element in the display area, and a display area and a bending area, respectively. It includes a first planarization layer and a second planarization layer, a first wire and a second wire in the bending area, and the sum of the thicknesses of the first planarization layer and the second planarization layer in the display area is Since it is greater than the sum of the thicknesses of the first planarization layer and the second planarization layer, defects caused by cracks formed in the bending area can be minimized.

Description

플렉시블 전계발광 표시장치{Flexible Electroluminescent Display Device}Flexible Electroluminescent Display Device

본 명세서는 플렉시블 전계발광 표시장치에 관한 것으로서, 보다 상세하게는 플렉시블 전계발광 표시장치의 불량을 최소화할 수 있는 플렉시블 전계발광 표시장치에 관한 것이다.This specification relates to a flexible electroluminescent display device, and more specifically, to a flexible electroluminescent display device that can minimize defects in the flexible electroluminescent display device.

본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시장치 분야가 급속도로 발전하고 있으며, 여러가지 표시장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다. As we enter the information age, the field of display devices that visually display electrical information signals is developing rapidly, and research is continuing to develop performance such as thinner, lighter, and lower power consumption for various display devices.

대표적인 표시장치로는 액정 표시장치(Liquid Crystal Display device; LCD),, 전계방출 표시장치(Field Emission Display device; FED), 전기습윤 표시장치(Electro-Wetting Display device; EWD) 및 유기발광 표시장치(Organic Light Emitting Display Device; OLED) 등을 들 수 있다. Representative display devices include a Liquid Crystal Display device (LCD), a Field Emission Display device (FED), an Electro-Wetting Display device (EWD), and an organic light emitting display device ( Organic Light Emitting Display Device (OLED), etc. may be mentioned.

유기발광 표시장치인 전계발광 표시장치는 자체 발광형 표시장치로서, 액정 표시장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 유기발광 표시장치는 저전압 구동에 의해 소비전력 측면에서 유리할 뿐만 아니라, 색상구현, 응답속도, 시야각, 명암 대비비(Contrast Ratio; CR)도 우수하여, 다양한 분야에서 활용이 기대되고 있다.An organic light emitting display device, an electroluminescent display device, is a self-luminous display device, and unlike a liquid crystal display device, it does not require a separate light source and can be manufactured in a lightweight and thin form. In addition, organic light emitting display devices are not only advantageous in terms of power consumption due to low voltage operation, but also have excellent color reproduction, response speed, viewing angle, and contrast ratio (CR), so they are expected to be utilized in various fields.

유기발광 표시장치에는 애노드(Anode)와 캐소드(Cathode)로 된 두 개의 전극 사이에 유기물을 사용한 발광층(Emissive Layer; EML)을 배치한다. 애노드에서의 정공(Hole)을 발광층으로 주입시키고, 캐소드에서의 전자(Electron)를 발광층으로 주입시키면, 주입된 전자와 정공이 서로 재결합하면서 발광층에서 여기자(Exciton)를 형성하며 발광한다. In an organic light emitting display device, an emissive layer (EML) made of organic material is placed between two electrodes, an anode and a cathode. When holes from the anode are injected into the light-emitting layer and electrons from the cathode are injected into the light-emitting layer, the injected electrons and holes recombine with each other to form excitons in the light-emitting layer and emit light.

그리고, 발광층에는 호스트(Host) 물질과 도펀트(Dopant) 물질이 포함되어 두 물질의 상호작용이 발생한다. 호스트는 전자와 정공으로부터 여기자를 생성하고 도펀트로 에너지를 전달하는 역할을 하고, 도펀트는 소량이 첨가되는 염료성 유기물로, 호스트로부터 에너지를 받아서 광으로 전환시키는 역할을 한다. Additionally, the light-emitting layer contains a host material and a dopant material, and interaction between the two materials occurs. The host generates excitons from electrons and holes and transfers energy to the dopant. The dopant is a dye-like organic substance added in small amounts and serves to receive energy from the host and convert it into light.

유기물로 이루어진 발광층을 포함하는 유기발광 표시장치는 유리(Glass), 금속(Metal) 또는 필름(Film)으로 유기발광 표시장치를 봉지(Encapsulation)하여 외부에서 유기발광 표시장치의 내부로 수분이나 산소의 유입을 차단하여 발광층 및 전극의 산화를 방지하고, 외부에서 가해지는 기계적 또는 물리적 충격으로부터 보호한다.An organic light emitting display device containing a light emitting layer made of organic material encapsulates the organic light emitting display device with glass, metal, or film to prevent moisture or oxygen from entering the organic light emitting display device from the outside. It blocks inflow to prevent oxidation of the light-emitting layer and electrode, and protects it from external mechanical or physical shock.

표시장치가 소형화됨에 따라, 표시장치의 동일 면적에서 유효 표시 화면 크기를 증가시키기 위해 표시영역(Active Area; A/A)의 외곽부인 베젤(Bezel) 영역을 축소시키려는 노력이 계속되고 있다. As display devices become smaller, efforts are being made to reduce the bezel area, which is the outer portion of the active area (A/A), in order to increase the effective display screen size in the same area of the display device.

일반적으로 비표시영역(Non-active Area; N/A)에 해당하는 베젤영역에는 화면을 구동시키기 위한 배선 및 구동회로가 배치되기 때문에, 베젤영역을 축소하는 데에는 한계가 있었다. Since wiring and driving circuits for driving the screen are generally placed in the bezel area, which is the non-active area (N/A), there was a limit to reducing the bezel area.

최근 개발되고 있는 플라스틱(Plastic)과 같은 연성재료의 플렉시블 기판(Flexible Substrate)을 적용하여 휘어져도 표시성능을 유지할 수 있는 플렉시블 전계발광 표시장치는 배선 및 구동회로를 위한 면적을 확보하면서도 베젤영역을 축소시키기 위해서 플렉시블 기판의 비표시영역을 벤딩(Bending)하여 베젤영역을 축소시키는 기술이 개발되어 적용하고 있다. The recently developed flexible electroluminescent display device, which can maintain display performance even when bent by applying a flexible substrate made of a soft material such as plastic, secures area for wiring and driving circuits while reducing the bezel area. To achieve this, technology has been developed and applied to reduce the bezel area by bending the non-display area of the flexible substrate.

그리고, 플라스틱 등과 같이 플렉시블 기판을 사용한 전계발광 표시장치는 기판, 기판 위에 배치되는 각종 절연층 및 금속물질로 형성되는 배선 등의 플렉서빌리티(flexibility)를 확보하는 것이 필요하다. Additionally, electroluminescent display devices using flexible substrates such as plastic need to secure flexibility of the substrate, various insulating layers disposed on the substrate, and wiring formed of metal materials.

배선의 경우, 배선이 형성된 기판을 벤딩하면 벤딩에 의한 응력에 기인하여 배선에서 크랙(crack)이 발생될 수 있다. 배선에서 크랙이 발생되면, 정상적인 신호 전달이 이루어지지 않으므로 박막 트랜지스터나 발광소자가 정상적으로 동작하지 못하게 되고 전계발광 표시장치의 불량으로 이어진다. In the case of wiring, when the substrate on which the wiring is formed is bent, cracks may occur in the wiring due to stress caused by bending. If a crack occurs in the wiring, normal signal transmission is not achieved, so the thin film transistor or light emitting device cannot operate normally, leading to defects in the electroluminescence display device.

절연층의 경우, 절연층을 구성하는 무기 또는 유기물질 자체가 취성(Brittleness)의 특성을 가지므로, 절연층은 금속으로 형성되는 배선에 비해 플렉서빌리티가 상당히 떨어진다. 따라서, 절연층이 형성된 기판을 벤딩하면 벤딩에 의한 인장력에 기인하여 절연층에도 크랙이 발생될 수 있다. In the case of an insulating layer, since the inorganic or organic material that makes up the insulating layer itself has the characteristic of brittleness, the insulating layer has significantly lower flexibility compared to wiring made of metal. Therefore, when bending a substrate on which an insulating layer is formed, cracks may occur in the insulating layer due to the tensile force caused by bending.

중립면(Neutral Plane; N/P)은 어떤 구조물이 벤딩되는 경우, 그 구조물에 인가되는 압축력과 인장력이 서로 상쇄되어 응력을 받지 않는 가상의 면을 의미한다. 벤딩될때 중립면을 기준으로 상면에 배치되는 층은 늘어나게 되어 인장력을 받고, 하면에 배치되는 층은 압축되게 되므로 압축력을 받는다. 이때, 배선이나 절연층의 경우 동일한 크기의 압축력과 인장력 중 인장력을 받는 경우에 더 취약하므로, 인장력을 받지 않거나, 인장력을 받더라고 그 힘의 크기를 최소화하기 위해 중립면을 최적화하는 것이 매우 중요하다.Neutral Plane (N/P) refers to an imaginary plane that is not stressed when a structure is bent because the compressive force and tensile force applied to the structure cancel each other out. When bending, the layer placed on the upper surface relative to the neutral plane is stretched and receives a tensile force, and the layer placed on the lower surface is compressed and thus receives a compressive force. At this time, wiring or insulating layers are more vulnerable when subjected to tensile force among compressive and tensile forces of the same magnitude, so it is very important to optimize the neutral plane to avoid receiving tensile force or to minimize the size of the force even if tensile force is applied. .

이에, 본 명세서의 발명자들은 전계발광 표시장치에서 벤딩되는 영역에 형성되는 배선에서의 크랙으로 발생되는 불량을 최소화할 수 있는 새로운 구조의 전계발광 표시장치를 발명하였다. Accordingly, the inventors of the present specification have invented an electroluminescent display device with a new structure that can minimize defects caused by cracks in wiring formed in a bending area of the electroluminescent display device.

그리고, 본 명세서의 발명자들은 전계발광 표시장치의 해상도가 점점 증가함에 따라, 배선을 배치할 공간이 부족함을 인식하고, 제한된 공간 내에서 배선을 보다 자유롭게 배치할 수 있는 새로운 구조의 전계발광 표시장치를 발명하였다.In addition, the inventors of the present specification recognized that as the resolution of electroluminescent display devices gradually increases, there is a shortage of space to place wiring, and developed an electroluminescent display device with a new structure that allows wiring to be arranged more freely within a limited space. invented.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 표시영역, 및 표시영역의 일측에서 연장되어 벤딩된 벤딩영역을 포함하는 플렉시블 기판, 표시영역에 있는 박막트랜지스터 및 발광소자, 표시영역 및 벤딩영역 각각에 있는 제1 평탄화층 및 제2 평탄화층, 벤딩영역에 있는 제1 배선 및 제2 배선을 포함하며, 표시영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합은 벤딩영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합보다 크다. A flexible electroluminescent display device according to an embodiment of the present invention includes a flexible substrate including a display area and a bending area extending from one side of the display area, a thin film transistor and a light emitting element in the display area, and a display area and a bending area, respectively. It includes a first planarization layer and a second planarization layer, a first wire and a second wire in the bending area, and the sum of the thicknesses of the first planarization layer and the second planarization layer in the display area is 1 greater than the sum of the thicknesses of the planarization layer and the second planarization layer.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 표시영역, 및 표시영역의 일측에서 연장되는 벤딩영역을 포함하는 플렉시블 기판을 형성하는 단계, 표시영역에 박막트랜지스터 및 발광소자를 형성하는 단계, 벤딩영역에 제1 배선을 형성하는 단계, 표시영역의 박막트랜지스터와 발광소자, 및 벤딩영역의 플렉시블 기판 및 제1 배선 상에 제1 평탄화층을 형성하는 단계,하프톤 마스크를 사용하여 벤딩영역의 제1 평탄화층의 두께를 감소시키는 단계, 벤딩영역의 제1 평탄화층 상에 제2 배선을 형성하는 단계, 표시영역의 제1 평탄화층 및 벤딩영역의 제1 평탄화층 및 제2 배선 상에 제2 평탄화층을 형성하는 단계, 하프톤 마스크를 사용하여 벤딩영역의 제2 평탄화층의 두께를 줄이는 단계, 벤딩영역의 제2 평탄화층 상에 마이크로 커버층을 형성하는 단계, 벤딩영역을 벤딩시키는 단계를 포함하고, 표시영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합보다 벤딩영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합이 더 작도록 제조한다.A flexible electroluminescent display device according to an embodiment of the present invention includes the steps of forming a flexible substrate including a display area and a bending area extending from one side of the display area, forming a thin film transistor and a light emitting element in the display area, and bending. Forming a first wiring in the region, forming a first planarization layer on the thin film transistor and light emitting device in the display region, and the flexible substrate and first wiring in the bending region, using a halftone mask to form a first planarization layer in the bending region. 1 Reducing the thickness of the planarization layer, forming a second wiring on the first planarization layer in the bending area, forming a second wiring on the first planarization layer in the display area and the first planarization layer and the second wiring in the bending area. Forming a flattening layer, reducing the thickness of the second flattening layer in the bending area using a halftone mask, forming a micro cover layer on the second flattening layer in the bending area, and bending the bending area. It is manufactured so that the sum of the thicknesses of the first and second planarization layers in the bending area is smaller than the sum of the thicknesses of the first and second planarization layers in the display area.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 표시영역 및 표시영역 외곽을 두르고, 벤딩영역을 구비하는 비표시영역을 포함하는 플렉시블 기판, 표시영역에 있는 박막트랜지스터 및 발광소자, 표시영역, 및 벤딩영역을 포함하는 비표시영역에 있는 복수의 평탄화층, 플렉시블 기판 및 평탄화층 상의 각각에 있는 배선 및 벤딩영역의 평탄화층 상에 있는 마이크로 커버층을 포함하며 벤딩영역의 중립면이 마이크로 커버층 상에 있다.A flexible electroluminescent display device according to an embodiment of the present invention includes a flexible substrate including a display area and a non-display area surrounding the display area and having a bending area, a thin film transistor and a light emitting element in the display area, a display area, and It includes a plurality of planarization layers in the non-display area including the bending area, wiring on each of the flexible substrate and the planarization layer, and a micro cover layer on the planarization layer in the bending area, and the neutral plane of the bending area is on the micro cover layer. It is in

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 벤딩영역의 평탄화층 두께를 조절하여 벤딩영역의 중립면을 최적화하여 벤딩영역에 형성되는 크랙으로 발생되는 불량을 최소화하는 효과가 있다.The flexible electroluminescent display device according to an embodiment of the present invention has the effect of minimizing defects caused by cracks formed in the bending area by optimizing the neutral plane of the bending area by adjusting the thickness of the flattening layer in the bending area.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 플렉시블 전계발광 표시장치에 사용되는 배선을 제한된 공간 내에서 보다 자유롭게 배치할 수 있는 효과가 있다.The flexible electroluminescent display device according to an embodiment of the present invention has the effect of allowing wiring used in the flexible electroluminescent display device to be more freely arranged within a limited space.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects of the flexible electroluminescent display device according to the embodiment of the present invention are not limited to the contents exemplified above, and further various effects are included in the present specification.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the contents of the specification described in the problem to be solved, the means to solve the problem, and the effect described above do not specify the essential features of the claim, the scope of the claim is not limited by the matters described in the content of the specification.

도 1은 본 명세서의 실시예에 따른 전계발광 표시장치의 블록도이다.
도 2는 본 명세서의 실시예에 따른 전계발광 표시장치에 포함되는 화소의 회로도이다.
도 3은 본 명세서의 실시예에 따른 전계발광 표시장치의 평면도이다.
도 4a 및 도 4b는 본 명세서의 실시예에 따른 전계발광 표시장치의 표시영역 및 벤딩영역의 단면도이다.
도 5는 본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 단면도이다.
도 6a 내지 도 6i는 본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치 표시영역(A/A) 및 벤딩영역(B/A) 제조공정에 대한 단면도이다.
도 7a 및 도 7b는 본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치 벤딩영역(B/A)의 평탄화층 두께에 따른 중립면의 변화를 나타내는 단면도이다.
1 is a block diagram of an electroluminescence display device according to an embodiment of the present specification.
Figure 2 is a circuit diagram of a pixel included in an electroluminescence display device according to an embodiment of the present specification.
Figure 3 is a plan view of an electroluminescent display device according to an embodiment of the present specification.
4A and 4B are cross-sectional views of a display area and a bending area of an electroluminescence display device according to an embodiment of the present specification.
Figure 5 is a cross-sectional view of a flexible electroluminescent display device according to an embodiment of the present specification.
6A to 6I are cross-sectional views of the manufacturing process of the display area (A/A) and bending area (B/A) of the flexible electroluminescence display according to an embodiment of the present specification.
FIGS. 7A and 7B are cross-sectional views showing changes in the neutral plane according to the thickness of the planarization layer of the bending area (B/A) of the flexible electroluminescent display device according to an embodiment of the present specification.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be combined or combined with each other, partially or entirely, and various technological interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

도 1은 본 명세서의 실시예에 따른 전계발광 표시장치(100)의 블록도이다. Figure 1 is a block diagram of an electroluminescent display device 100 according to an embodiment of the present specification.

도 1을 참조하면, 전계발광 표시장치(100)는 영상처리부(110), 타이밍 컨트롤러(120), 데이터드라이버(130), 게이트드라이버(140) 및 표시패널(150)을 포함한다.Referring to FIG. 1 , the electroluminescent display device 100 includes an image processing unit 110, a timing controller 120, a data driver 130, a gate driver 140, and a display panel 150.

영상처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터인에이블신호(DE) 등을 출력한다. 영상처리부(110)는 데이터인에이블신호(DE) 외에도 수직동기신호, 수평동기신호 및 클럭신호 중 하나 이상을 출력할 수 있다.The image processing unit 110 outputs a data enable signal (DE) in addition to a data signal (DATA) supplied from the outside. In addition to the data enable signal (DE), the image processing unit 110 may output one or more of a vertical synchronization signal, a horizontal synchronization signal, and a clock signal.

타이밍컨트롤러(120)는 영상처리부(110)로부터 데이터인에이블신호(DE) 또는 수직동기신호, 수평동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍컨트롤러(120)는 구동신호에 기초하여 게이트드라이버(140)의 동작타이밍을 제어하기 위한 게이트타이밍 제어신호(GDC)와 데이터드라이버(130)의 동작타이밍을 제어하기 위한 데이터 타이밍제어신호(DDC)를 출력한다. The timing controller 120 receives a data enable signal (DE) or a driving signal including a vertical synchronization signal, a horizontal synchronization signal, and a clock signal, as well as a data signal (DATA) from the image processing unit 110. The timing controller 120 includes a gate timing control signal (GDC) for controlling the operation timing of the gate driver 140 and a data timing control signal (DDC) for controlling the operation timing of the data driver 130 based on the driving signal. outputs.

데이터드라이버(130)는 타이밍컨트롤러(120)로부터 공급된 데이터타이밍 제어신호(DDC)에 응답하여 타이밍컨트롤러(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터드라이버(130)는 데이터라인들(DL1~DLn)을 통해 데이터신호(DATA)를 출력한다.The data driver 130 samples and latches the data signal (DATA) supplied from the timing controller 120 in response to the data timing control signal (DDC) supplied from the timing controller 120, converts it to a gamma reference voltage, and outputs it. . The data driver 130 outputs a data signal (DATA) through the data lines (DL1 to DLn).

게이트드라이버(140)는 타이밍컨트롤러(120)로부터 공급된 게이트타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트드라이버(140)는 게이트라인들(GL1~GLm)을 통해 게이트신호를 출력한다. The gate driver 140 outputs a gate signal while shifting the level of the gate voltage in response to the gate timing control signal (GDC) supplied from the timing controller 120. The gate driver 140 outputs a gate signal through the gate lines GL1 to GLm.

표시패널(150)은 데이터드라이버(130) 및 게이트드라이버(140)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 화소(160)가 발광하면서 영상을 표시한다. 화소(160)의 상세구조는 도 2 및 도 3에서 설명한다.The display panel 150 displays an image as the pixel 160 emits light in response to the data signal (DATA) and gate signal supplied from the data driver 130 and the gate driver 140. The detailed structure of the pixel 160 is explained in FIGS. 2 and 3.

도 2는 본 명세서의 실시예에 따른 전계발광 표시장치에 포함되는 화소의 회로도이다.Figure 2 is a circuit diagram of a pixel included in an electroluminescence display device according to an embodiment of the present specification.

도 2를 참조하면, 전계발광 표시장치(200)의 화소는 스위칭 트랜지스터(240), 구동 트랜지스터(250), 보상회로(260) 및 발광소자(270)를 포함한다. Referring to FIG. 2 , the pixel of the electroluminescent display device 200 includes a switching transistor 240, a driving transistor 250, a compensation circuit 260, and a light emitting element 270.

발광소자(270)는 구동 트랜지스터(250)에 의해 형성된 구동전류에 따라 발광하도록 동작한다.The light emitting element 270 operates to emit light according to the driving current generated by the driving transistor 250.

스위칭 트랜지스터(240)는 게이트라인(220)을 통해 공급된 게이트신호에 대응하여 데이터라인(230)을 통해 공급되는 데이터신호가 커패시터(Capacitor)에 데이터 전압으로 저장되도록 스위칭 동작한다. The switching transistor 240 performs a switching operation so that the data signal supplied through the data line 230 is stored as a data voltage in a capacitor in response to the gate signal supplied through the gate line 220.

구동 트랜지스터(250)는 커패시터에 저장된 데이터전압에 대응하여 고전위 전원라인(VDD)과 저전위 전원라인(GND) 사이로 일정한 구동전류가 흐르도록 동작한다. The driving transistor 250 operates so that a constant driving current flows between the high-potential power line (VDD) and the low-potential power line (GND) in response to the data voltage stored in the capacitor.

보상회로(260)는 구동 트랜지스터(350)의 문턱전압 등을 보상하기 위한 회로이며, 보상회로(260)는 하나 이상의 박막 트랜지스터와 커패시터를 포함한다. 보상회로의 구성은 보상 방법에 따라 매우 다양할 수 있다. The compensation circuit 260 is a circuit for compensating the threshold voltage of the driving transistor 350, and the compensation circuit 260 includes one or more thin film transistors and a capacitor. The composition of the compensation circuit can vary greatly depending on the compensation method.

그리고, 전계발광 표시장치(200)의 화소는 스위칭 트랜지스터(240), 구동 트랜지스터(250), 커패시터 및 발광소자(270)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(260)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양하게 형성할 수 있다.In addition, the pixel of the electroluminescent display device 200 is composed of a 2T (Transistor) 1C (Capacitor) structure including a switching transistor 240, a driving transistor 250, a capacitor, and a light emitting element 270, but a compensation circuit ( 260) is added, it can be formed in various ways, such as 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C, etc.

도 3은 본 명세서의 실시예에 따른 전계발광 표시장치의 평면도이다. 도 3은 본 발명의 실시예에 따른 플렉시블 전계발광 표시장치(300)의 플렉시블 기판(310)이 벤딩되지 않은 상태의 평면도이다.Figure 3 is a plan view of an electroluminescent display device according to an embodiment of the present specification. Figure 3 is a plan view of the flexible substrate 310 of the flexible electroluminescent display device 300 according to an embodiment of the present invention in an unbent state.

도 3을 참조하면, 플렉시블 전계발광 표시장치(300)는 플렉시블 기판(310) 상에 박막 트랜지스터 및 발광소자를 통해서 실제로 광을 발광하는 화소가 배치되는 표시영역(Active Area; A/A) 및 표시영역(A/A)의 가장자리의 외곽을 둘러싸는 비표시영역(Non-active Area; N/A)을 포함한다.Referring to FIG. 3, the flexible electroluminescent display device 300 has a display area (Active Area (A/A)) and a display area in which pixels that actually emit light through thin film transistors and light emitting elements are arranged on a flexible substrate 310. Includes a non-active area (N/A) surrounding the outer edge of the area (A/A).

플렉시블 기판(310)의 비표시영역(N/A)에는 플렉시블 전계발광 표시장치(300)의 구동을 위한 회로 및 배선이 배치될 수 있다. 그리고, 기판(310) 상에 GIP(Gate in Panel)로 배치되거나, TCP(Tape Carrier Package) 또는 COF(Chip on Film) 방식으로 플렉시블 기판(310)에 연결될 수도 있다.Circuits and wiring for driving the flexible electroluminescent display device 300 may be disposed in the non-display area (N/A) of the flexible substrate 310. Additionally, it may be placed on the substrate 310 as a Gate in Panel (GIP) or connected to the flexible substrate 310 using a Tape Carrier Package (TCP) or Chip on Film (COF) method.

플렉시블 기판 (310)의 비표시영역(N/A)의 일부를 화살표와 같은 벤딩방향으로 구부려서 벤딩영역(B/A)을 형성할 수 있다. 플렉시블 기판(310)의 비표시영역(N/A)은 화면을 구동시키기 위한 배선 및 구동회로가 배치되며, 화상이 표시되는 영역이 아니므로, 플렉시블 기판(310)의 상면에서 시인될 필요가 없으며, 플렉시블 기판(310)의 비표시영역(N/A)의 일부영역을 벤딩하여 배선 및 구동회로를 위한 면적을 확보하면서도 베젤영역을 축소시킬 수 있다.A bending area (B/A) can be formed by bending a portion of the non-display area (N/A) of the flexible substrate 310 in the bending direction shown by the arrow. The non-display area (N/A) of the flexible substrate 310 is where wiring and driving circuits for driving the screen are placed, and is not an area where images are displayed, so it does not need to be visible from the top of the flexible substrate 310. , by bending a portion of the non-display area (N/A) of the flexible substrate 310, the bezel area can be reduced while securing area for wiring and driving circuits.

플렉시블 기판(310) 상에는 다양한 배선들이 형성된다. 배선은 기판(310)의 표시 영역(A/A)에 형성될 수도 있고, 또는 비표시영역(N/A)에 형성되는 회로배선(320)는 구동회로 또는 게이트드라이버, 데이터드라이버 등을 연결하여 신호를 전달할 수 있다. Various wiring lines are formed on the flexible substrate 310. The wiring may be formed in the display area (A/A) of the substrate 310, or the circuit wiring 320 formed in the non-display area (N/A) may connect a driving circuit, gate driver, data driver, etc. Signals can be transmitted.

회로배선(320)은 도전성물질로 형성하며, 플렉시블 기판(410)의 벤딩 시에 크랙이 발생하는 것을 줄이기 위해 연성이 우수한 도전성 물질로 형성될 수 있다. 예를 들어, 금(Au), 은(Ag), 알루미늄(Al) 등과 같이 연성이 우수한 도전성 물질로 형성될 수 있고, 표시영역(A/A)에서 사용되는 다양한 도전성물질 중 하나로 형성될 수 있으며, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 은(Ag) 과 마그네슘(Mg) 의 합금 등으로도 구성될 수도 있다. 그리고, 다양한 도전성물질을 포함하는 다층구조로 구성될 수도 있으며, 예를 들어, 티타늄 (Ti)/알루미늄(Al)/티타늄(Ti) 3층구조로 구성될 수 있으며, 이에 제한되지는 않는다.The circuit wiring 320 is made of a conductive material and may be made of a conductive material with excellent ductility to reduce the occurrence of cracks when bending the flexible substrate 410. For example, it can be formed of a conductive material with excellent ductility, such as gold (Au), silver (Ag), aluminum (Al), etc., and can be formed of one of various conductive materials used in the display area (A/A). , molybdenum (Mo), chromium (Cr), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), and an alloy of silver (Ag) and magnesium (Mg). . Additionally, it may be composed of a multi-layer structure containing various conductive materials, for example, a three-layer structure of titanium (Ti)/aluminum (Al)/titanium (Ti), but is not limited thereto.

벤딩영역(B/A)에 형성되는 회로배선(320)은 벤딩되는 경우 인장력을 받게 된다. 예를 들면, 플렉시블 기판(310) 상에서 벤딩방향(화살표로 표시)과 동일한 방향으로 연장하는 회로배선(320)이 가장 큰 인장력을 받게 되어, 크랙이 발생할 수 있으며, 크랙이 심할 경우 단선이 발생할 수 있다. 따라서, 벤딩방향으로 연장하도록 회로배선(320)을 형성하는 것이 아니라, 벤딩영역(B/A)을 포함하여 배치되는 회로배선(320) 중 적어도 일부분은 벤딩 방향과 상이한 방향인 사선 방향으로 연장하도록 형성함으로써, 인장력을 최소화하여 크랙 발생을 최소화할 수 있다. The circuit wiring 320 formed in the bending area (B/A) receives a tensile force when bent. For example, the circuit wiring 320 extending in the same direction as the bending direction (indicated by an arrow) on the flexible substrate 310 is subjected to the greatest tensile force, which may cause cracks. If the cracks are severe, disconnection may occur. there is. Therefore, rather than forming the circuit wiring 320 to extend in the bending direction, at least a portion of the circuit wiring 320 disposed including the bending area (B/A) extends in a diagonal direction that is different from the bending direction. By forming it, the tensile force can be minimized and the occurrence of cracks can be minimized.

벤딩영역(B/A) 을 포함하여 배치되는 회로배선(420)은 다양한 형상으로 형성될 수 있으며, 예를 들어, 사다리꼴파 형상, 삼각파 형상, 톱니파 형상, 정현파 형상, 오메가 (Ω) 형상, 마름모 형상 등 다양한 형상으로 형성될 수 있다. The circuit wiring 420 disposed including the bending area (B/A) may be formed in various shapes, for example, a trapezoidal wave shape, a triangular wave shape, a sawtooth wave shape, a sinusoidal wave shape, an omega (Ω) shape, and a rhombus shape. It can be formed in various shapes, such as shape.

도 4a 및 도 4b는 본 명세서의 실시예에 따른 전계발광 표시장치의 표시영역 및 벤딩영역의 단면도이다. 4A and 4B are cross-sectional views of a display area and a bending area of an electroluminescence display device according to an embodiment of the present specification.

도 4a 는 도 3에서 설명한 표시영역(A/A)의 단면도이다. FIG. 4A is a cross-sectional view of the display area (A/A) described in FIG. 3.

도 4a를 참조하면, 기판(410)은 상부에 배치되는 전계발광 표시장치(400)의 구성요소들을 지지 및 보호하는 역할을 하며, 최근에는 플렉시블(Flexible) 특성을 가지는 연성의 물질로 이루어질 수 있으므로, 기판(410)은 플렉시블 기판일 수 있다. 예를 들면, 플렉시블 기판은 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자, 및 이들의 공중합체로 이루어진 군 중 하나를 포함하는 필름형태일 수 있다. Referring to FIG. 4A, the substrate 410 serves to support and protect the components of the electroluminescent display device 400 disposed on the top, and recently, it can be made of a soft material with flexible characteristics. , the substrate 410 may be a flexible substrate. For example, the flexible substrate may be in the form of a film containing one of the group consisting of polyester-based polymer, silicon-based polymer, acrylic polymer, polyolefin-based polymer, and copolymers thereof.

예를 들면, 폴리에틸렌테레프탈레이트 (PET), 폴리부틸렌테레프탈레이트 (PBT), 폴리실란 (polysilane), 폴리실록산 (polysiloxane), 폴리실라잔 (polysilazane), 폴리카르보실란 (polycarbosilane), 폴리아크릴레이트 (polyacrylate), 폴리메타크릴레이트 (polymethacrylate), 폴리메틸아크릴레이트 (polymethylacrylate), 폴리메틸메타크릴레이트 (polymethylmetacrylate), 폴리에틸아크릴레이트 (polyethylacrylate), 폴리에틸메타크릴레이트 (polyethylmetacrylate), 사이클릭 올레핀 코폴리머 (COC), 사이클릭 올레핀 폴리머 (COP), 폴리에틸렌 (PE), 폴리프로필렌 (PP), 폴리이미드 (PI), 폴리메틸메타크릴레이트 (PMMA), 폴리스타이렌 (PS), 폴리아세탈 (POM), 폴리에테르에테르케톤 (PEEK), 폴리에스테르설폰 (PES), 폴리테트라플루오로에틸렌 (PTFE), 폴리비닐클로라이드 (PVC), 폴리카보네이트 (PC), 폴리비닐리덴플로라이드 (PVDF), 퍼플루오로알킬 고분자 (PFA), 스타이렌아크릴나이트릴코폴리머 (SAN) 및 이들의 조합 중에서 적어도 하나로 구성할 수 있다.For example, polyethylene terephthalate (PET), polybutylene terephthalate (PBT), polysilane, polysiloxane, polysilazane, polycarbosilane, and polyacrylate. ), polymethacrylate, polymethylacrylate, polymethylmethacrylate, polyethylacrylate, polyethylmethacrylate, cyclic olefin copolymer ( COC), cyclic olefin polymer (COP), polyethylene (PE), polypropylene (PP), polyimide (PI), polymethyl methacrylate (PMMA), polystyrene (PS), polyacetal (POM), polyether Etherketone (PEEK), polyester sulfone (PES), polytetrafluoroethylene (PTFE), polyvinyl chloride (PVC), polycarbonate (PC), polyvinylidene fluoride (PVDF), perfluoroalkyl polymer ( It may be composed of at least one of PFA), styrene acryl nitrile copolymer (SAN), and combinations thereof.

플렉시블 기판(410) 상에 버퍼층이 더 배치될 수 있다. 버퍼층은 플렉시블 기판(410)을 통한 수분이나 다른 불순물의 침투를 방지하며, 플렉시블 기판(410) 의 표면을 평탄화할 수 있다. 버퍼층은 반드시 필요한 구성은 아니며, 플렉시블 기판(410)의 종류나 플렉시블 기판(410) 상에 배치되는 박막 트랜지스터 (420)의 종류에 따라 제거될 수도 있다. A buffer layer may be further disposed on the flexible substrate 410. The buffer layer prevents moisture or other impurities from penetrating through the flexible substrate 410 and can flatten the surface of the flexible substrate 410. The buffer layer is not an absolutely necessary component and may be removed depending on the type of flexible substrate 410 or the type of thin film transistor 420 disposed on the flexible substrate 410.

플렉시블 기판(410) 상에 배치하는 박막 트랜지스터(420)는 게이트전극(422), 소스전극(424), 드레인전극(426) 및 반도체층(428)을 포함한다.The thin film transistor 420 disposed on the flexible substrate 410 includes a gate electrode 422, a source electrode 424, a drain electrode 426, and a semiconductor layer 428.

반도체층(428)은 비정질실리콘(Amorphous Silicon) 또는 비정질 실리콘보다 우수한 이동도(Mobility)를 가져서 에너지 소비 전력이 낮고 신뢰성이 우수하여, 화소 내에서 구동 박막 트랜지스터에 적용할 수 있는 다결정실리콘(Polycrystalline Silicon)로 구성할 수 있으며, 이에 제한되지 않는다. The semiconductor layer 428 is made of amorphous silicon or polycrystalline silicon, which has better mobility than amorphous silicon, has low energy consumption and excellent reliability, and can be applied to a driving thin film transistor within a pixel. ), but is not limited to this.

최근에는 산화물(Oxide) 반도체가 이동도와 균일도가 우수한 특성으로 각광받고 있다. 산화물 반도체는 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물 (InSnGaZnO) 계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물 (InGaZnO) 계 재료, 인듐 주석 아연 산화물 (InSnZnO) 계 재료, 인듐 알루미늄 아연 산화물 (InAlZnO) 계 재료, 주석 갈륨 아연 산화물 (SnGaZnO) 계 재료, 알루미늄 갈륨 아연 산화물 (AlGaZnO) 계 재료, 주석 알루미늄 아연 산화물 (SnAlZnO) 계 재료, 2원계 금속 산화물인 인듐 아연 산화물 (InZnO) 계 재료, 주석 아연 산화물 (SnZnO) 계 재료, 알루미늄 아연 산화물 (AlZnO) 계 재료, 아연 마그네슘 산화물 (ZnMgO) 계 재료, 주석 마그네슘 산화물 (SnMgO) 계 재료, 인듐 마그네슘 산화물 (InMgO) 계 재료, 인듐 갈륨 산화물 (InGaO) 계 재료, 인듐 산화물 (InO) 계 재료, 주석 산화물 (SnO) 계 재료, 아연 산화물 (ZnO) 계 재료 등으로 구성할 수 있으며, 각각의 원소의 조성 비율은 제한되지 않는다.Recently, oxide semiconductors have been in the spotlight for their excellent mobility and uniformity. Oxide semiconductors include indium tin gallium zinc oxide (InSnGaZnO)-based materials, which are quaternary metal oxides, indium gallium zinc oxide (InGaZnO)-based materials, which are ternary metal oxides, indium tin zinc oxide (InSnZnO)-based materials, and indium aluminum zinc oxide (InAlZnO). )-based materials, tin gallium zinc oxide (SnGaZnO)-based materials, aluminum gallium zinc oxide (AlGaZnO)-based materials, tin aluminum zinc oxide (SnAlZnO)-based materials, indium zinc oxide (InZnO)-based materials, which are binary metal oxides, tin-zinc Oxide (SnZnO) based material, aluminum zinc oxide (AlZnO) based material, zinc magnesium oxide (ZnMgO) based material, tin magnesium oxide (SnMgO) based material, indium magnesium oxide (InMgO) based material, indium gallium oxide (InGaO) based material It can be composed of indium oxide (InO)-based materials, tin oxide (SnO)-based materials, zinc oxide (ZnO)-based materials, etc., and the composition ratio of each element is not limited.

반도체층(428)은 p형 또는 n형의 불순물을 포함하는 소스영역(Source Region), 드레인영역(Drain Region), 및 소스영역 및 드레인영역 사이에 채널(Channel)을 포함할 수 있고, 채널과 인접한 소스영역 및 드레인영역 사이에는 저농도 도핑영역을 포함할 수 있다.The semiconductor layer 428 may include a source region containing p-type or n-type impurities, a drain region, and a channel between the source region and the drain region. A low-concentration doping region may be included between adjacent source and drain regions.

게이트절연층(431)은 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층 또는 이들의 다중층으로 구성된 절연층이며, 반도체층(428)에 흐르는 전류가 게이트전극(422)으로 흘러가지 않도록 배치한다. 그리고, 실리콘산화물은 금속보다는 연성이 떨어지지만, 실리콘질화물에 비해서는 연성이 우수하며 그 특성에 따라 선택적으로 단일층 또는 복수층으로 형성할 수 있다. The gate insulating layer 431 is an insulating layer composed of a single layer of silicon oxide (SiOx) or silicon nitride (SiNx) or multiple layers thereof, and prevents the current flowing in the semiconductor layer 428 from flowing to the gate electrode 422. Place it. In addition, silicon oxide is less ductile than metal, but has superior ductility than silicon nitride and can be selectively formed as a single layer or multiple layers depending on its characteristics.

게이트전극(422)은 게이트라인을 통해 외부에서 전달되는 전기 신호에 기초하여 박막 트랜지스터(420)를 턴-온(turn-on) 또는 턴-오프(turn-off)하는 스위치 역할을 하며, 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등이며, 이에 대한 합금으로 단일층 또는 다중층으로 구성될 수 있으며, 이에 제한되지 않는다. The gate electrode 422 serves as a switch to turn on or off the thin film transistor 420 based on an external electrical signal transmitted through the gate line, and is made of a conductive metal. These include copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and neodymium (Nd), and their alloys are single layer. Alternatively, it may be composed of multiple layers, but is not limited thereto.

소스전극(424) 및 드레인전극(426)은 데이터라인과 연결되며 외부에서 전달되는 전기신호가 박막 트랜지스터(420)에서 발광소자(440)로 전달되도록 한다. 소스전극(424) 및 드레인전극(426)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금으로 단일층 또는 다중층으로 구성할 수 있으며, 이에 제한되지 않는다. The source electrode 424 and the drain electrode 426 are connected to the data line and allow electrical signals transmitted from the outside to be transmitted from the thin film transistor 420 to the light emitting device 440. The source electrode 424 and the drain electrode 426 are made of conductive metals such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), It may be composed of a single layer or multiple layers of metal materials such as neodymium (Nd) or alloys thereof, but is not limited thereto.

게이트전극(422)과 소스전극(424) 및 드레인전극(426)을 서로 절연시키기 위해서 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 다중층으로 구성된 층간절연층(433)을 게이트전극(422)과 소스전극(424) 및 드레인전극(426) 사이에 배치할 수 있다.In order to insulate the gate electrode 422, the source electrode 424, and the drain electrode 426 from each other, an interlayer insulating layer 433 composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx) is formed as the gate electrode. It can be placed between (422) and the source electrode (424) and drain electrode (426).

박막 트랜지스터(420) 상에 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연층으로 구성된 패시베이션층을 더 배치할 수도 있다. 페시베이션층은, 패시베이션층 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막는 역할을 할 수 있으며, 박막 트랜지스터(420) 및 발광소자(440)의 구성 및 특성에 따라서 생략할 수도 있다.A passivation layer made of an inorganic insulating layer such as silicon oxide (SiOx) or silicon nitride (SiNx) may be further disposed on the thin film transistor 420. The passivation layer can prevent unnecessary electrical connections between passivation layer components and prevent contamination or damage from the outside, and may be omitted depending on the configuration and characteristics of the thin film transistor 420 and the light emitting device 440. You may.

박막 트랜지스터(420)는 박막 트랜지스터(420)를 구성하는 구성요소들의 위치에 따라 인버티드 스태거드(Inverted Staggered) 구조와 코플래너(Coplanar) 구조로 분류될 수 있다. 인버티드 스태거드 구조의 박막 트랜지스터는 반도체층을 기준으로 게이트전극이 소스전극 및 드레인전극의 반대편에 위치한다. 도 4a에서와 같이, 코플래너 구조의 박막 트랜지스터(420)는 반도체층(428)을 기준으로 게이트전극(422)이 소스전극(424) 및 드레인전극(426)과 같은편에 위치한다. The thin film transistor 420 can be classified into an inverted staggered structure and a coplanar structure depending on the positions of the components constituting the thin film transistor 420. In an inverted staggered thin film transistor, the gate electrode is located on the opposite side of the source electrode and drain electrode based on the semiconductor layer. As shown in FIG. 4A, in the thin film transistor 420 having a coplanar structure, the gate electrode 422 is located on the same side as the source electrode 424 and the drain electrode 426 with respect to the semiconductor layer 428.

도 4a에서는 코플래너 구조의 박막 트랜지스터(420)가 도시되었으나, 전계발광 표시장치는 인버티드 스태거드 구조의 박막 트랜지스터를 포함할 수도 있다.Although FIG. 4A shows a thin film transistor 420 having a coplanar structure, the electroluminescent display device may also include a thin film transistor having an inverted staggered structure.

설명의 편의를 위해, 전계발광 표시장치에 포함될 수 있는 다양한 박막 트랜지스터 중에서 구동 박막 트랜지스터만을 도시하였으나, 스위칭 박막 트랜지스터, 커패시터 등도 전계발광 표시장치에 포함될 수 있다. 이때, 스위칭 박막 트랜지스터는 게이트배선으로부터 신호가 인가되면, 데이터 배선으로부터의 신호를 구동 박막트랜지스터의 게이트 전극으로 전달한다. 구동 박막 트랜지스터는 스위칭 박막 트랜지스터로부터 전달받은 신호에 의해 전원 배선을 통해 전달되는 전류를 애노드로 전달하며, 애노드로 전달되는 전류에 의해 발광을 제어한다.For convenience of explanation, only the driving thin film transistor is shown among the various thin film transistors that can be included in the electroluminescent display device, but switching thin film transistors, capacitors, etc. may also be included in the electroluminescent display device. At this time, when a signal is applied from the gate wiring, the switching thin film transistor transfers the signal from the data wiring to the gate electrode of the driving thin film transistor. The driving thin film transistor transmits the current transmitted through the power wiring to the anode by a signal received from the switching thin film transistor, and controls light emission by the current transmitted to the anode.

박막 트랜지스터(420)를 보호하고 박막 트랜지스터(420)로 인해서 발생되는 단차를 완화시키며, 박막 트랜지스터(420)와 게이트라인 및 데이터 라인, 발광소자(440) 들간의 사이에 발생되는 기생정전용량(Parasitic-Capacitance)을 감소시키기 위해서 박막 트랜지스터(420) 상에 평탄화층(435a, 437b)을 배치한다.Protects the thin film transistor 420, alleviates the step caused by the thin film transistor 420, and reduces parasitic capacitance generated between the thin film transistor 420, the gate line, the data line, and the light emitting device 440. -Capacitance), planarization layers 435a and 437b are disposed on the thin film transistor 420.

평탄화층(435a, 437a)은 아크릴계 수지 (Acrylic Resin), 에폭시 수지 (Epoxy Resin), 페놀 수지 (Phenolic Resin), 폴리아미드계 수지 (Polyamides Resin), 폴리이미드계 수지 (Polyimides Resin), 불포화 폴리에스테르계 수지 (Unsaturated Polyesters Resin), 폴리페닐렌계 수지 (Polyphenylene Resin), 폴리페닐렌설파이드계 수지 (Polyphenylenesulfides Resin), 및 벤조사이클로부텐 (Benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으며, 이에 제한되지 않는다.The planarization layers 435a and 437a are made of acrylic resin, epoxy resin, phenolic resin, polyamides resin, polyimides resin, and unsaturated polyester. It may be formed of one or more of Unsaturated Polyesters Resin, Polyphenylene Resin, Polyphenylenesulfides Resin, and Benzocyclobutene, but is not limited thereto.

본 명세서의 실시예에 따른 전계발광 표시장치는 순차적으로 적층된 복수의 평탄화층(435a, 437a)인 제1 평탄화층(435a) 및 제2 평탄화층(437a)을 포함할 수도 있다. The electroluminescent display device according to an embodiment of the present specification may include a first planarization layer 435a and a second planarization layer 437a, which are a plurality of sequentially stacked planarization layers 435a and 437a.

예를 들면, 표시영역(A/A)과 벤딩영역(B/A)에 각각 적층되는 제1 평탄화층(435a, 435b) 및 제2 평탄화층(437a, 437b)는 동일한 층으로 구성될 수 있다. For example, the first planarization layers 435a and 435b and the second planarization layers 437a and 437b respectively stacked on the display area (A/A) and the bending area (B/A) may be composed of the same layer. .

박막 트랜지스터(420) 상에 제1 평탄화층(435a)이 적층되어 배치되고, 제1 평탄화층(435a) 상에 순차적으로 제2 평탄화층(437a)이 적층되어 배치된다. A first planarization layer 435a is stacked and disposed on the thin film transistor 420, and a second planarization layer 437a is sequentially stacked on the first planarization layer 435a.

그리고, 제1 평탄화층(435a) 상에는 버퍼층이 배치될 수도 있다. 버퍼층은 버퍼층 상에 배치되는 구성요소를 보호하기 위해서 배치되며, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으며, 박막 트랜지스터(420) 및 발광소자(440)의 구성 및 특성에 따라서 생략할 수도 있다.Additionally, a buffer layer may be disposed on the first planarization layer 435a. The buffer layer is disposed to protect the components placed on the buffer layer, and may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers of silicon nitride (SiNx) or silicon oxide (SiOx). , may be omitted depending on the configuration and characteristics of the thin film transistor 420 and the light emitting device 440.

제1 평탄화층(435a)에 형성되는 컨택홀(Contact Hole)을 통해서 중간전극(430)이 박막 트랜지스터(420)와 연결된다. 중간전극(430)은 박막 트랜지스터(420)와 연결되도록 적층되어 데이터라인도 복층 구조로 형성될 수 있다. The intermediate electrode 430 is connected to the thin film transistor 420 through a contact hole formed in the first planarization layer 435a. The intermediate electrode 430 is stacked to be connected to the thin film transistor 420, so that the data line can also be formed in a multi-layer structure.

그리고, 데이터라인은 소스전극(424) 및 드레인전극(426)과 동일한 물질로 이루어지는 하부층과 중간전극(430)과 동일한 물질로 이루어지는 층이 연결되는 구조로 형성될 수 있어서 두 개의 라인이 서로 병렬 연결된 구조로 데이터라인이 구현될 수 있으므로, 데이터라인의 배선 저항이 감소될 수 있다.In addition, the data line can be formed in a structure in which a lower layer made of the same material as the source electrode 424 and the drain electrode 426 and a layer made of the same material as the middle electrode 430 are connected, so that the two lines are connected in parallel to each other. Since the data line can be implemented in this structure, the wiring resistance of the data line can be reduced.

제1 평탄화층(435a) 및 중간전극(430) 상에 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연층으로 구성된 패시베이션층이 더 배치될 수도 있다. 패시베이션층은 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막는 역할을 할 수 있으며, 박막 트랜지스터(420) 및 발광소자(440)의 구성 및 특성에 따라서 생략될 수도 있다.A passivation layer made of an inorganic insulating layer such as silicon oxide (SiOx) or silicon nitride (SiNx) may be further disposed on the first planarization layer 435a and the intermediate electrode 430. The passivation layer may serve to prevent unnecessary electrical connections between components and prevent contamination or damage from the outside, and may be omitted depending on the configuration and characteristics of the thin film transistor 420 and the light emitting device 440.

표시영역(A/A) 및 벤딩영역(B/A) 에 배치되는 평탄화층(435a, 435b, 437a, 437b)의 제조공정에 대해서는 대해서는 도 6a 내지 도 6i에서 설명한다. The manufacturing process of the planarization layers 435a, 435b, 437a, and 437b disposed in the display area (A/A) and bending area (B/A) will be described with reference to FIGS. 6A to 6I.

제2 평탄화층(437a) 상에 배치되는 발광소자(440)는 애노드(442), 발광부(444) 및 캐소드(446)를 포함한다.The light emitting device 440 disposed on the second planarization layer 437a includes an anode 442, a light emitting portion 444, and a cathode 446.

애노드(442)는 제2 평탄화층(437a) 상에 배치될 수 있다.The anode 442 may be disposed on the second planarization layer 437a.

애노드(442)는 발광부(444)에 정공을 공급하는 역할을 하는 전극으로, 제2 평탄화층(437a)에 있는 컨택홀을 통해 중간전극(430)과 연결되며, 박막 트랜지스터(420)와 전기적으로 연결된다. The anode 442 is an electrode that supplies holes to the light emitting unit 444, and is connected to the intermediate electrode 430 through a contact hole in the second planarization layer 437a, and is electrically connected to the thin film transistor 420. It is connected to

애노드(442)는 투명 도전성 물질인 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO) 등으로 구성할 수 있으며, 이에 제한되지 않는다. The anode 442 may be made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), but is not limited thereto.

전계발광 표시장치(400)가 캐소드(446)가 배치된 상부로 광을 발광하는 탑에미션(Top Emission)일 경우 발광된 광이 애노드(442)에서 반사되어 보다 원활하게 캐소드(446)가 배치된 상부 방향으로 방출될 수 있도록, 반사층을 더 포함할 수 있다. If the electroluminescent display device 400 is a top emission device that emits light toward the top where the cathode 446 is placed, the emitted light is reflected from the anode 442 and the cathode 446 is positioned more smoothly. It may further include a reflective layer so that it can be emitted in the upper direction.

예를 들면, 애노드(442)는 투명 도전성 물질로 구성된 투명 도전층과 반사층이 차례로 적층된 2층 구조이거나, 투명 도전층, 반사층 및 투명 도전층이 차례로 적층된 3층 구조일 수 있으며, 반사층은 은(Ag) 또는 은을 포함하는 합금일 수 있다. For example, the anode 442 may have a two-layer structure in which a transparent conductive layer made of a transparent conductive material and a reflective layer are sequentially stacked, or it may have a three-layer structure in which a transparent conductive layer, a reflective layer, and a transparent conductive layer are sequentially stacked, and the reflective layer is It may be silver (Ag) or an alloy containing silver.

애노드(442) 및 제2 평탄화층(437a) 상에 배치되는 뱅크(450)는 실제로 광을 발광하는 영역을 구획할 수 있는 화소를 정의할 수 있다. 애노드(442) 상에 포토레지스트(Photoresist)를 형성한 후에 사진식각공정(Photolithography)에 의해 뱅크(450)를 형성한다. 포토레지스트는 광의 작용에 의해 현상액에 대한 용해성이 변화되는 감광성 수지를 말하며, 포토레지스트를 노광 및 현상하여 특정 패턴이 얻어질 수 있다. 포토레지스트는 포지티브형 포토레지스트(Positive Photoresist)와 네거티브형 포토레지스트(Negative photoresist)로 분류될 수 있다. 포지티브형 포토레지스트는 노광으로 노광부의 현상액에 대한 용해성이 증가되는 포토레지스트를 말하며, 포지티브형 포토레지스트를 현상하면 노광부가 제거된 패턴이 얻어진다. 그리고, 네거티브형 포토레지스트는 노광으로 노광부의 현상액에 대한 용해성이 크게 저하되는 포토레지스트를 말하며, 네거티브형 포토레지스트를 현상하면 비노광부가 제거된 패턴이 얻어 진다. The bank 450 disposed on the anode 442 and the second planarization layer 437a may define a pixel that can define an area that actually emits light. After forming photoresist on the anode 442, the bank 450 is formed by photolithography. Photoresist refers to a photosensitive resin whose solubility in a developer changes under the action of light, and a specific pattern can be obtained by exposing and developing the photoresist. Photoresist can be classified into positive photoresist and negative photoresist. Positive photoresist refers to a photoresist whose solubility in the developer of the exposed area increases with exposure. When a positive photoresist is developed, a pattern with the exposed area removed is obtained. In addition, negative photoresist refers to a photoresist whose solubility in the developer of the exposed area is greatly reduced by exposure. When the negative photoresist is developed, a pattern with the non-exposed area removed is obtained.

발광소자(440)의 발광부(444)를 형성하기 위해서 증착마스크인 FMM(Fine Metal Mask)을 사용할 수 있다. 그리고, 뱅크(450) 상에 배치되는 증착마스크와 접촉하여 발생될 수 있는 손상을 방지하고, 뱅크(450)와 증착마스크 사이에 일정한 거리를 유지하기 위해서, 뱅크(450) 상부에 투명 유기물인 폴리이미드, 포토아크릴 및 벤조사이클로뷰텐(BCB) 중 하나로 구성되는 스페이서(Spacer; 452)를 배치할 수도 있다.To form the light emitting portion 444 of the light emitting device 440, a fine metal mask (FMM), which is a deposition mask, can be used. In addition, in order to prevent damage that may occur by contact with the deposition mask disposed on the bank 450 and to maintain a constant distance between the bank 450 and the deposition mask, a transparent organic polyethylene layer is placed on the top of the bank 450. A spacer (452) composed of one of mead, photoacrylic, and benzocyclobutene (BCB) may be placed.

애노드(442)와 캐소드(446) 사이에는 발광부(444)가 배치된다. 발광부(444)는 광을 발광하는 역할을 하며, 정공주입층(Hole Injection Layer; HIL), 정공수송층(Hole Transport Layer; HTL), 발광층, 전자수송층(Electron Transport Layer; ETL), 전자주입층(Electron Injection Layer; EIL) 중 적어도 하나의 층을 포함할 수 있고, 전계발광 표시장치(400)의 구조나 특성에 따라 발광부(444)의 일부 구성요소는 생략될 수도 있다. 여기서 발광층은 유기발광층 및 무기발광층을 적용하는 것도 가능하다.A light emitting unit 444 is disposed between the anode 442 and the cathode 446. The light emitting part 444 serves to emit light, and includes a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer, an electron transport layer (ETL), and an electron injection layer. (Electron Injection Layer; EIL), and some components of the light emitting unit 444 may be omitted depending on the structure or characteristics of the electroluminescence display device 400. Here, it is also possible to apply an organic light emitting layer or an inorganic light emitting layer as the light emitting layer.

정공주입층은 애노드(442) 상에 배치하여 정공의 주입이 원활하게 하는 역할을 한다. 정공주입층은, 예를 들어, HAT-CN(dipyrazino[2,3-f:2’,3’-h]quinoxaline-2,3,6,7,10.11-hexacarbonitrile), CuPc(phthalocyanine), 및 NPD(N,N’-bis(naphthalene-1-yl)-N,N’-bis(phenyl)-2,2’-dimethylbenzidine)중에서 어느 하나 이상으로 이루어질 수 있다. The hole injection layer is disposed on the anode 442 to facilitate hole injection. The hole injection layer is, for example, HAT-CN (dipyrazino[2,3-f:2',3'-h]quinoxaline-2,3,6,7,10.11-hexacarbonitrile), CuPc (phthalocyanine), and It may be composed of one or more of NPD (N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine).

정공수송층은 정공주입층 상에 배치하여 발광층으로 원활하게 정공을 전달하는 역할을 한다. 정공수송층은, 예를 들어, NPD(N,N’-bis(naphthalene-1-yl)-N,N’-bis(phenyl)-2,2’-dimethylbenzidine), TPD(N,N'-bis-(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD(2,2’,7,7’-tetrakis(N,N-dimethylamino)-9,9-spirofluorene), 및 MTDATA(4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine) 중에서 어느 하나 이상으로 이루어질 수 있다.The hole transport layer is disposed on the hole injection layer and serves to smoothly transfer holes to the light emitting layer. The hole transport layer is, for example, NPD (N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine), TPD(N,N'-bis -(3-methylphenyl)-N,N'-bis-(phenyl)-benzidine), s-TAD(2,2',7,7'-tetrakis(N,N-dimethylamino)-9,9-spirofluorene) , and MTDATA (4,4',4"-Tris(N-3-methylphenyl-N-phenyl-amino)-triphenylamine).

발광층은 정공수송층 상에 배치되며 특정 색의 광을 발광할 수 있는 물질을 포함하여 특정 색의 광을 발광할 수 있다. 그리고, 발광물질은 인광물질 또는 형광물질을 이용하여 형성할 수 있다. The light-emitting layer is disposed on the hole transport layer and can emit light of a specific color by including a material that can emit light of a specific color. Also, the light-emitting material can be formed using a phosphorescent material or a fluorescent material.

발광층이 적색(Red)을 발광하는 경우, 발광하는 피크파장은 600㎚ 내지 650㎚ 범위가 될 수 있으며, CBP(4,4'-bis(carbazol-9-yl)biphenyl) 또는 mCP(1,3-bis(carbazol-9-yl)benzene)를 포함하는 호스트 물질을 포함하며, PIQIr(acac)(bis(1-phenylisoquinoline)(acetylacetonate) iridium), PQIr(acac)(bis(1-phenylquinoline)(acetylacetonate) iridium), PQIr(tris(1-phenylquinoline) iridium) 및 PtOEP(octaethylporphyrin platinum)중에서 하나 이상을 포함하는 도펀트를 포함하는 인광 물질로 이루어질 수 있다. 또는, PBD:Eu(DBM)3(Phen) 또는 Perylene을 포함하는 형광 물질로 이루어질 수 있다.When the light-emitting layer emits red, the peak wavelength of light emission may be in the range of 600 nm to 650 nm, and CBP (4,4'-bis(carbazol-9-yl)biphenyl) or mCP (1,3 -Contains host materials including bis(carbazol-9-yl)benzene), PIQIr(acac)(bis(1-phenylisoquinoline)(acetylacetonate) iridium), PQIr(acac)(bis(1-phenylquinoline)(acetylacetonate) ) iridium), tris(1-phenylquinoline) iridium (PQIr), and octaethylporphyrin platinum (PtOEP). Alternatively, it may be made of a fluorescent material containing PBD:Eu(DBM)3(Phen) or Perylene.

여기서, 피크파장(λmax)은 EL(ElectroLuminescence)의 최대 파장을 말한다. 발광부를 구성하는 발광층들이 고유의 광을 내는 파장을 PL(PhotoLuminescence)이라 하며, 발광층들을 구성하는 층들의 두께나 광학적 특성의 영향을 받아 나오는 광을 에미턴스(Emittance)라 한다. 이때, EL(ElectroLuminescence)은 전계발광 표시장치가 최종적으로 방출하는 광을 말하며, PL(PhotoLuminescence) 및 에미턴스(Emittance)의 곱으로 표현될 수 있다.Here, the peak wavelength (λmax) refers to the maximum wavelength of EL (ElectroLuminescence). The wavelength at which the light-emitting layers that make up the light-emitting part emit their own light is called PL (PhotoLuminescence), and the light that comes out under the influence of the thickness or optical characteristics of the layers that make up the light-emitting layer is called emittance. At this time, EL (ElectroLuminescence) refers to the light finally emitted by the electroluminescence display device, and can be expressed as the product of PL (PhotoLuminescence) and emittance.

발광층이 녹색(Green)을 발광하는 경우, 발광하는 피크 파장은 520nm 내지 540nm 범위가 될 수 있으며, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, Ir(ppy)3(tris(2-phenylpyridine)iridium)을 포함하는 Ir complex와 같은 도펀트 물질을 포함하는 인광 물질로 이루어질 수 있다. 또한, Alq3(tris(8-hydroxyquinolino)aluminum)을 포함하는 형광 물질로 이루어질 수 있다.When the light emitting layer emits green, the peak wavelength of light emission may be in the range of 520 nm to 540 nm, and includes a host material containing CBP or mCP, and Ir(ppy) 3 (tris(2-phenylpyridine)iridium ) may be made of a phosphorescent material containing a dopant material such as an Ir complex containing. Additionally, it may be made of a fluorescent material containing Alq 3 (tris(8-hydroxyquinolino)aluminum).

발광층이 청색(Blue)을 발광하는 경우, 발광하는 피크 파장은 440㎚ 내지 480㎚ 범위가 될 수 있으며, CBP 또는 mCP를 포함하는 호스트 물질을 포함하며, FIrPic(bis(3,5-difluoro-2-(2-pyridyl)phenyl-(2-carboxypyridyl)iridium)를 포함하는 도펀트 물질을 포함하는 인광 물질로 이루어질 수 있다. 또한, spiro-DPVBi(4,4'-Bis(2,2-diphenyl-ethen-1-yl)biphenyl), DSA(1-4-di-[4-(N,N-di-phenyl)amino]styryl-benzene), PFO(polyfluorene)계 고분자 및 PPV(polyphenylenevinylene)계 고분자중 어느 하나를 포함하는 형광 물질로 이루어질 수 있다.When the light emitting layer emits blue, the peak wavelength of light emission may be in the range of 440 nm to 480 nm, contains a host material containing CBP or mCP, and FIrPic (bis(3,5-difluoro-2 It may be made of a phosphorescent material containing a dopant material containing -(2-pyridyl)phenyl-(2-carboxypyridyl)iridium). In addition, spiro-DPVBi(4,4'-Bis(2,2-diphenyl-ethen) -1-yl)biphenyl), DSA (1-4-di-[4-(N,N-di-phenyl)amino]styryl-benzene), PFO (polyfluorene) polymer, and PPV (polyphenylenevinylene) polymer. It may be made of a fluorescent material containing one.

발광층 상에 전자수송층을 배치하여 발광층으로 전자의 이동을 원활하게 한다. 전자수송층은, 예를 들어, Liq(8-hydroxyquinolinolato-lithium), PBD(2-(4-biphenyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole), TAZ(3-(4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, BCP(2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline) 및 BAlq(bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminum) 중에서 어느 하나 이상으로 이루어질 수 있다.An electron transport layer is placed on the light emitting layer to facilitate the movement of electrons to the light emitting layer. The electron transport layer is, for example, Liq (8-hydroxyquinolinolato-lithium), PBD (2-(4-biphenyl)-5-(4-tert-butylphenyl)-1,3,4-oxadiazole), TAZ (3- (4-biphenyl)4-phenyl-5-tert-butylphenyl-1,2,4-triazole), spiro-PBD, BCP(2,9-Dimethyl-4,7-diphenyl-1,10-phenanthroline) and BAlq (bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminum).

전자수송층 상에 전자주입층이 더 배치될 수 있다. 전자주입층은 캐소드(446)로부터 전자의 주입을 원활하게 하는 유기층으로, 전계발광 표시장치(400)의 구조와 특성에 따라서 생략될 수 있다. 전자주입층은 BaF2, LiF, NaCl, CsF, Li2O 및 BaO와 같은 금속 무기 화합물일 수 있고, HAT-CN(dipyrazino[2,3-f:2’,3’-h]quinoxaline-2,3,6,7,10.11-hexacarbonitrile), CuPc(phthalocyanine), 및 NPD(N,N’-bis(naphthalene-1-yl)-N,N’-bis(phenyl)-2,2’-dimethylbenzidine) 중에서 어느 하나 이상의 유기 화합물일 수 있다. An electron injection layer may be further disposed on the electron transport layer. The electron injection layer is an organic layer that facilitates injection of electrons from the cathode 446, and may be omitted depending on the structure and characteristics of the electroluminescence display device 400. The electron injection layer may be a metal inorganic compound such as BaF2, LiF, NaCl, CsF, Li2O and BaO, and HAT-CN (dipyrazino[2,3-f:2',3'-h]quinoxaline-2, 3,6,7,10.11-hexacarbonitrile), CuPc (phthalocyanine), and NPD (N,N'-bis(naphthalene-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine) It may be any one or more organic compounds.

발광층과 인접한 위치에 정공 또는 전자의 흐름을 저지하는 전자저지층(Electron Blocking Layer) 또는 정공저지층(Hole Blocking Layer)을 더 배치하여 전자가 발광층에 주입될때 발광층에서 이동하여 인접한 정공수송층으로 통과하거나 정공이 발광층에 주입될 때 발광층에서 이동하여 인접한 전자수송층으로 통과하는 현상을 방지하여 발광효율을 향상시킬 수 있다.An electron blocking layer or hole blocking layer is further placed adjacent to the light emitting layer to block the flow of holes or electrons, so that when electrons are injected into the light emitting layer, they move from the light emitting layer and pass through the adjacent hole transport layer. When holes are injected into the light-emitting layer, the luminous efficiency can be improved by preventing the hole from moving from the light-emitting layer and passing through the adjacent electron transport layer.

캐소드(446)는 발광부(444) 상에 배치되어, 발광부(444)로 전자를 공급하는 역할을 한다. 캐소드(446)는 전자를 공급하여야 하므로 일함수가 낮은 도전성 물질인 마그네슘(Mg), 은-마그네슘(Ag:Mg) 등과 같은 금속 물질로 구성할 수 있으며, 이에 제한되지 않는다. The cathode 446 is disposed on the light emitting unit 444 and serves to supply electrons to the light emitting unit 444. Since the cathode 446 must supply electrons, it can be made of a metal material such as magnesium (Mg) or silver-magnesium (Ag:Mg), which is a conductive material with a low work function, but is not limited thereto.

전계발광 표시장치(400)가 탑에미션 방식인 경우, 캐소드(446)는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TiO) 계열의 투명 도전성 산화물일 수 있다.When the electroluminescent display device 400 is a top emission type, the cathode 446 is made of indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), and zinc oxide ( It may be a transparent conductive oxide of the Zinc Oxide (ZnO) and Tin Oxide (TiO) series.

발광소자(440) 상에는 전계발광 표시장치(400)의 구성요소인 박막 트랜지스터(420) 및 발광소자(440)가 외부에서 유입되는 수분, 산소 또는 불순물들로 인해서 산화 또는 손상되는 것을 방지하기 위한 봉지부(460)를 배치할 수 있으며, 복수의 봉지층, 이물보상층 및 복수의 베리어필름(Barrier Film)이 적층되어 형성할 수 있다. A bag is placed on the light emitting device 440 to prevent the thin film transistor 420 and the light emitting device 440, which are components of the electroluminescence display device 400, from being oxidized or damaged due to moisture, oxygen, or impurities flowing in from the outside. The portion 460 can be disposed and formed by stacking a plurality of encapsulation layers, a foreign matter compensation layer, and a plurality of barrier films.

봉지층은 박막 트렌지스터(420) 및 발광소자(440)의 상부 전면에 배치되며, 무기물인 질화실리콘(SiNx) 또는 산화알루미늄(AlyOz) 중 하나로 구성될 수 있으며 이에 제한되지 않는다.The encapsulation layer is disposed on the entire upper surface of the thin film transistor 420 and the light emitting device 440, and may be composed of, but is not limited to, one of inorganic silicon nitride (SiNx) or aluminum oxide (AlyOz).

봉지층 상에 배치되는 이물보상층 상에는 봉지층이 더 배치할 수 있다. An encapsulation layer may be further disposed on the foreign matter compensation layer disposed on the encapsulation layer.

이물보상층은 봉지층 상에 배치되며, 유기물인 실리콘옥시카본(SiOCz), 아크릴(Acryl) 또는 에폭시(Epoxy) 계열의 레진(Resin)을 사용할 수 있으며, 이에 제한되지 않으며, 공정 중에 발생될 수 있는 이물이나 파티클(Particle)에 의해서 발생된 크랙(Crack)에 의해 불량이 발생할 때 이물보상층에 의해서 굴곡 및 이물이 덮히면서 보상할 수 있다. The foreign matter compensation layer is placed on the encapsulation layer, and can use organic silicon oxycarbon (SiOCz), acryl, or epoxy-based resin, but is not limited to this, and may be generated during the process. When defects occur due to cracks caused by foreign matter or particles, the bending and foreign matter can be covered by the foreign matter compensation layer to compensate.

봉지층 및 이물보상층 상에 베리어필름을 배치하여 전계발광 표시장치(400)가 외부에서의 산소 및 수분의 침투를 지연시킬 수 있다. 베리어필름은 투광성 및 양면 접착성을 띠는 필름 형태로 구성되며, 올레핀(Olefin) 계열, 아크릴(Acrylic) 계열 및 실리콘(Silicon) 계열 중 어느 하나의 절연재료로 구성될 수 있고, 또는 COP(Cyclolefin Polymer), COC(Cycloolefin Copolymer) 및 PC(Polycarbonate) 중 어느 하나의 재료로 구성된 베리어필름을 더 적층할 수 있으며, 이에 제한되지 않는다. By disposing a barrier film on the encapsulation layer and the foreign matter compensation layer, the electroluminescent display device 400 can delay the infiltration of oxygen and moisture from the outside. The barrier film is composed of a light-transmitting and double-sided adhesive film, and can be made of any one of the following insulating materials: Olefin-based, Acrylic-based, and Silicon-based, or COP (Cyclolefin). A barrier film made of any one of materials such as polymer), COC (cycloolefin copolymer), and PC (polycarbonate) can be further laminated, but is not limited thereto.

도 4b 는 도 3에서 설명한 벤딩영역(B/A)의 단면도이다.FIG. 4B is a cross-sectional view of the bending area (B/A) described in FIG. 3.

도 4b의 일부 구성요소는 도 4a 에서 설명된 구성요소와 실질적으로 동일/유사하며 이에 대한 상세한 설명은 생략한다. Some components of FIG. 4B are substantially the same/similar to the components described in FIG. 4A and detailed description thereof will be omitted.

도 1 내지 도 3에서 설명한 게이트신호 및 데이터신호는 외부에서부터 플렉시블 전계발광 표시장치의 비표시영역(N/A)에 배치되는 회로배선을 거쳐서 표시영역(A/A)에 배치되어 있는 화소로 전달되어 발광되도록 한다. The gate signal and data signal described in FIGS. 1 to 3 are transmitted from the outside to the pixels arranged in the display area (A/A) through circuit wiring arranged in the non-display area (N/A) of the flexible electroluminescent display device. and causes it to emit light.

플렉시블 전계발광 표시장치의 벤딩영역(B/A)을 포함한 비표시영역(N/A)에 배치되는 배선이 단층 구조로 형성되는 경우, 배선을 배치하기 위한 많은 공간이 요구된다. 도전성 물질을 증착한 후, 형성하고자 하는 배선의 형상으로 도전성 물질을 에칭 등의 공정으로 패터닝하는데, 에칭 공정의 세밀도에는 한계가 있으므로 배선 사이의 간격을 좁히기 위한 한계로 인하여 많은 공간이 요구되므로, 비표시영역(N/A)의 면적이 커지게 되어 네로우 베젤 구현에 어려움이 발생할 수 있다. When the wiring arranged in the non-display area (N/A) including the bending area (B/A) of the flexible electroluminescent display device is formed in a single layer structure, a large amount of space is required to place the wiring. After depositing a conductive material, the conductive material is patterned into the shape of the wire to be formed through a process such as etching. However, since the precision of the etching process is limited, a lot of space is required due to the limitation of narrowing the gap between wires. As the area of the non-display area (N/A) increases, difficulties may arise in implementing a narrow bezel.

이와 함께, 하나의 신호를 전달하기 위해 하나의 배선을 사용하는 경우, 해당 배선이 크랙이 발생되는 경우 해당 신호가 전달되지 못할 수 있다. 플렉시블 기판을 벤딩하는 과정에서 배선 자체가 크랙이 발생하거나 다른 층이 크랙이 발생되어 크랙이 배선에 전파될 수도 있다. 이와 같이, 배선에 크랙이 발생되는 경우에는 전달하는 신호가 전달되지 않을 수도 있다.Additionally, when one wire is used to transmit one signal, if the wire is cracked, the signal may not be transmitted. In the process of bending a flexible board, cracks may occur in the wiring itself or cracks may occur in other layers and the cracks may propagate to the wiring. Likewise, if a crack occurs in the wiring, the transmitted signal may not be transmitted.

이에 따라, 본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 벤딩영역(B/A)에 배치되는 배선은 제1 배선(462) 및 제2 배선(464)의 이중배선 형태로 배치된다.Accordingly, the wiring disposed in the bending area (B/A) of the flexible electroluminescent display device according to the embodiment of the present specification is arranged in the form of a double wiring of the first wiring 462 and the second wiring 464.

제1 배선(462) 및 제2 배선(464)은 도전성물질로 형성하며, 플렉시블 기판(410)의 벤딩 시에 크랙이 발생하는 것을 줄이기 위해 연성이 우수한 도전성 물질로 형성될 수 있다. 예를 들어, 금(Au), 은(Ag), 알루미늄(Al) 등과 같이 연성이 우수한 도전성 물질로 형성될 수 있고, 표시영역(A/A)에서 사용되는 다양한 도전성물질 중 하나로 형성될 수 있으며, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 은(Ag) 과 마그네슘(Mg) 의 합금 등으로도 구성될 수도 있다. 그리고, 다양한 도전성물질을 포함하는 다층구조로 구성될 수도 있는며, 예를 들어, 티타늄 (Ti)/알루미늄(Al)/티타늄(Ti) 3층구조로 구성될 수 있으며, 이에 제한되지는 않는다.The first wiring 462 and the second wiring 464 are made of a conductive material and may be made of a conductive material with excellent ductility to reduce the occurrence of cracks when bending the flexible substrate 410. For example, it can be formed of a conductive material with excellent ductility, such as gold (Au), silver (Ag), aluminum (Al), etc., and can be formed of one of various conductive materials used in the display area (A/A). , molybdenum (Mo), chromium (Cr), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), and an alloy of silver (Ag) and magnesium (Mg). . Additionally, it may be composed of a multi-layer structure containing various conductive materials, for example, a three-layer structure of titanium (Ti)/aluminum (Al)/titanium (Ti), but is not limited thereto.

제1 배선(462) 및 제2 배선(464)을 보호하기 위해서 제1 배선(462) 및 제2 배선(464)의 하부에는 무기절연층으로 이루어지는 버퍼층이 배치될 수도 있고, 제1 배선(462) 및 제2 배선(464)의 상부 및 측부를 둘러싸도록 무기절연층으로 이루어지는 패시베이션층이 형성되어 제1 배선(462) 및 제2 배선(464)이 수분 등과 반응하여 부식되는 등의 현상이 방지될 수도 있다.In order to protect the first wiring 462 and the second wiring 464, a buffer layer made of an inorganic insulating layer may be disposed under the first wiring 462 and the second wiring 464, and the first wiring 462 ) and a passivation layer made of an inorganic insulating layer is formed to surround the top and sides of the second wiring 464 to prevent phenomena such as corrosion of the first wiring 462 and the second wiring 464 by reacting with moisture, etc. It could be.

벤딩영역(B/A)에 형성되는 제1 배선(462) 및 제2 배선(464)은 벤딩되는 경우 인장력을 받게 된다. 도 3에서 설명한 바와 같이, 플렉시블 기판(410) 상에서 벤딩방향과 동일한 방향으로 연장하는 배선이 가장 큰 인장력을 받게 되고, 크랙이 발생할 수 있으며, 크랙이 심하면 단선이 발생할 수 있다. 따라서, 벤딩방향으로 연장하도록 배선을 형성하는 것이 아니라, 벤딩영역(B/A)을 포함하여 배치되는 배선 중 적어도 일부분은 벤딩 방향과 상이한 방향인 사선 방향으로 연장하도록 형성함으로써, 인장력을 최소화하여 크랙 발생을 줄일 수 있다. 배선의 형상을 마름모 형상, 삼각파 형상, 정현파 형상, 사다리꼴 형상 등으로 구성할 수 있으며, 이에 제한되지 않는다. The first wiring 462 and the second wiring 464 formed in the bending area B/A are subjected to a tensile force when bent. As explained in FIG. 3, the wiring extending in the same direction as the bending direction on the flexible substrate 410 receives the greatest tensile force, and cracks may occur. If the cracks are severe, wire breakage may occur. Therefore, rather than forming the wiring to extend in the bending direction, at least a portion of the wiring arranged including the bending area (B/A) is formed to extend in a diagonal direction that is different from the bending direction, thereby minimizing the tensile force and cracking. occurrence can be reduced. The shape of the wiring may be a diamond shape, a triangular wave shape, a sinusoidal shape, a trapezoid shape, etc., but is not limited thereto.

플렉시블 기판(410) 상에 제1 배선(462)이 배치되고 제1 배선(462) 상에 제1 평탄화층(435b)이 배치된다. 제1 평탄화층(435b) 상에는 제2 배선(464)이 배치되고, 제2 배선(464) 상에 제2 평탄화층(437b)이 배치된다. A first wiring 462 is disposed on the flexible substrate 410 and a first planarization layer 435b is disposed on the first wiring 462. A second wiring 464 is disposed on the first planarization layer 435b, and a second planarization layer 437b is disposed on the second wiring 464.

제1 평탄화층(435b) 및 제2 평탄화층(437b)은 아크릴계 수지 (Acrylic Resin), 에폭시 수지 (Epoxy Resin), 페놀 수지 (Phenolic Resin), 폴리아미드계 수지 (Polyamides Resin), 폴리이미드계 수지 (Polyimides Resin), 불포화 폴리에스테르계 수지 (Unsaturated Polyesters Resin), 폴리페닐렌계 수지 (Polyphenylene Resin), 폴리페닐렌설파이드계 수지 (Polyphenylenesulfides Resin), 및 벤조사이클로부텐 (Benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으며, 이에 제한되지 않는다.The first planarization layer 435b and the second planarization layer 437b are made of acrylic resin, epoxy resin, phenolic resin, polyamides resin, and polyimide resin. (Polyimides Resin), Unsaturated Polyesters Resin, Polyphenylene Resin, Polyphenylenesulfides Resin, and Benzocyclobutene. may, but is not limited to this.

그리고, 표시영역(A/A)과 벤딩영역(B/A)에 각각 적층되는 제1 평탄화층(435a, 435b)와 제2 평탄화층(437a, 437b)은 동일한 층으로 구성할 수 있다. In addition, the first and second planarization layers 435a and 435b stacked on the display area (A/A) and the bending area (B/A), respectively, may be composed of the same layer.

제2 평탄화층(437b) 상에는 마이크로 코팅층(Micro Coating Layer; 466)이 배치된다. 마이크로 코팅층(466)은 벤딩 시에 플렉시블 기판(410) 상에 배치되는 배선부에 인장력이 작용하여 미세 크렉이 발생될 수 있기 때문에, 레진(Resin)을 벤딩되는 위치에 얇은 두께로 코팅하여 배선을 보호하는 역할을 할 수 있다. A micro coating layer (Micro Coating Layer) 466 is disposed on the second planarization layer (437b). Since micro cracks may occur in the micro coating layer 466 due to tensile force acting on the wiring portion disposed on the flexible substrate 410 during bending, resin is coated with a thin layer at the bending position to secure the wiring. It can play a protective role.

표시영역(A/A) 및 벤딩영역(B/A) 에 배치되는 평탄화층(435a, 435b, 437a, 437b)의 제조공정에 대해서는 도 6a 내지 도 6i에서 설명한다. The manufacturing process of the planarization layers 435a, 435b, 437a, and 437b disposed in the display area (A/A) and bending area (B/A) will be described with reference to FIGS. 6A to 6I.

도 5는 본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치의 단면도이다. Figure 5 is a cross-sectional view of a flexible electroluminescent display device according to an embodiment of the present specification.

도 5를 참조하면, 플렉시블 기판(510) 상에 배리어필름(520)이 배치된다. 배리어필름(520)은 플렉시블 전계발광 표시장치(500)의 다양한 구성 요소를 보호하기 위한 구성으로서, 플렉시블 전계발광 표시장치(500)의 적어도 표시영역(A/A)에 대응하도록 배치될 수 있다. 그리고, 배리어필름(520)은 접착성을 갖는 물질로 구성될 수 있으며, 배리어필름(520) 상의 편광판(530)을 고정시키는 역할을 할 수도 있다. Referring to FIG. 5, a barrier film 520 is disposed on the flexible substrate 510. The barrier film 520 is a component for protecting various components of the flexible electroluminescent display device 500, and may be arranged to correspond to at least the display area (A/A) of the flexible electroluminescent display device 500. Additionally, the barrier film 520 may be made of an adhesive material and may serve to fix the polarizing plate 530 on the barrier film 520.

플렉시블 기판(510) 하부에는 백플레이트(540)가 배치된다. 플렉시블 기판(510)이 폴리이미드와 같은 플라스틱 물질로 이루어지는 경우, 플렉시블 기판(510) 하부에 유리로 이루어지는 지지기판이 배치된 상황에서 플렉시블 전계발광 표시장치(500) 제조공정이 진행되고, 제조공정이 완료된 후 지지기판이 분리되어 릴리즈될 수 있다. A back plate 540 is disposed below the flexible substrate 510. When the flexible substrate 510 is made of a plastic material such as polyimide, the manufacturing process of the flexible electroluminescent display device 500 proceeds with a support substrate made of glass placed below the flexible substrate 510, and the manufacturing process proceeds. After completion, the support substrate can be separated and released.

지지기판이 릴리즈된 이후에도 플렉시블 기판(510)을 지지하기 위한 구성요소가 필요하므로, 플렉시블 기판(510)을 지지하기 위한 백플레이트(540)가 플렉시블 기판(510)의 하부에 배치될 수 있다. 백플레이트(540)는 벤딩 영역(B/A)을 제외한 플렉시블 기판(510)의 다른 영역에서 벤딩영역(B/A)에 인접하도록 배치될 수 있다. Since components are needed to support the flexible substrate 510 even after the support substrate is released, a backplate 540 for supporting the flexible substrate 510 may be disposed below the flexible substrate 510. The backplate 540 may be disposed adjacent to the bending area (B/A) in other areas of the flexible substrate 510 other than the bending area (B/A).

백플레이트(540)는 폴리이미드, 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 다른 적합한 폴리머들, 이들 폴리머들의 조합 등으로 형성된 플라스틱 박막으로 이루어질 수 있다.Backplate 540 may be made of a plastic thin film formed of polyimide, polyethylene naphthalate (PEN), polyethylene terephthalate (PET), other suitable polymers, or combinations of these polymers.

두 개의 백플레이트들(540) 사이에는 지지부재(570)가 배치되고, 지지 부재(570)는 접착층(560)에 의해 백플레이트(540)와 접착될 수 있다. 지지 부재(570)는 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 다른 적합한 폴리머들, 이들 폴리머들의 조합 등과 같은 플라스틱 재료로 형성될 수 있다. 이러한 플라스틱 재료들로 형성된 지지부재(570)의 강도는 지지부재(570)의 두께 및 강도를 증가시키기 위한 첨가제들을 제공하는 것에 의해 제어될 수도 있다. 그리고, 지지부재(570)는 유리, 세라믹, 금속 또는 다른 강성이 있는(rigid) 재료들 또는 전술한 재료들의 조합들로 형성될 수도 있다.A support member 570 is disposed between the two back plates 540, and the support member 570 may be adhered to the back plate 540 by an adhesive layer 560. Support member 570 may be formed of a plastic material such as polycarbonate (PC), polyimide (PI), polyethylene naphthalate (PEN), polyethylene terephthalate (PET), other suitable polymers, combinations of these polymers, etc. . The strength of the support member 570 formed from these plastic materials may be controlled by providing additives to increase the thickness and strength of the support member 570. Additionally, the support member 570 may be formed of glass, ceramic, metal, or other rigid materials or a combination of the foregoing materials.

플렉시블 기판(510)의 벤딩영역(B/A) 상에는 마이크로 코팅층 (Micro Coating Layer; 550)이 배치된다. 마이크로 코팅층(550)은 배리어필름(520)의 일 측을 덮도록 형성될 수도 있다. 그리고, 마이크로 코팅층(550)은 벤딩 시에 플렉시블 기판(510) 상에 배치되는 배선부에 인장력이 작용하여 미세 크렉이 발생될 수 있기 때문에, 레진(Resin)을 벤딩되는 위치에 얇은 두께로 코팅하여 배선을 보호하는 역할을 할 수 있다. A micro coating layer (Micro Coating Layer) 550 is disposed on the bending area (B/A) of the flexible substrate 510. The micro coating layer 550 may be formed to cover one side of the barrier film 520. In addition, the micro coating layer 550 is coated with a thin layer of resin at the bending location because micro cracks may occur due to tensile force acting on the wiring portion disposed on the flexible substrate 510 during bending. It can play a role in protecting wiring.

플렉시블 기판(510)의 끝단에 절연필름(580)이 연결된다. 절연필름(580) 상에는 표시영역(A/A)에 배치된 화소로 신호를 전달하기 위한 다양한 배선이 형성된다. 절연필름(580)은 휘어질 수 있도록 플렉서빌리티(Flexibility)를 갖는 재료로 형성된다. 절연필름(580)에는 구동소자가 장착될 수 있으며, 절연필름(650)과 함께 칩 온 필름(Chip on Film; COF)과 같은 구동 패키지(Package)를 형성하며, 절연필름(580) 상에 형성된 배선에 연결되어 구동 신호 및 데이터를 표시영역(A/A)에 배치된 화소에 제공한다.An insulating film 580 is connected to the end of the flexible substrate 510. Various wirings are formed on the insulating film 580 to transmit signals to pixels arranged in the display area (A/A). The insulating film 580 is made of a material that has flexibility so that it can be bent. A driving element may be mounted on the insulating film 580, and together with the insulating film 650, it forms a driving package such as a chip on film (COF), and is formed on the insulating film 580. It is connected to the wiring and provides driving signals and data to the pixels placed in the display area (A/A).

절연필름(580)과 연결되는 회로기판은 외부로부터 영상신호를 입력받아 표시영역(A/A)에 배치된 화소에 에 다양한 신호를 인가할 수 있으며, 인쇄 회로 기판(Printed Circuit Board)일 수 있다.The circuit board connected to the insulating film 580 can receive image signals from the outside and apply various signals to the pixels arranged in the display area (A/A), and may be a printed circuit board. .

도 6a 내지 도 6i는 본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치 표시영역(A/A) 및 벤딩영역(B/A) 제조공정에 대한 단면도이다.6A to 6I are cross-sectional views of the manufacturing process of the display area (A/A) and bending area (B/A) of the flexible electroluminescence display according to an embodiment of the present specification.

도 6a 내지 도 6i 에서 나타내는 플렉시블 전계발광 표시장치의 주요 구성요소들은 도 1 내지 도 5에서 설명된 주요 구성요소와 실질적으로 동일하거나 유사할 수 있다.The main components of the flexible electroluminescence display shown in FIGS. 6A to 6I may be substantially the same as or similar to the main components described in FIGS. 1 to 5.

도 6a를 참조하면, 표시영역(A/A)의 플렉시블 기판(610) 상에 박막 트랜지스터(620)를 형성하고, 벤딩영역(B/A)의 플렉시블 기판(610) 상에 제1 배선(662)를 형성한다. Referring to FIG. 6A, a thin film transistor 620 is formed on the flexible substrate 610 in the display area (A/A), and a first wiring 662 is formed on the flexible substrate 610 in the bending area (B/A). ) to form.

표시영역(A/A)의 플렉시블 기판(610) 상에 게이트전극(622), 소스전극(624), 드레인전극(626) 및 반도체층(628)을 포함하는 박막 트랜지스터(620)를 형성한다.A thin film transistor 620 including a gate electrode 622, a source electrode 624, a drain electrode 626, and a semiconductor layer 628 is formed on the flexible substrate 610 in the display area (A/A).

그리고, 플렉시블 기판(610) 상에 수분이나 다른 불순물의 침투를 방지하며, 플렉시블 기판(610) 의 표면을 평탄화하는 역할을 하는 버퍼층을 더 형성할 수 있다. Additionally, a buffer layer may be further formed on the flexible substrate 610 to prevent penetration of moisture or other impurities and to flatten the surface of the flexible substrate 610.

반도체층(628)은 비정질실리콘, 다결정실리콘 또는 산화물 반도체 중 하나를 증착하고, 마스크로 패터닝(Patterning) 하여 형성한다. 그리고, 반도체층(628)은 p형 또는 n형의 불순물을 포함하는 소스영역, 드레인영역 및 소스영역 및 드레인영역 사이에 채널을 포함하여 형성 할 수 있고, 채널과 인접한 소스영역 및 드레인영역 사이에는 저농도 도핑영역을 형성할 수 있다. The semiconductor layer 628 is formed by depositing one of amorphous silicon, polycrystalline silicon, or oxide semiconductor and patterning it with a mask. In addition, the semiconductor layer 628 may be formed to include a source region containing p-type or n-type impurities, a drain region, and a channel between the source region and the drain region, and between the channel and the adjacent source region and drain region. A low concentration doping area can be formed.

반도체층(628) 상에 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 복수층으로 구성된 게이트절연층(631)을 증착하여 형성한다. A gate insulating layer 631 composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx) is deposited on the semiconductor layer 628.

게이트전극(622)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등이나 이에 대한 합금을 단일층 또는 다중층으로 증착하고, 마스크로 패터닝하여 형성한다.The gate electrode 622 is made of conductive metals such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and neodymium (Nd). It is formed by depositing a single layer or an alloy thereof and patterning it with a mask.

게이트전극(622) 상에 상에 실리콘산화물(SiOx) 또는 실리콘질화물(SiNx)의 단일층이나 복수층으로 구성된 층간절연층(633)을 증착하여 형성한다. An interlayer insulating layer 633 composed of a single layer or multiple layers of silicon oxide (SiOx) or silicon nitride (SiNx) is deposited on the gate electrode 622.

소스전극(624) 및 드레인전극(626)은 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금을 단일층 또는 다중층을 증착하고, 마스크로 패터닝하여 형성한다.The source electrode 624 and the drain electrode 626 are made of conductive metals such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), It is formed by depositing a single layer or multiple layers of a metal material such as neodymium (Nd) or an alloy thereof and patterning it with a mask.

박막 트랜지스터(620) 상에 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연층인 패시베이션막을 더 형성할 수 있다. A passivation film, which is an inorganic insulating layer such as silicon oxide (SiOx) or silicon nitride (SiNx), may be further formed on the thin film transistor 620.

도 6a 내지 6i 에서는 코플래너 구조의 박막 트랜지스터(620)가 도시되었으나, 인버티드 스태거드 구조의 박막 트랜지스터를 포함할 수도 있다.6A to 6I illustrate a thin film transistor 620 having a coplanar structure, but it may also include a thin film transistor 620 having an inverted staggered structure.

벤딩영역(B/A)의 플렉시블 기판(610) 상에 제1 배선(662)을 형성한다. A first wiring 662 is formed on the flexible substrate 610 in the bending area (B/A).

그리고, 표시영역(A/A) 과 동일하게 플렉시블 기판(610) 상에 수분이나 다른 불순물의 침투를 방지하며, 플렉시블 기판(610)의 표면을 평탄화하는 역할을 하는 버퍼층을 더 형성할 수 있다. Additionally, as in the display area (A/A), a buffer layer may be further formed on the flexible substrate 610 to prevent moisture or other impurities from penetrating and to flatten the surface of the flexible substrate 610.

제1 배선(662)은 도전성물질로 형성하며, 플렉시블 기판(610)의 벤딩 시에 크랙이 발생하는 것을 줄이기 위해 연성이 우수한 도전성 물질인 금(Au), 은(Ag), 알루미늄(Al) 등과 같이 연성이 우수한 도전성 물질로 형성될 수 있고, 표시영역(A/A)에서 사용되는 다양한 도전성물질 중 하나로 형성될 수 있으며, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 은(Ag) 과 마그네슘(Mg) 의 합금 등으로도 구성될 수도 있다. 다양한 도전성물질을 포함하는 다층구조로 구성될 수도 있는며, 예를 들면, 다층구조는 티타늄 (Ti)/알루미늄(Al)/티타늄(Ti) 3층구조로 구성될 수 있으며, 증착하고, 마스크로 패터닝하여 형성한다.The first wiring 662 is made of a conductive material, and is made of conductive materials with excellent ductility, such as gold (Au), silver (Ag), aluminum (Al), etc., to reduce the occurrence of cracks when bending the flexible substrate 610. Likewise, it can be formed of a conductive material with excellent ductility, and can be formed of one of various conductive materials used in the display area (A/A), such as molybdenum (Mo), chromium (Cr), titanium (Ti), and nickel (Ni). ), neodymium (Nd), copper (Cu), and an alloy of silver (Ag) and magnesium (Mg). It may be composed of a multilayer structure containing various conductive materials. For example, the multilayer structure may be composed of a three-layer structure of titanium (Ti)/aluminum (Al)/titanium (Ti), deposited, and used as a mask. Formed by patterning.

제1 배선(662) 상에 제1 배선(662)을 보호하기 위해서 표시영역(A/A)의 패시베이션층과 같은 무기절연층을 더 형성할 수 있다. In order to protect the first wiring 662, an inorganic insulating layer such as a passivation layer of the display area A/A may be further formed on the first wiring 662.

도 6b를 참조하면, 표시영역(A/A)의 박막 트랜지스터(620) 상에 제1 평탄화층(635a)을 형성하고, 벤딩영역(B/A)의 플렉시블 기판(610) 및 제1 배선(662) 상에 제1 평탄화층(635b)을 형성한다.Referring to FIG. 6B, a first planarization layer 635a is formed on the thin film transistor 620 in the display area (A/A), and the flexible substrate 610 and the first wiring ( A first planarization layer 635b is formed on 662).

표시영역(A/A)의 제1 평탄화층(635a)과 벤딩영역(B/A)의 제1 평탄화층(635b)은 각각 아크릴계 수지 (Acrylic Resin), 에폭시 수지 (Epoxy Resin), 페놀 수지 (Phenolic Resin), 폴리아미드계 수지 (Polyamides Resin), 폴리이미드계 수지 (Polyimides Resin), 불포화 폴리에스테르계 수지 (Unsaturated Polyesters Resin), 폴리페닐렌계 수지 (Polyphenylene Resin), 폴리페닐렌설파이드계 수지 (Polyphenylenesulfides Resin), 및 벤조사이클로부텐 (Benzocyclobutene) 중 하나 이상의 물질로 동일층으로 형성할 수 있다. The first planarization layer 635a of the display area (A/A) and the first planarization layer 635b of the bending area (B/A) are made of acrylic resin, epoxy resin, and phenolic resin, respectively. Phenolic Resin, Polyamides Resin, Polyimides Resin, Unsaturated Polyesters Resin, Polyphenylene Resin, Polyphenylenesulfides Resin, and benzocyclobutene can be formed in the same layer with one or more materials.

도 6c를 참조하면, 표시영역(A/A)의 제1 평탄화층(635a) 및 벤딩영역(B/A)의 제1 평탄화층(635b) 상에 일정거리를 이격하여 제1 마스크(670)를 배치하고 노광을 진행한다. Referring to FIG. 6C, a first mask 670 is spaced a certain distance apart on the first flattening layer 635a of the display area (A/A) and the first flattening layer 635b of the bending area (B/A). Place and proceed with exposure.

그리고, 제1 마스크(670)는 하프톤 마스크(Half-Tone Mask)를 사용할 수 있다. 하프톤 마스크는 차광부(672), 투과부(674) 및 반투과부(676)를 갖는 마스크로서, 차광부(672)는 광을 차단하는 부분이고, 투과부(674)는 광을 투과하는 부분이며, 반투과부(676)는 광의 투과량이 투광부 보다 작은 부분을 말한다. 하프톤 마스크를 사용하는 경우, 노광 시 빛의 양을 차등적으로 조사함으로써, 높이가 서로 다른 패턴을 동시에 형성할 수 있다.Additionally, the first mask 670 may use a half-tone mask. The halftone mask is a mask having a light blocking part 672, a transparent part 674, and a semi-transmissive part 676. The light blocking part 672 is a part that blocks light, and the transparent part 674 is a part that transmits light, The semi-transmissive portion 676 refers to a portion in which the light transmission amount is smaller than that of the light transmitting portion. When using a halftone mask, patterns with different heights can be formed simultaneously by differentially irradiating the amount of light during exposure.

하프톤 마스크를 적용한 제1 마스크(670)를 표시영역(A/A)의 제1 평탄화층(635a) 및 벤딩영역(B/A)의 제1 평탄화층(635b) 상에 일정거리를 이격하여 배치하여 조사량이 서로 다른 광이 제1 평탄화층(635a, 635b) 상에 조사되도록 한다.The first mask 670 to which the halftone mask is applied is spaced a certain distance apart on the first flattening layer 635a of the display area (A/A) and the first flattening layer 635b of the bending area (B/A). They are arranged so that light with different irradiation amounts is irradiated onto the first planarization layers 635a and 635b.

도 6d를 참조하면, 표시영역(A/A)의 제1 평탄화층(635a)에 드레인전극(626)의 상면을 노출시키는 컨택홀(Contact Hole; C/H)이 형성되고, 벤딩영역(B/A)의 제1 평탄화층(635b)의 두께는 표시영역(A/A)의 제1 평탄화층(635a)의 두께보다 더 작아진다.Referring to FIG. 6D, a contact hole (C/H) exposing the top surface of the drain electrode 626 is formed in the first planarization layer 635a of the display area (A/A), and a bending area (B) is formed. The thickness of the first planarization layer 635b in /A) is smaller than the thickness of the first planarization layer 635a in the display area A/A.

그리고, 줄어드는 벤딩영역(B/A)의 제1 평탄화층(635b)의 두께는 플렉시블 전계발광 표시장치의 특성에 따라서 두께가 설정될 수 있으며, 이 두께의 수치에 제한되지 않는다. Additionally, the thickness of the first planarization layer 635b in the decreasing bending area B/A may be set according to the characteristics of the flexible electroluminescent display device, and is not limited to this thickness value.

도 6e를 참조하면, 표시영역(A/A)의 제1 평탄화층(635a)에 형성된 컨택홀(C/H)에 중간전극(630)을 형성하여 하부에 배치된 박막 트랜지스터(620)와 연결이 되고, 벤딩영역(B/A)의 제1 평탄화층(635b) 상에 제2 배선(664)을 형성한다. Referring to Figure 6e, an intermediate electrode 630 is formed in the contact hole (C/H) formed in the first planarization layer 635a of the display area (A/A) and connected to the thin film transistor 620 disposed below. , and the second wiring 664 is formed on the first planarization layer 635b in the bending area B/A.

그리고, 표시영역(A/A)의 제1 평탄화층(635a) 및 벤딩영역(B/A)의 제1 평탄화층(635b) 상에 버퍼층을 더 형성할 수도 있다. Additionally, a buffer layer may be further formed on the first planarization layer 635a of the display area (A/A) and the first planarization layer 635b of the bending area (B/A).

버퍼층은 버퍼층 상에 배치되는 구성요소를 보호하기 위해서 배치되며, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있으며, 생략할 수도 있다.The buffer layer is disposed to protect the components placed on the buffer layer, and may be composed of a single layer of silicon nitride (SiNx) or silicon oxide (SiOx) or multiple layers of silicon nitride (SiNx) or silicon oxide (SiOx). , can also be omitted.

제1 평탄화층(635a)에 형성되는 컨택홀(C/H)을 통해서 중간전극(630)은 박막 트랜지스터(620)와 연결된다. The intermediate electrode 630 is connected to the thin film transistor 620 through the contact hole (C/H) formed in the first planarization layer 635a.

제1 평탄화층(635a) 및 중간전극(630) 상에 추가로 실리콘산화물(SiOx), 실리콘질화물(SiNx)과 같은 무기절연층으로 구성된 패시베이션층을 더 배치할 수도 있다. 패시베이션층은, 패시베이션층 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막는 역할을 할 수 있으며, 생략할 수도 있다.A passivation layer made of an inorganic insulating layer such as silicon oxide (SiOx) or silicon nitride (SiNx) may be further disposed on the first planarization layer 635a and the intermediate electrode 630. The passivation layer may serve to prevent unnecessary electrical connections between passivation layer components and prevent contamination or damage from the outside, and may be omitted.

벤딩영역(B/A)의 제1 평탄화층(635b) 상에 제2 배선(664)을 제1 배선(662) 과 서로 중첩되지 않는 위치에 이중배선 형태로 배치하여 형성한다. The second wiring 664 is formed on the first flattening layer 635b of the bending area B/A by arranging the second wiring 664 in the form of a double wiring at a position that does not overlap the first wiring 662.

제2 배선(664)은 도전성물질로 형성하며, 플렉시블 기판(610)의 벤딩 시에 크랙이 발생하는 것을 줄이기 위해 연성이 우수한 도전성 물질로 형성될 수 있다. 예를 들어, 금(Au), 은(Ag), 알루미늄(Al) 등과 같이 연성이 우수한 도전성 물질로 형성될 수 있고, 표시영역(A/A)에서 사용되는 다양한 도전성물질 중 하나로 형성될 수 있으며, 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 은(Ag) 과 마그네슘(Mg) 의 합금 등으로도 구성될 수도 있다. 그리고, 다양한 도전성물질을 포함하는 다층구조로 구성될 수도 있는며, 예를 들어, 티타늄 (Ti)/알루미늄(Al)/티타늄(Ti) 3층구조로 구성될 수 있으며, 이에 제한되지는 않는다.The second wiring 664 is made of a conductive material and may be made of a conductive material with excellent ductility to reduce the occurrence of cracks when bending the flexible substrate 610. For example, it can be formed of a conductive material with excellent ductility, such as gold (Au), silver (Ag), aluminum (Al), etc., and can be formed of one of various conductive materials used in the display area (A/A). , molybdenum (Mo), chromium (Cr), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), and an alloy of silver (Ag) and magnesium (Mg). . Additionally, it may be composed of a multi-layer structure containing various conductive materials, for example, a three-layer structure of titanium (Ti)/aluminum (Al)/titanium (Ti), but is not limited thereto.

표시영역(A/A)과 동일하게 제2 배선(664)의 하부에는 무기 물질로 이루어지는 버퍼층을 배치할 수도 있고, 제1 배선(462) 및 제2 배선(464)의 상부 및 측부를 둘러싸도록 무기 물질로 이루어지는 패시베이션층이 형성할 수도 있으며, 이에 제한되지 않는다. As in the display area (A/A), a buffer layer made of an inorganic material may be disposed under the second wiring 664, and may be placed to surround the top and sides of the first wiring 462 and the second wiring 464. A passivation layer made of an inorganic material may be formed, but is not limited thereto.

벤딩영역(B/A)에 형성되는 제1 배선(462) 및 제2 배선(464)은 벤딩되는 경우 인장력을 받게 된다. 도 3에서 설명한 바와 같이, 플렉시블 기판(410) 상에서 벤딩방향과 동일한 방향으로 연장하는 배선이 가장 큰 인장력을 받게 되고, 크랙이 발생할 수 있으며, 크랙이 심하면 단선이 발생할 수 있다. 따라서, 벤딩방향으로 연장하도록 배선을 형성하는 것이 아니라, 벤딩영역(B/A)을 포함하여 배치되는 배선 중 적어도 일부분은 벤딩 방향과 상이한 방향인 사선 방향으로 연장하도록 형성함으로써, 인장력을 최소화하여 크랙 발생을 줄일 수 있다. 배선의 형상을 마름모 형상, 삼각파 형상, 정현파 형상, 사다리꼴 형상 등으로 구성할 수 있으며, 이에 제한되지 않는다. The first wiring 462 and the second wiring 464 formed in the bending area B/A are subjected to a tensile force when bent. As explained in FIG. 3, the wiring extending in the same direction as the bending direction on the flexible substrate 410 receives the greatest tensile force, and cracks may occur. If the cracks are severe, wire breakage may occur. Therefore, rather than forming the wiring to extend in the bending direction, at least a portion of the wiring arranged including the bending area (B/A) is formed to extend in a diagonal direction that is different from the bending direction, thereby minimizing the tensile force and cracking. occurrence can be reduced. The shape of the wiring may be a diamond shape, a triangular wave shape, a sinusoidal shape, a trapezoid shape, etc., but is not limited thereto.

도 6f를 참조하면, 도 6c 및 도 6d 에서 설명한 바와 같이, 표시영역(A/A)의 제1 평탄화층(635a) 및 중간전극(630) 상에 제2 평탄화층(637a)을 형성하고, 벤딩영역(B/A)의 제1 평탄화층(635b) 및 제1 배선(662) 상에 제2 평탄화층(637b)을 형성하고, 표시영역(A/A)의 제2평탄화층(637b) 및 벤딩영역(B/A)의 제2평탄화층(637b) 상에 일정거리를 이격하여 제2 마스크(671)를 배치하고 노광을 진행한다. 그리고, 제2 마스크(671) 는 하프톤 마스크를 적용하여 사용할 수도 있다. Referring to FIG. 6F, as described in FIGS. 6C and 6D, a second planarization layer 637a is formed on the first planarization layer 635a and the intermediate electrode 630 in the display area A/A, A second planarization layer 637b is formed on the first planarization layer 635b and the first wiring 662 in the bending area (B/A), and the second planarization layer 637b is formed in the display area (A/A). And a second mask 671 is placed at a certain distance apart on the second planarization layer 637b in the bending area (B/A), and exposure is performed. Additionally, the second mask 671 may be used by applying a halftone mask.

도 6c 및 도 6d 에서 설명한 바와 같이, 표시영역(A/A)의 제2 평탄화층(637a)과 벤딩영역(B/A)의 제2 평탄화층(637b)은 각각 아크릴계 수지 (Acrylic Resin), 에폭시 수지 (Epoxy Resin), 페놀 수지 (Phenolic Resin), 폴리아미드계 수지 (Polyamides Resin), 폴리이미드계 수지 (Polyimides Resin), 불포화 폴리에스테르계 수지 (Unsaturated Polyesters Resin), 폴리페닐렌계 수지 (Polyphenylene Resin), 폴리페닐렌설파이드계 수지 (Polyphenylenesulfides Resin), 및 벤조사이클로부텐 (Benzocyclobutene) 중 하나 이상의 물질로 동일층으로 형성될 수 있다. As described in FIGS. 6C and 6D, the second planarization layer 637a of the display area (A/A) and the second planarization layer 637b of the bending area (B/A) are each made of acrylic resin, Epoxy Resin, Phenolic Resin, Polyamides Resin, Polyimides Resin, Unsaturated Polyesters Resin, Polyphenylene Resin ), polyphenylenesulfides resin, and benzocyclobutene may be formed in the same layer.

그리고, 노광 공정에 의해 벤딩영역(B/A)의 제2 평탄화층(637b)의 두께는 표시영역(A/A)의 제2 평탄화층(637a)의 두께보다 더 작아진다. Additionally, through the exposure process, the thickness of the second planarization layer 637b in the bending area (B/A) becomes smaller than the thickness of the second planarization layer (637a) in the display area (A/A).

그리고, 줄어드는 벤딩영역(B/A)의 제2 평탄화층(637b)의 두께는 플렉시블 전계발광 표시장치의 특성에 따라서 두께를 설정할 수 있으며, 이 두께의 수치에 제한되지 않는다.Additionally, the thickness of the second planarization layer 637b in the decreasing bending area (B/A) can be set according to the characteristics of the flexible electroluminescent display device, and is not limited to this thickness value.

도 6g를 참조하면, 도 6d에서 설명한 바와 같이, 표시영역(A/A)의 제2 평탄화층(637a)에 중간전극(630)의 상면을 노출시키는 컨택홀(C/H)이 형성된다. Referring to FIG. 6G, as described in FIG. 6D, a contact hole (C/H) exposing the upper surface of the intermediate electrode 630 is formed in the second planarization layer 637a of the display area (A/A).

도 6h를 참조하면, 표시영역(A/A)의 제2 평탄화층(637a) 상에 발광소자(640)을 형성한다. 그리고, 제2 평탄화층(637a)에 형성된 컨택홀(C/H)을 통해서 발광소자(640)는 중간전극(630)을 거쳐서 하부에 배치된 박막 트랜지스터(620)와 연결된다. Referring to FIG. 6H, the light emitting device 640 is formed on the second planarization layer 637a in the display area (A/A). And, the light emitting device 640 is connected to the thin film transistor 620 disposed below through the intermediate electrode 630 through the contact hole (C/H) formed in the second planarization layer 637a.

제2 평탄화층(637a) 상에 형성되는 발광소자(640)는 애노드(642), 발광부(644) 및 캐소드(646)을 포함하는 발광소자(640)를 형성한다.The light emitting device 640 formed on the second planarization layer 637a includes an anode 642, a light emitting portion 644, and a cathode 646.

애노드(642)는 투명 도전성 물질인 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 등을 증착하며, 반사층이 포함될 경우 은(Ag) 또는 은을 포함하는 합금을 더 증착하고, 마스크로 패터닝하여 형성한다.The anode 642 is deposited with transparent conductive materials such as indium tin oxide (ITO) and indium zinc oxide (IZO). If a reflective layer is included, silver (Ag) or an alloy containing silver is further deposited and patterned with a mask. form

애노드(642)와 캐소드(646) 사이에 발광부(644)를 증착마스크인 FMM(Fine Metal Mask)를 이용하여 증착한다. 발광부(644)는 애노드(642) 상에 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층을 증착하여 형성하며, 발광부(644)의 일부 구성요소는 생략될 수도 있다. 여기서 정공주입층, 정공수송층, 전자수송층, 전자주입층 중 적어도 하나의 층으로 구성할 수도 있다.The light emitting portion 644 is deposited between the anode 642 and the cathode 646 using a deposition mask, FMM (Fine Metal Mask). The light emitting part 644 is formed by depositing a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer on the anode 642, and some components of the light emitting part 644 may be omitted. Here, it may be composed of at least one layer among a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer.

캐소드(646)는 발광부(644) 상에 일함수가 낮은 도전성 물질인 마그네슘(Mg), 은-마그네슘(Ag:Mg) 등과 같은 금속 물질을 증착하여 형성한다. The cathode 646 is formed by depositing a metal material such as magnesium (Mg) or silver-magnesium (Ag:Mg), which is a conductive material with a low work function, on the light emitting portion 644.

도 6i를 참조하면, 벤딩영역(B/A)의 제2 평탄화층(637b) 상에 마이크로 코팅층(666)을 형성한다. Referring to FIG. 6I, a micro coating layer 666 is formed on the second planarization layer 637b in the bending area (B/A).

마이크로 코팅층(666)은 벤딩 시에 플렉시블 기판(610) 상에 배치되는 배선부에 인장력이 작용하여 미세 크렉이 발생할 수 있기 때문에, 레진(Resin)을 벤딩되는 위치에 얇은 두께로 코팅하여 배선을 보호하는 역할을 하며, 마이크로 코팅층(666)의 두께는 벤딩영역(B/A) 의 중립면의 위치를 고려하며, 플렉시블 전계발광 표시장치의 특성에 따라서 두께를 설정할 수 있으며, 이 두께의 수치에 제한되지 않는다.The micro coating layer 666 protects the wiring by coating it with a thin layer of resin at the bending position because tension may occur on the wiring portion disposed on the flexible substrate 610 during bending, which may cause fine cracks. The thickness of the micro coating layer 666 considers the position of the neutral plane of the bending area (B/A), and the thickness can be set according to the characteristics of the flexible electroluminescent display device, and is limited to this thickness value. It doesn't work.

도 7a 및 도 7b 는 본 명세서의 실시예에 따른 플렉시블 전계발광 표시장치 벤딩영역(B/A)의 평탄화층 두께에 따른 중립면의 변화를 나타내는 단면도이다.FIGS. 7A and 7B are cross-sectional views showing changes in the neutral plane according to the thickness of the planarization layer of the bending area (B/A) of the flexible electroluminescent display device according to an embodiment of the present specification.

도 7a 및 도 7b 에서 도시한 플렉시블 전계발광 표시장치의 주요 구성요소들은 도 1 내지 도 6i에서 설명된 주요 구성요소와 실질적으로 동일하거나 유사하다.The main components of the flexible electroluminescence display shown in FIGS. 7A and 7B are substantially the same as or similar to the main components described in FIGS. 1 to 6I.

도 7a를 참조하면, 제1 평탄화층(635b) 및 제2 평탄화층(637b)의 두께가 표시영역(A/A)의 제1 평탄화층(635a) 및 제2 평탄화층(637a)과 동일한 두께로 증착하고, 제2 평탄화층(637b) 상에 마이크로 코팅층(666)을 증착한다. Referring to FIG. 7A, the thickness of the first planarization layer 635b and the second planarization layer 637b is the same as the first planarization layer 635a and the second planarization layer 637a in the display area (A/A). , and a micro coating layer 666 is deposited on the second planarization layer 637b.

중립면(Neutral Plane; N/P)은 어떤 구조물이 벤딩되는 경우, 그 구조물에 인가되는 압축력과 인장력이 서로 상쇄되어 응력을 받지 않는 가상의 면을 의미한다. 벤딩될때 중립면을 기준으로 상면에 배치되는 층은 늘어나게 되어 인장력을 받고, 하면에 배치되는 층은 압축되게 되므로 압축력을 받는다.Neutral Plane (N/P) refers to an imaginary plane that is not stressed when a structure is bent because the compressive force and tensile force applied to the structure cancel each other out. When bending, the layer placed on the upper surface relative to the neutral plane is stretched and receives a tensile force, and the layer placed on the lower surface is compressed and thus receives a compressive force.

평탄화층을 포함하는 절연층은, 절연층을 구성하는 무기 또는 유기물질 자체가 취성(brittleness)의 특성을 가지므로, 절연층은 금속으로 형성되는 배선에 비해 플렉서빌리티가 상당히 떨어진다. 따라서, 절연층이 형성된 기판을 벤딩하면 벤딩에 의한 인장력에 기인하여 절연층에도 크랙이 발생될 수 있으며, 동일한 크기의 압축력과 인장력 중 인장력을 받는 경우에 더 취약하므로, 인장력을 받지 않거나, 인장력을 받더라고 그 힘의 크기를 최소화하기 위해 중립면을 최적화하는 것이 매우 중요하다.Since the inorganic or organic material constituting the insulating layer itself has the characteristic of brittleness, the insulating layer including the planarization layer has significantly lower flexibility compared to wiring made of metal. Therefore, when bending a substrate with an insulating layer formed on it, cracks may occur in the insulating layer due to the tensile force caused by bending. Since it is more vulnerable when subjected to a tensile force among compressive and tensile forces of the same size, it is not subjected to the tensile force or is subjected to the tensile force. However, it is very important to optimize the neutral plane to minimize the magnitude of the force.

도 7a와 같이 제1 평탄화층(635b) 및 제2 평탄화층(637b)의 두께가 표시영역(A/A)의 제1 평탄화층(635a) 및 제2 평탄화층(637a)과 동일한 두께로 증착하면 평탄화층에 중립면(N/P)이 위치할 수 있으며, 이를 예방하기 위해서는 필요 이상으로 큰 두께의 마이크로 코팅층(666)을 증착하여 중립면(N/P)을 최적화 하는 단점이 있다. As shown in FIG. 7A, the first planarization layer 635b and the second planarization layer 637b are deposited to the same thickness as the first planarization layer 635a and the second planarization layer 637a in the display area (A/A). Otherwise, the neutral plane (N/P) may be located in the planarization layer, and in order to prevent this, there is a disadvantage in optimizing the neutral plane (N/P) by depositing a micro coating layer 666 with a thickness larger than necessary.

도 7b를 참조하면, 제1 평탄화층(635b) 및 제2 평탄화층(637b)의 두께가 표시영역(A/A)의 제1 평탄화층(635a) 및 제2 평탄화층(637a)보다 작은 두께로 증착되는 경우, 마이크로 코팅층(666)의 두께를 적절히 조절하면서도 중립면(N/P) 이 마이크로 코팅층(666)에 위치하게 되므로, 평탄화층에서 발생될 수 있는 크랙을 방지할 수 있다.Referring to FIG. 7B, the thickness of the first planarization layer 635b and the second planarization layer 637b is smaller than the first planarization layer 635a and the second planarization layer 637a in the display area (A/A). When deposited, the thickness of the micro coating layer 666 is appropriately adjusted and the neutral plane (N/P) is located on the micro coating layer 666, thereby preventing cracks that may occur in the planarization layer.

본 명세서의 실시예에 따른 플렉시블 전계표시장치는 벤딩영역(B/A)의 평탄화층의 두께를 조절하여 벤딩영역(B/A)의 중립면(N/P)을 최적화하여 크랙으로 발생되는 불량을 최소화할 수 있다.The flexible electric field display device according to an embodiment of the present specification adjusts the thickness of the flattening layer in the bending area (B/A) to optimize the neutral plane (N/P) of the bending area (B/A) to prevent defects caused by cracks. can be minimized.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 표시영역, 및 표시영역의 일측에서 연장되어 벤딩된 벤딩영역을 포함하는 플렉시블 기판, 표시영역에 있는 박막트랜지스터 및 발광소자, 표시영역 및 벤딩영역 각각에 있는 제1 평탄화층 및 제2 평탄화층, 벤딩영역에 있는 제1 배선 및 제2 배선을 포함하며, 표시영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합은 벤딩영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합보다 크다. A flexible electroluminescent display device according to an embodiment of the present invention includes a flexible substrate including a display area and a bending area extending from one side of the display area, a thin film transistor and a light emitting element in the display area, and a display area and a bending area, respectively. It includes a first planarization layer and a second planarization layer, a first wire and a second wire in the bending area, and the sum of the thicknesses of the first planarization layer and the second planarization layer in the display area is 1 greater than the sum of the thicknesses of the planarization layer and the second planarization layer.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 벤딩영역에 있는 제1 배선 및 제2 배선은 마름모 형상, 삼각파 형상, 정현파 형상, 사다리꼴 형상 중 하나의 형상을 포함한다. In the flexible electroluminescent display device according to an embodiment of the present invention, the first and second wires in the bending area include one of a rhombus shape, a triangular wave shape, a sinusoidal wave shape, and a trapezoid shape.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 제1 배선 또는 제2 배선의 하부에 있는 버퍼층을 더 포함한다.The flexible electroluminescent display device according to an embodiment of the present invention further includes a buffer layer below the first or second wiring.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 제1 배선 또는 제2 배선은 복수의 금속층으로 구성된다.The first or second wiring of the flexible electroluminescent display device according to an embodiment of the present invention is composed of a plurality of metal layers.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 플렉시블 기판과 연결된 절연필름 및 절연필름에 배치된 구동소자를 더 포함한다.The flexible electroluminescent display device according to an embodiment of the present invention further includes an insulating film connected to the flexible substrate and a driving element disposed on the insulating film.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 제1 평탄화층 및 제2 평탄화층은 유기물로 구성된다.The first planarization layer and the second planarization layer of the flexible electroluminescent display device according to an embodiment of the present invention are composed of organic materials.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 제1 항에 있어서, 벤딩영역에 있는 제2 평탄화층 상에 배치된 마이크로 커버층을 더 포함한다.The flexible electroluminescent display device according to claim 1 further includes a micro cover layer disposed on the second planarization layer in the bending area.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 벤딩영역의 중립면은 마이크로 커버층에 있다.The neutral plane of the bending area of the flexible electroluminescence display according to an embodiment of the present invention is on the micro cover layer.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 표시영역, 및 표시영역의 일측에서 연장되는 벤딩영역을 포함하는 플렉시블 기판을 형성하는 단계, 표시영역에 박막트랜지스터 및 발광소자를 형성하는 단계, 벤딩영역에 제1 배선을 형성하는 단계, 표시영역의 박막트랜지스터와 발광소자, 및 벤딩영역의 플렉시블 기판 및 제1 배선 상에 제1 평탄화층을 형성하는 단계,하프톤 마스크를 사용하여 벤딩영역의 제1 평탄화층의 두께를 감소시키는 단계, 벤딩영역의 제1 평탄화층 상에 제2 배선을 형성하는 단계, 표시영역의 제1 평탄화층 및 벤딩영역의 제1 평탄화층 및 제2 배선 상에 제2 평탄화층을 형성하는 단계, 하프톤 마스크를 사용하여 벤딩영역의 제2 평탄화층의 두께를 줄이는 단계, 벤딩영역의 제2 평탄화층 상에 마이크로 커버층을 형성하는 단계, 벤딩영역을 벤딩시키는 단계를 포함하고, 표시영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합보다 벤딩영역에 있는 제1 평탄화층 및 제2 평탄화층의 두께의 합이 더 작도록 제조한다.A flexible electroluminescent display device according to an embodiment of the present invention includes the steps of forming a flexible substrate including a display area and a bending area extending from one side of the display area, forming a thin film transistor and a light emitting element in the display area, and bending. Forming a first wiring in the region, forming a first planarization layer on the thin film transistor and light emitting device in the display region, and the flexible substrate and first wiring in the bending region, using a halftone mask to form a first planarization layer in the bending region. 1 Reducing the thickness of the planarization layer, forming a second wiring on the first planarization layer in the bending area, forming a second wiring on the first planarization layer in the display area and the first planarization layer and the second wiring in the bending area. Forming a flattening layer, reducing the thickness of the second flattening layer in the bending area using a halftone mask, forming a micro cover layer on the second flattening layer in the bending area, and bending the bending area. It is manufactured so that the sum of the thicknesses of the first and second planarization layers in the bending area is smaller than the sum of the thicknesses of the first and second planarization layers in the display area.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는의 벤딩영역에 있는 제1 배선 및 제2 배선은 마름모 형상, 삼각파 형상, 정현파 형상, 사다리꼴 형상 중 하나의 형상을 포함하여 제조한다.The first and second wires in the bending area of the flexible electroluminescent display device according to an embodiment of the present invention are manufactured to include one of a rhombus shape, a triangular wave shape, a sinusoidal shape, and a trapezoid shape.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 제1 배선 또는 제2 배선은 복수의 금속층으로 구성되어 제조한다. The first or second wiring of the flexible electroluminescent display device according to an embodiment of the present invention is manufactured by consisting of a plurality of metal layers.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 제1 배선 또는 제2 배선의 하부에 버퍼층을 형성하는 단계를 더 포함하여 제조한다. The manufacturing method further includes forming a buffer layer under the first or second wiring of the flexible electroluminescence display according to an embodiment of the present invention.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 제1 평탄화층에 컨택홀을 형성하는 단계, 컨택홀에 중간전극을 형성하는 단계를 더 포함하며, 표시영역의 박막트랜지스터 및 발광소자를 제1 평탄화층에 형성하는 컨택홀에 있는 중간전극을 통해 표시영역의 박막트랜지스터 및 발광소자를 연결하도록 제조한다.The flexible electroluminescent display device according to an embodiment of the present invention further includes forming a contact hole in the first planarization layer and forming an intermediate electrode in the contact hole, and forming a thin film transistor and a light emitting element in the display area into the first planarization layer. It is manufactured to connect the thin film transistor and light emitting device of the display area through the intermediate electrode in the contact hole formed in the planarization layer.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 벤딩영역의 제1 평탄화층의 두께를 줄이는 단계는 제1 평탄화층에 컨택홀을 형성하는 단계와 동시에 진행되도록 제조한다.The step of reducing the thickness of the first planarization layer in the bending area of the flexible electroluminescence display according to an embodiment of the present invention is performed simultaneously with the step of forming a contact hole in the first planarization layer.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 제2 평탄화층에 컨택홀을 형성하는 단계를 더 포함하며, 제2 평탄화층의 컨택홀을 통해서 표시영역의 중간전극 및 박막트랜지스터를 연결하도록 제조한다.The flexible electroluminescent display device according to an embodiment of the present invention further includes forming a contact hole in the second planarization layer, and is manufactured to connect the intermediate electrode of the display area and the thin film transistor through the contact hole in the second planarization layer. do.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 벤딩영역의 제2 평탄화층의 두께를 줄이는 단계는 제2 평탄화층에 컨택홀을 형성하는 단계와 동시에 진행되는도록 제조한다.The step of reducing the thickness of the second planarization layer in the bending area of the flexible electroluminescent display device according to an embodiment of the present invention is performed simultaneously with the step of forming a contact hole in the second planarization layer.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 벤딩영역의 중립면은 마이크로 커버층에 있도록 제조한다.The neutral plane of the bending area of the flexible electroluminescent display device according to an embodiment of the present invention is manufactured so that it is in the micro cover layer.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치는 표시영역 및 표시영역 외곽을 두르고, 벤딩영역을 구비하는 비표시영역을 포함하는 플렉시블 기판, 표시영역에 있는 박막트랜지스터 및 발광소자, 표시영역, 및 벤딩영역을 포함하는 비표시영역에 있는 복수의 평탄화층, 플렉시블 기판 및 평탄화층 상의 각각에 있는 배선 및 벤딩영역의 평탄화층 상에 있는 마이크로 커버층을 포함하며 벤딩영역의 중립면이 마이크로 커버층 상에 있다.A flexible electroluminescent display device according to an embodiment of the present invention includes a flexible substrate including a display area and a non-display area surrounding the display area and having a bending area, a thin film transistor and a light emitting element in the display area, a display area, and It includes a plurality of planarization layers in the non-display area including the bending area, wiring on each of the flexible substrate and the planarization layer, and a micro cover layer on the planarization layer in the bending area, and the neutral plane of the bending area is on the micro cover layer. It is in

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 표시영역 상에 있는 평탄화층의 두께는 벤딩영역 상에 있는 평탄화층의 두께와 다르다.The thickness of the planarization layer on the display area of the flexible electroluminescent display device according to the embodiment of the present invention is different from the thickness of the planarization layer on the bending area.

본 발명의 실시예에 따른 플렉시블 전계발광 표시장치의 벤딩영역에 있는 플렉시블 기판 및 평탄화층 상의 배선은 마름모 형상, 삼각파 형상, 정현파 형상, 사다리꼴 형상 중 하나의 형상을 포함한다. The wiring on the flexible substrate and the planarization layer in the bending area of the flexible electroluminescent display device according to an embodiment of the present invention includes one of a rhombus shape, a triangular wave shape, a sinusoidal wave shape, and a trapezoid shape.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

100, 200, 300, 400, 500, 600: 전계발광 표시장치
110: 영상처리부 120: 타이밍 컨트롤러
130: 데이터드라이버 140: 게이트드라이버
150: 표시패널
160: 화소
220: 게이트라인
230: 데이터라인
240: 스위칭트랜지스터 250: 구동트랜지스터
260: 보상회로
270, 440, 640: 발광소자
310, 410, 510, 610: 기판
320: 회로배선
420, 620: 박막트랜지스터 422, 622: 게이트전극
424, 624: 소스전극 426, 626: 드레인전극
428, 628: 반도체층 431, 631: 게이트절연층
433, 633: 층간절연층
435a, 435b, 635a, 635b,: 제1 평탄화층
437a, 437b, 637a, 637b: 제2 평탄화층
442, 642: 애노드 444, 644: 발광부
446, 646: 캐소드
450, 650: 뱅크 452: 스페이서
460: 봉지부
462, 662: 제1 배선
464, 664: 제2 배선
466, 666: 마이크로 커버층
520: 배리어 필름 530: 편광판
540: 백플레이트
550, 670: 마이크로 코팅층
560: 접착층 570: 지지부재
580: 회로기판
670: 제1 마스크 671: 제2 마스크
672: 차광부 674: 투과부
676: 반투과부
A/A: 표시영역 N/A: 비표시영역
B/A: 벤딩영역 N/P: 중립면
100, 200, 300, 400, 500, 600: Electroluminescent display device
110: Image processing unit 120: Timing controller
130: data driver 140: gate driver
150: display panel
160: Pixels
220: Gateline
230: data line
240: switching transistor 250: driving transistor
260: Compensation circuit
270, 440, 640: Light emitting device
310, 410, 510, 610: substrate
320: Circuit wiring
420, 620: thin film transistor 422, 622: gate electrode
424, 624: source electrode 426, 626: drain electrode
428, 628: semiconductor layer 431, 631: gate insulating layer
433, 633: Interlayer insulation layer
435a, 435b, 635a, 635b,: first planarization layer
437a, 437b, 637a, 637b: second planarization layer
442, 642: anode 444, 644: light emitting unit
446, 646: cathode
450, 650: Bank 452: Spacer
460: Encapsulation part
462, 662: first wiring
464, 664: second wiring
466, 666: micro cover layer
520: barrier film 530: polarizer
540: backplate
550, 670: Micro coating layer
560: Adhesive layer 570: Support member
580: circuit board
670: first mask 671: second mask
672: light-shielding part 674: transmitting part
676: Semi-transparent part
A/A: Display area N/A: Non-display area
B/A: Bending area N/P: Neutral plane

Claims (19)

표시 영역, 및 상기 표시 영역의 일측에서 연장되어 벤딩된 벤딩 영역을 포함하는 플렉서블 기판;
상기 표시 영역에서 상기 플렉서블 기판 상에 배치되고, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극으로 구성되는 박막 트랜지스터;
상기 표시 영역에서 상기 박막 트랜지스터 상에 배치되는 제1 절연층, 및 상기 제1 절연층 상에 배치되는 제2 절연층;
상기 표시 영역에서 상기 제2 절연층 상에서 상기 박막 트랜지스터와 연결되고, 애노드, 발광부 및 캐소드로 구성된 발광 소자; 및
상기 벤딩 영역에서 상기 플렉서블 기판 상의 제1 배선, 상기 제1 배선 상의 제3 절연층, 상기 제3 절연층 상의 제2 배선 및 상기 제2 배선 상의 제4 절연층을 포함하고,
상기 제1 배선 및 상기 제2 배선은 다층 구조로 이루어지고,
상기 제1 배선 및 상기 제2 배선은 서로 평행하게 배치되고,
상기 박막 트랜지스터와 상기 애노드 사이의 중간 전극을 더 포함하고,
상기 제2 배선은 상기 중간 전극과 동일 층으로 구성되는, 표시 장치.
A flexible substrate including a display area and a bending area extending from one side of the display area and being bent.
a thin film transistor disposed on the flexible substrate in the display area and consisting of a semiconductor layer, a gate electrode, a source electrode, and a drain electrode;
a first insulating layer disposed on the thin film transistor in the display area, and a second insulating layer disposed on the first insulating layer;
a light emitting element connected to the thin film transistor on the second insulating layer in the display area and consisting of an anode, a light emitting unit, and a cathode; and
In the bending area, a first wiring on the flexible substrate, a third insulating layer on the first wiring, a second wiring on the third insulating layer, and a fourth insulating layer on the second wiring,
The first wiring and the second wiring have a multi-layer structure,
The first wire and the second wire are arranged parallel to each other,
Further comprising an intermediate electrode between the thin film transistor and the anode,
The display device wherein the second wiring is made of the same layer as the intermediate electrode.
삭제delete 제1항에 있어서,
상기 제1 배선 및 상기 제2 배선은 적어도 일부분이 중첩되는, 표시 장치.
According to paragraph 1,
The first wiring and the second wiring overlap at least in part.
제1항에 있어서,
상기 제1 배선 및 상기 제2 배선은 각각 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조를 포함하는, 표시 장치.
According to paragraph 1,
The first wiring and the second wiring each include a three-layer structure of titanium (Ti)/aluminum (Al)/titanium (Ti).
제1항에 있어서,
상기 제3 절연층의 두께는 상기 제1 절연층의 두께보다 작은, 표시 장치.
According to paragraph 1,
A display device wherein a thickness of the third insulating layer is smaller than a thickness of the first insulating layer.
제1항에 있어서,
상기 제4 절연층의 두께는 상기 제2 절연층의 두께보다 작은, 표시 장치.
According to paragraph 1,
A display device wherein a thickness of the fourth insulating layer is smaller than a thickness of the second insulating layer.
제1항에 있어서,
상기 제1 절연층 및 상기 제2 절연층의 두께의 합은 상기 제3 절연층 및 상기 제4 절연층의 두께의 합보다 큰, 표시 장치.
According to paragraph 1,
The display device wherein the sum of the thicknesses of the first insulating layer and the second insulating layer is greater than the sum of the thicknesses of the third insulating layer and the fourth insulating layer.
제1항에 있어서,
상기 제1 절연층, 상기 제2 절연층, 상기 제3 절연층 및 상기 제4 절연층은 각각 아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화폴리에스테르계 수지, 폴리페닐린계 수지, 폴리페닐렌설파이드계 수지 및 벤조사이클로부텐 중 하나 이상의 물질로 형성되는, 표시 장치.
According to paragraph 1,
The first insulating layer, the second insulating layer, the third insulating layer, and the fourth insulating layer are each made of an acrylic resin, an epoxy resin, a phenolic resin, a polyamide-based resin, a polyimide-based resin, an unsaturated polyester-based resin, A display device formed of at least one of polyphenyline-based resin, polyphenylene sulfide-based resin, and benzocyclobutene.
삭제delete 제1항에 있어서,
상기 박막 트랜지스터는 상기 반도체층 상의 게이트 절연층, 상기 게이트 절연층 상의 상기 게이트 전극, 상기 게이트 전극 상의 층간 절연층, 상기 층간 절연층 상의 상기 소스 전극 및 상기 드레인 전극이 적층된 구조를 포함하는, 표시 장치.
According to paragraph 1,
The thin film transistor includes a structure in which a gate insulating layer on the semiconductor layer, a gate electrode on the gate insulating layer, an interlayer insulating layer on the gate electrode, and the source electrode and the drain electrode on the interlayer insulating layer are stacked. Device.
제1항에 있어서,
상기 소스 전극 및 상기 드레인 전극은 각각 상기 제1 배선 또는 상기 제2 배선과 동일한 물질을 포함하는, 표시 장치.
According to paragraph 1,
The display device wherein the source electrode and the drain electrode each include the same material as the first wiring or the second wiring.
제1항에 있어서,
상기 소스 전극 및 상기 드레인 전극은 각각 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조를 포함하는, 표시 장치.
According to paragraph 1,
The display device wherein the source electrode and the drain electrode each include a three-layer structure of titanium (Ti)/aluminum (Al)/titanium (Ti).
제1항에 있어서,
상기 박막 트랜지스터와 상기 애노드가 전기적으로 연결되는, 표시 장치.
According to paragraph 1,
A display device in which the thin film transistor and the anode are electrically connected.
삭제delete 제13항에 있어서,
상기 애노드 상에 배치되어, 상기 애노드의 적어도 일부를 덮는 뱅크를 더 포함하는, 표시 장치.
According to clause 13,
The display device further includes a bank disposed on the anode and covering at least a portion of the anode.
제15항에 있어서,
상기 뱅크 상의 스페이서를 더 포함하는, 표시 장치.
According to clause 15,
A display device further comprising a spacer on the bank.
제1항에 있어서,
상기 벤딩 영역에 배치된 상기 제4 절연층 상의 커버층을 더 포함하고,
상기 벤딩영역의 중립면은 상기 커버층에 있는, 표시 장치.
According to paragraph 1,
Further comprising a cover layer on the fourth insulating layer disposed in the bending area,
A display device wherein the neutral plane of the bending area is on the cover layer.
제1항에 있어서,
상기 벤딩영역에 있는 상기 제1 배선 및 상기 제2 배선은 마름모 형상, 삼각파 형상, 정현파 형상, 사다리꼴 형상 중 하나의 형상을 포함하는, 표시 장치.
According to paragraph 1,
The first wiring and the second wiring in the bending area include one of a diamond shape, a triangular wave shape, a sinusoidal wave shape, and a trapezoid shape.
제1항에 있어서,
상기 제1 배선 및 상기 제2 배선은 서로 중첩되지 않는 위치에 서로 평행하게 배치되는, 표시 장치.
According to paragraph 1,
The display device wherein the first wiring and the second wiring are arranged parallel to each other at positions that do not overlap each other.
KR1020220091727A 2017-09-01 2022-07-25 Flexible Electroluminescent Display Device KR102624508B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220091727A KR102624508B1 (en) 2017-09-01 2022-07-25 Flexible Electroluminescent Display Device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170112045A KR102426616B1 (en) 2017-09-01 2017-09-01 Flexible Electroluminescent Display Device
KR1020220091727A KR102624508B1 (en) 2017-09-01 2022-07-25 Flexible Electroluminescent Display Device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170112045A Division KR102426616B1 (en) 2017-09-01 2017-09-01 Flexible Electroluminescent Display Device

Publications (2)

Publication Number Publication Date
KR20220110683A KR20220110683A (en) 2022-08-09
KR102624508B1 true KR102624508B1 (en) 2024-01-11

Family

ID=65758385

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170112045A KR102426616B1 (en) 2017-09-01 2017-09-01 Flexible Electroluminescent Display Device
KR1020220091727A KR102624508B1 (en) 2017-09-01 2022-07-25 Flexible Electroluminescent Display Device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170112045A KR102426616B1 (en) 2017-09-01 2017-09-01 Flexible Electroluminescent Display Device

Country Status (1)

Country Link
KR (2) KR102426616B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210018673A (en) 2019-08-08 2021-02-18 삼성디스플레이 주식회사 Organic light emitting diode display device
KR20220002795A (en) 2020-06-30 2022-01-07 삼성디스플레이 주식회사 Display device and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102222680B1 (en) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 Flexible display substrate, flexible organic light emitting display device and method for manufacturing the same
KR101669060B1 (en) * 2014-05-02 2016-11-10 엘지디스플레이 주식회사 Display device and method for fabricating the same
US9780157B2 (en) * 2014-12-23 2017-10-03 Lg Display Co., Ltd. Flexible display device with gate-in-panel circuit
KR102334553B1 (en) * 2015-08-13 2021-12-03 엘지디스플레이 주식회사 Flexible display device
KR102418375B1 (en) * 2015-09-25 2022-07-06 엘지디스플레이 주식회사 Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR20190025424A (en) 2019-03-11
KR102426616B1 (en) 2022-07-27
KR20220110683A (en) 2022-08-09

Similar Documents

Publication Publication Date Title
KR102612769B1 (en) Display apparatus and method for manufacturing the same
KR102612774B1 (en) Flexible Electroluminescent Display Apparatus
KR102624508B1 (en) Flexible Electroluminescent Display Device
KR20190035103A (en) Flexible Electroluminescent Display Device
KR20190135173A (en) Flexible Electroluminescent Display Apparatus
KR102601004B1 (en) Flexible Electroluminescent Display Apparatus
KR102593488B1 (en) Flexible electroluminescent display device
KR102636009B1 (en) Flexible electroluminescent display device
CN111276628B (en) Electroluminescent display device
KR20190051504A (en) Electroluminescent Display Device
KR102452831B1 (en) Flexible Electroluminescent Display Device
KR20190043676A (en) Flexible Electroluminescent Display Device
KR102588338B1 (en) Flexible Electroluminescent Display Device
KR102450068B1 (en) Flexible Electroluminescent Display Device
KR102261213B1 (en) Flexible Organic Light Emitting Display Device
KR102340920B1 (en) Flexible organic light emitting display device and method of manufacturing the same
KR102020824B1 (en) Flexible Electroluminescent Display Device
KR102569736B1 (en) TOUCH-INTEGRATED Electroluminescent DISPLAY DEVICE
KR102656855B1 (en) Flexible Electroluminescent Display Apparatus
KR102328104B1 (en) Flexible Electroluminescent Display Device
KR102552697B1 (en) Flexible light emitting display device
KR20210053710A (en) Flexible organic light emitting display device

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant