KR20220158147A - 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템 - Google Patents

3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템 Download PDF

Info

Publication number
KR20220158147A
KR20220158147A KR1020210065032A KR20210065032A KR20220158147A KR 20220158147 A KR20220158147 A KR 20220158147A KR 1020210065032 A KR1020210065032 A KR 1020210065032A KR 20210065032 A KR20210065032 A KR 20210065032A KR 20220158147 A KR20220158147 A KR 20220158147A
Authority
KR
South Korea
Prior art keywords
substrate
contact
memory device
semiconductor memory
insulating layer
Prior art date
Application number
KR1020210065032A
Other languages
English (en)
Inventor
최무림
황윤조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210065032A priority Critical patent/KR20220158147A/ko
Priority to US17/545,117 priority patent/US12074128B2/en
Priority to EP22157003.9A priority patent/EP4092744A1/en
Priority to CN202210146681.7A priority patent/CN115377113A/zh
Publication of KR20220158147A publication Critical patent/KR20220158147A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L27/11575—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H01L27/11573—
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H01L2924/1451—EPROM
    • H01L2924/14511—EEPROM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 제1 기판, 상기 제1 기판 상의 주변 회로 구조체, 및 상기 주변 회로 구조체 상에 교대로 적층된 층간 절연막들 및 게이트 전극들을 포함하는 적층 구조체, 상기 적층 구조체를 덮는 제1 절연막, 및 상기 적층 구조체 및 상기 제1 절연막 상의 제2 기판을 포함하는 셀 어레이 구조체, 상기 셀 어레이 구조체 상의 제2 절연막, 상기 제1 절연막, 상기 제2 기판 및 상기 제2 절연막을 관통하는 제1 관통 콘택, 및 상기 제1 절연막 및 상기 제2 절연막을 관통하며 상기 제2 기판과 이격되는 제2 관통 콘택을 포함하되, 상기 적층 구조체는 상기 제2 기판의 하면과 상기 주변 회로 구조체 사이에 위치하고, 상기 제1 및 제2 관통 콘택들은 상기 제1 기판으로부터 멀어질수록 폭이 감소하는 3차원 반도체 메모리 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템을 개시한다.

Description

3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템{THREE-DIMENSIONAL SEMICONDUCTOR MEMORY DEVICE AND ELECTRONIC SYSTEM INCLUDING THE SAME}
본 발명은 3차원 반도체 메모리 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템에 관한 것으로, 보다 구체적으로 본딩 패드들을 통해 서로 결합된 주변 회로 구조체 및 셀 어레이 구조체를 포함하는 3차원 반도체 메모리 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템에 관한 것이다.
데이터 저장을 필요로 하는 전자 시스템에서 고용량의 데이터를 저장할 수 있는 반도체 장치가 요구되고 있다. 데이터 저장 용량을 증가시키면서, 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 2차원 또는 평면적 반도체 장치의 경우, 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도는 증가하고는 있지만 여전히 제한적이다. 이에 따라, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 장치들이 제안되고 있다.
본 발명의 일 기술적 과제는 전기적 특성 및 신뢰성이 개선된 3차원 반도체 메모리 장치 및 제조 공정이 단순화된 3차원 반도체 메모리 장치의 제조 방법을 제공하는데 있다.
본 발명의 일 기술적 과제는 상기 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위하여 본 발명의 실시예에 따른 3차원 반도체 메모리 장치는 제1 기판, 상기 제1 기판 상의 주변 회로 구조체, 및 상기 주변 회로 구조체 상에 교대로 적층된 층간 절연막들 및 게이트 전극들을 포함하는 적층 구조체, 상기 적층 구조체를 덮는 제1 절연막, 및 상기 적층 구조체 및 상기 제1 절연막 상의 제2 기판을 포함하는 셀 어레이 구조체, 상기 셀 어레이 구조체 상의 제2 절연막, 상기 제1 절연막, 상기 제2 기판 및 상기 제2 절연막을 관통하는 제1 관통 콘택, 및 상기 제1 절연막 및 상기 제2 절연막을 관통하며 상기 제2 기판과 이격되는 제2 관통 콘택을 포함할 수 있다. 상기 적층 구조체는 상기 제2 기판의 하면과 상기 주변 회로 구조체 사이에 위치하고, 상기 제1 및 제2 관통 콘택들은 상기 제1 기판으로부터 멀어질수록 폭이 감소할 수 있다.
또한, 본 발명의 실시예에 따른 3차원 반도체 메모리 장치는 제1 기판, 상기 제1 기판 상의 주변 회로 구조체, 상기 주변 회로 구조체 상의 셀 어레이 구조체, 상기 셀 어레이 구조체 상의 제1 절연막, 및 상기 셀 어레이 구조체 및 상기 제1 절연막을 관통하는 제1 관통 콘택 및 제2 관통 콘택을 포함할 수 있다. 상기 주변 회로 구조체는 상기 제1 기판 상의 주변 트랜지스터들, 상기 주변 트랜지스터들 상의 주변 회로 배선들, 및 상기 주변 회로 배선들을 통해 상기 주변 트랜지스터들과 연결되는 제1 본딩 패드들을 포함할 수 있다. 상기 셀 어레이 구조체는 상기 주변 회로 구조체의 상기 제1 본딩 패드들과 서로 일체로 결합되는 제2 본딩 패드들, 상기 제2 본딩 패드들 상의 연결 회로 배선들, 상기 연결 회로 배선들을 통해 상기 제2 본딩 패드들과 연결되는 비트 라인들, 상기 비트 라인들 상에 교대로 적층된 층간 절연막들 및 게이트 전극들을 포함하는 적층 구조체, 상기 적층 구조체를 덮는 제2 절연막, 상기 적층 구조체를 관통하며, 상기 비트 라인들과 연결되는 수직 채널 구조체들, 및 상기 적층 구조체 및 상기 제2 절연막 상에 제공되며, 상기 수직 채널 구조체들 각각의 상면과 접촉하는 제2 기판을 포함할 수 있다. 상기 적층 구조체는 상기 제2 기판의 하면과 상기 주변 회로 구조체 사이에 위치할 수 있다. 상기 수직 채널 구조체들은 상기 적층 구조체를 관통하는 수직 채널 홀들 내에 제공되고, 상기 수직 채널 구조체들 각각은 상기 수직 채널 홀들 각각의 내부 측벽을 컨포멀하게 덮는 데이터 저장 패턴, 및 상기 데이터 저장 패턴으로 둘러싸인 수직 반도체 패턴을 포함하고, 상기 데이터 저장 패턴은 차례로 적층된 블록킹 절연막, 전하 저장막 및 터널링 절연막을 포함할 수 있다. 상기 제1 관통 콘택은 상기 제2 기판을 관통하고, 상기 제2 관통 콘택은 상기 제2 기판과 이격되고, 상기 제1 및 제2 관통 콘택들은 상기 제1 기판으로부터 멀어질수록 폭이 감소할 수 있다.
또한, 본 발명의 실시예에 따른 전자 시스템은 제1 기판, 상기 제1 기판 상의 주변 회로 구조체, 상기 주변 회로 구조체 상의 셀 어레이 구조체, 상기 셀 어레이 구조체 상의 제1 절연막, 상기 셀 어레이 구조체 및 상기 제1 절연막을 관통하는 제1 관통 콘택 및 제2 관통 콘택, 및 상기 제2 관통 콘택 상의 입출력 패드를 포함하는 3차원 반도체 메모리 장치, 및 상기 입출력 패드를 통하여 상기 3차원 반도체 메모리 장치와 전기적으로 연결되며, 상기 3차원 반도체 메모리 장치를 제어하도록 구성되는 컨트롤러를 포함할 수 있다. 상기 셀 어레이 구조체는 상기 주변 회로 구조체 상에 교대로 적층된 층간 절연막들 및 게이트 전극들을 포함하는 적층 구조체, 및 상기 적층 구조체 상의 제2 기판을 포함할 수 있다. 상기 적층 구조체는 상기 주변 회로 구조체와 상기 제2 기판 사이에 위치하고, 상기 제1 관통 콘택은 상기 제2 기판을 관통하고, 상기 제2 관통 콘택은 상기 제2 기판과 이격되고, 상기 제1 및 제2 관통 콘택들은 상기 제1 기판으로부터 멀어질수록 폭이 감소할 수 있다.
본 발명의 실시예에 따른 3차원 반도체 메모리 장치는 제1 기판, 제1 기판 상의 주변 트랜지스터들을 포함하는 주변 회로 구조체 및 본딩 패드들을 통해 주변 회로 구조체와 결합되는 셀 어레이 구조체를 포함할 수 있고, 셀 어레이 구조체는 적층 구조체 및 적층 구조체 상의 제2 기판을 포함할 수 있다. 본 발명에 따르면, 제2 기판 상에 제공되는 바이패스 비아(bypass via) 없이 제2 기판을 관통하는 관통 콘택을 통해 제2 기판을 접지시킬 수 있어, 제2 기판의 일부분에 전하가 축적되어 발생하는 아킹(arcing) 현상이 방지 또는 최소화될 수 있고, 이에 따라 3차원 반도체 메모리 장치의 전기적 특성 및 신뢰성이 개선될 수 있다. 또한, 별도로 제2 기판 상에 바이패스 비아를 형성하는 공정이 생략되어 제조 공정이 단순화될 수 있다.
또한, 주변 회로 구조체 상에 셀 어레이 구조체를 결합시킴으로써, 본 발명에 따른 3차원 반도체 메모리 장치의 단위 면적당 셀 용량이 커질 수 있다. 주변 회로 구조체 및 셀 어레이 구조체를 각각 제조하여 서로 결합시키는 방법을 통해 각종 열처리 공정에 따른 주변 트랜지스터들의 손상을 방지할 수 있어서, 본 발명에 따른 3차원 반도체 메모리 장치의 전기적 특성 및 신뢰성이 개선될 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 개략적으로 나타내는 사시도이다.
도 3 및 도 4는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 반도체 패키지를 설명하기 위한 단면도들로, 도 2를 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선으로 자른 단면들에 각각 대응된다.
도 5는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 평면도이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 단면도들로, 도 5를 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선으로 자른 단면들에 각각 대응된다.
도 7은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 설명하기 위한 확대도로, 도 6a의 A 부분에 대응된다.
도 8은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 단면도로, 도 5를 Ⅰ-Ⅰ' 선으로 자른 단면에 대응된다.
도 9는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도로, 도 5를 Ⅰ-Ⅰ' 선으로 자른 단면에 대응된다.
도 10, 도 12 및 도 14는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 평면도들이다.
도 11, 도 13, 도 15a 및 도 16은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들로, 도 10, 도 12 또는 도 14를 Ⅲ-Ⅲ' 선으로 자른 단면에 각각 대응된다.
도 15b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도로, 도 14를 Ⅳ-Ⅳ' 선으로 자른 단면에 대응된다.
도 17은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 평면도이다.
도 18 및 도 19는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 단면도들로, 도 5를 Ⅰ-Ⅰ' 선으로 자른 단면에 각각 대응된다.
이하에서, 도면들을 참조하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 전자 시스템(1000)은 3차원 반도체 메모리 장치(1100) 및 3차원 반도체 메모리 장치(1100)와 전기적으로 연결되는 컨트롤러(1200)를 포함할 수 있다. 전자 시스템(1000)은 하나 또는 복수의 3차원 반도체 메모리 장치(1100)를 포함하는 스토리지 장치(storage device) 또는 스토리지 장치를 포함하는 전자 장치(electronic device)일 수 있다. 예를 들어, 전자 시스템(1000)은 하나 또는 복수의 3차원 반도체 메모리 장치(1100)를 포함하는 SSD 장치(solid state drive device), USB(Universal Serial Bus), 컴퓨팅 시스템, 의료 장치 또는 통신 장치일 수 있다.
3차원 반도체 메모리 장치(1100)는 비휘발성 메모리 장치일 수 있으며, 예를 들어, 후술하는 바와 같은 3차원 낸드(NAND) 플래쉬 메모리 장치일 수 있다. 3차원 반도체 메모리 장치(1100)는 제1 영역(1100F) 및 제1 영역(1100F) 상의 제2 영역(1100S)을 포함할 수 있다. 다만, 도시된 바와 달리 제1 영역(1100F)은 제2 영역(1100S)의 옆에 배치될 수도 있다. 제1 영역(1100F)은 디코더 회로(1110), 페이지 버퍼(1120) 및 로직 회로(1130)를 포함하는 주변 회로 영역일 수 있다. 제2 영역(1100S)은 비트 라인들(BL), 공통 소스 라인(CSL), 워드 라인들(WL), 제1 라인들(LL1, LL2), 제2 라인들(UL1, UL2) 및 비트 라인들(BL)과 공통 소스 라인(CSL) 사이의 메모리 셀 스트링들(CSTR)을 포함하는 메모리 셀 영역일 수 있다.
제2 영역(1100S)에서, 각각의 메모리 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 인접하는 제1 트랜지스터들(LT1, LT2), 비트 라인들(BL)에 인접하는 제2 트랜지스터들(UT1, UT2) 및 제1 트랜지스터들(LT1, LT2)과 제2 트랜지스터들(UT1, UT2) 사이에 배치되는 복수의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 제1 트랜지스터들(LT1, LT2)의 개수와 제2 트랜지스터들(UT1, UT2)의 개수는 실시예들에 따라 다양하게 변형될 수 있다. 메모리 셀 스트링들(CSTR)은 공통 소스 라인(CSL)과 제1 영역(1100F) 사이에 위치할 수 있다.
예를 들어, 제2 트랜지스터들(UT1, UT2)은 스트링 선택 트랜지스터를 포함할 수 있고, 제1 트랜지스터들(LT1, LT2)은 접지 선택 트랜지스터를 포함할 수 있다. 제1 라인들(LL1, LL2)은 제1 트랜지스터들(LT1, LT2)의 게이트 전극들일 수 있다. 워드 라인들(WL)은 메모리 셀 트랜지스터들(MCT)의 게이트 전극들일 수 있고, 제2 라인들(UL1, UL2)은 제2 트랜지스터들(UT1, UT2)의 게이트 전극들일 수 있다.
예를 들어, 제1 트랜지스터들(LT1, LT2)은 직렬 연결된 제1 소거 제어 트랜지스터(LT1) 및 접지 선택 트랜지스터(LT2)를 포함할 수 있다. 예를 들어, 제2 트랜지스터들(UT1, UT2)은 직렬 연결된 스트링 선택 트랜지스터(UT1) 및 제2 소거 제어 트랜지스터(UT2)를 포함할 수 있다. 제1 소거 제어 트랜지스터(LT1) 및 제2 소거 제어 트랜지스터(UT2) 중 적어도 하나는 게이트 유도 누설 전류(Gate Induce Drain Leakage, GIDL) 현상을 이용하여 메모리 셀 트랜지스터들(MCT)에 저장된 데이터를 삭제하는 소거 동작에 이용될 수 있다.
공통 소스 라인(CSL), 제1 라인들(LL1, LL2), 워드 라인들(WL) 및 제2 라인들(UL1, UL2)은 제1 영역(1100F) 내에서 제2 영역(1100S)까지 연장되는 제1 연결 배선들(1115)을 통해 디코더 회로(1110)와 전기적으로 연결될 수 있다. 비트 라인들(BL)은 제1 영역(1100F) 내에서 제2 영역(1100S)까지 연장되는 제2 연결 배선들(1125)을 통해 페이지 버퍼(1120)와 전기적으로 연결될 수 있다.
제1 영역(1100F)에서, 디코더 회로(1110) 및 페이지 버퍼(1120)는 복수의 메모리 셀 트랜지스터들(MCT) 중 적어도 하나의 선택 메모리 셀 트랜지스터에 대한 제어 동작을 실행할 수 있다. 디코더 회로(1110) 및 페이지 버퍼(1120)는 로직 회로(1130)에 의해 제어될 수 있다. 3차원 반도체 메모리 장치(1100)는 로직 회로(1130)와 전기적으로 연결되는 입출력 패드(1101)를 통해, 컨트롤러(1200)와 통신할 수 있다. 입출력 패드(1101)는 제1 영역(1100F) 내에서 제2 영역(1100S)까지 연장되는 입출력 연결 배선(1135)을 통해 로직 회로(1130)와 전기적으로 연결될 수 있다.
컨트롤러(1200)는 프로세서(1210), NAND 컨트롤러(1220) 및 호스트 인터페이스(1230)를 포함할 수 있다. 실시예들에 따라, 전자 시스템(1000)은 복수의 3차원 반도체 메모리 장치들(1100)을 포함할 수 있으며, 이 경우, 컨트롤러(1200)는 복수의 3차원 반도체 메모리 장치들(1100)을 제어할 수 있다.
프로세서(1210)는 컨트롤러(1200)를 포함한 전자 시스템(1000) 전반의 동작을 제어할 수 있다. 프로세서(1210)는 소정의 펌웨어에 따라 동작할 수 있으며, NAND 컨트롤러(1220)를 제어하여 3차원 반도체 메모리 장치(1100)에 억세스할 수 있다. NAND 컨트롤러(1220)는 3차원 반도체 메모리 장치(1100)와의 통신을 처리하는 NAND 인터페이스(1221)를 포함할 수 있다. NAND 인터페이스(1221)를 통해, 3차원 반도체 메모리 장치(1100)를 제어하기 위한 제어 명령, 3차원 반도체 메모리 장치(1100)의 메모리 셀 트랜지스터들(MCT)에 기록하고자 하는 데이터, 3차원 반도체 메모리 장치(1100)의 메모리 셀 트랜지스터들(MCT)로부터 읽어오고자 하는 데이터 등이 전송될 수 있다. 호스트 인터페이스(1230)는 전자 시스템(1000)과 외부 호스트 사이의 통신 기능을 제공할 수 있다. 호스트 인터페이스(1230)를 통해 외부 호스트로부터 제어 명령을 수신하면, 프로세서(1210)는 제어 명령에 응답하여 3차원 반도체 메모리 장치(1100)를 제어할 수 있다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 개략적으로 나타내는 사시도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 전자 시스템(2000)은 메인 기판(2001)과, 메인 기판(2001)에 실장되는 컨트롤러(2002), 하나 이상의 반도체 패키지(2003) 및 DRAM(2004)을 포함할 수 있다. 반도체 패키지(2003) 및 DRAM(2004)은 메인 기판(2001)에 제공되는 배선 패턴들(2005)에 의해 컨트롤러(2002)와 서로 연결될 수 있다.
메인 기판(2001)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(2006)를 포함할 수 있다. 커넥터(2006)에서 복수의 핀들의 개수와 배치는, 전자 시스템(2000)과 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다. 전자 시스템(2000)은, 예를 들어, USB(Universal Serial Bus), PCI-Express(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 전자 시스템(2000)은, 예를 들어, 커넥터(2006)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다. 전자 시스템(2000)은 외부 호스트로부터 공급받는 전원을 컨트롤러(2002) 및 반도체 패키지(2003)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다.
컨트롤러(2002)는 반도체 패키지(2003)에 데이터를 기록하거나, 반도체 패키지(2003)로부터 데이터를 읽어올 수 있으며, 전자 시스템(2000)의 동작 속도를 개선할 수 있다.
DRAM(2004)은 데이터 저장 공간인 반도체 패키지(2003)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 전자 시스템(2000)에 포함되는 DRAM(2004)은 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(2003)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 전자 시스템(2000)에 DRAM(2004)이 포함되는 경우, 컨트롤러(2002)는 반도체 패키지(2003)를 제어하기 위한 NAND 컨트롤러 외에 DRAM(2004)을 제어하기 위한 DRAM 컨트롤러를 더 포함할 수 있다.
반도체 패키지(2003)는 서로 이격된 제1 및 제2 반도체 패키지들(2003a, 2003b)을 포함할 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b)은 각각 복수의 반도체 칩들(2200)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b) 각각은, 패키지 기판(2100), 패키지 기판(2100) 상의 반도체 칩들(2200), 반도체 칩들(2200) 각각의 하부면에 배치되는 접착층들(2300), 반도체 칩들(2200)과 패키지 기판(2100)을 전기적으로 연결하는 연결 구조체들(2400) 및 패키지 기판(2100) 상에서 반도체 칩들(2200) 및 연결 구조체들(2400)을 덮는 몰딩층(2500)을 포함할 수 있다.
패키지 기판(2100)은 패키지 상부 패드들(2130)을 포함하는 인쇄회로 기판일 수 있다. 각각의 반도체 칩들(2200)은 입출력 패드들(2210)을 포함할 수 있다. 입출력 패드들(2210) 각각은 도 1의 입출력 패드(1101)에 해당할 수 있다. 반도체 칩들(2200) 각각은 게이트 적층 구조체들(3210) 및 메모리 채널 구조체들(3220)을 포함할 수 있다. 반도체 칩들(2200) 각각은 후술하는 바와 같은 3차원 반도체 메모리 장치를 포함할 수 있다.
연결 구조체들(2400)은, 예를 들어, 입출력 패드들(2210)과 패키지 상부 패드들(2130)을 전기적으로 연결하는 본딩 와이어들일 수 있다. 따라서, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식으로 서로 전기적으로 연결될 수 있으며, 패키지 기판(2100)의 패키지 상부 패드들(2130)과 전기적으로 연결될 수 있다. 실시예들에 따라, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식의 연결 구조체들(2400) 대신에, 관통 전극(Through Silicon Via)에 의하여 서로 전기적으로 연결될 수도 있다.
도시된 바와 달리, 컨트롤러(2002)와 반도체 칩들(2200)은 하나의 패키지에 포함될 수도 있다. 메인 기판(2001)과 다른 별도의 인터포저 기판에 컨트롤러(2002)와 반도체 칩들(2200)이 실장되고, 인터포저 기판에 제공되는 배선에 의해 컨트롤러(2002)와 반도체 칩들(2200)이 서로 연결될 수도 있다.
도 3 및 도 4는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 반도체 패키지를 설명하기 위한 단면도들로, 도 2를 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선으로 자른 단면들에 각각 대응된다.
도 3 및 도 4를 참조하면, 반도체 패키지(2003)는 패키지 기판(2100) 및 패키지 기판(2100) 상의 복수의 반도체 칩들(2200) 및 패키지 기판(2100)과 반도체 칩들(2200)을 덮는 몰딩층(2500)을 포함할 수 있다.
패키지 기판(2100)은 패키지 기판 바디부(2120), 패키지 기판 바디부(2120)의 상면 상에 배치되거나 상면을 통해 노출되는 상부 패드들(2130), 패키지 기판 바디부(2120)의 하면 상에 배치되거나 하면을 통해 노출되는 하부 패드들(2125) 및 패키지 기판 바디부(2120) 내부에서 상부 패드들(2130)과 하부 패드들(2125)을 전기적으로 연결하는 내부 배선들(2135)을 포함할 수 있다. 상부 패드들(2130)은 연결 구조체들(2400)과 전기적으로 연결될 수 있다. 하부 패드들(2125)은 도전성 연결부들(2800)을 통해 도 2에 도시된 전자 시스템(2000)의 메인 기판(2001)의 배선 패턴들(2005)에 연결될 수 있다.
도 2 및 도 3을 참조하면, 반도체 칩들(2200)의 일 측벽들은 서로 정렬되지 않을 수 있고, 반도체 칩들(2200)의 다른 측벽들은 서로 정렬될 수 있다. 반도체 칩들(2200)은 본딩 와이어 형태의 연결 구조체들(2400)에 의해 서로 전기적으로 연결될 수 있다. 반도체 칩들(2200) 각각은 실질적으로 동일한 구성들을 포함할 수 있다.
반도체 칩들(2200) 각각은 반도체 기판(4010), 반도체 기판(4010) 상의 제1 구조체(4100) 및 제1 구조체(4100) 상의 제2 구조체(4200)를 포함할 수 있다. 제2 구조체(4200)는 웨이퍼 본딩 방식으로 제1 구조체(4100)와 결합될 수 있다.
제1 구조체(4100)는 주변 회로 배선들(4110) 및 제1 본딩 패드들(4150)을 포함할 수 있다. 제2 구조체(4200)는 공통 소스 라인(4205), 공통 소스 라인(4205)과 제1 구조체(4100) 사이의 게이트 적층 구조체(4210), 게이트 적층 구조체(4210)를 관통하는 메모리 채널 구조체들(4220)과 분리 구조체들(4230), 및 메모리 채널 구조체들(4220) 및 게이트 적층 구조체(4210)의 워드 라인들(도 1의 WL)과 각각 전기적으로 연결되는 제2 본딩 패드들(4250)을 포함할 수 있다. 예를 들어, 제2 본딩 패드들(4250)은, 메모리 채널 구조체들(4220)과 전기적으로 연결되는 비트 라인들(4240) 및 워드 라인들(도 1의 WL)과 전기적으로 연결되는 게이트 연결 배선들(4235)을 통하여, 각각 메모리 채널 구조체들(4220) 및 워드 라인들(도 1의 WL)과 전기적으로 연결될 수 있다. 제1 구조체(4100)의 제1 본딩 패드들(4150) 및 제2 구조체(4200)의 제2 본딩 패드들(4250)은 서로 접촉하면서 결합될 수 있다. 제1 본딩 패드들(4150) 및 제2 본딩 패드들(4250)의 결합되는 부분들은, 예를 들어, 구리(Cu)를 포함할 수 있다.
반도체 칩들(2200) 각각은, 입출력 패드(2210) 및 입출력 패드(2210) 하부의 입출력 연결 배선(4265)을 더 포함할 수 있다. 입출력 연결 배선(4265)은 제2 본딩 패드들(4250) 중 일부 및 주변 회로 배선들(4110) 중 일부와 전기적으로 연결될 수 있다.
도 5는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 평면도이다. 도 6a 및 도 6b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 단면도들로, 도 5를 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선으로 자른 단면들에 각각 대응된다.
도 5, 도 6a 및 도 6b를 참조하면, 본 발명에 따른 3차원 반도체 메모리 장치는 제1 기판(10), 제1 기판(10) 상의 주변 회로 구조체(PS) 및 주변 회로 구조체(PS) 상의 셀 어레이 구조체(CS)를 포함할 수 있다. 제1 기판(10), 주변 회로 구조체(PS) 및 셀 어레이 구조체(CS)는 각각 도 3 및 도 4의 반도체 기판(4010), 반도체 기판(4010) 상의 제1 구조체(4100) 및 제1 구조체(4100) 상의 제2 구조체(4200)에 해당할 수 있다.
주변 회로 구조체(PS) 상에 셀 어레이 구조체(CS)를 결합시킴으로써, 본 발명에 따른 3차원 반도체 메모리 장치의 단위 면적당 셀 용량이 커질 수 있다. 또한, 주변 회로 구조체(PS) 및 셀 어레이 구조체(CS)를 각각 제조하여 서로 결합시키는 방법을 통해 각종 열처리 공정에 따른 주변 트랜지스터들(PTR)의 손상을 방지할 수 있어서, 본 발명에 따른 3차원 반도체 메모리 장치의 전기적 특성 및 신뢰성이 개선될 수 있다.
제1 기판(10)은, 예를 들어, 실리콘 기판, 실리콘-게르마늄 기판, 게르마늄 기판 또는 단결정(monocrystalline) 실리콘 기판에 성장된 단결정 에피택시얼층(epitaxial layer)일 수 있다. 제1 기판(10)은 제1 방향(D1) 및 제1 방향(D1)과 교차하는 제2 방향(D2)과 나란하고, 제3 방향(D3)과 직교하는 상면을 가질 수 있다. 제1 내지 제3 방향들(D1, D2, D3)은, 예를 들어, 서로 직교하는 방향들일 수 있다. 소자 분리막(11)이 제1 기판(10) 내에 제공될 수 있다. 소자 분리막(11)은 제1 기판(10)의 활성 영역을 정의할 수 있다.
이하에서, 도 5, 도 6a, 도 6b, 도 7 및 도 8을 참조하여 설명함에 있어서, '상면'은 제3 방향(D3)을 향하는 면으로 정의되고, '하면'은 제3 방향(D3)의 반대 방향을 향하는 면으로 정의된다.
제1 기판(10)은 셀 어레이 영역(CAR) 및 콘택 영역(CCR)을 포함할 수 있다. 콘택 영역(CCR)은 셀 어레이 영역(CAR)으로부터 제1 방향(D1) 또는 제1 방향(D1)의 반대 방향으로 연장될 수 있다.
제1 기판(10) 상에 주변 트랜지스터들(PTR), 주변 콘택 플러그들(31), 주변 콘택 플러그들(31)을 통해 주변 트랜지스터들(PTR)과 전기적으로 연결되는 주변 회로 배선들(33), 주변 회로 배선들(33)과 전기적으로 연결되는 제1 본딩 패드들(35) 및 이들을 둘러싸는 제1 절연막(30)을 포함하는 주변 회로 구조체(PS)가 제공될 수 있다. 주변 트랜지스터들(PTR)은 제1 기판(10)의 활성 영역 상에 제공될 수 있다. 주변 회로 배선들(33)은 도 3 및 도 4의 주변 회로 배선들(4110)에 해당할 수 있고, 제1 본딩 패드들(35)은 도 3 및 도 4의 제1 본딩 패드들(4150)에 해당할 수 있다.
주변 콘택 플러그들(31)은, 예를 들어, 제3 방향(D3)으로 갈수록(즉, 제1 기판(10)으로부터 멀어질수록) 제1 방향(D1) 또는 제2 방향(D2)으로의 폭이 증가할 수 있다. 주변 콘택 플러그들(31) 및 주변 회로 배선들(33)은 금속 등의 도전 물질을 포함할 수 있다.
주변 트랜지스터들(PTR)은, 예를 들어, 디코더 회로(도 1의 1110), 페이지 버퍼(도 1의 1120) 및 로직 회로(도 1의 1130) 등을 구성할 수 있다. 보다 구체적으로, 주변 트랜지스터들(PTR) 각각은 주변 게이트 절연막(21), 주변 게이트 전극(23), 주변 캡핑 패턴(25), 주변 게이트 스페이서(27) 및 주변 소스/드레인 영역들(29)을 포함할 수 있다. 주변 게이트 절연막(21)은 주변 게이트 전극(23)과 제1 기판(10) 사이에 제공될 수 있다. 주변 캡핑 패턴(25)은 주변 게이트 전극(23) 상에 제공될 수 있다. 주변 게이트 스페이서(27)는 주변 게이트 절연막(21), 주변 게이트 전극(23) 및 주변 캡핑 패턴(25)의 측벽들을 덮을 수 있다. 주변 소스/드레인 영역들(29)은 주변 게이트 전극(23) 양측에 인접하는 제1 기판(10) 내부에 제공될 수 있다. 주변 회로 배선들(33) 및 제1 본딩 패드들(35)이 주변 콘택 플러그들(31)을 통해 주변 트랜지스터들(PTR)과 전기적으로 연결될 수 있다. 주변 트랜지스터들(PTR) 각각은, 예를 들어, NMOS 트랜지스터, PMOS 트랜지스터 또는 게이트-올-어라운드(gate-all-around) 형 트랜지스터일 수 있다.
제1 절연막(30)이 제1 기판(10) 상에 제공될 수 있다. 제1 절연막(30)은 제1 기판(10) 상에서 주변 트랜지스터들(PTR), 주변 콘택 플러그들(31) 및 주변 회로 배선들(33)을 덮을 수 있다. 제1 절연막(30)은 다층 구조를 갖는 복수의 절연막들을 포함할 수 있다. 예를 들어, 제1 절연막(30)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 저유전 물질을 포함할 수 있다. 제1 절연막(30)은 제1 본딩 패드들(35)의 상면을 덮지 않을 수 있다. 제1 절연막(30)의 상면은 제1 본딩 패드들(35)의 상면들과 실질적으로 공면을 이룰 수 있다.
주변 회로 구조체(PS) 상에 제2 본딩 패드들(45), 비트 라인들(BL), 적층 구조체(ST) 및 제2 기판(100)을 포함하는 셀 어레이 구조체(CS)가 제공될 수 있다. 제2 본딩 패드들(45), 비트 라인들(BL), 적층 구조체(ST) 및 제2 기판(100)은 각각 도 3 및 도 4의 제2 본딩 패드들(4250), 비트 라인들(4240), 게이트 적층 구조체(4210) 및 공통 소스 라인(4205)에 해당할 수 있다.
제1 절연막(30) 상에 주변 회로 구조체(PS)의 제1 본딩 패드들(35)과 접촉하는 제2 본딩 패드들(45), 연결 콘택 플러그들(41), 연결 콘택 플러그들(41)을 통해 제2 본딩 패드들(45)과 전기적으로 연결되는 연결 회로 배선들(43) 및 이들을 둘러싸는 제2 절연막(40)이 제공될 수 있다. 제2 절연막(40)은 다층 구조를 갖는 복수의 절연막들을 포함할 수 있다. 예를 들어, 제2 절연막(40)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 저유전 물질을 포함할 수 있다.
연결 콘택 플러그들(41)은, 예를 들어, 제3 방향(D3)으로 갈수록 제1 방향(D1) 또는 제2 방향(D2)으로의 폭이 감소할 수 있다. 연결 콘택 플러그들(41) 및 연결 회로 배선들(43)은 금속 등의 도전 물질을 포함할 수 있다.
제2 절연막(40)은 제2 본딩 패드들(45)의 하면들을 덮지 않을 수 있다. 제2 절연막(40)의 하면은 제2 본딩 패드들(45)의 하면들과 실질적으로 공면을 이룰 수 있다. 제2 본딩 패드들(45) 각각의 하면은 제1 본딩 패드들(35) 각각의 상면과 직접 접촉할 수 있다. 제1 및 제2 본딩 패드들(35, 45)은, 예를 들어, 구리(Cu), 텅스텐(W), 알루미늄(Al), 니켈(Ni) 또는 주석(Sn) 등의 금속을 포함할 수 있다. 바람직하게는, 제1 및 제2 본딩 패드들(35, 45)은 구리(Cu)를 포함할 수 있다. 제1 및 제2 본딩 패드들(35, 45)은 그 사이의 경계면 없이 일체의 형상을 이룰 수 있다. 제1 및 제2 본딩 패드들(35, 45)의 측벽들은 나란히 정렬되는 것으로 도시되었으나, 본 발명은 이에 제한되지 않으며, 평면적인 관점에서, 제1 및 제2 본딩 패드들(35, 45)의 측벽들은 서로 이격될 수도 있다.
제2 절연막(40)의 상부에 연결 콘택 플러그들(41)과 접촉하는 비트 라인들(BL), 제1, 제2 및 제3 도전 라인들(CL1, CL2 CL3)이 제공될 수 있다. 비트 라인들(BL), 제1, 제2 및 제3 도전 라인들(CL1, CL2 CL3) 각각은, 예를 들어, 제2 방향(D2)으로 연장되며, 제1 방향(D1)으로 서로 이격될 수 있다. 비트 라인들(BL), 제1, 제2 및 제3 도전 라인들(CL1, CL2 CL3)은 금속 등의 도전 물질을 포함할 수 있다.
제2 절연막(40) 상에 제3 절연막(51), 제4 절연막(52) 및 제5 절연막(53)이 차례로 제공될 수 있다. 제5 절연막(53) 상에 제6 절연막(60) 및 제6 절연막(60)으로 둘러싸인 적층 구조체(ST)가 제공될 수 있다. 적층 구조체(ST)의 하면(즉, 제5 절연막(53)과 접촉하는 일 면)은 제6 절연막(60)의 하면과 실질적으로 공면을 이룰 수 있다. 제3 내지 제6 절연막들(51, 52, 53, 60) 각각은 다층 구조를 갖는 복수의 절연막들을 포함할 수 있다. 예를 들어, 제3 내지 제6 절연막들(51, 52, 53, 60) 각각은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 저유전 물질을 포함할 수 있다.
제3 절연막(51) 및 제4 절연막(52)을 관통하는 비트 라인 콘택 플러그들(BLCP)이 제공될 수 있다. 비트 라인 콘택 플러그들(BLCP)은 제3 방향(D3)으로 연장되며, 비트 라인들(BL) 및 제1 수직 채널 구조체들(VS1)의 사이를 연결할 수 있다.
제3 내지 제5 절연막들(51, 52, 53)을 관통하는 제1 및 제2 관통 콘택 플러그들(TCP1, TCP2)이 제공될 수 있다. 제1 및 제2 관통 콘택 플러그들(TCP1, TCP2)은 제3 방향(D3)으로 연장될 수 있다. 제1 관통 콘택 플러그(TCP1)는 제2 도전 라인(CL2) 및 제1 관통 콘택(TC1)의 사이를 연결할 수 있다. 제2 관통 콘택 플러그(TCP2)는 제3 도전 라인(CL3) 및 제2 관통 콘택(TC2)의 사이를 연결할 수 있다.
제3 내지 제6 절연막들(51, 52, 53, 60)을 관통하는 셀 콘택들(CC) 및 제6 절연막(60)을 관통하는 제1 및 제2 관통 콘택들(TC1, TC2)이 제공될 수 있다. 셀 콘택들(CC)은 제3 방향(D3)으로 연장되며, 제1 도전 라인들(CL1) 및 적층 구조체(ST)의 제1 및 제2 게이트 전극들(ELa, ELb)의 사이를 연결할 수 있다. 셀 콘택들(CC) 각각은 적층 구조체(ST)의 제1 및 제2 층간 절연막들(ILDa, ILDb) 중 어느 하나를 관통할 수 있다.
제1 관통 콘택(TC1)은 제3 방향(D3)으로 연장되며, 제2 도전 라인(CL2), 제2 기판(100) 및 제1 도전 패드(CP1)의 사이를 연결할 수 있다. 제2 관통 콘택(TC2)은 제3 방향(D3)으로 연장되며, 제3 도전 라인(CL3) 및 제2 도전 패드(CP2)의 사이를 연결할 수 있다. 제1 관통 콘택(TC1)은 제2 기판(100) 및 제7 절연막(80)을 관통할 수 있다. 제1 관통 콘택(TC1)의 측벽의 일부는 제2 기판(100)과 직접 접촉할 수 있다. 제1 관통 콘택(TC1)은 적층 구조체(ST) 및 셀 콘택들(CC) 중 최외각의 것과 제1 방향(D1)으로 이격될 수 있다. 제2 관통 콘택(TC2)은 제7 절연막(80)을 관통할 수 있고, 제2 기판(100)의 측벽과 제1 방향(D1)으로 서로 이격될 수 있다. 제2 관통 콘택(TC2)은 제1 관통 콘택(TC1)을 사이에 두고 적층 구조체(ST)와 제1 방향(D1)으로 이격될 수 있다. 제2 관통 콘택(TC2)은 도 3의 입출력 연결 배선(4265)에 해당할 수 있다.
제1 관통 콘택(TC1)의 하면(TC1b) 및 제2 관통 콘택(TC2)의 하면(TC2b)은 셀 콘택들(CC)의 하면들 및 제1 및 제2 수직 채널 구조체들(VS1)의 하면들(VS1b, VS2b)과 다른 레벨에 위치할 수 있다. 예를 들어, 제1 관통 콘택(TC1)의 하면(TC1b) 및 제2 관통 콘택(TC2)의 하면(TC2b)은 셀 콘택들(CC)의 하면들 및 제1 및 제2 수직 채널 구조체들(VS1)의 하면들(VS1b, VS2b)보다 높은 레벨에 위치할 수 있다.
제1 관통 콘택(TC1)의 상면(TC1t) 및 제2 관통 콘택(TC2)의 상면(TC2t)은 제2 기판(100)의 상면(100t)보다 높은 레벨에 위치할 수 있다. 제1 관통 콘택(TC1)의 상면(TC1t)에서의 직경 및 제2 관통 콘택(TC2)의 상면(TC2t)에서의 직경은 각각 제1 관통 콘택(TC1)의 하면(TC1b)에서의 직경 및 제2 관통 콘택(TC2)의 하면(TC2b)에서의 직경보다 작을 수 있다. 제1 및 제2 관통 콘택들(TC1, TC2)은 각각 상면(TC1t 또는 TC2t)에서 그의 직경이 최소가 될 수 있다.
셀 콘택들(CC), 제1 및 제2 관통 콘택들(TC1, TC2)은 제1 방향(D1)으로 서로 이격될 수 있다. 비트 라인 콘택 플러그들(BLCP), 제1 및 제2 관통 콘택 플러그들(TCP1, TCP2), 셀 콘택들(CC), 제1 및 제2 관통 콘택들(TC1, TC2)은 제3 방향(D3)으로 갈수록 제1 방향(D1) 또는 제2 방향(D2)으로의 폭이 감소할 수 있다. 비트 라인 콘택 플러그들(BLCP), 제1 및 제2 관통 콘택 플러그들(TCP1, TCP2), 셀 콘택들(CC), 제1 및 제2 관통 콘택들(TC1, TC2)은 금속 등의 도전 물질을 포함할 수 있다.
적층 구조체(ST)는 복수로 제공될 수 있다. 복수의 적층 구조체들(ST)은, 도 5에 따른 평면적 관점에서, 제1 방향(D1)으로 연장되며, 제2 방향(D2)으로 서로 이격될 수 있다. 이하에서, 설명의 편의를 위해 단수의 적층 구조체(ST)에 대하여 설명하나, 이하의 설명은 다른 적층 구조체들(ST)에 대하여 동일하게 적용될 수 있다.
적층 구조체(ST)는 제1 적층 구조체(ST1) 및 제2 적층 구조체(ST2)를 포함할 수 있다. 제1 적층 구조체(ST1)는 교대로 적층된 제1 층간 절연막들(ILDa) 및 제1 게이트 전극들(ELa)을 포함할 수 있고, 제2 적층 구조체(ST2)는 교대로 적층된 제2 층간 절연막들(ILDb) 및 제2 게이트 전극들(ELb)을 포함할 수 있다.
제2 적층 구조체(ST2)는 제1 적층 구조체(ST1)와 제1 기판(10) 사이에 제공될 수 있다. 보다 구체적으로, 제2 적층 구조체(ST2)는 제1 적층 구조체(ST1)의 제1 층간 절연막들(ILDa) 중 최하부의 것(bottommost one)의 하면 상에 제공될 수 있다. 제2 적층 구조체(ST2)의 제2 층간 절연막들(ILDb) 중 최상부의 것(topmost one)과 제1 적층 구조체(ST1)의 제1 층간 절연막들(ILDa) 중 최하부의 것은 서로 접촉할 수 있으나, 본 발명은 이에 제한되지 않으며 제2 적층 구조체(ST2)의 제2 게이트 전극들(ELb) 중 최상부의 것과 제1 적층 구조체(ST1)의 제1 게이트 전극들(ELa) 중 최하부의 것의 사이에는 단일층의 절연막이 제공될 수도 있다.
제1 및 제2 게이트 전극들(ELa, ELb)은, 예를 들어, 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, 텅스텐, 구리, 알루미늄 등), 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등) 또는 전이금속(ex, 티타늄, 탄탈늄 등) 등에서 선택된 적어도 하나를 포함할 수 있다. 제1 및 제2 층간 절연막들(ILDa, ILDb)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 저유전 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 층간 절연막들(ILDa, ILDb)은 고밀도 플라즈마 산화물(HDP oxide) 또는 TEOS(TetraEthylOrthoSilicate)를 포함할 수 있다.
콘택 영역(CCR) 상에서, 제1 및 제2 적층 구조체들(ST1, ST2) 각각은 제1 수직 채널 구조체들(VS1) 중 최외각의 것(outer-most one)으로부터 멀어질수록 제3 방향(D3)으로의 두께가 감소할 수 있다. 다시 말하면, 제1 및 제2 적층 구조체들(ST1, ST2) 각각은 제1 방향(D1)을 따라 계단 구조를 가질 수 있다.
보다 구체적으로, 제1 적층 구조체(ST1)의 제1 게이트 전극들(ELa) 및 제2 적층 구조체(ST2)의 제2 게이트 전극들(ELb)은 제1 기판(10)으로부터 멀어질수록 제1 방향(D1)으로의 길이가 증가할 수 있다. 제1 및 제2 게이트 전극들(ELa, ELb)의 측벽들은, 도 5에 따른 평면적 관점에서, 제1 방향(D1)을 따라 일정 간격으로 이격될 수 있다. 제2 적층 구조체(ST2)의 제2 게이트 전극들(ELb) 중 최하부의 것은 제1 방향(D1)으로의 길이가 가장 작을 수 있고, 제1 적층 구조체(ST1)의 제1 게이트 전극들(ELa) 중 최상부의 것은 제1 방향(D1)으로의 길이가 가장 클 수 있다.
제1 및 제2 게이트 전극들(ELa, ELb)은 콘택 영역(CCR) 상의 패드부들(ELp)을 포함할 수 있다. 패드부들(ELp)은 수평적으로 그리고 수직적으로 서로 다른 위치에 배치될 수 있다. 패드부들(ELp)은 제1 방향(D1)을 따라 계단 구조를 이룰 수 있다. 셀 콘택들(CC)은 제1 및 제2 층간 절연막들(ILDa, ILDb) 중 어느 하나를 관통하여 제1 및 제2 게이트 전극들(ELa, ELb)의 패드부들(ELp)과 접촉할 수 있다.
제1 및 제2 층간 절연막들(ILDa, ILDb)은 제1 및 제2 게이트 전극들(ELa, ELb)의 사이에 제공될 수 있고, 각각의 상부에 접하는 제1 및 제2 게이트 전극들(ELa, ELb) 중 하나와 측벽이 정렬될 수 있다. 즉, 제1 및 제2 게이트 전극들(ELa, ELb)과 마찬가지로, 제1 기판(10)으로부터 멀어질수록 제1 방향(D1)으로의 길이가 증가할 수 있다. 제2 층간 절연막들(ILDb) 중 최하부의 것은 다른 층간 절연막들보다 제3 방향(D3)으로의 두께가 클 수 있고, 제1 층간 절연막들(ILDa) 중 최상부의 것은 다른 층간 절연막들보다 제3 방향(D3)으로의 두께가 작을 수 있으나, 본 발명은 이에 제한되지 않는다.
셀 어레이 영역(CAR) 상에서, 적층 구조체(ST)를 제3 방향(D3)으로 관통하는 수직 채널 홀들(CH) 내에 제1 수직 채널 구조체들(VS1)이 제공될 수 있다. 제1 수직 채널 구조체들(VS1)은, 도 5에 따른 평면적 관점에서, 제1 방향(D1) 또는 제2 방향(D2)을 따라 지그재그(zigzag) 형태로 배열될 수 있다. 제1 수직 채널 구조체들(VS1)은 도 3 및 도 4의 메모리 채널 구조체들(4220)에 해당할 수 있다. 제1 수직 채널 구조체들(VS1)은 도 1의 제1 트랜지스터들(LT1, LT2), 메모리 셀 트랜지스터들(MCT) 및 제2 트랜지스터들(UT1, UT2)의 채널들에 해당할 수 있다.
콘택 영역(CCR) 상에서, 적층 구조체(ST)의 적어도 일부, 제5 절연막(53) 및 제6 절연막(60)을 제3 방향(D3)으로 관통하는 수직 채널 홀들(CH) 내에 제2 수직 채널 구조체들(VS2)이 제공될 수 있다. 제2 수직 채널 구조체들(VS2)은 제1 및 제2 게이트 전극들(ELa, ELb)의 패드부들(ELp)을 관통할 수 있다. 제2 수직 채널 구조체들(VS2)은, 도 5에 다른 평면적 관점에서, 셀 콘택들(CC) 주변에 제공될 수 있다. 제2 수직 채널 구조체들(VS2)은 제1 수직 채널 구조체들(VS1)과 동시에 형성될 수 있고, 실질적으로 동일한 구조를 가질 수 있다. 다만, 실시예들에 따라 제2 수직 채널 구조체들(VS2)은 제공되지 않을 수 있다.
수직 채널 홀들(CH)은 제1 수직 채널 홀들(CH1) 및 제1 수직 채널 홀들(CH1)과 제3 방향(D3)으로 연결되는 제2 수직 채널 홀들(CH2)을 포함할 수 있다. 제1 및 제2 수직 채널 홀들(CH1, CH2) 각각은 제3 방향(D3)으로 갈수록 제1 방향(D1) 또는 제2 방향(D2)으로의 폭이 감소할 수 있다. 제1 및 제2 수직 채널 홀들(CH1, CH2)은 서로 연결되는 경계에서 서로 다른 직경을 가질 수 있다. 구체적으로, 제2 수직 채널 홀들(CH2) 각각의 상부 직경은 제1 수직 채널 홀들(CH1) 각각의 하부 직경보다 작을 수 있다.
제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각의 측벽은 제1 수직 채널 홀들(CH1)과 제2 수직 채널 홀들(CH2)의 경계에서 단차를 가질 수 있다. 다만, 본 발명은 이에 제한되지 않으며, 도시된 바와 달리 제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각의 측벽은 서로 다른 레벨들에서 3개 이상의 단차들을 가질 수도 있고, 단차 없이 평탄할 수도 있다.
제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각은 제5 절연막(53)과 인접하는 도전 패드(PAD), 제1 및 제2 수직 채널 홀들(CH1, CH2) 각각의 내부 측벽을 컨포멀하게 덮는(즉, 적층 구조체(ST)에 인접하는) 데이터 저장 패턴(DSP), 데이터 저장 패턴(DSP)의 측벽을 컨포멀하게 덮는 수직 반도체 패턴(VSP), 및 수직 반도체 패턴(VSP)과 도전 패드(PAD)로 둘러싸인 제1 및 제2 수직 채널 홀들(CH1, CH2) 각각의 내부 공간을 채우는 매립 절연 패턴(VI)을 포함할 수 있다. 수직 반도체 패턴(VSP)은 데이터 저장 패턴(DSP)으로 둘러싸일 수 있다. 제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각의 하면은, 예를 들어, 원형, 타원형 또는 바(bar) 형상을 가질 수 있다.
수직 반도체 패턴(VSP)은 데이터 저장 패턴(DSP)과 매립 절연 패턴(VI) 사이 및 데이터 저장 패턴(DSP)과 도전 패드(PAD) 사이에 제공될 수 있다. 수직 반도체 패턴(VSP)은 상단이 닫힌 파이프 형태 또는 마카로니 형상을 가질 수 있다. 데이터 저장 패턴(DSP)은 상단이 오픈된(opened) 파이프 형태 또는 마카로니 형상을 가질 수 있다. 수직 반도체 패턴(VSP)은, 예를 들어, 불순물이 도핑된 반도체 물질, 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor) 물질 또는 다결정(polycrystalline) 반도체 물질을 포함할 수 있다. 도전 패드(PAD)는, 예를 들어, 불순물이 도핑된 반도체 물질 또는 도전 물질을 포함할 수 있다.
도 5에 따른 평면적 관점에서, 제1 방향(D1)으로 연장되며 적층 구조체(ST)를 가로지르는 제1 트렌치(TR1) 및 제2 트렌치들(TR2)이 제공될 수 있다. 제1 트렌치(TR1)는 셀 어레이 영역(CAR) 내에 제공될 수 있고, 제2 트렌치들(TR2)은 셀 어레이 영역(CAR)으로부터 콘택 영역(CCR)을 향해 연장될 수 있다. 제1 및 제2 트렌치들(TR1, TR2)은 제1 기판(10)으로부터 멀어질수록 제2 방향(D2)으로의 폭이 감소할 수 있다.
제1 트렌치(TR1)의 내부를 채우는 제1 분리 패턴(SP1) 및 제2 트렌치들(TR2)의 내부를 채우는 제2 분리 패턴들(SP2)이 제공될 수 있다. 제1 및 제2 분리 패턴들(SP1, SP2)은 제1 방향(D1) 및 제3 방향(D3)으로 연장되는 평판 형상을 가질 수 있다. 제2 분리 패턴들(SP1)은 도 3 및 도 4의 분리 구조체들(4230)에 해당할 수 있다. 제2 분리 패턴들(SP2) 각각의 제1 방향(D1)으로의 길이는 제1 분리 패턴(SP1)의 제1 방향(D1)으로의 길이보다 클 수 있다. 제1 및 제2 분리 패턴들(SP1, SP2)의 측벽들은 적층 구조체(ST)의 제1 및 제2 게이트 전극들(ELa, ELb)의 측벽들, 제1 및 제2 층간 절연막들(ILDa, ILDb)의 측벽들과 접촉할 수 있다. 제1 및 제2 분리 패턴들(SP1, SP2)은, 예를 들어, 실리콘 산화물과 같은 절연 물질을 포함할 수 있다.
제2 분리 패턴들(SP2)의 하면들은, 예를 들어, 제4 절연막(52)의 하면(즉, 제3 절연막(51)의 상면)과 실질적으로 공면을 이룰 수 있으나, 본 발명은 이에 제한되지 않는다. 다른 예로, 제2 분리 패턴들(SP2)의 하면들은 제3 절연막(51)의 하면(즉, 제2 절연막(40)의 상면)과 실질적으로 공면을 이룰 수 있다. 제2 분리 패턴들(SP2)의 하면들은 제1 및 제2 수직 채널 구조체들(VS1, VS2)의 하면들보다 낮은 레벨에 위치할 수 있다. 또한, 제2 분리 패턴들(SP2)의 상면들은, 예를 들어, 제1 및 제2 수직 채널 구조체들(VS1, VS2)의 상면들보다 높은 레벨에 위치할 수 있으나, 본 발명은 이에 제한되지 않는다.
적층 구조체(ST)가 복수로 제공되는 경우, 제2 방향(D2)을 따라 배열되는 적층 구조체들(ST) 사이에 제1 분리 패턴(SP1) 또는 제2 분리 패턴들(SP2) 중 하나가 제공될 수 있다. 다시 말하면, 적층 구조체들(ST)은 제1 분리 패턴(SP1) 또는 제2 분리 패턴들(SP2) 중 하나를 사이에 두고 제2 방향(D2)으로 서로 이격될 수 있다. 제1 및 제2 분리 패턴들(SP1, SP2) 각각은 복수로 제공될 수 있고, 복수의 제1 분리 패턴들(SP1) 및 복수의 제2 분리 패턴들(SP2)은 적층 구조체들(ST) 중 하나를 사이에 두고 서로 제2 방향(D2)으로 이격될 수 있다.
적층 구조체(ST) 상에 제2 기판(100)이 제공될 수 있다. 제2 기판(100)은 제1 방향(D1) 및 제2 방향(D2)으로 연장되는 평판 형상을 가질 수 있다. 제2 기판(100)의 하면은 제1 기판(10)의 상면과 나란할 수 있다. 제2 기판(100)은 셀 어레이 영역(CAR)으로부터 콘택 영역(CCR)을 향해 연장될 수 있다. 제2 기판(100)은 콘택 영역(CCR)의 일부 영역 상에는 제공되지 않을 수 있다. 제2 기판(100)은 반도체 물질을 포함하는 반도체 기판일 수 있다. 제2 기판(100)은, 예를 들어, 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(SiGe), 갈륨비소(GaAs), 인듐갈륨비소(InGaAs), 알루미늄갈륨비소(AlGaAs), 또는 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
적층 구조체(ST) 및 제2 기판(100) 사이에 소스 구조체(SC)가 제공될 수 있다. 소스 구조체(SC)는 제1 기판(10)의 상면(또는, 적층 구조체(ST)의 상면 및 제2 기판(100)의 하면)과 나란하게 제1 방향(D1) 및 제2 방향(D2)으로 연장되는 평판 형상을 가질 수 있다. 소스 구조체(SC)는 제2 기판(100)과 제3 방향(D3)으로 중첩될 수 있다. 다만, 제2 기판(100)의 일부는 소스 구조체(SC)와 제3 방향(D3)으로 중첩되지 않을 수 있고, 제6 절연막(60) 및 제1 관통 콘택(TC1)과 직접 접촉할 수 있다.
제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각은 소스 구조체(SC) 및 제2 기판(100)의 적어도 일부를 관통할 수 있다. 제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각의 하부는 제2 기판(100)과 접촉할 수 있다. 도 7을 참조하여 후술하는 바와 같이, 제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각의 수직 반도체 패턴(VSP)은 소스 구조체(SC)의 일부와 접촉할 수 있다.
소스 구조체(SC)는 적층 구조체(ST) 상의 제1 소스 도전 패턴(SCP1) 및 적층 구조체(ST)와 제1 소스 도전 패턴(SCP1) 사이의 제2 소스 도전 패턴(SCP2)을 포함할 수 있다. 제2 소스 도전 패턴(SCP2)은 제1 소스 도전 패턴(SCP1)과 제1 적층 구조체(ST1)의 제1 층간 절연막들(ILDa) 중 최상부의 것 사이에 제공될 수 있다. 제2 소스 도전 패턴(SCP2)은 제1 소스 도전 패턴(SCP1)과 직접 접촉할 수 있다. 제1 소스 도전 패턴(SCP1)의 제3 방향(D3)으로의 두께는 제2 소스 도전 패턴(SCP2)의 제3 방향(D3)으로의 두께보다 클 수 있다. 소스 구조체(SC)는 불순물이 도핑된 반도체 물질을 포함할 수 있다. 소스 구조체(SC)는, 예를 들어, 제2 기판(100)과 동일한 도전형의 불순물이 도핑된 반도체 물질을 포함할 수 있다. 예를 들어, 제1 소스 도전 패턴(SCP1)의 불순물 농도는 제2 소스 도전 패턴(SCP2)의 불순물 농도 및 제2 기판(100)의 불순물 농도보다 클 수 있다.
제2 기판(100) 및 제6 절연막(60) 상에 제7 절연막(80)이 제공될 수 있다. 제1 및 제2 관통 콘택들(TC1, TC2)은 제7 절연막(80)을 관통할 수 있다. 제7 절연막(80)의 상면은 실질적으로 평탄할 수 있고, 제1 관통 콘택(TC1)의 상면(TC1t) 및 제2 관통 콘택(TC2)의 상면(TC2t)과 실질적으로 공면을 이룰 수 있다.
제7 절연막(80) 및 제1 관통 콘택(TC1) 상에 제1 도전 패드(CP1)가 제공될 수 있고, 제7 절연막(80) 및 제2 관통 콘택(TC2) 상에 제2 도전 패드(CP2)가 제공될 수 있다. 제1 및 제2 도전 패드들(CP1, CP2)은 금속 등의 도전 물질을 포함할 수 있다.
제1 도전 패드(CP1)는 제1 관통 콘택(TC1)과 직접 접촉할 수 있고, 제1 관통 콘택(TC1) 및 제1 관통 콘택 플러그(TCP1)를 통해 제2 기판(100) 및 제2 도전 라인(CL2)과 전기적으로 연결될 수 있다. 제2 도전 패드(CP2)는 제2 관통 콘택(TC2)과 직접 접촉할 수 있고, 제2 관통 콘택(TC2) 및 제2 관통 콘택 플러그(TCP2)를 통해 제3 도전 라인(CL3)과 전기적으로 연결될 수 있다. 더 나아가, 제1 및 제2 도전 패드들(CP1, CP2) 각각은 제2 도전 라인(CL2) 또는 제3 도전 라인(CL3)을 통해 주변 회로 구조체(PS)의 주변 트랜지스터들(PTR) 중 적어도 어느 하나와 전기적으로 연결될 수 있다. 제2 도전 패드(CP2)는 도 1의 입출력 패드(1101) 또는 도 3 및 도 4의 입출력 패드들(2210) 중 하나에 해당할 수 있다.
추가로, 제7 절연막(80) 상에 제1 및 제2 도전 패드들(CP1, CP2)을 덮는 제8 절연막(90)이 제공될 수 있다. 도시되지 않았으나, 제8 절연막(90) 내에 또는 제8 절연막(90) 상에 제1 및 제2 도전 패드들(CP1, CP2) 각각과 연결되는 추가적인 배선들 또는 비아들이 더 제공될 수도 있다.
본 발명에 따른 3차원 반도체 메모리 장치는 제2 기판(100) 상에 제공되는 바이패스 비아(bypass via) 없이 제7 절연막(80), 제2 기판(100) 및 제6 절연막(60)을 관통하는 제1 관통 콘택(TC1)을 통해 제2 기판(100)을 접지시킬 수 있어, 제2 기판(100)의 일부분에 전하가 축적되어 발생하는 아킹(arcing) 현상을 방지 또는 최소화할 수 있고, 이에 따라 전기적 특성 및 신뢰성이 개선될 수 있다.
도 7은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 설명하기 위한 확대도로, 도 6a의 A 부분에 대응된다.
도 6a 및 도 7을 참조하면, 소스 구조체(SC)의 일부분, 제2 기판(100)의 일부분 및 데이터 저장 패턴(DSP), 수직 반도체 패턴(VSP), 매립 절연 패턴(VI) 및 하부 데이터 저장 패턴(DSPr)을 포함하는 제1 수직 채널 구조체들(VS1) 중 하나가 도시된다. 이하에서, 설명의 편의를 위해 단수의 수직 채널 홀(CH) 및 제1 수직 채널 구조체(VS1)에 대해 설명하나, 이하의 설명은 다른 수직 채널 홀들(CH) 및 제1 수직 채널 구조체들(VS1)에 대해서도 동일하게 적용될 수 있다.
제1 수직 채널 구조체(VS1)의 상면(VS1t)은 제2 기판(100)과 접촉할 수 있다. 제1 수직 채널 구조체(VS1)의 상면(VS1t)은 하부 데이터 저장 패턴(DSPr)의 상면에 해당할 수 있다. 제1 수직 채널 구조체(VS1)의 상면(VS1t)은 제1 소스 도전 패턴(SCP1)의 상면(SCP1b)보다 높은 레벨에 위치할 수 있다.
데이터 저장 패턴(DSP)은 수직 채널 홀(CH)의 내부 측벽 상에 차례로 적층된 블록킹 절연막(BLK), 전하 저장막(CIL) 및 터널링 절연막(TIL)을 포함할 수 있다. 블록킹 절연막(BLK)은 적층 구조체(ST) 또는 소스 구조체(SC)에 인접할 수 있고, 터널링 절연막(TIL)은 수직 반도체 패턴(VSP)에 인접할 수 있다. 전하 저장막(CIL)은 블록킹 절연막(BLK) 및 터널링 절연막(TIL) 사이에 개재될 수 있다. 블록킹 절연막(BLK), 전하 저장막(CIL) 및 터널링 절연막(TIL)은 적층 구조체(ST) 및 수직 반도체 패턴(VSP) 사이에서 제3 방향(D3)으로 연장될 수 있다. 수직 반도체 패턴(VSP)과 제1 및 제2 게이트 전극들(ELa, ELb) 사이의 전압 차이에 의해 유도되는 파울러-노드하임 터널링(Fowler-Nordheim tunneling) 현상에 의해, 데이터 저장 패턴(DSP)은 데이터를 저장 및/또는 변경할 수 있다. 예를 들어, 블록킹 절연막(BLK) 및 터널링 절연막(TIL)은 실리콘 산화물을 포함할 수 있고, 전하 저장막(CIL)은 실리콘 질화물 또는 실리콘 산화질화물을 포함할 수 있다.
소스 구조체(SC) 중 제1 소스 도전 패턴(SCP1)은 수직 반도체 패턴(VSP)에 접촉할 수 있고, 제2 소스 도전 패턴(SCP2)은 데이터 저장 패턴(DSP)을 사이에 두고 수직 반도체 패턴(VSP)과 서로 이격될 수 있다. 제1 소스 도전 패턴(SCP1)은 수직 반도체 패턴(VSP)을 사이에 두고 매립 절연 패턴(VI)과 서로 이격될 수 있다.
보다 구체적으로, 제1 소스 도전 패턴(SCP1)은 제2 소스 도전 패턴(SCP2)의 상면(SCP2b)보다 낮은 레벨 또는 제1 소스 도전 패턴(SCP1)의 상면(SCP1b)보다 높은 레벨에 위치한 돌출부들(SCP1bt)을 포함할 수 있다. 다만, 돌출부들(SCP1bt)은 제2 소스 도전 패턴(SCP2)의 하면(SCP2a)보다 높은 레벨에 위치할 수 있다. 예를 들어, 데이터 저장 패턴(DSP) 또는 하부 데이터 저장 패턴(DSPr)과 접하는 돌출부들(SCP1bt) 각각의 일 면은 곡면 형상을 가질 수 있다.
도 8은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 단면도로, 도 5를 Ⅰ-Ⅰ' 선으로 자른 단면에 대응된다. 이하에서, 설명의 편의를 위해 도 5, 도 6a 및 도 6b를 참조하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 5 및 도 8을 참조하면, 제1 관통 콘택(TC1) 상에 제1 비아(V1)가 제공될 수 있고, 제2 관통 콘택(TC2) 상에 제2 비아(V2)가 제공될 수 있다. 제1 및 제2 비아들(V1, V2), 제1 및 제2 도전 패드들(CP1, CP2)은 제8 절연막(90) 내에 제공될 수 있다.
제1 비아(V1)는 제1 관통 콘택(TC1) 및 제1 도전 패드(CP1) 사이에 제공될 수 있고, 제2 비아(V2)는 제2 관통 콘택(TC1) 및 제2 도전 패드(CP2) 사이에 제공될 수 있다. 제1 및 제2 비아들(V1, V2)은 제3 방향(D3)으로 갈수록 제1 방향(D1) 또는 제2 방향(D2)으로의 폭이 증가할 수 있다. 제1 및 제2 비아들(V1, V2) 각각의 상부 직경은 제1 관통 콘택(TC1)의 상면(TC1t)에서의 직경 및 제2 관통 콘택(TC2)의 상면(TC2t)에서의 직경보다 클 수 있다. 제1 및 제2 비아들(V1, V2) 각각의 하부 직경은 제1 관통 콘택(TC1)의 상면(TC1t)에서의 직경 및 제2 관통 콘택(TC2)의 상면(TC2t)에서의 직경과 같은 것처럼 도시되었으나, 본 발명은 이에 제한되지 않는다.
도 9는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도로, 도 5를 Ⅰ-Ⅰ' 선으로 자른 단면에 대응된다. 도 10, 도 12 및 도 14는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 평면도들이다. 도 11, 도 13, 도 15a 및 도 16은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들로, 도 10, 도 12 또는 도 14를 Ⅲ-Ⅲ' 선으로 자른 단면에 각각 대응된다. 도 15b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도로, 도 14를 Ⅳ-Ⅳ' 선으로 자른 단면에 대응된다.
이하에서, 도 9 내지 도 16을 참조하여, 본 발명의 실시예에 따른 3차원 반도체 메모리 장치의 제조 방법에 대하여 상세히 설명한다.
도 9를 참조하면, 제1 기판(10) 상에 주변 회로 구조체(PS)가 형성될 수 있다. 주변 회로 구조체(PS)를 형성하는 것은 제1 기판(10) 내부에 소자 분리막(11)을 형성하는 것, 소자 분리막(11)에 의해 정의되는 제1 기판(10)의 활성 영역 상에 주변 트랜지스터들(PTR)을 형성하는 것, 주변 트랜지스터들(PTR)과 전기적으로 연결되는 주변 콘택 플러그들(31), 주변 회로 배선들(33) 및 제1 본딩 패드들(35)을 형성하는 것 및 이들을 덮는 제1 절연막(30)을 형성하는 것을 포함할 수 있다.
제1 본딩 패드들(35)의 상면들은 제1 절연막(30)의 상면과 실질적으로 공면을 이룰 수 있다. 이하에서, 실질적으로 공면을 이루는 것은 평탄화 공정이 수행될 수 있음을 의미한다. 평탄화 공정은, 예를 들어, 화학적 기계적 연마(chemical mechanical polishing, CMP) 공정 또는 에치 백(etch back) 공정을 통해 수행될 수 있다.
도 10 및 도 11을 참조하면, 셀 어레이 영역(CAR) 및 콘택 영역(CCR)을 포함하는 희생 기판(SS)이 제공될 수 있다. 희생 기판(SS)은, 예를 들어, 실리콘 기판일 수 있으나, 본 발명은 이에 제한되지 않는다.
희생 기판(SS) 상에 제7 절연막(80), 제2 기판(100), 하부 희생막(101) 및 하부 반도체막(103)이 차례로 형성될 수 있다. 제7 절연막(80)에서, '상부'는 도 6a 및 도 6b를 참조하여 설명한 제조가 완료된 3차원 반도체 메모리 장치의 관점에서 적층 구조체(ST)의 상부에 제공되는 것을 의미할 뿐이고, 제조 방법을 설명함에 있어서 '상부'의 사전적 의미는 본 발명을 제한되지 않는다. 제2 기판(100) 및 하부 반도체막(103)은 불순물이 도핑된 반도체 물질로 형성될 수 있다. 하부 희생막(101)은, 예를 들어, 실리콘 질화물로 형성될 수 있다. 다른 예로, 하부 희생막(101)은 다층 구조를 갖는 복수의 절연막들로 형성될 수 있다.
하부 반도체막(103) 상에 교대로 적층된 제1 및 제2 층간 절연막들(111, 112), 제1 및 제2 희생막들(121, 122)을 포함하는 예비 적층 구조체(STp)가 형성될 수 있다. 제1 및 제2 희생막들(121, 122)은 제1 및 제2 층간 절연막들(111, 112)과 다른 절연 물질로 형성될 수 있다. 제1 및 제2 희생막들(121, 122)은 제1 및 제2 층간 절연막들(111, 112)에 대해 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 희생막들(121, 122)은 실리콘 질화물로 형성될 수 있고, 제1 및 제2 층간 절연막들(111, 112)은 실리콘 산화물로 형성될 수 있다. 제1 및 제2 희생막들(121, 122) 각각은 실질적으로 동일한 두께를 가질 수 있고, 제1 및 제2 층간 절연막들(111, 112)은 일부 영역에서 두께가 달라질 수 있다.
교대로 적층된 제1 및 제2 층간 절연막들(111, 112), 제1 및 제2 희생막들(121, 122)을 포함하는 예비 적층 구조체(STp)에 대한 트리밍(trimming) 공정이 수행될 수 있다. 트리밍 공정은 셀 어레이 영역(CAR) 및 콘택 영역(CCR) 상에서 예비 적층 구조체(STp)의 상면의 일부를 덮는 마스크 패턴을 형성하는 것, 마스크 패턴을 통해 예비 적층 구조체(STp)를 패터닝하는 것, 마스크 패턴의 면적을 축소시키는 것 및 축소된 면적을 갖는 마스크 패턴을 통해 예비 적층 구조체(STp)를 패터닝하는 것을 포함할 수 있다. 마스크 패턴의 면적을 축소하고, 마스크 패턴을 통해 예비 적층 구조체(STp)를 패터닝하는 것은 번갈아 반복될 수 있다. 트리밍 공정에 의해, 제1 및 제2 층간 절연막들(111, 112) 각각의 적어도 일부가 외부로 노출될 수 있고, 콘택 영역(CCR) 상에서 예비 적층 구조체(STp)의 계단 구조가 형성될 수 있다.
이하에서, 도 10 내지 도 16을 참조하여 설명함에 있어서, '상면'은 도 6a 및 도 6b를 참조하여 설명한 제조가 완료된 3차원 반도체 메모리 장치의 관점에서 '하면'을 의미할 수 있고, '하면'은 도 6a 및 도 6b를 참조하여 설명한 제조가 완료된 3차원 반도체 메모리 장치의 관점에서 '상면'을 의미할 수 있다.
예비 적층 구조체(STp)의 계단 구조를 덮는 제6 절연막(60)이 형성될 수 있다. 제6 절연막(60)은 제2 기판(100)의 적어도 일부 및 제7 절연막(80)의 적어도 일부를 덮을 수 있다. 제6 절연막(60)의 상면은 실질적으로 평탄할 수 있고, 예비 적층 구조체(STp)의 제2 층간 절연막들(112) 중 최상부의 것의 상면과 실질적으로 공면을 이룰 수 있다.
제6 절연막(60) 및 제7 절연막(80)을 관통하는 제1 및 제2 관통 콘택들(TC1, TC2)이 형성될 수 있다. 제1 관통 콘택(TC1)은 제6 절연막(60) 및 제7 절연막(80) 사이의 제2 기판(100)을 더 관통할 수 있다. 제1 및 제2 관통 콘택들(TC1, TC2) 각각은 희생 기판(SS)의 적어도 일부를 더 관통할 수 있다. 제1 및 제2 관통 콘택들(TC1, TC2)을 형성하는 것은 제6 절연막(60) 및 제7 절연막(80)을 관통하는 고종횡비(high aspect ratio)의 홀들을 형성하는 것 및 홀들을 도전 물질로 채우는 것을 포함할 수 있다. 제1 및 제2 관통 콘택들(TC1, TC2)의 상면들은 제6 절연막(60)의 상면 및 제2 층간 절연막들(112) 중 최상부의 것의 상면과 실질적으로 공면을 이룰 수 있다.
도 12 및 도 13을 참조하면, 예비 적층 구조체(STp)의 최상면 및 제6 절연막(60)의 상면을 덮는 제5 절연막(53)이 형성될 수 있다.
제5 절연막(53), 예비 적층 구조체(STp)의 제1 및 제2 층간 절연막들(111, 112), 제1 및 제2 희생막들(121, 122), 하부 반도체막(103) 및 하부 희생막(101)을 관통하는 고종횡비의 수직 채널 홀들(CH)이 형성될 수 있다. 수직 채널 홀들(CH)은 제2 기판(100)의 적어도 일부를 더 관통할 수 있다. 수직 채널 홀들(CH)은 콘택 영역(CCR) 상에서 제6 절연막(60)을 더 관통할 수 있다.
수직 채널 홀들(CH)은 제1 층간 절연막들(111) 및 제1 희생막들(121)을 관통하는 제1 수직 채널 홀들(CH1), 및 제2 층간 절연막들(112) 및 제2 희생막들(122)을 관통하는 제2 수직 채널 홀들(CH2)을 포함할 수 있다. 제2 수직 채널 홀들(CH2)은 제1 수직 채널 홀들(CH1)과 제3 방향(D3)으로 중첩될 수 있고, 제1 수직 채널 홀들(CH1)과 연결될 수 있다.
셀 어레이 영역(CAR) 상의 수직 채널 홀들(CH) 내에 제1 수직 채널 구조체들(VS1)이 형성될 수 있다. 콘택 영역(CCR) 상의 수직 채널 홀들(CH) 내에 제2 수직 채널 구조체들(VS2)이 형성될 수 있다.
제1 및 제2 수직 채널 구조체들(VS1, VS2)을 형성하는 것은 수직 채널 홀들(CH) 각각의 내부 측벽을 컨포멀하게 덮는 데이터 저장 패턴(DSP) 및 수직 반도체 패턴(VSP)을 형성하는 것, 수직 반도체 패턴(VSP)으로 둘러싸인 공간에 매립 절연 패턴(VI)을 형성하는 것 및 매립 절연 패턴(VI)과 데이터 저장 패턴(DSP)으로 둘러싸인 공간에 도전 패드(PAD)를 형성하는 것을 포함할 수 있다. 제1 및 제2 수직 채널 구조체들(VS1, VS2)의 상면들은 제5 절연막(53)의 상면과 실질적으로 공면을 이룰 수 있다.
도 12 및 도 13과 함께 도 14, 도 15a 및 도 15b를 참조하면, 제5 절연막(53)의 상면 및 제1 및 제2 수직 채널 구조체들(VS1, VS2)의 상면들을 덮는 제4 절연막(52)이 형성될 수 있다.
제4 절연막(52), 제5 절연막(53) 및 예비 적층 구조체(STp)를 관통하는 제1 트렌치(TR1), 및 제4 절연막(52), 제5 절연막(53), 예비 적층 구조체(STp), 하부 반도체막(103) 및 하부 희생막(101)을 관통하는 제2 트렌치들(TR2)이 형성될 수 있다. 제2 트렌치들(TR2)은 제2 기판(100)의 적어도 일부를 더 관통할 수 있다. 제2 트렌치들(TR2)은 셀 어레이 영역(CAR)으로부터 콘택 영역(CCR)으로 연장될 수 있다. 제1 트렌치(TR1)의 깊이는 제2 트렌치들(TR2) 각각의 깊이보다 작을 수 있다. 도시되지 않았으나, 제1 트렌치(TR1)의 하면은, 예를 들어, 제1 층간 절연막들(111) 중 최상부의 것의 상면보다 높은 레벨에 위치할 수 있다. 제2 트렌치들(TR2)의 하면들은 하부 희생막(101)의 하면보다 낮은 레벨에 위치할 수 있다. 제2 트렌치들(TR2)의 하면들은, 예를 들어, 제1 및 제2 수직 채널 구조체들(VS1, VS2)의 하면들보다 낮은 레벨에 위치할 수 있다.
제2 트렌치들(TR2)에 의해 노출되는 제1 및 제2 희생막들(121, 122) 및 하부 희생막(101)이 제거될 수 있다. 제1 및 제2 희생막들(121, 122) 및 하부 희생막(101)을 제거하는 것은, 예를 들어, 불산(HF) 및/또는 인산(H3PO4) 용액을 사용하는 습식 식각 공정을 통해 수행될 수 있다.
하부 희생막(101)이 제거될 때, 하부 희생막(101)이 제거된 공간에 의해서 노출되는 제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각의 데이터 저장 패턴(DSP)의 일부가 함께 제거될 수 있다.
하부 희생막(101)이 제거된 공간을 채우는 제1 소스 도전 패턴(SCP1)이 형성될 수 있다. 제1 소스 도전 패턴(SCP1)은 제1 및 제2 수직 채널 구조체들(VS1, VS2) 각각의 수직 반도체 패턴(VSP)과 접촉할 수 있다. 제1 소스 도전 패턴(SCP1)은, 예를 들어, 불순물이 도핑된 반도체 물질로 형성될 수 있다. 도시되지 않았으나, 제1 소스 도전 패턴(SCP1)의 내부에는 에어 갭이 형성될 수도 있다. 이후, 하부 반도체막(103)은 제2 소스 도전 패턴(SCP2)으로 지칭될 수 있고, 결과적으로 제1 및 제2 소스 도전 패턴들(SCP1, SCP2)을 포함하는 소스 구조체(SC)가 형성될 수 있다.
제1 및 제2 희생막들(121, 122)이 제거된 공간을 채우는 제1 및 제2 게이트 전극들(ELa, ELb)이 형성될 수 있다. 제1 및 제2 층간 절연막들(111, 112)은 제1 및 제2 적층 구조체들(ST1, ST2)의 제1 및 제2 층간 절연막들(ILDa, ILDb)로 지칭될 수 있고, 결과적으로 제1 및 제2 층간 절연막들(ILDa, ILDb), 제1 및 제2 게이트 전극들(ELa, ELb)을 포함하는 적층 구조체(ST)가 형성될 수 있다.
제1 트렌치(TR1)를 채우는 제1 분리 패턴(SP1) 및 제2 트렌치들(TR2)을 채우는 제2 분리 패턴들(SP2)이 형성될 수 있다. 제1 및 제2 분리 패턴들(SP1, SP2)의 상면들은 제4 절연막(52)의 상면과 실질적으로 공면을 이룰 수 있다.
제4 절연막(52)의 상면 및 제1 및 제2 분리 패턴들(SP1, SP2)의 상면들을 덮는 제3 절연막(51)이 형성될 수 있다.
콘택 영역(CCR) 상에서 제3 내지 제6 절연막들(51, 52, 53, 60)을 관통하여 제1 및 제2 게이트 전극들(ELa, ELb)의 패드부들(ELp)과 접촉하는 셀 콘택들(CC)이 형성될 수 있다. 셀 콘택들(CC)은 제1 및 제2 층간 절연막들(ILDa, ILDb)의 적어도 일부를 관통할 수 있다. 셀 콘택들(CC)의 상면들은 제3 절연막(51)의 상면과 실질적으로 공면을 이룰 수 있다.
셀 어레이 영역(CAR) 상에서 제3 및 제4 절연막들(51, 52)을 관통하여 제1 수직 채널 구조체들(VS1)의 상면들과 접촉하는 비트 라인 콘택 플러그들(BLCP)이 형성될 수 있다. 콘택 영역(CCR) 상에서 제3 내지 제5 절연막들(51, 52, 53)을 관통하여 제1 및 제2 관통 콘택들(TC1, TC2)과 각각 연결되는 제1 및 제2 관통 콘택 플러그들(TCP1, TCP2)이 형성될 수 있다. 제1 및 제2 관통 콘택 플러그들(TCP1, TCP2) 각각의 제3 방향(D3)으로의 높이는 비트 라인 콘택 플러그들(BLCP) 각각의 제3 방향(D3)으로의 높이보다 클 수 있다.
셀 어레이 영역(CAR) 상의 제3 절연막(51) 상에 비트 라인 콘택 플러그들(BLCP)과 접촉하는 비트 라인들(BL)이 형성될 수 있다. 콘택 영역(CCR) 상의 제3 절연막(51) 상에 셀 콘택들(CC)과 접촉하는 제1 도전 라인들(CL1) 및 제1 및 제2 관통 콘택 플러그들(TCP1, TCP2) 각각과 접촉하는 제2 및 제3 도전 라인들(CL2, CL3)이 형성될 수 있다.
도 14 및 도 16을 참조하면, 제3 절연막(51) 상에 비트 라인들(BL), 제1 내지 제3 도전 라인들(CL1, CL2, CL3)과 전기적으로 연결되는 연결 콘택 플러그들(41), 연결 회로 배선들(43), 제2 본딩 패드들(45) 및 이들을 덮는 제2 절연막(40)이 형성될 수 있다. 제2 본딩 패드들(45)의 상면들은 제2 절연막(40)의 상면과 실질적으로 공면을 이룰 수 있다. 결과적으로, 도 10 내지 도 16을 참조하여 설명한 방법에 의해 희생 기판(SS) 상에 셀 어레이 구조체(CS)가 형성될 수 있다.
도 16과 함께 다시 도 5, 도 6a 및 도 6b를 참조하면, 희생 기판(SS) 상에 형성된 셀 어레이 구조체(CS)와 도 9를 참조하여 설명한 방법에 의해 제1 기판(10) 상에 형성된 주변 회로 구조체(PS)가 서로 결합될 수 있다. 희생 기판(SS)은 셀 어레이 구조체(CS)와 주변 회로 구조체(PS)가 서로 마주보도록 제1 기판(10) 상에 제공될 수 있다. 주변 회로 구조체(PS)의 제1 본딩 패드들(35)은 셀 어레이 구조체(CS)의 제2 본딩 패드들(45)과 서로 접촉하면서 융합될 수 있다. 제1 및 제2 본딩 패드들(35, 45)이 서로 결합된 이후, 셀 어레이 구조체(CS) 상의 희생 기판(SS)은 제거될 수 있다.
희생 기판(SS)이 제거되는 과정에서, 희생 기판(SS) 내부의 제1 및 제2 관통 콘택들(TC1, TC2) 각각의 일부분이 함께 제거될 수 있다. 희생 기판(SS)이 제거된 이후, 제1 관통 콘택(TC1)의 상면(TC1t) 및 제2 관통 콘택(TC2)의 상면(TC2t)은 제7 절연막(80)의 상면과 실질적으로 공면을 이룰 수 있다.
제1 관통 콘택(TC1)의 상면(TC1t) 상에 제1 관통 콘택(TC1)과 접촉하는 제1 도전 패드(CP1)가 형성될 수 있고, 제2 관통 콘택(TC2)의 상면(TC2t) 상에 제2 관통 콘택(TC2)과 접촉하는 제2 도전 패드(CP2)가 형성될 수 있다. 제1 및 제2 도전 패드들(CP1, CP2) 및 제7 절연막(80)의 상면을 덮는 제8 절연막(90)이 형성될 수 있다.
도 17은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 평면도이다. 도 18은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 단면도로, 도 5를 Ⅰ-Ⅰ' 선으로 자른 단면에 각각 대응된다. 이하에서, 설명의 편의를 위해 도 5, 도 6a 및 도 6b를 참조하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 17 및 도 18을 참조하면, 제1 기판(10) 상에 주변 회로 구조체(PS)가 제공되고, 주변 회로 구조체(PS) 상에 제2 기판(100), 적층 구조체(ST), 비트 라인들(BL)을 포함하는 셀 어레이 구조체(CS)가 제공될 수 있다. 셀 어레이 구조체(CS)의 제2 기판(100)은 주변 회로 구조체(PS)의 주변 트랜지스터들(PTR), 주변 콘택 플러그들(31) 및 주변 회로 배선들(33)을 덮는 제1 절연막(30) 상에 제공될 수 있다. 제2 기판(100)은 제1 절연막(30)과 직접 접촉할 수 있다. 주변 회로 구조체(PS) 및 셀 어레이 구조체(CS) 사이의 본딩 패드들(도 6a 및 도 6b의 35, 45)은 제공되지 않을 수 있다.
도 6a 및 도 6b에 도시된 것과 달리, 제1 적층 구조체(ST1)는 제2 적층 구조체(ST2) 및 주변 회로 구조체(PS) 사이에 제공될 수 있다. 또한, 제1 및 제2 적층 구조체들(ST1, ST2)의 제1 및 제2 게이트 전극들(ELa, ELb)은 제1 기판(10)으로부터 멀어질수록 제1 방향(D1)으로의 길이가 감소할 수 있다.
제1 및 제2 관통 콘택들(TC1, TC2)은 제6 절연막(60)을 관통하여 주변 회로 구조체(PS)의 주변 회로 배선들(33) 중 일부와 접촉할 수 있고, 주변 트랜지스터들(PTR) 중 일부와 전기적으로 연결될 수 있다. 제1 및 제2 관통 콘택들(TC1, TC2)은 제1 절연막(30)의 적어도 일부를 더 관통할 수도 있다. 제1 관통 콘택(TC1)은 제2 기판(100)을 관통할 수 있다.
도 19는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 단면도로, 도 5를 Ⅰ-Ⅰ' 선으로 자른 단면에 각각 대응된다. 이하에서, 설명의 편의를 위해 도 18을 참조하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 17 및 도 19를 참조하면, 제1 및 제2 관통 콘택들(TC1, TC2)은 제6 절연막(60) 및 제1 절연막(30)을 관통하여 소자 분리막(11)에 의해 정의되는 제1 기판(10)의 활성 영역과 접촉할 수 있다. 제1 및 제2 관통 콘택들(TC1, TC2)은 제1 기판(10)의 적어도 일부를 더 관통할 수도 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 제1 기판;
    상기 제1 기판 상의 주변 회로 구조체; 및
    상기 주변 회로 구조체 상에 교대로 적층된 층간 절연막들 및 게이트 전극들을 포함하는 적층 구조체, 상기 적층 구조체를 덮는 제1 절연막, 및 상기 적층 구조체 및 상기 제1 절연막 상의 제2 기판을 포함하는 셀 어레이 구조체;
    상기 셀 어레이 구조체 상의 제2 절연막;
    상기 제1 절연막, 상기 제2 기판 및 상기 제2 절연막을 관통하는 제1 관통 콘택; 및
    상기 제1 절연막 및 상기 제2 절연막을 관통하며 상기 제2 기판과 이격되는 제2 관통 콘택을 포함하되,
    상기 적층 구조체는 상기 제2 기판의 하면과 상기 주변 회로 구조체 사이에 위치하고,
    상기 제1 및 제2 관통 콘택들은 상기 제1 기판으로부터 멀어질수록 폭이 감소하는 3차원 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 셀 어레이 구조체는:
    상기 제1 절연막을 관통하며, 상기 적층 구조체의 상기 게이트 전극들과 접촉하는 상면을 갖는 셀 콘택들; 및
    상기 적층 구조체를 관통하며, 상기 제2 기판과 접촉하는 상면을 갖는 수직 채널 구조체들을 더 포함하되,
    상기 제1 및 제2 관통 콘택들의 하면들은 상기 셀 콘택들의 하면들 및 상기 수직 채널 구조체들의 하면들과 다른 레벨에 위치하는 3차원 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 관통 콘택들의 하면들은 상기 셀 콘택들의 하면들 및 상기 수직 채널 구조체들의 하면들보다 높은 레벨에 위치하는 3차원 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 제1 및 제2 관통 콘택들의 상면들은 상기 제2 기판의 상면보다 높은 레벨에 위치하는 3차원 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 제2 절연막 상에 제공되며, 상기 제1 및 제2 관통 콘택들 각각과 연결되는 제1 도전 패드 및 제2 도전 패드를 더 포함하는 3차원 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 제1 관통 콘택과 상기 제1 도전 패드 사이에 제공되는 제1 비아; 및
    상기 제2 관통 콘택과 상기 제2 도전 패드 사이에 제공되는 제2 비아를 더 포함하되,
    상기 제1 및 제2 비아들은 상기 제2 기판의 상면보다 높은 레벨에 위치하고,
    상기 제1 및 제2 비아들은 상기 제1 기판으로부터 멀어질수록 폭이 증가하는 3차원 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 제1 관통 콘택은 상기 적층 구조체와 이격되고,
    상기 제1 관통 콘택의 측벽은 상기 제2 기판과 직접 접촉하는 3차원 반도체 메모리 장치.
  8. 제 1 항에 있어서,
    상기 주변 회로 구조체는 상기 제1 기판 상에 형성된 주변 트랜지스터들 및 상기 주변 트랜지스터들과 연결되는 제1 본딩 패드들을 포함하고,
    상기 셀 어레이 구조체는:
    상기 제1 절연막을 관통하며, 상기 적층 구조체의 상기 게이트 전극들과 접촉하는 상면을 갖는 셀 콘택들;
    상기 적층 구조체를 관통하며, 상기 제2 기판과 접촉하는 상면을 갖는 수직 채널 구조체들;
    상기 셀 콘택들 및 상기 제1 및 제2 관통 콘택들과 연결되는 도전 라인들;
    상기 수직 채널 구조체들과 연결되는 비트 라인들; 및
    상기 비트 라인들 및 상기 도전 라인들과 연결되는 제2 본딩 패드들을 더 포함하되,
    상기 제1 본딩 패드들과 상기 제2 본딩 패드들은 서로 일체로 결합되는 3차원 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 셀 콘택들 및 상기 수직 채널 구조체들은 상기 제1 기판으로부터 멀어질수록 폭이 감소하는 3차원 반도체 메모리 장치.
  10. 제 1 항에 있어서,
    상기 게이트 전극들은 상기 제1 기판으로부터 멀어질수록 길이가 증가하는 3차원 반도체 메모리 장치.
KR1020210065032A 2021-05-20 2021-05-20 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템 KR20220158147A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210065032A KR20220158147A (ko) 2021-05-20 2021-05-20 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US17/545,117 US12074128B2 (en) 2021-05-20 2021-12-08 Three-dimensional semiconductor memory device and electronic system including the same
EP22157003.9A EP4092744A1 (en) 2021-05-20 2022-02-16 Three-dimensional semiconductor memory device and electronic system including the same
CN202210146681.7A CN115377113A (zh) 2021-05-20 2022-02-17 三维半导体存储器器件以及包括三维半导体存储器器件的电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210065032A KR20220158147A (ko) 2021-05-20 2021-05-20 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템

Publications (1)

Publication Number Publication Date
KR20220158147A true KR20220158147A (ko) 2022-11-30

Family

ID=80682751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210065032A KR20220158147A (ko) 2021-05-20 2021-05-20 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템

Country Status (4)

Country Link
US (1) US12074128B2 (ko)
EP (1) EP4092744A1 (ko)
KR (1) KR20220158147A (ko)
CN (1) CN115377113A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434588B1 (ko) 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9570463B1 (en) 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
KR20180122847A (ko) 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2019114698A (ja) 2017-12-25 2019-07-11 東芝メモリ株式会社 半導体記憶装置及びその製造方法
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
KR102612406B1 (ko) * 2018-04-06 2023-12-13 삼성전자주식회사 반도체 메모리 소자
KR20210114016A (ko) 2019-04-30 2021-09-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 낸드 플래시 메모리를 갖는 접합된 반도체 소자 및 이를 형성하는 방법
KR102626639B1 (ko) 2019-11-05 2024-01-19 양쯔 메모리 테크놀로지스 씨오., 엘티디. 본딩된 3차원 메모리 디바이스 및 그 형성 방법들
JP7305774B2 (ja) 2020-05-27 2023-07-10 長江存儲科技有限責任公司 ３次元メモリデバイス
CN111739891B (zh) 2020-06-30 2021-05-07 长江存储科技有限责任公司 三维存储器及其制造方法
CN112185981B (zh) 2020-09-30 2022-06-14 长江存储科技有限责任公司 三维存储器结构制备方法

Also Published As

Publication number Publication date
EP4092744A1 (en) 2022-11-23
US12074128B2 (en) 2024-08-27
US20220375888A1 (en) 2022-11-24
CN115377113A (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
KR20220034273A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220140917A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220138906A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220048747A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
CN117135926A (zh) 三维半导体存储器件以及包括三维半导体存储器件的电子系统
US20220216151A1 (en) Three-dimensional semiconductor memory devices, methods of fabricating the same, and electronic systems including the same
KR20230014928A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230028975A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
CN115312527A (zh) 三维半导体器件以及包括三维半导体器件的电子系统
KR20230083767A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230008958A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230006990A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230038368A (ko) 반도체 장치 및 이를 포함하는 전자 시스템
KR20220158147A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230039859A (ko) 3차원 반도체 메모리 장치, 이를 포함하는 전자 시스템, 및 3차원 반도체 메모리 장치의 제조 방법
KR20230016022A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
EP4301109A1 (en) Three-dimensional semiconductor memory devices and electronic systems including the same
KR20220162224A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230015028A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220047934A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230060837A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20220143791A (ko) 3차원 반도체 메모리 장치
KR20240016714A (ko) 3차원 반도체 메모리 장치, 이를 포함하는 전자 시스템
KR20230099759A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230142960A (ko) 3차원 반도체 메모리 장치, 이를 포함하는 전자 시스템

Legal Events

Date Code Title Description
A201 Request for examination