KR20220137747A - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents
반도체 장치 및 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20220137747A KR20220137747A KR1020227031038A KR20227031038A KR20220137747A KR 20220137747 A KR20220137747 A KR 20220137747A KR 1020227031038 A KR1020227031038 A KR 1020227031038A KR 20227031038 A KR20227031038 A KR 20227031038A KR 20220137747 A KR20220137747 A KR 20220137747A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating film
- trench
- semiconductor layer
- metal layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 52
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000000052 comparative effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009933 burial Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
반도체 장치(A1)는 트렌치(10)를 가진 반도체층(11)과, 트렌치의 내면(10a)을 덮는 절연막(12)과, 절연막(12)으로 덮인 트렌치 내에 매설된 도전체(13)와, 트렌치에 인접한 반도체층 표면(11a)과 쇼트키 접합을 형성하는 실리사이드층(14)과, 트렌치의 내벽면(10a1)을 덮는 절연막의 상단면(12a)보다 위에 위치하는 실리사이드층의 끝면(14a)으로부터 상기 절연막의 상단면까지를 연속해서 덮는 금속층(15)을 구비한다. 금속층은 실리사이드층을 구성하는 금속 원소와 동종의 금속 원소를 갖는다.
Description
본 개시는 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
종래, 일본 특허공개 평9-232597호 공보에도 기재된 바와 같이 쇼트키 접합을 가진 반도체 디바이스의 제조에 있어서, 트렌치를 가진 반도체층 표면에 절연막을 형성하고, 트렌치 내에 도전체를 매입하고, 트렌치에 인접한 반도체층 표면의 절연막을 에칭에 의해 제거하여 반도체층 표면을 노출시키고, 상기 반도체층 표면에 쇼트키 접합을 형성하는 것이 행해진다.
본 개시의 하나의 양태의 반도체 장치는 트렌치를 가진 반도체층과, 상기 트렌치의 내면을 덮는 절연막과, 상기 절연막으로 덮인 상기 트렌치 내에 매설된 도전체와, 상기 트렌치에 인접한 반도체층 표면과 쇼트키 접합을 형성하는 실리사이드층과, 상기 트렌치의 내벽면을 덮는 상기 절연막의 상단면보다 위에 위치하는 상기 실리사이드층의 끝면으로부터 상기 절연막의 상단면까지를 연속해서 덮는 금속층을 구비한다. 그리고 상기 금속층은 상기 실리사이드층을 구성하는 금속 원소와 동종의 금속 원소를 갖는다.
본 개시의 하나의 양태의 반도체 장치의 제조 방법은 트렌치를 가진 반도체층의 표면에 절연막을 형성하고, 상기 트렌치 내에 도전체를 매입하고, 상기 트렌치에 인접한 반도체층 표면의 절연막을 에칭에 의해 제거하여 반도체층을 노출시키고, 상기 반도체층에 쇼트키 접합을 형성하는 반도체 장치의 제조 방법이다. 그리고 상기 에칭에 있어서는 상기 트렌치의 내벽면을 덮는 절연막의 상단면을 상기 반도체층 표면보다 낮춘다. 상기 쇼트키 접합의 형성에 있어서는 상기 반도체층 표면에 금속층을 접촉시켜서 형성하고, 열처리하여 상기 금속층과 상기 반도체층의 반응에 의한 실리사이드층을 형성함으로써, 상기 실리사이드층과 상기 반도체층의 계면을 상기 쇼트키 접합으로 한다. 상기 쇼트키 접합의 형성 후, 상기 금속층의 적어도 상기 실리사이드층의 끝면으로부터 상기 절연막의 상단면까지를 덮는 부분을 연속해서 남긴다.
도 1은 본 개시의 일 실시형태에 따른 반도체 장치를 나타내는 단면 모식도이다.
도 2는 도 1에 대응한 확대도이다.
도 3은 도 1에 나타내는 반도체 장치의 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 4는 도 3에 이어 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 5는 도 4에 이어 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 6은 도 5에 이어 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 7은 비교예의 반도체 장치를 나타내는 단면 모식도이다.
도 8은 도 7에 대응한 확대도이다.
도 9는 본 개시예 및 비교예의 역방향의 전압-전류 특성을 나타내는 그래프이다.
도 2는 도 1에 대응한 확대도이다.
도 3은 도 1에 나타내는 반도체 장치의 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 4는 도 3에 이어 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 5는 도 4에 이어 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 6은 도 5에 이어 제조 프로세스를 설명하기 위한 단면 모식도이다.
도 7은 비교예의 반도체 장치를 나타내는 단면 모식도이다.
도 8은 도 7에 대응한 확대도이다.
도 9는 본 개시예 및 비교예의 역방향의 전압-전류 특성을 나타내는 그래프이다.
이하에 본 개시의 일 실시형태에 대해 도면을 참조하여 설명한다.
〔반도체 장치〕
도 1 및 도 2에 의해 나타내는 바와 같이 본 개시의 일 실시형태의 반도체 장치(A1)는 트렌치(10)를 가진 반도체층(11)과, 절연막(12)과, 도전체(13)와, 실리사이드층(14)과, 금속층(15)과, 상면 전극(16)을 구비한다. 절연막(12)은 트렌치(10)의 내면(10a)을 덮는다. 도전체(13)는 절연막(12)으로 덮인 트렌치(10) 내에 매설되어 있다. 실리사이드층(14)은 트렌치(10)에 인접한 반도체층 표면(11a)과 쇼트키 접합을 형성한다. 금속층(15)은 트렌치(10)의 내벽면(10a1)을 덮는 절연막(12)의 상단면(12a)보다 위에 위치하는 실리사이드층(14)의 끝면(14a)으로부터 상기 절연막(12)의 상단면(12a)까지를 연속해서 덮는다. 도전체(13)로서는 예를 들면 폴리실리콘을 적용해도 된다. 반도체층(11)은 실리콘, 절연막(12)은 실리콘 산화막을 예로서 들 수 있다. 상면 전극(16)으로서는 예를 들면 알루미늄이 적용된다.
실리사이드층(14)은 반도체층(11)과 금속층(15)의 반응에 의한 실리사이드층이다. 실리사이드층(14)으로서는 예를 들면 니켈 실리사이드를 적용해도 된다.
도 2에 나타내는 바와 같이 금속층(15)은 절연막(12)의 상단면(12a)보다 위에 위치하는 반도체층(11)의 측면(11b)을 덮는다. 즉, 실리사이드층(14)과의 쇼트키 접합에 상당하는 반도체층 표면(11a)은 절연막(12)의 상단면(12a)보다 위에 위치한다. 따라서, 반도체층 표면(11a)에 연속하는 반도체층(11)의 측면(11b)이 실리사이드층(14)과 절연막(12)의 상단면(12a) 사이에 위치한다.
만일, 금속층(15)이 없을 경우, 반도체층(11)의 측면(11b)이 상면 전극(16)에 직접 접촉해 버린다. 그 때문에, 역전압 인가 시에 측면(11b)을 지나는 전류가 발생함으로써 리크 전류가 커진다.
본 실시형태의 반도체 장치(A1)에 따르면, 금속층(15)에 의해 반도체층(11)의 측면(11b)을 덮고 있다. 그 때문에, 반도체층(11)의 측면(11b)이 상면 전극(16)에 직접 접촉해 버리는 경우는 없다. 금속층(15)은 쇼트키 접합을 형성하는 실리사이드층(14)을 구성하는 금속 원소와 동종의 금속 원소를 갖고 있다. 이러한 쇼트키 접합 구성 금속과 동종 금속인 금속층(15)에 의해 프로텍트 효과가 있다. 즉, 알루미늄 등의 상면 전극(16)으로부터 측면(11b)을 금속층(15)에 의해 격리한다. 이에 따라, 역전압 인가 시에 측면(11b)을 지나는 전류의 발생을 억제하여 리크 전류를 낮게 억제할 수 있다.
또한, 상면 전극(16)은 금속층(15)의 개구부를 통해 실리사이드층(14)의 상면에 접한다. 이에 따라, 쇼트키 접합을 형성하는 실리사이드층(14)과 상면 전극(16)을 직접 전기적으로 접속할 수 있다.
〔반도체 장치의 제조 방법〕
상기의 반도체 장치(A1)를 얻기 위한 일례의 제조 방법에 대해 설명한다.
(절연막 형성, 도전체 매설 공정)
우선, 도 3에 나타내는 바와 같이 트렌치(10)를 가진 반도체층(11)의 표면에 절연막(12)을 형성하고, 상기 트렌치(10) 내에 도전체(13)를 매입한다. 도전체(13)의 상면(13a)을 트렌치(10) 내에 넣는다.
(절연막 에칭 공정)
다음으로, 트렌치(10)에 인접한 반도체층 표면(11a)의 절연막(12)을 에칭에 의해 제거하여 도 4에 나타내는 바와 같이 반도체층(11)의 표면(11c)을 노출시킨다. 이 때, 반도체층 표면(11c)을 충분히 노출시키기 위해 절연막(12)이 오버 에칭된다. 이에 따라, 트렌치(10)의 내벽면(10a1)을 덮는 절연막(12)의 상단면(12a)이 보다 깊게 에칭된다. 즉, 트렌치(10)의 내벽면(10a1)을 덮는 절연막(12)의 상단면(12a)을 반도체층 표면(11c)보다 낮춘다. 도 4에 나타내는 바와 같이 반도체층 표면(11c)보다 상단면(12a)이 아래에 위치한다. 이 경우, 반도체층 표면(11c) 상의 절연막은 충분히 제거된다. 또, 본 반도체 장치 및 그 제조 방법의 설명에 있어서의 상하는 반도체층(11)의 표면으로부터 트렌치(10)가 파내려가 있는 방향이 하, 그 반대를 상으로 하는 것이며, 본 반도체 장치의 제조 시 또는 사용 시의 상하 방향(중력 방향)을 말하는 것이 아니다.
(쇼트키 접합 형성 공정)
그 후, 도 5에 나타내는 바와 같이 반도체층 표면(11c), 절연막(12)의 상단면(12a) 및 도전체(13)의 상면(13a) 상에 금속층(15)을 형성하고, 반도체층 표면(11c)에 금속층(15)을 접촉시킨다. 그 후에, 열처리하여 도 6에 나타내는 바와 같이 금속층(15)과 반도체층(11)의 반응에 의한 실리사이드층(14)을 형성함으로써, 실리사이드층(14)과 반도체층(11)의 계면, 즉, 반도체층 표면(11a)을 쇼트키 접합으로 한다.
(상면 전극 형성 공정)
다음으로, 금속층(15)을 개구한 후, 상면 전극(16)으로서 알루미늄 등을 실리사이드층(14) 및 금속층(15) 상에 형성하여 도 1, 도 2에 나타낸 구조의 반도체 장치(A1)를 얻는다. 그 외 필요한 공정을 실시하여 반도체 장치(A1)를 완성시킨다.
본 공정에 있어서 금속층(15)에 대해서는 적어도 실리사이드층(14)의 끝면(14a)으로부터 절연막(12)의 상단면(12a)까지를 덮는 부분을 연속해서 남긴다. 즉, 쇼트키 접합의 형성 후, 금속층(15)의 실리사이드층(14)의 끝면(14a)으로부터 절연막(12)의 상단면(12a)까지를 덮는 부분(본 실시형태에서는 측면(11b)을 덮는 부분이 포함된다)을 연속해서 남기면서, 금속층(15)의 실리사이드층(14)의 상면을 덮는 부분을 제거하여 개구부를 형성한다. 그 후, 상기 개구부를 통해 실리사이드층(14)의 상면에 접하는 상면 전극(16)을 형성한다.
본 실시형태에서는 도전체(13)의 상면(13a) 상에 대해서도 금속층(15)을 남기지만, 이것을 제거해도 된다.
〔역방향 특성의 비교〕
도 7 및 도 8은 비교예의 반도체 장치(B1)를 나타낸다. 비교예의 반도체 장치(B1)는 상기 본 실시형태의 반도체 장치(A1)에 대하여 금속층(15)이 없으며, 상면 전극(16)이 실리사이드층(14), 절연막(12)의 상단면(12a) 및 도전체(13)의 상면(13a)에 접촉하고 있는 점만 상이하고, 그 외에는 공통된다. 이러한 반도체 장치(B1)는 상기 본 실시형태의 제조 방법에 대하여 상면 전극 형성 공정 전에 금속층(15)의 전부를 제거함으로써 제조할 수 있다.
본 실시형태의 반도체 장치(A1) 및 비교예의 반도체 장치(B1)에 관해 공통의 조건을 지정하여 역방향의 전압-전류 특성을 시뮬레이션한 결과, 도 9에 나타내는 바와 같이 되었다.
도 9에 나타내는 바와 같이 본 실시형태의 반도체 장치(A1)는 비교예의 반도체 장치(B1)에 대하여 역방향 전류를 낮게 억제할 수 있어 역방향 특성이 개선되었다.
상술한 금속층(15)의 프로텍트 효과에 의해 리크 전류를 낮게 억제할 수 있다고 확인할 수 있었다.
〔정리, 그 외〕
이상의 본 개시의 실시형태의 반도체 장치에 따르면, 금속층(15)의 프로텍트 효과에 의해, 역전압 인가 시에 쇼트키 접합의 가장자리부에서의 리크 전류를 낮게 억제할 수 있다.
또한, 반도체층 표면(11c) 상의 절연막이 충분히 제거되어 있어 디바이스 특성이 양호하다.
이상의 본 개시의 실시형태의 제조 방법에 따르면, 금속층(15)의 프로텍트 효과에 의해, 역전압 인가 시의 리크 전류를 낮게 억제할 수 있는 반도체 장치를 제조할 수 있다.
또한 제조되는 반도체 장치는 반도체층 표면(11c) 상의 절연막이 충분히 제거되어 있어 디바이스 특성이 양호하다.
이상 본 개시의 실시형태를 설명했지만, 이 실시형태는 예로서 나타낸 것이고, 이외의 다양한 형태로 실시가 가능하며, 발명의 요지를 일탈하지 않는 범위에서 구성 요소의 생략, 치환, 변경을 행할 수 있다.
상기 실시형태에 있어서는 실리사이드층(14) 상에서 금속층(15)을 개구하고, 실리사이드층(14)과 상면 전극(16)을 직접 접속했다. 그러나 실리사이드층(14)과 상면 전극(16)이 금속층(15)을 통해 전기적으로 접속하는 구조를 실시해도 된다. 그 경우, 금속층(15)을 개구하는 공정은 불필요하다.
또한 이상의 실시형태에 있어서는 반도체층(11)의 측면(11b)이 실리사이드층(14)과 절연막(12)의 상단면(12a) 사이에 위치했다. 그러나 반도체층(11)의 측면(11b)이 실리사이드층(14)과 절연막(12)의 상단면(12a) 사이에 위치하지 않는 경우에도 쇼트키 접합의 둘레 가장자리부(끝면(14a)으로부터 상단면(12a)까지)를 금속층(15)으로 덮음으로써, 리크 전류를 억제하는 효과가 있다.
예를 들면, 절연막(12)의 상단면(12a)이 반도체층 표면(11a)과 동일한 깊이 위치, 또는 약간 위이고, 절연막(12)이 끝면(14a)의 하부만 덮으며, 상부를 덮지 않는 경우가 있다. 이 경우에도, 절연막(12)에 의한 쇼트키 접합의 둘레 가장자리부의 피복 보호가 불충분하게 되어 리크 전류가 증대되는 요인이 된다. 이러한 경우에도, 쇼트키 접합의 둘레 가장자리부(끝면(14a)으로부터 상단면(12a)까지)를 금속층(15)으로 덮음으로써, 리크 전류를 억제하는 효과가 있다.
따라서, 본 개시는 반도체층(11)의 측면(11b)이 실리사이드층(14)과 절연막(12)의 상단면(12a) 사이에 위치하는 경우로 한정되지 않는다. 단, 반도체층(11)의 측면(11b)이 실리사이드층(14)과 절연막(12)의 상단면(12a) 사이에 위치할 경우에는 본 발명에 의해 리크 전류를 억제하는 효과가 현저하다.
상기 실시형태에 있어서는 실리사이드층(14)은 반도체층(11)과 금속층(15)의 반응에 의한 실리사이드층이며, 상기 금속층(15)을 남김으로써, 상기와 같은 프로텍트 효과가 있는 금속층을 형성했다. 그러나 금속층(15)을 제거한 후, 동종의 금속 원소에 의한 금속층을 다시 형성하여 상기 금속층(15)으로 해도 동일한 효과가 얻어지는 것은 물론이다. 단, 상기 실시형태에 따르면, 공정수가 적어 생산 효율이 양호하고, 실리사이드층(14)을 형성하기 위한 금속층을 유효 이용하므로 재료를 낭비하지 않고 경제적이다.
본 개시는 반도체 장치 및 반도체 장치의 제조 방법에 이용할 수 있다.
10 트렌치
11 반도체층
11a 반도체층 표면
12 절연막
13 도전체
14 실리사이드층
15 금속층
16 상면 전극
A1 반도체 장치
11 반도체층
11a 반도체층 표면
12 절연막
13 도전체
14 실리사이드층
15 금속층
16 상면 전극
A1 반도체 장치
Claims (6)
- 트렌치를 가진 반도체층과,
상기 트렌치의 내면을 덮는 절연막과,
상기 절연막으로 덮인 상기 트렌치 내에 매설된 도전체와,
상기 트렌치에 인접한 반도체층 표면과 쇼트키 접합을 형성하는 실리사이드층과,
상기 트렌치의 내벽면을 덮는 상기 절연막의 상단면보다 위에 위치하는 상기 실리사이드층의 끝면으로부터 상기 절연막의 상단면까지를 연속해서 덮는 금속층을 구비하고,
상기 금속층은 상기 실리사이드층을 구성하는 금속 원소와 동종의 금속 원소를 갖는 반도체 장치. - 제 1 항에 있어서,
상기 실리사이드층은 상기 반도체층과 상기 금속층의 반응에 의한 실리사이드층인 반도체 장치. - 제 1 항 또는 제 2 항에 있어서,
상기 금속층은 상기 절연막의 상단면보다 위에 위치하는 상기 반도체층의 측면을 덮는 반도체 장치. - 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 금속층의 개구부를 통해 상기 실리사이드층의 상면에 접하는 상면 전극을 구비하는 반도체 장치. - 트렌치를 가진 반도체층의 표면에 절연막을 형성하고, 상기 트렌치 내에 도전체를 매입하고, 상기 트렌치에 인접한 반도체층 표면의 절연막을 에칭에 의해 제거하여 반도체층을 노출시키고, 상기 반도체층에 쇼트키 접합을 형성하는 반도체 장치의 제조 방법으로서,
상기 에칭에 있어서는 상기 트렌치의 내벽면을 덮는 절연막의 상단면을 상기 반도체층 표면보다 낮추고,
상기 쇼트키 접합의 형성에 있어서는 상기 반도체층 표면에 금속층을 접촉시켜서 형성하고, 열처리하여 상기 금속층과 상기 반도체층의 반응에 의한 실리사이드층을 형성함으로써, 상기 실리사이드층과 상기 반도체층의 계면을 상기 쇼트키 접합으로 하고,
상기 쇼트키 접합의 형성 후, 상기 금속층의 적어도 상기 실리사이드층의 끝면으로부터 상기 절연막의 상단면까지를 덮는 부분을 연속해서 남기는 반도체 장치의 제조 방법. - 제 5 항에 있어서,
상기 쇼트키 접합의 형성 후, 상기 금속층의 상기 실리사이드층의 끝면으로부터 상기 절연막의 상단면까지를 덮는 부분을 연속해서 남기면서, 상기 금속층의 상기 실리사이드층의 상면을 덮는 부분을 제거하여 개구부를 형성하고,
그 후, 상기 개구부를 통해 상기 실리사이드층의 상면에 접하는 상면 전극을 형성하는 반도체 장치의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020077020 | 2020-04-24 | ||
| JPJP-P-2020-077020 | 2020-04-24 | ||
| PCT/JP2021/016326 WO2021215505A1 (ja) | 2020-04-24 | 2021-04-22 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220137747A true KR20220137747A (ko) | 2022-10-12 |
Family
ID=78269224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227031038A KR20220137747A (ko) | 2020-04-24 | 2021-04-22 | 반도체 장치 및 반도체 장치의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230178663A1 (ko) |
| EP (1) | EP4141963A4 (ko) |
| JP (1) | JPWO2021215505A1 (ko) |
| KR (1) | KR20220137747A (ko) |
| CN (1) | CN115280517A (ko) |
| WO (1) | WO2021215505A1 (ko) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3444081B2 (ja) | 1996-02-28 | 2003-09-08 | 株式会社日立製作所 | ダイオード及び電力変換装置 |
| US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
| JP2008034572A (ja) * | 2006-07-28 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US7863685B2 (en) * | 2008-05-28 | 2011-01-04 | Force-Mos Technology Corp. | Trench MOSFET with embedded junction barrier Schottky diode |
| US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| US9246019B2 (en) * | 2010-12-17 | 2016-01-26 | Diodes Incorporated | High efficiency rectifier |
| TWI521693B (zh) * | 2012-11-27 | 2016-02-11 | 財團法人工業技術研究院 | 蕭基能障二極體及其製造方法 |
| TW201442253A (zh) * | 2013-04-19 | 2014-11-01 | Economic Semiconductor Corp | 半導體裝置及其終端區結構 |
| CN103632959B (zh) * | 2013-11-15 | 2017-01-11 | 中航（重庆）微电子有限公司 | 沟槽型肖特基器件结构及其制造方法 |
| WO2015084155A1 (en) * | 2013-12-04 | 2015-06-11 | Mimos Berhad | A method for producing a reduced reverse leakage current trenched schottky diode |
| CN109473470B (zh) * | 2018-12-19 | 2024-06-18 | 吉林华微电子股份有限公司 | 沟槽肖特基器件 |
-
2021
- 2021-04-22 US US17/920,221 patent/US20230178663A1/en active Pending
- 2021-04-22 CN CN202180020186.5A patent/CN115280517A/zh active Pending
- 2021-04-22 EP EP21793142.7A patent/EP4141963A4/en active Pending
- 2021-04-22 JP JP2022517095A patent/JPWO2021215505A1/ja active Pending
- 2021-04-22 WO PCT/JP2021/016326 patent/WO2021215505A1/ja unknown
- 2021-04-22 KR KR1020227031038A patent/KR20220137747A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021215505A1 (ja) | 2021-10-28 |
| EP4141963A4 (en) | 2024-05-22 |
| CN115280517A (zh) | 2022-11-01 |
| EP4141963A1 (en) | 2023-03-01 |
| JPWO2021215505A1 (ko) | 2021-10-28 |
| US20230178663A1 (en) | 2023-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| KR100970282B1 (ko) | 트렌치 ｍｏｓｆｅｔ 및 그 제조방법 | |
| US8623727B2 (en) | Method for fabricating semiconductor device with buried gate | |
| CN103681354A (zh) | 用于产生可控半导体元件的方法 | |
| JP7069605B2 (ja) | 半導体装置の製造方法 | |
| JP3022689B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP6966646B2 (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| CN102201409A (zh) | 具有钨间隔层的功率mosfet器件及其制造方法 | |
| KR20220137747A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2009224660A (ja) | 半導体装置の製造方法 | |
| KR20140137222A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20040074033A (ko) | 반도체 디바이스의 제조 방법 | |
| JP5220988B2 (ja) | 半導体装置 | |
| CN102779850B (zh) | 沟渠式金属氧化物半导体结构及其形成方法 | |
| TWI708342B (zh) | 半導體結構及其製造方法以及半導體元件的終端區結構 | |
| TWI611506B (zh) | 半導體結構及其製造方法 | |
| JP2006196545A (ja) | 半導体装置の製造方法 | |
| KR20220137748A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| WO2021200238A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4036099B2 (ja) | 半導体装置の製造方法 | |
| JP7055087B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009238866A (ja) | 半導体装置の製造方法 | |
| JP4381435B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20000020911A (ko) | 스페이서로 보호되는 박막의 질화막 라이너를 갖는 트렌치 소자분리방법 및 구조 | |
| KR100730476B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |