KR20220122999A - 키트 및 반도체 칩의 제조 방법 - Google Patents

키트 및 반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR20220122999A
KR20220122999A KR1020227021696A KR20227021696A KR20220122999A KR 20220122999 A KR20220122999 A KR 20220122999A KR 1020227021696 A KR1020227021696 A KR 1020227021696A KR 20227021696 A KR20227021696 A KR 20227021696A KR 20220122999 A KR20220122999 A KR 20220122999A
Authority
KR
South Korea
Prior art keywords
resin film
semiconductor chip
curable resin
wafer
cured resin
Prior art date
Application number
KR1020227021696A
Other languages
English (en)
Inventor
도모노리 시노다
다쿠 네모토
사쿠라코 다무라
도모타카 모리시타
게이스케 시노미야
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20220122999A publication Critical patent/KR20220122999A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B32B27/26—Layered products comprising a layer of synthetic resin characterised by the use of special additives using curing agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/003—Cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/022—Mechanical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • B32B2037/268—Release layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B2038/0052—Other operations not otherwise provided for
    • B32B2038/0076—Curing, vulcanising, cross-linking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Fluid Mechanics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

반도체 칩의 강도를 향상시킬 수 있음과 함께, 보호막의 박리를 억제할 수 있는 경화성 수지 필름을 포함하는 키트를 제공하는 것을 과제로 하였다. 당해 과제를 해결하는 키트로서, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위한 제 1 경화성 수지 필름 (x1) 과, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위한 제 2 경화성 수지 필름 (x2) 을 포함하는 키트를 제공한다.

Description

키트 및 반도체 칩의 제조 방법
본 발명은, 키트 및 반도체 칩의 제조 방법에 관한 것이다. 더욱 상세하게 서술하면, 본 발명은, 반도체 칩에 경화 수지막을 형성하기 위한 경화성 수지 필름을 포함하는 키트, 및 당해 키트를 이용한 반도체 칩의 제조 방법에 관한 것이다.
최근, 이른바 페이스 다운 방식으로 불리는 실장법을 사용한 반도체 장치의 제조가 실시되고 있다. 페이스 다운 방식에 있어서는, 회로면에 범프를 구비하는 반도체 칩과, 당해 반도체 칩 탑재용의 기판을, 당해 반도체 칩의 회로면과 당해 기판이 대향하도록 적층함으로써, 당해 반도체 칩을 당해 기판 상에 탑재한다.
또한, 당해 반도체 칩은, 통상적으로 회로면에 범프를 구비하는 반도체 웨이퍼를 개편화하여 얻어진다.
범프를 구비하는 반도체 웨이퍼에는, 범프와 반도체 웨이퍼의 접합 부분 (이하,「범프 넥」이라고도 한다) 을 보호할 목적으로, 보호막이 형성되는 경우가 있다.
예를 들어, 특허문헌 1 및 특허문헌 2 에서는, 지지 기재와, 점착제층과, 열 경화성 수지층이 이 순서로 적층된 적층체를, 열 경화성 수지층을 첩합면으로 해서, 범프를 구비하는 반도체 웨이퍼의 범프 형성면에 가압하여 첩부한 후, 당해 열 경화성 수지층을 가열하여 경화시킴으로써 보호막을 형성하고 있다.
일본 공개특허공보 2015-092594호 일본 공개특허공보 2012-169484호
최근, 전자 기기 등의 IC 장착 제품의 소형화 및 박형화가 진행됨에 따라, 반도체 칩의 박형화도 더욱 요구되고 있다. 그러나, 반도체 칩이 얇아지면, 반도체 칩의 강도가 저하되어 버린다. 그 때문에, 예를 들어, 반도체 칩을 반송하거나, 반도체 칩을 패키지화하는 후공정을 실시하거나 할 때에, 반도체 칩이 파손되기 쉬워진다는 문제가 있다.
그래서, 반도체 웨이퍼의 범프 형성면에 보호막을 형성하여, 범프 넥을 보호함과 함께, 반도체 칩의 강도의 향상을 도모하는 것을 생각할 수 있다. 그러나, 반도체 웨이퍼의 범프 형성면에 보호막을 형성하는 것만으로는, 반도체 칩의 강도의 향상은 불충분하다. 또, 당해 보호막은, 막 박리를 일으키는 경우가 있다.
그래서, 본 발명자들은, 범프 넥을 보호할 목적으로 형성되는 보호막을, 반도체 칩의 범프 형성면 뿐만 아니라 측면, 나아가서는 범프 형성면과는 반대측의 면 (이면) 에도 형성하여, 반도체 칩 전면 (全面) 을 보호막으로 덮음으로써, 반도체 칩의 강도를 향상시킬 수 있음과 함께, 보호막의 박리를 억제할 수 있어, 매우 합리적인 구성을 구축할 수 있는 것을 착상하였다.
본 발명은, 이러한 착상에 기초하여 이루어진 것으로서, 반도체 칩의 강도를 향상시킬 수 있음과 함께, 보호막의 박리를 억제할 수 있는 경화성 수지 필름을 포함하는 키트, 및 당해 키트를 이용한 반도체 칩의 제조 방법을 제공하는 것을 과제로 한다.
본 발명자들은, 예의 검토를 거듭한 결과, 상기 과제를 해결할 수 있는 발명의 구성을 알아냈다.
즉, 본 발명은, 하기 [1] ∼ [15] 에 관한 것이다.
[1] 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위한 제 1 경화성 수지 필름 (x1) 과, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위한 제 2 경화성 수지 필름 (x2) 을 포함하는 키트.
[2] 상기 제 1 경화성 수지 필름 (x1) 이, 하기 요건 (I) 을 만족하는, 상기 [1] 에 기재된 키트.
＜요건 (I)＞
온도 90 ℃, 주파수 1 Hz 의 조건에서, 직경 25 ㎜, 두께 1 ㎜ 의 상기 수지 필름의 시험편에 변형을 발생시켜, 상기 시험편의 저장 탄성률을 측정하고, 상기 시험편의 변형이 1 ％ 일 때의 상기 시험편의 저장 탄성률을 Gc1 로 하고, 상기 시험편의 변형이 300 ％ 일 때의 상기 시험편의 저장 탄성률을 Gc300 으로 하였을 때, 하기 식 (i) 에 의해 산출되는 X 값이, 19 이상 10,000 미만이다.
X ＝ Gc1/Gc300 ‥‥ (i)
[3] 상기 제 1 경화성 수지 필름 (x1) 의 층 (X1) 이, 제 1 지지 시트 (Y1) 에 적층된 제 1 복합 시트 (α1) 로서 포함되는, 상기 [1] 또는 [2] 에 기재된 키트.
[4] 상기 제 2 경화성 수지 필름 (x2) 의 층 (X2) 이, 제 2 지지 시트 (Y2) 에 적층된 제 2 복합 시트 (α2) 로서 포함되는, 상기 [1] ∼ [3] 중 어느 하나에 기재된 키트.
[5] 상기 [1] ∼ [4] 중 어느 하나에 기재된 키트의 사용 방법으로서,
상기 키트의 제 1 경화성 수지 필름 (x1) 을, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위해 사용하고, 또한
상기 키트의 제 2 경화성 수지 필름 (x2) 을, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위해 사용하는, 사용 방법.
[6] 상기 [1] ∼ [4] 중 어느 하나에 기재된 키트를 사용하는 반도체 칩의 제조 방법으로서,
하기 공정 (S) 및 하기 공정 (T) 를 포함하는, 제조 방법.
· 공정 (S) : 상기 키트의 제 1 경화성 수지 필름 (x1) 을 사용하여, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하는 공정
· 공정 (T) : 상기 키트의 제 2 경화성 수지 필름 (x2) 을 사용하여, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하는 공정
[7] 상기 [6] 에 기재된 반도체 칩의 제조 방법으로서,
상기 공정 (S) 는, 하기 공정 (S1) ∼ (S4) 를 이 순서로 포함하고,
· 공정 (S1) : 범프를 구비하는 범프 형성면을 갖는 반도체 웨이퍼의 상기 범프 형성면에, 분할 예정 라인으로서의 홈부가 이면에 도달하지 않고 형성되어 있는 반도체 칩 제조용 웨이퍼를 준비하는 공정
· 공정 (S2) : 상기 반도체 칩 제조용 웨이퍼의 상기 범프 형성면에, 상기 키트의 제 1 경화성 수지 (x1) 를 가압하여 첩부하고, 상기 반도체 칩 제조용 웨이퍼의 상기 범프 형성면을 제 1 경화성 수지 (x1) 로 피복함과 함께, 상기 반도체 칩 제조용 웨이퍼에 형성되어 있는 상기 홈부에 상기 제 1 경화성 수지 (x1) 를 매립하는 공정
· 공정 (S3) : 상기 제 1 경화성 수지 (x1) 를 경화시켜, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼를 얻는 공정
· 공정 (S4) : 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼를 상기 분할 예정 라인을 따라 개편화하는 공정
추가로, 상기 공정 (S) 는, 상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전, 상기 공정 (S3) 의 후이고 또한 상기 공정 (S4) 의 전, 또는 상기 공정 (S4) 에 있어서, 하기 공정 (S-BG) 를 포함하는, 반도체 칩의 제조 방법.
· 공정 (S-BG) : 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭하는 공정
[8] 상기 공정 (S2) 는, 상기 반도체 칩 제조용 웨이퍼의 상기 범프 형성면에, 제 1 지지 시트 (Y1) 와 상기 제 1 경화성 수지 (x1) 의 층 (X1) 이 적층된 적층 구조를 갖는 제 1 복합 시트 (α1) 를, 상기 층 (X1) 을 첩부면으로 해서 가압하여 첩부함으로써 실시되는, 상기 [7] 에 기재된 반도체 칩의 제조 방법.
[9] 상기 공정 (S-BG) 를, 상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전에 포함하고,
상기 공정 (S-BG) 는, 상기 제 1 복합 시트 (α1) 를 첩부한 상태에서 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭한 후, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리함으로써 실시되고,
상기 공정 (S4) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단함으로써 실시되는, 상기 [8] 에 기재된 반도체 칩의 제조 방법.
[10] 상기 공정 (S-BG) 를, 상기 공정 (S3) 의 후이고 또한 상기 공정 (S4) 의 전에 포함하고,
상기 공정 (S3) 을, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리하지 않고 실시하고,
상기 공정 (S-BG) 는, 상기 제 1 복합 시트 (α1) 를 첩부한 상태에서 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭한 후, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리함으로써 실시되고,
상기 공정 (S4) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단함으로써 실시되는, 상기 [8] 에 기재된 반도체 칩의 제조 방법.
[11] 상기 공정 (S-BG) 를, 상기 공정 (S3) 의 후이고 또한 상기 공정 (S4) 의 전에 포함하고,
상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전에, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리하고,
상기 공정 (S-BG) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 의 표면에 백 그라인드 시트 (b-BG) 를 첩부하고, 상기 백 그라인드 시트 (b-BG) 를 첩부한 상태에서 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭한 후, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼로부터 상기 백 그라인드 시트 (b-BG) 를 박리함으로써 실시되고,
상기 공정 (S4) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단함으로써 실시되는, 상기 [8] 에 기재된 반도체 칩의 제조 방법.
[12] 상기 공정 (S-BG) 를, 상기 공정 (S4) 에 있어서 포함하고,
상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전에, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리하고,
상기 공정 (S4) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분에, 상기 분할 예정 라인을 따라 절입을 넣거나, 또는 상기 분할 예정 라인을 따라 개질 영역을 형성한 후, 상기 공정 (S-BG) 로서, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 의 표면에 백 그라인드 시트 (b-BG) 를 첩부하고, 상기 백 그라인드 시트 (b-BG) 를 첩부한 상태에서 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭함으로써 실시되는, 상기 [8] 에 기재된 반도체 칩의 제조 방법.
[13] 상기 [9] ∼ [11] 중 어느 하나에 기재된 반도체 칩의 제조 방법에 있어서,
상기 공정 (T) 는, 하기 공정 (T1-1) 및 하기 공정 (T1-2) 를 이 순서로 포함하고,
· 공정 (T1-1) : 상기 공정 (S-BG) 의 후이고 또한 상기 공정 (S4) 의 전에 있어서, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 상기 키트의 상기 제 2 경화성 수지 (x2) 를 첩부하는 공정
· 공정 (T1-2) : 상기 공정 (S4) 의 전 또는 후에 있어서, 상기 제 2 경화성 수지 (x2) 를 경화시켜, 상기 제 2 경화 수지막 (r2) 을 형성하는 공정
상기 공정 (S4) 에 있어서, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단할 때, 상기 제 2 경화성 수지 (x2) 또는 상기 제 2 경화 수지막 (r2) 도 일괄하여 절단하는, 반도체 칩의 제조 방법.
[14] 상기 [12] 에 기재된 반도체 칩의 제조 방법에 있어서,
상기 공정 (T) 는, 하기 공정 (T2-1) 및 하기 공정 (T2-2) 를 이 순서로 포함하고,
· 공정 (T2-1) : 상기 공정 (S-BG) 의 후이고 또한 상기 공정 (S4) 의 후에 있어서, 상기 백 그라인드 시트 (b-BG) 를 첩부한 상태인 채로, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 상기 키트의 상기 제 2 경화성 수지 (x2) 를 첩부하는 공정
· 공정 (T2-2) : 상기 제 2 경화성 수지 (x2) 를 경화시켜, 상기 제 2 경화 수지막 (r2) 을 형성하는 공정
추가로, 상기 공정 (T) 는, 상기 공정 (T2-2) 의 전 또는 후에 있어서, 하기 공정 (T2-3) 을 포함하는, 제조 방법.
· 공정 (T2-3) : 커프를 따라 상기 제 2 경화성 수지층 (x2) 또는 상기 제 2 경화 수지막 (r2) 을 분할하는 공정
[15] 상기 공정 (T) 는, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 제 2 지지 시트 (Y2) 와 상기 제 2 경화성 수지 (x2) 의 층 (X2) 이 적층된 적층 구조를 갖는 제 2 복합 시트 (α2) 를, 상기 층 (X2) 을 첩부면으로 해서 가압하여 첩부함으로써 실시되는, 상기 [6] ∼ [14] 중 어느 하나에 기재된 반도체 칩의 제조 방법.
본 발명에 의하면, 반도체 칩의 강도를 향상시킬 수 있음과 함께, 보호막의 박리를 억제할 수 있는 경화성 수지 필름을 포함하는 키트, 및 당해 키트를 이용한 반도체 칩의 제조 방법을 제공하는 것이 가능해진다.
도 1 은, 본 발명의 키트의 일 양태를 나타내는 단면 모식도이다.
도 2 는, 수지 필름의 평면 형상이 원형인 경우의 수지 필름의 비어져나옴량을 모식적으로 설명하기 위한 평면도이다.
도 3 은, 본 발명의 제조 방법에 사용하는 제 1 복합 시트 (α1) 의 구성을 나타내는 개략 단면도이다.
도 4 는, 제 1 복합 시트 (α1) 의 구체적 구성의 일례를 나타내는 개략 단면도이다.
도 5 는, 제 1 복합 시트 (α1) 의 구체적 구성의 다른 예를 나타내는 개략 단면도이다.
도 6 은, 제 1 복합 시트 (α1) 의 구체적 구성의 또 다른 예를 나타내는 개략 단면도이다.
도 7 은, 본 발명의 일 양태의 반도체 칩의 제조 방법의 공정 개략도이다.
도 8 은, 공정 (S1) 에서 준비하는 반도체 칩 제조용 웨이퍼의 일례를 나타내는 상면도이다.
도 9 는, 공정 (S1) 에서 준비하는 반도체 칩 제조용 웨이퍼의 일례를 나타내는 개략 단면도이다.
도 10 은, 공정 (S2) 의 개략을 나타내는 도면이다.
도 11 은, 제 1 실시형태에 관련된 제조 방법의 개략을 나타내는 도면이다.
도 12 는, 제 2 실시형태에 관련된 제조 방법의 개략을 나타내는 도면이다.
도 13 은, 제 3 실시형태에 관련된 제조 방법의 개략을 나타내는 도면이다.
도 14 는, 제 4 실시형태에 관련된 제조 방법의 개략을 나타내는 도면이다.
도 15 는, 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴량의 측정시에 제조한, 제 1 열 경화성 수지 필름 (x1-1) 을 포함하는 적층물을, 모식적으로 나타내는 평면도이다.
도 16 은, 제 1 경화성 수지 필름 (x1-1a) 및 제 2 경화성 수지 필름 (x1-1b) 의 홈부의 매립성을 나타내는 단면 관찰 결과를 나타내는 도면 대용 사진이다.
본 명세서에 있어서,「유효 성분」이란, 대상이 되는 조성물에 포함되는 성분 중, 물이나 유기 용매 등의 희석 용매를 제외한 성분을 가리킨다.
또, 본 명세서에 있어서, 중량 평균 분자량 및 수평균 분자량은, 겔·퍼미에이션·크로마토그래피 (GPC) 법에 의해 측정되는 폴리스티렌 환산값이다.
또, 본 명세서에 있어서, 바람직한 수치 범위 (예를 들어, 함유량 등의 범위) 에 대해, 단계적으로 기재된 하한값 및 상한값은, 각각 독립적으로 조합할 수 있다. 예를 들어,「바람직하게는 10 ∼ 90, 보다 바람직하게는 30 ∼ 60」이라는 기재로부터,「바람직한 하한값 (10)」과「보다 바람직한 상한값 (60)」을 조합하여,「10 ∼ 60」으로 할 수도 있다.
[키트]
본 발명의 키트는, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위한 제 1 경화성 수지 필름 (x1) 과, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위한 제 2 경화성 수지 필름 (x2) 을 포함하는 키트이다.
도 1 에 본 발명의 일 양태의 키트의 단면 모식도를 나타낸다.
본 발명의 키트 (1) 는, 제 1 경화성 수지 필름 (x1) 과, 제 2 경화성 수지 필름 (x2) 을 포함한다.
또한, 이하의 설명에서 사용하는 도면은, 본 발명의 특징을 알기 쉽게 하기 위해, 편의상, 주요부가 되는 부분을 확대하여 나타내고 있는 경우가 있으며, 각 구성 요소의 치수 비율 등이 실제와 동일하다고는 할 수 없다.
도 1 에 나타내는 제 1 경화성 수지 필름 (x1) 은, 그 일방의 면 (x1a) (본 명세서에 있어서는,「제 1 면 (x1a)」이라고 칭하는 경우가 있다) 상에 제 1 박리 필름 (151) 을 구비하고, 상기 제 1 면 (x1a) 과는 반대측의 타방의 면 (x1b) (본 명세서에 있어서는,「제 2 면 (x1b)」이라고 칭하는 경우가 있다) 상에 제 2 박리 필름 (152) 을 구비하고 있다.
이러한 구성을 구비하는 제 1 경화성 수지 필름 (x1) 은, 예를 들어, 롤상으로 하여 보존하기에 적합하다.
또, 도 1 에 나타내는 제 2 경화성 수지 필름 (x2) 은, 그 일방의 면 (x2a) (본 명세서에 있어서는,「제 1 면 (x2a)」이라고 칭하는 경우가 있다) 상에 제 1 박리 필름 (251) 을 구비하고, 상기 제 1 면 (x2a) 과는 반대측의 타방의 면 (x2b) (본 명세서에 있어서는,「제 2 면 (x2b)」이라고 칭하는 경우가 있다) 상에 제 2 박리 필름 (252) 을 구비하고 있다.
이러한 구성을 구비하는 제 2 경화성 수지 필름 (x2) 도 또한, 예를 들어, 롤상으로 하여 보존하기에 적합하다.
제 1 박리 필름 (151, 251) 및 제 2 박리 필름 (152, 252) 은, 모두 공지된 것이어도 된다.
제 1 박리 필름 (151) 및 제 2 박리 필름 (152) 은, 서로 동일해도 되고, 상이해도 된다. 제 1 박리 필름 (151) 및 제 2 박리 필름 (152) 이 상이한 경우의 예로는, 제 1 경화성 수지 필름 (x1) 으로부터 박리시킬 때에 필요한 박리력이 상이한 경우 등을 들 수 있다.
제 1 박리 필름 (251) 및 제 2 박리 필름 (252) 에 대해서도, 동일하게, 서로 동일해도 되고, 상이해도 된다.
도 1 에 나타내는 제 1 경화성 수지 필름 (x1) 은, 제 1 박리 필름 (151) 및 제 2 박리 필름 (152) 중 어느 일방이 제거되고, 발생한 노출면이, 첩부 대상물에 대한 첩부면이 된다. 그리고, 제 1 박리 필름 (151) 및 제 2 박리 필름 (152) 중 나머지 타방이 제거되고, 발생한 노출면이, 후술하는 제 1 복합 시트 (α1) 를 구성하기 위한 제 1 지지 시트 (Y1) 의 첩부면이 된다.
또한, 도 1 에 있어서는, 박리 필름이 제 1 경화성 수지 필름 (x1) 의 양면 (제 1 면 (x1a), 제 2 면 (x1b)) 에 형성되어 있는 예를 나타내고 있지만, 박리 필름은, 제 1 경화성 수지 필름 (x1) 의 어느 일방의 면만, 즉, 제 1 면 (x1a) 만, 또는 제 2 면 (x1b) 만에 형성되어 있어도 된다.
도 1 에 나타내는 제 2 경화성 수지 필름 (x2) 에 대해서도, 동일하게, 제 1 박리 필름 (251) 및 제 2 박리 필름 (252) 중 어느 일방이 제거되고, 발생한 노출면이, 첩부 대상물에 대한 첩부면이 된다. 그리고, 제 1 박리 필름 (251) 및 제 2 박리 필름 (252) 중 나머지 타방이 제거되고, 발생한 노출면이, 후술하는 제 2 복합 시트 (α2) 를 구성하기 위한 제 2 지지 시트 (Y2) 의 첩부면이 된다.
또한, 도 1 에 있어서는, 박리 필름이 제 2 경화성 수지 필름 (x2) 의 양면 (제 1 면 (x2a), 제 2 면 (x2b)) 에 형성되어 있는 예를 나타내고 있지만, 박리 필름은, 제 2 경화성 수지 필름 (x2) 의 어느 일방의 면만, 즉, 제 1 면 (x2a) 만, 또는 제 2 면 (x2b) 만에 형성되어 있어도 된다.
이하, 본 발명의 키트를 구성하는 제 1 경화성 수지 필름 (x1) 및 제 2 경화성 수지 필름 (x2) 에 대해, 상세하게 설명한다.
＜제 1 경화성 수지 필름 (x1)＞
본 발명의 키트는, 제 1 경화성 수지 필름 (x1) 을 포함한다.
제 1 경화성 수지 필름 (x1) 은, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위해 사용된다.
여기서, 본 발명의 일 양태의 키트에 있어서, 제 1 경화성 수지 필름 (x1) 은, 하기 요건 (I) 을 만족하는 것이 바람직하다.
＜요건 (I)＞
온도 90 ℃, 주파수 1 Hz 의 조건에서, 직경 25 ㎜, 두께 1 ㎜ 의 상기 경화성 수지 필름의 시험편에 변형을 발생시켜, 상기 시험편의 저장 탄성률을 측정하고, 상기 시험편의 변형이 1 ％ 일 때의 상기 시험편의 저장 탄성률을 Gc1 로 하고, 상기 시험편의 변형이 300 ％ 일 때의 상기 시험편의 저장 탄성률을 Gc300 으로 하였을 때에, 하기 식 (i) 에 의해 산출되는 X 값이, 19 이상 10,000 미만이다.
X ＝ Gc1/Gc300 ‥‥ (i)
저장 탄성률의 측정을 실시하는 상기 시험편은, 필름상이고, 그 평면 형상은 원형이다.
상기 시험편은, 두께 1 ㎜ 의 단층의 제 1 경화성 수지 필름 (x1) 이어도 되는데, 제조가 용이한 점에서는, 두께 1 ㎜ 미만의 단층의 제 1 경화성 수지 필름 (x1) 이 복수 장 적층되어 구성된 적층 필름인 것이 바람직하다.
상기 적층 필름을 구성하는 복수 장의 단층의 제 1 경화성 수지 필름 (x1) 의 두께는, 전부 동일해도 되고, 전부 상이해도 되고, 일부만 동일해도 되는데, 제조가 용이한 점에서는, 전부 동일한 것이 바람직하다.
또한, 본 명세서에 있어서는, 상기 Gc1 및 Gc300 에 한정되지 않고,「시험편의 저장 탄성률」이란,「온도 90 ℃, 주파수 1 Hz 의 조건에서, 직경 25 ㎜, 두께 1 ㎜ 의 수지 필름의 시험편에 변형을 발생시켰을 때의, 이 변형에 대응한 시험편의 저장 탄성률」을 의미한다.
제 1 경화성 수지 필름 (x1) 은, 예를 들어, 제 1 지지 시트 (Y1) 와 제 1 경화성 수지 필름 (x1) 이 적층된 적층 구조를 갖는 복합 시트 (제 1 복합 시트 (α1)) 를 구성할 수 있다.
제 1 경화성 수지 필름 (x1) 은, 열 경화성 및 에너지선 경화성 중 어느 것이어도 되고, 열 경화성 및 에너지선 경화성의 양방의 특성을 갖고 있어도 된다.
본 명세서에 있어서,「에너지선」이란, 전자파 또는 하전 입자선 중에서 에너지 양자를 갖는 것을 의미한다. 에너지선의 예로는, 자외선, 방사선, 전자선 등을 들 수 있다. 자외선은, 예를 들어, 자외선원으로서 고압 수은 램프, 퓨전 램프, 크세논 램프, 블랙 라이트 또는 LED 램프 등을 사용함으로써 조사할 수 있다. 전자선은, 전자선 가속기 등에 의해 발생시킨 것을 조사할 수 있다.
또, 본 명세서에 있어서,「에너지선 경화성」이란, 에너지선을 조사함으로써 경화되는 성질을 의미하고,「비에너지선 경화성」이란, 에너지선을 조사해도 경화되지 않는 성질을 의미한다.
제 1 경화성 수지 필름 (x1) 은, 수지 성분을 함유한다.
또, 제 1 경화성 수지 필름 (x1) 은, 수지 성분과 함께, 수지 성분 이외의 성분을 함유하고 있어도 되고, 함유하고 있지 않아도 된다.
제 1 경화성 수지 필름 (x1) 의 바람직한 양태로서 상기 서술한 바와 같이, 제 1 경화성 수지 필름 (x1) 이 요건 (I) 을 만족하기 쉽게 하는 관점에서는, 제 1 경화성 수지 필름 (x1) 은, 예를 들어, 수지 성분과, 충전재와, 이것들 (수지 성분과 충전재) 의 어느 것에도 해당하지 않고, 또한 제 1 경화성 수지 필름 (x1) 의 저장 탄성률의 조절 효과를 갖는 각종 첨가제를 함유하는 것이 바람직하다.
제 1 경화성 수지 필름 (x1) 의 저장 탄성률의 조절 효과를 갖는 상기 첨가제로는, 예를 들어, 레올로지 컨트롤제 (틱소트로픽제), 계면 활성제, 실리콘 오일 등을 들 수 있다.
제 1 경화성 수지 필름 (x1) 은, 연질로서, 범프를 구비하는 범프 형성면 및 분할 예정 라인으로서의 홈부를 갖는 반도체 칩 제조용 웨이퍼와 같이, 요철면을 갖는 첩부 대상물에 대한 첩부용으로서 바람직하다.
또한, 이후의 설명에서는, 범프를 구비하는 범프 형성면 및 분할 예정 라인으로서의 홈부를 갖는 반도체 칩 제조용 웨이퍼를, 간단히「반도체 칩 제조용 웨이퍼」라고도 한다.
여기서, 상기 요건 (I) 에 있어서 규정되는 X 값이, 19 이상 10,000 미만인 제 1 경화성 수지 필름 (x1) 을 사용하면, 이하의 효과가 보다 발휘되기 쉬워진다.
즉, 제 1 경화성 수지 필름 (x1) 은, 반도체 칩 제조용 웨이퍼의 범프 형성면에 대하여 가압하여 첩부함으로써, 제 1 경화성 수지 필름 (x1) 이 양호한 매립성으로 홈부에 충전되기 쉬워진다.
또, 제 1 경화성 수지 필름 (x1) 은, 반도체 칩 제조용 웨이퍼의 범프 형성면에 대하여 가압하여 첩부함으로써, 범프가 제 1 경화성 수지 필름 (x1) 을 관통하여, 범프의 두정부가 제 1 경화성 수지 필름 (x1) 으로부터 돌출된다. 그리고, 연화된 제 1 경화성 수지 필름 (x1) 은, 범프를 덮듯이 하여 범프 사이에 퍼지고, 범프 형성면과 밀착됨과 함께, 범프의 표면, 특히 범프 형성면의 근방 부위의 표면을 덮어, 범프의 기부를 매립한다. 이 상태에서, 범프의 두정부를 비롯한 상부에 있어서는, 제 1 경화성 수지 필름 (x1) 의 잔존이 억제되기 쉬워진다. 따라서, 제 1 경화성 수지 필름 (x1) 의 경화물인 제 1 경화 수지막 (r1) 도, 범프의 상부에 있어서는, 그 부착이 당연히 억제되기 쉬워진다. 또한, 제 1 경화성 수지 필름 (x1) 은, 첩부 대상물에 첩부한 후에 있어서도, 당초 (첩부 전) 의 제 1 경화성 수지 필름 (x1) 의 면적이 유지되기 쉽고, 당초 (첩부 전) 의 제 1 경화성 수지 필름 (x1) 의 면적보다 첩부 후의 면적이 넓어지는 현상 (이하,「비어져나옴」이라고도 한다) 이 억제되기 쉬워진다. 따라서, 반도체 칩 제조용 웨이퍼의 범프 형성면에 대하여 제 1 경화성 수지 필름 (x1) 을 첩부할 때, 홈부나 범프의 기부에 대한 매립 불량 등도 억제되기 쉬워진다.
또한, 제 1 경화성 수지 필름 (x1) 을 사용한 경우에는, 제 1 경화성 수지 필름 (x1) 및 그 경화물인 제 1 경화 수지막 (r1) 이 범프 형성면에 형성된 상태에서, 범프의 상부 이외의 영역, 또는, 범프 형성면의 범프 근방의 영역이, 의도치 않게 노출되어 버리는 것 (이하,「크레이터링」이라고도 한다) 이 억제되기 쉬워진다.
또한, 범프의 상부에 있어서의 제 1 경화성 수지 필름 (x1) 또는 제 1 경화 수지막 (r1) 의 잔존의 유무는, 예를 들어, 범프의 상부에 대해, 광학 현미경 또는 SEM (주사형 전자 현미경) 에 의한 관찰이나 촬상 데이터의 취득을 실시함으로써, 확인할 수 있다.
또, 제 1 경화성 수지 필름 (x1) 의 비어져나옴의 유무와, 제 1 경화성 수지 필름 (x1) 또는 제 1 경화 수지막 (r1) 의 크레이터링의 유무는, 예를 들어, 범프 형성면에 대해, 광학 현미경 또는 SEM (주사형 전자 현미경) 에 의한 관찰이나 촬상 데이터의 취득을 실시함으로써, 확인할 수 있다.
또한, 제 1 경화성 수지 필름 (x1) 등의 수지 필름을 첩부 대상물에 첩부하였을 때에, 비어져나옴이 발생한 경우에는, 이하의 방법에 의해 비어져나옴량을 산출할 수 있다.
즉, 비어져나옴이 발생하고 있는 상태의 수지 필름을, 그 상방에서 내려다보며 평면에서 봤을 때에, 이 때의 상기 수지 필름의 외주 상의 상이한 2 점 간을 연결하는 선분의 길이의 최대값을 구한다. 또한, 이 최대값을 나타내는 상기 선분과 중첩되는 위치에서의 당초 (즉, 비어져나옴이 발생하기 전) 의 상기 수지 필름의 폭의 값을 구한다. 그리고, 상기 선분의 길이의 최대값으로부터, 상기 수지 필름의 폭의 값을 뺌으로써, 상기 수지 필름의 비어져나옴량을 산출할 수 있다.
도 2 는, 수지 필름의 평면 형상이 원형인 경우의 상기 수지 필름의 비어져나옴량을 모식적으로 설명하기 위한 평면도이다.
도 2 에 나타내는 수지 필름 (101) 은, 첩부 대상물 (102) 에 첩부된 상태에서, 당초의 크기로부터 비어져나온 상태로 되어 있다. 부호 101' 로 나타내고 있는 것은, 당초의 크기의 수지 필름이며, 비어져나옴량을 이해하기 쉽게 하기 위해, 편의적으로 나타내고 있다. 당초의 수지 필름 (101') 의 평면 형상은, 여기서는 원형이지만, 비어져나온 상태로 되어 있는 수지 필름 (101) 의 평면 형상은, 비원형이다. 단, 이것은 일례로서, 비어져나온 상태로 되어 있는 수지 필름 (101) 의 평면 형상은, 여기에 나타내는 것에 한정되지 않는다.
수지 필름 (101) 의 비어져나옴량을 구하기 위해서는, 수지 필름 (101) 의 외주 (1010) 상 중 일점 (1010a) 과, 이것과는 상이한 다른 일점 (1010b) 사이를 연결하는 선분의 길이 (D1) 의 최대값을 구하고, 또한, 이 최대값을 나타내는 상기 선분과 중첩되는 위치에서의 당초 (즉, 비어져나오기 전) 의 수지 필름 (101') 의 폭의 값 (D0) 을 구하면 된다. D1 과 D0 의 차 (D1 － D0) 가, 상기 비어져나옴량이 된다.
수지 필름 (101) 에 있어서의 최대값을 나타내는 상기 선분은, 평면에서 봤을 때에, 당초의 수지 필름 (101') 에 있어서의 원의 중심을 통과하는 경우가 있고, 그 경우, 이 최대값을 나타내는 상기 선분과 중첩되는 위치에서의 당초의 수지 필름 (101') 의 폭의 값은, 수지 필름 (101') 의 직경이 된다.
또한, 여기서는, 도면을 참조하여, 수지 필름의 평면 형상이 원형인 경우의 수지 필름의 비어져나옴량에 대해 설명하였지만, 평면 형상이 원형 이외인 경우에도, 동일한 방법으로 수지 필름의 비어져나옴량을 산출할 수 있다.
제 1 경화성 수지 필름 (x1) 을, 반도체 칩 제조용 웨이퍼의 범프 형성면에 첩부할 때에는, 범프 상부가 제 1 경화성 수지 필름 (x1) 을 관통하여 돌출됨과 함께, 제 1 경화성 수지 필름 (x1) 이 홈부에 침입하기 시작하는 중반 단계와, 제 1 경화성 수지 필름 (x1) 이 범프의 기부를 매립함과 함께, 홈부를 매립하는 종반 단계에서는, 경화성 수지 필름의 변형의 정도는 크게 상이하다. 보다 구체적으로는, 상기 중반 단계에서의 제 1 경화성 수지 필름 (x1) 의 변형은 작고, 상기 종반 단계에서의 제 1 경화성 수지 필름 (x1) 의 변형은 크다.
따라서, 제 1 경화성 수지 필름 (x1) 은, 그 변형이 작을 때의 저장 탄성률로서 Gc1 을 채용하고, 그 변형이 클 때의 저장 탄성률로서 Gc300 을 채용해서, Gc1 이 높고, Gc300 이 낮아지도록 하여, 상기 요건 (I) 에 있어서 규정되는 X 값 (＝ Gc1/Gc300) 을 19 이상 10,000 미만으로 규정하는 것이 바람직하다. 이로써, 앞서 설명한 우수한 효과를 발휘하기 쉽게 할 수 있다.
제 1 경화성 수지 필름 (x1) 은, 앞서 설명한 우수한 효과를 보다 발휘시키기 쉽게 하는 관점에서, 상기 요건 (I) 에 있어서 규정되는 X 값의 상한은, 바람직하게는 5000 이하, 보다 바람직하게는 2000 이하, 더욱 바람직하게는 1000 이하, 보다 더 바람직하게는 500 이하, 더욱 더 바람직하게는 300 이하, 한층 더 바람직하게는 100 이하, 보다 한층 더 바람직하게는 70 이하이다.
또, 본 발명의 효과 중에서도, 반도체 칩 제조용 웨이퍼의 홈부에 대한 매립성을 보다 양호한 것으로 하는 관점에서, 상기 요건 (I) 에 있어서 규정되는 X 값은, 보다 바람직하게는 25 이상, 더욱 바람직하게는 30 이상, 보다 더 바람직하게는 40 이상, 더욱 더 바람직하게는 50 이상, 한층 더 바람직하게는 60 이상이다.
제 1 경화성 수지 필름 (x1) 에 있어서, Gc1 은, 앞서 설명한 우수한 효과를 보다 발휘시키기 쉽게 하는 관점에서, Gc1 은, 1 × 104 ∼ 1 × 106 Pa 인 것이 바람직하고, 3 × 104 ∼ 7 × 105 Pa 인 것이 보다 바람직하고, 5 × 104 ∼ 5 × 105 Pa 인 것이 더욱 바람직하다.
제 1 경화성 수지 필름 (x1) 에 있어서, Gc300 은, 앞서 설명한 우수한 효과중에서도, 반도체 칩 제조용 웨이퍼의 홈부에 대한 매립성을 보다 양호한 것으로 하는 관점에서, 15,000 Pa 미만인 것이 바람직하고, 10,000 Pa 이하인 것이 보다 바람직하고, 5,000 Pa 이하인 것이 더욱 바람직하고, 4,000 Pa 이하인 것이 보다 더 바람직하고, 3,500 Pa 이하인 것이 더욱 더 바람직하다. 또, 제 1 경화성 수지 필름 (x1) 의 크레이터링을 억제하는 관점에서, Gc300 은, 100 Pa 이상인 것이 바람직하고, 500 Pa 이상인 것이 보다 바람직하고, 1,000 Pa 이상인 것이 더욱 바람직하다.
제 1 경화성 수지 필름 (x1) 에 있어서는, 앞서 설명한 우수한 효과를 보다 발휘시키기 쉽게 하는 관점에서, 상기 요건 (I) 에서 규정하는 X 값을 만족하는 것이 바람직하고, 상기 요건 (I) 에서 규정하는 X 값과 함께, Gc1 및 Gc300 중 어느 일방 또는 쌍방이 상기 범위를 만족하는 것이 보다 바람직하다.
또한, 상기 요건 (I) 에서 규정하는 X 값을 조절하는 경우, 제 1 경화성 수지 필름 (x1) 의 저장 탄성률을 조절하는 것이 필요한데, 제 1 경화성 수지 필름 (x1) 의 저장 탄성률은, Gc1 및 Gc300 의 경우에 한정되지 않고, 제 1 경화성 수지 필름 (x1) 의 함유 성분의 종류 및 함유량 중 일방 또는 쌍방을 조절함으로써, 용이하게 조절할 수 있다. 그러기 위해서는, 제 1 경화성 수지 필름 (x1) 을 형성하기 위한 조성물 중의 함유 성분의 종류 및 함유량 중 일방 또는 쌍방을 조절하면 된다. 예를 들어, 후술하는 제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 을 사용하는 경우에는, 이 조성물 중의 중합체 성분 (A), 충전재 (D) 등의 주된 함유 성분의 종류 및 함유량 중 일방 또는 쌍방을 조절하고, 레올로지 컨트롤제, 계면 활성제, 및 실리콘 오일 등에서 선택되는 1 종 이상의 첨가제 (I) 의 종류 및 함유량 중 일방 또는 쌍방을 조절함으로써, 제 1 경화성 수지 필름 (x1) 의 저장 탄성률을 용이하게 조절할 수 있다.
예를 들어, 제 1 경화성 수지 필름 (x1) 및 제 1 경화성 수지 필름 형성용 조성물의 상기 충전재 (D) 및 첨가제 (I) 중 일방 또는 쌍방의 함유량을 증대시키면, Gc1 을 큰 값으로 조절하기 쉽고, 그 결과로서 X 값을 큰 값으로 조절하기 쉽다.
제 1 경화성 수지 필름 (x1) 은, 1 층 (단층) 으로 이루어지는 것이어도 되고, 2 층 이상의 복수 층으로 이루어지는 것이어도 된다. 제 1 경화성 수지 필름 (x1) 이 복수 층으로 이루어지는 경우, 이들 복수 층은, 서로 동일해도 되고 상이해도 되며, 이들 복수 층의 조합은 특별히 한정되지 않는다.
본 명세서에 있어서는, 제 1 경화성 수지 필름 (x1) 의 경우에 한정되지 않고,「복수 층이 서로 동일해도 되고 상이해도 된다」는 것은,「모든 층이 동일해도 되고, 모든 층이 상이해도 되고, 일부의 층만이 동일해도 되는」것을 의미하고, 또한「복수 층이 서로 상이하다」는 것은,「각 층의 구성 재료 및 두께 중 적어도 일방이 서로 상이한」것을 의미한다.
제 1 경화성 수지 필름 (x1) 의 두께는, 반도체 칩 제조용 반도체 웨이퍼의 범프 형성면에 대한 피복성의 향상의 관점, 반도체 칩 제조용 반도체 웨이퍼의 홈부에 대한 매립성을 더욱 양호한 것으로 하는 관점에서 바람직하게는 10 ㎛ 이상, 보다 바람직하게는 20 ㎛ 이상, 더욱 바람직하게는 30 ㎛ 이상, 보다 더 바람직하게는 30 ㎛ 초과이다. 또, 바람직하게는 200 ㎛ 이하, 보다 바람직하게는 150 ㎛ 이하, 더욱 바람직하게는 130 ㎛ 이하, 보다 더 바람직하게는 100 ㎛ 이하, 더욱 더 바람직하게는 80 ㎛ 이하이다.
여기서,「제 1 경화성 수지 필름 (x1) 의 두께」란, 제 1 경화성 수지 필름 (x1) 전체의 두께를 의미하며, 예를 들어, 복수 층으로 이루어지는 제 1 경화성 수지 필름 (x1) 의 두께란, 제 1 경화성 수지 필름 (x1) 을 구성하는 모든 층의 합계의 두께를 의미한다.
＜제 1 경화성 수지 필름 형성용 조성물＞
제 1 경화성 수지 필름 (x1) 은, 그 구성 재료를 함유하는 제 1 경화성 수지 필름 형성용 조성물을 사용하여 형성할 수 있다. 예를 들어, 제 1 경화성 수지 필름 (x1) 은, 그 형성 대상면에 제 1 경화성 수지 필름 형성용 조성물을 도공하고, 필요에 따라 건조시킴으로써, 형성할 수 있다. 제 1 경화성 수지 필름 형성용 조성물에 있어서의, 상온에서 기화되지 않는 성분끼리의 함유량의 비율은, 통상적으로 제 1 경화성 수지 필름 (x1) 에 있어서의 상기 성분끼리의 함유량의 비율과 동일해진다. 본 명세서에 있어서,「상온」이란, 특별히 차게 하거나, 뜨겁게 하거나 하지 않는 온도, 즉 평상의 온도를 의미하며, 예를 들어, 15 ∼ 25 ℃ 의 온도 등을 들 수 있다.
제 1 열 경화성 수지 필름 (x1-1) 은, 제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 을 사용하여 형성할 수 있고, 제 1 에너지선 경화성 수지 필름 (x1-2) 는, 제 1 에너지선 경화성 수지 필름 형성용 조성물 (x1-2-1) 을 사용하여 형성할 수 있다. 또한, 본 명세서에 있어서는, 제 1 경화성 수지 필름 (x1) 이, 열 경화성 및 에너지선 경화성의 양방의 특성을 갖는 경우, 그 경화에 의해 형성되는 제 1 경화 수지막 (r1) 에 대하여, 제 1 경화성 수지 필름 (x1) 의 열 경화의 기여가, 에너지선 경화의 기여보다 큰 경우에는, 제 1 경화성 수지 필름 (x1) 을 열 경화성의 것으로서 취급한다. 반대로, 그 경화에 대하여, 제 1 경화성 수지 필름 (x1) 의 에너지선 경화의 기여가, 열 경화의 기여보다 큰 경우에는, 제 1 경화성 수지 필름 (x1) 을 에너지선 경화성의 것으로서 취급한다.
제 1 경화성 수지 필름 형성용 조성물의 도공은, 공지된 방법으로 실시하면 되며, 예를 들어, 스핀 코터, 스프레이 코터, 에어 나이프 코터, 블레이드 코터, 바 코터, 그라비어 코터, 롤 코터, 롤 나이프 코터, 커튼 코터, 다이 코터, 나이프 코터, 스크린 코터, 마이어 바 코터, 키스 코터 등의 각종 코터를 사용하는 방법을 들 수 있다.
제 1 경화성 수지 필름 (x1) 이 열 경화성 및 에너지선 경화성 중 어느 것인지에 상관없이, 경화성 수지 필름 형성용 조성물의 건조 조건은, 특별히 한정되지 않는다. 단, 제 1 경화성 수지 필름 형성용 조성물은, 후술하는 용매를 함유하고 있는 경우, 가열 건조시키는 것이 바람직하다. 그리고, 용매를 함유하는 경화성 수지 필름 형성용 조성물은, 예를 들어, 70 ∼ 130 ℃ 에서 10 초 ∼ 5 분의 조건에서, 가열 건조시키는 것이 바람직하다. 단, 제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 은, 이 조성물 자체와, 이 조성물로 형성된 제 1 열 경화성 수지 필름 (x1-1) 이 열 경화되지 않도록, 가열 건조시키는 것이 바람직하다.
이하, 제 1 열 경화성 수지 필름 (x1-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 에 대해, 더욱 상세하게 설명한다.
＜제 1 열 경화성 수지 필름 (x1-1)＞
제 1 열 경화성 수지 필름 (x1-1) 을 경화시켜, 그 경화물인 제 1 경화 수지막 (r1) 을 형성할 때, 그 경화 조건은, 경화물이 충분히 그 기능을 발휘할 정도의 경화도가 되는 한, 특별히 한정되지 않고, 제 1 열 경화성 수지 필름 (x1-1) 의 종류, 상기 경화물의 용도 등에 따라, 적절히 선택하면 된다.
제 1 열 경화성 수지 필름 (x1-1) 의 경화시의 가열 온도는, 100 ∼ 200 ℃ 인 것이 바람직하고, 110 ∼ 170 ℃ 인 것이 보다 바람직하고, 120 ∼ 150 ℃ 인 것이 특히 바람직하다. 그리고, 상기 열 경화시의 가열 시간은, 0.5 ∼ 5 시간인 것이 바람직하고, 0.5 ∼ 4 시간인 것이 보다 바람직하고, 1 ∼ 3 시간인 것이 특히 바람직하다.
＜제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1)＞
제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 로는, 예를 들어, 중합체 성분 (A) 와, 열 경화성 성분 (B) 와, 충전재 (D) 와, 첨가제 (I) 를 함유하는 제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) (본 명세서에 있어서는, 간단히「조성물 (x1-1-1)」이라고 칭하는 경우가 있다) 등을 들 수 있다.
(중합체 성분 (A))
중합체 성분 (A) 는, 제 1 열 경화성 수지 필름 (x1-1) 에 조막성이나 가요성 등을 부여하기 위한 중합체 화합물이다. 중합체 성분 (A) 는, 열 가소성을 갖고, 열 경화성을 갖지 않는다. 또한, 본 명세서에 있어서 중합체 화합물에는, 중축합 반응의 생성물도 포함된다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 중합체 성분 (A) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
중합체 성분 (A) 로는, 예를 들어, 폴리비닐아세탈, 아크릴 수지, 우레탄 수지, 페녹시 수지, 실리콘 수지, 포화 폴리에스테르 수지 등을 들 수 있다.
이것들 중에서도, 중합체 성분 (A) 는, 폴리비닐아세탈인 것이 바람직하다. 중합체 성분 (A) 가 폴리비닐아세탈임으로써, 반도체 칩 제조용 웨이퍼의 범프 형성면에 제 1 열 경화성 수지 필름 (x1-1) 을 첩부하였을 때에, 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1) 의 잔존을 억제하는 효과, 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴을 억제하는 효과, 범프 형성면 상에서의 제 1 열 경화성 수지 필름 (x1-1) 및 그 경화물의 크레이터링을 억제하는 효과, 그리고 홈부에 대한 제 1 열 경화성 수지 필름 (x1-1) 의 매립성의 향상 효과가 보다 높아진다.
중합체 성분 (A) 에 있어서의 상기 폴리비닐아세탈로는, 공지된 것을 들 수 있다.
그 중에서도, 바람직한 폴리비닐아세탈로는, 예를 들어, 폴리비닐포르말, 폴리비닐부티랄 등을 들 수 있고, 폴리비닐부티랄이 보다 바람직하다.
폴리비닐부티랄로는, 하기 식 (i)-1, (i)-2 및 (i)-3 으로 나타내는 구성 단위를 갖는 것을 들 수 있다.
[화학식 1]
Figure pct00001
(식 중, l, m 및 n 은, 각각 독립적으로 1 이상의 정수이다.)
폴리비닐아세탈의 중량 평균 분자량 (Mw) 은, 5,000 ∼ 200,000 인 것이 바람직하고, 8,000 ∼ 100,000 인 것이 보다 바람직하다. 폴리비닐아세탈의 중량 평균 분자량이 이와 같은 범위임으로써, 반도체 칩 제조용 웨이퍼의 범프 형성면에 제 1 열 경화성 수지 필름 (x1-1) 을 첩부하였을 때에, 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1) 의 잔존을 억제하는 효과, 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴을 억제하는 효과, 범프 형성면 상에서의 제 1 열 경화성 수지 필름 (x1-1) 및 그 경화물의 크레이터링을 억제하는 효과, 그리고 홈부에 대한 제 1 열 경화성 수지 필름 (x1-1) 의 매립성의 향상 효과가 보다 높아진다.
폴리비닐아세탈의 유리 전이 온도 (Tg) 는, 40 ∼ 80 ℃ 인 것이 바람직하고, 50 ∼ 70 ℃ 인 것이 보다 바람직하다. 폴리비닐아세탈의 Tg 가 이와 같은 범위임으로써, 반도체 칩 제조용 웨이퍼의 범프 형성면에 제 1 열 경화성 수지 필름 (x1-1) 을 첩부하였을 때에, 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1) 의 잔존을 억제하는 효과, 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴을 억제하는 효과, 범프 형성면 상에서의 제 1 열 경화성 수지 필름 (x1-1) 및 그 경화물의 크레이터링을 억제하는 효과, 그리고 홈부에 대한 제 1 열 경화성 수지 필름 (x1-1) 의 매립성의 향상 효과가 보다 높아진다.
폴리비닐아세탈을 구성하는 3 종 이상의 모노머의 비율은 임의로 선택할 수 있다.
중합체 성분 (A) 에 있어서의 상기 아크릴 수지로는, 공지된 아크릴 중합체를 들 수 있다.
아크릴 수지의 중량 평균 분자량 (Mw) 은, 5,000 ∼ 1,000,000 인 것이 바람직하고, 8,000 ∼ 800,000 인 것이 보다 바람직하다. 아크릴 수지의 중량 평균 분자량이 이와 같은 범위임으로써, 반도체 칩 제조용 웨이퍼의 범프 형성면에 제 1 열 경화성 수지 필름 (x1-1) 을 첩부하였을 때에, 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1) 의 잔존을 억제하는 효과, 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴을 억제하는 효과, 범프 형성면 상에서의 제 1 열 경화성 수지 필름 (x1-1) 및 그 경화물의 크레이터링을 억제하는 효과, 그리고 홈부에 대한 제 1 열 경화성 수지 필름 (x1-1) 의 매립성의 향상 효과가 보다 높아진다.
아크릴 수지의 유리 전이 온도 (Tg) 는, -50 ∼ 70 ℃ 인 것이 바람직하고, -30 ∼ 60 ℃ 인 것이 보다 바람직하다. 아크릴 수지의 Tg 가 이와 같은 범위임으로써, 반도체 칩 제조용 웨이퍼의 범프 형성면에 제 1 열 경화성 수지 필름 (x1-1) 을 첩부하였을 때에, 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1) 의 잔존을 억제하는 효과, 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴을 억제하는 효과, 범프 형성면 상에서의 제 1 열 경화성 수지 필름 (x1-1) 및 그 경화물의 크레이터링을 억제하는 효과, 그리고 홈부에 대한 제 1 열 경화성 수지 필름 (x1-1) 의 매립성의 향상 효과가 보다 높아진다.
아크릴 수지가 2 종 이상의 구성 단위를 갖는 경우에는, 그 아크릴 수지의 유리 전이 온도 (Tg) 는, Fox 의 식을 사용하여 산출할 수 있다. 이 때 사용하는, 상기 구성 단위를 유도하는 모노머의 Tg 로는, 고분자 데이터·핸드북 또는 점착 핸드북에 기재되어 있는 값을 사용할 수 있다.
아크릴 수지를 구성하는 모노머는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
아크릴 수지로는, 예를 들어, 1 종 또는 2 종 이상의 (메트)아크릴산에스테르의 중합체 ;
(메트)아크릴산, 이타콘산, 아세트산비닐, 아크릴로니트릴, 스티렌 및 N-메틸올아크릴아미드 등에서 선택되는 2 종 이상의 모노머의 공중합체 ;
1 종 또는 2 종 이상의 (메트)아크릴산에스테르와, (메트)아크릴산, 이타콘산, 아세트산비닐, 아크릴로니트릴, 스티렌 및 N-메틸올아크릴아미드 등에서 선택되는 1 종 또는 2 종 이상의 모노머의 공중합체 등을 들 수 있다.
본 명세서에 있어서,「(메트)아크릴산」이란,「아크릴산」및「메타크릴산」의 양방을 포함하는 개념으로 한다. (메트)아크릴산과 유사한 용어에 대해서도 동일하며, 예를 들어,「(메트)아크릴레이트」란,「아크릴레이트」및「메타크릴레이트」의 양방을 포함하는 개념이고,「(메트)아크릴로일기」란,「아크릴로일기」및「메타크릴로일기」의 양방을 포함하는 개념이다.
아크릴 수지를 구성하는 상기 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산 n-프로필, (메트)아크릴산이소프로필, (메트)아크릴산 n-부틸, (메트)아크릴산이소부틸, (메트)아크릴산 sec-부틸, (메트)아크릴산 tert-부틸, (메트)아크릴산펜틸, (메트)아크릴산헥실, (메트)아크릴산헵틸, (메트)아크릴산 2-에틸헥실, (메트)아크릴산이소옥틸, (메트)아크릴산 n-옥틸, (메트)아크릴산 n-노닐, (메트)아크릴산이소노닐, (메트)아크릴산데실, (메트)아크릴산운데실, (메트)아크릴산도데실 ((메트)아크릴산라우릴), (메트)아크릴산트리데실, (메트)아크릴산테트라데실 ((메트)아크릴산미리스틸), (메트)아크릴산펜타데실, (메트)아크릴산헥사데실 ((메트)아크릴산팔미틸), (메트)아크릴산헵타데실, (메트)아크릴산옥타데실 ((메트)아크릴산스테아릴) 등의, 알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ∼ 18 인 사슬형 구조인 (메트)아크릴산알킬에스테르 ;
(메트)아크릴산이소보르닐, (메트)아크릴산디시클로펜타닐 등의 (메트)아크릴산시클로알킬에스테르 ;
(메트)아크릴산벤질 등의 (메트)아크릴산아르알킬에스테르 ;
(메트)아크릴산디시클로펜테닐에스테르 등의 (메트)아크릴산시클로알케닐에스테르 ;
(메트)아크릴산디시클로펜테닐옥시에틸에스테르 등의 (메트)아크릴산시클로알케닐옥시알킬에스테르 ;
(메트)아크릴산이미드 ;
(메트)아크릴산글리시딜 등의 글리시딜기 함유 (메트)아크릴산에스테르 ;
(메트)아크릴산하이드록시메틸, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 3-하이드록시프로필, (메트)아크릴산 2-하이드록시부틸, (메트)아크릴산 3-하이드록시부틸, (메트)아크릴산 4-하이드록시부틸 등의 수산기 함유 (메트)아크릴산에스테르 ;
(메트)아크릴산 N-메틸아미노에틸 등의 치환 아미노기 함유 (메트)아크릴산에스테르 등을 들 수 있다. 여기서,「치환 아미노기」란, 아미노기의 1 개 또는 2 개의 수소 원자가 수소 원자 이외의 기로 치환되어 이루어지는 기를 의미한다.
아크릴 수지는, 비닐기, (메트)아크릴로일기, 아미노기, 수산기, 카르복시기, 이소시아네이트기 등의 다른 화합물과 결합 가능한 관능기를 갖고 있어도 된다. 아크릴 수지의 상기 관능기는, 후술하는 가교제 (F) 를 개재하여 다른 화합물과 결합해도 되고, 가교제 (F) 를 개재하지 않고 다른 화합물과 직접 결합하고 있어도 된다. 아크릴 수지가 상기 관능기에 의해 다른 화합물과 결합함으로써, 예를 들어, 제 1 열 경화성 수지 필름 (x1-1) 을 사용하여 얻어진 패키지의 신뢰성이 향상되는 경향이 있다.
조성물 (x1-1-1) 에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 중합체 성분 (A) 의 함유량의 비율 (즉, 제 1 열 경화성 수지 필름 (x1-1) 에 있어서의, 제 1 열 경화성 수지 필름 (x1-1) 의 총 질량에 대한, 중합체 성분 (A) 의 함유량의 비율) 은, 중합체 성분 (A) 의 종류에 상관없이, 5 ∼ 25 질량％ 인 것이 바람직하고, 5 ∼ 15 질량％ 인 것이 보다 바람직하다.
(열 경화성 성분 (B))
열 경화성 성분 (B) 는, 열 경화성을 갖고, 제 1 열 경화성 수지 필름 (x1-1) 을 열 경화시켜, 경질의 경화물을 형성하기 위한 성분이다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 열 경화성 성분 (B) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
열 경화성 성분 (B) 로는, 예를 들어, 에폭시계 열 경화성 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지 등을 들 수 있다.
이것들 중에서도, 열 경화성 성분 (B) 는, 에폭시계 열 경화성 수지인 것이 바람직하다.
· 에폭시계 열 경화성 수지
에폭시계 열 경화성 수지는, 에폭시 수지 (B1) 및 열 경화제 (B2) 로 이루어진다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름이 함유하는 에폭시계 열 경화성 수지는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
· 에폭시 수지 (B1)
에폭시 수지 (B1) 로는, 공지된 것을 들 수 있으며, 예를 들어, 다관능계 에폭시 수지, 비페닐 화합물, 비스페놀 A 디글리시딜에테르 및 그 수소 첨가물, 오르토크레졸 노볼락 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 2 관능 이상의 에폭시 화합물을 들 수 있다.
에폭시 수지 (B1) 은, 불포화 탄화수소기를 갖는 에폭시 수지여도 된다. 불포화 탄화수소기를 갖는 에폭시 수지는, 불포화 탄화수소기를 갖지 않는 에폭시 수지보다 아크릴 수지와의 상용성이 높다. 그 때문에, 불포화 탄화수소기를 갖는 에폭시 수지를 사용함으로써, 예를 들어, 제 1 열 경화성 수지 필름 (x1-1) 을 사용하여 얻어진 패키지의 신뢰성이 향상되는 경향이 있다.
불포화 탄화수소기를 갖는 에폭시 수지로는, 예를 들어, 다관능계 에폭시 수지의 에폭시기의 일부가 불포화 탄화수소기를 갖는 기로 변환되어 이루어지는 화합물을 들 수 있다. 이와 같은 화합물은, 예를 들어, 에폭시기에 (메트)아크릴산 또는 그 유도체를 부가 반응시킴으로써 얻어진다.
또, 불포화 탄화수소기를 갖는 에폭시 수지로는, 예를 들어, 에폭시 수지를 구성하는 방향 고리 등에, 불포화 탄화수소기를 갖는 기가 직접 결합한 화합물 등을 들 수 있다.
불포화 탄화수소기는, 중합성을 갖는 불포화기이며, 그 구체적인 예로는, 에테닐기 (비닐기), 2-프로페닐기 (알릴기), (메트)아크릴로일기, (메트)아크릴아미드기 등을 들 수 있고, 아크릴로일기가 바람직하다.
에폭시 수지 (B1) 의 수평균 분자량은, 특별히 한정되지 않지만, 제 1 열 경화성 수지 필름 (x1-1) 의 경화성, 그리고, 제 1 열 경화성 수지 필름 (x1-1) 의 경화물의 강도 및 내열성의 점에서, 300 ∼ 30,000 인 것이 바람직하고, 400 ∼ 10,000 인 것이 보다 바람직하고, 500 ∼ 3,000 인 것이 특히 바람직하다.
에폭시 수지 (B1) 의 에폭시 당량은, 100 ∼ 1,000 g/eq 인 것이 바람직하고, 200 ∼ 800 g/eq 인 것이 보다 바람직하다.
에폭시 수지 (B1) 은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 되며, 2 종 이상을 병용하는 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
· 열 경화제 (B2)
열 경화제 (B2) 는, 에폭시 수지 (B1) 에 대한 경화제로서 기능한다.
열 경화제 (B2) 로는, 예를 들어, 1 분자 중에 에폭시기와 반응할 수 있는 관능기를 2 개 이상 갖는 화합물을 들 수 있다. 상기 관능기로는, 예를 들어, 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복시기, 산기가 무수물화된 기 등을 들 수 있고, 페놀성 수산기, 아미노기, 또는 산기가 무수물화된 기인 것이 바람직하고, 페놀성 수산기 또는 아미노기인 것이 보다 바람직하다.
열 경화제 (B2) 중, 페놀성 수산기를 갖는 페놀계 경화제로는, 예를 들어, 다관능 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 아르알킬페놀 수지 등을 들 수 있다.
열 경화제 (B2) 중, 아미노기를 갖는 아민계 경화제로는, 예를 들어, 디시안디아미드 (이하,「DICY」라고 약기하는 경우가 있다) 등을 들 수 있다.
열 경화제 (B2) 는, 불포화 탄화수소기를 갖고 있어도 된다.
불포화 탄화수소기를 갖는 열 경화제 (B2) 로는, 예를 들어, 페놀 수지의 수산기의 일부가, 불포화 탄화수소기를 갖는 기로 치환되어 이루어지는 화합물, 페놀 수지의 방향 고리에, 불포화 탄화수소기를 갖는 기가 직접 결합하여 이루어지는 화합물 등을 들 수 있다.
열 경화제 (B2) 에 있어서의 상기 불포화 탄화수소기는, 상기 서술한 불포화 탄화수소기를 갖는 에폭시 수지에 있어서의 불포화 탄화수소기와 동일한 것이다.
열 경화제 (B2) 중, 예를 들어, 다관능 페놀 수지, 노볼락형 페놀 수지, 디시클로펜타디엔형 페놀 수지, 아르알킬형 페놀 수지 등의 수지 성분의 수평균 분자량은, 300 ∼ 30,000 인 것이 바람직하고, 400 ∼ 10,000 인 것이 보다 바람직하고, 500 ∼ 3,000 인 것이 특히 바람직하다.
열 경화제 (B2) 중, 예를 들어, 비페놀, 디시안디아미드 등의 비수지 성분의 분자량은, 특별히 한정되지 않지만, 예를 들어, 60 ∼ 500 인 것이 바람직하다.
열 경화제 (B2) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 되며, 2 종 이상을 병용하는 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 에 있어서, 열 경화제 (B2) 의 함유량은, 에폭시 수지 (B1) 의 함유량 100 질량부에 대하여, 0.1 ∼ 500 질량부인 것이 바람직하고, 1 ∼ 200 질량부인 것이 보다 바람직하며, 예를 들어, 5 ∼ 150 질량부, 10 ∼ 100 질량부, 및 15 ∼ 75 질량부 중 어느 것이어도 된다. 열 경화제 (B2) 의 상기 함유량이 상기 하한값 이상임으로써, 제 1 열 경화성 수지 필름 (x1-1) 의 경화가 보다 진행되기 쉬워진다. 열 경화제 (B2) 의 상기 함유량이 상기 상한값 이하임으로써, 제 1 열 경화성 수지 필름 (x1-1) 의 흡습률이 저감되어, 예를 들어, 제 1 열 경화성 수지 필름 (x1-1) 을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 에 있어서, 열 경화성 성분 (B) 의 함유량 (예를 들어, 에폭시 수지 (B1) 및 열 경화제 (B2) 의 총 함유량) 은, 중합체 성분 (A) 의 함유량 100 질량부에 대하여, 600 ∼ 1000 질량부인 것이 바람직하다. 열 경화성 성분 (B) 의 상기 함유량이 이와 같은 범위임으로써, 반도체 칩 제조용 웨이퍼의 범프 형성면에 제 1 열 경화성 수지 필름 (x1-1) 을 첩부하였을 때에, 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1) 의 잔존을 억제하는 효과, 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴을 억제하는 효과, 범프 형성면 상에서의 제 1 열 경화성 수지 필름 (x1-1) 및 그 경화물의 크레이터링을 억제하는 효과, 그리고 홈부에 대한 제 1 열 경화성 수지 필름 (x1-1) 의 매립성의 향상 효과가 보다 높아지고, 또한 경질의 경화물을 형성할 수 있다.
또한, 이와 같은 효과가 보다 현저하게 얻어지는 점에서, 열 경화성 성분 (B) 의 함유량은, 중합체 성분 (A) 의 종류에 따라, 적절히 조절해도 된다.
예를 들어, 중합체 성분 (A) 가 상기 폴리비닐아세탈인 경우, 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 에 있어서, 열 경화성 성분 (B) 의 함유량은, 중합체 성분 (A) 의 함유량 100 질량부에 대하여, 600 ∼ 1,000 질량부인 것이 바람직하고, 650 ∼ 1,000 질량부인 것이 보다 바람직하고, 650 ∼ 950 질량부인 것이 특히 바람직하다.
(충전재 (D))
상기 X 값을 조절하여 상기 요건 (I) 을 만족하는 제 1 열 경화성 수지 필름 (x1-1) 을 형성하는 경우, 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 중의 충전재 (D) 의 양을 조절함으로써, 상기 X 값을 보다 용이하게 조절할 수 있다. 또, 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 중의 충전재 (D) 의 양을 조절함으로써, 제 1 열 경화성 수지 필름 (x1-1) 의 경화물의 열팽창 계수를 보다 용이하게 조절할 수 있으며, 예를 들어, 제 1 열 경화성 수지 필름 (x1-1) 의 경화물의 열팽창 계수를 당해 경화물의 형성 대상물에 대하여 최적화함으로써, 제 1 열 경화성 수지 필름 (x1-1) 을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다. 또, 충전재 (D) 를 함유하는 제 1 열 경화성 수지 필름 (x1-1) 을 사용함으로써, 제 1 열 경화성 수지 필름 (x1-1) 의 경화물의 흡습률을 저감시키거나, 방열성을 향상시키거나 할 수도 있다.
충전재 (D) 는, 유기 충전재 및 무기 충전재 중 어느 것이어도 되는데, 무기 충전재인 것이 바람직하다.
바람직한 무기 충전재로는, 예를 들어, 실리카, 알루미나, 탤크, 탄산칼슘, 티탄 화이트, 벵갈라, 탄화규소, 질화붕소 등의 분말 ; 이들 무기 충전재를 구형화한 비드 ; 이들 무기 충전재의 표면 개질품 ; 이들 무기 충전재의 단결정 섬유 ; 유리 섬유 등을 들 수 있다.
이것들 중에서도, 무기 충전재는, 실리카 또는 알루미나인 것이 바람직하다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 충전재 (D) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-1-1) 에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 충전재 (D) 의 함유량의 비율 (즉, 제 1 열 경화성 수지 필름 (x1-1) 에 있어서의, 제 1 열 경화성 수지 필름 (x1-1) 의 총 질량에 대한, 충전재 (D) 의 함유량의 비율) 은, 5 ∼ 45 질량％ 인 것이 바람직하고, 5 ∼ 40 질량％ 인 것이 보다 바람직하고, 5 ∼ 30 질량％ 인 것이 더욱 바람직하다. 상기 비율이 이와 같은 범위임으로써, 반도체 칩 제조용 웨이퍼의 범프 형성면에 제 1 열 경화성 수지 필름 (x1-1) 을 첩부하였을 때에, 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1) 의 잔존을 억제하는 효과, 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴을 억제하는 효과, 범프 형성면 상에서의 제 1 열 경화성 수지 필름 (x1-1) 및 그 경화물의 크레이터링을 억제하는 효과, 그리고 홈부에 대한 제 1 열 경화성 수지 필름 (x1-1) 의 매립성의 향상 효과가 보다 높아짐과 함께, 상기 열팽창 계수를 더욱 용이하게 조절할 수 있다.
(첨가제 (I))
상기 X 값을 조절하여 상기 요건 (I) 을 만족하는 제 1 열 경화성 수지 필름 (x1-1) 을 형성하는 경우, 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 중의 첨가제 (I) 의 종류 또는 양을 조절함으로써, Gc1 을 적절히 조절하여, 상기 X 값을 보다 용이하게 조절할 수 있다.
그 중에서도, 상기 X 값을 보다 용이하게 조절할 수 있는 점에서 바람직한 첨가제 (I) 로는, 예를 들어, 레올로지 컨트롤제, 계면 활성제, 실리콘 오일 등을 들 수 있다.
보다 구체적으로는, 상기 레올로지 컨트롤제로는, 예를 들어, 폴리하이드록시카르복실산에스테르, 다가 카르복실산, 폴리아미드 수지 등을 들 수 있다.
상기 계면 활성제로는, 예를 들어, 변성 실록산, 아크릴 중합체 등을 들 수 있다.
상기 실리콘 오일로는, 예를 들어, 아르알킬 변성 실리콘 오일, 변성 폴리디메틸실록산 등을 들 수 있고, 변성기로는, 아르알킬기 ; 하이드록시기 등의 극성기 ; 비닐기, 페닐기 등의 불포화 결합을 갖는 기를 들 수 있다.
첨가제 (I) 로는, 상기 이외의 것으로서, 예를 들어, 가소제, 대전 방지제, 산화 방지제, 게터링제, 자외선 흡수제, 점착 부여제 등의, 다른 각종 범용 첨가제도 들 수 있다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 첨가제 (I) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 의 첨가제 (I) 의 함유량은, 특별히 한정되지 않고, 그 종류나 목적에 따라, 적절히 조절할 수 있다.
예를 들어, 상기 X 값의 조절이 목적인 경우에는, 조성물 (x1-1-1) 에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 첨가제 (I) 의 함유량의 비율 (즉, 제 1 열 경화성 수지 필름 (x1-1) 에 있어서의, 제 1 열 경화성 수지 필름 (x1-1) 의 총 질량에 대한, 첨가제 (I) 의 함유량의 비율) 은, 0.5 ∼ 10 질량％ 인 것이 바람직하고, 0.5 ∼ 7 질량％ 인 것이 보다 바람직하고, 0.5 ∼ 5 질량％ 인 것이 더욱 바람직하다.
(경화 촉진제 (C))
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 은, 경화 촉진제 (C) 를 함유하고 있어도 된다. 경화 촉진제 (C) 는, 조성물 (x1-1-1) 의 경화 속도를 조정하기 위한 성분이다.
바람직한 경화 촉진제 (C) 로는, 예를 들어, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 제 3 급 아민 ; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸류 (1 개 이상의 수소 원자가 수소 원자 이외의 기로 치환된 이미다졸) ; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류 (1 개 이상의 수소 원자가 유기기로 치환된 포스핀) ; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐보론염 등을 들 수 있다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 경화 촉진제 (C) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
경화 촉진제 (C) 를 사용하는 경우, 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 에 있어서, 경화 촉진제 (C) 의 함유량은, 열 경화성 성분 (B) 의 함유량 100 질량부에 대하여, 0.01 ∼ 10 질량부인 것이 바람직하고, 0.1 ∼ 5 질량부인 것이 보다 바람직하다. 경화 촉진제 (C) 의 상기 함유량이 상기 하한값 이상임으로써, 경화 촉진제 (C) 를 사용한 것에 의한 효과가 보다 현저하게 얻어진다. 경화 촉진제 (C) 의 상기 함유량이 상기 상한값 이하임으로써, 예를 들어, 고극성의 경화 촉진제 (C) 가, 고온·고습도 조건하에서 제 1 열 경화성 수지 필름 (x1-1) 중에 있어서 피착체와의 접착 계면측으로 이동하여 편석되는 것을 억제하는 효과가 높아지며, 예를 들어, 제 1 열 경화성 수지 필름 (x1-1) 을 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다.
(커플링제 (E))
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 은, 커플링제 (E) 를 함유하고 있어도 된다. 커플링제 (E) 로서, 무기 화합물 또는 유기 화합물과 반응 가능한 관능기를 갖는 것을 사용함으로써, 제 1 열 경화성 수지 필름 (x1-1) 의 피착체에 대한 접착성 및 밀착성을 향상시킬 수 있다. 또, 커플링제 (E) 를 사용함으로써, 제 1 열 경화성 수지 필름 (x1-1) 의 경화물은, 내열성을 저해하지 않고, 내수성이 향상된다.
커플링제 (E) 는, 중합체 성분 (A), 열 경화성 성분 (B) 등이 갖는 관능기와 반응 가능한 관능기를 갖는 화합물인 것이 바람직하고, 실란 커플링제인 것이 보다 바람직하다.
바람직한 상기 실란 커플링제로는, 예를 들어, 3-글리시딜옥시프로필트리메톡시실란, 3-글리시딜옥시프로필메틸디에톡시실란, 3-글리시딜옥시프로필트리에톡시실란, 3-글리시딜옥시메틸디에톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 3-메타크릴로일옥시프로필트리메톡시실란, 3-아미노프로필트리메톡시실란, 3-(2-아미노에틸아미노)프로필트리메톡시실란, 3-(2-아미노에틸아미노)프로필메틸디에톡시실란, 3-(페닐아미노)프로필트리메톡시실란, 3-아닐리노프로필트리메톡시실란, 3-우레이도프로필트리에톡시실란, 3-메르캅토프로필트리메톡시실란, 3-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 들 수 있다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 커플링제 (E) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
커플링제 (E) 를 사용하는 경우, 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 에 있어서, 커플링제 (E) 의 함유량은, 중합체 성분 (A) 및 열 경화성 성분 (B) 의 총 함유량 100 질량부에 대하여, 0.03 ∼ 20 질량부인 것이 바람직하고, 0.05 ∼ 10 질량부인 것이 보다 바람직하고, 0.1 ∼ 5 질량부인 것이 특히 바람직하다. 커플링제 (E) 의 상기 함유량이 상기 하한값 이상임으로써, 충전재 (D) 의 수지에 대한 분산성의 향상이나, 제 1 열 경화성 수지 필름 (x1-1) 의 첩부 대상물과의 접착성의 향상 등, 커플링제 (E) 를 사용한 것에 의한 효과가 보다 현저하게 얻어진다. 커플링제 (E) 의 상기 함유량이 상기 상한값 이하임으로써, 아웃 가스의 발생이 보다 억제된다.
(가교제 (F))
중합체 성분 (A) 로서, 다른 화합물과 결합 가능한 비닐기, (메트)아크릴로일기, 아미노기, 수산기, 카르복시기, 이소시아네이트기 등의 관능기를 갖는 것을 사용하는 경우, 조성물 (X1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 은, 가교제 (F) 를 함유하고 있어도 된다. 가교제 (F) 는, 중합체 성분 (A) 중의 상기 관능기를 다른 화합물과 결합시켜 가교시키기 위한 성분이며, 이와 같이 가교시킴으로써, 제 1 열 경화성 수지 필름 (x1-1) 의 초기 접착력 및 응집력을 조절할 수 있다.
가교제 (F) 로는, 예를 들어, 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물, 금속 킬레이트계 가교제 (금속 킬레이트 구조를 갖는 가교제), 아지리딘계 가교제 (아지리디닐기를 갖는 가교제) 등을 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로는, 예를 들어, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물 및 지환족 다가 이소시아네이트 화합물 (이하, 이들 화합물을 합쳐서「방향족 다가 이소시아네이트 화합물 등」이라고 약기하는 경우가 있다) ; 상기 방향족 다가 이소시아네이트 화합물 등의 삼량체, 이소시아누레이트체 및 어덕트체 ; 상기 방향족 다가 이소시아네이트 화합물 등과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프레폴리머 등을 들 수 있다. 상기「어덕트체」는, 상기 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물 또는 지환족 다가 이소시아네이트 화합물과, 에틸렌글리콜, 프로필렌글리콜, 네오펜틸글리콜, 트리메틸올프로판 또는 피마자유 등의 저분자 활성 수소 함유 화합물의 반응물을 의미한다. 상기 어덕트체의 예로는, 후술하는 바와 같은 트리메틸올프로판의 자일릴렌디이소시아네이트 부가물 등을 들 수 있다. 또,「말단 이소시아네이트우레탄 프레폴리머」란, 우레탄 결합을 가짐과 함께, 분자의 말단부에 이소시아네이트기를 갖는 프레폴리머를 의미한다.
상기 유기 다가 이소시아네이트 화합물로서, 보다 구체적으로는, 예를 들어, 2,4-톨릴렌디이소시아네이트 ; 2,6-톨릴렌디이소시아네이트 ; 1,3-자일릴렌디이소시아네이트 ; 1,4-자일렌디이소시아네이트 ; 디페닐메탄-4,4'-디이소시아네이트 ; 디페닐메탄-2,4'-디이소시아네이트 ; 3-메틸디페닐메탄디이소시아네이트 ; 헥사메틸렌디이소시아네이트 ; 이소포론디이소시아네이트 ; 디시클로헥실메탄-4,4'-디이소시아네이트 ; 디시클로헥실메탄-2,4'-디이소시아네이트 ; 트리메틸올프로판 등의 폴리올의 전부 또는 일부의 수산기에, 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트 및 자일릴렌디이소시아네이트 중 어느 1 종 또는 2 종 이상이 부가된 화합물 ; 리신디이소시아네이트 등을 들 수 있다.
상기 유기 다가 이민 화합물로는, 예를 들어, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.
가교제 (F) 로서 유기 다가 이소시아네이트 화합물을 사용하는 경우, 중합체 성분 (A) 로는, 수산기 함유 중합체를 사용하는 것이 바람직하다. 가교제 (F) 가 이소시아네이트기를 갖고, 중합체 성분 (A) 가 수산기를 갖는 경우, 가교제 (F) 와 중합체 성분 (A) 의 반응에 의해, 제 1 열 경화성 수지 필름 (x1-1) 에 가교 구조를 간편하게 도입할 수 있다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 가교제 (F) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
가교제 (F) 를 사용하는 경우, 조성물 (x1-1-1) 에 있어서, 가교제 (F) 의 함유량은, 중합체 성분 (A) 의 함유량 100 질량부에 대하여, 0.01 ∼ 20 질량부인 것이 바람직하고, 0.1 ∼ 10 질량부인 것이 보다 바람직하고, 0.5 ∼ 5 질량부인 것이 특히 바람직하다. 가교제 (F) 의 상기 함유량이 상기 하한값 이상임으로써, 가교제 (F) 를 사용한 것에 의한 효과가 보다 현저하게 얻어진다. 가교제 (F) 의 상기 함유량이 상기 상한값 이하임으로써, 가교제 (F) 의 과잉 사용이 억제된다.
(에너지선 경화성 수지 (G))
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 은, 에너지선 경화성 수지 (G) 를 함유하고 있어도 된다.
제 1 열 경화성 수지 필름 (x1-1) 이, 에너지선 경화성 수지 (G) 를 함유하고 있음으로써, 에너지선의 조사에 의해 특성을 변화시킬 수 있다.
에너지선 경화성 수지 (G) 는, 에너지선 경화성 화합물을 중합 (경화) 시켜 얻어진 것이다. 에너지선 경화성 화합물로는, 예를 들어, 분자 내에 적어도 1 개의 중합성 이중 결합을 갖는 화합물을 들 수 있고, (메트)아크릴로일기를 갖는 아크릴레이트계 화합물이 바람직하다.
아크릴레이트계 화합물로는, 예를 들어, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노하이드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부틸렌글리콜디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트 등의 사슬형 지방족 골격 함유 (메트)아크릴레이트 ; 디시클로펜타닐디(메트)아크릴레이트 등의 고리형 지방족 골격 함유 (메트)아크릴레이트 ; 폴리에틸렌글리콜디(메트)아크릴레이트 등의 폴리알킬렌글리콜(메트)아크릴레이트 ; 올리고에스테르(메트)아크릴레이트 ; 우레탄(메트)아크릴레이트 올리고머 ; 에폭시 변성 (메트)아크릴레이트 ; 상기 폴리알킬렌글리콜(메트)아크릴레이트 이외의 폴리에테르(메트)아크릴레이트 ; 이타콘산 올리고머 등을 들 수 있다.
에너지선 경화성 화합물의 중량 평균 분자량은, 100 ∼ 30,000 인 것이 바람직하고, 300 ∼ 10,000 인 것이 보다 바람직하다.
중합에 사용하는 에너지선 경화성 화합물은, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 중합에 사용하는 에너지선 경화성 화합물이 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
에너지선 경화성 수지 (G) 를 사용하는 경우의 에너지선 경화성 수지 (G) 의 함유량은, 조성물 (x1-1-1) 의 유효 성분의 전체량 기준으로, 1 ∼ 95 질량％ 인 것이 바람직하고, 5 ∼ 90 질량％ 인 것이 보다 바람직하고, 10 ∼ 85 질량％ 인 것이 더욱 바람직하다.
(광 중합 개시제 (H))
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이, 에너지선 경화성 수지 (G) 를 함유하는 경우, 에너지선 경화성 수지 (G) 의 중합 반응을 효율적으로 진행시키기 위해, 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 은, 광 중합 개시제 (H) 를 함유하고 있어도 된다.
광 중합 개시제 (H) 로는, 예를 들어, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, 1-하이드록시시클로헥실페닐케톤, 벤질디페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-하이드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드, 및 2-클로로안트라퀴논 등을 들 수 있다.
광 중합 개시제 (H) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 광 중합 개시제 (H) 가 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-1-1) 에 있어서, 광 중합 개시제 (H) 의 함유량은, 에너지선 경화성 수지 (G) 의 함유량 100 질량부에 대하여, 0.1 ∼ 20 질량부인 것이 바람직하고, 1 ∼ 10 질량부인 것이 보다 바람직하고, 2 ∼ 5 질량부인 것이 더욱 바람직하다.
(다른 성분)
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 은, 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 상기 서술한 중합체 성분 (A) 와, 열 경화성 성분 (B) 와, 경화 촉진제 (C) 와, 충전재 (D) 와, 커플링제 (E) 와, 가교제 (F) 와, 에너지선 경화성 수지 (G) 와, 광 중합 개시제 (H) 와, 첨가제 (I) 의 어느 것에도 해당하지 않는, 다른 성분을 함유하고 있어도 된다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 상기 다른 성분은, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 의 상기 다른 성분의 함유량은, 특별히 한정되지 않고, 목적에 따라 적절히 선택하면 된다.
(용매)
조성물 (x1-1-1) 은, 추가로 용매를 함유하는 것이 바람직하다. 용매를 함유하는 조성물 (x1-1-1) 은, 취급성이 양호해진다.
상기 용매는 특별히 한정되지 않지만, 바람직한 것으로는, 예를 들어, 톨루엔, 자일렌 등의 탄화수소 ; 메탄올, 에탄올, 2-프로판올, 이소부틸알코올 (2-메틸프로판-1-올), 1-부탄올 등의 알코올 ; 아세트산에틸 등의 에스테르 ; 아세톤, 메틸에틸케톤 등의 케톤 ; 테트라하이드로푸란 등의 에테르 ; 디메틸포름아미드, N-메틸피롤리돈 등의 아미드 (아미드 결합을 갖는 화합물) 등을 들 수 있다.
조성물 (x1-1-1) 이 함유하는 용매는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-1-1) 이 함유하는 용매에서, 보다 바람직한 것으로는, 예를 들어, 조성물 (x1-1-1) 중의 함유 성분을 보다 균일하게 혼합할 수 있는 점에서, 메틸에틸케톤 등을 들 수 있다.
조성물 (x1-1-1) 의 용매의 함유량은, 특별히 한정되지 않으며, 예를 들어, 용매 이외의 성분의 종류에 따라 적절히 선택하면 된다.
＜제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 의 제조 방법＞
제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 은, 이것을 구성하기 위한 각 성분을 배합함으로써 얻어진다.
각 성분의 배합시에 있어서의 첨가 순서는 특별히 한정되지 않고, 2 종 이상의 성분을 동시에 첨가해도 된다.
배합시에 각 성분을 혼합하는 방법은 특별히 한정되지 않고, 교반자 또는 교반 날개 등을 회전시켜 혼합하는 방법 ; 믹서를 사용하여 혼합하는 방법 ; 초음파를 가하여 혼합하는 방법 등, 공지된 방법에서 적절히 선택하면 된다.
각 성분의 첨가 및 혼합시의 온도 그리고 시간은, 각 배합 성분이 열화되지 않는 한 특별히 한정되지 않고, 적절히 조절하면 되는데, 온도는 15 ∼ 30 ℃ 인 것이 바람직하다.
＜제 1 에너지선 경화성 수지 필름 (x1-2)＞
제 1 에너지선 경화성 수지 필름 (x1-2) 를 경화시켜, 그 경화물인 제 1 경화 수지막 (r1) 을 형성할 때의 경화 조건은, 경화물이 충분히 그 기능을 발휘할 정도의 경화도가 되는 한, 특별히 한정되지 않고, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 종류, 상기 경화물의 용도 등에 따라, 적절히 선택하면 된다.
예를 들어, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 경화시에 있어서의 에너지선의 조도는, 180 ∼ 280 ㎽/㎠ 인 것이 바람직하다. 그리고, 상기 경화시에 있어서의 에너지선의 광량은, 450 ∼ 1000 mJ/㎠ 인 것이 바람직하다.
＜제 1 에너지선 경화성 수지 필름 형성용 조성물 (x1-2-1)＞
제 1 에너지선 경화성 수지 필름 형성용 조성물 (x1-2-1) 로는, 예를 들어, 에너지선 경화성 성분 (a) 와, 충전재와, 첨가제를 함유하는 제 1 에너지선 경화성 수지 필름 형성용 조성물 (x1-2-1) (본 명세서에 있어서는, 간단히「조성물 (x1-2-1)」이라고 칭하는 경우가 있다) 등을 들 수 있다.
(에너지선 경화성 성분 (a))
에너지선 경화성 성분 (a) 는, 에너지선의 조사에 의해 경화되는 성분이며, 제 1 에너지선 경화성 수지 필름 (x1-2) 에 조막성이나 가요성 등을 부여하기 위한 성분이기도 하다.
에너지선 경화성 성분 (a) 는, 미경화인 것이 바람직하고, 점착성을 갖는 것이 바람직하고, 미경화이고 또한 점착성을 갖는 것이 보다 바람직하다.
에너지선 경화성 성분 (a) 로는, 예를 들어, 에너지선 경화성기를 갖는, 중량 평균 분자량이 80,000 ∼ 2,000,000 인 중합체 (a1), 및 에너지선 경화성기를 갖는, 분자량이 100 ∼ 80,000 인 화합물 (a2) 를 들 수 있다. 상기 중합체 (a1) 은, 그 적어도 일부가 가교제에 의해 가교된 것이어도 되고, 가교되어 있지 않은 것이어도 된다.
· 에너지선 경화성기를 갖는, 중량 평균 분자량이 80,000 ∼ 2,000,000 인 중합체 (a1)
에너지선 경화성기를 갖는, 중량 평균 분자량이 80,000 ∼ 2,000,000 인 중합체 (a1) 로는, 예를 들어, 다른 화합물이 갖는 기와 반응 가능한 관능기를 갖는 아크릴 중합체 (a11) 과, 상기 관능기와 반응하는 기, 및 에너지선 경화성 이중 결합 등의 에너지선 경화성기를 갖는 에너지선 경화성 화합물 (a12) 가 중합되어 이루어지는 아크릴 수지 (a1-1) 을 들 수 있다.
다른 화합물이 갖는 기와 반응 가능한 상기 관능기로는, 예를 들어, 수산기, 카르복시기, 아미노기, 치환 아미노기 (아미노기의 1 개 또는 2 개의 수소 원자가 수소 원자 이외의 기로 치환되어 이루어지는 기), 에폭시기 등을 들 수 있다. 단, 반도체 웨이퍼나 반도체 칩 등의 회로의 부식을 방지한다는 점에서는, 상기 관능기는 카르복시기 이외의 기인 것이 바람직하다.
이것들 중에서도, 상기 관능기는, 수산기인 것이 바람직하다.
· 관능기를 갖는 아크릴 중합체 (a11)
상기 관능기를 갖는 아크릴 중합체 (a11) 로는, 예를 들어, 상기 관능기를 갖는 아크릴 모노머와, 상기 관능기를 갖지 않는 아크릴 모노머가 공중합되어 이루어지는 것을 들 수 있고, 이들 모노머 이외에, 추가로 아크릴 모노머 이외의 모노머 (비아크릴 모노머) 가 공중합된 것이어도 된다.
또, 상기 아크릴 중합체 (a11) 은, 랜덤 공중합체여도 되고, 블록 공중합체여도 된다.
상기 관능기를 갖는 아크릴 모노머로는, 예를 들어, 수산기 함유 모노머, 카르복시기 함유 모노머, 아미노기 함유 모노머, 치환 아미노기 함유 모노머, 에폭시기 함유 모노머 등을 들 수 있다.
상기 수산기 함유 모노머로는, 예를 들어, (메트)아크릴산하이드록시메틸, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 3-하이드록시프로필, (메트)아크릴산 2-하이드록시부틸, (메트)아크릴산 3-하이드록시부틸, (메트)아크릴산 4-하이드록시부틸 등의 (메트)아크릴산하이드록시알킬 ; 비닐알코올, 알릴알코올 등의 비 (非) (메트)아크릴 불포화 알코올 ((메트)아크릴로일 골격을 갖지 않는 불포화 알코올) 등을 들 수 있다.
상기 카르복시기 함유 모노머로는, 예를 들어, (메트)아크릴산, 크로톤산 등의 에틸렌성 불포화 모노카르복실산 (에틸렌성 불포화 결합을 갖는 모노카르복실산) ; 푸마르산, 이타콘산, 말레산, 시트라콘산 등의 에틸렌성 불포화 디카르복실산 (에틸렌성 불포화 결합을 갖는 디카르복실산) ; 상기 에틸렌성 불포화 디카르복실산의 무수물 ; 2-카르복시에틸메타크릴레이트 등의 (메트)아크릴산카르복시알킬에스테르 등을 들 수 있다.
상기 관능기를 갖는 아크릴 모노머는, 수산기 함유 모노머, 카르복시기 함유 모노머가 바람직하고, 수산기 함유 모노머가 보다 바람직하다.
상기 아크릴 중합체 (a11) 을 구성하는, 상기 관능기를 갖는 아크릴 모노머는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
상기 관능기를 갖지 않는 아크릴 모노머로는, 예를 들어, (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산 n-프로필, (메트)아크릴산이소프로필, (메트)아크릴산 n-부틸, (메트)아크릴산이소부틸, (메트)아크릴산 sec-부틸, (메트)아크릴산 tert-부틸, (메트)아크릴산펜틸, (메트)아크릴산헥실, (메트)아크릴산헵틸, (메트)아크릴산 2-에틸헥실, (메트)아크릴산이소옥틸, (메트)아크릴산 n-옥틸, (메트)아크릴산 n-노닐, (메트)아크릴산이소노닐, (메트)아크릴산데실, (메트)아크릴산운데실, (메트)아크릴산도데실 ((메트)아크릴산라우릴), (메트)아크릴산트리데실, (메트)아크릴산테트라데실 ((메트)아크릴산미리스틸), (메트)아크릴산펜타데실, (메트)아크릴산헥사데실 ((메트)아크릴산팔미틸), (메트)아크릴산헵타데실, (메트)아크릴산옥타데실 ((메트)아크릴산스테아릴) 등의, 알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ∼ 18 인 사슬형 구조인 (메트)아크릴산알킬에스테르 등을 들 수 있다.
상기 관능기를 갖지 않는 아크릴 모노머로는, 예를 들어, (메트)아크릴산메톡시메틸, (메트)아크릴산메톡시에틸, (메트)아크릴산에톡시메틸, (메트)아크릴산에톡시에틸 등의 알콕시알킬기 함유 (메트)아크릴산에스테르 ; (메트)아크릴산페닐 등의 (메트)아크릴산아릴에스테르 등을 포함하는, 방향족기를 갖는 (메트)아크릴산에스테르 ; 비가교성의 (메트)아크릴아미드 및 그 유도체 ; (메트)아크릴산 N,N-디메틸아미노에틸, (메트)아크릴산 N,N-디메틸아미노프로필 등의 비가교성의 3 급 아미노기를 갖는 (메트)아크릴산에스테르 등도 들 수 있다.
상기 아크릴 중합체 (a11) 을 구성하는, 상기 관능기를 갖지 않는 아크릴 모노머는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
상기 비아크릴 모노머로는, 예를 들어, 에틸렌, 노르보르넨 등의 올레핀 ; 아세트산비닐 ; 스티렌 등을 들 수 있다.
상기 아크릴 중합체 (a11) 을 구성하는 상기 비아크릴 모노머는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
상기 아크릴 중합체 (a11) 에 있어서, 이것을 구성하는 구성 단위의 전체량에 대한, 상기 관능기를 갖는 아크릴 모노머로부터 유도된 구성 단위의 양의 비율 (함유량) 은, 0.1 ∼ 50 질량％ 인 것이 바람직하고, 1 ∼ 40 질량％ 인 것이 보다 바람직하고, 3 ∼ 30 질량％ 인 것이 특히 바람직하다. 상기 비율이 이와 같은 범위임으로써, 상기 아크릴 중합체 (a11) 과 상기 에너지선 경화성 화합물 (a12) 의 공중합에 의해 얻어진 상기 아크릴 수지 (a1-1) 에 있어서, 에너지선 경화성기의 함유량은, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 경화물의 경화의 정도를 바람직한 범위로 용이하게 조절 가능해진다.
상기 아크릴 수지 (a1-1) 을 구성하는 상기 아크릴 중합체 (a11) 은, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-2-1) 에 있어서, 용매 이외의 성분의 총 함유량에 대한, 아크릴 수지 (a1-1) 의 함유량의 비율 (즉, 제 1 에너지선 경화성 수지 필름 (x1-2) 에 있어서의, 상기 필름의 총 질량에 대한, 아크릴 수지 (a1-1) 의 함유량의 비율) 은, 1 ∼ 40 질량％ 인 것이 바람직하고, 2 ∼ 30 질량％ 인 것이 보다 바람직하고, 3 ∼ 20 질량％ 인 것이 특히 바람직하다.
· 에너지선 경화성 화합물 (a12)
상기 에너지선 경화성 화합물 (a12) 는, 상기 아크릴 중합체 (a11) 이 갖는 관능기와 반응 가능한 기로서, 이소시아네이트기, 에폭시기 및 카르복시기로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 갖는 것이 바람직하고, 상기 기로서 이소시아네이트기를 갖는 것이 보다 바람직하다. 상기 에너지선 경화성 화합물 (a12) 는, 예를 들어, 상기 기로서 이소시아네이트기를 갖는 경우, 이 이소시아네이트기가, 상기 관능기로서 수산기를 갖는 아크릴 중합체 (a11) 의 이 수산기와 용이하게 반응한다.
상기 에너지선 경화성 화합물 (a12) 는, 1 분자 중에 상기 에너지선 경화성기를 1 ∼ 5 개 갖는 것이 바람직하고, 1 ∼ 2 개 갖는 것이 보다 바람직하다.
상기 에너지선 경화성 화합물 (a12) 로는, 예를 들어, 2-메타크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, 메타크릴로일이소시아네이트, 알릴이소시아네이트, 1,1-(비스아크릴로일옥시메틸)에틸이소시아네이트 ;
디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ;
디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 폴리올 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 등을 들 수 있다.
이것들 중에서도, 상기 에너지선 경화성 화합물 (a12) 는, 2-메타크릴로일옥시에틸이소시아네이트인 것이 바람직하다.
상기 아크릴 수지 (a1-1) 을 구성하는 상기 에너지선 경화성 화합물 (a12) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
상기 아크릴 수지 (a1-1) 에 있어서, 상기 아크릴 중합체 (a11) 에서 유래하는 상기 관능기의 함유량에 대한, 상기 에너지선 경화성 화합물 (a12) 에서 유래하는 에너지선 경화성기의 함유량의 비율은, 20 ∼ 120 몰％ 인 것이 바람직하고, 35 ∼ 100 몰％ 인 것이 보다 바람직하고, 50 ∼ 100 몰％ 인 것이 특히 바람직하다. 상기 함유량의 비율이 이와 같은 범위임으로써, 에너지선 경화성 수지 필름 (x1-2) 의 경화물의 접착력이 보다 커진다. 또한, 상기 에너지선 경화성 화합물 (a12) 가 1 관능 (상기 기를 1 분자 중에 1 개 갖는) 화합물인 경우에는, 상기 함유량의 비율의 상한값은 100 몰％ 가 되지만, 상기 에너지선 경화성 화합물 (a12) 가 다관능 (상기 기를 1 분자 중에 2 개 이상 갖는) 화합물인 경우에는, 상기 함유량의 비율의 상한값은 100 몰％ 를 초과하는 경우가 있다.
상기 중합체 (a1) 의 중량 평균 분자량 (Mw) 은, 100,000 ∼ 2,000,000 인 것이 바람직하고, 300,000 ∼ 1,500,000 인 것이 보다 바람직하다.
상기 중합체 (a1) 이, 그 적어도 일부가 가교제에 의해 가교된 것인 경우, 상기 중합체 (a1) 은, 상기 아크릴 중합체 (a11) 을 구성하는 것으로서 설명한, 상기 서술한 모노머의 어느 것에도 해당하지 않고, 또한 가교제와 반응하는 기를 갖는 모노머가 중합되어, 상기 가교제와 반응하는 기에 있어서 가교된 것이어도 되고, 상기 에너지선 경화성 화합물 (a12) 에서 유래하는, 상기 관능기와 반응하는 기에 있어서, 가교된 것이어도 된다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 가 함유하는 상기 중합체 (a1) 은, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
에너지선 경화성기를 갖는, 분자량이 100 ∼ 80,000 인 화합물 (a2)
에너지선 경화성기를 갖는, 분자량이 100 ∼ 80,000 인 화합물 (a2) 중의 상기 에너지선 경화성기로는, 에너지선 경화성 이중 결합을 포함하는 기를 들 수 있고, 바람직한 것으로는, (메트)아크릴로일기, 비닐기 등을 들 수 있다.
상기 화합물 (a2) 는, 상기 조건을 만족하는 것이면, 특별히 한정되지 않지만, 에너지선 경화성기를 갖는 저분자량 화합물, 에너지선 경화성기를 갖는 에폭시 수지, 에너지선 경화성기를 갖는 페놀 수지 등을 들 수 있다.
상기 화합물 (a2) 중, 에너지선 경화성기를 갖는 저분자량 화합물로는, 예를 들어, 다관능의 모노머 또는 올리고머 등을 들 수 있고, (메트)아크릴로일기를 갖는 아크릴레이트계 화합물이 바람직하다.
상기 아크릴레이트계 화합물로는, 예를 들어, 2-하이드록시-3-(메트)아크릴로일옥시프로필메타크릴레이트, 폴리에틸렌글리콜디(메트)아크릴레이트, 프로폭시화에톡시화 비스페놀 A 디(메트)아크릴레이트, 2,2-비스[4-((메트)아크릴옥시폴리에톡시)페닐]프로판, 에톡시화 비스페놀 A 디(메트)아크릴레이트, 2,2-비스[4-((메트)아크릴옥시디에톡시)페닐]프로판, 9,9-비스[4-(2-(메트)아크릴로일옥시에톡시)페닐]플루오렌, 2,2-비스[4-((메트)아크릴옥시폴리프로폭시)페닐]프로판, 트리시클로데칸디메탄올디(메트)아크릴레이트, 1,10-데칸디올디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트, 1,9-노난디올디(메트)아크릴레이트, 디프로필렌글리콜디(메트)아크릴레이트, 트리프로필렌글리콜디(메트)아크릴레이트, 폴리프로필렌글리콜디(메트)아크릴레이트, 폴리테트라메틸렌글리콜디(메트)아크릴레이트, 에틸렌글리콜디(메트)아크릴레이트, 디에틸렌글리콜디(메트)아크릴레이트, 트리에틸렌글리콜디(메트)아크릴레이트, 2,2-비스[4-((메트)아크릴옥시에톡시)페닐]프로판, 네오펜틸글리콜디(메트)아크릴레이트, 에톡시화폴리프로필렌글리콜디(메트)아크릴레이트, 2-하이드록시-1,3-디(메트)아크릴옥시프로판 등의 2 관능 (메트)아크릴레이트 ;
트리스(2-(메트)아크릴옥시에틸)이소시아누레이트, ε-카프로락톤 변성 트리스-(2-(메트)아크릴옥시에틸)이소시아누레이트, 에톡시화글리세린트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 디트리메틸올프로판테트라(메트)아크릴레이트, 에톡시화펜타에리트리톨테트라(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨폴리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트 등의 다관능 (메트)아크릴레이트 ;
우레탄(메트)아크릴레이트 올리고머 등의 다관능 (메트)아크릴레이트 올리고머 등을 들 수 있다.
상기 화합물 (a2) 중, 에너지선 경화성기를 갖는 에폭시 수지, 에너지선 경화성기를 갖는 페놀 수지로는, 예를 들어,「일본 공개특허공보 2013-194102호」의 단락 0043 등에 기재되어 있는 것을 사용할 수 있다. 이와 같은 수지는, 후술하는 열 경화성 성분을 구성하는 수지에도 해당하지만, 본 발명에 있어서는 상기 화합물 (a2) 로서 취급한다.
상기 화합물 (a2) 의 중량 평균 분자량은, 100 ∼ 30,000 인 것이 바람직하고, 300 ∼ 10,000 인 것이 보다 바람직하다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 가 함유하는 상기 화합물 (a2) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
(에너지선 경화성기를 갖지 않는 중합체 (b))
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 는, 상기 에너지선 경화성 성분 (a) 로서 상기 화합물 (a2) 를 함유하는 경우, 추가로 에너지선 경화성기를 갖지 않는 중합체 (b) 도 함유하는 것이 바람직하다.
상기 중합체 (b) 는, 그 적어도 일부가 가교제에 의해 가교된 것이어도 되고, 가교되어 있지 않은 것이어도 된다.
에너지선 경화성기를 갖지 않는 중합체 (b) 로는, 예를 들어, 아크릴 중합체, 페녹시 수지, 우레탄 수지, 폴리에스테르, 고무계 수지, 아크릴우레탄 수지 등을 들 수 있다.
이것들 중에서도, 상기 중합체 (b) 는, 아크릴 중합체 (이하,「아크릴 중합체 (b-1)」이라고 약기하는 경우가 있다) 인 것이 바람직하다.
아크릴 중합체 (b-1) 은, 공지된 것이어도 되며, 예를 들어, 1 종의 아크릴 모노머의 단독 중합체여도 되고, 2 종 이상의 아크릴 모노머의 공중합체여도 되고, 1 종 또는 2 종 이상의 아크릴 모노머와, 1 종 또는 2 종 이상의 아크릴 모노머 이외의 모노머 (비아크릴 모노머) 의 공중합체여도 된다.
아크릴 중합체 (b-1) 을 구성하는 상기 아크릴 모노머로는, 예를 들어, (메트)아크릴산알킬에스테르, 고리형 골격을 갖는 (메트)아크릴산에스테르, 글리시딜기 함유 (메트)아크릴산에스테르, 수산기 함유 (메트)아크릴산에스테르, 치환 아미노기 함유 (메트)아크릴산에스테르 등을 들 수 있다. 여기서,「치환 아미노기」란, 앞서 설명한 바와 같다.
상기 (메트)아크릴산알킬에스테르로는, 예를 들어, 앞서 설명한, 아크릴 중합체 (a11) 을 구성하는, 상기 관능기를 갖지 않는 아크릴 모노머 (알킬에스테르를 구성하는 알킬기가, 탄소수가 1 ∼ 18 인 사슬형 구조인, (메트)아크릴산알킬에스테르 등) 와 동일한 것을 들 수 있다.
상기 고리형 골격을 갖는 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산이소보르닐, (메트)아크릴산디시클로펜타닐 등의 (메트)아크릴산시클로알킬에스테르 ;
(메트)아크릴산벤질 등의 (메트)아크릴산아르알킬에스테르 ;
(메트)아크릴산디시클로펜테닐에스테르 등의 (메트)아크릴산시클로알케닐에스테르 ;
(메트)아크릴산디시클로펜테닐옥시에틸에스테르 등의 (메트)아크릴산시클로알케닐옥시알킬에스테르 등을 들 수 있다.
상기 글리시딜기 함유 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산글리시딜 등을 들 수 있다.
상기 수산기 함유 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산하이드록시메틸, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 3-하이드록시프로필, (메트)아크릴산 2-하이드록시부틸, (메트)아크릴산 3-하이드록시부틸, (메트)아크릴산 4-하이드록시부틸 등을 들 수 있다.
상기 치환 아미노기 함유 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산 N-메틸아미노에틸 등을 들 수 있다.
아크릴 중합체 (b-1) 을 구성하는 상기 비아크릴 모노머로는, 예를 들어, 에틸렌, 노르보르넨 등의 올레핀 ; 아세트산비닐 ; 스티렌 등을 들 수 있다.
적어도 일부가 가교제에 의해 가교된, 상기 에너지선 경화성기를 갖지 않는 중합체 (b) 로는, 예를 들어, 상기 중합체 (b) 중의 반응성 관능기가 가교제와 반응한 것을 들 수 있다.
상기 반응성 관능기는, 가교제의 종류 등에 따라 적절히 선택하면 되고, 특별히 한정되지 않는다. 예를 들어, 가교제가 폴리이소시아네이트 화합물인 경우에는, 상기 반응성 관능기로는, 수산기, 카르복시기, 아미노기 등을 들 수 있고, 이것들 중에서도, 이소시아네이트기와의 반응성이 높은 수산기가 바람직하다. 또, 가교제가 에폭시계 화합물인 경우에는, 상기 반응성 관능기로는, 카르복시기, 아미노기, 아미드기 등을 들 수 있고, 이것들 중에서도 에폭시기와의 반응성이 높은 카르복시기가 바람직하다. 단, 반도체 웨이퍼나 반도체 칩의 회로의 부식을 방지한다는 점에서는, 상기 반응성 관능기는 카르복시기 이외의 기인 것이 바람직하다.
상기 반응성 관능기를 갖는, 에너지선 경화성기를 갖지 않는 중합체 (b) 로는, 예를 들어, 적어도 상기 반응성 관능기를 갖는 모노머를 중합시켜 얻어진 것을 들 수 있다. 아크릴 중합체 (b-1) 의 경우이면, 이것을 구성하는 모노머로서 예시한, 상기 아크릴 모노머 및 비아크릴 모노머 중 어느 일방 또는 양방으로서, 상기 반응성 관능기를 갖는 것을 사용하면 된다. 반응성 관능기로서 수산기를 갖는 상기 중합체 (b) 로는, 예를 들어, 수산기 함유 (메트)아크릴산에스테르를 중합시켜 얻어진 것을 들 수 있고, 이것 이외에도, 앞서 예시한 상기 아크릴 모노머 또는 비아크릴 모노머에 있어서, 1 개 또는 2 개 이상의 수소 원자가 상기 반응성 관능기로 치환되어 이루어지는 모노머를 중합시켜 얻어진 것을 들 수 있다.
반응성 관능기를 갖는 상기 중합체 (b) 에 있어서, 이것을 구성하는 구성 단위의 전체량에 대한, 반응성 관능기를 갖는 모노머로부터 유도된 구성 단위의 양의 비율 (함유량) 은, 1 ∼ 20 질량％ 인 것이 바람직하고, 2 ∼ 10 질량％ 인 것이 보다 바람직하다. 상기 비율이 이와 같은 범위임으로써, 상기 중합체 (b) 에 있어서, 가교의 정도가 보다 바람직한 범위가 된다.
에너지선 경화성기를 갖지 않는 중합체 (b) 의 중량 평균 분자량 (Mw) 은, 조성물 (IV) 의 조막성이 보다 양호해지는 점에서, 10,000 ∼ 2,000,000 인 것이 바람직하고, 100,000 ∼ 1,500,000 인 것이 보다 바람직하다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 가 함유하는, 에너지선 경화성기를 갖지 않는 중합체 (b) 는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-2-1) 로는, 상기 중합체 (a1) 및 상기 화합물 (a2) 중 어느 일방 또는 양방을 함유하는 것을 들 수 있다. 그리고, 조성물 (x1-2-1) 은, 상기 화합물 (a2) 를 함유하는 경우, 추가로 에너지선 경화성기를 갖지 않는 중합체 (b) 도 함유하는 것이 바람직하고, 이 경우, 추가로 상기 중합체 (a1) 을 함유하는 것도 바람직하다. 또, 조성물 (x1-2-1) 은, 상기 화합물 (a2) 를 함유하지 않고, 상기 중합체 (a1), 및 에너지선 경화성기를 갖지 않는 중합체 (b) 를 함께 함유하고 있어도 된다.
조성물 (x1-2-1) 이, 상기 중합체 (a1), 상기 화합물 (a2) 및 에너지선 경화성기를 갖지 않는 중합체 (b) 를 함유하는 경우, 조성물 (x1-2-1) 에 있어서, 상기 화합물 (a2) 의 함유량은, 상기 중합체 (a1) 및 에너지선 경화성기를 갖지 않는 중합체 (b) 의 총 함유량 100 질량부에 대하여, 10 ∼ 400 질량부인 것이 바람직하고, 30 ∼ 350 질량부인 것이 보다 바람직하다.
조성물 (x1-2-1) 에 있어서, 용매 이외의 성분의 총 함유량에 대한, 상기 에너지선 경화성 성분 (a) 및 에너지선 경화성기를 갖지 않는 중합체 (b) 의 합계 함유량의 비율 (즉, 제 1 에너지선 경화성 수지 필름 (x1-2) 에 있어서의, 상기 필름의 총 질량에 대한, 상기 에너지선 경화성 성분 (a) 및 에너지선 경화성기를 갖지 않는 중합체 (b) 의 합계 함유량의 비율) 은, 5 ∼ 90 질량％ 인 것이 바람직하고, 10 ∼ 80 질량％ 인 것이 보다 바람직하고, 20 ∼ 70 질량％ 인 것이 특히 바람직하다. 상기 비율이 이와 같은 범위임으로써, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 에너지선 경화성이 보다 양호해진다.
(충전재)
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 중의 충전재의 양을 조절함으로써, 상기 X 값을 보다 용이하게 조절할 수 있다. 또, 조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 중의 충전재의 양을 조절함으로써, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 경화물의 열팽창 계수를 보다 용이하게 조절할 수 있으며, 예를 들어, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 경화물의 열팽창 계수를 보호막의 형성 대상물에 대하여 최적화함으로써, 제 1 에너지선 경화성 수지 필름 (x1-2) 를 사용하여 얻어진 패키지의 신뢰성이 보다 향상된다. 또, 충전재를 함유하는 제 1 에너지선 경화성 수지 필름 (x1-2) 를 사용함으로써, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 경화물의 흡습률을 저감시키거나, 방열성을 향상시키거나 할 수도 있다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 가 함유하는 상기 충전재는, 앞서 설명한 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 이 함유하는 충전재 (D) 와 동일하다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 의 충전재의 함유의 양태는, 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 의 충전재 (D) 의 함유의 양태와 동일해도 된다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 가 함유하는 충전재는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-2-1) 에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 충전재의 함유량의 비율 (즉, 제 1 에너지선 경화성 수지 필름 (x1-2) 에 있어서의, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 총 질량에 대한, 충전재의 함유량의 비율) 은, 예를 들어, 5 ∼ 45 질량％ 여도 된다. 상기 비율이 이와 같은 범위임으로써, 반도체 칩 제조용 웨이퍼의 범프 형성면에 제 1 에너지선 경화성 수지 필름 (x1-2) 를 첩부하였을 때에, 범프의 상부에서의 제 1 에너지선 경화성 수지 필름 (x1-2) 의 잔존을 억제하는 효과, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 비어져나옴을 억제하는 효과, 범프 형성면 상에서의 제 1 에너지선 경화성 수지 필름 (x1-2) 및 그 경화물의 크레이터링을 억제하는 효과, 그리고 홈부에 대한 제 1 에너지선 경화성 수지 필름 (x1-2) 의 매립성의 향상 효과가 보다 높아짐과 함께, 상기 열팽창 계수를 더욱 용이하게 조절할 수 있다.
(첨가제)
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 중의 첨가제의 종류 또는 양을 조절함으로써, 상기 X 값을 보다 용이하게 조절할 수 있다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 가 함유하는 상기 첨가제는, 앞서 설명한 조성물 (x1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 가 함유하는 첨가제 (I) 와 동일하다.
예를 들어, 상기 X 값을 보다 용이하게 조절할 수 있는 점에서 바람직한 첨가제로는, 레올로지 컨트롤제, 계면 활성제, 실리콘 오일 등을 들 수 있다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 의 첨가제의 함유의 양태는, 조성물 (X1-1-1) 및 제 1 열 경화성 수지 필름 (x1-1) 의 첨가제 (I) 의 함유의 양태와 동일해도 된다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 가 함유하는 첨가제는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 의 첨가제의 함유량은, 특별히 한정되지 않고, 그 종류나 목적에 따라, 적절히 조절할 수 있다.
예를 들어, 상기 X 값의 조절이 목적인 경우에는, 조성물 (x1-2-1) 에 있어서, 용매 이외의 모든 성분의 총 함유량에 대한 첨가제의 함유량의 비율 (즉, 제 1 에너지선 경화성 수지 필름 (x1-2) 에 있어서의, 제 1 에너지선 경화성 수지 필름 (x1-2) 의 총 질량에 대한, 첨가제의 함유량의 비율) 은, 예를 들어, 0.5 ∼ 10 질량％ 여도 된다.
(다른 성분)
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 는, 본 발명의 효과를 저해하지 않는 범위 내에 있어서, 에너지선 경화성 성분 (a) 와, 상기 충전재와, 상기 첨가제의 어느 것에도 해당하지 않는, 다른 성분을 함유하고 있어도 된다.
상기 다른 성분으로는, 예를 들어, 열 경화성 성분, 광 중합 개시제, 커플링제, 가교제 등을 들 수 있다. 예를 들어, 상기 에너지선 경화성 성분 (a) 및 열 경화성 성분을 함유하는 조성물 (x1-2-1) 을 사용함으로써, 제 1 에너지선 경화성 수지 필름 (x1-2) 는, 그 가열에 의해 피착체에 대한 접착력이 향상되고, 이 제 1 에너지선 경화성 수지 필름 (x1-2) 의 경화물의 강도도 향상된다.
조성물 (x1-2-1) 에 있어서의 상기 열 경화성 성분, 광 중합 개시제, 커플링제, 및 가교제로는, 각각 조성물 (x1-1-1) 에 있어서의 열 경화성 성분 (B), 광 중합 개시제, 커플링제 (E), 및 가교제 (F) 와 동일한 것을 들 수 있다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 가 함유하는 상기 다른 성분은, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-2-1) 및 제 1 에너지선 경화성 수지 필름 (x1-2) 의 상기 다른 성분의 함유량은, 특별히 한정되지 않고, 목적에 따라 적절히 선택하면 된다.
(용매)
조성물 (x1-2-1) 은, 추가로 용매를 함유하는 것이 바람직하다. 용매를 함유하는 조성물 (x1-2-1) 은, 취급성이 양호해진다.
조성물 (x1-2-1) 이 함유하는 용매로는, 예를 들어, 앞서 설명한 조성물 (x1-1-1) 이 함유하는 용매와 동일한 것을 들 수 있다.
조성물 (x1-2-1) 이 함유하는 용매는, 1 종만이어도 되고, 2 종 이상이어도 되며, 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
조성물 (x1-2-1) 의 용매의 함유량은, 특별히 한정되지 않으며, 예를 들어, 용매 이외의 성분의 종류에 따라 적절히 선택하면 된다.
＜제 1 에너지선 경화성 보호막 형성용 조성물 (x1-2-1) 의 제조 방법＞
제 1 에너지선 경화성 수지 필름 형성용 조성물 (x1-2-1) 은, 이것을 구성하기 위한 각 성분을 배합함으로써 얻어진다.
제 1 에너지선 경화성 수지 필름 형성용 조성물 (x1-2-1) 은, 예를 들어, 배합 성분의 종류가 상이한 점을 제외하면, 앞서 설명한 제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 의 경우와 동일한 방법으로 제조할 수 있다.
[제 1 복합 시트 (α1)]
제 1 경화성 수지 필름 (x1) 은, 이미 서술한 바와 같이, 제 1 지지 시트 (Y1) 와 적층함으로써, 제 1 복합 시트 (α1) 를 구성할 수 있다.
또한, 이하의 설명에서는,「제 1 경화성 수지 필름 (x1)」을, 간단히「제 1 경화성 수지 (x1)」라고도 한다.
제 1 복합 시트 (α1) 의 구성예를 도 3 에 나타낸다.
제 1 복합 시트 (α1) 는, 도 3 에 나타내는 제 1 복합 시트 (α1) 와 같이, 제 1 지지 시트 (Y1) 의 일방의 면에 제 1 경화성 수지 (x1) 의 층 (X1) 이 구비되어 있다. 제 1 지지 시트 (Y1) 의 일방의 면에 제 1 경화성 수지 (x1) 의 층 (X1) 이 구비됨으로써, 제품 패키지로서 제 1 경화성 수지 (x1) 의 층 (X1) 을 운반하거나, 공정 내에 있어서 제 1 경화성 수지 (x1) 의 층 (X1) 을 반송하거나 할 때에, 제 1 경화성 수지 (x1) 의 층 (X1) 이 안정적으로 지지·보호된다.
또, 제 1 복합 시트 (α1) 의 구체적인 구성예를 도 4 ∼ 도 6 에 나타낸다.
제 1 복합 시트 (α1) 는, 도 4 에 나타내는 제 1 복합 시트 (α1a) 와 같이, 제 1 지지 시트 (Y1) 는 기재 (51) 이고, 기재 (51) 의 일방의 면에 제 1 경화성 수지 (x1) 의 층 (X1) 이 구비되어 있다.
또, 제 1 복합 시트 (α1) 는, 도 5 에 나타내는 제 1 복합 시트 (α1b) 와 같이, 제 1 지지 시트 (Y1) 는 기재 (51) 와 점착제층 (61) 을 적층한 점착 시트이고, 당해 점착 시트의 점착제층 (61) 과 제 1 경화성 수지 (x1) 의 층 (X1) 이 첩합되어 있어도 된다.
또한, 제 1 복합 시트 (α1) 는, 도 6 에 나타내는 제 1 복합 시트 (α1c) 와 같이, 제 1 지지 시트 (Y1) 는 기재 (51) 와 중간층 (71) 과 점착제층 (61) 을 이 순서로 적층한 점착 시트이고, 당해 점착 시트의 점착제층 (61) 과 제 1 경화성 수지 (x1) 의 층 (X1) 이 첩합되어 있어도 된다. 기재 (51) 와 중간층 (71) 과 점착제층 (61) 을 이 순서로 적층한 점착 시트는, 백 그라인드 테이프로서 바람직하게 사용할 수 있다. 즉, 도 6 에 나타내는 제 1 복합 시트 (α1c) 는, 제 1 지지 시트 (Y1) 로서 백 그라인드 테이프를 갖기 때문에, 제 1 복합 시트 (α1c) 의 제 1 경화성 수지 (x1) 의 층 (X1) 과 반도체 칩 제조용 웨이퍼의 범프 형성면을 첩합한 후, 반도체 칩 제조용 웨이퍼의 이면을 연삭하여 박화 처리할 때에 바람직하게 사용할 수 있다.
이하, 제 1 복합 시트 (α1) 에 사용되는 제 1 경화성 수지 (x1) 및, 제 1 지지 시트 (Y1) 에 대해 설명한다.
＜제 1 지지 시트 (Y1)＞
제 1 지지 시트 (Y1) 는, 제 1 경화성 수지 (x1) 를 지지하기 위한 지지체로서 기능한다.
제 1 지지 시트 (Y1) 는, 도 4 에 나타내는 바와 같이, 기재 (51) 만으로 구성되어 있어도 되고, 도 5 에 나타내는 바와 같이, 기재 (51) 와 점착제층 (61) 의 적층체여도 되고, 도 6 에 나타내는 바와 같이, 기재 (51) 와 중간층 (71) 과 점착제층 (61) 이 이 순서로 적층된 적층체여도 된다. 기재 (51) 와 중간층 (71) 과 점착제층 (61) 이 이 순서로 적층된 적층체는, 백 그라인드 시트 (b-BG) 로서의 사용에 바람직하다.
이하, 제 1 지지 시트 (Y1) 가 갖는 기재, 제 1 지지 시트 (Y1) 가 갖고 있어도 되는 점착제층 및 중간층에 대해 설명한다.
(기재)
기재는, 시트상 또는 필름상의 것이며, 그 구성 재료로는, 예를 들어, 이하의 각종 수지를 들 수 있다.
기재를 구성하는 수지로는, 예를 들어, 저밀도 폴리에틸렌 (LDPE), 직사슬 저밀도 폴리에틸렌 (LLDPE), 고밀도 폴리에틸렌 (HDPE) 등의 폴리에틸렌 ; 폴리프로필렌, 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 노르보르넨 수지 등의 폴리에틸렌 이외의 폴리올레핀 ; 에틸렌-아세트산비닐 공중합체, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 공중합체, 에틸렌-노르보르넨 공중합체 등의 에틸렌계 공중합체 (모노머로서 에틸렌을 사용하여 얻어진 공중합체) ; 폴리염화비닐, 염화비닐 공중합체 등의 염화비닐계 수지 (모노머로서 염화비닐을 사용하여 얻어진 수지) ; 폴리스티렌 ; 폴리시클로올레핀 ; 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌이소프탈레이트, 폴리에틸렌-2,6-나프탈렌디카르복실레이트, 모든 구성 단위가 방향족 고리형기를 갖는 전체 방향족 폴리에스테르 등의 폴리에스테르 ; 2 종 이상의 상기 폴리에스테르의 공중합체 ; 폴리(메트)아크릴산에스테르 ; 폴리우레탄 ; 폴리우레탄아크릴레이트 ; 폴리이미드 ; 폴리아미드 ; 폴리카보네이트 ; 불소 수지 ; 폴리아세탈 ; 변성 폴리페닐렌옥사이드 ; 폴리페닐렌술파이드 ; 폴리술폰 ; 폴리에테르케톤 등을 들 수 있다.
또, 기재를 구성하는 수지로는, 예를 들어, 상기 폴리에스테르와 그 이외의 수지의 혼합물 등의 폴리머 얼로이도 들 수 있다. 상기 폴리에스테르와 그 이외의 수지의 폴리머 얼로이는, 폴리에스테르 이외의 수지의 양이 비교적 소량인 것이 바람직하다.
또, 기재를 구성하는 수지로는, 예를 들어, 여기까지 예시한 상기 수지 중 1 종 또는 2 종 이상이 가교된 가교 수지 ; 여기까지 예시한 상기 수지 중 1 종 또는 2 종 이상을 사용한 아이오노머 등의 변성 수지도 들 수 있다.
기재를 구성하는 수지는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 기재를 구성하는 수지가 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
기재는 1 층 (단층) 만이어도 되고, 2 층 이상의 복수 층이어도 된다. 기재가 복수 층인 경우, 이들 복수 층은, 서로 동일해도 되고 상이해도 되며, 이들 복수 층의 조합은 특별히 한정되지 않는다.
기재의 두께는, 5 ㎛ ∼ 1,000 ㎛ 인 것이 바람직하고, 10 ㎛ ∼ 500 ㎛ 인 것이 보다 바람직하고, 15 ㎛ ∼ 300 ㎛ 인 것이 더욱 바람직하고, 20 ㎛ ∼ 150 ㎛ 인 것이 보다 더 바람직하다.
여기서,「기재의 두께」란, 기재 전체의 두께를 의미하며, 예를 들어, 복수 층으로 이루어지는 기재의 두께란, 기재를 구성하는 모든 층의 합계의 두께를 의미한다.
기재는, 두께의 정밀도가 높은 것, 즉, 부위에 상관없이 두께의 편차가 억제된 것이 바람직하다. 상기 서술한 구성 재료 중, 이와 같은, 기재를 구성하는 것에 사용 가능한 두께의 정밀도가 높은 재료로는, 예를 들어, 폴리에틸렌, 폴리에틸렌 이외의 폴리올레핀, 폴리에틸렌테레프탈레이트, 에틸렌-아세트산비닐 공중합체 등을 들 수 있다.
기재는, 상기 수지 등의 주된 구성 재료 이외에, 충전재, 착색제, 대전 방지제, 산화 방지제, 유기 활제, 촉매, 연화제 (가소제) 등의 공지된 각종 첨가제를 함유하고 있어도 된다.
기재는, 투명해도 되고, 불투명해도 되고, 목적에 따라 착색되어 있어도 되고, 혹은, 다른 층이 증착되어 있어도 된다. 또, 제 1 경화성 수지 필름 (x1) 이 제 1 에너지선 경화성 수지 필름 (x1-2) 인 경우, 및 점착제층이 에너지선 경화성의 점착제층인 경우, 기재는 에너지선을 투과시키는 것인 것이 바람직하다.
기재는, 공지된 방법으로 제조할 수 있다. 예를 들어, 수지를 함유하는 기재는, 상기 수지를 함유하는 수지 조성물을 성형함으로써 제조할 수 있다.
(점착제층)
점착제층은, 시트상 또는 필름상이며, 점착제를 함유한다.
점착제로는, 예를 들어, 아크릴계 수지 ((메트)아크릴로일기를 갖는 수지로 이루어지는 점착제), 우레탄계 수지 (우레탄 결합을 갖는 수지로 이루어지는 점착제), 고무계 수지 (고무 구조를 갖는 수지로 이루어지는 점착제), 실리콘계 수지 (실록산 결합을 갖는 수지로 이루어지는 점착제), 에폭시계 수지 (에폭시기를 갖는 수지로 이루어지는 점착제), 폴리비닐에테르, 폴리카보네이트 등의 점착성 수지를 들 수 있다. 이것들 중에서도, 아크릴계 수지가 바람직하다.
또한, 본 발명에 있어서,「점착성 수지」란, 점착성을 갖는 수지와, 접착성을 갖는 수지의 양방을 포함하는 개념이며, 예를 들어, 수지 자체가 점착성을 갖는 것 뿐만 아니라, 첨가제 등의 다른 성분과의 병용에 의해 점착성을 나타내는 수지나, 열 또는 물 등의 트리거의 존재에 의해 접착성을 나타내는 수지 등도 포함한다.
점착제층은 1 층 (단층) 만이어도 되고, 2 층 이상의 복수 층이어도 된다. 점착제층이 복수 층인 경우, 이들 복수 층은, 서로 동일해도 되고 상이해도 되며, 이들 복수 층의 조합은 특별히 한정되지 않는다.
점착제층의 두께는 1 ㎛ ∼ 1000 ㎛ 인 것이 바람직하고, 5 ㎛ ∼ 500 ㎛ 인 것이 보다 바람직하고, 10 ㎛ ∼ 100 ㎛ 인 것이 더욱 바람직하다. 여기서,「점착제층의 두께」란, 점착제층 전체의 두께를 의미하며, 예를 들어, 복수 층으로 이루어지는 점착제층의 두께란, 점착제층을 구성하는 모든 층의 합계의 두께를 의미한다.
점착제층은, 에너지선 경화성 점착제를 사용하여 형성된 것이어도 되고, 비에너지선 경화성 점착제를 사용하여 형성된 것이어도 된다. 에너지선 경화성의 점착제를 사용하여 형성된 점착제층은, 경화 전 및 경화 후에서의 물성을 용이하게 조절할 수 있다.
(중간층)
중간층은, 시트상 또는 필름상이며, 그 구성 재료는 목적에 따라 적절히 선택하면 되고, 특별히 한정되지 않는다. 예를 들어, 반도체 표면을 덮는 보호막에, 반도체 표면에 존재하는 범프의 형상이 반영됨으로써, 보호막이 변형되어 버리는 것을 억제하는 것을 목적으로 하는 경우, 중간층의 바람직한 구성 재료로는, 요철 추종성이 높고, 중간층의 첩부성이 보다 향상되는 점에서, 우레탄(메트)아크릴레이트 등을 들 수 있다.
중간층은 1 층 (단층) 만이어도 되고, 2 층 이상의 복수 층이어도 된다. 중간층이 복수 층인 경우, 이들 복수 층은, 서로 동일해도 되고 상이해도 되며, 이들 복수 층의 조합은 특별히 한정되지 않는다.
중간층의 두께는, 보호 대상이 되는 반도체 표면의 범프의 높이에 따라 적절히 조절할 수 있지만, 비교적 높이가 높은 범프의 영향도 용이하게 흡수할 수 있는 점에서, 50 ㎛ ∼ 600 ㎛ 인 것이 바람직하고, 70 ㎛ ∼ 500 ㎛ 인 것이 보다 바람직하고, 80 ㎛ ∼ 400 ㎛ 인 것이 더욱 바람직하다. 여기서,「중간층의 두께」란, 중간층 전체의 두께를 의미하며, 예를 들어, 복수 층으로 이루어지는 중간층의 두께란, 중간층을 구성하는 모든 층의 합계의 두께를 의미한다.
다음으로, 제 1 복합 시트 (α1) 의 제조 방법에 대해 설명한다.
[제 1 복합 시트 (α1) 의 제조 방법]
제 1 복합 시트 (α1) 는, 상기 각 층을 대응하는 위치 관계가 되도록 순차적으로 적층함으로써 제조할 수 있다.
예를 들어, 제 1 지지 시트 (Y1) 를 제조할 때에, 기재 상에 점착제층 또는 중간층을 적층하는 경우에는, 기재 상에 점착제 조성물 또는 중간층 형성용 조성물을 도공하고, 필요에 따라 건조시키거나, 또는 에너지선을 조사함으로써, 점착제층 또는 중간층을 적층할 수 있다.
도공 방법으로는, 예를 들어, 스핀 코트법, 스프레이 코트법, 바 코트법, 나이프 코트법, 롤 코트법, 롤 나이프 코트법, 블레이드 코트법, 다이 코트법, 그라비어 코트법 등을 들 수 있다.
한편, 예를 들어, 기재 상에 적층이 완료된 점착제층 상에, 추가로 제 1 경화성 수지 필름 (x1) 을 적층하는 경우에는, 점착제층 상에 제 1 열 경화성 수지 조성물 (x1-1-1) 또는 제 1 에너지선 경화성 수지 조성물 (x1-2-1) 을 도공하여, 제 1 경화성 수지 (x1) 의 층 (X1) 을 직접 형성하는 것이 가능하다.
동일하게, 기재 상에 적층이 완료된 중간층 상에, 추가로 점착제층을 적층하는 경우에는, 중간층 상에 점착제 조성물을 도공하여, 점착제층을 직접 형성하는 것이 가능하다.
이와 같이, 어느 조성물을 사용하여, 연속하는 2 층의 적층 구조를 형성하는 경우에는, 상기 조성물로 형성된 층 상에, 추가로 조성물을 도공하여 새로 층을 형성하는 것이 가능하다. 단, 이들 2 층 중 나중에 적층하는 층은, 다른 박리 필름 상에 상기 조성물을 사용하여 미리 형성해 두고, 이 형성이 완료된 층의 상기 박리 필름과 접촉하고 있는 측과는 반대측의 노출면을, 이미 형성이 완료된 나머지의 층의 노출면과 첩합함으로써, 연속하는 2 층의 적층 구조를 형성하는 것이 바람직하다. 이 때, 상기 조성물은, 박리 필름의 박리 처리면에 도공하는 것이 바람직하다. 박리 필름은, 적층 구조의 형성 후, 필요에 따라 제거하면 된다.
＜제 2 경화성 수지 필름 (x2)＞
본 발명의 키트는, 제 2 경화성 수지 필름 (x2) 을 포함한다.
제 2 경화성 수지 필름 (x2) 은, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면과는 반대측의 면 (이면) 에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위해 사용된다.
제 2 경화성 수지 필름 (x2) (이하, 간단히「제 2 경화성 수지 (x2)」라고도 한다) 은, 반도체 칩의 이면 보호막을 형성하기 위해 사용되는 일반적인 경화성 수지 필름을 적절히 사용할 수 있으며, 예를 들어, 상기 제 1 경화성 수지 필름 (x1) 과 동일한 재질 및 구성이어도 된다.
단, 일반적으로 반도체 웨이퍼의 이면에는 범프나 홈부는 존재하지 않고 평활하기 때문에, 제 1 경화성 수지 필름 (x1) 에 있어서의 바람직한 조건인 요건 (I) 을 만족하는 것은, 제 2 경화성 수지 필름 (x2) 에 대해서는 요구되지 않는다. 따라서, 제 2 경화성 수지 (x2) 에 있어서, X 값은, 18 이하여도 되고, 또, 10,000 이상이어도 된다.
(착색제 (J))
여기서, 레이저 마킹에 의해 형성되는 인자 (印字) 의 시인성 향상의 관점, 반도체 칩 이면의 연삭흔을 보이기 어렵게 하여 반도체 칩의 의장성을 향상시키는 관점 등에서, 제 2 경화성 수지 (x2) 및 제 2 경화성 수지 (x2) 를 형성하기 위한 경화성 수지 필름 형성용 조성물은, 착색제 (J) 를 함유하는 것이 바람직하다.
착색제 (J) 로는, 예를 들어, 무기계 안료, 유기계 안료, 유기계 염료 등, 공지된 것을 들 수 있다.
상기 유기계 안료 및 유기계 염료로는, 예를 들어, 아미늄계 색소, 시아닌계 색소, 메로시아닌계 색소, 크로코늄계 색소, 스쿠아릴륨계 색소, 아줄레늄계 색소, 폴리메틴계 색소, 나프토퀴논계 색소, 피릴륨계 색소, 프탈로시아닌계 색소, 나프탈로시아닌계 색소, 나프토락탐계 색소, 아조계 색소, 축합 아조계 색소, 인디고계 색소, 페리논계 색소, 페릴렌계 색소, 디옥사진계 색소, 퀴나크리돈계 색소, 이소인돌리논계 색소, 퀴노프탈론계 색소, 피롤계 색소, 티오인디고계 색소, 금속 착물계 색소 (금속 착염 염료), 디티올 금속 착물계 색소, 인돌페놀계 색소, 트리알릴메탄계 색소, 안트라퀴논계 색소, 나프톨계 색소, 아조메틴계 색소, 벤즈이미다졸론계 색소, 피란트론계 색소 및 트렌계 색소 등을 들 수 있다.
상기 무기계 안료로는, 예를 들어, 카본 블랙, 코발트계 색소, 철계 색소, 크롬계 색소, 티탄계 색소, 바나듐계 색소, 지르코늄계 색소, 몰리브덴계 색소, 루테늄계 색소, 백금계 색소, ITO (인듐주석옥사이드) 계 색소, ATO (안티몬주석옥사이드) 계 색소 등을 들 수 있다.
제 2 경화성 수지 (x2) 및 제 2 경화성 수지 (x2) 를 형성하기 위한 경화성 수지 필름 형성용 조성물이 함유하는 착색제 (J) 는, 1 종만이어도 되고, 2 종 이상이어도 된다. 착색제 (J) 가 2 종 이상인 경우, 그것들의 조합 및 비율은 임의로 선택할 수 있다.
착색제 (J) 를 사용하는 경우, 제 2 경화성 수지 (x2) 의 착색제 (J) 의 함유량은, 목적에 따라 적절히 조절하면 된다. 예를 들어, 이미 서술한 바와 같이, 제 2 경화성 수지 (x2) 를 경화시킴으로써 형성되는 경화물인 제 2 경화 수지막 (r2) 은 레이저 조사에 의해 인자가 실시되는 경우가 있으며, 제 2 경화성 수지 (x2) 의 착색제 (J) 의 함유량을 조절하여, 보호막의 광 투과성을 조절함으로써, 인자 시인성을 조절할 수 있다. 또, 열 경화성 보호막 형성용 필름의 착색제 (J) 의 함유량을 조절함으로써, 보호막의 의장성을 향상시켜, 반도체 웨이퍼의 이면의 연삭흔을 보이기 어렵게 할 수도 있다. 이들의 점을 고려하면, 제 2 경화성 수지 (x2) 를 형성하기 위한 경화성 수지 필름 형성용 조성물에 있어서, 용매 이외의 모든 성분의 총 함유량 (보호막 형성용 조성물 (III-1) 의 고형분의 총 질량이라고도 한다) 에 대한 착색제 (J) 의 함유량의 비율 (즉, 열 경화성 보호막 형성용 필름의 착색제 (J) 의 함유량) 은, 0.1 ∼ 10 질량％ 인 것이 바람직하고, 0.1 ∼ 7.5 질량％ 인 것이 보다 바람직하고, 0.1 ∼ 5 질량％ 인 것이 특히 바람직하다. 착색제 (J) 의 상기 함유량이 상기 하한값 이상임으로써, 착색제 (J) 를 사용한 것에 의한 효과가 보다 현저하게 얻어진다. 또, 착색제 (J) 의 상기 함유량이 상기 상한값 이하임으로써, 제 2 경화성 수지 (x2) 의 광 투과성의 과도한 저하가 억제된다.
(제 2 경화성 수지 필름 (x2) 의 바람직한 물성)
제 2 경화성 수지 필름 (x2) 은, 제 1 경화 수지막 (r1) 과의 밀착성이 높은 것이 바람직하다. 이로써, 후술하는 제 2 복합 시트 (α2) 의 제 2 경화성 수지 필름 (x2) 을 웨이퍼의 이면에 첩부한 후, 제 2 지지 시트 (Y2) 를 제 2 경화성 수지 필름 (x2) 으로부터 박리할 때에, 제 2 경화성 수지 필름 (x2) 이 제 1 경화 수지막 (r1) 및 웨이퍼의 이면으로부터 박리되지 않고 견고하게 밀착된다.
또, 제 2 경화성 수지 필름 (x2) 을 웨이퍼의 이면에 첩부할 때에, 첩부 위치 등에 잘못이 있었던 경우에 이것을 수정하는 관점에서, 제 2 경화성 수지 필름 (x2) 은, 웨이퍼의 이면으로부터 박리되기 쉬운 (바꿔 말하면, 리워크성이 높은) 필름인 것이 바람직하다.
구체적으로는, 제 2 경화성 수지 필름 (x2) 과 제 1 경화 수지막 (r1) 의 밀착성의 관점에서, 제 1 경화 수지막 (r1) 과 제 2 경화성 수지 필름 (x2) 사이의 박리력은, 25 mN/25 ㎜ 이상인 것이 바람직하고, 28 mN/25 ㎜ 이상인 것이 보다 바람직하고, 30 mN/25 ㎜ 이상인 것이 더욱 바람직하다.
또, 제 2 경화성 수지 필름 (x2) 의 리워크성을 향상시키는 관점에서, 제 1 경화 수지막 (r1) 과 제 2 경화성 수지 필름 (x2) 사이의 박리력은, 700 mN/25 ㎜ 미만인 것이 바람직하고, 600 N/25 ㎜ 이하인 것이 보다 바람직하고, 500 mN/25 ㎜ 이하인 것이 더욱 바람직하고, 400 mN/25 ㎜ 이상인 것이 보다 더 바람직하고, 300 mN/25 ㎜ 이하인 것이 더욱 바람직하다.
또한, 제 1 경화 수지막 (r1) 과 제 2 경화성 수지 필름 (x2) 사이의 박리력은, 예를 들어, 제 2 경화성 수지 필름 (x2) 중의 충전제의 직경의 대소에 의해 조정하는 것이 가능하다.
또한, 제 1 경화 수지막 (r1) 과 제 2 경화성 수지 필름 (x2) 사이의 박리력은, 온도 23 ℃, 상대 습도 50 ％ 의 환경하에 있어서, 만능형 인장 시험기 (주식회사 오리엔텍 제조, 형번 : 텐실론 RTC-1210A) 를 사용해서, JIS Z0237 : 2009 의 박리력의 측정법에 준거하여, 박리 각도 180°, 박리 속도 300 ㎜/min 의 조건에서 측정할 수 있다.
또, 제 2 경화성 수지 필름 (x2) 의 실리콘 웨이퍼 (경면) 에 대한 박리력은, 리워크성을 향상시키는 관점에서, 3,000 mN/25 ㎜ 이하가 바람직하고, 1,000 mN/25 ㎜ 이하가 보다 바람직하고, 700 mN/25 ㎜ 이하가 특히 바람직하다.
또한, 제 2 경화성 수지 필름 (x2) 의 실리콘 웨이퍼 (경면) 에 대한 박리력은, 온도 23 ℃, 상대 습도 50 ％ 의 환경하에 있어서, 만능형 인장 시험기 (주식회사 오리엔텍 제조, 형번 : 텐실론 RTC-1210A) 를 사용해서, JIS Z0237 : 2009 의 박리력의 측정법에 준거하여, 박리 각도 180°, 박리 속도 300 ㎜/min 의 조건에서 측정할 수 있다.
또한, 제 2 경화성 수지 필름 (x2) 을 경화시켜 제 2 경화 수지막 (r2) 을 형성하였을 때, 당해 제 2 경화성 수지막 (r2) 이 제 1 경화 수지막 (r1) 및 웨이퍼의 이면으로부터 박리되지 않고 견고하게 밀착되는 것이 바람직하다.
[제 2 복합 시트 (α2)]
제 2 복합 시트 (α2) 는, 반도체 웨이퍼의 이면에 보호막을 형성하는 것이 가능한 구성이면 특별히 한정되지 않으며, 예를 들어, 제 1 복합 시트 (α1) 와 동일한 구성을 채용할 수 있다.
또, 제 2 복합 시트 (α2) 가 갖는 제 2 지지 시트 (Y2) 는, 상기 제 1 지지 시트 (Y1) 와 동일한 구성이어도 된다. 구체적으로는, 제 2 지지 시트 (Y2) 는, 제 1 지지 시트 (Y1) 와 동일하게, 도 4 에 나타내는 바와 같은 기재 (51) 만으로 이루어지는 것이어도 되고, 도 5 에 나타내는 바와 같은 기재 (51) 와 점착제층 (61) 이 적층된 점착 시트여도 되고, 도 6 에 나타내는 바와 같은 기재 (51) 와 중간층 (71) 과 점착제층 (61) 이 적층된 점착 시트여도 된다.
제 2 지지 시트 (Y2) 가 갖는 기재, 중간층, 및 점착제층은, 제 1 지지 시트 (Y1) 가 갖는 기재, 중간층, 및 점착제층과 동일한 구성 및 재질이어도 된다.
또한, 제 2 경화성 수지 필름 (x2) 이 열 경화성인 경우, 제 2 지지 시트 (Y2) 는, 열 경화 공정에서의 수축이나 용융을 억제하는 관점에서, 내열성이 우수한 것이 바람직하다. 또, 제 2 경화성 수지 필름 (x2) 이 에너지선 경화성인 경우, 제 2 지지 시트 (Y2) 는, 에너지선 투과성을 갖는 것이 바람직하다.
[키트의 사용 방법]
본 발명의 키트는, 제 1 경화성 수지 필름 (x1) 을, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위해 사용하고, 또한 제 2 경화성 수지 필름 (x2) 을, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위해 사용한다.
보다 상세하게는, 본 발명의 키트는, 범프를 구비하는 범프 형성면 및 분할 예정 라인으로서의 홈부를 갖는 반도체 칩 제조용 웨이퍼를 사용한, 후술하는 반도체 칩의 제조 방법에 의해, 제 1 경화성 수지 필름 (x1) 을, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위해 사용하고, 또한 제 2 경화성 수지 필름 (x2) 을, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위해 사용한다.
[본 발명의 반도체 칩의 제조 방법]
본 발명의 반도체 칩의 제조 방법은, 하기 공정 (S) 및 하기 공정 (T) 를 포함한다.
· 공정 (S) : 상기 키트의 제 1 경화성 수지 필름 (x1) 을 사용하여, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하는 공정
· 공정 (T) : 상기 키트의 제 2 경화성 수지 필름 (x2) 을 사용하여, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하는 공정
본 발명의 반도체 칩의 제조 방법의 일 양태에 있어서, 공정 (S) 는, 공정 (S1) ∼ 공정 (S4), 나아가서는 공정 (S-BG) 를 포함한다.
여기서, 본 발명의 일 양태의 반도체 칩의 제조 방법의 공정 개략도를 도 7 에 나타낸다.
본 발명의 일 양태의 반도체 칩의 제조 방법에 있어서, 공정 (S) 는, 대략적으로는, 반도체 칩 제조용 웨이퍼를 준비하는 공정 (S1), 제 1 경화성 수지 필름 (x1) 을 첩부하는 공정 (S2), 제 1 경화성 수지 (x1) 를 경화시키는 공정 (S3), 및 개편화하는 공정 (S4) 를 포함하고, 추가로 반도체 칩 제조용 웨이퍼의 이면을 연삭하는 공정 (S-BG) 를 포함한다.
본 발명의 반도체 칩의 제조 방법은, 상기와 같이, 본 발명의 키트를 사용하여 실시된다.
상세하게는, 본 발명의 일 양태의 반도체 칩의 제조 방법에 있어서, 공정 (S) 는, 하기 공정 (S1) ∼ (S4) 를 이 순서로 포함한다.
· 공정 (S1) : 범프를 구비하는 범프 형성면을 갖는 반도체 웨이퍼의 상기 범프 형성면에, 분할 예정 라인으로서의 홈부가 이면에 도달하지 않고 형성되어 있는 반도체 칩 제조용 웨이퍼를 준비하는 공정
· 공정 (S2) : 상기 반도체 칩 제조용 웨이퍼의 상기 범프 형성면에, 본 발명의 키트의 제 1 경화성 수지 (x1) 를 가압하여 첩부하고, 상기 반도체 칩 제조용 웨이퍼의 상기 범프 형성면을 제 1 경화성 수지 (x1) 로 피복함과 함께, 상기 반도체 칩 제조용 웨이퍼에 형성되어 있는 상기 홈부에 상기 제 1 경화성 수지 (x1) 를 매립하는 공정
· 공정 (S3) : 상기 제 1 경화성 수지 (x1) 를 경화시켜, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼를 얻는 공정
· 공정 (S4) : 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼를 상기 분할 예정 라인을 따라 개편화하는 공정
추가로, 상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전, 상기 공정 (S3) 의 후이고 또한 상기 공정 (S4) 의 전, 또는 상기 공정 (S4) 에 있어서, 하기 공정 (S-BG) 를 포함한다.
· 공정 (S-BG) : 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭하는 공정
본 발명의 키트를 사용한, 공정 (S) 및 공정 (T) 를 포함하는 제조 방법에 의해, 반도체 칩의 범프 형성면 뿐만 아니라, 측면도 제 1 경화 수지막 (r1) 으로 피복되고, 또한 반도체 칩의 이면도 제 2 경화 수지막 (r2) 으로 피복된다. 따라서, 강도가 우수함과 함께, 보호막으로서의 제 1 경화 수지막 (r1) 의 박리도 일어나기 어려운 반도체 칩이 얻어진다.
또한, 여기서 말하는「피복되었다」는 것은, 1 개의 반도체 칩의 범프 형성면과 측면에, 반도체 칩의 형상을 따라 제 1 경화 수지막 (r1) 을 형성하고, 반도체 칩의 이면에 제 2 경화 수지막 (r2) 을 형성한 것을 의미한다. 즉, 본 발명은, 복수의 반도체 칩을 수지 중에 가두는 봉지 기술과는 명확하게 상이하다.
이하, 본 발명의 반도체 칩의 제조 방법에 대해, 공정마다 상세하게 서술한다.
또한, 이후의 설명에서는,「반도체 칩」을 간단히「칩」이라고도 하며,「반도체 웨이퍼」를 간단히「웨이퍼」라고도 한다.
[공정 (S1)]
공정 (S1) 에서 준비하는 반도체 웨이퍼의 일례에 대해, 상면도를 도 8 에 나타내고, 개략 단면도를 도 9 에 나타낸다.
공정 (S1) 에서는, 범프 (12) 를 구비하는 범프 형성면 (11a) 을 갖는 반도체 웨이퍼 (11) 의 범프 형성면 (11a) 에, 분할 예정 라인으로서의 홈부 (13) 가 이면 (11b) 에 도달하지 않고 형성되어 있는, 반도체 칩 제조용 웨이퍼 (10) 를 준비한다.
또한, 도 8 중, 범프는 도시를 생략하고 있다.
범프 (12) 의 형상은, 특별히 한정되지 않고, 칩 탑재용의 기판 상의 전극 등에 접촉시켜 고정시키는 것이 가능하면, 어떠한 형상이어도 된다.
예를 들어, 도 9 에서는, 범프 (12) 를 구상으로 하고 있지만, 범프 (12) 는 회전 타원체여도 된다. 당해 회전 타원체는, 예를 들어, 웨이퍼 (11) 의 범프 형성면 (11a) 에 대하여 수직 방향으로 잡아늘여진 회전 타원체여도 되고, 웨이퍼 (11) 의 범프 형성면 (11a) 에 대하여 수평 방향으로 잡아늘여진 회전 타원체여도 된다. 또, 범프 (12) 는 필러 (기둥) 형상이어도 된다.
범프 (12) 의 높이는, 특별히 한정되지 않고, 설계 상의 요구에 따라 적절히 변경된다.
예시하면, 30 ㎛ ∼ 300 ㎛ 이고, 바람직하게는 60 ㎛ ∼ 250 ㎛, 보다 바람직하게는 80 ㎛ ∼ 200 ㎛ 이다.
또한,「범프 (12) 의 높이」란, 1 개의 범프에 주목하였을 때에, 범프 형성면 (11a) 으로부터 가장 높은 위치에 존재하는 부위에서의 높이를 의미한다.
범프 (12) 의 개수에 대해서도, 특별히 한정되지 않고, 설계 상의 요구에 따라 적절히 변경된다.
웨이퍼 (11) 는, 예를 들어, 배선, 커패시터, 다이오드, 및 트랜지스터 등의 회로가 표면에 형성된 반도체 웨이퍼이다. 당해 웨이퍼의 재질은 특별히 한정되지 않으며, 예를 들어, 실리콘 웨이퍼, 실리콘카바이드 웨이퍼, 화합물 반도체 웨이퍼, 유리 웨이퍼, 및 사파이어 웨이퍼 등을 들 수 있다.
웨이퍼 (11) 의 사이즈는, 특별히 한정되지 않지만, 배치 처리 효율을 높이는 관점에서, 통상적으로 8 인치 (직경 200 ㎜) 이상이고, 바람직하게는 12 인치 (직경 300 ㎜) 이상이다. 또한, 웨이퍼의 형상은, 원형에는 한정되지 않으며, 예를 들어 정방형이나 장방형 등의 각형이어도 된다. 각형의 웨이퍼의 경우, 웨이퍼 (11) 의 사이즈는, 배치 처리 효율을 높이는 관점에서, 가장 긴 변의 길이가, 상기 사이즈 (직경) 이상인 것이 바람직하다.
웨이퍼 (11) 의 두께는, 특별히 한정되지 않지만, 제 1 경화성 수지 (x1) 를 경화시킬 때의 수축에 수반되는 휨을 억제하기 쉽게 하는 관점, 이후의 공정에 있어서 웨이퍼 (11) 의 이면 (11b) 의 연삭량을 억제하여 이면 연삭에 필요로 하는 시간을 짧게 하는 관점에서, 바람직하게는 100 ㎛ ∼ 1,000 ㎛, 보다 바람직하게는 200 ㎛ ∼ 900 ㎛, 더욱 바람직하게는 300 ㎛ ∼ 800 ㎛ 이다.
공정 (S1) 에서 준비하는 반도체 칩 제조용 웨이퍼 (10) 의 범프 형성면 (11a) 에는, 반도체 칩 제조용 웨이퍼 (10) 를 개편화할 때의 분할 예정 라인으로서, 복수의 홈부 (13) 가 격자상으로 형성되어 있다. 복수의 홈부 (13) 는, 블레이드 선 (先) 다이싱법 (Dicing Before Grinding) 을 적용할 때에 형성되는 절입홈이고, 웨이퍼 (11) 의 두께보다 얕은 깊이로 형성되고, 홈부 (13) 의 최심부가 웨이퍼 (11) 의 이면 (11b) 에 도달하지 않도록 하고 있다. 복수의 홈부 (13) 는, 종래 공지된, 다이싱 블레이드를 구비하는 웨이퍼 다이싱 장치 등을 사용한 다이싱에 의해 형성할 수 있다. 또한, 복수의 홈부 (13) 는, 블레이드가 아니라, 레이저 등을 사용한 다이싱에 의해 형성할 수도 있다.
또한, 복수의 홈부 (13) 는, 제조하는 반도체 칩이 원하는 사이즈 및 형상이 되도록 형성하면 되고, 반드시 도 8 에 나타내는 바와 같은 격자상으로 홈부 (13) 를 형성하지 않아도 된다. 또, 반도체 칩의 사이즈는, 통상적으로 0.5 ㎜ × 0.5 ㎜ ∼ 1.0 ㎜ × 1.0 ㎜ 정도이지만, 이 사이즈에는 한정되지 않는다.
홈부 (13) 의 폭은, 제 1 경화성 수지 (x1) 의 매립성을 양호하게 하는 관점에서, 바람직하게는 10 ㎛ ∼ 2,000 ㎛ 이고, 보다 바람직하게는 30 ㎛ ∼ 1,000 ㎛, 더욱 바람직하게는 40 ㎛ ∼ 500 ㎛, 보다 더 바람직하게는 50 ㎛ ∼ 300 ㎛ 이다.
홈부 (13) 의 깊이는, 사용하는 웨이퍼의 두께와 요구되는 칩 두께에 따라 조정되고, 바람직하게는 30 ㎛ ∼ 700 ㎛, 보다 바람직하게는 60 ㎛ ∼ 600 ㎛, 더욱 바람직하게는 100 ㎛ ∼ 500 ㎛ 이다.
홈부 (13) 의 애스펙트비는, 2 ∼ 6 이어도 되고, 2.5 ∼ 5 여도 되고, 3 ∼ 5 여도 된다.
공정 (S1) 에서 준비한 반도체 칩 제조용 웨이퍼 (10) 는, 공정 (S2) 에 제공된다.
[공정 (S2)]
공정 (S2) 의 개략을 도 10 에 나타낸다.
공정 (S2) 에서는, 반도체 칩 제조용 웨이퍼 (10) 의 범프 형성면 (11a) 에, 본 발명의 키트의 제 1 경화성 수지 (x1) 를 가압하여 첩부한다.
여기서, 본 발명의 키트에 포함되는 제 1 경화성 수지 (x1) 는, 그 취급성의 관점에서, 지지 시트에 적층되어 사용되는 것이 바람직하다.
따라서, 공정 (S2) 에서는, 반도체 칩 제조용 웨이퍼 (10) 의 범프 형성면 (11a) 에, 제 1 지지 시트 (Y1) 와 제 1 경화성 수지 (x1) 의 층 (X1) 이 적층된 적층 구조를 갖는 제 1 복합 시트 (α1) 를, 상기 층 (X1) 을 첩부면으로 해서 가압하여 첩부하는 것이 바람직하다.
공정 (S2) 에 의해, 도 4 에 나타내는 바와 같이, 반도체 칩 제조용 웨이퍼 (10) 의 범프 형성면 (11a) 을 제 1 경화성 수지 (x1) 로 피복함과 함께, 반도체 칩 제조용 웨이퍼 (10) 에 형성되어 있는 홈부 (13) 에 제 1 경화성 수지 (x1) 가 매립된다.
반도체 칩 제조용 웨이퍼 (10) 에 형성되어 있는 홈부 (13) 에 제 1 경화성 수지 (x1) 를 매립함으로써, 공정 (S4) 에 있어서 반도체 칩 제조용 웨이퍼 (10) 를 개편화할 때에 반도체 칩의 측면이 되는 부분을 제 1 경화성 수지 (x1) 로 피복할 수 있다. 요컨대, 반도체 칩의 강도를 우수한 것으로 함과 함께, 보호막으로서의 제 1 경화 수지막 (r1) 의 박리를 억제하기 위해 필요해지는, 반도체 칩 측면을 피복하는 제 1 경화 수지막 (r1) 의 전구체가 되는 피복물을, 공정 (S2) 에 의해 형성할 수 있다.
또한, 제 1 복합 시트 (α1) 를 반도체 칩 제조용 웨이퍼 (10) 에 첩부할 때의 가압력은, 제 1 경화성 수지 (x1) 의 홈부 (13) 에 대한 매립성을 양호한 것으로 하는 관점에서, 바람직하게는 1 ㎪ ∼ 200 ㎪, 보다 바람직하게는 5 ㎪ ∼ 150 ㎪, 더욱 바람직하게는 10 ㎪ ∼ 100 ㎪ 이다.
또한, 제 1 복합 시트 (α1) 를 반도체 칩 제조용 웨이퍼 (10) 에 첩부할 때의 가압력은, 첩부 초기에서 종기에 걸쳐 적절히 변동시켜도 된다. 예를 들어, 홈부 (13) 에 대한 제 1 경화성 수지 (x1) 의 매립성을 보다 양호한 것으로 하는 관점에서, 가압력을, 첩부 초기에는 낮게 하고, 서서히 가압력을 높이는 것이 바람직하다.
또, 제 1 복합 시트 (α1) 를 반도체 칩 제조용 웨이퍼 (10) 에 첩부할 때, 제 1 경화성 수지 (x1) 가 열 경화성 수지인 경우에는, 제 1 경화성 수지 (x1) 의 홈부 (13) 에 대한 매립성을 보다 양호한 것으로 하는 관점에서, 가열을 실시하는 것이 바람직하다. 제 1 경화성 수지 (x1) 가 열 경화성 수지인 경우, 제 1 경화성 수지 (x1) 는, 가열함으로써 유동성이 일시적으로 높아지고, 가열을 계속함으로써 경화된다. 그래서, 제 1 경화성 수지 (x1) 의 유동성이 향상되는 범위 내에서 가열을 실시함으로써, 제 1 경화성 수지 (x1) 가 홈부 (13) 전체에 널리 퍼지기 쉬워져, 제 1 경화성 수지 (x1) 의 홈부 (13) 에 대한 매립성이 보다 향상될 수 있다.
구체적인 가열 온도 (첩부 온도) 로는, 바람직하게는 50 ℃ ∼ 150 ℃, 보다 바람직하게는 60 ℃ ∼ 130 ℃, 더욱 바람직하게는 70 ℃ ∼ 110 ℃ 이다.
또한, 제 1 경화성 수지 (x1) 에 대하여 실시하는 당해 가열 처리는, 제 1 경화성 수지 (x1) 의 경화 처리에는 포함되지 않는다.
또한, 제 1 복합 시트 (α1) 를 반도체 칩 제조용 웨이퍼 (10) 에 첩부할 때, 감압 환경하에서 실시하는 것이 바람직하다. 이로써, 홈부 (13) 가 부압이 되어, 제 1 경화성 수지 (x1) 가 홈부 (13) 전체에 널리 퍼지기 쉬워진다. 그 결과, 제 1 경화성 수지 (x1) 의 홈부 (13) 에 대한 매립성이 보다 양호한 것이 된다. 감압 환경의 구체적인 압력으로는, 바람직하게는 0.001 ㎪ ∼ 50 ㎪, 보다 바람직하게는 0.01 ㎪ ∼ 5 ㎪, 더욱 바람직하게는 0.05 ㎪ ∼ 1 ㎪ 이다.
또, 제 1 복합 시트 (α1) 에 있어서의 제 1 경화성 수지 (x1) 의 층 (X1) 의 두께는, 제 1 경화성 수지 (x1) 의 홈부 (13) 에 대한 매립성을 더욱 양호한 것으로 하는 관점에서, 바람직하게는 30 ㎛ 초과 200 ㎛ 이하, 보다 바람직하게는 60 ㎛ ∼ 150 ㎛, 더욱 바람직하게는 80 ㎛ ∼ 130 ㎛ 이다.
또한, 제 1 경화성 수지 (x1) 의 층 (X1) 은, 제 1 복합 시트 (α1) 를 반도체 칩 제조용 웨이퍼 (10) 의 범프 형성면 (11a) 에 첩부하였을 때에, 범프 (12) 상부에서의 제 1 경화성 수지 (x1) 의 잔존을 억제하기 쉽게 하는 관점, 제 1 경화성 수지 (x1) 의 층 (X1) 의 비어져나옴을 억제하기 쉽게 하는 관점, 범프 형성면 (11a) 상에서의 제 1 경화성 수지 (x1) 및 그 경화물인 제 1 경화 수지막 (r1) 의 크레이터링을 억제하기 쉽게 하는 관점, 그리고 홈부 (13) 에 대한 제 1 경화성 수지 (x1) 의 매립성을 양호한 것으로 하는 관점에서, 상기 요건 (I) 을 만족하는 것이 바람직하다.
여기서, 제 1 복합 시트 (α1) 가 갖는 제 1 지지 시트 (Y1) 는, 제 1 경화성 수지 (x1) 를 지지함과 함께, 백 그라인드 시트로서의 기능을 겸비하고 있는 것이 바람직하다.
이 경우, 제 1 복합 시트 (α1) 를 첩부한 상태에서, 웨이퍼 (11) 의 이면 (11b) 의 연삭을 실시할 때에, 제 1 지지 시트 (Y1) 가 백 그라인드 시트로서 기능하여, 백 그라인드 공정을 실시하기 쉬운 것으로 할 수 있다.
[공정 (S3), 공정 (S4), 공정 (S-BG), 및 공정 (T)]
상기 공정 (S2) 까지의 공정에 의해, 반도체 칩 제조용 웨이퍼 (10) 에 제 1 복합 시트 (α1) 를 첩부하여 적층한 적층체가 형성된다. 당해 적층체는, 공정 (S-BG) 및 공정 (T) 의 실시 타이밍에 따라, 이하에 설명하는 제 1 실시형태 ∼ 제 4 실시형태 중 어느 것에 관련된 공정에 제공되는 것이 바람직하다.
이하, 제 1 실시형태 ∼ 제 4 실시형태에 대해, 공정 (S-BG) 및 공정 (T) 를 실시하는 타이밍에 관한 설명을 교차시키면서, 공정 (S3) 및 공정 (S4) 에 대해 설명한다.
＜제 1 실시형태＞
제 1 실시형태에서는, 도 7 에 나타내는 바와 같이, 공정 (S2) 의 후이고 또한 공정 (S3) 의 전에, 공정 (S-BG) 가 실시된다.
도 11 에 제 1 실시형태에 관한 개략도를 나타낸다.
(제 1 실시형태 : 공정 (S-BG))
제 1 실시형태에서는, 먼저, 공정 (S-BG) 를 실시한다. 구체적으로는, 도 11 의 (1-a) 에 나타내는 바와 같이, 제 1 복합 시트 (α1) 를 첩부한 상태에서 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭한다. 도 11 중의「BG」는, 백 그라인드를 의미하고, 이후의 도면에 있어서도 동일하다. 이어서, 도 11 의 (1-b) 에 나타내는 바와 같이, 제 1 복합 시트 (α1) 로부터 제 1 지지 시트 (Y1) 를 박리한다.
반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭할 때의 연삭량은, 적어도 반도체 칩 제조용 웨이퍼 (10) 의 홈부 (13) 의 바닥부가 노출되는 양이면 되는데, 추가로 연삭을 실시하여, 반도체 칩 제조용 웨이퍼 (10) 와 함께, 홈부 (13) 에 매립된 제 1 경화성 수지 (x1) 도 연삭하도록 해도 된다.
제 1 실시형태에서는, 공정 (S3) 을 실시하기 전에 제 1 지지 시트 (Y1) 를 박리하기 때문에, 제 1 경화성 수지 (x1) 가 열 경화성 수지이고, 공정 (S3) 에 있어서 경화를 위한 가열 처리가 실시되는 경우에도, 제 1 지지 시트 (Y1) 에는 내열성이 요구되지 않는다. 따라서, 제 1 지지 시트 (Y1) 의 설계 자유도가 향상된다.
(제 1 실시형태 : 공정 (S3))
공정 (S-BG) 를 실시한 후, 공정 (S3) 을 실시한다. 구체적으로는, 도 11 의 (1-c) 에 나타내는 바와 같이, 제 1 경화성 수지 (x1) 를 경화시켜, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 를 얻는다.
제 1 경화성 수지 (x1) 를 경화시킴으로써 형성되는 제 1 경화 수지막 (r1) 은, 상온에 있어서, 제 1 경화성 수지 (x1) 보다 강고해진다. 그 때문에, 제 1 경화 수지막 (r1) 을 형성함으로써, 범프 넥이 양호하게 보호된다. 또, 도 11 의 (1-d) 에 나타내는 공정 (S4) 에 있어서, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 를 개편화함으로써, 측면도 제 1 경화 수지막 (r1) 으로 피복된 반도체 칩을 얻을 수 있어, 강도가 우수한 반도체 칩이 얻어진다. 게다가, 보호막으로서의 제 1 경화 수지막 (r1) 이 박리되는 것도 억제된다.
(제 1 실시형태 : 경화 방법)
제 1 경화성 수지 (x1) 의 경화는, 제 1 경화성 수지 (x1) 에 포함되어 있는 경화성 성분의 종류에 따라, 열 경화 및 에너지선의 조사에 의한 경화 중 어느 것에 의해 실시할 수 있다.
열 경화를 실시하는 경우의 조건으로는, 경화 온도가 100 ∼ 200 ℃ 인 것이 바람직하고, 110 ∼ 170 ℃ 인 것이 보다 바람직하고, 120 ∼ 150 ℃ 인 것이 특히 바람직하다. 그리고, 상기 열 경화시의 가열 시간은, 0.5 ∼ 5 시간인 것이 바람직하고, 0.5 ∼ 4 시간인 것이 보다 바람직하고, 1 ∼ 3 시간인 것이 특히 바람직하다.
에너지선 조사에 의한 경화를 실시하는 경우의 조건으로는, 사용하는 에너지선의 종류에 따라 적절히 설정되며, 예를 들어, 자외선을 사용하는 경우, 조도는 바람직하게는 180 ∼ 280 ㎽/㎠ 이고, 광량은 바람직하게는 450 ∼ 1000 mJ/㎠ 이다.
여기서, 제 1 경화성 수지 (x1) 를 경화시켜 제 1 경화 수지막 (r1) 을 형성하는 과정에 있어서, 공정 (S2) 에 있어서 제 1 경화성 수지 (x1) 로 홈부 (13) 를 매립할 때에 비집고 들어가는 경우가 있는 기포 등을 제거하는 관점에서, 제 1 경화성 수지 (x1) 는, 열 경화성 수지인 것이 바람직하다. 즉, 제 1 경화성 수지 (x1) 가 열 경화성 수지인 경우, 제 1 경화성 수지 (x1) 는, 가열함으로써 유동성이 일시적으로 높아지고, 가열을 계속함으로써 경화된다. 이 현상을 이용함으로써, 제 1 경화성 수지 (x1) 의 유동성이 높아졌을 때에, 제 1 경화성 수지 (x1) 로 홈부 (13) 를 매립할 때에 비집고 들어가는 경우가 있는 기포 등이 제거되어, 제 1 경화성 수지 (x1) 의 홈부 (13) 에 대한 매립성을 보다 양호한 상태로 한 후, 제 1 경화성 수지 (x1) 를 경화시킬 수 있다.
또, 경화 시간 단축의 관점에서, 제 1 경화성 수지 (x1) 는, 에너지선 경화성 수지인 것이 바람직하다.
(제 1 실시형태 : 공정 (T))
공정 (S3) 을 실시한 후, 공정 (T) 를 실시한다. 구체적으로는, 도 11 의 (1-d), (1-f) 에 나타내는 바와 같이, 공정 (T) 는, 하기 공정 (T1-1) 및 (T1-2) 를 이 순서로 포함한다.
· 공정 (T1-1) : 공정 (S-BG) 의 후이고 또한 공정 (S4) 의 전에 있어서, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 상기 키트의 상기 제 2 경화성 수지 (x2) 를 첩부하는 공정
· 공정 (T1-2) : 공정 (S4) 의 전 또는 후에 있어서, 상기 제 2 경화성 수지 (x2) 를 경화시켜, 상기 제 2 경화 수지막 (r2) 을 형성하는 공정
또한, 도 11 에서는, 공정 (T1-2) 를, 공정 (S4) 의 전에 있어서 실시하는 경우를 예로 들어 설명하였지만, 공정 (T1-2) 는, 공정 (S4) 의 후에 실시해도 된다.
또한, 공정 (T1-1) 의 실시 타이밍은, 공정 (S-BG) 의 후이고 또한 공정 (S4) 의 전이면 되고, 공정 (S3) 의 후로는 반드시 한정되지 않는다. 이 점은, 공정 (T1-2) 를 공정 (S4) 의 전에 실시할 때에도 동일하다.
예를 들어, 공정 (T1-1) 을 공정 (S3) 의 전에 실시하고, 공정 (S3) 과 공정 (T1-2) 를 동시에 실시해도 된다. 이 경우, 제 1 경화성 수지 (x1) 와 제 2 경화성 수지 (x2) 의 쌍방이 열 경화성 수지이면, 공정 (S3) 과 공정 (T1-2) 를 동시에 실시함으로써, 제 1 경화성 수지 (x1) 와 제 2 경화성 수지 (x2) 를 일괄하여 열 경화시켜, 제 1 경화 수지막 (r1) 과 제 2 경화 수지막 (r2) 을 동시에 형성할 수 있다.
또한, 공정 (T1-2) 에 있어서, 열 경화를 실시하는 경우의 조건으로는, 경화 온도가 100 ∼ 200 ℃ 인 것이 바람직하고, 110 ∼ 170 ℃ 인 것이 보다 바람직하고, 120 ∼ 150 ℃ 인 것이 특히 바람직하다. 그리고, 상기 열 경화시의 가열 시간은, 0.5 ∼ 5 시간인 것이 바람직하고, 0.5 ∼ 4 시간인 것이 보다 바람직하고, 1 ∼ 3 시간인 것이 특히 바람직하다.
에너지선 조사에 의한 경화를 실시하는 경우의 조건으로는, 사용하는 에너지선의 종류에 따라 적절히 설정되며, 예를 들어, 자외선을 사용하는 경우, 조도는 바람직하게는 180 ∼ 280 ㎽/㎠ 이고, 광량은 바람직하게는 450 ∼ 1000 mJ/㎠ 이다.
여기서, 공정 (T) 에서는, 제 2 지지 시트 (Y2) 와 제 2 경화성 수지 (x2) 의 층 (X2) 이 적층된 적층 구조를 갖는 제 2 복합 시트 (α2) 를 사용하는 것이 바람직하다. 상세하게는, 공정 (T1) 은, 반도체 칩 제조용 웨이퍼의 이면에, 제 2 지지 시트 (Y2) 와 제 2 경화성 수지 (x2) 의 층 (X2) 이 적층된 적층 구조를 갖는 제 2 복합 시트 (α2) 를, 상기 층 (X2) 을 첩부면으로 하여 첩부하는 공정으로 하는 것이 바람직하다.
이 경우, 제 2 복합 시트 (α2) 로부터 제 2 지지 시트 (Y2) 를 박리하는 타이밍은, 공정 (T1-1) 과 공정 (T1-2) 의 사이여도 되고, 공정 (T1-2) 의 후여도 된다.
또한, 공정 (T1-1) 에 있어서 제 2 복합 시트 (α2) 를 사용하는 경우, 제 2 복합 시트 (α2) 가 갖는 제 2 지지 시트 (Y2) 는, 제 2 경화성 수지 (x2) 를 지지함과 함께, 다이싱 시트로서의 기능을 겸비하고 있는 것이 바람직하다.
제 1 실시형태에 관련된 제조 방법의 경우, 공정 (S4) 에 있어서 제 2 복합 시트 (α2) 가 제 1 경화 수지막 (r1) 이 형성된 반도체 웨이퍼 (10) 의 이면 (11b) 에 첩부되어 있음으로써, 다이싱에 의한 개편화를 실시할 때에, 제 2 지지 시트 (Y2) 가 다이싱 시트로서 기능하여, 다이싱을 실시하기 쉬운 것으로 할 수 있다.
(제 1 실시형태 : 공정 (S4))
공정 (S4) 에서는, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단한다. 이 때, 제 2 경화성 수지 (x2) 또는 제 2 경화 수지막 (r2) 도 일괄하여 절단한다.
구체적으로는, 도 11 의 (1-f) 에 나타내는 바와 같이, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 의 제 1 경화 수지막 (r1) 중 홈부에 형성되어 있는 부분을, 분할 예정 라인을 따라 절단하고, 이 때, 제 2 경화성 수지 (x2) 또는 제 2 경화 수지막 (r2) 도 일괄하여 절단한다. 제 2 경화성 수지 (x2) 가 미경화인 경우, 공정 (S4) 실시 후에 경화 처리를 실시하여, 제 2 경화 수지막 (r2) 을 형성한다 (공정 (T1-2)).
절단은, 블레이드 다이싱이나 레이저 다이싱 등, 종래 공지된 방법을 채용하여 적절히 실시할 수 있다.
이로써, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 끊어짐 없이 연속하여 피복되고, 또한 이면 (11b) 이 제 2 경화 수지막 (r2) 으로 피복되어 있는 반도체 칩 (40) 을 얻을 수 있다.
반도체 칩 (40) 은, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되고, 또한 이면 (11b) 이 제 2 경화 수지막 (r2) 으로 피복되어 있기 때문에, 우수한 강도를 갖는다. 또, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되어 있기 때문에, 범프 형성면 (11a) 과 제 1 경화 수지막 (r1) 의 접합면 (계면) 이, 반도체 칩 (40) 의 측면에 있어서 노출되어 있지 않다. 범프 형성면 (11a) 과 제 1 경화 수지막 (r1) 의 접합면 (계면) 중, 반도체 칩 (40) 의 측면에 있어서 노출되어 있는 노출부는, 막 박리의 기점이 되기 쉽다. 본 발명의 반도체 칩 (40) 은, 당해 노출부가 존재하지 않기 때문에, 당해 노출부로부터의 막 박리가, 반도체 칩 제조용 웨이퍼 (10) 를 절단하여 반도체 칩 (40) 을 제조하는 과정이나, 제조 후에 있어서 발생하기 어렵다. 따라서, 보호막으로서의 제 1 경화 수지막 (r1) 의 박리가 억제된 반도체 칩 (40) 이 얻어진다. 또, 제 1 경화 수지막 (r1) 과 제 2 경화 수지막 (r2) 의 밀착성도 양호하여, 박리는 발생하기 어렵다.
또한, 공정 (S4) 에 있어서, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 의 제 1 경화 수지막 (r1) 중 홈부에 형성되어 있는 부분을, 분할 예정 라인을 따라 절단하는 경우, 제 1 경화 수지막 (r1) 이 투명한 것이 바람직하다. 제 1 경화 수지막 (r1) 이 투명함으로써, 반도체 웨이퍼 (11) 가 들여다 보이기 때문에, 분할 예정 라인의 시인성이 확보된다. 그 때문에, 분할 예정 라인을 따라 절단하기 쉬워진다.
＜제 2 실시형태＞
제 2 실시형태에서는, 도 4 에 나타내는 바와 같이, 공정 (S3) 의 후이고 또한 공정 (S4) 의 전에, 공정 (S-BG) 가 실시된다.
도 6 에 제 2 실시형태에 관한 개략도를 나타낸다.
(제 2 실시형태 : 공정 (S3))
제 2 실시형태에서는, 먼저, 공정 (S3) 을 실시한다. 구체적으로는, 도 12 의 (2-a) 에 나타내는 바와 같이, 제 1 복합 시트 (α1) 를 첩부한 상태에서 제 1 경화성 수지 (x1) 를 경화시켜, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 를 얻는다.
제 1 경화성 수지 (x1) 를 경화시킴으로써 형성되는 제 1 경화 수지막 (r1) 은, 상온에 있어서, 제 1 경화성 수지 (x1) 보다 강고해진다. 그 때문에, 제 1 경화 수지막 (r1) 을 형성함으로써, 범프 넥이 양호하게 보호된다. 또, 공정 (S4) 에 있어서, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 를 개편화함으로써, 측면도 제 1 경화 수지막 (r1) 으로 피복된 반도체 칩을 얻을 수 있어, 강도가 우수한 반도체 칩이 얻어진다. 게다가, 보호막으로서의 제 1 경화 수지막 (r1) 이 박리되는 것도 억제된다.
경화 방법은, 제 1 실시형태에서 설명한 경화 방법과 동일한 방법을 들 수 있다.
제 1 지지 시트 (Y1) 를 박리하지 않고 열 경화 처리를 실시함으로써, 열 경화시에 제 1 지지 시트 (Y1) 에 의해 제 1 경화성 수지 (x1) 를 경화시킬 때에 일시적으로 발생하는 제 1 경화성 수지 (x1) 의 표면에 있어서의 유동을 억제할 수 있어, 범프 형성면에 있어서의 제 1 경화 수지막 (r1) 의 평탄성을 향상시킬 수 있다. 또, 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭하기 전에, 제 1 경화성 수지 (x1) 를 경화시킴으로써, 반도체 칩 제조용 웨이퍼 (10) 의 휨이 억제된다.
(제 2 실시형태 : 공정 (S-BG))
공정 (S3) 을 실시한 후, 공정 (S-BG) 를 실시한다. 도 12 의 (2-b) 에 나타내는 바와 같이, 제 1 복합 시트 (α1) 를 첩부한 상태에서 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭한다.
또한, 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭할 때의 연삭량은, 적어도 반도체 칩 제조용 웨이퍼 (10) 의 홈부 (13) 의 바닥부가 노출되는 양이면 되는데, 추가로 연삭을 실시하여, 반도체 칩 제조용 웨이퍼 (10) 와 함께, 홈부 (13) 에 매립된 제 1 경화 수지막 (r1) 도 연삭하도록 해도 된다.
이어서, 도 12 의 (2-c) 에 나타내는 바와 같이, 제 1 복합 시트 (α1) 로부터 제 1 지지 시트 (Y1) 를 박리한다.
(제 2 실시형태 : 공정 (T))
공정 (S3) 을 실시한 후, 공정 (T) 를 실시한다. 구체적으로는, 도 12 의 (2-d), (2-e) 에 나타내는 바와 같이, 공정 (T) 는, 하기 공정 (T1-1) 및 (T1-2) 를 이 순서로 포함한다.
· 공정 (T1-1) : 공정 (S-BG) 의 후이고 또한 공정 (S4) 의 전에 있어서, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 상기 키트의 상기 제 2 경화성 수지 (x2) 를 첩부하는 공정
· 공정 (T1-2) : 공정 (S4) 의 전 또는 후에 있어서, 상기 제 2 경화성 수지 (x2) 를 경화시켜, 상기 제 2 경화 수지막 (r2) 을 형성하는 공정
또한, 도 12 에서는, 공정 (T1-2) 를, 공정 (S4) 의 전에 있어서 실시하는 경우를 예로 들어 설명하였지만, 공정 (T1-2) 는, 공정 (S4) 의 후에 실시해도 된다.
또한, 공정 (T1-1) 의 실시 타이밍은, 공정 (S-BG) 의 후이고 또한 공정 (S4) 의 전이면 되고, 제 1 실시형태와 동일하게, 공정 (S3) 의 후로는 반드시 한정되지 않는다. 이 점은, 공정 (T1-2) 를 공정 (S4) 의 전에 실시할 때에도 동일하다.
예를 들어, 공정 (T1-1) 을 공정 (S3) 의 전에 실시하고, 공정 (S3) 과 공정 (T1-2) 를 동시에 실시해도 된다.
또, 제 1 실시형태에 있어서 설명한 바와 같이, 공정 (T) 에서는, 제 2 지지 시트 (Y2) 와 제 2 경화성 수지 (x2) 의 층 (X2) 이 적층된 적층 구조를 갖는 제 2 복합 시트 (α2) 를 사용하는 것이 바람직하다.
(제 2 실시형태 : 공정 (S4))
공정 (T) 를 실시한 후, 제 1 실시형태와 동일하게, 공정 (S4) 를 실시한다. 구체적으로는, 도 12 의 (2-f) 에 나타내는 바와 같이, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단한다. 이 때, 제 2 경화성 수지 (x2) 또는 제 2 경화 수지막 (r2) 도 일괄하여 절단한다. 제 2 경화성 수지 (x2) 가 미경화인 경우, 공정 (S4) 실시 후에 경화 처리를 실시하여, 제 2 경화 수지막 (r2) 을 형성한다 (공정 (T1-2)).
절단은, 블레이드 다이싱이나 레이저 다이싱 등, 종래 공지된 방법을 채용하여 적절히 실시할 수 있다.
이로써, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되고, 또한 이면 (11b) 이 제 2 경화 수지막 (r2) 으로 피복되어 있는 반도체 칩 (40) 을 얻을 수 있다.
반도체 칩 (40) 은, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되어 있기 때문에, 우수한 강도를 갖는다. 또, 이미 서술한 이유에 의해, 보호막으로서의 제 1 경화 수지막 (r1) 의 박리가 억제된, 반도체 칩 (40) 이 얻어진다. 또, 제 1 경화 수지막 (r1) 과 제 2 경화 수지막 (r2) 의 밀착성도 양호하여, 박리는 발생하기 어렵다.
＜제 3 실시형태＞
제 3 실시형태에서는, 도 4 에 나타내는 바와 같이, 공정 (S3) 의 후이고 또한 공정 (S4) 의 전에, 공정 (S-BG) 가 실시되는 점에서, 제 2 실시형태와 공통된다. 단, 백 그라인드 시트 (b-BG) 를 별도 사용하는 점에 있어서, 제 2 실시형태와는 상이하다.
도 13 에 제 3 실시형태에 관한 개략도를 나타낸다.
(제 3 실시형태 : 공정 (S3))
제 3 실시형태에서는, 먼저, 공정 (S3) 이 실시되지만, 그 전에, 도 13 의 (3-a) 에 나타내는 바와 같이, 제 1 복합 시트 (α1) 로부터 제 1 지지 시트 (Y1) 를 박리한다. 그 후에, 공정 (S3) 을 실시한다. 구체적으로는, 도 13 의 (3-b) 에 나타내는 바와 같이, 제 1 경화성 수지 (x1) 를 경화시켜, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 를 얻는다.
경화 방법은, 제 1 실시형태에서 설명한 경화 방법과 동일한 방법을 들 수 있다.
공정 (S3) 을 실시하기 전에 제 1 지지 시트 (Y1) 를 박리하기 때문에, 제 1 경화성 수지 (x1) 가 열 경화성 수지이고, 공정 (S3) 에 있어서 경화를 위한 가열 처리가 실시되는 경우에도, 제 1 지지 시트 (Y1) 에는 내열성이 요구되지 않는다. 따라서, 제 1 지지 시트 (Y1) 의 설계 자유도가 향상된다.
또, 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭하기 전에, 제 1 경화성 수지 (x1) 를 경화시킴으로써, 반도체 칩 제조용 웨이퍼 (10) 의 휨이 억제된다.
(제 3 실시형태 : 공정 (S-BG))
공정 (S3) 을 실시한 후, 공정 (S-BG) 를 실시한다. 구체적으로는, 도 13 의 (3-c) 에 나타내는 바와 같이, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 의 제 1 경화 수지막 (r1) 의 표면에 백 그라인드 시트 (b-BG) 를 첩부한다. 이어서, 도 13 의 (3-d) 에 나타내는 바와 같이, 백 그라인드 시트 (b-BG) 를 첩부한 상태에서 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭한 후, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 로부터 백 그라인드 시트 (b-BG) 를 박리한다.
백 그라인드 시트 (b-BG) 는 공정 (S3) 에서는 사용되지 않기 때문에, 제 1 경화성 수지 (x1) 가 열 경화성 수지이고, 공정 (S3) 에 있어서 경화를 위한 가열 처리가 실시되는 경우에도, 백 그라인드 시트 (b-BG) 에는 내열성이 요구되지 않는다. 따라서, 백 그라인드 시트 (b-BG) 의 설계 자유도가 향상된다.
또한, 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭할 때의 연삭량은, 적어도 반도체 칩 제조용 웨이퍼 (10) 의 홈부 (13) 의 바닥부가 노출되는 양이면 되는데, 추가로 연삭을 실시하여, 반도체 칩 제조용 웨이퍼 (10) 와 함께, 홈부 (13) 에 매립된 제 1 경화 수지막 (r1) 도 연삭하도록 해도 된다.
(제 3 실시형태 : 공정 (T))
공정 (S3) 을 실시한 후, 공정 (T) 를 실시한다. 구체적으로는, 도 13 의 (3-e), (3-f) 에 나타내는 바와 같이, 공정 (T) 는, 하기 공정 (T1-1) 및 (T1-2) 를 이 순서로 포함한다.
· 공정 (T1-1) : 공정 (S-BG) 의 후이고 또한 공정 (S4) 의 전에 있어서, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 상기 키트의 상기 제 2 경화성 수지 (x2) 를 첩부하는 공정
· 공정 (T1-2) : 공정 (S4) 의 전 또는 후에 있어서, 상기 제 2 경화성 수지 (x2) 를 경화시켜, 상기 제 2 경화 수지막 (r2) 을 형성하는 공정
또한, 도 13 에서는, 공정 (T1-2) 를, 공정 (S4) 의 전에 있어서 실시하는 경우를 예로 들어 설명하였지만, 공정 (T1-2) 는, 공정 (S4) 의 후에 실시해도 된다.
또한, 공정 (T1-1) 의 실시 타이밍은, 공정 (S-BG) 의 후이고 또한 공정 (S4) 의 전이면 되고, 공정 (S3) 의 후로는 반드시 한정되지 않는다. 이 점은, 공정 (T1-2) 를 공정 (S4) 의 전에 실시할 때에도 동일하다.
예를 들어, 공정 (T1-1) 을 공정 (S3) 의 전에 실시하고, 공정 (S3) 과 공정 (T1-2) 를 동시에 실시해도 된다.
또, 제 1 실시형태에 있어서 설명한 바와 같이, 공정 (T) 에서는, 제 2 지지 시트 (Y2) 와 제 2 경화성 수지 (x2) 의 층 (X2) 이 적층된 적층 구조를 갖는 제 2 복합 시트 (α2) 를 사용하는 것이 바람직하다.
(제 3 실시형태 : 공정 (S4))
공정 (T) 를 실시한 후, 제 1 실시형태 및 제 2 실시형태와 동일하게, 공정 (S4) 를 실시한다. 구체적으로는, 도 13 의 (3-g) 에 나타내는 바와 같이, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단한다. 이 때, 제 2 경화성 수지 (x2) 또는 제 2 경화 수지막 (r2) 도 일괄하여 절단한다. 제 2 경화성 수지 (x2) 가 미경화인 경우, 공정 (S4) 실시 후에 경화 처리를 실시하여, 제 2 경화 수지막 (r2) 을 형성한다 (공정 (T1-2)).
절단은, 블레이드 다이싱이나 레이저 다이싱 등, 종래 공지된 방법을 채용하여 적절히 실시할 수 있다.
이로써, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되고, 또한 이면 (11b) 이 제 2 경화 수지막 (r2) 으로 피복되어 있는 반도체 칩 (40) 을 얻을 수 있다.
반도체 칩 (40) 은, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되어 있기 때문에, 우수한 강도를 갖는다. 또, 이미 서술한 이유에 의해, 보호막으로서의 제 1 경화 수지막 (r1) 의 박리가 억제된, 반도체 칩 (40) 이 얻어진다. 또, 제 1 경화 수지막 (r1) 과 제 2 경화 수지막 (r2) 의 밀착성도 양호하여, 박리는 발생하기 어렵다.
＜제 4 실시형태＞
제 4 실시형태에서는, 도 4 에 나타내는 바와 같이, 공정 (S-BG) 가, 공정 (S4) 에 있어서 실시된다.
도 14 에 제 4 실시형태에 관한 개략도를 나타낸다.
(제 4 실시형태 : 공정 (S3))
제 4 실시형태에서는, 먼저, 공정 (S3) 이 실시되지만, 그 전에, 도 14 의 (4-a) 에 나타내는 바와 같이, 제 1 복합 시트 (α1) 로부터 제 1 지지 시트 (Y1) 를 박리한다. 그 후에, 공정 (S3) 을 실시한다. 구체적으로는, 도 14 의 (4-b) 에 나타내는 바와 같이, 제 1 경화성 수지 (x1) 를 경화시켜, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 를 얻는다.
경화 방법은, 제 1 실시형태에서 설명한 경화 방법과 동일한 방법을 들 수 있다.
공정 (S3) 을 실시하기 전에 제 1 지지 시트 (Y1) 를 박리하기 때문에, 제 1 경화성 수지 (x1) 가 열 경화성 수지이고, 공정 (S3) 에 있어서 경화를 위한 가열 처리가 실시되는 경우에도, 제 1 지지 시트 (Y1) 에는 내열성이 요구되지 않는다. 따라서, 제 1 지지 시트 (Y1) 의 설계 자유도가 향상된다.
또, 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭하기 전에, 제 1 경화성 수지 (x1) 를 경화시킴으로써, 반도체 칩 제조용 웨이퍼 (10) 의 휨이 억제된다.
(제 4 실시형태 : 공정 (S-BG) 를 포함하는 공정 (S4))
공정 (S3) 을 실시한 후, 도 14 의 (4-c) 에 나타내는 바와 같이, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 의 제 1 경화 수지막 (r1) 중 홈부 (13) 에 형성되어 있는 부분에, 분할 예정 라인을 따라 절입을 넣는다. 절입의 깊이는, 개편화하기 쉽게 하는 관점에서, 홈부 (13) 의 최심부에 도달하는 깊이로 하는 것이 바람직하다. 이로써, 후술하는 공정 (S-BG) 에 있어서, 당해 절입을 따라 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 가 개편화된다.
혹은, 도시를 생략하지만, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 의 제 1 경화 수지막 (r1) 중 홈부 (13) 에 형성되어 있는 부분에, 분할 예정 라인을 따라 개질 영역을 형성해도 된다. 개질 영역은, 레이저 또는 플라즈마 처리 등에 의해 형성할 수 있다. 이로써, 후술하는 공정 (S-BG) 에 있어서, 당해 개질 영역을 기점으로 하여 균열이 발생하고, 당해 개질 영역을 따라 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 가 개편화된다.
다음으로, 공정 (S-BG) 를 실시한다. 구체적으로는, 도 14 의 (4-d) 에 나타내는 바와 같이, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼 (10) 의 제 1 경화 수지막 (r1) 의 표면에 백 그라인드 시트 (b-BG) 를 첩부한다. 이어서, 도 14 의 (4-e) 에 나타내는 바와 같이, 백 그라인드 시트 (b-BG) 를 첩부한 상태에서 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭한다.
이로써, 적어도 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되어 있는 반도체 칩 (40) 을 얻을 수 있다.
또한, 반도체 칩 제조용 웨이퍼 (10) 의 이면 (11b) 을 연삭할 때의 연삭량은, 적어도 반도체 칩 제조용 웨이퍼 (10) 의 홈부 (13) 의 바닥부가 노출되는 양이면 되는데, 추가로 연삭을 실시하여, 반도체 칩 제조용 웨이퍼 (10) 와 함께, 홈부 (13) 에 매립된 제 1 경화 수지막 (r1) 도 연삭하도록 해도 된다.
반도체 칩 (40) 은, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되어 있기 때문에, 우수한 강도를 갖는다.
또한, 백 그라인드 시트 (b-BG) 는 공정 (S3) 에서는 사용되지 않기 때문에, 제 1 경화성 수지 (x1) 가 열 경화성 수지이고, 공정 (S3) 에 있어서 경화를 위한 가열 처리가 실시되는 경우에도, 백 그라인드 시트 (b-BG) 에는 내열성이 요구되지 않는다. 따라서, 백 그라인드 시트 (b-BG) 의 설계 자유도가 향상된다.
(제 4 실시형태 : 공정 (T))
공정 (S-BG) 를 포함하는 공정 (S4) 를 실시한 후, 공정 (T) 를 실시한다. 구체적으로는, 도 14 의 (4-f) 에 나타내는 바와 같이, 공정 (T) 는, 하기 공정 (T2-1) 및 하기 공정 (T2-2) 를 이 순서로 포함한다. 또한, 도 14 중, 공정 (T2-2) 는 도시를 생략하고 있다.
· 공정 (T2-1) : 상기 공정 (S-BG) 의 후이고 또한 상기 공정 (S4) 의 후에 있어서, 상기 백 그라인드 시트 (b-BG) 를 첩부한 상태인 채로, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 상기 키트의 상기 제 2 경화성 수지 (x2) 를 첩부하는 공정
· 공정 (T2-2) : 상기 제 2 경화성 수지 (x2) 를 경화시켜, 상기 제 2 경화 수지막 (r2) 을 형성하는 공정
또한, 도 14 의 (4-e) 에 나타내는 바와 같이, 공정 (T) 는, 상기 공정 (T2-2) 의 전 또는 후에 있어서, 하기 공정 (T2-3) 을 포함한다.
· 공정 (T2-3) : 커프를 따라 상기 제 2 경화성 수지층 (x2) 또는 상기 제 2 경화 수지막 (r2) 을 분할하는 공정
공정 (T2-3) 을 실시하는 방법은, 특별히 제한되지 않고, 공지된 수법을 적절히 채용할 수 있다. 구체적으로는, 블레이드나 레이저를 이용한 할단 방법, 레이저나 플라즈마에 의해 제 2 경화성 수지층 (x2) 또는 제 2 경화 수지막 (r2) 의 내부에 개질 영역을 형성한 후, 익스팬드하여 할단하는 방법 등을 들 수 있다.
이상의 공정에 의해, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되고, 또한 이면 (11b) 이 제 2 경화 수지막 (r2) 으로 피복되어 있는 반도체 칩 (40) 을 얻을 수 있다.
반도체 칩 (40) 은, 범프 형성면 (11a) 및 측면이 제 1 경화 수지막 (r1) 으로 피복되어 있기 때문에, 우수한 강도를 갖는다. 또, 이미 서술한 이유에 의해, 보호막으로서의 제 1 경화 수지막 (r1) 의 박리가 억제된, 반도체 칩 (40) 이 얻어진다. 또, 제 1 경화 수지막 (r1) 과 제 2 경화 수지막 (r2) 의 밀착성도 양호하여, 박리는 발생하기 어렵다.
여기서, 제 1 실시형태 내지 제 4 실시형태에서는, 공정 (S-BG) 에 있어서, 제 1 지지 시트 (Y1) 또는 백 그라인드 시트 (b-BG) 가 사용되는 양태를 들어 설명하였지만, 본 발명의 일 양태에서는, 제 1 지지 시트 (Y1) 또는 백 그라인드 시트 (b-BG) 대신에, 백 그라인드용의 수지층 (Z1) 을 형성하도록 해도 된다.
구체적으로는, 유동성이 있는 수지 (z1) 를 사용하여, 제 1 경화 수지막 (r1) 의 표면을 피복함과 함께, 제 1 경화 수지막 (r1) 으로부터 노출되어 있는 범프도 피복한 후, 수지 (z1) 를 경화시켜, 백 그라인드용의 수지층 (Z1) 을 형성함으로써, 백 그라인드 시트의 대용으로 하여 연삭 공정을 실시할 수도 있다.
또한, 제 1 경화 수지막 (r1) 의 표면과 제 1 경화 수지막 (r1) 으로부터 노출되어 있는 범프를 수지 (z1) 로 피복할 때, 범프의 요철에 추종 가능한 유연성이 있는 수지 필름 (z2) 을 개재하여 피복함으로써, 공정 (S-BG) 후에 불필요해진 백 그라인드용의 수지층 (Z1) 을 박리하기 쉽게 할 수 있다.
[그 밖의 공정]
본 발명의 반도체 칩의 제조 방법의 일 양태에서는, 본 발명의 취지를 일탈하지 않는 범위에서, 다른 공정을 포함하고 있어도 된다.
이와 같은 처리로는, 예를 들어 보호막 (제 1 경화 수지막 (r1)) 형성 후의 범프 형성면에 대한 웨트 에칭 처리나 드라이 에칭 처리 등을 들 수 있다.
실시예
본 발명에 대해, 이하의 실시예에 의해 구체적으로 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
1. 제 1 경화성 수지 필름 (x1) 의 제조
1-1. 제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 의 제조 원료
제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 의 제조에 사용한 원료를 이하에 나타낸다.
(1) 중합체 성분 (A)
하기 식 (i)-1, (i)-2 및 (i)-3 으로 나타내는 구성 단위를 갖는 폴리비닐부티랄 (세키스이 화학 공업사 제조의「에스렉 BL-10」, 중량 평균 분자량 25000, 유리 전이 온도 59 ℃).
[화학식 2]
Figure pct00002
(식 중, l1 은 약 28 이고, m1 은 1 ∼ 3 이고, n1 은 68 ∼ 74 의 정수이다.)
(2) 에폭시 수지 (B1)
(B1)-1 : 액상 변성 비스페놀 A 형 에폭시 수지 (DIC 주식회사 제조의「에피클론 EXA-4850-150」, 분자량 900, 에폭시 당량 450 g/eq)
(B1)-2 : 디시클로펜타디엔형 에폭시 수지 (DIC 주식회사 제조의「에피클론 HP-7200HH」, 에폭시 당량 254 ∼ 264 g/eq)
(3) 열 경화제 (B2)
O-크레졸형 노볼락 수지 (DIC 주식회사 제조의「페놀라이트 KA-1160」)
(4) 경화 촉진제 (C)
2-페닐-4,5-디하이드록시메틸이미다졸 (시코쿠 화성 공업사 제조의「큐어졸 2PHZ-PW」)
(5) 충전제 (D)
에폭시기로 수식된 구상 실리카 (아드마텍스사 제조의「아드마나노 YA050C-MKK」, 평균 입자경 50 ㎚)
(6) 첨가제 (I)
(I)-1 : 계면 활성제 (아크릴 중합체, BYK 사 제조의「BYK-361N」)
(I)-2 : 실리콘 오일 (아르알킬 변성 실리콘 오일, 모멘티브·퍼포먼스·머티리얼즈·재팬 합동 회사 제조의「XF42-334」)
(I)-3 : 레올로지 컨트롤제 (폴리하이드록시카르복실산에스테르, BYK 사 제조의「BYK-R606」)
1-2. 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 의 제조
(1) 열 경화성 수지 필름 형성용 조성물 (x1-1-1a) 의 제조
중합체 성분 (A) (100 질량부), 에폭시 수지 (B1)-1 (350 질량부), 에폭시 수지 (B1)-2 (270 질량부), 열 경화제 (B2) (190 질량부), 경화 촉진제 (C) (2 질량부), 충전제 (D) (90 질량부), 및 첨가제 (I)-3 (9 질량부) 을, 메틸에틸케톤에 용해 또는 분산시켜, 23 ℃ 에서 교반함으로써, 용매 이외의 모든 성분의 합계 농도가 45 질량％ 인 열 경화성 수지 필름 형성용 조성물 (x1-1-1a) 를 얻었다. 또한, 여기에 나타내는 용매 이외의 성분의 배합량은 전부, 용매를 포함하지 않는 목적물의 배합량이다.
(2) 열 경화성 수지 필름 형성용 조성물 (x1-1-1b) 의 제조
중합체 성분 (A) (100 질량부), 에폭시 수지 (B1)-1 (290 질량부), 에폭시 수지 (B1)-2 (220 질량부), 열 경화제 (B2) (160 질량부), 경화 촉진제 (C) (2 질량부), 충전제 (D) (200 질량부), 첨가제 (I)-1 (25 질량부), 및 첨가제 (I)-2 (3 질량부) 를, 메틸에틸케톤에 용해 또는 분산시켜, 23 ℃ 에서 교반함으로써, 용매 이외의 모든 성분의 합계 농도가 45 질량％ 인 열 경화성 수지 필름 형성용 조성물 (x1-1-1b) 를 얻었다. 여기에 나타내는 용매 이외의 성분의 배합량은 전부, 용매를 포함하지 않는 목적물의 배합량이다.
(3) 제 1 경화성 수지 필름 (x1-1a) 및 (x1-1b) 의 제조
폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름 (린텍사 제조의「SP-PET381031」, 두께 38 ㎛) 을 사용하여, 그 상기 박리 처리면에, 상기에서 얻어진 조성물 (x1-1-1a) 및 조성물 (x1-1-1b) 를 각각 도공하고, 120 ℃ 에서 2 분 가열 건조시킴으로써, 두께 45 ㎛ 의 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 를 형성하였다.
2. 제 2 경화성 수지 필름 (x2) 의 제조
2-1. 제 2 열 경화성 수지 필름 형성용 조성물 (x2-1-1) 의 제조 원료
제 2 열 경화성 수지 필름 형성용 조성물 (x2-1-1) 의 제조에 사용한 원료를 이하에 나타낸다.
(1) 중합체 성분 (a)
아크릴산부틸 (55 질량부), 아크릴산메틸 (10 질량부), 메타크릴산글리시딜 (20 질량부), 및 아크릴산-2-하이드록시에틸 (15 질량부) 을 공중합시켜 얻어진 아크릴 수지 (중량 평균 분자량 800,000, 유리 전이 온도 -28 ℃).
(2) 에폭시 수지 (b)
(b1)-1 : 비스페놀 A 형 에폭시 수지 (미츠비시 화학사 제조의 jER828, 에폭시 당량 184 ∼ 194 g/eq)
(b1)-2 : 디시클로펜타디엔형 에폭시 수지 (DIC 사 제조의 에피클론 HP-7200HH, 에폭시 당량 255 ∼ 260 g/eq)
(3) 경화제 (b2)
비페닐아르알킬형 페놀 수지 (메이와 화성사 제조, MEHC-7851-H, 수산기 당량 218 g/eq)
(4) 경화 촉진제 (c)
2-페닐-4,5-디하이드록시메틸이미다졸 (시코쿠 화성 공업사 제조의「큐어졸 2PHZ-PW」)
(5) 충전제 (d)
에폭시기로 수식된 구상 실리카 (아드마텍스사 제조의 5SE-CH1, 평균 입자경 500 ㎚)
(6) 커플링제 (e)
3-글리시독시프로필트리메톡시실란 (신에츠 화학 공업 주식회사 제조의 KBM403)
(7) 착색제 (j)
흑색 안료 (토요 잉크사 제조의 멀티락 A903 블랙)
2-2. 제 2 열 경화성 수지 필름 형성용 조성물 (x2-1-1) 의 제조
(1) 제 2 열 경화성 수지 필름 형성용 조성물 (x2-1-1a) 및 제 2 열 경화성 수지 필름 (x2-1a) 의 제조
중합체 성분 (a), 에폭시 수지 (b1)-1, 에폭시 수지 (b1)-2, 경화제 (b2), 경화 촉진제 (c), 충전재 (d), 커플링제 (e), 및 착색제 (J) 를, 이것들의 함유량 (고형분량, 질량부) 이 150/70/30/5/2/320/2/18 (고형 중량비) 이 되도록 메틸에틸케톤에 용해 또는 분산시켜, 23 ℃ 에서 교반함으로써, 고형분 농도가 52 질량％ 인 제 2 열 경화성 수지 필름 형성용 조성물 (x2-1-1a) 를 조제하였다.
폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름 (린텍사 제조의「SP-PET381031」, 두께 38 ㎛) 을 사용하여, 그 상기 박리 처리면에, 상기에서 얻어진 조성물 (x2-1-1a) 를 도공하고, 노출면에 다른 박리 필름 (린텍사 제조의「SP-PET382150」) 을 첩부한 후, 120 ℃ 에서 2 분 가열 건조시킴으로써, 박리 필름으로 협지된 두께 25 ㎛ 의 제 2 열 경화성 수지 필름 (x2-1a) 를 형성하였다. 각종 시험시에는, 이것을 롤상으로 하여 사용하였다.
(2) 제 2 열 경화성 수지 필름 형성용 조성물 (x2-1-1b) 및 제 2 열 경화성 수지 필름 (x2-1b) 의 제조
충전재 (d) 를 실리카 필러 (주식회사 타츠모리 제조의「SV-10」, 평균 입경 8 ㎛) 로 변경한 것 이외에는,「(1) 제 2 열 경화성 수지 필름 형성용 조성물 (x2-1-1a) 및 제 2 열 경화성 수지 필름 (x2-1a) 의 제조」와 동일한 방법으로, 두께 25 ㎛ 의 제 2 열 경화성 수지 필름 (x2-1b) 를 형성하였다.
(3) 제 2 열 경화성 수지 필름 형성용 조성물 (x1-1-1b) 및 제 2 열 경화성 수지 필름 (x1-1b) 의 제조
「1-2. 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 의 제조」의「(2) 열 경화성 수지 필름 형성용 조성물 (x1-1-1b) 의 제조」에서 설명한 열 경화성 수지 필름 형성용 조성물 (x1-1-1b) 의 조성에, 착색제 (j) (흑색 안료 (토요 잉크사 제조의 멀티락 A903 블랙)) 를 3 질량부 첨가한 것 이외에는, 동일한 방법으로, 두께 25 ㎛ 의 제 2 열 경화성 수지 필름 (x1-1b) 를 제조하였다.
3. 제 1 열 경화성 수지 필름 (x1-1) 의 평가
3-1. 제 1 복합 시트 (α1) 의 제조
제 1 지지 시트 (Y1) 로서 백 그라인드 테이프 (린텍 주식회사 제조의「E-8510HR」) 를 사용하여, 이 백 그라인드 테이프와, 상기에서 얻어진, 박리 필름 상의 제 1 열 경화성 수지 필름 (x1-1a) 과 제 1 열 경화성 수지 필름 (x1-1b) 를 각각 첩합하였다. 이로써, 제 1 지지 시트 (Y1) 와 제 1 열 경화성 수지 필름 (x1-1) 을 적층한 제 1 복합 시트 (α1) 를 얻었다.
3-2. 제 1 열 경화성 수지 필름 (x1-1) 의 Gc1 및 Gc300 의 측정, X 값의 산출
조성물 (x1-1-1a) 및 조성물 (x1-1-1b) 의 도공량을 변경한 점 이외에는, 상기와 동일한 방법으로, 두께 50 ㎛ 의 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 를 각각 20 장 제조하였다. 이어서, 이들 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 를 각각 적층하고, 얻어진 적층 필름을 직경 25 ㎜ 의 원판상으로 재단함으로써, 두께 1 ㎜ 의 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 의 시험편을 제조하였다.
점탄성 측정 장치 (안톤파사 제조의「MCR301」) 에 있어서의 시험편의 설치 지점을, 미리 90 ℃ 에서 보온해 두고, 이 설치 지점에, 상기에서 얻어진 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 의 시험편을 재치 (載置) 하고, 이 시험편의 상면에 측정 지그를 대고 누름으로써, 시험편을 상기 설치 지점에 고정시켰다.
이어서, 온도 90 ℃, 측정 주파수 1 Hz 의 조건에서, 시험편에 발생시키는 변형을 0.01 ％ ∼ 1000 ％ 의 범위에서 단계적으로 상승시켜, 시험편의 저장 탄성률 Gc 를 측정하였다. 그리고, Gc1 및 Gc300 의 측정값으로부터, X 값을 산출하였다. 결과를 표 1 에 나타낸다.
3-3. 제 1 열 경화성 수지 필름 (x1-1) 의 비어져나옴량의 측정
폴리에틸렌테레프탈레이트제 필름의 편면이 실리콘 처리에 의해 박리 처리된 박리 필름 (린텍사 제조의「SP-PET381031」, 두께 38 ㎛) 을 사용하여, 그 상기 박리 처리면에, 상기에서 얻어진 조성물 (x1-1-1a) 및 조성물 (x1-1-1b) 를 각각 도공하고, 120 ℃ 에서 2 분 가열 건조시킴으로써, 두께 30 ㎛ 의 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 를 형성하였다.
이어서, 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 를, 상기 박리 필름과 함께, 직경 170 ㎜ 의 원형상으로 가공함으로써, 박리 필름이 형성된 시험편을 제조하였다.
얻어진 시험편의 노출면 (바꿔 말하면, 박리 필름을 구비하고 있는 측과는 반대측의 면) 전면을, 투명한 띠상의 백 그라인드 테이프 (린텍사 제조의「E-8180」) 의 표면과 첩합함으로서, 도 15 에 나타내는 적층물을 얻었다. 도 15 는, 얻어진 적층물을, 그 중의 백 그라인드 테이프측의 상방으로부터 내려다보았을 때의 상태를 모식적으로 나타내는 평면도이다.
여기에 나타내는 바와 같이, 얻어진 적층물 (101) 은, 백 그라인드 테이프 (107) 와, 시험편 (120) (제 1 열 경화성 수지 필름 (x1-1)) 과, 박리 필름이 이 순서로, 이것들의 두께 방향에 있어서 적층되어, 구성되어 있다.
이어서, 얻어진 적층물로부터 상기 박리 필름을 제거하고, 새로 발생한 상기 시험편의 노출면 (바꿔 말하면, 상기 시험편의, 상기 백 그라인드 테이프를 구비하고 있는 측과는 반대측의 면) 을, 직경 12 인치의 실리콘 웨이퍼의 일방의 표면에 압착시킴으로써, 실리콘 웨이퍼의 표면에 상기 시험편을 첩부하였다. 이 때, 시험편의 첩부는, 첩부 장치 (롤러식 라미네이터, 린텍사 제조의「RAD-3510 F/12」) 를 사용하여, 테이블 온도 : 90 ℃, 첩부 속도 : 2 ㎜/sec, 첩부 압력 : 0.5 ㎫, 롤러 첩부 높이 : -200 ㎛ 의 조건에서, 제 1 열 경화성 수지 필름 (x1-1) 을 가열하면서 실시하였다.
이어서, 실리콘 웨이퍼에 첩부되어 있는, 백 그라인드 테이프가 형성된 상기 시험편에 대해, 그 외주 상의 상이한 2 점 간을 연결하는 선분의 길이의 최대값을 측정하고, 그 측정값 (상기 선분의 길이의 최대값) 을 사용해서, 도 2 를 참조하여 설명한 방법에 의해, 상기 시험편 (바꿔 말하면 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b)) 의 비어져나옴량 (㎜) 을 산출하였다. 결과를 표 1 에 나타낸다.
또한, 비어져나옴량이 170 ㎜ 인 경우에는, 원래의 시험편으로부터의 형상 변화는 없어, 비어져나옴이 일어나고 있지 않은 것으로 판단하였다. 한편, 비어져나옴량이 170 ㎜ 를 초과하는 경우에는, 원래의 시험편으로부터의 형상 변화가 있어, 비어져나옴이 일어나고 있는 것으로 판단하였다.
3-4. 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1) 의 잔존 유무의 확인
「3-1. 제 1 복합 시트 (α1) 의 제조」에서 얻어진 제 1 복합 시트 (α1) 로부터 박리 필름을 제거하고, 이로써 노출된 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 의 표면 (노출면) 을, 범프를 갖는, 직경 8 인치의 반도체 웨이퍼의 범프 형성면에 압착시킴으로써, 박리 필름을 제거한 제 1 복합 시트 (α1) 를 반도체 웨이퍼의 범프 형성면에 첩부하였다. 이 때, 반도체 웨이퍼로는, 범프의 높이가 210 ㎛ 이고, 범프의 폭이 250 ㎛ 이고, 범프 간의 거리가 400 ㎛ 인 것을 사용하였다. 또, 제 1 복합 시트 (α1) 의 첩부는, 첩부 장치 (롤러식 라미네이터, 린텍사 제조의「RAD-3510 F/12」) 를 사용하여, 테이블 온도 : 90 ℃, 첩부 속도 : 2 ㎜/sec, 첩부 압력 : 0.5 ㎫, 롤러 첩부 높이 : -200 ㎛ 의 조건에서, 제 1 복합 시트 (α1) 를 가열하면서 실시하였다.
이어서, 멀티 웨이퍼 마운터 (린텍사 제조의「RAD-2700 F/12」) 를 사용하여, 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 으로부터 제 1 지지 시트 (Y1) 를 제거하고, 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 를 노출시켰다.
이어서, 주사형 전자 현미경 (SEM, 키엔스사 제조의「VE-9700」) 을 사용하여, 반도체 웨이퍼의 범프 형성면에 대하여 수직인 방향과 60°의 각도를 이루는 방향으로부터, 반도체 웨이퍼의 범프의 표면을 관찰하고, 범프의 상부에서의 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 의 잔류물의 유무를 확인하였다. 그리고, 범프 상부에 잔류물이 존재하는 경우에는「잔류물 있음」으로 판정하고, 범프 상부에 잔류물이 존재하지 않는 경우에는「잔류물 없음」으로 판정하였다. 결과를 표 1 에 나타낸다.
3-5. 범프 형성면에서의 제 1 열 경화성 수지 필름 (x1-1) 의 크레이터링의 유무의 확인
범프 형성면에 있어서의 반도체 칩의 표면에 있어서의, 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 의 경화물에 의한 크레이터링의 유무에 대해, 범프가 형성되어 있지 않은 12 인치의 반도체 웨이퍼를 사용하여 검토하였다.
구체적으로는, 범프가 형성되어 있지 않은 12 인치의 실리콘 웨이퍼를 사용하여, 상기 서술한「3-4. 범프의 상부에서의 열 경화성 수지 필름 (x1-1) 의 잔존 유무의 확인」의 경우와 동일한 방법으로, 제 1 복합 시트 (α1) 를 첩부하고, 제 1 열 경화성 수지 필름 (x1-1) 으로부터 제 1 지지 시트 (Y1) 를 제거하였다.
이어서, 반도체 웨이퍼에 첩부되어 있는 제 1 열 경화성 수지 필름을, 가압 오븐 (린텍사 제조의「RAD-9100」) 을 사용하여, 온도 : 130 ℃, 시간 : 2 h, 노 내 압력 : 0.5 ㎫ 의 가열 조건에서 가열 처리함으로써, 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 를 열 경화시켰다.
이어서, 광학 현미경 (키엔스사 제조의「VHX-1000」) 을 사용하여, 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 의 경화물 (제 1경화 수지막 (r1)) 과 반도체 웨이퍼의 적층물 전체를, 상기 경화물측에서 관찰하였다. 그리고, 반도체 웨이퍼의 노출을 직접 확인할 수 있는 영역이 존재하는 경우에는「크레이터링 있음」으로 판정하고, 반도체 웨이퍼의 노출을 직접 확인할 수 있는 영역이 존재하지 않는 경우에는「크레이터링 없음」으로 판정하였다.
3-5. 홈부에 대한 매립성의 평가
(1) 반도체 칩 제조용 웨이퍼의 준비
반도체 칩 제조용 웨이퍼로서, 분할 예정 라인을 하프컷한 12 인치의 실리콘 웨이퍼 (웨이퍼 두께 750 ㎛) 를 사용하였다. 당해 실리콘 웨이퍼의 하프컷부의 폭 (홈부의 폭) 은 60 ㎛ 이고, 홈의 깊이는 230 ㎛ 이다.
(2) 평가 방법
「3-1. 제 1 복합 시트 (α1) 의 제조」에서 얻어진 제 1 복합 시트 (α1) 로부터 박리 필름을 제거하고, 이로써 노출된 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 의 표면 (노출면) 을, 반도체 칩 제조용 웨이퍼의 표면측 (하프컷 형성면) 에, 이하의 조건에서 가압하면서 첩부하였다.
· 첩부 장치 : 전자동 첩합기 (린텍 주식회사 제조, 제품명「RAD-3510」)
· 롤러 압력 : 0.5 ㎫
· 롤러 높이 : -400 ㎛
· 첩부 속도 : 5 ㎜/sec
· 첩부 온도 : 90 ℃
이어서, 제 1 지지 시트 (Y1) 를 제 1 열 경화성 수지 필름 (x1-1a) 및 제 1 열 경화성 수지 필름 (x1-1b) 으로부터 박리한 후, 제 1 열 경화성 수지 필름 (x1-1) 을 첩부한 반도체 칩 제조용 웨이퍼를, 130 ℃ 에서 4 시간 가열하여 경화시켜 제 1 경화 수지막 (r1) 을 형성하였다. 그리고, 반도체 칩 제조용 웨이퍼를 하프컷 형성면에서 이면을 향하여 절단하고, 하프컷부의 홈부에 대한 제 1 경화 수지막 (r1) 의 매립성을, 광학 현미경 (키엔스사 제조의「VHX-1000」) 으로 관찰하였다.
매립성의 평가 기준은 이하와 같이 하였다.
평가 S : 제 1 경화 수지막 (r1) 의 형상에 변형이 보이지 않고, 매립성이 최량이다.
평가 A : 홈부 입구 근방에서 제 1 경화 수지막 (r1) 의 형상에 약간의 변형이 보이기는 하지만, 매립성은 양호하다.
평가 B : 매립성은 불량이다.
4. 키트에 의한 반도체 칩의 피복성의 평가
(1) 실시예 1
반도체 칩 제조용 웨이퍼로서, 분할 예정 라인을 하프컷한 12 인치의 실리콘 웨이퍼 (웨이퍼 두께 750 ㎛) 를 사용하였다. 당해 실리콘 웨이퍼의 하프컷부의 폭 (홈부의 폭) 은 60 ㎛ 이고, 홈의 깊이는 230 ㎛ 이다.
BG 테이프 라미네이터 RAD-3510F/12 를 사용하여, 제 1 지지 시트 (Y1) (BG 테이프 E-8510HR (린텍사 제조)) 와 두께 45 ㎛ 의 제 1 열 경화성 수지 필름 (x1-1a) 를 적층한 제 1 복합 시트 (α1) 의 제 1 열 경화성 수지 필름 (x1-1a) 를, 테이블 온도 90 ℃ 에서 반도체 칩 제조용 웨이퍼에 첩부한 후, 160 ℃ 에서 1 시간 가열하여 경화시켜 제 1 경화 수지막 (r1) 으로 하였다. 이어서, 웨이퍼 이면을 연삭하여, 반도체 칩 제조용 웨이퍼의 두께를 200 ㎛ 로 하였다.
다음으로, RAD-3600 을 사용하여, 박리 필름으로 협지된 롤 형상의 두께 25 ㎛ 의 제 2 열 경화성 수지 필름 (x2-1) 을 반도체 칩 제조용 웨이퍼의 이면에 테이블 온도 70 ℃ 에서 첩부하였다. 130 ℃ 에서 2 시간 가열하여, 제 2 경화 수지막 (r2) 으로 하였다. 제 2 경화 수지막 (r2) 측에 DC 테이프 D-686H (린텍사 제조) 를 첩부하고, 블레이드 다이서 DFG6362 를 사용해서, 블레이드 다이싱에 의해 분할 예정 라인을 따라 다이싱하여, 칩 사이즈 가로 세로 6 ㎜ 로 개편화하였다. 칩을 DC 테이프로부터 박리하고, 칩 관찰을 광학 현미경 (키엔스사 제조의「VHX-1000」) 으로 실시하였다.
그리고, 반도체 칩 (가로 세로 6 ㎜, 두께 200 ㎛) 의 표면적에 대하여, 보호막 (제 1 경화 수지막 (r1), 제 2 경화 수지막 (r2)) 에 의해 피복되어 있는 표면적의 비율 (피복률) 을 계산하였다.
평가 기준
D … 피복률 0 ％
C … 피복률 1 ％ ∼ 49 ％
B … 피복률 50 ％ ∼ 99 ％
A … 피복률 100 ％
(2) 실시예 2
제 1 열 경화성 수지 필름 (x1-1a) 를 제 1 열 경화성 수지 필름 (x1-1b) 로 변경한 것 이외에는, 실시예 1 과 동일한 방법으로 평가를 실시하였다.
(3) 실시예 3
제 2 열 경화성 수지 필름 (x2-1a) 를 제 2 열 경화성 수지 필름 (x2-1b) 로 변경한 것 이외에는, 실시예 2 와 동일한 방법으로 평가를 실시하였다.
(4) 실시예 4
제 2 열 경화성 수지 필름 (x2-1a) 를 제 2 열 경화성 수지 필름 (x1-1b) 로 변경한 것 이외에는, 실시예 2 와 동일한 방법으로 평가를 실시하였다.
(5) 비교예 1 ∼ 3
비교예 1 에서는, 제 2 열 경화성 수지 필름 (x2-1a) 를 반도체 칩 제조용 웨이퍼의 이면에만 첩부한 것 이외에는, 실시예 1 과 동일한 방법으로 평가를 실시하였다.
비교예 2 에서는, 제 1 열 경화성 수지 필름 (x1-1a) 를 제 1 열 경화성 수지 필름 (x1-1b) 로 변경하고, 분할 예정 라인을 하프컷하고 있지 않은 12 인치의 실리콘 웨이퍼 (웨이퍼 두께 750 ㎛) 의 표측의 면에만 제 1 열 경화성 수지 필름 (x1-1b) 를 첩부한 것 이외에는, 실시예 1 과 동일한 방법으로 평가를 실시하였다.
비교예 3 에서는, 제 2 경화성 수지 필름 (x2-1a) 대신에, 제 2 경화성 수지 필름 (x1-1b) 를 사용한 것, 반도체 칩 제조용 웨이퍼의 이면은 보호하지 않았던 것 이외에는, 실시예 1 과 동일한 방법으로 평가를 실시하였다.
5. 제 1 경화 수지막에 대한 제 2 경화성 수지 필름의 박리력의 평가
실시예 1 ∼ 4 의 제 1 경화 수지막과 제 2 경화 수지 필름에 대해, 이하의 평가를 실시하였다.
8 인치의 실리콘 웨이퍼 (웨이퍼 두께 730 ㎛) 에, 두께 45 ㎛ 의 제 1 경화성 수지 필름을 테이블 온도 90 ℃ 에서 첩부하고, 130 ℃ 에서 4 시간 가열하여 경화시켜, 제 1 경화 수지막이 형성된 웨이퍼를 제조하였다. 이어서, 당해 제 1 경화 수지막이 형성된 웨이퍼의 제 1 경화 수지막에, 박리 필름에 협지된 두께 25 ㎛ 의 제 2 경화성 수지 필름을, 편측의 박리 필름을 박리하면서 테이블 온도 70 ℃ 에서 첩부하였다. 제 2 경화성 수지 필름으로부터 다른 일방의 박리 필름을 박리한 후, 제 2 경화성 수지 필름 상에 린텍사 제조의 PET50 (A) PL 신 8LK (점착제층을 갖는 PET 기재) 를 첩부하였다. 커터로 PET50 (A) PL 신 8LK 측으로부터 제 2 경화성 수지 필름까지 절입을 넣어, 25 ㎜ 폭의 단책상 (短冊狀) 으로 시험편을 형성하였다.
그리고, 온도 23 ℃, 상대 습도 50 ％ 의 환경하에 있어서, 만능형 인장 시험기 (주식회사 오리엔텍 제조, 형번 : 텐실론 RTC-1210A) 를 사용해서, JIS Z0237 : 2009 의 박리력의 측정법에 준거하여, 시험편 단부를 제 1 경화 수지막과 제 2 경화 수지 필름의 계면에서 박리시켜, 박리력을 측정하였다. 박리 각도는 180°로 하고, 박리 속도는 300 ㎜/min 으로 하였다.
또한, 8 인치의 실리콘 웨이퍼 (웨이퍼 두께 730 ㎛) 에, 박리 필름에 협지된 두께 25 ㎛ 의 제 2 경화성 수지 필름을, 편측의 박리 필름을 박리하면서 테이블 온도 70 ℃ 에서 첩부하고, 상기와 동일한 방법으로, 실리콘 웨이퍼 (경면) 에 대한 제 2 경화성 수지 필름의 박리력을 측정하였다.
6. 제 2 경화성 수지 필름의 리워크성 평가
실시예 1 ∼ 4 의 제 1 경화 수지막과 제 2 경화 수지 필름에 대해, 이하의 평가를 실시하였다.
8 인치의 실리콘 웨이퍼 (웨이퍼 두께 730 ㎛) 에, 두께 45 ㎛ 의 제 1 경화성 수지 필름을 테이블 온도 90 ℃ 에서 첩부하고, 130 ℃ 에서 4 시간 가열하여 경화시켜, 제 1 경화 수지막이 형성된 웨이퍼를 제조하였다. 이어서, 당해 제 1 경화 수지막이 형성된 웨이퍼의 제 1 경화 수지막에, 박리 필름에 협지된 두께 25 ㎛ 의 롤상의 제 2 경화성 수지 필름을, 편측의 박리 필름을 박리하면서 테이블 온도 70 ℃ 에서 첩부하였다. 제 2 경화성 수지 필름으로부터 다른 일방의 박리 필름을 박리한 후, 제 2 경화성 수지 필름 상에 린텍사 제조의 PET50 (A) PL 신 8LK (점착제층을 갖는 PET 기재) 를 첩부하였다.
그리고, 점착제층을 갖는 PET 기재를 손으로 박리함으로써, 제 2 경화성 수지 필름의 제 1 경화 수지막에 대한 리워크성을 평가하였다. 평가 기준은 이하와 같이 하였다.
· 평가 A : 제 1 경화 수지막과 제 2 경화성 수지 필름의 계면에서 전면 박리되었다.
· 평가 B : 제 1 경화 수지막과 제 2 경화성 수지 필름의 계면에서의 박리와, 제 2 경화성 수지 필름과 점착제층을 갖는 PET 기재의 점착제층의 계면에서의 박리가 혼재하였다.
· 평가 C : 제 2 경화성 수지 필름과 점착제층을 갖는 PET 기재의 점착제층의 계면에서 전면 박리되었다.
7. 제 1 경화 수지막과 제 2 경화 수지막의 밀착성 평가
8 인치의 실리콘 웨이퍼 (웨이퍼 두께 730 ㎛) 에, 두께 45 ㎛ 의 제 1 경화성 수지 필름을 테이블 온도 90 ℃ 에서 첩부하고, 130 ℃ 에서 4 시간 가열하여 경화시켜, 제 1 경화 수지막이 형성된 웨이퍼를 제조하였다. 이어서, 당해 제 1 경화 수지막이 형성된 웨이퍼의 제 1 경화 수지막에, 박리 필름에 협지된 두께 25 ㎛ 의 제 2 경화성 수지 필름을, 편측의 박리 필름을 박리하면서 테이블 온도 70 ℃ 에서 첩부하였다. 제 2 경화성 수지 필름으로부터 다른 일방의 박리 필름을 박리한 후, 130 ℃ 에서 2 시간 가열하여 제 2 경화성 수지 필름을 경화시켜, 제 2 경화 수지막을 형성하였다. 제 2 경화 수지막 상에 린텍사 제조의 PET50 (A) PL 신 8LK 를 첩부하였다.
그리고, 점착제층을 갖는 PET 기재를 손으로 박리함으로써, 제 1 경화 수지막과 제 2 경화 수지막의 밀착성을 평가하였다. 평가 기준은 이하와 같이 하였다.
· 평가 A : 제 2 경화 수지막과 점착제층을 갖는 PET 기재의 점착제층의 계면에서 전면 박리되었다 (제 1 경화 수지막과 제 2 경화 수지막의 밀착성이 양호하여 박리할 수 없는 것을 의미한다.).
· 평가 B : 제 1 경화 수지막과 제 2 경화 수지막의 계면에서의 박리와, 제 2 경화 수지막과 점착제층을 갖는 PET 기재의 점착제층의 계면에서의 박리가 혼재하였다.
· 평가 C : 제 1 경화 수지막과 제 2 경화 수지막의 계면에서 전면 박리되었다 (제 1 경화 수지막과 제 2 경화 수지막이 박리되기 쉬운 것을 의미한다.).
8. 결과
제 1 열 경화성 수지 필름 형성용 조성물 (x1-1-1) 의 함유 성분 및 열 경화성 수지 필름의 각종 평가 결과를 표 1 에 나타낸다.
또,「4. 키트에 의한 반도체 칩의 피복성의 평가」,「5. 제 1 경화 수지막에 대한 제 2 경화성 수지 필름의 박리력의 평가」및「7. 제 1 경화 수지막과 제 2 경화 수지막의 밀착성 평가」의 결과를 표 2 에 나타낸다.
또,「6. 제 2 경화성 수지 필름의 리워크성 평가」의 결과를 표 3 에 나타낸다.
또한,「3-5. 홈부에 대한 매립성의 평가」의 결과 (도면 대용 사진) 를 도 16 에 나타낸다.
Figure pct00003
Figure pct00004
Figure pct00005
표 1 에 나타내는 결과로부터, 이하의 점을 알 수 있다.
제 1 열 경화성 수지 필름 (x1-1a) 와 제 1 열 경화성 수지 필름 (x1-1b) 는 모두, 비어져나옴이 보이지 않고, 범프 상부의 잔류물도 없고, 첩부시 크레이터링도 보이지 않고, 홈 매립성도 양호한 것을 알 수 있다.
또, 표 2 에 나타내는 결과로부터, 실시예 1 ∼ 4 의 경우에는, 반도체 칩의 보호성 (피복성) 이 우수하고, 제 1 경화 수지막과 제 2 경화성 수지 필름의 밀착성, 제 1 경화 수지막과 제 2 경화 수지막의 밀착성도 양호하여, 제 1 경화 수지막과 제 2 경화 수지막의 계면에서의 박리가 일어나기 어려운 것을 알 수 있다. 따라서, 반도체 칩의 전면 보호성 (피복성) 을 장기에 걸쳐 양호하게 유지하여, 반도체 칩의 강도의 향상 효과를 장기에 걸쳐 양호하게 유지할 수 있는 것을 알 수 있다.
이에 대하여, 비교예 1 ∼ 3 에서는, 반도체 칩의 보호성 (피복성) 이 떨어지기 때문에, 반도체 칩의 강도의 향상 효과가 불충분하다.
또한, 표 3 에 나타내는 결과로부터, 실시예 1 ∼ 3 에서 사용한 제 2 경화성 수지 필름은, 리워크성도 양호하여, 제 2 경화성 수지 필름의 재첩부 등을 실시하기 쉽고, 취급성이 우수한 키트를 제공할 수 있는 것도 알 수 있다.
10 : 반도체 칩 제조용 웨이퍼
11 : 웨이퍼
11a : 범프 형성면
11b : 이면
12 : 범프
13 : 홈부
40 : 반도체 칩
x1 : 제 1 경화성 수지
r1 : 제 1 경화 수지막
X1 : 층
Y1 : 제 1 지지 시트
α1 : 제 1 복합 시트
x2 : 제 2 경화성 수지
r2 : 제 2 경화 수지막
X2 : 층
Y2 : 제 2 지지 시트
α2 : 제 2 복합 시트
51 : 기재
61 : 점착제층
71 : 중간층

Claims (15)

  1. 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위한 제 1 경화성 수지 필름 (x1) 과, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위한 제 2 경화성 수지 필름 (x2) 을 포함하는 키트.
  2. 제 1 항에 있어서,
    상기 제 1 경화성 수지 필름 (x1) 이, 하기 요건 (I) 을 만족하는, 키트.
    ＜요건 (I)＞
    온도 90 ℃, 주파수 1 Hz 의 조건에서, 직경 25 ㎜, 두께 1 ㎜ 의 상기 수지 필름의 시험편에 변형을 발생시켜, 상기 시험편의 저장 탄성률을 측정하고, 상기 시험편의 변형이 1 ％ 일 때의 상기 시험편의 저장 탄성률을 Gc1 로 하고, 상기 시험편의 변형이 300 ％ 일 때의 상기 시험편의 저장 탄성률을 Gc300 으로 하였을 때, 하기 식 (i) 에 의해 산출되는 X 값이, 19 이상 10,000 미만이다.
    X ＝ Gc1/Gc300 ‥‥ (i)
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 경화성 수지 필름 (x1) 의 층 (X1) 이, 제 1 지지 시트 (Y1) 에 적층된 제 1 복합 시트 (α1) 로서 포함되는, 키트.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 경화성 수지 필름 (x2) 의 층 (X2) 이, 제 2 지지 시트 (Y2) 에 적층된 제 2 복합 시트 (α2) 로서 포함되는, 키트.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 키트의 사용 방법으로서,
    상기 키트의 제 1 경화성 수지 필름 (x1) 을, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하기 위해 사용하고, 또한
    상기 키트의 제 2 경화성 수지 필름 (x2) 을, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하기 위해 사용하는, 사용 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 키트를 사용하는 반도체 칩의 제조 방법으로서,
    하기 공정 (S) 및 하기 공정 (T) 를 포함하는, 제조 방법.
    · 공정 (S) : 상기 키트의 제 1 경화성 수지 필름 (x1) 을 사용하여, 범프를 구비하는 범프 형성면을 갖는 반도체 칩의 상기 범프 형성면 및 측면의 쌍방에 보호막으로서의 제 1 경화 수지막 (r1) 을 형성하는 공정
    · 공정 (T) : 상기 키트의 제 2 경화성 수지 필름 (x2) 을 사용하여, 상기 반도체 칩의 상기 범프 형성면과는 반대측의 면에 보호막으로서의 제 2 경화 수지막 (r2) 을 형성하는 공정
  7. 제 6 항에 있어서,
    상기 공정 (S) 는, 하기 공정 (S1) ∼ (S4) 를 이 순서로 포함하고,
    · 공정 (S1) : 범프를 구비하는 범프 형성면을 갖는 반도체 웨이퍼의 상기 범프 형성면에, 분할 예정 라인으로서의 홈부가 이면에 도달하지 않고 형성되어 있는 반도체 칩 제조용 웨이퍼를 준비하는 공정
    · 공정 (S2) : 상기 반도체 칩 제조용 웨이퍼의 상기 범프 형성면에, 상기 키트의 제 1 경화성 수지 (x1) 를 가압하여 첩부하고, 상기 반도체 칩 제조용 웨이퍼의 상기 범프 형성면을 제 1 경화성 수지 (x1) 로 피복함과 함께, 상기 반도체 칩 제조용 웨이퍼에 형성되어 있는 상기 홈부에 상기 제 1 경화성 수지 (x1) 를 매립하는 공정
    · 공정 (S3) : 상기 제 1 경화성 수지 (x1) 를 경화시켜, 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼를 얻는 공정
    · 공정 (S4) : 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼를 상기 분할 예정 라인을 따라 개편화하는 공정
    추가로, 상기 공정 (S) 는, 상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전, 상기 공정 (S3) 의 후이고 또한 상기 공정 (S4) 의 전, 또는 상기 공정 (S4) 에 있어서, 하기 공정 (S-BG) 를 포함하는, 반도체 칩의 제조 방법.
    · 공정 (S-BG) : 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭하는 공정
  8. 제 7 항에 있어서,
    상기 공정 (S2) 는, 상기 반도체 칩 제조용 웨이퍼의 상기 범프 형성면에, 제 1 지지 시트 (Y1) 와 상기 제 1 경화성 수지 (x1) 의 층 (X1) 이 적층된 적층 구조를 갖는 제 1 복합 시트 (α1) 를, 상기 층 (X1) 을 첩부면으로 해서 가압하여 첩부함으로써 실시되는, 반도체 칩의 제조 방법.
  9. 제 8 항에 있어서,
    상기 공정 (S-BG) 를, 상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전에 포함하고,
    상기 공정 (S-BG) 는, 상기 제 1 복합 시트 (α1) 를 첩부한 상태에서 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭한 후, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리함으로써 실시되고,
    상기 공정 (S4) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단함으로써 실시되는, 반도체 칩의 제조 방법.
  10. 제 8 항에 있어서,
    상기 공정 (S-BG) 를, 상기 공정 (S3) 의 후이고 또한 상기 공정 (S4) 의 전에 포함하고,
    상기 공정 (S3) 을, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리하지 않고 실시하고,
    상기 공정 (S-BG) 는, 상기 제 1 복합 시트 (α1) 를 첩부한 상태에서 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭한 후, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리함으로써 실시되고,
    상기 공정 (S4) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단함으로써 실시되는, 반도체 칩의 제조 방법.
  11. 제 8 항에 있어서,
    상기 공정 (S-BG) 를, 상기 공정 (S3) 의 후이고 또한 상기 공정 (S4) 의 전에 포함하고,
    상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전에, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리하고,
    상기 공정 (S-BG) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 의 표면에 백 그라인드 시트 (b-BG) 를 첩부하고, 상기 백 그라인드 시트 (b-BG) 를 첩부한 상태에서 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭한 후, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼로부터 상기 백 그라인드 시트 (b-BG) 를 박리함으로써 실시되고,
    상기 공정 (S4) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단함으로써 실시되는, 반도체 칩의 제조 방법.
  12. 제 8 항에 있어서,
    상기 공정 (S-BG) 를, 상기 공정 (S4) 에 있어서 포함하고,
    상기 공정 (S2) 의 후이고 또한 상기 공정 (S3) 의 전에, 상기 제 1 복합 시트 (α1) 로부터 상기 제 1 지지 시트 (Y1) 를 박리하고,
    상기 공정 (S4) 는, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분에, 상기 분할 예정 라인을 따라 절입을 넣거나, 또는 상기 분할 예정 라인을 따라 개질 영역을 형성한 후, 상기 공정 (S-BG) 로서, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 의 표면에 백 그라인드 시트 (b-BG) 를 첩부하고, 상기 백 그라인드 시트 (b-BG) 를 첩부한 상태에서 상기 반도체 칩 제조용 웨이퍼의 상기 이면을 연삭함으로써 실시되는, 반도체 칩의 제조 방법.
  13. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 공정 (T) 는, 하기 공정 (T1-1) 및 하기 공정 (T1-2) 를 이 순서로 포함하고,
    · 공정 (T1-1) : 상기 공정 (S-BG) 의 후이고 또한 상기 공정 (S4) 의 전에 있어서, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 상기 키트의 상기 제 2 경화성 수지 (x2) 를 첩부하는 공정
    · 공정 (T1-2) : 상기 공정 (S4) 의 전 또는 후에 있어서, 상기 제 2 경화성 수지 (x2) 를 경화시켜, 상기 제 2 경화 수지막 (r2) 을 형성하는 공정
    상기 공정 (S4) 에 있어서, 상기 제 1 경화 수지막 (r1) 이 형성된 반도체 칩 제조용 웨이퍼의 상기 제 1 경화 수지막 (r1) 중 상기 홈부에 형성되어 있는 부분을, 상기 분할 예정 라인을 따라 절단할 때, 상기 제 2 경화성 수지 (x2) 또는 상기 제 2 경화 수지막 (r2) 도 일괄하여 절단하는, 반도체 칩의 제조 방법.
  14. 제 12 항에 있어서,
    상기 공정 (T) 는, 하기 공정 (T2-1) 및 하기 공정 (T2-2) 를 이 순서로 포함하고,
    · 공정 (T2-1) : 상기 공정 (S-BG) 의 후이고 또한 상기 공정 (S4) 의 후에 있어서, 상기 백 그라인드 시트 (b-BG) 를 첩부한 상태인 채로, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 상기 키트의 상기 제 2 경화성 수지 (x2) 를 첩부하는 공정
    · 공정 (T2-2) : 상기 제 2 경화성 수지 (x2) 를 경화시켜, 상기 제 2 경화 수지막 (r2) 을 형성하는 공정
    추가로, 상기 공정 (T) 는, 상기 공정 (T2-2) 의 전 또는 후에 있어서, 하기 공정 (T2-3) 을 포함하는, 제조 방법.
    · 공정 (T2-3) : 커프를 따라 상기 제 2 경화성 수지층 (x2) 또는 상기 제 2 경화 수지막 (r2) 을 분할하는 공정
  15. 제 6 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 공정 (T) 는, 상기 반도체 칩 제조용 웨이퍼의 상기 이면에, 제 2 지지 시트 (Y2) 와 상기 제 2 경화성 수지 (x2) 의 층 (X2) 이 적층된 적층 구조를 갖는 제 2 복합 시트 (α2) 를, 상기 층 (X2) 을 첩부면으로 해서 가압하여 첩부함으로써 실시되는, 반도체 칩의 제조 방법.
KR1020227021696A 2019-12-27 2020-12-25 키트 및 반도체 칩의 제조 방법 KR20220122999A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2019-239012 2019-12-27
JP2019239012 2019-12-27
JP2020031717 2020-02-27
JPJP-P-2020-031717 2020-02-27
PCT/JP2020/049015 WO2021132680A1 (ja) 2019-12-27 2020-12-25 キット及び半導体チップの製造方法

Publications (1)

Publication Number Publication Date
KR20220122999A true KR20220122999A (ko) 2022-09-05

Family

ID=76574525

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020227021695A KR20220122998A (ko) 2019-12-27 2020-12-25 경화성 수지 필름, 복합 시트, 및 반도체 칩의 제조 방법
KR1020227021696A KR20220122999A (ko) 2019-12-27 2020-12-25 키트 및 반도체 칩의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020227021695A KR20220122998A (ko) 2019-12-27 2020-12-25 경화성 수지 필름, 복합 시트, 및 반도체 칩의 제조 방법

Country Status (5)

Country Link
JP (2) JP7033237B2 (ko)
KR (2) KR20220122998A (ko)
CN (2) CN114930504A (ko)
TW (2) TW202140663A (ko)
WO (2) WO2021132679A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023234201A1 (ja) * 2022-06-02 2023-12-07 住友ベークライト株式会社 液状樹脂組成物および樹脂封止パワーモジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169484A (ja) 2011-02-15 2012-09-06 Nitto Denko Corp 半導体装置の製造方法
JP2015092594A (ja) 2014-12-10 2015-05-14 日東電工株式会社 保護層形成用フィルム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664432B2 (ja) 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
JP5380806B2 (ja) * 2006-08-31 2014-01-08 日立化成株式会社 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
JP6328987B2 (ja) * 2014-04-22 2018-05-23 デクセリアルズ株式会社 半導体装置の製造方法
US9508623B2 (en) 2014-06-08 2016-11-29 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI657510B (zh) * 2014-10-02 2019-04-21 日商住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
JP6950907B2 (ja) * 2015-11-04 2021-10-13 リンテック株式会社 半導体装置の製造方法
JP7098221B2 (ja) * 2017-09-08 2022-07-11 株式会社ディスコ ウェーハの加工方法
JP7233377B2 (ja) * 2017-11-17 2023-03-06 リンテック株式会社 熱硬化性樹脂フィルム及び第１保護膜形成用シート
JP7064184B2 (ja) * 2017-12-11 2022-05-10 日東電工株式会社 ダイシングテープ一体型封止用シート及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169484A (ja) 2011-02-15 2012-09-06 Nitto Denko Corp 半導体装置の製造方法
JP2015092594A (ja) 2014-12-10 2015-05-14 日東電工株式会社 保護層形成用フィルム

Also Published As

Publication number Publication date
WO2021132679A1 (ja) 2021-07-01
CN114930503A (zh) 2022-08-19
JPWO2021132679A1 (ko) 2021-07-01
WO2021132680A1 (ja) 2021-07-01
CN114930504A (zh) 2022-08-19
KR20220122998A (ko) 2022-09-05
JP7033237B2 (ja) 2022-03-09
TW202140641A (zh) 2021-11-01
JPWO2021132680A1 (ko) 2021-07-01
TW202140663A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
KR102313074B1 (ko) 지지 시트 및 보호막 형성용 복합 시트
TWI632217B (zh) Semiconductor bonded bonding sheet and method of manufacturing semiconductor device
KR102445532B1 (ko) 보호막 형성용 복합 시트
JPWO2018179475A1 (ja) 保護膜形成用複合シート
KR20210075965A (ko) 반도체 장치의 제조 방법
KR20220147571A (ko) 수지 필름, 복합 시트, 및 반도체 장치의 제조 방법
JP7176072B2 (ja) キット及び半導体チップの製造方法
JP6209803B2 (ja) 硬化性樹脂フィルム及び第１保護膜形成用シート
WO2018212171A1 (ja) 半導体装置及びその製造方法
WO2017078055A1 (ja) 硬化性樹脂フィルム及び第１保護膜形成用シート
KR20220122999A (ko) 키트 및 반도체 칩의 제조 방법
KR102328791B1 (ko) 보호막 형성용 복합 시트
TW202025264A (zh) 保護膜形成用膜、保護膜形成用複合片、檢查方法以及辨識方法
WO2021132678A1 (ja) 半導体チップの製造方法
TWI822962B (zh) 具第1保護膜之工件加工物的製造方法
TWI834820B (zh) 熱硬化性樹脂膜以及第1保護膜形成用片
TWI833912B (zh) 熱硬化性樹脂膜以及第1保護膜形成用片
WO2020195761A1 (ja) 熱硬化性樹脂フィルム、第１保護膜形成用シート、キット、及び第１保護膜付きワーク加工物の製造方法
TW201802926A (zh) 保護膜形成用膜及保護膜形成用複合片
KR102467148B1 (ko) 지지 시트 및 보호막 형성용 복합 시트
TW202335838A (zh) 第1保護膜形成用片、半導體裝置之製造方法、以及片之用途
TW202342273A (zh) 第１保護膜形成用片、半導體裝置之製造方法、以及片之用途
KR20210098975A (ko) 보호막 형성용 복합 시트, 및 반도체 칩의 제조 방법
TW202339960A (zh) 保護膜形成膜、保護膜形成用複合片、套件、以及保護膜形成膜之使用
TW202342274A (zh) 第１保護膜形成用片、半導體裝置之製造方法、以及片之用途