KR20220088636A - 반도체 장치의 제조 장치 및 제조 방법 - Google Patents

반도체 장치의 제조 장치 및 제조 방법 Download PDF

Info

Publication number
KR20220088636A
KR20220088636A KR1020217039520A KR20217039520A KR20220088636A KR 20220088636 A KR20220088636 A KR 20220088636A KR 1020217039520 A KR1020217039520 A KR 1020217039520A KR 20217039520 A KR20217039520 A KR 20217039520A KR 20220088636 A KR20220088636 A KR 20220088636A
Authority
KR
South Korea
Prior art keywords
inclination angle
chip
holding surface
substrate
mounting
Prior art date
Application number
KR1020217039520A
Other languages
English (en)
Other versions
KR102695597B1 (ko
Inventor
유지 에구치
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20220088636A publication Critical patent/KR20220088636A/ko
Application granted granted Critical
Publication of KR102695597B1 publication Critical patent/KR102695597B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75001—Calibration means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75841—Means for moving parts of the bonding head
    • H01L2224/75842—Rotational mechanism
    • H01L2224/75843—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/81169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8117—Rotational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

반도체 장치의 제조 장치(10)는 스테이지(12)와, 칩 유지면(26)을 가지고, 기판(110)에 칩(100)을 배치하는 실장 헤드(14)와, 상기 실장 헤드(14)에 의해 상기 기판(110)의 실장면(112)에 재치된 칩(100)의 상기 실장면(112)에 대한 경사각을 검출 경사각(Sd)으로서 측정하는 측정 기구(16)와, 상기 칩 유지면(26)의 상기 재치면 (21)에 대한 경사각인 유지면 경사각(Sb)을 변경하는 유지면 조정 기구(18)와, 상기 검출 경사각(Sd)에 기초하여, 상기 유지면 경사각(Sb)의 보정량(C)을 산출하고, 산출된 상기 보정량(C)에 따라 상기 유지면 조정 기구(18)에 의해 상기 유지면 경사각(Sb)을 변경시키는 콘트롤러(20)를 갖춘다.

Description

반도체 장치의 제조 장치 및 제조 방법
본 명세서는 기판에 하나 이상의 칩을 본딩함으로써 반도체 장치를 제조하는 제조 장치 및 제조 방법을 개시한다.
종래부터, 기판에 하나 이상의 칩을 실장하여 반도체 장치를 제조하는 제조 장치가 알려져 있다. 이러한 제조 장치는 칩을 흡인 유지하는 실장 툴을 가지고 있어, 칩을 기판에 배치할 때는, 칩이 원하는 위치에 배치되도록, 당해 실장 툴을 이동시킨다. 또한, 칩을 기판에 배치할 때는, 기판에 대면하는 칩의 접합면이 기판의 실장면에 대해 평행한 것도 중요하게 된다. 칩이 실장면에 대해 기울어 있으면, 칩이 기판에 대하여 실장에 있어서의 불량을 일으킨다. 예를 들면, 칩의 범프 전극과 기판의 전극과의 사이에서, 전기적인 접합 불량이 생길 가능성이 있다.
여기에서, 특허문헌 1에는, 플랫 패널 디스플레이에 설치된 전극에, IC 부품을 가압착할 때, 탑재 상태의 IC 부품의 전극에 대한 위치 어긋남량을, 카메라로 검출하고, 위치 어긋남량이 부적합한 경우에는, 위치 어긋남량을 피드백하여, 다음 IC 부품의 가압착 동작을 보정하는 것이 개시되어 있다. 또, 특허문헌 1에는, 범프와 전극과의 접합 상태를 검출하고, 부적합한 경우에는, IC 부품과 디스플레이와의 평행도가 허용범위를 초과한 것으로서 경고를 출력하는 것도 개시되어 있다. 이러한 특허문헌 1의 기술에 의하면, 위치 어긋남량이 적당하게, 검출되어, 피드백되기 때문에, IC 부품의 위치 결정 정밀도를 높게 유지할 수 있다.
일본 특허 제3323395호
그러나, 특허문헌 1의 기술에서는, 평행도에 대해서는, 양부를 판정하고 있을 뿐이며, 피드백되고 있지 않다. 그 때문에 특허문헌 1 등의 종래기술에서는, 칩의 기판에 대한 평행도를 높게 유지할 수 없었다.
그래서, 본 명세서에서는, 기판에 대한 칩의 평행도를 보다 향상할 수 있는 반도체 장치의 제조 장치를 개시한다.
본 명세서에서 개시하는 반도체 장치의 제조 장치는 기판이 재치되는 재치면을 가지는 스테이지와, 칩을 유지하는 칩 유지면을 가지고, 상기 스테이지에 재치된 상기 기판에 상기 칩을 배치하는 실장 헤드와, 상기 실장 헤드에 의해 상기 기판의 실장면에 재치된 칩의 상기 실장면에 대한 경사각을 검출 경사각으로서 측정하는 측정 기구와, 상기 칩 유지면의 상기 재치면에 대한 경사각인 유지면 경사각을 변경하는 유지면 조정 기구와, 상기 검출 경사각에 기초하여 상기 유지면 경사각의 보정량을 산출하고, 산출된 상기 보정량에 따라 상기 유지면 조정 기구에 의해 상기 유지면 경사각을 변경시키는, 콘트롤러를 갖추는 것을 특징으로 한다.
이 경우, 상기 콘트롤러는 과거에 측정된 복수의 상기 검출 경사각을 기억하고 있고, 상기 콘트롤러는, 상기 복수의 검출 경사각 각각으로부터, 상기 유지면 경사각의 보정의 영향을 제거한 기본 경사각을 구하고, 상기 기본 경사각의 기판 사이에서의 변화 경향에 따라, 상기 보정량의 산출 방침을 변경해도 된다.
또, 상기 콘트롤러는, 상기 기본 경사각의 기판 사이에서의 편차가 규정의 허용값 이하인 경우, 가장 가까운 기판에 대해 얻어진 상기 검출 경사각을 상쇄하는 값을 상기 보정량으로서 산출해도 된다.
또, 상기 콘트롤러는, 상기 기본 경사각이 기판 사이에서 소정의 규칙성을 가지고 변화하는 경우, 상기 규칙성에 따라 다음 기판의 기본 경사각을 추정하고, 이것을 상쇄하는 값을 상기 보정량으로서 산출해도 된다.
또, 상기 콘트롤러는, 상기 기본 경사각이 기판 사이에서 랜덤하게 변화하는 경우, 상기 복수의 기판에 대해 얻어진 상기 복수의 기본 경사각의 대표값을 다음 기판의 기본 경사각으로서 추정하고, 이것을 상쇄하는 값을 상기 보정량으로서 산출해도 된다.
또, 상기 콘트롤러는 하나의 기판에 재치된 복수의 칩 각각에 대해 상기 검출 경사각이 얻어진 경우, 복수의 칩에 대해 얻어진 복수의 검출 경사각의 대표값을, 상기 하나의 기판의 상기 검출 경사각으로서 취급해도 된다.
또, 상기 콘트롤러는, 하나의 기판에 재치된 복수의 칩 각각에 대해 상기 검출 경사각이 얻어진 경우, 각 칩의 상기 기판 내의 위치와, 각 칩의 상기 검출 경사각과의 대응 관계를 기록한 맵을 생성하고, 상기 맵에 기초하여, 각 칩 위치 각각에 대해 상기 보정량을 산출해도 된다.
또, 상기 실장 헤드는 상기 칩 유지면을 포함하는 실장 툴과, 상기 실장 툴을 유지하는 구면 공기 베어링을 가지고 있고, 상기 구면 공기 베어링은 상기 실장 툴을 그 요동을 허용한 상태에서 유지하는 프리 상태와, 상기 실장 툴을 그 요동을 저지한 상태에서 유지하는 로킹 상태로 전환 가능하고, 상기 유지면 조정 기구는 상기 칩 유지면이 맞닿는 경사판과, 상기 경사판을 지지하는 복수의 지지 기둥이며, 서로 독립하여 진퇴함으로써 상기 경사판의 각도를 임의로 변경하는 복수의 지지 기둥을 가져도 된다.
본 명세서에서 개시하는 반도체 장치의 제조 방법은 실장 툴의 칩 유지면으로 칩을 유지하고, 상기 실장 툴을 이동시켜 상기 칩을, 스테이지의 재치면에 재치된 기판의 실장면에 재치하는 본딩 스텝과, 상기 실장면에 재치된 칩의 상면과 상기 실장면과의 경사각을 검출 경사각으로서 측정하는 측정 스텝과, 상기 검출 경사각에 기초하여 상기 칩 유지면의 상기 스테이지에 대한 경사각인 유지면 경사각의 보정량을 산출하는 보정량 산출 스텝과, 상기 유지면 경사각을 변경하는 유지면 조정 기구에 의해, 상기 유지면 경사각을 상기 보정량에 따라 변경하는 보정 스텝을 갖추는 것을 특징으로 한다.
본 명세서에서 개시하는 기술에 의하면, 기판에 대한 칩의 평행도를 보다 향상할 수 있다.
도 1은 제조 장치의 구성을 도시하는 이미지도이다.
도 2는 유지면 조정 기구의 구성을 도시하는 이미지도이다.
도 3a는 칩의 본딩 처리의 모습을 도시하는 이미지도이다.
도 3b는 유지면 경사각을 보정한 모습을 도시하는 이미지도이다.
도 4는 본 예의 제조 장치에 의한 반도체 장치의 제조의 흐름을 나타내는 흐름도이다.
도 5는 도 4의 흐름에 따라 처리를 실행한 경우에 있어서의 각종 파라미터의 변화의 일례를 도시하는 도면이다.
도 6a는 기본 경사각의 변화 경향의 일례를 도시하는 도면이다.
도 6b는 기본 경사각의 변화 경향의 다른 일례를 도시하는 도면이다.
도 6c는 기본 경사각의 변화 경향의 다른 일례를 도시하는 도면이다.
도 7은 보정량 산출 스텝의 상세한 흐름을 나타내는 흐름도이다.
도 8은 반도체 장치의 제조의 흐름의 다른 예를 나타내는 흐름도이다.
도 9는 검출 경사각의 위치마다의 편차의 모습을 나타내는 이미지도이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하여 반도체 장치의 제조 장치(10)의 구성에 대해 설명한다. 도 1은 제조 장치(10)의 구성을 도시하는 이미지도이다. 제조 장치(10)는 전자부품인 칩(100)을 페이스 다운의 상태에서 기판(110) 위에 실장함으로써 반도체 장치를 제조하는 장치이다. 제조 장치(10)는 기판(110)이 재치되는 스테이지(12)와, 기판(110)에 칩(100)을 실장하는 실장 헤드(14)와, 실장 후의 칩(100)의 기판(110)에 대한 평행도를 측정하는 측정 기구(16)와, 실장 헤드(14)의 칩 유지면(26)의 경사를 변경하는 유지면 조정 기구(18)와, 실장 헤드(14)나 유지면 조정 기구(18)의 구동을 제어하는 콘트롤러(20)를 갖추고 있다.
스테이지(12)는 기판(110)을 흡인 유지 가능하며, 그 내부에는, 기판(110)을 가온하기 위한 히터(도시 생략)가 탑재되어 있다. 이 스테이지(12)의 가온 및 흡인은 후술하는 콘트롤러(20)로 제어된다. 스테이지(12)의 상면은 기판(110)이 재치되는 재치면(21)으로서 기능한다. 또한, 본 예의 스테이지(12)는 그 연직 방향 및 수평 방향의 위치가 불변인 고정 스테이지이지만, 경우에 따라서는, 스테이지(12)를 연직 방향 및 수평 방향의 적어도 일방에 가동으로 해도 된다.
실장 헤드(14)는 칩(100)을 흡인 유지하는 실장 툴(22)과, 당해 실장 툴(22)을 수평 방향 및 연직 방향으로 이동시키는 이동 기구(도시 생략)를 갖추고 있다. 실장 툴(22)은 기판(110)과 대향하여 배치되어 있고, 그 선단면은 칩(100)을 흡인 유지하는 칩 유지면(26)으로서 기능한다. 또, 실장 툴(22)의 내부에는, 유지한 칩(100)을 가열하기 위한 히터(도시 생략)가 내장되어 있다. 실장 툴(22)은, 칩 유지면(26)으로 칩(100)을 흡인 유지한 다음, 당해 칩(100)을 기판(110)의 표면(이하 「실장면(112)」이라고 함)에 재치하고, 가압 가열함으로써, 칩(100)을 기판(110)에 본딩한다.
또, 본 예의 실장 헤드(14)는 구면 공기 베어링(28)을 가지고 있다. 구면 공기 베어링(28)은 고정부(28a)와 가동부(28b)를 가지고 있고, 고정부(28a) 및 가동부(28b)의 일방이 오목 형상의 반구면을, 타방이 당해 오목 형상의 반구면의 내부에서 슬라이딩하는 볼록 형상의 반구면을 가지고 있다. 가동부(28b)의 고정부(28a)에 대한 요동은 양자 간의 갭의 에어를 흡인 또는 공급함으로써 제어된다. 즉, 고정부(28a)에 대한 가동부(28b)의 3차원적인 요동은 갭에 에어를 공급함으로써 허용되고, 갭 내의 에어를 흡인함으로써 저지된다. 이하에서는, 에어가 공급되어 가동부(28b)의 요동이 허용된 상태를 「프리 상태」라고 부르고, 에어가 흡인되어 가동부(28b)의 요동이 저지된 상태를 「로킹 상태」라고 부른다. 본 예에서는, 구면 공기 베어링(28)의 가동부(28b)를 실장 툴(22)에, 고정부(28a)를 실장 헤드(14)의 본체(23)에 부착하고 있다. 이 경우, 이 구면 공기 베어링(28)을 프리 상태로 한 다음, 칩 유지면(26)을 원하는 면에 누름으로써, 칩 유지면(26)을 원하는 면과 평행하게 할 수 있다. 바꾸어 말하면, 구면 공기 베어링(28)을 설치함으로써, 실장 툴(22)의 본체(23)에 대한 요동, 나아가서는, 칩 유지면(26)의 재치면(21)에 대한 경사각도(이하 「유지면 경사각(Sb)」이라고 함)를 변경할 수 있다.
칩(100)을 기판(110)에 실장할 때는, 칩 유지면(26)으로 칩(100)을 유지한 상태에서, 실장 툴(22)을 기판(110)을 향해 하강시켜, 칩(100)을 기판(110)의 실장면(112)에 재치한다. 그리고, 그 상태에서, 칩(100)을 가열 가압함으로써, 칩(100)의 바닥면에 설치된 범프(102)(도 3a, 도 3b 참조)를, 기판(110)의 전극(114)(도 3a, 도 3b 참조)에 용착시킨다.
측정 기구(16)는 칩(100)의 기판(110)에의 실장 상태, 특히 실장면(112)에 대한 칩(100)의 경사각을 측정한다. 측정된 칩(100)의 경사각은 검출 경사각(Sd)으로서, 콘트롤러(20)에 송신된다. 콘트롤러(20)는 얻어진 검출 경사각(Sd)에 기초하여 유지면 경사각(Sb)을 보정하지만, 이것에 대해서는, 후술한다.
검출 경사각(Sd)의 측정 방법은 특별히 한정되지 않고, 예를 들면, 접촉식의 경사 센서나, 비접촉식의 거리 센서 등을 사용하여 측정해도 된다. 예를 들면, 비접촉으로 거리를 측정하는 레이저 측정기(30)를 사용하는 경우, 레이저 측정기(30)는 실장면(112)에 설정된 복수의 기판측 측정점까지의 거리와, 칩(100)의 상면에 설정된 복수의 칩측 측정점까지의 거리를 측정한다. 그리고, 측정 기구(16)는 복수의 기판측 측정점까지의 거리에 기초하여 실장면(112)의 경사각을, 복수의 칩측 측정점까지의 거리에 기초하여 칩(100) 상면의 경사각을 산출하고, 이 2개의 경사각으로부터, 실장면(112)에 대한 칩(100)의 경사각, 즉, 검출 경사각(Sd)을 산출한다. 또한, 여기에서 설명한 검출 경사각(Sd)의 측정 방법은 일례이며, 적당하게, 변경되어도 된다.
유지면 조정 기구(18)는 칩 유지면(26)의 재치면(21)에 대한 경사각, 즉, 유지면 경사각(Sb)을 조정하는 기구이다. 구체적으로는, 유지면 조정 기구(18)는 칩 유지면(26)을 맞닿게 하는 경사판(34)을 가지고 있다. 이 경사판(34)은 임의로 진퇴 가능한 복수의 지지 기둥(36)에 의해 지지되어 있어, 도 2에 도시하는 바와 같이, 임의의 지지 기둥(36)의 돌출량을 조정함으로써, 경사판(34)의 경사각을 변경할 수 있다. 유지면 경사각(Sb)을 조정하는 경우에는, 미리, 이 지지 기둥(36)을 진퇴시켜, 이 경사판(34)을 원하는 경사각으로 조정함과 아울러, 실장 툴(22)을 본체(23)에 대하여 요동 가능한 프리 상태로 해 놓는다. 그 상태에서, 칩 유지면(26)을 경사판(34)에 맞닿게 하여, 칩 유지면(26)을 경사판(34)을 따르게 한다. 그리고, 칩 유지면(26)이 경사판(34)을 완전히 따르면, 실장 툴(22)을 그 요동이 저지되는 로킹 상태로 전환한다. 이것에 의해, 유지면 경사각(Sb)이 경사판(34)과 같은 경사각으로 고정된다.
콘트롤러(20)는 제조 장치(10)의 각 부의 구동을 제어한다. 구체적으로는, 콘트롤러(20)는 실장 헤드(14)를 구동하고, 칩(100)을 기판(110)에 본딩하는 본딩 처리를 실행한다. 또, 본 예의 콘트롤러(20)는, 필요에 따라, 유지면 조정 기구(18)에 대해 칩 유지면(26)의 경사의 보정 처리를 실행시키지만, 이것에 대해서는, 후술한다. 이러한 콘트롤러(20)는 각종 연산을 실행하는 프로세서(38)와, 데이터 및 프로그램을 기억하는 메모리(40)를 가진 컴퓨터이다.
다음에, 유지면 경사각(Sb)의 보정 처리에 대해 설명한다. 도 3a에 도시하는 바와 같이, 칩(100)의 바닥면에는, 전극으로서 기능하는 범프(102)가 형성되어 있다. 칩(100)을 실장할 때는, 이 범프(102)가 기판(110)의 전극(114)에 접촉하도록, 칩(100)을 기판(110)의 실장면(112)에 재치한 다음, 당해 칩(100)을 실장 툴(22)로 가열 가압한다. 양호한 실장 품질을 확보하기 위해서는, 이 가압 가열 시에, 칩(100)과 실장면(112)을 평행하게 유지할 필요가 있다. 칩(100)과 실장면(112)이 평행하지 않을 경우, 범프(102)와 전극(114)의 사이에서, 전기적인 접합 불량이 생길 가능성이 있다.
그래서, 종래의 제조 장치(10)에서는, 칩(100)의 실장에 앞서, 칩 유지면(26)이 스테이지(12)의 재치면(21)과 평행하게 되도록, 유지면 경사각(Sb)을 조정하고 있었다. 구체적으로는, 칩(100)의 실장에 앞서, 칩 유지면(26)을 재치면(21)에 눌러, 실장 툴(22)을 재치면(21)을 따르게 하고 있었다.
그러나, 종래의 제조 장치(10)는, 실장 툴(22)의 스테이지(12)에 대한 경사를 조정하고 있는 것에 지나지 않기 때문에, 기판(110)의 실장면(112)에 대한 칩(100)의 평행도는 충분하게 담보되지 않았다. 예를 들면, 도 3a에 도시하는 바와 같이, 칩 유지면(26)을 재치면(21)에 대해 평행하게 조정했다고 해도, 온도 변화나 기판(110)의 제조 오차 등에 기인하여, 기판(110)의 상면(실장면(112))이 하면에 대해 기울어져 있으면, 칩(100)이 실장면(112)에 대해 기울어지게 된다.
그래서, 본 예에서는, 필요에 따라, 칩(100)의 실장면(112)에 대한 경사각을 검출 경사각(Sd)으로서 측정하고, 이 검출 경사각(Sd)을 상쇄하도록, 유지면 경사각(Sb)을 보정했다. 도 3b는 보정 후의 모습을 도시하는 이미지도이다.
본 예에서는, 이러한 검출 경사각(Sd)의 측정과, 유지면 경사각(Sb)의 보정을 기판(110) 1장마다 실시하고 있다. 이것에 대해, 도 4를 참조하여 설명한다. 도 4는 본 예의 제조 장치(10)에 의한 반도체 장치의 제조의 흐름을 나타내는 흐름도이다.
반도체 장치를 제조할 때는, 우선, 기판(110)을 스테이지(12)에 반송하고, 재치한다(S10). 계속해서, 실장 헤드(14)를 구동하여, 칩(100)을 기판(110)에 본딩한다. 즉, 칩(100)을 기판(110)의 소정 위치에 재치하고, 가열 가압한다(S12). 한 장의 기판(110)에, 필요한 개수의 칩(100)을 본딩 가능하다면, 본딩 후의 기판(110)을 측정 기구(16)에 반송한다.
측정 기구(16)는 실장면(112)에 대한 칩(100)의 경사각을 검출 경사각(Sd)으로서 측정하고, 콘트롤러(20)에 송신한다(S14). 여기에서, 하나의 기판(110)에 복수의 칩(100)이 실장되어 있을 경우, 측정 기구(18)는, 복수의 칩(100) 중, 대표적인 하나의 칩(100)(예를 들면, 기판(110)의 중앙에 실장된 칩(100) 등)에 대해서만 검출 경사각(Sd)을 측정해도 된다. 또, 다른 형태로서, 측정 기구(16)는 복수의 칩(100) 각각에 대해 검출 경사각(Sd)을 측정해도 된다. 이 경우, 콘트롤러(20)는, 하나의 기판(110)에 대해 얻어진 복수의 검출 경사각(Sd)의 대표값을, 당해 하나의 기판(110)의 검출 경사각(Sd)로서 취급한다. 여기에서, 「대표값」이란 데이터의 분포의 중심적인 위치를 나타내는 통계값이며, 예를 들면, 평균값이나 중앙값, 최빈값이다. 어쨌든, 콘트롤러(20)는 하나의 기판(110)에 하나의 검출 경사각(Sd)을 대응시켜 메모리(40)에 기억한다.
검출 경사각(Sd)이 얻어지면, 콘트롤러(20)는 다음 기판(110)의 유무를 확인한다(S16). 다음 기판(110)이 없으면(S16에서 Yes), 제조 처리는 종료가 된다. 한편, 다음 기판(110)이 있을 경우(S16에서 Yes), 콘트롤러(20)는, 다음 기판(110)을 위해, 검출 경사각(Sd)에 기초하여 유지면 경사각(Sb)의 보정의 필요와 불필요를 판정한다(S18). 구체적으로는, 콘트롤러(20)는 얻어진 검출 경사각(Sd)을 규정의 경사 허용값과 비교한다. 비교의 결과, 검출 경사각(Sd)이 경사 허용값 이하인 경우에는, 현재의 유지면 경사각(Sb)은 적정하며, 보정은 불필요하다고 판단한다(S18에서 No). 이 경우, 콘트롤러(20)는, 당해 유지면 경사각(Sb)의 보정을 행하지 않고, 스텝 S20으로 되돌아와, 다음 새로운 기판(110)에 대한 본딩 처리를 실행한다. 한편, 검출 경사각(Sd)이 경사 허용값을 초과해 있을 경우, 콘트롤러(20)는 유지면 경사각(Sb)의 보정이 필요하다고 판단한다(S18에서 Yes). 이 경우, 콘트롤러(20)는 다음번의 검출 경사각(Sd)을 저감하여, 칩(100)의 경사각이 실장면(112)의 경사각에 근접하는 것과 같은 보정량(C)을 산출한다(S20). 이 보정량(C)의 산출에 대해 후술한다.
보정량(C)을 산출할 수 있으면, 콘트롤러(20)는 유지면 조정 기구(18)를 사용하여, 당해 보정량(C)분만큼, 유지면 경사각(Sb)을 보정한다(S22). 구체적으로는, 지지 기둥(36)의 진퇴량을 조정하여, 경사판(34)을 보정량(C)에 따른 경사각으로 변경한다. 그리고, 프리 상태로 전환한 실장 툴(22)을 경사판(34)에 눌러, 칩 유지면(26)을 경사판(34)을 따르게 한 후, 실장 툴(22)을 고정 상태로 전환한다. 이러한 유지면 조정 기구(18)의 보정이 완료되면, 스텝 S10으로 되돌아와, 새로운 기판(110)에 대한 칩(100) 실장을 실행한다. 그리고, 최종적으로, 필요한 기판(110), 모두에 대해, 칩(100)의 실장이 완료되면(S16에서 No), 제조 처리는 종료가 된다.
이와 같이, 본 예에서는, 실장 후의 칩(100)의 실장면(112)에 대한 경사각을 측정하고, 그 측정 결과를, 다음번 이후의 실장에 피드백하고 있다. 그 결과, 칩(100)의 실장면(112)에 대한 평행도를 보다 향상할 수 있다.
다음에, 보정량(C)의 산출에 대해 설명한다. 보정량(C)은, 다음 기판(110)에서의 검출 경사각(Sd)을 제로에 근접시키는 것이라면, 그 산출 수순은 특별히 한정되지 않는다. 본 예에서는, 복수의 기판(110)에 대해 얻어진 복수의 검출 경사각(Sd)으로부터, 유지면 경사각(Sb)의 보정의 영향을 제거한 기본 경사각(Ss)을 산출하고, 이 기본 경사각(Ss)의 기판 사이에서의 변화 경향에 따라, 보정량(C)의 산출 방침을 변경하고 있다.
이 보정량(C)의 산출의 상세한 설명에 앞서, 당해 보정량(C)의 산출에서 사용하는 파라미터에 대해 도 5를 참조하여 설명한다. 도 5는, 도 4의 흐름에 따라, 4장의 기판(110)에 대해, 칩(100)의 실장과, 검출 경사각(Sd)의 측정과, 유지면 경사각(Sb)의 보정을 반복하여 실시했을 때의, 각종 파라미터의 변화의 일례를 도시하는 도면이다. 또한, 유지면 경사각(Sb)을 일정하게 유지한 경우에도, 실장면(112)에 대한 칩(100)의 평행도는 기판(110) 사이에서 불균일하다. 이 평행도의 기판 사이에서의 편차의 원인은 온도나 하중의 변화, 보정 오차, 기판(110) 품질의 편차 등, 다양하지만, 도 5에서는, 이것들을 합쳐서, 기판(110)의 실장면(112)의 기울기로서 나타내고 있다. 그리고, 이 도 5에 있어서의 기판(110)의 실장면(112)의 기울기는 검출 경사각(Sd)으로부터 보정의 영향을 제거한 경사각이며, 유지면 경사각(Sb)의 보정을 전혀 행하지 않았을 경우에 얻어질 검출 경사각(Sd)이다. 이하에서는, 이 보정하지 않았을 경우에 얻어질 검출 경사각(도 5에 있어서의 실장면(112)의 경사각)이 「기본 경사각(Ss)」이 된다.
n장째의 기판(110)의 검출 경사각(Sd), 기본 경사각(Ss), 유지면 경사각(Sb), 보정량(C)을, 각각, Sd[n], Ss[n], Sb[n], C[n]으로 한 경우, n장째의 유지면 경사각(Sb[n]) 및 기본 경사각(Ss[n])은, 각각, 다음 식 1, 식 2로 나타낼 수 있다.
Sb[n]=Sb[n-1]+C[n] 식 1
Ss[n]=Sb[n]-Sd[n] 식 2
도 5의 예에서는, 1장째의 기판(110)의 단계에서는, 유지면 경사각(Sb)의 보정은 한번도 행해지지 않았기 때문에, 보정량(C[1])=0°이며, 유지면 경사각(Sb[1])=0°이다. 이 경우에 있어서, 검출 경사각(Sd[1])=-5°를 측정할 수 있었을 경우, 기본 경사각(Ss[1])=Sb[1]-Sd[1]=＋5°로 산출할 수 있다.
이 1장째의 검출 경사각(Sd[1])을 상쇄하기 위해, 2장째의 기판(110)에 대해서는, 보정량(C[2])=-Sd[1]=＋5°로 한 것으로 한다. 이 경우, 2장째의 기판(110)에 있어서, 유지면 경사각(Sb[2])은 Sb[2]=Sb[1]+C[2]=+5°가 된다. 그리고, 2장째의 기판(110)의 검출 경사각(Sd[2])=-5°이었을 경우, 2장째의 기판(110)의 기본 경사각(Ss[2])은 Ss[2]=Sb[2]-Sd[2]=+10°로 산출할 수 있다. 3장째 이후에 대해서도, 마찬가지로, 검출 경사각(Sd[n])에 기초하여 기본 경사각(Ss[n])을 산출할 수 있다.
콘트롤러(20)는, 식 1, 식 2에 따라, 기본 경사각(Ss)를 순차 산출하고, 이 기본 경사각(Ss)의 기판 사이에서의 변화 경향을 특정하고, 그 변화 경향에 적합한 수순으로 보정량(C)을 산출한다. 본 예에서는, 변화 경향을 「편차가 작음」, 「규칙성이 있음」, 「랜덤하게 변화함」의 3종류로 나누고 있다. 도 6a∼도 6c는 이 3종류의 변화 경향을 설명하는 도이다. 각 도면에 있어서, 가로축은 기판(110)의 샘플수(n)를, 세로축은 n장째의 기판(110)의 기본 경사각(Ss)을 각각 나타내고 있다.
도 6a에 도시하는 바와 같이, 복수의 기본 경사각(Ss)의 편차가 작을 경우, 실장면(112)에 대한 칩(100)의 기울기가 생기는 원인, 예를 들면, 온도 변화나 기판의 품질 등은, 대체로, 안정되어 있다고 할 수 있다. 따라서, 이 경우, 콘트롤러(20)는 가장 가까운 검출 경사각(Sd[n])을 상쇄하는 값을, 다음 기판(110)의 보정량(C[n+1])으로서 산출한다. 즉, 콘트롤러(20)는, C[n+1]=-Sd[n]의 연산을 행한다. 또한, 편차의 평가에는, 예를 들면, 분산이나 표준편차를 사용한다. 따라서, 예를 들면, 콘트롤러(20)는 복수의 기본 경사각(Ss)의 표준편차를 구하고, 이 표준편차가 미리 규정한 허용값 이하인 경우, C[n+1]=-Sd[n]으로서 보정량(C)을 산출한다.
한편, 도 6b에 도시하는 바와 같이, 기본 경사각(Ss)이 소정의 규칙성을 가지고 변화하고 있을 경우, 실장면(112)에 대한 칩(100)의 기울기가 생기는 원인도 규칙성을 가지고 변화하고 있다고 추측할 수 있다. 따라서, 이 경우, 콘트롤러(20)는, 이 규칙성에 따라, 다음 기판(110)의 기본 경사각(Ss[n+1])을 구하고, 당해 기본 경사각(Ss[n+1])을 상쇄하는 값을, 다음 기판(110)의 보정량(C)으로서 산출한다. 예를 들면, a, b를 상수로 한 경우에, 기본 경사각(Ss)이, 대체로, 「Ss[n]=a×n+b」라고 하는 일차함수에 따라 변화하고 있는 경우를 생각한다. 이 경우, 다음 기판(110)의 기본 경사각(Ss[n+1])은 Ss[n+1]=a×(n+1)+b로 추측할 수 있다.
또, 다음 기판(110)의 검출 경사각(Sd[n+1])은 다음 식 3으로 표시된다. 그리고, 다음 기판(110)의 보정량(C[n+1])은 검출 경사각(Sd[n+1])을 제로로 하는 값이기 때문에, 식 4로 구할 수 있다.
Sd[n+1]=Sb[n]+C[n+1]-Sd[n+1] 식 3
C[n+1]=Sd[n+1]-Sb[n] 식 4
또, 규칙성을 가지고 변화하고 있는지 아닌지는, 예를 들면, 복수의 기본 경사각(Ss)의 근사 곡선(Ac)을 구하고, 이 근사 곡선(Ac)과 복수의 기본 경사각(Ss)과의 근사 정도에 기초하여 판단해도 된다. 여기에서, 근사 곡선(Ac)은 전술한 바와 같은 일차함수에 한하지 않고, 이차함수나, 지수함수, 대수함수 등이어도 된다. 또, 근사 정도는, 예를 들면, 근사 곡선(Ac)과 복수의 기본 경사각(Ss)과의 자승 평균 오차로 표시해도 된다. 즉, 콘트롤러(20)는 복수의 기본 경사각(Ss)의 근사 곡선(Ac)에 대한 자승 평균 오차가 미리 규정된 허용값 이하인 경우에, 기본 경사각(Ss)이 규칙적으로 변화하고 있는 것으로 판단해도 된다.
다음에 도 6c에 도시하는 바와 같이, 기본 경사각(Ss)이 규칙성 없고, 랜덤하게 변화하고 있는 경우, 즉, 복수의 기본 경사각(Ss)의 근사 곡선(Ac)에 대한 자승 평균 오차가 허용값 초과인 경우에 대해 설명한다. 이 경우, 실장면(112)에 대한 칩(100)의 기울기가 생기는 원인도 랜덤하게 변화하고 있다고 추측할 수 있다. 이 경우, 콘트롤러(20)는, 복수의 기본 경사각(Ss)의 대표값을 다음 기판(110)의 기본 경사각(Ss[n+1])으로서 추정하고, 이것을 상쇄하는 값을 다음 기판(110)의 보정량(C[n+1])으로서 산출한다. 여기에서, 대표값이란, 예를 들면, 평균값 또는 중앙값 또는 최빈값이다. 콘트롤러(20)는 복수의 기본 경사각(Ss)의 대표값을 다음 기판(110)의 기본 경사각(Ss[n+1])으로서 추정하면, 이것을 식 4에 적용시켜, 다음 보정량(C[n+1])을 산출한다.
도 7은 보정량 산출 스텝(도 4의 스텝 S20)의 상세한 흐름을 나타내는 흐름도이다. 보정량(C)을 산출하는 경우에는, 전술한 바와 같이, 우선, 과거 N장분의 기판(110)의 기본 경사각(Ss)을 산출한다(S30). 과거 N장분의 기본 경사각(Ss)를 산출할 수 있으면, 계속해서, 그 과거 N장분의 기본 경사각(Ss)의 편차, 예를 들면, 분산 또는 표준편차를 산출한다(S32). 기본 경사각(Ss)의 편차가 작을수록, 예를 들면, 표준편차가 규정의 허용값 이하인 경우(S34에서 Yes), 콘트롤러(20)는, 가장 가까운 검출 경사각(Sd[n])을 상쇄하는 값을, 다음 기판(110)의 보정량(C[n+1])으로서 산출한다(S36).
한편, N장분의 기본 경사각(Ss)의 편차가 클 경우(S34에서 No), 콘트롤러(20)는 이 N장분의 기본 경사각(Ss)의 근사 곡선(Ac)을 구한다(S38). 여기에서 구하는 근사 곡선(Ac)은 일차함수, 이차함수, 지수함수, 대수함수의 어느 것이어도 된다. 또, 여기에서 구하는 근사 곡선(Ac)은 1종류에 한하지 않고, 복수 종류이어도 된다.
근사 곡선(Ac)을 산출할 수 있으면, 계속해서, 콘트롤러(20)는 이 근사 곡선(Ac)과 N장분의 기본 경사각(Ss)을 비교한다(S40). 비교의 결과, 근사 곡선(Ac)과 기본 경사각(Ss)이 근사 정도가 클 경우(S40에서 Yes), 예를 들면, 근사 곡선(Ac)과 기본 경사각(Ss)과의 자승 평균 오차가 허용값 이하인 경우, 콘트롤러(20)는 근사 곡선(Ac)에 기초하여 다음의 기본 경사각(Ss[n+1])을 구한다(S42). 또한, 스텝 S38에서, 복수 종류의 근사 곡선(Ac)을 구하고 있는 경우에는, 복수의 근사 곡선(Ac) 중 근사 정도가 최대로 된 근사 곡선(Ac)에 기초하여, Ss[n+1]을 구하면 된다. 한편, 근사 곡선(Ac)과 기본 경사각(Ss)의 근사 정도가 작은 경우(S40에서 No), 콘트롤러(20)는 과거 N장분의 기본 경사각(Ss)의 대표값, 예를 들면, 평균값 등을, 다음 기판(110)의 기본 경사각(Ss[n+1])으로 설정한다(S44). 그리고, 다음 기판(110)의 기본 경사각(Ss[n+1])이 구해지면, 이것을 식 4에 적용시켜, 다음 기판(110)의 보정량(C[n+1])을 산출한다(S46).
이상의 설명에서 명확한 바와 같이, 본 예에서는, 기본 경사각(Ss)의 변화 경향에 따라, 보정량(C)의 산출 방침을 변경했다. 이것에 의해, 보다 적절한 보정량(C)을 산출할 수 있어, 칩(100)의 실장면(112)에 대한 평행도를 보다 향상할 수 있다.
또한, 여기까지 설명한 구성은 일례이며, 적어도, 필요한 타이밍에 검출 경사각(Sd)에 기초하여 유지면 경사각(Sb)의 보정량(C)을 산출하고, 산출된 보정량(C)에 따라 유지면 경사각(Sb)을 변경하는 것이라면, 그 밖의 구성은 적당히 변경되어도 된다. 예를 들면, 지금까지의 설명에서는, 기본 경사각(Ss)의 변화 경향에 따라, 보정량(C)의 산출 방침을 변경했다. 그러나, 보정량(C)의 산출 수순은 적당히 변경되어도 된다. 따라서, 예를 들면, 기본 경사각(Ss)의 변화 경향에 관계없이, 항상 가장 가까운 검출 경사각(Sd[n])을 상쇄하는 값을, 다음 기판(110)의 보정량(C[n+1])으로서 산출해도 된다.
또, 도 4의 흐름도에서는, 검출 경사각(Sd)의 측정(S14) 및 유지면 경사각(Sb)의 보정(S20, S22)을 1장의 기판(110)마다 행하고 있다. 그러나, 이러한 검출 경사각(Sd)의 측정 및 유지면 경사각(Sb)의 실시 간격은 적당히 변경되어도 된다. 따라서, 검출 경사각(Sd)의 측정 및 유지면 경사각(Sb)의 보정은 복수장 간격이나, 일정 시간 간격으로 실시되어도 된다. 또, 검출 경사각(Sd)의 측정의 실시 간격과, 유지면 경사각(Sb)의 보정의 실시 간격은 같을 필요는 없고, 서로 달라도 된다. 예를 들면, 도 8에 도시하는 바와 같이, 검출 경사각(Sd)의 측정(S14)은 기판(110) 1장마다 실시하고, 유지면 경사각(Sb)의 보정(S20, S22)은 Imax장마다 실시하도록 해도 된다. 이러한 구성으로 함으로써, 유지면 경사각(Sb)의 보정의 실시 횟수를 절감할 수 있고, 나아가서는, 반도체 장치의 제조의 택트 타임을 저감할 수 있다.
또, 지금까지의 설명에서는, 유지면 경사각(Sb)의 보정을 기판(110) 단위로 행하고 있었지만, 기판(110) 내의 위치마다, 유지면 경사각(Sb)의 보정을 행해도 된다. 예를 들면, 도 9에 도시하는 바와 같이, 기판(110) 내의 위치(Pa∼Pc)에 따라 검출 경사각(Sd_a∼Sd_c)이 다른 경우, 콘트롤러(20)는 이 기판(110) 내의 위치(Pa∼Pc)와, 그 검출 경사각(Sd_a∼Sd_c)을 대응시켜 기록한 맵을 생성한다. 그리고, 이 맵에 기초하여, 위치(Pa∼Pc)마다의 보정량(C_a∼C_c)을 산출하고, 위치(Pa∼Pc)마다, 유지면 경사각(Sb)을 보정해도 된다. 이러한 구성으로 함으로써, 칩(100)의 실장면(112)에 대한 평행도를 보다 향상할 수 있다.
또, 본 예에서는, 실장 툴(22)을 요동시킴으로써, 유지면 경사각(Sb)을 변경하고 있다. 그러나, 실장 툴(22) 대신에, 스테이지(12)를 요동시킴으로써, 유지면 경사각(Sb)을 변경해도 된다. 예를 들면, 스테이지(12)를 진퇴 가능한 복수의 지지 기둥으로 지지하고, 이 지지 기둥의 진퇴량을 조정함으로써, 스테이지(12)의 기울기, 나아가서는, 칩 유지면(26)의 재치면(21)에 대한 경사각(즉 유지면 경사각(Sb))을 변경할 수 있도록 해도 된다.
10 제조 장치, 12 스테이지, 14 실장 헤드, 16 측정 기구, 18 유지면 조정 기구, 20 콘트롤러, 21 재치면, 22 실장 툴, 23 본체, 26 칩 유지면, 28 구면 공기 베어링, 30 레이저 측정기, 34 경사판, 36 지지 기둥, 38 프로세서, 40 메모리, 100 칩, 102 범프, 110 기판, 112 실장면, 114 전극.

Claims (9)

  1. 기판이 재치되는 재치면을 가지는 스테이지와,
    칩을 유지하는 칩 유지면을 가지고, 상기 스테이지에 재치된 상기 기판에 상기 칩을 배치하는 실장 헤드와,
    상기 실장 헤드에 의해 상기 기판의 실장면에 재치된 칩의 상기 실장면에 대한 경사각을 검출 경사각으로서 측정하는 측정 기구와,
    상기 칩 유지면의 상기 재치면에 대한 경사각인 유지면 경사각을 변경하는 유지면 조정 기구와,
    상기 검출 경사각에 기초하여 상기 유지면 경사각의 보정량을 산출하고, 산출된 상기 보정량에 따라 상기 유지면 조정 기구에 의해 상기 유지면 경사각을 변경시키는 콘트롤러를 갖추는 것을 특징으로 하는 반도체 장치의 제조 장치.
  2. 제1항에 있어서,
    상기 콘트롤러는 과거에 측정된 복수의 상기 검출 경사각을 기억하고 있고,
    상기 콘트롤러는 상기 복수의 검출 경사각 각각으로부터 상기 유지면 경사각의 보정의 영향을 제거한 기본 경사각을 구하고, 상기 기본 경사각의 기판 사이에서의 변화 경향에 따라, 상기 보정량의 산출 방침을 변경하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  3. 제2항에 있어서,
    상기 콘트롤러는, 상기 기본 경사각의 기판 사이에서의 편차가 규정의 허용값 이하인 경우, 가장 가까운 기판에 대해 얻어진 상기 검출 경사각을 상쇄하는 값을 상기 보정량으로서 산출하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 콘트롤러는, 상기 기본 경사각이 기판 사이에서 소정의 규칙성을 가지고 변화하는 경우, 상기 규칙성에 따라 다음 기판의 기본 경사각을 추정하고, 이것을 상쇄하는 값을 상기 보정량으로서 산출하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  5. 제2항 또는 제3항에 있어서,
    상기 콘트롤러는, 상기 기본 경사각이 기판 사이에서 랜덤하게 변화하는 경우, 상기 복수의 기판에 대해 얻어진 상기 복수의 기본 경사각의 대표값을 다음 기판의 기본 경사각으로서 추정하고, 이것을 상쇄하는 값을 상기 보정량으로서 산출하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 콘트롤러는, 하나의 기판에 재치된 복수의 칩 각각에 대해 상기 검출 경사각이 얻어진 경우, 복수의 칩에 대해 얻어진 복수의 검출 경사각의 대표값을, 상기 하나의 기판의 상기 검출 경사각으로서 취급하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 콘트롤러는, 하나의 기판에 재치된 복수의 칩 각각에 대해 상기 검출 경사각이 얻어진 경우, 각 칩의 상기 기판 내의 위치와, 각 칩의 상기 검출 경사각과의 대응 관계를 기록한 맵을 생성하고, 상기 맵에 기초하여 각 칩 위치 각각에 대해 상기 보정량을 산출하는 것을 특징으로 하는 반도체 장치의 제조 장치.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실장 헤드는 상기 칩 유지면을 포함하는 실장 툴과, 상기 실장 툴을 유지하는 구면 공기 베어링을 가지고 있고,
    상기 구면 공기 베어링은 상기 실장 툴을 그 요동을 허용한 상태에서 유지하는 프리 상태와, 상기 실장 툴을 그 요동을 저지한 상태에서 유지하는 로킹 상태로 전환 가능하며,
    상기 유지면 조정 기구는
    상기 칩 유지면이 맞닿는 경사판과,
    상기 경사판을 지지하는 복수의 지지 기둥이며, 서로 독립하여 진퇴함으로써 상기 경사판의 각도를 임의로 변경하는 복수의 지지 기둥을 갖는 것을 특징으로 하는 반도체 장치의 제조 장치.
  9. 반도체 장치의 제조 방법으로서,
    실장 툴의 칩 유지면으로 칩을 유지하고, 상기 실장 툴을 이동시켜 상기 칩을 스테이지 재치면에 재치된 기판의 실장면에 재치하는 본딩 스텝과,
    상기 실장면에 재치된 칩의 상면과 상기 실장면과의 경사각을 검출 경사각으로서 측정하는 측정 스텝과,
    상기 검출 경사각에 기초하여, 상기 칩 유지면의 상기 스테이지에 대한 경사각인 유지면 경사각의 보정량을 산출하는 보정량 산출 스텝과,
    상기 유지면 경사각을 변경하는 유지면 조정 기구에 의해, 상기 유지면 경사각을 상기 보정량에 따라 변경하는 보정 스텝을 갖추는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020217039520A 2020-12-14 2020-12-14 반도체 장치의 제조 장치 및 제조 방법 KR102695597B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/046618 WO2022130472A1 (ja) 2020-12-14 2020-12-14 半導体装置の製造装置および製造方法

Publications (2)

Publication Number Publication Date
KR20220088636A true KR20220088636A (ko) 2022-06-28
KR102695597B1 KR102695597B1 (ko) 2024-08-19

Family

ID=82057428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217039520A KR102695597B1 (ko) 2020-12-14 2020-12-14 반도체 장치의 제조 장치 및 제조 방법

Country Status (6)

Country Link
US (1) US20230154775A1 (ko)
JP (1) JP7219991B2 (ko)
KR (1) KR102695597B1 (ko)
CN (1) CN114981938A (ko)
TW (1) TWI810742B (ko)
WO (1) WO2022130472A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539071B2 (ja) * 1990-03-15 1996-10-02 富士通株式会社 位置合わせ装置
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
KR20180040349A (ko) * 2016-10-12 2018-04-20 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308597A (ja) 2000-04-25 2001-11-02 Toray Eng Co Ltd チップ実装装置およびチップ実装装置における平行度調整方法
JP5999809B2 (ja) 2012-07-20 2016-09-28 富士機械製造株式会社 部品実装機
KR101603536B1 (ko) 2012-12-21 2016-03-15 가부시키가이샤 신가와 플립 칩 본더 및 본딩 스테이지의 평탄도 및 변형량 보정 방법
CN107079619B (zh) 2014-08-13 2020-07-17 株式会社新川 安装装置与测量方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539071B2 (ja) * 1990-03-15 1996-10-02 富士通株式会社 位置合わせ装置
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
KR20180040349A (ko) * 2016-10-12 2018-04-20 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더

Also Published As

Publication number Publication date
WO2022130472A1 (ja) 2022-06-23
KR102695597B1 (ko) 2024-08-19
US20230154775A1 (en) 2023-05-18
TWI810742B (zh) 2023-08-01
JPWO2022130472A1 (ko) 2022-06-23
CN114981938A (zh) 2022-08-30
JP7219991B2 (ja) 2023-02-09
TW202240733A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
JP4185960B2 (ja) 回路基板に対する作業装置及び作業方法
CN102646572B (zh) 芯片焊接机以及半导体制造方法
JP5445509B2 (ja) 画像形成装置および画像形成方法ならびに部品実装装置
JP6692376B2 (ja) 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
US8328074B2 (en) Component-mounted board production apparatus and position control method for electronic components in component-mounted board production apparatus
KR100664777B1 (ko) 부품실장장치 및 부품실장방법
US20220199448A1 (en) Bonding apparatus and method for correcting movement amount of bonding head
JP2018004378A (ja) 自動撮像装置
TWI805031B (zh) 測定裝置、測定方法及接合系統
KR20220088636A (ko) 반도체 장치의 제조 장치 및 제조 방법
US20090057372A1 (en) Conductive ball mounting apparatus
CN108702866B (zh) 元件判定装置及元件判定方法
JP2004146776A (ja) フリップチップ実装装置及びフリップチップ実装方法
CN112913343A (zh) 从同步分配过渡到异步分配的系统和方法
JP6571360B2 (ja) 部品実装機
JP5246356B2 (ja) バンプ付き電子部品の実装方法
US11425851B2 (en) Electronic component mounting machine and mounting method
JP2011171330A (ja) 部品実装装置および部品実装方法
JP2016219525A (ja) 部品実装装置における高さセンサの測定位置補正方法及び部品実装装置
JP7332515B2 (ja) 部品実装ライン
JPH1158154A (ja) 微細ボール搭載装置
JP2007317738A (ja) 部品圧着実装機の加重測定方法と装置、それらを用いた部品圧着実装機
KR20240125436A (ko) 부품 실장 장치
WO2021075042A1 (ja) 部品実装機
JP2023182184A (ja) 圧着装置、および、圧着方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20211202

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240610

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240812

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240813

End annual number: 3

Start annual number: 1

PG1601 Publication of registration