KR20220037224A - Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법 - Google Patents

Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법 Download PDF

Info

Publication number
KR20220037224A
KR20220037224A KR1020200119916A KR20200119916A KR20220037224A KR 20220037224 A KR20220037224 A KR 20220037224A KR 1020200119916 A KR1020200119916 A KR 1020200119916A KR 20200119916 A KR20200119916 A KR 20200119916A KR 20220037224 A KR20220037224 A KR 20220037224A
Authority
KR
South Korea
Prior art keywords
gsl
charge storage
storage layer
flash memory
region corresponding
Prior art date
Application number
KR1020200119916A
Other languages
English (en)
Other versions
KR102466225B1 (ko
Inventor
송윤흡
심재민
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200119916A priority Critical patent/KR102466225B1/ko
Priority to PCT/KR2021/008498 priority patent/WO2022030766A1/ko
Publication of KR20220037224A publication Critical patent/KR20220037224A/ko
Application granted granted Critical
Publication of KR102466225B1 publication Critical patent/KR102466225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H01L27/11568—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

COP 구조가 적용된 3차원 플래시 메모리에서 GSL의 누설 전류를 개선하기 위한 기술이 제안된다. 일 실시예에 따르면, COP 구조가 적용된 3차원 플래시 메모리는, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line); 및 상기 복수의 워드 라인들 및 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하고, 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 위치로부터 상기 GSL에 대응하는 위치까지 연장 형성됨-을 포함하고, 상기 전하 저장층 중 상기 GSL에 대응하는 영역은, 프로그램된 상태로 유지되는 것을 특징으로 한다.

Description

GSL의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법{THREE DIMENSIONAL FLASH MEMORY IMPROVING LEAKAGE CURRENT OF GSL AND OPERATION METHOD THEREOF}
아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, COP(Cell On Peri) 구조가 적용된 3차원 플래시 메모리에서 GSL(Ground Selection Line)의 누설 전류(Leakage current)를 개선하는 기술이다.
플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 그 메모리는, 예를 들어, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다.
이러한 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어하는 소자로서, 최근 수직 방향의 고단으로 집적되는 3차원 구조가 제안됨에 따라 3차원 플래시 메모리로 명명되고 있다.
그 구조와 관련하여, 기존의 3차원 플래시 메모리를 나타낸 X-Z 단면도인 도 1을 참조하면, 3차원 플래시 메모리(100)는 기판(105) 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들(110), 복수의 워드 라인들(110)의 하단에 위치하는 GSL(120), 복수의 워드 라인들(110) 및 GSL(120)을 관통하여 기판(105) 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링(130)(적어도 하나의 스트링(130)은 수직 방향으로 연장 형성되는 채널층(131) 및 채널층을 감싸는 전하 저장층(132)으로 구성됨)을 포함한다.
이와 같은 구조의 3차원 플래시 메모리(100)에서는 GSL(120)에서의 누설 전류가 발생되는 문제점이 발생될 수 있는 바, 기존의 3차원 플래시 메모리는 GSL(120)에 대응하는 위치에 전하 저장층(132)을 배치하지 않는 구조(보다 정확하게는 GSL(120)에 대응하는 위치에 전하 저장층(132)인 ONO층 중 Nitride층이 배치되지 않는 구조)와 기판(105) 전체 및 채널층(131) 중 GSL(120)에 대응하는 영역 모두를 실리콘으로 구성하는 구조(채널층(131)의 그 외 영역은 폴리 실리콘으로 구성됨)를 적용하는 것처럼 구조적 및 물리적 방식을 통해 상기 문제점을 해결할 수 있었다.
그러나 기존의 3차원 플래시 메모리는, 집적도 향상을 위해 COP(Cell On Peri.) 구조가 적용될 경우, GSL(120)에 대응하는 위치에 전하 저장층(132)을 배치하지 않는 구조(보다 정확하게는 GSL(120)에 대응하는 위치에 전하 저장층(132)인 ONO층 중 Nitride층이 배치되지 않는 구조)와 채널층(131) 중 GSL(120)에 대응하는 영역을 에피택셜 성장을 통해 실리콘으로 구성하는 구조가 적용될 수 없는 구조적 및 물리적 한계를 갖는 바, COP 구조가 적용된 3차원 플래시 메모리에서 GSL의 누설 전류를 개선 및 방지하는 기술이 제안될 필요가 있다.
일 실시예들은 구조적 및 물리적 방식 대신에 메모리 동작을 이용하는 방식을 통해, COP 구조에서 GSL의 누설 전류를 개선하는 3차원 플래시 메모리를 제안한다.
보다 상세하게, 일 실시예들은 전하 저장층 중 GSL에 대응하는 영역을 프로그램된 상태로 유지함으로써 전하 저장층 중 GSL에 대응하는 영역을 정상 상태에서 오프(Off)시켜 두는 3차원 플래시 메모리를 제안한다.
일 실시예에 따르면, COP 구조가 적용된 3차원 플래시 메모리는, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line); 및 상기 복수의 워드 라인들 및 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하고, 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 위치로부터 상기 GSL에 대응하는 위치까지 연장 형성됨-을 포함하고, 상기 전하 저장층 중 상기 GSL에 대응하는 영역은, 프로그램된 상태로 유지되는 것을 특징으로 한다.
일 측면에 따르면, 상기 전하 저장층 중 상기 GSL에 대응하는 영역은, 상기 프로그램된 상태로 유지되기 위하여, 상기 전하 저장층 중 상기 GSL에 대응하는 영역에 대한 최초 프로그램 동작이 수행된 이후 기 설정된 주기에 따라 리프레시(Refresh)되는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 전하 저장층 중 상기 GSL에 대응하는 영역은, 상기 GSL에서의 누설 전류를 방지하기 위하여 상기 프로그램 상태로 유지됨으로써, 기준 문턱 전압보다 높은 문턱 전압을 갖는 상태로 유지되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 전하 저장층 중 상기 GSL에 대응하는 영역은, 상기 높은 문턱 전압을 갖는 상태로 유지됨으로써, 정상 상태에서 오프(Off)되어 있는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 전하 저장층 중 상기 GSL에 대응하는 영역은, 상기 3차원 플래시 메모리의 판독 동작 시 상기 GSL에 패스 전압이 인가됨에 응답하여 턴 온(Turn on)되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line); 및 상기 복수의 워드 라인들 및 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하고, 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 위치로부터 상기 GSL에 대응하는 위치까지 연장 형성됨-을 포함하는 COP 구조가 적용된 3차원 플래시 메모리의 동작 방법은, 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 프로그램된 상태로 유지하는 단계를 포함한다.
일 측면에 따르면, 상기 GSL에 대응하는 영역을 프로그램된 상태로 유지하는 단계는, 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 상기 프로그램된 상태로 유지하기 위하여, 상기 전하 저장층 중 상기 GSL에 대응하는 영역에 대한 최초 프로그램 동작을 수행하는 단계; 및 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 기 설정된 주기에 따라 리프레시(Refresh)하는 단계를 포함하는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 GSL에 대응하는 영역을 프로그램된 상태로 유지하는 단계는, 상기 GSL에서의 누설 전류를 방지하기 위하여 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 상기 프로그램 상태로 유지함으로써, 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 기준 문턱 전압보다 높은 문턱 전압을 갖는 상태로 유지하는 단계인 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 GSL에 대응하는 영역을 기준 문턱 전압보다 높은 문턱 전압을 갖는 상태로 유지하는 단계는, 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 상기 높은 문턱 전압을 갖는 상태로 유지함으로써, 정상 상태에서 오프(Off)시켜 두는 단계인 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 3차원 플래시 메모리의 동작 방법은, 상기 3차원 플래시 메모리의 판독 동작 시 상기 GSL에 패스 전압이 인가됨에 응답하여 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 턴 온(Turn on)시키는 단계를 더 포함하는 것을 특징으로 할 수 있다.
일 실시예들은 구조적 및 물리적 방식 대신에 메모리 동작을 이용하는 방식을 통해, COP 구조에서 GSL의 누설 전류를 개선하는 3차원 플래시 메모리를 제안할 수 있다.
보다 상세하게, 일 실시예들은 전하 저장층 중 GSL에 대응하는 영역을 프로그램된 상태로 유지함으로써 전하 저장층 중 GSL에 대응하는 영역을 정상 상태에서 오프(Off)시켜 두는 3차원 플래시 메모리를 제안할 수 있다.
따라서, 일 실시예들은 집적도를 향상시키는 가운데, GSL에서의 누설 전류를 방지 및 개선하는 기술 효과를 달성할 수 있다.
도 1은 기존의 3차원 플래시 메모리를 나타낸 X-Z 단면도이다.
도 2는 일 실시예에 따른 3차원 플래시 메모리는 나타낸 X-Z 단면도이다.
도 3은 일 실시예에 따른 3차원 플래시 메모리에서 GSL의 누설 전류를 방지하는 방식을 설명하기 위한 X-Z 단면도이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리에서 판독 동작 시 전하 저장층 중 GSL에 대응하는 영역의 변화를 설명하기 위한 X-Z 단면도이다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 동작 방법을 나타낸 플로우 차트이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 3차원 플래시 메모리를 나타낸 X-Z 단면도에서는 3차원 플래시 메모리가 설명의 편의를 위해 적어도 하나의 스트링의 상부에 위치하는 비트 라인, 적어도 하나의 스트링의 하부에 위치하는 소스 라인 등의 구성요소가 생략된 채 도시 및 설명될 수 있다. 그러나 후술되는 3차원 플래시 메모리는 이에 제한되거나 한정되지 않고 통상의 플래시 메모리에 요구되는 구성요소들을 포함하도록 구성될 수 있다.
도 2는 일 실시예에 따른 3차원 플래시 메모리는 나타낸 X-Z 단면도이고, 도 3은 일 실시예에 따른 3차원 플래시 메모리에서 GSL의 누설 전류를 방지하는 방식을 설명하기 위한 X-Z 단면도이며, 도 4는 일 실시예에 따른 3차원 플래시 메모리에서 판독 동작 시 전하 저장층 중 GSL에 대응하는 영역의 변화를 설명하기 위한 X-Z 단면도이다.
도 2를 참조하면, 일 실시예에 따른 3차원 플래시 메모리(200)는 복수의 워드 라인들(210), 복수의 워드 라인들(210)의 하단에 위치하는 GSL(220) 및 적어도 하나의 스트링(230)을 포함한다.
복수의 워드 라인들(210), 복수의 워드 라인들(210)의 하단에 위치하는 GSL(220) 및 적어도 하나의 스트링(230)이 형성되는 기판(205)은, 폴리 실리콘(Poly-silicon)으로 형성될 수 있다. 도면에는 도시되지 않았으나, 이하 기판(205)은 COP 구조가 적용됨에 따라 적어도 하나의 주변 회로를 포함할 수 있다.
복수의 워드 라인들(210)은 기판(205) 상 수평 방향(예컨대, X 방향)으로 연장 형성된 채 순차적으로 적층되며, 각각이 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Cu(구리), Mo(몰리브덴), Ru(루테늄) 또는 Au(금)과 같은 도전성 물질(설명된 금속 물질 이외에도 ALD 형성 가능한 모든 금속 물질이 포함됨)로 형성되어 각각에 대응하는 메모리 셀들로 전압을 인가하여 메모리 동작(판독 동작, 프로그램 동작 및 소거 동작 등)이 수행되도록 할 수 있다. 이러한 복수의 워드 라인들(210)의 사이에는 절연 물질로 형성되는 복수의 절연층들(211)이 개재될 수 있다.
이러한 복수의 워드 라인들(210)의 상단에는 SSL(String Selection Line)(미도시)이 배치될 수 있으며, 하단에는 GSL(Ground Selection Line)(220)(GSL은 공통 소스 라인인 Common Source Line; CSL(미도시)과 연결됨)이 배치될 수 있다.
적어도 하나의 스트링(230)은 복수의 워드 라인들(210) 및 GSL(220)을 관통하여 기판(205) 상 수직 방향(예컨대, Z 방향)으로 연장 형성되는 가운데, 각각이 채널층(231) 및 전하 저장층(232)을 포함할 수 있다.
채널층(231)은 폴리 실리콘으로 형성될 수 있으며, 그 내부에 매립막(미도시)을 포함할 수 있다. 전하 저장층(232)은 채널층(231)을 감싸도록 수직 방향으로 연장 형성된 채 복수의 워드 라인들(210)을 통해 유입되는 전류로부터 전하를 저장하는 구성요소로서, 복수의 워드 라인들(210)에 대응하는 위치로부터 GSL(220)에 대응하는 위치까지 연장 형성될 수 있다.
이하, 전하 저장층(232)은 ONO(Oxide-Nitride-Oxide)의 구조로 형성되는 것으로 설명되나, 이에 제한되거나 한정되지 않고, 복수의 워드 라인들(210)을 통해 인가되는 전압에 의한 전하 또는 홀을 트랩하여 전하들의 상태를 유지하는 다양한 전하 저장 구성요소가 사용될 수 있다.
또한, 이하 전하 저장층(232)은 기판(205)에 대해 직교하는 수직 방향(예컨대, Z 방향)으로 연장 형성되는 수직 요소만을 포함하는 것으로 설명되나, 이에 제한되거나 한정되지 않고 기판(205)과 평행하며 복수의 워드 라인(210)들과 접촉되는 수평 요소도 더 포함할 수 있다.
이와 같은 채널층(231) 및 전하 저장층(232)은, 복수의 워드 라인들(210)에 대응하는 복수의 메모리 셀들을 구성하는 바 메모리 셀 스트링으로 명명될 수 있다.
특히, 일 실시예에 따른 3차원 플래시 메모리(200)에서는, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)이 프로그램된 상태로 유지되는 것을 특징으로 한다. 이와 관련하여 도 3을 참조하면, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)은, 프로그램 전압(Vpgm)이 인가됨에 따라 프로그램된 이후 프로그램된 상태를 유지함으로써, 기준 문턱 전압(예컨대, 2V의 Vth)보다 높은 문턱 전압(예컨대, 5V의 Vth)을 갖는 상태로 유지될 수 있다. 여기서, 기준 문턱 전압은 GSL(220)이 정상 상태에서 오프(Off)되는 최소 전압 값을 의미할 수 있으며, 복수의 워드 라인들(210) 각각의 문턱 전압을 의미할 수도 있다.
이처럼 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)은, 프로그램되어 기준 문턱 전압보다 높은 문턱 전압을 갖는 상태로 유지됨으로써, 정상 상태에서 오프(Off)되어 있게 되고, 이를 통해 GSL(220)에서의 누설 전류가 방지될 수 있다.
이 때, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)은 프로그램된 이후 별도의 추가적인 작업이 없는 경우, 시간 경과에 따라 전하 저장층(232)의 영역(232-1)에 트랩된 전하가 누설되는 문제가 발생되고, 이에 따라 프로그램된 상태가 유지되지 않게 될 수 있다.
따라서, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)은 프로그램 상태로 유지되기 위하여, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)에 대한 최초 프로그램 동작이 수행된 이후 기 설정된 주기에 따라 리프레시(Refresh)될 수 있다. 예를 들어, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)은 프로그램 전압(Vpgm)이 인가되어 최초 프로그램된 이후, 일주일 또는 한달 등 기 설정된 주기로 재차 프로그램 동작이 수행되어 리프레시될 수 있다.
또한, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)은 3차원 플래시 메모리(200)의 판독 동작이 가능하도록 경우에 따라 턴 온(Turn on)될 수 있다. 보다 상세하게, 도 4를 참조하면, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)은 3차원 플래시 메모리(200)의 판독 동작 시 GSL(220)에 패스 전압(Vpass)이 인가됨에 응답하여 턴 온됨으로써, 대상 메모리 셀에 대한 판독 동작이 가능하도록 채널층(231)에 채널을 형성할 수 있다.
이처럼 일 실시예에 따른 3차원 플래시 메모리(200)는, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)을 프로그램하고 기 설정된 주기에 따라 리프레시하여, 전하 저장층(232) 중 GSL(220)에 대응하는 영역(232-1)이 기준 문턱 전압보다 높은 문턱 전압을 가져 정상 상태에서 오프되어 있도록 함으로써, GSL(220)에서의 누설 전류를 방지 및 개선할 수 있다.
이와 같은 3차원 플래시 메모리(200)의 동작에 대해서는 아래에서 설명하기로 한다.
도 5는 일 실시예에 따른 3차원 플래시 메모리의 동작 방법을 나타낸 플로우 차트이다. 이하, 설명되는 동작 방법은 도 2 내지 4를 참조하여 설명된 3차원 플래시 메모리에 의해 수행됨을 전제로 하나, 이에 제한되거나 한정되지 않고 전하 저장층이 GSL에 대응하는 위치까지 연장 형성되는 다양한 구조의 3차원 플래시 메모리에 의해서 수행될 수 있다.
일 실시예에 따른 3차원 플래시 메모리의 동작 방법은, 3차원 플래시 메모리가 전하 저장층 중 GSL에 대응하는 영역을 프로그램된 상태로 유지함을 특징으로 한다. 이에, 3차원 플래시 메모리는 GSL에서의 누설 전류를 방지하기 하여 전하 저장층 중 GSL에 대응하는 영역을 프로그램 상태로 유지함으로써, 전하 저장층 중 GSL에 대응하는 영역을 기준 문턱 전압보다 높은 문턱 전압을 갖는 상태로 유지하고, 이를 통해 전하 저장층 중 GSL에 대응하는 영역을 정상 상태에서 오프(Off)시켜 둘 수 있다.
보다 상세하게, 도 5를 참조하면, 단계(S510)에서 3차원 플래시 메모리는, 전하 저장층 중 GSL에 대응하는 영역을 프로그램된 상태로 유지하기 위하여, 전하 저장층 중 GSL에 대응하는 영역에 대한 최초 프로그램 동작을 수행할 수 있다. 일례로, 3차원 플래시 메모리는 GSL에 프로그램 전압(Vpgm)을 인가하여 전하 저장층 중 GSL에 대응하는 영역에 대한 프로그램 동작을 수행하여, 전하 저장층 중 GSL에 대응하는 영역을 프로그램할 수 있다.
이후, 단계(S520)에서 3차원 플래시 메모리는, 전하 저장층 중 GSL에 대응하는 영역을 기 설정된 주기에 따라 리프레시(Refresh)할 수 있다. 일례로, 3차원 플래시 메모리는 일주일 또는 한달 등 기 설정된 주기로 전하 저장층 중 GSL에 대응하는 영역에 대한 프로그램 동작을 재차 수행하여 전하 저장층 중 GSL에 대응하는 영역을 리프레시할 수 있다.
또한, 도면에는 도시되지 않았으나, 3차원 플래시 메모리는 판독 동작 시 GSL에 패스 전압이 인가됨에 응답하여, 전하 저장층 중 GSL에 대응하는 영역을 턴 온 시켜 대상 메모리 셀에 대한 판독 동작이 가능하도록 지원할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (10)

  1. COP 구조가 적용된 3차원 플래시 메모리에서,
    기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들;
    상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line); 및
    상기 복수의 워드 라인들 및 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하고, 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 위치로부터 상기 GSL에 대응하는 위치까지 연장 형성됨-
    을 포함하고,
    상기 전하 저장층 중 상기 GSL에 대응하는 영역은,
    프로그램된 상태로 유지되는 것을 특징으로 하는 3차원 플래시 메모리.
  2. 제1항에 있어서,
    상기 전하 저장층 중 상기 GSL에 대응하는 영역은,
    상기 프로그램된 상태로 유지되기 위하여, 상기 전하 저장층 중 상기 GSL에 대응하는 영역에 대한 최초 프로그램 동작이 수행된 이후 기 설정된 주기에 따라 리프레시(Refresh)되는 것을 특징으로 하는 3차원 플래시 메모리.
  3. 제1항에 있어서,
    상기 전하 저장층 중 상기 GSL에 대응하는 영역은,
    상기 GSL에서의 누설 전류를 방지하기 위하여 상기 프로그램 상태로 유지됨으로써, 기준 문턱 전압보다 높은 문턱 전압을 갖는 상태로 유지되는 것을 특징으로 하는 3차원 플래시 메모리.
  4. 제3항에 있어서,
    상기 전하 저장층 중 상기 GSL에 대응하는 영역은,
    상기 높은 문턱 전압을 갖는 상태로 유지됨으로써, 정상 상태에서 오프(Off)되어 있는 것을 특징으로 하는 3차원 플래시 메모리.
  5. 제1항에 있어서,
    상기 전하 저장층 중 상기 GSL에 대응하는 영역은,
    상기 3차원 플래시 메모리의 판독 동작 시 상기 GSL에 패스 전압이 인가됨에 응답하여 턴 온(Turn on)되는 것을 특징으로 하는 3차원 플래시 메모리.
  6. 기판 상 수평 방향으로 연장 형성되며 순차적으로 적층되는 복수의 워드 라인들; 상기 복수의 워드 라인들의 하단에 위치하는 GSL(Ground Selection Line); 및 상기 복수의 워드 라인들 및 상기 GSL을 관통하여 상기 기판 상 수직 방향으로 연장 형성되는 적어도 하나의 스트링-상기 적어도 하나의 스트링은 상기 수직 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 수직 방향으로 연장 형성되는 전하 저장층을 포함하고, 상기 전하 저장층은 상기 복수의 워드 라인들에 대응하는 위치로부터 상기 GSL에 대응하는 위치까지 연장 형성됨-을 포함하는 COP 구조가 적용된 3차원 플래시 메모리의 동작 방법에 있어서,
    상기 전하 저장층 중 상기 GSL에 대응하는 영역을 프로그램된 상태로 유지하는 단계
    를 포함하는 3차원 플래시 메모리의 동작 방법.
  7. 제6항에 있어서,
    상기 GSL에 대응하는 영역을 프로그램된 상태로 유지하는 단계는,
    상기 전하 저장층 중 상기 GSL에 대응하는 영역을 상기 프로그램된 상태로 유지하기 위하여, 상기 전하 저장층 중 상기 GSL에 대응하는 영역에 대한 최초 프로그램 동작을 수행하는 단계; 및
    상기 전하 저장층 중 상기 GSL에 대응하는 영역을 기 설정된 주기에 따라 리프레시(Refresh)하는 단계
    를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 동작 방법.
  8. 제6항에 있어서,
    상기 GSL에 대응하는 영역을 프로그램된 상태로 유지하는 단계는,
    상기 GSL에서의 누설 전류를 방지하기 위하여 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 상기 프로그램 상태로 유지함으로써, 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 기준 문턱 전압보다 높은 문턱 전압을 갖는 상태로 유지하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 동작 방법.
  9. 제8항에 있어서,
    상기 GSL에 대응하는 영역을 기준 문턱 전압보다 높은 문턱 전압을 갖는 상태로 유지하는 단계는,
    상기 전하 저장층 중 상기 GSL에 대응하는 영역을 상기 높은 문턱 전압을 갖는 상태로 유지함으로써, 정상 상태에서 오프(Off)시켜 두는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 동작 방법.
  10. 제6항에 있어서,
    상기 3차원 플래시 메모리의 판독 동작 시 상기 GSL에 패스 전압이 인가됨에 응답하여 상기 전하 저장층 중 상기 GSL에 대응하는 영역을 턴 온(Turn on)시키는 단계
    를 더 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 동작 방법.
KR1020200119916A 2020-08-04 2020-09-17 Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법 KR102466225B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200119916A KR102466225B1 (ko) 2020-09-17 2020-09-17 Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법
PCT/KR2021/008498 WO2022030766A1 (ko) 2020-08-04 2021-07-05 개선된 3차원 플래시 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200119916A KR102466225B1 (ko) 2020-09-17 2020-09-17 Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20220037224A true KR20220037224A (ko) 2022-03-24
KR102466225B1 KR102466225B1 (ko) 2022-11-11

Family

ID=80935968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200119916A KR102466225B1 (ko) 2020-08-04 2020-09-17 Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR102466225B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060120889A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 차지 트랩형 낸드 플래시 메모리의 초기 문턱전압 설정방법
KR20110009503A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
KR20140133268A (ko) * 2013-05-10 2014-11-19 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20160137793A (ko) * 2015-05-21 2016-12-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그것의 동작 방법
KR20170006207A (ko) * 2015-07-07 2017-01-17 삼성전자주식회사 메모리 장치 및 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060120889A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 차지 트랩형 낸드 플래시 메모리의 초기 문턱전압 설정방법
KR20110009503A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
KR20140133268A (ko) * 2013-05-10 2014-11-19 삼성전자주식회사 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20160137793A (ko) * 2015-05-21 2016-12-01 삼성전자주식회사 3차원 반도체 메모리 장치 및 그것의 동작 방법
KR20170006207A (ko) * 2015-07-07 2017-01-17 삼성전자주식회사 메모리 장치 및 메모리 시스템

Also Published As

Publication number Publication date
KR102466225B1 (ko) 2022-11-11

Similar Documents

Publication Publication Date Title
TWI639162B (zh) 包括多個選擇閘及不同偏壓條件的記憶體裝置
US9443605B1 (en) Temperature dependent voltage to unselected drain side select transistor during program of 3D NAND
TWI584411B (zh) 改進三維反或閘快閃記憶體之閘極電容的結構與操作方法
CN109256164B (zh) 降低非易失性存储器单元中的编程干扰的方法
JP3190706B2 (ja) Ｅｅｐｒｏｍメモリアレイのプログラム方法
JP2006024938A (ja) 電荷トラッピング不揮発性メモリおよびそのゲートバイゲート消去のための方法
KR102643666B1 (ko) 반도체 장치 및 그 동작 방법
US20210296340A1 (en) Semiconductor memory device including an asymmetrical memory core region
JP2006024922A (ja) 電荷トラップ不揮発性メモリおよびこれを作動させるための方法
KR20140029713A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20200381065A1 (en) Memory device with improved program performance and method of operating the same
TWI633552B (zh) 半導體記憶體裝置及半導體記憶體裝置之控制方法
KR20220090210A (ko) 데이터 신뢰성을 보전하기 위한 소거 동작을 수행하는 메모리 장치
JP4960018B2 (ja) 不揮発性半導体メモリ
KR102466225B1 (ko) Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 동작 방법
TWI473095B (zh) 半導體裝置及其控制方法
US10395742B2 (en) Semiconductor device
KR102207213B1 (ko) Msl이 적용된 3차원 플래시 메모리 및 그 동작 방법
KR102410784B1 (ko) 3차원 플래시 메모리의 소프트 프로그램 보상 동작 방법
KR102483064B1 (ko) 프로그램 동작 시 부스팅 효율을 개선하는 3차원 플래시 메모리 및 그 동작 방법
KR102424409B1 (ko) 벌크 소거 동작을 지원하는 u자 형태의 3차원 플래시 메모리
KR102509657B1 (ko) Gsl의 누설 전류를 개선하는 3차원 플래시 메모리 및 그 제조 방법
US20240145004A1 (en) Three-dimensional flash memory and operation method therefor
JP4403318B2 (ja) 不揮発性半導体メモリセル及び不揮発性半導体メモリセルにおけるデータ書き込み方法
CN112802506B (zh) 存储器件的控制方法及装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant