KR20220014800A - 반도체 패키지 방법 및 반도체 패키지 구조 - Google Patents

반도체 패키지 방법 및 반도체 패키지 구조 Download PDF

Info

Publication number
KR20220014800A
KR20220014800A KR1020210028732A KR20210028732A KR20220014800A KR 20220014800 A KR20220014800 A KR 20220014800A KR 1020210028732 A KR1020210028732 A KR 1020210028732A KR 20210028732 A KR20210028732 A KR 20210028732A KR 20220014800 A KR20220014800 A KR 20220014800A
Authority
KR
South Korea
Prior art keywords
carrier
sealing body
circuit layer
redistribution circuit
connection
Prior art date
Application number
KR1020210028732A
Other languages
English (en)
Inventor
즈-밍 궈
룽-화 허
유-밍 쉬
페이-젠 우
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20220014800A publication Critical patent/KR20220014800A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 패키지 방법은, 캐리어 상에 복수의 반도체 장치를 설치하는 단계; 상기 캐리어 상에 밀봉체를 형성하고, 상기 밀봉체는 상기 반도체 장치를 커버하고, 상기 밀봉체는 오목홈을 구비하고, 상기 오목홈은 보강부 및 오목부를 구비하고, 상기 보강부는 상기 오목부로부터 돌출되고, 상기 보강부는 상기 오목부를 둘러싸는 단계; 및 상기 밀봉체의 상기 오목부의 상기 보강부를 제거하는 단계;를 포함한다.

Description

반도체 패키지 방법 및 반도체 패키지 구조{Semiconductor package and method of fabricating the same}
본 발명은 반도체 패키지 방법에 관한 것으로, 특히 반도체의 밀봉체에 오목홈을 형성하는 반도체 패키지 방법에 관한 것이다.
반도체 패키지(Semiconductor package)는 반도체 장치를 에폭시 수지 성형 재료(Epoxy Molding Compound, EMC)로 커버한 후, 에폭시 수지 성형 재료를 밀봉체로 경화시키고, 밀봉체는 반도체 장치가 외부 환경의 충격, 습기 또는 정전기의 영향을 받지 않게 할 수 있다. 전자 장치는 현재 경량화, 박형화의 방향으로 발전하고 있으므로, 에폭시 수지 성형 재료로 경화된 밀봉체는 가능한 더 얇은 두께로 성형되지만, 밀봉체가 너무 얇기 때문에 반도체 패키지의 강도가 부족하여, 운반 또는 후속 공정에서 휨(Warpage)이 발생할 수도 있다. 예를 들면, 팬 아웃 웨이퍼 레벨 패키징(Fanout wafer level packaging)에서, 재배선 회로(Redistribution layer)를 통해 칩의 출력단자를 칩 이외의 영역으로 연장시켜, 단일 칩이 출력할 수 있는 핀 수를 증가시키기나, 박형화된 반도체 패키지의 강도가 부 족하여, 재배선 회로와 칩의 접속 패드 사이의 정렬이 쉽지 않거나 또는 가공 공정을 진행하기 위해서는 웨이퍼 지지 시스템이 필요하므로, 제작 비용이 증가한다.
본 발명의 주요 목적은 밀봉체에 오목홈을 형성하여, 밀봉체를 박형화할 경우 오목홈의 링형 보강부를 통해 반도체 패키지의 강도 및 평탄성을 유지함으로써, 반도체 패키지 구조가 후속 공정에서 휨이 발생하는 것을 방지하는 것이다.
본 발명의 반도체 패키지 방법은, 캐리어 상에 복수의 반도체 장치를 설치하는 단계; 상기 캐리어 상에 밀봉체를 형성하고, 상기 밀봉체는 상기 반도체 장치를 커버하며, 상기 밀봉체는 오목홈을 구비하고, 상기 오목홈은 보강부 및 오목부를 구비하며, 상기 보강부는 상기 오목부로부터 돌출되고, 상기 보강부는 상기 오목부를 둘러싸는 단계; 및 상기 밀봉체의 상기 오목부의 상기 보강부를 제거하는 단계를 포함한다.
본 발명의 반도체 패키지 구조는 캐리어, 복수의 반도체 패키지 장치 및 밀봉체를 포함하며, 상기 복수의 반도체 장치는 상기 캐리어 상에 설치되고, 상기 밀봉체는 상기 캐리어 상에 설치되며, 또한 상기 밀봉체는 상기 복수의 반도체 장치를 커버하고, 상기 밀봉체는 오목홈을 구비하며, 상기 오목홈은 보강부 및 오목부를 구비하고, 상기 보강부는 상기 오목부로부터 돌출되며, 상기 보강부는 상기 오목부를 둘러싼다.
본 발명은 상기 밀봉체에 상기 오목홈을 형성하는 것을 통해, 상기 오목부의 상기 보강부에 의해 상기 밀봉체의 강도 및 평탄성을 유지하여 휘지 않도록 하고, 상기 보강부를 통해 지지함으로써 상기 밀봉체의 상기 오목부를 더욱 박형화할 뿐만 아니라, 후속 공정에서 별도로 웨이퍼 지지 시스템을 사용할 필요도 없어, 반도체 패키지 공정의 복잡도를 크게 단순화할 수 있다.
도 1a 내지 도 1f는 본 발명의 제1 실시예의 반도체 패키지 방법의 흐름도이다.
도 2a 내지 도 2c는 본 발명의 제2 실시예의 반도체 패키지 방법의 흐름도이다.
도 3a 내지 도 3f는 본 발명의 제3 실시예의 반도체 패키지 방법의 흐름도이다.
도 4a 내지 도 4e는 본 발명의 제4 실시예의 반도체 패키지 방법의 흐름도이다.
도 5a 내지 도 5d는 본 발명의 제5 실시예의 반도체 패키지 방법의 흐름도이다.
도 6a 및 도 6b는 본 발명의 실시예의 반도체 패키지 구조를 개략적으로 나타낸 사시도이다.
도 7은 본 발명의 실시예의 반도체 패키지 구조의 단면도이다.
도 1a 내지 도 1f를 참조하면, 본 발명의 제1 실시예의 반도체 패키지 방법의 흐름도이고, 도 1a를 참조하면, 캐리어(110)를 제공하고, 픽 앤 플레이스(pick and place) 공정을 통해 복수의 반도체 장치(120)를 상기 캐리어(110) 상에 설치하고, 본 실시예에서, 상기 각 반도체 장치(120)는 칩(121)이며, 상기 칩(121)은 활성면(121a) 및 배면(121b)를 구비하고, 상기 활성면(121a) 상에 복수의 접속 패드(121c)를 구비하고, 상기 캐리어(110) 상에 점성이 있는 접착층(111)이 설치되어 있어, 상기 복수의 칩(121)을 상기 활성면(121a)으로 상기 캐리어(110)에 접촉시킬 경우, 상기 복수의 칩(121)은 상기 캐리어(110)에 단단히 접착될 수 있고, 상기 접착층(111)은 TBM(Temporary bonding material)일 수 있다.
도 1b를 참조하면, 상기 캐리어(110) 상에 밀봉체를 형성하고, 상기 밀봉체(130)는 상기 반도체 장치(120)를 커버한다. 본 실시예에서, 상기 밀봉체(130)를 형성하는 제조 방법은, 먼저 상부 몰드(210) 및 하부 몰드(220)를 구비한 몰드(200)를 제공하고; 상기 캐리어(110) 및 밀봉 접착제를 상기 하부 몰드(220)에 설치하거나 또는 상기 캐리어(110) 및 상기 밀봉체 접착체를 각각 상기 상부 몰드(210) 및 상기 하부 몰드(220)에 설치하며; 이어서 상기 상부 몰드(210) 및 상기 하부 몰드(220)를 닫아 몰드 캐비티(230)를 형성하고, 상기 캐비티(230)는 상기 밀봉 접착제를 가압하여 상기 밀봉 접착제를 상기 몰드 캐비티(230)의 형상으로 만들고 상기 밀봉 접착제가 상기 반도체 장치(120)를 커버하도록 하며; 마지막으로, 상기 밀봉 접착제를 고온 경화하여 상기 밀봉체(130)를 형성하고, 상기 상부 몰드(210) 또는 상기 하부 몰드(220)는 실제 공정의 상부 몰드, 하부 몰드가 아니라 도면의 위치로 정의한 것이다. 본 실시예에서, 상기 상부 몰드(210) 또는 상기 하부 몰드(220)의 형상 설계를 통해, 상기 몰드 캐비티(230)의 형상을 “凹”자형으로 형성하여 직접 상기 공정을 통해 오목홈(131)을 구비한 상기 밀봉체(130)를 형성할 수 있다. 또는 기타 실시예에서, 이형 필름(release film) 또는 상기 이형 필름에 설치된 스페이서(spacer)를 통해 상기 몰드 캐비티(230)의 형상을 변경할 수 있고, 몰드를 열 때 상기 몰드(200)에서 상기 밀봉체(130)를 분리하기 쉽도록, 상기 이형 필름은 상기 캐리어(110)를 상기 하부 몰드(220)에 설치하기 전에 미리 상기 상부 몰드(210) 및 상기 하부 몰드(220)에 설치한다. 따라서, 중심 두께가 외주 두께보다 두꺼운 상기 이형 필름 또는 상기 이형 필름 중심에 설치된 스페이서에 의해 상기 몰드 캐비티(230)의 형상을 상기 “凹”자형이 되게 할 수 있고, 상기 밀봉체가 경화되면 상기 오목홈(131)을 구비한 상기 밀봉체(130)를 형성한다. 그러나 모든 패키지 공정에서 모두 상기 이형 필름을 설치해야 하는 것은 아니므로, 다른 실시예에서, 밀봉 접착제와 상기 스페이서 사이에 반응이 발생하지 않을 경우, 상기 상부 몰드(210) 또는 하부 몰드(220)의 중심에 단순히 상기 스페이서를 설치하여 상기 몰드 캐비티(230)의 형상을 상기 “凹”자형으로 변경할 수도 있다.
도 1c를 참조하면, 이어서 상기 상부 몰드(210) 및 상기 하부 몰드(220)를 열면 상기 오목홈(131)을 구비한 반도체 패키지 구조(P)를 꺼낼 수 있고, 상기 오목홈(131)은 보강부(131a) 및 오목부(131b)를 구비하고, 상기 보강부(131a)는 상기 오목부(131b)로부터 돌출되고, 상기 보강부(131a)는 상기 오목부(131b)를 둘러싸고, 상기 오목부(131b)는 홈 저면(131c)을 구비한다. 바람직하게는, 상기 오목부(131b)의 상기 홈 저면(131c)과 상기 밀봉체(130)의 하부 표면(132) 사이는 제1 거리(D1)가 있고, 상기 반도체 패키지 구조(P)를 박형화하는 목적에 도달하도록, 상기 제1 거리(D1)는 500㎛ 미만이며, 본 실시예에서, 상기 제1 거리(D1)는 400㎛ 또는 500㎛이나, 본 발명은 이에 한정되지 않는다. 상기 보강부(131a)는 상면(131d, 頂面)을 구비하고, 상기 보강부(131a)의 상기 상면(131d)과 상기 하부 표면(132) 사이는 제2 거리(D2)가 있고, 상기 제2 거리(D2)는 600㎛보다 커 상기 오목부(131b)보다 높은 강도를 가지며, 또한 상기 보강부(131a)는 상기 오목부(131b) 전체를 둘러싸고 있기 때문에 전체 구조의 충분한 강도 및 평탄도를 제공할 수 있다. 따라서, 후속 공정에서 별도로 지지 시스템을 설치할 필요 없이 상기 반도체 패키지 구조(P)를 직접 가공할 수 있고, 본 실시예에서, 상기 제2 거리(D2)는 600㎛ 또는 700㎛이나, 본 발명은 이에 한정되지 않는다.
도 6a를 참조하면, 상기 반도체 패키지 구조(P)는 원형의 웨이퍼 레벨 패키지(wafer-level-package)일 수 있고, 또는 도 6b를 참조하면, 상기 반도체 패키지 구조(P)는 직사각형의 패널 레벨 패키지(panel level package)일 수 있으며, 두 가지 형상은 모두 상기 오목홈(131)의 상기 오목부(131b)를 통해 패키지 구조를 박형화하고, 상기 오목홈(131)의 상기 보강부(131a)를 통해 패키지 구조의 강도를 유지할 수 있다.
바람직하게는, 도 7을 참조하면, 상기 몰드(200)의 상기 몰드 캐비티(230) 형상의 설계를 통해, 상기 오목홈(131)의 상기 홈 저면(131c)에 복수의 보강 리브(131e)가 돌출 설치되게 하여, 상기 반도체 패키지 구조(P)의 강도를 추가적으로 향상시킬 수 있고, 상기 복수의 보강 리브(131e)는 임의의 형상 또는 다이싱 스트리트를 따라 설치될 수 있다. 기타 실시예에서는, 2차 패키지 방식을 통해 상기 오목홈(131)의 상기 홈 저면(131c)에 상기 복수의 보강 리브(131e)를 형성할 수도 있다.
도 1d를 참조하면, 이어서 상기 캐리어(110)를 제거하여 상기 복수의 칩(121)의 상기 복수의 접속 패드(121c)를 노출시키고, 재배선 회로층(140, redistribution layer)을 상기 복수의 칩(121)의 상기 활성면(121a)에 설치하고, 상기 재배선 회로층(140)은 상기 복수의 접속 패드(121c)에 전기적으로 접속된다. 상기 재배선 회로층(140)은 패턴화 포토레지스트층 및 금속 전기 도금 공정을 통해 상기 복수의 칩(121)의 상기 활성면(121a)에 형성된 다층의 절연층 및 금속층일 수 있고, 이는 후속의 복수의 접속 소자(150)의 접속에 유리하도록, 상기 복수의 칩(121)의 상기 복수의 접속 패드(121c)를 기타 위치로 연장시키기 위한 것이다.
도 1e를 참조하면, 상기 복수의 접속 소자(150)를 상기 재배선 회로층(140)에 설치하고, 각 접속 소자(150)는 상기 재배선 회로층(140)을 통해 상기 각 접속 패드(121c)에 전기적으로 접속되며, 본 실시예에서, 상기 복수의 접속 소자(150)는 솔더 볼(solber ball)이거나, 또는 기타 실시예에서, 상기 접속 소자(150)는 범프(bump)일 수 있으나, 본 발명은 이에 한정되지 않는다.
도 1f를 참조하면, 상기 밀봉체(130)를 다이싱 테이프(160, dicing tape)에 부착하고, 상기 밀봉체(130)을 절단하여 복수의 반도체 패키지 소자를 형성한다. 바람직하게는, 레이저 다이싱(laser dicing) 또는 웨이퍼 소우 블레이드(wafer saw blade))를 사용하여 절단하면, 상기 밀봉체(130)의 상기 보강부(131a)를 이 단계에서 동시에 제거할 수 있고, 또한, 상기 오목홈(131)의 상기 홈 저면(131c)에 상기 복수의 보강 리브(131e)가 형성되어 있고, 상기 복수의 보강 리브(131e)가 다이싱 스트리트를 따라 설치될 경우, 상기 복수의 보강 리브(131e)는 상기 밀봉체(130)를 절단할 때 동시에 제거될 수도 있으나, 상기 복수의 보강 리브(131e)가 임의의 패턴일 경우, 절단 시의 평탄도에 영향을 주지 않도록, 먼저 상기 보강 리브(131e)들을 연마 공구로 연마한 다음 상기 밀봉체(130)의 절단을 진행해야 한다.
도 2a 내지 도 2c를 참조하면, 본 발명의 제2 실시예의 흐름도이며, 제1 실시예와의 차이점은 본 실시예는 연마 공정을 통해 상기 밀봉체(130)의 상기 오목홈(131)을 형성한다는 점이다. 도 2a를 참조하면, 픽 앤 플레이스(pick and place) 공정을 통해 상기 복수의 반도체 장치(120)를 상기 캐리어(110)의 상기 접착층(111) 상에 설치한다. 이어서, 도 2b를 참조하면, 상기 캐리어(110)를 상기 몰드(200)의 상기 몰드 캐비티(230)에 설치하고, 상기 캐리어(110) 상에 상기 밀봉체(130)를 형성하고, 상기 밀봉체(130)는 상기 복수의 반도체 장치(120)를 커버한다. 도 2c를 참조하면, 상기 연마 공구(G)로 상기 밀봉체(130)를 연마하되 가장자리 부분은 피하여, 상기 밀봉체(130)에 상기 오목홈(131)의 상기 보강부(131a) 및 상기 오목부(131b)가 형성되도록 하고, 상기 보강부(131a)가 상기 오목부(131b)를 둘러싸므로, 상기 오목부(131b)를 지지하여 휘지 않게 하고, 상기 오목부(131b)의 강도 및 평탄성을 향상시킨다. 본 실시예의 후속 공정은 제1 실시예와 동일하므로, 설명을 생략한다.
도 3a 내지 도 3f를 참조하면, 본 발명의 제3 실시예의 흐름도이며, 제1 실시예와의 차이점은 상기 각 반도체 장치(120)는 상기 복수의 칩(121)의 상기 배면(121b)으로 상기 캐리어(110)에 접촉하고, 상기 활성면(121a)은 상기 복수의 접속 범프(121d)를 구비하고, 상기 각 접속 범프(121d)는 상기 복수의 접속 패드(121c)에 전기적으로 접속되며, 또한 본 실시예는 연마 공정을 통해 상기 밀봉체(130)의 상기 오목홈(131)을 형성한다는 점이다.
도 3a를 참조하면, 먼저 픽 앤 플레이스(pick and place) 공정을 통해 상기 복수의 반도체 장치(120)를 상기 캐리어(110) 상에 배치하여, 상기 복수의 칩(121)이 상기 배면(121b)으로 상기 캐리어(110)의 상기 접착층(111)에 접착되게 한다. 이어서, 도 3b를 참조하면, 상기 복수의 반도체 장치(120)가 설치된 상기 캐리어(110)를 상기 몰드(200)의 상기 몰드 캐비티(230)에 설치하고 상기 밀봉 접착제를 상기 몰드 캐비티(230)에 주입하며, 상기 밀봉체를 고온 경화시켜 상기 밀봉체(130)를 형성한다. 도 3c에서, 상기 연마 공구(G)로 상기 밀봉체(130)를 연마하되 가장자리 부분은 피하여, 상기 밀봉체(130)에 상기 오목홈(131)의 상기 보강부(131a) 및 상기 오목부(131b)가 형성되도록 하고, 상기 보강부(131a)가 상기 오목부(131b)를 둘러싸므로, 상기 오목부(131b)를 지지하여 휘지 않게 하고, 상기 오목부(131b)의 강도 및 평탄성을 향상시킨다. 본 실시예에서, 상기 연마 공구(G)는 반드시 상기 복수의 칩(121)의 상기 복수의 접속 범프(121d)가 상기 오목홈(131)의 상기 홈 저면(131c)에 노출될 때까지 연마해야 한다.
도 3d를 참조하면, 상기 재배선 회로층(140)을 상기 오목홈(131)의 상기 홈 저면(131c)에 설치하고, 상기 재배선 회로층(140)은 상기 복수의 접속 범프(121d)에 전기적으로 접속되고, 상기 재배선 회로층(140)은 패턴화 포토레지스트층 및 금속 전기 도금 공정을 통해 상기 홈 저면(131c)에 형성된 다층의 절연층 및 금속층일 수 있다. 도 3e를 참조하면, 상기 복수의 접속 소자(150)를 상기 재배선 회로층(140) 상에 설치하고, 상기 각 접속 소자(150)는 상기 재배선 회로층(140)을 통해 상기 각 접속 범프(121d)에 전기적으로 접속되고, 본 실시예에서, 상기 복수의 접속 소자(150)는 솔더 볼이거나, 또는 기타 실시예에서, 상기 복수의 접속 소자(150)는 범프일 수도 있으며, 본 발명은 이에 한정되지 않는다. 마지막으로, 도 3f를 참조하면, 상기 캐리어(110)를 제거하고, 상기 밀봉체(130)를 다이싱 테이프(160)에 부착하고, 상기 밀봉체(130)를 절단하여 복수의 반도체 패키지 소자를 형성한다.
도 4a 내지 도 4e를 참조하면, 본 발명의 제4 실시예의 흐름도이며, 제1 실시예와의 차이점은 상기 각 반도체 장치(120)는 상기 칩(121) 및 상기 재배선 회로층(140)이라는 점이다. 도 4a를 참조하면, 상기 캐리어(110) 상에 상기 재배선 회로층(140)을 설치하고, 상기 재배선 회로층(140)의 제1 표면(141)은 상기 캐리어(110)에 접촉되고, 상기 재배선 회로층(140)은 패턴화 포토레지스트층 및 금속 전기 도금 공정을 통해 상기 캐리어 상에 형성된 다층의 절연층 및 금속층일 수 있다. 도 4b를 참조하면, 상기 복수의 칩(121)을 상기 재배선 회로층(140)의 제2 표면(142)에 설치하고, 상기 칩(121)은 활성면(121a) 및 상기 배면(12b)을 구비하고, 상기 활성면(121a)은 상기 복수의 접속 패드(121c) 및 상기 복수의 접속 범프(121d)를 구비하고, 상기 복수의 접속 범프(121d)는 상기 복수의 접속 패드(121c) 및 상기 재배선 회로층(140)에 전기적으로 접속되어, 상기 각 접속 패드(121c)가 상기 각 접속 범프(121d)를 통해 상기 재배선 회로층(140)에 전기적으로 접속되도록 한다.
도 4c를 참조하면, 상기 복수의 반도체 장치(120)가 설치된 상기 캐리어(110)를 상기 몰드(200)의 상기 몰드 캐비티(230)에 설치하고 상기 밀봉 접착제를 상기 몰드 캐비티(230)에 주입하며, 상기 밀봉체를 고온 경화시켜 상기 밀봉체(130)를 형성한다. 본 실시예에서, 상기 상부 몰드(210) 또는 상기 하부 몰드(220)의 형상 설계를 통해, 상기 몰드 캐비티(230)의 형상을 “凹”자형으로 형성하여 접착제를 직접 주입하고 경화시켜 상기 오목홈(131)을 구비한 상기 밀봉체(130)를 형성할 수 있다. 도 4d를 참조하면, 상기 캐리어(110)를 제거하고 상기 복수의 접속 소자(150)를 상기 재배선 회로층(140)의 상기 제1 표면(141)에 설치하고, 상기 각 접속 소자(150)는 상기 재배선 회로층(140)을 통해 상기 각 접속 범프(121d)에 전기적으로 접속되고, 본 실시예에서, 상기 복수의 접속 소자(150)는 솔더 볼이거나, 또는 기타 실시예에서, 상기 복수의 접속 소자(150)는 범프일 수도 있으며, 본 발명은 이에 한정되지 않는다. 마지막으로, 도 4e를 참조하면, 상기 밀봉체(130)를 다이싱 테이프(160)에 부착하고, 상기 밀봉체(130)를 절단하여 복수의 반도체 패키지 소자를 형성한다.
도 5a 내지 도 5d를 참조하면, 본 발명의 제5 실시예의 흐름도이며, 제4 실시예와의 차이점은 본 실시예는 연마 공정을 이용하여 상기 밀봉체(130)의 상기 오목홈(131)을 형성한다는 점이다. 도 5a를 참조하면, 동일하게, 패턴화 포토레지스트층 및 금속 전기 도금 공정을 통해 상기 캐리어(110) 상에 상기 재배선 회로층(140)을 형성한다. 이어서, 도 5b를 참조하면, 상기 칩(121)을 상기 재배선 회로층(140)의 상기 제2 표면(142)에 설치하고, 상기 칩(121)의 상기 복수의 접속 범프(121d)는 상기 복수의 접속 패드(121c) 및 상기 재배선 회로층(140)에 전기적으로 접속되어, 상기 각 접속 패드(121c)가 상기 각 접속 범프(121d)를 통해 상기 재배선 회로층(140)에 전기적으로 접속되도록 한다. 이어서, 도 5c를 참조하면, 상기 캐리어(110)를 상기 몰드(200)의 상기 몰드 캐비티(230)에 설치하며, 상기 캐리어(110) 상에 상기 밀봉체(130)를 형성하고, 상기 밀봉체(130)은 상기 반도체 장치(120)를 커버한다. 도 5d를 참조하면, 상기 밀봉체(130)를 꺼내서 상기 연마 공구(G)를 통해 상기 밀봉체(130)를 연마하되 가장자리 부분은 피하여, 상기 밀봉체(130)에 상기 오목홈(131)의 상기 보강부(131a) 및 상기 오목부(131b)가 형성되도록 하고, 상기 보강부(131a)는 상기 오목부(131b)를 둘러싸므로, 상기 오목부(131b)를 지지하여 휘지 않게 하고, 상기 오목부(131b)의 강도 및 평탄성을 향상시킨다. 본 실시예의 후속 공정은 제4 실시예와 동일하므로, 설명은 생략한다.
본 발명은 상기 밀봉체(130)에 상기 오목홈(131)을 형성하는 것을 통해, 상기 오목홈(131)의 상기 보강부(131a)에 의해 상기 밀봉체(130)의 강도 및 평탄도를 유지하여 휘지 않도록 하고, 상기 보강부(131a)를 통해 지지함으로써, 상기 밀봉체(130)의 상기 오목부(131b)를 더욱 박형화할 뿐만 아니라, 후속 공정에서 별도로 웨이퍼 지지 시스템을 사용할 필요도 없어, 반도체 패키지 공정의 복잡도를 크게 단순화할 수 있다.
본 발명의 보호 범위는 특허청구범위를 기준으로 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 취지와 범위를 벗어나지 않으면서 행한 모든 변경 또는 수정은 모두 본 발명의 보호 범위에 속한다.

Claims (16)

  1. 캐리어 상에 복수의 반도체 장치를 설치하는 단계;
    상기 캐리어 상에 밀봉체를 형성하고, 상기 밀봉체는 상기 반도체 장치를 커버하며, 상기 밀봉체는 오목홈을 구비하고, 상기 오목홈은 보강부 및 오목부를 구비하며, 상기 보강부는 상기 오목부로부터 돌출되고, 상기 보강부는 상기 오목부를 둘러싸는 단계; 및
    상기 밀봉체의 상기 오목부의 상기 보강부를 제거하는 단계;
    를 포함하는 것을 특징으로 하는, 반도체 패키지 방법.
  2. 제1항에 있어서,
    상기 복수의 반도체 장치는 상기 오목홈의 상기 오목부에 커버되는 것을 특징으로 하는, 반도체 패키지 방법.
  3. 제2항에 있어서,
    상기 보강부에는 상기 반도체 장치가 커버되지 않은 것을 특징으로 하는, 반도체 패키지 방법.
  4. 제1항에 있어서,
    상기 밀봉체는 하부 표면을 구비하고, 상기 오목부는 홈 저면(底面)을 구비하며, 상기 오목부의 상기 홈 저면과 상기 하부 표면 사이에 제1 거리가 있고, 상기 제1 거리는 500㎛ 미만이며, 상기 보강부는 제1 상면을 구비하고, 상기 보강부의 상기 상면과 상기 하부 표면 사이에 제2 거리가 있으며, 상기 제2 거리는 600㎛보다 큰 것을 특징으로 하는, 반도체 패키지 방법.
  5. 제1항에 있어서,
    상기 오목홈의 홈 저면에 복수의 보강 리브가 돌출 설치되는 것을 특징으로 하는, 반도체 패키지 방법.
  6. 제1항에 있어서,
    상기 반도체를 제거하여, 상기 밀봉체를 다이싱 테이프에 부착하고, 상기 밀봉체를 절단하여 복수의 반도체 패키지소자를 형성하는 단계를 포함하는 것을 특징으로 하는, 반도체 패키지 방법.
  7. 제1항에 있어서,
    각 상기 반도체 장치는 칩을 구비하고, 상기 칩은 활성면 및 배면을 구비하고, 상기 활성면은 상기 캐리어에 접촉되고, 상기 활성면은 복수의 접속 패드를 구비하고, 상기 배면은 상기 밀봉체에 의해 커버되고; 상기 캐리어에 밀봉체를 형성한 후, 상기 캐리어를 제거하고 재배선 회로층을 상기 활성면에 설치하고, 상기 재배선 회로층은 상기 복수의 접속 패드에 전기적으로 접속되고, 이어서 복수의 접속 소자를 상기 재배선 회로층에 설치하며, 각 상기 접속 소자는 상기 재배선 회로층을 통해 상기 각 접속 패드에 전기적으로 접속되는 것을 특징으로 하는, 반도체 패키지 방법.
  8. 제1항 또는 제7항에 있어서,
    상기 캐리어 상에 밀봉체를 형성하는 단계는,
    몰드 캐비티를 구비한 몰드를 제공하는 단계;
    복수의 반도체 장치가 설치된 상기 캐리어를 상기 몰드의 상기 몰드 캐비티에 설치하는 단계;
    상기 몰드 캐비티에 밀봉 접착제를 주입하는 단계; 및
    상기 밀봉 접착제를 경화시켜 상기 밀봉체를 형성하는 단계를 포함하고,
    상기 몰드 캐비티의 형상은 “凹”자형으로 상기 오목홈을 구비한 상기 밀봉체를 직접 형성할 수 있는 것을 특징으로 하는, 반도체 패키지 방법.
  9. 제1항에 있어서,
    각 상기 반도체 장치는 칩을 구비하고, 상기 칩은 활성면 및 배면을 구비하고, 상기 배면은 상기 캐리어에 접촉되고, 상기 활성면은 복수의 접속 범프를 구비하고, 각 상기 접속 범프는 각 상기 접속 패드에 전기적으로 접속되고; 상기 캐리어에 밀봉체를 형성한 후, 상기 밀봉체의 하부 표면을 연마하여, 상기 복수의 접속 범프를 상기 하부 표면으로부터 노출시키고; 이어서 재배선 회로층을 상기 하부 표면에 설치하고, 상기 재배선 회로층은 상기 복수의 접속 범프에 전기적으로 접속되며; 복수의 접속 소자를 상기 재배선 회로층에 설치하고, 각 상기 접속 소자는 상기 재배선 회로층을 통해 각 상기 접속 범프에 전기적으로 접속되는 것을 특징으로 하는, 반도체 패키지 방법.
  10. 제1항에 있어서,
    각 상기 반도체 장치는 칩 및 재배선 회로층을 구비하고, 상기 재배선 회로층의 제1 표면은 상기 캐리어에 접촉되고, 상기 칩은 상기 재배선 회로층의 제2 표면에 설치되고, 상기 칩은 활성면 및 배면을 구비하고, 상기 활성면은 복수의 접속 패드 및 복수의 접속 범프를 구비하고, 상기 복수의 접속 범프는 상기 접속 패드 및 상기 재배선 회로층에 전기적으로 접속되고, 각 상기 접속 패드는 각 상기 접속 범프를 통해 상기 재배선 회로층에 전기적으로 접속되며; 상기 캐리어에 상기 밀봉체를 형성한 후, 상기 캐리어를 제거하고 복수의 접속 소자를 상기 재배선 회로층의 상기 제1 표면에 설치하고, 각 상기 접속 소자는 상기 재배선 회로층을 통해 각 상기 접속 범프에 전기적으로 접속되는 것을 특징으로 하는, 반도체 패키지 방법.
  11. 제1항 또는 제10항에 있어서,
    상기 캐리어 상에 상기 밀봉체를 형성하는 단계는,
    몰드 캐비티를 구비한 몰드를 제공하는 단계;
    상기 복수의 반도체 장치가 설치된 상기 캐리어를 상기 몰드의 상기 몰드 캐비티에 설치하는 단계;
    상기 몰드 캐비티에 밀봉 접착제를 주입하는 단계;
    상기 밀봉 접착제를 경화시켜 상기 밀봉체를 형성하는 단계; 및
    연마 공정을 통해 상기 밀봉체에 상기 오목홈을 형성하는 단계를 포함하는 것을 특징으로 하는, 반도체 패키지 방법.
  12. 캐리어;
    상기 캐리어 상에 설치된 복수의 반도체 장치; 및
    상기 캐리어 상에 설치되고, 상기 복수의 반도체 장치를 커버하고, 오목홈을 구비하고, 상기 오목홈은 보강부 및 오목부를 구비하고, 상기 보강부는 상기 오목부로부터 돌출되고, 상기 보강부는 상기 오목부를 둘러싸는 밀봉체
    를 포함하는 반도체 패키지 구조.
  13. 제12항에 있어서,
    상기 복수의 반도체 장치는 상기 오목홈의 상기 오목부에 커버되는 것을 특징으로 하는, 반도체 패키지 구조.
  14. 제13항에 있어서,
    상기 보강부에는 상기 반도체 장치가 커버되지 않은 것을 특징으로 하는, 반도체 패키지 구조.
  15. 제12항에 있어서,
    상기 밀봉체는 하부 표면을 구비하고, 상기 오목부는 홈 저면을 구비하며, 상기 오목부의 상기 홈 저면과 상기 하부 표면 사이에 제1 거리가 있고, 상기 제1 거리는 500㎛ 미만이며, 상기 보강부는 제1 상면을 구비하고, 상기 보강부의 상기 상면과 상기 하부 표면 사이에 제2 거리가 있으며, 상기 제2 거리는 600㎛보다 큰 것을 특징으로 하는, 반도체 패키지 구조.
  16. 제12항에 있어서,
    상기 오목홈의 홈 저면에 복수의 보강 리브가 돌출 설치되는 것을 특징으로 하는, 반도체 패키지 구조.
KR1020210028732A 2020-07-29 2021-03-04 반도체 패키지 방법 및 반도체 패키지 구조 KR20220014800A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109125687 2020-07-29
TW109125687A TWI747404B (zh) 2020-07-29 2020-07-29 半導體封裝方法及封裝結構

Publications (1)

Publication Number Publication Date
KR20220014800A true KR20220014800A (ko) 2022-02-07

Family

ID=79907791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210028732A KR20220014800A (ko) 2020-07-29 2021-03-04 반도체 패키지 방법 및 반도체 패키지 구조

Country Status (5)

Country Link
US (2) US11651974B2 (ko)
JP (1) JP7181336B2 (ko)
KR (1) KR20220014800A (ko)
CN (1) CN114068440A (ko)
TW (1) TWI747404B (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202769B2 (en) * 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
US8610286B2 (en) * 2011-12-08 2013-12-17 Stats Chippac, Ltd. Semiconductor device and method of forming thick encapsulant for stiffness with recesses for stress relief in Fo-WLCSP
US9230894B2 (en) * 2012-05-02 2016-01-05 Infineon Technologies Ag Methods for manufacturing a chip package
JP5998792B2 (ja) * 2012-09-21 2016-09-28 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US9362191B2 (en) * 2013-08-29 2016-06-07 Infineon Technologies Austria Ag Encapsulated semiconductor device
JP6413935B2 (ja) 2015-06-05 2018-10-31 株式会社デンソー 半導体装置およびその製造方法
US9899285B2 (en) * 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
US9576931B1 (en) 2016-02-19 2017-02-21 Inotera Memories, Inc. Method for fabricating wafer level package
US11164839B2 (en) * 2018-09-11 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11450606B2 (en) * 2018-09-14 2022-09-20 Mediatek Inc. Chip scale package structure and method of forming the same

Also Published As

Publication number Publication date
TWI747404B (zh) 2021-11-21
US11651974B2 (en) 2023-05-16
US20220336233A1 (en) 2022-10-20
US20220037166A1 (en) 2022-02-03
JP7181336B2 (ja) 2022-11-30
CN114068440A (zh) 2022-02-18
JP2022027447A (ja) 2022-02-10
TW202205452A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
KR100699649B1 (ko) 반도체장치 및 그 제조방법
KR100665777B1 (ko) 반도체장치 및 그 제조방법
US7192805B2 (en) Semiconductor device and method of manufacturing the same
JP5728423B2 (ja) 半導体装置の製造方法、半導体集積装置及びその製造方法
KR20090029660A (ko) 반도체 장치의 제조 방법
US8779573B2 (en) Semiconductor package having a silicon reinforcing member embedded in resin
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
US6593652B2 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
CN109860065B (zh) 一种扇出型封装方法
KR102385965B1 (ko) 반도체 장치의 제조 방법
KR20220014800A (ko) 반도체 패키지 방법 및 반도체 패키지 구조
JP2001267470A (ja) 半導体装置およびその製造方法
US12024420B2 (en) Sensing device and method for manufacturing sensing device
CN109920765B (zh) 一种扇出型封装器件
TWM610828U (zh) 半導體元件封裝結構
CN111128754A (zh) 一种扇出型封装方法及扇出型封装器件
CN111383929B (zh) 晶圆塑封方法、晶圆级封装结构及其封装方法、塑封模具
JP3330890B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN116564835A (zh) 一种扇出型芯片封装方法及结构
KR20210133898A (ko) 반도체 패키지 및 이의 제조방법
TW202119564A (zh) 扇出型封裝結構及其製作方法
TW201608683A (zh) Ｍｃｓｐ功率半導體器件及製備方法
JP2004047903A (ja) 半導体装置およびその製造方法
CN111640720A (zh) 一种晶圆级封装体和芯片封装体
JP2000260814A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application