KR20220012223A - 제어된 주파수를 생성하기 위한 생성기 및 방법 - Google Patents

Abstract

제어된 주파수를 갖는 신호를 생성하는 것은 매우 다양한 기능성을 갖는 상이한 전자 회로에서 유용한 전자 빌딩 블록일 수 있다. 본 발명은 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기인데, 주파수 생성기는 주파수 비율을 생성하도록 배열되는 주파수 비율 생성기를 포함하고, 주파수 비율 생성기는 제어된 신호를 수신하도록 구성되는 입력; 실질적으로 제1 주파수 비율 신호에 의해 분할되는 제어된 주파수인 제1 분할된 주파수를 갖는 제1 분할된 신호(115)를 생성하도록 배열되는 제1 제어식 주파수 분할기(110); 제1 분할된 신호에 기초하여 제1 분할된 주파수를 갖는 여기 신호(129) - 여기 신호는 공진기의 여기를 위해 공진기에 제공됨 - 를 생성하도록 배열되는 컨버터; 제1 공진 주파수를 갖는 공진 신호를 생성하도록 배열되는 공진기 - 공진기는 여기 신호에 의해 여기됨 - ; 제1 분할된 주파수와 제1 공진 주파수 사이의 제1 주파수 위상 차이에 기초하여 제1 위상 차이 신호(155)를 생성하도록 배열되는 제1 주파수 위상 검출기(150); 및 제1 주파수 비율 신호를 생성하도록 배열되는 제1 내부 루프 필터(160); 및 제어된 주파수와 제1 공진 주파수 사이의 주파수 비율을 나타내는 제1 주파수 비율 신호에 기초하여 주파수 비율 신호를 제공하도록 구성되는 출력을 - 포함하되; 제1 제어식 주파수 분할기, 제1 분할된 신호, 제1 주파수 위상 검출기, 제1 위상 차이 신호, 제1 내부 루프 필터 및 제1 주파수 비율 신호에 의해 제1 주파수 비율 생성기 루프가 형성되고; 제1 제어식 주파수 분할기, 제1 분할된 신호, 컨버터, 여기 신호, 공진기, 공진 신호, 제1 주파수 위상 검출기, 제1 위상 차이 신호, 제1 내부 루프 필터 및 제1 주파수 비율 신호에 의해 제2 주파수 비율 생성기 루프가 형성되고; 제1 내부 루프 필터는, 주파수 비율 생성기 루프의 불안정성이 방지되도록 제1 위상 차이 신호를 필터링하고; 그리고 주파수 생성기는: 목표 비율과의 주파수 비율의 비교에 기초하여 비교 신호를 생성하도록 배열되는 비교기; 및 제어식 발진기 회로를 더 포함하고, 제어식 발진기 회로는: 발진기 주파수를 갖는 발진 신호를 생성하기 위한 발진기를 연결하기 위한 커넥터; 및 발진 주파수 - 발진기 주파수는 비교 신호에 기초하여 적응됨 - 에 기초하여 제어된 주파수를 갖는 제어된 신호를 생성하도록 배열되는 PLL을 포함한다.

Description

제어된 주파수를 생성하기 위한 생성기 및 방법

본 발명은 고도로 안정적인 주파수인 제어된 주파수를 생성하기 위한 생성기 및 방법의 분야에 관한 것이다.

제어된 주파수를 갖는 신호를 생성하는 것은 매우 다양한 기능성(functionality)을 갖는 상이한 전자 회로에서 유용한 전자 빌딩 블록일 수 있다.

주파수를 생성하는 공지된 회로는 WO 2013/066161 A1, 구체적으로는 도 2로부터 공지되어 있다.

WO 2013/066161 A1은, 제1 발진 신호를 공급하기 위한 제1 발진기, 제2 발진 신호를 공급하기 위한 제2 발진기, 제1 컨트롤러의 제1 컨트롤러 입력과 제2 컨트롤러 입력 사이의 위상 차이의 함수로서 제1 제어 신호를 전달하기 위한 제1 컨트롤러; 제2 컨트롤러의 제1 컨트롤러 입력과 제2 컨트롤러의 제2 컨트롤러 입력 사이의 위상 차이의 함수로서 제2 제어 신호를 전달하기 위한 제2 컨트롤러; 공진기; 제2 여기 신호의 주파수와 제2 공진 주파수 사이의 차이에 의존하는 제1 위상 시프트를 갖는 적어도 제2 공진 주파수 및 제1 발진기 신호 및 제2 발진기 신호를 수신하기 위한, 그들의 상호 비율을 결정하기 위한, 사전 저장된 테이블에서 주파수 보상 인자를 조회하기 위한, 그리고 보상된 발진 신호를 출력하기 위한 프로세싱 수단을 포함하는 전자 발진기 회로를 개시한다.

WO 2013/066161 A1의 도 2에서, 피드백 분할기(feedback divider)의 분할기 설정은 공진기 주파수와 주파수 출력 사이의 비율을 결정한다.

WO 2013/066161 A1의 도 2의 회로의 단점은, 주파수가 제어 가능하지 않다는 것이다. 더구나, 회로가 단지 하나의 피드백 루프만을 갖는다는 것이 단점이다. 단지 하나의 피드백 루프만을 갖는 것은, 루프 내의 모든 노이즈 소스로 하여금 출력 주파수의 위상 노이즈에 기여하게 한다. 그러므로, 이 회로의 루프 필터는 루프에서의 변화를 추적하기 위한 높은 대역폭과 루프 내의 모든 노이즈 소스를 감쇠시키는 낮은 대역폭 사이에서 절충이어야 한다.

US 2014/152354 A1은, 출력 신호를 형성하기 위해 생성된 신호의 주파수를 튜닝하는 방법을 개시하는데, 그 방법은 다음의 것을 포함한다: 신호 생성기에서 생성된 신호를 형성하는 것; 피드백 신호 - 피드백 신호는 출력 신호를 사용하여 생성됨 - 를 기준 신호와 비교하고 그 비교에 의존하여 제어 신호를 생성하는 것; 생성된 신호 및 분할 인자(dividing factor) - 분할 인자는 제어 신호에 의존하여 결정됨 - 에 의존하여 주파수 분할 동작을 수행하는 것에 의해 출력 신호를 생성하는 것. US 2014/152354 A1의 단점은, 방법을 요구에 대해 적합하지 않게 만드는 위상 노이즈를 출력 신호가 가질 수도 있다는 것이다.

본 발명의 목적은 상기에서 언급되는 단점 중 하나 이상을 극복하는 것이다.

본 발명의 제1 양태에 따르면, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기는:

- 주파수 비율을 생성하도록 배열되는 주파수 비율 생성기를 포함하는데, 주파수 비율 생성기는:

- 제어된 신호를 수신하도록 구성되는 입력;

실질적으로 제1 주파수 비율 신호에 의해 분할되는 제어된 주파수인 제1 분할된 주파수를 갖는 제1 분할된 신호(115)를 생성하도록 배열되는 제1 제어식 주파수 분할기(110);

- 제1 분할된 신호에 기초하여 제1 분할된 주파수를 갖는 여기 신호(129) - 여기 신호는 공진기의 여기를 위해 공진기에 제공됨 - 를 생성하도록 배열되는 컨버터;

- 제1 공진 주파수를 갖는 공진 신호를 생성하도록 배열되는 공진기 - 공진기는 여기 신호에 의해 여기됨 - ;

- 제1 분할된 주파수와 제1 공진 주파수 사이의 제1 주파수 위상 차이에 기초하여 제1 위상 차이 신호(155)를 생성하도록 배열되는 제1 주파수 위상 검출기(150);

- 제1 주파수 비율 신호를 생성하도록 배열되는 제1 내부 루프 필터(160); 및

- 제어된 주파수와 제1 공진 주파수 사이의 주파수 비율을 나타내는 제1 주파수 비율 신호에 기초하여 주파수 비율 신호를 제공하도록 구성되는 출력을 포함하고;

제1 제어식 주파수 분할기, 제1 분할된 신호, 제1 주파수 위상 검출기, 제1 위상 차이 신호, 제1 내부 루프 필터 및 제1 주파수 비율 신호에 의해 제1 주파수 비율 생성기 루프가 형성되고;

제1 제어식 주파수 분할기, 제1 분할된 신호, 컨버터, 여기 신호, 공진기, 공진 신호, 제1 주파수 위상 검출기, 제1 위상 차이 신호, 제1 내부 루프 필터 및 제1 주파수 비율 신호에 의해 제2 주파수 비율 생성기 루프가 형성되고;

제1 내부 루프 필터는, 주파수 비율 생성기 루프의 불안정성이 방지되도록 제1 위상 차이 신호를 필터링하고; 그리고

주파수 생성기는:

- 목표 비율과의 주파수 비율의 비교에 기초하여 비교 신호를 생성하도록 배열되는 비교기; 및

- 제어식 발진기 회로를 더 포함하되, 제어식 발진기 회로는:

- 발진기 주파수를 갖는 발진 신호를 생성하기 위한 발진기를 연결하기 위한 커넥터; 및

- 발진 주파수 - 발진기 주파수는 비교 신호에 기초하여 적응됨 - 에 기초하여 제어된 주파수를 갖는 제어된 신호를 생성하도록 배열되는 PLL을 포함한다.

주파수 비율 생성기는 주파수 비율 신호를 출력한다. 주파수 비율 신호는 제어된 주파수와 제1 공진 주파수 사이의 주파수 비율을 나타낸다. 공진기는, 광범위한 주파수에 걸쳐 제어될 수 없는 상대적으로 안정적인 또는 고정된 공진 주파수를 제공한다. 다른 한편으로, 제어식 발진기 회로는 그러한 광범위한 주파수를 제공할 수도 있다. 주파수 비율은 본 발명에 따른 목표 비율을 갖는 제어된 비율에서 설정 가능하다. 그러므로, 본 발명은 넓은 주파수 범위에 걸쳐 제어 가능한 주파수를 갖는 제어된 신호의 이점을 제공한다.

목표 비율은 임의의 양의 유리수(rational number)로 설정될 수도 있다. 한 예로서, 원격 통신에서의 순방향 에러 정정은 비트스트림에서 추가적인 비트가 삽입되는 것 또는 그로부터 추출되는 것을 필요로 한다. 비트스트림 둘 모두는, 순방향 에러 정정을 삽입하기 이전 및 이후에, 상이한 주파수를 가지며, 따라서, 통상적으로, 그들 고유의 클록 신호를 갖는다. 이들 클록 신호는, 통상적으로, 서로의 유리수와 같은 비 정수배(non-integer multiple)이다. 현재의 주파수 생성기는, 유리하게도, 제어된 주파수와 공진 주파수 사이의 비 정수 비율의 생성을 허용한다.

비교기는 상대적으로 낮은 주파수 신호를 핸들링한다. 이들 신호는 DC로부터 상방으로의 상대적으로 작은 대역이다. 따라서, 비교기는, 직접적인 하드웨어 영향 없이 추가적인 피쳐가 쉽게 구현될 수도 있다는 이점을 제공하는 DSP 또는 CPU에서 구현될 수도 있다. 그러므로, 현재 주파수 생성기는 새로운 또는 추가적인 기능성에 대해 고도로 적응적인 이점을 갖는다.

본 발명에서 엘리먼트로서 사용되는 주파수 생성기의 상세한 설명을 위해, 특허 출원 NL2022647로서 출원된 문서(text)에 대한 참조가 이루어진다. 이 문서는 전체적으로 본원에 통합된다. 공진기를 통합하는 또는 공진기와 협력하는 이 문서의 실시형태에 대한 특정한 참조가 이루어진다. 또한, 본 발명에도 또한 적용되는 정의 및 범위에 대해 특정한 참조가 이루어진다.

본 발명에서 엘리먼트로서 사용되는 주파수 비율 생성기의 상세한 설명을 위해, 특허 출원 NL2022646으로서 출원된 문서에 대한 참조가 이루어진다. 이 문서는 전체적으로 본원에 통합된다. 공진기를 통합하는 또는 공진기와 협력하는 이 문서의 실시형태에 대한 특정한 참조가 이루어진다. 또한, 본 발명에도 또한 적용되는 정의 및 범위에 대해 특정한 참조가 이루어진다.

제어된 신호는, 통상적으로, 예컨대, 14 kHz 내지 18 MHz, 바람직하게는 12 kHz 내지 20 MHz, 더욱 바람직하게는 10 kHz 내지 22 MHz, 가장 바람직하게는 8 kHz 내지 24 MHz의 주파수 범위에서 500 fs, 바람직하게는 200 fs, 더욱 바람직하게는 100 fs, 가장 바람직하게는 80 fs 미만의 범위 내에 있는 낮은 위상 노이즈 신호이다.

발진기 회로에 연결되는 발진기는, 통상적으로, 발진기 주파수를 갖는 발진기 신호를 생성하기 위해 전용되는 발진기이다. 예를 들면, 발진기는 수정 발진기(crystal oscillator) 또는 수정 공진기(crystal resonator)이다. 수정 공진기는, 특히, 단일 모드에서, 유리하게는, 낮은 위상 노이즈와 같은 노이즈의 최소치를 갖는 발진 주파수를 갖는 발진 신호를 생성하기 위한 매우 안정적인 플랫폼을 제공한다.

PLL 또는 위상 동기 루프는 통상적으로 두 개의 입력 및 하나의 출력을 갖는다. PLL의 하나의 입력은 발진 주파수를 갖는 발진 신호와 같은 입력 주파수를 수신한다. PLL의 다른 입력은 입력 주파수를, 특정한 승산 계수로 승산하기 위해 사용되는 신호를 수신하는데, 그 특정한 승산 계수는 다른 입력 상의 이 신호로부터 유도된다. 다른 입력 상의 신호는 비교 신호일 수도 있다. PLL의 출력은 승산된 주파수를 갖는 출력 신호이다. 출력 신호는 승산된 주파수인 제어된 주파수를 갖는 제어된 신호일 수도 있다.

PLL은, 통상적으로, 출력 신호의 대역폭 밖의 노이즈를 고도로 제거하는 높은 Q 인자(Q-factor)를 갖는다. 따라서, 고도로 안정적인 발진 주파수와 안정적인 느리게 변하는 승산 계수를 갖는 PLL의 조합은, 노이즈, 극도로 낮은 노이즈, 구체적으로는 위상 노이즈를 갖는 제어된 주파수의 이점을 제공한다. 그러므로, 본 발명에 따른 주파수 생성기는 청구되는 바와 같은 피쳐의 조합으로부터 고도로 안정적인 제어된 주파수를 생성할 수도 있다.

대조적으로, 발진기 주파수는, 예를 들면, 노화 및/또는 온도에 기인하여 시간이 지남에 따라 변할 수도 있다. 발진기 주파수의 이들 상대적으로 느린 변화는 외부 루프 및/또는 주파수 비율 생성기의 보상 루프에 의해 잘 수정될 수도 있다. 이들 루프가 공통 제어 로직에 따라 잘 설계되면, 제어된 주파수에서의 위상 노이즈의 제거는, 이들 느린 변화를 추적하면서, 청구되는 바와 같다.

본 발명의 한 실시형태에서, PLL은 DPLL이다. DPLL 또는 디지털 PLL은, 통상적으로, 프로세서 상에서 실행되는 소프트웨어로서 또는 프로세서 상에서 실행되는 디지털 로직 및 소프트웨어의 조합으로서, 디지털 로직과 같은 디지털 도메인에서 구현되는 PLL의 일부를 갖는다. DPLL은 카운터 기반의 아키텍쳐 또는 분할기 기반의 아키텍쳐를 가질 수도 있다. 디지털 도메인에서 구현되는 PLL의 일부, 바람직하게는 디지털 도메인에서 구현되는 모두는, 위상 검출기, 루프 필터 및/또는 발진기를 적어도 부분적으로, 바람직하게는 전체적으로 포함할 수도 있다. 디지털 도메인에서 PLL을 구현하는 것은, PLL을 더욱 적응 가능하게 만드는 그리고 IC로의 통합을 위해 PLL 구조를 소형화하는 이점을 갖는다.

더구나, DPLL은 제어된 주파수가 발진 주파수의 비 정수배가 되는 것을 용이하게 허용한다. 이것은 제어된 주파수가, 더 작은 주파수 점프를 야기하는 제어된 주파수의 변화의 이점을 제공하는 더 높은 세분성을 가지고 설정되는 것을 허용한다. 더 작은 주파수 점프는 제어된 주파수의 더 낮은 위상 노이즈로 귀결된다.

본 발명의 한 실시형태에서, PLL은 ADPLL이다. ADPLL 또는 완전 디지털(All-Digital) PLL은, 통상적으로, 디지털 도메인의 더 큰 부분에 대해 구현된다. ADPLL은 IC로의 통합의 용이성의 이점을 제공한다. 더구나, ADPLL은 고도로 유연하며, 그 결과, 변화 및 추가적인 기능성이 쉽게 추가된다. 더구나, ADPLL은 상기에서 설명되는 바와 같은 제어된 주파수의 더 낮은 위상 노이즈의 이점을 또한 제공한다.

본 발명의 한 실시형태에서, 주파수 생성기는:

- 비교 신호에 기초하여 필터링된 비교 신호를 생성하도록 배열되는 외부 루프 필터를 포함하는데;

제어된 주파수는 필터링된 비교 신호에 기초하고;

주파수 비율 생성기, 비교기, 비교 신호, 외부 루프 필터, 필터링된 비교 신호, 제어식 발진기 및 제어된 신호에 의해 외부 루프가 형성되고; 그리고

외부 루프 필터는 외부 루프의 불안정성이 방지되도록 비교 신호를 필터링한다.

루프의 불안정성은 제어된 신호의 불안정한 제어된 주파수로부터 검출될 수도 있다. 통상적으로, 주파수 비율 생성기는 차단 주파수를 갖는 저역 통과 필터인 내부 루프를 구비한다. 외부 루프 필터는 통상적으로 또한 저역 통과 필터이다. 더구나, 외부 루프의 차단 주파수는, 제어식 발진기가 최소 양의 위상 노이즈를 갖는 제어된 신호를 생성하는 것을 허용하기 위해 최대 양의 노이즈가 제거되도록 낮게 선택된다. 다른 한편으로, 차단 주파수는, 제어된 주파수가 안정적으로 유지되도록, 예를 들면, 온도 변화 또는 히스테리시스에 기인하는 외부 루프에서의 변화가 추적될 수 있도록 높게 선택되어야 한다. 더구나, 차단 주파수는 기동(start-up) 지연이 최소화되도록 높게 선택되어야 한다. 루프 필터 둘 모두는, 통상적으로, 비례 거동 다음에, 통합 거동을 또한 갖는다. 정적인 상황 또는 안정 모드에서의 통합 거동은, 목표 비율을 달성하는 정확도를 유리하게도 증가시키기 위해, 루프 필터가 그 일부인 루프로 하여금, 어떠한 잔류 에러도 전달하지 않게 한다.

본 발명의 한 실시형태에서, 비교기는 주파수 비율로부터 목표 비율을 감산하는 것에 기초하여 비교 신호를 제공하도록 배열되는 감산기를 포함하고; 및/또는

비교기는 주파수 비율을 목표 비율에 의해 분할하는 것에 기초하여 비교 신호를 제공하도록 배열되는 분할기를 포함한다.

감산기는 하나의 입력 상에서 신호 인버터를 갖는 가산기를 포함할 수도 있다. 분할기는 자신의 입력 중 하나에 공급되는 역수 값을 갖는 승산기를 포함할 수도 있다. 측정된 비율은 통상적으로 목표 비율에 비교된다. 목표 비율은 다른 피드백 루프에 의해 사전 정의될 수도 있거나, 설정될 수도 있거나 또는 지속적으로 변경될 수도 있다. 목표 비율은, 제어된 주파수의 위상을 공진기의 공진 신호의 위상에 정렬하기 위해, 예컨대 일시적으로, 연속적으로 또는 영구적으로 변경될 수도 있다.

주파수 비율이 제어되기 때문에, 주파수 비율은 통상적으로 안정적인 동작 동안 실질적으로 또는 적어도 목표 비율에 근접할 것이다. 따라서, 그것은 다음과 같이 표현될 수도 있다:

t = 목표 비율

r = 주파수 비율

전술한 조건은 통상적으로 안정적인 동작 동안 충족되며 주파수 비율은 목표 비율과 관련하여 정규화된다. 따라서, 안정적인 동작을 위해, -1의 오프셋을 갖는 감산기 및 분할기는 동일하게 보일 수도 있다. 주파수 비율 생성기의 거동, 따라서 또한 주파수 생성기의 거동은, 특히 상이한 루프에서, 기동 또는 전력 인가 동안 그리고 주파수 생성기에서의 더 큰 교란을 보상하는 동안 상이할 수도 있다.

본 발명의 한 실시형태에서, 주파수 비율 생성기는:

- 실질적으로 제1 주파수 비율 신호에 의해 분할되는 제어된 주파수인 제1 분할된 주파수를 갖는 제1 분할된 신호를 생성하도록 배열되는 제1 제어식 주파수 분할기;

- 제1 분할된 신호에 기초하여 제1 분할된 주파수를 갖는 여기 신호 - 여기 신호는 공진기의 여기를 위해 공진기에 제공됨 - 를 생성하도록 배열되는 컨버터;

- 제1 분할된 주파수와 제1 공진 주파수 사이의 제1 주파수 위상 차이에 기초하여 제1 위상 차이 신호를 생성하도록 배열되는 제1 주파수 위상 검출기; 및

- 제1 주파수 비율 신호를 생성하도록 배열되는 제1 내부 루프 필터를 포함하는데;

제1 제어식 주파수 분할기, 제1 분할된 신호, 제1 주파수 위상 검출기, 제1 위상 차이 신호, 제1 내부 루프 필터 및 제1 주파수 비율 신호에 의해 제1 주파수 비율 생성기 루프가 형성되고;

제1 제어식 주파수 분할기, 제1 분할된 신호, 컨버터, 여기 신호, 공진기, 공진 신호, 제1 주파수 위상 검출기, 제1 위상 차이 신호, 제1 내부 루프 필터 및 제1 주파수 비율 신호에 의해 제2 주파수 비율 생성기 루프가 형성되고; 그리고

제1 내부 루프 필터는, 주파수 비율 생성기 루프의 불안정성이 방지되도록 제1 위상 차이 신호를 필터링한다.

제1 제어식 주파수 분할기와 같은 제어식 주파수 분할기는 디지털 제어식 주파수 분할기일 수도 있다. 제어식 주파수 분할기는 제어식 다중 주파수 분할기(controlled multiple frequency divider) 또는 제어식 분수 주파수 분할기일 수도 있다. 제1 주파수 위상 검출기와 같은 주파수 위상 검출기는, 주파수 믹서, 아날로그 승산기, 디지털 회로 또는 위상 검출기로서 구성되는 논리 회로일 수도 있다. 대안적으로, 주파수 위상 검출기는 XOR 포트 믹서(port mixer)와 같은 디지털 믹서일 수도 있다.

제어식 주파수 분할기는, 제1 제어 신호와 같은 제어 신호에 따라 제1 입력 신호의 주파수를 분할한다. 통상적으로, 제어 신호는 제어식 주파수 분할기에서 상당한 추가적인 지터의 도입을 방지하기 위해 낮은 지터를 갖는 안정화된 신호이다. 제어 신호는 오프셋을 포함할 수도 있다. 제1 분할된 신호와 같은 분할된 신호는 제어식 주파수 분할기에 의해 지배적인 노이즈 소스로서 도입되는 지터 또는 노이즈를 통상적으로 포함한다.

분할된 신호의 주파수와 공진 신호와 같은 제2 입력 신호의 주파수 사이의 위상을 검출하는 주파수 위상 검출기도 또한 통상적으로 노이즈를 도입한다. 따라서, 위상 차이 신호의 높이와 같은 값은 통상적으로 위상 차이에 의해 지배되며, 통상적으로 제어식 주파수 분할기 및 주파수 위상 검출기에 의해 도입되는 노이즈를 추가적으로 포함한다.

제1 루프 필터와 같은 루프 필터는 위상 차이 신호를 필터링한다. 루프 필터의 출력 신호는 주파수 비율을 나타내는 제어 신호이다. 루프 필터는 통상적으로 저역 통과 필터이다. 루프 필터 차단 주파수는 두 가지 제한 사항에 기초하여 선택된다. 차단 주파수가 너무 낮게 선택되면, 루프는 루프에서의 교란에 너무 느리게 반응하여 루프의 불안정성을 야기할 것이다. 차단 주파수가 너무 높게 선택되면, 루프는 위상 차이 신호에서의 노이즈를 충분히 제거하지 않아, 어쩌면 루프의 불안정성을 또한 야기할 것이다. 루프의 불안정성은 불안정한 제어 신호로부터 검출될 수도 있다. 불안정한 제어 신호는, 범위의 한쪽 끝에서부터 그 범위의 다른 쪽 끝으로 스윙하는 또는 극단(extreme) 중 하나에서 고정될 신호 값을 가질 수도 있다. 차단 주파수는, 통상적으로, 위상 차이 신호로부터 최대 양의 노이즈가 제거되도록 낮게 선택되고, 한편 제어 신호는 루프에서 도입되는 임의의 교란에 대해 충분히 빠르게 적응하도록 여전히 허용된다.

주파수 비율 생성기는 매우 안정적인 주파수 비율 측정의 이점을 제공한다. 본 발명에 따른 주파수 비율 생성기는 통합 효과를 갖는 피드백 루프를 갖는다. 통합 효과는 위상에 대한 낮은 주파수 노이즈의 20 dB/decade 제거의 이점을 제공한다. 주파수 도메인에서의 이 효과는 40 dB/decade 제거를 야기하고, 한편 공지된 시스템은 20 dB/decade 제거만을 갖는다.

더구나, 주파수 비율 생성기는, 작은 편차가 유효 대역폭을 약간만 변경하지만, 그러나 실제 중심 주파수는 변경하지 않는다는 효과와 함께, 루프 필터와 같은 필터링 컴포넌트의 온도 거동이 거의 DC로 전치된다는 것을 제공한다. 대조적으로, 공지된 루프가 소정의 주파수를 유지하고 따라서 이들 공지된 루프 필터가 대역 통과 필터인 루프 필터가 기술 분야에서 공지되어 있다. 예를 들면, 공지된 루프 필터의 컴포넌트가 온도 또는 노화의 영향 하에서 값에서 변경되면, 공지된 루프 필터의 중심 주파수는 변경될 것이다. 따라서, 본 발명에 따른 회로는 증가된 온도 안정성의 이점을 제공한다.

이 주파수 비율 생성기는, 공진 신호를 제공하면 분할된 신호에 기초하여 공진기에 여기 신호를 제공하는 공진기를 갖고 있다. 하기에서 더 상세히 설명되는 바와 같이, 회로는 Barkhausen criterium(바크하우젠 기준)을 준수하지 않아도 되는 이점을 제공한다. 바크하우젠 기준을 준수하지 않는 이것은 위상 노이즈를 감소시키는 효과를 갖는다.

바크하우젠 기준을 준수하는 종래 기술의 루프는 AM 신호 송신에 비교될 수도 있다. 바크하우젠 기준을 준수하지 않는 본 발명은 FM 신호 송신에 비교될 수도 있다. FM 신호는 교란이 덜 발생하는 것으로 공지되어 있다. 본 발명에서의 그러한 교란 중 하나는 작고 인접한 공진 주파수일 수도 있다. 이들 작고 인접한 공진 주파수는, 예를 들면, 온도 변화의 영향 하에서 심지어 교차할 수도 있다. 특히, 이들 경우에, 바크하우젠 기준을 준수하지 않아도 되는 것은, 작고 인접한 공진 주파수에 의해 생성되는 노이즈의 상당한 제거의 이점을 제공한다.

낮은 위상 노이즈를 갖는 특정한 주파수를 생성하는 것은 상당한 양의 전력을 필요로 한다. 이 주파수 생성기는, 주파수 비율을 통해 느슨하게 커플링되며 둘 모두 전력을 두 배로 하지 않고도 낮은 위상 노이즈를 갖는, 그러나, 훨씬 더 적은 전력이 회로에 의해 소비되는 두 개의 독립적인 주파수인 제어된 주파수 및 공진 주파수의 이점을 제공한다.

본 발명의 한 실시형태에서, 위상 차이 신호는 주파수 위상 차이에 기초하여 진폭 또는 값과 같은 크기를 가지며 및/또는 제어 신호는 주파수 비율을 나타내는 크기, 예컨대 진폭 또는 값을 갖는다. 위상 또는 제어 신호가 아날로그 신호인 경우, 신호 정보는 통상적으로 신호의 진폭에 포함되는 것이 유익하다. 위상 또는 제어 신호가 디지털 신호인 경우, 신호 정보는 통상적으로 신호의 디지털 값에 포함되는 것이 유익하다. 디지털 값은 이진 코드, BCD 코드, 그레이 코드 또는 이들 코드의 조합 또는 정의된 값 시스템을 갖는 임의의 다른 코드일 수도 있다.

본 발명의 한 실시형태에서, 루프 필터는, 바람직하게는 유리하게도 제어식 주파수 분할기에 의해 도입되는 주파수 노이즈 아래의 그리고 바람직하게는 유리하게도 제1 및 제2 주파수의 변화율 위의 차단 주파수를 갖는 저역통과 필터이다. 더구나, 차단 주파수는, 유리하게는, 제어 신호가 명시된 범위 내에 있도록 선택되어야 하고, 한편 회로는 회로에서 교란을 야기하는 변화하는 조건 하에서 안정적으로 유지된다. 명시된 범위는 통상적으로 유저에 의해 명시된다. 명시된 범위는 제어식 주파수 분할기 및 주파수 위상 검출기와 같은 회로의 다른 피쳐에 의해 도입되는 노이즈에 기초하여 또한 결정될 수도 있다. 명시된 범위는 제1 입력 신호 및 제2 입력 신호의 변화에 의해 또한 영향을 받을 수도 있다.

본 발명의 한 실시형태에서, 제어식 주파수 분할기는 제어식 분수 주파수 분할기이다. 분할된 신호와 제2 입력 신호 사이의 위상 차이는 정적 위상 차이 및/또는 주파수 차이 및 경과 시간에 의해 야기될 수도 있다. 이 실시형태에서, 제어식 분수 주파수 분할기의 사용은, 유리하게는, 제1 주파수가 더 높은 세분성을 가지고 분할되기 때문에 분할된 신호의 주파수와 제2 주파수 사이의 개선된 주파수 매칭을 허용한다. 더구나, 세분성이 더 높을수록, 제1 주파수는 유리하게는 더 낮게 선택될 수도 있다. 높은 주파수의 사용은 크로스토크, 증가된 에너지 손실, 등등의 단점을 갖는다.

공진기는 수정 공진기일 수도 있으며, 바람직하게는 공진 주파수는 수정 공진기의 배음 공진 주파수이다. 공진기는, 통상적으로, 상이한 주파수의 공진을 동시에 허용하는 공진기이다. 수정은 공진기에 대한 판독하기 쉽게 이용 가능한 솔루션이다. 고조파 주파수(harmonic frequency)는 온도의 영향 하에서 기본 주파수와 유사한 방식으로 주파수에서 변한다. 대조적으로, 배음 주파수는 온도의 영향 하에서 상이한 방식으로 주파수를 변경할 수도 있다. 더구나, 수정의 상이한 배음은 온도의 영향 하에서 상이한 방식으로 주파수에서 변할 수도 있다. 따라서, 상이한 배음은 상이한 온도 구배를 가질 수도 있다. 수정의 배음이 선택될 수도 있기 때문에, 회로는, 유리하게는, 공진기의 사전 정의된 거동에 기초하여 사전 정의된 온도 거동을 가지도록 설계될 수 있다.

설명되는 바와 같이, 배음 주파수에서 분할된 주파수 중 적어도 하나, 그러나 바람직하게는 두 개가 선택되면, 온도 거동은 상이할 수도 있다. 온도는 -40 ℃ 내지 +125 ℃의 온도 범위에서 변할 수도 있다. 이 범위 내에서, 소정의 배음에 대한 온도 구배는 변할 수도 있다.

본 발명의 한 실시형태에서, 주파수 비율 생성기는:

- 실질적으로 제2 주파수 비율 신호에 의해 분할되는 제어된 주파수인 제2 분할된 주파수를 갖는 제2 분할된 신호를 생성하도록 배열되는 제2 제어식 주파수 분할기;

- 제2 분할된 주파수와 제2 공진 주파수 사이의 제2 주파수 위상 차이에 기초하여 제2 위상 차이 신호를 생성하도록 배열되는 제2 주파수 위상 검출기;

- 제2 위상 차이 신호에 기초하여 제2 주파수 비율을 나타내는 제2 주파수 비율 신호를 생성하도록 배열되는 제2 내부 루프 필터;

- 컨버터에 공급되는 가산된 신호 - 가산된 신호는 제1 분할된 주파수 및 제2 분할된 주파수를 가짐 - 를 생성하도록 배열되는 가산기;

- 공진기의 공진 주파수에서의 변화를 보상하기 위한 온도 보상기를 포함하는데, 상기 온도 보상기는:

- 제1 주파수 비율 및 제2 주파수 비율을 수신하도록 구성되는 입력;

- 제2 주파수 비율에 의해 제1 주파수 비율을 분할하는 것에 기초하여 제1 분할 값을 생성하도록 배열되는 제1 분할기;

- 제1 위상 차이 신호, 제2 위상 차이 신호, 제1 주파수 비율 및 제1 분할 값의 그룹 중 하나 이상의 것의 값에 기초하여 보상 인자를 계산하도록 배열되는 계산기 - 계산기는 바람직하게는 룩업 테이블을 포함함 - ; 및

- 제1 위상 차이 신호, 제2 위상 차이 신호 및 제1 주파수 비율의 그룹 중 하나 이상에 기초한 신호를 보상 인자를 사용하여 교정하는(redressing) 것에 기초하여 주파수 비율을 생성하도록 배열되는 교정기(redresser)를 포함하고;

여기 신호는 가산된 신호에 기초하고;

제2 제어식 주파수 분할기, 제2 분할된 신호, 제2 주파수 위상 검출기, 제2 위상 차이 신호, 제2 내부 루프 필터 및 제2 주파수 비율 신호에 의해 제3 주파수 비율 생성기 루프가 형성되고;

제2 제어식 주파수 분할기, 제2 분할된 신호, 컨버터, 여기 신호, 공진기, 공진 신호, 제2 주파수 위상 검출기, 제2 위상 차이 신호, 제2 내부 루프 필터 및 제2 주파수 비율 신호에 의해 제4 주파수 비율 생성기 루프가 형성되고;

제2 내부 루프 필터는 주파수 비율 생성기 루프의 불안정성이 방지되도록 제2 위상 차이 신호를 필터링한다.

주파수 비율 생성기 루프는 병렬이고 동시에 평가되며, 온도 효과는 동시에 측정된다. 공지된 회로는 시간적으로 간격을 두고 온도 효과를 측정하는 경향이 있을 수도 있다. 이 시간 간격은, 시간이 지남에 따라 온도가 변하는 경우, 공지된 회로에서 온도 부정확성을 야기한다. 따라서, 본 발명에 따른 비율 생성기는 온도 측정의 개선된 정확도의 이점을 갖는다.

본 발명의 한 실시형태에서, 주파수 비율 생성기는:

- 제1 주파수 비율 및 제1 분할 값의 그룹 중 하나 이상의 것의 값에 기초하여 제1 위상 차이 신호, 제2 위상 차이 신호 및 제1 주파수 비율의 그룹 중 하나 이상을 선택하도록 배열되는 선택기를 포함하는데;

교정기는 보상 인자를 사용하여 선택된 주파수 비율을 교정하는 것에 기초하여 주파수 비율을 생성하도록 배열된다.

비율 주파수 생성기의 이 실시형태는, 유리하게는, 공진기가 다수의 주파수에서 동시에 공진할 수도 있는 공진기의 속성을 사용한다. 공진기는 회로의 다른 엘리먼트와 비교하여 통상적으로 부피가 크다. 따라서, 공진기를 사용하여 다수의 주파수에서 공진하는 것은 회로의 통합 및 소형화를 허용한다.

더구나, 선택기는, 유리하게는, 온도 변화에 기인하여 주파수 비율이 크게 변하지 않도록 소정의 온도에 대해 가장 안정적인 주파수 비율을 선택할 수도 있다. 더구나, 교정기는 보상 계수를, 주로, 소정의 온도 범위에 대해 가장 높은 값 변화를 갖는 파라미터에 기초하게 할 수도 있다. 파라미터는 온도를 결정하기 위해 또한 사용될 수도 있다.

본 발명의 한 실시형태에서, 주파수 비율 생성기는:

- 실질적으로 제3 주파수 비율 신호에 의해 분할되는 제어된 주파수인 제3 분할된 주파수를 갖는 제3 분할된 신호를 생성하도록 배열되는 제3 제어식 주파수 분할기;

- 제3 분할된 주파수와 제3 공진 주파수 사이의 제3 주파수 위상 차이에 기초하여 제3 위상 차이 신호를 생성하도록 배열되는 제3 주파수 위상 검출기;

- 제3 위상 차이 신호에 기초하여 제3 주파수 비율을 나타내는 제3 주파수 비율 신호를 생성하도록 배열되는 제3 내부 루프 필터를 포함하는데;

가산된 신호는 제3 분할된 주파수를 또한 가지고;

온도 보상기의 입력은 또한 제3 주파수 비율을 수신하도록 구성되고; 그리고

온도 보상기는:

- 제3 주파수 비율에 의해 제1 주파수 비율을 분할하는 것에 기초하여 제2 분할 값을 생성하도록 배열되는 제2 분할기를 더 포함하고;

실시형태 6에 따르는 경우, 선택기는 또한, 제3 위상 차이 신호, 제2 주파수 비율 및 제3 주파수 비율의 그룹으로부터 또한 선택하도록 배열되고 제2 주파수 비율, 제3 주파수 비율 및 제2 분할 값의 확장된 그룹의 하나 이상의 것의 값에 또한 기초하고;

계산기는 또한, 제3 위상 차이 신호, 제2 주파수 비율, 제3 주파수 비율 및 제2 분할 값을 가지고 확장되는 그룹 중 하나 이상의 것의 값에 기초하여 보상 인자를 계산하도록 배열되고;

교정기는 선택된 주파수 비율을 보상 인자를 사용하여 교정하는 것에 기초하여 주파수 비율을 생성하도록 배열되고;

제3 제어식 주파수 분할기, 제3 분할된 신호, 제3 주파수 위상 검출기, 제3 위상 차이 신호, 제3 내부 루프 필터 및 제3 주파수 비율 신호에 의해 제5 주파수 비율 생성기 루프가 형성되고;

제3 제어식 주파수 분할기, 제3 분할된 신호, 컨버터, 여기 신호, 공진기, 공진 신호, 제3 주파수 위상 검출기, 제3 위상 차이 신호, 제3 내부 루프 필터 및 제3 주파수 비율 신호에 의해 제6 주파수 비율 생성기 루프가 형성되고; 그리고

제3 내부 루프 필터는 주파수 비율 생성기 루프의 불안정성이 방지되도록 제3 위상 차이 신호를 필터링한다.

이 실시형태는, 유리하게는, 동작 동안 공진기의 히스테리시스 거동을 측정하는 것을 허용한다. 공지된 회로는 이론적 관점에서 대책을 설계하는 것에 의해 공진기에서의 히스테리시스를 보상하는 경향이 있다. 그러므로, 이 실시형태는 히스테리시스 측정에 기인하는 개선된 정확도의 이점을 제공한다.

본 발명의 한 실시형태에서, 주파수 비율 생성기의 선택기는:

- 제1 주파수 비율, 제2 주파수 비율 및 제3 주파수 비율의 그룹 중 하나를 선택하도록 - 선택된 비율은 제1 주파수 비율, 제2 주파수 비율, 제3 주파수 비율, 제1 분할 값 및 제2 분할 값의 그룹 중 하나 이상의 것의 값에 기초함 - ; 또는

- 제1 주파수 비율, 제2 주파수 비율 및 제3 주파수 비율 중 두 개 이상의 것의 가중된 조합 - 가중된 조합은, 제1 주파수 비율, 제2 주파수 비율, 제3 주파수 비율, 제1 분할 값 및 제2 분할 값의 그룹 중 하나 이상의 것의 값에 기초함 - 을 선택하도록 배열된다.

선택기에 대한 이전에 언급된 이점은 선택기의 더욱 정교한 실시형태에도 또한 적용된다. 더구나, 이 버전의 선택기는 가중된 조합과의 더욱 균형 잡힌 조합을 허용한다. 예를 들면, 가중된 조합은, 유리하게는, 앨런 분산(Allan variance) 또는 위상 노이즈와 같은 상이한 성능 양태의 혼합 및 매칭을 허용한다.

본 발명의 한 실시형태에서, 제1 분할 값은 오로지 제1 주파수 비율 신호 및 제2 주파수 비율 신호에만 기초하고;

제2 분할 값은 오로지 제1 주파수 비율 신호 및 제3 주파수 비율 신호에만 기초하고;

선택기는, 제1 위상 차이 신호, 제2 위상 차이 신호 및 제3 위상 차이 신호의 제한된 그룹 중 하나 이상을 선택하도록 배열되고; 및/또는

계산기는 제1 분할 값 및 제2 분할 값의 제한된 그룹 중 하나 이상의 것의 값에 기초하여 보상 인자를 계산하도록 배열된다. 이 실시형태는, 유리하게는, 상이한 그룹에서의 선택의 양을, 예컨대 온도 변화에 기인하는 상이한 컴포넌트의 파라미터에서의 변화에 대한 보상 인자를 제공하기에 가장 적절한 신호 및/또는 비율로 제한한다.

본 발명의 한 실시형태에서, 주파수 비율 생성기는 공진 신호에 기초하여 디지털 공진 신호를 생성하도록 배열되는 아날로그 대 디지털 컨버터를 포함하는데, 디지털 공진 신호는 적어도 제1 주파수 위상 검출기에 공급된다. 동작에 따라, 디지털 또는 아날로그 도메인에서 입력 신호를 조작하는 것은, 유리하게는, 도메인 중 하나에서 행해질 수도 있다. 통상적으로, 공진기는 쉽게 이용 가능한 아날로그 컴포넌트이다. 더구나, 통상적으로, 주파수 위상 검출기는 디지털 도메인에서 구현하기가 더 쉽다. ADC는, 유리하게는, 한편으로는 이용 가능성으로부터 그리고 다른 한편으로는 구현의 용이성으로부터 이익을 얻기 위해 아날로그 및 디지털 도메인의 커플링을 제공한다.

본 발명의 한 실시형태에서, 주파수 비율 생성기의 컨버터는 분할된 신호에 기초하여 여기 신호를 생성하도록 배열되는 디지털 대 아날로그 컨버터를 포함한다. 디지털 제어식 주파수 분할기는 구현에서 더 간단하고 쉽게 제어될 수 있다. 공진기는 아날로그 컴포넌트이다. 디지털 제어식 주파수 분할기와 공진기 사이에 DAC를 추가하는 것은, 디지털 및 아날로그 도메인 각각에서 두 가지 유리한 부분적인 솔루션을 커플링하는 이점을 제공한다.

본 발명의 한 실시형태에서, 비교기는:

- 스케일링 계수에 의해 스케일링되는 주파수 비율 신호인 스케일링된 신호를 생성하도록 배열되는 스케일러; 및/또는

- 시프트 값만큼 시프트되는 스케일링된 신호인 시프트된 신호를 생성하도록 배열되는 시프터를 포함하는데;

비교 신호는 시프트된 신호에 기초한다.

제어식 발진기는, 통상적으로, 제어된 신호의 제어된 주파수를 제어하기 위한 입력을 갖는다. 제어식 발진기의 입력으로 공급되는 입력 신호는 비교 신호에 기초한다. 실시형태에 따라, 다른 신호는 비교 신호와 결합될 수도 있다, 예컨대 가산될 수도 있고, 감산될 수도 있고, 제산될 수도 있고 및 승산될 수도 있다. 비교 신호는, 입력 신호가 되기 이전에, 또한 조작될 수도 있는데, 예컨대 필터링될 수도 있다. 통상적으로, 제어식 발진기에 대한 입력이 제로이면, 제어된 주파수는 소정의 접지 주파수 또는 중심 주파수를 가질 것이다. 그리고 양의 방향에서의 또는 음의 방향에서의 제로로부터의 임의의 일탈(deviation)은, 각각, 양의 또는 음의 주파수 변화로 귀결될 것이다. 스케일러 및 시프터를 적용하는 것은, 신호가 가장 일반적인 제어식 발진기에 대한 입력 신호로서 적합하도록 신호를 조작하는 옵션을 제공한다. 더구나, 스케일러 및 시프터는 추가적인 오프셋을 도입하는 이점을 제공한다. 추가적인 오프셋은, 예를 들면, 시그널링을 비트스트림에 삽입하기 위한 약간의 여분의 공간을 필요로 하는 원격 통신 시스템에서 사용될 수도 있다.

제어식 발진기는 많은 상이한 실시형태에서 구현될 수도 있다. 제어식 발진기는 전압 제어식 발진기일 수도 있고, 옵션 사항으로, 전압 제어식 발진기의 제어 입력을 위한 신호를 제공하는 DAC의 출력을 갖는다. 제어식 발진기는 또한 완전 디지털 PLL일 수도 있다.

본 발명의 한 실시형태에서, 주파수 생성기는:

- 제어된 주파수와 기준 주파수를 갖는 기준 신호 사이의 위상 차이에 기초하여 위상 델타 신호를 생성하도록 배열되는 위상 획득 회로; 및

- 위상 델타 신호에 기초하여 오프셋 신호를 생성하도록 배열되는 PLL을 포함하는데;

제어된 주파수는 오프셋 신호에 또한 기초한다.

PLL, 바람직하게는 디지털 PLL을 추가하는 것은, 특정한 주파수를 갖는 외부 신호의 위상 및 주파수 추적을 허용한다. 원격 통신 프로토콜에 대한 반송파와 같은 외부 신호는 상당한 위상 지터를 가질 수도 있다. 주파수 생성기는, 유리하게는, 매우 안정적인 제어된 주파수를 갖는 매우 안정적인 제어된 신호를 생성할 수도 있다. 제어된 주파수는, 반송파에 의해 반송되는 통신을 수신하면서 제어된 주파수가 기준으로 사용될 수도 있도록 통상적으로 제어된다.

디지털 도메인에서 더 큰 부분에 대해 구현될 때, 이 실시형태의 이점은, 주파수 생성기가, 외부 신호, 공진기 및 제어식 발진기와 같은 상이한 노이즈 소스가 식별되는 것 그리고 주파수 생성기의 루프, 구체적으로는 루프 필터와 같은 아키텍쳐를 통해 적어도 부분적으로 보상되는 것을 허용한다는 것이다. 예를 들면, 공진기는 온도에 의해 통상적으로 영향을 받아서, 공진에서, 수 10 kHz의 범위 내에서 변화를 야기한다. 이것은, 제어식 발진기가 통상적으로, 페르미 바다(Fermi sea), 브라운 운동(Brownian motion), 등등에 기인할 수도 있는 수100 kHz 또는 심지어 MHz 범위 내에서 위상 노이즈를 통상적으로 생성하지만.

공진기 및 제어식 발진기는, 통상적으로, 아날로그 도메인에서 구현되는 엘리먼트이다. 유리하게는 디지털 도메인에서 구현되는 주파수 생성기의 더 큰 부분은, 전용 하드웨어에서의 구현을 필요로 할 수도 있지만, 그러나 소프트웨어에서 행해지는 구현의 일부를 또한 허용할 수도 있다.

공진기 또는 발진기를 포함하는 루프는 일반적으로 바크하우젠 기준을 준수한다. 바크하우젠 기준은 다음의 제약을 포함한다:

루프의 이득의 절대 크기는 1과 동일함; 및

루프의 위상 시프트는

임.

바크하우젠 기준은 공진기 루프에 대한 추가적인 설계 제약을 통상적으로 암시한다. 바크하우젠 기준을 준수하는 루프는 설계하기가 통상적으로 어렵고 추가적인 위상 노이즈를 도입한다. 통상적으로, 루프를 바크하우젠 기준을 따르게 하기 위한 일반 증폭기를 포함하는 루프는 상당한 위상 노이즈를 도입하고 상당한 전력을 소비한다. 제어식 발진기는 주파수 생성기에서 바크하우젠 기준을 준수할 수도 있는 유일한 엘리먼트이다. 따라서, 이 실시형태는 저전력 및 적은 양의 위상 노이즈 도입의 이점을 제공한다.

본 발명의 또 다른 실시형태에서:

시프트 값을 포함하는 경우, 시프트 값은 오프셋 신호이거나; 또는

필터링된 비교 신호를 포함하는 경우, 필터링된 비교 신호는 오프셋 신호에 간접적으로 기초한다.

제1 옵션에서, 오프셋 신호는 외부 루프 필터를 통해 공급되고, 한편, 제2 옵션에서, 오프셋 신호는 외부 루프 필터를 통해 공급되지 않는다. 이 문서의 맥락에서, 단어 "신호에 대해 기초하여 직접적으로 및 간접적으로"는, 입력 신호가 결과적으로 나타나는 신호에 기여하는 경우 또는 루프를 통해 기여하는 경우를 각각 의미한다. 제1 옵션은, 유리하게는, 시스템에서의 필터의 수를 제한한다. 제2 옵션은, 유리하게는, 제어식 발진기를 제어하는 신호에 가산되는 오프셋 신호가 필터링되는 것 또는 필터링되지 않는 것을 허용한다. 오프셋 신호에 적용되는 필터는, 유리하게는, 오프셋 신호를 필터링하기 위한 특정한 요구에 맞게 설계될 수도 있다. 이것은, 오프셋 신호가 수100 kHz 또는 심지어 MHz 대역의 노이즈를 갖는 제어식 발진기를 기본 노이즈 소스로서 통상적으로 구비하고, 한편 필터링된 비교 신호가 수10 Hz 대역의 노이즈를 갖는 공진기를 기본 노이즈 소스로서 통상적으로 가지기 때문에, 특히 유리하다.

본 발명의 한 실시형태에서, 주파수 생성기는:

- 제어된 주파수와 기준 주파수/그 기준 주파수를 갖는 기준 신호/그 기준 신호 사이의 위상 차이에 기초하여 출력 위상 델타 신호를 생성하도록 배열되는 출력 위상 획득 회로; 및

- 제어된 주파수 또는 발진 주파수 중 어느 하나에 기초하고 위상 델타 신호에 의해 적응되는 PLL 출력 주파수를 갖는 PLL 출력 신호를 생성하도록 배열되는 출력 PLL을 포함한다.

확장은 기준 신호의 기준 주파수를 PLL 출력 신호의 PLL 출력 주파수로 변환하고, 동시에 PLL 출력 주파수는 낮은 위상 노이즈를 갖는다. 이 높은 안정성 또는 낮은 위상 노이즈는, PLL 출력 주파수를, 고도로 안정적인 제어된 주파수를 갖는 제어된 신호 또는 더욱더 안정적인 발진 주파수를 갖는 발진 신호에 또한 기초하게 하는 것에 의해 제공된다. 그러므로, 이 실시형태는, PLL 출력 주파수가 낮은 위상 노이즈를 갖는 동안 기준 주파수에 대해 구성 가능한 또는 심지어 설정 가능한 PLL 출력 주파수를 PLL 출력 신호에 제공하는 이점을 제공한다.

본 발명의 다른 양태에 따르면, 주파수 생성기 시스템은:

- 전술한 실시형태 중 임의의 것에 따른 주파수 생성기를 포함하는 주파수 생성기 칩;

- 공진 신호를 생성하기 위한 주파수 생성기 칩에 연결하기 위한 공진기; 및

- 발진 신호를 생성하기 위한 제어식 발진기 회로에 연결하기 위한 발진기를 포함하는데, 시스템은, 크로스토크가 최소화되도록 여러 가지 컴포넌트에 걸쳐 상이한 기능을 분산한다.

본 발명의 한 실시형태에서, 주파수 생성기 칩은 출력 PLL을 포함하는 적어도 한 실시형태에 따르며, 출력 PLL의 출력 신호를 합성하기 위한 합성기 칩을 포함한다. PLL 출력 주파수를 갖는 PLL 출력 신호의 합성은 크로스토크와 같은 다른 노이즈 소스에 민감할 수도 있다. 또한, 합성은 반대 방향에서 크로스토크를 통해 주파수 생성기 시스템의 다른 블록의 기능에 영향을 끼칠 수도 있다. 따라서, 합성은, 유리하게는, 크로스토크를 최소화하기 위한 별개의 칩에서 행해진다.

본 발명의 다른 양태에 따르면, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 방법은:

- 공진기로부터 제1 공진 주파수를 갖는 공진 신호를 수신하는 단계;

- 제어된 주파수와 제1 공진 주파수 사이의 제1 주파수 비율을 나타내는 제1 비율 신호를 제공하는 단계;

- 제1 분할된 주파수와 제1 공진 주파수 사이의 제1 주파수 위상 차이에 기초하여 제1 위상 차이 신호(155)를 생성하는 단계;

- 제1 주파수 비율 신호를 생성하기 위해 제1 위상 차이 신호를 필터링하는 단계;

- 주파수 비율을 제1 주파수 비율 신호에 기초하게 하는 단계;

- 목표 비율 제공하는 단계;

- 목표 비율과의 주파수 비율의 비교에 기초하여 비교 신호를 생성하는 단계;

- 비교 신호에 기초하여 제어된 주파수를 갖는 제어된 신호를 생성하는 단계;

- 실질적으로 제1 주파수 비율 신호에 의해 분할되는 제어된 주파수인 제1 분할된 주파수를 갖는 제1 분할된 신호(115)를 생성하는 단계;

- 제1 분할된 신호에 기초하여 제1 분할된 주파수를 갖는 여기 신호(129) - 여기 신호는 공진기의 여기를 위해 공진기에 제공됨 - 를 생성하는 단계; 및

- 제어된 신호를 출력하는 단계를 포함한다.

제1 분할된 신호, 제1 위상 차이 신호 및 제1 주파수 비율 신호에 의해 제1 주파수 비율 생성기 루프가 형성되고;

제1 분할된 신호, 여기 신호, 공진기, 공진 신호, 제1 위상 차이 신호 및 제1 주파수 비율 신호에 의해 제2 주파수 비율 생성기 루프가 형성되고;

필터링하는 단계는 주파수 비율 생성기 루프의 불안정성이 방지되도록 제1 위상 차이 신호를 필터링한다.

본 발명의 다른 양태에 따르면, 주파수 생성기 시스템은:

- 전술한 실시형태 중 임의의 것에 따른 주파수 생성기를 포함하는 주파수 생성기 칩;

- 공진 신호를 생성하기 위한 주파수 생성기 칩에 연결하기 위한 공진기; 및

- 발진 신호를 생성하기 위한 제어식 발진기 회로에 연결하기 위한 발진기를 포함한다.

본 발명의 다른 양태에 따르면, 컴퓨터 프로그램 제품은 컴퓨터 판독 가능 코드가 내부에서 구체화되는 컴퓨터 판독 가능 매체를 포함하되, 컴퓨터 판독 가능 코드는, 적절한 컴퓨터 또는 프로세서에 의한 실행시, 컴퓨터 또는 프로세서가 다음의 본 발명에 따른 실시형태에서의 방법의 단계를 수행하게 되도록 구성된다:

- 제1 비율 신호를 제공하는 단계;

- 비교 신호를 생성하는 단계;

- 제어된 신호를 생성하는 단계;

- 여기 신호를 출력하는 단계; 및

- 제어된 신호를 출력하는 단계.

본 발명의 다른 양태에 따르면, 컴퓨터 프로그램 제품은 컴퓨터 판독 가능 코드가 내부에서 구체화되는 컴퓨터 판독 가능 매체를 포함하되, 컴퓨터 판독 가능 코드는, 적절한 컴퓨터 또는 프로세서에 의한 실행시, 컴퓨터 또는 프로세서가 본 발명에 따른 실시형태에서 명시되는 방법을 수행하게 되도록 구성된다.

본 발명은 다음의 설명에서 그리고 첨부의 도면을 참조하여 예로서 설명되는 실시형태로부터 명백해질 것이고 그 실시형태를 참조하여 추가로 설명될 것인데, 첨부의 도면에서:
도 1은 주파수 생성기의 제1 실시형태를 개략적으로 도시한다;
도 2는 주파수 생성기의 제2 실시형태를 개략적으로 도시한다;
도 3은 주파수 생성기의 제3 실시형태를 개략적으로 도시한다;
도 4는 주파수 생성기의 제4 실시형태를 개략적으로 도시한다;
도 5는 주파수 비율 생성기의 제1 실시형태를 개략적으로 도시한다;
도 6은 주파수 비율 생성기의 제2 실시형태를 개략적으로 도시한다;
도 7은 주파수 비율 생성기의 제3 실시형태를 개략적으로 도시한다;
도 8은 온도 효과를 보상하기 위한 서브시스템을 개략적으로 도시한다;
도 9는 온도 및 히스테리시스 효과를 보상하기 위한 서브시스템을 개략적으로 도시한다; 그리고
도 10은 컴퓨터 프로그램 제품의 실시형태를 개략적으로 도시한다;
도면은 순전히 개략적이며 일정한 비율로 묘화되는 것은 아니다. 도면에서, 이미 설명된 엘리먼트에 대응하는 엘리먼트는 동일한 참조번호를 가질 수도 있다.
참조 번호 목록

다음의 도면은 상이한 실시형태를 상세하게 설명할 수도 있다. 실시형태는 향상된 또는 개선된 기술적 효과에 도달하기 위해 결합될 수 있다. 이들 결합된 실시형태는 문서 전체에 걸쳐 명시적으로 언급될 수도 있거나, 문서에서 암시될 수도 있거나, 또는 암묵적일 수도 있다. 상이한 도면에서의 피쳐에 대한 동일한 숫자는 동일한 피쳐를 참조할 수도 있다.

도 1은 주파수 생성기(302)의 제1 실시형태를 개략적으로 도시한다. 주파수 생성기는 주파수 비율 생성기(100), 비교기(310), 제어식 발진기 회로(330) 및 옵션 사항으로(optionally) 외부 루프 필터(320)를 포함한다.

주파수 비율 생성기는, 입력으로서, 제어된 신호(331)를 취한다. 제어된 신호는 매우 안정적인 주파수를 갖는다. 매우 안정적이다는 것은, 낮은 주파수 지터 또는 위상 노이즈를 암시한다. 주파수 비율 생성기는 공진기에 대한 커넥터를 더 포함하는데, 그 커넥터는 도시되지 않는다. 주파수 비율 생성기는 주파수 비율 신호(312)를 출력한다. 주파수 비율 신호는 제어된 신호와 주파수 비율 생성기에 연결되는 공진기의 공진 주파수 사이의 주파수 비율의 표시(indication)를 제공한다. 주파수 비율 신호에서의 정보는 통상적으로 단순히 값으로 인코딩된다. 주파수 비율 신호가 통상적으로 느리게 변화하는 신호이기 때문이다. 게다가, 주파수 비율 신호는 통상적으로 적어도 공진기의 온도 및/또는 히스테리시스에 대해 정정된다.

비교기는, 입력으로서, 주파수 비율 신호 및 목표 비율(311)을 취한다. 목표 비율은 필요한 주파수 비율에 대한 비교 값을 설정한다. 목표 비율은 공진기의 사용된 공진기 주파수 및 필요한 주파수 또는 주파수들에 기초하여 통상적으로 설정된다. 필요한 주파수는 제어된 주파수일 수도 있거나 또는 제어된 주파수로부터 추론되는 주파수일 수도 있다.

비교기의 출력은 비교 신호(315)이다. 비교 신호는 주파수 비율 신호 및 목표 비율의 비교의 결과이다. 비교는 비교 동안 시프팅, 승산 및/또는 제산을 더 포함할 수도 있다.

옵션 사항인 외부 루프 필터는, 이후, 외부 루프를 안정화시키기 위해 비교 신호를 필터링할 수도 있다. 옵션 사항인 루프 내 필터는 필터링된 비교 신호(321)를 출력한다. 외부 루프 필터는, 통상적으로, 루프에서의 교란 및 주파수 생성기의 빠른 기동에 빠르게 응답하는 능력과 대비하여 제어된 신호의 안정성 및 따라서 낮은 위상 노이즈의 균형을 유지한다.

제어식 발진기 회로는, 입력으로서, 비교 신호 또는 비교 신호에 기초하는 신호, 예컨대 필터링된 비교 신호일 수도 있는 발진기 제어 신호(357)를 취한다. 옵션 사항으로, 다른 신호가 비교 신호에 가산될 수도 있거나 또는 비교 신호는 제어식 발진기 회로에 공급되기 이전에 프로세싱될 수도 있다.

제어식 발진기 회로는, 상기에서 설명되는 바와 같은 비교 신호에 기초하는 신호, 및 발진기(334)의 발진 신호(333)의 조합에 기초하여 제어된 신호를 제공한다. 발진기는 커넥터를 통해 발진기 회로에 연결된다. 커넥터는 내부 발진기 또는 외부 발진기를 연결하기 위한 것일 수도 있다. 통상적으로, 주파수 생성기는 하나 이상의 칩에서 구현되거나 또는 통합되며, 발진기는 별개의 칩에서 배열된다. 이 분리된 배열은 노이즈 소스의 개선된 분리를 허용하고, 그 결과, 발진기의 노이즈는 주파수 생성기의 성능에 대한 감소된 영향을 가지거나, 그 반대의 경우도 가능하다.

제어식 발진기 회로는 PLL, 바람직하게는 디지털 PLL, 더욱 바람직하게는 완전 디지털 PLL(332)을 포함한다. PLL은, 입력으로서, 고도로 안정적인 발진 주파수를 갖는 발진 신호를 취한다. 발진 신호의 안정성은, 예를 들면, 단일의 모드에서 수정 발진기를 사용하는 것에 의해 개선될 수도 있다. PLL은 또한, 입력으로서, PLL의 입력 주파수와 출력 주파수 사이의 비율을 설정하기 위해 PLL의 엘리먼트를 설정하는 신호를 취한다. 통상적으로, 이 신호는 PLL의 피드백 루프 내의 분할기에 대한 설정이다. 다른 PLL 아키텍쳐는 이 비율을 설정하기 위한 다른 옵션을 가질 수도 있다. 이 신호는, 상기에서 설명되는 바와 같이, 비교 신호 또는 비교 신호에 기초하는 신호이다.

이 PLL의 출력은 제어된 주파수를 갖는 제어된 신호이다. 따라서, 제어된 주파수는 고도로 안정적인 발진기 주파수 및 PLL의 입력 주파수와 출력 주파수 사이의 비율을 설정하는 신호에 의해 제어된다. 비율을 설정하는 이 신호는, 통상적으로, 매우 낮은 주파수 및 진폭을 갖는다.

PLL이 통상적으로 높은 Q 인자를 가지기 때문에, PLL은 발진기 제어 신호에서 많은 노이즈를 제거하거나 또는 감쇠시킬 것이다. 제어된 주파수는 개선된 안정성을 가질 것이다. 이러한 제거 또는 감쇠에 기인하여, 외부 루프 필터에 대한 요건은 상이할 수도 있거나 또는 더 완화될 수도 있다. 예를 들면, 외부 루프 필터로부터 유래하는 필터링된 비교 신호는, 상이하게 설계된 외부 루프 필터에 기인하여 낮은 주파수 변화에 대해 더 빠르게 응답할 수도 있다. 또한, 제어된 주파수는 발진기 제어 신호에서의 더 낮은 주파수 변화를 여전히 '추종'할 수도 있다. 더 낮은 주파수 변화의 예는, 발진기 및/또는 공진기와 같은 컴포넌트의 온도 변화, 히스테리시스 및 심지어 노화이다. PLL은, 통상적으로, 발진기 제어 신호에 대해 0.5 내지 50 kHz, 바람직하게는 0.7 내지 30 kHz, 더욱 바람직하게는 0.8 내지 20 kHz, 가장 바람직하게는 1 내지 10 kHz의 범위 내의 대역폭을 가질 것이다. PLL은, 통상적으로, 발진 신호에 대해 통상적으로 0.5 내지 10 MHz, 바람직하게는 0.7 내지 5 MHz, 더욱 바람직하게는 1 내지 2 MHz 범위 내의 대역폭을 가질 것이다.

따라서, PLL의 적용에 기인하여, 외부 루프 필터 요건이 완화될 수도 있고, 그 결과, 공진기와 제어식 발진기 회로 사이의 대역폭은 증가될 수도 있고, 한편, 공진기에서의 다중 모드에 기인하여 주로 도입되는 위상 노이즈는 제어된 주파수의 위상 안정성을 거의 저하시키지 않는다.

다중 모드에서의 공진기의 노이즈 성능이 제어된 주파수의 위상 노이즈에 대해 감소된 영향을 갖는다는 점에서, 추가적인 이점이 식별될 수도 있다. 도입되는 노이즈의 일부는 공진기 주변의 ADC 및 DAC의 양자화 노이즈이다. 이 양자화 노이즈가 공진기에 의해 도입되는 위상 노이즈와 동일한 처리를 조우하기 때문에, 양자화 노이즈도 또한 제어된 주파수의 위상 노이즈에 대해 감소된 영향을 갖는다. 따라서, 특히 ADC는, 예를 들면, 더 적은 비트를 가지고, 또는 심지어 더 적은 필요 비트에 기인하여 상이한 아키텍쳐를 가지고 단순화될 수도 있고, 그 결과, 설계 복잡도, 전력 소비가 감소될 수도 있거나 또는 다른 한편으로는 ADC의 최대 속도가 동일한 전력 예산을 가지고 증가될 수도 있다. 앞서 설명되는 바와 동일한 이점이 DAC에 대해서 유지된다.

발진기 제어 신호는, 통상적으로, 주파수 비율 생성기에 연결되는 공진기의 온도 및 히스테리시스에 대해 보상된다. 이 보상은, 옵션 사항으로, 발진기의 온도 및 히스테리시스를 또한 고려할 수도 있다. 주파수 비율 생성기에 대한 공진기 및 제어식 발진기 회로에 연결되는 발진기 둘 모두가 동일한 온도를 경험하는 경우, 공진기는 발진기에 대한 온도 센서로서 사용될 수도 있다. 그러므로, 결과적으로 나타나는 제어된 주파수는 시간적으로 그리고 옵션 사항으로 상이한 온도 및 히스테리시스에 대해서도 또한 고도로 안정적이다.

도 2는 주파수 생성기(303)의 제2 실시형태를 개략적으로 도시한다. 제2 실시형태는 제1 실시형태(302)에 대한 확장을 도시한다. 제2 실시형태는 위상 획득 회로(340), 디지털 PLL(350) 및 가산기(356)를 더 포함한다.

위상 획득 회로는, 입력으로서, 제어된 주파수를 갖는 제어된 신호 및 기준 주파수를 갖는 기준 신호(341)를 갖는다. 위상 획득 회로는 제어된 주파수와 기준 주파수 사이의 위상 차이를 결정하고 이 차이를 위상 델타 신호(345)로서 출력한다.

위상 획득 회로는 카운터로서 구현될 수도 있는데, 여기서 하나의 입력은 다른 신호의 제로 크로싱을 카운트하기 위한 클록 신호로서 사용된다. 교차의 수는 신호 사이의 위상에 다시 관련된다.

디지털 PLL은, 입력으로서, 제어된 신호 및 위상 델타 신호를 갖는다. 디지털 PLL은 제어된 신호와 위상 델타 신호에 기초하여 위상 로킹 신호(phase lock signal)를 생성한다. 위상 로킹 신호는 오프셋 신호(355)로서 간주될 수도 있다. 디지털 PLL은 바람직하게는 완전 디지털 PLL이다. 제어된 주파수 신호는 통상적으로 디지털 PLL에 대한 클록 입력으로서 사용된다.

가산기는, 제1 입력으로서, 필터링된 비교 신호, 비교 신호 또는 비교 신호에 기초한 신호를 취한다. 가산기는, 제2 입력으로서, 오프셋 신호(355)를 취한다. 가산기는 두 개의 입력 신호를 가산하여 가산된 신호를 제공한다. 발진기 제어 신호는 가산된 신호와 동일할 수도 있거나 또는 가산된 신호에 기초할 수도 있다.

주파수 비율 생성기는 안정적이고 제로 오프셋 신호가 제공된다고 가정한다. 더구나, 제어된 주파수가 약간 너무 높다고 가정한다. 주파수 비율 생성기는 공진기의 공진 주파수와 제어된 주파수 사이의 비율을 시그널링하는 주파수 비율 신호를 출력할 것이다. 이 주파수 비율은 약간 너무 높을 것이다. 비교기는 목표 비율을 주파수 비율과 비교할 것이고 주파수 비율이 약간 너무 높다는 결론을 내릴 것이다. 이 비교의 결과는 비교 신호에서 나타날 것이다. 통상적으로, 비교 신호는 자신의 소망되는 안정 지점과 비교하여 약간 너무 낮을 것이다. 옵션 사항인 외부 루프 필터는 비교 신호를 필터링할 수도 있다. 외부 루프 필터가 통합 기능을 포함하는 경우, 제어된 주파수 에러는 제로로 감소될 수도 있다. 비교 신호에 기초한 신호는 제어식 발진기에 제공된다. 제어식 발진기는, 제어된 주파수를 낮추는 것에 의해, 그에 의해, 제어된 주파수를 소망되는 주파수로 안정화시키는 것에 의해, 약간 너무 낮은 비교 신호에 기초하여 약간 너무 낮은 신호에 반응할 것이다. 제어된 주파수는 목표 비율 설정에 의해 적어도 부분적으로 결정된다. 옵션 사항인 오프셋 신호는 제어된 주파수를 제어하기 위한 추가적인 수단을 제공한다. 오프셋 신호는 루프에서 옵션 사항인 외부 루프 필터 이전에 또는 이후에 주입될 수도 있다.

게다가, 주파수 비율 생성기는 안정적이고 제로 오프셋 신호가 제공된다고 가정한다. 더구나, 제어된 주파수가 기준 신호에 비해 약간 뒤처져 있다고 가정한다. 위상 획득 블록은 제어된 주파수와 기준 주파수 사이의 위상 차이를 검출할 것이다. PLL은, 통상적으로, 위상 차이를 나타내는 위상 델타 신호를 높은 Q 인자(Q-factor)를 사용하여 필터링할 것이다. PLL로부터의 결과적으로 나타나는 신호는, 제어된 주파수를 증가시키기 위해 한 오프셋 신호로서 외부 루프에서 주입될 것이다. 위상 획득 회로가 위상 델타 신호 사이에서 어떠한 위상 차이도 검출하지 못하면 곧, 위상 차이의 부재를 나타낼 것이다. PLL로부터의 그리고 외부 루프에서 오프셋 신호로서 주입되는 결과적으로 나타나는 신호는 제어된 주파수를 감소시켜 기준 신호와 동위상에서 유지할 것이다. 따라서, 제어된 주파수의 위상은 기준 신호의 위상으로 로킹될 것이다. 높은 Q 값을 통상적으로 갖는 PLL의 필터링은, 기준 신호에서 위상 지터를 제거할 것이다. 그러므로, 이 실시형태는, 낮은, 예컨대 극도로 낮은 위상 지터를 갖는 제어된 주파수를 제공하는 이점을 제공한다. 따라서, 이 주파수 생성기는, 매우 안정적인 주파수 및 낮은 위상 지터를 갖는 제어된 주파수를 갖는 로컬 제어 신호를 제공하기 위해 기준 주파수의 임의의 교란, 예컨대 지터를 필터링하는 것을 허용한다.

위상 획득 회로 및 디지털 PLL의 추가는, 제어된 주파수의 위상을 기준 주파수의 위상으로 로킹한다. 이 실시형태는, 원격으로 생성된 기준 주파수를 추적하고, 그 후, 제어된 주파수 형태의 로컬 기준이 극도로 낮은 주파수 지터를 나타내도록 이 기준 주파수를 로컬하게 안정화시키기 위해 통상적으로 사용된다. 따라서, 이 주파수 생성기는, 기준 신호 소스와 주파수 생성기 사이에서 주입되는 임의의 교란을 보상하거나 또는 필터링한다. 예시적인 애플리케이션은, 스마트폰 또는 위성 전화와 같은 원격 통신, 더 큰 인쇄 회로 보드와 같은 인쇄 회로 보드, 원자 시계에 동기화되는 시스템, 내비게이션 시스템, 등등에서 발견될 수도 있다.

도 2의 본 발명의 실시형태는 도 5에서 도시되는 주파수 비율 생성기의 실시형태를 사용할 수도 있다.

도 2의 본 발명의 실시형태는, 온도 보상된 주파수 생성기를 제공하기 위해 도 8에서 도시되는 서브시스템과 결합되는 도 6에서 도시되는 주파수 비율 생성기의 실시형태를 사용할 수도 있다. 주파수 생성기는, 주파수 비율 생성기가 온도 보상되고 주파수 생성기의 다른 부분이 디지털 도메인에서 가능한 많이 구현될 때 온도 변동에 특히 둔감하다.

도 2의 본 발명의 실시형태는, 온도 및 히스테리시스 보상된 주파수 생성기를 제공하기 위해, 도 9에서 도시되는 서브시스템과 결합되는 도 7에서 도시되는 주파수 비율 생성기의 실시형태를 사용할 수도 있다. 주파수 생성기는, 주파수 비율 생성기가 온도 및 히스테리시스 보상되고 주파수 생성기의 다른 부분이 디지털 도메인에서 가능한 많이 구현될 때 온도 변동 및 히스테리시스에 특히 둔감하다.

도 3은 주파수 생성기(304)의 제3 실시형태를 개략적으로 도시한다. 제3 실시형태는 제1 실시형태(302)에 대한 확장을 도시한다. 제3 실시형태는 위상 획득 회로(360) 및 출력 디지털 PLL(370)을 더 포함한다.

위상 획득 회로는, 입력으로서, 제어된 주파수를 갖는 제어된 신호 및 기준 주파수를 갖는 기준 신호(341)를 갖는다. 위상 획득 회로는 제어된 주파수와 기준 주파수 사이의 위상 차이를 결정하고 이 차이를 위상 델타 신호(365)로서 출력한다.

위상 획득 회로는 카운터로서 구현될 수도 있는데, 여기서 하나의 입력은 다른 신호의 제로 크로싱을 카운트하기 위한 클록 신호로서 사용된다. 교차의 수는 신호 사이의 위상에 다시 관련된다.

출력 디지털 PLL은, 입력으로서, 제어된 신호 및 위상 델타 신호를 갖는다. 출력 디지털 PLL은 제어된 신호와 위상 델타 신호에 기초하여 위상 로킹 신호를 생성한다. 위상 로킹 신호는 PLL 출력 신호(375)로서 간주될 수도 있다. 출력 디지털 PLL은 바람직하게는 완전 디지털 PLL이다. 제어된 주파수 신호는 통상적으로 출력 디지털 PLL에 대한 클록 입력으로서 사용된다. 이 실시형태는 제어된 신호와 PLL 출력 신호를 디커플링하는(decoupling) 이점을 제공한다. 이 디커플링은, PLL 출력 신호가 제어된 주파수에 느슨하게 기초하여 독립적인 주파수만을 갖는 것을 허용한다.

디커플링의 결점은, PLL 출력 신호가 의도된 주파수를 갖는 실제 신호에서 합성될 필요가 있고, 한편, 이전에 제2 실시형태에서의 PLL의 출력은 단일의 코드워드일 수도 있다는 것이다. 의도된 주파수를 갖는 신호를 합성하는 것은, 통상적으로, 크로스토크와 같은 많은 스퓨리어스 노이즈(spurious noise)를 생성한다. 더구나, 주파수 생성기를 유지하는 칩은 합성에 영향을 끼치는 노이즈를 생성할 수도 있다. 합성은, 유리하게는, 별개의 칩에서 행해지고, 한편, 주파수 생성기는 하나 이상의 다른 칩에서 구현되거나 또는 통합된다. 추가적인 이점은, 합성기 칩이 PLL 출력 신호를 합성하는 것을 허용하기 위한 합성기 칩과의 정보 교환이 제한되고 따라서 유리하게는 주파수가 낮다는 것이다. 그러므로, 합성기를 별개의 칩에 배치하는 것은, PLL 출력 신호에서 감소된 위상 노이즈의 이점을 제공한다.

통상적으로, 주파수 생성기는, 입력으로서, 제어된 신호 및 기준 신호 모두를 취하고 다수의 출력 위상 델타 신호를 제공하는 다수의 위상 획득 회로를 포함한다. 게다가, 주파수 생성기는 다수의 출력 PLL을 포함한다. 모든 출력 PLL은, 입력으로서, 제어된 신호를 취하고 각각의 출력 PLL은, 입력으로서, 각각의 위상 델타 신호를 취한다. 다수의 출력 PLL은, 출력으로서, 다수의 PLL 출력 신호를 제공한다.

또 다른 실시형태에서, 다수의 PLL 출력 신호 중 하나는 필터링된 비교 신호에 가산되고 도 2에서 도시되는 제2 실시형태에서와 유사한 방식으로 제어된 발진기 회로에 피드백된다. 이 실시형태는, 다수의 독립적인 PLL 출력 신호를 여전히 제공하면서, 제어된 주파수를 기준 주파수로 위상 로킹하는 이점을 제공한다.

도 4는 주파수 생성기(305)의 제4 실시형태를 개략적으로 도시한다. 제4 실시형태는, 출력 디지털 PLL이 이제, 입력으로서, 제어된 신호 대신 발진 신호를 취한다는 차이를 가지면서 주파수 생성기의 제3 실시형태와 유사하다.

고도로 안정적인 발진기의 출력으로서의 발진 신호는 매우 낮은 노이즈 신호이고, 한편, 제어식 발진기 회로(330)는 노이즈만을 추가할 수도 있다. 특히, 제어식 발진기 회로에서의 완전 디지털 PLL은, 비록 완전 디지털 PLL이 높은 Q 인자를 가지더라도, 노이즈를 추가할 수도 있다. 이 노이즈는, 약 1 MHz일 수도 있는 완전 디지털 PLL의 코너 주파수 아래에서 통상적으로 추가된다. 제어된 주파수가 매우 낮은 위상 노이즈를 가지지만, 발진 신호는 더욱더 낮은 위상 노이즈를 갖는다. 그러므로, 출력 디지털 PLL은, 더욱더 안정적인 주파수, 따라서 더 적은 위상 노이즈를 갖는 PLL 출력 신호를 제공하기 위한 더욱더 안정적인 신호를 제공받는다. 노이즈 개선은 통상적으로 3 dB의 범위 내에 있다.

게다가, 출력 디지털 PLL은, 통상적으로, 0.05 mHz 내지 10 kHz, 바람직하게는 0.1 mHz 내지 5 kHz, 더욱 바람직하게는 0.5 mHz 내지 1 kHz의 범위의 대역폭을 갖는다는 것이 실현될 수도 있다. 출력 위상 획득 회로는, 통상적으로, 출력 디지털 PLL의 대역폭 밖에 있는, 예컨대 그 대역폭보다 더 높은 노이즈를 생성할 수도 있다. 그러므로, 출력 디지털 PLL은, 유리하게는, 출력 위상 획득 회로로부터의 노이즈를 제거하거나 또는 감쇠시킨다.

이 실시형태는 제어된 신호와 PLL 출력 신호를 디커플링하는 이점을 제공한다. 이 디커플링은, PLL 출력 신호가 제어된 주파수에 느슨하게 기초하여 독립적인 주파수만을 갖는 것을 허용한다. 디커플링의 결점은, PLL 출력 신호가 의도된 주파수를 갖는 실제 신호에서 합성될 필요가 있고, 한편, 이전에 제2 실시형태에서의 PLL의 출력은 단일의 코드워드일 수도 있다는 것이다. 의도된 주파수를 갖는 신호를 합성하는 것은, 통상적으로, 크로스토크와 같은 많은 스퓨리어스 노이즈(spurious noise)를 생성한다. 더구나, 주파수 생성기를 유지하는 칩은 합성에 영향을 끼치는 노이즈를 생성할 수도 있다. 합성은, 유리하게는, 별개의 칩에서 행해지고, 한편, 주파수 생성기는 하나 이상의 다른 칩에서 구현되거나 또는 통합된다. 추가적인 이점은, 합성기 칩이 PLL 출력 신호를 합성하는 것을 허용하기 위한 합성기 칩과의 정보 교환이 제한되고 따라서 유리하게는 주파수가 낮다는 것이다. 그러므로, 합성기를 별개의 칩에 배치하는 것은, PLL 출력 신호에서 감소된 위상 노이즈의 이점을 제공한다.

도 5는 주파수 비율 생성기(100)의 제1 실시형태를 개략적으로 도시한다. 주파수 비율 생성기는 제어식 주파수 분할기(110), 주파수 위상 검출기(150) 및 내부 루프 필터(160)를 포함한다. 제어식 주파수 분할기는 제1 제어식 주파수 분할기로서 또한 라벨링될 수도 있다. 주파수 위상 검출기는 위상 검출기, 제1 위상 검출기 또는 제1 주파수 위상 검출기로서 또한 라벨링될 수 있다. 내부 루프 필터는, 제1 내부 루프 필터, 제1 루프 필터 또는 루프 필터로 또한 라벨링될 수도 있다.

제어식 주파수 분할기는, 입력으로서, 제1 입력 신호(104) 및 제어 신호(107)를 취하고, 출력으로서, 분할된 신호(115)를 제공한다. 통상적으로, 제1 입력 신호는 제어된 신호(331)이다. 제어 신호는 제1 제어 신호로서 또한 라벨링될 수도 있다. 분할된 신호는 제1 분할된 신호로서 또한 라벨링될 수도 있다. 제1 입력 신호는 제1 주파수, 통상적으로 제어된 주파수를 갖는 주기적 신호이다. 제어 신호는, 통상적으로, 예컨대 실질적으로 0 Hz에 가까운 더 낮은 주파수에서 많은 양의 에너지를 갖는 신호이다.

제어식 주파수 분할기는 분할된 신호를 생성한다. 분할된 신호는 분할된 주파수를 갖는 주기적인 신호이다. 분할된 주파수는 제어 신호의 크기에 기초하여 제1 주파수에 관련된다. 신호의 크기는 신호의 진폭, 신호의 값 또는 척도(measure)를 표현하는 신호의 임의의 다른 속성일 수도 있다. 제어 신호가 아날로그 신호인 경우, 크기는 통상적으로 신호의 진폭이다. 제어 신호가 디지털 신호인 경우, 크기는 통상적으로 신호의 값이다. 통상적으로, 제어식 주파수 분할기의 입력과 출력 사이의 관계는 다음과 같이 선형화될 수도 있는데

여기서, x는 제어 신호의 크기이고 a는 오프셋이다. 실제 구현예에서, x 및 x-a에 대한 숫자의 세트는 훨씬 더 제한되어 선택된다.

위상 검출기는, 입력으로서, 분할된 신호 및 제2 입력 신호(135)를 취하고, 출력으로서, 제1 위상 차이 신호(155)를 제공한다. 제2 입력 신호는 제2 주파수를 갖는 주기적 신호이다. 제1 위상 차이 신호는 위상 차이 신호로서 또한 라벨링될 수도 있다.

위상 차이 신호의 크기는, 분할된 주파수와 제2 주파수 사이의 위상 차이에 관련된다. 통상적으로, 위상 검출기의 구현예에 따라, 위상 차이 신호의 크기는 0 도, -90 도 또는 90 도 위상 차이에서 최소 값을 가질 수도 있다.

루프 필터는, 입력으로서, 위상 차이 신호를 취하고, 출력으로서, 제어 신호를 제공한다. 루프 필터는 통상적으로 저역 통과 필터이다. 루프 필터는 제어식 주파수 분할기, 분할된 신호, 주파수 위상 검출기, 위상 차이 신호, 루프 필터 및 제어 신호에 의해 형성되는 루프 또는 피드백 루프를 안정화시킨다. 제1 제어 신호는 주파수 비율 신호(312)로서 출력될 수도 있다.

제1 주파수는 변하고 있지 않다고 가정한다. 더구나, 분할된 주파수는 제2 주파수와 비교하여 약간 더 높다는 것 및 분할된 신호 및 제2 입력 신호가 동위상이다는 것을 가정한다. 위상 검출기는, 제2 입력 신호가 분할된 신호와 비교하여 뒤에 뒤쳐지기 시작할 때 두 신호 사이의 증가하는 위상 차이를 검출할 것이다. 증가하는 위상 차이는, 위상 차이 신호의 크기로 하여금 증가되게 할 것이다. 저역 통과 필터로서 구현되는 것에 기인하여 약간의 지연, 감쇠 및/또는 감소를 가지면서, 루프 필터는 제어 신호의 크기를 증가시킬 것이다. 제어 신호에서의 증가는, 제1 주파수로 하여금 더 큰 크기, 따라서 더 높은 수에 의해 분할되게 하여, 더 낮은 분할된 주파수를 제공할 것이다. 따라서, 제2 주파수와 분할된 주파수 사이의 주파수에서의 임의의 차이는 네거티브 피드백 루프를 사용하여 감소 및/또는 최소화된다. 더구나, 분할된 주파수가 제2 주파수를 추적할 때, 제어 신호의 크기는 제1 주파수와 제2 주파수 사이의 비율을 나타낼 것이다.

다른 시나리오에서, 제1 주파수는 증가하고 있다고 가정한다. 더구나, 제2 주파수는 안정적이라고 가정한다. 제1 주파수가 증가하고 있고 제어 신호의 크기가 안정적이기 때문에, 분할된 주파수는 증가될 것이다. 위상 검출기는, 제2 입력 신호가 분할된 신호와 비교하여 뒤에 뒤쳐지기 시작할 때 두 신호 사이의 증가하는 위상 차이를 검출할 것이다. 증가하는 위상 차이는, 위상 차이 신호의 크기로 하여금 증가되게 할 것이다. 저역 통과 필터로서 구현되는 것에 기인하여 약간의 지연, 감쇠 및/또는 감소를 가지면서, 루프 필터는 제어 신호의 크기를 증가시킬 것이다. 제어 신호에서의 증가는, 제1 주파수로 하여금 더 큰 크기, 따라서 더 높은 수에 의해 분할되게 하여, 더 낮은 분할된 주파수를 제공할 것인데, 더 낮은 분할된 주파수는, 실질적으로, 제1 주파수의 증가 이전의 분할된 주파수일 것이다. 따라서, 제1 주파수의 임의의 변경은, 네거티브 피드백 루프에 기인하여, 분할된 주파수로 하여금 제2 주파수와 실질적으로 동일하게 유지되게 할 것이다. 더구나, 분할된 주파수가 제2 주파수를 추적할 때, 제어 신호의 크기는 제1 주파수와 제2 주파수 사이의 비율을 나타낼 것인데, 그 비율은 이러한 상황에서 증가하고 있을 것이다.

통상적으로, 제1 및 제2 주파수는 둘 모두가 변경되고 있기 때문에, 상기의 시나리오의 조합이 가능성이 있다.

초기 로킹을 획득하기 위해서, 분할된 주파수는, 제2 주파수를 생성하는 공진기의 공진 주파수와 같은 제2 주파수에 상대적으로 가까울 필요가 있는데, 그렇지 않으면, 초기 로킹을 획득하기 위한 로킹 프로시져는 상당히 복잡하고 시간적으로 길 수도 있다. 공진기 루프가 추적할 수 있는 것보다 제1 또는 제2 주파수 또는 제1 및 제2 주파수의 조합이 더 빠르게 이동하면, 로킹은 상실될 수도 있다. 바람직하게는, 제2 주파수의 더 빠른 변경을 허용하기 위해 제1 주파수는 너무 빨리 변경되어서는 안된다. 상대적으로 큰 범위에 걸친 제1 및 제2 주파수의 느린 주파수 이동은 로킹이 유지되는 것을 허용한다. 상대적으로 작은 범위에 걸친 제1 및 제2 주파수의 빠른 주파수 이동도 또한 로킹이 유지되는 것을 허용한다.

몇몇 회로의 경우, 주파수가 얼마나 많이 움직이는지가 공지될 수도 있다. 그 지식을 회로와 결합하는 것은, 동작 동안 로킹을 유지하기 위한 루프 내의 다른 엘리먼트와 설계 및 공진기의 선택을 허용한다. 경험 법칙으로, 루프의 동적 주파수 추적이 제1 및 제2 주파수의 변경 조합보다 더 느리면, 로킹은 손실될 것이다.

도 6은 주파수 비율 생성기(101)의 제2 실시형태를 개략적으로 도시한다. 회로는 도 5에서 설명되는 모든 피쳐를 포함한다. 회로는 제2 제어식 주파수 분할기(111), 가산기(120), DAC(125), 공진기(130), ADC(140), 제2 위상 검출기(151) 및 제2 루프 필터(161)를 더 포함할 수도 있다.

제1 제어식 주파수 분할기(110)는, 입력으로서, 제1 입력 신호(105) 및 제1 제어 신호(108)를 취하고, 출력으로서, 제1 분할된 신호(115)를 제공한다. 제2 제어식 주파수 분할기는, 입력으로서, 제3 입력 신호(105) 및 제2 제어 신호(108)를 취하고, 출력으로서, 제2 분할된 신호(116)를 제공한다. 가산기는, 입력으로서, 제1 및 제2 분할된 신호를 취하고, 출력으로서, 가산된 신호(121)를 제공한다. 가산된 신호는 제1 및 제2 분할된 신호의 가산이다.

옵션 사항인 DAC는, 입력으로서, 가산된 신호를 취하고, 출력으로서, 공진기가 공진하게 하는 데 적절한 여기 신호(129)를 제공한다. 이것은, 통상적으로 아날로그 신호인 여기 신호를, 통상적으로 수정 또는 수정 발진기인 공진기에 제공하기 위한 단일의 DAC만을 필요로 하면서, 디지털 도메인에서 회로의 피쳐 중 많은 것을 갖는 이점을 제공한다. 더구나, 주파수 분할기는, 구현의 용이성 및 제한된 위상 노이즈의 도입의 이점을 제공하면서, 통상적으로 디지털 도메인에서 구현된다. 제한된 위상 노이즈의 도입은, 실질적으로, 제어식 디지털 분수 주파수 분할기가 정수 주파수 분할기와 비교하여 더 높은 세분성을 갖는 것에 기인한다.

대안적인 실시형태에서, 두 개의 DAC가 가산기의 각각의 입력에서 존재하며, 그 결과, 가산기는 아날로그 가산기이다. 다른 대안적인 실시형태에서, 회로는 루프에 DAC를 구비하지 않는다. 또 다른 실시형태에서, DAC는 제1 루프 필터 출력과 제1 제어식 주파수 분할기 사이에 있고, 바람직하게는, 제2 DAC는 제2 루프 필터 출력과 제2 제어식 주파수 분할기 사이에 있다.

옵션 사항인 ADC는, 입력으로서, 제2 입력 신호를 취하고, 출력으로서, 디지털 제2 신호(145)를 제공한다. 이것은, 통상적으로 수정인 공진기로부터, 통상적으로 아날로그 신호인 제2 입력 신호를 수신하기 위한 단일의 ADC만을 필요로 하면서, 디지털 도메인에서 회로의 피쳐 중 많은 것을 갖는 이점을 제공한다. 대안적인 실시형태에서, 두 개의 ADC가 각각의 위상 검출기와 루프 필터 사이에 있다. 또 다른 실시형태에서, 두 개의 ADC는 각각의 루프 필터와 제어식 주파수 분할기 사이에 있다.

제1 주파수 위상 검출기(150)는, 입력으로서, 제1 분할된 신호(115) 및 디지털 제2 신호(145)를 취하고, 출력으로서, 제1 위상 차이 신호(155)를 제공한다. 제2 주파수 위상 검출기(151)는, 입력으로서, 제2 분할된 신호(116) 및 디지털 제2 신호(145)를 취하고, 출력으로서, 제2 위상 차이 신호(156)를 제공한다. 제1 루프 필터(160)는, 입력으로서, 제1 위상 차이 신호를 취하고, 출력으로서, 제1 제어 신호(107)를 제공한다. 제2 루프 필터(161)는, 입력으로서, 제2 위상 차이 신호를 취하고, 출력으로서, 제2 제어 신호(108)를 제공한다.

통상적으로, 제1 분할된 주파수 및 제2 분할된 주파수는 상이한 주파수이고, 둘 모두는 공진기의 공진 주파수이다. 따라서, 공진기는, 통상적으로, 상이한 주파수의 공진을 동시에 허용하는 공진기이다. 통상적으로, 공진기는 수정 공진기이다. 더구나, 통상적으로, 공진 중 적어도 하나는 배음 공진이며, 바람직하게는, 공진 둘 모두는 배음 공진이다.

앞서 설명되는 바와 같이, 제1 및 제2 분할된 주파수 중 적어도 하나가 배음 주파수에서 선택되면, 온도 거동은 상이할 수도 있다. 온도는 -40 ℃ 내지 +125 ℃의 온도 범위에서 변할 수도 있다. 이 범위 내에서, 소정의 배음에 대한 온도 구배는 변할 수도 있다.

제1 제어 신호 또는 제2 제어 신호 중 어느 하나가 주파수 비율 신호로서 선택될 수도 있다. 통상적으로, 제1 제어 신호 및 제2 제어 신호는 온도 효과, 구체적으로는 공진기에 대한 온도 영향을 보상하기 위해 결합된다. 그 다음, 조합은 출력으로서 주파수 비율 신호로서 제공된다. 그 조합은, 소정의 온도에서 가장 적게 변화하고 있는 제어 신호를 선택하기 위해 사용될 수도 있다. 도 6에서 도시되며 도 6에 대해 설명되는 바와 같이, 제1 및 제2 제어 신호는, 주파수 생성기, 주파수 비율 생성기, 구체적으로는 공진기의 임의의 온도 효과를 보상하는 것을 허용하는 온도 표시를 제공하도록 분할될 수도 있다. 보상은 통상적으로 사전 정의되는데, 예컨대, 제1 및 제2 제어 신호 및/또는 바람직하게는 주파수 비율 생성기 내부의 다른 신호에 대한 보상 인자를 추론하여 보상된 주파수 비율 신호를 제공하기 위해 주파수 비율 생성기에 설정을 제공하는 것에 의해 제조 동안 사전 정의된다.

도 7은 주파수 비율 생성기(102)의 제3 실시형태를 개략적으로 도시한다. 주파수 비율 생성기는 도 6에서 설명되는 바와 같은 모든 피쳐를 포함한다. 회로는 제3 제어식 주파수 분할기(112), 제3 위상 검출기(152) 및 제3 루프 필터(162)를 더 포함할 수도 있다.

제1 제어식 주파수 분할기(110)는, 입력으로서, 제1 입력 신호(105) 및 제1 제어 신호(108)를 취하고, 출력으로서, 제1 분할된 신호(115)를 제공한다. 제2 제어식 주파수 분할기는, 입력으로서, 제3 입력 신호(105) 및 제2 제어 신호(108)를 취하고, 출력으로서, 제2 분할된 신호(116)를 제공한다. 제3 제어식 주파수 분할기는, 입력으로서, 제4 입력 신호(106) 및 제3 제어 신호(109)를 취하고, 출력으로서, 제3 분할된 신호(117)를 제공한다. 가산기는, 입력으로서, 제1, 제2 및 제3 분할된 신호를 취하고, 출력으로서, 가산된 신호(121)를 제공한다. 가산된 신호는 제1, 제2 및 제3 분할된 신호의 가산이다.

제1 주파수 위상 검출기(150)는, 입력으로서, 제1 분할된 신호(115) 및 디지털 제2 신호(145)를 취하고, 출력으로서, 제1 위상 차이 신호(155)를 제공한다. 제2 주파수 위상 검출기(151)는, 입력으로서, 제2 분할된 신호(116) 및 디지털 제2 신호(145)를 취하고, 출력으로서, 제2 위상 차이 신호(156)를 제공한다. 제3 주파수 위상 검출기(152)는, 입력으로서, 제3 분할된 신호(117) 및 디지털 제3 신호(145)를 취하고, 출력으로서, 제3 위상 차이 신호(157)를 제공한다. 제1 루프 필터(160)는, 입력으로서, 제1 위상 차이 신호를 취하고, 출력으로서, 제1 제어 신호(107)를 제공한다. 제2 루프 필터(161)는, 입력으로서, 제2 위상 차이 신호를 취하고, 출력으로서, 제2 제어 신호(108)를 제공한다. 제3 루프 필터(162)는, 입력으로서, 제3 위상 차이 신호를 취하고, 출력으로서, 제3 제어 신호(109)를 제공한다.

통상적으로, 제1 분할된 주파수, 제2 분할된 주파수 및 제3 분할된 주파수는 상이한 주파수이고 모두는 공진기의 모든 공진 주파수이다. 따라서, 공진기는, 통상적으로, 상이한 주파수의 공진을 동시에 허용하는 공진기이다. 통상적으로, 공진기는 수정 공진기이다. 더구나, 통상적으로, 공진 중 적어도 두 개는 배음 공진이며, 바람직하게는 모든 공진은 배음 공진이다.

앞서 설명되는 바와 같이, 제1 및 제2 분할된 주파수 중 적어도 하나가 배음 주파수에서 선택되면, 온도 거동은 상이할 수도 있다. 온도는 -40 ℃ 내지 +125 ℃의 온도 범위에서 변할 수도 있다. 이 범위 내에서, 소정의 배음에 대한 온도 구배는 변할 수도 있다.

제1 제어 신호, 제2 제어 신호 또는 제3 제어 신호 중 어느 하나는 주파수 비율 신호로서 선택될 수도 있다. 통상적으로, 제1 제어 신호, 제2 제어 신호 및/또는 제3 제어 신호는 온도 및/또는 히스테리시스 효과, 구체적으로는 공진기에 대한 온도 및 히스테리시스 영향을 보상하기 위해 결합된다. 그 다음, 조합은 출력으로서 주파수 비율 신호로서 제공된다. 그 조합은, 소정의 온도에서 가장 적게 변화하고 있는 제어 신호를 선택하기 위해 사용될 수도 있다. 도 7에서 도시되며 도 7에 대해 설명되는 바와 같이, 제1 및 제2 제어 신호는 제1 표시를 제공하도록 분할될 수도 있고 제1 및 제3 제어 신호는 제2 표시를 제공하도록 분할될 수도 있다. 둘 모두 또는 적어도 하나는 주파수 생성기, 주파수 비율 생성기 및 구체적으로는 공진기의 임의의 온도 효과를 보상하는 것을 허용한다. 표시 둘 모두는, 감산되는 경우, 주파수 생성기, 주파수 비율 생성기, 구체적으로는 공진기의 임의의 히스테리시스 효과를 보상하는 것을 허용한다. 보상은 통상적으로 사전 정의되는데, 예컨대, 제1, 제2 및 제3 제어 신호 및/또는 바람직하게는 주파수 비율 생성기 내부의 다른 신호에 대한 보상 인자를 추론하여 보상된 주파수 비율 신호를 제공하기 위해 주파수 비율 생성기에 설정을 제공하는 것에 의해 제조 동안 사전 정의된다.

도 8은 온도 효과를 보상하기 위한 서브시스템(200)을 개략적으로 도시한다. 서브시스템은, 도 1, 도 2, 도 3 및 도 4에서와 같이, 공진기에 대한 커넥터를 포함하며 제어 신호(107) 및 제2 제어 신호(108)를 제공하는 본 발명의 실시형태 중 임의의 것에 따른 주파수 비율 생성기(101, 102)를 포함한다. 서브시스템은, 제2 제어 신호에 의한 제어 신호의 분할에 기초하여 분할된 제어 신호(225)를 생성하도록 배열되는 제어 신호 분할기(220)를 더 포함한다. 분할된 제어 신호는 온도 표시(225)이다. 온도 표시는, 온도 보상된 주파수 비율을 제공하기 위해 별개의 유닛에서 주파수 비율 신호에 온도 보상을 적용하기 위해 사용될 수도 있다.

도 9는 온도 및 히스테리시스 효과를 보상하기 위한 서브시스템(201)을 개략적으로 도시한다. 시스템은, 공진기를 포함하며 제어 신호(107), 제2 제어 신호(108) 및 제3 제어 신호(109)를 제공하는 본 발명의 실시형태 중 임의의 것에 따른 주파수 비율 생성기(211)를 포함한다. 서브시스템은, 제2 제어 신호에 의한 제어 신호의 분할에 기초하여 분할된 제어 신호(225)를 생성하도록 배열되는 제1 제어 신호 분할기(220)를 더 포함한다. 제1 분할된 제어 신호는 제1 온도 표시(225)이다. 시스템은, 제3 제어 신호에 의한 제어 신호의 분할에 기초하여 제2 분할된 제어 신호(226)를 생성하도록 배열되는 제2 제어 신호 분할기(221)를 더 포함한다. 제2 분할된 제어 신호는 제2 온도 표시(226)이다.

시스템은, 제1 분할된 제어 신호로부터 제2 분할된 제어 신호를 감산하는 것에 기초하여 감산된 신호(235)를 생성하도록 배열되는 감산기(230)를 옵션 사항으로(optionally) 더 포함한다. 통상적으로, 제1 분할된 제어 신호 및 제2 분할된 제어 신호는 별개의 최소 온도 활동을 갖는다. 감산된 신호는 온도 표시 및/또는 히스테리시스 표시이다. 이 감산된 신호에 기초하여, 제1, 제2 및/또는 제3 제어 신호는 특히 공진기로부터의 온도 및 히스테리시스 영향에 대해 정정될 수도 있다. 더구나, 주파수 비율 신호는, 온도 및 히스테리시스 보상된 주파수 비율을 제공하기 위해 별개의 유닛에서 온도 및 히스테리시스에 대해 보상될 수도 있다.

공진 주파수가 제1 및 제2 비율을 각각 나타내는 제1 및 제2 제어 신호인 별개의 활동 딥(activity dip)을 가지도록 선택되는, 두 개의 별개의 공진 주파수에서 공진하도록 실시형태가 배열된다는 피쳐와 결합되는 도 6에서의 실시형태는, 공진기, 바람직하게는 수정 공진기의 온도에서의 변화를 측정하는 데 적합할 것이다. 본 출원의 맥락에서 별개의 최소 온도 활동은, 상이한 또는 별개의 온도에서 그들의 최소 주파수 변화를 갖는 최소치이다. 이 최소 변화는 다른 신호의 다른 주파수에 대해 상대적일 수도 있다. 이 실시형태는, 고도의 정확도를 가지고 전체 온도 범위에 걸쳐 공진기의 온도 변화를 측정할 수 있다는 이점을 제공한다. 다른 이점은, 제2 비율에 의해 제1 비율을 분할하는 것이 제1 주파수와 무관한 비율을 제공한다는 것이다. 따라서, 제1 주파수의 임의의 온도 의존적 변동이 제거될 수도 있다.

더구나, 도 6에서의 실시형태는 도 7에서 도시되는 바와 같은 제3 루프를 포함하도록 확장될 수도 있다. 제3 루프는 제3 제어식 주파수 분할기(112), 제3 위상 검출기(152) 및 제3 루프 필터(162)를 포함하며, 모두는 제1 및 제2 루프에 대한 것과 유사한 방식으로 배열된다. 게다가, 이 실시형태는, 제어 신호를 제2 제어 신호에 의해 분할하는 것에 의해 제1 분할된 제어 신호를 생성하는 제1 제어 신호 분할기를 사용하여 확장된다. 게다가, 이 실시형태는 제3 제어 신호에 의해 제어 신호를 분할하는 것에 의해 제2 분할된 제어 신호를 생성하는 제2 제어 신호 분할기를 사용하여 확장된다. 게다가, 이 실시형태는, 제1 분할된 제어 신호로부터 제2 분할된 제어 신호를 감산하는 것에 기초하여 감산된 신호를 생성하도록 배열되는 감산기를 사용하여 확장되는데, 감산된 신호는 공진기의 온도를 나타낸다. 게다가, 적어도 제1 분할된 제어 신호 및 제2 분할된 제어 신호는 별개의 최소 온도 활동을 갖는다.

이 실시형태는, 고도의 정확도를 가지고 전체 온도 범위에 걸쳐 공진기의 온도 변화를 측정할 수 있다는 이점을 제공한다. 다른 이점은, 비율의 분할이 제1 주파수와 독립적인 분할된 비율을 제공한다는 것이다. 따라서, 제1 주파수의 임의의 온도 의존적 변동이 제거되거나 또는 적어도 최소화될 수도 있다. 더구나, 시간 의존적 거동, 예를 들면, 히스테리시스와 같은, 공진기의 공진 주파수를 변경하는 공진기의 임의의 거동이 보상될 수도 있다.

사용된 주파수 측정 기술은 대략 1k 샘플/s의 속도에서 0.1 ppb 정도의 측정 정확도를 허용한다. 이것은, 시스템이, 유리하게도, 수정과 같은 공진기의 작은 온도 변화를, 안정적인 제1 주파수를 사용하여, 측정할 수도 있다는 것으로 변환된다. 작은 온도 변화는 밀리 켈빈(milli-Kelvin)의 범위 내에 있을 수도 있다. 게다가, 시스템은 통상적으로 변화에 대해 충분히 빠르게 응답할 수 있다.

주파수 비율 생성기의 한 실시형태에서, 오프셋이 위상 차이 신호에 추가된다. 이것은, 루프가 상이한 각도에서 로킹되게 하는 것을 허용한다. 예를 들면, 주파수 위상 검출기가 그 입력 상에서 0 도 위상 시프트에 대한 최소 출력 신호를 갖는 경우, 오프셋은 루프로 하여금 0 도가 아닌 각도에서 로킹되게 할 것이다. 예를 들면, 주파수 위상 검출기가 그 입력 상에서 90 도 위상 시프트에 대한 최소 출력 신호를 갖는 경우, 오프셋은 루프로 하여금 90 도가 아닌 각도에서 로킹되게 할 것이다.

한 실시형태에서, 간접적으로 판독되는, 수정 발진기, 수정 또는 수정 공진기와 같은 공진기가 사용될 수도 있다. 이 간접적인 판독은 위상 시프트를 도입할 수도 있다. 이러한 도입된 위상 시프트는 상기에서 설명되는 바와 같은 오프셋의 도입과 함께 정정될 수도 있다.

신호 중 하나 이상은 이들 신호를 갖는 또 다른 계산을 단순화하기 위해 통상적으로 정규화된다.

주파수 생성기의 변형예에서, 주파수 비율 신호는 제1 위상 차이 신호, 제2 위상 차이 신호 및/또는 제3 위상 차이 신호에 기초한다. 위상 차이 신호의 각각으로부터의 선택 또는 그 각각의 가중치는, 제1 제어 신호, 제2 제어 신호 및/또는 제3 제어 신호에 여전히 기초할 수도 있다. 이러한 변형예는, 내부 루프 신호가 내부 루프 필터에 의해서만 필터링되고 외부 루프 신호가 외부 루프 필터에 의해서만 필터링된다는 이점을 제공한다. 필터의 각각, 특히 외부 루프는 그 루프의 특정한 요건에 맞게 재단될 수도 있다. 각각의 루프에 대한 요건은, 통상적으로, 루프의 안정성과 외부 변화에 대한 민첩성 사이의 균형이 잡힌 해결책을 찾아낸다.

주파수 생성기의 변형예에서, 외부 루프 필터(320) 및 가산기(356)가 스와핑되고, 그 결과, 오프셋 신호는 외부 루프 필터를 또한 통과한다. 이 변형예는, 오프셋 신호를 추가적으로 필터링하여 이 신호를 더욱 안정화시킨다는 이점을 갖는다. 원래의 구성은, 도 2에서 도시되는 바와 같이, 오로지 PLL을 통해서만 신호를 필터링하고, 그 결과, 제어식 발진기 및 PLL에 의해 형성되는 이 루프의 그리고 또한 제어식 발진기, 위상 획득 회로 및 PLL에 의해 형성되는 루프에 대한 안정성과 민첩성 사이에서 최적의 균형이 도달 또는 접근될 수 있는 이점을 제공한다.

본 설명 전체에 걸쳐 언급되며 도면에서 도시되는 상이한 블록 사이의 협력을 용이하게 하기 위해, 신호 및/또는 반전된 신호를 스케일링, 시프트하는 것이 필요할 수도 있다. 예를 들면, 주파수 비율 신호 및 목표 비율은, 통상적으로, 비교기에서 반전되어 시스템의 나머지 부분에 의해 프로세싱되기에 적절한 비교 신호가 된다.

도 10은, 컴퓨터 판독 가능 코드(1020)를 포함하는 컴퓨터 프로그램 제품(1000), 컴퓨터 판독 가능 매체(1010) 및/또는 비일시적 컴퓨터 판독 가능 저장 매체의 실시형태를 개략적으로 도시한다. 컴퓨터 판독 가능 코드는 본 발명에 따른 설명 전반에 걸쳐 언급되는 방법을 구현한다.

신호는 주기적 신호일 수도 있다. 주기적 신호는 모든 주기 이후에 그 자신을 반복한다. 초당 반복의 양은 빈도와 동일하다. 더구나, 신호는 최대 크기, 예컨대 진폭 또는 값, 평균 신호 레벨 및 RMS 레벨을 가질 수도 있다. 이 문서의 맥락에서의 신호는, 전압 신호, 전류 신호, 전력 신호 및/또는 에너지 신호와 같은 아날로그 신호일 수도 있다. 이 문서의 맥락에서의 신호는, 또한, 전압 신호, 전류 신호, 전력 신호 및/또는 에너지 신호를 나타내는 디지털 신호일 수도 있다. 주파수 비율은 주파수 비율 신호이다.

제어식 주파수 분할기는 디지털 제어식 주파수 분할기일 수도 있다. 제어식 주파수 분할기는 제어식 다중 주파수 분할기일 수도 있다. 제어식 다중 주파수 분할기는, n에 의해 분할되는 입력 신호의 입력 주파수와 동일한 출력 주파수를 갖는 출력 신호를 제공하는데, 여기서 n은 집합(collection) N의 수이다. 공식에서:

대안적으로, 제어식 주파수 분할기는 제어식 분수 분할기일 수도 있다. 공식에서:

실제 구현예에서, 제어식 분수 주파수 분할기는, 예를 들면, 다음의 것으로 제한될 수도 있다:

디지털 제어식 다중 주파수 분할기의 예시적인 실시형태는 인데, 여기서 분할기는 분할 수 N과 N+1 사이에서 스위칭한다. 전제 조건은, 분할된 신호가 공진기에 공급되면, 이 공진기는 적절한 품질(Q)를 갖는다는 것이다. N과 N+1 사이를 스위칭하는 것에 의해, 예를 들면, N+3/4 또는 N+5/7과 같은 분수가 가능하다.

그러한 디지털 제어식 다중 주파수 분할기의 구현예는, 설정 가능한 최대 값을 갖는 누산기(accumulator)의 추가를 통해 행해질 수도 있다. N+3/4의 예에서, 4의 최대 용량 및 3의 반복적으로 가산된 수를 갖는 누산기는, 4 사이클 중 3 사이클에서 캐리(carry)를 가질 것이다. 캐리가 존재할 때마다, 분할기는 N+1 숫자에 의해 분할되어야 하고, 임의의 다른 시간에 분할기는 N에 의해 분할되어야 한다. 이 기술은 성형으로서 분류될 수도 있다.

다른 누산기 및 작은 미분기를 추가하는 것에 의해 고차 성형이 행해질 수도 있다. 결과적으로, 고차 성형을 위해, 디지털 제어식 주파수 분할기는 N-1, N, N+1 또는 N+2에 의해 분할될 수도 있다. 고차 성형은, 스펙트럼 거동으로 하여금, 루프에서 더 적은 노이즈를 야기하는 더 가파른 롤오프(roll off)를 나타내게 한다. 고차 성형은 더욱 안정적인 주파수 비율의 이점을 회로에 제공한다.

DTC(Digital to Time Converter; 디지털 대 시간 컨버터)는 디지털 제어식 다중 주파수 분할기의 출력과 같은 신호의 에지를 시프트하기 위해 사용될 수도 있다. 디지털 제어식 다중 주파수 분할기는 N+1에 의한 분할에 의해 몇몇 패턴에서 교대되는 N을 분할하고, 한편 DTC는 거의 완벽한 시간 상에 있도록 에지를 보간한다. 따라서, DTC는 회로에서 도입되는 지터를 감소시켜 더욱 안정적인 회로 및/또는 주파수 비율의 이점을 제공할 수도 있다.

디지털 제어식 다중 주파수 분할기 및 DTC인 상기의 두 가지 방법은 노이즈 및 정확도의 의미에서 상이한 성능을 갖는다. 디지털 제어식 다중 주파수 분할기는, 루프 안정성 및 옵션 사항으로 정확도가 루프 필터에 의한 필터링 제거에 의존하고 존재하는 경우 공진기에 의존하는 분할된 신호를 제공한다. 다른 한편으로, DTC는 훨씬 더 양호한 초기 정확도를 제공하지만, 그러나, 스펙트럼적으로 큰 노이즈 성분을 추가한다는 단점을 갖는다. 이점 및 단점이 다른 회로 컴포넌트의 거동에 따라, 구체적으로는 루프 내의 다른 회로 컴포넌트, 및 회로에 제공되는 신호에 따라 변하기 때문에, 어떤 이점 또는 단점이 우세한지는 쉽게 결정되지 않는다.

주파수 위상 검출기는 주파수 믹서, 아날로그 승산기, 디지털 회로 또는 위상 검출기로서 구성되는 논리 회로일 수도 있다. 주파수 위상 검출기, 위상 검출기 또는 위상은, 두 입력 신호 사이의, 예컨대 분할된 신호와 제2 입력 신호 사이의 위상에서의 차이를 나타내는 출력 신호, 예컨대 위상 차이 신호를 생성한다. 주파수 위상 검출기의 타입에 따라, 루프를 로킹하기 위해 사용될 수도 있는 출력 신호를 제공하기 위해 입력 신호는 위상 시프트되는 것을 필요로 할 수도 있다. 한 예로서, ex-OR 논리 게이트로부터 만들어지는 논리 회로 위상 검출기는, 통상적으로, 입력 신호 사이의 90° 위상 시프트에서 루프를 로킹한다.

내부 및 외부 루프 필터는 내부 및 외부 루프를 각각 안정화시킨다. 내부 및 외부 루프 필터는 또한, 주파수 비율 생성기 및 주파수 생성기에 각각 제공되는 입력 신호의 관점에서 각각의 루프를 안정화시킬 수도 있다. 공진기가 존재하는 경우, 내부 및 외부 루프 필터는 공진기 거동을 고려하여 회로를 더 안정화시킬 수도 있다. 내부 및 외부 루프 필터는 1차 또는 다차(multiple order) 필터일 수도 있다. 루프 필터는 통상적으로 저역 통과 필터이다. 루프 필터의 차단 주파수는, 통상적으로, 회로에서의 교란의 정정의 속도와 정확도 사이의 균형이다. 더 낮은 차단 주파수는, 더 적은 지터가 각각의 루프 필터를 통과하도록 허용되기 때문에, 더 큰 정확도를 제공하고, 한편 더 높은 차단 주파수는, 온도 변화와 같은, 회로에서의 변화에 대한 더 빠른 응답을 제공한다. 또한, 회로의 각각의 루프 로킹 거동은 각각의 루프 필터, 구체적으로는 차단 주파수 선택에 의해 영향을 받을 수도 있다. 루프 필터를 설계할 때 중요한 계수는 루프 이득을 고려하는 것이다. 각각의 루프 필터는 통상적으로 PID 컨트롤러로서 구현된다.

공진기는 공진의 가장 낮은 주파수인 기본 주파수를 갖는다. 게다가, 공진기는 다음의 관계를 준수하는 고조파 주파수에서 공진할 수도 있다.

게다가, 공진기는, 다음의 관계를 준수하는 배음 주파수에서 공진할 수도 있다

수정, 수정 발진기 또는 수정 공진기의 공진 주파수는 짝수 또는 홀수 고조파 및 관련된 배음일 수도 있다. 통상적으로, 홀수 고조파 및 관련된 배음은 수정이 공진하게 하기 위해 사용된다.

도면은 순전히 개략적이며 일정한 비율로 묘화되는 것은 아니다는 것을 유의해야 한다. 도면에서, 이미 설명된 엘리먼트에 대응하는 엘리먼트는 동일한 참조번호를 가질 수도 있다.

본 발명은 또한 본 발명을 실시하도록 적응되는 컴퓨터 프로그램, 특히 캐리어 상의 또는 캐리어 내의 컴퓨터 프로그램에도 또한 적용된다는 것이 인식될 것이다. 프로그램은, 소스 코드, 목적 코드, 코드 중간 소스 및 오브젝트 코드의 형태일 수도 있는데, 예컨대 부분적으로 컴파일된 형태로, 또는 본 발명에 따른 방법의 구현에서 사용하기에 적절한 임의의 다른 형태일 수도 있다. 또한, 그러한 프로그램은 많은 상이한 아키텍쳐 설계를 가질 수도 있다는 것이 인식될 것이다. 예를 들면, 본 발명에 따른 방법 또는 시스템의 기능성을 구현하는 프로그램 코드는 하나 이상의 서브루틴으로 세분될 수도 있다. 이들 서브루틴 사이에서 기능성을 분배하는 많은 상이한 방식이 숙련된 자에게는 명백할 것이다. 서브루틴은 하나의 실행 파일에 함께 저장되어 독립형(self-contained) 프로그램을 형성할 수도 있다. 그러한 실행 파일은 컴퓨터 실행 가능 명령어, 예를 들면, 프로세서 명령어 및/또는 인터프리터 명령어(예를 들면, Java(자바) 인터프리터 명령어)를 포함할 수도 있다. 대안적으로, 서브루틴 중 하나 이상 또는 모두는 적어도 하나의 외부 라이브러리 파일에서 저장될 수도 있고, 예를 들면, 런타임에서 정적으로 또는 동적으로 메인 프로그램과 링크될 수도 있다. 메인 프로그램은 서브루틴 중 적어도 하나에 대한 적어도 한 번의 호출을 포함한다. 서브루틴은 서로에 대한 함수 호출을 또한 포함할 수도 있다. 컴퓨터 프로그램 제품에 관련되는 한 실시형태는, 본원에서 기술되는 방법 중 적어도 하나의 각각의 프로세싱 단계에 대응하는 컴퓨터 실행 가능 명령어를 포함한다. 이들 명령어는 서브루틴으로 세분될 수도 있고 및/또는 정적으로 또는 동적으로 링크될 수도 있는 하나 이상의 파일에서 저장될 수도 있다. 컴퓨터 프로그램 제품에 관련되는 다른 실시형태는, 본원에서 기술되는 시스템 및/또는 제품 중 적어도 하나의 각각의 수단에 대응하는 컴퓨터 실행 가능 명령어를 포함한다. 이들 명령어는 서브루틴으로 세분될 수도 있고 및/또는 정적으로 또는 동적으로 링크될 수도 있는 하나 이상의 파일에서 저장될 수도 있다.

컴퓨터 프로그램의 캐리어는 프로그램을 반송할 수 있는 임의의 엔티티 또는 디바이스일 수도 있다. 예를 들면, 캐리어는, 데이터 스토리지, 예컨대 ROM, 예를 들면, CD ROM 또는 반도체 ROM, 또는 자기 기록 매체, 예를 들면, 하드 디스크를 포함할 수도 있다. 더구나, 캐리어는 전기 또는 광학 신호와 같은 송신 가능한 캐리어일 수도 있는데, 이들은 전기 또는 광학 케이블을 통해 또는 무선 또는 다른 수단에 의해 전달될 수도 있다. 그러한 신호에서 프로그램이 구체화되는 경우, 캐리어는 그러한 케이블 또는 다른 디바이스 또는 수단에 의해 구성될 수도 있다. 대안적으로, 캐리어는, 프로그램이 임베딩되는 집적 회로일 수도 있는데, 집적 회로는 관련 방법을 수행하도록 적응되거나, 또는 관련 방법의 수행에서 사용된다.

상기 언급된 실시형태는 본 발명을 제한하기 보다는 예시하는 것이다는 것, 및 기술 분야의 숙련된 자는, 첨부된 청구범위의 범위로부터 벗어나지 않으면서 많은 대안적인 실시형태를 설계할 수 있을 것이다는 것을 유의해야 한다. 청구범위에서, 괄호 사이에 배치되는 임의의 참조 부호는 청구범위를 제한하는 것으로 해석되지 않아야 한다. 동사 "comprise(포함한다)" 및 그것의 활용어의 사용은, 청구범위에서 언급되는 것들 이외의 엘리먼트 또는 단계의 존재를 배제하지는 않는다. 한 엘리먼트에 선행하는 부정관사 "a(한)" 또는 "an(한)"은 복수의 그러한 엘리먼트의 존재를 배제하지는 않는다. 본 발명은, 여러 가지 별개의 엘리먼트를 포함하는 하드웨어에 의해 그리고 적절히 프로그래밍된 컴퓨터에 의해 구현될 수도 있다. 여러 가지 수단을 열거하는 디바이스 청구항에서, 이들 수단 중 몇몇은 하드웨어의 하나의 그리고 동일한 아이템에 의해 구체화될 수도 있다. 소정의 조치가 상호 상이한 종속 청구항에서 인용된다는 단순한 사실은, 이들 조치의 조합이 유리하게 사용될 수 없다는 것을 나타내지는 않는다.

비제한적인 것으로 표시되든 또는 아니든 간에, 예, 실시형태 또는 옵션 사항의 피쳐는, 청구되는 바와 같은 본 발명을 제한하는 것으로 이해되어서는 안된다.

Claims (22)

1. 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100)로서,
   주파수 비율을 생성하도록 배열되는 주파수 비율 생성기를 포함하되, 상기 주파수 비율 생성기는:
   상기 제어된 신호를 수신하도록 구성되는 입력;
   실질적으로 제1 주파수 비율 신호에 의해 분할되는 상기 제어된 주파수인 제1 분할된 주파수를 갖는 제1 분할된 신호(115)를 생성하도록 배열되는 제1 제어식 주파수 분할기(first controlled frequency divider; 110);
   상기 제1 분할된 신호에 기초하여 상기 제1 분할된 주파수를 갖는 여기 신호(129) - 상기 여기 신호는 상기 공진기의 여기를 위해 상기 공진기에 제공됨 - 를 생성하도록 배열되는 컨버터;
   제1 공진 주파수를 갖는 공진 신호를 생성하도록 배열되는 공진기 - 상기 공진기는 상기 여기 신호에 의해 여기됨 - ;
   상기 제1 분할된 주파수와 상기 제1 공진 주파수 사이의 제1 주파수 위상 차이에 기초하여 제1 위상 차이 신호(155)를 생성하도록 배열되는 제1 주파수 위상 검출기(150);
   상기 제1 주파수 비율 신호를 생성하도록 배열되는 제1 내부 루프 필터(160); 및
   상기 제어된 주파수와 상기 제1 공진 주파수 사이의 상기 주파수 비율을 나타내는 상기 제1 주파수 비율 신호에 기초하여 주파수 비율 신호를 제공하도록 구성되는 출력을 포함하고;
   상기 제1 제어식 주파수 분할기, 상기 제1 분할된 신호, 상기 제1 주파수 위상 검출기, 상기 제1 위상 차이 신호, 상기 제1 내부 루프 필터 및 상기 제1 주파수 비율 신호에 의해 제1 주파수 비율 생성기 루프가 형성되고;
   상기 제1 제어식 주파수 분할기, 상기 제1 분할된 신호, 상기 컨버터, 상기 여기 신호, 상기 공진기, 상기 공진 신호, 상기 제1 주파수 위상 검출기, 상기 제1 위상 차이 신호, 상기 제1 내부 루프 필터 및 상기 제1 주파수 비율 신호에 의해 제2 주파수 비율 생성기 루프가 형성되고;
   상기 제1 내부 루프 필터는, 상기 주파수 비율 생성기 루프의 불안정성이 방지되도록 상기 제1 위상 차이 신호를 필터링하고; 그리고
   상기 주파수 생성기는:
   목표 비율과의 상기 주파수 비율의 비교에 기초하여 비교 신호를 생성하도록 배열되는 비교기; 및
   제어식 발진기 회로를 더 포함하고, 상기 제어식 발진기 회로는:
   발진기 주파수를 갖는 발진 신호를 생성하기 위한 발진기를 연결하기 위한 커넥터; 및
   상기 발진 주파수 - 상기 발진기 주파수는 상기 비교 신호에 기초하여 적응됨 - 에 기초하여 상기 제어된 주파수를 갖는 상기 제어된 신호를 생성하도록 배열되는 PLL을 포함하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
2. 제1항에 있어서,
   상기 PLL은 DPLL인, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
3. 제1항 또는 제2항에 있어서,
   상기 PLL은 ADPLL인, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
4. 제1항 내지 제3항 중 임의의 항에 있어서,
   상기 제어식 발진기 회로는 상기 커넥터를 통해 수정 공진기와 같은 공진기에 연결하도록 배열되는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
5. 제4항에 있어서,
   상기 비교 신호에 기초하여 필터링된 비교 신호(321)를 생성하도록 배열되는 외부 루프 필터(320)를 포함하되;
   상기 제어된 주파수는 상기 필터링된 비교 신호에 기초하고;
   상기 주파수 비율 생성기, 상기 비교기, 상기 비교 신호, 상기 외부 루프 필터, 상기 필터링된 비교 신호, 상기 제어식 발진기 및 상기 제어된 신호에 의해 외부 루프가 형성되고; 그리고
   상기 외부 루프 필터는 상기 외부 루프의 불안정성이 방지되도록 상기 비교 신호를 필터링하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
6. 제1항 내지 제5항 중 임의의 항에 있어서,
   상기 비교기는 상기 주파수 비율로부터 상기 목표 비율을 감산하는 것에 기초하여 상기 비교 신호를 제공하도록 배열되는 감산기를 포함하고; 및/또는
   상기 비교기는 상기 주파수 비율을 상기 목표 비율에 의해 분할하는 것에 기초하여 상기 비교 신호를 제공하도록 배열되는 분할기를 포함하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
7. 제1항 내지 제6항 중 임의의 항에 있어서,
   상기 주파수 비율 생성기는:
   실질적으로 제2 주파수 비율 신호(108)에 의해 분할되는 상기 제어된 주파수인 제2 분할된 주파수를 갖는 제2 분할된 신호(116)를 생성하도록 배열되는 제2 제어식 주파수 분할기(111);
   상기 제2 분할된 주파수와 상기 제2 공진 주파수 사이의 제2 주파수 위상 차이에 기초하여 제2 위상 차이 신호(156)를 생성하도록 배열되는 제2 주파수 위상 검출기(151);
   상기 제2 위상 차이 신호에 기초하여 상기 제2 주파수 비율을 나타내는 상기 제2 주파수 비율 신호를 생성하도록 배열되는 제2 내부 루프 필터(161);
   상기 컨버터에 공급되는 가산된 신호(121) - 상기 가산된 신호는 상기 제1 분할된 주파수 및 상기 제2 분할된 주파수를 가짐 - 를 생성하도록 배열되는 가산기(120);
   상기 공진기의 공진 주파수에서의 변화를 보상하기 위한 온도 보상기를 포함하되, 상기 온도 보상기는:
   상기 제1 주파수 비율 및 상기 제2 주파수 비율을 수신하도록 구성되는 입력;
   상기 제2 주파수 비율에 의해 상기 제1 주파수 비율을 분할하는 것에 기초하여 제1 분할 값을 생성하도록 배열되는 제1 분할기(220);
   상기 제1 위상 차이 신호, 상기 제2 위상 차이 신호, 상기 제1 주파수 비율 및 상기 제1 분할 값의 그룹 중 하나 이상의 것의 값에 기초하여 보상 인자를 계산하도록 배열되는 계산기 - 상기 계산기는 바람직하게는 룩업 테이블을 포함함 - ; 및
   상기 제1 위상 차이 신호, 상기 제2 위상 차이 신호 및 상기 제1 주파수 비율의 그룹 중 하나 이상에 기초한 신호를 상기 보상 인자를 사용하여 교정하는(redressing) 것에 기초하여 상기 주파수 비율을 생성하도록 배열되는 교정기(redresser)를 포함하고;
   상기 여기 신호는 상기 가산된 신호에 기초하고;
   상기 제2 제어식 주파수 분할기, 상기 제2 분할된 신호, 상기 제2 주파수 위상 검출기, 상기 제2 위상 차이 신호, 상기 제2 내부 루프 필터 및 상기 제2 주파수 비율 신호에 의해 제3 주파수 비율 생성기 루프가 형성되고;
   상기 제2 제어식 주파수 분할기, 상기 제2 분할된 신호, 상기 컨버터, 상기 여기 신호, 상기 공진기, 상기 공진 신호, 상기 제2 주파수 위상 검출기, 상기 제2 위상 차이 신호, 상기 제2 내부 루프 필터 및 상기 제2 주파수 비율 신호에 의해 제4 주파수 비율 생성기 루프가 형성되고;
   상기 제2 내부 루프 필터는 상기 주파수 비율 생성기 루프의 불안정성이 방지되도록 상기 제2 위상 차이 신호를 필터링하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
8. 제7항에 있어서,
   상기 주파수 비율 생성기는:
   상기 제1 주파수 비율 및 상기 제1 분할 값의 그룹 중 하나 이상의 것의 값에 기초하여 상기 제1 위상 차이 신호, 상기 제2 위상 차이 신호 및 상기 제1 주파수 비율의 그룹 중 하나 이상을 선택하도록 배열되는 선택기를 포함하되;
   상기 교정기는 상기 보상 인자를 사용하여 상기 선택된 주파수 비율을 교정하는 것에 기초하여 상기 주파수 비율을 생성하도록 배열되는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
9. 제7항 또는 제8항에 있어서,
   상기 주파수 비율 생성기는:
   실질적으로 제3 주파수 비율 신호에 의해 분할되는 상기 제어된 주파수인 제3 분할된 주파수를 갖는 제3 분할된 신호(117)를 생성하도록 배열되는 제3 제어식 주파수 분할기(112);
   상기 제3 분할된 주파수와 상기 제3 공진 주파수 사이의 제3 주파수 위상 차이에 기초하여 제3 위상 차이 신호(157)를 생성하도록 배열되는 제3 주파수 위상 검출기(152);
   상기 제3 위상 차이 신호에 기초하여 상기 제3 주파수 비율을 나타내는 상기 제3 주파수 비율 신호를 생성하도록 배열되는 제3 내부 루프 필터(162)를 포함하되;
   상기 가산된 신호는 상기 제3 분할된 주파수를 또한 가지고;
   상기 온도 보상기의 상기 입력은 또한 상기 제3 주파수 비율을 수신하도록 구성되고; 그리고
   상기 온도 보상기는:
   상기 제3 주파수 비율에 의해 상기 제1 주파수 비율을 분할하는 것에 기초하여 제2 분할 값을 생성하도록 배열되는 제2 분할기(221)를 더 포함하고;
   제8항에 의존하는 경우, 상기 선택기는 또한, 상기 제3 위상 차이 신호, 상기 제2 주파수 비율 및 상기 제3 주파수 비율의 그룹으로부터 또한 선택하도록 배열되고 상기 제2 주파수 비율, 상기 제3 주파수 비율 및 상기 제2 분할 값의 확장된 그룹의 하나 이상의 것의 값에 또한 기초하고;
   상기 계산기는 또한, 상기 제3 위상 차이 신호, 상기 제2 주파수 비율, 상기 제3 주파수 비율 및 상기 제2 분할 값을 가지고 확장되는 그룹 중 하나 이상의 것의 값에 기초하여 상기 보상 인자를 계산하도록 배열되고;
   상기 교정기는 상기 선택된 주파수 비율을 상기 보상 인자를 사용하여 교정하는 것에 기초하여 상기 주파수 비율을 생성하도록 배열되고;
   상기 제3 제어식 주파수 분할기, 상기 제3 분할된 신호, 상기 제3 주파수 위상 검출기, 상기 제3 위상 차이 신호, 상기 제3 내부 루프 필터 및 상기 제3 주파수 비율 신호에 의해 제5 주파수 비율 생성기 루프가 형성되고;
   상기 제3 제어식 주파수 분할기, 상기 제3 분할된 신호, 상기 컨버터, 상기 여기 신호, 상기 공진기, 상기 공진 신호, 상기 제3 주파수 위상 검출기, 상기 제3 위상 차이 신호, 상기 제3 내부 루프 필터 및 상기 제3 주파수 비율 신호에 의해 제6 주파수 비율 생성기 루프가 형성되고; 그리고
   상기 제3 내부 루프 필터는 상기 주파수 비율 생성기 루프의 불안정성이 방지되도록 상기 제3 위상 차이 신호를 필터링하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
10. 제9항에 있어서,
    상기 주파수 비율 생성기의 상기 선택기는:
    상기 제1 주파수 비율, 상기 제2 주파수 비율 및 상기 제3 주파수 비율의 그룹 중 하나를 선택하도록 - 상기 선택된 비율은 상기 제1 주파수 비율, 상기 제2 주파수 비율, 상기 제3 주파수 비율, 상기 제1 분할 값 및 상기 제2 분할 값의 그룹 중 하나 이상의 것의 값에 기초함 - ; 또는
    상기 제1 주파수 비율, 상기 제2 주파수 비율 및 상기 제3 주파수 비율 중 두 개 이상의 것의 가중된 조합 - 상기 가중된 조합은, 상기 제1 주파수 비율, 상기 제2 주파수 비율, 상기 제3 주파수 비율, 상기 제1 분할 값 및 상기 제2 분할 값의 그룹 중 하나 이상의 것의 값에 기초함 - 을 선택하도록 배열되는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
11. 제7항 내지 제10항 중 임의의 항에 있어서,
    상기 제1 분할 값은 오로지 상기 제1 주파수 비율 신호 및 상기 제2 주파수 비율 신호에만 기초하고;
    상기 제2 분할 값은 오로지 상기 제1 주파수 비율 신호 및 상기 제3 주파수 비율 신호에만 기초하고;
    상기 선택기는, 상기 제1 위상 차이 신호, 상기 제2 위상 차이 신호 및 상기 제3 위상 차이 신호의 제한된 그룹 중 하나 이상을 선택하도록 배열되고; 및/또는
    상기 계산기는 상기 제1 분할 값 및 상기 제2 분할 값의 제한된 그룹 중 하나 이상의 것의 값에 기초하여 보상 인자를 계산하도록 배열되는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
12. 제1항 내지 제11항 중 임의의 항에 있어서,
    상기 주파수 비율 생성기는 상기 공진 신호에 기초하여 디지털 공진 신호(145)를 생성하도록 배열되는 아날로그 대 디지털 컨버터(140)를 포함하되, 상기 디지털 공진 신호는 적어도 상기 제1 주파수 위상 검출기에 공급되는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
13. 제1항 내지 제12항 중 임의의 항에 있어서,
    상기 주파수 비율 생성기의 상기 컨버터는 상기 분할된 신호에 기초하여 상기 여기 신호를 생성하도록 배열되는 디지털 대 아날로그 컨버터(125)를 포함하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
14. 제1항 내지 제13항 중 임의의 항에 있어서,
    상기 비교기는:
    스케일링 계수에 의해 스케일링되는 상기 주파수 비율 신호인 스케일링된 신호를 생성하도록 배열되는 스케일러; 및/또는
    시프트 값만큼 시프트되는 상기 스케일링된 신호인 시프트된 신호를 생성하도록 배열되는 시프터를 포함하되;
    상기 비교 신호는 상기 시프트된 신호에 기초하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
15. 제1항 내지 제14항 중 임의의 항에 있어서,
    상기 제어된 주파수와 기준 주파수를 갖는 기준 신호(341) 사이의 상기 위상 차이에 기초하여 위상 델타 신호(345)를 생성하도록 배열되는 위상 획득 회로(340); 및
    상기 위상 델타 신호에 기초하여 오프셋 신호(355)를 생성하도록 배열되는 PLL(350)을 포함하되;
    상기 제어된 주파수는 상기 오프셋 신호에 또한 기초하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
16. 제15항에 있어서,
    적어도 제11항에 의존하는 경우, 상기 시프트 값은 상기 오프셋 신호이거나; 또는
    적어도 제2항에 의존하는 경우, 상기 필터링된 비교 신호는 상기 오프셋 신호에 간접적으로 기초하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
17. 제1항 내지 제16항 중 임의의 항에 있어서,
    상기 제어된 주파수와 기준 주파수/상기 기준 주파수를 갖는 기준 신호/상기 기준 신호 사이의 상기 위상 차이에 기초하여 출력 위상 델타 신호를 생성하도록 배열되는 출력 위상 획득 회로; 및
    상기 제어된 주파수 또는 상기 발진 주파수 중 어느 하나에 기초하고 상기 위상 델타 신호에 의해 적응되는 PLL 출력 주파수를 갖는 PLL 출력 신호를 생성하도록 배열되는 출력 PLL을 포함하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 주파수 생성기(100).
18. 주파수 생성기 시스템으로서,
    제1항 내지 제17항 중 임의의 항에 따른 주파수 생성기를 포함하는 주파수 생성기 칩;
    상기 공진 신호를 생성하기 위한 상기 주파수 생성기 칩에 연결하기 위한 공진기; 및
    발진 신호를 생성하기 위한 상기 제어식 발진기 회로에 연결하기 위한 발진기를 포함하는, 주파수 생성기 시스템.
19. 제18항에 있어서,
    상기 주파수 생성기 칩은 적어도 제17항에 따르며, 상기 출력 PLL의 상기 출력 신호를 합성하기 위한 합성기 칩을 포함하는, 주파수 생성기 시스템.
20. 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 방법으로서,
    공진기로부터 제1 공진 주파수를 갖는 공진 신호를 수신하는 단계;
    상기 제어된 주파수와 상기 제1 공진 주파수 사이의 상기 제1 주파수 비율을 나타내는 제1 비율 신호를 제공하는 단계;
    제1 분할된 주파수와 제1 공진 주파수 사이의 제1 주파수 위상 차이에 기초하여 제1 위상 차이 신호(155)를 생성하는 단계;
    상기 제1 주파수 비율 신호를 생성하기 위해 상기 제1 위상 차이 신호를 필터링하는 단계;
    주파수 비율을 상기 제1 주파수 비율 신호에 기초하게 하는 단계;
    목표 비율 제공하는 단계;
    목표 비율과의 상기 주파수 비율의 비교에 기초하여 비교 신호를 생성하는 단계;
    발진기 주파수를 갖는 발진기 신호를 수신하는 단계;
    상기 발진 주파수 - 발진기 주파수는 비교 신호에 기초하여 적응됨 - 에 기초하여 상기 제어된 주파수를 갖는 상기 제어된 신호를 생성하는 단계;
    실질적으로 상기 제1 주파수 비율 신호에 의해 분할되는 상기 제어된 주파수인 제1 분할된 주파수를 갖는 제1 분할된 신호(115)를 생성하는 단계;
    상기 제1 분할된 신호에 기초하여 상기 제1 분할된 주파수를 갖는 여기 신호(129) - 상기 여기 신호는 상기 공진기의 여기를 위해 상기 공진기에 제공됨 - 를 생성하는 단계; 및
    상기 제어된 신호를 출력하는 단계를 포함하되;
    상기 제1 분할된 신호, 상기 제1 위상 차이 신호 및 상기 제1 주파수 비율 신호에 의해 제1 주파수 비율 생성기 루프가 형성되고;
    상기 제1 분할된 신호, 상기 여기 신호, 상기 공진기, 상기 공진 신호, 상기 제1 위상 차이 신호 및 상기 제1 주파수 비율 신호에 의해 제2 주파수 비율 생성기 루프가 형성되고;
    상기 필터링하는 단계는 상기 주파수 비율 생성기 루프의 불안정성이 방지되도록 상기 제1 위상 차이 신호를 필터링하는, 제어된 주파수를 갖는 제어된 신호를 생성하기 위한 방법.
21. 컴퓨터 판독 가능 코드(1020)가 내부에서 구체화되는 컴퓨터 판독 가능 매체(1010)를 포함하는 컴퓨터 프로그램 제품(1000)으로서,
    상기 컴퓨터 판독 가능 코드는, 적절한 컴퓨터 또는 프로세서에 의한 실행시, 상기 컴퓨터 또는 프로세서가 제20항의 상기 방법의 상기 단계:
    제1 비율 신호를 제공하는 단계;
    주파수 비율의 기초를 형성하는 단계;
    비교 신호를 생성하는 단계;
    상기 제어된 신호를 생성하는 단계;
    여기 신호를 출력하는 단계; 및
    상기 제어된 신호를 출력하는 단계
    를 수행하게 되도록 구성되는, 컴퓨터 판독 가능 매체(1010)를 포함하는 컴퓨터 프로그램 제품(1000).
22. 컴퓨터 판독 가능 코드(1020)가 내부에서 구체화되는 컴퓨터 판독 가능 매체(1010)를 포함하는 컴퓨터 프로그램 제품(1000)으로서,
    상기 컴퓨터 판독 가능 코드는, 적절한 컴퓨터 또는 프로세서에 의한 실행시, 상기 컴퓨터 또는 프로세서가 제20항의 상기 방법을 수행하게 되도록 구성되는, 컴퓨터 판독 가능 매체(1010)를 포함하는 컴퓨터 프로그램 제품(1000).

Images