TWI838466B - 用於確定兩頻率之間比值之電路和方法 - Google Patents

用於確定兩頻率之間比值之電路和方法 Download PDF

Info

Publication number
TWI838466B
TWI838466B TW109105494A TW109105494A TWI838466B TW I838466 B TWI838466 B TW I838466B TW 109105494 A TW109105494 A TW 109105494A TW 109105494 A TW109105494 A TW 109105494A TW I838466 B TWI838466 B TW I838466B
Authority
TW
Taiwan
Prior art keywords
frequency
signal
control signal
divided
phase difference
Prior art date
Application number
TW109105494A
Other languages
English (en)
Other versions
TW202103452A (zh
Inventor
艾爾札克 米歇爾 凡
德 沃克 羅伯 凡
紐伯格 基斯 凡
Original Assignee
荷蘭商賽米布洛克斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商賽米布洛克斯公司 filed Critical 荷蘭商賽米布洛克斯公司
Publication of TW202103452A publication Critical patent/TW202103452A/zh
Application granted granted Critical
Publication of TWI838466B publication Critical patent/TWI838466B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

確定兩頻率之間比值可能為功能非常多樣化的不同電子電路中有用的一電子構建區塊。本發明包含一種用於確定具有一第一頻率的一第一輸入信號與具有一第二頻率的一第二輸入信號之間一頻率比值的電路，其中該電路包含：一經控制分數頻率分頻器，其經配置用於產生具有一分頻頻率的一分頻信號，該分頻頻率實質上為該第一頻率除以一控制信號；一頻率相位偵測器，其經配置用於基於該分頻信號的該分頻頻率與該第二輸入信號的該第二頻率之間的一頻率相位差來產生一相位差信號；及一迴路濾波器，其經配置用於基於該相位差信號產生該控制信號；其中一迴路由該經控制分數頻率分頻器、該分頻信號、該頻率相位偵測器、該相位差信號、該迴路濾波器和該控制信號形成；其中該迴路濾波器對該相位差信號進行濾波，使得防止該迴路的不穩定性；且其中該控制信號，較佳地為該控制信號的量值，指示該頻率比值。

Description

用於確定兩頻率之間比值之電路和方法
本發明涉及用於確定兩個頻率之間的比值之電路和方法的領域。
確定兩頻率之間比值可能為功能非常多樣化的不同電子電路中有用的電子構建區塊。
自WO 2013/066161 A1，特別圖2中已知一種確定頻率比值的已知電路。
WO 2013/066161 A1揭示一種電子振盪器電路，該電子振盪器電路包含：第一振盪器，其用於供應第一振盪信號；第二振盪器，其用於供應第二振盪信號；第一控制器，其用於根據第一控制器的第一控制器輸入與第二控制器輸入之間的相位差來遞送第一控制信號；第二控制器，其用於根據第二控制器的第一控制器輸入與第二控制器的第二控制器輸入之間的相位差來遞送第二控制信號；共振器；至少第二共振頻率，其中第一相移取決於第二激勵信號的頻率與第二共振頻率之間的差；及處理構件，其用於接收第一振盪信號和第二振盪信號，確定其相互比例，在預存表中查找補償因數和輸出經補償振盪信號。
在WO 2013/066161 A1的圖2中，回饋分頻器的分頻器設定確定共振器頻率與輸出頻率之間的比值。
WO 2013/066161 A1的圖2中之電路的缺點在於，頻率輸出為電路的輸出而非輸入。此外，缺點為該電路使用經控制振盪器，該經控制振盪器為龐大組件。此外，經控制振盪器具有需要與另一經控制振盪器的最小頻率距離以防止串擾妨礙小型化和整合的缺點。
US 2013/0076415 A1揭示形成在積體電路上的一或多個PLL。每一PLL包括經組態為數位經控制振盪器的內插分頻器，該分頻器接收參考時脈信號並供應根據分頻比值分頻的輸出信號。回饋分頻器耦接至內插分頻器的輸出信號，並供應分頻輸出信號作為回饋信號。相位偵測器接收回饋信號和PLL鎖定至之時脈信號。相位偵測器供應與時脈信號與回饋信號之間的差相對應的相位誤差，且根據相位誤差來調整分頻比值。缺點為分頻輸出信號上的相位雜訊相對較高。
本發明的目的為克服上文所提及一或多個缺點。
根據本發明的第一態樣，一種用於確定具有第一頻率的第一輸入信號與具有第二頻率的第二輸入信號之間頻率比值之電路，其中該電路包含： -經控制分數頻率分頻器，其經配置用於產生分頻信號，該分頻信號具有分頻頻率，該分頻頻率實質上為第一頻率除以控制信號； -共振器，其經配置用於由具有該分頻頻率的激勵信號激勵且基於該分頻信號，並產生第二輸入信號； -頻率相位偵測器，其經配置用於基於分頻信號的分頻頻率與第二輸入信號的第二頻率之間的頻率相位差來產生相位差信號；及 -迴路濾波器，其經配置用於基於相位差信號產生控制信號； 其中一迴路由該經控制分數頻率分頻器、該分頻信號、該頻率相位偵測器、該相位差信號、該迴路濾波器和該控制信號形成； 其中該迴路濾波器對該相位差信號進行濾波，使得防止該迴路的不穩定性；且 其中該控制信號，較佳地，該控制信號的量值，指示該頻率比值。
經控制頻率分頻器可以為數位經控制頻率分頻器。經控制頻率分頻器可以為經控制倍數頻率分頻器或經控制分數頻率分頻器。頻率相位偵測器可以為經組態為相位偵測器的混頻器、類比乘法器、數位電路或邏輯電路。替代地，頻率相位偵測器可以為數位混頻器，諸如XOR埠混頻器。
第一輸入信號可以為任何重複信號，且因此具有頻率。第一輸入信號可以為阻塞信號，諸如數位信號。替代地，第一輸入信號可以為類比信號，諸如三角信號或正弦信號。第一輸入信號典型地為具有低相位雜訊的信號。在8 kHz至24 MHz，較佳地為10 kHz至22 MHz，更較佳地為12 kHz至20 MHz，最較佳地為14 kHz至18 MHz的頻率範圍內，相位雜訊可以小於500 fs，較佳地小於200 fs，更較佳地為100 fs，最較佳地為80 fs。
經控制頻率分頻器取決於控制信號對第一輸入信號的頻率進行分頻。典型地，控制信號為具有低抖動的穩定信號，以防止在經控制頻率分頻器中引入明顯的額外抖動。控制信號可以包含偏移量。分頻信號典型地包含由經控制頻率分頻器引入的抖動或雜訊作為主導性雜訊源。
典型地至少在短期內，第二輸入信號亦具有非常穩定的頻率。第二輸入信號可能會由於溫度而隨時間變化，但與干擾第二輸入信號的頻率和相移的其他源相比，此等變化可能被認為相對較慢。典型地，第二輸入信號可以藉由使用諸如晶體共振器的共振器來產生。
偵測分頻信號與第二輸入信號之間的相位的頻率相位偵測器典型地亦引入雜訊。因此，相位差信號的值，諸如高度，典型地由相位差主導，且典型地額外包含由經控制頻率分頻器和頻率相位偵測器引入的雜訊。
迴路濾波器對相位差信號進行濾波。迴路濾波器的輸出信號為控制信號，其指示頻率比值。迴路濾波器典型地為低通濾波器。基於兩個限制選擇迴路濾波器截止頻率。若截止頻率經選擇過低，則迴路對迴路中之干擾反應過慢，從而導致迴路不穩定。若截止頻率經選擇過高，則迴路將無法充分拒斥相位差信號中之雜訊，亦可能導致迴路不穩定。迴路之不穩定性可自不穩定控制信號偵測。不穩定控制信號可能具有自範圍之一端至其範圍之另一端擺動的信號值，或被卡在極端情況中之一者。截止頻率典型地經選擇如此低，使得最大雜訊量自相位差信號被拒斥，而控制信號仍被允許足夠快地適應迴路中引入的任何干擾。
與現有技術相比，該電路提供極其穩定的頻率比值量測的優勢。由於現有技術不具有積分效應，因此根據本發明的電路具有回饋迴路，該回饋迴路具有積分效應。積分效應提供該相位的低頻雜訊20 dB/decade拒斥的優勢。頻域中之此效應導致40 dB/decade拒斥，而已知系統僅具有20 dB/decade拒斥。
此外，本發明提供：將諸如迴路濾波器的濾波組件的溫度特性轉置至接近DC，其效應為：小偏差僅略微改變有效頻寬，但不改變實際中心頻率。相比之下，本領域中已知的係迴路濾波器，其中已知迴路維持一定的頻率，且因此此等已知迴路濾波器為帶通濾波器。舉例而言，若已知迴路濾波器之分量在溫度或老化的影響下改變值，則已知迴路濾波器之中心頻率將改變。因此，根據本發明之電路提供提高的溫度穩定性的優勢。
如下文所論述，此電路適合於使共振器提供第二輸入信號，且基於分頻信號將激勵信號提供至共振器。如下文進一步所論述，該電路具有不必遵守巴克豪森（Barkhausen）準則的優勢。這不符合巴克豪森準則，具有減少相位雜訊的效應。
可以將符合巴克豪森準則的現有技術迴路與AM信號傳輸進行比較。可以將不符合巴克豪森準則的本發明與FM信號傳輸進行比較。眾所周知，FM信號不太容易受到干擾。本發明中之此類干擾中之一者可能為小的且毗鄰的共振頻率。此等較小且毗鄰的共振頻率甚至可能在溫度改變的影響下交叉。尤其在此等狀況下，不必遵守巴克豪森準則具有以下優勢：可顯著拒斥由較小且毗鄰的共振頻率產生的雜訊。
產生具有低相位雜訊的特定頻率需要大量的功率。此具體實例提供產生具有低相位雜訊之兩個獨立頻率的優勢，即第一頻率和第二頻率，而不會使功率加倍，但電路消耗的功率少得多。
在本發明的具體實例中，相位差信號具有基於頻率相位差的量值，諸如振幅或值，及/或控制信號具有指示頻率比值的量值（諸如振幅或值）。若相位或控制信號為類比信號，則典型地將信號資訊有利地包含在信號之振幅中。若相位或控制信號為數位信號，則典型地將信號資訊有利地包含在信號之數位值中。該數位值可以為二進位碼，BCD碼、格雷碼或此等碼的組合或具有定義值系統的任何其他碼。
在本發明的具體實例中，迴路濾波器為低通濾波器，較佳地具有截止頻率，該截止頻率有利地低於由經控制頻率分頻器引入的頻率雜訊，且較佳有利地高於第一和第二頻率的改變率。此外，應有利地選擇截止頻率，使得控制信號在指定範圍內，而電路在引起電路中之干擾的改變條件下保持穩定。指定範圍典型地為使用者指定的。亦可基於電路（諸如經控制頻率分頻器和頻率相位偵測器）中其他特徵引入的雜訊來確定指定範圍。規定範圍亦可能受到第一輸入信號和第二輸入信號的變化的影響。
在本發明的具體實例中，經控制頻率分頻器為經控制分數頻率分頻器。分頻信號與第二輸入信號之間的相位差可以由靜態相位差及/或頻率差和流逝時間引起。在此具體實例中，使用經控制分數頻率分頻器有利地允許在分頻信號的頻率與第二頻率之間經改良頻率匹配，因為第一頻率以較高粒度（granularity）分頻。此外，隨著粒度愈高，第一頻率可以經有利地選擇為愈低。高頻的使用具有串擾、增加能量損失等缺點。
在本發明的具體實例中，該電路進一步包含類比轉數位轉換器，該類比轉數位轉換器經配置用於基於第二輸入信號來產生數位第二輸入信號，其中該數位第二輸入信號經供應至頻率相位偵測器。分頻信號可以為類比信號，產生具有一個類比輸入和一個數位輸入的混合頻率相位偵測器。分頻信號可以為產生數位頻率相位偵測器的數位信號。取決於操作，可以有利地在數位域和類比域中之一者完成在數位或類比域中之輸入信號的操縱。
在低功率條件下，由於相對於類比區塊內的雜訊源，類比區塊中之信號並非強者，因此類比區塊（諸如用作類比頻率相位偵測器的及爾伯特（Gilbert）單元）典型地會添加大量雜訊。此外，在其最低功率極限下操作的類比區塊中之半導體組件增加相對大量雜訊。另一方面，在低功率條件下，只要滿足數位信號的條件，數位區塊（諸如數位混頻器）可以繼續工作。在此等低功率條件下，不會增加任何額外雜訊。且在經精心設計時，數位區塊將不會添加任何顯著雜訊至信號。因此，本發明有利地至少部分地在數位域中實施，較佳地大部分在數位域中實施，更較佳地在數位域中儘可能多地實施。本發明中之區塊可部分地在數位域中實施。
在本發明的具體實例中，電路進一步包含產生第一頻率的信號產生器，其中頻率改變率在迴路的動態頻率追蹤範圍內。取決於電路的迴路中之元件的組合，電路能夠追蹤第一頻率的頻率改變。若第一頻率的改變率過高，則與第二頻率相比，分頻信號將具有不同頻率，隨著時間流逝，將導致相位差信號的偏差增大。由於相位差信號中增大的偏差主要由迴路濾波器濾除，因此控制信號的改變將不會跟隨相位差信號的增大偏差。因此，控制信號至少暫時不指示第一輸入信號與第二輸入信號之間的頻率差。迴路甚至可在分頻信號的頻率例如為第二頻率的倍數的點處穩定化。此典型地被稱為迴路未鎖定。第一頻率的最大改變率標記動態頻率追蹤範圍的邊緣，控制信號仍以指定誤差邊限指示頻率比值來指示該第一頻率的最大改變率。對於在動態頻率追蹤範圍內的第一頻率的改變，電路不能失鎖。
根據本發明，該電路進一步包含共振器， -其中具有分頻頻率的激勵信號是基於分頻信號； -其中基於該激勵信號來激勵該共振器；及 -其中共振器產生第二輸入信號。
共振器可以經添加至電路。此提供簡單的頻率產生器的優勢。此外，共振器迴路係由經控制頻率分頻器、激勵信號、共振器、第二輸入信號、頻率相位偵測器、相位差信號、迴路濾波器和控制信號形成。包含共振器或振盪器的迴路通常遵循巴克豪森準則。巴克豪森準則包含以下約束： 1.迴路增益的絕對值等於1；且 2.迴路的相移為2π x ；
巴克豪森準則典型地暗示共振器迴路的額外設計約束。遵守巴克豪森準則的迴路典型地很難設計，且會引入額外相位雜訊。典型地，包括用於使迴路符合巴克豪森準則的常規放大器的迴路會引入相當大的相位雜訊。
經控制頻率分頻器基於控制信號對第一頻率進行分頻，以產生具有分頻頻率的激勵信號。控制信號不用於確定激勵信號的量值，例如振幅或值。激勵信號的量值可以基於第一輸入信號的量值。激勵信號的量值可以基於共振器的規格，可能考慮分頻頻率。可以有利地選擇激勵信號的量值以最佳化共振器的功能。因此，電路的迴路有利地不必遵守巴克豪森準則。因此，該迴路不包括符合巴克豪森準則的常規放大器，且因此具有降低的相位雜訊。
在本發明的具體實例中，激勵信號相對於第二輸入信號移相。典型地，相移為經控制頻率分頻器的輸入的約束。舉例而言，作為頻率相位偵測器的混頻器要求其輸入信號在相位上位移90度，以產生指示輸入信號彼此同相的相位差信號。由於共振器典型地在共振時在激勵信號與第二輸入信號之間產生0度相移，因此激勵信號和分頻信號已需要在其之間具有此等90度相移。經控制頻率分頻器有利地提供此相移。若頻率分頻為四的倍數或為分數分頻器，則經控制頻率分頻器可以有利地提供此相移。
在本發明的具體實例中，激勵信號與第二輸入信號實質上同相。此提供有利的簡單實施。
在本發明的具體實例中，第二頻率為共振器的共振頻率。選擇共振器的共振頻率提供共振器中能量消耗低的優勢，以產生具有足夠量值的第二輸入信號以使頻率相位偵測器偵測相位差。低能耗提供低局部溫升的優勢，使得能夠進一步整合電路。
在本發明的具體實例中，共振器為晶體共振器，且較佳地第二頻率為晶體共振器的泛音共振頻率。晶體為共振器的可讀可用的解決方案。
諧波頻率以與基頻相似的方式在溫度影響下改變頻率。相反，泛音頻率可以在溫度的影響下以不同方式改變頻率。此外，晶體的不同泛音可在溫度的影響下以不同方式改變頻率。因此，不同的泛音可能具有不同的溫度梯度。由於可以選擇晶體的泛音，因此可以有利地將電路設計為具有基於共振器的預定特性的預定溫度特性。
在本發明的具體實例中，該電路進一步包含數位轉類比轉換器（DAC），該數位轉類比轉換器經配置用於基於分頻信號產生分頻類比信號，其中分頻類比信號經供應至共振器。分頻類比信號可以為共振器的激勵信號。數位經控制頻率分頻器實現起來較簡單，且可易於控制。共振器為類比組件。在數位經控制頻率分頻器與共振器之間添加DAC提供以下優勢：分別在數位域與類比域中耦接兩個有利的部分解決方案。
在本發明的具體實例中，電路經配置用於確定具有第三頻率的第三輸入信號與具有第四頻率的第二輸入信號之間的第二頻率比值，其中該電路包含： -第二經控制分數頻率分頻器，其經配置用於產生第二分頻信號，該第二分頻信號具有第二分頻頻率，該第二分頻頻率實質上為第三頻率除以第二控制信號分頻； -加法器，其經配置用於產生經供應至共振器的相加信號，其中相加信號基於將分頻信號和第二分頻信號相加； -第二頻率相位偵測器，其經配置用於基於第二分頻信號的第二分頻頻率與第二輸入信號的第四頻率之間的第二頻率相位差產生第二相位差信號；及 -第二迴路濾波器，其經配置用於基於第二相位差信號產生第二控制信號； 其中一第二迴路由該第二經控制分數頻率分頻器、該第二分頻信號、該第二頻率相位偵測器、該第二相位差信號、該第二迴路濾波器和該第二控制信號形成； 其中該第二迴路濾波器對該第二相位差信號進行濾波，使得防止該第二迴路的不穩定性；且 其中該第二控制信號，較佳地為該第二控制信號的量值，指示該第二頻率比值。
電路的此具體實例有利地實用共振器的性質，即共振器可以同時在多個頻率下共振。與電路的其他元件相比，共振器典型地較龐大。因此，使用共振器在多個頻率下共振允許電路的整合和小型化。
此外，由於第一迴路和第二迴路為平行的，且同時進行評估，因此同時量測溫度效應。已知電路可具有量測按時間間隔的溫度效應的趨勢。若溫度隨時間改變，則此時間間隔導致已知電路中之溫度誤差。因此，根據本發明的電路具有經改良溫度量測準確性的優勢。
此外，此具體實例有利地允許量測操作中之共振器的磁滯特性。已知電路往往藉由自理論上進行對策設計來補償共振器中之磁滯。已知補償方法為使系統更加粗糙，從而降低系統的準確性。因此，此具體實例提供由於磁滯量測而改良準確性的優勢。
在本發明的具體實例中，第二相位差信號具有基於第二頻率相位差的第二量值，及/或第二控制信號具有指示第二頻率比值的量值。該等優勢與控制信號的優勢相當。
在本發明的一個具體實例中，共振頻率和第二共振頻率係不同的。由於電路元件在不同頻率下產生的雜訊可能不同，因此控制信號和第二控制信號中之雜訊可能不相關。由於雜訊係不相關的，因此可以有利地用於改良所確定頻率比值的準確性。
在本發明的具體實例中，共振器為晶體共振器，且共振頻率及/或第二共振頻率為晶體共振器的泛音頻率。泛音頻率具有典型特性，尤其溫度特性，此使得電路適合於特定應用。藉由選擇此泛音頻率，可以有利地使電路適用於此等應用。
較佳地，共振頻率和第二共振頻率具有不同溫度梯度。由於泛音頻率與其他泛音頻率、諧波頻率和基頻相比典型地具有不同的溫度梯度，因此該電路可以有利地用於確定共振器、較佳地為晶體共振器的溫度。
在本發明的具體實例中，第三輸入信號為第一輸入信號。此電路組態提供以下優勢：可以用一個基準來量測兩個頻率比值。結合共振頻率和第二共振頻率具有不同的溫度梯度的特徵，可以藉由將兩個比值相除或彼此加權相除來消除第一頻率隨溫度的變化。追蹤所得信號隨時間的改變指示共振器的溫度，同時提供以下優勢：最小化甚至消除提供至電路的第一頻率的溫度梯度的影響。
在本發明的具體實例中，電路經配置用於確定具有第五頻率的第四輸入信號與具有第六頻率的第二輸入信號之間的第三頻率比值，其中該電路包含： -一第三經控制分數頻率分頻器，其經配置用於產生一第三分頻信號，該第三分頻信號具有一第三分頻頻率，該第三分頻頻率實質上為該第五頻率除以一第三控制信號； -一第三頻率相位偵測器，其經配置用於基於該第三分頻信號的該第三分頻頻率與該第二輸入信號的該第六頻率之間的一第三頻率相位差產生一第三相位差信號；及 -一第三迴路濾波器，其經配置用於基於該第三相位差信號產生該第三控制信號； 其中該相加信號進一步基於該第三分頻信號的相加； 其中一第三迴路由該第三經控制分數頻率分頻器、該第三分頻信號、該第三頻率相位偵測器、該第三相位差信號、該第三迴路濾波器和該第三控制信號形成； 其中該第三迴路濾波器對該第三相位差信號進行濾波，使得防止該第三迴路的不穩定性；且 其中該第三控制信號指示該第三頻率比值。
電路的此具體實例有利地實用共振器的性質，即共振器可以同時在多個頻率下共振。與電路的其他元件相比，共振器典型地較龐大。因此，使用共振器在多個頻率下共振允許電路的整合和小型化。
此外，由於第一迴路、第二迴路和第三迴路為平行的，且同時進行評估，因此同時量測溫度效應。已知電路可具有量測按時間間隔的溫度效應的趨勢。若溫度隨時間改變，則此時間間隔導致已知電路中之溫度誤差。因此，根據本發明的電路具有經改良溫度量測準確性的優勢。
此外，此具體實例有利地允許量測操作中之共振器的磁滯特性。已知電路往往藉由自理論上進行對策設計來補償共振器中之磁滯。已知補償方法為使系統更加粗糙，從而降低系統的準確性。因此，此具體實例提供由於磁滯量測而改良準確性的優勢。
在本發明的具體實例中，第三相位差信號具有基於第三頻率相位差的第三量值，及/或第三控制信號具有指示第三頻率比值的量值。該等優勢與控制信號的優勢相當。
在本發明的一個具體實例中，第二頻率和第四頻率不同；其中第二頻率和第六頻率不同；及/或其中第四頻率和第六頻率不同。由於電路元件在不同頻率下產生的雜訊可能不同，因此控制信號、第二控制信號和第三控制信號中之雜訊可能不相關。由於雜訊係不相關的，因此可以有利地用於改良所確定頻率比值的準確性。
在本發明的具體實例中，第六頻率為晶體共振器的泛音頻率。泛音頻率具有典型特性，尤其溫度特性，此使得電路適合於特定應用。藉由選擇此泛音頻率，可以有利地使電路適用於此等應用。
較佳地，共振頻率、第二共振頻率和第三共振頻率具有不同的溫度梯度。|由於泛音頻率與其他泛音頻率、諧波頻率和基頻相比典型地具有不同的溫度梯度，因此該電路可以有利地用於確定共振器、較佳地為晶體共振器的溫度。
在本發明的具體實例中，第四輸入信號為第一輸入信號。此電路組態提供以下優勢：可以用一個基準來量測三個頻率比值。結合共振頻率、第二共振頻率和第三共振頻率具有不同溫度梯度的特徵，可以藉由將兩個比值相除或彼此加權相除來消除第一頻率隨溫度的改變。追蹤所得信號隨時間的改變指示共振器的溫度，同時提供以下優勢：最小化甚至消除提供至電路的第一頻率的溫度梯度的影響。
此外，指示的此確定亦可以涉及第一比值和第三比值，從而提供第二指示，該第二指示提供總體上更穩定及/或準確指示的優勢。
此外，第一指示和第二指示典型地具有溫度，其中指示的改變對於溫度的改變為零或實質上為零。若滿足以下條件：第一指示和第二指示具有相異溫度，其中指示對於溫度的改變為零或實質上為零，則可以有利地在工作溫度範圍內以高準確度量測共振器的溫度。
根據本發明的另一態樣，一種用於確定共振器的溫度指示的系統，其中該系統包含： -根據任何電路具體實例的電路，包含共振器並提供控制信號和第二控制信號；及 -控制信號分頻器，其經配置用於基於控制信號除以第二控制信號來產生分頻控制信號； 其中該分頻控制信號為該溫度指示。溫度指示提供本說明書中所描述之優勢。
此外，使用並行同時迴路的具有以下優勢：其使得某些效應的緊密相關成為可能。舉例而言，假設第一輸入頻率的值改變較小量。該改變可以看作為第一輸入頻率的相位雜訊。然後，所有迴路將遇到相同相對誤差貢獻。此誤差貢獻將導致各別比值之改變，但當除以此等比值時，從而產生分頻控制信號，誤差貢獻彼此抵消。因此，此系統提供以下優勢：對第一輸入頻率相位雜訊不敏感或實質上不敏感。
根據本發明的另一態樣，一種用於確定共振器的溫度指示的系統，其中該系統包含： -根據任何電路具體實例的電路，包含共振器並提供控制信號、第二控制信號和第三控制信號；及 -第一控制信號分頻器，其經配置用於基於控制信號除以第二控制信號來產生第一分頻控制信號； -第二控制信號分頻器，其經配置用於基於控制信號除以第三控制信號來產生第二分頻控制信號；及 -減法器，其經配置用於基於自第一分頻控制信號減去第二分頻控制信號來產生相減信號； 其中該第一分頻控制信號和該第二分頻控制信號具有相異最小溫度活動；且 其中該相減信號為該溫度指示。溫度指示提供本說明書中所描述之優勢。此外，使用並行同時迴路的具有以下優勢：其使得某些效應的緊密相關成為可能。
根據本發明的另一態樣，一種用於確定具有第一頻率的第一輸入信號與具有第二頻率的第二輸入信號之間頻率比值之方法，其中該方法包含以下步驟： -產生一分頻信號，該分頻信號具有一分頻頻率，該分頻頻率實質上為該第一頻率除以一控制信號； -基於該分頻信號的該分頻頻率與該第二輸入信號的該第二頻率之間的一頻率相位差產生一相位差信號；及 -基於對該相位差信號進行濾波來產生該控制信號； 其中一迴路由該分頻信號、該相位差信號和該控制信號形成； 其中該濾波對該相位差信號進行濾波，使得防止該迴路的不穩定性；且 其中該控制信號指示該頻率比值。此方法提供全文中所描述之優勢。
根據本發明的另一方面，一種確定共振器溫度指示的方法，其中該方法包含以下步驟： -產生具有一第一分頻頻率的一第一分頻信號，該第一分頻頻率實質上為一第一輸入信號的一第一頻率除以一第一控制信號； -產生具有一第二分頻頻率的一第二分頻信號，該第二分頻頻率實質上為該第一輸入信號的該第一頻率除以一第二控制信號； -產生供應至該共振器的一相加信號，其中該相加信號基於該第一分頻信號和該第二分頻信號的相加； -將該相加信號供應至該共振器； -自該共振器接收一第二輸入信號，該第二輸入信號包含第一和第二頻率，第一和第二頻率為該共振器對該第一和第二分頻頻率的回應； -基於該第一分頻信號的該第一分頻頻率與該第二輸入信號的該第一頻率之間的一第一頻率相位差產生一第一相位差信號； -基於對該第一相位差信號進行濾波而產生該第一控制信號； -基於該第二分頻信號的該第二分頻頻率與該第二輸入信號的該第二頻率之間的一第二頻率相位差產生一第二相位差信號； -基於對該第二相位差信號進行濾波而產生該第二控制信號； -基於該第一控制信號除以該第二控制信號來產生一分頻控制信號； 其中一第一迴路由該第一分頻信號、該第一相位差信號和該第一控制信號形成； 其中一第二迴路由該第二分頻信號、該第二相位差信號和該第二控制信號形成； 其中提供該第一控制信號的該濾波對該第一相位差信號進行濾波，使得防止該第一迴路的不穩定性； 其中提供該第二控制信號的該濾波對該第二相位差信號進行濾波，使得防止該第二迴路的不穩定性； 其中該第二輸入信號的該第一頻率和該第二輸入信號的該第二頻率具有相異最小溫度活動；且其中該分頻控制信號為該溫度指示。此方法提供全文中所描述之優勢。
根據本發明的另一態樣，一種確定共振器的磁滯及/或溫度指示的方法，其中該方法包含以下步驟： -產生具有一第一分頻頻率的一第一分頻信號，該第一分頻頻率實質上為一第一輸入信號的一第一頻率除以一第一控制信號； -產生具有一第二分頻頻率的一第二分頻信號，該第二分頻頻率實質上為該第一輸入信號的該第一頻率除以一第二控制信號； -產生具有一第三分頻頻率的一第三分頻信號，該第三分頻頻率實質上為該第一輸入信號的該第一頻率除以一第三控制信號； -產生供應至該共振器的一相加信號，其中該相加信號基於將該第一分頻信號，該第二分頻信號和該第三分頻信號相加； -將該相加信號供應至該共振器； -自該共振器接收一第二輸入信號，該第二輸入信號包含第一、第二和第三頻率，該第一、第二和第三頻率為該共振器對該第一、第二和第三分頻頻率的回應； -基於該第一分頻信號的該第一分頻頻率與該第二輸入信號的該第一頻率之間的一第一頻率相位差產生一第一相位差信號； -基於對該第一相位差信號進行濾波而產生該第一控制信號； -基於該第二分頻信號的該第二分頻頻率與該第二輸入信號的該第二頻率之間的一第二頻率相位差產生一第二相位差信號； -基於對該第二相位差信號進行濾波而產生該第二控制信號； -基於該第三分頻信號的該第三分頻頻率與該第二輸入信號的該第三頻率之間的一第三頻率相位差產生一第三相位差信號； -基於對該第三相位差信號進行濾波而產生該第三控制信號； -基於該第一控制信號除以該第二控制信號來產生一第一分頻控制信號； -基於該第一控制信號除以該第三控制信號來產生一第二分頻控制信號；及 -基於自該第一分頻控制信號減去該第二分頻控制信號來產生一相減信號； 其中一第一迴路由該第一分頻信號、該第一相位差信號和該第一控制信號形成； 其中一第二迴路由該第二分頻信號、該第二相位差信號和該第二控制信號形成； 其中一第三迴路由該第三分頻信號、該第三相位差信號和該第三控制信號形成； 其中提供該第一控制信號的該濾波對該第一相位差信號進行濾波，使得防止該第一迴路的不穩定性； 其中提供該第二控制信號的該濾波對該第二相位差信號進行濾波，使得防止該第二迴路的不穩定性； 其中提供該第三控制信號的該濾波對該第三相位差信號進行濾波，使得防止該第三迴路的不穩定性； 其中該第二輸入信號的該第一頻率和該第二輸入信號的該第二頻率以及該第二輸入信號的該第三頻率相對於彼此具有相異最小溫度活動；且 其中該相減信號為該磁滯及/或溫度指示。此方法提供全文中所描述之優勢。
以下諸圖可以詳述不同的具體實例。可以組合具體實例以達到增強或改良的技術效應。此等經組合具體實例可以在全文中明確提及，可以在正文中暗示或者可以隱含。
圖1示意性地示出根據本發明的第一具體實例的電路100；該電路包含經控制頻率分頻器110、頻率相位偵測器150和迴路濾波器160。經控制頻率分頻器亦可以經標記為第一經控制頻率分頻器。頻率相位偵測器亦可以標記為相位偵測器、第一相位偵測器或第一頻率相位偵測器。迴路濾波器亦可以標記為第一迴路濾波器。
經控制頻率分頻器將第一輸入信號104和控制信號107作為輸入，並提供分頻信號115作為輸出。該控制信號亦可以經標記為第一控制信號。分頻信號亦可以經標記為第一分頻信號。第一輸入信號為具有第一頻率的週期性信號。控制信號典型地為在較低頻率（諸如，實質上接近0 Hz）中具有大量能量的信號。
經控制頻率分頻器產生分頻信號。分頻信號為具有分頻頻率的週期性信號。分頻頻率基於控制信號的量值與第一頻率相關。信號的量值可以為信號的振幅、信號的值或表示度量的信號的任何其他性質。在控制信號為類比信號的狀況下，量值典型地為信號的振幅。在控制信號為數位信號的狀況下，量值典型地為信號的值。典型地，可將經控制頻率分頻器的輸入和輸出之間的關係線性化為； ， 其中x為控制信號的量值，且a為偏移。在實際實施中，選擇x和x-a的數目集要受限制得多。
相位偵測器將分頻信號和第二輸入信號135作為輸入，並提供第一相位差信號155作為輸出。第二輸入信號為具有第二頻率的週期性信號。第一相位差信號亦可以經標記為相位差信號。
相位差信號的量值與分頻頻率和第二頻率之間的相位差有關。典型地，取決於相位偵測器的實施，相位差信號的量值可以在0度、-90度或90度的相位差處具有最小值。
迴路濾波器將相位差信號作為輸入，並提供控制信號作為輸出。迴路濾波器典型地為低通濾波器。迴路濾波器穩定由經控制頻率分頻器、分頻信號、頻率相位偵測器、相位差信號、迴路濾波器和控制信號形成的迴路或回饋迴路。
假設第一頻率沒有改變。此外，假設分頻頻率比第二頻率略高，且分頻信號和第二輸入信號同相。因為與分頻信號相比第二個輸入信號將開始滯後，相位偵測器將偵測到兩個信號之間的相位差增加。增加的相位差將導致相位差信號的量值增加。由於被實施為低通濾波器，伴隨著某些延遲、阻尼及/或降低的情況下，迴路濾波器將增加控制信號的量值。控制信號的增加將導致將第一頻率除以較大量值，即較高數值，以提供較低分頻頻率。因此，利用負回饋迴路減小及/或最小化第二頻率與分頻之間的任何頻率差。此外，當分頻頻率追蹤第二頻率時，控制信號的量值將指示第一頻率與第二頻率之間的比值。
在另一情況下，假設第一頻率正在增加。此外，假設第二頻率為穩定的。當第一頻率增加且控制信號的量值穩定時，分頻頻率將增加。因為與分頻信號相比第二個輸入信號將開始滯後，相位偵測器將偵測到兩個信號之間的相位差增加。增加的相位差將導致相位差信號的量值增加。由於被實施為低通濾波器，伴隨某些延遲、阻尼及/或降低的情況下，迴路濾波器將增加控制信號的量值。控制信號的增加將導致將第一頻率（因此較高數值）除以較大量值，以提供較低分頻頻率，此將實質上為在增加第一頻率之前的分頻頻率。因此，由於負回饋迴路，任何改變第一頻率將導致分頻頻率與第二頻率實質上保持相同。此外，隨著分頻頻率追蹤第二頻率，控制信號的量值將指示第一頻率與第二頻率之間的比值，在此情況下該比值將增加。
由於典型地第一和第二頻率兩者皆改變，因此上述情景的組合為可能的。
為了獲得初始鎖定，分頻頻率需要相對接近於第二頻率，諸如產生第二頻率的共振器的共振頻率，否則獲得初始鎖定的鎖定程序可能相當複雜且時間長。若第一或第二頻率或第一和第二頻率的組合移動的速度快於共振器迴路可追蹤的速度，則鎖定可能會丟失。較佳地，第一頻率不應改變得過快以至於不能更快地改變第二頻率。第一和第二頻率在相對較大的範圍內的緩慢頻率移動允許維持鎖定。第一和第二頻率在相對較小的範圍內的快速頻率移動亦允許維持鎖定。
對於一些電路，可能知道頻率移動的程度。將彼知識與電路組合允許選擇共振器並設計迴路中之其他元件，以在操作期間保持鎖定。根據經驗，若迴路的動態頻率追蹤速度比第一和第二頻率改變的組合速度慢，則會丟失鎖定。
圖2示意性地示出根據本發明的第二具體實例的電路101。該電路包含如圖1中所描述的所有特徵。該電路可以進一步包含第二經控制頻率分頻器111、加法器120、DAC 125、共振器130、ADC 140、第二相位偵測器151和第二迴路濾波器161。
第一經控制頻率110分頻器將第一輸入信號105和第一控制信號108作為輸入，並提供第一分頻信號115作為輸出。第二經控制頻率分頻器將第三輸入信號105和第二控制信號108作為輸入，並提供第二分頻信號116作為輸出。加法器將第一和第二分頻信號作為輸入，並提供相加信號121作為輸出。相加信號為第一和第二分頻信號的相加。
可選DAC將相加信號作為輸入，並提供適合於使共振器共振的激勵信號129作為輸出。此提供具有數位域中之電路的許多特徵的優勢，而僅需要單個DAC來向典型地為晶體或晶體振盪器的共振器提供激勵信號，該激勵信號典型地為類比信號。此外，分頻器典型地在數位域中實施，提供易於實施和引入有限相位雜訊的優勢。引入有限相位雜訊主要歸因於與整數分頻器相比，經控制數位分數頻率分頻器具有更高粒度。
在替代具體實例中，在加法器的相應輸入處存在兩個DAC，使得加法器為類比加法器。在另一替代具體實例中，該電路在迴路中無任何DAC。在又一個具體實例中，DAC在第一迴路濾波器輸出與第一經控制頻率分頻器之間，較佳地，第二DAC在第二迴路濾波器輸出與第二經控制頻率分頻器之間。
可選ADC將第二輸入信號作為輸入，並提供數位第二信號145作為輸出。此提供具有數位域中之電路的許多特徵的優勢，同時僅需要單個ADC來接收自共振器（典型地為晶體）的第二輸入信號（典型地為類比信號）。在替代具體實例中，兩個ADC位於各別相位偵測器與迴路濾波器之間。在另一具體實例中，兩個ADC位於各別迴路濾波器與經控制頻率分頻器之間。
第一頻率相位偵測器150將第一分頻信號115和數位第二信號145作為輸入，且提供第一相位差信號155作為輸出。第二頻率相位偵測器151將第二分頻信號116和數位第二信號145作為輸入，且提供第二相位差信號156作為輸出。第一迴路濾波器160將第一相位差信號作為輸入，且提供第一控制信號107作為輸出。第二迴路濾波器161將第二相位差信號作為輸入，且提供第二控制信號108作為輸出。
典型地，第一分頻頻率和第二分頻頻率為不同頻率，且為共振器的兩個共振頻率。因此，共振器典型為允許同時不同頻率的共振的共振器。典型地，共振器為晶體共振器。此外，典型地，共振中之至少一者為泛音共振，較佳地，兩個共振皆為泛音共振。
如之前所描述，若以泛音頻率選擇第一和第二分頻頻率中之至少一者，則溫度行為可能會不同。溫度可在-40℃至+ 125℃的溫度範圍內變化。在此範圍內，某個泛音的溫度梯度可能變化。
圖3示出在基本共振頻率附近的晶體的共振模式。該晶體為HC-49U石英晶體，具有3次泛音共振。此晶體為普通AT切割晶體。標記最主導性模式。該量測在室溫下進行。
圖4示出在3次諧波共振頻率附近的晶體的共振模式。標記最主導性模式。該量測在室溫下進行。
圖5示出在5次諧波共振頻率附近的晶體的共振模式。標記最主導性模式。該量測在室溫下進行。
下表示出所標記共振模式的所量測共振頻率。
模式 f(resonance) [MHz]
48 _1 _1 15.989
48 _ 1 _ 2 16.099
48 _ 1 _ 3 16.129
48 _ 3 _ 1 47.999
48 _ 3 _ 2 48.034
48 _ 3 _ 3 48.072
48 _ 3 _ 4 48.173
48 _ 5 _ 1 79.995
48 _ 5 _ 2 80.070
圖6示出共振模式對溫度的溫度行為。該測試裝置包含晶體，該晶體以約一小時的熱時間常數安裝在鋁塊中。使用10℃的步長將此塊的溫度自室溫步升至120℃。
圖6在水平軸上示出溫度。在垂直軸上示出相對於諧波頻率的頻率偏差，該諧波頻率亦可經標記為第一泛音頻率。
量測值示出較高泛音頻率隨溫度偏離諧波頻率。亦示出偏差率隨溫度改變。此外，相對頻率偏差在溫度範圍內示出最小值。此最小值意味著諧波頻率的頻率改變率與較高泛音頻率相比相等。
圖7示意性地示出根據本發明的第三具體實例的電路102。該電路包含如圖2中所描述的所有特徵。該電路可以進一步包含第三經控制頻率分頻器112、第三相位偵測器152和第三迴路濾波器162。
第一經控制頻率110分頻器將第一輸入信號105和第一控制信號108作為輸入，並提供第一分頻信號115作為輸出。第二經控制頻率分頻器將第三輸入信號105和第二控制信號108作為輸入，並提供第二分頻信號116作為輸出。第三經控制頻率分頻器將第四輸入信號106和第三控制信號109作為輸入，並提供第三分頻信號117作為輸出。加法器將第一、第二和第三分頻信號作為輸入，且提供相加信號121作為輸出。相加信號為第一、第二和第三分頻信號的相加。
第一頻率相位偵測器150將第一分頻信號115和數位第二信號145作為輸入，且提供第一相位差信號155作為輸出。第二頻率相位偵測器151將第二分頻信號116和數位第二信號145作為輸入，且提供第二相位差信號156作為輸出。第三頻率相位偵測器152將第三分頻信號117和數位第三信號145作為輸入，且提供第三相位差信號157作為輸出。第一迴路濾波器160將第一相位差信號作為輸入，且提供第一控制信號107作為輸出。第二迴路濾波器161將第二相位差信號作為輸入，且提供第二控制信號108作為輸出。第三迴路濾波器162將第三相位差信號作為輸入，且提供第三控制信號109作為輸出。
典型地，第一分頻頻率、第二分頻頻率和第三分頻頻率為不同頻率，且為共振器的所有共振頻率。因此，共振器典型為允許同時不同頻率的共振的共振器。典型地，共振器為晶體共振器。此外，典型地，共振中之至少兩者為泛音共振，較佳地，所有共振皆為泛音共振。
如之前所描述，若以泛音頻率選擇第一和第二分頻頻率中之至少一者，則溫度行為可能會不同。溫度可在-40℃至+ 125℃的溫度範圍內變化。在此範圍內，某個泛音的溫度梯度可能變化。
圖8示意性地示出根據本發明的第四具體實例的系統200。該系統包含根據本發明任何具體實例的電路210，其包含共振器並提供控制信號107和第二控制信號108。該系統進一步包含控制信號分頻器220，該控制信號分頻器220經配置用於基於控制信號除以第二控制信號來產生分頻控制信號225。分頻控制信號為溫度指示225。
圖9示意性地示出根據本發明的第五具體實例的系統201。該系統包含根據本發明的任何具體實例的電路211，其包含共振器且提供控制信號107、第二控制信號108和第三控制信號109。該系統進一步包含第一控制信號分頻器220，該第一控制信號分頻器220經配置用於基於控制信號除以第二控制信號來產生分頻控制信號225。第一分頻控制信號為第一溫度指示225。該系統進一步包含第二控制信號分頻器221，該第二控制信號分頻器221經配置用於基於控制信號除以第三控制信號來產生第二分頻控制信號226。第二分頻控制信號為第二溫度指示226。該系統進一步可選地包含減法器230，該減法器230經配置用於基於自第一分頻控制信號減去第二分頻控制信號來產生相減信號235。典型地，第一分頻控制信號和第二分頻控制信號具有相異最小溫度活動。相減信號為溫度指示。
組合有該特徵的圖2中之具體實例使得該具體實例經配置在兩個相異共振頻率下共振，經選擇使得共振頻率具有相異活動驟降，分別指示第一和第二比值的第一和第二控制信號將適用於量測共振器（較佳地為晶體共振器）的溫度改變，如圖8中所示出。在本申請案的上下文中，相異最低溫度活動為在不同或相異溫度下具有最小頻率改變的最低活動。此最小改變可與另一信號的另一頻率有關。此具體實例提供能夠在整個溫度範圍內以高準確度量測共振器的溫度改變的優勢。另一優勢為第一比值與第二比值的除法提供與第一頻率無關的比值。因此，可以消除第一頻率的任何與溫度有關的變化。
此外，圖2中之具體實例可以擴展為包括如圖7中所示出的第三迴路。第三迴路包含第3經控制頻率分頻器112，第3相位偵測器152和第3迴路濾波器162，其皆以與第一和第二迴路相似的方式配置。此外，此具體實例擴展第一控制信號分頻器，該第一控制信號分頻器藉由將控制信號除以第二控制信號來產生第一分頻控制信號。此外，此具體實例擴展有第二控制信號分頻器，該第二控制信號分頻器藉由將控制信號除以第三控制信號來產生第二分頻控制信號。此外，此具體實例擴展有減法器，該減法器經配置用於基於自第一分頻控制信號減去第二分頻控制信號來產生相減信號，其中相減信號指示共振器的溫度，如圖9中所示出。此外，至少第一分頻控制信號和第二分頻控制信號具有相異最小溫度活動。
此具體實例提供能夠在整個溫度範圍內以高準確度量測共振器的溫度改變的優勢。另一優勢為比值之除法提供獨立於第一頻率的分頻比值。因此，可以消除或至少最小化第一頻率的任何與溫度有關的變化。此外，可以補償改變共振器的共振頻率的共振器的任何行為，諸如與時間有關的特性，例如磁滯。
使用頻率量測技術允許以1k個樣本/秒的速度實現大約0.1 ppb的量測準確度。此移位至該系統有利地能夠以穩定第一頻率量測共振器諸如晶體的小的溫度改變。小的溫度改變可能在毫凱爾文的範圍內。此外，系統典型地能夠對改變做出足夠快速的回應。
在本發明的具體實例中，將偏移添加至相位差信號。此允許將迴路鎖定在不同角度。舉例而言，若頻率相位偵測器在其輸入上具有用於0度相移的最小輸出信號，則該偏移將導致迴路鎖定在非0度。舉例而言，若頻率相位偵測器在其輸入上具有用於90度相移的最小輸出信號，則該偏移將導致迴路鎖定在非90度。
在具體實例中，可以使用間接讀出的共振器，諸如晶體振盪器、晶體或晶體共振器。此間接讀出可能引入相移。如上文所描述，此引入相移可以藉助引入偏移來校正此引入相移。
在另一具體實例中，電路包含第一輸入信號產生器。由於第一輸入信號的第一頻率被經控制頻率分頻器分頻時，第一頻率將更高，較佳地為比分頻頻率高得多。高頻產生器使用較小的電感器及/或電容器。因此，第一輸入信號產生器和經控制頻率分頻器的組合有利地允許電路的小型化和進一步整合。該電路甚至可以整合在晶片上，從而允許進一步減少分散電子元件的雜訊相關問題，並減少此等組件之間的串擾。此外，與直接產生分頻信號相比，第一輸入信號產生器和經控制頻率分頻器的組合典型地提供較低相位雜訊的優勢。
第一輸入信號產生器的實施可以為VCO，其正產生具有第一頻率的第一輸入信號，該第一頻率可以不同於第二輸入信號的第二頻率。在共振器的狀況下，第一頻率可以不同於共振器的任何共振模式。第一頻率可能更高，且甚至所有模式的非整數倍。
此與使用一些晶體作為共振器並應用串聯PLL以獲得較高頻率的已知方法相異。此實施提供以下優勢：減少組件計數，並允許進一步整合，同時允許更大的靈活性。
信號可以為週期性信號。週期信號在每一週期後皆自身重複。每秒的重複次數等於頻率。此外，信號可以具有最大量值，諸如振幅或值，平均信號位準和RMS位準。本文之上下文中之信號可以為類比信號，諸如電壓信號、電流信號、功率信號及/或能量信號。本文之上下文中之信號亦可以為表示電壓信號、電流信號、功率信號及/或能量信號的數位信號。頻率比值為頻率比值信號。
經控制頻率分頻器可以為數位經控制頻率分頻器。經控制頻率分頻器可以為經控制倍數頻率分頻器。經控制倍數頻率分頻器提供輸出信號，該輸出信號具有等於輸入信號的輸入頻率除以n的輸出頻率，其中n為集合N的數目。在公式中：；
替代地，經控制頻率分頻器可以為經控制分數分頻器。在公式中：； 在實際實施中，經控制分數頻率分頻器可能限於例如：；
數位經控制倍數頻率分頻器的例示性具體實例，其中分頻器在分頻數目N與N+1之間切換。先決條件為，若將分頻信號饋送至共振器，則此共振器具有合宜（decent）品質Q。藉由在N與N+1之間切換，例如分數數目（例如N+3/4或N+5/7）係可能的。
可以藉助添加具有可設置最大值的累加器來進行此數位經控制倍數頻率分頻器的實施。在N+3/4的實例中，最大容量為4且重複相加數目為3的累加器將在3/4循環時具有一進位。每當存在該進位時，分頻器應除以N+1數目，任何其他時間分頻器應除以N。此技術可以歸類為整形（shaping）。
高階（higher-order）整形可以藉由添加另一累加器和一小微分器來完成。因此，對於較高階整形，數位經控制頻率分頻器可以除以N-1、N、N+1或N+2。高階整形導致頻譜特性示出更陡峭滾降，從而在迴路中產生更少雜訊。高階整形為電路提供更穩定頻率比值的優勢。
DTC（Digital to Time Converter，數位轉時間轉換器）可用於使信號的邊緣移位，例如數位經控制倍數頻率分頻器的輸出。數位經控制倍數頻率分頻器除以N，以某一型樣交替除以N+1，而DTC將邊緣插值至接近完美時間。因此，DTC可以減少引入電路中之抖動，從而提供更穩定電路及/或頻率比值的優勢。
上述兩種方法為數位經控制倍數頻率分頻器和DTC，在雜訊和準確性方面具有不同性能。數位經控制倍數頻率分頻器提供分頻信號，其中迴路穩定性和視情況準確性取決於迴路濾波器的濾波拒斥和是否存在於諧振器上。在另一方面，DTC提供更好的初始準確性，但具有以下缺點：其增加頻譜上較大雜訊分量。由於優勢和劣勢會隨其他電路組件的特性（尤其隨迴路中之其他電路組件）以及提供至該電路的信號而變化，因此很難輕易確定哪個優勢或劣勢所主導。
頻率相位偵測器可以為經組態為相位偵測器的混頻器、類比乘法器、數位電路或邏輯電路。頻率相位偵測器、相位偵測器或相位產生諸如相位差信號的輸出信號，該輸出信號表示兩個輸入信號之間（諸如分頻信號和第二輸入信號之間）的相位差。取決於頻率相位偵測器的類型，可能需要對輸入信號進行相移，以提供可用於鎖定迴路的輸出信號。作為實例，由互斥或邏輯閘製成的邏輯電路相位偵測器典型地將迴路鎖定在輸入信號之間的90度相移處。
迴路濾波器使迴路穩定化。鑒於提供至電路的輸入信號，迴路濾波器可以進一步穩定迴路。若存在共振器，則迴路濾波器可以進一步使考慮到共振器特性的電路穩定化。迴路濾波器可以為一階或多階濾波器。迴路濾波器典型地為低通濾波器。迴路濾波器的截止頻率典型地為電路中干擾校正的準確性與速度之間的平衡。較低截止頻率提供更多準確性，因為整個迴路濾波器允許較少抖動，而較高截止頻率提供對電路的改變（諸如溫度改變）的更快回應。此外，電路的迴路鎖定特性可能受到迴路濾波器的影響，特別截止頻率的選擇。在設計迴路濾波器時的重要因素係考慮迴路增益。迴路濾波器典型地實施為PID控制器。
共振器具有基本頻率，此為共振最低頻率。此外，共振器可以在諧波頻率下共振，該共振頻率遵循以下關係：；
此外，共振器可能以泛音頻率共振，該頻率遵循以下關係：；
晶體、晶體振盪器或晶體共振器的共振頻率可以為偶次或奇次諧波以及相關聯泛音。典型地，奇次諧波和相關聯泛音用於使晶體共振。
應注意，該等圖僅為圖解，且未按比例繪製。在諸圖中，與已描述的元件相對應的元件可以具有相同的參考編號。
應注意，上文所提及具體實例說明而非限制本發明，且熟習此項技術者將能夠設計許多替代具體實例而不背離所附申請專利範圍的範圍。在申請專利範圍中，放在括弧之間的任何參考標記不應解釋為對申請專利範圍的限制。動詞「包含」及其詞形變化的使用不排除申請專利範圍中之元件或階段之外的元件或階段的存在。元件之前的冠詞「一（a）」或「一（an）」不排除存在複數個此類的元件。本發明可以藉助於包含幾個相異元件的硬體以及藉助於經適當程式化的電腦或處理器來實施。在列舉幾個構件的裝置申請專利範圍中，此等構件中之幾個可以由同一個硬體物項來體現。在互不相同的從屬申請專利範圍中記載某些措施的事實並不指示此等措施的組合不能有利地使用。
實例、具體實例或可選特徵，是否指示為不可­限制不應理解為限制所主張發明。
100:第一具體實例電路 101:第二具體實例電路 102:第三具體實例電路 104:第一輸入信號 105:第三輸入信號 106:第四輸入信號 107:（第一）控制信號 108:第二控制信號 109:第三控制信號 110:（第一）經控制分數頻率分頻器 111:第二經控制分數頻率分頻器 112:第三經控制分數頻率分頻器 115:（第一）分頻信號 116:第二分頻信號 117:第三分頻信號 120:加法器 121:相加信號 125:數位轉類比轉換器（DAC） 129:激勵信號 130:共振器 135:第二輸入信號 140:類比轉數位轉換器（ADC） 145:數位第二信號 150:（第一）頻率相位偵測器 151:第二頻率相位偵測器 152:第三頻率相位偵測器 155:（第一）相位差信號 156:第二相位差信號 157:第三相差信號 160:（第一）迴路濾波器 161:第二迴路濾波器 162:第三迴路濾波器 200:第一具體實例系統 201:第二具體實例系統 210:包含共振器的第一電路 211:包含共振器的第二電路 220:（第一）分頻器 221:第二分頻器 225:第一指示 226:第二指示 230:減法器 235:相減信號
參考在以下描述中以實例的方式描述的具體實例並參考附圖，本發明將變得顯而易見並得到進一步闡述，其中：
[圖1]示意性地示出根據本發明的第一具體實例的第一電路；
[圖2]示意性地示出根據本發明的第二具體實例的第二電路；
[圖3]示出在基本共振頻率附近的晶體的共振模式；
[圖4]示出在3次諧波共振頻率附近的晶體的共振模式；
[圖5]示出在5­次諧波共振頻率附近的晶體的共振模式；
[圖6]示出共振模式對溫度的溫度行為；
[圖7]示意性地示出根據本發明的第三具體實例的第三電路；
[圖8]示意性地示出根據本發明的第四具體實例的第一系統；及
[圖9]示意性地示出根據本發明的第五具體實例的第二系統；
該等圖僅為示意性的，且未按比例繪製。在諸圖中，與已描述的元件相對應的元件可以具有相同的參考編號。
100:第一具體實例電路
104:第一輸入信號
107:(第一)控制信號
110:(第一)經控制分數頻率分頻器
115:(第一)分頻信號
135:第二輸入信號
150:(第一)頻率相位偵測器
155:(第一)相位差信號
160:(第一)迴路濾波器

Claims (24)

  1. 一種用於確定具有一第一頻率的一第一輸入信號(104)與具有一第二頻率的一第二輸入信號(135)之間的一頻率比值(107)的電路(100、101、102)，其中該電路包含：一經控制分數頻率分頻器(110)，其經配置用於產生一分頻信號(115)，該分頻信號具有實質上為該第一頻率除以一控制信號(107)的一分頻頻率；一共振器(130)，其經配置用於由具有該分頻頻率的一激勵信號(129)激勵且基於該分頻信號，並產生該第二輸入信號；一頻率相位偵測器(150)，其經配置用於基於該分頻信號的該分頻頻率與該第二輸入信號的該第二頻率之間的一頻率相位差來產生一相位差信號(155)；及一迴路濾波器(160)，其經配置用於基於該相位差信號產生該控制信號；其中一迴路由該經控制分數頻率分頻器、該分頻信號、該頻率相位偵測器、該相位差信號、該迴路濾波器和該控制信號形成；其中該迴路濾波器對該相位差信號進行濾波，使得防止該迴路的不穩定性；且其中該控制信號指示該頻率比值。
  2. 如請求項1之電路，其中該相位差信號具有基於該頻率相位差的一量值，及/或該控制信號具有指示該頻率比值的一量值。
  3. 如請求項1至2中任一項之電路，其中該迴路濾波器為一低通濾波器，具有一截止頻率，該截止頻率低於由該經控制分數頻率分頻器引入的頻率雜訊，且高於該第一頻率和該第二頻率的一改變率。
  4. 如請求項1至2中任一項之電路，其包含一類比轉數位轉換器，該類比轉數位轉換器經配置用於基於該第二輸入信號來產生一數位第二信號， 其中該數位第二信號經供應至該頻率相位偵測器。
  5. 如請求項1至2中任一項之電路，其包含產生該第一頻率的一信號產生器，其中該頻率改變率在該迴路的動態頻率追蹤範圍內。
  6. 如請求項5之電路，其中該激勵信號相對於該第二輸入信號相移或與該第二輸入信號實質上同相。
  7. 如請求項1至2中任一項之電路，其中該第二頻率為該共振器的一共振頻率。
  8. 如請求項7之電路，其中該共振器為一晶體共振器，且該第二頻率為該晶體共振器的一泛音共振頻率。
  9. 如請求項1至2中任一項之電路，其包含一數位轉類比轉換器，該數位轉類比轉換器經配置用於基於該分頻信號來產生該激勵信號。
  10. 如請求項1至2中任一項之電路，其中該電路經配置用於確定具有一第三頻率的一第三輸入信號(105)與具有一第四頻率的該第二輸入信號之間的一第二頻率比值(108)，其中該電路包含：一第二經控制分數頻率分頻器(111)，其經配置用於產生一第二分頻信號(116)，該第二分頻信號具有一第二分頻頻率，該第二分頻頻率實質上為該第三頻率除以一第二控制信號(108)；一加法器(120)，其經配置用於產生經供應至該共振器的一相加信號(121)，其中該相加信號基於將該分頻信號和該第二分頻信號相加；一第二頻率相位偵測器(151)，其經配置用於基於該第二分頻信號的該第二分頻頻率與該第二輸入信號的該第四頻率之間的一第二頻率相位差產生一第二相位差信號(156)；及一第二迴路濾波器(161)，其經配置用於基於該第二相位差信號產生該第二控制信號； 其中一第二迴路由該第二經控制分數頻率分頻器、該第二分頻信號、該第二頻率相位偵測器、該第二相位差信號、該第二迴路濾波器和該第二控制信號形成；其中該第二迴路濾波器對該第二相位差信號進行濾波，使得防止該第二迴路的不穩定性；且其中該第二控制信號指示該第二頻率比值。
  11. 如述請求項10之電路，其中該第二相位差信號具有基於該第二頻率相位差的一第二量值，及/或該第二控制信號具有指示該第二頻率比值的一量值。
  12. 如請求項10之電路，其中該第二頻率和該第四頻率不同。
  13. 如請求項10之電路，其中該共振器為一晶體共振器，以及該第四頻率為該晶體共振器的一泛音頻率。
  14. 如請求項10之電路，其中該第三輸入信號為該第一輸入信號。
  15. 如請求項10之電路，其中該電路經配置用於確定具有一第五頻率的一第四輸入信號(106)與具有一第六頻率的該第二輸入信號之間的一第三頻率比值，其中該電路包含：一第三經控制分數頻率分頻器(112)，其經配置用於產生一第三分頻信號(117)，該第三分頻信號具有一第三分頻頻率，該第三分頻頻率實質上為該第五頻率除以一第三控制信號；一第三頻率相位偵測器(152)，其經配置用於基於該第三分頻信號的該第三分頻頻率與該第二輸入信號的該第六頻率之間的一第三頻率相位差產生一第三相位差信號(157)；及一第三迴路濾波器(162)，其經配置用於基於該第三相位差信號產生該第三控制信號； 其中該相加信號進一步基於該第三分頻信號的相加；其中一第三迴路由該第三經控制分數頻率分頻器、該第三分頻信號、該第三頻率相位偵測器、該第三相位差信號、該第三迴路濾波器和該第三控制信號形成；其中該第三迴路濾波器對該第三相位差信號進行濾波，使得防止該第三迴路的不穩定性；且其中該第三控制信號指示該第三頻率比值。
  16. 如請求項15之電路，其中該第三相位差信號具有基於該第三頻率相位差的一第三量值，及/或該第三控制信號具有指示該第三頻率比值的一量值。
  17. 如請求項15之電路，其中該第二頻率和該第四頻率不同；其中該第二頻率和該第六頻率不同；及/或其中該第四頻率和該第六頻率不同。
  18. 如請求項15之電路，其中該共振器為一晶體共振器，以及該第六頻率為該晶體共振器的一泛音頻率。
  19. 如請求項15之電路，其中該第四輸入信號為該第一輸入信號。
  20. 一種用於確定一共振器的一溫度指示的系統，其中該系統包含：一如請求項10至14中任一項之電路，其包含該共振器並提供該控制信號和該第二控制信號；及一控制信號分頻器(220)，其經配置用於基於該控制信號除以該第二控制信號來產生一分頻控制信號；其中該分頻控制信號為該溫度指示。
  21. 一種用於確定一共振器的一溫度指示的系統，其中該系統包含：一如請求項15至19中任一項之電路，其包含該共振器並提供該控制信號、該第二控制信號和該第三控制信號；及一第一控制信號分頻器(220)，其經配置用於基於該控制信號除以該第二控制信號來產生一第一分頻控制信號(225)；一第二控制信號分頻器(226)，其經配置用於基於該控制信號除以該第三控制信號來產生一第二分頻控制信號(226)；及一減法器(230)，其經配置用於基於自該第一分頻控制信號減去該第二分頻控制信號來產生一相減信號(235)；其中該第一分頻控制信號和該第二分頻控制信號具有相異最小溫度活動；且其中該相減信號為該溫度指示。
  22. 一種用於確定具有一第一頻率的一第一輸入信號(104)和具有一第二頻率的一第二輸入信號(135)之間的一頻率比值(107)的方法，其中該方法包含以下步驟：產生一分頻信號(115)，該分頻信號具有一分頻頻率，該分頻頻率實質上為該第一頻率除以一控制信號(107)；產生一激勵信號(129)，該激勵信號具有該分頻頻率且基於該分頻信號；經由由該激勵信號激勵的一共振器產生該第二輸入信號；基於該分頻信號的該分頻頻率與該第二輸入信號的該第二頻率之間的一頻率相位差產生一相位差信號(155)；及基於對該相位差信號進行濾波來產生該控制信號；其中一迴路由該分頻信號、該相位差信號和該控制信號形成； 其中該濾波對該相位差信號進行濾波，使得防止該迴路的不穩定性；且其中該控制信號指示該頻率比值。
  23. 一種用於確定一共振器的一溫度指示(225)的方法，其中該方法包含以下步驟：產生具有一第一分頻頻率的一第一分頻信號(115)，該第一分頻頻率實質上為一第一輸入信號(104)的一第一頻率除以一第一控制信號(107)；產生具有一第二分頻頻率的一第二分頻信號(116)，該第二分頻頻率實質上為該第一輸入信號的該第一頻率除以一第二控制信號(108)；產生供應至該共振器的一相加信號(121)，其中該相加信號基於該第一分頻信號和該第二分頻信號的相加；將該相加信號供應至該共振器；自該共振器接收一第二輸入信號(135)，該第二輸入信號包含第一頻率和第二頻率，該第一頻率和該第二頻率為該共振器對該第一分頻頻率和該第二分頻頻率的回應；基於該第一分頻信號的該第一分頻頻率與該第二輸入信號的該第一頻率之間的一第一頻率相位差產生一第一相位差信號(155)；基於對該第一相位差信號進行濾波而產生該第一控制信號；基於該第二分頻信號的該第二分頻頻率與該第二輸入信號的該第二頻率之間的一第二頻率相位差產生一第二相位差信號(156)；基於對該第二相位差信號進行濾波而產生該第二控制信號；基於該第一控制信號除以該第二控制信號來產生一分頻控制信號(225)；其中一第一迴路由該第一分頻信號、該第一相位差信號和該第一控制信號形成；其中一第二迴路由該第二分頻信號、該第二相位差信號和該第二控制信號 形成；其中提供該第一控制信號的該濾波對該第一相位差信號進行濾波，使得防止該第一迴路的不穩定性；其中提供該第二控制信號的該濾波對該第二相位差信號進行濾波，使得防止該第二迴路的不穩定性；其中該第二輸入信號的該第一頻率和該第二輸入信號的該第二頻率具有相異最小溫度活動；且其中該分頻控制信號為該溫度指示。
  24. 一種用於確定一共振器的一溫度指示(235)的方法，其中該方法包含以下步驟：產生具有一第一分頻頻率的一第一分頻信號(115)，該第一分頻頻率實質上為一第一輸入信號(104)的一第一頻率除以一第一控制信號(107)；產生具有一第二分頻頻率的一第二分頻信號(116)，該第二分頻頻率實質上為該第一輸入信號的該第一頻率除以一第二控制信號(108)；產生具有一第三分頻頻率的一第三分頻信號(117)，該第三分頻頻率實質上為該第一輸入信號的該第一頻率除以一第三控制信號；產生供應至該共振器的一相加信號(121)，其中該相加信號基於將該第一分頻信號、該第二分頻信號和該第三分頻信號相加；將該相加信號供應至該共振器；自該共振器接收一第二輸入信號(135)，該第二輸入信號包含第一頻率、第二頻率和第三頻率，該第一頻率、該第二頻率和該第三頻率為該共振器對該第一分頻頻率、該第二分頻頻率和該第三分頻頻率的回應；基於該第一分頻信號的該第一分頻頻率與該第二輸入信號的該第一頻率之間的一第一頻率相位差產生一第一相位差信號(155)； 基於對該第一相位差信號進行濾波而產生該第一控制信號；基於該第二分頻信號的該第二分頻頻率與該第二輸入信號的該第二頻率之間的一第二頻率相位差產生一第二相位差信號(156)；基於對該第二相位差信號進行濾波而產生該第二控制信號；基於該第三分頻信號的該第三分頻頻率與該第二輸入信號的該第三頻率之間的一第三頻率相位差產生一第三相位差信號；基於對該第三相位差信號進行濾波而產生該第三控制信號；基於該第一控制信號除以該第二控制信號來產生一第一分頻控制信號(225)；基於該第一控制信號除以該第三控制信號來產生一第二分頻控制信號(226)；及基於自該第一分頻控制信號減去該第二分頻控制信號來產生一相減信號(235)；其中一第一迴路由該第一分頻信號、該第一相位差信號和該第一控制信號形成；其中一第二迴路由該第二分頻信號、該第二相位差信號和該第二控制信號形成；其中一第三迴路由該第三分頻信號、該第三相位差信號和該第三控制信號形成；其中提供該第一控制信號的該濾波對該第一相位差信號進行濾波，使得防止該第一迴路的不穩定性；其中提供該第二控制信號的該濾波對該第二相位差信號進行濾波，使得防止該第二迴路的不穩定性；其中提供該第三控制信號的該濾波對該第三相位差信號進行濾波，使得防 止該第三迴路的不穩定性；其中該第二輸入信號的該第一頻率和該第二輸入信號的該第二頻率以及該第二輸入信號的該第三頻率相對於彼此具有相異最小溫度活動；且其中該相減信號為該溫度指示。
TW109105494A 2019-02-27 2020-02-20 用於確定兩頻率之間比值之電路和方法 TWI838466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL2022646A NL2022646B1 (en) 2019-02-27 2019-02-27 Circuit and method for determining the ratio between two frequencies
NL2022646 2019-02-27

Publications (2)

Publication Number Publication Date
TW202103452A TW202103452A (zh) 2021-01-16
TWI838466B true TWI838466B (zh) 2024-04-11

Family

ID=66218375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105494A TWI838466B (zh) 2019-02-27 2020-02-20 用於確定兩頻率之間比值之電路和方法

Country Status (8)

Country Link
US (1) US11846661B2 (zh)
EP (1) EP3931967A1 (zh)
JP (1) JP2022522305A (zh)
KR (1) KR20220011113A (zh)
CN (1) CN113711495A (zh)
NL (1) NL2022646B1 (zh)
TW (1) TWI838466B (zh)
WO (1) WO2020175986A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2022648B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Generator and method for generating a controlled frequency
NL2022647B1 (en) 2019-02-27 2020-09-04 Semiblocks B V Generator and method for generating a controlled frequency
NL2022646B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Circuit and method for determining the ratio between two frequencies
US11444627B1 (en) * 2021-12-13 2022-09-13 Silicon Laboratories, Inc. Synchronization of receiver and transmitter local oscillators for ranging applications
US11874693B2 (en) * 2022-05-24 2024-01-16 Analog Devices International Unlimited Company Reconfigurable clock divider
US12047084B1 (en) * 2022-12-30 2024-07-23 International Business Machines Corporation Phase estimation for high frequency signals

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274231B1 (en) * 2005-09-15 2007-09-25 Integrated Device Technology, Inc. Low jitter frequency synthesizer
US20090140782A1 (en) * 2007-12-03 2009-06-04 Industrial Technology Research Institute Spread spectrum clock generating apparatus
US20090153203A1 (en) * 2005-09-08 2009-06-18 Tatsuo Okamoto Pll circuit
US20130076415A1 (en) * 2011-09-23 2013-03-28 Susumu Hara Pll using interpolative divider as digitally controlled oscillator
WO2013066161A1 (en) * 2011-10-31 2013-05-10 Anharmonic B.V. Electronic oscillation circuit
TWI526000B (zh) * 2010-07-06 2016-03-11 微晶片科技公司 以數位－類比微分器消除量化雜訊之二進加權Ｄｅｌｔａ－Ｓｉｇｍａ分數式頻率合成器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551720A (en) * 1978-06-19 1980-01-08 Victor Co Of Japan Ltd Phase locked loop
US6420938B1 (en) 2000-08-30 2002-07-16 Lawrence Hoff Software controlled crystal oscillator
KR100744912B1 (ko) * 2006-05-26 2007-08-01 삼성전기주식회사 자가조정 기능을 갖는 ｒｃ 발진기
TWI338456B (en) * 2006-10-23 2011-03-01 Realtek Semiconductor Corp Hybrid phase-locked loop
TWI337009B (en) * 2007-06-08 2011-02-01 Faraday Tech Corp Spread spectrum clock generator with low jitter
US8111800B2 (en) * 2008-01-24 2012-02-07 Applied Micro Circuits Corporation Frequency ratio detection
US8054114B2 (en) * 2010-01-20 2011-11-08 Himax Technologies Limited Fractional-N phase-locked loop
JP5204354B1 (ja) 2011-06-09 2013-06-05 パナソニック株式会社 発振器
US8384452B1 (en) 2011-09-13 2013-02-26 Cortina Systems, Inc. Integrated jitter compliant low bandwidth phase locked loops
EP2602936B1 (en) 2011-12-07 2014-02-12 Telefonaktiebolaget L M Ericsson (Publ) Analog phase-locked loop with enhanced acquisition
US8876944B2 (en) 2012-01-13 2014-11-04 Baker Hughes Incorporated Downhole fluid separation system and method
US8384453B1 (en) * 2012-03-27 2013-02-26 Cadence Design Systems, Inc. Frequency adjustment in a control system
US8803574B2 (en) * 2012-12-04 2014-08-12 Cambridge Silicon Radio Limited Generating a tuned frequency output from a signal generator
FR3004874B1 (fr) 2013-04-17 2015-04-03 Commissariat Energie Atomique Circuit de mesure de frequence de resonance de nano-resonateurs
US9793906B1 (en) * 2016-08-30 2017-10-17 Stmicroelectronics International N.V. Range and process compensation for a digital phase locked loop (PLL) or frequency locked loop (FLL) circuit
US10090845B1 (en) * 2017-03-28 2018-10-02 Stmicroelectronics International N.V. Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator
NL2022648B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Generator and method for generating a controlled frequency
NL2022647B1 (en) 2019-02-27 2020-09-04 Semiblocks B V Generator and method for generating a controlled frequency
NL2022646B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Circuit and method for determining the ratio between two frequencies

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090153203A1 (en) * 2005-09-08 2009-06-18 Tatsuo Okamoto Pll circuit
US7274231B1 (en) * 2005-09-15 2007-09-25 Integrated Device Technology, Inc. Low jitter frequency synthesizer
US20090140782A1 (en) * 2007-12-03 2009-06-04 Industrial Technology Research Institute Spread spectrum clock generating apparatus
TWI526000B (zh) * 2010-07-06 2016-03-11 微晶片科技公司 以數位－類比微分器消除量化雜訊之二進加權Ｄｅｌｔａ－Ｓｉｇｍａ分數式頻率合成器
US20130076415A1 (en) * 2011-09-23 2013-03-28 Susumu Hara Pll using interpolative divider as digitally controlled oscillator
WO2013066161A1 (en) * 2011-10-31 2013-05-10 Anharmonic B.V. Electronic oscillation circuit

Also Published As

Publication number Publication date
TW202103452A (zh) 2021-01-16
CN113711495A (zh) 2021-11-26
KR20220011113A (ko) 2022-01-27
US11846661B2 (en) 2023-12-19
JP2022522305A (ja) 2022-04-15
NL2022646B1 (en) 2020-09-08
EP3931967A1 (en) 2022-01-05
US20220170968A1 (en) 2022-06-02
WO2020175986A1 (en) 2020-09-03

Similar Documents

Publication Publication Date Title
TWI838466B (zh) 用於確定兩頻率之間比值之電路和方法
TWI838468B (zh) 用於產生經控制頻率的產生器和方法
US8581671B2 (en) Oscillation device
TWI838467B (zh) 用於產生經控制頻率的產生器和方法
JP5206682B2 (ja) 位相比較器およびフェーズロックドループ
CN107431489A (zh) 具有宽锁定范围的混合锁相环
WO2011161737A1 (ja) デジタル位相差検出器およびそれを備えた周波数シンセサイザ
US7315214B2 (en) Phase locked loop
KR101220173B1 (ko) 주파수 보정루프
JP3144501B2 (ja) 周波数シンセサイザ
JP2004096470A (ja) 位相ロックドループ回路
JP2007259170A (ja) Ｐｌｌ回路
JPH0528830Y2 (zh)
Robles et al. Evaluation of a Filter-less AD-PLL with a Wide Input Frequency Range Using a Fast-Locking Algorithm
JPH0483427A (ja) 位相同期ループ
JPH02233019A (ja) 周波数シンセサイザ