CN113711495A - 用于确定两频率之间比值的电路和方法 - Google Patents

用于确定两频率之间比值的电路和方法 Download PDF

Info

Publication number
CN113711495A
CN113711495A CN202080029125.0A CN202080029125A CN113711495A CN 113711495 A CN113711495 A CN 113711495A CN 202080029125 A CN202080029125 A CN 202080029125A CN 113711495 A CN113711495 A CN 113711495A
Authority
CN
China
Prior art keywords
frequency
signal
divided
control signal
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080029125.0A
Other languages
English (en)
Inventor
迈克尔·范·埃尔扎克
罗伯·范·德瓦尔克
基斯·范·纽堡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiblox
Semiblocks BV
Original Assignee
Semiblox
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiblox filed Critical Semiblox
Publication of CN113711495A publication Critical patent/CN113711495A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/32—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using change of resonant frequency of a crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

确定两频率之间比值可能为功能非常多样化的不同电子电路中有用的一电子构建区块。本发明包含一种用于确定具有一第一频率的一第一输入信号与具有一第二频率的一第二输入信号之间一频率比值的电路，其中该电路包含：一可控分数频率分频器，其经配置用于产生具有一分频频率的一分频信号，该分频频率实质上为该第一频率除以一控制信号；一频率相位侦测器，其经配置用于基于该分频信号的该分频频率与该第二输入信号的该第二频率之间的一频率相位差来产生一相位差信号；及一回路滤波器，其经配置用于基于该相位差信号产生该控制信号；其中一回路由该可控分数频率分频器、该分频信号、该频率相位侦测器、该相位差信号、该回路滤波器和该控制信号形成；其中该回路滤波器对该相位差信号进行滤波，使得防止该回路的不稳定性；且其中该控制信号，较佳地为该控制信号的量值，指示该频率比值。

Description

用于确定两频率之间比值的电路和方法
技术领域
本发明涉及用于确定两个频率之间的比值的电路和方法的领域。
背景技术
确定两频率之间比值可能为功能非常多样化的不同电子电路中有用的电子构建区块。
自WO 2013/066161 A1，特别图2中已知一种确定频率比值的已知电路。
WO 2013/066161 A1揭示一种电子振荡器电路，该电子振荡器电路包含：第一振荡器，其用于供应第一振荡信号；第二振荡器，其用于供应第二振荡信号；第一控制器，其用于根据第一控制器的第一控制器输入与第二控制器输入之间的相位差来递送第一控制信号；第二控制器，其用于根据第二控制器的第一控制器输入与第二控制器的第二控制器输入之间的相位差来递送第二控制信号；共振器；至少第二共振频率，其中第一相移取决于第二激励信号的频率与第二共振频率之间的差；及处理构件，其用于接收第一振荡信号和第二振荡信号，确定其相互比例，在预存表中查找补偿因子和输出经补偿振荡信号。
在WO 2013/066161 A1的图2中，回馈分频器的分频器设定确定共振器频率与输出频率之间的比值。
WO 2013/066161 A1的图2中之电路的缺点在于，频率输出为电路的输出而非输入。此外，缺点为该电路使用可控振荡器，该可控振荡器为庞大组件。此外，可控振荡器具有需要与另一可控振荡器的最小频率距离以防止串扰妨碍小型化和整合的缺点。
US 2013/0076415 A1揭示形成在集成电路上的一或多个PLL。每一PLL包括经组态为数字可控振荡器的内插分频器，该分频器接收参考频率信号并供应根据分频比值分频的输出信号。回馈分频器耦接至内插分频器的输出信号，并供应分频输出信号作为回馈信号。相位侦测器接收回馈信号和PLL锁定至之频率信号。相位侦测器供应与频率信号与回馈信号之间的差相对应的相位误差，且根据相位误差来调整分频比值。缺点为分频输出信号上的相位噪声相对较高。
发明内容
本发明的目的为克服上文所提及一或多个缺点。
根据本发明的第一态样，一种用于确定具有第一频率的第一输入信号与具有第二频率的第二输入信号之间频率比值的电路，其中该电路包含：
可控分数频率分频器，其经配置用于产生分频信号，该分频信号具有分频频率，该分频频率实质上为第一频率除以控制信号；
共振器，其经配置用于由具有该分频频率的激励信号激励且基于该分频信号，并产生第二输入信号；
频率相位侦测器，其经配置用于基于分频信号的分频频率与第二输入信号的第二频率之间的频率相位差来产生相位差信号；及
回路滤波器，其经配置用于基于相位差信号产生控制信号；
其中一回路由该可控分数频率分频器、该分频信号、该频率相位侦测器、该相位差信号、该回路滤波器和该控制信号形成；
其中该回路滤波器对该相位差信号进行滤波，使得防止该回路的不稳定性；且
其中该控制信号，较佳地，该控制信号的量值，指示该频率比值。
可控频率分频器可以为数字可控频率分频器。可控频率分频器可以为可控倍数频率分频器或可控分数频率分频器。频率相位侦测器可以为经组态为相位侦测器的混频器、模拟乘法器、数字电路或逻辑电路。替代地，频率相位侦测器可以为数字混频器，诸如XOR埠混频器。
第一输入信号可以为任何重复信号，且因此具有频率。第一输入信号可以为阻塞信号，诸如数字信号。替代地，第一输入信号可以为模拟信号，诸如三角信号或正弦信号。第一输入信号典型地为具有低相位噪声的信号。在8kHz至24MHz，较佳地为10kHz至22MHz，更较佳地为12kHz至20MHz，最较佳地为14kHz至18MHz的频率范围内，相位噪声可以小于500fs，较佳地小于200fs，更较佳地为100fs，最较佳地为80fs。
可控频率分频器取决于控制信号对第一输入信号的频率进行分频。典型地，控制信号为具有低抖动的稳定信号，以防止在可控频率分频器中引入明显的额外抖动。控制信号可以包含偏移量。分频信号典型地包含由可控频率分频器引入的抖动或噪声作为主导性噪声源。
典型地至少在短期内，第二输入信号亦具有非常稳定的频率。第二输入信号可能会由于温度而随时间变化，但与干扰第二输入信号的频率和相移的其他源相比，此等变化可能被认为相对较慢。典型地，第二输入信号可以藉由使用诸如晶体共振器的共振器来产生。
侦测分频信号与第二输入信号之间的相位的频率相位侦测器典型地亦引入噪声。因此，相位差信号的值，诸如高度，典型地由相位差主导，且典型地额外包含由可控频率分频器和频率相位侦测器引入的噪声。
回路滤波器对相位差信号进行滤波。回路滤波器的输出信号为控制信号，其指示频率比值。回路滤波器典型地为低通滤波器。基于两个限制选择回路滤波器截止频率。若截止频率经选择过低，则回路对回路中之干扰反应过慢，从而导致回路不稳定。若截止频率经选择过高，则回路将无法充分拒斥相位差信号中之噪声，亦可能导致回路不稳定。回路之不稳定性可自不稳定控制信号侦测。不稳定控制信号可能具有自范围之一端至其范围之另一端摆动的信号值，或被卡在极端情况中之一者。截止频率典型地经选择如此低，使得最大噪声量自相位差信号被拒斥，而控制信号仍被允许足够快地适应回路中引入的任何干扰。
与现有技术相比，该电路提供极其稳定的频率比值量测的优势。由于现有技术不具有积分效应，因此根据本发明的电路具有回馈回路，该回馈回路具有积分效应。积分效应提供该相位的低频噪声20dB/decade拒斥的优势。频域中之此效应导致40dB/decade拒斥，而已知系统仅具有20dB/decade拒斥。
此外，本发明提供：将诸如回路滤波器的滤波组件的温度特性转置至接近DC，其效应为：小偏差仅略微改变有效带宽，但不改变实际中心频率。相比之下，本领域中已知的系回路滤波器，其中已知回路维持一定的频率，且因此此等已知回路滤波器为带通滤波器。举例而言，若已知回路滤波器之分量在温度或老化的影响下改变值，则已知回路滤波器之中心频率将改变。因此，根据本发明之电路提供提高的温度稳定性的优势。
如下文所论述，此电路适合于使共振器提供第二输入信号，且基于分频信号将激励信号提供至共振器。如下文进一步所论述，该电路具有不必遵守巴克豪森(Barkhausen)准则的优势。这不符合巴克豪森准则，具有减少相位噪声的效应。
可以将符合巴克豪森准则的现有技术回路与AM信号传输进行比较。可以将不符合巴克豪森准则的本发明与FM信号传输进行比较。众所周知，FM信号不太容易受到干扰。本发明中之此类干扰中之一者可能为小的且毗邻的共振频率。此等较小且毗邻的共振频率甚至可能在温度改变的影响下交叉。尤其在此等状况下，不必遵守巴克豪森准则具有以下优势：可显著拒斥由较小且毗邻的共振频率产生的噪声。
产生具有低相位噪声的特定频率需要大量的功率。此具体实例提供产生具有低相位噪声之两个独立频率的优势，即第一频率和第二频率，而不会使功率加倍，但电路消耗的功率少得多。
在本发明的具体实例中，相位差信号具有基于频率相位差的量值，诸如振幅或值，及/或控制信号具有指示频率比值的量值(诸如振幅或值)。若相位或控制信号为模拟信号，则典型地将信号信息有利地包含在信号之振幅中。若相位或控制信号为数字信号，则典型地将信号信息有利地包含在信号之数字值中。该数字值可以为二进制代码，BCD码、格雷码或此等码的组合或具有定义值系统的任何其他码。
在本发明的具体实例中，回路滤波器为低通滤波器，较佳地具有截止频率，该截止频率有利地低于由可控频率分频器引入的频率噪声，且较佳有利地高于第一和第二频率的改变率。此外，应有利地选择截止频率，使得控制信号在指定范围内，而电路在引起电路中之干扰的改变条件下保持稳定。指定范围典型地为使用者指定的。亦可基于电路(诸如可控频率分频器和频率相位侦测器)中其他特征引入的噪声来确定指定范围。规定范围亦可能受到第一输入信号和第二输入信号的变化的影响。
在本发明的具体实例中，可控频率分频器为可控分数频率分频器。分频信号与第二输入信号之间的相位差可以由静态相位差及/或频率差和流逝时间引起。在此具体实例中，使用可控分数频率分频器有利地允许在分频信号的频率与第二频率之间经改良频率匹配，因为第一频率以较高粒度(granularity)分频。此外，随着粒度愈高，第一频率可以经有利地选择为愈低。高频的使用具有串扰、增加能量损失等缺点。
在本发明的具体实例中，该电路进一步包含模拟转数字转换器，该模拟转数字转换器经配置用于基于第二输入信号来产生数字第二输入信号，其中该数字第二输入信号经供应至频率相位侦测器。分频信号可以为模拟信号，产生具有一个模拟输入和一个数字输入的混合频率相位侦测器。分频信号可以为产生数字频率相位侦测器的数字信号。取决于操作，可以有利地在数字域和模拟域中之一者完成在数字或模拟域中之输入信号的操纵。
在低功率条件下，由于相对于模拟区块内的噪声源，模拟区块中之信号并非强者，因此模拟区块(诸如用作模拟频率相位侦测器的及尔伯特(Gilbert)单元)典型地会添加大量噪声。此外，在其最低功率极限下操作的模拟区块中之半导体组件增加相对大量噪声。另一方面，在低功率条件下，只要满足数字信号的条件，数字区块(诸如数字混频器)可以继续工作。在此等低功率条件下，不会增加任何额外噪声。且在经精心设计时，数字区块将不会添加任何显著噪声至信号。因此，本发明有利地至少部分地在数字域中实施，较佳地大部分在数字域中实施，更较佳地在数字域中尽可能多地实施。本发明中之区块可部分地在数字域中实施。
在本发明的具体实例中，电路进一步包含产生第一频率的信号产生器，其中频率改变率在回路的动态频率追踪范围内。取决于电路的回路中之组件的组合，电路能够追踪第一频率的频率改变。若第一频率的改变率过高，则与第二频率相比，分频信号将具有不同频率，随着时间流逝，将导致相位差信号的偏差增大。由于相位差信号中增大的偏差主要由回路滤波器滤除，因此控制信号的改变将不会跟随相位差信号的增大偏差。因此，控制信号至少暂时不指示第一输入信号与第二输入信号之间的频率差。回路甚至可在分频信号的频率例如为第二频率的倍数的点处稳定化。此典型地被称为回路未锁定。第一频率的最大改变率标记动态频率追踪范围的边缘，控制信号仍以指定误差边限指示频率比值来指示该第一频率的最大改变率。对于在动态频率追踪范围内的第一频率的改变，电路不能失锁。
根据本发明，该电路进一步包含共振器，
其中具有分频频率的激励信号是基于分频信号；
其中基于该激励信号来激励该共振器；及
其中共振器产生第二输入信号。
共振器可以经添加至电路。此提供简单的频率产生器的优势。此外，共振器回路系由可控频率分频器、激励信号、共振器、第二输入信号、频率相位侦测器、相位差信号、回路滤波器和控制信号形成。包含共振器或振荡器的回路通常遵循巴克豪森准则。巴克豪森准则包含以下约束：
1.回路增益的绝对值等于1；且
2.回路的相移为2πx；
Figure BDA0003305361030000051
巴克豪森准则典型地暗示共振器回路的额外设计约束。遵守巴克豪森准则的回路典型地很难设计，且会引入额外相位噪声。典型地，包括用于使回路符合巴克豪森准则的常规放大器的回路会引入相当大的相位噪声。
可控频率分频器基于控制信号对第一频率进行分频，以产生具有分频频率的激励信号。控制信号不用于确定激励信号的量值，例如振幅或值。激励信号的量值可以基于第一输入信号的量值。激励信号的量值可以基于共振器的规格，可能考虑分频频率。可以有利地选择激励信号的量值以优化共振器的功能。因此，电路的回路有利地不必遵守巴克豪森准则。因此，该回路不包括符合巴克豪森准则的常规放大器，且因此具有降低的相位噪声。
在本发明的具体实例中，激励信号相对于第二输入信号移相。典型地，相移为可控频率分频器的输入的约束。举例而言，作为频率相位侦测器的混频器要求其输入信号在相位上位移90度，以产生指示输入信号彼此同相的相位差信号。由于共振器典型地在共振时在激励信号与第二输入信号之间产生0度相移，因此激励信号和分频信号已需要在其之间具有此等90度相移。可控频率分频器有利地提供此相移。若频率分频为四的倍数或为分数分频器，则可控频率分频器可以有利地提供此相移。
在本发明的具体实例中，激励信号与第二输入信号实质上同相。此提供有利的简单实施。
在本发明的具体实例中，第二频率为共振器的共振频率。选择共振器的共振频率提供共振器中能量消耗低的优势，以产生具有足够量值的第二输入信号以使频率相位侦测器侦测相位差。低能耗提供低局部温升的优势，使得能够进一步整合电路。
在本发明的具体实例中，共振器为晶体共振器，且较佳地第二频率为晶体共振器的泛音共振频率。晶体为共振器的可读可用的解决方案。
谐波频率以与基频相似的方式在温度影响下改变频率。相反，泛音频率可以在温度的影响下以不同方式改变频率。此外，晶体的不同泛音可在温度的影响下以不同方式改变频率。因此，不同的泛音可能具有不同的温度梯度。由于可以选择晶体的泛音，因此可以有利地将电路设计为具有基于共振器的预定特性的预定温度特性。
在本发明的具体实例中，该电路进一步包含数字转模拟转换器(DAC)，该数字转模拟转换器经配置用于基于分频信号产生分频模拟信号，其中分频模拟信号经供应至共振器。分频模拟信号可以为共振器的激励信号。数字可控频率分频器实现起来较简单，且可易于控制。共振器为模拟组件。在数字可控频率分频器与共振器之间添加DAC提供以下优势：分别在数字域与模拟域中耦接两个有利的部分解决方案。
在本发明的具体实例中，电路经配置用于确定具有第三频率的第三输入信号与具有第四频率的第二输入信号之间的第二频率比值，其中该电路包含：
第二可控分数频率分频器，其经配置用于产生第二分频信号，该第二分频信号具有第二分频频率，该第二分频频率实质上为第三频率除以第二控制信号分频；
加法器，其经配置用于产生经供应至共振器的相加信号，其中相加信号基于将分频信号和第二分频信号相加；
第二频率相位侦测器，其经配置用于基于第二分频信号的第二分频频率与第二输入信号的第四频率之间的第二频率相位差产生第二相位差信号；及
第二回路滤波器，其经配置用于基于第二相位差信号产生第二控制信号；
其中一第二回路由该第二可控分数频率分频器、该第二分频信号、该第二频率相位侦测器、该第二相位差信号、该第二回路滤波器和该第二控制信号形成；
其中该第二回路滤波器对该第二相位差信号进行滤波，使得防止该第二回路的不稳定性；且
其中该第二控制信号，较佳地为该第二控制信号的量值，指示该第二频率比值。
电路的此具体实例有利地实用共振器的性质，即共振器可以同时在多个频率下共振。与电路的其他组件相比，共振器典型地较庞大。因此，使用共振器在多个频率下共振允许电路的整合和小型化。
此外，由于第一回路和第二回路为平行的，且同时进行评估，因此同时量测温度效应。已知电路可具有量测按时间间隔的温度效应的趋势。若温度随时间改变，则此时间间隔导致已知电路中之温度误差。因此，根据本发明的电路具有经改良温度量测准确性的优势。
此外，此具体实例有利地允许量测操作中之共振器的磁滞特性。已知电路往往藉由自理论上进行对策设计来补偿共振器中之磁滞。已知补偿方法为使系统更加粗糙，从而降低系统的准确性。因此，此具体实例提供由于磁滞量测而改良准确性的优势。
在本发明的具体实例中，第二相位差信号具有基于第二频率相位差的第二量值，及/或第二控制信号具有指示第二频率比值的量值。该等优势与控制信号的优势相当。
在本发明的一个具体实例中，共振频率和第二共振频率系不同的。由于电路组件在不同频率下产生的噪声可能不同，因此控制信号和第二控制信号中之噪声可能不相关。由于噪声系不相关的，因此可以有利地用于改良所确定频率比值的准确性。
在本发明的具体实例中，共振器为晶体共振器，且共振频率及/或第二共振频率为晶体共振器的泛音频率。泛音频率具有典型特性，尤其温度特性，此使得电路适合于特定应用。藉由选择此泛音频率，可以有利地使电路适用于此等应用。
较佳地，共振频率和第二共振频率具有不同温度梯度。由于泛音频率与其他泛音频率、谐波频率和基频相比典型地具有不同的温度梯度，因此该电路可以有利地用于确定共振器、较佳地为晶体共振器的温度。
在本发明的具体实例中，第三输入信号为第一输入信号。此电路组态提供以下优势：可以用一个基准来量测两个频率比值。结合共振频率和第二共振频率具有不同的温度梯度的特征，可以藉由将两个比值相除或彼此加权相除来消除第一频率随温度的变化。追踪所得信号随时间的改变指示共振器的温度，同时提供以下优势：最小化甚至消除提供至电路的第一频率的温度梯度的影响。
在本发明的具体实例中，电路经配置用于确定具有第五频率的第四输入信号与具有第六频率的第二输入信号之间的第三频率比值，其中该电路包含：
一第三可控分数频率分频器，其经配置用于产生一第三分频信号，该第三分频信号具有一第三分频频率，该第三分频频率实质上为该第五频率除以一第三控制信号；
一第三频率相位侦测器，其经配置用于基于该第三分频信号的该第三分频频率与该第二输入信号的该第六频率之间的一第三频率相位差产生一第三相位差信号；及
一第三回路滤波器，其经配置用于基于该第三相位差信号产生该第三控制信号；
其中该相加信号进一步基于该第三分频信号的相加；
其中一第三回路由该第三可控分数频率分频器、该第三分频信号、该第三频率相位侦测器、该第三相位差信号、该第三回路滤波器和该第三控制信号形成；
其中该第三回路滤波器对该第三相位差信号进行滤波，使得防止该第三回路的不稳定性；且
其中该第三控制信号指示该第三频率比值。
电路的此具体实例有利地实用共振器的性质，即共振器可以同时在多个频率下共振。与电路的其他组件相比，共振器典型地较庞大。因此，使用共振器在多个频率下共振允许电路的整合和小型化。
此外，由于第一回路、第二回路和第三回路为平行的，且同时进行评估，因此同时量测温度效应。已知电路可具有量测按时间间隔的温度效应的趋势。若温度随时间改变，则此时间间隔导致已知电路中之温度误差。因此，根据本发明的电路具有经改良温度量测准确性的优势。
此外，此具体实例有利地允许量测操作中之共振器的磁滞特性。已知电路往往藉由自理论上进行对策设计来补偿共振器中之磁滞。已知补偿方法为使系统更加粗糙，从而降低系统的准确性。因此，此具体实例提供由于磁滞量测而改良准确性的优势。
在本发明的具体实例中，第三相位差信号具有基于第三频率相位差的第三量值，及/或第三控制信号具有指示第三频率比值的量值。该等优势与控制信号的优势相当。
在本发明的一个具体实例中，第二频率和第四频率不同；其中第二频率和第六频率不同；及/或其中第四频率和第六频率不同。由于电路组件在不同频率下产生的噪声可能不同，因此控制信号、第二控制信号和第三控制信号中之噪声可能不相关。由于噪声系不相关的，因此可以有利地用于改良所确定频率比值的准确性。
在本发明的具体实例中，第六频率为晶体共振器的泛音频率。泛音频率具有典型特性，尤其温度特性，此使得电路适合于特定应用。藉由选择此泛音频率，可以有利地使电路适用于此等应用。
较佳地，共振频率、第二共振频率和第三共振频率具有不同的温度梯度。|由于泛音频率与其他泛音频率、谐波频率和基频相比典型地具有不同的温度梯度，因此该电路可以有利地用于确定共振器、较佳地为晶体共振器的温度。
在本发明的具体实例中，第四输入信号为第一输入信号。此电路组态提供以下优势：可以用一个基准来量测三个频率比值。结合共振频率、第二共振频率和第三共振频率具有不同温度梯度的特征，可以藉由将两个比值相除或彼此加权相除来消除第一频率随温度的改变。追踪所得信号随时间的改变指示共振器的温度，同时提供以下优势：最小化甚至消除提供至电路的第一频率的温度梯度的影响。
此外，指示的此确定亦可以涉及第一比值和第三比值，从而提供第二指示，该第二指示提供总体上更稳定及/或准确指示的优势。
此外，第一指示和第二指示典型地具有温度，其中指示的改变对于温度的改变为零或实质上为零。若满足以下条件：第一指示和第二指示具有相异温度，其中指示对于温度的改变为零或实质上为零，则可以有利地在工作温度范围内以高准确度量测共振器的温度。
根据本发明的另一态样，一种用于确定共振器的温度指示的系统，其中该系统包含：
根据任何电路具体实例的电路，包含共振器并提供控制信号和第二控制信号；及
控制信号分频器，其经配置用于基于控制信号除以第二控制信号来产生分频控制信号；
其中该分频控制信号为该温度指示。温度指示提供本说明书中所描述之优势。
此外，使用并行同时回路的具有以下优势：其使得某些效应的紧密相关成为可能。举例而言，假设第一输入频率的值改变较小量。该改变可以看作为第一输入频率的相位噪声。然后，所有回路将遇到相同相对误差贡献。此误差贡献将导致各别比值之改变，但当除以此等比值时，从而产生分频控制信号，误差贡献彼此抵消。因此，此系统提供以下优势：对第一输入频率相位噪声不敏感或实质上不敏感。
根据本发明的另一态样，一种用于确定共振器的温度指示的系统，其中该系统包含：
根据任何电路具体实例的电路，包含共振器并提供控制信号、第二控制信号和第三控制信号；及
第一控制信号分频器，其经配置用于基于控制信号除以第二控制信号来产生第一分频控制信号；
第二控制信号分频器，其经配置用于基于控制信号除以第三控制信号来产生第二分频控制信号；及
减法器，其经配置用于基于自第一分频控制信号减去第二分频控制信号来产生相减信号；
其中该第一分频控制信号和该第二分频控制信号具有相异最小温度活动；且
其中该相减信号为该温度指示。温度指示提供本说明书中所描述之优势。此外，使用并行同时回路的具有以下优势：其使得某些效应的紧密相关成为可能。
根据本发明的另一态样，一种用于确定具有第一频率的第一输入信号与具有第二频率的第二输入信号之间频率比值之方法，其中该方法包含以下步骤：
产生一分频信号，该分频信号具有一分频频率，该分频频率实质上为该第一频率除以一控制信号；
基于该分频信号的该分频频率与该第二输入信号的该第二频率之间的一频率相位差产生一相位差信号；及
基于对该相位差信号进行滤波来产生该控制信号；
其中一回路由该分频信号、该相位差信号和该控制信号形成；
其中该滤波对该相位差信号进行滤波，使得防止该回路的不稳定性；且
其中该控制信号指示该频率比值。此方法提供全文中所描述之优势。
根据本发明的另一方面，一种确定共振器温度指示的方法，其中该方法包含以下步骤：
产生具有一第一分频频率的一第一分频信号，该第一分频频率实质上为一第一输入信号的一第一频率除以一第一控制信号；
产生具有一第二分频频率的一第二分频信号，该第二分频频率实质上为该第一输入信号的该第一频率除以一第二控制信号；
产生供应至该共振器的一相加信号，其中该相加信号基于该第一分频信号和该第二分频信号的相加；
将该相加信号供应至该共振器；
自该共振器接收一第二输入信号，该第二输入信号包含第一和第二频率，第一和第二频率为该共振器对该第一和第二分频频率的回应；
基于该第一分频信号的该第一分频频率与该第二输入信号的该第一频率之间的一第一频率相位差产生一第一相位差信号；
基于对该第一相位差信号进行滤波而产生该第一控制信号；
基于该第二分频信号的该第二分频频率与该第二输入信号的该第二频率之间的一第二频率相位差产生一第二相位差信号；
基于对该第二相位差信号进行滤波而产生该第二控制信号；
基于该第一控制信号除以该第二控制信号来产生一分频控制信号；
其中一第一回路由该第一分频信号、该第一相位差信号和该第一控制信号形成；
其中一第二回路由该第二分频信号、该第二相位差信号和该第二控制信号形成；
其中提供该第一控制信号的该滤波对该第一相位差信号进行滤波，使得防止该第一回路的不稳定性；
其中提供该第二控制信号的该滤波对该第二相位差信号进行滤波，使得防止该第二回路的不稳定性；
其中该第二输入信号的该第一频率和该第二输入信号的该第二频率具有相异最小温度活动；且其中该分频控制信号为该温度指示。此方法提供全文中所描述之优势。
根据本发明的另一态样，一种确定共振器的磁滞及/或温度指示的方法，其中该方法包含以下步骤：
产生具有一第一分频频率的一第一分频信号，该第一分频频率实质上为一第一输入信号的一第一频率除以一第一控制信号；
产生具有一第二分频频率的一第二分频信号，该第二分频频率实质上为该第一输入信号的该第一频率除以一第二控制信号；
产生具有一第三分频频率的一第三分频信号，该第三分频频率实质上为该第一输入信号的该第一频率除以一第三控制信号；
产生供应至该共振器的一相加信号，其中该相加信号基于将该第一分频信号，该第二分频信号和该第三分频信号相加；
将该相加信号供应至该共振器；
自该共振器接收一第二输入信号，该第二输入信号包含第一、第二和第三频率，该第一、第二和第三频率为该共振器对该第一、第二和第三分频频率的回应；
基于该第一分频信号的该第一分频频率与该第二输入信号的该第一频率之间的一第一频率相位差产生一第一相位差信号；
基于对该第一相位差信号进行滤波而产生该第一控制信号；
基于该第二分频信号的该第二分频频率与该第二输入信号的该第二频率之间的一第二频率相位差产生一第二相位差信号；
基于对该第二相位差信号进行滤波而产生该第二控制信号；
基于该第三分频信号的该第三分频频率与该第二输入信号的该第三频率之间的一第三频率相位差产生一第三相位差信号；
基于对该第三相位差信号进行滤波而产生该第三控制信号；
基于该第一控制信号除以该第二控制信号来产生一第一分频控制信号；
基于该第一控制信号除以该第三控制信号来产生一第二分频控制信号；及
基于自该第一分频控制信号减去该第二分频控制信号来产生一相减信号；
其中一第一回路由该第一分频信号、该第一相位差信号和该第一控制信号形成；
其中一第二回路由该第二分频信号、该第二相位差信号和该第二控制信号形成；
其中一第三回路由该第三分频信号、该第三相位差信号和该第三控制信号形成；
其中提供该第一控制信号的该滤波对该第一相位差信号进行滤波，使得防止该第一回路的不稳定性；
其中提供该第二控制信号的该滤波对该第二相位差信号进行滤波，使得防止该第二回路的不稳定性；
其中提供该第三控制信号的该滤波对该第三相位差信号进行滤波，使得防止该第三回路的不稳定性；
其中该第二输入信号的该第一频率和该第二输入信号的该第二频率以及该第二输入信号的该第三频率相对于彼此具有相异最小温度活动；且
其中该相减信号为该磁滞及/或温度指示。此方法提供全文中所描述之优势。
图式简单说明
参考在以下描述中以实例的方式描述的具体实例并参考附图，本发明将变得显而易见并得到进一步阐述，其中：
[图1]示意性地示出根据本发明的第一具体实例的第一电路；
[图2]示意性地示出根据本发明的第二具体实例的第二电路；
[图3]示出在基本共振频率附近的晶体的共振模式；
[图4]示出在3次谐波共振频率附近的晶体的共振模式；
[图5]示出在5-次谐波共振频率附近的晶体的共振模式；
[图6]示出共振模式对温度的温度行为；
[图7]示意性地示出根据本发明的第三具体实例的第三电路；
[图8]示意性地示出根据本发明的第四具体实例的第一系统；及
[图9]示意性地示出根据本发明的第五具体实例的第二系统；
100:第一具体实例电路 101:第二具体实例电路 102:第三具体实例电路 104:第一输入信号 105:第三输入信号 106:第四输入信号 107:第一控制信号 108:第二控制信号 109:第三控制信号 110:第一可控分数频率分频器 111:第二可控分数频率分频器112:第三可控分数频率分频器 115:第一分频信号 116:第二分频信号 117:第三分频信号120:加法器 121:相加信号 125:数字转模拟转换器(DAC) 129:激励信号 130:共振器135:第二输入信号 140:模拟转数字转换器(ADC) 145:数字第二信号 150:第一频率相位侦测器 151:第二频率相位侦测器 152:第三频率相位侦测器 155:第一相位差信号 156:第二相位差信号 157:第三相差信号 160:第一回路滤波器 161:第二回路滤波器 162:第三回路滤波器 200:第一具体实例系统 201:第二具体实例系统 210:包含共振器的第一电路 211:包含共振器的第二电路 220:第一分频器 221:第二分频器 225:第一指示 226:第二指示 230:减法器 235:相减信号
该等图仅为示意性的，且未按比例绘制。在诸图中，与已描述的组件相对应的组件可以具有相同的参考编号。
实施方式
以下诸图可以详述不同的具体实例。可以组合具体实例以达到增强或改良的技术效应。此等经组合具体实例可以在全文中明确提及，可以在正文中暗示或者可以隐含。
图1示意性地示出根据本发明的第一具体实例的电路100；该电路包含可控频率分频器110、频率相位侦测器150和回路滤波器160。可控频率分频器亦可以经标记为第一可控频率分频器。频率相位侦测器亦可以标记为相位侦测器、第一相位侦测器或第一频率相位侦测器。回路滤波器亦可以标记为第一回路滤波器。
可控频率分频器将第一输入信号104和控制信号107作为输入，并提供分频信号115作为输出。该控制信号亦可以经标记为第一控制信号。分频信号亦可以经标记为第一分频信号。第一输入信号为具有第一频率的周期性信号。控制信号典型地为在较低频率(诸如，实质上接近0Hz)中具有大量能量的信号。
可控频率分频器产生分频信号。分频信号为具有分频频率的周期性信号。分频频率基于控制信号的量值与第一频率相关。信号的量值可以为信号的振幅、信号的值或表示度量的信号的任何其他性质。在控制信号为模拟信号的状况下，量值典型地为信号的振幅。在控制信号为数字信号的状况下，量值典型地为信号的值。典型地，可将可控频率分频器的输入和输出之间的关系线性化为
Figure BDA0003305361030000131
其中x为控制信号的量值，且a为偏移。在实际实施中，选择x和xa的数目集要受限制得多。
相位侦测器将分频信号和第二输入信号135作为输入，并提供第一相位差信号155作为输出。第二输入信号为具有第二频率的周期性信号。第一相位差信号亦可以经标记为相位差信号。
相位差信号的量值与分频频率和第二频率之间的相位差有关。典型地，取决于相位侦测器的实施，相位差信号的量值可以在0度、90度或90度的相位差处具有最小值。
回路滤波器将相位差信号作为输入，并提供控制信号作为输出。回路滤波器典型地为低通滤波器。回路滤波器稳定由可控频率分频器、分频信号、频率相位侦测器、相位差信号、回路滤波器和控制信号形成的回路或回馈回路。
假设第一频率没有改变。此外，假设分频频率比第二频率略高，且分频信号和第二输入信号同相。因为与分频信号相比第二个输入信号将开始滞后，相位侦测器将侦测到两个信号之间的相位差增加。增加的相位差将导致相位差信号的量值增加。由于被实施为低通滤波器，伴随着某些延迟、阻尼及/或降低的情况下，回路滤波器将增加控制信号的量值。控制信号的增加将导致将第一频率除以较大量值，即较高数值，以提供较低分频频率。因此，利用负回馈回路减小及/或最小化第二频率与分频之间的任何频率差。此外，当分频频率追踪第二频率时，控制信号的量值将指示第一频率与第二频率之间的比值。
在另一情况下，假设第一频率正在增加。此外，假设第二频率为稳定的。当第一频率增加且控制信号的量值稳定时，分频频率将增加。因为与分频信号相比第二个输入信号将开始滞后，相位侦测器将侦测到两个信号之间的相位差增加。增加的相位差将导致相位差信号的量值增加。由于被实施为低通滤波器，伴随某些延迟、阻尼及/或降低的情况下，回路滤波器将增加控制信号的量值。控制信号的增加将导致将第一频率(因此较高数值)除以较大量值，以提供较低分频频率，此将实质上为在增加第一频率之前的分频频率。因此，由于负回馈回路，任何改变第一频率将导致分频频率与第二频率实质上保持相同。此外，随着分频频率追踪第二频率，控制信号的量值将指示第一频率与第二频率之间的比值，在此情况下该比值将增加。
由于典型地第一和第二频率两者皆改变，因此上述情景的组合为可能的。
为了获得初始锁定，分频频率需要相对接近于第二频率，诸如产生第二频率的共振器的共振频率，否则获得初始锁定的锁定程序可能相当复杂且时间长。若第一或第二频率或第一和第二频率的组合移动的速度快于共振器回路可追踪的速度，则锁定可能会丢失。较佳地，第一频率不应改变得过快以至于不能更快地改变第二频率。第一和第二频率在相对较大的范围内的缓慢频率移动允许维持锁定。第一和第二频率在相对较小的范围内的快速频率移动亦允许维持锁定。
对于一些电路，可能知道频率移动的程度。将彼知识与电路组合允许选择共振器并设计回路中之其他组件，以在操作期间保持锁定。根据经验，若回路的动态频率追踪速度比第一和第二频率改变的组合速度慢，则会丢失锁定。
图2示意性地示出根据本发明的第二具体实例的电路101。该电路包含如图1中所描述的所有特征。该电路可以进一步包含第二可控频率分频器111、加法器120、DAC 125、共振器130、ADC 140、第二相位侦测器151和第二回路滤波器161。
第一可控频率110分频器将第一输入信号105和第一控制信号108作为输入，并提供第一分频信号115作为输出。第二可控频率分频器将第三输入信号105和第二控制信号108作为输入，并提供第二分频信号116作为输出。加法器将第一和第二分频信号作为输入，并提供相加信号121作为输出。相加信号为第一和第二分频信号的相加。
可选DAC将相加信号作为输入，并提供适合于使共振器共振的激励信号129作为输出。此提供具有数字域中之电路的许多特征的优势，而仅需要单个DAC来向典型地为晶体或晶体振荡器的共振器提供激励信号，该激励信号典型地为模拟信号。此外，分频器典型地在数字域中实施，提供易于实施和引入有限相位噪声的优势。引入有限相位噪声主要归因于与整数分频器相比，可控数字分数频率分频器具有更高粒度。
在替代具体实例中，在加法器的相应输入处存在两个DAC，使得加法器为模拟加法器。在另一替代具体实例中，该电路在回路中无任何DAC。在又一个具体实例中，DAC在第一回路滤波器输出与第一可控频率分频器之间，较佳地，第二DAC在第二回路滤波器输出与第二可控频率分频器之间。
可选ADC将第二输入信号作为输入，并提供数字第二信号145作为输出。此提供具有数字域中之电路的许多特征的优势，同时仅需要单个ADC来接收自共振器(典型地为晶体)的第二输入信号(典型地为模拟信号)。在替代具体实例中，两个ADC位于各别相位侦测器与回路滤波器之间。在另一具体实例中，两个ADC位于各别回路滤波器与可控频率分频器之间。
第一频率相位侦测器150将第一分频信号115和数字第二信号145作为输入，且提供第一相位差信号155作为输出。第二频率相位侦测器151将第二分频信号116和数字第二信号145作为输入，且提供第二相位差信号156作为输出。第一回路滤波器160将第一相位差信号作为输入，且提供第一控制信号107作为输出。第二回路滤波器161将第二相位差信号作为输入，且提供第二控制信号108作为输出。
典型地，第一分频频率和第二分频频率为不同频率，且为共振器的两个共振频率。因此，共振器典型为允许同时不同频率的共振的共振器。典型地，共振器为晶体共振器。此外，典型地，共振中之至少一者为泛音共振，较佳地，两个共振皆为泛音共振。
如之前所描述，若以泛音频率选择第一和第二分频频率中之至少一者，则温度行为可能会不同。温度可在40℃至+125℃的温度范围内变化。在此范围内，某个泛音的温度梯度可能变化。
图3示出在基本共振频率附近的晶体的共振模式。该晶体为HC49U石英晶体，具有3次泛音共振。此晶体为普通AT切割晶体。标记最主导性模式。该量测在室温下进行。
图4示出在3次谐波共振频率附近的晶体的共振模式。标记最主导性模式。该量测在室温下进行。
图5示出在5次谐波共振频率附近的晶体的共振模式。标记最主导性模式。该量测在室温下进行。
下表示出所标记共振模式的所量测共振频率。
Figure BDA0003305361030000161
图6示出共振模式对温度的温度行为。该测试装置包含晶体，该晶体以约一小时的热时间常数安装在铝块中。使用10℃的步长将此块的温度自室温步升至120℃。
图6在水平轴上示出温度。在垂直轴上示出相对于谐波频率的频率偏差，该谐波频率亦可经标记为第一泛音频率。
量测值示出较高泛音频率随温度偏离谐波频率。亦示出偏差率随温度改变。此外，相对频率偏差在温度范围内示出最小值。此最小值意味着谐波频率的频率改变率与较高泛音频率相比相等。
图7示意性地示出根据本发明的第三具体实例的电路102。该电路包含如图2中所描述的所有特征。该电路可以进一步包含第三可控频率分频器112、第三相位侦测器152和第三回路滤波器162。
第一可控频率110分频器将第一输入信号105和第一控制信号108作为输入，并提供第一分频信号115作为输出。第二可控频率分频器将第三输入信号105和第二控制信号108作为输入，并提供第二分频信号116作为输出。第三可控频率分频器将第四输入信号106和第三控制信号109作为输入，并提供第三分频信号117作为输出。加法器将第一、第二和第三分频信号作为输入，且提供相加信号121作为输出。相加信号为第一、第二和第三分频信号的相加。
第一频率相位侦测器150将第一分频信号115和数字第二信号145作为输入，且提供第一相位差信号155作为输出。第二频率相位侦测器151将第二分频信号116和数字第二信号145作为输入，且提供第二相位差信号156作为输出。第三频率相位侦测器152将第三分频信号117和数字第三信号145作为输入，且提供第三相位差信号157作为输出。第一回路滤波器160将第一相位差信号作为输入，且提供第一控制信号107作为输出。第二回路滤波器161将第二相位差信号作为输入，且提供第二控制信号108作为输出。第三回路滤波器162将第三相位差信号作为输入，且提供第三控制信号109作为输出。
典型地，第一分频频率、第二分频频率和第三分频频率为不同频率，且为共振器的所有共振频率。因此，共振器典型为允许同时不同频率的共振的共振器。典型地，共振器为晶体共振器。此外，典型地，共振中之至少两者为泛音共振，较佳地，所有共振皆为泛音共振。
如之前所描述，若以泛音频率选择第一和第二分频频率中之至少一者，则温度行为可能会不同。温度可在40℃至+125℃的温度范围内变化。在此范围内，某个泛音的温度梯度可能变化。
图8示意性地示出根据本发明的第四具体实例的系统200。该系统包含根据本发明任何具体实例的电路210，其包含共振器并提供控制信号107和第二控制信号108。该系统进一步包含控制信号分频器220，该控制信号分频器220经配置用于基于控制信号除以第二控制信号来产生分频控制信号225。分频控制信号为温度指示225。
图9示意性地示出根据本发明的第五具体实例的系统201。该系统包含根据本发明的任何具体实例的电路211，其包含共振器且提供控制信号107、第二控制信号108和第三控制信号109。该系统进一步包含第一控制信号分频器220，该第一控制信号分频器220经配置用于基于控制信号除以第二控制信号来产生分频控制信号225。第一分频控制信号为第一温度指示225。该系统进一步包含第二控制信号分频器221，该第二控制信号分频器221经配置用于基于控制信号除以第三控制信号来产生第二分频控制信号226。第二分频控制信号为第二温度指示226。该系统进一步可选地包含减法器230，该减法器230经配置用于基于自第一分频控制信号减去第二分频控制信号来产生相减信号235。典型地，第一分频控制信号和第二分频控制信号具有相异最小温度活动。相减信号为温度指示。
组合有该特征的图2中之具体实例使得该具体实例经配置在两个相异共振频率下共振，经选择使得共振频率具有相异活动骤降，分别指示第一和第二比值的第一和第二控制信号将适用于量测共振器(较佳地为晶体共振器)的温度改变，如图8中所示出。在本申请案的上下文中，相异最低温度活动为在不同或相异温度下具有最小频率改变的最低活动。此最小改变可与另一信号的另一频率有关。此具体实例提供能够在整个温度范围内以高准确度量测共振器的温度改变的优势。另一优势为第一比值与第二比值的除法提供与第一频率无关的比值。因此，可以消除第一频率的任何与温度有关的变化。
此外，图2中之具体实例可以扩展为包括如图7中所示出的第三回路。第三回路包含第3可控频率分频器112，第3相位侦测器152和第3回路滤波器162，其皆以与第一和第二回路相似的方式配置。此外，此具体实例扩展第一控制信号分频器，该第一控制信号分频器藉由将控制信号除以第二控制信号来产生第一分频控制信号。此外，此具体实例扩展有第二控制信号分频器，该第二控制信号分频器藉由将控制信号除以第三控制信号来产生第二分频控制信号。此外，此具体实例扩展有减法器，该减法器经配置用于基于自第一分频控制信号减去第二分频控制信号来产生相减信号，其中相减信号指示共振器的温度，如图9中所示出。此外，至少第一分频控制信号和第二分频控制信号具有相异最小温度活动。
此具体实例提供能够在整个温度范围内以高准确度量测共振器的温度改变的优势。另一优势为比值之除法提供独立于第一频率的分频比值。因此，可以消除或至少最小化第一频率的任何与温度有关的变化。此外，可以补偿改变共振器的共振频率的共振器的任何行为，诸如与时间有关的特性，例如磁滞。
使用频率量测技术允许以1k个样本/秒的速度实现大约0.1ppb的量测准确度。此移位至该系统有利地能够以稳定第一频率量测共振器诸如晶体的小的温度改变。小的温度改变可能在毫凯尔文的范围内。此外，系统典型地能够对改变做出足够快速的响应。
在本发明的具体实例中，将偏移添加至相位差信号。此允许将回路锁定在不同角度。举例而言，若频率相位侦测器在其输入上具有用于0度相移的最小输出信号，则该偏移将导致回路锁定在非0度。举例而言，若频率相位侦测器在其输入上具有用于90度相移的最小输出信号，则该偏移将导致回路锁定在非90度。
在具体实例中，可以使用间接读出的共振器，诸如晶体振荡器、晶体或晶体共振器。此间接读出可能引入相移。如上文所描述，此引入相移可以藉助引入偏移来校正此引入相移。
在另一具体实例中，电路包含第一输入信号产生器。由于第一输入信号的第一频率被可控频率分频器分频时，第一频率将更高，较佳地为比分频频率高得多。高频产生器使用较小的电感器及/或电容器。因此，第一输入信号产生器和可控频率分频器的组合有利地允许电路的小型化和进一步整合。该电路甚至可以整合在芯片上，从而允许进一步减少分散电子组件的噪声相关问题，并减少此等组件之间的串扰。此外，与直接产生分频信号相比，第一输入信号产生器和可控频率分频器的组合典型地提供较低相位噪声的优势。
第一输入信号产生器的实施可以为VCO，其正产生具有第一频率的第一输入信号，该第一频率可以不同于第二输入信号的第二频率。在共振器的状况下，第一频率可以不同于共振器的任何共振模式。第一频率可能更高，且甚至所有模式的非整数倍。
此与使用一些晶体作为共振器并应用串联PLL以获得较高频率的已知方法相异。此实施提供以下优势：减少组件计数，并允许进一步整合，同时允许更大的灵活性。
信号可以为周期性信号。周期信号在每一周期后皆自身重复。每秒的重复次数等于频率。此外，信号可以具有最大量值，诸如振幅或值，平均信号位准和RMS位准。本文之上下文中之信号可以为模拟信号，诸如电压信号、电流信号、功率信号及/或能量信号。本文之上下文中之信号亦可以为表示电压信号、电流信号、功率信号及/或能量信号的数字信号。频率比值为频率比值信号。
可控频率分频器可以为数字可控频率分频器。可控频率分频器可以为可控倍数频率分频器。可控倍数频率分频器提供输出信号，该输出信号具有等于输入信号的输入频率除以n的输出频率，其中n为集合N的数目。在公式中：
Figure BDA0003305361030000191
替代地，可控频率分频器可以为可控分数分频器。在公式中：
Figure BDA0003305361030000192
在实际实施中，可控分数频率分频器可能限于例如：
Figure BDA0003305361030000193
数字可控倍数频率分频器的例示性具体实例，其中分频器在分频数目N与N+1之间切换。先决条件为，若将分频信号馈送至共振器，则此共振器具有合宜(decent)品质Q。藉由在N与N+1之间切换，例如分数数目(例如N+3/4或N+5/7)系可能的。
可以藉助添加具有可设置最大值的累加器来进行此数字可控倍数频率分频器的实施。在N+3/4的实例中，最大容量为4且重复相加数目为3的累加器将在3/4循环时具有一进位。每当存在该进位时，分频器应除以N+1数目，任何其他时间分频器应除以N。此技术可以归类为整形(shaping)。
高阶(higherorder)整形可以藉由添加另一累加器和一小微分器来完成。因此，对于较高阶整形，数字可控频率分频器可以除以N1、N、N+1或N+2。高阶整形导致频谱特性示出更陡峭滚降，从而在回路中产生更少噪声。高阶整形为电路提供更稳定频率比值的优势。
DTC(Digital to Time Converter，数字转时间转换器)可用于使信号的边缘移位，例如数字可控倍数频率分频器的输出。数字可控倍数频率分频器除以N，以某一型样交替除以N+1，而DTC将边缘插值至接近完美时间。因此，DTC可以减少引入电路中之抖动，从而提供更稳定电路及/或频率比值的优势。
上述两种方法为数字可控倍数频率分频器和DTC，在噪声和准确性方面具有不同性能。数字可控倍数频率分频器提供分频信号，其中回路稳定性和视情况准确性取决于回路滤波器的滤波拒斥和是否存在于谐振器上。在另一方面，DTC提供更好的初始准确性，但具有以下缺点：其增加频谱上较大噪声分量。由于优势和劣势会随其他电路组件的特性(尤其随回路中之其他电路组件)以及提供至该电路的信号而变化，因此很难轻易确定哪个优势或劣势所主导。
频率相位侦测器可以为经组态为相位侦测器的混频器、模拟乘法器、数字电路或逻辑电路。频率相位侦测器、相位侦测器或相位产生诸如相位差信号的输出信号，该输出信号表示两个输入信号之间(诸如分频信号和第二输入信号之间)的相位差。取决于频率相位侦测器的类型，可能需要对输入信号进行相移，以提供可用于锁定回路的输出信号。作为实例，由互斥或逻辑闸制成的逻辑电路相位侦测器典型地将回路锁定在输入信号之间的90度相移处。
回路滤波器使回路稳定化。鉴于提供至电路的输入信号，回路滤波器可以进一步稳定回路。若存在共振器，则回路滤波器可以进一步使考虑到共振器特性的电路稳定化。回路滤波器可以为一阶或多阶滤波器。回路滤波器典型地为低通滤波器。回路滤波器的截止频率典型地为电路中干扰校正的准确性与速度之间的平衡。较低截止频率提供更多准确性，因为整个回路滤波器允许较少抖动，而较高截止频率提供对电路的改变(诸如温度改变)的更快响应。此外，电路的回路锁定特性可能受到回路滤波器的影响，特别截止频率的选择。在设计回路滤波器时的重要因素系考虑回路增益。回路滤波器典型地实施为PID控制器。
共振器具有基本频率，此为共振最低频率。此外，共振器可以在谐波频率下共振，该共振频率遵循以下关系：
Figure BDA0003305361030000211
此外，共振器可能以泛音频率共振，该频率遵循以下关系：
Figure BDA0003305361030000212
晶体、晶体振荡器或晶体共振器的共振频率可以为偶次或奇次谐波以及相关联泛音。典型地，奇次谐波和相关联泛音用于使晶体共振。
应注意，该等图仅为图解，且未按比例绘制。在诸图中，与已描述的组件相对应的组件可以具有相同的参考编号。
应注意，上文所提及具体实例说明而非限制本发明，且熟习此项技术者将能够设计许多替代具体实例而不背离所附申请专利范围的范围。在申请专利范围中，放在括号之间的任何参考标记不应解释为对申请专利范围的限制。动词「包含」及其词形变化的使用不排除申请专利范围中之组件或阶段之外的组件或阶段的存在。组件之前的冠词「一(a)」或「一(an)」不排除存在复数个此类的组件。本发明可以藉助于包含几个相异组件的硬件以及藉助于经适当程序化的计算机或处理器来实施。在列举几个构件的装置申请专利范围中，此等构件中之几个可以由同一个硬件物项来体现。在互不相同的从属申请专利范围中记载某些措施的事实并不指示此等措施的组合不能有利地使用。
实例、具体实例或可选特征，是否指示为不可-限制不应理解为限制所主张发明。

Claims (24)

1.一种用于确定具有一第一频率的一第一输入信号(104)与具有一第二频率的一第二输入信号(135)之间的一频率比值(107)的电路(100、101、102)，其中该电路包含：
一可控分数频率分频器(110)，其经配置用于产生一分频信号(115)，该分频信号具有实质上为该第一频率除以一控制信号(107)的一分频频率；
一共振器(130)，其经配置用于由具有该分频频率的一激励信号(129)激励且基于该分频信号，并产生该第二输入信号；
一频率相位侦测器(150)，其经配置用于基于该分频信号的该分频频率与该第二输入信号的该第二频率之间的一频率相位差来产生一相位差信号(155)；及
一回路滤波器(160)，其经配置用于基于该相位差信号产生该控制信号；
其中一回路由该可控分数频率分频器、该分频信号、该频率相位侦测器、该相位差信号、该回路滤波器和该控制信号形成；
其中该回路滤波器对该相位差信号进行滤波，使得防止该回路的不稳定性；且
其中该控制信号指示该频率比值。
2.根据权利要求1所述的电路，其中该相位差信号具有基于该频率相位差的一量值，及/或该控制信号具有指示该频率比值的一量值。
3.根据权利要求1或2所述的所述的电路，其中该回路滤波器为一低通滤波器，较佳地具有一截止频率，该截止频率低于由该可控分数频率分频器引入的频率噪声，且较佳地高于该第一频率和该第二频率的一改变率。
4.根据权利要求1或2所述的所述的电路，其包含一模拟转数字转换器，该模拟转数字转换器经配置用于基于该第二输入信号来产生一数字第二信号，其中该数字第二信号经供应至该频率相位侦测器。
5.根据权利要求1或2所述的所述的电路，其包含产生该第一频率的一信号产生器，其中该频率改变率在该回路的动态频率追踪范围内。
6.根据权利要求5所述的电路，其中该激励信号相对于该第二输入信号相移或与该第二输入信号实质上同相。
7.根据权利要求1或2所述的所述的电路，其中该第二频率为该共振器的一共振频率。
8.根据权利要求7所述的电路，其中该共振器为一晶体共振器，且较佳地该第二频率为该晶体共振器的一泛音共振频率。
9.根据权利要求1或2所述的所述的电路，其包含一数字转模拟转换器，该数字转模拟转换器经配置用于基于该分频信号来产生该激励信号。
10.根据权利要求1或2所述的所述的电路，其中该电路经配置用于确定具有一第三频率的一第三输入信号(105)与具有一第四频率的该第二输入信号之间的一第二频率比值(108)，其中该电路包含：
一第二可控分数频率分频器(111)，其经配置用于产生一第二分频信号(116)，该第二分频信号具有一第二分频频率，该第二分频频率实质上为该第三频率除以一第二控制信号(108)；
一加法器(120)，其经配置用于产生经供应至该共振器的一相加信号(121)，其中该相加信号基于将该分频信号和该第二分频信号相加；
一第二频率相位侦测器(151)，其经配置用于基于该第二分频信号的该第二分频频率与该第二输入信号的该第四频率之间的一第二频率相位差产生一第二相位差信号(156)；及
一第二回路滤波器(161)，其经配置用于基于该第二相位差信号产生该第二控制信号；
其中一第二回路由该第二可控分数频率分频器、该第二分频信号、该第二频率相位侦测器、该第二相位差信号、该第二回路滤波器和该第二控制信号形成；
其中该第二回路滤波器对该第二相位差信号进行滤波，使得防止该第二回路的不稳定性；且
其中该第二控制信号指示该第二频率比值。
11.如述权利要求10所述的电路，其中该第二相位差信号具有基于该第二频率相位差的一第二量值，及/或该第二控制信号具有指示该第二频率比值的一量值。
12.根据权利要求10所述的电路，其中该第二频率和该第四频率不同。
13.根据权利要求10所述的电路，其中该共振器为一晶体共振器，以及该第四频率为该晶体共振器的一泛音频率。
14.根据权利要求10所述的电路，其中该第三输入信号为该第一输入信号。
15.根据权利要求10所述的电路，其中该电路经配置用于确定具有一第五频率的一第四输入信号(106)与具有一第六频率的该第二输入信号之间的一第三频率比值，其中该电路包含：
一第三可控分数频率分频器(112)，其经配置用于产生一第三分频信号(117)，该第三分频信号具有一第三分频频率，该第三分频频率实质上为该第五频率除以一第三控制信号；
一第三频率相位侦测器(152)，其经配置用于基于该第三分频信号的该第三分频频率与该第二输入信号的该第六频率之间的一第三频率相位差产生一第三相位差信号(157)；及
一第三回路滤波器(162)，其经配置用于基于该第三相位差信号产生该第三控制信号；
其中该相加信号进一步基于该第三分频信号的相加；
其中一第三回路由该第三可控分数频率分频器、该第三分频信号、该第三频率相位侦测器、该第三相位差信号、该第三回路滤波器和该第三控制信号形成；
其中该第三回路滤波器对该第三相位差信号进行滤波，使得防止该第三回路的不稳定性；且
其中该第三控制信号指示该第三频率比值。
16.根据权利要求15所述的电路，其中该第三相位差信号具有基于该第三频率相位差的一第三量值，及/或该第三控制信号具有指示该第三频率比值的一量值。
17.根据权利要求15所述的电路，
其中该第二频率和该第四频率不同；
其中该第二频率和该第六频率不同；及/或
其中该第四频率和该第六频率不同。
18.根据权利要求15所述的电路，其中该共振器为一晶体共振器，以及该第六频率为该晶体共振器的一泛音频率。
19.根据权利要求15所述的电路，其中该第四输入信号为该第一输入信号。
20.一种用于确定一共振器的一温度指示的系统，其中该系统包含：
一根据权利要求10至14中任一项之电路，其包含该共振器并提供该控制信号和该第二控制信号；及
一控制信号分频器(220)，其经配置用于基于该控制信号除以该第二控制信号来产生一分频控制信号；
其中该分频控制信号为该温度指示。
21.一种用于确定一共振器的一温度指示的系统，其中该系统包含：
一根据权利要求15至19中任一项之电路，其包含该共振器并提供该控制信号、该第二控制信号和该第三控制信号；及
一第一控制信号分频器(220)，其经配置用于基于该控制信号除以该第二控制信号来产生一第一分频控制信号(225)；
一第二控制信号分频器(226)，其经配置用于基于该控制信号除以该第三控制信号来产生一第二分频控制信号(226)；及
一减法器(230)，其经配置用于基于自该第一分频控制信号减去该第二分频控制信号来产生一相减信号(235)；
其中该第一分频控制信号和该第二分频控制信号具有相异最小温度活动；且
其中该相减信号为该温度指示。
22.一种用于确定具有一第一频率的一第一输入信号(104)和具有一第二频率的一第二输入信号(135)之间的一频率比值(107)的方法，其中该方法包含以下步骤：
产生一分频信号(115)，该分频信号具有一分频频率，该分频频率实质上为该第一频率除以一控制信号(107)；
产生一激励信号(129)，该激励信号具有该分频频率且基于该分频信号；
经由由该激励信号激励的一共振器产生该第二输入信号；
基于该分频信号的该分频频率与该第二输入信号的该第二频率之间的一频率相位差产生一相位差信号(155)；及
基于对该相位差信号进行滤波来产生该控制信号；
其中一回路由该分频信号、该相位差信号和该控制信号形成；
其中该滤波对该相位差信号进行滤波，使得防止该回路的不稳定性；且
其中该控制信号指示该频率比值。
23.一种用于确定一共振器的一温度指示(225)的方法，其中该方法包含以下步骤：
产生具有一第一分频频率的一第一分频信号(115)，该第一分频频率实质上为一第一输入信号(104)的一第一频率除以一第一控制信号(107)；
产生具有一第二分频频率的一第二分频信号(116)，该第二分频频率实质上为该第一输入信号的该第一频率除以一第二控制信号(108)；
产生供应至该共振器的一相加信号(121)，其中该相加信号基于该第一分频信号和该第二分频信号的相加；
将该相加信号供应至该共振器；
自该共振器接收一第二输入信号(135)，该第二输入信号包含第一频率和第二频率，该第一频率和该第二频率为该共振器对该第一分频频率和该第二分频频率的回应；
基于该第一分频信号的该第一分频频率与该第二输入信号的该第一频率之间的一第一频率相位差产生一第一相位差信号(155)；
基于对该第一相位差信号进行滤波而产生该第一控制信号；
基于该第二分频信号的该第二分频频率与该第二输入信号的该第二频率之间的一第二频率相位差产生一第二相位差信号(156)；
基于对该第二相位差信号进行滤波而产生该第二控制信号；
基于该第一控制信号除以该第二控制信号来产生一分频控制信号(225)；
其中一第一回路由该第一分频信号、该第一相位差信号和该第一控制信号形成；
其中一第二回路由该第二分频信号、该第二相位差信号和该第二控制信号形成；
其中提供该第一控制信号的该滤波对该第一相位差信号进行滤波，使得防止该第一回路的不稳定性；
其中提供该第二控制信号的该滤波对该第二相位差信号进行滤波，使得防止该第二回路的不稳定性；
其中该第二输入信号的该第一频率和该第二输入信号的该第二频率具有相异最小温度活动；且
其中该分频控制信号为该温度指示。
24.一种用于确定一共振器的一磁滞及/或温度指示(235)的方法，其中该方法包含以下步骤：
产生具有一第一分频频率的一第一分频信号(115)，该第一分频频率实质上为一第一输入信号(104)的一第一频率除以一第一控制信号(107)；
产生具有一第二分频频率的一第二分频信号(116)，该第二分频频率实质上为该第一输入信号的该第一频率除以一第二控制信号(108)；
产生具有一第三分频频率的一第三分频信号(117)，该第三分频频率实质上为该第一输入信号的该第一频率除以一第三控制信号；
产生供应至该共振器的一相加信号(121)，其中该相加信号基于将该第一分频信号、该第二分频信号和该第三分频信号相加；
将该相加信号供应至该共振器；
自该共振器接收一第二输入信号(135)，该第二输入信号包含第一频率、第二频率和第三频率，该第一频率、该第二频率和该第三频率为该共振器对该第一分频频率、该第二分频频率和该第三分频频率的回应；
基于该第一分频信号的该第一分频频率与该第二输入信号的该第一频率之间的一第一频率相位差产生一第一相位差信号(155)；
基于对该第一相位差信号进行滤波而产生该第一控制信号；
基于该第二分频信号的该第二分频频率与该第二输入信号的该第二频率之间的一第二频率相位差产生一第二相位差信号(156)；
基于对该第二相位差信号进行滤波而产生该第二控制信号；
基于该第三分频信号的该第三分频频率与该第二输入信号的该第三频率之间的一第三频率相位差产生一第三相位差信号；
基于对该第三相位差信号进行滤波而产生该第三控制信号；
基于该第一控制信号除以该第二控制信号来产生一第一分频控制信号(225)；
基于该第一控制信号除以该第三控制信号来产生一第二分频控制信号(226)；及
基于自该第一分频控制信号减去该第二分频控制信号来产生一相减信号(235)；
其中一第一回路由该第一分频信号、该第一相位差信号和该第一控制信号形成；
其中一第二回路由该第二分频信号、该第二相位差信号和该第二控制信号形成；
其中一第三回路由该第三分频信号、该第三相位差信号和该第三控制信号形成；
其中提供该第一控制信号的该滤波对该第一相位差信号进行滤波，使得防止该第一回路的不稳定性；
其中提供该第二控制信号的该滤波对该第二相位差信号进行滤波，使得防止该第二回路的不稳定性；
其中提供该第三控制信号的该滤波对该第三相位差信号进行滤波，使得防止该第三回路的不稳定性；
其中该第二输入信号的该第一频率和该第二输入信号的该第二频率以及该第二输入信号的该第三频率相对于彼此具有相异最小温度活动；且
其中该相减信号为该磁滞及/或温度指示。
CN202080029125.0A 2019-02-27 2020-02-24 用于确定两频率之间比值的电路和方法 Pending CN113711495A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2022646 2019-02-27
NL2022646A NL2022646B1 (en) 2019-02-27 2019-02-27 Circuit and method for determining the ratio between two frequencies
PCT/NL2020/050118 WO2020175986A1 (en) 2019-02-27 2020-02-24 Circuit and method for determining the ratio between two frequencies

Publications (1)

Publication Number Publication Date
CN113711495A true CN113711495A (zh) 2021-11-26

Family

ID=66218375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080029125.0A Pending CN113711495A (zh) 2019-02-27 2020-02-24 用于确定两频率之间比值的电路和方法

Country Status (7)

Country Link
US (1) US11846661B2 (zh)
EP (1) EP3931967A1 (zh)
JP (1) JP2022522305A (zh)
KR (1) KR20220011113A (zh)
CN (1) CN113711495A (zh)
NL (1) NL2022646B1 (zh)
WO (1) WO2020175986A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2022648B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Generator and method for generating a controlled frequency
NL2022647B1 (en) 2019-02-27 2020-09-04 Semiblocks B V Generator and method for generating a controlled frequency
NL2022646B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Circuit and method for determining the ratio between two frequencies
US11444627B1 (en) * 2021-12-13 2022-09-13 Silicon Laboratories, Inc. Synchronization of receiver and transmitter local oscillators for ranging applications
US11874693B2 (en) * 2022-05-24 2024-01-16 Analog Devices International Unlimited Company Reconfigurable clock divider

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420938B1 (en) 2000-08-30 2002-07-16 Lawrence Hoff Software controlled crystal oscillator
TWI338456B (en) * 2006-10-23 2011-03-01 Realtek Semiconductor Corp Hybrid phase-locked loop
TWI337009B (en) * 2007-06-08 2011-02-01 Faraday Tech Corp Spread spectrum clock generator with low jitter
US8111800B2 (en) * 2008-01-24 2012-02-07 Applied Micro Circuits Corporation Frequency ratio detection
US8054114B2 (en) * 2010-01-20 2011-11-08 Himax Technologies Limited Fractional-N phase-locked loop
JP5204354B1 (ja) 2011-06-09 2013-06-05 パナソニック株式会社 発振器
US8384452B1 (en) 2011-09-13 2013-02-26 Cortina Systems, Inc. Integrated jitter compliant low bandwidth phase locked loops
US8441291B2 (en) * 2011-09-23 2013-05-14 Silicon Laboratories Inc. PLL using interpolative divider as digitally controlled oscillator
NL2007682C2 (en) 2011-10-31 2013-05-06 Anharmonic B V Electronic oscillation circuit.
EP2602936B1 (en) 2011-12-07 2014-02-12 Telefonaktiebolaget L M Ericsson (Publ) Analog phase-locked loop with enhanced acquisition
US8876944B2 (en) 2012-01-13 2014-11-04 Baker Hughes Incorporated Downhole fluid separation system and method
US8384453B1 (en) * 2012-03-27 2013-02-26 Cadence Design Systems, Inc. Frequency adjustment in a control system
US8803574B2 (en) * 2012-12-04 2014-08-12 Cambridge Silicon Radio Limited Generating a tuned frequency output from a signal generator
FR3004874B1 (fr) 2013-04-17 2015-04-03 Commissariat Energie Atomique Circuit de mesure de frequence de resonance de nano-resonateurs
NL2022648B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Generator and method for generating a controlled frequency
NL2022646B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Circuit and method for determining the ratio between two frequencies
NL2022647B1 (en) 2019-02-27 2020-09-04 Semiblocks B V Generator and method for generating a controlled frequency

Also Published As

Publication number Publication date
US20220170968A1 (en) 2022-06-02
US11846661B2 (en) 2023-12-19
TW202103452A (zh) 2021-01-16
WO2020175986A1 (en) 2020-09-03
JP2022522305A (ja) 2022-04-15
NL2022646B1 (en) 2020-09-08
EP3931967A1 (en) 2022-01-05
KR20220011113A (ko) 2022-01-27

Similar Documents

Publication Publication Date Title
CN113711495A (zh) 用于确定两频率之间比值的电路和方法
US11476856B2 (en) Generator and method for generating a controlled frequency
US20080315921A1 (en) Digital frequency detector and digital phase locked loop using the digital frequency detector
US8581671B2 (en) Oscillation device
US20090274255A1 (en) Method and apparatus for stabilizing clock
US11329637B2 (en) Generator and method for generating a controlled frequency
KR101035827B1 (ko) 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법
JP5206682B2 (ja) 位相比較器およびフェーズロックドループ
TWI838466B (zh) 用於確定兩頻率之間比值之電路和方法
US20120002707A1 (en) Pll frequency synthesizer
TWI838467B (zh) 用於產生經控制頻率的產生器和方法
KR101220173B1 (ko) 주파수 보정루프
TWI838468B (zh) 用於產生經控制頻率的產生器和方法
JP2007259170A (ja) Ｐｌｌ回路
JP2004096470A (ja) 位相ロックドループ回路
JP2004166079A (ja) ローカル信号発生装置
Rategh et al. Frequency Synthesizers
JPS6157126A (ja) 位相同期原子発振器
KR20000013311A (ko) 위상 동기 루프

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination