CN113692708A - 用于产生可控频率的产生器和方法 - Google Patents

用于产生可控频率的产生器和方法 Download PDF

Info

Publication number
CN113692708A
CN113692708A CN202080029192.2A CN202080029192A CN113692708A CN 113692708 A CN113692708 A CN 113692708A CN 202080029192 A CN202080029192 A CN 202080029192A CN 113692708 A CN113692708 A CN 113692708A
Authority
CN
China
Prior art keywords
frequency
signal
ratio
controllable
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080029192.2A
Other languages
English (en)
Inventor
迈克尔·范·埃尔扎克
罗伯·范·德瓦尔克
基斯·范·纽堡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiblox
Semiblocks BV
Original Assignee
Semiblox
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiblox filed Critical Semiblox
Publication of CN113692708A publication Critical patent/CN113692708A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

产生具有一可控频率的一信号可能为功能非常多样化的不同电子电路中有用的一电子构建区块。本发明为一种用于产生具有一可控频率的一可控信号的频率产生器，其包含：一频率比值产生器，其经配置用于产生一频率比值，该频率比值产生器包含：一输入，其经组态用于接收该可控信号；一第一可控频率分频器(110)，其经配置用于产生一第一分频信号(115)，该第一分频信号具有一第一分频频率，该第一分频频率实质上为该可控频率除以一第一频率比值信号；一转换器，其经配置用于基于该第一分频信号产生具有该第一分频频率的一激励信号(129)，其中将该激励信号提供至共振器以激励该共振器；一共振器，其经配置用于产生具有一第一共振频率的一共振信号，其中该共振器由该激励信号激励；一第一频率相位侦测器(150)，其经配置用于基于该第一分频频率与该第一共振频率之间的一第一频率相位差来产生一第一相位差信号(155)；一第一内部回路滤波器(160)，其经配置用于产生该第一频率比值信号；及一输出，其经组态用于基于指示该可控频率与该第一共振频率之间的该频率比值的该第一频率比值信号来提供一频率比值信号；其中一第一频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；其中一第二频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该转换器、该激励信号、该共振器、该共振信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；其中该第一内部回路滤波器对该第一相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性；且其中该频率产生器进一步包含：一比较器，其经配置用于基于该频率比值与一目标比值的比较来产生一比较信号；以及一可控振荡器电路，其包含：连接器，其用于连接用于产生具有一振荡器频率的一振荡信号的一振荡器；及一PLL，其经配置用于基于该振荡频率产生具有该可控频率的该可控信号，其中基于该比较信号来对该振荡器频率进行调适。

Description

用于产生可控频率的产生器和方法
技术领域
本发明系关于用于产生为高度稳定频率的可控频率的产生器和方法的领域。
背景技术
产生具有可控频率的信号可能为功能非常多样化的不同电子电路中有用的电子构建区块。
自WO 2013/066161 A1，特别图2中已知一种产生频率的已知电路。
WO 2013/066161 A1揭示一种电子振荡器电路，该电子振荡器电路包含：第一振荡器，其用于供应第一振荡信号；第二振荡器，其用于供应第二振荡信号；第一控制器，其用于根据第一控制器的第一控制器输入与第二控制器输入之间的相位差来递送第一控制信号；第二控制器，其用于根据第二控制器的第一控制器输入与第二控制器的第二控制器输入之间的相位差来递送第二控制信号；共振器；至少第二共振频率，其中第一相移取决于第二激励信号的频率与第二共振频率之间的差；及处理构件，其用于接收第一振荡信号和第二振荡信号，确定其相互比值，在预存表中查找补偿因子和输出经补偿振荡信号。
在WO 2013/066161 A1的图2中，回馈分频器的分频器设定确定共振器频率与输出频率之间的比值。
WO 2013/066161 A1的图2中之电路的缺点在于频率不可控制。此外，缺点为电路仅具有一个回馈回路。仅具有一个回馈回路导致回路中之所有噪声源促进输出频率的相位噪声。因此，此电路中之回路滤波器必须在用于追踪回路改变的高带宽与阻尼回路中所有噪声源的低带宽之间进行权衡。
US 2014/152354A1揭示一种调谐产生信号的频率以形成输出信号的方法，该方法包括：在信号产生器处形成产生信号；比较回馈信号与参考信号和取决于彼比较产生控制信号，其中回馈信号系使用输出信号产生；及藉由取决于产生信号和分频因子执行频率分频操作来产生输出信号，其中分频因子系取决于控制信号确定。US 2014/152354 A1的缺点为输出信号可能具有相位噪声，使得该方法不适合要求。
发明内容
本发明的目的为克服上文所提及一或多个缺点。
根据本发明的第一态样，一种用于产生具有可控频率的可控信号的频率产生器，其包含：
一频率比值产生器，其经配置用于产生一频率比值，其包含：
一输入，其经组态用于接收该可控信号；
一第一可控分数频率分频器(110)，其经配置用于产生一第一分频信号(115)，该第一分频信号具有实质上为该可控频率除以一第一频率比值信号的一第一分频频率；
一转换器，其经配置用于基于该第一分频信号产生具有该第一分频频率的一激励信号(129)，其中将该激励信号提供至该共振器以激励该共振器；
一共振器，其经配置用于产生具有一第一共振频率的一共振信号，其中该共振器由该激励信号激励；
一第一频率相位侦测器(150)，其经配置用于基于该第一分频频率与该第一共振频率之间的一第一频率相位差产生一第一相位差信号(155)；
一第一内部回路滤波器(160)，其经配置用于产生该第一频率比值信号；及
一输出，其经组态用于基于指示该可控频率与该第一共振频率之间该频率比值的一第一频率比值信号来提供一频率比值信号；
其中一第一频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；
其中一第二频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该转换器、该激励信号、该共振器、该共振信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；
其中该第一内部回路滤波器对该第一相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性；且其中该频率产生器进一步包含：
一比较器，其经配置用于基于该频率比值与一目标比值的比较来产生一比较信号；及
一可控振荡器电路，其包含：
连接器，其用于连接用于产生具有一振荡器频率的一振荡信号的一振荡器；及
一PLL，其经配置用于基于该振荡频率产生具有该可控频率的该可控信号，其中基于该比较信号来对该振荡器频率进行调适。
频率比值产生器输出频率比值信号。频率比值信号指示可控频率与第一共振频率之间频率比值。共振器提供相对稳定或固定共振频率，其无法在较宽带率范围内对其进行控制。另一方面可控振荡器电路可以提供此类宽带率范围。根据本发明，可用目标比值把频率比值设定为可控比值。因此，本发明提供在宽带率范围内具有可控频率的可控信号的优势。
目标比值可以设定为任何正有理数。作为实例，电信中之前向错误校正需要自位串流插入或提取额外位。两个位串流在插入前向错误校正之前和之后具有不同频率且因此典型地具有其特有频率信号。此等频率信号典型地彼此为非整数倍，诸如有理数。当前频率产生器有利地允许在可控频率与共振频率之间产生非整数比值。
比较器处置相对低频率信号。此等信号是自DC上升的相对较小频带。因此，比较器可以在DSP或CPU中实施，其提供以下优势：可以轻松实施额外功能而无直接硬件后果。因此，当前频率产生器具有对新或额外功能性高度适应的优势。
对于在本发明中用作组件的频率产生器的详细描述，请参考文作为专利申请案NL2022647申请的文字。本文特此作为整体并入。具体参考本文中之整合共振器或与共振器合作的具体实例。另外，对定义和范围进行具体参考，其亦适用于本发明。
对于在本发明中用作组件的频率比值产生器的详细描述，请参考文作为专利申请案NL2022646申请的文字。本文特此作为整体并入。具体参考本文中之整合共振器或与共振器合作的具体实例。另外，对定义和范围进行具体参考，其亦适用于本发明。
可控信号典型地为低相位噪声信号，诸如在14kHz至18MHz，较佳地为12kHz至20MHz，更较佳地为10kHz至22MHz，最佳地为8kHz至24MHz的频率范围内，在小于500fs、较佳地为200fs、更较佳地为100fs、最佳地为80fs的范围中。
连接至振荡器电路的振荡器典型地为专用于产生具有振荡器频率的振荡器信号的振荡器。举例而言，振荡器为晶体振荡器或晶体共振器。晶体共振器尤其在单模式中有利地提供用于产生具有带有最小噪声(诸如低相位噪声)的振荡频率的振荡信号的极其稳定平台。
PLL或相位锁定回路典型地具有两个输入和一个输出。PLL的一个输入接收输入频率，诸如具有振荡频率的振荡信号。PLL的另一输入接收一信号，该信号用于将输入频率与自该另一输入上的此信号导出的特定倍增因子相乘。该另一输入上的信号可为比较信号。PLL的输出为具有倍增频率的输出信号。输出信号可为具有为倍增频率的控制频率的控制信号。
PLL典型地具有高Q因子，从而高度拒斥在输出信号的带宽之外的噪声。因此，PLL与高度稳定振荡频率和稳定缓慢变化倍增因子的组合提供以下优势：具有极其低噪声(尤其相位噪声)的可控频率。因此，根据本发明的频率产生器可自所主张的特征的组合产生高度稳定可控频率。
相比而言，振荡器频率可由于例如老化及/或温度而随时间变化。振荡器频率的此等相对缓慢改变可藉由频率比值产生器中之补偿回路及/或外部回路得到充分修正。当此等回路根据共同控制逻辑经良好设计时，如所主张拒斥可控频率中的相位噪声，同时追踪此等缓慢改变。
在本发明的具体实例中，PLL为DPLL。DPLL或数字PLL典型地使PLL的一部分实施在数字域中，诸如数字逻辑、在处理器上运行的软件或数字逻辑与在处理器上运行的软件的组合。DPLL可具有基于计数器架构或基于分频器架构。在数字域中实施的PLL的部分，较佳地在数字域中实施的全部，可至少部分地，较佳全部包含相位侦测器、回路滤波器及/或振荡器。在数字域中实施PLL提供以下优势：使PLL更合适且使PLL结构最小化以整合至IC。
此外，DPLL容易允许可控频率为振荡频率的非-整数倍。此允许可控频率经设定有较高粒度(granularity)，从而提供以下优势：改变可控频率以致使较小频率跳变。较小频率跳变致使可控频率的较低相位噪声。
在本发明的具体实例中，PLL为ADPLL。ADPLL或全部数字PLL典型地在数字域中实施用于较大部分。ADPLL提供容易整合至IC中的优势。此外，ADPLL为高度弹性，使得容易添加改变和额外功能性。此外，ADPLL亦提供可控频率的较低相位噪声的优势，如下文所描述。
在本发明的具体实例中，频率产生器包含：
一外部回路滤波器，其经配置用于基于该比较信号产生一经滤波比较信号；
其中该可控频率基于该经滤波比较信号；
其中一外部回路由该频率比值产生器、该比较器、该比较信号、该外部回路滤波器、该经滤波比较信号、该可控振荡器和该可控信号形成；且
其中该外部回路滤波器对该比较信号进行滤波，使得防止该外部回路的不稳定性。
回路不稳定性可以自可控信号的不稳定可控频率侦测。典型地，频率比值产生器具有一内部回路，该内部回路为具有一截止频率的一低通滤波器。该外部回路滤波器典型地亦为一低通滤波器。此外，将外部回路的截止频率选择为较低使得可以拒斥最大噪声量，以允许可控振荡器产生具有最小相位噪声量的可控信号。在另一方面，截止频率应选择较高使得可以追踪由于例如温度改变或磁滞引起的外部回路改变，使得可控频率保持稳定。此外，高截止频率应选择较高使得启动延迟最小化。两个回路滤波器典型地紧接着成比例特性亦具有积分特性。静态或稳定模式下的积分特性导致回路(回路滤波器为回路的一部分)不带任何残余误差，从而有利地增加达到目标比值的准确性。
在本发明的具体实例中，比较器包含一减法器，该减法器经配置用于基于自频率比值减去目标比值来提供比较信号；及/或
其中该比较器包含一分频器，该分频器经配置用于基于该频率比值除以该目标比值来提供该比较信号。
该减法器可包含在一个输入上具有信号反相器的加法器。分频器可以包含具有倒数值之乘法器，该倒数值经馈送至其输入中之一者。典型地将所量测测比值与目标比值进行比较。目标比值可以由另一回馈回路预先定义、设定或连续改变。可以诸如临时地、连续地或永久地改变目标比值，以使可控频率的相位与共振器的共振信号的相位对准。
由于频率比值可控，因此在稳定操作期间，频率比值通常将实质上或至少接近于目标比值。因此，可以规定：
t＝目标比值
r＝频率比值
Figure BDA0003305622960000051
典型地在稳定操作期间满足前述条件，且其中频率比值相对于目标比值正规化。因此，为了稳定操作，可以将减法器和具有偏移量为1的除法器视为相同。在启动或开启电源期间以及在补偿频率产生器中较大干扰(尤其在不同的回路中)期间，频率比值产生器的特性以及因此频率产生器的特性可能不同。
在本发明的具体实例中，频率比值产生器包含：
一第一可控分数频率分频器，其经配置用于产生第一分频信号，该第一分频信号具有实质上为该可控频率除以第一频率比值信号的第一分频频率；
一转换器，其经配置用于基于该第一分频信号产生具有该第一分频频率的一激励信号，其中将该激励信号提供至该共振器以激励该共振器；
一第一频率相位侦测器，其经配置用于基于该第一分频频率与该第一共振频率之间的一第一频率相位差产生一第一相位差信号；及
一第一内部回路滤波器，其经配置用于产生该第一频率比值信号；
其中一第一频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；
其中一第二频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该转换器、该激励信号、该共振器、该共振信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；且
其中该第一内部回路滤波器对该第一相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性。
诸如第一可控频率分频器的可控频率分频器可以为数字可控频率分频器。可控频率分频器可以为可控倍数频率分频器或可控分数频率分频器。诸如第一频率相位侦测器的频率相位侦测器可以为经组态为相位侦测器的混频器、模拟乘法器、数字电路或逻辑电路。替代地，频率相位侦测器可以为数字混频器，诸如XOR埠混频器。
可控频率分频器取决于诸如第一控制信号的控制信号对第一输入信号的频率进行分频。典型地，控制信号为具有低抖动的稳定信号，以防止在可控频率分频器中引入明显的额外抖动。控制信号可以包含偏移量。诸如第一分频信号的分频信号典型地包含由可控频率分频器引入的抖动或噪声作为主导性噪声源。
侦测分频信号的频率与诸如共振信号的第二输入信号的频率之间的相位的频率相位侦测器典型地亦引入噪声。因此，相位差信号的值，诸如高度，典型地由相位差主导，且典型地额外包含由可控频率分频器和频率相位侦测器引入的噪声。
诸如第一回路滤波器的回路滤波器对相位差信号进行滤波。回路滤波器的输出信号为控制信号，其指示频率比值。回路滤波器典型地为低通滤波器。基于两个限制选择回路滤波器截止频率。若截止频率经选择过低，则回路对回路中之干扰反应过慢，从而导致回路不稳定。若截止频率经选择过高，则回路将无法充分拒斥相位差信号中之噪声，亦可能导致回路不稳定。回路之不稳定性可自不稳定控制信号侦测。不稳定控制信号可能具有自范围之一端至其范围之另一端摆动的信号值，或被卡在极端情况中之一者。截止频率典型地经选择如此低，使得最大噪声量自相位差信号被拒斥，而控制信号仍被允许足够快地适应回路中引入的任何干扰。
频率比值产生器提供非常稳定频率比值量测的优势。根据本发明的频率比值产生器具有回馈回路，该回馈回路具有积分效应。积分效应提供该相位的低频噪声20dB/decade拒斥的优势。频域中之此效应导致40dB/decade拒斥，而已知系统仅具有20dB/decade拒斥。
此外，频率比值产生器提供：将诸如回路滤波器的滤波组件的温度特性转置至接近DC，其效应为：小偏差仅略微改变有效带宽，但不改变实际中心频率。相比之下，本领域中已知的系回路滤波器，其中已知回路维持一定的频率，且因此此等已知回路滤波器为带通滤波器。举例而言，若已知回路滤波器之分量在温度或老化的影响下改变值，则已知回路滤波器之中心频率将改变。因此，根据本发明之电路提供提高的温度稳定性的优势。
此频率比值产生器具有提供共振信号的共振器，且此频率比值产生器基于分频信号提供激励信号至共振器。如下文进一步详述，该电路具有不必遵守巴克豪森(Barkhausen)准则的优势。此不符合巴克豪森准则，具有减少相位噪声的效应。
可以将符合巴克豪森准则的现有技术回路与AM信号传输进行比较。可以将不符合巴克豪森准则的本发明与FM信号传输进行比较。众所周知，FM信号不太容易受到干扰。本发明中之此类干扰中之一者可能为小的且毗邻的共振频率。此等较小且毗邻的共振频率甚至可能例如在温度改变的影响下交叉。尤其在此等状况下，不必遵守巴克豪森准则具有以下优势：可显著拒斥由较小且毗邻的共振频率产生的噪声。
产生具有低相位噪声的特定频率需要大量的功率。此频率产生器提供以下优势：两个独立频率(可控频率和共振频率)经由频率比值宽松耦接，且两个独立频率都具有低相位噪声，而不会使功率加倍，但电路消耗的功率少得多。
在本发明的具体实例中，相位差信号具有基于频率相位差的量值，诸如振幅或值，及/或控制信号具有指示频率比值的量值(诸如振幅或值)。若相位或控制信号为模拟信号，则典型地将信号信息有利地包含在信号之振幅中。若相位或控制信号为数字信号，则典型地将信号信息有利地包含在信号之数字值中。该数字值可以为二进制代码，BCD码、格雷码或此等码的组合或具有定义值系统的任何其他码。
在本发明的具体实例中，回路滤波器为低通滤波器，较佳地具有截止频率，该截止频率有利地低于由可控频率分频器引入的频率噪声，且较佳有利地高于第一和第二频率的改变率。此外，应有利地选择截止频率，使得控制信号在指定范围内，而电路在引起电路中之干扰的改变条件下保持稳定。指定范围典型地为使用者指定的。亦可基于电路(诸如可控频率分频器和频率相位侦测器)中其他特征引入的噪声来确定指定范围。规定范围亦可能受到第一输入信号和第二输入信号的变化的影响。
在本发明的具体实例中，可控频率分频器为可控分数频率分频器。分频信号与第二输入信号之间的相位差可以由静态相位差及/或频率差和流逝时间引起。在此具体实例中，使用可控分数频率分频器有利地允许在分频信号的频率与第二频率之间经改良频率匹配，因为第一频率以较高粒度(granularity)分频。此外，随着粒度愈高，第一频率可以经有利地选择为愈低。高频的使用具有串扰、增加能量损失等缺点。
共振器可为晶体共振器，且较佳地共振频率为晶体共振器的泛音共振频率。共振器典型为允许同时不同频率的共振的共振器。晶体为共振器的可读可用的解决方案。谐波频率以与基频相似的方式在温度影响下改变频率。相反，泛音频率可以在温度的影响下以不同方式改变频率。此外，晶体的不同泛音可在温度的影响下以不同方式改变频率。因此，不同的泛音可能具有不同的温度梯度。由于可以选择晶体的泛音，因此可以有利地将电路设计为具有基于共振器的预定特性的预定温度特性。
如所描述，若以泛音频率选择分频频率中之至少一者，但较佳地为两者，则温度特性可能不同。温度可在40℃至+125℃的温度范围内变化。在此范围内，某一泛音的温度梯度可能变化。
在本发明的具体实例中，频率比值产生器包含：
一第二可控频率分频器，其经配置用于产生一第二分频信号，该第二分频信号具有一第二分频频率，该第二分频频率实质上为该可控频率除以一第二频率比值信号；
一第二频率相位侦测器，其经配置用于基于该第二分频频率与该第二共振频率之间的一第二频率相位差产生一第二相位差信号；
一第二内部回路滤波器，其经配置用于基于该第二相位差信号产生指示该第二频率比值的该第二频率比值信号；
一加法器，其经配置用于产生供应至该转换器的一相加信号，其中该相加信号具有该第一分频频率和该第二分频频率；
一温度补偿器，其用于补偿该共振器的共振频率改变，其中该温度补偿器包含：
一输入，其经组态用于接收该第一频率比值和该第二频率比值；
一第一分频器，其经配置用于基于该第一频率比值除以该第二频率比值来产生一第一分频值；
一计算器，其经配置用于基于该第一相位差信号、该第二相位差信号，该第一频率比值和该第一分频值的群组中之一或多者的该值来计算一补偿因子，其中该计算器较佳地包含一查找表；及
一矫正器，其经配置用于基于用该补偿因子矫正基于该第一相位差信号、该第二相位差信号及该第一频率比值的群组中之一或多者的一信号来产生该频率比值；
其中该激励信号基于该相加信号；
其中一第三频率比值产生器回路由该第二可控频率分频器、该第二分频信号、该第二频率相位侦测器、该第二相位差信号、该第二内部回路滤波器和该第二频率比值信号形成；
其中一第四频率比值产生器回路由该第二可控频率分频器、该第二分频信号、该转换器、该激励信号、该共振器、该共振信号、该第二频率相位侦测器、该第二相位差信号、该第二内部回路滤波器和该第二频率比值信号形成；
其中该第二内部回路滤波器对该第二相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性。
频率比值产生器回路为平行的且同时进行评估，因此同时量测温度效应。已知电路可具有量测按时间间隔的温度效应的趋势。若温度随时间改变，则此时间间隔导致已知电路中之温度不准确性。因此，根据本发明的比值产生器具有经改良温度量测准确性的优势。
在本发明的具体实例中，频率比值产生器包含：
一选择器，其经配置用于基于该第一频率比值及该第一分频值的该群组中之一或多者的值，来选择该第一相位差信号、该第二相位差信号和该第一频率比值的该群组中之一或多者；且
其中矫正器经配置用于基于用补偿因子矫正所选择频率比值来产生频率比值。
射频产生器的此具体实例有利地实用共振器的性质，即共振器可以同时在多个频率下共振。与电路的其他组件相比，共振器典型地较庞大。因此，使用共振器在多个频率下共振允许电路的整合和小型化。
此外，选择器有利地可以选择对于特定温度最稳定的频率比值，使得频率比值不会由于温度改变而改变太多。此外，矫正器可以主要基于在特定温度范围内具有最高值改变的参数来补偿补偿因子。该些参数亦可用于确定温度。
在本发明的具体实例中，频率比值产生器包含：
一第三可控频率分频器，其经配置用于产生一第三分频信号，该第三分频信号具有一第三分频频率，该第三分频频率实质上为该可控频率除以一第三频率比值信号；
一第三频率相位侦测器，其经配置用于基于该第三分频频率与第三共振频率之间的一第三频率相位差产生一第三相位差信号；
一第三内部回路滤波器，其经配置用于基于该第三相位差信号产生指示第三频率比值的该第三频率比值信号；
其中该相加信号亦具有该第三分频频率；
其中该温度补偿器的该输入进一步经组态用于接收该第三频率比值；且
其中该温度补偿器进一步包含：
一第二分频器，其经配置用于基于该第一频率比值除以该第三频率比值来产生一第二分频值；
其中当取决于具体实例6时，选择器进一步经配置用于亦自第三相位差信号、第二频率比值及第三频率比值的群组进行选择，且亦基于第二频率比值、第三频率比值和第二分频值的扩展群组中之一或多者的值进行选择；
其中该计算器经进一步配置用于基于扩展有该第三相位差信号、该第二频率比值、该第三频率比值和该第二分频值的该群组中之一或多者的该值计算该补偿因子；
其中该矫正器经配置用于基于用该补偿因子矫正该所选择频率比值来产生该频率比值；
其中一第五频率比值产生器回路由该第三可控分数频率分频器、该第三分频信号、该第三频率相位侦测器、该第三相位差信号、该第三内部回路滤波器和该第三频率比值信号形成；
其中一第六频率比值产生器回路由该第三可控频率分频器、该第三分频信号、该转换器、该激励信号、该共振器、该共振信号、该第三频率相位侦测器、该第三相位差信号、该第三内部回路滤波器和该第三频率比值信号形成；且
其中该第三内部回路滤波器对该第三相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性。
此外，此具体实例有利地允许量测操作期间之共振器的磁滞特性。已知电路往往藉由自理论上进行对策设计来补偿共振器中之磁滞。因此，此具体实例提供由于磁滞量测而改良准确性的优势。
在本发明的具体实例中，频率比值产生器的选择器经配置用于：
自该第一频率比值、该第二频率比值和该第三频率比值的该群组中选择一者，其中该所选择比值基于该第一频率比值、该第二频率比值、该第三频率比值、该第一分频值和该第二分频值的该群组中之一或多者的该值；或
选择该第一频率比值、该第二频率比值和该第三频率比值中之两者或多于两者的一加权组合，其中该加权组合基于该第一频率比值、该第二频率比值、该第三频率比值、该第一分频值和该第二分频值的该群组中之一或多者的该值。
选择器的先前提及优势亦适用于选择器的此更精细的具体实例。此外，选择器的此版本允许与加权组合更平衡的组合。举例而言，加权组合有利地允许混合和匹配不同效能态样，诸如艾伦方差或相位噪声。
在本发明的具体实例中，第一分频值仅基于第一频率比值信号和第二频率比值信号；
第二分频值仅基于第一频率比值信号和第三频率比值信号；
选择器经配置用于选择第一相位差信号、第二相位差信号和第三相位差信号的有限群组中之一或多者；及/或
计算器经配置用于基于第一分频值和第二分频值的有限群组中之一或多者的值来计算补偿因子。此具体实例有利地将不同组中之选择数量限制为最适合于提供补偿因子的信号及/或比值，例如由于温度改变而导致不同组件的参数改变。
在本发明的具体实例中，频率比值产生器包含模拟转数字转换器，该模拟转数字转换器经配置用于基于共振信号来产生数字共振信号，其中该数字共振信号经供应至至少第一频率相位侦测器。取决于操作，可以有利地在数字或模拟域中之一者完成在数字或模拟域中之输入信号的操纵。典型地，共振器为容易获得的模拟组件。更典型地，频率相位侦测器更容易在数字域中实施。ADC有利于提供模拟域和数字域的耦接，以一方面自可用性获益且另一方面又易于实施。
在本发明的具体实例中，频率比值产生器的转换器包含数字转模拟转换器，该数字转模拟转换器经配置用于基于分频信号来产生激励信号。数字可控频率分频器实施起来较简单，且可易于控制。共振器为模拟组件。在数字可控频率分频器与共振器之间添加DAC提供以下优势：分别在数字域与模拟域中耦接两个有利的部分解决方案。
在本发明的具体实例中，比较器包含：
一定标器，其经配置用于产生一定标信号，该定标信号为由一定标因子定目标该频率比值信号；及/或
一移位器，其经配置用于产生一移位信号，该移位信号为移位一移位值的该定标信号；
其中该比较信号基于该移位信号。
该可控振荡器典型地具有输入，其用于该控制可控信号的该可控频率。馈入至可控振荡器的输入的输入信号基于比较信号。取决于具体实例，其他信号可以与比较信号组合，诸如相加、相减、相除和相乘。在变成输入信号之前，亦可以对比较信号进行操纵，诸如滤波。典型地，若至可控振荡器的输入为零，则可控频率将具有特定的接地频率或中心频率。在正或负方向上与零的任何偏差将分别导致正或负频率改变。应用定标器和移位器提供操纵信号的选项，使得该信号适合作为大多数常见可控振荡器的输入信号。此外，定标器和移位器提供引入额外偏移的优势。额外偏移可以例如在需要一些额外空间以将信号插入至位串流中的电信系统中使用。
可以在许多不同的具体实例中实施可控振荡器。可控振荡器可以为压控振荡器，视情况，DAC的输出提供用于压控振荡器的控制输入的信号。可控振荡器亦可为全数字PLL。
在本发明的具体实例中，频率产生器包含：
相位获取电路，其经配置用于基于可控频率与具有参考频率的参考信号之间的相位差来产生相位增量信号；及
PLL，其经配置用于基于相位增量信号产生偏移信号；
其中可控频率亦基于偏移信号。
添加PLL、较佳地为数字PLL，允许追踪具有特定频率的外部信号的相位和频率。外部信号可能具有相当大的相位抖动，诸如电信协议的载波。频率产生器可以有利地产生具有非常稳定的可控频率的非常稳定的可控信号。典型地控制可控频率使得在接收载波携带的通信时，可控频率可用作基准。
当针对数字域中之较大部分实施时，此具体实例的优势在于频率产生器允许识别不同噪声源，诸如外部信号、共振器和可控振荡器，且经由频率产生器的架构(诸如回路、特定而言回路滤波器)至少部分地对其进行补偿。举例而言，共振器典型地受温度的影响，从而导致共振在10kHz的范围内改变。而可控振荡器典型地会在多重100kHz或甚至MHz范围内产生相位噪声，此可能归因于费米海、布朗运动等。
共振器和可控振荡器典型地为在模拟域中实施的组件。有利地在数字域中实施的频率产生器的较大部分可能需要在专用硬件中实施，但亦可以允许在软件中进行实施的一部分。
包含共振器或振荡器的回路通常遵循巴克豪森准则。巴克豪森准则包含以下约束：
1.回路增益的绝对值等于1；且
2.回路的相移为2πx；
Figure BDA0003305622960000121
巴克豪森准则典型地暗示共振器回路的额外设计约束。遵守巴克豪森准则的回路典型地很难设计，且会引入额外相位噪声。典型地，包括用于使回路符合巴克豪森准则的常规放大器的回路会引入相当大的相位噪声且消耗相当大功率。可控振荡器为频率产生器中唯一遵守巴克豪森准则的组件。因此，此具体实例提供低功率和低相位噪声引入量的优势。
在本发明之进一步具体实例中：
当包含移位值时，该移位值为偏移信号；或
当包括经滤波比较信号时，经滤波比较信号间接地基于偏移信号。
在第一选项中，偏移信号经由外部回路滤波器馈送，而在第二选项中，偏移信号不经由外部回路滤波器馈送。在本文的上下文中，直接或间接基于信号的措词分别意指输入信号有助于所得信号或经由回路有助于所得信号。第一选项有利地限制系统中之滤波器的数目。第二选项有利地允许将偏移信号将被滤波或不滤波地添加至控制可控振荡器的信号。可以有利地将应用于偏移信号的滤波器设计为对偏移信号进行滤波的特定需求。此为特别有利的，因为偏移信号典型地具有可控振荡器作为主要噪声源，在多重100kHz或甚至MHz频带内具有噪声，而经滤波比较信号典型地具有共振器作为主要噪声源，具有在10Hz频段中的噪声。
在本发明的具体实例中，频率产生器包含：
一输出相位获取电路，其经配置用于基于该可控频率与具有一/该参考频率的一/该参考信号之间的相位差来产生一输出相位增量信号；及
一输出PLL，其经配置用于基于该可控频率或该振荡频率产生具有一PLL输出频率的一PLL输出信号，且藉由该相位差量信号进行调适。
扩展将参考信号的参考频率转换成PLL输出信号的PLL输出频率，同时PLL输出频率具有低相位噪声。藉由使PLL输出频率亦基于具有高度稳定可控频率的可控信号或具有甚至更稳定振荡频率的振荡信号，提供此高稳定性或低相位噪声。因此，此实施例提供以下优势：提供与参考频率有关的可组态或甚至可设定PLL输出频率之PLL输出信号，同时PLL输出频率具有低相位噪声。
根据本发明的另一态样，一种频率产生器系统包含：
一频率产生器芯片，其包含根据前述具体实例中任一项的一频率产生器；
一共振器，其用于连接至该频率产生器芯片以产生该共振信号；及
一振荡器，其用于连接至该可控振荡器电路以产生一振荡信号。系统在数个组件上方分布不同功能，使得使串扰最小化。
在本发明的实施例中，其中频率产生器芯片至少取决于包含输出PLL的实施例，包含用于合成输出PLL的输出信号的合成器芯片。合成具有PLL输出频率的PLL输出信号可对其他噪声源(诸如串扰)敏感。此外，合成可能经由相反方向上的串扰影响频率产生器系统中的其他区块的功能。因此，合成有利地在单独芯片中完成以使串扰最小化。
根据本发明的另一态样，一种用于产生具有可控频率的可控信号的方法，其包含以下步骤：
自一共振器接收具有一第一共振频率的一共振信号；
提供指示在该可控频率与该第一共振频率之间的该第一频率比值的一第一比值信号；
基于一第一分频频率与一第一共振频率之间的一第一频率相位差产生一第一相位差信号(155)；
对该第一相位差信号进行滤波以产生该第一频率比值信号；
使一频率比值基于该第一频率比值信号；
提供一目标比值；
基于该频率比值与该目标比值的该比较产生一比较信号；
基于该比较信号产生具有该可控频率的该可控信号；
产生一第一分频信号(115)，该第一分频信号具有一第一分频频率，该第一分频频率实质上为该可控频率除以该第一频率比值信号；
基于该第一分频信号产生具有该第一分频频率的一激励信号(129)，其中将该激励信号提供至该共振器以激励该共振器；及
输出该可控信号；
其中一第一频率比值产生器回路由该第一分频信号、该第一相位差信号和该第一频率比值信号形成；
其中一第二频率比值产生器回路由该第一分频信号、该激励信号、该共振器、该共振信号、该第一相位差信号和该第一频率比值信号形成；
其中该滤波步骤对该第一相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性。
根据本发明的另一态样，一种频率产生器系统包含：
一频率产生器芯片，其包含根据前述具体实例中任一项的一频率产生器；
一共振器，其用于连接至该频率产生器芯片以产生该共振信号；及
一振荡器，其用于连接至该可控振荡器电路以产生一振荡信号。
根据本发明的另一态样，一种计算机程序产品，其包含计算机可读取媒体，其具有体现在其中的计算机可读取程序代码，该计算机可读取程序代码经组态使得在由合适计算机或处理器执行时，致使计算机或处理器在根据本发明的具体实例中执行该方法的步骤：
提供一第一比值信号；
产生一比较信号；
产生该可控信号；
输出一激励信号；及
输出该可控信号。
根据本发明的另一态样，一种计算机程序产品，其包含计算机可读取媒体，其具有体现在其中的计算机可读取程序代码，该计算机可读取程序代码经组态使得在由合适计算机或处理器执行时，致使计算机或处理器执行在根据本发明的具体实例中规定方法。
图式简单说明
参考在以下描述中以实例的方式描述的具体实例并参考附图，本发明将变得显而易见并得到进一步阐述，其中：
[图1]示意性地示出频率产生器的第一具体实例；
[图2]示意性地示出频率产生器的第二具体实例；
[图3]示意性地示出频率产生器的第三具体实例；
[图4]示意性地示出频率产生器的第四具体实例；
[图5]示意性地示出频率比值产生器的第一具体实例；
[图6]示意性地示出频率比值产生器的第二具体实例；
[图7]示意性地示出频率比值产生器的第三具体实例；
[图8]示意性地示出用于补偿温度效应的子系统；
[图9]示意性地示出用于补偿温度和磁滞效应的子系统；及
[图10]示意性示出计算机程序产品的具体实例。
该些图仅为示意性的，且未按比例绘制。在诸图中，与已描述的组件相对应的组件可以具有相同的参考编号。
100:频率比值产生器 101:频率比值产生器 102:频率比值产生器 104:第一输入信号 105:第三输入信号 106:第四输入信号 107:第一控制信号 108:第二控制信号 109:第三控制信号 110:第一可控频率分频器 111:第二可控频率分频器 112:第三可控频率分频器 115:第一分频信号 116:第二分频信号 117:第三分频信号 120:加法器 121:相加信号 125:数字转模拟转换器(DAC) 129:激励信号 130:共振器 135:第二输入信号 140:模拟转数字转换器(ADC) 145:数字第二信号 150:第一频率相位侦测器 151:第二频率相位侦测器 152:第三频率相位侦测器 155:第一相位信号差 156:第二相位信号差 157:第三相位信号差 160:第一回路滤波器 161:第二回路滤波器 162:第三回路滤波器 200:第一具体实例子系统 201:第二具体实例子系统 210:包含共振器的第一电路 211:包含共振器的第二电路 220:第一分频器 221:第二分频器 225:第一指示 226:第二指示 230:减法器235:相减信号 302:第一具体实例频率产生器 303:第二具体实例频率产生器 304:第三具体实例频率产生器 305:第四具体实例频率产生器 310:比较器 311:目标比值 312:频率比值信号 315:比较信号 320:外部回路滤波器 321:经滤波比较信号 330:可控振荡器电路 331:可控信号 332:全数位PLL 333:振荡信号 334:振荡器 340:相位获取电路 341:参考信号 345:相位增量信号 350:数位PLL 355:偏移信号 356:加法器 357:振荡器控制信号 360:输出相位获取电路 365:输出相位差量信号 370:输出PLL 375:PLL输出信号1000:计算机程序产品 1010:计算机可读取媒体 1020:计算机可读取程序代码
实施方式
以下诸图可以详述不同的具体实例。可以组合具体实例以达到增强或改良的技术效应。此等经组合具体实例可以在全文中明确提及，可以在正文中暗示或者可以隐含。不同图中相同的特征编号可系指相同特征。
图1示意性地示出频率产生器302的第一具体实例。频率产生器包含频率比值产生器100、比较器310、可控振荡器330和视情况外部回路滤波器320。
频率比值产生器将可控信号331作为输入。控制信号具有极其稳定频率。极其稳定意味着较低频率抖动或相位噪声。频率比值产生器进一步包含至共振器的连接器，该些连接器未示出。频率比值产生器输出频率比值信号312。频率比值信号提供控制信号与连接至频率比值产生器的共振器的共振频率之间的频率比值的指示。频率比值信号中的信息典型地经简单地编码成一值。此系因为频率比值信号典型地为较缓慢改变信号。此外，频率比值信号典型地针对至少共振器的温度及/或磁滞进行校正。
比较器将频率比值信号和目标比值311作为输入。目标比值设定所要频率比值的比较值。目标比值典型地基于共振器的所使用共振器频率和所要频率或多个频率进行设定。所要频率可为可控频率或自可控频率导出的频率。
比较器的输出为比较信号315。比较信号为频率比值信号与目标比值的比较的结果。比较可在比较期间进一步包含移位、相乘及/或相除。
之后，可选输出回路滤波器可对比较信号进行滤波以使外部回路稳定化。外部回路滤波器输出经滤波比较信号321。与对回路中的干扰和频率产生器的快速启动、快速做出回应的能力相比，外部回路滤波器典型地平衡控制信号的稳定性且因此平衡较低相位噪声。
可控振荡器电路将振荡器控制信号357作为输入，该振荡器控制信号可为比较信号或基于比较信号的信号，诸如经滤波比较信号。视情况，可将其他信号添加至比较信号，或比较信号可在供应至可控振荡器电路之前经处理。
可控振荡器电路基于讯号组合来提供控制信号，而该讯号组合基于比较信号的信号(如上文所描述)与振荡器334的振荡信号333。振荡器经由连接器连接至振荡器电路。连接器可用于连接内部振荡器或外部振荡器。典型地，频率产生器经实施或整合在一或多个芯片中，且振荡器经配置在单独芯片中。此单独配置允许经改良分离噪声源，使得振荡器的噪声对频率产生器的效能的影响减小，反之亦然。
可控振荡器电路包含PLL，较佳地为数字PLL，更佳地为全数位PLL 332。PLL将具有振荡频率的振荡信号作为输入，该振荡频率为高度稳定的。振荡信号的稳定性可藉由例如以单模式使用晶体振荡器来改良。PLL进一步将设定PLL中的组件的信号作为输入，用于设定输入频率与PLL的输出频率之间的比值。典型地，此信号为对PLL的回馈回路中的分频器的设定。其他PLL架构可具有用于设定此比值的其他选项。此信号为比较信号或基于比较信号的信号，如上文所描述。
此PLL的输出为具有可控频率的控制信号。可控频率因此由高度稳定振荡器频率控制和设定PLL的输入和输出频率之间的比值的信号控制。此设定比值的信号通常具有极其低频率和振幅。
因为PLL典型地具有高Q因子，所以PLL将拒斥或减弱振荡器控制信号中的许多噪声。可控频率将具有经改良稳定性。由于此拒斥或减弱，因此对外部回路滤波器的要求可能不同或更宽松。举例而言，来自外部回路滤波器的经滤波比较信号，可由于经不同设计外部回路滤波器对低频率改变做出更快速响应。此外，可控频率可仍「遵循」振荡器控制信号中较低频率改变。较低频率改变的实例为诸如振荡器及/或共振器的组件的温度改变、磁滞以及甚至老化。PLL将典型地针对振荡器控制信号具有在以下范围内的带宽：0.5至50kHz，较佳地为0.7至30kHz，更佳地为0.8至20kHz，最佳地为1至10kHz。PLL将典型地针对振荡信号具有在以下范围内的带宽：0.5至10MHz，较佳地为0.7至5MHz，更佳地为1至2kHz。
因此，由于PLL的应用，外部回路滤波器要求可能较宽松，使得共振器与可控振荡器电路之间的带宽可增加，而主要由于共振器中的多模式引入的相位噪声几乎不会使可控频率的相位稳定性降级。
可识别进一步优势：多模式中的共振器的噪声效能对可控频率的相位噪声的影响减小。所引入噪声的部分为共振器周围的ADC和DAC的量化噪声。因为此量化噪声经历与由共振器引入的相位噪声相同的处理，量化噪声对可控频率的相位噪声的影响亦减小。尤其ADC可因此得以简化，例如具有较少位，或甚至由于较少需要位而用不同架构，使得设计复杂性、功率消耗可得以减少，或另一方面ADC的最大速度可在相同功率预算情况下增加。DAC保持与之前所描述相同的优势。
振荡器控制信号典型地针对连接至频率比值产生器的共振器的温度和磁滞得以补偿。此补偿可视情况亦考虑振荡器的温度和磁滞。若用于频率比值产生器的共振器和连接至可控振荡器电路的振荡器皆经历相同温度，则共振器可用作振荡器的温度传感器。因此，所得可控频率在时间上、且视情况针对不同温度和磁滞亦高度稳定。
图2示意性地示出频率产生器303的第二具体实例。第二具体实例示出第一具体实例302的扩展。第二具体实例进一步包含相位获取电路340、数字PLL 350和加法器356.
相位获取电路具有可控信号和参考信号341作为输入，该可控信号具有可控频率，该参考信号341具有参考频率。相位获取电路确定可控频率与参考频率之间的相位差，并将此差作为相位增量信号345输出。
相位获取电路可以实施为计数器，其中一个输入被用作频率信号以对另一信号的零交叉进行计数。交叉的数目与信号之间的相位有关。
数字PLL将可控信号和相位增量信号作为输入。数字PLL基于可控信号和相位增量信号产生锁相信号。锁相信号可以被视为偏移信号355。数字PLL较佳地为全数位PLL。可控频率信号通常用作数字PLL的频率输入。
加法器将经滤波比较信号、比较信号或基于比较信号的信号作为第一输入。加法器将偏移信号355作为第二输入。加法器将两个输入信号相加以提供相加信号。振荡器控制信号可以等于相加信号，或可以基于相加信号。
假设频率比值产生器稳定且提供零偏移信号。此外，假设可控频率略微过高。频率比值产生器将输出频率比值信号，该输出频率比值信号发信号通知共振器的共振频率与可控频率之间比值。此频率比值将略微过高。比较器将目标比值与频率比值进行比较，并将得出结论：频率比值略微过高。此比较结果将示出在比较信号中。典型地，比较信号与其所要设定点相比将略微过低。可选外部回路滤波器可以对比较信号进行滤波。若外部回路滤波器包含积分功能，则可将可控频率误差减小至零。基于比较信号的信号经提供至可控振荡器。藉由降低可控频率，可控振荡器将基于略微过低的比较信号对略微过低的信号做出反应，从而将可控频率稳定至所要频率。可控频率至少部分地由目标比值设定确定。可选偏移信号提供额外构件来控制可控频率。可以在可选外部回路滤波器之前或之后将偏移信号注入在回路中。
此外，假设频率比值产生器为稳定且提供零偏移信号。此外，假设可控频率相对于参考信号略有滞后。相位获取区块将侦测可控频率与参考频率之间的相位差。PLL典型地以高Q因子对表示相位差的相位增量信号进行滤波。来自PLL的结果信号将作为偏移信号注入在外部回路中以增加可控频率。一旦相位获取电路侦测到相位增量信号之间无任何相位差，将指示不存在相位差。来自PLL并作为偏移信号注入在外部回路中之所得信号将降低可控频率，使其与参考信号保持同相。因此，可控频率的相位将被锁定至参考信号的相位上。典型地具有高Q值的PLL滤波将拒斥参考信号中之相位抖动。因此，此具体实例提供以下优势：提供具有低(诸如极低)的相位抖动的可控频率。因此，该频率产生器允许滤除参考频率的任何干扰，诸如抖动，以提供具有非常稳定的频率和低相位抖动的具有可控频率的本端控制信号。
相位获取电路和数字PLL的添加将可控频率的相位锁定至参考频率的相位。此具体实例典型地用于追踪远程产生参考频率，且此后局部稳定此参考频率，以使得可控频率形式的本地参考呈现极低频率抖动。因此，此频率产生器补偿或滤除参考信号源与频率产生器之间注入的任何干扰。例示性应用可以在电信中找到，诸如在智能电话或卫星电话，印刷电路板(诸如更大的印刷电路板)、与原子钟同步的系统、导航系统等中。
图2中之本发明的具体实例可以使用图5中所示出的频率比值产生器的具体实例。
图2中之本发明的具体实例可以使用图6中所示出的频率比值产生器与图8中所示出的子系统相结合的具体实例，以提供温度补偿频率产生器。在频率比值产生器经温度补偿且频率产生器的其他部分尽可能在数字域中实施时，频率产生器对温度变化特别不敏感。
图2中之本发明的具体实例可以使用图7中所示出的频率比值产生器与图9中所示出的子系统相结合的具体实例，以提供温度和磁滞补偿频率产生器。在频率比值产生器经温度和磁滞补偿且频率产生器的其他部分尽可能在数字域中实施时，频率产生器对温度变化和磁滞特别不敏感。
图3示意性地示出频率产生器304的第三具体实例。第三具体实例示出第一具体实例302的扩展。第三具体实例进一步包含相位获取电路360和输出数字PLL 370。
相位获取电路具有可控信号和参考信号341作为输入，该可控信号具有可控频率，该参考信号341具有参考频率。相位获取电路确定可控频率与参考频率之间的相位差，并将此差作为相位增量信号365输出。
相位获取电路可以实施为计数器，其中一个输入被用作频率信号以对另一信号的零交叉进行计数。交叉的数目与信号之间的相位有关。
输出数字PLL将可控信号和相位增量信号作为输入。输出数字PLL基于可控信号和相位增量信号产生锁相信号。锁相信号可以被视为PLL输出信号375。输出数字PLL较佳地为全数字PLL。可控频率信号典型地用作输出数字PLL的频率输入。此实例提供以下优势：解耦控制信号和PLL输出信号。此解耦允许PLL输出信号具有仅宽松地基于可控频率的独立频率。
解耦的缺陷为PLL输出信号需要合成在具有既定频率的实际信号，而第二具体实例中PLL的输出先前可能为单码字(single code word)。合成具有既定频率的信号典型地产生大量寄生噪声，诸如串扰。此外，拥有频率产生器的芯片可产生影响合成的噪声。合成有利地在单独芯片中进行，同时频率产生器经实施或整合在一或多个其他芯片中。额外优势为与合成器芯片交换信息以允许合成器芯片合成PLL输出信号为有限的，且因此有利地为低频率。因此，将合成器放置在单独芯片中提供以下优势：PLL输出信号中的相位噪声减少。
典型地，频率产生器包含多个相位获取电路，该多个相位获取电路皆将控制信号和参考信号作为输入并提供多个输出相位增量信号。此外，频率产生器包含多个输出PLL。所有输出PLL将控制信号作为输入，且每一输出PLL将个别相位增量信号作为输入。多个输出PLL提供多个PLL输出信号作为输出。
在又一具体实例中，多个PLL输出信号中的一者经添加至经滤波比较信号，且以与图2中所示出的第二具体实例中相似方式回馈至可控振荡器电路。此具体实例提供以下优势：将可控频率相位锁定至参考频率，同时仍提供多个独立PLL输出信号。
图4示意性地示出频率产生器305的第四具体实例。第四具体实例类似于频率产生器的第三实例，其中不同之处为：输出数字PLL现在将振荡信号作为输入而非可控信号。
作为高度稳定振荡器的输出的振荡信号为极其低噪声信号，而可控振荡器电路330可仅添加噪声。尤其可控振荡器电路中的全数字PLL可添加噪声，尽管全-数字PLL具有高Q因子。此噪声典型地添加在全数字PLL的隅角频率之下，该隅角频率可为大约1MHz。尽管可控频率具有极其低相位噪声，但振荡信号具有甚至较低相位噪声。因此，输出数字PLL经提供有甚至更稳定信号，用于提供具有更稳定频率的PLL输出信号，因此较少相位噪声。噪声改良典型地在3dB范围中。
此外，可实现，输出数字PLL典型地具有在以下范围中的带宽：0.05mHz至10kHz，较佳地为0.1mHz至5kHz，更佳地为0.5mHz至1kHz。输出相位获取电路可产生噪声，该噪声典型地在输出数字PLL的带宽外部，诸如比其高。因此，输出数字PLL有利地拒斥或减弱来自输出相位获取电路的噪声。
此实例提供以下优势：解耦控制信号和PLL输出信号。此解耦允许PLL输出信号具有仅宽松地基于可控频率的独立频率。解耦的缺陷为PLL输出信号需要合成在具有既定频率的实际信号，而第二具体实例中PLL的输出先前可能为单码字。合成具有既定频率的信号典型地产生大量寄生噪声，诸如串扰。此外，拥有频率产生器的芯片可产生影响合成的噪声。合成有利地在单独芯片中进行，同时频率产生器经实施或整合在一或多个其他芯片中。额外优势为与合成器芯片交换信息以允许合成器芯片合成PLL输出信号为有限的，且因此有利地为低频率。因此，将合成器放置在单独芯片中提供以下优势：PLL输出信号中的相位噪声减少。
图5示意性地示出频率比值产生器100的第一具体实例。频率比值产生器包含可控频率分频器110、频率相位侦测器150和内部回路滤波器160。可控频率分频器亦可以经标记为第一可控频率分频器。频率相位侦测器亦可以标记为相位侦测器、第一相位侦测器或第一频率相位侦测器。内部回路滤波器亦可以经标记为第一内部回路滤波器、第一回路滤波器或回路滤波器。
可控频率分频器将第一输入信号104和控制信号107作为输入，并提供分频信号115作为输出。典型地，第一输入信号为可控信号331。该可控信号亦可以经标记为第一控制信号。分频信号亦可以经标记为第一分频信号。第一输入信号为具有第一频率(典型地可控频率)的周期性信号。控制信号典型地为在较低频率(诸如，实质上接近0Hz)中具有大量能量的信号。
可控频率分频器产生分频信号。分频信号为具有分频频率的周期性信号。分频频率基于控制信号的量值与第一频率相关。信号的量值可以为信号的振幅、信号的值或表示度量的信号的任何其他性质。在控制信号为模拟信号的状况下，量值典型地为信号的振幅。在控制信号为数字信号的状况下，量值典型地为信号的值。典型地，可将可控频率分频器的输入和输出之间的关系线性化为
Figure BDA0003305622960000201
其中x为控制信号的量值，且a为偏移。在实际实施中，选择x和xa的数目集要受限制得多。
相位侦测器将分频信号和第二输入信号135作为输入，并提供第一相位差信号155作为输出。第二输入信号为具有第二频率的周期性信号。第一相位差信号亦可以经标记为相位差信号。
相位差信号的量值与分频频率与第二频率之间的相位差有关。典型地，取决于相位侦测器的实施，相位差信号的量值可以在0度、90度或90度的相位差处具有最小值。
回路滤波器将相位差信号作为输入，并提供控制信号作为输出。回路滤波器典型地为低通滤波器。回路滤波器稳定由可控频率分频器、分频信号、频率相位侦测器、相位差信号、回路滤波器和控制信号形成的回路或回馈回路。第一控制信号可以输出为频率比值信号312。
假设第一频率没有改变。此外，假设分频频率比第二频率略高，且分频信号和第二输入信号同相。因为与分频信号相比第二个输入信号将开始滞后，相位侦测器将侦测到两个信号之间的相位差增加。增加的相位差将导致相位差信号的量值增加。由于被实施为低通滤波器，伴随着某些延迟、阻尼及/或降低的情况下，回路滤波器将增加控制信号的量值。控制信号的增加将导致将第一频率除以较大量值，即较高数值，以提供较低分频频率。因此，利用负回馈回路减小及/或最小化第二频率与分频之间的任何频率差。此外，当分频频率追踪第二频率时，控制信号的量值将指示第一频率与第二频率之间的比值。
在另一情况下，假设第一频率正在增加。此外，假设第二频率为稳定的。当第一频率增加且控制信号的量值稳定时，分频频率将增加。因为与分频信号相比第二个输入信号将开始滞后，相位侦测器将侦测到两个信号之间的相位差增加。增加的相位差将导致相位差信号的量值增加。由于被实施为低通滤波器，伴随着某些延迟、阻尼及/或降低的情况下，回路滤波器将增加控制信号的量值。控制信号的增加将导致将第一频率(因此较高数值)除以较大量值，以提供较低分频频率，此将实质上为在增加第一频率之前的分频频率。因此，由于负回馈回路，任何改变第一频率将导致分频频率与第二频率实质上保持相同。此外，随着分频频率追踪第二频率，控制信号的量值将指示第一频率与第二频率之间的比值，在此情况下该比值将增加。
由于典型地第一和第二频率两者皆改变，因此上述情景的组合为可能的。
为了获得初始锁定，分频频率需要相对接近于第二频率，诸如产生第二频率的共振器的共振频率，否则获得初始锁定的锁定程序可能相当复杂且时间长。若第一或第二频率或第一和第二频率的组合移动的速度快于共振器回路可追踪的速度，则锁定可能会丢失。较佳地，第一频率不应改变得过快以至于不能更快地改变第二频率。第一和第二频率在相对较大的范围内的缓慢频率移动允许维持锁定。第一和第二频率在相对较小的范围内的快速频率移动亦允许维持锁定。
对于一些电路，可能知道频率移动的程度。将彼知识与电路组合允许选择共振器并设计回路中之其他组件，以在操作期间保持锁定。根据经验，若回路的动态频率追踪速度比第一和第二频率改变的组合速度慢，则会丢失锁定。
图6示意性地示出频率比值产生器101的第二具体实例。该电路包含如图5中所描述的所有特征。该电路可以进一步包含第二可控频率分频器111、加法器120、DAC 125、共振器130、ADC 140、第二相位侦测器151和第二回路滤波器161。
第一可控频率110分频器将第一输入信号105和第一控制信号108作为输入，并提供第一分频信号115作为输出。第二可控频率分频器将第三输入信号105和第二控制信号108作为输入，并提供第二分频信号116作为输出。加法器将第一和第二分频信号作为输入，并提供相加信号121作为输出。相加信号为第一和第二分频信号的相加。
可选DAC将相加信号作为输入，并提供适合于使共振器共振的激励信号129作为输出。此提供具有数字域中之电路的许多特征的优势，而仅需要单个DAC来向典型地为晶体或晶体振荡器的共振器提供激励信号，该激励信号典型地为模拟信号。此外，分频器典型地在数字域中实施，提供易于实施和引入有限相位噪声的优势。引入有限相位噪声主要归因于与整数分频器相比，可控数字分数频率分频器具有更高粒度。
在替代具体实例中，在加法器的相应输入处存在两个DAC，使得加法器为模拟加法器。在另一替代具体实例中，该电路在回路中无任何DAC。在又一个具体实例中，DAC在第一回路滤波器输出与第一可控频率分频器之间，较佳地，第二DAC在第二回路滤波器输出与第二可控频率分频器之间。
可选ADC将第二输入信号作为输入，并提供数字第二信号145作为输出。此提供具有数字域中之电路的许多特征的优势，同时仅需要单个ADC来接收自共振器(典型地为晶体)的第二输入信号(典型地为模拟信号)。在替代具体实例中，两个ADC位于各别相位侦测器与回路滤波器之间。在另一具体实例中，两个ADC位于各别回路滤波器与可控频率分频器之间。
第一频率相位侦测器150将第一分频信号115和数字第二信号145作为输入，且提供第一相位差信号155作为输出。第二频率相位侦测器151将第二分频信号116和数字第二信号145作为输入，且提供第二相位差信号156作为输出。第一回路滤波器160将第一相位差信号作为输入，且提供第一控制信号107作为输出。第二回路滤波器161将第二相位差信号作为输入，且提供第二控制信号108作为输出。
典型地，第一分频频率和第二分频频率为不同频率，且为共振器的两个共振频率。因此，共振器典型为允许同时不同频率的共振的共振器。典型地，共振器为晶体共振器。此外，典型地，共振中之至少一者为泛音共振，较佳地，两个共振皆为泛音共振。
如之前所描述，若以泛音频率选择第一和第二分频频率中之至少一者，则温度行为可能会不同。温度可在40℃至+125℃的温度范围内变化。在此范围内，某一泛音的温度梯度可能变化。
可以选择第一控制信号或第二控制信号作为频率比值信号。典型地，第一控制信号和第二控制信号经组合以补偿温度效应，尤其温度对共振器的影响。然后将该组合作为输出的频率比值信号提供。该组合可以用于选择对于特定温度改变最小的控制信号。如图6中所示出且针对图6所解释，可以将第一控制信号和第二控制信号相除以提供温度指示，从而允许补偿频率产生器、频率比值产生器以及尤其共振器的任何温度效应。补偿通常为预定义的，诸如在制造期间藉由提供频率比值产生器的设定来推导第一和第二控制信号及/或其他信号(较佳在频率比值产生器内部的)的补偿因子，以提供经补偿频率比值信号的预定义。
图7示意性地示出频率比值产生器102的第三具体实例。频率比值产生器包含针对图6所描述的所有特征。该电路可以进一步包括第三可控频率分频器112、第三相位侦测器152和第三回路滤波器162。
第一可控频率110分频器将第一输入信号105和第一控制信号108作为输入，并提供第一分频信号115作为输出。第二可控频率分频器将第三输入信号105和第二控制信号108作为输入，并提供第二分频信号116作为输出。第三可控频率分频器将第四输入信号106和第三控制信号109作为输入，并提供第三分频信号117作为输出。加法器将第一、第二和第三分频信号作为输入，且提供相加信号121作为输出。相加信号为第一、第二和第三分频信号的相加。
第一频率相位侦测器150将第一分频信号115和数字第二信号145作为输入，且提供第一相位差信号155作为输出。第二频率相位侦测器151将第二分频信号116和数字第二信号145作为输入，且提供第二相位差信号156作为输出。第三频率相位侦测器152将第三分频信号117和数字第三信号145作为输入，且提供第三相位差信号157作为输出。第一回路滤波器160将第一相位差信号作为输入，且提供第一控制信号107作为输出。第二回路滤波器161将第二相位差信号作为输入，且提供第二控制信号108作为输出。第三回路滤波器162将第三相位差信号作为输入，且提供第三控制信号109作为输出。
典型地，第一分频频率、第二分频频率和第三分频频率为不同频率，且为共振器的所有共振频率。因此，共振器典型为允许同时不同频率的共振的共振器。典型地，共振器为晶体共振器。此外，典型地，共振中之至少两者为泛音共振，较佳地，所有共振皆为泛音共振。
如之前所描述，若以泛音频率选择第一和第二分频频率中之至少一者，则温度行为可能会不同。温度可在40℃至+125℃的温度范围内变化。在此范围内，某一泛音的温度梯度可能变化。
可以选择第一控制信号、第二控制信号或第三控制信号作为频率比值信号。典型地，第一控制信号、第二控制信号和/或第三控制信号经组合以补偿温度和/或磁滞效应，尤其温度和磁滞对共振器的影响。然后将该组合作为输出的频率比值信号提供。该组合可以用以选择对于特定温度改变最小的控制信号。如图7中所示出且针对图7进行解释，可以将第一控制信号和第二控制信号相除以提供第一指示，且可以将第一控制信号和第三控制信号相除以提供第二指示。两者或至少一个允许补偿频率产生器、频率比值产生器及尤其共振器的任何温度效应。两个指示在经减去时允许补偿频率产生器、频率比值产生器及尤其共振器的任何磁滞效应。补偿通常为预定义的，诸如在制造期间藉由提供频率比值产生器的设定来推导第一、第二和第三控制信号及/或其他信号(较佳在频率比值产生器内部)的补偿因子，以提供经补偿频率比值信号的预定义。
图8示意性地示出用于补偿温度效应的子系统200。子系统包含根据本发明任何具体实例的频率比值产生器101、102，其包含至共振器的连接器并提供控制信号107和第二控制信号108，诸如在图1、图2、图3和图4中。子系统进一步包含控制信号分频器220，该控制信号分频器220经配置用于基于控制信号除以第二控制信号来产生分频控制信号225。分频控制信号为温度指示225。温度指示可用于在单独的单元中对频率比值信号施加温度补偿，以提供温度补偿的频率比值。
图9示意性地示出用于补偿温度和磁滞效应的子系统201。该系统包含根据本发明的任何具体实例的频率比值产生器211，其包含共振器且提供控制信号107、第二控制信号108和第三控制信号109。子系统进一步包含第一控制信号分频器220，该控制信号分频器220经配置用于基于控制信号除以第二控制信号来产生分频控制信号225。第一分频控制信号为第一温度指示225。该系统进一步包含第二控制信号分频器221，该第二控制信号分频器221经配置用于基于控制信号除以第三控制信号来产生第二分频控制信号226。第二分频控制信号为第二温度指示226。
该系统进一步可选地包含减法器230，该减法器230经配置用于基于自第一分频控制信号减去第二分频控制信号来产生相减信号235。典型地，第一分频控制信号和第二分频控制信号具有相异最小温度活动。相减信号为温度指示及/或磁滞指示。基于此相减信号，可以针对尤其来自共振器的温度和磁滞影响来校正第一、第二及/或第三控制信号。此外，频率比值信号可以在单独的单元中针对温度和磁滞补偿，以提供经温度和磁滞补偿的频率比值。
组合有该特征的图6中之具体实例使得该具体实例经配置在两个相异共振频率下共振，经选择使得共振频率具有相异活动骤降，分别指示第一和第二比值的第一和第二控制信号将适用于量测共振器(较佳地为晶体共振器)的温度改变。在本申请案的上下文中，相异最低温度活动为在不同或相异温度下具有最小频率改变的最低活动。此最小改变可与另一信号的另一频率有关。此具体实例提供能够在整个温度范围内以高准确度量测共振器的温度改变的优势。另一优势为将第一比值除以第二比值提供与第一频率无关的比值。因此，可以消除第一频率的任何与温度有关的变化。
此外，图6中之具体实例可以扩展为包括如图7中所示出的第三回路。第三回路包含第3可控频率分频器112，第3相位侦测器152和第3回路滤波器162，其皆以与第一和第二回路相似的方式配置。此外，此具体实例扩展第一控制信号分频器，该第一控制信号分频器藉由将控制信号除以第二控制信号来产生第一分频控制信号。此外，此具体实例扩展有第二控制信号分频器，该第二控制信号分频器藉由将控制信号除以第三控制信号来产生第二分频控制信号。此外，此具体实例扩展有减法器，该减法器经配置用于基于自第一分频控制信号减去第二分频控制信号来产生相减信号，其中相减信号指示共振器的温度。此外，至少第一分频控制信号和第二分频控制信号具有相异最小温度活动。
此具体实例提供能够在整个温度范围内以高准确度量测共振器的温度改变的优势。另一优势为比值之除法提供独立于第一频率的分频比值。因此，可以消除或至少最小化第一频率的任何与温度有关的变化。此外，可以补偿改变共振器的共振频率的共振器的任何行为，诸如与时间有关的特性，例如磁滞。
使用频率量测技术允许以1k个样本/秒的速度实现大约0.1ppb的量测准确度。此移位至该系统有利地能够以稳定第一频率量测共振器诸如晶体的小的温度改变。小的温度改变可能在毫凯尔文的范围内。此外，系统典型地能够对改变做出足够快速的响应。
在频率比值产生器的具体实例中，将偏移添加至相位差信号。此允许将回路锁定在不同角度。举例而言，若频率相位侦测器在其输入上具有用于0度相移的最小输出信号，则该偏移将导致回路锁定在非0度。举例而言，若频率相位侦测器在其输入上具有用于90度相移的最小输出信号，则该偏移将导致回路锁定在非90度。
在具体实例中，可以使用间接读出的共振器，诸如晶体振荡器、晶体或晶体共振器。此间接读出可能引入相移。如上文所描述，此引入相移可以藉助引入偏移来校正此引入相移。
通常将一或多个信号归一化，以简化此等信号的进一步计算。
在频率产生器的变型中，频率比值信号基于第一相位差信号、第二相位差信号及/或第三相位差信号。相位差信号中之每一者的选择或加权仍然可基于第一控制信号、第二控制信号及/或第三控制信号。此变化提供以下优势：内部回路信号仅由内部回路滤波器滤波，而外部回路信号仅由外部回路滤波器滤波。滤波器中之每一者，尤其外部回路，皆可以根据彼回路的特定要求进行定制。每一回路的要求典型地在回路的稳定性与对外部改变的敏捷性之间取得平衡。
在频率产生器的变型中，外回路滤波器320和加法器356经交换，使得偏移信号亦通过外部回路滤波器。此变体具有以下优势：另外对偏移信号进行滤波以进一步稳定此信号。如图2中所示出，原始组态提供以下优势：仅经由PLL对信号进行滤波，使得可以在由可控振荡器和PLL形成的此回路的稳定性与敏捷性之间达到或接近最佳平衡，对于由可控振荡器、相位获取电路和PLL形成的回路亦然。
为了促进在整个说明书中提到并在附图中示出的不同区块之间的协作，可能需要定标、移位信号及/或反相信号。举例而言，频率比值信号和目标比值通常在比较器中反相以得到比较信号，该比较信号适于由系统的其余部分处理。
图10示意性地示出计算机程序产品1000、计算机可读取媒体1010及/或包括计算机可读取程序代码1020的非暂时性计算机可读取储存媒体的具体实例。该计算机可读取程序代码实施根据本发明的整个说明书中提及的方法。
信号可以为周期性信号。周期信号在每一周期后皆自身重复。每秒的重复次数等于频率。此外，信号可以具有最大量值，诸如振幅或值，平均信号位准和RMS位准。本文之上下文中之信号可以为模拟信号，诸如电压信号、电流信号、功率信号及/或能量信号。本文之上下文中之信号亦可以为表示电压信号、电流信号、功率信号及/或能量信号的数字信号。频率比值为频率比值信号。
可控频率分频器可以为数字可控频率分频器。可控频率分频器可以为可控倍数频率分频器。可控倍数频率分频器提供输出信号，该输出信号具有等于输入信号的输入频率除以n的输出频率，其中n为集合N的数目。在公式中：
Figure BDA0003305622960000261
替代地，可控频率分频器可以为可控分数分频器。在公式中：
Figure BDA0003305622960000262
在实际实施中，可控分数频率分频器可能限于例如：
Figure BDA0003305622960000271
数字可控倍数频率分频器的例示性具体实例，其中分频器在分频数目N与N+1之间切换。先决条件为，若将分频信号馈送至共振器，则此共振器具有合宜(decent)品质Q。藉由在N与N+1之间切换，例如分数数目(例如N+3/4或N+5/7)系可能的。
可以藉助添加具有可设置最大值的累加器来进行此数字可控倍数频率分频器的实施。在N+3/4的实例中，最大容量为4且重复相加数目为3的累加器将在3/4循环时具有一进位。每当存在该进位时，分频器应除以N+1数目，任何其他时间分频器应除以N。此技术可以归类为整形(shaping)。
高阶(higherorder)整形可以藉由添加另一累加器和一小微分器来完成。因此，对于较高阶整形，数字可控频率分频器可以除以N1、N、N+1或N+2。高阶整形导致频谱特性示出更陡峭滚降，从而在回路中产生更少噪声。高阶整形为电路提供更稳定频率比值的优势。
DTC(Digital to Time Converter，数字转时间转换器)可用于使信号的边缘移位，例如数字可控倍数频率分频器的输出。数字可控倍数频率分频器除以N，以某一型样交替除以N+1，而DTC将边缘插值至接近完美时间。因此，DTC可以减少引入电路中之抖动，从而提供更稳定电路及/或频率比值的优势。
上述两种方法为数字可控倍数频率分频器和DTC，在噪声和准确性方面具有不同效能。数字可控倍数频率分频器提供分频信号，其中回路稳定性和视情况准确性取决于回路滤波器的滤波拒斥和是否存在于谐振器上。在另一方面，DTC提供更好的初始准确性，但具有以下缺点：其增加频谱上较大噪声分量。由于优势和劣势会随其他电路组件的特性(尤其随回路中之其他电路组件)以及提供至该电路的信号而变化，因此很难轻易确定哪个优势或劣势所主导。
频率相位侦测器可以为经组态为相位侦测器的混频器、模拟乘法器、数字电路或逻辑电路。频率相位侦测器、相位侦测器或相位产生诸如相位差信号的输出信号，该输出信号表示两个输入信号之间(诸如分频信号和第二输入信号之间)的相位差。取决于频率相位侦测器的类型，可能需要对输入信号进行相移，以提供可用于锁定回路的输出信号。作为实例，由互斥或逻辑闸制成的逻辑电路相位侦测器典型地将回路锁定在输入信号之间的90度相移处。
内部回路滤波器和外回路滤波器分别稳定化内部回路和外部回路。鉴于分别提供至频率比值产生器和频率产生器的输入信号，内部回路滤波器和外部回路滤波器可以进一步稳定化各别回路。若存在共振器，内部回路滤波器和外部回路滤波器可以进一步使考虑到共振器特性的电路稳定化。内部回路滤波器和外部回路滤波器可以为一阶或多阶滤波器。回路滤波器典型为低通滤波器。回路滤波器的截止频率典型为电路中之干扰校正的准确性与速度之间的平衡。较低截止频率提供更多准确性，因为贯穿各别回路滤波器允许较少抖动，而较高截止频率提供对电路的改变(诸如温度改变)的更快响应。此外，电路的各别回路锁定特性可能受到各别回路滤波器的影响，特别截止频率的选择。在设计回路滤波器时的重要因素系考虑回路增益。各别回路滤波器典型地实施为PID控制器。
共振器具有基本频率，此为共振最低频率。此外，共振器可以在谐波频率下共振，该共振频率遵循以下关系：
Figure BDA0003305622960000281
此外，共振器可能以泛音频率共振，该频率遵循以下关系：
Figure BDA0003305622960000282
晶体、晶体振荡器或晶体共振器的共振频率可以为偶次或奇次谐波以及相关联泛音。典型地，奇次谐波和相关联泛音用于使晶体共振。
应注意，该些图仅为图解，且未按比例绘制。在诸图中，与已描述的组件相对应的组件可以具有相同的参考编号。
应了解，本发明亦适用于计算机程序，特定而言经调适以将本发明付诸实践的载体上或载体中之计算机程序。该程序可以呈源代码、目标码、程序代码中间源和目标码的形式，诸如呈部分编译的形式，或呈适合用于实施根据本发明的方法的任何其他形式。亦应了解，此程序可以具有诸多不同架构设计。举例而言，可以将实施根据本发明的方法或系统的功能性的程序代码细分为一或多个子例程。在此等子例程之间分配功能的许多不同方式对于熟习此项技术者将显而易见的。子例程可以一起储存在一个可执行文件案中，以形成自足式程序。此可执行文件案可以包含计算机可执行指令，例如，处理器指令及/或解释器指令(例如，Java解释器指令)。替代地，可以将子例程中之一或多个或全部储存在至少一个外部库档案中，并例如在运行时静态或动态地与主程序链接。主程序包含对子-例程中至少一者的至少一个调用。子例程亦可以包含对彼此进行函数调用。与计算机程序产品有关的具体实例包含与在本文中所阐述的方法中之至少一者的每一处理阶段相对应的计算机可执行指令。此等指令可以细分为子例程及/或储存在一或多个可以静态或动态链接的档案中。与计算机程序产品有关的另一具体实例包含与在本文中所阐述的系统及/或产品中之至少一者的每一构件相对应的计算机可执行指令。此等指令可以细分为子例程及/或储存在一或多个可以静态或动态链接的档案中。
计算机程序的载体可以为能够携载程序的任何实体或装置。举例而言，载体可以包括诸如ROM的数据储存装置，或CD ROM或半导体ROM，或例如硬盘的磁形记录媒体。此外，载体可以为可传输载体，诸如电或光信号，其可以经由电缆或光缆或藉由无线电或其他构件来传送。当程序以此信号体现时，载体可以由此电缆或其他装置或构件构成。替代地，载体可以为嵌入有程序的集成电路，该集成电路适合于执行相关方法或用于执行相关方法。
应注意，上文所提及具体实例说明而非限制本发明，且熟习此项技术者将能够设计许多替代具体实例而不背离所附申请专利范围的范围。在申请专利范围中，放在括号之间的任何参考标记不应解释为对申请专利范围的限制。动词「包含」及其词形变化的使用不排除申请专利范围中之组件或阶段之外的组件或阶段的存在。组件之前的冠词「一(a)」或「一(an)」不排除存在复数个此类的组件。本发明可以藉助于包含几个不同组件的硬件以及藉助于经适当程序化的计算机来实施。在列举几个构件的装置申请专利范围中，此等构件中之几个可以由同一个硬件物项来体现。在互不相同的从属申请专利范围中记载某些措施的事实并不指示此等措施的组合不能有利地使用。
实例、具体实例或可选特征，是否指示为不可-限制不应理解为限制所主张发明。

Claims (22)

1.一种用于产生具有一可控频率的一可控信号的频率产生器(100)，其包含：
一频率比值产生器，其经配置用于产生一频率比值，该频率比值产生器包含：
一输入，其经组态用于接收该可控信号；
一第一可控频率分频器(110)，其经配置用于产生一第一分频信号(115)，该第一分频信号具有实质上为该可控频率除以一第一频率比值信号的一第一分频频率；
一转换器，其经配置用于基于该第一分频信号产生具有该第一分频频率的一激励信号(129)，其中将该激励信号提供至共振器以激励该共振器；
一共振器，其经配置用于产生具有一第一共振频率的一共振信号，其中该共振器由该激励信号激励；
一第一频率相位侦测器(150)，其经配置用于基于该第一分频频率与该第一共振频率之间的一第一频率相位差产生一第一相位差信号(155)；
一第一内部回路滤波器(160)，其经配置用于产生该第一频率比值信号；及
一输出，其经组态用于基于指示该可控频率与该第一共振频率之间该频率比值的该第一频率比值信号来提供一频率比值信号；
其中一第一频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；
其中一第二频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该转换器、该激励信号、该共振器、该共振信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；
其中该第一内部回路滤波器对该第一相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性；且
其中该频率产生器进一步包含：
一比较器，其经配置用于基于该频率比值与一目标比值的比较来产生一比较信号；及
一可控振荡器电路，其包含：
连接器，其用于连接用于产生具有一振荡器频率的一振荡信号的一振荡器；及
一PLL，其经配置用于基于该振荡频率产生具有该可控频率的该可控信号，其中基于该比较信号来对该振荡器频率进行调适。
2.如权利要求1所述的频率产生器，其中该PLL为一DPLL。
3.如权利要求1或2所述的频率产生器，其中该PLL为一ADPLL。
4.如权利要求1或2所述的频率产生器，其中该可控振荡器电路经配置用于经由该些连接器连接至一共振器，诸如一晶体共振器。
5.如权利要求4所述的频率产生器，其包含：
一外部回路滤波器(320)，其经配置用于基于该比较信号产生一经滤波比较信号(321)；
其中该可控频率基于该经滤波比较信号；
其中一外部回路由该频率比值产生器、该比较器、该比较信号、该外部回路滤波器、该经滤波比较信号、该可控振荡器和该可控信号形成；且
其中该外部回路滤波器对该比较信号进行滤波，使得防止该外部回路的不稳定性。
6.如权利要求1或2所述的频率产生器，
其中该比较器包含一减法器，该减法器经配置用于基于自该频率比值减去该目标比值来提供该比较信号；及/或
其中该比较器包含一分频器，该分频器经配置用于基于该频率比值除以该目标比值来提供该比较信号。
7.如权利要求1或2所述的频率产生器，其中该频率比值产生器包含：
一第二可控频率分频器(111)，其经配置用于产生一第二分频信号，该第二分频信号具有一第二分频频率，该第二分频频率实质上为该可控频率除以一第二频率比值信号(108)；
一第二频率相位侦测器(151)，其经配置用于基于该第二分频频率与第二共振频率之间的一第二频率相位差产生一第二相位差信号(156)；
一第二内部回路滤波器(161)，其经配置用于基于该第二相位差信号产生指示该第二频率比值的该第二频率比值信号；
一加法器(120)，其经配置用于产生供应至该转换器的一相加信号(121)，其中该相加信号具有该第一分频频率和该第二分频频率；
一温度补偿器，其用于补偿该共振器的共振频率改变，其中该温度补偿器包含：
一输入，其经组态用于接收该第一频率比值和该第二频率比值；
一第一分频器(220)，其经配置用于基于使该第一频率比值除以该第二频率比值来产生一第一分频值；
一计算器，其经配置用于基于该第一相位差信号、该第二相位差信号、该第一频率比值和该第一分频值的群组中之一或多者的值来计算一补偿因子，其中该计算器较佳地包含一查找表；及
一矫正器，其经配置用于基于用该第一补偿因子矫正基于该第一相位差信号、该第二相位差信号及该第一频率比值的群组中之一或多者的一信号来产生该频率比值；
其中该激励信号基于该相加信号；
其中一第三频率比值产生器回路由该第二可控频率分频器、该第二分频信号、该第二频率相位侦测器、该第二相位差信号、该第二内部回路滤波器和该第二频率比值信号形成；
其中一第四频率比值产生器回路由该第二可控频率分频器、该第二分频信号、该转换器、该激励信号、该共振器、该共振信号、该第二频率相位侦测器、该第二相位差信号、该第二内部回路滤波器和该第二频率比值信号形成；
其中该第二内部回路滤波器对该第二相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性。
8.如权利要求7所述的频率产生器，其中该频率比值产生器包含：
一选择器，其经配置用于基于该第一频率比值及该第一分频值的群组中之一或多者的值，来选择该第一相位差信号、该第二相位差信号和该第一频率比值的群组中之一或多者；且
其中该矫正器经配置用于基于用该补偿因子矫正该所选择频率比值来产生该频率比值。
9.如权利要求8所述的频率产生器，其中该频率比值产生器包含：
一第三可控频率分频器(112)，其经配置用于产生一第三分频信号(117)，该第三分频信号具有一第三分频频率，该第三分频频率实质上为该可控频率除以一第三频率比值信号；
一第三频率相位侦测器(152)，其经配置用于基于该第三分频频率与第三共振频率之间的一第三频率相位差产生一第三相位差信号(157)；
一第三内部回路滤波器(162)，其经配置用于基于该第三相位差信号产生指示该第三频率比值的该第三频率比值信号；
其中该相加信号亦具有该第三分频频率；
其中该温度补偿器的该输入进一步经组态用于接收该第三频率比值；且
其中该温度补偿器进一步包含：
一第二分频器(221)，其经配置用于基于该第一频率比值除以该第三频率比值来产生一第二分频值；
其中，该选择器进一步经配置用于亦自该第三相位差信号、该第二频率比值及该第三频率比值的群组进行选择，且亦基于该第二频率比值、该第三频率比值和该第二分频值的扩展群组中之一或多者的值进行选择；
其中该计算器经进一步配置用于基于扩展有该第三相位差信号、该第二频率比值、该第三频率比值和该第二分频值的群组中之一或多者的值计算该补偿因子；
其中该矫正器经配置用于基于用该补偿因子矫正该所选择频率比值来产生该频率比值；
其中一第五频率比值产生器回路由该第三可控频率分频器、该第三分频信号、该第三频率相位侦测器、该第三相位差信号、该第三内部回路滤波器和该第三频率比值信号形成；
其中一第六频率比值产生器回路由该第三可控频率分频器、该第三分频信号、该转换器、该激励信号、该共振器、该共振信号、该第三频率相位侦测器、该第三相位差信号、该第三内部回路滤波器和该第三频率比值信号形成；且
其中该第三内部回路滤波器对该第三相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性。
10.如权利要求9所述的频率产生器，其中该频率比值产生器的该选择器经配置用于：
自该第一频率比值、该第二频率比值和该第三频率比值的群组中选择一者，其中该所选择比值基于该第一频率比值、该第二频率比值、该第三频率比值、该第一分频值和该第二分频值的群组中之一或多者的值；或
选择该第一频率比值、该第二频率比值和该第三频率比值中之两者或多于两者的一加权组合，其中该加权组合基于该第一频率比值、该第二频率比值、该第三频率比值、该第一分频值和该第二分频值的群组中之一或多者的值。
11.如权利要求7所述的频率产生器，
其中该第一分频值仅基于该第一频率比值信号和该第三频率比值信号；
其中该第二分频值仅基于该第一频率比值信号和该第三频率比值信号；
其中该选择器经配置用于选择该第一相位差信号、该第二相位差信号和该第三相位差信号的有限群组中之一或多者；及/或
其中该计算器经配置用于基于该第一分频值和该第二分频值的有限群组中之一或多者的值来计算一补偿因子。
12.如权利要求1或2所述的频率产生器，其中该频率比值产生器包含一模拟转数字转换器(140)，该模拟转数字转换器经配置用于基于该共振信号来产生一数字共振信号(145)，其中该数字共振信号经供应至至少该第一频率相位侦测器。
13.如权利要求1或2所述的频率产生器，其中该频率比值产生器的该转换器包含一数字转模拟转换器(125)，该数字转模拟转换器经配置用于基于该分频信号来产生该激励信号。
14.如权利要求1或2所述的频率产生器，其中该比较器包含：
一定标器，其经配置用于产生一定标信号，该定标信号为由一定标因子定目标该频率比值信号；及/或
一移位器，其经配置用于产生一移位信号，该移位信号为移位一移位值的该定标信号；
其中该比较信号基于该移位信号。
15.如权利要求1或2所述的频率产生器，其包含：
一相位获取电路(340)，其经配置用于基于该可控频率与具有一参考频率的一参考信号(341)之间的相位差来产生一相位增量信号(345)；及
一PLL(350)，其经配置用于基于该相位增量信号来产生一偏移信号(355)；
其中该可控频率亦基于该偏移信号。
16.如权利要求2所述的频率产生器，
其中该经滤波比较信号间接地基于该偏移信号。
17.如权利要求1或2所述的频率产生器，其包含：
一输出相位获取电路，其经配置用于基于该可控频率与具有一/该参考频率的一/该参考信号之间的相位差来产生一输出相位增量信号；及
一输出PLL，其经配置用于基于该可控频率或该振荡频率产生具有一PLL输出频率的一PLL输出信号，且藉由该相位增量信号进行调适。
18.一种频率产生器系统，其包含：
一频率产生器芯片，其包含一如权利要求1至17中任一项之频率产生器；
一共振器，其用于连接至该频率产生器芯片以产生该共振信号；及
一振荡器，其用于连接至该可控振荡器电路以产生一振荡信号。
19.如权利要求18所述的频率产生器系统，
其中该频率产生器芯片包含用于合成该输出PLL的该输出信号的一合成器芯片。
20.一种用于产生具有一可控频率的一可控信号的方法，其包含以下步骤：
自一共振器接收具有一第一共振频率的一共振信号；
提供指示在该可控频率与该第一共振频率之间的该第一频率比值的一第一比值信号；
基于一第一分频频率与一第一共振频率之间的一第一频率相位差产生一第一相位差信号(155)；
对该第一相位差信号进行滤波以产生该第一频率比值信号；
使一频率比值基于该第一频率比值信号；
提供一目标比值；
基于该频率比值与一目标比值的比较产生一比较信号；
接收具有一振荡器频率的一振荡器信号；
基于该振荡器频率产生具有该可控频率的该可控信号，其中基于该比较信号来对该振荡器频率进行调适；
产生一第一分频信号(115)，该第一分频信号具有一第一分频频率，该第一分频频率实质上为该可控频率除以该第一频率比值信号；
基于该第一分频信号产生具有该第一分频频率的一激励信号(129)，其中将该激励信号提供至该共振器以激励该共振器；及
输出该可控信号；
其中一第一频率比值产生器回路由该第一分频信号、该第一相位差信号和该第一频率比值信号形成；
其中一第二频率比值产生器回路由该第一分频信号、该激励信号、该共振器、该共振信号、该第一相位差信号和该第一频率比值信号形成；
其中该滤波步骤对该第一相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性。
21.一种计算机程序产品(1000)，其包含一计算机可读取媒体(1010)，该计算机可读取媒体具有体现在其中的计算机可读取程序代码(1020)，该计算机可读取程序代码经组态使得在由一合适计算机或处理器执行时，致使该计算机或处理器执行如权利要求20之方法的步骤：
提供一第一比值信号；
基于一频率比值；
产生一比较信号；
产生该可控信号；
输出一激励信号；及
输出该可控信号。
22.一种计算机程序产品(1000)，其包含一计算机可读取媒体(1010)，该计算机可读取媒体具有体现在其中的计算机可读取程序代码(1020)，该计算机可读取程序代码经组态使得在由一合适计算机或处理器执行时，致使该计算机或处理器执行如权利要求20所述的方法。
CN202080029192.2A 2019-02-27 2020-02-24 用于产生可控频率的产生器和方法 Pending CN113692708A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2022648A NL2022648B1 (en) 2019-02-27 2019-02-27 Generator and method for generating a controlled frequency
NL2022648 2019-02-27
PCT/NL2020/050120 WO2020175988A1 (en) 2019-02-27 2020-02-24 Generator and method for generating a controlled frequency

Publications (1)

Publication Number Publication Date
CN113692708A true CN113692708A (zh) 2021-11-23

Family

ID=66218377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080029192.2A Pending CN113692708A (zh) 2019-02-27 2020-02-24 用于产生可控频率的产生器和方法

Country Status (7)

Country Link
US (1) US11476856B2 (zh)
EP (1) EP3931968B1 (zh)
JP (1) JP2022522215A (zh)
KR (1) KR20220012223A (zh)
CN (1) CN113692708A (zh)
NL (1) NL2022648B1 (zh)
WO (1) WO2020175988A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2022648B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Generator and method for generating a controlled frequency
NL2022647B1 (en) 2019-02-27 2020-09-04 Semiblocks B V Generator and method for generating a controlled frequency
NL2022646B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Circuit and method for determining the ratio between two frequencies
WO2024055589A1 (zh) * 2022-09-16 2024-03-21 武汉市聚芯微电子有限责任公司 相位追踪电路和方法及电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420938B1 (en) 2000-08-30 2002-07-16 Lawrence Hoff Software controlled crystal oscillator
US8111800B2 (en) 2008-01-24 2012-02-07 Applied Micro Circuits Corporation Frequency ratio detection
JP5204354B1 (ja) * 2011-06-09 2013-06-05 パナソニック株式会社 発振器
US8384452B1 (en) * 2011-09-13 2013-02-26 Cortina Systems, Inc. Integrated jitter compliant low bandwidth phase locked loops
US8441291B2 (en) 2011-09-23 2013-05-14 Silicon Laboratories Inc. PLL using interpolative divider as digitally controlled oscillator
NL2007682C2 (en) 2011-10-31 2013-05-06 Anharmonic B V Electronic oscillation circuit.
EP2602936B1 (en) * 2011-12-07 2014-02-12 Telefonaktiebolaget L M Ericsson (Publ) Analog phase-locked loop with enhanced acquisition
US8384453B1 (en) 2012-03-27 2013-02-26 Cadence Design Systems, Inc. Frequency adjustment in a control system
US8803574B2 (en) * 2012-12-04 2014-08-12 Cambridge Silicon Radio Limited Generating a tuned frequency output from a signal generator
FR3004874B1 (fr) 2013-04-17 2015-04-03 Commissariat Energie Atomique Circuit de mesure de frequence de resonance de nano-resonateurs
NL2022647B1 (en) 2019-02-27 2020-09-04 Semiblocks B V Generator and method for generating a controlled frequency
NL2022648B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Generator and method for generating a controlled frequency
NL2022646B1 (en) 2019-02-27 2020-09-08 Semiblocks B V Circuit and method for determining the ratio between two frequencies

Also Published As

Publication number Publication date
EP3931968A1 (en) 2022-01-05
WO2020175988A1 (en) 2020-09-03
US20220173740A1 (en) 2022-06-02
EP3931968C0 (en) 2023-10-11
TW202110095A (zh) 2021-03-01
JP2022522215A (ja) 2022-04-14
KR20220012223A (ko) 2022-02-03
US11476856B2 (en) 2022-10-18
EP3931968B1 (en) 2023-10-11
NL2022648B1 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
US20220173740A1 (en) Generator and method for generating a controlled frequency
US8170171B2 (en) Communication semiconductor integrated circuit
CN113711495A (zh) 用于确定两频率之间比值的电路和方法
US11329637B2 (en) Generator and method for generating a controlled frequency
US8947139B1 (en) Apparatus for doubling the dynamic range of a time to digital converter
JP2005109619A (ja) 原子発振装置
JP5206682B2 (ja) 位相比較器およびフェーズロックドループ
US9065459B1 (en) Clock generation circuits using jitter attenuation control circuits with dynamic range shifting
CN112134558A (zh) 具有锁频环的全数字锁相环（adpll）
WO2011161737A1 (ja) デジタル位相差検出器およびそれを備えた周波数シンセサイザ
US7315214B2 (en) Phase locked loop
TWI838468B (zh) 用於產生經控制頻率的產生器和方法
TWI838467B (zh) 用於產生經控制頻率的產生器和方法
US8274337B2 (en) Digital phase locked loop
US20120002707A1 (en) Pll frequency synthesizer
KR100819217B1 (ko) 주파수 변환기, 위상 동기 루프 및 무선 전기 신호 수신 장치
TWI838466B (zh) 用於確定兩頻率之間比值之電路和方法
KR101220173B1 (ko) 주파수 보정루프
JP2004096470A (ja) 位相ロックドループ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination