KR20220009394A - 도금 방법, 도금용의 불용성 애노드, 및 도금 장치 - Google Patents

도금 방법, 도금용의 불용성 애노드, 및 도금 장치 Download PDF

Info

Publication number
KR20220009394A
KR20220009394A KR1020217037991A KR20217037991A KR20220009394A KR 20220009394 A KR20220009394 A KR 20220009394A KR 1020217037991 A KR1020217037991 A KR 1020217037991A KR 20217037991 A KR20217037991 A KR 20217037991A KR 20220009394 A KR20220009394 A KR 20220009394A
Authority
KR
South Korea
Prior art keywords
plating
anode
substrate
electrode
feeding point
Prior art date
Application number
KR1020217037991A
Other languages
English (en)
Other versions
KR102639953B1 (ko
Inventor
히로유키 간다
나오키 시모무라
미즈키 나가이
신고 야스다
아키라 오와타리
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20220009394A publication Critical patent/KR20220009394A/ko
Application granted granted Critical
Publication of KR102639953B1 publication Critical patent/KR102639953B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

관통 전극을 형성하기 위한 비아 또는 홀을 갖는 기판을 도금할 때에 도금액 중의 첨가제의 소모를 억제할 수 있는 도금 방법, 불용성 애노드, 및 도금 장치를 제안한다. 도금 방법은, 관통 전극을 형성하기 위한 비아 또는 홀을 갖는 기판을 준비하는 스텝과, 불용성 애노드가 배치되는 애노드조와 상기 기판이 배치되는 캐소드조가 격막으로 칸막이된 도금액조를 준비하는 스텝과, 상기 기판을 상기 도금액조 내에서 도금할 때의 애노드 전류 밀도가 0.4ASD 이상 1.4ASD 이하로 되도록 상기 기판을 전해 도금하는 스텝을 포함한다.

Description

도금 방법, 도금용의 불용성 애노드, 및 도금 장치
본 발명은, 도금 방법, 도금용의 불용성 애노드, 및 도금 장치에 관한 것이다.
종래, 반도체 웨이퍼 등의 표면에 마련된 미세한 배선용 홈, 홀, 또는 레지스트 개구부에 배선을 형성하거나, 반도체 웨이퍼 등의 표면에 패키지의 전극 등과 전기적으로 접속하는 범프(돌기 형상 전극)를 형성하거나 하는 것이 행해지고 있다. 이 배선 및 범프를 형성하는 방법으로서, 예를 들어 전해 도금법, 증착법, 인쇄법, 볼 범프법 등이 알려져 있는데, 반도체 칩의 I/O 수의 증가, 미세 피치화에 수반하여, 미세화가 가능하며 성능이 비교적 안정되어 있는 전해 도금법이 많이 사용되게 되었다.
전해 도금법에 사용하는 도금 장치는, 반도체 웨이퍼 등의 기판을 보유 지지한 기판 홀더와, 애노드를 보유 지지한 애노드 홀더와, 다종류의 첨가제를 포함하는 도금액을 수용하는 도금액조를 갖는다. 이 도금 장치에 있어서 반도체 웨이퍼 등의 기판 표면에 도금 처리를 행할 때에는, 기판 홀더와 애노드 홀더가 도금액조 내에서 대향 배치된다. 이 상태에서 기판과 애노드를 통전시킴으로써, 기판 표면에 도금막이 형성된다. 또한, 첨가제는, 도금막의 성막 속도를 촉진 또는 억제하는 효과나, 도금막의 막질을 향상시키는 효과 등을 갖는다.
종래, 애노드로서, 도금액에 용해되는 용해성 애노드 또는 도금액에 용해되지 않는 불용성 애노드가 사용되고 있다. 불용성 애노드를 사용하여 도금 처리를 행한 경우, 애노드와 도금액의 반응에 의해 산소가 발생한다. 도금액의 첨가제는 이 산소와 반응하여 분해된다. 첨가제가 분해되면, 첨가제는 상술한 효과를 상실하여, 기판 표면에 원하는 막을 얻을 수 없다고 하는 문제가 있다(예를 들어, 특허문헌 1 참조). 이것을 방지하기 위해서는, 도금액 중의 첨가제의 농도가 일정 이상으로 유지되도록 첨가제를 도금액에 수시로 추가하면 된다. 그러나 첨가제는 고가이므로, 가능한 한 첨가제의 분해를 억제하는 것이 바람직하다.
또한, 도체 기판을 다층으로 적층시킬 때에 각 층 사이를 도통시키기 위한 수단으로서, 기판의 내부에 상하로 관통하는 복수의 구리 등의 금속으로 이루어지는 관통 전극을 형성하는 기술이 알려져 있다(예를 들어, 특허문헌 2 참조). 도 14는 관통 전극을 갖는 기판의 제조의 일례를 도시하는 도면이다. 먼저, 도 14의 (A)에 도시하는 바와 같이, 실리콘 등으로 이루어지는 기재(110)의 내부에, 예를 들어 리소그래피·에칭 기술에 의해, 상방으로 개구되는 복수의 관통 전극용 오목부(112)를 형성한 기판(W)을 준비한다. 이 관통 전극용 오목부(112)의 직경은, 예를 들어 1 내지 100㎛, 특히 10 내지 20㎛이고, 깊이는 예를 들어 70 내지 150㎛이다. 그리고 기판(W)의 표면에, 전해 도금의 급전층으로서의 구리 등으로 이루어지는 시드층(114)을 스퍼터링 등으로 형성한다.
다음으로, 기판(W)의 표면에 전해 구리 도금을 실시함으로써, 도 14의 (B)에 도시하는 바와 같이, 기판(W)의 관통 전극용 오목부(112)의 내부에 구리 도금막(116)을 충전함과 함께, 시드층(114)의 표면에 구리 도금막(116)을 퇴적시킨다.
그 후, 도 14의 (C)에 도시하는 바와 같이, 화학적 기계적 연마(CMP) 등에 의해, 기재(110) 상의 잉여의 구리 도금막(116) 및 시드층(114)을 제거하고, 또한 관통 전극용 오목부(112) 내에 충전한 구리 도금막(116)의 저면이 외부에 노출될 때까지 기재(110)의 이면측을 연마 제거한다. 이에 의해, 상하로 관통하는 구리(구리 도금막(116))로 이루어지는 복수의 관통 전극(118)을 내부에 갖는 기판(W)을 완성시킨다.
관통 전극용 오목부(112)는, 직경에 대한 깊이의 비, 즉 애스펙트비가 일반적으로 크며, 통상, 이러한 애스펙트비가 큰 관통 전극용 오목부(112) 내에 전해 도금에 의해 성막되는 구리(도금막)를, 내부에 보이드 등의 결함을 발생시키는 일 없이 완전히 충전하려면 장시간을 요한다.
일본 특허 공개 평7-11498호 공보
종래, 도금액 중의 첨가제의 소모를 억제하기 위해 애노드 부근에서 발생하는 산소의 양을 저감시키는 방법으로서, 애노드의 표면적을 크게 하여, 도금 중의 애노드 전류 밀도를 낮추는 것이 행해지고 있다. 여기서, 관통 전극을 형성하기 위한 애스펙트비가 큰 비아 또는 홀을 갖는 기판을 도금할 때에는, 보이드 등의 결함이 발생하지 않도록 도금 중의 전류는 작게 한다. 그러나 본 발명자들의 연구에 의해, 이러한 관통 전극을 형성하는 기판에 대한 도금 중에도 첨가제의 소모가 커지는 경우가 있는 것이 발견되었다. 더 구체적으로는, 본 발명자들의 연구에 의해, 도금 중의 애노드 전류 밀도가 지나치게 작으면 산소의 발생은 감소하지만 대신에 차아염소산의 발생이 증가하고, 증가한 차아염소산의 영향에 의해 첨가제의 분해가 촉진되는 것을 알 수 있었다.
또한, 애노드 전류 밀도를 조정하여 첨가제의 소모를 억제하기 위해 애노드의 표면적을 변경하는 경우, 단순히 애노드의 표면적을 변경하면, 기판에 형성되는 도금의 균일성이 손상될 우려가 있다.
본 발명은 상기 문제에 비추어 이루어진 것이며, 관통 전극을 형성하기 위한 비아 또는 홀을 갖는 기판을 도금할 때, 도금액 중의 첨가제의 소모를 억제할 수 있는 도금 방법, 불용성 애노드, 및 도금 장치를 제안하는 것을 목적의 하나로 한다.
본 발명의 일 실시 형태에 의하면, 도금 방법이 제안되고, 상기 도금 방법은, 관통 전극을 형성하기 위한 비아 또는 홀을 갖는 기판을 준비하는 스텝과, 불용성 애노드가 배치되는 애노드조와 상기 기판이 배치되는 캐소드조가 격막으로 칸막이된 도금액조를 준비하는 스텝과, 상기 기판을 상기 도금액조 내에서 도금할 때의 애노드 전류 밀도가 0.4ASD(A/㎠) 이상 1.4ASD 이하로 되도록 상기 기판을 전해 도금하는 스텝을 포함한다. 이러한 도금 방법에 의하면, 도금 중의 산소, 및 차아염소산의 발생을 억제하여, 도금액 중의 첨가제의 소모를 억제할 수 있다.
본 발명의 다른 일 실시 형태에 의하면, 도금액조 내에 배치되어 도금에 사용되는 도금용의 불용성 애노드가 제안되고, 상기 불용성 애노드는, 전원에 접속되는 급전점과, 상기 급전점을 중심으로 한 링상의 링 전극과, 상기 급전점과 상기 링 전극을 접속하는 접속 전극을 구비한다. 이러한 도금용의 불용성 애노드에 의하면, 도금 중의 산소, 및 차아염소산의 발생을 억제하여, 도금액 중의 첨가제의 소모를 억제할 수 있음과 함께, 기판에 형성되는 도금의 면내 균일성을 향상시킬 수 있다.
도 1은 제1 실시 형태에 관한 도금 장치를 도시하는 개략도이다.
도 2는 본 실시 형태에 관한 애노드 홀더의 평면도이다.
도 3은 도 2에 도시한 3-3 단면에 있어서의 애노드 홀더(60)의 측단면도이다.
도 4는 홀더 베이스 커버를 떼어낸 상태의 애노드 홀더의 분해 사시도이다.
도 5는 홀더 베이스 커버를 떼어낸 상태의 애노드 홀더의 평면도이다.
도 6은 본 실시 형태에 있어서의 도금 방법의 일례를 나타내는 흐름도이다.
도 7은 본 실시 형태에 있어서의 애노드의 제1 예를 도시하는 도면이다.
도 8은 본 실시 형태에 있어서의 애노드의 제2 예를 도시하는 도면이다.
도 9는 본 실시 형태에 있어서의 애노드의 제3 예를 도시하는 도면이다.
도 10은 본 실시 형태에 있어서의 애노드의 제4 예를 도시하는 도면이다.
도 11은 본 실시 형태에 있어서의 애노드의 제5 예를 도시하는 도면이다.
도 12는 본 실시 형태에 있어서의 애노드의 제6 예를 도시하는 도면이다.
도 13은 제2 실시 형태에 관한 도금 장치를 도시하는 개략도이다.
도 14는 관통 전극을 갖는 기판의 제조의 일례를 도시하는 도면이다.
이하에, 본 발명에 관한 도금 방법, 도금용의 불용성 애노드, 및 도금 장치의 실시 형태를 첨부 도면과 함께 설명한다. 첨부 도면에 있어서, 동일하거나 또는 유사한 요소에는 동일하거나 또는 유사한 참조 부호가 부여되고, 각 실시 형태의 설명에 있어서 동일하거나 또는 유사한 요소에 관한 중복되는 설명은 생략하는 경우가 있다. 또한, 각 실시 형태에서 설명되는 특징은, 서로 모순되지 않는 한 다른 실시 형태에도 적용 가능하다.
(제1 실시 형태)
도 1은 제1 실시 형태에 관한 도금 장치를 도시하는 개략도이다. 도 1에 도시하는 바와 같이, 도금 장치는, 내부에 도금액을 보유 지지하는 도금액조(50)와, 도금액조(50) 내에 배치된 애노드(40)와, 애노드(40)를 보유 지지하는 애노드 홀더(60)와, 기판 홀더(18)를 구비하고 있다. 기판 홀더(18)는, 웨이퍼 등의 기판(W)을 착탈 가능하게 보유 지지하고, 또한 기판(W)을 도금액조(50) 내의 도금액에 침지시키도록 구성되어 있다. 본 실시 형태에 관한 도금 장치는, 도금액에 전류를 흐르게 함으로써 기판(W)의 표면을 금속으로 도금하는 전해 도금 장치이다. 애노드(40)로서는, 도금액에 용해되지 않는, 예를 들어 산화이리듐 또는 백금을 피복한 티타늄으로 이루어지는 불용성 애노드가 사용된다.
기판(W)은, 예를 들어 반도체 기판, 유리 기판, 또는 수지 기판이다. 기판(W)의 표면에 도금되는 금속은, 예를 들어 구리(Cu), 니켈(Ni), 주석(Sn), Sn-Ag 합금, 또는 코발트(Co)이다.
애노드(40) 및 기판(W)은 연직 방향으로 연장되도록, 즉 애노드(40) 및 기판(W)의 판면이 수평 방향을 향하도록 배치되고, 또한 도금액 중에서 서로 대향하도록 배치된다. 애노드(40)는 애노드 홀더(60)를 통해 전원(90)의 정극에 접속되고, 기판(W)은 기판 홀더(18)를 통해 전원(90)의 부극에 접속된다. 애노드(40)와 기판(W) 사이에 전압을 인가하면, 전류는 기판(W)으로 흘러, 도금액의 존재하에서 기판(W)의 표면에 금속막이 형성된다.
도금액조(50)는, 기판(W) 및 애노드(40)가 내부에 배치되는 도금액 저류조(52)와, 도금액 저류조(52)에 인접하는 오버플로조(54)를 구비하고 있다. 도금액 저류조(52) 내의 도금액은 도금액 저류조(52)의 측벽을 넘쳐 흘러 오버플로조(54) 내로 유입되도록 되어 있다.
오버플로조(54)의 저부에는, 도금액 순환 라인(58a)의 일단이 접속되고, 도금액 순환 라인(58a)의 타단은 도금액 저류조(52)의 저부에 접속되어 있다. 도금액 순환 라인(58a)에는, 순환 펌프(58b), 항온 유닛(58c), 및 필터(58d)가 설치되어 있다. 도금액은, 도금액 저류조(52)의 측벽을 오버플로하여 오버플로조(54)로 유입되고, 또한 오버플로조(54)로부터 도금액 순환 라인(58a)을 통해 도금액 저류조(52)로 복귀된다. 이와 같이, 도금액은, 도금액 순환 라인(58a)을 통해 도금액 저류조(52)와 오버플로조(54) 사이를 순환한다.
도금 장치는, 기판(W) 상의 전위 분포를 조정하는 조정판(레귤레이션 플레이트)(14)과, 도금액 저류조(52) 내의 도금액을 교반하는 패들(16)을 더 구비하고 있다. 조정판(14)은 패들(16)과 애노드(40) 사이에 배치되어 있고, 도금액 중의 전기장을 제한하기 위한 개구(14a)를 갖고 있다. 패들(16)은 도금액 저류조(52) 내의 기판 홀더(18)에 보유 지지된 기판(W)의 표면 근방에 배치되어 있다. 패들(16)은 예를 들어 티타늄(Ti) 또는 수지로 구성되어 있다. 패들(16)은, 기판(W)의 표면과 평행하게 왕복 운동함으로써, 기판(W)의 도금 중에 충분한 금속 이온이 기판(W)의 표면에 균일하게 공급되도록 도금액을 교반한다.
도 2는 애노드 홀더(60)의 평면도이고, 도 3은 도 2에 도시한 3-3 단면에 있어서의 애노드 홀더(60)의 측단면도이고, 도 4는 홀더 베이스 커버(63)를 떼어낸 상태의 애노드 홀더(60)의 분해 사시도이고, 도 5는 홀더 베이스 커버(63)를 떼어낸 상태의 애노드 홀더(60)의 평면도이다. 또한, 도 5에 있어서는 편의상, 파지부(64-2)가 투과한 상태의 애노드 홀더(60)가 도시되어 있다. 또한, 도 4 및 도 5에 있어서는 편의상, 애노드(40)가 떼어내어진 상태의 애노드 홀더(60)가 도시되어 있다. 또한, 본 명세서에 있어서, 「상」 및 「하」는 애노드 홀더(60)가 도금액조(50)에 연직으로 수용된 상태에 있어서의 상측 방향 및 하측 방향을 말한다. 마찬가지로, 본 명세서에 있어서, 「전방면」은 애노드 홀더(60)가 기판 홀더와 대향하는 측의 면을 말하고, 「배면」은 전방면과 반대측의 면을 말한다.
도 2 내지 도 4에 도시하는 바와 같이, 본 실시 형태에 관한 애노드 홀더(60)는, 애노드(40)를 수용하는 내부 공간(61)을 갖는 대략 직사각 형상의 홀더 베이스(62)와, 홀더 베이스(62)의 상부에 형성된 한 쌍의 파지부(64-1, 64-2)와, 마찬가지로 홀더 베이스(62)의 상부에 형성된 한 쌍의 암부(70-1, 70-2)를 구비한다. 또한, 애노드 홀더(60)는 홀더 베이스(62)의 전방면을 부분적으로 덮는 홀더 베이스 커버(63)와, 내부 공간(61)을 덮도록 홀더 베이스 커버(63)의 전방면에 마련된 격막(66)과, 격막(66)의 전방면에 마련된 외연 마스크(67)를 갖는다. 또한, 본 실시 형태에서는, 애노드 홀더(60)의 내부 공간(61)이 「애노드조」에 상당하고, 외부 공간이 「캐소드조」에 상당한다.
도 2 및 도 5에 도시하는 바와 같이, 홀더 베이스(62)는, 그 하부의 외표면으로부터 내부 공간(61)까지 연장되어, 내부 공간(61)에 연통되는 구멍(71)을 갖는다. 또한, 홀더 베이스(62)는, 그 상부의 파지부(64-1, 64-2) 사이에, 내부 공간(61)의 공기를 배출하기 위한 공기 배출구(81)를 갖는다. 홀더 베이스(62)가 도금액에 침지되었을 때, 도금액이 구멍(71)으로부터 내부 공간(61)으로 유입됨과 함께, 내부 공간(61)의 공기가 공기 배출구(81)로부터 배출된다. 또한, 애노드(40)로서 불용성 애노드를 사용한 경우, 도금 처리 중에 애노드(40)로부터 발생하는 산소도 공기 배출구(81)를 통해 배출된다. 공기 배출구(81)는, 공기의 배출을 방해하지 않도록 형성된 덮개(83)에 의해 폐지된다.
또한, 도 3에 도시하는 바와 같이, 홀더 베이스 커버(기체)(63)의 대략 중앙부에는, 애노드(40)의 직경보다 큰 직경을 갖는 환상의 개구(63a)가 형성되어 있다. 홀더 베이스 커버(63)는, 홀더 베이스(62)와 함께 내부 공간(61)을 형성한다. 격막(66)은 개구(63a)의 전방면에 마련되고, 내부 공간(61)을 폐쇄한다. 격막(66)의 외주연부의 전방에는 격막 압박부(68)가 설치되고, 격막 압박부(68)의 전방에 외연 마스크(67)가 마련된다. 또한, 홀더 베이스 커버(63)의 전방면에는, 개구(63a)를 따라, 예를 들어 O-링 등으로 이루어지는 환상의 제1 시일 부재(84)가 마련된다. 격막 압박부(68)에 의해 격막(66)이 제1 시일 부재(84)에 압박됨으로써, 개구(63a)가 밀폐된다. 즉, 제1 시일 부재(84)는, 격막(66)과 내부 공간(61) 사이를 밀폐할 수 있다. 이에 의해, 격막(66)을 통해 내부 공간(61)과 외부 공간이 칸막이된다.
격막(66)은, 예를 들어 양이온 교환막과 같은 이온 교환막, 또는 중성 격막이다. 격막(66)은, 도금액 중의 첨가제를 통과시키는 일 없이, 도금 처리 시에 애노드측으로부터 캐소드측으로 양이온을 통과시킬 수 있다. 격막(66)의 구체적인 일례로서, (주) 유아사 멤브레인 제조의 유미크론(등록상표)을 들 수 있다.
외연 마스크(67)는, 중앙부에 환상의 개구를 갖는 판상의 부재이며, 격막 압박부(68)의 전방면에 착탈 가능하게 설치된다. 외연 마스크(67)는, 도금 처리 시의 애노드(40)의 표면의 전기장을 제어하기 위해 마련되어 있다. 외연 마스크(67)의 개구의 직경은, 애노드(40)의 외경보다 큰 것으로 해도 되고, 애노드(40)의 외형보다 작은 것으로 해도 된다. 또한, 애노드 홀더(60)는, 외연 마스크(67)를 갖지 않아도 된다.
홀더 베이스 커버(63)는 홀더 베이스(62)에 대해 나사 결합이나 용착 등에 의해 고정되어 있어, 홀더 베이스 커버(63)와 홀더 베이스(62)의 결합부는 밀착되어 있다. 또한, 홀더 베이스 커버(63)와 홀더 베이스(62)는 일체로 형성해도 된다.
도 2, 도 4 및 도 5에 도시하는 바와 같이, 파지부(64-1, 64-2)는, 홀더 베이스(62)의 상부에 형성된 연결부(62-1, 62-2)를 통해 홀더 베이스(62)와 연결되어 있다. 파지부(64-1, 64-2)는, 연결부(62-1, 62-2)로부터 홀더 베이스(62)의 중앙 방향으로 연장되어 형성된다. 파지부(64-1, 64-2)는, 애노드 홀더(60)가 도금액조(50)로 반송될 때, 도시하지 않은 척에 의해 파지된다.
연결부(62-1, 62-2)로부터 외측 방향으로 연장되는 암부(70-1)의 하부에는, 애노드(40)에 전압을 인가하기 위한 전극 단자(82)가 마련되어 있다. 전극 단자(82)는, 애노드 홀더(60)가 도금액조에 수용되었을 때, 전원(90)의 정극에 접속된다. 또한, 애노드 홀더(60)는 전극 단자(82)로부터 내부 공간(61)의 대략 중앙부까지 연장되는 급전 부재(89)를 갖는다. 급전 부재(89)는, 대략 판상의 도전 부재이며, 전극 단자(82)와 전기적으로 접속된다.
도 3에 도시하는 바와 같이, 급전 부재(89)의 전방면에는, 예를 들어 나사 등으로 이루어지는 고정 부재(88)에 의해 애노드(40)가 고정되어 있다. 이에 의해, 전극 단자(82) 및 급전 부재(89)를 통해 전원(90)에 의해 애노드(40)에 전압을 인가할 수 있다.
홀더 베이스(62)의 대략 중앙부, 즉 고정 부재(88)에 대응하는 위치에는, 애노드(40)를 교환하기 위한 환상의 개구부(62a)가 형성되어 있다. 개구부(62a)는, 내부 공간(61)의 배면측에 연통되어 있고, 덮개(86)에 의해 덮인다. 홀더 베이스(62)의 배면측에는, 개구부(62a)를 따라, 예를 들어 O-링 등으로 이루어지는 환상의 제2 시일 부재(85)가 마련되어 있다. 이 제2 시일 부재(85)에 의해, 개구부(62a)와 덮개(86) 사이가 밀폐된다.
덮개(86)는, 애노드(40)를 교환할 때에 떼어내어진다. 구체적으로는, 예를 들어 애노드(40)가 내용 연수를 경과하였을 때, 오퍼레이터에 의해 덮개(86)가 떼어내어지고, 개구부(62a)를 통해 고정 부재(88)가 떼어내어진다. 오퍼레이터는 외연 마스크(67)를 격막 압박부(68)로부터 떼어내고, 애노드(40)를 내부 공간(61)으로부터 빼낸다. 계속해서, 다른 애노드(40)를 내부 공간(61)에 수용하고, 개구부(62a)를 통해 고정 부재(88)에 의해 애노드(40)를 급전 부재(89)의 전방면에 고정한다. 마지막으로, 덮개(86)에 의해 개구부(62a)를 밀봉하고, 외연 마스크(67)를 격막 압박부(68)에 설치한다.
홀더 베이스(62)의 배면에는, 추(87)가 설치되어 있다. 이에 의해, 애노드 홀더(60)를 도금액에 침지하였을 때, 부력에 의해 애노드 홀더(60)가 수면 위로 떠오르는 것을 방지할 수 있다.
도 5에 도시하는 바와 같이, 애노드 홀더(60)는, 구멍(71)을 밀봉 가능하게 구성된 밸브(91)와, 밸브(91)가 폐쇄되도록 밸브(91)를 가압하기 위한 스프링(96)과, 스프링(96)의 가압력을 밸브(91)에 전달하기 위한 샤프트(93)와, 밸브(91)의 개폐를 조작하는 조작부인 푸시 로드(95)와, 푸시 로드(95)에 가해진 힘을 샤프트(93)에 전달하기 위한 중간 부재(94)를 더 구비한다.
밸브(91)는, 구멍(71)을 홀더 베이스(62)의 내부측으로부터 밀봉할 수 있도록 홀더 베이스(62)의 내부에 배치된다. 샤프트(93)는, 상하 방향을 따라 홀더 베이스(62)의 내부에 배치된다. 샤프트(93)는, 그 일단이 밸브(91)에 연결되고, 타단이 스프링(96)에 연결된다. 이에 의해 샤프트(93)는, 스프링(96)의 가압력을 밸브(91)에 전달하고, 밸브(91)가 구멍(71)을 홀더 베이스(62)의 내부측으로부터 밀봉하도록 밸브(91)를 가압한다.
이와 같이 애노드 홀더(60)가 구멍(71)을 밀봉하는 밸브(91)를 구비함으로써, 애노드 홀더(60)를 도금액에 침지하여 내부 공간(61)에 도금액을 채운 후에, 구멍(71)을 밀봉할 수 있다. 이에 의해, 애노드(40) 근방에서 산소, 차아염소산, 또는 1가의 구리가 발생해도 외부 공간과 내부 공간(61)이 칸막이되어 있으므로, 첨가제의 분해의 진행을 억제할 수 있다. 또한, 도금 장치에서는, 도금액 저류조(52)에 베이스액을 넣은 상태에서 도금액 저류조(52) 내에 애노드 홀더(60)를 배치하고, 애노드 홀더(60)의 내부 공간(61)에 베이스액이 채워져 밀봉된 후에, 도금액 저류조(52) 내에 첨가제를 포함하는 액체가 넣어져 외부 공간에 있어서의 도금액이 준비되어도 된다. 이와 같이 하면, 애노드 홀더(60)의 내부 공간(61)에 첨가제가 포함되지 않으므로, 애노드(40) 근방에 있어서 첨가제가 소모되는 것을 보다 억제할 수 있다. 단, 이러한 예에 한정되지는 않고, 도금액 저류조(52)에 첨가제를 포함하는 도금액을 넣은 상태에서 도금액 저류조(52) 내에 애노드 홀더(60)를 배치하고, 애노드 홀더(60)의 내부 공간(61)에 첨가제를 포함하는 도금액이 채워져 밀봉되어도 된다.
다음으로, 도 6을 참조하여, 본 실시 형태의 도금 방법에 대해 설명한다. 또한, 이하의 설명에서는, 설명의 용이를 위해 스텝마다 차례로 설명하는데, 도금 방법은 도 6 및 이하의 설명의 순번으로 스텝이 실행되는 것에 한정되는 것은 아니다. 즉, 각 스텝은, 모순이 발생하지 않는 한, 순번을 바꾸어 실행되어도 된다.
본 실시 형태의 도금 방법에서는, 먼저, 관통 전극을 형성하기 위한 비아 또는 홀을 갖는 기판(W)이 준비된다(S10). 일례로서, 도 14의 (A)에 도시하는 바와 같이, 실리콘 등으로 이루어지는 기재(110)의 내부에, 예를 들어 리소그래피·에칭 기술에 의해, 상방으로 개구되는 복수의 관통 전극용 오목부(112)를 형성한 기판(W)이 준비된다. 이 관통 전극용 오목부(112)의 직경은, 예를 들어 1 내지 100㎛, 특히 5 내지 20㎛이고, 깊이는 예를 들어 70 내지 150㎛이다. 단, 기판(W)에는, 관통 전극용 오목부(비아) 대신에, 또는 추가로, 상하로 관통한 홀이 형성되어 있어도 된다.
계속해서, 도금액조가 준비된다(S20). 본 실시 형태에서는, 상기한 도금 장치에 있어서의 도금액조(50)가 준비된다. 도금액조(50)는, 격막(66)에 의해 내부 공간(61)(애노드(40)가 배치되는 애노드조)과, 외부 공간(기판(W)이 배치되는 캐소드조)이 칸막이되어 있다.
다음으로, 애노드(40)가 설계 및 준비된다(S30). 구체적으로는, 기판(W)을 도금액조(50) 내에서 도금할 때의 애노드(40)에서의 전류 밀도(이하, 「애노드 전류 밀도」라 함)가 0.4ASD(A/㎠) 이상 1.4ASD 이하로 되도록, 애노드(40)는, 그 치수 및 형상이 설계되어 준비된다. 이것은, 본 발명자들의 연구에 의해, 애노드 전류 밀도가 0.4ASD 이상 1.4ASD 이하일 때, 도금액 중의 첨가제의 소모를 특히 억제할 수 있는 것이 발견된 것에 기초한다. 즉, 도금 시의 애노드 전류 밀도가 크면(예를 들어 1.4ASD를 초과하면), 애노드(40) 부근에서 발생하는 산소가 많아져, 도금액 중의 첨가제의 소모가 커진다. 한편, 도금 시의 애노드 전류 밀도가 지나치게 작으면(예를 들어 0.4ASD 미만이 되면), 애노드(40) 부근에서 발생하는 차아염소산이 많아져, 도금액 중의 첨가제의 소모가 커진다. 그리고 도금 시의 애노드 전류 밀도가 0.4ASD 이상, 1.4ASD 이하일 때, 도금액 중의 첨가제의 소모를 적합하게 억제할 수 있다. 이 때문에, S30의 처리에서는, 도금 처리하는 기판(W) 등에 기초하여, 도금 처리 중의 애노드 전류 밀도가 0.4ASD 이상 1.4ASD 이하로 되도록 애노드(40)를 설계하여 준비한다. 여기서, 애노드(40)의 설계는, 애노드 전류 밀도가 0.4ASD 이상이고, 특히 0.5ASD 이상, 또는 0.6ASD 이상이도록 설계되는 것이 바람직하다. 또한, 애노드(40)의 설계는, 애노드 전류 밀도가 1.4ASD 이하이고, 특히 1.3ASD 이하, 1.2ASD 이하, 1.1ASD 이하, 또는 1.0ASD 이하이도록 설계되는 것이 바람직하다.
애노드(40)의 설계의 구체적인 일례로서는, 먼저 기판(W)의 면적 및 형상에 따라서 도금 시의 전류량(또는 캐소드 전류 밀도)이 정해진다. 여기서, 본 실시 형태에서는, 기판(W)에는 관통 전극용 오목부(112)가 형성되어 있고, 보이드 등의 결함이 발생하지 않도록 비교적 작은 전류량이 정해진다. 도금 시의 전류량의 설정에 대해서는, 공지의 방법을 사용하여 이루어지면 되며, 본 발명의 핵심을 이루지 않으므로 상세한 설명은 생략한다. 그리고 설정된 전류량에 기초하여, 애노드 전류 밀도가 원하는 전류 밀도가 되도록 애노드(40)의 치수 및 형상을 정함으로써 애노드(40)가 설계된다. 이러한 전류 밀도를 충족하기 위한 애노드(40)의 적합한 형상에 대해서는 후술한다.
그리고 S10에서 준비한 기판(W), 및 S30에서 준비한 애노드(40)를, S20에서 준비한 도금액조(50) 내에 배치하고, 0.4ASD 이상 1.4ASD 이하의 애노드 전류 밀도로 전해 도금을 행한다(S40). 도금 중의 애노드 전류 밀도는, 0.4ASD 이상이며, 특히 0.5ASD 이상, 또는 0.6ASD 이상인 것이 바람직하다. 또한, 도금 중의 전류 밀도는, 1.4ASD 이하이며, 특히 1.3ASD 이하, 1.2ASD 이하, 1.1ASD 이하, 또는 1.0ASD 이하인 것이 바람직하다. 이와 같이, 애노드 전류 밀도가 소정 범위 내로 됨으로써, 애노드(40) 부근에서 산소 및 차아염소산이 발생하는 것을 억제할 수 있어, 도금액 중의 첨가제가 소모되는 것을 억제할 수 있다.
다음으로, 본 실시 형태의 애노드(40)의 구체적인 형상의 일례에 대해 설명한다. 도 7은 본 실시 형태의 애노드의 제1 예를 도시하는 도면이다. 도 7에 도시하는 애노드(40A)는, 애노드 홀더(60)를 통해 전원(90)에 접속되는 급전점(402)과, 급전점을 중심으로 한 링상의 링 전극(410)과, 급전점(402)과 링 전극(410)을 접속하는 접속 전극(404)을 갖는다.
급전점(402)은, 애노드 홀더(60)의 급전 부재(89)(도 4 참조)에 접속된다. 본 실시 형태에서는, 접속 전극(404)과 링 전극(410)은, 애노드 홀더(60)의 급전 부재(89)에 직접 접속되어 있지 않고, 급전점(402)을 통해 접속된다. 단, 이러한 예에 한정되지는 않고, 접속 전극(404)과 링 전극(410)의 적어도 일부가 급전 부재(89)에 직접 접속되어도 된다. 급전점(402)은, 전방(기판(W)측)으로부터 보아 원형이며, 급전 부재(89)와의 설치를 위한 복수의 구멍이 형성되어 있다. 단, 급전점(402)은, 이러한 형상에 한정되지는 않고, 전원(90)에 접속 가능하게 구성되어 있으면 된다.
링 전극(410)은, 애노드(40A)의 외연을 획정한다. 링 전극(410)의 외경은, 애노드 홀더(60)의 개구(63a)의 직경보다 작은 것이 바람직하다. 또한, 링 전극(410)의 외형은, 기판(W)의 외형과 대략 상사형인 것이 바람직하다. 예를 들어, 기판(W)이 원형이면 링 전극(410)은 원환 형상이고, 기판(W)이 사각형이면 링 전극(410)은 4변으로 형성되는 사각의 프레임 형상인 것이 바람직하다. 접속 전극(404)은, 도 7에 도시하는 예에서는 직선 형상이며, 급전점(402)과 링 전극(410)을 접속한다. 접속 전극(404)은, 급전점(402)으로부터 소정 각도마다 복수 마련되어 있고, 도 7에 도시하는 예에서는, 8개의 접속 전극(404)이 급전점(402)을 중심으로 하여 방사상으로 마련되어 있다. 링 전극(410)과 접속 전극(404)은, 길이 방향에 수직인 평면인 횡단면으로서, 대략 동일한 단면 형상을 가져도 된다. 예를 들어, 링 전극(410) 및 접속 전극(404)의 각각은, 횡단면이 모두 정사각형이어도 되고, 특히 1변을 1㎜로 하는 정사각형, 1변을 2㎜로 하는 정사각형, 또는 1변을 3㎜로 하는 정사각형이어도 된다. 단, 이러한 예에 한정되지는 않고, 링 전극(410) 및 접속 전극(404)의 횡단면은, 직사각형, 다각형, 또는 원형 등이어도 된다.
애노드(40)를 이러한 형상으로 함으로써, 기판(W)에 관통 전극을 형성하기 위한 도금 처리를 행할 때, 애노드 전류 밀도를 조정하여 도금액 중의 첨가제가 소모되는 것을 억제할 수 있음과 함께, 기판(W)에 형성되는 도금의 면내 균일성을 높일 수 있다. 여기서, 기판(W)에 형성되는 도금의 면내 균일성을 향상시키기 위해, 애노드(40)는 급전점(402)을 중심으로 한 회전 대칭인 형상인 것이 바람직하다.
계속해서, 애노드(40)의 변형예에 대해 설명한다. 도 8은 본 실시 형태의 애노드의 제2 예를 도시하는 도면이다. 도 8에 도시하는 애노드(40B)는, 도 7에 도시하는 애노드(40A)와 링 전극(410)이 다르며, 링 전극(410)을 제외하고 동일한 형상이다. 애노드(40B)는, 링 전극(410)으로서, 애노드(40B)의 외연을 획정하는 제1 링 전극(410a)과, 제1 링 전극(410b)보다 직경이 작은 제2 링 전극(410b)을 갖는다. 제1 링 전극(410a)과 제2 링 전극(410b)의 각각은, 급전점(402)을 중심으로 하여 동심으로 마련되어 있다. 제1 링 전극(410a)은 도 7에 도시하는 애노드(40A)의 링 전극(410)과 마찬가지의 구성이며, 접속 전극(404)을 통해 급전점(402)에 접속된다. 애노드(40B)에서는, 접속 전극(404)은 그 일단이 급전점(402)에 접속되고, 타단이 제1 링 전극(410a)에 접속된다. 또한, 접속 전극(404)은 일단과 타단 사이인 중간 부분에 있어서, 제2 링 전극(410b)에 접속된다. 이에 의해, 제2 링 전극(410b)은 접속 전극(404)을 통해 급전점(402)에 접속된다. 제1 링 전극(410a) 및 제2 링 전극(410b)의 각각은, 애노드(40A)의 링 전극(410)과 마찬가지로, 접속 전극(404)과, 대략 동일한 횡단면 형상을 가져도 된다.
도 9는 본 실시 형태의 애노드의 제3 예를 도시하는 도면이다. 도 9에 도시하는 애노드(40C)는, 도 7에 도시하는 애노드(40A)와 링 전극(410)이 다르며, 링 전극(410)을 제외하고 동일한 형상이다. 애노드(40C)는, 링 전극(410)으로서, 애노드(40C)의 외연을 획정하는 제1 링 전극(410a)과, 제1 링 전극(410b)보다 직경이 작은 제2 링 전극(410b)과, 제2 링 전극(410b)보다 직경이 작은 제3 링 전극(410c)을 갖는다. 제1 내지 제3 링 전극(410a 내지 410c)의 각각은, 급전점(402)을 중심으로 하여 동심으로 마련되어 있다. 제1 링 전극(410a) 및 제2 링 데극(410b)은, 도 8에 도시하는 애노드(40B)의 링 전극과 마찬가지의 구성이며, 접속 전극(404)을 통해 급전점(402)에 접속된다. 애노드(40C)에서는, 접속 전극(404)은 중간 부분에 있어서, 제2 링 전극(410b)과 제3 링 전극(410c)에 접속된다. 이에 의해, 제2 링 전극(410b) 및 제3 링 전극(410c)은 접속 전극(404)을 통해 급전점(402)에 접속된다. 제1 내지 제3 링 전극(410a 내지 410c)의 각각은, 애노드(40A)의 링 전극(410)과 마찬가지로, 접속 전극(404)과 대략 동일한 횡단면 형상을 가져도 된다. 또한, 애노드(40)는, 도 7 내지 도 9에 도시하는 바와 같이, 1개 내지 3개의 링 전극(410)을 구비하는 것에 한정되지는 않고, 4개 이상의 링 전극(410)을 가져도 된다.
도 10은 본 실시 형태의 애노드의 제4 예를 도시하는 도면이다. 도 10에 도시하는 애노드(40D)는, 도 7에 도시하는 애노드(40A)와 접속 전극(404)이 다르며, 접속 전극(404)을 제외하고 동일한 형상이다. 애노드(40D)는, 접속 전극(404)로서, 상하 방향과 좌우 방향으로 연장되어 급전점(402)과 링 전극(410)을 접속하는 전극이 마련되어 있다. 즉, 도 7에 도시하는 애노드(40A)에서는, 급전점(402)으로부터 8방향으로 방사상으로 배치되는 접속 전극(404)이 마련되는 것으로 하였지만, 도 10에 도시하는 애노드(40D)에서는, 급전점(402)으로부터 4방향으로 방사상으로 배치되는 접속 전극(404)이 마련되어 있다. 또한, 애노드(40)는, 도 7 및 도 10에 도시하는 바와 같이, 8방향 또는 4방향으로 방사상으로 배치되는 접속 전극(404)을 갖는 것에 한정되지는 않고, 임의의 수의 접속 전극(404)을 가져도 된다. 또한, 애노드(40)는, 접속 전극(404)의 수에 관계없이, 2개 이상의 링 전극(410)을 가져도 된다.
도 11은 본 실시 형태의 애노드의 제5 예를 도시하는 도면이다. 도 11에 도시하는 애노드(40E)는, 도 7에 도시하는 애노드(40A)와 접속 전극(404)이 다르며, 접속 전극(404)을 제외하고 동일한 형상이다. 상기한 도 7에 도시하는 애노드(40A)는, 접속 전극(404)으로서, 직선 형상의 복수의 전극을 갖는 것으로 하였지만, 도 11에 도시하는 애노드(40E)는, 복수의 접속 전극(404)의 각각이 곡선 형상으로 되어 있다. 또한, 이러한 경우에도 애노드(40E)가 급전점(402)을 중심으로 하여 회전 대칭의 형상이도록 접속 전극(404)이 형성되어 있는 것이 바람직하다. 또한, 도 8 내지 도 10에 도시하는 예에 있어서도 접속 전극(404)이 곡선 형상으로 되어도 된다.
도 12는 본 실시 형태의 애노드의 제6 예를 도시하는 도면이다. 도 12에 도시하는 애노드(40F)는, 급전점(402)에 커버(420)가 설치되어 있는 점을 제외하고, 도 7에 도시하는 애노드(40A)와 동일하다. 커버(420)는, 기판(W)에 형성되는 도금의 균일성이 향상되도록 급전점(402)에 있어서의 전방면(기판(W)에 대향하는 면)을 덮는다. 커버(420)는, 예를 들어 PVC(폴리염화비닐), PP(폴리프로필렌) 등의 절연성이 높은 수지로 형성할 수 있다. 도 12에 도시하는 예에서는, 커버(420)는, 급전점(402)보다 큰 직경의 원 형상인 판상부(421)와, 판상부(421)로부터 후방으로 돌출되는 끼워 맞춤부(422)를 갖는다. 판상부(421)는, 애노드 표면의 전기장을 제어하기 위해 마련되어 있고, 기판(W)에 형성되는 도금의 균일성이 향상되도록 시뮬레이션, 또는 실험 등에 의해 치수가 정해지면 된다. 또한, 끼워 맞춤부(422)는, 커버(420)와 급전점(402)의 설치를 위해 마련되어 있다. 끼워 맞춤부(422)의 내주면은, 급전점(402)의 외주측면과 대응하는 형상으로 되어 있고, 또한 끼워 맞춤부(422)는 급전점(402)으로부터 신장되는 접속 전극(404)에 대응한 복수의 오목부를 갖는다. 이러한 구성에 의해, 커버(420)는 전방으로부터 급전점(402)에 끼워 맞춤부(422)를 끼워 맞추어 설치할 수 있다. 단, 이러한 예에 한정되지는 않고, 커버(420)는 나사 등의 체결구, 또는 접착제 등을 사용하여 급전점(402)에 설치되어도 된다. 급전점(402)의 전방을 덮는 커버(420)가 마련됨으로써, 기판(W)에 형성되는 도금의 균일성의 향상을 도모할 수 있다. 또한, 커버(420)는, 도 8 내지 도 11에 도시하는 애노드(40B 내지 E)에 대해 설치되어도 된다.
(제2 실시 형태)
도 13은 제2 실시 형태에 관한 도금 장치를 도시하는 개략도이다. 제2 실시 형태에 관한 도금 장치에서는, 격막(66)이, 애노드 홀더(60)가 아닌, 조정판(14)에 있어서의 개구(14a)에 설치되어 있는 점에서, 제1 실시 형태에 관한 도금 장치와 다르다. 이하의 설명에서는, 제1 실시 형태와 중복되는 설명에 대해서는 생략한다.
제2 실시 형태에 관한 도금 장치에서는, 도금액 저류조(52)에 실드 박스(160)가 배치되고, 이에 의해 도금액 저류조(52)의 내부는, 실드 박스(160) 내부의 애노드조(170)와, 외부의 캐소드조(172)로 구분되어 있다. 도 13에 도시하는 예에서는, 애노드(40)를 보유 지지하는 애노드 홀더(60)와 조정판(14)이 애노드조(170)의 내부에 배치되고, 패들(16)과 기판 홀더(18)(캐소드)가 캐소드조(172)의 내부에 배치되어 있다.
실드 박스(160)는, 조정판(14)의 개구(14a)에 대응하는 위치에 개구(160a)를 갖고 있다. 또한, 조정판(14)의 개구(14a)를 획정하는 통 형상부는, 실드 박스(160)의 개구(160a) 내에 끼워 맞추어져 있다. 이러한 구성에 의해, 애노드조(170)와 캐소드조(172)는 조정판(14)의 개구(14a)를 통해 연통된다. 그리고 제2 실시 형태에서는, 조정판(14)의 개구(14a)에 격막(66)이 설치되고, 격막(66)에 의해 애노드조(170)와 캐소드조(172)가 칸막이되어 있다. 또한, 격막(66)은 조정판(14)에 있어서의 애노드조(170)측으로부터 설치되는 것으로 해도 되고, 캐소드조(172)측으로부터 설치되는 것으로 해도 된다. 또한, 격막(66)은, 임의의 방법으로 조정판(14)에 설치되어도 되며, 일례로서 환상의 격막 압박부(68)에 의해 조정판(14)에 설치된다.
제2 실시 형태의 도금 장치에서는, 캐소드조(172) 내의 도금액은, 도금액 저류조(52)의 측벽을 오버플로하여 오버플로조(54) 내로 유입되도록 되어 있다. 한편, 애노드조(170) 내의 도금액은, 오버플로하지 않도록 구성되어 있다. 또한, 애노드조(170)에는, 개폐 밸브(186)가 설치된 액 배출 라인(190)이 접속되어 있다. 이러한 액 배출 라인(190)에 의해, 예를 들어 격막(66)을 교환할 때, 애노드조(170) 내의 도금액(베이스액)을 배출시킬 수 있다.
또한, 제2 실시 형태의 도금 장치에서는, 도금액 순환 라인(58a)에, 베이스액 공급 라인(158)이 접속되어 있다. 이 베이스액 공급 라인(158)은, 기판(W)의 도금 중에 도금액을 도금액 저류조(52)에 공급하기 위한 것이 아니라, 도금 처리를 행하기 위해 최초에 도금액 저류조(52)에 베이스액을 공급하는, 이른바 건욕을 위해서만 사용되는 것이다. 베이스액 공급 라인(158)에는, 제1 공급 밸브(151)가 마련되어 있다. 또한, 제2 실시 액체의 도금 장치에서는, 도금액 순환 라인(58a)과 액 배출 라인(190)을 접속하는 접속 라인(192)이 마련되어 있다. 접속 라인(192)에는 제2 공급 밸브(152)가 마련되어 있다. 또한, 제2 실시 형태의 도금 장치에는, 캐소드조(172)에 첨가제를 공급하기 위한 첨가제 공급 라인(159)이 마련되어 있다. 첨가제 공급 라인(159)에는 제3 공급 밸브(153)가 마련되어 있다. 통상적으로는, 제1 내지 제3 공급 밸브(151 내지 153)는 폐쇄되어 있다.
이러한 제2 실시 형태의 도금 장치에 의하면, 건욕 시에만 제1 공급 밸브(151)와 제2 공급 밸브(152)가 개방되고, 베이스액 공급 라인(158)으로부터의 베이스액이 액 배출 라인(190) 및 도금액 순환 라인(58a)을 통해 애노드조(170) 및 캐소드조(172) 내에 공급된다. 그리고 제3 공급 밸브(153)가 개방됨으로써, 캐소드조(172)에만 첨가제가 공급된다. 이러한 구성에 의해, 애노드조(170)에 첨가제가 포함되지 않으므로, 애노드(40) 근방에 있어서 첨가제가 소모되는 것을 억제할 수 있다.
이상 설명한 제2 실시 형태의 도금 장치에 있어서는, 도금액 저류조(52)가 실드 박스(160)와 조정판(14)에 의해, 애노드조(170)와 캐소드조(172)로 구분되어 있다. 그리고 조정판(14)의 개구(14a)에, 격막(66)이 마련되어 있다. 이러한 구성에 있어서도, 제1 실시 형태의 도금 장치와 마찬가지로, 관통 전극을 형성하기 위한 기판(W)을 도금할 때, 0.4ASD 이상 1.4ASD 이하의 애노드 전류 밀도로 기판(W)을 도금함으로써, 도금 처리 중의 산소, 및 차아염소산의 발생을 억제하여, 도금액 중의 첨가제의 소모를 억제할 수 있다.
이상 설명한 본 실시 형태는, 이하의 형태로서도 기재할 수 있다.
[형태 1] 형태 1에 의하면, 도금 방법이 제안되고, 상기 도금 방법은, 관통 전극을 형성하기 위한 비아 또는 홀을 갖는 기판을 준비하는 스텝과, 불용성 애노드가 배치되는 애노드조와 상기 기판이 배치되는 캐소드조가 격막으로 칸막이된 도금액조를 준비하는 스텝과, 상기 기판을 상기 도금액조 내에서 도금할 때의 애노드 전류 밀도가 0.4ASD 이상 1.4ASD 이하로 되도록 상기 기판을 전해 도금하는 스텝을 포함한다. 이러한 도금 방법에 의하면, 도금 중의 산소, 및 차아염소산의 발생을 억제하여, 도금액 중의 첨가제의 소모를 억제할 수 있다.
[형태 2] 형태 2에 의하면, 형태 1에 있어서, 상기 불용성 애노드는, 전원에 접속되는 급전점과, 상기 급전점을 중심으로 한 링상의 링 전극과, 상기 급전점과 상기 링 전극을 접속하는 접속 전극을 갖는다. 형태 2에 의하면, 기판에 형성되는 도금의 면내 균일성을 높일 수 있다.
[형태 3] 형태 3에 의하면, 형태 2에 있어서, 상기 링 전극은, 제1 직경의 제1 링 전극과, 상기 제1 직경보다 작은 제2 직경의 제2 링 전극을 갖는다.
[형태 4] 형태 4에 의하면, 형태 2 또는 3에 있어서, 상기 접속 전극은, 상기 급전점과 상기 링 전극을 직선적으로 접속한다.
[형태 5] 형태 5에 의하면, 형태 2 내지 4에 있어서, 상기 불용성 애노드는, 상기 급전점을 중심으로 하는 회전 대칭인 형상이다.
[형태 6] 형태 6에 의하면, 형태 2 내지 5에 있어서, 상기 불용성 애노드의 상기 급전점에는, 상기 기판에 면하는 부위를 덮는 커버가 설치되어 있다. 형태 6에 의하면, 커버에 의해 애노드 표면의 전기장을 제어하여, 기판에 형성되는 도금의 면내 균일성의 향상을 도모할 수 있다.
[형태 7] 형태 7에 의하면, 형태 2 내지 6에 있어서, 상기 불용성 애노드는, 애노드 홀더에 보유 지지되고, 상기 애노드 홀더는, 상기 기판을 향해 개구되는 개구부를 갖고, 상기 불용성 애노드의 상기 링 전극의 치수는, 상기 개구부의 치수보다 작다.
[형태 8] 형태 8에 의하면, 형태 1 내지 7에 있어서, 상기 격막은, 이온 교환막 또는 중성 격막이다.
[형태 9] 형태 9에 의하면, 도금액조 내에 배치되어 도금에 사용되는 도금용의 불용성 애노드가 제안되고, 상기 애노드는, 전원에 접속되는 급전점과, 상기 급전점을 중심으로 한 링상의 링 전극과, 상기 급전점과 상기 링 전극을 접속하는 접속 전극을 구비한다. 형태 9에 의하면, 도금 중의 산소, 및 차아염소산의 발생을 억제하여, 도금액 중의 첨가제의 소모를 억제할 수 있음과 함께, 기판에 형성되는 도금의 면내 균일성을 향상시킬 수 있다.
[형태 10] 형태 10에 의하면, 도금 장치가 제안되고, 도금액을 수용 가능한 도금액조와, 형태 9에 기재된 도금용의 불용성 애노드와, 상기 도금액조를, 상기 불용성 애노드가 배치되는 애노드조와 기판이 배치되는 캐소드조로 칸막이하는 격막을 구비한다. 형태 10에 의하면, 형태 9의 도금용의 애노드를 구비하고, 형태 9와 마찬가지의 효과를 발휘할 수 있다.
이상, 몇 가지의 예에 기초하여 본 발명의 실시 형태에 대해 설명해 왔지만, 상기한 발명의 실시 형태는 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명을 한정하는 것은 아니다. 본 발명은, 그 취지를 일탈하는 일 없이, 변경, 개량될 수 있음과 함께, 본 발명에는 그 균등물이 포함되는 것은 물론이다. 또한, 상술한 과제의 적어도 일부를 해결할 수 있는 범위, 또는 효과의 적어도 일부를 발휘하는 범위에 있어서, 청구범위 및 명세서에 기재된 각 구성 요소의 임의의 조합, 또는 생략이 가능하다.
본원은, 2019년 5월 17일에 출원된 일본 특허 출원 번호 제2019-93404호에 기초하는 우선권을 주장한다. 일본 특허 출원 번호 제2019-93404호의 명세서, 특허 청구의 범위, 도면 및 요약서를 포함하는 모든 개시 내용은, 참조에 의해 전체로서 본원에 원용된다. 일본 특허 공개 평7-11498호 공보(특허문헌 1)의 명세서, 특허 청구의 범위, 도면 및 요약서를 포함하는 모든 개시는, 참조에 의해 전체로서 본원에 원용된다.
14: 조정판
14a: 개구
16: 패들
18: 기판 홀더
40, 40A 내지 40F: 애노드(불용성 애노드)
50: 도금액조
52: 도금액 저류조
54: 오버플로조
60: 애노드 홀더
61: 내부 공간
62: 홀더 베이스
63: 홀더 베이스 커버
66: 격막
67: 외연 마스크
68: 격막 압박부
402: 급전점
404: 접속 전극
410: 링 전극
410a: 제1 링 전극
410b: 제2 링 전극
410c: 제3 링 전극
420: 커버

Claims (10)

  1. 관통 전극을 형성하기 위한 비아 또는 홀을 갖는 기판을 준비하는 스텝과,
    불용성 애노드가 배치되는 애노드조와 상기 기판이 배치되는 캐소드조가 격막으로 칸막이된 도금액조를 준비하는 스텝과,
    상기 기판을 상기 도금액조 내에서 도금할 때의 애노드 전류 밀도가 0.4ASD 이상 1.4ASD 이하로 되도록 상기 기판을 전해 도금하는 스텝을
    포함하는, 도금 방법.
  2. 제1항에 있어서,
    상기 불용성 애노드는,
    전원에 접속되는 급전점과,
    상기 급전점을 중심으로 한 링상의 링 전극과,
    상기 급전점과 상기 링 전극을 접속하는 접속 전극을
    갖는, 도금 방법.
  3. 제2항에 있어서,
    상기 링 전극은, 제1 직경의 제1 링 전극과, 상기 제1 직경보다 작은 제2 직경의 제2 링 전극을 갖는, 도금 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 접속 전극은, 상기 급전점과 상기 링 전극을 직선적으로 접속하는, 도금 장치.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 불용성 애노드는, 상기 급전점을 중심으로 하는 회전 대칭인 형상인, 도금 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 불용성 애노드의 상기 급전점에는, 상기 기판에 면하는 부위를 덮는 커버가 설치되어 있는, 도금 방법.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서,
    상기 불용성 애노드는, 애노드 홀더에 보유 지지되고,
    상기 애노드 홀더는, 상기 기판을 향해 개구되는 개구부를 갖고,
    상기 불용성 애노드의 상기 링 전극의 치수는, 상기 개구부의 치수보다 작은,
    도금 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 격막은, 이온 교환막 또는 중성 격막인, 도금 방법.
  9. 도금액조 내에 배치되어 도금에 사용되는 도금용의 불용성 애노드이며,
    전원에 접속되는 급전점과,
    상기 급전점을 중심으로 한 링상의 링 전극과,
    상기 급전점과 상기 링 전극을 접속하는 접속 전극을
    구비하는, 도금용의 불용성 애노드.
  10. 도금액을 수용 가능한 도금액조와,
    제9항에 기재된 도금용의 불용성 애노드와,
    상기 도금액조를, 상기 불용성 애노드가 배치되는 애노드조와 기판이 배치되는 캐소드조로 칸막이하는 격막을
    구비하는, 도금 장치.
KR1020217037991A 2019-05-17 2020-05-13 도금 방법, 도금용의 불용성 애노드, 및 도금 장치 KR102639953B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019093404A JP7183111B2 (ja) 2019-05-17 2019-05-17 めっき方法、めっき用の不溶性アノード、及びめっき装置
JPJP-P-2019-093404 2019-05-17
PCT/JP2020/019040 WO2020235406A1 (ja) 2019-05-17 2020-05-13 めっき方法、めっき用の不溶性アノード、及びめっき装置

Publications (2)

Publication Number Publication Date
KR20220009394A true KR20220009394A (ko) 2022-01-24
KR102639953B1 KR102639953B1 (ko) 2024-02-27

Family

ID=73221415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217037991A KR102639953B1 (ko) 2019-05-17 2020-05-13 도금 방법, 도금용의 불용성 애노드, 및 도금 장치

Country Status (6)

Country Link
US (1) US20220228285A1 (ko)
JP (1) JP7183111B2 (ko)
KR (1) KR102639953B1 (ko)
CN (1) CN113825861A (ko)
TW (1) TW202100811A (ko)
WO (1) WO2020235406A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711498A (ja) 1993-06-28 1995-01-13 Electroplating Eng Of Japan Co 微小めっき部位を有するめっき物のめっき装置
US20070068819A1 (en) * 2005-05-25 2007-03-29 Saravjeet Singh Electroplating apparatus based on an array of anodes
KR20160119760A (ko) * 2014-02-10 2016-10-14 가부시키가이샤 에바라 세이사꾸쇼 애노드 홀더 및 도금 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6497801B1 (en) * 1998-07-10 2002-12-24 Semitool Inc Electroplating apparatus with segmented anode array
JP2000087300A (ja) * 1998-09-08 2000-03-28 Ebara Corp 基板メッキ装置
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
JP3853671B2 (ja) * 2001-06-07 2006-12-06 日本リーロナール株式会社 電解銅めっき方法
JP2003073889A (ja) 2001-08-29 2003-03-12 Nikko Materials Co Ltd 半導体ウエハの電気銅めっき方法、同装置及びこれらによってめっきされたパーティクル付着の少ない半導体ウエハ
JP3836375B2 (ja) * 2002-01-11 2006-10-25 シャープ株式会社 半導体装置の製造方法
JP4797739B2 (ja) 2006-03-27 2011-10-19 Ｔｄｋ株式会社 合金メッキ装置及び合金メッキ方法
JP4908380B2 (ja) * 2007-10-29 2012-04-04 株式会社荏原製作所 電気めっき用アノード及び電気めっき装置
JP5184308B2 (ja) * 2007-12-04 2013-04-17 株式会社荏原製作所 めっき装置及びめっき方法
US20090211900A1 (en) * 2008-02-22 2009-08-27 Novellus Systems, Inc. Convenient Replacement of Anode in Semiconductor Electroplating Apparatus
JP5293276B2 (ja) * 2008-03-11 2013-09-18 上村工業株式会社 連続電気銅めっき方法
US9028657B2 (en) * 2010-09-10 2015-05-12 Novellus Systems, Inc. Front referenced anode
JP5782398B2 (ja) * 2012-03-27 2015-09-24 株式会社荏原製作所 めっき方法及びめっき装置
JP2014031533A (ja) * 2012-08-01 2014-02-20 Mitsubishi Materials Corp めっき方法
US20140299476A1 (en) * 2013-04-09 2014-10-09 Ebara Corporation Electroplating method
JP6084112B2 (ja) * 2013-05-09 2017-02-22 株式会社荏原製作所 Ｓｎ合金めっき装置およびＳｎ合金めっき方法
JP6139379B2 (ja) * 2013-10-31 2017-05-31 株式会社荏原製作所 Ｓｎ合金めっき装置及びＳｎ合金めっき方法
JP5938426B2 (ja) * 2014-02-04 2016-06-22 株式会社豊田中央研究所 電気めっきセル、及び、金属皮膜の製造方法
TWI658175B (zh) * 2014-02-25 2019-05-01 日商荏原製作所股份有限公司 陽極單元及具備該陽極單元之鍍覆裝置
JP6678490B2 (ja) * 2016-03-28 2020-04-08 株式会社荏原製作所 めっき方法
JP6986921B2 (ja) * 2017-10-12 2021-12-22 株式会社荏原製作所 めっき装置及びめっき方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711498A (ja) 1993-06-28 1995-01-13 Electroplating Eng Of Japan Co 微小めっき部位を有するめっき物のめっき装置
US20070068819A1 (en) * 2005-05-25 2007-03-29 Saravjeet Singh Electroplating apparatus based on an array of anodes
KR20160119760A (ko) * 2014-02-10 2016-10-14 가부시키가이샤 에바라 세이사꾸쇼 애노드 홀더 및 도금 장치

Also Published As

Publication number Publication date
CN113825861A (zh) 2021-12-21
US20220228285A1 (en) 2022-07-21
KR102639953B1 (ko) 2024-02-27
TW202100811A (zh) 2021-01-01
WO2020235406A1 (ja) 2020-11-26
JP7183111B2 (ja) 2022-12-05
JP2020186459A (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
US10954605B2 (en) Protecting anodes from passivation in alloy plating systems
CN102534714B (zh) 电镀方法
JP6832067B2 (ja) シリコン貫通ビア内への銅の電着のための、ニッケルライナおよびコバルトライナの前処理
US9435049B2 (en) Alkaline pretreatment for electroplating
JP6285199B2 (ja) アノードホルダ及びめっき装置
JP2021011624A (ja) めっき装置
US9920448B2 (en) Inert anode electroplating processor and replenisher with anionic membranes
CN111492096B (zh) 混合特征电镀的对流优化
US20120255864A1 (en) Electroplating method
KR20180137401A (ko) 도금 장치
US20070261964A1 (en) Reactors, systems, and methods for electroplating microfeature workpieces
JP6084112B2 (ja) Ｓｎ合金めっき装置およびＳｎ合金めっき方法
WO2020250696A1 (ja) アノードホルダ、及びめっき装置
KR102639953B1 (ko) 도금 방법, 도금용의 불용성 애노드, 및 도금 장치
KR20050025986A (ko) 일정한 웨이퍼 침지 각도를 갖는 경사진 전기화학적 도금 셀
KR20170090271A (ko) 전해 도금장치
US20050000820A1 (en) Apparatus and method for processing a substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant