KR20220005489A - 실리콘 관통 전극을 갖는 기판의 제조 방법, 실리콘 관통 전극을 갖는 기판 및 실리콘 관통 전극 형성용 구리 페이스트 - Google Patents

실리콘 관통 전극을 갖는 기판의 제조 방법, 실리콘 관통 전극을 갖는 기판 및 실리콘 관통 전극 형성용 구리 페이스트 Download PDF

Info

Publication number
KR20220005489A
KR20220005489A KR1020217037303A KR20217037303A KR20220005489A KR 20220005489 A KR20220005489 A KR 20220005489A KR 1020217037303 A KR1020217037303 A KR 1020217037303A KR 20217037303 A KR20217037303 A KR 20217037303A KR 20220005489 A KR20220005489 A KR 20220005489A
Authority
KR
South Korea
Prior art keywords
copper
silicon
sintered body
substrate
hole
Prior art date
Application number
KR1020217037303A
Other languages
English (en)
Inventor
요시노리 에지리
히데오 나카코
유키 가와나
모토키 요네쿠라
시니치로우 스카타
마나부 이시이
마사루 후지타
미치코 나토리
마사히로 기무라
료 혼나
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20220005489A publication Critical patent/KR20220005489A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명의 일 양태는, 관통 구멍이 마련되어, 양 주면에 관통 구멍이 통하여 있는 실리콘 기판을 준비하는 준비 공정과, 적어도 관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성하는 구리 소결체 형성 공정과, 구리 소결체에 경화성 수지 조성물을 함침하는 수지 함침 공정과, 구리 소결체에 함침시킨 경화성 수지 조성물을 경화함으로써, 포러스에 수지 경화물이 충전된 구리 소결체를 포함하여 이루어지는 도전체를 형성하고, 관통 구멍에 실리콘 관통 전극을 마련하는 수지 경화 공정을 구비하는, 실리콘 관통 전극을 갖는 기판의 제조 방법이다.

Description

실리콘 관통 전극을 갖는 기판의 제조 방법, 실리콘 관통 전극을 갖는 기판 및 실리콘 관통 전극 형성용 구리 페이스트
본 발명은, 실리콘 관통 전극을 갖는 기판의 제조 방법, 실리콘 관통 전극을 갖는 기판 및 실리콘 관통 전극 형성용 구리 페이스트에 관한 것이다.
최근, 전자 기기 또는 부품의 소형화, 고기능화 및 집적화를 위하여, 실리콘 기판에 실리콘 관통 전극(TSV)이라고 불리는 전극을 개재하여, 상하에 배치된 실리콘 기판을 전기적으로 접속하여, 반도체 칩을 세로 방향(높이 방향)으로 고밀도로 적층하는 3차원 실장 기술이 주목받고 있다.
실리콘 관통 전극을 형성하는 수법으로서는, 예를 들면, 특허문헌 1에는, 실리콘 기판에 형성된 비(非)관통 바이어에, 특정 구리 도금액을 이용하는 전기 도금에 의하여 구리 도금하는 공정을 포함하는, 실리콘 관통 전극을 갖는 반도체 디바이스의 제조 방법이 개시되어 있다.
특허문헌 1: 일본 공개특허공보 2019-16712호
그러나, 특허문헌 1에 기재된 방법은, 구리 피막의 석출 속도를 억제하여 도금을 행할 필요가 있기 때문에 작업 시간이 길어져, 생산성의 점에서 과제가 있다.
한편, 실리콘 관통 전극을 갖는 기판에는, 충분한 도전성을 갖고 있을 뿐만 아니라, 온도 변화를 받은 경우이더라도 저항값이 상승하기 어렵다는 접속 신뢰성이 우수할 것이 요구된다.
그래서, 본 발명의 일 측면은, 실리콘 관통 전극을 갖고, 충분한 도전성을 가짐과 함께 접속 신뢰성이 우수한 기판을 양호한 생산성으로 제조할 수 있는 방법, 충분한 도전성을 가짐과 함께 접속 신뢰성이 우수한, 실리콘 관통 전극을 갖는 기판, 및 실리콘 관통 전극을 형성하기 위하여 이용되는 실리콘 관통 전극 형성용 구리 페이스트를 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 검토를 거듭한 결과, 실리콘 관통 전극을 갖는 기판의 관통 구멍 내에 포러스 구조를 갖는 구리 소결체를 형성한 후, 이 구리 소결체에 경화성 수지 조성물을 함침하고, 이것을 경화함으로써, 포러스에 수지 경화물이 충전된 구리 소결체를 포함하여 이루어지는 도전체를 형성하여, 관통 구멍에 충전된 도전체로 이루어지는 실리콘 관통 전극을 마련했다. 그리고, 본 발명자들은, 이와 같은 도전체에 의하여 관통 구멍이 충전된 실리콘 관통 전극을 갖는 기판이, 충분히 낮은 초기 저항값을 나타냄과 함께 온도 사이클 접속 신뢰성 시험에 있어서도 저항값이 상승하기 어려운 것을 알아내, 본 발명을 완성시키기에 이르렀다.
즉, 본 개시의 일 측면은, 이하의 발명을 제공한다.
[1] 관통 구멍이 마련되어 있는 실리콘 웨이퍼를 포함하고, 양 주면(主面)에 상기 관통 구멍이 통하여 있는 실리콘 기판을 준비하는 준비 공정과,
적어도 상기 관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성하는 구리 소결체 형성 공정과,
상기 구리 소결체에 경화성 수지 조성물을 함침하는 수지 함침 공정과,
상기 구리 소결체에 함침시킨 상기 경화성 수지 조성물을 경화함으로써, 포러스에 수지 경화물이 충전된 상기 구리 소결체를 포함하여 이루어지는 도전체를 형성하여, 상기 관통 구멍에 실리콘 관통 전극을 마련하는 수지 경화 공정을 구비하는, 실리콘 관통 전극을 갖는 기판의 제조 방법.
[2] 비관통 구멍이 마련되어 있는 실리콘 웨이퍼를 포함하고, 일방의 주면에 상기 비관통 구멍이 개구되어 있는 실리콘 기판을 준비하는 준비 공정과,
적어도 상기 비관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성하는 구리 소결체 형성 공정과,
상기 구리 소결체에 경화성 수지 조성물을 함침하는 수지 함침 공정과,
상기 구리 소결체에 함침시킨 상기 경화성 수지 조성물을 경화함으로써, 포러스에 수지 경화물이 충전된 상기 구리 소결체를 포함하여 이루어지는 도전체를 형성하는 수지 경화 공정과,
상기 도전체가 형성된 실리콘 기판의 상기 비관통 구멍이 개구되어 있는 면과는 반대 측을 연삭함으로써, 실리콘 관통 전극을 마련하는 연삭 공정을 구비하는, 실리콘 관통 전극을 갖는 기판의 제조 방법.
[3] 상기 도전체에 있어서의 수지 경화물의 충전율이, 상기 포러스의 내부 공간의 체적을 기준으로 하여, 80체적% 이상인, [1] 또는 [2]에 기재된 방법.
[4] 상기 구리 소결체의 공공률(空孔率)이, 상기 구리 소결체의 체적을 기준으로 하여, 1~15체적%인, [1] 내지 [3] 중 어느 하나에 기재된 방법.
[5] 상기 구리 소결체 형성 공정에 있어서, 상기 구리 소결체를, 상기 실리콘 기판의 주면 상의 적어도 일부를 피복하도록 형성하는, [1] 내지 [4] 중 어느 하나에 기재된 방법.
[6] 상기 실리콘 기판의 주면 상에 형성된 상기 도전체의 적어도 일부를 제거하는 도전체 제거 공정을 더 구비하는, [5]에 기재된 방법.
[7] 상기 도전체 제거 공정에 있어서의 제거 수단이, 에칭, 기계적 연마 및 화학적 기계적 연마로 이루어지는 군으로부터 선택되는 1종 이상인, [6]에 기재된 방법.
[8] 상기 실리콘 기판이, 적어도 상기 관통 구멍의 벽면에 마련된 금속 피막을 구비하는, [1] 내지 [7] 중 어느 하나에 기재된 방법.
[9] 상기 실리콘 관통 전극의 구멍 직경 D에 대한 길이 L의 비 L/D가 10 이상인, [1] 내지 [8] 중 어느 하나에 기재된 방법.
[10] 상기 구리 소결체 형성 공정이,
상기 실리콘 기판의 상기 관통 구멍에 구리 입자를 포함하는 구리 페이스트를 충전하는 구리 페이스트 충전 공정과,
상기 구리 페이스트를 소성하여 상기 구리 소결체를 형성하는 구리 페이스트 소성 공정을 갖는, [1] 내지 [9] 중 어느 하나에 기재된 방법.
[11] 상기 구리 페이스트가, 상기 구리 입자로서, 입경이 0.8μm 이상인 제1 구리 입자와, 입경이 0.5μm 이하인 제2 구리 입자를 포함하는, [10]에 기재된 방법.
[12] 상기 제1 구리 입자가 편평상인, [11]에 기재된 방법.
[13] 상기 구리 페이스트를 0.1MPa 이상의 가압하에서 소성하는, [10] 내지 [12] 중 어느 하나에 기재된 방법.
[14] 상기 구리 페이스트를 질소 또는 수소를 포함하는 분위기하에서 소성하는, [10] 내지 [13] 중 어느 하나에 기재된 방법.
[15] 관통 구멍이 마련되어 있는 실리콘 웨이퍼를 포함하고, 양 주면에 상기 관통 구멍이 통하여 있는 실리콘 기판과, 상기 관통 구멍을 충전하는 도전체로 이루어지는 실리콘 관통 전극을 구비하며,
상기 도전체가, 포러스 구조를 갖는 구리 소결체와, 상기 구리 소결체의 포러스에 충전된 수지 경화물을 포함하는, 실리콘 관통 전극을 갖는 기판.
[16] 상기 도전체에 있어서의 수지 경화물의 충전율이, 상기 포러스의 내부 공간의 체적을 기준으로 하여, 80체적% 이상인, [15]에 기재된 실리콘 관통 전극을 갖는 기판.
[17] 상기 실리콘 기판이, 적어도 상기 관통 구멍의 벽면에 마련된 금속 피막을 구비하는, [15] 또는 [16]에 기재된 실리콘 관통 전극을 갖는 기판.
[18] 상기 실리콘 관통 전극의 구멍 직경 D에 대한 길이 L의 비 L/D가 10 이상인, [15] 내지 [17] 중 어느 하나에 기재된 실리콘 관통 전극을 갖는 기판.
[19] 상기 도전체가, 상기 실리콘 기판의 주면 상의 적어도 일부를 피복하는, [15] 내지 [18] 중 어느 하나에 기재된 실리콘 관통 전극을 갖는 기판.
[20] 실리콘 관통 전극을 형성하기 위하여 이용되는 구리 페이스트로서, 입경이 0.8μm 이상인 제1 구리 입자와, 입경이 0.5μm 이하인 제2 구리 입자를 포함하는, 실리콘 관통 전극 형성용 구리 페이스트.
[21] 상기 제1 구리 입자가 편평상인, [20]에 기재된 구리 페이스트.
본 발명의 일 측면에 의하면, 실리콘 관통 전극을 갖고, 충분한 도전성을 가짐과 함께 접속 신뢰성이 우수한 기판을 양호한 생산성으로 제조할 수 있는 방법, 충분한 도전성을 가짐과 함께 접속 신뢰성이 우수한, 실리콘 관통 전극을 갖는 기판, 및 실리콘 관통 전극을 형성하기 위하여 이용되는 실리콘 관통 전극 형성용 구리 페이스트가 제공된다.
상기 방법에 의하면, 기밀성 및 비침투성(액체가 침입하지 않는 특성)이 우수한, 실리콘 관통 전극을 갖는 기판을 제공할 수 있다.
도 1은 제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법을 나타내는 모식도이다.
도 2는 제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법을 나타내는 모식도이다.
도 3은 제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법을 나타내는 모식도이다.
도 4는 제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법 및 제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판을 나타내는 모식도이다.
도 5는 제1 실시형태에 관한 반도체 장치를 나타내는 모식도이다.
도 6은 제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법을 나타내는 모식도이다.
도 7은 제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법 및 제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판을 나타내는 모식도이다.
도 8은 제2 실시형태에 관한 반도체 장치를 나타내는 모식도이다.
도 9는 실시예 1에 있어서 얻어진 실리콘 관통 전극을 갖는 기판의 관통 구멍에 형성된 구리 소결체의 단면 사진이다.
도 10은 시험편을 나타내는 모식도이다.
이하, 도면을 참조하면서, 본 발명을 실시하기 위한 형태에 대하여 상세하게 설명한다. 본 발명은, 이하의 실시형태에 한정되는 것은 아니다. 또한, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
(제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법)
도 1~도 4는, 제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법을 나타내는 모식도이다.
제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판(이하, 실리콘 관통 전극 기판이라고 하는 경우도 있다)의 제조 방법은, 관통 구멍이 마련되어 있는 실리콘 웨이퍼를 포함하고, 양 주면에 상기 관통 구멍이 통하여 있는 실리콘 기판을 준비하는 준비 공정과,
적어도 상기 관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성하는 구리 소결체 형성 공정과,
상기 구리 소결체에 경화성 수지 조성물을 함침하는 수지 함침 공정과,
상기 구리 소결체에 함침시킨 상기 경화성 수지 조성물을 경화함으로써, 포러스에 수지 경화물이 충전된 상기 구리 소결체를 포함하여 이루어지는 도전체를 형성하여, 관통 구멍에 실리콘 관통 전극을 마련하는 수지 경화 공정을 구비한다.
<실리콘 기판의 준비 공정>
이 공정에서는, 도 1의 (a)에 나타나는 바와 같이, 관통 구멍(30)이 마련되어 있는 실리콘 웨이퍼(1)와, 관통 구멍의 벽면 및 실리콘 웨이퍼(1)의 표면에 마련된 금속 피막(2)을 갖는 실리콘 기판(40)을 준비할 수 있다. 관통 구멍(30)은, 실리콘 기판(40)의 양 주면에 통하여 있다.
실리콘 웨이퍼(1)의 두께로서는, 소결 후의 기판의 휨을 억제하는 관점에서, 100μm 이상, 200μm 이상, 300μm 이상이어도 되고, 기판의 경량화·고밀도화의 관점에서, 800μm 이하, 300μm 이하, 200μm 이하 또는 100μm 이하여도 된다.
관통 구멍(30)의 구멍 직경의 상한값은, 얻어지는 반도체 장치의 고밀도화를 도모하는 관점에서, 200μm 이하, 100μm 이하 또는 60μm 이하여도 되고, 관통 구멍(30)의 구멍 직경의 하한값은, 특별히 제한되지 않지만, 20μm 이상이어도 되며, 50μm 이상이어도 된다.
실리콘 기판(40)에 마련되는 관통 구멍(30)의 개수는, 얻어지는 반도체 장치의 고밀도화를 도모하는 관점에서, 기판의 주면 1cm2당 100개 이상 또는 300개 이상이어도 된다.
금속 피막(2)은, 실리콘 웨이퍼(1)의 양 주면 상 및 관통 구멍(30)의 벽면에 마련되어 있어도 되고, 실리콘 웨이퍼(1)의 적어도 일방의 주면 상 및 관통 구멍(30)의 벽면에 마련되어 있어도 되며, 관통 구멍(30)의 벽면에만 마련되어 있어도 되고, 마련되어 있지 않아도 된다. 도 1의 (a)에 나타나는 실시형태에 있어서는, 실리콘 기판(40)이, 실리콘 웨이퍼(1)의 양 주면 상 및 관통 구멍(30)의 벽면에 금속 피막(2)을 구비하고 있다.
금속 피막(2)으로서는, 예를 들면, 타이타늄, 니켈, 크로뮴, 구리, 알루미늄, 팔라듐, 플래티넘 및 금 등을 들 수 있다. 밀착성의 관점에서, 금속 피막(2)은, 타이타늄, 니켈 및 구리를 이 순서로 층 형성한 피막인 것이 바람직하다. 실리콘 웨이퍼(1)의 표면을 산화시켜 산화 규소로 하여, 산화 규소 위에 타이타늄층을 형성시킴으로써, 접착성이 향상된다. 또, 타이타늄층 위에 니켈층을 마련하고, 그 위에 구리층을 마련함으로써, 타이타늄층 위에 직접 구리층을 마련한 경우와 비교하여, 구리가 실리콘 웨이퍼(1) 내에 확산되는 것을 억제할 수 있다. 또한, 표면에 구리층을 마련함으로써, 후술하는 구리 소결체 형성 공정에서 형성되는 구리 소결체와 실리콘 기판(40)의 접착성이 향상된다.
<구리 소결체 형성 공정>
이 공정에서는, 적어도 관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성한다. 본 실시형태에 있어서는, 구리 소결체를, 실리콘 기판(40)의 주면 상의 적어도 일부를 피복하도록 형성해도 된다. 이 경우, 실리콘 기판(40)의 관통 구멍을 충전하는 도전체를 형성함과 함께, 실리콘 기판(40)의 주면 상에도 도전체를 마련할 수 있다. 실리콘 기판(40)의 주면 상에 마련된 도전체는, 배선 및 실리콘 관통 전극을 형성할 수 있다.
구리 소결체 형성 공정은, 실리콘 기판의 관통 구멍에 구리 입자를 포함하는 구리 페이스트를 충전하는 구리 페이스트 충전 공정과, 상기 구리 페이스트를 소성하여 상기 구리 소결체를 형성하는 구리 페이스트 소성 공정을 갖는 것이어도 된다. 구리 소결체를, 실리콘 기판의 주면 상에 형성하는 경우는, 구리 페이스트 충전 공정에 있어서, 또는 그 후에, 실리콘 기판의 양 주면 상에도 구리 페이스트의 층을 마련할 수 있다.
상기의 구리 소결체 형성 공정으로서는, 예를 들면, 도 1의 (b)에 나타나는 바와 같이, 구리 입자를 포함하는 구리 페이스트(3)를 실리콘 기판(40)에 도포하고, 구리 페이스트(3)를 관통 구멍(30)에 충전함과 함께, 실리콘 기판(40)의 양 주면 상에도 구리 페이스트(3)의 층을 마련할 수 있다. 구리 페이스트(3)의 상세에 대해서는 후술한다.
구리 페이스트(3)를 실리콘 기판(40)에 도포하는 방법으로서는, 예를 들면, 스크린 인쇄, 전사 인쇄, 오프셋 인쇄, 제트 프린팅법, 디스펜서, 제트 디스펜서, 니들 디스펜서, 콤마 코터, 슬릿 코터, 다이코터, 그라비어 코터, 슬릿 코트, 볼록판 인쇄, 오목판 인쇄, 그라비어 인쇄, 스텐실 인쇄, 소프트 리소프래프, 바 코트, 어플리케이터, 입자 퇴적법, 스프레이 코터, 스핀 코터, 딥 코터 등을 이용하여 도포하는 방법을 들 수 있다.
구리 페이스트가 실리콘 기판의 주면 상에도 도포되는 경우, 구리 페이스트층의 두께는, 1μm 이상, 2μm 이상, 3μm 이상, 5μm 이상, 10μm 이상, 15μm 이상, 또는 20μm 이상이어도 되고, 300μm 이하, 250μm 이하, 200μm 이하, 150μm 이하, 120μm 이하, 100μm 이하, 80μm 이하, 또는 50μm 이하여도 된다.
구리 페이스트(3)는, 구리 페이스트(3)의 소결 시에 구리 입자가 유동하는 것이나, 구리 소결체에 보이드가 발생하는 것을 억제하는 관점에서, 적절히 건조시켜도 된다. 구리 페이스트(3)를 건조시키는 경우, 건조 시의 분위기는, 질소 및 희가스 등의 무산소 분위기 중이어도 되고, 수소 및 폼산 등의 환원 분위기 중이어도 된다.
건조 방법은, 상온 방치에 의한 건조여도 되고, 가열 건조여도 되며, 감압 건조여도 된다. 가열 건조 또는 감압 건조에는, 예를 들면, 핫플레이트, 온풍 건조기, 온풍 가열로, 질소 건조기, 적외선 건조기, 적외선 가열로, 원적외선 가열로, 마이크로파 가열 장치, 레이저 가열 장치, 전자 가열 장치, 히터 가열 장치, 증기 가열로, 열판 프레스 장치 등을 이용할 수 있다. 건조의 온도 및 시간은, 사용한 분산매의 종류 및 양에 맞추어 적절히 조정해도 된다. 건조의 온도는, 예를 들면, 50℃ 이상이어도 되고, 180℃ 이하여도 된다. 건조의 시간은, 예를 들면, 1분간 이상이어도 되고, 120분간 이하여도 된다.
구리 페이스트 충전 공정 후, 구리 페이스트(3)를 소성함으로써, 구리 페이스트(3)에 포함되는 구리 입자를 소결시킨다. 이렇게 하여, 도 2의 (a)에 나타나는 바와 같이, 포러스(4)를 포함하는, 즉 포러스 구조를 갖는 구리 소결체(5)가 관통 구멍(30)을 충전하는 구리 소결체 충전 실리콘 기판(50)이 얻어진다. 본 실시형태에 있어서는, 실리콘 기판(40)의 양 주면 상에도 구리 소결체(5)가 마련된 구리 소결체 충전 실리콘 기판(50)이 얻어진다. 형성되는 구리 소결체(5)의 상세에 대해서는 후술한다.
소성은 가열 처리에 의하여 행할 수 있다. 가열 처리에는, 예를 들면, 핫플레이트, 온풍 건조기, 온풍 가열로, 질소 건조기, 적외선 건조기, 적외선 가열로, 원적외선 가열로, 마이크로파 가열 장치, 레이저 가열 장치, 전자 가열 장치, 히터 가열 장치, 증기 가열로 등의 가열 수단을 이용할 수 있다.
소성 시의 분위기는, 구리 소결체의 산화 억제의 관점에서, 무산소 분위기가 바람직하고, 구리 페이스트(3) 중의 구리 입자의 표면 산화물을 제거한다는 관점에서, 환원 분위기가 보다 바람직하다. 무산소 분위기로서는, 예를 들면, 질소, 희가스 등의 무산소 가스의 도입, 또는 진공하를 들 수 있다. 환원 분위기로서는, 예를 들면, 순수소 가스 중, 포밍 가스로 대표되는 수소 및 질소의 혼합 가스 중, 폼산 가스를 포함하는 질소 중, 수소 및 희가스의 혼합 가스 중, 폼산 가스를 포함하는 희가스 중 등을 들 수 있다. 후술하는 바와 같이 가압하지 않고 가열하여, 구리 페이스트(3)를 소결시키는 경우에는, 순수소 가스 중, 또는 포밍 가스로 대표되는 수소 및 질소의 혼합 가스 중이 바람직하고, 순수소 가스 중인 것이 보다 바람직하다. 순수소 가스 중에서 가열함으로써, 구리 입자의 소결 온도를 낮추는 것이 가능해진다. 순수소 가스를 이용하면, 기판의 두께가 600μm로 두껍고, 관통 구멍(30)의 직경이 10μm로 미소한 직경이더라도, 관통 구멍(30)의 중앙부까지 가스가 도달하여, 구리 소결체(5)를 얻는 것이 용이해진다.
가열 처리 시의 도달 최고 온도는, 각 부재로의 열대미지의 저감 및 수율을 향상시킨다는 관점에서, 150℃ 이상이어도 되고, 350℃ 이하, 300℃ 이하, 또는 260℃ 이하여도 된다. 도달 최고 온도가, 150℃ 이상이면, 도달 최고 온도 유지 시간이 60분간 이하에 있어서, 소결이 충분히 진행되는 경향이 있다. 도달 최고 온도 유지 시간은, 분산매를 모두 휘발시키며, 또, 수율을 향상시킨다는 관점에서, 1분간 이상이어도 되고, 60분간 이하, 40분간 이하, 또는 30분간 이하여도 된다.
구리 페이스트의 소성은, 압력을 가한 상태에서 행해져도 된다. 이 경우, 순수소 가스를 포함하는 분위기하에서는, 압력이 0.05MPa 이상, 0.1MPa 이상, 또는 0.3MPa여도 되고, 20MPa 이하, 15MPa 이하, 또는 10MPa 이하여도 된다. 또, 질소 가스를 포함하는 분위기하에서는, 압력이 1MPa 이상, 또는 3MPa여도 되고, 20MPa 이하, 15MPa 이하, 또는 10MPa 이하여도 된다.
압력을, 순수소 가스를 이용한 경우에는 0.05MPa 이상, 질소 가스를 이용한 경우에는 1MPa 이상으로 함으로써, 관통 구멍(30)의 중앙부에 형성된 구리 소결체(5)에 있어서의 보이드의 발생을 억제하기 쉬워져, 양호한 도통성을 갖는 구리 소결체가 얻어지기 쉽다. 또, 압력을 상기의 하한값 이상으로 함으로써, 실리콘 기판(40)이 금속 피막(2)을 갖는 경우에는, 금속 피막(2)과 구리 소결체(5)의 접합 강도를 향상시키기 쉬워진다. 또한, 도 1의 (b)에 나타나는 바와 같이, 구리 페이스트층을 마련한 실리콘 기판(40)을 상하로부터 가압 지그(A)에 의하여 사이에 끼워 넣음으로써 가압하는 경우, 가압 지그(A)에 가해지는 압력을 상기의 하한값 이상으로 함으로써, 실리콘 기판(40)의 주면 상에 형성되는 구리 소결체의 표면을 평활하게 하기 쉬워진다. 구리 소결체의 표면이 평활하면, 이후의 공정에서 에칭 등에 의하여 배선을 형성할 때에, 미세 배선을 형성하기 쉬워지는 이점이 있다. 가압 지그(A)로서는, 특별히 한정되지 않지만, 시판 중인 것이어도 되고, 평탄부를 갖는 금속 부재를 이용하여 제작할 수도 있다. 예를 들면, 상기의 금속 부재를 2개 이상 갖는 가압 지그는, 평탄부가 대향하도록 배치한 금속 부재의 사이에 실리콘 기판을 끼워 넣음으로써, 실리콘 기판을 가압할 수 있다. 가압 지그(A)는, 실리콘 기판에 가해지는 압력을 조정하는 기구를 갖는 것이어도 된다. 압력 조정 수단으로서는, 스프링 등을 이용할 수 있다.
압력이 20MPa 이하이면, 실리콘 기판(40)의 휨을 억제하기 쉬워진다. 이와 같은 효과가 얻어지는 이유를 본 발명자들은 이하와 같이 추측한다. 먼저, 압력을 높이면, 구리 페이스트의 소결 밀도(특히는, 가압 지그(A)와 접촉하는 측의 치밀도)가 상승하여, 형성되는 구리 소결체의 열팽창률은, 일반적인 구리의 25℃에 있어서의 열팽창률 16.5μm/(m·K)에 가까워진다고 생각된다. 한편, 실리콘의 25℃에 있어서의 열팽창률은 2.6μm/(m·K)이다. 그 때문에, 구리 소결체의 치밀도가 높아짐에 따라, 구리 소결체와 실리콘의 열팽창률의 차는 커져, 휨이 발생하기 쉬워진다고 생각된다. 본 실시형태에 있어서는, 압력을 20MPa 이하로 함으로써, 구리 소결체의 치밀도의 상승이 적당히 억제된 결과, 구리 소결체와 실리콘의 열팽창률의 차가 보다 작아져, 휨이 억제된 것이라고 생각하고 있다.
또, 소성 시에 받는 압력이 상기 범위 내이면, 특별한 가압 장치가 불필요하기 때문에 수율을 저해하지 않고, 보이드의 저감, 접합 강도 및 접속 신뢰성을 보다 한층 향상시킬 수 있다. 구리 페이스트를 도포한 실리콘 기판에 압력을 가하는 방법으로서는, 예를 들면, 저울추를 올리는 방법, 가압 장치를 이용하여 가압하는 방법, 가압하기 위한 고정 지그를 이용하여 가압하는 방법 등을 들 수 있다.
구리 소결체의 체적 저항률을 낮추는 관점에서, 실리콘 기판의 주면 상에 형성되는 구리 소결체의 공공률은, 구리 소결체의 포러스 구조를 포함시킨 전체의 체적을 기준으로 하여, 15체적% 이하, 14체적% 이하, 12체적% 이하, 또는 9체적% 이하여도 된다. 또, 구리 소결체(5)의 공공률은, 실리콘 기판(40)의 균열 및 휨을 억제할 수 있는 관점에서, 1체적% 이상, 3체적% 이상, 또는 5체적% 이상이어도 된다.
실리콘 기판의 주면 상에 형성되는 구리 소결체가 상기의 포러스 구조를 가짐으로써, 열팽창률을 낮추는 것이 가능해져, 실리콘 웨이퍼와의 열팽창률차를 저감할 수 있어, 실리콘 기판의 균열이나 휨을 억제할 수 있다.
구리 소결체의 체적 저항률을 낮추는 관점에서, 관통 구멍에 충전된 구리 소결체의 공공률은, 구리 소결체의 포러스 구조를 포함시킨 전체의 체적을 기준으로 하여, 15체적% 이하, 14체적% 이하, 12체적% 이하, 또는 9체적% 이하여도 된다. 또, 구리 소결체(5)의 공공률은, 구리 소결체에 가해지는 응력을 완화하여, 실리콘 기판의 균열 및 휨을 억제할 수 있는 관점에서, 1체적% 이상, 3체적% 이상, 또는 5체적% 이상이어도 된다.
관통 구멍에 충전된 구리 소결체가 상기의 포러스 구조를 가짐으로써, 구리 소결체에 가해지는 응력을 완화하여, 실리콘 기판의 균열 및 휨을 억제할 수 있다.
또한, 구리 소결체의 공공률은, 이하의 수순에 의하여 산출된다.
(i) 집속 이온빔에 의하여 구리 소결체 충전 실리콘 기판의 구리 소결체의 단면(기판의 두께 방향의 절단면)을 노출시킨다.
(ii) 노출시킨 단면을 주사형 전자 현미경에 의하여 단면 화상(기판의 두께 방향으로 10μm 및 기판의 두께 방향과 직교하는 방향으로 10μm의 범위)을 촬영한다.
(iii) 소결 구리 부분과 포러스 부분이 나누어지도록, 얻어진 단면 화상을 2치화 처리한다.
(iv) 2치화 처리된 단면 화상으로부터, 구리 소결체 단면의 전체 면적에 대한 포러스 부분의 면적의 비율을 구리 소결체의 공공률로 한다.
관통 구멍에 충전된 구리 소결체의 공공률을 산출하는 경우에는, 상기 (i)에 있어서, 관통 구멍에 충전된 구리 소결체의 중앙부의 단면을 노출시킨다. 관통 구멍에 충전된 구리 소결체의 중앙부의 공공률을 산출하는 경우에는, 관통 구멍에 충전된 구리 소결체의 중앙부로부터, 기판의 두께 방향으로 ±5μm 및 기판의 두께 방향과 직교하는 방향으로 ±5μm의 범위를 관찰한다. 구리 소결체 충전 실리콘 기판의 주면 상에 형성된 구리 소결체의 공공률을 산출하는 경우에는, 상기 (i)에 있어서, 주면 상의 구리 소결체의 단면을 노출시킨다. 구리 소결체 충전 실리콘 기판의 주면 상에 형성된 구리 소결체의 공공률을 산출하는 경우에는, 주면 상에 형성된 구리 소결체의 표면부터 5μm까지의 영역을 관찰한다.
후술하는 도전체에 있어서의 수지 경화물의 충전율의 산출을 위하여 이용되는 구리 소결체의 공공률의 산출 시에는, 구리 소결체의 관찰 개소는, 도전체의 관찰 개소와 동일한 개소가 되도록 적절히 설정할 수 있다.
또, 소성 시에 받는 압력이 상기 범위 내이면, 특별한 가압 장치가 불필요하기 때문에 수율을 저해하지 않고, 보이드의 저감, 접합 강도 및 접속 신뢰성을 보다 한층 향상시킬 수 있다. 구리 페이스트를 도포한 실리콘 기판에 압력을 가하는 방법으로서는, 예를 들면, 저울추를 올리는 방법, 가압 장치를 이용하여 가압하는 방법, 가압하기 위한 고정 지그를 이용하여 가압하는 방법 등을 들 수 있다.
구리 소결체는, 구성하는 원소 중 경(輕)원소를 제외한 원소 중의 구리 원소의 비율이 95질량% 이상이어도 되고, 97질량% 이상이어도 되며, 98질량% 이상이어도 되고, 100질량%여도 된다. 구리 소결체에 있어서의 구리 원소의 상기 비율이, 상기 범위 내이면, 금속간 화합물의 형성 또는 금속 구리 결정립계로의 이종(異種) 원소의 석출을 억제할 수 있어, 구리 소결체를 구성하는 금속 구리의 성질이 강고하게 되기 쉽고, 보다 한층 우수한 접속 신뢰성이 얻어지기 쉽다.
구리 소결체 형성 공정에 있어서, 구리 페이스트를 가압하지 않고 가열하여 소성해도 된다. 이 경우, 실리콘 기판의 주면 상에 형성된 구리 소결체의 공공률이 커지는 경향이 있어, 구리 소결체의 열팽창률을 낮춤으로써, 실리콘 기판의 균열이나 휨이 발생하기 어려워진다.
<수지 함침 공정>
이 공정에서는, 예를 들면, 구리 소결체 형성 공정을 거쳐 얻어지는 구리 소결체 충전 실리콘 기판(50)에 경화성 수지 조성물을 도포함으로써, 구리 소결체(5)에 경화성 수지 조성물을 함침할 수 있다. 본 실시형태에서는, 관통 구멍(30)을 충전하는 구리 소결체(5) 및 실리콘 기판(40)의 양 주면 상에 형성된 구리 소결체(5)에 경화성 수지 조성물이 함침된다. 또한, 함침한 경화성 수지 조성물에 의하여, 구리 소결체(5)의 포러스(4)가 충분히 충전되는 것이 바람직하다.
(경화성 수지 조성물)
경화성 수지 조성물을 구성하는 성분으로서는, 열경화성 화합물을 들 수 있다. 열경화성 화합물로서는, 옥세테인 화합물, 에폭시 화합물, 에피설파이드 화합물, (메트)아크릴 화합물, 페놀 화합물, 아미노 화합물, 불포화 폴리에스터 화합물, 폴리유레테인 화합물, 실리콘 화합물 및 폴리이미드 화합물 등을 들 수 있다. 그중에서도, 경화성 수지 조성물의 경화성 및 점도를 보다 한층 양호하게 하고, 고온 방치에 있어서의 특성이나 절연 신뢰성을 향상시키는 점에서, 에폭시 화합물이어도 된다.
경화성 수지 조성물은, 열경화제를 더 포함해도 된다. 열경화제로서는, 이미다졸 경화제, 아민 경화제, 페놀 경화제, 폴리싸이올 경화제, 산무수물, 열양이온 개시제 및 열라디칼 발생제 등을 들 수 있다. 이들은 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다. 이들 중, 저온에서 신속하게 경화 가능한 점에서, 이미다졸 경화제, 폴리싸이올 경화제 또는 아민 경화제가 바람직하다. 또, 열경화성 화합물과 열경화제를 혼합했을 때에 보존 안정성이 높아지는 관점에서, 잠재성의 경화제가 바람직하다. 잠재성의 경화제는, 잠재성 이미다졸 경화제, 잠재성 폴리싸이올 경화제 또는 잠재성 아민 경화제인 것이 바람직하다. 또한, 상기 열경화제는, 폴리유레테인 수지 또는 폴리에스터 수지 등의 고분자 물질로 피복되어 있어도 된다.
상기 이미다졸 경화제로서는, 특별히 한정되지 않고, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 1-사이아노에틸-2-페닐이미다졸, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진 및 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가물 등을 들 수 있다.
상기 폴리싸이올 경화제로서는, 특별히 한정되지 않고, 트라이메틸올프로페인트리스-3-머캅토프로피오네이트, 펜타에리트리톨테트라키스-3-머캅토프로피오네이트 및 다이펜타에리트리톨헥사-3-머캅토프로피오네이트 등을 들 수 있다. 폴리싸이올 경화제의 용해도 파라미터는, 바람직하게는 9.5 이상, 바람직하게는 12 이하이다. 상기 용해도 파라미터는, Fedors법으로 계산된다. 예를 들면, 트라이메틸올프로페인트리스-3-머캅토프로피오네이트의 용해도 파라미터는 9.6, 다이펜타에리트리톨헥사-3-머캅토프로피오네이트의 용해도 파라미터는 11.4이다.
상기 아민 경화제로서는, 특별히 한정되지 않고, 헥사메틸렌다이아민, 옥타메틸렌다이아민, 데카메틸렌다이아민, 3,9-비스(3-아미노프로필)-2,4,8,10-테트라스파이로[5.5]운데케인, 비스(4-아미노사이클로헥실)메테인, 메타페닐렌다이아민 및 다이아미노다이페닐설폰 등을 들 수 있다.
상기 열양이온 경화제로서는, 아이오도늄계 양이온 경화제, 옥소늄계 양이온 경화제 및 설포늄계 양이온 경화제 등을 들 수 있다. 상기 아이오도늄계 양이온 경화제로서는, 비스(4-tert-뷰틸페닐)아이오도늄헥사플루오로포스페이트 등을 들 수 있다. 상기 옥소늄계 양이온 경화제로서는, 트라이메틸옥소늄테트라플루오로보레이트 등을 들 수 있다. 상기 설포늄계 양이온 경화제로서는, 트라이-p-톨릴설포늄헥사플루오로포스페이트 등을 들 수 있다.
상기 열라디칼 발생제로서는, 특별히 한정되지 않고, 아조 화합물 및 유기 과산화물 등을 들 수 있다. 상기 아조 화합물로서는, 아조비스아이소뷰티로나이트릴(AIBN) 등을 들 수 있다. 상기 유기 과산화물로서는, 다이-tert-뷰틸퍼옥사이드 및 메틸에틸케톤퍼옥사이드 등을 들 수 있다.
경화성 수지 조성물의 도포 방법은, 스크린 인쇄, 전사 인쇄, 오프셋 인쇄, 제트 프린팅법, 디스펜서, 제트 디스펜서, 니들 디스펜서, 콤마 코터, 슬릿 코터, 다이코터, 그라비어 코터, 슬릿 코트, 볼록판 인쇄, 오목판 인쇄, 그라비어 인쇄, 스텐실 인쇄, 소프트 리소프래프, 바 코트, 어플리케이터, 입자 퇴적법, 스프레이 코터, 스핀 코터, 딥 코터 등에 의하여 도포하는 방법을 들 수 있다.
경화성 수지 조성물은, 구리 소결체 충전 실리콘 기판(50)의 일방의 주면 상에 도포해도 되고, 주면 상의 일부에 도포해도 된다. 수지 조성물을 구리 소결체 충전 실리콘 기판(50)의 양면에 도포하는 경우, 구리 소결체 충전 실리콘 기판(50)의 일방의 주면 상에 대하여 수지 조성물을 도포하고, 구리 소결체 충전 실리콘 기판(50)의 수지 조성물을 도포하지 않았던 주면 측까지 수지 조성물을 침투시키며, 그 후, 수지 조성물을 도포하지 않았던 주면 상에 수지 조성물을 도포해도 된다. 이로써, 포러스(4)에 수지 조성물을 골고루 퍼지게 할 수 있다.
경화성 수지 조성물을 도포한 구리 소결체 충전 실리콘 기판(50)은, 감압 환경하에 방치함으로써, 구리 소결체(5)의 포러스(4)로의 경화성 수지 조성물의 함침성을 향상시킬 수 있다.
수지 함침 공정에서는, 수지 경화 공정을 거쳐 형성되는 도전체에 있어서의 수지 경화물의 충전율이 후술하는 바람직한 범위가 되도록, 구리 소결체에 경화 수지 조성물을 함침하는 것이 바람직하다.
<수지 경화 공정>
이 공정에서는, 도 2의 (d)에 나타나는 바와 같이, 구리 소결체(5)에 함침시킨 경화성 수지 조성물(포러스(4)에 충전된 경화성 수지 조성물)을 경화시킴으로써, 포러스(4)에 수지 경화물(6)이 충전된 구리 소결체(5)를 포함하여 이루어지는 도전체(35)가 형성되고, 관통 구멍(30)에 실리콘 관통 전극이 마련된 실리콘 관통 전극을 갖는 기판(51)을 얻을 수 있다. 본 실시형태의 경우, 실리콘 기판(40)의 양 주면 상에도 포러스(4)에 수지 경화물(6)이 충전된 구리 소결체(5)를 포함하여 이루어지는 도전체(35)가 마련되어 있다.
경화성 수지 조성물의 경화는, 가열 처리에 의하여 행할 수 있다. 가열 처리는, 핫플레이트, 온풍 건조기, 온풍 가열로, 질소 건조기, 적외선 건조기, 적외선 가열로, 원적외선 가열로, 마이크로파 가열 장치, 레이저 가열 장치, 전자 가열 장치, 히터 가열 장치, 증기 가열로 등의 가열 수단을 이용할 수 있다.
수지 경화 공정에 있어서의 분위기는, 구리 소결체(5)의 산화 억제의 관점에서, 무산소 분위기여도 되고, 구리 소결체(5)의 표면 산화물을 제거한다는 관점에서, 환원 분위기여도 된다. 무산소 분위기로서는, 예를 들면, 질소, 희가스 등의 무산소 가스의 도입, 또는 진공하를 들 수 있다. 환원 분위기로서는, 예를 들면, 순수소 가스 중, 포밍 가스로 대표되는 수소 및 질소의 혼합 가스 중, 폼산 가스를 포함하는 질소 중, 수소 및 희가스의 혼합 가스 중, 폼산 가스를 포함하는 희가스 중 등을 들 수 있다.
수지 경화 공정에 있어서의 가열 처리 시의 도달 최고 온도는, 각 부재로의 열대미지의 저감 및 수율을 향상시킨다는 관점에서, 150℃ 이상이어도 되고, 350℃ 이하, 300℃ 이하, 또는 260℃ 이하여도 된다. 도달 최고 온도가, 150℃ 이상이면, 도달 최고 온도 유지 시간이 60분간 이하에 있어서, 수지 조성물의 경화가 충분히 진행되는 경향이 있다.
수지 경화 공정에서 형성되는 도전체(35)(도전체 제거 공정 전의 도전체)는, 수지 경화물(6)의 충전율이 하기의 조건을 충족시키는 것이어도 된다.
(관통 구멍의 도전체)
(a) 관통 구멍(30)의 중앙부(C)(구멍 길이에 있어서의 중심 또한 거기에서의 구멍 직경에 있어서의 중심)를 통과하여, 기판의 두께 방향으로 뻗는 선 L1과, 도전체(35)의 표면이 교차하는 점 S1부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(b) 상기 점 S1부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(c) 상기 점 S1부터 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(d) 관통 구멍(30)의 중앙부(C)로부터, 기판의 두께 방향으로 ±5μm 및 기판의 두께 방향과 직교하는 방향으로 ±5μm의 범위에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(기판의 주면 상의 도전체)
(e) 기판의 주면에 형성된 도전체(35)의 표면 S2부터 깊이 5μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체(5)의 포러스(4)의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(f) 기판의 주면에 형성된 도전체(35)의 표면 S2부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체(5)의 포러스(4)의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(g) 상기 표면 S2부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(h) 상기 표면 S2부터의 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
도전체(35)에 있어서의 수지 경화물(6)의 충전율은, 이하의 수순에 의하여 산출된다.
(i) 집속 이온빔에 의하여 도전체 충전 실리콘 기판의 도전체의 단면(기판의 두께 방향의 절단면)을 노출시킨다.
(ii) 노출시킨 단면을 주사형 전자 현미경에 의하여 단면 화상(기판의 두께 방향으로 10μm 및 기판의 두께 방향과 직교하는 방향으로 10μm의 범위)을 촬영한다. (iii) 소결 구리 부분 및 수지 경화물 부분과, 수지 경화물에 의하여 메워져 있지 않은 포러스 부분이 나누어지도록, 얻어진 단면 화상을 2치화 처리한다.
(iv) 2치화 처리된 단면 화상으로부터, 도전체 단면의 전체 면적에 대한 수지 경화물에 의하여 메워져 있지 않은 포러스 부분의 면적의 비율을 구하고, 이것을 도전체의 공공률로 한다.
(v) 경화성 수지 조성물을 함침하기 전의 구리 소결체의 공공률과, 도전체의 공공률을 하기 식 (1)에 대입함으로써, 도전체에 있어서의 수지 경화물의 충전율을 산출한다.
도전체에 있어서의 수지 경화물의 충전율(%)=[(B-A)/B]×100···식 (1)
[식 (1) 중, A는 도전체의 공공률(%)을 나타내고, B는 구리 소결체의 공공률(%)을 나타낸다.]
관통 구멍에 충전된 도전체의 공공률을 산출하는 경우에는, 상기 (i)에 있어서, 관통 구멍 내의 도전체의 중앙부의 단면을 노출시킨다. 도전체 충전 실리콘 기판의 주면 상에 형성된 도전체의 공공률을 산출하는 경우에는, 상기 (i)에 있어서, 주면 상의 도전체의 단면을 노출시킨다.
<도전체 제거 공정>
이 공정에서는, 실리콘 기판(40)의 주면 상에 형성된 도전체(35)의 적어도 일부를 제거할 수 있다. 도전체를 제거하는 수단으로서는, 화학적 연마, 기계적 연마, 화학적 기계적 연마, 플라이 컷 처리 및 플라즈마 처리 등을 들 수 있다. 플라이 컷 처리란, 서페이스 플레이너에 의한 절삭 평탄화를 의미한다.
본 실시형태에 있어서는, 일반적인 수법으로, 간이하게 적용할 수 있는 관점에서, 제거 수단이, 에칭, 기계적 연마 및 화학적 기계적 연마로 이루어지는 군으로부터 선택되는 1종 이상인 것이 바람직하지만, 이에 한정되는 것은 아니다.
본 실시형태의 실리콘 관통 전극을 갖는 실리콘 기판의 제조 방법은, 도전체 제거 공정을 구비함으로써, 예를 들면, 실리콘 기판(40)의 주면 상에 형성된 도전체(35)의 표면이 평탄해져, 배선의 형성이 용이해진다.
본 실시형태에 있어서는, 도전체 제거 공정 후의 도전체(35)에 있어서의 수지 경화물(6)의 충전율이 하기의 조건을 충족시키는 것이어도 된다. 또한, 충전율은 상기와 동일하게 하여 산출할 수 있다.
(관통 구멍의 도전체)
(a) 관통 구멍(30)의 중앙부(C)(구멍 길이에 있어서의 중심 또한 거기에서의 구멍 직경 D에 있어서의 중심)를 통과하여, 기판의 두께 방향으로 뻗는 선 L1과, 도전체(35)의 표면이 교차하는 점 S3부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(b) 상기 점 S3부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(c) 상기 점 S3부터 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(d) 관통 구멍(30)의 중앙부(C)로부터, 기판의 두께 방향으로 ±5μm 및 기판의 두께 방향과 직교하는 방향으로 ±5μm의 범위에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(기판의 주면 상의 도전체)
(e) 기판의 주면에 형성된 도전체(35)의 표면 S4부터 깊이 5μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체(5)의 포러스(4)의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(f) 기판의 주면에 형성된 도전체(35)의 표면 S4부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체(5)의 포러스(4)의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(g) 상기 표면 S4부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(h) 상기 표면 S4부터의 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
실리콘 관통 전극의 구멍 직경 D에 대한 길이 L의 비 L/D는, 얻어지는 반도체 장치의 고밀도화를 도모하는 관점에서, 1 이상, 5 이상 또는 10 이상이어도 되고, 15 이하여도 되며, 10 이하여도 되고, 5 이하여도 된다. 실리콘 관통 전극의 길이 L은, 실리콘 관통 전극을 갖는 기판의 두께로 해도 된다. 이 경우, 실리콘 관통 전극의 구멍 직경 D에 대한 실리콘 관통 전극을 갖는 기판의 두께 T의 비 T/D가 상기 범위여도 된다.
본 실시형태의 실리콘 관통 전극을 갖는 기판의 제조 방법은, 배선 형성 공정을 더 구비할 수 있다. 배선 형성 공정은, 이하에서 설명하는 레지스트 형성 공정, 에칭 공정, 및 레지스트 제거 공정을 가질 수 있다.
<레지스트 형성 공정>
레지스트 형성 공정에서는, 도 3의 (f)에 나타내는 바와 같이, 실리콘 기판(40)의 주면 상에 형성된 도전체(35) 상에 에칭 레지스트(8)를 형성한다.
에칭 레지스트(8)를 형성하는 방법으로서는, 예를 들면, 레지스트 잉크를 실크 스크린 프로세스 인쇄하는 방법, 또는 에칭 레지스트용 네거티브형 감광성 드라이 필름을 구리박 위에 래미네이팅하여, 그 위에 배선 형상으로 광을 투과하는 포토마스크를 겹치고, 자외선으로 노광하여, 노광하지 않았던 개소를 현상액으로 제거하는 방법 등을 들 수 있다.
<에칭 공정>
에칭 공정에서는, 도 4의 (g)에 나타내는 바와 같이, 에칭 레지스트(8)에 의하여 피복되어 있지 않은 부분의 도전체(35)를 에칭에 의하여 제거한다. 본 실시형태에 있어서는, 실리콘 웨이퍼(1)의 양 주면 상에 마련된 금속 피막(2)의 일부가 에칭에 의하여 제거되어 있다.
에칭의 방법으로서는, 예를 들면, 염화 제2 구리와 염산의 용액, 염화 제2 철 용액, 황산과 과산화수소의 용액, 과황산 암모늄 용액 등, 통상의 배선판에 이용하는 화학 에칭액을 이용하는 방법 등을 들 수 있다.
<레지스트 제거 공정>
레지스트 제거 공정에서는, 도전체(35) 상에 형성된 에칭 레지스트(8)를 제거한다.
본 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법은, 상기 공정을 갖는 배선 형성 공정을 더 구비함으로써, 실리콘 기판(40)의 주면 상에 도전체(35)를 포함하는 배선(9)을 형성할 수 있다.
(제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판)
도 4의 (h)는, 상술한 제1 실시형태에 관한 방법에 의하여 제조할 수 있는 실리콘 관통 전극을 갖는 기판의 일 실시형태를 나타내는 단면도이다. 도 4의 (h)에 나타내는 실리콘 관통 전극을 갖는 기판(52)은, 관통 구멍(30)이 마련되어 있는 실리콘 웨이퍼(1)를 포함하고, 양 주면에 관통 구멍(30)이 통하여 있는 실리콘 기판(40)과, 관통 구멍(30)을 충전하는 도전체(35)를 구비하며, 상기 도전체(35)가, 포러스 구조를 갖는 구리 소결체(5)와, 구리 소결체(5)의 포러스(4)에 충전된 수지 경화물(6)을 포함한다.
도 4의 (h)에 나타나는 실리콘 관통 전극을 갖는 기판(52)은, 실리콘 웨이퍼(1)의 양 주면 상 및 관통 구멍의 벽면에 금속 피막(2)이 마련되어 있지만, 금속 피막(2)은, 주면 상에 마련되어 있지 않아도 되고, 일방의 주면 상에만 마련되어 있어도 되며, 관통 구멍의 벽면에 마련되어 있지 않아도 된다. 또, 실리콘 관통 전극을 갖는 기판(52)은, 실리콘 기판(40)의 양 주면 상에 금속 피막(2) 및 도전체(35)를 포함하여 이루어지는 배선(9)이 마련되어 있지만, 배선(9)은, 실리콘 기판(40)의 일방의 주면 상에 마련되어 있어도 된다.
실리콘 관통 전극을 갖는 기판(52)은, 도전체(35)에 있어서의 수지 경화물(6)의 충전율이 하기의 조건을 충족시키는 것이어도 된다. 또한, 충전율은 상기와 동일하게 하여 산출할 수 있다.
(관통 구멍의 도전체)
(a) 관통 구멍(30)의 중앙부(C)(구멍 길이에 있어서의 중심 또한 거기에서의 구멍 직경에 있어서의 중심)를 통과하여, 기판의 두께 방향으로 뻗는 선 L1과, 도전체(35)의 표면이 교차하는 점 S5부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(b) 상기 점 S5부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(c) 상기 점 S5부터 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(d) 관통 구멍(30)의 중앙부(C)로부터, 기판의 두께 방향으로 ±5μm 및 기판의 두께 방향과 직교하는 방향으로 ±5μm의 범위에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(기판의 주면 상의 도전체)
(e) 기판의 주면에 형성된 도전체(35)의 표면 S6부터 깊이 5μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체(5)의 포러스(4)의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(f) 기판의 주면에 형성된 도전체(35)의 표면 S6부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체(5)의 포러스(4)의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(g) 상기 표면 S6부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(h) 상기 표면 S6부터의 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(제1 실시형태에 관한 반도체 장치)
제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판을 이용하여 제조되는 반도체 장치에 대하여 도 5를 이용하여 구체적으로 설명한다. 도 5는, 본 발명의 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다. 도 5의 (a)에 나타내는 반도체 장치(100)는, 인터포저 기판(25) 상의 배선(27)과, 실리콘 관통 전극을 갖는 기판(51)의 도전체(35)가 직접 접속됨으로써, 인터포저 기판(25)과 실리콘 관통 전극을 갖는 기판(51)이 플립 칩 접속되어 있다. 인터포저 기판(25)과 실리콘 관통 전극을 갖는 기판(51)의 공극에는 접착제의 경화물(20)이 간극 없이 충전되어 있고, 밀봉되어 있다. 상기 실리콘 관통 전극을 갖는 기판(51)에 있어서의 인터포저 기판(25)과 반대 측의 주면 상에는, 실리콘 관통 전극을 갖는 기판(51)이 반복 적층되어 있다. 실리콘 관통 전극을 갖는 기판(51)끼리는, 도전체(35)에 의하여 접속되어 있다. 실리콘 관통 전극을 갖는 기판(51)끼리의 사이의 공극에는 접착제의 경화물(20)이 간극 없이 충전되어 있고, 밀봉되어 있다.
반도체 장치(100)는, 예를 들면, 하기 방법에 의하여 얻어지는 것이어도 된다. 즉, 실리콘 관통 전극을 갖는 기판(51)을 접착제를 개재하여 적층하여, 적층체를 얻는다. 접착제는, 적층 시에 경화되어 있어도 된다. 얻어진 적층체와 인터포저 기판(25)을 압착함으로써, 전기적으로 접속하여, 적층체와 인터포저 기판(25)이 전기적으로 접속된 접속체를 형성한다. 형성한 접속체의 그 인터포저 기판(25)이 마련되어 있는 면과는 반대 측의 면에 다이싱 테이프를 첩부하여, 다이싱 라인을 따라 다이싱을 행함으로써, 반도체 장치(100)가 얻어진다.
도 5의 (b)에 나타내는 반도체 장치(200)는, 인터포저 기판(25) 상의 배선(27)과, 실리콘 관통 전극을 갖는 기판(51)의 도전체(35)가, 미세 범프(15)를 개재하여 접속됨으로써, 인터포저 기판(25)과 실리콘 관통 전극을 갖는 기판(51)이 플립 칩 접속되어 있다. 인터포저 기판(25)과 실리콘 관통 전극을 갖는 기판(51)의 공극에는 접착제의 경화물(20)이 간극 없이 충전되어 있고, 밀봉되어 있다. 상기 실리콘 관통 전극을 갖는 기판(51)에 있어서의 인터포저 기판(25)과 반대 측의 주면 상에는, 미세 범프(15)를 개재하여 실리콘 관통 전극을 갖는 기판(51)이 반복 적층되어 있다. 실리콘 관통 전극을 갖는 기판(51)끼리의 사이의 공극에는 접착제의 경화물(20)이 간극 없이 충전되어 있고, 밀봉되어 있다.
반도체 장치(200)는, 예를 들면, 하기 방법에 의하여 얻어지는 것이어도 된다. 즉, 일방의 주면 상에 미세 범프(15)가 마련된 실리콘 관통 전극을 갖는 기판(51)을 접착제를 개재하여 적층하여, 적층체를 얻는다. 접착제는, 적층 시에 경화되어 있어도 된다. 얻어진 적층체와 인터포저 기판(25)을 압착함으로써, 전기적으로 접속하여, 적층체와 인터포저 기판(25)이 전기적으로 접속된 접속체를 형성한다. 형성한 접속체의 그 인터포저 기판(25)이 마련되어 있는 면과는 반대 측의 면에 다이싱 테이프를 첩부하여, 다이싱 라인을 따라 다이싱을 행함으로써, 반도체 장치(200)가 얻어진다.
(제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법)
도 6 및 도 7은, 제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법을 나타내는 모식도이다.
제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법은, 비관통 구멍이 마련되어 있는 실리콘 웨이퍼를 포함하고, 일방의 주면에 상기 비관통 구멍이 개구되어 있는 실리콘 기판을 준비하는 준비 공정과,
적어도 상기 비관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성하는 구리 소결체 형성 공정과,
상기 구리 소결체에 경화성 수지 조성물을 함침하는 수지 함침 공정과,
상기 구리 소결체에 함침시킨 상기 경화성 수지 조성물을 경화함으로써, 포러스에 수지 경화물이 충전된 상기 구리 소결체를 포함하여 이루어지는 도전체를 형성하는 수지 경화 공정과,
상기 도전체가 형성된 실리콘 기판의 상기 비관통 구멍이 개구되어 있는 면과는 반대 측을 연삭함으로써, 실리콘 관통 전극을 마련하는 연삭 공정을 구비한다.
<실리콘 기판의 준비 공정>
이 공정에서는, 도 6의 (a)에 나타나는 바와 같이, 비관통 구멍(31)이 마련되어 있는 실리콘 웨이퍼(1)와, 비관통 구멍(31)의 벽면 및 바닥면 및 실리콘 웨이퍼(1)의 표면에 마련된 금속 피막(2)을 갖는 실리콘 기판(41)을 준비할 수 있다. 비관통 구멍(31)은, 실리콘 웨이퍼(1)의 일방의 주면에 개구하고 있다.
실리콘 웨이퍼(1)의 두께로서는, 소결 후의 기판의 휨을 억제하는 관점에서, 20μm 이상, 30μm 이상 또는 50μm 이상이어도 되고, 500μm 이하, 400μm 이하 또는 300μm 이하여도 된다.
비관통 구멍(31)의 구멍 직경의 상한값은, 얻어지는 반도체 장치의 고밀도화를 도모하는 관점에서, 200μm 이하, 100μm 이하 또는 60μm 이하여도 되고, 비관통 구멍(31)의 구멍 직경의 하한값은, 특별히 제한되지 않지만, 10μm 이상이어도 되며, 30μm 이상이어도 된다.
비관통 구멍(31)의 구멍 길이(구멍의 깊이)는, 형성하는 실리콘 관통 전극의 길이에 따라 적절히 설정할 수 있다.
금속 피막(2)은, 실리콘 웨이퍼(1)에 있어서의 비관통 구멍(31)이 개구되어 있는 면 및 비관통 구멍(31)의 벽면 및 바닥면에 마련되어 있어도 되고, 비관통 구멍(31)의 벽면 및 바닥면에 마련되어 있어도 되며, 마련되어 있지 않아도 된다. 도 6의 (a)에 나타나는 실시형태에 있어서는, 실리콘 기판(41)이, 실리콘 웨이퍼(1)에 있어서의 비관통 구멍(31)이 개구되어 있는 면 및 비관통 구멍(31)의 벽면 및 바닥면에 금속 피막(2)을 구비하고 있다.
금속 피막(2)으로서는, 제1 실시형태와 동일한 재질을 이용할 수 있다.
<구리 소결체 형성 공정>
이 공정에서는, 적어도 비관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성한다. 본 실시형태에 있어서는, 구리 소결체를, 실리콘 기판(41)에 있어서의 비관통 구멍(31)이 개구되어 있는 면의 적어도 일부를 피복하도록 형성해도 된다. 이 경우, 실리콘 기판(41)의 비관통 구멍(31)을 충전하는 도전체를 형성함과 함께, 실리콘 기판(41)에 있어서의 비관통 구멍(31)이 개구되어 있는 면에도 도전체를 마련할 수 있다.
구리 소결체 형성 공정은, 실리콘 기판의 비관통 구멍에 구리 입자를 포함하는 구리 페이스트를 충전하는 구리 페이스트 충전 공정과, 상기 구리 페이스트를 소성하여 상기 구리 소결체를 형성하는 구리 페이스트 소성 공정을 갖는 것이어도 된다. 실리콘 기판에 있어서의 비관통 구멍이 개구되어 있는 면 상에 구리 소결체를 형성하는 경우는, 구리 페이스트 충전 공정에 있어서, 또는 그 후에, 실리콘 기판에 있어서의 비관통 구멍이 개구되어 있는 면 상에도 구리 페이스트의 층을 마련할 수 있다.
상기의 구리 소결체 형성 공정으로서는, 예를 들면, 도 6의 (b)에 나타나는 바와 같이, 구리 입자를 포함하는 구리 페이스트(3)를 실리콘 기판(41)에 도포하고, 구리 페이스트(3)를 비관통 구멍(31)에 충전함과 함께, 실리콘 기판(41)에 있어서의 비관통 구멍(31)이 개구되어 있는 면 상에도 구리 페이스트(3)의 층을 마련할 수 있다. 구리 페이스트(3)의 상세에 대해서는 후술한다.
구리 페이스트(3)를 실리콘 기판(41)에 도포하는 방법은, 제1 실시형태와 동일한 방법을 들 수 있다.
실리콘 기판(41)에 있어서의 비관통 구멍(31)이 개구되어 있는 면 상에도 구리 페이스트가 도포되는 경우, 구리 페이스트층의 두께는, 실리콘 기판(41)의 휨 억제 및 후술하는 도전체 제거 공정에 있어서의 부담 경감의 관점에서, 30μm 이하, 20μm 이하, 15μm 이하 또는 10μm 이하여도 된다.
구리 페이스트(3)는, 제1 실시형태와 동일하게 적절히 건조시켜도 된다. 구리 페이스트(3)를 건조시키는 경우, 건조 시의 분위기, 건조 방법, 건조의 온도는, 제1 실시형태와 동일해도 된다.
구리 페이스트 충전 공정 후, 구리 페이스트(3)를 소성함으로써, 구리 페이스트(3)에 포함되는 구리 입자를 소결시킨다. 이렇게 하여, 도 7의 (c)에 나타나는 바와 같이, 비관통 구멍(31)에, 포러스(4)를 포함하는, 즉 포러스 구조를 갖는 구리 소결체(5)가 충전된 구리 소결체 충전 실리콘 기판(60)이 얻어진다. 본 실시형태에 있어서는, 실리콘 기판(41)에 있어서의 비관통 구멍(31)이 개구되어 있는 면 상에도 구리 소결체(5)가 마련된 구리 소결체 충전 실리콘 기판(60)이 얻어진다.
소성의 조건은, 제1 실시형태와 동일해도 된다.
실리콘 기판에 있어서의 비관통 구멍이 개구되어 있는 면 상에 형성되는 구리 소결체의 공공률은, 제1 실시형태에 있어서의 실리콘 기판의 주면 상에 형성되는 구리 소결체의 공공률과 동일해도 된다. 구리 소결체의 공공률은, 제1 실시형태와 동일한 수순으로 산출할 수 있다.
비관통 구멍에 충전된 구리 소결체의 공공률은, 제1 실시형태에 있어서의 관통 구멍에 충전된 구리 소결체의 공공률과 동일해도 된다.
구리 소결체에 있어서의, 구성하는 원소 중 경원소를 제외한 원소 중의 구리 원소의 비율은, 제1 실시형태와 동일해도 된다.
<수지 함침 공정>
이 공정에서는, 예를 들면, 구리 소결체 형성 공정을 거쳐 얻어지는 구리 소결체 충전 실리콘 기판(60)에 경화성 수지 조성물을 도포함으로써, 구리 소결체(5)에 경화성 수지 조성물을 함침할 수 있다. 본 실시형태에서는, 비관통 구멍(31)을 충전하는 구리 소결체(5) 및 실리콘 기판(41)에 있어서의 비관통 구멍이 개구되어 있는 면 상에 형성된 구리 소결체(5)에 경화성 수지 조성물이 함침된다. 또한, 함침한 경화성 수지 조성물에 의하여, 구리 소결체(5)의 포러스(4)가 충분히 충전되는 것이 바람직하다.
경화성 수지 조성물로서는, 제1 실시형태와 동일한 것을 이용할 수 있다. 경화성 수지 조성물의 도포 방법은, 제1 실시형태와 동일한 방법을 들 수 있다. 구리 소결체(5)의 포러스(4)로의 경화 수지 조성물의 충전율은, 수지 경화 공정 후의 도전체(35)의 수지 경화물(6)의 충전율에 맞추어 적절히 변경할 수 있다.
<수지 경화 공정>
이 공정에서는, 구리 소결체(5)에 함침시킨 경화성 수지 조성물(포러스(4)에 충전된 경화성 수지 조성물)을 경화시킴으로써, 포러스(4)에 수지 경화물(6)이 충전된 구리 소결체(5)를 포함하여 이루어지는 도전체(35)가 형성된다. 본 실시형태의 경우, 실리콘 기판(41)에 있어서의 비관통 구멍이 개구되어 있는 면 상에도 포러스(4)에 수지 경화물(6)이 충전된 구리 소결체(5)를 포함하여 이루어지는 도전체(35)가 마련되어 있다.
수지 경화 공정에 있어서의 수지 조성물의 경화 조건은, 제1 실시형태와 동일해도 된다.
수지 경화 공정에서 형성되는 도전체(도전체 제거 공정 및 연삭 공정 전의 도전체)는, 형성하는 실리콘 관통 전극에 있어서의 수지 경화물의 충전율이 후술하는 조건이 되도록, 수지 경화물의 충전율이 조정되어 있어도 된다. 예를 들면, 도전체는, 수지 경화물의 충전율이 하기의 조건을 충족시키는 것이어도 된다.
(비관통 구멍의 도전체)
(a) 비관통 구멍의 중앙부(구멍 길이에 있어서의 중심 또한 거기에서의 구멍 직경에 있어서의 중심)를 통과하여, 기판의 두께 방향으로 뻗는 선과, 도전체의 표면이 교차하는 점부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(b) 비관통 구멍의 중앙부를 통과하여, 기판의 두께 방향으로 뻗는 선과, 도전체의 표면이 교차하는 점부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(c) 비관통 구멍의 중앙부를 통과하여, 기판의 두께 방향으로 뻗는 선과, 도전체의 표면이 교차하는 점부터 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(기판의 주면 상의 도전체)
(e) 기판의 주면에 형성된 도전체의 표면부터 깊이 5μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(f) 기판의 주면에 형성된 도전체의 표면부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(g) 기판의 주면에 형성된 도전체의 표면부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(h) 기판의 주면에 형성된 도전체의 표면부터의 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
도전체에 있어서의 수지 경화물(6)의 충전율은, 제1 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법에 있어서 설명한 수순과 동일하게 하여 산출된다.
<도전체 제거 공정>
본 실시형태의 실리콘 관통 전극을 갖는 기판의 제조 방법은, 수지 경화 공정 후에 도전체 제거 공정을 더 갖고 있어도 된다. 이 공정에서는, 실리콘 기판(41)의 일방의 주면 상에 형성된 도전체(35)의 적어도 일부를 제거할 수 있다. 도전체를 제거하는 수단은, 제1 실시형태와 동일해도 된다.
<연삭 공정>
이 공정에서는, 도 7의 (d)에 나타나는 바와 같이, 도전체(35)가 형성된 실리콘 기판의 비관통 구멍(31)이 개구되어 있는 면과는 반대 측을 연삭함으로써, 실리콘 전극이 마련된 실리콘 관통 전극을 갖는 기판(61)을 얻을 수 있다. 즉, 이 공정에서는, 연삭에 의하여, 실리콘 기판의 비관통 구멍(31)이 개구되어 있는 면과는 반대 측에도 도전체(35)를 노출시켜, 실리콘 관통 전극을 형성한다. 도 7의 (d)에 있어서는, 도전체 제거 공정에 의하여, 실리콘 기판의 비관통 구멍(31)이 개구되어 있는 면 상에 형성된 도전체(35)가 제거되어 있다.
연삭의 방법으로서는, 예를 들면, 기계적 연마 및 화학적 기계적 연마 등을 들 수 있지만, 이에 한정되는 것은 아니다.
본 실시형태에 있어서는, 연삭 공정 후의 도전체(35)에 있어서의 수지 경화물(6)의 충전율이 하기의 조건을 충족시키는 것이어도 된다. 또한, 충전율은 상기와 동일하게 하여 산출할 수 있다.
(a) 실리콘 관통 전극의 중앙부(E)(길이 L에 있어서의 중심 또한 거기에서의 구멍 직경 D에 있어서의 중심)를 통과하여, 기판의 두께 방향으로 뻗는 선 L2와, 도전체(35)의 표면이 교차하는 점 S21부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(b) 상기 점 S21부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(c) 상기 점 S21부터 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(d) 실리콘 관통 전극의 중앙부(E)로부터, 기판의 두께 방향으로 ±5μm 및 기판의 두께 방향과 직교하는 방향으로 ±5μm의 범위에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
실리콘 관통 전극의 구멍 직경 D에 대한 길이 L의 비 L/D는, 제1 실시형태와 동일해도 된다.
(제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판)
도 7의 (d)는, 상술한 제2 실시형태에 관한 방법에 의하여 제조할 수 있는 실리콘 관통 전극을 갖는 기판의 일 실시형태를 나타내는 단면도이다. 도 7의 (d)에 나타내는 실리콘 관통 전극을 갖는 기판(61)은, 관통 구멍이 마련되어 있는 실리콘 웨이퍼(1)를 포함하고, 양 주면에 관통 구멍이 통하여 있는 실리콘 기판과, 관통 구멍을 충전하는 도전체(35)를 구비하며, 상기 도전체(35)가, 포러스 구조를 갖는 구리 소결체(5)와, 구리 소결체(5)의 포러스(4)에 충전된 수지 경화물(6)을 포함한다.
도 7의 (d)에 나타나는 실리콘 관통 전극을 갖는 기판(61)은, 양 주면 상에 도전체(35)가 형성되어 있지 않지만, 일방의 주면 상에 도전체(35)가 형성되어 있어도 된다. 도 7의 (d)에 나타나는 실리콘 관통 전극을 갖는 기판(61)은, 관통 구멍의 벽면에 금속 피막(2)이 마련되어 있지만, 금속 피막(2)은, 관통 구멍의 벽면에 마련되어 있지 않아도 된다.
실리콘 관통 전극을 갖는 기판(61)에 포함되는 도전체(35)의 수지 경화물(6)의 충전율은, 연삭 공정 후의 도전체(35)에 있어서의 수지 경화물(6)의 충전율과 동일해도 된다.
(제2 실시형태에 관한 반도체 장치)
제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판을 이용하여 제조되는 반도체 장치에 대하여 도 8을 이용하여 구체적으로 설명한다. 도 8은, 본 발명의 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다. 도 8에 나타내는 반도체 장치(300)는, 실리콘 관통 전극을 갖는 기판(61)이 반복 적층되어 있다. 실리콘 관통 전극을 갖는 기판(61)끼리는, 전기적으로 접속되어 있다.
반도체 장치(300)는, 도전체(35)에 있어서의 수지 경화물(6)의 충전율이 하기의 조건을 충족시키는 것이어도 된다. 또한, 충전율은 상기와 동일하게 하여 산출할 수 있다.
(실리콘 관통 전극의 도전체)
(a) 실리콘 관통 전극의 중앙부(E)(길이 L에 있어서의 중심 또한 거기에서의 구멍 직경 D에 있어서의 중심)를 통과하여, 기판의 두께 방향으로 뻗는 선 L2와, 도전체(35)의 표면이 교차하는 점 S22부터 깊이 10μm까지의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(b) 상기 점 S22부터 깊이 10~20μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(c) 상기 점 S22부터 깊이 20~30μm의 영역에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(d) 실리콘 관통 전극의 중앙부(E)로부터, 기판의 두께 방향으로 ±5μm 및 기판의 두께 방향과 직교하는 방향으로 ±5μm의 범위에 있어서, 수지 경화물의 충전율이, 구리 소결체의 포러스의 내부 공간의 체적의 합계를 기준으로 하여, 80체적% 이상, 90체적% 이상, 또는 95체적% 이상이어도 된다.
(구리 페이스트)
제1 실시형태 및 제2 실시형태에 관한 실리콘 관통 전극을 갖는 기판의 제조 방법에서 이용되는, 구리 입자를 포함하는 구리 페이스트에 대하여 설명한다.
구리 페이스트는, 구리 입자로서, 예를 들면, 입경(최대 직경)이 0.8μm 이상인 제1 구리 입자를 포함해도 된다.
제1 구리 입자의 입경(최대 직경)은, 1.2μm 이상이어도 된다. 제1 구리 입자의 입경(최대 직경)은, 10μm 이하여도 되고, 8.0μm 이하여도 된다.
구리 페이스트에 포함되는 제1 구리 입자의 평균 입경(평균 최대 직경)은, 관통 구멍 내에서의 소결 밀도를 향상시켜, 관통 구멍에 발생하는 보이드를 억제하는 관점에서, 0.5μm 이상, 0.8μm 이상 또는 1.2μm 이상이어도 되고, 20μm 이하, 10μm 이하, 또는 8μm 이하여도 된다.
제1 구리 입자의 입경(최대 직경) 및 평균 입경(평균 최대 직경)은, 예를 들면, 입자의 SEM 이미지로부터 구할 수 있다. 제1 구리 입자의 입경(최대 직경)을 SEM 이미지로부터 산출하는 방법을 예시한다. 제1 구리 입자의 분말을, SEM용의 카본 테이프 상에 스패출러로 올려, SEM용 샘플로 한다. 이 SEM용 샘플을 SEM 장치에 의하여 5000배로 관찰한다. SEM 이미지의 제1 구리 입자에 외접(外接)하는 직사각형을 화상 처리 소프트웨어에 의하여 작도하여, 직사각형의 장변을 그 입자의 입경(최대 직경)으로 한다. 복수의 SEM 이미지를 이용하고, 이 측정을 50개 이상의 제1 구리 입자에 대하여 행하여, 입경의 평균값(평균 최대 직경)을 산출한다.
제1 구리 입자의 형상은, 예를 들면, 구상, 괴상(塊狀), 바늘상, 편평상(플레이크상), 대략 구상 등이어도 된다. 제1 구리 입자는, 이들 형상을 갖는 구리 입자의 응집체여도 된다.
제1 구리 입자는, 바람직하게는 애스펙트비(장경/두께)가 4 이상인 편평상(플레이크상)이다. 이 경우, 제1 구리 입자가 구리 페이스트의 도포면에 대하여 대략 평행하게 배향함으로써, 구리 페이스트 중의 구리 입자를 소결시켰을 때의 체적 수축이 억제되어, 관통 구멍 내에 발생하는 보이드를 억제하는 것이 용이해진다. 또, 구리 페이스트 중의 구리 입자를 소결시켰을 때의 체적 수축이 억제됨으로써, 실리콘 기판의 적어도 일방의 주면 상에 형성한 구리 소결체에 있어서의 크랙을 억제할 수 있다.
제1 구리 입자의 애스펙트비는 4 이상인 것이 바람직하고, 5 이상인 것이 보다 바람직하며, 6 이상인 것 더 바람직하다. 애스펙트비가 상기 범위 내이면, 구리 페이스트 중의 제1 구리 입자가, 구리 페이스트의 도포면에 대하여 평행하게 배향하기 쉬워져, 구리 페이스트 중의 구리 입자를 소결시켰을 때의 체적 수축을 억제할 수 있다. 이로써, 실리콘 기판의 주면 상에 마련된 도전체로 배선을 형성했을 때에, 배선의 열스트레스에 의한 단선을 보다 한층 억제할 수 있다. 또, 구리 소결체와, 실리콘 웨이퍼 상에 형성한 금속 피막의 밀착성을 향상시킬 수 있다. 구리 페이스트 중의 구리 입자의 애스펙트비(장경/두께)는, 예를 들면, 입자의 SEM 이미지를 관찰하여, 장경 및 두께를 측정함으로써 구할 수 있다.
구리 페이스트는, 입경(최대 직경)이 0.8μm 이상 10μm 이하이며, 애스펙트비가 4 이상인 제1 구리 입자를 포함하는 것이 바람직하다. 구리 페이스트가 이와 같은 제1 구리 입자를 포함함으로써, 구리 페이스트 중의 구리 입자를 소결시켰을 때의 체적 수축을 충분히 저감시킬 수 있어, 포러스 구조를 가지면서, 도전 네트워크가 충분히 형성된 구리 소결체를 관통 구멍 또는 비관통 구멍 내에 형성하는 것이 용이해진다. 그로써, 관통 구멍 또는 비관통 구멍에 있어서는 보이드가 발생하는 것을 억제할 수 있어, 실리콘 기판의 주면 상에 있어서는 크랙이 발생하기 어려운 구리 소결체를 형성할 수 있고, 이 구리 소결체를 포함하는 도전체로 배선을 형성했을 때에, 배선의 열스트레스에 의한 단선을 보다 한층 억제할 수 있다.
구리 페이스트는, 입경(최대 직경)이 0.8μm 이상 10μm 이하이고, 애스펙트비가 2 미만인 구리 입자를 포함하고 있어도 되지만, 입경(최대 직경)이 0.8μm 이상 10μm 이하이며, 애스펙트비가 2 미만인 구리 입자의 함유량은, 입경(최대 직경)이 0.8μm 이상 10μm 이하이고, 애스펙트비가 4 이상인 제1 구리 입자 100질량부에 대하여, 50질량부 이하, 30질량부 이하, 20질량부 이하, 10질량부 이하, 또는 0질량부여도 된다. 입경(최대 직경)이 0.8μm 이상 10μm 이하이며, 애스펙트비가 2 미만인 구리 입자의 함유량을 제한함으로써, 구리 페이스트 내의 제1 구리 입자에 의하여, 관통 구멍 내에 보이드가 발생하는 것을 억제하면서, 포러스 구조를 가지면서도 도전 네트워크가 충분히 형성된 구리 소결체를 관통 구멍 또는 비관통 구멍 내에 형성할 수 있다. 또, 실리콘 기판의 주면 상에 있어서는, 제1 구리 입자가, 구리 페이스트의 도포면에 대하여 대략 평행하게 배향하기 쉬워져, 체적 수축을 보다 유효하게 억제함으로써 크랙이 발생하기 어려운 구리 소결체를 형성할 수 있고, 이 구리 소결체를 포함하는 도전체로 배선을 형성했을 때에, 배선의 열스트레스에 의한 단선을 보다 한층 억제할 수 있다.
구리 페이스트 중의 제1 구리 입자의 함유량은, 구리 페이스트에 포함되는 금속 입자의 전체 질량을 기준으로 하여, 15질량% 이상, 20질량% 이상, 또는 50질량% 이상이어도 되고, 85질량% 이하, 70질량% 이하, 또는 50질량% 이하여도 된다. 제1 구리 입자의 함유량이, 상기 범위 내이면, 상술한 효과가 보다 한층 얻어지기 쉬워진다.
제1 구리 입자는, 분산 안정성 및 내산화성의 관점에서, 표면 처리제로 처리되어 있어도 된다. 표면 처리제는, 배선 형성 시(구리 입자의 소결 시)에 제거되는 것이어도 된다. 이와 같은 표면 처리제로서는, 예를 들면, 팔미트산, 스테아르산, 아라키드산, 올레산 등의 지방족 카복실산; 테레프탈산, 파이로멜리트산, o-페녹시벤조산 등의 방향족 카복실산; 세틸알코올, 스테아릴알코올, 아이소보닐사이클로헥산올, 테트라에틸렌글라이콜 등의 지방족 알코올; p-페닐페놀 등의 방향족 알코올; 옥틸아민, 도데실아민, 스테아릴아민 등의 알킬아민; 스테아로나이트릴, 데케인나이트릴 등의 지방족 나이트릴; 알킬알콕시실레인 등의 실레인 커플링제; 폴리에틸렌글라이콜, 폴리바이닐알코올, 폴리바이닐피롤리돈, 실리콘 올리고머 등의 고분자 처리제 등을 들 수 있다. 표면 처리제는, 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
표면 처리제의 처리량은, 입자 표면에 1분자층 이상의 양이어도 된다. 이와 같은 표면 처리제의 처리량은, 제1 구리 입자의 비표면적, 표면 처리제의 분자량, 및 표면 처리제의 최소 피복 면적에 따라 변화한다. 표면 처리제의 처리량은, 통상 0.001질량% 이상이다.
표면 처리제의 처리량은, 제1 구리 입자의 표면에 부착한 분자층수(n)와, 제1 구리 입자의 비표면적(Ap)(단위 m2/g)과, 표면 처리제의 분자량(Ms)(단위 g/mol)과, 표면 처리제의 최소 피복 면적(SS)(단위 m2/개)과, 아보가드로수(Avogadro's number)(NA)(6.02×1023개)로부터 산출할 수 있다. 구체적으로는, 표면 처리제의 처리량은, 표면 처리제의 처리량(질량%)={(n·Ap·Ms)/(SS·NA+n·Ap·Ms)}×100%의 식에 따라 산출된다.
제1 구리 입자의 비표면적은, 건조시킨 구리 입자를 BET 비표면적 측정법으로 측정함으로써 산출할 수 있다. 표면 처리제의 최소 피복 면적은, 표면 처리제가 직쇄 포화 지방산의 경우, 2.05×10-19m2/1분자이다. 그 이외의 표면 처리제의 경우에는, 예를 들면, 분자 모델로부터의 계산, 또는 "화학과 교육"(우에다 가쓰히로, 이나후쿠 스미오, 모리 이와오, 40(2), 1992, p114-117)에 기재된 방법으로 측정할 수 있다. 표면 처리제의 정량(定量) 방법의 일례를 나타낸다. 표면 처리제는, 구리 페이스트로부터 분산매를 제거한 건조 분말의 열탈리 가스·가스 크로마토그래프 질량 분석계에 의하여 동정(同定)할 수 있고, 이로써 표면 처리제의 탄소수 및 분자량을 결정할 수 있다. 표면 처리제의 탄소 분할합은, 탄소분 분석에 의하여 분석할 수 있다. 탄소분 분석법으로서는, 예를 들면, 고주파 유도 가열로 연소/적외선 흡수법을 들 수 있다. 동정된 표면 처리제의 탄소수, 분자량 및 탄소 분할합으로부터 상기 식에 의하여 표면 처리제량을 산출할 수 있다.
제1 구리 입자로서는, 시판되고 있는 것을 이용할 수 있다. 시판되고 있는 제1 구리 입자로서는, 예를 들면, MA-C025(미쓰이 긴조쿠 고교 주식회사제, 평균 입경 4.1μm), 3L3(후쿠다 긴조쿠 하쿠훈 고교 주식회사제, 평균 입경 7.3μm), 1110F(미쓰이 긴조쿠 고교 주식회사제, 평균 입경 5.8μm), 2L3(후쿠다 긴조쿠 하쿠훈 고교 주식회사제, 평균 입경 9μm)을 들 수 있다.
구리 페이스트의 제조 시에는, 입경(최대 직경)이 0.8μm 이상 10μm 이하이며, 애스펙트비가 4 이상인 제1 구리 입자를 포함하고, 또한, 입경(최대 직경)이 0.8μm 이상 10μm 이하이며, 애스펙트비가 2 미만인 구리 입자의 함유량이, 상술한 범위인 구리 입자를 이용할 수 있다. 이와 같은 구리 입자로 이루어지는 시판품을 선정하여 이용해도 된다.
관통 구멍의 구멍 직경과 제1 구리 입자의 입경(최대 직경)의 비(최대 직경)(구멍 직경(μm)/입경(μm))는, 체적 수축을 억제하여, 크랙이 발생하기 어려운 구리 소결체를 형성할 수 있는 관점에서, 4 이상, 8 이상 또는 10 이상이어도 되고, 150 이하, 100 이하 또는 50 이하여도 된다. 비관통 구멍에 대해서는, 형성하는 실리콘 관통 전극의 구멍 직경과 제1 구리 입자의 입경(최대 직경)의 비(최대 직경)(구멍 직경(μm)/입경(μm))가 상기 범위가 되도록, 비관통 구멍의 구멍 직경과 제1 구리 입자의 입경(최대 직경)의 비(최대 직경)(구멍 직경(μm)/입경(μm))를 설정할 수 있다.
일 실시형태에 있어서, 구리 페이스트는, 상술한 제1 구리 입자와, 입경(최대 직경)이 0.5μm 이하인 제2 구리 입자를 포함할 수 있다. 이 경우, 구리 입자가 소결될 때에, 제1 구리 입자끼리의 사이에 제2 구리 입자가 개재함으로써, 얻어지는 배선의 도통성이 향상되는 경향이 있다. 즉, 제1 구리 입자와 제2 구리 입자를 병용하는 것이 바람직하다. 제2 구리 입자만으로 구리 페이스트를 조제하는 경우, 분산매의 건조에 따른 체적 수축 및 소결 수축이 크기 때문에, 구리 입자를 소결시킬 때에, 실리콘 웨이퍼 상에 마련한 금속 피막으로부터 소결체가 박리되기 쉬워져, 충분한 기밀성이나 접속 신뢰성이 얻어지기 어렵지만, 제1 구리 입자와 제2 구리 입자를 병용함으로써, 구리 페이스트를 소결시켰을 때의 체적 수축이 억제되어, 관통 구멍 내에 형성되는 구리 소결체와, 관통 구멍 또는 비관통 구멍의 벽면에 형성된 금속 피막의 접착성을 향상시킬 수 있다. 이로써, 관통 구멍 내의 구리 소결체의 열스트레스에 의한 파단이 보다 일어나기 어려워져, 기밀성 및 열스트레스에 대한 접속 신뢰성이 보다 한층 향상된다.
제2 구리 입자는, 제1 구리 입자 사이를 적합하게 접합하는 구리 입자로서 작용할 수 있다. 또, 제2 구리 입자는, 제1 구리 입자보다 소결성이 우수하여, 구리 입자의 소결을 촉진하는 기능을 가질 수 있다. 예를 들면, 제1 구리 입자를 단독으로 사용한 경우와 비교하여, 보다 저온에서, 구리 입자를 소결시키는 것이 가능해진다. 또, 제2 구리 입자만으로 구리 페이스트를 조제하는 경우, 분산매의 건조에 따른 체적 수축 및 소결 수축이 크기 때문에, 관통 구멍 또는 비관통 구멍 내부에 형성되는 구리 소결체가 체적 수축함으로써, 관통 구멍 또는 비관통 구멍 내부에 보이드를 발생시키기 쉽다. 특히, 편평상의 제1 구리 입자와, 제2 구리 입자를 병용함으로써, 편평상의 제1 구리 입자가 제2 구리 입자에 의하여 적합하게 접합되는 구리 입자로서 작용하고, 이로써, 관통 구멍 내부의 보이드 발생을 억제하면서, 포러스 구조를 갖는 구리 소결체를 형성하는 것이 용이해진다.
구리 페이스트에 포함되는 제2 구리 입자의 평균 입경(평균 최대 직경)은, 0.01μm 이상, 0.03μm 이상, 0.05μm 이상, 0.08μm 이상, 0.1μm 이상, 또는 0.2μm 이상이어도 되고, 0.5μm 이하, 0.4μm 이하, 0.3μm 이하 또는 0.2μm 이하여도 된다.
제2 구리 입자의 평균 입경(평균 최대 직경)이 0.01μm 이상이면, 제2 구리 입자의 합성 비용의 억제, 양호한 분산성, 표면 처리제의 사용량의 억제와 같은 효과가 얻어지기 쉬워진다. 제2 구리 입자의 평균 입경(평균 최대 직경)이 0.5μm 이하이면, 제2 구리 입자의 소결성이 우수하다는 효과가 얻어지기 쉬워진다.
제2 구리 입자는, 입경(최대 직경)이 0.01μm 이상 0.5μm 이하인 구리 입자를 20질량% 이상 포함하고 있어도 된다. 구리 페이스트의 소결성의 관점에서, 제2 구리 입자는, 입경이 0.01μm 이상 0.5μm 이하인 구리 입자를 30질량% 이상 포함하고 있어도 되며, 50질량% 이상 포함하고 있어도 되며, 85질량% 이하 포함하고 있어도 된다. 제2 구리 입자에 있어서의 입경(최대 직경)이 0.01μm 이상 0.5μm 이하인 구리 입자의 함유 비율이 20질량% 이상이면, 구리 입자의 분산성이 보다 향상되어, 점도의 상승, 페이스트 농도의 저하를 보다 억제할 수 있다.
구리 페이스트 중의 제2 구리 입자의 함유량은, 구리 페이스트에 포함되는 금속 입자의 전체 질량을 기준으로 하여, 20질량% 이상, 30질량% 이상, 35질량% 이상, 또는 40질량% 이상이어도 되고, 85질량% 이하, 80질량% 이하, 또는 75질량% 이하여도 된다. 제2 구리 입자의 함유량이 상기 범위 내이면, 관통 구멍 또는 비관통 구멍에 보이드가 발생하는 것을 억제하면서, 실리콘 기판에 마련된 금속 피막과의 접착성이 우수한 구리 소결체를 형성하기 쉬워져, 실리콘 기판의 주면 상에 있어서는 크랙이 발생하기 어려운 구리 소결체를 형성할 수 있고, 이 구리 소결체를 포함하는 도전체로 배선을 형성했을 때에, 배선의 열스트레스에 의한 단선을 보다 한층 억제할 수 있다.
구리 페이스트 중의 제2구리 입자의 함유량은, 제1 구리 입자의 질량 및 제2 구리 입자의 질량의 합계를 기준으로 하여, 20질량% 이상이어도 되고, 85질량% 이하여도 된다. 제2 구리 입자의 상기 함유량이 20질량% 이상이면, 제1 구리 입자의 사이를 충분히 충전할 수 있고, 크랙이 발생하기 어려운 구리 소결체를 형성할 수 있고, 이 구리 소결체를 포함하는 도전체로부터 형성되는 배선은, 열스트레스에 의한 단선이 보다 일어나기 어려워진다. 제2 구리 입자의 상기 함유량이 85질량% 이하이면, 구리 입자를 소결시켰을 때의 체적 수축을 충분히 억제할 수 있기 때문에, 관통 구멍 또는 비관통 구멍 내에 보이드가 발생하는 것을 억제할 수 있음과 함께, 크랙이 발생하기 어려운 구리 소결체를 형성할 수 있고, 이 구리 소결체를 포함하는 도전체로부터 형성되는 배선은, 열스트레스에 의한 단선이 보다 일어나기 어려워진다.
상기 효과가 보다 한층 얻어지기 쉬워지는 관점에서, 제2 구리 입자의 함유량은, 제1 구리 입자의 질량 및 제2 구리 입자의 질량의 합계를 기준으로 하여, 30질량% 이상, 35질량% 이상, 또는 40질량% 이상이어도 되고, 85질량% 이하 또는 80질량% 이하여도 된다.
제2 구리 입자의 형상은, 예를 들면, 구상, 괴상, 바늘상, 편평상(플레이크상), 대략 구상 등이어도 된다. 제2 구리 입자는, 이들 형상을 갖는 구리 입자의 응집체여도 된다. 분산성 및 충전성의 관점에서, 제2 구리 입자의 형상은, 구상, 대략 구상, 편평상(플레이크상)이어도 되고, 연소성, 및 제1 구리 입자와의 혼합성 등의 관점에서, 구상 또는 대략 구상이어도 된다.
제2 구리 입자의 애스펙트비는, 분산성, 충전성, 및 제1 구리 입자와의 혼합성의 관점에서, 5 이하, 4 이하, 또는 3 이하여도 된다.
제2 구리 입자는, 특정 표면 처리제로 처리되어 있어도 된다. 특정 표면 처리제로서는, 예를 들면, 탄소수 8~16의 유기산을 들 수 있다. 탄소수 8~16의 유기산으로서는, 예를 들면, 카프릴산, 메틸헵탄산, 에틸헥산산, 프로필펜탄산, 펠라곤산, 메틸옥탄산, 에틸헵탄산, 프로필헥산산, 카프르산, 메틸노난산, 에틸옥탄산, 프로필헵탄산, 뷰틸헥산산, 운데칸산, 메틸데칸산, 에틸노난산, 프로필옥탄산, 뷰틸헵탄산, 라우르산, 메틸운데칸산, 에틸데칸산, 프로필노난산, 뷰틸옥탄산, 펜틸헵탄산, 트라이데칸산, 메틸도데칸산, 에틸운데칸산, 프로필데칸산, 뷰틸노난산, 펜틸옥탄산, 미리스트산, 메틸트라이데칸산, 에틸도데칸산, 프로필운데칸산, 뷰틸데칸산, 펜틸노난산, 헥실옥탄산, 펜타데칸산, 메틸테트라데칸산, 에틸트라이데칸산, 프로필도데칸산, 뷰틸운데칸산, 펜틸데칸산, 헥실노난산, 팔미트산, 메틸펜타데칸산, 에틸테트라데칸산, 프로필트라이데칸산, 뷰틸도데칸산, 펜틸운데칸산, 헥실데칸산, 헵틸노난산, 메틸사이클로헥세인카복실산, 에틸사이클로헥세인카복실산, 프로필사이클로헥세인카복실산, 뷰틸사이클로헥세인카복실산, 펜틸사이클로헥세인카복실산, 헥실사이클로헥세인카복실산, 헵틸사이클로헥세인카복실산, 옥틸사이클로헥세인카복실산, 노닐사이클로헥세인카복실산 등의 포화 지방산; 옥텐산, 노넨산, 메틸노넨산, 데센산, 운데센산, 도데센산, 트리데센산, 테트라데센산, 미리스트올레산, 펜타데센산, 헥사데센산, 팔미톨레산, 사비엔산 등의 불포화 지방산; 테레프탈산, 파이로멜리트산, o-페녹시벤조산, 메틸벤조산, 에틸벤조산, 프로필벤조산, 뷰틸벤조산, 펜틸벤조산, 헥실벤조산, 헵틸벤조산, 옥틸벤조산, 노닐벤조산 등의 방향족 카복실산을 들 수 있다. 유기산은, 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다. 이와 같은 유기산과 상기 제2 구리 입자를 조합함으로써, 제2 구리 입자의 분산성과 소결 시에 있어서의 유기산의 탈리성을 양립할 수 있는 경향이 있다.
표면 처리제의 처리량은, 제2 구리 입자의 표면에 1분자층~3분자층 부착하는 양이어도 된다. 표면 처리제의 처리량은, 0.07질량% 이상, 0.10질량% 이상, 또는 0.2질량% 이상이어도 되고, 2.1질량% 이하, 1.6질량% 이하, 또는 1.1질량% 이하여도 된다. 제2 구리 입자의 표면 처리량은, 제1 구리 입자에 대하여 상술한 방법에 의하여 산출할 수 있다. 비표면적, 표면 처리제의 분자량, 및 표면 처리제의 최소 피복 면적에 대해서도 동일하다.
제2 구리 입자로서는, 합성한 것이나, 시판되고 있는 것을 이용할 수 있다.
구리 페이스트 중의 제1 구리 입자의 함유량 및 제2 구리 입자의 함유량의 합계는, 구리 페이스트에 포함되는 금속 입자의 전체 질량을 기준으로 하여, 90질량% 이상이어도 된다. 제1 구리 입자의 함유량 및 제2 구리 입자의 함유량의 합계가 상기 범위 내이면, 관통 구멍 또는 비관통 구멍 내에서 보이드의 발생을 억제하기 쉬워진다. 이와 같은 효과가 보다 한층 얻어지기 쉬워지는 관점에서, 제1 구리 입자의 함유량 및 제2 구리 입자의 함유량의 합계는, 금속 입자의 전체 질량을 기준으로 하여, 95질량% 이상이어도 되고, 100질량%여도 된다.
구리 페이스트는, 구리 입자 이외의 그 외의 금속 입자를 더 포함하고 있어도 된다. 그 외의 금속 입자로서는, 예를 들면, 니켈, 은, 금, 팔라듐, 백금 등의 입자를 들 수 있다. 그 외의 금속 입자의 평균 입경(최대 직경)은, 0.01μm 이상 또는 0.05μm 이상이어도 되고, 5μm 이하, 3.0μm 이하, 또는 2.0μm 이하여도 된다. 그 외의 금속 입자를 포함하고 있는 경우, 그 함유량은, 충분한 접합성을 얻는 관점에서, 구리 페이스트에 포함되는 금속 입자의 전체 질량을 기준으로 하여, 20질량% 미만이어도 되고, 10질량% 이하여도 된다. 그 외의 금속 입자는, 포함되지 않아도 된다. 그 외의 금속 입자의 형상은, 특별히 한정되는 것은 아니다.
구리 페이스트에 포함되는 분산매는 특별히 한정되는 것은 아니고, 예를 들면, 휘발성의 것이어도 된다. 휘발성의 분산매로서는, 예를 들면, 펜탄올, 헥산올, 헵탄올, 옥탄올, 데칸올, 에틸렌글라이콜, 다이에틸렌글라이콜, 프로필렌글라이콜, 뷰틸렌글라이콜, α-터피네올, 아이소보닐사이클로헥산올(MTPH) 등의 1가 및 다가 알코올류; 에틸렌글라이콜뷰틸에터, 에틸렌글라이콜페닐에터, 다이에틸렌글라이콜메틸에터, 다이에틸렌글라이콜에틸에터, 다이에틸렌글라이콜뷰틸에터, 다이에틸렌글라이콜아이소뷰틸에터, 다이에틸렌글라이콜헥실에터, 트라이에틸렌글라이콜메틸에터, 다이에틸렌글라이콜다이메틸에터, 다이에틸렌글라이콜다이에틸에터, 다이에틸렌글라이콜다이뷰틸에터, 다이에틸렌글라이콜뷰틸메틸에터, 다이에틸렌글라이콜아이소프로필메틸에터, 트라이에틸렌글라이콜다이메틸에터, 트라이에틸렌글라이콜뷰틸메틸에터, 프로필렌글라이콜프로필에터, 다이프로필렌글라이콜메틸에터, 다이프로필렌글라이콜에틸에터, 다이프로필렌글라이콜프로필에터, 다이프로필렌글라이콜뷰틸에터, 다이프로필렌글라이콜다이메틸에터, 트라이프로필렌글라이콜메틸에터, 트라이프로필렌글라이콜다이메틸에터 등의 에터류; 에틸렌글라이콜에틸에터아세테이트, 에틸렌글라이콜뷰틸에터아세테이트, 다이에틸렌글라이콜에틸에터아세테이트, 다이에틸렌글라이콜뷰틸에터아세테이트, 다이프로필렌글라이콜메틸에터아세테이트(DPMA), 락트산 에틸, 락트산 뷰틸, γ-뷰티로락톤, 탄산 프로필렌 등의 에스터류; N-메틸-2-피롤리돈, N,N-다이메틸아세트아마이드, N,N-다이메틸폼아마이드 등의 산 아마이드; 사이클로헥세인, 옥테인, 노네인, 데케인, 운데케인 등의 지방족 탄화 수소; 벤젠, 톨루엔, 자일렌 등의 방향족 탄화 수소; 탄소수 1~18의 알킬기를 갖는 머캅탄류; 탄소수 5~7의 사이클로알킬기를 갖는 머캅탄류를 들 수 있다. 탄소수 1~18의 알킬기를 갖는 머캅탄류로서는, 예를 들면, 에틸머캅탄, n-프로필머캅탄, i-프로필머캅탄, n-뷰틸머캅탄, i-뷰틸머캅탄, t-뷰틸머캅탄, 펜틸머캅탄, 헥실머캅탄 및 도데실머캅탄을 들 수 있다. 탄소수 5~7의 사이클로알킬기를 갖는 머캅탄류로서는, 예를 들면, 사이클로펜틸머캅탄, 사이클로헥실머캅탄 및 사이클로헵틸머캅탄을 들 수 있다.
분산매의 함유량은, 구리 페이스트에 포함되는 금속 입자의 전체 질량을 100질량부로 하여, 3질량부 이상, 4질량부 이상, 또는 5질량부 이상이어도 되고, 20질량부 이하, 16질량부 이하, 또는 12질량부 이하여도 된다. 분산매의 함유량이 상기 범위 내이면, 구리 페이스트를 보다 적절한 점도로 조정할 수 있고, 또, 관통 구멍에 보이드가 발생하는 것을 억제하기 쉬워진다.
구리 페이스트에는, 필요에 따라, 비이온계 계면활성제, 불소계 계면활성제 등의 젖음 향상제; 실리콘유 등의 소포제; 무기 이온 교환체 등의 이온 트랩제 등을 적절히 첨가해도 된다.
상술한 구리 페이스트는, 구리 입자 및 임의의 성분(첨가제, 그 외의 금속 입자 등)을 분산매에 혼합하여 조제할 수 있다. 각 성분의 혼합 후에, 교반 처리를 행해도 된다. 분급 조작에 의하여 분산액의 최대 직경을 조정해도 된다.
구리 페이스트는, 제2 구리 입자, 표면 처리제, 분산매를 미리 혼합하며, 분산 처리를 행하여 제2 구리 입자의 분산액을 조제하고, 또한 제1 구리 입자, 그 외의 금속 입자 및 임의의 첨가제를 혼합하여 조제해도 된다. 이와 같은 수순으로 함으로써, 제2 구리 입자의 분산성이 향상되어 제1 구리 입자와의 혼합성이 양호해져, 구리 페이스트의 성능이 보다 향상된다. 제2 구리 입자의 분산액을 분급 조작에 제공함으로써 응집물을 제거해도 된다.
실시예
이하, 실시예에 의하여 본 발명을 더 구체적으로 설명한다. 단, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
(제2 구리 입자의 합성)
[노난산 구리의 합성]
수산화 구리(간토 가가쿠 주식회사, 특급) 91.5g(0.94mol)에 1-프로판올(간토 가가쿠 주식회사, 특급) 150mL를 더하여 교반하고, 이것에 노난산(간토 가가쿠 주식회사, 90% 이상) 370.9g(2.34mol)을 더했다. 얻어진 혼합물을, 세퍼러블 플라스크 중에서 90℃, 30분간 가열 교반했다. 얻어진 용액을 가열한 상태로 여과하여 미용해물을 제거했다. 그 후 방랭하여, 생성된 노난산 구리를 흡인 여과하여, 세정액이 투명해질 때까지 헥세인으로 세정했다. 얻어진 분체를 50℃의 방폭 오븐으로 3시간 건조하여 노난산 구리 (II)를 얻었다. 수량(收量)은 340g(수율 96질량%)이었다.
[제2 구리 입자의 합성]
상기에서 얻어진 노난산 구리 (II) 15.01g(0.040mol)과 아세트산 구리 (II) 무수물(간토 가가쿠 주식회사, 특급) 7.21g(0.040mol)을 세퍼러블 플라스크에 넣고, 1-프로판올 22mL와 헥실아민(도쿄 가세이 고교 주식회사, 순도 99%) 32.1g(0.32mol)을 첨가하여, 오일 배스 중에서, 80℃에서 가열 교반하여 용해시켰다. 빙욕(氷浴)으로 옮겨, 내온이 5℃가 될 때까지 냉각한 후, 하이드라진 일수화물(간토 가가쿠 주식회사, 특급) 7.72mL(0.16mol)를 빙욕 중에서 교반했다. 또한, 구리:헥실아민의 몰비는 1:4이다. 이어서, 오일 배스 중에서, 90℃에서 가열 교반했다. 그 때, 발포를 수반하는 환원 반응이 진행되어, 30분 이내에서 반응이 종료되었다. 세퍼러블 플라스크의 내벽이 구리 광택을 나타내고, 용액이 암적색으로 변화했다. 원심 분리를 9000rpm(회전/분)으로 1분간 실시하여 고체물을 얻었다. 고형물을 추가로 헥세인 15mL로 세정하는 공정을 3회 반복하여, 산 잔사를 제거하여, 구리 광택을 갖는 구리 입자의 분체(제2 구리 입자)를 얻었다.
상기에서 합성한 구리 입자를 투과형 전자 현미경(니혼 덴시 주식회사제, 제품명: JEM-2100F)으로 관찰했다. 무작위로 선택한 200개의 구리 입자의 장축의 평균값은 104nm였다. 제2 입자의 형상은, 구상이었다.
(구리 페이스트의 조제)
<실시예 1~73>
하기에 나타내는 원료를 표 1~8에 나타내는 비율로 혼합하여 구리 페이스트를 조정했다.
[제1 구리 입자]
편평 1.4μm: 1100YP(미쓰이 긴조쿠 고교 주식회사제, 평균 입경 1.4μm(D50), 상품명)
편평 3.1μm: 1200YP(미쓰이 긴조쿠 고교 주식회사제, 평균 입경 3.1μm(D50), 상품명)
편평 5.8μm: MA-C05KP(미쓰이 긴조쿠 고교 주식회사제, 평균 입경 5.8μm(D50), 상품명)
편평 7.3μm: MA-C05KFD(미쓰이 긴조쿠 고교 주식회사제, 평균 입경 7.3μm(D50), 상품명)
[제2 구리 입자]
구상 100nm: 상기에서 합성한 구리 입자
구상 250nm: CH0200(미쓰이 긴조쿠 고교 주식회사제, D50 250nm, 상품명)
[그 외]
다이에틸렌글라이콜(후지필름 와코 준야쿠 주식회사제)
<비교예 1>
제1 구리 입자로서 1100YP(미쓰이 긴조쿠 고교 주식회사제, 평균 입경 1.4μm(D50), 상품명)를 70질량부, 제2 구리 입자로서 상기에서 합성한 구리 입자를 30질량부, 다이에틸렌글라이콜(후지필름 와코 준야쿠 주식회사제)을 5질량부, 수지 성분을 5질량부 혼합하여, 구리 페이스트를 조정했다. 수지 성분으로서는, 유기 바인더의 아크릴 수지와, 유기 용제의 카비톨 및 터피네올의 혼합물(혼합물에 있어서의 카비톨과 터피네올의 질량비가, 카비톨:터피네올=1:1)을, 1:2의 질량비로 혼합한 것을 이용했다.
(실리콘 기판의 준비 공정)
<실시예 1~73 및 비교예 1>
관통 구멍을 구비하고, 양 주면 상 및 관통 구멍의 벽면에 타이타늄층, 니켈층, 구리층이 이 순서로 형성된 실리콘 기판을 준비했다. 또한, 실리콘 기판의 직경은 6인치, 두께는 500μm이다. 실리콘 기판의 관통 구멍의 구멍 직경을 표 1~8에 나타냈다. 타이타늄층, 니켈층, 구리층은 순차적으로 스퍼터에 의하여 형성되어 있다.
(구리 소결체 형성 공정)
<실시예 1~8, 12~21, 24~43, 48~73 및 비교예 1>
조제한 구리 페이스트를 실리콘 기판의 양 주면 상에 금속 주걱에 의하여 도포하고, 구리 페이스트를 관통 구멍에 충전했다. 도포 후, 90℃에서 10분간, 대기 중에서 구리 페이스트를 건조시켰다. 건조 후, 실리콘 기판에는 두께 30μm의 구리 페이스트층이 형성되어 있었다.
구리 페이스트층이 형성된 실리콘 기판을 양면으로부터 가압 지그에 의하여 가압했다. 가압 시의 압력은, 실리콘 기판에 가해지는 압력이 표 1~8에 기재된 압력이 되도록 했다. 가압 지그는, 평탄한 알루미늄판 및 스프링을 구비하고, 가압 시의 압력을 조정할 수 있다. 가압 지그에 의하여 가압된 실리콘 기판을 튜브로(爐)(주식회사 AVC제) 내에 배치하고, 아르곤 가스를 1L/분으로 흘려 보내 튜브로 내의 공기를 아르곤 가스에 의하여 치환했다. 그 후, 수소 가스를 300mL/분으로 흘려 보내면서 승온 10분간, 300℃에서 60분간의 조건으로 소결 처리함으로써 구리 페이스트를 소결시켰다. 그 후, 아르곤 가스를 0.3L/분으로 바꾸어 냉각하고, 50℃ 이하에서 공기 중으로 꺼내, 구리 소결체 충전 실리콘 기판을 얻었다. 소결 후의 실리콘 기판의 양 주면 상에 형성된 구리 소결체의 두께는, 25μm였다.
<실시예 9~11>
실리콘 기판을 가압 지그에 의하여 가압하지 않았던 것 이외에는, 실시예 1과 동일하게 하여 구리 소결체 충전 실리콘 기판을 얻었다. 소결 후의 실리콘 기판의 양 주면 상에 형성된 구리 소결체의 두께는, 35μm였다.
<실시예 22 및 23>
소결 처리 시에 수소 가스 대신에 질소 가스를 흘려 보낸 것 이외에는, 실시예 1과 동일하게 하여 구리 소결체 충전 실리콘 기판을 얻었다. 소결 후의 실리콘 기판의 양 주면 상에 형성된 구리 소결체의 두께는, 30μm였다.
<실시예 44~47>
승온 시간을 10분간, 225℃에서 60분간의 조건으로 소결 처리한 것 이외에는, 실시예 1과 동일하게 하여 구리 소결체 충전 실리콘 기판을 얻었다. 소결 후의 실리콘 기판의 양 주면 상에 형성된 구리 소결체의 두께는, 30μm였다.
(구리 소결체의 공공률의 측정)
<실시예 1~73 및 비교예 1>
집속 이온빔 가공 관찰 장치(히타치 하이테크놀로지즈사제, 상품명: MI4050)를 이용하여, 집속 이온빔에 의하여 실리콘 기판의 관통 구멍의 중앙부의 단면 및 실리콘 기판의 주면 상에 마련된 구리 소결체의 단면을 노출시켜, 그 단면을 관찰했다. 관통 구멍의 중앙부의 단면을 관찰할 때에는, 관통 구멍에 충전된 구리 소결체의 중앙부로부터, 실리콘 기판의 두께 방향으로 ±5μm 및 실리콘 기판의 두께 방향과 직교하는 방향으로 ±5μm의 범위를 관찰했다. 실리콘 기판의 주면 상에 마련된 구리 소결체의 단면을 관찰할 때에는, 실리콘 기판의 주면 상에 형성된 구리 소결체의 표면부터 5μm까지의 영역에 있어서, 실리콘 기판의 두께 방향으로 10μm 및 실리콘 기판의 두께 방향과 직교하는 방향으로 10μm의 범위를 관찰했다.
관찰에는, 주사형 전자 현미경(히타치 하이테크놀로지즈사제, 상품명: S-3700N)을 이용하여 배율은 1만배로 하여, 구리 소결체의 단면 화상(약 한 변이 10μm인 사각형)을 촬영했다. 관찰 개소는 5개소로 했다. 얻어진 단면 화상을, 화상 해석 소프트웨어(Adobe Photoshop(등록 상표) Elements)를 이용하여, 소결 구리 부분과 포러스 부분이 나누어지도록 2치화 처리했다. 2치화 처리한 단면 화상을 도 9에 나타냈다. 5개소의 관찰 개소 각각에 대하여, 구리 소결체 단면의 전체 면적에 대한 포러스 부분의 면적의 비율을 공공률로 했다. 5개소의 관찰의 공공률의 평균값을 구리 소결체의 공공률로 했다. 결과를 표 1~8에 나타낸다.
(수지 함침 공정)
<실시예 1~73>
하기에 나타내는 경화성 수지 조성물을 롤 코터에 의하여 구리 소결체 충전 실리콘 기판의 편면에 도포했다. 이어서, 구리 소결체 충전 실리콘 기판을 용기 내에 배치하고, 그 용기 내를 게이지압이 100KPa가 되도록 흡인하여, 진공 상태로 했다. 진공 상태로 구리 소결체 충전 실리콘 기판을 10분간 유지하고, 그 후, 구리 소결체 충전 실리콘 기판을 용기로부터 꺼냈다. 관통 구멍의 구리 소결체에 경화성 수지 조성물이 함침하고, 경화성 수지 조성물이, 관통 구멍의 구리 소결체의 경화성 수지 조성물을 도포한 면과는 반대의 면에까지 도달하고 있는 것을 확인했다. 구리 소결체 충전 실리콘 기판의 경화성 수지 조성물의 도포면에 남은 경화성 수지 조성물을 고무 주걱으로 제거했다. 이어서, 경화성 수지 조성물을 도포한 면과는 반대의 면에, 경화성 수지 조성물을 롤 코터에 의하여 도포하고, 구리 소결체 충전 실리콘 기판의 표면에 남은 경화성 수지 조성물을 고무 주걱에 의하여 최대한 제거했다.
[경화성 수지 조성물]
YDF-170(도토 가세이사제, 비스페놀 F형 에폭시 수지의 상품명, 에폭시 당량=170): 95질량부
2PZ-CN(시코쿠 가세이사제, 이미다졸 화합물의 상품명): 5질량부
<비교예 1>
수지 함침 공정은 행하지 않았다.
(수지 경화 공정)
<실시예 1~73>
구리 소결체에 경화성 수지 조성물을 함침시킨 실리콘 기판을, 질소 분위기 중, 180℃에서 1시간 유지함으로써, 실리콘 관통 전극을 갖는 실리콘 기판을 얻었다.
<비교예 1>
수지 경화 공정은 행하지 않았다.
(도전체 제거 공정)
<실시예 1~73 및 비교예 1>
실리콘 관통 전극을 갖는 기판의 양면에 대하여, 실리콘 관통 전극을 갖는 기판의 양면의 구리 소결체의 두께가 20μm가 될 때까지 기계적 연마 처리를 행했다. 실리콘 관통 전극을 갖는 기판을 붙이는 시료대로서는, 세라믹제 지그(케멧·재팬 주식회사제)를 이용하여, 실리콘 관통 전극을 갖는 기판을 시료대에 첩부하기 위한 재료로서는, 아르코 왁스(닛카 세이코 주식회사제)를 이용했다. 또, 연마제로서는, DP-현탁액 P-3μm·1μm·1/4μm(스트루어스제)를 순서대로 이용했다.
[도전체에 있어서의 수지 경화물의 충전율]
<실시예 1~73 및 비교예 1>
기계적 연마 처리를 행한 실리콘 관통 전극을 갖는 기판을 두께 방향으로 절단하고, 실리콘 기판의 관통 구멍의 중앙부의 단면 및 실리콘 기판의 주면 상에 마련된 도전체의 단면을 집속 이온빔에 의하여 노출시켜, 이들 단면을 관찰했다. 실리콘 기판의 관통 구멍의 중앙부의 단면을 관찰할 때에는, 관통 구멍의 중앙부로부터, 실리콘 기판의 두께 방향으로 ±5μm 및 실리콘 기판의 두께 방향과 직교하는 방향으로 ±5μm의 범위를 관찰했다. 실리콘 기판의 주면 상에 마련된 도전체의 단면을 관찰할 때에는, 실리콘 기판의 주면 상에 마련된 도전체의 표면부터 5μm까지의 영역에 있어서, 실리콘 기판의 두께 방향으로 10μm 및 실리콘 기판의 두께 방향과 직교하는 방향으로 10μm의 범위를 관찰했다. 집속 이온빔 가공 관찰 장치는, (히타치 하이테크놀로지즈사제, 상품명: MI4050)을 이용했다. 관찰에는, 주사형 전자 현미경(히타치 하이테크놀로지즈사제, 상품명: S-3700N)을 이용하여 배율은 1만배로 하여, 도전체의 단면 화상(약 한 변이 10μm인 사각형)을 촬영했다. 관찰 개소는 5개소로 했다. 얻어진 단면 화상을, 화상 해석 소프트웨어(Adobe Photoshop(등록 상표) Elements)를 이용하여, 소결 구리 부분 및 수지 경화물 부분과, 포러스 부분으로 있어서의 수지 경화물에 의하여 메워져 있지 않은 공간이 나누어지도록 2치화 처리했다. 5개소의 관찰 개소 각각에 대하여, 도전체 단면의 전체 면적에 대한 포러스 부분으로 있어서의 수지 경화물에 의하여 메워져 있지 않은 공간의 면적의 비율을 구하고, 이것을 공공률로 했다. 5개소의 관찰의 공공률의 평균값을 도전체의 공공률로 했다. 구리 소결체의 공공률과, 도전체의 공공률을 하기 식 (1)에 대입함으로써, 도전체에 있어서의 수지 경화물의 충전율을 산출했다.
도전체에 있어서의 수지 경화물의 충전율(%)=[(B-A)/B]×100···식 (1)
[식 (1) 중, A는 도전체의 공공률(%)을 나타내고, B는 구리 소결체의 공공률(%)을 나타낸다.]
(배선 형성 공정(레지스트 형성, 에칭 및 레지스트 제거))
<실시예 1~73 및 비교예 1>
기계적 연마 처리를 행한 실리콘 관통 전극을 갖는 기판의 양면의 구리 소결체의 표면에 자외선 경화형 에칭 레지스트용 드라이 필름 H-W425(히타치 가세이 고교 주식회사제, 상품명)를 래미네이터로 압착했다. 그 후, 포토마스크를 맞추어 배선 패턴을 노광하며, 레지스트 현상-구리 소결체의 에칭-레지스트 제거를 거쳐, 배선을 형성하여, 도 10에 나타내는 실리콘 관통 전극을 갖는 기판(시험편(55))을 얻었다. 얻어진 실리콘 관통 전극을 갖는 기판(시험편(55))은, 관통 구멍에 충전된 도전체가, 기판 표면에 마련된 도전체(배선)에 의하여 전기적으로 접속되어 있다.
(초기 저항값)
<실시예 1~73 및 비교예 1>
실리콘 관통 전극을 갖는 기판(시험편(55))의 초기 저항값으로서 연결 접속 저항값을 측정했다. 실리콘 기판의 관통 구멍의 구멍 직경이 20μm인 경우에는, 관통 구멍 20개가 연결된 저항값을, 실리콘 기판의 관통 구멍의 구멍 직경이 30μm인 경우에는, 관통 구멍 30개가 연결된 저항값을, 실리콘 기판의 관통 구멍의 구멍 직경이 50μm인 경우에는, 관통 구멍 30개가 연결된 저항값을, 실리콘 기판의 관통 구멍의 구멍 직경이 100μm인 경우에는, 관통 구멍 100개가 연결된 저항값을, 실리콘 기판의 관통 구멍의 구멍 직경이 200μm인 경우에는, 관통 구멍 200개가 연결된 저항값을 각각 측정했다. 측정한 연결 접속 저항값은, 하기의 기준에 의하여 평가했다. 평가가 B 이상인 것을 양호라고 판단했다. 결과를 표 1~8에 나타낸다.
A: 저항값이 10mΩ 미만
B: 저항값이 10mΩ 이상, 30mΩ 미만
C: 저항값이 30mΩ 이상, 100mΩ 미만
D: 저항값이 100mΩ 이상, 500mΩ 미만
E: 저항값이 500mΩ 이상
(온도 사이클 접속성 시험)
<실시예 1~73 및 비교예 1>
실리콘 관통 전극을 갖는 기판(시험편(55))을 온도 사이클 시험기(TSA-72SE-W, 에스펙 주식회사제)에 세팅하여, 저온 측: -40℃, 15분, 실온: 2분, 고온 측: 125℃, 15분, 제상(除霜) 사이클: 자동, 사이클 수: 50, 100, 300, 500사이클의 조건으로 온도 사이클 접속 신뢰성 시험을 실시했다. 실리콘 기판의 관통 구멍의 구멍 직경이 20μm인 경우에는, 관통 구멍 20개가 연결된 저항값을, 실리콘 기판의 관통 구멍의 구멍 직경이 30μm인 경우에는, 관통 구멍 30개가 연결된 저항값을, 실리콘 기판의 관통 구멍의 구멍 직경이 50μm인 경우에는, 관통 구멍 30개가 연결된 저항값을, 실리콘 기판의 관통 구멍의 구멍 직경이 100μm인 경우에는, 관통 구멍 100개가 연결된 저항값을, 실리콘 기판의 관통 구멍의 구멍 직경이 200μm인 경우에는, 관통 구멍 200개가 연결된 저항값을 각각 측정했다. 측정한 연결 접속 저항값은, 하기의 기준에 의하여 평가했다. 온도 사이클 시험 500회 후의 평가가 B 이상인 것을 양호라고 판단했다. 결과를 표 1~8에 나타낸다.
A: 저항 변화율이 초기 저항값에 대하여 1% 미만
B: 저항 변화율이 초기 저항값에 대하여 1% 이상 3% 미만
C: 저항 변화율이 초기 저항값에 대하여 3% 이상 5% 미만
D: 저항 변화율이 초기 저항값에 대하여 5% 이상 10% 미만
E: 저항 변화율이 초기 저항값에 대하여 10% 이상 20% 미만
F: 저항 변화율이 초기 저항값에 대하여 20% 이상
(기판의 균열)
<실시예 1~73 및 비교예 1>
실리콘 관통 전극을 갖는 기판(시험편(55))을 육안으로 확인하고, 실리콘 기판의 균열의 유무를 확인했다. 균열이 없는 경우를 ○, 부분적이라도 균열이 있는 경우를 ×로서 평가했다. 결과를 표 1~8에 나타낸다.
(기밀성)
<실시예 1~73 및 비교예 1>
실리콘 관통 전극을 갖는 기판(시험편(55))의 기밀성을 평가했다. 평가는, 헬륨 리크(leak) 검출기(LEYBOLD사제 "UL200")를 이용하여 행했다. 구체적으로는, 실리콘 관통 전극을 갖는 기판을 지그에 세팅하여, 측정기의 인렛압이 5Pa가 될 때까지 진공 배기를 행하고, 인렛압이 5Pa에 도달한 시점에서 He 가압(0.1MPa)을 30초간 행한 후, 리크양을 측정하여, 이하의 기준으로 평가했다. 결과를 표 1~8에 나타낸다.
A: 리크양이 1×10-11Pa·m3/sec 미만
B: 리크양이 1×10-11 이상 1×10-10Pa·m3/sec 미만
C: 리크양이 1×10-10 이상 1×10-9Pa·m3/sec 미만
D: 리크양이 1×10-9 이상 1×10-8Pa·m3/sec 미만
E: 리크양이 1×10-8 이상 1×10-6Pa·m3/sec 미만
F: 리크양이 1×10-6Pa·m3/sec 이상.
(배선의 밀착성-풀 강도-)
<실시예 1~73 및 비교예 1>
배선 형성 공정에 있어서 2mm×2mm의 배선 패턴을 형성한 것 이외에는 동일하게 하여 얻은 실리콘 관통 전극을 갖는 기판에 대하여, 선단부 면적 1mm2의 스터드 핀을 핸더에 의하여 수직으로 접합하여, 시험편으로 했다. 그 시험편을 고정하여, 인장 시험기의 척부에서 스터드 핀을 잡고, 상승 속도 50mm/분으로 수직 상방으로 끌어 당겨, 실리콘 기판의 주면 상의 구리 소결체가 실리콘 기판으로부터 박리될 때의 파괴 하중을 측정했다. 그리고, 얻어진 파괴 하중의 측정값과, 구리 소결층의 파괴 면적으로부터, 하기 식을 이용하여 밀착 강도를 산출했다. 또한, 측정값은 10점의 평균으로 하여, 이하의 기준으로 평가했다. 결과를 표 1~8에 나타낸다.
밀착 강도(MPa)=파괴 하중(kgf)/파괴 면적(mm2)×9.8(N/kgf).
A: 밀착 강도(MPa)가 50MPa 이상
B: 밀착 강도(MPa)가 40MPa 이상 50MPa 미만
C: 밀착 강도(MPa)가 30MPa 이상 40MPa 미만
D: 밀착 강도(MPa)가 20MPa 이상 30MPa 미만
E: 밀착 강도(MPa)가 5MPa 이상 20MPa 미만
F: 밀착 강도(MPa)가 5MPa 미만
(배선 형성성-균열의 유무-)
<실시예 1~73 및 비교예 1>
배선 형성 공정에 있어서 2mm×2mm의 배선 패턴을 5개 형성한 것 이외에는 동일하게 하여 얻은 실리콘 관통 전극을 갖는 기판을, 광학 현미경에 의하여 관찰하고, 배선 패턴에 있어서 크랙(길이 0.5mm 이상)의 유무를 관찰했다. 배율은 500배로 하여, 이하의 기준으로 평가했다. 결과를 표 1~8에 나타낸다.
A: 크랙의 발생 없음
B: 크랙이 1개 이상, 2개 미만
C: 크랙이 2개 이상, 5개 미만
D: 크랙이 5개 이상, 10개 미만
E: 크랙이 10개 이상, 20개 미만
F: 크랙이 20개 이상
(체적 저항률)
<실시예 1~73 및 비교예 1>
실리콘 기판 상에 형성한 도전체의 체적 저항률을 측정했다. 체적 저항률은, 4단침면 저항 측정기(미쓰비시 아날리텍사제, 상품명: 로레스터 GP)로 측정한 면 저항값과, 비접촉 표면·층단면 형상 계측 시스템(VertScan, 주식회사 료카 시스템)으로 구한 막두께로부터 계산했다. 결과를 표 1~8에 나타낸다.
[표 1]
Figure pct00001
[표 2]
Figure pct00002
[표 3]
Figure pct00003
[표 4]
Figure pct00004
[표 5]
Figure pct00005
[표 6]
Figure pct00006
[표 7]
Figure pct00007
[표 8]
Figure pct00008
1…실리콘 웨이퍼
2…금속 피막
3…구리 페이스트
4…포러스
5…구리 소결체
6…수지 경화물
8…에칭 레지스트
9…배선
15…미세 범프
20…접착제의 경화물
25…인터포저 기판
27…배선
30…관통 구멍
31…비관통 구멍
35…도전체
40, 41…실리콘 기판
50, 60…구리 소결체 충전 실리콘 기판
51, 52, 61…실리콘 관통 전극을 갖는 기판
55…시험편
100, 200, 300…반도체 장치
A…가압 지그

Claims (21)

  1. 관통 구멍이 마련되어 있는 실리콘 웨이퍼를 포함하고, 양 주면에 상기 관통 구멍이 통하여 있는 실리콘 기판을 준비하는 준비 공정과,
    적어도 상기 관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성하는 구리 소결체 형성 공정과,
    상기 구리 소결체에 경화성 수지 조성물을 함침하는 수지 함침 공정과,
    상기 구리 소결체에 함침시킨 상기 경화성 수지 조성물을 경화함으로써, 포러스에 수지 경화물이 충전된 상기 구리 소결체를 포함하여 이루어지는 도전체를 형성하여, 상기 관통 구멍에 실리콘 관통 전극을 마련하는 수지 경화 공정을 구비하는, 실리콘 관통 전극을 갖는 기판의 제조 방법.
  2. 비관통 구멍이 마련되어 있는 실리콘 웨이퍼를 포함하고, 일방의 주면에 상기 비관통 구멍이 개구되어 있는 실리콘 기판을 준비하는 준비 공정과,
    적어도 상기 비관통 구멍을 충전하도록, 포러스 구조를 갖는 구리 소결체를 형성하는 구리 소결체 형성 공정과,
    상기 구리 소결체에 경화성 수지 조성물을 함침하는 수지 함침 공정과,
    상기 구리 소결체에 함침시킨 상기 경화성 수지 조성물을 경화함으로써, 포러스에 수지 경화물이 충전된 상기 구리 소결체를 포함하여 이루어지는 도전체를 형성하는 수지 경화 공정과,
    상기 도전체가 형성된 실리콘 기판의 상기 비관통 구멍이 개구되어 있는 면과는 반대 측을 연삭함으로써, 실리콘 관통 전극을 마련하는 연삭 공정을 구비하는, 실리콘 관통 전극을 갖는 기판의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 도전체에 있어서의 수지 경화물의 충전율이, 상기 포러스의 내부 공간의 체적을 기준으로 하여, 80체적% 이상인, 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 구리 소결체의 공공률이, 상기 구리 소결체의 체적을 기준으로 하여, 1~15체적%인, 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 구리 소결체 형성 공정에 있어서, 상기 구리 소결체를, 상기 실리콘 기판의 주면 상의 적어도 일부를 피복하도록 형성하는, 방법.
  6. 청구항 5에 있어서,
    상기 실리콘 기판의 주면 상에 형성된 상기 도전체의 적어도 일부를 제거하는 도전체 제거 공정을 더 구비하는, 방법.
  7. 청구항 6에 있어서,
    상기 도전체 제거 공정에 있어서의 제거 수단이, 에칭, 기계적 연마 및 화학적 기계적 연마로 이루어지는 군으로부터 선택되는 1종 이상인, 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 실리콘 기판이, 적어도 상기 관통 구멍의 벽면에 마련된 금속 피막을 구비하는, 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 실리콘 관통 전극의 구멍 직경 D에 대한 길이 L의 비 L/D가 10 이상인, 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 구리 소결체 형성 공정이,
    상기 실리콘 기판의 상기 관통 구멍에 구리 입자를 포함하는 구리 페이스트를 충전하는 구리 페이스트 충전 공정과,
    상기 구리 페이스트를 소성하여 상기 구리 소결체를 형성하는 구리 페이스트 소성 공정을 갖는, 방법.
  11. 청구항 10에 있어서,
    상기 구리 페이스트가, 상기 구리 입자로서, 입경이 0.8μm 이상인 제1 구리 입자와, 입경이 0.5μm 이하인 제2 구리 입자를 포함하는, 방법.
  12. 청구항 11에 있어서,
    상기 제1 구리 입자가 편평상인, 방법.
  13. 청구항 10 내지 청구항 12 중 어느 한 항에 있어서,
    상기 구리 페이스트를 0.1MPa 이상의 가압하에서 소성하는, 방법.
  14. 청구항 10 내지 청구항 13 중 어느 한 항에 있어서,
    상기 구리 페이스트를 질소 또는 수소를 포함하는 분위기하에서 소성하는, 방법.
  15. 관통 구멍이 마련되어 있는 실리콘 웨이퍼를 포함하고, 양 주면에 상기 관통 구멍이 통하여 있는 실리콘 기판과, 상기 관통 구멍을 충전하는 도전체로 이루어지는 실리콘 관통 전극을 구비하며,
    상기 도전체가, 포러스 구조를 갖는 구리 소결체와, 상기 구리 소결체의 포러스에 충전된 수지 경화물을 포함하는, 실리콘 관통 전극을 갖는 기판.
  16. 청구항 15에 있어서,
    상기 도전체에 있어서의 수지 경화물의 충전율이, 상기 포러스의 내부 공간의 체적을 기준으로 하여, 80체적% 이상인, 실리콘 관통 전극을 갖는 기판.
  17. 청구항 15 또는 청구항 16에 있어서,
    상기 실리콘 기판이, 적어도 상기 관통 구멍의 벽면에 마련된 금속 피막을 구비하는, 실리콘 관통 전극을 갖는 기판.
  18. 청구항 15 내지 청구항 17 중 어느 한 항에 있어서,
    상기 실리콘 관통 전극의 구멍 직경 D에 대한 길이 L의 비 L/D가 10 이상인, 실리콘 관통 전극을 갖는 기판.
  19. 청구항 15 내지 청구항 18 중 어느 한 항에 있어서,
    상기 도전체가, 상기 실리콘 기판의 주면 상의 적어도 일부를 피복하는, 실리콘 관통 전극을 갖는 기판.
  20. 실리콘 관통 전극을 형성하기 위하여 이용되는 구리 페이스트로서,
    입경이 0.8μm 이상인 제1 구리 입자와, 입경이 0.5μm 이하인 제2 구리 입자를 포함하는, 실리콘 관통 전극 형성용 구리 페이스트.
  21. 청구항 20에 있어서,
    상기 제1 구리 입자가 편평상인, 구리 페이스트.
KR1020217037303A 2019-04-24 2019-04-24 실리콘 관통 전극을 갖는 기판의 제조 방법, 실리콘 관통 전극을 갖는 기판 및 실리콘 관통 전극 형성용 구리 페이스트 KR20220005489A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/017509 WO2020217361A1 (ja) 2019-04-24 2019-04-24 シリコン貫通電極を有する基板の製造方法、シリコン貫通電極を有する基板及びシリコン貫通電極形成用銅ペースト

Publications (1)

Publication Number Publication Date
KR20220005489A true KR20220005489A (ko) 2022-01-13

Family

ID=72940636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217037303A KR20220005489A (ko) 2019-04-24 2019-04-24 실리콘 관통 전극을 갖는 기판의 제조 방법, 실리콘 관통 전극을 갖는 기판 및 실리콘 관통 전극 형성용 구리 페이스트

Country Status (5)

Country Link
US (1) US20220230918A1 (ko)
JP (1) JP7226531B2 (ko)
KR (1) KR20220005489A (ko)
CN (1) CN113711337A (ko)
WO (1) WO2020217361A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240099519A (ko) 2022-12-21 2024-07-01 (재)한국나노기술원 3차원 소자 제작을 위한 미세 관통 전극이 형성된 투명 기판 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7487471B2 (ja) * 2019-12-13 2024-05-21 株式会社レゾナック 金属ペースト、導電体、並びに、貫通電極を有する基体及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016712A (ja) 2017-07-07 2019-01-31 学校法人 芝浦工業大学 シリコン貫通電極を有する半導体デバイスの製造方法およびシリコン貫通電極を有する半導体デバイス

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397689B2 (ja) * 1998-06-01 2003-04-21 株式会社東芝 マルチチップ半導体装置およびその製造方法
JP2001237140A (ja) * 1999-12-13 2001-08-31 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
TWI325739B (en) * 2003-01-23 2010-06-01 Panasonic Corp Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method
JP2005259845A (ja) * 2004-03-10 2005-09-22 Sharp Corp 導電性ペーストによるビア充填方法
JP2012119611A (ja) * 2010-12-03 2012-06-21 Asahi Glass Co Ltd 貫通電極基板の製造方法
JP6095421B2 (ja) * 2013-03-11 2017-03-15 住友精密工業株式会社 金属充填方法及び金属充填装置
JP6134884B2 (ja) * 2013-07-19 2017-05-31 株式会社ザイキューブ 電極、電極材料及び電極形成方法
JP6022492B2 (ja) * 2014-02-13 2016-11-09 有限会社 ナプラ 微細空間内に導体を形成する製造方法
JP6737009B2 (ja) * 2016-06-30 2020-08-05 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016712A (ja) 2017-07-07 2019-01-31 学校法人 芝浦工業大学 シリコン貫通電極を有する半導体デバイスの製造方法およびシリコン貫通電極を有する半導体デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240099519A (ko) 2022-12-21 2024-07-01 (재)한국나노기술원 3차원 소자 제작을 위한 미세 관통 전극이 형성된 투명 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JPWO2020217361A1 (ko) 2020-10-29
CN113711337A (zh) 2021-11-26
US20220230918A1 (en) 2022-07-21
JP7226531B2 (ja) 2023-02-21
WO2020217361A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
EP3348337B1 (en) Copper paste for joining, method for manufacturing joined body, and method for manufacturing semiconductor device
EP3348338B1 (en) Copper paste for joining, method for producing joined body, and method for producing semiconductor device
US10566304B2 (en) Assembly and semiconductor device
CN111295741B (zh) 接合体的制造方法及接合材料
JP2024083369A (ja) 金属粒子フィルム、金属粒子フィルムの製造方法、及び、貫通電極を有する基体の製造方法
JP2008071926A (ja) セラミック電子部品
CN101047049B (zh) 导电性膏组合物和印刷电路板
Zhao et al. Effect of silver flakes in silver paste on the joining process and properties of sandwich power modules (IGBTs chip/silver paste/bare Cu)
JP2024054108A (ja) 金属ペースト
KR20220005489A (ko) 실리콘 관통 전극을 갖는 기판의 제조 방법, 실리콘 관통 전극을 갖는 기판 및 실리콘 관통 전극 형성용 구리 페이스트
JP2023156407A (ja) 導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板
US12070800B2 (en) Electronic component and method for manufacturing electronic component
WO2014002949A1 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法
WO2022210477A1 (ja) 接合構造体
JP2022022600A (ja) 導電部材及びその製造方法、並びに、半導体装置
KR20210096147A (ko) 접합체 및 반도체 장치의 제조 방법, 및 접합용 구리 페이스트
WO2024190406A1 (ja) 導電ビア付基板の製造方法、及び導電ビア付配線基板の製造方法
WO2024190405A1 (ja) 導電ビア付基板の製造方法、導電ビア付基板及び金属ペースト
JP7375295B2 (ja) 電子部品及び電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal