KR20210151337A - 산화물 반도체 채널 물질 기반 3차원 플래시 메모리 - Google Patents

산화물 반도체 채널 물질 기반 3차원 플래시 메모리 Download PDF

Info

Publication number
KR20210151337A
KR20210151337A KR1020200068008A KR20200068008A KR20210151337A KR 20210151337 A KR20210151337 A KR 20210151337A KR 1020200068008 A KR1020200068008 A KR 1020200068008A KR 20200068008 A KR20200068008 A KR 20200068008A KR 20210151337 A KR20210151337 A KR 20210151337A
Authority
KR
South Korea
Prior art keywords
selection line
flash memory
channel layer
oxide semiconductor
semiconductor material
Prior art date
Application number
KR1020200068008A
Other languages
English (en)
Other versions
KR102396928B1 (ko
Inventor
송윤흡
최선준
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200068008A priority Critical patent/KR102396928B1/ko
Priority to PCT/KR2021/005621 priority patent/WO2021246664A1/ko
Priority to US18/008,306 priority patent/US20230284448A1/en
Publication of KR20210151337A publication Critical patent/KR20210151337A/ko
Application granted granted Critical
Publication of KR102396928B1 publication Critical patent/KR102396928B1/ko

Links

Images

Classifications

    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H01L27/1157—
    • H01L27/1159—
    • H01L27/11597—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

산화물 반도체 채널 물질 기반 3차원 플래시 메모리가 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 일 방향으로 연장 형성되는 스트링-상기 스트링은 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-; 상기 스트링의 상단 또는 하단에 수직으로 연결되는 적어도 하나의 선택 라인(Selection Line); 및 상기 적어도 하나의 선택 라인의 상부 또는 하부에 위치한 채 상기 스트링에 수직으로 연결되는 복수의 워드 라인들을 포함하고, 상기 채널층은, 산화물 반도체 물질로 형성되는 것을 특징으로 한다.

Description

산화물 반도체 채널 물질 기반 3차원 플래시 메모리{THREE DIMENSIONAL FLASH MEMORY BASED ON OXIDE SEMICONDUCTOR CHANNEL MATERIALS}
아래의 실시예들은 3차원 플래시 메모리에 관한 것으로, 보다 상세하게는, 산화물 반도체 물질로 채널층을 구성하는 3차원 플래시 메모리에 대한 기술이다.
플래시 메모리 소자는 전기적으로 소거가능하며 프로그램 가능한 판독 전용 메모리(Electrically Erasable Programmable Read Only Memory; EEPROM)로서, 그 메모리는, 예를 들어, 컴퓨터, 디지털 카메라, MP3 플레이어, 게임 시스템, 메모리 스틱(Memory stick) 등에 공통적으로 이용될 수 있다. 이러한, 플래시 메모리 소자는 F-N 터널링(Fowler-Nordheimtunneling) 또는 열전자 주입(Hot electron injection)에 의해 전기적으로 데이터의 입출력을 제어한다.
구체적으로, 기존의 3차원 플래시 메모리의 어레이를 나타낸 도 1을 참조하면, 3차원 플래시 메모리의 어레이는 공통 소스 라인(CSL), 비트 라인(BL) 및 공통 소스 라인(CSL)과 비트라인(BL) 사이에 배치되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다.
비트 라인들은 2차원적으로 배열되고, 그 각각에는 복수 개의 셀 스트링들(CSTR)이 병렬로 연결된다. 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 비트 라인들과 하나의 공통 소스 라인(CSL) 사이에 복수의 셀 스트링들(CSTR)이 배치될 수 있다. 이 때, 공통 소스 라인들(CSL)은 복수 개일 수 있으며, 복수 개의 공통 소스 라인들(CSL)이 2차원적으로 배열될 수 있다. 여기서, 복수 개의 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 복수 개의 공통 소스 라인들(CSL) 각각이 전기적으로 제어될 수도 있다.
셀 스트링들(CSTR) 각각은 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 비트라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 접지 선택 트랜지스터(GST), 스트링 선택 트랜지스터(SST) 및 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
공통 소스 라인(CSL)은 접지 선택 트랜지스터들(GST)의 소스들에 공통으로 연결될 수 있다. 이에 더하여, 공통 소스 라인(CSL)과 비트 라인(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수 개의 워드 라인들(WL0-WL3) 및 복수개의 스트링 선택 라인들(SSL)이 접지 선택 트랜지스터(GST), 메모리 셀 트랜지스터들(MCT) 및 스트링 선택 트랜지스터들(SST)의 전극층들로서 각각 사용될 수 있다. 또한, 메모리 셀 트랜지스터들(MCT) 각각은 메모리 요소(memory element)를 포함한다. 이하, 스트링 선택 라인(SSL)은 상부 선택 라인(Upper Selection Line; USL)으로 표현될 수 있으며, 접지 선택 라인(GSL)은 하부 선택 라인(Lower Selection Line; LSL)으로 표현될 수 있다.
한편, 기존의 3차원 플래시 메모리는 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해, 수직적으로 셀을 적층함으로써, 집적도를 증가시키고 있다.
예를 들어, 기존의 3차원 플래시 메모리의 구조를 나타낸 도 2를 참조하면, 기존의 3차원 플래시 메모리는 기판(200) 상에 층간 절연층들(211) 및 수평 구조체들(250)이 교대로 반복적으로 형성된 전극 구조체(215)가 배치되어 제조된다. 층간 절연층들(211) 및 수평 구조체들(250)은 제1 방향으로 연장될 수 있다. 층간 절연층들(211)은 일례로 실리콘 산화막일 수 있으며, 층간 절연층들(211) 중 최하부의 층간 절연층(211a)은 나머지 층간 절연층들(211)보다 얇은 두께를 가질 수 있다. 수평 구조체들(250) 각각은 제1 및 제2 블로킹 절연막들(242, 243) 및 전극층(245)을 포함할 수 있다. 전극 구조체(215)는 복수 개로 제공되며, 복수 개의 전극 구조체들(215)은 제1 방향에 교차하는 제2 방향으로 서로 마주보며 배치될 수 있다. 제1 및 제2 방향은 각각 도 2의 x축 및 y축에 해당할 수 있다. 복수 개의 전극 구조체들(215) 사이에는 이들을 이격시키는 트렌치들(240)이 제1 방향으로 연장될 수 있다. 트렌치들(240)에 의해 노출된 기판(200) 내에는 고농도로 도핑된 불순물 영역들이 형성되어 공통 소스 라인(CSL)이 배치될 수 있다. 도시하지 않았으나, 트렌치들(240)을 채우는 분리 절연막들이 더 배치될 수 있다.
전극 구조체(215)를 관통하는 수직 구조체들(230)이 배치될 수 있다. 일례로, 수직 구조체들(230)은 평면적 관점에서, 제1 및 제2 방향을 따라 정렬되어 매트릭스 형태로 배치될 수 있다. 다른 예로, 수직 구조체들(230)은 제2 방향으로 정렬되되, 제1 방향으로 지그재그 형태로 배치될 수도 있다. 수직 구조체들(230) 각각은 보호막(224), 전하 저장막(225), 터널 절연막(226), 및 채널층(227)을 포함할 수 있다. 일례로, 채널층(227)은 그 내부의 속이 빈 튜브형으로 배치될 수 있으며, 이 경우 채널층(227)의 내부를 채우는 매립막(228)이 더 배치될 수 있다. 채널층(227)의 상부에는 드레인 영역(D)이 배치되고, 드레인 영역(D) 상에 도전 패턴(229)이 형성되어, 비트 라인(BL)과 연결될 수 있다. 비트 라인(BL)은 수평 전극들(250)과 교차하는 방향, 예를 들어 제2 방향으로 연장될 수 있다. 일례로, 제2 방향으로 정렬된 수직 구조체들(230)은 하나의 비트 라인(BL)에 연결될 수 있다.
수평 구조체들(250)에 포함된 제1 및 제2 블로킹 절연막들(242, 243) 및 수직 구조체들(230)에 포함된 전하 저장막(225) 및 터널 절연막(226)은 3차원 플래시 메모리의 정보 저장 요소인 ONO(Oxide-Nitride-Oxide)층으로 정의될 수 있다. 즉, 정보 저장 요소 중 일부는 수직 구조체들(230)에 포함되고, 나머지 일부는 수평 구조체들(250)에 포함될 수 있다. 일례로, 정보 저장 요소 중 전하 저장막(225) 및 터널 절연막(226)은 수직 구조체들(230)에 포함되고, 제1 및 제2 블로킹 절연막들(242, 243)은 수평 구조체들(250)에 포함될 수 있다.
기판(200) 및 수직 구조체들(230) 사이에 에피택시얼 패턴들(222)이 배치될 수 있다. 에피택시얼 패턴들(222)은 기판(200)과 수직 구조체들(230)을 연결한다. 에피택시얼 패턴들(222)은 적어도 한 층의 수평 구조체들(250)과 접할 수 있다. 즉, 에피택시얼 패턴들(222)은 최하부의 수평 구조체(250a)와 접하도록 배치될 수 있다. 다른 실시예에 따르면, 에피택시얼 패턴들(222)은 복수 개의 층, 예를 들어 두 개의 층의 수평 구조체들(250)과 접하도록 배치될 수도 있다. 한편, 에피택시얼 패턴들(222)이 최하부의 수평 구조체(250a)와 접하도록 배치되는 경우, 최하부의 수평 구조체(250a)는 나머지 수평 구조체들(250)보다 두껍게 배치될 수 있다. 에피택시얼 패턴들(222)에 접하는 최하부의 수평 구조체(250a)는 도 1을 참조하여 기재한 3차원 플래시 메모리의 어레이의 접지 선택 라인(GSL)에 해당할 수 있으며, 수직 구조체들(230)에 접하는 나머지 수평 구조체들(250)은 복수 개의 워드 라인들(WL0-WL3)에 해당할 수 있다.
에피택시얼 패턴들(222) 각각은 리세스된 측벽(222a)을 갖는다. 그에 따라, 에피택시얼 패턴들(222)에 접하는 최하부의 수평 구조체(250a)는 리세스된 측벽(222a)의 프로파일을 따라 배치된다. 즉, 최하부의 수평 구조체(250a)는 에피택시얼 패턴들(222)의 리세스된 측벽(222a)을 따라 안쪽으로 볼록한 형태로 배치될 수 있다.
이와 같은 구조를 갖는 기존의 3차원 플래시 메모리는 통상 폴리 실리콘으로 채널층(227)을 형성하게 됨에 따라, 누설 전류가 매우 큰 문제를 갖는다. 이에, 누설 전류를 억제하고자, 스트링 선택 라인(String Selection Line; SSL)의 개수가 늘어난 구조가 제안되었다.
그러나 SSL의 개수가 늘어난 구조는 메모리의 집적도에 악영향을 미치는 단점을 야기한다.
따라서, 아래의 실시예들은 3차원 플래시 메모리에서 누설 전류 특성을 개선하는 동시에, 메모리 집적도 및 소형화를 도모하는 기술을 제안하고자 한다.
일 실시예들은 누설 전류 특성을 개선하는 동시에, 메모리 집적도 및 소형화를 도모하는 3차원 플래시 메모리를 제안한다.
보다 상세하게, 일 실시예들은 산화물 반도체 물질로 형성되는 채널층을 포함함으로써 산화물 반도체 물질의 우수한 누설 전류 특성을 가지며, 산화물 반도체 물질의 우수한 누설 전류 특성에 힘입어 적어도 하나의 선택 라인의 물리적 구조를 변경함으로써, 메모리 집적도 및 소형화를 도모하는 3차원 플래시 메모리를 제안한다.
일 실시예에 따르면, 3차원 플래시 메모리는, 기판 상 일 방향으로 연장 형성되는 스트링-상기 스트링은 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-; 상기 스트링의 상단 또는 하단에 수직으로 연결되는 적어도 하나의 선택 라인(Selection Line); 및 상기 적어도 하나의 선택 라인의 상부 또는 하부에 위치한 채 상기 스트링에 수직으로 연결되는 복수의 워드 라인들을 포함하고, 상기 채널층은, 산화물 반도체 물질로 형성되는 것을 특징으로 한다.
일 측면에 따르면, 상기 채널층 전체가, 상기 산화물 반도체 물질로 형성되는 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 적어도 하나의 선택 라인의 물리적 구조는, 상기 채널층을 형성하는 상기 산화물 반도체 물질의 누설 전류 특성에 기초하여 결정되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 적어도 하나의 선택 라인의 개수 또는 두께는, 상기 채널층을 형성하는 상기 산화물 반도체 물질의 누설 전류 특성에 기초하여 조절되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 적어도 하나의 선택 라인은, 상기 복수의 워드 라인들 각각의 두께보다 얇은 두께로 형성되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 적어도 하나의 선택 라인은, 한 개로 구현되는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 산화물 반도체 물질은, In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질 또는 4족 반도체 물질을 포함하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 적어도 하나의 선택 라인은, 스트링 선택 라인(String Selection Lin; SSL) 또는 그라운드 선택 라인(Ground Selection Line; GSL) 중 어느 하나인 것을 특징으로 할 수 있다.
일 실시예에 따르면, 3차원 플래시 메모리의 제조 방법은, 기판 상 복수의 워드 라인들 및 복수의 절연층들이 교번하며 적층되고, 상부 또는 하부에 적어도 하나의 선택 라인(Selection Line)이 적층된 반도체 구조체를 준비하는 단계; 상기 반도체 구조체 상에 일 방향으로 홀을 에칭하는 단계; 상기 홀에 전하 저장층을 상기 일 방향으로 연장 형성하는 단계; 및 상기 전하 저장층의 내부 공간에 산화물 반도체 물질로 채널층을 상기 일 방향으로 연장 형성하는 단계를 포함한다.
일 측면에 따르면, 상기 채널층을 상기 일 방향으로 연장 형성하는 단계는, 상기 채널층 전체를 상기 산화물 반도체 물질로 형성하는 단계인 것을 특징으로 할 수 있다.
다른 일 측면에 따르면, 상기 반도체 구조체를 준비하는 단계는, 상기 채널층을 형성하는 상기 산화물 반도체 물질의 누설 전류 특성에 기초하여 결정된 물리 구조를 갖는 상기 적어도 하나의 선택 라인을 포함하도록 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 반도체 구조체를 준비하는 단계는, 상기 채널층을 형성하는 상기 산화물 반도체 물질의 누설 전류 특성에 기초하여 조절된 개수 또는 두께를 갖는 상기 적어도 하나의 선택 라인을 포함하도록 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 반도체 구조체를 준비하는 단계는, 상기 복수의 워드 라인들 각각의 두께보다 얇은 두께를 갖는 상기 적어도 하나의 선택 라인을 포함하도록 상기 반도체 구조체를 준비하는 단계를 포함하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 반도체 구조체를 준비하는 단계는, 한 개로 구현되는 상기 적어도 하나의 선택 라인을 포함하도록 상기 반도체 구조체를 준비하는 단계를 포함하는 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 채널층을 상기 일 방향으로 연장 형성하는 단계는, In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질 또는 4족 반도체 물질을 포함하는 상기 산화물 반도체 물질로 상기 채널층을 형성하는 단계인 것을 특징으로 할 수 있다.
또 다른 일 측면에 따르면, 상기 적어도 하나의 선택 라인은, 스트링 선택 라인(String Selection Lin; SSL) 또는 그라운드 선택 라인(Ground Selection Line; GSL) 중 어느 하나인 것을 특징으로 할 수 있다.
일 실시예들은 누설 전류 특성을 개선하는 동시에, 메모리 집적도 및 소형화를 도모하는 3차원 플래시 메모리를 제안할 수 있다.
보다 상세하게, 일 실시예들은 산화물 반도체 물질로 형성되는 채널층을 포함함으로써 산화물 반도체 물질의 우수한 누설 전류 특성을 가지며, 산화물 반도체 물질의 우수한 누설 전류 특성에 힘입어 적어도 하나의 선택 라인의 물리적 구조를 변경함으로써, 메모리 집적도 및 소형화를 도모하는 3차원 플래시 메모리를 제안할 수 있다.
도 1은 기존의 3차원 플래시 메모리의 어레이를 나타낸 간략 회로도이다.
도 2는 기존의 3차원 플래시 메모리의 구조를 나타낸 사시도이다.
도 3은 산화물 반도체 물질이 갖는 누설 전류 특성을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 Y-Z 단면도이다.
도 5는 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 Y-Z 단면도이다.
도 6은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이다.
도 7a 내지 7d는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위한 Y-Z 단면도이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 산화물 반도체 물질이 갖는 누설 전류 특성을 설명하기 위한 도면이고, 도 4는 일 실시예에 따른 3차원 플래시 메모리를 나타낸 Y-Z 단면도이다.
산화물 반도체 물질은 In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질(예컨대, AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 등을 포함하는 ZnOx 계열의 물질) 또는 4족 반도체 물질을 포함하는 산화물 반도체 물질은, 도 3의 그래프와 같이 누설 전류 수준이 폴리 실리콘 대비 현저하게 낮은 특성을 갖는다.
이에, 도 4를 참조하여 설명되는 일 실시예에 따른 3차원 플래시 메모리(400)는, 폴리 실리콘 대비 우수한 누설 전류 특성을 갖는 산화물 반도체 물질 기반의 채널층(410)을 포함함을 특징으로 한다.
보다 상세하게, 3차원 플래시 메모리(400)는, 채널층(410) 및 전하 저장층(411)을 포함하는 스트링(420), 적어도 하나의 선택 라인(Selection Line)(430) 및 복수의 워드 라인들(440)을 포함할 수 있다. 이하, 3차원 플래시 메모리(400)는 설명의 편의를 위해, 스트링(420), 적어도 하나의 선택 라인(330) 및 복수의 워드 라인들(440)을 필수적으로 포함하는 것으로 도시되는 가운데, 복수의 워드 라인들(40) 사이에 개재되는 복수의 절연층들(미도시), 스트링(420)의 상부에 배치되는 비트 라인 및 하부에 배치되는 소스 라인 등을 생략하는 것으로 도시된다. 또한, 이하 3차원 플래시 메모리(400)는 하나의 스트링(420)을 포함하는 것으로 도시 및 설명되나, 이에 제한되거나 한정되지 않고 복수의 스트링들을 포함할 수 있다. 이러한 경우 복수의 스트링들 각각에는, 후술되는 하나의 스트링의 구조가 그대로 적용될 수 있다.
스트링(420)은 기판 상 일 방향(예컨대, z 방향)으로 연장 형성되는 가운데 채널층(410) 및 전하 저장층(411)을 포함함으로써, 수직 방향으로 연결되는 복수의 워드 라인들(440) 각각에 대응하는 메모리 셀들을 구성할 수 있다.
전하 저장층(411)은 채널층(410)을 감싸도록 연장 형성된 채, 복수의 워드 라인들(440)을 통해 인가되는 전압에 의한 전하가 저장되는 구성요소로서, 3차원 플래시 메모리(400)에서 데이터 저장소의 역할을 하며, 일례로 ONO(Oxide-Nitride-Oxide)의 구조로 형성되거나, HfOx 등의 강유전체막으로 형성될 수 있다.
채널층(410)은 산화물 반도체 물질로 형성될 수 있으며, 그 내부를 채우는 매립막(미도시)이 더 포함할 수 있다. 특히, 채널층(410)의 일부분만이 아닌, 채널층(410) 전체가 누설 전류 특성이 우수한 산화물 반도체 물질로 형성됨에 따라, 채널층(410)의 전체 영역을 통해 누설 전류를 차단 및 억제하는 효과가 기대될 수 있다. 이하, 산화물 반도체 물질의 누설 전류 특성이 우수하다는 것은, 종래의 채널층을 구성하는 물질인 폴리 실리콘의 누설 전류 특성과 비교하여 작은 값의 누설 전류를 갖는다는 것을 의미한다.
여기서, 산화물 반도체 물질은 누설 전류 특성이 우수한 In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질(예컨대, AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 등을 포함하는 ZnOx 계열의 물질) 또는 4족 반도체 물질을 포함할 수 있다.
적어도 하나의 선택 라인(430)은 스트링(420)의 상단에 수직으로 연결되는 적어도 하나의 스트링 선택 라인(String Selection Line; SSL)(적어도 하나의 스트링 선택 라인은 스트링(420)의 상부에 위치하는 비트 라인(미도시)과 연결됨) 또는 스트링(420)의 하단에 수직으로 연결되는 적어도 하나의 그라운드 선택 라인(Ground Selection Line; GSL)(적어도 하나의 그라운드 선택 라인은 스트링(420)의 하부에 위치하는 소스 라인(미도시)과 연결됨) 중 어느 하나로서, W(텅스텐), Ti(티타늄), Ta(탄탈륨), Au(구리) 또는 Au(금)과 같은 도전성 물질로 형성될 수 있다. 이하, 도면에서는 적어도 하나의 선택 라인(430)이 하나의 스트링 선택 라인으로서 도시되나, 설명된 바와 같이 이에 제한되거나 한정되지 않는다.
특히, 적어도 하나의 선택 라인(430)은 채널층(410)을 형성하는 산화물 반도체 물질의 누설 전류 특성에 기초하여 그 물리적 구조가 결정될 수 있다. 예를 들어, 적어도 하나의 선택 라인(430)의 개수는 채널층(410)을 형성하는 산화물 반도체 물질의 우수한 누설 전류 특성에 기초하여 조절될 수 있다. 더 구체적인 예를 들면, 채널층(410)을 형성하는 산화물 반도체 물질의 우수한 누설 전류 특성을 갖게 됨에 따라, 3차원 플래시 메모리(400)는 도면과 같이 스트링(420) 별 스트링 선택 라인을 한 개 포함하고, 그라운드 선택 라인을 한 개 포함할 수 있다.
다른 예를 들면, 적어도 하나의 선택 라인(430)의 두께는 채널층(410)을 형성하는 산화물 반도체 물질의 누설 전류 특성에 기초하여 조절될 수 있다. 이에 대한 상세한 설명은 도 5를 참조하여 기재하기로 한다.
복수의 워드 라인들(440)은 적어도 하나의 선택 라인(430)의 상부 또는 하부에 위치하며 스트링(420)에 수직으로 연결된 채, W(텅스텐), Ti(티타늄), Ta(탄탈륨), Au(구리) 또는 Au(금)과 같은 도전성 물질로 형성되어, 각각에 대응하는 메모리 셀들로 전압을 인가하여 메모리 동작(판독 동작, 프로그램 동작 및 소거 동작 등)을 수행할 수 있다.
도 5는 다른 일 실시예에 따른 3차원 플래시 메모리를 나타낸 Y-Z 단면도이다.
도 5를 참조하면, 다른 일 실시예에 따른 3차원 플래시 메모리(500)는 도 4를 참조하여 전술된 3차원 플래시 메모리(400)와 적어도 하나의 선택 라인(510)의 구조만이 상이할 뿐 다른 구성요소의 구조는 모두 동일하므로, 이하에서는 적어도 하나의 선택 라인(510) 및 적어도 하나의 선택 라인(510)과 수직으로 연결되는 채널층(520)에 대해서만 설명하기로 한다.
다른 일 실시예에 따른 3차원 플래시 메모리(500)는, 채널층(520)이 누설 전류 특성이 우수한 산화물 반도체 물질로 형성됨에 따라. 적어도 하나의 선택 라인(510)의 물리적 구조 중 두께를 조절함을 특징으로 한다. 보다 상세하게, 적어도 하나의 선택 라인(510)의 두께는 채널층(520)을 형성하는 산화물 반도체 물질의 누설 전류 특성에 기초하여 조절될 수 있으며, 예컨대, 복수의 워드 라인들(530) 각각의 두께보다 얇은 두께로 조절 및 결정될 수 있다. 그러나 이에 제한되거나 한정되지 않고, 적어도 하나의 선택 라인(510)은 종래의 폴리 실리콘 기반 채널층을 갖는 3차원 플래시 메모리의 선택 라인 대비 얇은 두께를 갖도록 형성될 수 있다.
이처럼 3차원 플래시 메모리(400, 500)는 산화물 반도체 물질로 채널층(410, 520)을 형성함으로써 우수한 누설 전류 특성을 가질 수 있으며, 산화물 반도체 물질의 우수한 누설 전류 특성에 힘입어 적어도 하나의 선택 라인(430, 510)의 물리적 구조를 변경함으로써 메모리 집적도 및 소형화를 도모할 수 있다. 이상, 적어도 하나의 선택 라인(430, 510)의 물리적 구조를 변경하는 것이 개수 또는 두께 중 어느 하나를 변경하는 것으로 설명되었으나, 개수 또는 두께 중 어느 하나를 변경하는 것에 제한되거나 한정되지 않고, 개수와 두께 모두를 변경할 수도 있다.
또한, 3차원 플래시 메모리(400, 500)는, 산화물 반도체 물질로 형성되는 채널층(410, 520)을 포함함으로써, 우수한 누설 전류 특성을 갖는 것에 그치지 않고, 적어도 하나의 선택 라인(430, 510)의 트랜지스터 특성(스트링 셀들의 문턱 전압 산포 및 프로그램/판독 동작의 속도)을 개선하는 효과를 도모할 수도 있다.
도 6은 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 나타낸 플로우 차트이고, 도 7a 내지 7d는 일 실시예에 따른 3차원 플래시 메모리의 제조 방법을 설명하기 위한 Y-Z 단면도이다. 이하 설명되는 3차원 플래시 메모리의 제조 방법은 자동화 및 기계화된 제조 시스템에 의해 수행됨을 전제로 하며, 도 4 내지 5를 참조하여 상술된 3차원 플래시 메모리(400, 500)를 제조하는 방법을 의미한다.
우선, 제조 시스템은 단계(S610)에서, 도 7a와 같이 기판 상 복수의 워드 라인들(711) 및 복수의 절연층들(712)이 교번하며 적층되고, 상부 또는 하부에 적어도 하나의 선택 라인(Selection Line)(713)이 적층된 반도체 구조체(710)를 준비할 수 있다.
여기서, 반도체 구조체(710) 내 적어도 하나의 선택 라인(713)은 적어도 하나의 스트링 선택 라인(String Selection Line; SSL) 또는 적어도 하나의 그라운드 선택 라인(Ground Selection Line; GSL) 중 어느 하나로서, W(텅스텐), Ti(티타늄), Ta(탄탈륨), Au(구리) 또는 Au(금)과 같은 도전성 물질로 형성될 수 있고, 반도체 구조체(710) 내 복수의 워드라인들(711) 역시 마찬가지로 W(텅스텐), Ti(티타늄), Ta(탄탈륨), Au(구리) 또는 Au(금)과 같은 도전성 물질로 형성될 수 있다. 반면, 반도체 구조체(710) 내 복수의 절연층들(712)은 절연성 물질로 형성될 수 있다.
이하, 적어도 하나의 선택 라인(713)이 반도체 구조체(710) 상에서 상부에 적층되는 경우인 것으로 도면들이 도시되나, 이에 제한되거나 한정되지 않고 반도체 구조체(710) 상에서 하부에 적층되는 경우에도 마찬가지로 단계들(S610 내지 S640)을 통해 3차원 플래시 메모리가 제조될 수 있다.
이어서, 제조 시스템은 단계(S620)에서, 도 7b와 같이 반도체 구조체(710) 상에 일 방향으로 홀(720)을 에칭할 수 있다. 여기서, 홀(720)은 원형의 트렌치를 의미한다
그 다음, 제조 시스템은 단계(S630)에서, 도 7c와 같이 홀(720)에 전하 저장층(730)을 일 방향(예컨대, z 방향)으로 연장 형성할 수 있다. 예컨대, 제조 시스템은 전하 저장층(730)이 내부 공간(731)을 갖도록 홀(720)의 내벽에 전하 저장층(730)을 형성할 수 있다.
그 후, 제조 시스템은 단계(S640)에서, 도 7d와 같이 전하 저장층(730)의 내부 공간(731)에, 산화물 반도체 물질로 채널층(740)을 일 방향(예컨대, z 방향)으로 연장 형성할 수 있다. 보다 상세하게, 제조 시스템은 전하 저장층(730)의 내부 공간(731) 모두를 산화물 반도체 물질로 채워 넣음으로써, 채널층(740)의 전체를 산화물 반도체 물질로 형성할 수 있다. 여기서, 산화물 반도체 물질은, In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질 또는 4족 반도체 물질을 포함하는 물질일 수 있다.
이처럼 단계(S640)에서 채널층(740)이 누설 전류 특성이 우수한 산화물 반도체 물질로 형성될 것이기 때문에, 단계(S610)에서 준비되는 반도체 구조체(710) 내 적어도 하나의 선택 라인(713)은 채널층(740)을 형성할 산화물 반도체 물질의 누설 전류 특성에 기초하여 결정된 물리 구조를 가질 수 있다. 구체적으로, 단계(S610)에서 제조 시스템은 채널층(740)을 형성할 산화물 반도체 물질의 누설 전류 특성에 기초하여 조절된 개수 또는 두께를 갖는 적어도 하나의 선택 라인(713)을 포함하도록 반도체 구조체(710)를 준비할 수 있다. 예를 들어, 제조 시스템은 단계(S610)에서 복수의 워드 라인들(711) 각각의 두께보다 얇은 두께를 갖는 적어도 하나의 선택 라인(713)을 포함하도록 반도체 구조체(710)를 준비하거나, 한 개로 구현되는 적어도 하나의 선택 라인(713)을 포함하는 반도체 구조체(710)를 준비할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (16)

  1. 기판 상 일 방향으로 연장 형성되는 스트링-상기 스트링은 상기 일 방향으로 연장 형성되는 채널층 및 상기 채널층을 감싸도록 상기 일 방향으로 연장 형성되는 전하 저장층을 포함함-;
    상기 스트링의 상단 또는 하단에 수직으로 연결되는 적어도 하나의 선택 라인(Selection Line); 및
    상기 적어도 하나의 선택 라인의 상부 또는 하부에 위치한 채 상기 스트링에 수직으로 연결되는 복수의 워드 라인들
    을 포함하고,
    상기 채널층은,
    산화물 반도체 물질로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  2. 제1항에 있어서,
    상기 채널층 전체가,
    상기 산화물 반도체 물질로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  3. 제1항에 있어서,
    상기 적어도 하나의 선택 라인의 물리적 구조는,
    상기 채널층을 형성하는 상기 산화물 반도체 물질의 누설 전류 특성에 기초하여 결정되는 것을 특징으로 하는 3차원 플래시 메모리.
  4. 제3항에 있어서,
    상기 적어도 하나의 선택 라인의 개수 또는 두께는,
    상기 채널층을 형성하는 상기 산화물 반도체 물질의 누설 전류 특성에 기초하여 조절되는 것을 특징으로 하는 3차원 플래시 메모리.
  5. 제4항에 있어서,
    상기 적어도 하나의 선택 라인은,
    상기 복수의 워드 라인들 각각의 두께보다 얇은 두께로 형성되는 것을 특징으로 하는 3차원 플래시 메모리.
  6. 제4항에 있어서,
    상기 적어도 하나의 선택 라인은,
    한 개로 구현되는 것을 특징으로 하는 3차원 플래시 메모리.
  7. 제1항에 있어서,
    상기 산화물 반도체 물질은,
    In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질 또는 4족 반도체 물질을 포함하는 것을 특징으로 하는 3차원 플래시 메모리.
  8. 제1항에 있어서,
    상기 적어도 하나의 선택 라인은,
    스트링 선택 라인(String Selection Lin; SSL) 또는 그라운드 선택 라인(Ground Selection Line; GSL) 중 어느 하나인 것을 특징으로 하는 3차원 플래시 메모리.
  9. 기판 상 복수의 워드 라인들 및 복수의 절연층들이 교번하며 적층되고, 상부 또는 하부에 적어도 하나의 선택 라인(Selection Line)이 적층된 반도체 구조체를 준비하는 단계;
    상기 반도체 구조체 상에 일 방향으로 홀을 에칭하는 단계;
    상기 홀에 전하 저장층을 상기 일 방향으로 연장 형성하는 단계; 및
    상기 전하 저장층의 내부 공간에 산화물 반도체 물질로 채널층을 상기 일 방향으로 연장 형성하는 단계
    를 포함하는 3차원 플래시 메모리의 제조 방법.
  10. 제9항에 있어서,
    상기 채널층을 상기 일 방향으로 연장 형성하는 단계는,
    상기 채널층 전체를 상기 산화물 반도체 물질로 형성하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  11. 제9항에 있어서,
    상기 반도체 구조체를 준비하는 단계는,
    상기 채널층을 형성하는 상기 산화물 반도체 물질의 누설 전류 특성에 기초하여 결정된 물리 구조를 갖는 상기 적어도 하나의 선택 라인을 포함하도록 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  12. 제11항에 있어서,
    상기 반도체 구조체를 준비하는 단계는,
    상기 채널층을 형성하는 상기 산화물 반도체 물질의 누설 전류 특성에 기초하여 조절된 개수 또는 두께를 갖는 상기 적어도 하나의 선택 라인을 포함하도록 상기 반도체 구조체를 준비하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  13. 제12항에 있어서,
    상기 반도체 구조체를 준비하는 단계는,
    상기 복수의 워드 라인들 각각의 두께보다 얇은 두께를 갖는 상기 적어도 하나의 선택 라인을 포함하도록 상기 반도체 구조체를 준비하는 단계
    를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  14. 제12항에 있어서,
    상기 반도체 구조체를 준비하는 단계는,
    한 개로 구현되는 상기 적어도 하나의 선택 라인을 포함하도록 상기 반도체 구조체를 준비하는 단계
    를 포함하는 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  15. 제9항에 있어서,
    상기 채널층을 상기 일 방향으로 연장 형성하는 단계는,
    In, Zn 또는 Ga 중 적어도 하나를 포함하는 물질 또는 4족 반도체 물질을 포함하는 상기 산화물 반도체 물질로 상기 채널층을 형성하는 단계인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
  16. 제9항에 있어서,
    상기 적어도 하나의 선택 라인은,
    스트링 선택 라인(String Selection Lin; SSL) 또는 그라운드 선택 라인(Ground Selection Line; GSL) 중 어느 하나인 것을 특징으로 하는 3차원 플래시 메모리의 제조 방법.
KR1020200068008A 2020-06-05 2020-06-05 산화물 반도체 채널 물질 기반 3차원 플래시 메모리 KR102396928B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200068008A KR102396928B1 (ko) 2020-06-05 2020-06-05 산화물 반도체 채널 물질 기반 3차원 플래시 메모리
PCT/KR2021/005621 WO2021246664A1 (ko) 2020-06-05 2021-05-04 누설 전류를 개선하는 3차원 플래시 메모리
US18/008,306 US20230284448A1 (en) 2020-06-05 2021-05-04 Three dimensional flash memory for improving leakage current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200068008A KR102396928B1 (ko) 2020-06-05 2020-06-05 산화물 반도체 채널 물질 기반 3차원 플래시 메모리

Publications (2)

Publication Number Publication Date
KR20210151337A true KR20210151337A (ko) 2021-12-14
KR102396928B1 KR102396928B1 (ko) 2022-05-12

Family

ID=78902556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200068008A KR102396928B1 (ko) 2020-06-05 2020-06-05 산화물 반도체 채널 물질 기반 3차원 플래시 메모리

Country Status (1)

Country Link
KR (1) KR102396928B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100036520A (ko) * 2008-09-30 2010-04-08 삼성전자주식회사 3차원 반도체 장치
US9397111B1 (en) * 2015-10-30 2016-07-19 Sandisk Technologies Llc Select gate transistor with single crystal silicon for three-dimensional memory
KR20170000462A (ko) * 2015-06-23 2017-01-03 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP2017508289A (ja) * 2014-03-27 2017-03-23 インテル・コーポレーション ３次元回路デバイスのための積層された空洞チャネルの形成
KR20190101500A (ko) * 2017-01-26 2019-08-30 마이크론 테크놀로지, 인크. 다수의 게이트 유도 드레인 누설 전류 발생기
KR20200013431A (ko) * 2018-07-30 2020-02-07 한양대학교 산학협력단 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100036520A (ko) * 2008-09-30 2010-04-08 삼성전자주식회사 3차원 반도체 장치
JP2017508289A (ja) * 2014-03-27 2017-03-23 インテル・コーポレーション ３次元回路デバイスのための積層された空洞チャネルの形成
KR20170000462A (ko) * 2015-06-23 2017-01-03 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9397111B1 (en) * 2015-10-30 2016-07-19 Sandisk Technologies Llc Select gate transistor with single crystal silicon for three-dimensional memory
KR20190101500A (ko) * 2017-01-26 2019-08-30 마이크론 테크놀로지, 인크. 다수의 게이트 유도 드레인 누설 전류 발생기
KR20200013431A (ko) * 2018-07-30 2020-02-07 한양대학교 산학협력단 전이금속에 의해 결정화 유도된 다결정질 금속 산화물 채널층 및 알루미늄 산화막을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자

Also Published As

Publication number Publication date
KR102396928B1 (ko) 2022-05-12

Similar Documents

Publication Publication Date Title
KR20190040880A (ko) 중간 배선층을 갖는 3차원 플래시 메모리 소자 및 그 제조 방법
KR20200055302A (ko) 필드 소거 방식을 지원하는 3차원 플래시 메모리 및 그 제조 방법
US11844215B2 (en) Three-dimensional flash memory device supporting bulk erase operation and manufacturing method therefor
KR102101843B1 (ko) 다기능 중간 배선층을 포함하는 3차원 플래시 메모리 및 그 제조 방법
US20240087648A1 (en) Three-dimensional flash memory for improving contact resistance of igzo channel layer
KR102396928B1 (ko) 산화물 반도체 채널 물질 기반 3차원 플래시 메모리
US11955177B2 (en) Three-dimensional flash memory including middle metallization layer and manufacturing method thereof
KR102143519B1 (ko) 후단 공정을 이용한 3차원 플래시 메모리 제조 방법
KR102556380B1 (ko) 메모리 셀 영역을 넓힌 구조의 3차원 플래시 메모리
KR102373847B1 (ko) 복합 채널 물질 기반 3차원 플래시 메모리
KR102578390B1 (ko) 에어 갭을 포함하는 3차원 플래시 메모리 및 그 제조 방법
KR102666996B1 (ko) 다층막 구조의 채널층을 포함하는 3차원 플래시 메모리 및 그 제조 방법
KR102316539B1 (ko) 드레인 및 소스로 구성되는 중간 배선들을 포함하는 3차원 플래시 메모리
KR102635478B1 (ko) 게이트 퍼스트 공정을 통해 제조되는 3차원 플래시 메모리
KR102633697B1 (ko) 독립된 데이터 저장 패턴 구조를 갖는 3차원 플래시 메모리
KR102493067B1 (ko) 프로그램 동작 시 메모리 셀들 사이의 간섭을 방지하는 3차원 플래시 메모리 및 그 동작 방법
US20230284448A1 (en) Three dimensional flash memory for improving leakage current
KR102246877B1 (ko) 집적도를 향상시킨 3차원 플래시 메모리 및 그 제조 방법
KR102578437B1 (ko) 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법
KR102627215B1 (ko) 연결부를 포함하는 3차원 플래시 메모리 및 그 제조 방법
US20240057327A1 (en) Three-dimensional flash memory including channel layer having multilayer structure, and method for manufacturing same
KR102059148B1 (ko) 매몰형 중간 배선층을 포함하는 3차원 플래시 메모리 및 그 제조 방법
KR102201016B1 (ko) 강유전체 물질 기반의 3차원 플래시 메모리 및 그 제조 방법
KR20220134260A (ko) 다층막 구조의 채널층을 포함하는 3차원 플래시 메모리 및 그 제조 방법
KR102059147B1 (ko) 배선 길이를 감소시키는 3차원 플래시 메모리 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant