KR20210135524A - 마이크로시스템 및 마이크로시스템을 제조하기 위한 방법 - Google Patents

마이크로시스템 및 마이크로시스템을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20210135524A
KR20210135524A KR1020217029832A KR20217029832A KR20210135524A KR 20210135524 A KR20210135524 A KR 20210135524A KR 1020217029832 A KR1020217029832 A KR 1020217029832A KR 20217029832 A KR20217029832 A KR 20217029832A KR 20210135524 A KR20210135524 A KR 20210135524A
Authority
KR
South Korea
Prior art keywords
layer
microsystem
substrate
isolation layer
upper electrode
Prior art date
Application number
KR1020217029832A
Other languages
English (en)
Inventor
존 페어
루츠 에카르트
Original Assignee
파이레오스 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이레오스 엘티디. filed Critical 파이레오스 엘티디.
Publication of KR20210135524A publication Critical patent/KR20210135524A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02Constructional details
    • G01J5/0225Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024Special manufacturing steps or sacrificial layers or layer structures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02Constructional details
    • G01J5/04Casings
    • G01J5/046Materials; Selection of thermal materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02Constructional details
    • G01J5/04Casings
    • G01J5/048Protective parts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02Constructional details
    • G01J5/08Optical arrangements
    • G01J5/0853Optical arrangements having infrared absorbers other than the usual absorber layers deposited on infrared detectors like bolometers, wherein the heat propagation between the absorber and the detecting element occurs within a solid
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/34Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using capacitors, e.g. pyroelectric capacitors
    • H01L41/0533
    • H01L41/1138
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H10N15/15Thermoelectric active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/308Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

본 발명은 마이크로시스템(1)에 관한 것이며, 이는 기판(12), 기판(12) 상에 배열된 하부 전극(3), 하부 전극(3) 상에 배열된 강유전체 층(4), 강유전체 층(4) 상에 배열된 상부 전극(5) 및 격리 층(6)을 포함하고, 격리 층(6)은 전기 격리성이고, 상부 전극(5) 상에 배열되고, 상부 전극(5)으로부터 기판(12)으로 연장되어서, 격리 층(6)이 하부 전극(3)의 전체 원주 주위의 구역에서 하부 전극(3), 강유전체 층(4) 및 기판(12)을 커버하게 하고, 격리 층(6)은 상부 전극(5)의 구역에 배열된 관통 구멍(11)이 중앙에 한정되어 있는 링의 형상을 갖는다.

Description

마이크로시스템 및 마이크로시스템을 제조하기 위한 방법
본 발명은 마이크로시스템 및 마이크로시스템을 제조하기 위한 방법에 관한 것이다.
마이크로시스템은 강유전체 층을 포함할 수 있다. 강유전체 층의 압전 특성들 또는 초전 특성들은 마이크로시스템에서 사용될 수 있다. 마이크로시스템의 압전 특성들이 사용되는 경우에, 압력을 측정하거나 마이크로시스템에 압력 또는 힘을 제공하는 것을 구상 가능하다. 마이크로시스템의 초전 특성들이 사용되는 경우에, 적외선의 강도의 시간적 구배들을 검출하는 것이 구상 가능하다. 공통 기판 상에 강유전체 층들 중 하나를 각각 갖는 다수의 센서 엘리먼트들을 배열하는 것이 가능하다. 따라서 파장 분산 엘리먼트 예컨대, 격자, 프리즘 및/또는 선형 가변 필터와 함께, 마이크로시스템으로 스펙트럼을 측정하는 것이 가능하다. 센서 엘리먼트들 사이의 크로스토크를 최소화하기 위해, 기판이 얇게 형성되어야 한다. 이는 불리하게도, 마이크로시스템의 낮은 기계적 강도로 이어지며, 이는 마이크로시스템의 수명을 단축시킬 수 있다.
강유전체 재료들 예컨대, 납 지르콘 티타네이트(PZT)는 종종, 특히 수소, 산소 및 물의 존재 시에 부식에 대한 저항성이 그다지 좋지 않다. 부식은 마이크로시스템의 사용, 보관 및 제조 중에 발생할 수 있다. 마이크로시스템은 통상적으로 CVD(chemical vapour deposition) 또는 PVD(physical vapour deposition)와 같은 열 증착 프로세스에 의해 제조된다. 열 증착 프로세스에서, 부식은 마이크로시스템의 높은 온도 및 화학적 반응성 분위기로 인해 특히 문제가 된다. 특히 수소는 그것이 백금 전극들과 같은 전극들을 관통하고 특히 열증착 프로세스 조건들에서 강유전체 재료를 감소시키는 능력을 갖기 때문에 문제가 될 수 있다. 이에 따라, 전극들이 강유전체 층에 부착된 경우에, 수소는 전극들을 관통하고 강유전체 층을 부식 및/또는 감소시킬 수 있다. 부식, 감소 및/또는 반응에 대한 강유전체 층의 제한된 저항은 마이크로시스템의 수명을 단축시킬 수 있다.
따라서, 본 발명의 목적은 마이크로시스템 및 마이크로시스템을 제조하기 위한 방법을 제공하는 것이며, 여기서 마이크로시스템은 긴 수명을 갖는다.
제1의 본 발명의 마이크로시스템은 기판, 기판 상에 배열된 하부 전극, 하부 전극 상에 배열된 강유전체 층, 강유전체 층 상에 배열된 상부 전극 및 격리 층을 포함하고, 격리 층은 전기 격리성이고, 상부 전극 상에 배열되고, 상부 전극으로부터 기판으로 연장되어서, 격리 층이 상부 전극의 전체 원주 주위의 구역에서 하부 전극, 강유전체 층 및 기판을 커버하게 하고, 격리 층은 상부 전극의 구역에 배열된 관통 구멍이 중앙에 한정되어 있는 링의 형상을 갖는다. 제1의 본 발명의 마이크로시스템에 대한 실시예가 도 1에 도시된다.
제2의 본 발명의 마이크로시스템은 기판, 기판 상에 배열된 하부 전극, 하부 전극 상에 배열된 강유전체 층, 강유전체 층 상에 배열된 상부 전극 및 격리 층을 포함하고, 격리 층은 전기 격리성이고, 상부 전극 상에 배열되고, 상부 전극으로부터 기판으로 연장되어서, 격리 층이 본질적으로 상부 전극의 전체 원주 주위의 구역에서 하부 전극, 강유전체 층 및 기판을 커버하게 하고, 격리 층은 상부 전극의 구역에 배열된 관통 구멍이 중앙에 한정되어 있는 링의 형상을 갖는다. 제2의 본 발명의 마이크로시스템에 대한 실시예가 도 5에 도시된다. 링은 예컨대, 타원, 원, 정사각형 또는 직사각형의 형상을 가질 수 있다.
제2의 본 발명의 마이크로시스템에 대해, 격리 층이 (도 5에서와 같이) 링의 외부로부터 관통 구멍으로 연장되는(반경 방향으로 간주될 수 있는 것으로) 하나 이상의 리세스들을 포함하는 것이 바람직하다. 여기서 격리 층은 상부 전극의 전체 원주 주위 적어도 70%, 특히 적어도 90%의 구역에서 하부 전극, 강유전체 층 및 기판을 커버하는 것이 특히 바람직하다.
완전성을 위해, 제2의 본 발명의 마이크로시스템에 대해, 격리 층이 링을 예컨대, (예시되지 않은) 2개 이상의 (서브-)링들로 분할하는, 하나 이상의 원주방향으로 연장되는 리세스를 포함하는 것이 또한 가능할 것이란 점에 주의한다. 또한, 예컨대, 격리 층을 통한 비아 연결들을 허용하기 위해, 격리 층의 하나 이상의 리세스들이 하나 이상의 포켓들을 형성하는 것이 가능할 것이다.
즉, 제2의 본 발명의 마이크로시스템에서, 격리 층은 상부 전극의 전체 원주 주위의 구역에서 하부 전극, 강유전체 층 및 기판을 완전히 커버할 필요는 없다. 선택적으로, "본질적으로"라는 용어는 본 개시내용 전반에 걸쳐 "대부분" 또는 "적어도 부분적으로" 또는 "부분적으로"로 대체될 수 있다.
제1 또는 제2의 본 발명의 마이크로시스템에 대해, 격리 층은 기판의 응력을 보상하고 그리고/또는 예컨대, 기판 상의 컴포넌트들의 부식을 감소시킴으로써 마이크로시스템의 수명을 연장하는데 데 도움이 될 수 있다.
제1 또는 제2의 본 발명의 마이크로시스템에 대해, 다음 영역들 중 임의의 하나 이상이 정의될 수 있다:
· 강유전체 층의 둘레 영역은 (예컨대, 상부 전극에 평행한 평면에 수직인 방향에서 위에서 볼 때) 상부 전극에 의해 커버되지 않는 강유전체 층의 영역으로서 정의될 수 있고,
· 하부 전극 층의 둘레 영역은 (예컨대, 상부 전극에 평행한 평면에 수직인 방향에서 위에서 볼 때) 강유전체 층에 의해 커버되지 않는 하부 전극의 영역으로서 정의될 수 있고,
· 기판의 둘레 영역은 (예컨대, 상부 전극에 평행한 평면에 수직인 방향에서 위에서 볼 때) 하부 전극에 의해 커버되지 않는 기판의 영역으로서 정의될 수 있음.
제1 또는 제2의 본 발명의 마이크로시스템에 대해, 강유전체 층, 하부 전극 및 기판 중 임의의 하나(바람직하게는 각각의)의 둘레 영역의 70% 이상, 보다 바람직하게는 90% 이상이 격리 층에 의해 커버될 수 있다.
제1의 본 발명의 마이크로시스템에 대해, 강유전체 층, 하부 전극 및 기판 중 임의의 하나(바람직하게는 각각)의 둘레 영역은 격리 층에 의해 완전히 커버될 수 있다.
제2의 본 발명의 마이크로시스템에 대해, 강유전체 층, 하부 전극 및 기판 중 임의의 하나(바람직하게는 각각)의 둘레 영역은 하나 이상의 리세스들을 제외하고 격리 층에 의해 완전히 커버될 수 있다.
절연 층이 하부 전극의 전체 원주 주위 또는 본질적으로 전체 원주 주위의 구역에서 기판을 커버하기 때문에, 격리 층은 마이크로시스템의 기계적 강도를 증가시키고 그에 따라 마이크로시스템의 수명을 증가시킨다. 격리 층 및 상부 전극은 상부의 강유전체 층을 완전히 또는 본질적으로 완전히 커버하고 격리 층은 측들 상에서 강유전체 층을 완전히 또는 본질적으로 완전히 커버하여서, 강유전체 층이 완전히 또는 본질적으로 완전히 커버되게 한다. 따라서 강유전체 층은 부식으로부터 보호되며, 이는 마이크로시스템의 수명을 추가로 증가시킨다.
링은 또한 마이크로시스템의 파장 필터를 지원하는 데 사용할 수 있다. 파장 필터는 격리 층이 관통 구멍의 전체 원주를 따라 파장 필터를 지지하도록 관통 구멍 위에서 완전히 연장될 수 있다. 격리 층 상에서 파장 필터를 지지함으로써, 파장 필터를 갖는 마이크로시스템은 유리하게는 작게 만들어질 수 있다. 파장 필터는 적외선 파장 구역 외부의 파장들이 차단되도록 적응될 수 있다.
강유전체 층이 놓여있는 구역에서 기판의 기판 응력은 격리 층의 격리 층 응력과 반대 부호를 갖는 것이 바람직하다. 이는, 격리 층 응력이 인장성이고 기판 응력이 압축성이거나 격리 층 응력이 압축성이고 기판 응력이 인장성임을 의미한다. 격리 층은 링의 형상을 갖고 그리하여 비교적 크기 때문에, 이에 의해 기판 응력을 대량으로 보상하는 것이 가능하다. 이는 마이크로시스템의 높은 기계적 강도 및 그리하여 마이크로시스템의 더 긴 수명을 초래한다. 기판 응력이 보상되기 때문에, 기판을 얇게 제조하는 것이 가능하다. 얇은 기판은 유리하게는, 하부 전극들 중 하나, 강유전체 층들 중 하나 및 상부 전극들 중 하나를 각각 갖는 다수의 센서 엘리먼트들이 기판 상에 제공되는 경우에 열 질량을 감소시키고, 초전기 감도를 증가시키고, 응답 시간을 단축하고 크로스토크를 감소시킨다. 기판 응력 및 격리 층 응력은 마이크로시스템의 제조 동안 매우 다수의 파라미터들, 예컨대, 기판 온도, 수반된 층들의 열팽창 계수들, 증착 레이트들 및 에칭 레이트들에 의존한다. 참고문헌 [1]은 응력에 대한 일부 제조 파라미터들의 영향을 보여준다. 응력을 결정하기 위한 방법이 또한 [1]에서 주어진다.
격리 층의 열팽창 계수는 강유전체 층의 열팽창 계수보다 낮고 기판의 열팽창 계수는 강유전체 층의 열팽창 계수보다 높거나, 또는 격리 층의 열팽창 계수는 강유전체 층의 열팽창 계수보다 높고 기판의 열팽창 계수는 강유전체 층의 열팽창 계수보다 낮은 것이 바람직하다. 강유전체 층 및 격리 층은 통상적으로, 특히 CVD(chemical vapour deposition) 또는 PVD(physical vapour deposition)인 열 증착 프로세스에 의해 제조된다. 열 증착 프로세스 동안, 기판은 고온으로 가열되고 후속적으로 실온으로 냉각된다. 기판 및 강유전체는 일반적으로 상이한 열팽창 계수들을 가지므로, 이는 열 증착 프로세스 후에 마이크로시스템을 냉각시킨 후 기판 및 강유전체 층 둘 모두에서 응력들을 초래한다. 격리 층은 링의 형상을 갖고 그리하여 비교적 크기 때문에, 강유전체 층의 응력들은 이전에 설명된 바와 같이 기판, 강유전체 층 및 격리 층의 열팽창 계수들을 매칭시킴으로써 낮게 획득될 수 있다. 강유전체 층의 낮은 응력은 강유전체 층의 높은 기계적 강도 및 그리하여 마이크로시스템의 긴 수명을 초래한다. 또한, 기판의 응력이 낮다. 그리하여 기판을 얇게 제조하는 것이 가능하며, 이는 다수의 센서 엘리먼트들이 제공되는 경우에 열 질량을 감소시키고, 감도를 증가시키고, 응답 시간을 단축하고 후속적으로 크로스토크를 감소시킨다. 위에서 언급된 열팽창 계수들을 획득하기 위한 예는 격리 층을 Al2O3 또는 SiC로 제조하고, 강유전체 층을 PZT 또는 바륨 스트론튬 티타네이트로 제조하고, 기판을 SiO2 또는 Si로 제조하는 것이다.
마이크로시스템은 격리 층 상에 적어도 부분적으로 배열되고 그리고/또는 격리 층 내에 매립되고 상부 전극과 전기적으로 전도성으로 커플링되는 제1 도체 경로를 포함하는 것이 바람직하다. 예컨대, 도체 경로는 부분적으로 또는 전체적으로 격리 층 상에 배열될 수 있거나, 부분적으로 또는 전체적으로 격리 층에 매립될 수 있거나, 또는 부분적으로 격리 층 상에 배열되고 부분적으로 격리 층 내에 매립될 수 있다. 제1 도체 경로는 상부 전극, 예컨대, 연관된 회로에 대한 전기적 연결을 제공하도록 구성될 수 있다. 격리 층이 전기 격리성이고 강유전체 층 및 하부 전극으로부터 제1 도체 경로를 분리하기 때문에, 전기 단락들이 유리하게 회피될 수 있다.
격리 층은 무기 산화물, 특히 SiO2 또는 Al2O3, 무기 질화물, 특히 SixNy, SixOyNz, SixAlwOyNz, 또는 무기 탄화물, 특히 SiC, GeC, 또는 방수성 유기 층(예컨대, 폴리이미드, 파릴렌 또는 이들의 다층 스택)을 포함하는 것이 바람직하다.
강유전체 층은 바람직하게는 납 지르콘산염 티타네이트, 바륨 스트론튬 티타네이트, 포타슘 소듐 니오베이트, 망간 니오븀 바륨 티타네이트, 망간 니오븀 바륨 티타네이트 포타슘 바륨 티타네이트, 및 바륨 스트론륨 니오베이트를 포함하는 그룹으로부터의 적어도 하나를 포함한다.
상부 전극은,
전기 전도성 귀금속 금속들, 특히 Au, Pt, Ag, Rh, Zr; 및/또는
전기 전도성 질화물들, 특히 TiN, TaN, WN, TiAlN, SiTiAlN, SiAlN을 포함하는 그룹으로부터의 적어도 하나; 및/또는
전기 전도성 산화물들, 특히 RuOx 및 IrOx를 포함하는 그룹으로부터의 적어도 하나를 포함하는 것이 바람직하다. 이러한 물질들은 유리하게는 부식에 대해 내성이 있다. 예컨대, 수소는 이러한 물질들에 침투할 수 없다. 따라서 마이크로시스템은 부식에 대한 높은 저항성 및 그리하여 긴 수명을 갖는다. 또한, 상부 전극은 본질적으로 전기 전도성 질화물들, 특히 TiN, TaN, WN 및 TiAlN을 포함하는 그룹으로부터의 적어도 하나로 구성되고, 그리고/또는 상부 전극은 본질적으로, 특히 적어도 RuOx, InOx 및 IrOx를 포함하는 그룹으로부터의 전기 전도성 산화물들로 구성된다는 것이 구상 가능하다.
마이크로시스템은 바람직하게는 흡수 층을 포함한다. 흡수 층은 바람직하게는 적외선을 흡수하도록 구성된다.
흡수 층은 상부 전극 상에, 그리고/또는 강유전체 층 상에 직접 배열될 수 있다. 흡수 층은 격리 층의 관통 구멍에 배열(예컨대, 포지셔닝)될 수 있다.
흡수 층이 다른 엘리먼트 상에 "배열된" 것으로 설명될 때, 이는 예컨대, 마이크로시스템을 위에서 볼 때(예컨대, 도 1 및 도 6a 참조) 흡수 층이 다른 엘리먼트의 적어도 일부를 커버한다는 것을 의미하는 것으로 의도된다는 것에 주의한다. 다른 엘리먼트 상에 "배열된" 것으로 흡수 층을 기술하는 것은 흡수 층이 다른 엘리먼트 상에 "직접" 또는 "바로" 배열되는 것으로 언급되는 경우를 제외하고는 흡수 층과 다른 엘리먼트 사이의 직접적인 접촉을 요구하지 않는다.
일부 실시예들에서, 흡수 층은 격리 층의 관통 구멍에만 배열될 수 있는데, 예컨대, 흡수 층은 상부 전극 상에 그리고/또는 강유전체 층 상에 배열된다. 이러한 어레인지먼트는 도 2에서 도시된다.
일부 실시예들에서, 흡수 층은 상부 전극, 하부 전극, 강유전체 층, 및 격리 층 각각 상에 배열될 수 있다. 흡수 층은 제1 도체 경로(만약 존재한다면) 및/또는 제2 도체 경로(만약 존재한다면)의 일부 상에 배열될 수 있다.
일부 실시예들에서, 흡수 층은 실질적으로 상부 전극, 하부 전극, 강유전체 층, 격리 층 전체 상에 배열되거나 이를 커버할 수 있다. 예컨대, 제1 및/또는 제2 도체 경로들에 대한 전기적 접촉이 이루어질 수 있게 하기 위해 하나 이상의 갭들이 흡수 층에 존재할 수 있다.
일부 실시예들에서, 흡수 층은 격리 층의 관통 구멍에 그리고 격리 층의 관통 구멍 외부 둘 모두에 배열될 수 있으며, 바람직하게는 흡수 층은 상부 전극, 하부 전극, 강유전체 층, 제1 도체 경로 및 격리 층 각각 상에 배열된다.
흡수 층은 상부 전극과 별도로 형성될 수 있거나, 또는 상부 전극과 조합하여 형성될 수 있다. 흡수 층은 강유전체 스택의 다른 모든 층들을 고려하고 최적화하여 물리적으로 구조화되거나 패턴화되어 적외선 스펙트럼에 걸친 적외선 광의 피크 또는 광대역 흡수를 향상시킬 수 있다. 흡수 층에 의해, 흡수 층을 갖지 않는 마이크로시스템에 비교하면, 더 많은 적외선이 강유전체 층으로 커플링될 수 있다. 따라서 흡수 층은 마이크로시스템의 높은 신호 대 잡음비를 초래한다. 흡수 층의 증착은 통상적으로 높은 온도(>150℃)에서 그리고 특히 물 및/또는 수소를 함유하는 부식성 분위기에서 수행된다. 강유전체 층이 격리 층 및 상부 전극에 의해 완전히 커버되기 때문에, 강유전체 층은 유리하게는, 흡수 층의 증착 동안 보호된다. 강유전체 층의 보호는 상부 전극이 전기 전도성 질화물들 및/또는 전기 전도성 산화물들로 본질적으로 구성되거나 이들을 포함하는 경우 특히 높다.
흡수 층은 백금 블랙, 골드 블랙, 실버 블랙, 탄소 나노튜브들, 하나 이상의 2D 전도 층들, 금속 필름, 다공성 필름(예컨대, PVD 글랜싱 층 각도 증착(glancing layer angle deposition)에 의해 증착된 NiCr), 귀금속(이는 상부 전극 상에 직접 또는 상부 전극 상에 배열될 수 있음), 유기 층(바람직하게는 내수성이 있는 유기 층 예컨대, 폴리이미드, 파릴렌 등), 귀금속 및 유전체 재료를 포함하는 다층 스택(예컨대, Pt/TiO2, Au/Al2O3, Pt/PZT, Ag/SiO2, Pt/SiC 등), 귀금속 및 유기층의 다층 스택(바람직하게는 내수성이 있는 유기 층, 예컨대, 폴리이미드, 파릴렌 등)을 포함하는 그룹 중 적어도 하나를 포함하는 것이 바람직하다.
예로서, 흡수 층은 그래핀, 금속성 필름, 다공성 필름(예컨대, PVD 글랜싱 층 각도 증착에 의해 증착된 NiCr)이거나 이를 포함할 수 있다. 참고문헌들 [2], [3], [4] 및 [5]는 이러한 흡수 층들이 어떻게 증착될 수 있는지를 개시한다.
예로써, 흡수 층은 귀금속 및 유전체 재료, 예컨대, Pt/TiO2, Au/Al2O3, Pt/PZT, Ag/SiO2, Pt/SiC 등을 포함하는 다층 스택을 포함할 수 있다.
흡수 층은 광 흡수를 향상시키도록 구성된 메타물질을 포함하는 것이 바람직하다. 메타물질에 대한 예 및 그의 생산 방법은 참고문헌들 [6] 및 [7]에서 개시된다.
기판은 Si, SiO2, GaAs, SiN, 유리, 및/또는 Al2O3를 포함하거나 이들을 필수 구성으로 포함할 수 있다.
기판은 하부 전극이 배열되는 멤브레인을 포함하는 것이 바람직하며, 특히 멤브레인은 10nm 내지 10㎛의 두께를 갖는다. 또한, 멤브레인은 최대 3개의 층들 또는 단 2개의 층들 또는 오직 1개의 층으로 구성되는 것이 바람직하다. 3개의 층들이 제공되는 경우에, 이들은 Si 층 및 2개의 SiO2 층들일 수 있으며, 이들 모두는 부가적인 엘리먼트들 특히 Al, N으로 도핑될 수 있고, 여기서 하부 전극은 SiO2 또는 다른 SiO2 도핑된 층 상에 바로 배열된다. 2개의 층들이 제공되는 경우에, 이들은 부가적인 엘리먼트들, 특히 Al, N으로 도핑될 수 있는 Si 층 및 SiO2 층일 수 있으며, 여기서 하부 전극은 SiO2 층 상에 바로 배열된다. 오직 하나의 층이 제공되는 경우에, 이는 SiO2 층 또는 Al2O3 층일 수 있다. 또한, 하부 전극은 1 nm 내지 200 nm의 두께를 갖고, 강유전체 층은 1 nm 내지 10 ㎛의 두께를 갖고, 상부 전극은 1 nm 내지 1000 nm의 두께를 갖고, 격리 층은 1 nm 내지 10 ㎛의 두께를 갖는 것이 바람직하다.
격리 층은 적외선에 대해 투명하고 상부 전극을 또한 커버하는 것이 바람직하다. 이를 위해, 격리 층은 Ge, Si, GaN, ZnO, ZNS, ZnSe, GeC, SiC, GaNC, ZnOC, ZnSC 및/또는 ZnSeC로 구성되거나 필수 구성으로 포함할 수 있다. 이로써, 격리 층이 상부 전극의 적어도 70%, 특히 적어도 90%를 커버한다는 것이 구상 가능하다. 관통 구멍은 제1 도체 경로를 상부 전극과 전기적으로 커플링하는 데 필요한 딱 그 정도의 크기만을 가질 수 있다. 흡수 층이 적외선에 대해 투명한 격리 층 상에 배열되는 것이 특히 바람직하다.
마이크로시스템을 제조하기 위한 본 발명에 따른 제1 방법은, 기판을 제공하는 단계; 기판 상에 하부 전극을 증착하는 단계; 하부 전극 상에 강유전체 층을 증착하는 단계; 강유전체 층 상에 상부 전극을 증착하는 단계; 강유전체 층 상에 격리 층을 증착하는 단계 ― 격리 층은 상부 전극으로부터 기판으로 연장됨 ― ; 격리 층 상에 포토레지스트를 증착하는 단계; 포토레지스트가 상부 전극의 구역에 포토레지스트 관통 구멍을 갖도록 포토레지스트를 구조화하는 단계; 격리 층이, 포토레지스트 관통 구멍에 대응하는 관통 구멍이 중앙에 한정되어 있는 링의 형상을 갖도록 마이크로시스템을 에칭하는 단계를 포함한다. 제1 방법은 표준 증착 프로세스에 대응한다.
마이크로시스템을 제조하기 위한 본 발명에 따른 제2 방법은, 기판을 제공하는 단계; 기판 상에 하부 전극을 증착하는 단계; 하부 전극 상에 강유전체 층을 증착하는 단계; 강유전체 층 상에 상부 전극을 증착하는 단계; 상부 전극 상에 리프트-오프 포토레지스트를 증착하는 단계; 리프트-오프 포토레지스트가 상부 전극의 구역에만 남아있도록 리프트-오프 포토레지스트를 구조화하는 단계; 리프트-오프 포토레지스트 상에 격리 층을 증착하는 단계 ― 격리 층이 전기 격리성이고 리프트-오프 포토레지스트로부터 기판으로 연장됨 ― ; 격리 층이, 구조화 이후 리프트-오프 포토레지스트에 대응하는 관통 구멍이 중앙에 한정되어 있는 링의 형상을 갖도록 리프트-오프 포토레지스트를 리프트-오프하는 단계를 포함한다. 제2 방법은 리프트-오프 프로세스에 대응한다.
제1 방법 및 제2 방법에 대해, 링이 상부 전극의 전체 원주 주위에서 연장되는 것이 바람직하다. 대안적으로, 제1 방법 및 제2 방법에 대해, 격리 층이 링의 외부로부터 관통 구멍으로 연장되는 하나 이상의 리세스들을 포함하는 것이 바람직하다. 관통 구멍 및 하나 이상의 리세스들은 동일한 방법 단계들에 의해 제조될 수 있다. 여기서 격리 층은 상부 전극의 전체 원주 주위 적어도 80%, 특히 적어도 90%의 구역에서 하부 전극, 강유전체 층 및 기판을 커버하는 것이 특히 바람직하다.
제1 방법 및 제2 방법에 대해, 방법은 상부 전극 상에 적외선을 흡수하기 위한 흡수 층을 증착하는 단계를 포함하는 것이 바람직하다. 강유전체 층이 격리 층 및 상부 전극에 의해 완전히 커버되기 때문에, 강유전체 층은 유리하게는, 흡수 층의 증착 동안 보호된다. 강유전체 층은 상부 전극이 전기 전도성 질화물들, 특히 TiN, TaN, WN, TiWN, TiAlN, SiTiAlN, SiAlN을 포함하는 그룹으로부터 적어도 하나 및/또는 전도성 산화물들 및/또는 귀금속들, 특히 RuOx, IrOx를 포함하는 그룹으로부터의 적어도 하나를 포함하거나 이를 필수 구성으로 포함하는 경우 특히 잘 보호된다.
양 방법들에 대해, 방법은 강유전체 층이 놓여있는 구역에서 기판의 기판 응력은 격리 층의 격리 층 응력과 반대 부호를 갖도록 수행되는 것이 바람직하다. 당업자는, 어떤 프로세스 파라미터들이 반대 부호들을 갖는 기판 응력 및 격리 층 응력으로 이어지는지를 알아내기 위해 프로세스 파라미터들, 예컨대, 기판 온도, 기판의 열팽창 계수, 강유전체 층 및 격리 층, 증착 레이트들 및 에칭 레이트들을 변동시키는 실험들을 할 수 있을 것이다. 특히 열팽창 계수들은 기판 응력 및 격리 층 응력에 강한 영향을 미친다. 응력은 [1]에 설명된 바와 같이 결정될 수 있다. 반대 부호들의 기판 응력 및 격리 응력은 마이크로시스템의 높은 기계적 강도 및 그리하여 마이크로시스템의 긴 수명으로 이어진다.
양 방법들에 대해, 격리 층의 열팽창 계수는 강유전체 층의 열팽창 계수보다 낮고 기판의 열팽창 계수는 강유전체 층의 열팽창 계수보다 높거나, 또는 격리 층의 열팽창 계수는 강유전체 층의 열팽창 계수보다 높고 기판의 열팽창 계수는 강유전체 층의 열팽창 계수보다 낮으며, 방법은, 강유전체 층 및 격리 층의 증착 동안, 기판을 적어도 350℃의 온도로 가열하는 단계, 및 격리 층(6)을 증착한 후, 기판(12)을 50℃의 최대 온도로 냉각하는 단계를 포함하는 것이 바람직하다.
이하에서, 본 발명은 개략도들에 기초하여 설명된다.
도 1은 본 발명에 따른 제1 마이크로시스템의 평면도를 도시한다.
도 2는 도 1의 마이크로시스템의 단면을 도시한다.
도 3은 마이크로시스템을 제조하기 위한 본 발명에 따른 제1 방법을 도시한다.
도 4는 마이크로시스템을 제조하기 위한 본 발명에 따른 제2 방법을 도시한다.
도 5는 본 발명에 따른 제2 마이크로시스템의 평면도를 도시한다.
도 6a는 본 발명에 따른 제3 마이크로시스템의 평면도를 도시한다.
도 6b는 도 6a의 제3 마이크로시스템의 단면을 도시한다.
도 1, 도 2 및 도 5에서 알 수 있는 바와 같이, 제1 마이크로시스템(1)은 기판(12), 하부 전극(3), 강유전체 층(4), 상부 전극(5) 및 격리 층(6)을 포함한다. 하부 전극(3)은 기판(12)의 기판 표면 상에 바로 배열된다. 강유전체 층(4)은 하부 전극(3) 상에 바로 배열되고 상부 전극(5)은 강유전체 층(4) 상에 바로 배열된다. 기판 표면에 평행한 평면에서 하부 전극(3)은, 기판 표면에 평행한 평면에서 강유전체 층(3)보다 더 큰 단면을 갖는다. 하부 전극(3)은 강유전체 층(4)의 전체 원주 주위에서 강유전체 층(4)으로부터 돌출된다. 기판 표면에 평행한 평면에서 강유전체 층(4)은 기판 표면에 평행한 평면에서 상부 전극(5)보다 더 큰 단면을 갖는다. 강유전체 층(4)은 상부 전극(5)의 전체 원주 주위에서 상부 전극(5)으로부터 돌출된다.
마이크로시스템(1)은 전기 격리성인 격리 층(6)을 포함한다. 격리 층(6)은 상부 전극(5) 상에 바로 배열되고 상부 전극(5)으로부터 기판(12)으로 연장된다. 도 1에 따르면, 격리 층(6)은 강유전체 층(4)의 전체 원주 주위 구역의 하부 전극(3) 및 상부 전극(5)의 전체 원주 주위 구역의 강유전체 층(4)을 커버한다. 격리 층(6)은 또한 상부 전극(5)의 전체 원주 주위 구역의 기판(12)을 커버한다. 도 1 및 도 5에 따르면, 격리 층(6)은 상부 전극(5)의 구역에 완전히 배열되는 관통 구멍(11)이 중앙에 한정되어 있는 링의 형상을 갖는다. 기판 표면에 평행한 평면에서 관통 구멍(11)은 기판 표면에 평행한 평면에서 상부 전극(5)보다 더 작은 단면을 갖는다.
도 5에 도시된 바와 같은 제2 마이크로시스템(1a)에 따르면, 격리 층(6)은 이 예에서 격리 층(6)에 의해 형성된 링의 외부로부터 관통 구멍(11)으로(반경 방향으로 간주될 수 있는 것으로) 연장되는 하나 이상의 리세스들(17)을 포함한다. 격리 층(6)은 상부 전극(5)의 전체 원주 주위의 적어도 70%, 특히 적어도 90%의 구역에서 하부 전극(3), 강유전체 층(4) 및 기판을 커버할 수 있다는 것이 구상 가능하다.
부가적으로/대안적으로, 강유전체 층, 하부 전극 및 기판 중 임의의 하나(바람직하게는 각각의)의 둘레 영역의 70% 이상, 보다 바람직하게는 90% 이상이 격리 층에 의해 커버될 수 있다(이들 둘레 영역들은 이미 위에서 정의되었으며, 이들 도면들에서 도시된 바와 같이, 위에서 볼 때, 상부 전극(5)이 로케이팅되는 강유전체 층(4)의 측으로부터 마이크로시스템을 내려다보는 것을 의미한다는 것에 주의함).
도 5는 반경 방향으로 간주될 수 있는 것으로 연장되는 리세스들(17)을 도시하지만, 예컨대, 원주 방향으로 연장되거나 단순히 격리 층 내에서 포켓들을 형성하는 리세스들이 또한 가능하다.
도 1 및 도 5 둘 모두의 마이크로시스템들(1, 1a)에 따르면, 하부 전극(3), 강유전체 층(4) 및 상부 전극(5)은 도 1에 도시된 바와 같이 기판 표면에 평행한 개개의 평면에서 직사각형의 형상을 가질 수 있다. 격리 층(6)은 주변 단부 상의 기판 표면에 평행한 평면에서 직사각형의 형상을 가질 수 있다. 관통 구멍(11)은 직사각형의 형상을 가질 수 있다.
마이크로시스템(1)(및 또한 마이크로시스템(1a))은 또한 이 예에서 격리 층(6) 상에 바로 배열되고 상부 전극(5)과 전기 전도성으로 커플링되는 제1 도체 경로(7)를 포함한다. 여기에 도시되지는 않았지만, 제1 도체 경로(7)가 격리 층(6) 내에 부분적으로 또는 완전히 매립되는 것이 또한 가능할 것이다.
마이크로시스템(1)(및 또한 마이크로시스템(1a))은 또한 기판(12)과 격리 층(6) 사이에 배열되고 하부 전극(3)과 전기 전도성으로 커플링되는 제2 도체 경로(8)를 포함한다.
제1 마이크로시스템(1)(및 또한 마이크로시스템(1a))은 적외선을 흡수하도록 구성된 흡수 층(10)(도 2에 도시됨)을 포함할 수 있다. 이 예에서, 도 1에 도시된 바와 같이, 흡수 층(10)은 바로 상부 전극(5) 위에 그리고 격리 층(6)의 관통 구멍(11)에 배열된다. 흡수 층(10)은 상부 전극(5)과의 전기 전도성 커플링을 위해, 흡수 층(10)과 격리 층(6) 사이에서 기판 표면에 평행한 평면의 원주의 일 포지션에 배열된 제1 도체 경로(7)를 제외하고, 기판 표면에 평행한 평면의 원주 주위에서 격리 층(6)과 완전히 접촉한다. 도 6a 및 도 6b를 참조하여 아래에서 보다 상세히 논의되는 바와 같이, 흡수 층(10)이 격리 층(6) 위에서 연장될 수 있다는 것이 또한 구상 가능하다. 흡수 층은 백금 블랙, 골드 블랙, 실버 블랙, 탄소 나노튜브들, 2D 전도 층들, 금속 필름, 및 다공성 필름(여기서 다공성 필름은 PVD 글랜싱 층 각도 증착에 의해 증착된 NiCr일 수 있음), 귀금속(이는 상부 전극 상에 직접 또는 상부 전극 상에 배열될 수 있음), 유기 층(바람직하게는 내수성이 있는 유기 층 예컨대, 폴리이미드, 파릴렌 등), 귀금속 및 유전체 재료를 포함하는 다층 스택(예컨대, Pt/TiO2, Au/Al2O3, Pt/PZT, Ag/SiO2, Pt/SiC 등), 귀금속 및 유기층의 다층 스택(바람직하게는 내수성이 있는 유기 층, 예컨대, 폴리이미드, 파릴렌 등)을 포함하는 그룹 중 적어도 하나를 포함하는 것이 구상 가능하다.
또한, 마이크로시스템(1)(및 또한 마이크로시스템(1a))은 격리 층(6)에 의해 지지되고 완전한 관통 구멍(11) 위에서 연장되는 파장 필터(도시되지 않음)를 포함할 수 있다. 파장 필터는 적외선 파장 구역 외부의 파장들이 차단되도록 적응될 수 있다. 또한, 흡수 층(10)이 제공되는 경우에, 흡수 층(10)은 상부 전극(5)과 파장 필터 사이에 배열된다.
도 2에서 알 수 있는 바와 같이, 기판(12)은 멤브레인(2) 및 멤브레인(2)을 지지하는 다수의 멤브레인 지지부들(9)을 포함할 수 있다. 멤브레인(2) 및 멤브레인 지지부들(9)은 웨이퍼로부터 멤브레인 지지부들(9) 사이에 캐비티들(16)을 에칭함으로써 제조될 수 있다.
마이크로시스템(1)이 기판(12) 상에 하부 전극들(3) 중 하나, 강유전체 층들(4) 중 하나, 상부 전극들(5) 중 하나, 격리 층들(6) 중 하나, 제1 도체 경로들(7) 중 하나 및 제2 도체 경로들(8) 중 하나를 각각 갖는 다수의 센서 엘리먼트들을 포함한다. 여기서, 격리 층들(6)은 이웃한 센서 엘리먼트들 사이의 크로스토크를 낮게 유지하기 위해 서로 공간적으로 분리된 채로 배열될 수 있다. 센서 엘리먼트들 각각은 또한 흡수 층들(10) 중 하나를 포함할 수 있다.
격리 층(6)은 무기 산화물, 특히 SiO2 또는 Al2O3, 무기 질화물, 특히 SixNy, SixOyNz, SixAlwOyNz, 또는 무기 탄화물, 특히 SiC, GeC를 포함할 수 있다. 강유전체 층(4)은 납 지르콘산염 티타네이트, 바륨 스트론튬 티타네이트, 포타슘 소듐 니오베이트, 망간 니오븀 바륨 티타네이트, 망간 니오븀 바륨 티타네이트 포타슘 바륨 티타네이트, 및 바륨 스트론륨 니오베이트를 포함하는 그룹으로부터의 적어도 하나를 포함할 수 있다. 상부 전극(5)은 전기 전도성 질화물들, 특히 TiN, TaN, WN, TiAlN을 포함하는 그룹으로부터의 적어도 하나를 포함할 수 있고 그리고/또는 상부 전극은 전기 전도성 산화물들, 특히 RuOx, IrOx를 포함하는 그룹으로부터의 적어도 하나를 포함할 수 있다. 기판은 Si, SiO2, 및/또는 Al2O3를 포함하거나 이들을 필수 구성으로 포함할 수 있다.
멤브레인(2)은 10nm 내지 10㎛의 두께를 가질 수 있다. 하부 전극(3)은 1 nm 내지 200 nm의 두께를 가질 수 있다. 강유전체 층(4)은 1 nm 내지 10 ㎛의 두께를 가질 수 있다. 상부 전극은 1 nm 내지 1000 nm의 두께를 가질 수 있다. 격리 층(6)은 1 nm 내지 10 ㎛의 두께를 가질 수 있다.
도 3은 마이크로시스템을 제조하기 위한 제1 방법을 예시한다. 제1 방법은 표준 증착 프로세스에 대응한다. 제1 방법은,
기판(12)을 제공하는 단계(도 3의 단계 a);
기판(12) 상에 하부 전극(3)을 증착하는 단계;
하부 전극(3) 상에 강유전체 층(4)을 증착하는 단계;
강유전체 층(4) 상에 상부 전극(5)을 증착하는 단계;
강유전체 층(4) 상에 격리 층(6)을 증착하는 단계(도 3의 단계 b) ― 격리 층(6)은 상부 전극(5)으로부터 기판(12)으로 연장됨 ― ;
격리 층(6) 상에 포토레지스트(13)를 증착하는 단계(도 3의 단계 c);
포토레지스트(13)가 상부 전극(3)의 구역에 포토레지스트 관통 구멍을 갖도록 포토레지스트(13)를 구조화하는 단계(도 3의 단계 d);
격리 층(6)이, 포토레지스트 관통 구멍에 대응하는 관통 구멍(11)이 중앙에 한정되어 있는 링의 형상을 갖도록 마이크로시스템(1)을 에칭하는 단계(도 3의 단계 e)를 포함한다.
도 3에서 알 수 있는 바와 같이, 제1 방법은 또한,
포토레지스트(13)를 제거하는 단계(도 3의 단계 f)를 포함할 수 있다.
도 4는 마이크로시스템을 제조하기 위한 제2 방법을 예시한다. 제2 방법은 리프트-오프 증착 프로세스에 대응한다.
제2 방법은,
기판(12)을 제공하는 단계(도 4의 단계 a);
기판(12) 상에 하부 전극(3)을 증착하는 단계;
하부 전극(3) 상에 강유전체 층(4)을 증착하는 단계;
강유전체 층(4) 상에 상부 전극(5)을 증착하는 단계;
상부 전극(5) 상에 리프트-오프 포토레지스트(14)를 증착하는 단계(도 4의 단계 b);
리프트-오프 포토레지스트(14)가 상부 전극(5)의 구역에만 남아있도록 리프트-오프 포토레지스트(14)를 구조화하는 단계(도 4의 단계 d);
리프트-오프 포토레지스트(14) 상에 격리 층(6)을 증착하는 단계(도 4의 단계 e) ― 격리 층(6)이 전기 격리성이고 리프트-오프 포토레지스트(14)로부터 기판(12)으로 연장됨 ― ;
격리 층(6)이, 구조화 이후 리프트-오프 포토레지스트(14)에 대응하는 관통 구멍(11)이 중앙에 한정되어 있는 링의 형상을 갖도록 리프트-오프 포토레지스트(14)를 리프트-오프하는 단계(도 4의 단계 f)를 포함한다.
도 4에서 알 수 있는 바와 같이, 제2 방법은 또한,
리프트-오프 포토레지스트(14) 상에 부가적인 레지스트(15)를 증착하는 단계(도 4의 단계 c)를 포함할 수 있다.
방법들 둘 모두는, 상부 전극(5) 상에 적외선을 흡수하기 위한 흡수 층(10)을 증착하는 단계를 더 포함할 수 있다.
방법들 둘 모두에서, 부가적인 포토레지스트(15) 및 리프트-오프 포토레지스트(14)의 포토레지스트(13)의 구조화는 특히 특정 파장의 광 및/또는 UV 광에 의한 조사를 포함할 수 있다.
방법들 둘 모두에 대해, 격리 층(6)의 열팽창 계수는 강유전체 층(4)의 열팽창 계수보다 낮고 기판(12)의 열팽창 계수는 강유전체 층(4)의 열팽창 계수보다 높거나, 또는 격리 층(6)의 열팽창 계수는 강유전체 층(4)의 열팽창 계수보다 높고 기판(12)의 열팽창 계수는 강유전체 층(4)의 열팽창 계수보다 낮고, 강유전체 층(4) 및 기판 격리 층(6)의 증착 동안, 기판(12)은 적어도 350℃의 온도로 가열되고, 방법은 격리 층(6)을 증착한 후, 기판(12)을 50℃의 최대 온도로 냉각하는 단계를 포함하는 것이 구상 가능하다.
도 6a 및 도 6b는 제3 마이크로시스템(1b)을 도시하며, 흡수 층(10b)이 격리 층(6)의 관통 구멍(11) 내부 및 격리 층(6)의 관통 구멍(11) 외부 둘 모두에 배열되고, 흡수 층(10b)은 상부 전극(5), 하부 전극(3), 강유전체 층(4), 및 격리 층(6) 각각 상에 배열되고 그 전체를 실질적으로 커버한다. 예컨대, 제1 및/또는 제2 도체 경로들(7, 8)에 대한 전기적 접촉이 이루어질 수 있게 하기 위해 하나 이상의 갭들이 흡수 층(10b)에 존재할 수 있다. 제1 및/또는 제2 도체 경로(7, 8)는 흡수 층에 의해 부분적으로 커버될 수 있다.
흡수 층(10b)은 제1 및 제2 마이크로시스템들(1, 1a)과 관련하여 이전에 설명된 바와 같이 형성될 수 있다.
도 6a 및 도 6b에 도시되지는 않았지만, 당업자는 하나 이상의 구멍들이 흡수 층(10b) 및/또는 하나 이상의 다른 층들(예컨대, 격리 층(6))에 형성되어 (예컨대, 하부 전극(3)에 대한) 임의의 필요한 전기적 연결 또는 연결해제들을 용이하게 할 수 있다는 것을 인지할 것이다.
다른 양상들에서, 도 6a 및 도 6b의 제3 마이크로시스템(1b)은 도 1 및 도 2의 제1 마이크로시스템(1)과 유사하다. 대응하는 특징들에는 대응하는 참조 번호들이 주어졌고 여기에서 추가로 설명될 필요가 없다.
인용문헌들:
[1] Liang LIU, Wei-guo LIU, Na CAO, Chang-long CAI, "Study on The Performance of PECVD Silicon Nitride Thin Films", Defence Technology 9 (2013) 121-126.
[2] V.J Gokhale, O. Shenderova, G.E. McGuire, M Rais-Zadeh, "Infrared Absorption Properties of Carbon Nanotube/Nanodiamond Based Thin Film Coatings", Journal of Microelectromechanical Systems 23(1): 191-197.
[3] Volkmar Norkus,, Marco Schossig,, Gerald Gerlach,, Reinhard K
Figure pct00001
hler, , "A 256-pixel pyroelectric linear array with new black coating", Proc. SPIE 8012, Infrared Technology and Applications XXXVII, 80123V (21 May 2011); doi: 10.1117/12.883107.
[4] C-C. Chan, M-C. Kao and Y-C Chen, "Effects of Membrane Thickness on the Pyroelectric Properties of LiTaO3 Thin Film IR Detectors", Jpn. J. Appl. Phys., Vol. 44, No. 2 (2005) 04R07036-41.
[5] W. Lang, K. K
Figure pct00002
hl, H. Sandmaier "Absorbing layers for thermal infrared detectors", Sensors and Actuators A: Physical, Volume 34, Issue 3, September 1992, Pages 243-248.
[6] Liu, X; Padilla, WJ; Dynamic Manipulation of Infrared Radiation with MEMS Metamaterials, Advanced Optical Materials 1, 559 (2013).
[7] H. Tao, NI Landy, C.M. Bingham, X. Zhang, R.D. Averitt, W.J. Padilla A metamaterial absorber for the terahertz regime: Design, fabrication and characterization Opt. Express, 16 (2008), pp. 7181-7188.
1, 1a, 1b 마이크로시스템
2 멤브레인
3 하부 전극
4 강유전체 층
5 상부 전극
6 격리 층
7 제1 도체 경로
8 제2 도체 경로
9 멤브레인 지지부
10, 10b 흡수 층
11 관통 구멍
12 기판
13 포토레지스트
14 리프트-오프 포토레지스트
15 부가적인 포토레지스트
16 캐비티
17 리세스

Claims (20)

  1. 마이크로시스템(1)으로서,
    기판(12), 상기 기판(12) 상에 배열된 하부 전극(3), 상기 하부 전극(3) 상에 배열된 강유전체 층(4), 상기 강유전체 층(4) 상에 배열된 상부 전극(5) 및 격리 층(6)을 포함하고,
    상기 격리 층(6)은 전기 격리성이고, 상기 상부 전극(5) 상에 배열되고, 상기 상부 전극(5)으로부터 상기 기판(12)으로 연장되어서, 상기 격리 층(6)이 상기 상부 전극(5)의 전체 원주 주위의 구역에서 상기 하부 전극(3), 상기 강유전체 층(4) 및 상기 기판(12)을 커버하게 하고,
    상기 격리 층(6)은 상기 상부 전극(5)의 구역에 배열된 관통 구멍(11)이 중앙에 한정되어 있는 링의 형상을 갖는,
    마이크로시스템(1).
  2. 마이크로시스템(1)으로서,
    기판(12), 상기 기판(12) 상에 배열된 하부 전극(3), 상기 하부 전극(3) 상에 배열된 강유전체 층(4), 상기 강유전체 층(4) 상에 배열된 상부 전극(5) 및 격리 층(6)을 포함하고,
    상기 격 층(6)은 전기 격리성이고, 상기 상부 전극(5) 상에 배열되고, 상기 상부 전극(5)으로부터 상기 기판(12)으로 연장되어서, 상기 격리 층(6)이 본질적으로 상기 상부 전극(5)의 전체 원주 주위의 구역에서 상기 하부 전극(3), 상기 강유전체 층(4) 및 상기 기판(12)을 커버하게 하고,
    상기 격리 층(6)은 상기 상부 전극(5)의 구역에 배열된 관통 구멍(11)이 중앙에 한정되어 있는 링의 형상을 갖는,
    마이크로시스템(1).
  3. 제1 항 또는 제2 항에 있어서,
    상기 강유전체 층(4)이 놓여있는 구역에서 상기 기판(12)의 기판 응력은 상기 격리 층(6)의 격리 층 응력과 반대 부호를 갖는,
    마이크로시스템(1).
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 격리 층(6)의 열팽창 계수는 상기 강유전체 층(4)의 열팽창 계수보다 낮고 상기 기판(12)의 열팽창 계수는 상기 강유전체 층(4)의 열팽창 계수보다 높거나, 또는 상기 격리 층(6)의 열팽창 계수는 상기 강유전체 층(4)의 열팽창 계수보다 높고 상기 기판(12)의 열팽창 계수는 상기 강유전체 층(4)의 열팽창 계수보다 낮은,
    마이크로시스템(1).
  5. 제1 항 내지 제4 항 중 어느 한 항에 있어서,
    상기 마이크로시스템(1)은 상기 격리 층(6) 상에 적어도 부분적으로 배열되고 그리고/또는 상기 격리 층(6) 내에 매립되고 상기 상부 전극(5)과 전기적으로 전도성으로 커플링되는 제1 도체 경로(7)를 포함하는,
    마이크로시스템(1).
  6. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 격리 층(6)은 무기 산화물, 무기 질화물, 무기 탄화물, 또는 방수성(moisture impermeable) 유기 층을 포함하는,
    마이크로시스템(1).
  7. 제1 항 내지 제6 항 중 어느 한 항에 있어서,
    상기 강유전체 층(4)은 납 지르콘산염 티타네이트, 바륨 스트론튬 티타네이트, 포타슘 소듐 니오베이트, 망간 니오븀 바륨 티타네이트, 망간 니오븀 바륨 티타네이트 포타슘 바륨 티타네이트, 및 바륨 스트론륨 니오베이트를 포함하는 그룹으로부터의 적어도 하나를 포함하는,
    마이크로시스템(1).
  8. 제1 항 내지 제7 항 중 어느 한 항에 있어서,
    상기 상부 전극(5)은,
    전기 전도성 귀금속 또는 비반응성 금속들, 특히 Au, Pt, Ag, Rh, Zr; 및/또는
    전기 전도성 질화물들, 특히 TiN, TaN, WN, TiWN, TiAlN, SiTiAlN, SiAlN을 포함하는 그룹으로부터의 적어도 하나; 및/또는
    전기 전도성 산화물들, 특히 RuOx, IrOx를 포함하는 그룹으로부터의 적어도 하나를 포함하는,
    마이크로시스템(1).
  9. 제1 항 내지 제8 항 중 어느 한 항에 있어서,
    상기 마이크로시스템(1)은 적외선(infrared radiation)을 흡수하도록 구성되고 상기 상부 전극 상에 그리고/또는 상기 강유전체 층 상에 직접 배열되는 흡수 층(10)을 포함하는,
    마이크로시스템(1).
  10. 제9 항에 있어서,
    상기 흡수 층은 상기 격리 층(6)의 관통 구멍(11)에만 배열되는,
    마이크로시스템(1).
  11. 제9 항에 있어서,
    상기 흡수 층은 상기 상부 전극(5), 상기 하부 전극(3), 상기 강유전체 층(4), 및 상기 격리 층(6) 각각 상에 배열되는,
    마이크로시스템(1).
  12. 제11 항에 있어서,
    상기 흡수 층은 실질적으로 상기 상부 전극(5), 상기 하부 전극(3), 상기 강유전체 층(4), 및 상기 격리 층(6)의 전체를 커버하는,
    마이크로시스템(1).
  13. 제9 항 내지 제12 항 중 어느 한 항에 있어서,
    상기 흡수 층(10)은 백금 블랙(platinum black), 골드 블랙, 실버 블랙, 탄소 나노튜브들, 하나 이상의 2D 전도 층들, 금속 필름, 다공성 필름, 귀금속, 유기층, 귀금속 및 유전체 재료를 포함하는 다층 스택, 귀금속 및 유기층의 다층 스택을 포함하는 그룹 중 적어도 하나를 포함하는,
    마이크로시스템(1).
  14. 제1 항 내지 제13 항 중 어느 한 항에 있어서,
    상기 기판(12)은 상기 하부 전극(3)이 배열된 멤브레인(2)을 포함하고, 특히 상기 멤브레인(2)은 10 nm 내지 10 ㎛의 두께를 갖는,
    마이크로시스템(1).
  15. 제1 항 내지 제14 항 중 어느 한 항에 있어서,
    상기 하부 전극(3)은 1 nm 내지 200 nm의 두께를 갖고, 상기 강유전체 층(4)은 1 nm 내지 10 ㎛의 두께를 갖고, 상기 상부 전극(5)은 1 nm 내지 1000 nm의 두께를 갖고, 상기 격리 층(6)은 1 nm 내지 10 ㎛의 두께를 갖는,
    마이크로시스템(1).
  16. 제1 항 내지 제15 항 중 어느 한 항에 있어서,
    상기 격리 층(6)은 적외선(infrared radiation)에 대해 투명하고 상기 상부 전극(5)을 또한 커버하는,
    마이크로시스템(1).
  17. 마이크로시스템(1)을 제조하기 위한 방법으로서,
    기판(12)을 제공하는 단계;
    상기 기판(12) 상에 하부 전극(3)을 증착하는 단계;
    상기 하부 전극(3) 상에 강유전체 층(4)을 증착하는 단계;
    상기 강유전체 층(4) 상에 상부 전극(5)을 증착하는 단계;
    상기 강유전체 층(4) 상에 격리 층(6)을 증착하는 단계 ― 상기 격리 층(6)은 상기 상부 전극(5)으로부터 상기 기판(12)으로 연장됨 ― ;
    상기 격리 층(6) 상에 포토레지스트(13)를 증착하는 단계;
    상기 포토레지스트(13)가 상기 상부 전극(5)의 구역에 포토레지스트 관통 구멍을 갖도록 상기 포토레지스트(13)를 구조화하는 단계;
    상기 격리 층(6)이, 상기 포토레지스트 관통 구멍에 대응하는 관통 구멍(11)이 중앙에 한정되어 있는 링의 형상을 갖도록 상기 마이크로시스템(1)을 에칭하는 단계를 포함하는,
    마이크로시스템(1)을 제조하기 위한 방법.
  18. 마이크로시스템(1)을 제조하기 위한 방법으로서,
    기판(12)을 제공하는 단계;
    상기 기판(12) 상에 하부 전극(3)을 증착하는 단계;
    상기 하부 전극(3) 상에 강유전체 층(4)을 증착하는 단계;
    상기 강유전체 층(4) 상에 상부 전극(5)을 증착하는 단계;
    상기 상부 전극(5) 상에 리프트-오프 포토레지스트(lift-off photoresist)(14)를 증착하는 단계;
    상기 리프트-오프 포토레지스트(14)가 상기 상부 전극(5)의 구역에만 남아있도록 상기 리프트-오프 포토레지스트(14)를 구조화하는 단계;
    상기 리프트-오프 포토레지스트(14) 상에 격리 층(6)을 증착하는 단계 ― 상기 격리 층(6)이 전기 격리성이고 상기 리프트-오프 포토레지스트(14)로부터 상기 기판(12)으로 연장됨 ― ;
    상기 격리 층(6)이, 상기 구조화 이후 상기 리프트-오프 포토레지스트(14)에 대응하는 관통 구멍(11)이 중앙에 한정되어 있는 링의 형상을 갖도록 상기 리프트-오프 포토레지스트(14)를 리프트-오프하는 단계를 포함하는,
    마이크로시스템(1)을 제조하기 위한 방법.
  19. 제17 항 또는 제18 항에 있어서,
    상기 상부 전극(5) 상에 적외선을 흡수하기 위한 흡수 층(10)을 증착하는 단계를 갖는,
    마이크로시스템(1)을 제조하기 위한 방법.
  20. 제17 항 내지 제18 항 중 어느 한 항에 있어서,
    상기 격리 층(6)의 열팽창 계수는 상기 강유전체 층(4)의 열팽창 계수보다 낮고 상기 기판(12)의 열팽창 계수는 상기 강유전체 층(4)의 열팽창 계수보다 높거나, 또는 상기 격리 층(6)의 열팽창 계수는 상기 강유전체 층(4)의 열팽창 계수보다 높고 상기 기판(12)의 열팽창 계수는 상기 강유전체 층(4)의 열팽창 계수보다 낮고, 상기 방법은,
    상기 강유전체 층(4) 및 상기 격리 층(6)의 증착 동안, 상기 기판(12)을 적어도 350℃의 온도로 가열하는 단계, 및
    상기 격리 층(6)을 증착한 후, 상기 기판(12)을 50℃의 최대 온도로 냉각하는 단계를 포함하는,
    마이크로시스템(1)을 제조하기 위한 방법.
KR1020217029832A 2019-02-22 2020-02-17 마이크로시스템 및 마이크로시스템을 제조하기 위한 방법 KR20210135524A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1902452.0A GB201902452D0 (en) 2019-02-22 2019-02-22 Microsystem and method for making the microsystem
GB1902452.0 2019-02-22
PCT/EP2020/054128 WO2020169543A1 (en) 2019-02-22 2020-02-17 Microsystem and method for making a microsystem

Publications (1)

Publication Number Publication Date
KR20210135524A true KR20210135524A (ko) 2021-11-15

Family

ID=65999067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217029832A KR20210135524A (ko) 2019-02-22 2020-02-17 마이크로시스템 및 마이크로시스템을 제조하기 위한 방법

Country Status (7)

Country Link
US (1) US11788895B2 (ko)
EP (2) EP3928065A1 (ko)
JP (1) JP2022521415A (ko)
KR (1) KR20210135524A (ko)
CN (1) CN113474625A (ko)
GB (1) GB201902452D0 (ko)
WO (1) WO2020169543A1 (ko)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367408A (en) * 1979-01-17 1983-01-04 Sanyo Electric Co., Ltd. Pyroelectric type infrared radiation detecting device
GB8812954D0 (en) 1988-06-01 1988-10-05 Emi Plc Thorn Thermal imaging
JPH0269623A (ja) 1988-09-05 1990-03-08 Matsushita Electric Ind Co Ltd 赤外線検出素子
DE69211153T2 (de) 1991-11-04 1996-12-05 Honeywell Inc., Minneapolis, Minn. Dunnfilmpyroelektrische bildmatrix
US5583058A (en) * 1992-09-17 1996-12-10 Mitsubishi Denki Kabushiki Kaisha Infrared detection element array and method for fabricating the same
JP3232801B2 (ja) 1993-08-23 2001-11-26 松下電器産業株式会社 焦電型赤外線検出素子の製造方法
US5471060A (en) 1993-08-23 1995-11-28 Matsushita Electric Industrial Co., Ltd. Pyroelectric infrared radiation detector and method of producing the same
JPH08271341A (ja) 1995-03-31 1996-10-18 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子の製造方法
JPH09288010A (ja) 1996-04-24 1997-11-04 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子とその製造方法
DE19924544A1 (de) * 1998-05-29 1999-12-02 Horiba Ltd Detektor zur Anwendung in einem Infrarotanalysator, Durchflußdetektor und Verfahren zur Herstellung desselben
US20060073613A1 (en) * 2004-09-29 2006-04-06 Sanjeev Aggarwal Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof
JP2008232896A (ja) * 2007-03-22 2008-10-02 Toyohashi Univ Of Technology 薄膜赤外線検出素子およびその製造方法
JP5644121B2 (ja) 2010-01-26 2014-12-24 セイコーエプソン株式会社 熱型光検出器、熱型光検出装置、電子機器および熱型光検出器の製造方法
JP5521827B2 (ja) 2010-06-28 2014-06-18 セイコーエプソン株式会社 焦電型検出器、焦電型検出装置及び電子機器
JP2012026860A (ja) 2010-07-23 2012-02-09 Seiko Epson Corp 焦電型光検出器および電子機器
DE102014215009B4 (de) 2014-07-30 2022-03-17 Robert Bosch Gmbh Herstellungsverfahren für eine piezoelektrische Schichtanordnung und entsprechende piezoelektrische Schichtanordnung
JP2016119328A (ja) 2014-12-18 2016-06-30 セイコーエプソン株式会社 焦電体、焦電素子、焦電素子の製造方法、熱電変換素子、熱電変換素子の製造方法、熱型光検出器、熱型光検出器の製造方法および電子機器
WO2018193825A1 (ja) 2017-04-17 2018-10-25 パナソニックIpマネジメント株式会社 焦電センサ素子及びこれを用いた焦電センサ

Also Published As

Publication number Publication date
GB201902452D0 (en) 2019-04-10
EP4386340A2 (en) 2024-06-19
US11788895B2 (en) 2023-10-17
CN113474625A (zh) 2021-10-01
WO2020169543A1 (en) 2020-08-27
EP3928065A1 (en) 2021-12-29
US20220018716A1 (en) 2022-01-20
JP2022521415A (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
JP4978501B2 (ja) 熱型赤外線検出器及びその製造方法
US5523564A (en) Infrared detecting element
JP6549119B2 (ja) 選択的波長赤外吸収体を有する焦電性窒化アルミニウムmems赤外センサ
EP3170037B1 (en) Piezoelectrically actuated optical lens
JP6096918B2 (ja) 温度プローブおよび温度プローブの製造方法
US7556978B2 (en) Piezoelectric MEMS switches and methods of making
JP7030422B2 (ja) 少なくとも1つの干渉フィルタを含む封入構造部を有する、電磁放射線を検出するための装置
WO1999009383A1 (en) Thermal infrared detector
CN109813448B (zh) 双谱超表面集成非制冷红外探测器及制作方法
JP2004530909A (ja) マイクロボロメータとその製造方法
US10732041B2 (en) Microelectromechanical (MEMS) fabry-perot interferometer, apparatus and method for manufacturing fabry-perot interferometer
JP6770840B2 (ja) ファブリペロー干渉フィルタ及び光検出装置
KR102527708B1 (ko) 미세 먼지 농도 센서
KR20210135524A (ko) 마이크로시스템 및 마이크로시스템을 제조하기 위한 방법
US20160327445A1 (en) High temperature flexural mode piezoelectric dynamic pressure sensor
CN115704715A (zh) 微机电红外光感测装置及其制造方法
KR100481929B1 (ko) 써미스터 박막을 이용한 온도센서 및 그 제조방법
US9423304B2 (en) Infrared ray detecting element and infrared ray detector including the same
US11656128B2 (en) Microelectromechanical infrared sensing device and fabrication method thereof
JP7328443B2 (ja) センサ素子及びセンサ素子の製造方法
US20030173519A1 (en) Pyroelectric sensor having reduced stray thermal coupling between its pixels
JP2022552067A (ja) 部品及び部品の製造方法
JP2006162470A (ja) 赤外線センサ素子及びそれを用いた赤外線センサ装置
JP6770356B2 (ja) ファブリペロー干渉フィルタ及び光検出装置
KR100472539B1 (ko) 적외선 흡수 볼로메터 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal