JP2022521415A - マイクロシステム及びマイクロシステムの作成方法 - Google Patents

マイクロシステム及びマイクロシステムの作成方法 Download PDF

Info

Publication number
JP2022521415A
JP2022521415A JP2021549478A JP2021549478A JP2022521415A JP 2022521415 A JP2022521415 A JP 2022521415A JP 2021549478 A JP2021549478 A JP 2021549478A JP 2021549478 A JP2021549478 A JP 2021549478A JP 2022521415 A JP2022521415 A JP 2022521415A
Authority
JP
Japan
Prior art keywords
layer
substrate
insulating layer
microsystem
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021549478A
Other languages
English (en)
Inventor
ジョン フェア
ルッツ エッカート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pyreos Ltd
Original Assignee
Pyreos Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pyreos Ltd filed Critical Pyreos Ltd
Publication of JP2022521415A publication Critical patent/JP2022521415A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00Photometry, e.g. photographic exposure meter
    • G01J1/42Photometry, e.g. photographic exposure meter using electric radiation detectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02Constructional details
    • G01J5/0225Shape of the cavity itself or of elements contained in or suspended over the cavity
    • G01J5/024Special manufacturing steps or sacrificial layers or layer structures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02Constructional details
    • G01J5/04Casings
    • G01J5/046Materials; Selection of thermal materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02Constructional details
    • G01J5/04Casings
    • G01J5/048Protective parts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/34Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using capacitors, e.g. pyroelectric capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N15/00Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using the Nernst-Ettingshausen effect
    • H10N15/10Thermoelectric devices using thermal change of the dielectric constant, e.g. working above and below the Curie point
    • H10N15/15Thermoelectric active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/308Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

基板(12)、前記基板(12)上に配置される下部電極(3)、前記下部電極(3)上に配置される強誘電体層(4)、前記強誘電体層(4)上に配置される上部電極(5)、及び前記上部電極(5)上に配置され、前記上部電極(5)から前記基板(12)まで延在し、電気的に絶縁する絶縁層(6)を備えるマイクロシステム(1)であって、前記絶縁層(6)は、前記下部電極(3)、前記強誘電体層(4)、及び前記基板(12)を上部電極(5)の全周の周りの領域で覆い、前記絶縁層(6)は、前記上部電極(5)の領域に配置されるスルーホール(11)が中央部に位置するリング形状である。【選択図】図1

Description

本発明は、マイクロシステム及びマイクロシステムの作成方法に関する。
マイクロシステムは、強誘電体層を含むことができる。マイクロシステムでは、強誘電体層の圧電特性又は焦電特性を使用できる。マイクロシステムは、圧電特性を使用して、圧力を測定したり、圧力又は力を提供することが想定できる。マイクロシステムは、焦電特性を使用して、赤外線の強度の時間的変化を検出することが想定できる。それぞれが共通の基板上に強誘電体層の一つを有する多数のセンサ要素を配置できる。従って、波長分散型要素、例えば、格子、プリズム、及び/又は線形可変フィルタとともに、マイクロシステムでスペクトルを測定できる。センサ要素間のクロストークを最小限に抑えるために、基板は薄く形成する必要がある。これは、マイクロシステムの機械的強度が低下する不利益をもたらし、マイクロシステムの寿命を短くする可能性がある。
強誘電体材料、例えばチタン酸ジルコン酸鉛(PZT)は、特に水素、酸素、及び水の存在下では、多くの場合、腐食に対する耐性がない。腐食は、マイクロシステムの使用、保管、製造中に発生する可能性がある。マイクロシステムは、従来、化学気相成長(CVD)又は物理気相成長(PVD)などの熱蒸着プロセスによって作成される。熱蒸着プロセスでは、マイクロシステムが高温になり、化学反応性雰囲気にさらされるので、腐食が特に問題になる。特に、水素は、白金電極などの電極に浸透し、特に熱蒸着プロセスの条件下で強誘電体材料を還元する能力があるため、問題を生じる可能性がある。従って、電極が強誘電体層に取り付けられている場合、水素は電極に浸透し、強誘電体層を腐食及び/又は還元する可能性がある。腐食、還元、及び/又は反応に対する強誘電体層の限られた耐性は、マイクロシステムの寿命を短くする可能性がある。
従って、本発明の目的は、寿命が長いマイクロシステム及びその作成方法を提供することである。
第1の発明のマイクロシステムは、基板、基板上に配置される下部電極、下部電極上に配置される強誘電体層、強誘電体層上に配置される上部電極、及び上部電極上に配置され、上部電極から基板まで延在し、電気的に絶縁する絶縁層を有し、絶縁層は、下部電極、強誘電体層、及び基板を上部電極の全周の周りの領域で覆い、絶縁層は、上部電極の領域に配置されるスルーホールが中央部に位置するリング形状である。第1の発明のマイクロシステムの実施形態を図1に示す。
第2の発明のマイクロシステムは、基板、基板上に配置される下部電極、下部電極上に配置される強誘電体層、強誘電体層上に配置される上部電極、及び上部電極上に配置され、上部電極から基板まで延在し、電気的に絶縁する絶縁層を有し、絶縁層は、下部電極、強誘電体層、及び基板の本質的部分を上部電極の全周の周りの領域で覆い、絶縁層は、上部電極の領域に配置されるスルーホールが中央部にに位置するリング形状である。第2の発明のマイクロシステムの実施形態を図5に示す。リングは、例えば、楕円、円、正方形、又は長方形の形状でもよい。
第2の発明のマイクロシステムでは、好ましくは、絶縁層は、リングの外側からスルーホールまで(径方向と見なせる方向に)延在する一つ又は複数の凹部を有する(図5参照)。ここで特に好ましくは、絶縁層が、上部電極の全周の約70%、特に少なくとも90%の領域で、下部電極、強誘電体層、及び基板を覆う。
なお、完全を期すために、第2の発明のマイクロシステムでは、絶縁層が、例えば(図示しない)リングを二つ以上の(サブ)リングに分割する、一つ又は複数の周方向に延在する凹部を有することも可能である。隔離層の一つ又は複数の凹部が、一つ又は複数のポケットを形成することも可能であり、例えば、絶縁層を経由する接続は許可される。言い換えれば、第2の発明のマイクロシステムでは、絶縁層は、下部電極、強誘電体層、及び上部電極の全周の周りの領域の基板を完全に覆う必要はない。「本質的部分」という用語は、本開示全体を通して「大部分」又は「少なくとも部分的に」又は「部分的に」に置き換えてもよい。
第1又は第2の発明のマイクロシステムでは、絶縁層は、マイクロシステムの寿命の延長に貢献する。例えば、基板上の構成の腐食を減らし、及び/又は基板の応力を補償する。
第1又は第2の発明のマイクロシステムについて、以下の領域のいずれか一つ又は複数を定められる。
・強誘電体層の周辺領域は、(例えば、上部電極に平行な平面に垂直な方向に上から見た場合)強誘電体層の上部電極で覆われていない領域として定められる。
・下部電極層の周辺領域は、(例えば、上部電極に平行な平面に垂直な方向に上から見た場合)強誘電体層で覆われていない下部電極の領域として定められる。
・基板の周辺領域は、(例えば、上部電極に平行な平面に垂直な方向に上から見た場合)下部電極で覆われていない基板の領域として定められる。
第1又は第2の発明のマイクロシステムでは、強誘電体層、下部電極、及び基板のいずれか一つ(好ましくはそれぞれ)の周辺領域の70%以上、より好ましくは90%以上が、絶縁層によって覆われてもよい。
第1の発明のマイクロシステムでは、強誘電体層、下部電極、及び基板のいずれか一つ(好ましくはそれぞれ)の周辺領域は、絶縁層によって完全に覆われてもよい。
第2の発明のマイクロシステムでは、強誘電体層、下部電極、及び基板のいずれか一つ(好ましくはそれぞれ)の周辺領域は、一つ又は複数の凹部を除いて、絶縁層によって完全に覆われてもよい。絶縁層は下部電極の全周又は本質的に全周の周りの領域で基板を覆うので、絶縁層はマイクロシステムの機械的強度を増加し、それによって、マイクロシステムの寿命を長くする。絶縁層及び上部電極は、強誘電体層の上部を完全に又は本質的部分を完全に覆い、絶縁層は、強誘電体層の側面を完全に又はその本質的部分を完全に覆い、その結果、強誘電体層は完全に又は本質的部分が完全に覆われる。従って、強誘電体層は腐食から保護され、マイクロシステムの寿命をさらに長くする。
さらに、リングは、マイクロシステムの波長選択のために使用できる。波長フィルタはスルーホール全体に完全に拡張できるため、絶縁層はスルーホールの全周に沿って波長フィルタを保持する。絶縁層上に波長フィルタを保持することによって、波長フィルタを有するマイクロシステムを好都合に小さくできる。波長フィルタは、赤外波長領域外の波長が遮断されるように構成できる。
好ましくは、強誘電体層を有する領域内の基板内の基板応力は、絶縁層内の絶縁層応力と逆向きである。これは、絶縁層の応力が引っ張りであり、基板の応力が圧縮であること、又は絶縁層の応力が圧縮であり、基板の応力が引っ張りであることを意味する。絶縁層は、リング状で比較的大きいため、大きな基板応力を打ち消すことができる。これにより、マイクロシステムの機械的強度が向上し、マイクロシステムの寿命が長くなる。基板応力を打ち消せるため、基板を薄くできる。薄い基板は、それぞれが下部電極の一つ、強誘電体層の一つ、及び上部電極の一つを有する複数のセンサ要素が基板上に備わる場合、熱質量を好都合に低減し、焦電感度を増大させ、応答時間を短縮し、クロストークを低減する。基板応力と絶縁層応力は、マイクロシステムの製造中の多数のパラメータ、例えば、基板温度、関係する層の熱膨張係数、付着速度及びエッチング速度に依存する。参考文献[1]は、いくつかの製造パラメータが応力に与える影響を示し、応力を決定する方法も参考文献[1]に記載されている。
絶縁層の熱膨張係数は強誘電体層の熱膨張係数より低く、基板の熱膨張係数は強誘電体層の熱膨張係数より高い、又は、絶縁層の熱膨張係数は強誘電体層の熱膨張係数より高く、基板の熱膨張係数は強誘電体層の熱膨張係数より低い。強誘電体層及び絶縁層は、従来、熱蒸着プロセス、特に化学気相成長(CVD)又は物理気相成長(PVD)によって生成される。熱蒸着プロセス中、基板は高温に加熱され、その後室温で冷却される。通常、基板と強誘電体は異なる熱膨張係数を持つため、熱蒸着プロセス後にマイクロシステムを冷却した後、基板と強誘電体層の両方に応力が発生する。絶縁層はリング状で比較的大きいため、前述のように基板、強誘電体層、絶縁層の熱膨張係数を一致させることによって、強誘電体層の応力を低く抑制できる。強誘電体層の低応力は、強誘電体層の機械的強度を高くし、それにより、マイクロシステムの寿命を長くする。さらに、基板の応力は低い。これにより、基板を薄くできることによって、熱質量を減少し、感度を増加し、応答時間を短縮し、その結果、複数のセンサ要素が設けられる場合のクロストークを減少する。前述の熱膨張係数を得るために、例えば、Al23又はSiCから絶縁層を作成し、PZT又はチタン酸バリウムストロンチウムから強誘電体層を作成し、SiO2又はSiから基板を作成する。
好ましくは、マイクロシステムは、少なくとも部分的に絶縁層上に配置及び/又は絶縁層内に埋め込まれ、上部電極と電気的に接続される第1の導体経路を有する。例えば、導体経路は、部分的又は完全に絶縁層上に配置されるか、部分的又は完全に絶縁層に埋め込まれるか、部分的に絶縁層上に配置されるか、又は部分的に絶縁層内に埋め込まれる。第1の導体経路は、例えば、上部電極、例えば関連する回路へ電気的に接続するように構成されてもよい。絶縁層は電気的に絶縁しており、強誘電体層及び下部電極から第1の導体経路を絶縁するので、電気的短絡を好都合に回避できる。
好ましくは、絶縁層は、無機酸化物、特にSiO2又はAl23、無機窒化物、特にSixNy、SixOyNz、SixAlwOyNz、又は無機炭化物、特にSiC、GeC、又は不透水性有機層(例えば、ポリイミド、パリレン又はこれらの多層スタック)を含む。
好ましくは、強誘電体層は、チタン酸ジルコン酸鉛、チタン酸バリウムストロンチウム、ニオブ酸カリウムナトリウム、チタン酸マンガンニオブバリウム、チタン酸バリウムカリウム、ニオブ酸バリウムストロンチウムを含む群の少なくとも一つを含む。
好ましくは、上部電極は、
導電性貴金属、特に、Au、Pt、Ag、Rh、Zr;及び/又は
導電性窒化物、特に、TiN、TaN、WN、TiAlN、SiTiAlN、SiAlNを含む群の少なくとも一つ;及び/又は
導電性酸化物、特にRuOx及びIrOxを含む群の少なくとも一つを含む。
これらの物質は、腐食に対して都合良い耐性がある。例えば、水素はこれらの物質に浸透できない。従って、マイクロシステムは耐食性が高く、寿命が長い。上部電極が本質的に導電性窒化物、特にTiN、TaN、WN及びTiAlNを含む群の少なくとも一つ、及び/又は上部電極が本質的に導電性酸化物、特に、RuOx、InOx、IrOxを含む群の少なくとも一つであることが想定できる。
好ましくは、マイクロシステムは、吸収層を含む。好ましくは、吸収層は、赤外線を吸収するように構成される。
吸収層は、上部電極の上及び/又は強誘電体層の直上に配置してもよい。吸収層は、絶縁層のスルーホール内に配置できる。
吸収層が別の要素上に「配置されている」と説明される場合、吸収層が当該別の要素の少なくとも一部を覆うことを意味することに留意されたい。マイクロシステムを上から見たとき(例えば、図1及び図6a参照)、吸収層が他の要素上に「配置されている」と説明することは、吸収層が他の要素に「直接」又は「直上に」配置されていると述べられている場合を除いて、吸収層と他の要素との直接的な接触を必要としない。
ある実施形態では、吸収層は、絶縁層のスルーホールのみに配置してもよい。例えば、吸収層が上部電極及び/又は強誘電体層上に配置される。このような配置を図2に示す。
ある実施形態では、吸収層は、上部電極、下部電極、強誘電体層、及び絶縁層のそれぞれの上に配置されてもよい。吸収層は、(存在すれば)第1の導体経路及び/又は第2の導体経路の一部に配置されてもよい。
ある実施形態では、吸収層は、上部電極、下部電極、強誘電体層、絶縁層の上に配置され、実質的に全体を覆ってもよい。一つ又は複数のギャップが吸収層に存在してもよく、例えば、第1の導体経路及び/又は第2の導体経路に電気的に接続されてもよい。
ある実施形態では、吸収層は、絶縁層のスルーホールの内部と外部の両方に配置してもよく、好ましくは、吸収層を上部電極、下部電極、強誘電体層、第1の導体経路、及び絶縁層のそれぞれに配置してもよい。
吸収層は、上部電極と別に形成しても、上部電極と組み合わせて形成してもよい。吸収層は、強誘電体スタック内の他の全ての層を考慮し及び最適化して、過赤外線スペクトルによる赤外線のピーク又は広帯域吸収を強化するために、物理的に構造化又はパターン化できる。吸収層を有さないマイクロシステムと比較して、吸収層によって、より多くの赤外線放射を強誘電体層に結合できる。このため、吸収層は、マイクロシステムの信号対雑音比を高くする。吸収層の付着は、従来、高温(>150℃)で、特に水及び/又は水素を含む腐食性雰囲気中で行われる。強誘電体層は、絶縁層及び上部電極によって完全に覆われているので、強誘電体層は、吸収層の付着中に好都合に保護される。上部電極が導電性窒化物及び/又は導電性酸化物を含むか、又は本質的にそれらから構成される場合、強誘電体層は特に高度に保護される。
好ましくは、吸収層は、白金ブラック、金ブラック、銀ブラック、カーボンナノチューブ、一つ又は複数の二次元導電層、金属薄膜、多孔質薄膜(例えば、PVD斜め蒸着法によって付着したNiCr)、貴金属(上部電極上又は直上に配置してもよい)、有機層(好ましくは、耐水性を有する有機層、例えば、ポリイミド、パリレンなど)。貴金属と誘電体を含む多層スタック(例えば、Pt/TiO2、Au/Al23、Pt/PZT、Ag/SiO2、Pt/SiCなど)、貴金属と有機層の多層スタック(好ましくは、耐水性を有する有機層、例えば、ポリイミド、パリレンなど)を含む群の少なくとも一つを含む。
例えば、吸収層は、グラフェン、金属薄膜、多孔質薄膜(例えば、PVD斜め蒸着法によって付着したNiCl)でもよく、又はそれらを含んでもよい。参考文献[2]、[3]、[4]、及び[5]は、これらの吸収層をどのように付着するかを開示している。
例えば、吸収層は、貴金属及び誘電体材料、例えば、Pt/TiO2、Au/Al23、Pt/PZT、Ag/SiO2、Pt/SiCなどを含む多層スタックを含んでもよい。
好ましくは、吸収層は、光吸収を増強するように構成されたメタマテリアルを含む。メタマテリアルの例と、その製造方法は、参考文献[6]と[7]に開示されている。
基板は、Si、SiO2、GaAs、SiN、ガラス、及び/又はAl23を含むか、又は本質的にそれらから構成され得る。
好ましくは、基板は、底部電極が配置される薄膜を含み、特に膜厚が10nmから10μmである。さらに、好ましくは、薄膜は、最大3層又は2層のみ、又は1層のみで構成される。3層で構成される場合、これらはSi層及び二つのSiO2層でよく、これらの全ては追加の元素、特にAl、Nでドープされてもよく、底部電極がSiO2又は他のSiO2ドープ層の直上に配置される。2層で構成される場合、これらは、Si層及びSiO2層でよく、追加の元素、特にAl、Nでドープされてもよく、下部電極は、SiO2層の直上に配置される。1層のみで構成される場合、これはSiO2層又はAl23層でもよい。さらに、好ましくは、下部電極の厚さは1nmから200nmであり、強誘電体層の厚さは1nmから10μmであり、上部電極の厚さは1nmから1000nmであり、絶縁層の厚さは1nmから10μmである。
好ましくは、絶縁層は、赤外線放射を透過し、上部電極も覆う。この目的のために、絶縁層は、Ge、Si、GaN、ZnO、ZNS、ZnSe、GeC、SiC、GaNC、ZnOC、ZnSC、及び/又はZnSeCで構成するか、本質的に構成できる。これにより、絶縁層が少なくとも70%、特に上部電極の少なくとも90%を覆うことが想定できる。スルーホールは、第1の導体経路を上部電極と電気的に接続するために必要なサイズのみを有し得る。特に好ましくは、吸収層は、赤外線放射を透過する隔離層上に配置される。
マイクロシステムを作成するための本発明による第1の方法は、以下のステップを含む。基板を準備する。下部電極を基板上に付着する。強誘電体層を下部電極上に付着する。上部電極を強誘電体層上に付着する。上部電極から基板まで延在する絶縁層を強誘電体層上に付着する。フォトレジストを絶縁層上に付着する。フォトレジストが上部電極の領域にフォトレジストスルーホールを有するようにフォトレジストを構成する。絶縁層がフォトレジストスルーホールに対応するスルーホールが中央部に位置するリングの形状となるように、マイクロシステムをエッチングする。第1の方法は、標準的な付着プロセスに対応する。
マイクロシステムを作成するための本発明による第2の方法は、以下のステップを含む。基板を準備する。下部電極を基板上に付着する。強誘電体層を下部電極上に付着する。上部電極を強誘電体層上に付着する。リフトオフフォトレジストを上部電極上に付着する。リフトオフフォトレジストが上部電極の領域のみに残るようにリフトオフフォトレジストを構成する。リフトオフフォトレジストから基板まで延在し、電気的に絶縁する絶縁層をリフトオフフォトレジスト上に付着する。構成後に、絶縁層が、リフトオフフォトレジストに対応するスルーホールが中央部に位置するリング形状となるように、リフトオフフォトレジストを剥離する。第2の方法は、剥離プロセスに対応する。
第1の方法及び第2の方法において、好ましくは、リングが上部電極の全周に延在する。又は、第1の方法及び第2の方法において、好ましくは、絶縁層はリングの外側からスルーホールまで延在する一つ又は複数の凹部を有する。スルーホール及び一つ又は複数の凹部は、同じステップにて製造できる。特に好ましくは、絶縁層が上部電極の全周の約80%、特に少なくとも90%の領域で、下部電極、強誘電体層、及び基板を覆う。
好ましくは、第1の方法及び第2の方法は、上部電極上に赤外線を吸収するための吸収層を付着するステップを有する。強誘電体層は、絶縁層及び上部電極によって完全に覆われているので、強誘電体層は吸収層の付着中に好都合に保護される。強誘電体層は、上部電極が導電性窒化物、特に、TiN、TaN、WN、TiWN、TiAlN、SiTiAlN、SiAlN、及び/又は導電性酸化物、及び/又は貴金属、特にRuOx、IrOxを含む群の少なくとも一つを含む、又は本質的にそれらで構成される場合、特に十分に保護される。
好ましくは、二つの方法のいずれも、強誘電体層を有する領域内の基板内の基板応力と絶縁層内の絶縁層応力とが逆向きとなるように実行される。当業者は、どのプロセスパラメータが基板応力と絶縁層応力とが逆向きにするかを理解するために、プロセスパラメータ、例えば、基板温度、基板、強誘電体層及び絶縁層の熱膨張係数、堆積速度、及びエッチング速度を変化させて実験できる。特に、熱膨張係数は、基板応力と絶縁層応力に強い影響を及ぼす。応力は、参考文献[1]で説明されているように決定できる。基板応力と絶縁層応力が逆向きであることは、マイクロシステムの機械的強度を高め、それによってマイクロシステムの寿命を長くする。
好ましくは、二つの方法のいずれでも、絶縁層の熱膨張係数は強誘電体層の熱膨張係数より低く、基板の熱膨張係数は強誘電体層の熱膨張係数より高いか、又は絶縁層の熱膨張係数は強誘電体層の熱膨張係数より高く、基板の熱膨張係数は強誘電体層の熱膨張係数より低い。この方法は、強誘電体層の付着中は基板を少なくとも350℃の温度に加熱し、及び絶縁層(6)を付着後には基板(12)を最高温度50℃に冷却する。
本発明にかかる第1のマイクロシステムの上面図である。 図1に示すマイクロシステムの断面図である。 マイクロシステムを作成するための第1の方法を示す図である。 マイクロシステムを作成するための第2の方法を示す図である。 本発明にかかる第2のマイクロシステムの上面図である。 本発明にかかる第3のマイクロシステムの上面図である。 図6aの第3のマイクロシステムの断面図である。
以下、概略図に基づいて本発明を説明する。
図1、2及び5から分かるように、第1のマイクロシステム1は、基板12、下部電極3、強誘電体層4、上部電極5、及び絶縁層6を有する。基板12の基板表面の直上に下部電極3が配置され、下部電極3の直上に強誘電体層4が配置され、強誘電体層4の直上に上部電極5が配置される。下部電極3は、基板表面に平行な平面において、基板表面に平行な平面内の強誘電体層4より大きな断面を有する。下部電極3は、強誘電体層4の全周にわたって強誘電体層4から突出する。強誘電体層4は、基板表面に平行な面において、上部電極5より大きな断面を有する。強誘電体層4は、上部電極5の全周にわたって上部電極5から突出する。
マイクロシステム1は、電気的に絶縁する絶縁層6を含む。絶縁層6は、上部電極5の直上に配置され、上部電極5から基板12まで延在する。図1によれば、絶縁層6は、強誘電体層4の全周の周りの領域で下部電極3を覆う。また、絶縁層6は、上部電極5の全周の周りの領域で基板12を覆う。図1及び5によれば、絶縁層6は、上部電極5の全周の周りの領域で基板12を覆う。絶縁層6は、上部電極5の領域に完全に配置されるスルーホール11が中央部に位置するリング形状である。スルーホール11は、基板表面に平行な平面において、上部電極5より小さい断面を有する。
図5に示す第2のマイクロシステム1aでは、絶縁層6は、この例では、絶縁層6によって形成されるリングの外側からスルーホール11まで(径方向と見なせる方向に)延在する一つ又は複数の凹部17を有する。絶縁層6は、上部電極5の全周の少なくとも70%、特に少なくとも90%の領域で、下部電極3、強誘電体層4、及び基板を覆うことが想定できる。
追加に又は代替として、強誘電体層、下部電極及び基板のいずれか一つ(好ましくはそれぞれ)の周辺領域の70%以上、より好ましくは90%以上が、絶縁層によって覆われてもよい(これらの周囲領域はすでに上で定められており、これらの図に示すように、上から見た場合、上部電極5が配置される強誘電体層4の側面からマイクロシステムを見下ろしていることに留意されたい)。
図5は凹部17を示し、例えば、径方向と見なせる方向に延在する凹部、周方向と見なせる方向に延在する凹部、又は単に絶縁層内にポケットを形成する凹部でもよい。
図1及び図5の両方のマイクロシステム1、1aでは、図1に示すように、基板表面に平行な各平面において、下部電極3、強誘電体層4及び上部電極5は長方形である。絶縁層6は、基板表面の外周端に平行な平面内で長方形でもよい。スルーホール11は、長方形の形状を有してもよい。
さらに、マイクロシステム1は(及びマイクロシステム1aも)、この例では絶縁層6の直上に配置され、上部電極5と電気的に接続された第1の導体経路7を有する。図示は省略するが、第1の導体経路7は部分的又は全体的に絶縁層6内に埋め込むことができる。
また、マイクロシステム1は(及びマイクロシステム1aも)、基板12と絶縁層6との間に配置され、下部電極3と電気的に接続された第2の導体経路8を有する。
第1のマイクロシステム1(及びマイクロシステム1a)は、赤外線を吸収するように構成された吸収層10(図2に示す)を有してもよい。この例では、図1に示すように、吸収層10は、上部電極5の直上で、絶縁層6のスルーホール11内に配置される。
吸収層10は、上部電極5と電気的に接続するために、平面内の周の周りで、基板表面に平行に、吸収層10と絶縁層6との間の基板表面に平行な平面内の周の一位置に配置される第1の導体経路7を除いて完全に絶縁層6に接触する。図6a・図6bを参照して以下でより詳細に述べるように、吸収層10が絶縁層6の上に延在することが想定できる。吸収層は、白金ブラック、金ブラック、銀ブラック、カーボンナノチューブ、二次元導電層、金属薄膜、多孔質薄膜(多孔質薄膜は、PVD斜め蒸着法によって付着したNiCrでもよい)、貴金属(上部電極上又は直上に配置してもよい)、有機層(好ましくは、耐水性を有する有機層、例えば、ポリイミド、パリレンなど)、貴金属及び誘電体を含む多層スタック材料(例えば、Pt/TiO2、Au/Al23、Pt/PZT、Ag/SiO2、Pt/SiCなど)、貴金属及び有機層の多層スタック(好ましくは、耐水性を有する有機層、例えば、ポリイミド、パリレンなど)を含む群の少なくとも一つを含むことが想定できる。
さらに、マイクロシステム1(及びマイクロシステム1a)は、絶縁層6によって支持され、完全なスルーホール11にわたって延びる波長フィルタ(図示せず)を有してもよい。波長フィルタは、赤外線波長領域が阻止される外側の波長に構成できる。吸収層10も設けられている場合、吸収層10は、上部電極5と波長フィルタとの間に配置される。
図2に示すように、基板12は、薄膜2及び薄膜2を支持する多数の膜支持体9を含んでもよい。薄膜2及び膜支持体9は、膜支持体9の間の空洞16をエッチングすることによってウェーハーから作成される。
マイクロシステム1は複数のセンサ要素を有し、それぞれが下部電極3の一つ、強誘電体層4の一つ、上部電極5の一つ、絶縁層6の一つ、第1の導体経路7の一つ、及び第2の導体経路8の一つを基板12上にを有する。ここで、絶縁層6は、隣接するセンサ要素間のクロストークを低く維持するために、互いに空間的に絶縁して配置できる。また、各センサ要素は吸収層10の一つを含んでもよい。
絶縁層6は、無機酸化物、特にSiO2又はAl23、無機窒化物、特にSixNy、SixOyNz、SixAlwOyNz、又は無機炭化物、特にSiC、GeCを含んでもよい。強誘電体層4は、チタン酸ジルコン酸鉛、チタン酸バリウムストロンチウム、ニオブ酸カリウムナトリウム、チタン酸マンガンニオブバリウム、チタン酸カリウムバリウム、ニオブ酸バリウムストロンチウムを含む群から少なくとも一つを含んでもよい。上部電極5は、導電性窒化物、特にTiN、TaN、WN、TiAlNを含む群からの少なくとも一つを含んでもよく、及び/又は、上部電極は、導電性酸化物、特にRuOx、IrOxを含む群からの少なくとも一つを含んでもよい 。基板は、Si、SiO2、及び/又はAl23を含むか、又はそれらから本質的に構成できる。
薄膜2の厚さは、10nmから10μmでよい。下部電極3の厚さは、1nmから200nmでよい。強誘電体層4の厚さは、1nmから10μmでよい。上部電極の厚さは、1nmから1000nmでよい。絶縁層6の厚さは、1nmから10μmでよい。
図3は、マイクロシステムを作成する第1の方法を示す。第1の方法は、標準的な付着プロセスに対応する。第1の方法は、以下の手順を有する。
・基板12を準備する(図3のステップa))。
・下部電極3を基板12上に付着する。
・強誘電体層4を下部電極3上に付着する。
・上部電極5を強誘電体層4上に付着する。
・上部電極5から基板12まで延在する絶縁層6を強誘電体層4上に付着する(図3のステップb))。
・フォトレジスト13を絶縁層6上に付着する(図3のステップc))。
・フォトレジスト13が上部電極5の領域にフォトレジストスルーホールを有するようにフォトレジスト13を形成する(図3のステップd))。
・フォトレジストスルーホールに対応するスルーホール11が中央部に位置するリング形状を絶縁層6が有するように、マイクロシステム1をエッチングする(図3のステップe))。
図3からわかるように、最初の方法はさらに以下のステップを有することができる。
・フォトレジスト13を除去する(図3のステップf))。
図4は、マイクロシステムを作成するための第2の方法を示す。第2の方法は、リフトオフプロセスに対応する。第2の方法は、以下の手順を有する。
・基板12を準備する(図4のステップa))。
・下部電極3を基板12上に付着する。
・強誘電体層4を下部電極3上に付着する。
・上部電極5を強誘電体層4上に付着する。
・リフトオフフォトレジスト14を上部電極5上に付着する(図4のステップb))。
・リフトオフフォトレジスト14が、上部電極5の領域のみに残るように、リフトオフフォトレジスト14を形成する(図4のステップd))。
・絶縁層6をリフトオフフォトレジスト14上に付着する。ここで、絶縁層6は、リフトオフフォトレジスト14から基板12まで延在し、電気的に絶縁する(図4のステップe)。
・構成後のリフトオフフォトレジスト14に対応するスルーホール11が中央部に位置するリング形状を絶縁層6が有するように、リフトオフフォトレジスト14を剥離する(図4のステップf))。
図4から分かるように、第2の方法はさらに以下のステップを有することができる。
・リフトオフフォトレジスト14に追加のレジスト15を付着する(図4のステップc))。
前述の二つの方法は、以下のステップを有することができる。
・上部電極5上に赤外線放射を吸収するための吸収層10を付着する。
前述の二つの方法において、リフトオフフォトレジスト14及び追加のレジスト15のフォトレジスト13の構成は、特にUV光及び/又は特定の波長の光による照射を有することができる。
前述の二つの方法において、絶縁層6の熱膨張係数は強誘電体層4の熱膨張係数より低く、基板12の熱膨張係数は強誘電体層4の熱膨張係数より高い、又は、絶縁層6の熱膨張係数は強誘電体層4の熱膨張係数より高く、基板12の熱膨張係数は強誘電体層4の熱膨張係数より低いことが想定できる。また、強誘電体層4及び絶縁層6の付着中、基板12は、少なくとも350℃の温度に加熱され、この方法は、以下のステップを有することを想定できる。
・絶縁層6を付着した後、基板12を最高温度50℃に冷却する。
図6a、図6bは、吸収層10bが絶縁層6のスルーホール11内と絶縁層6のスルーホール11外の両方に配置され、吸収層10bが上部電極5、下部電極3、強誘電体層4、及び絶縁層6のそれぞれの全体を実質的に覆い、その上に配置される第3のマイクロシステム1bを示す。一つ又は複数のギャップが吸収層10bに設けられ、例えば、第1の導体経路7及び/又は第2の導体経路8への電気的接続を可能にしてもよい。第1の導体経路7及び/又は第2の導体経路8は、吸収層によって部分的に覆われてもよい。
吸収層10bは、第1のマイクロシステム1及び第2のマイクロシステム1aに関して、前述したように形成できる。
図6a、図6bには示さないが、当業者は、必要な(例えば、下部電極3への)電気的接続又は切断を容易にするために、一つ又は複数の穴が吸収層10b及び/又は一つ又は複数の他の層(例えば、絶縁層6)に形成されてもよいことを理解できる。
他の点では、図6a、図6bの第3のマイクロシステム1bは、図1、図2の第1のマイクロシステム1と同様である。
対応する機能には対応する参照番号が付されており、本明細書でさらに説明する必要はない。
参考文献[1]:Liang LIU, Wei-guo LIU, Na CAO, Chang-long CAI, "Study on The Performance of PECVD Silicon Nitride Thin Films", Defence Technology 9 (2013) 121-126.
参考文献[2]:V.J Gokhale, 0. Shenderova, G.E. McGuire, M Rais-Zadeh, "Infrared Absorption Properties of Carbon Nanotube/Nanodiamond Based Thin Film Coatings", Journal of Microelectromechanical Systems 23(1) : 191-197.
参考文献[3]:Volkmar Norkus, , Marco Schossig, , Gerald Gerlach, , Reinhard Kohler, , "A 256-pixel pyroelectric linear array with new black coating", Proc. SPIE 8012, Infrared Technology and Applications XXXVII, 80123V (21 May 2011); doi: 10.1117/12.883107.
参考文献[4]:C-C. Chan, M-C. Kao and Y-C Chen, "Effects of Membrane Thickness on the Pyroelectric Properties of LiTa03 Thin Film IR Detectors", Jpn. J. Appl . Phys . , Vol. 44, No. 2 (2005) 04R07036-41.
参考文献[5]:W. Lang, K. Kiihl, H. Sandmaier "Absorbing layers for thermal infrared detectors", Sensors and Actuators A: Physical, Volume 34, Issue 3, September 1992, Pages 243-248.
参考文献[6]:Liu, X; Padilla, WJ; Dynamic Manipulation of Infrared Radiation with MEMS Metamaterials, Advanced Optical Materials 1, 559 (2013) .
参考文献[7]:H. Tao, N.I. Landy, C.M. Bingham, X. Zhang, R.D. Averitt, W.J. Padilla A metamaterial absorber for the terahertz regime: Design, fabrication and characterization Opt. Express, 16 (2008), pp . 7181-7188.
1、la、lb マイクロシステム
2 メンブレン
3 下部電極
4 強誘電体層
5 上部電極
6 絶縁層
7 第1の導体パス
8 第2の導体パス
9 膜支持体
10、10b 吸収層
11 スルーホール
12 基板
13 フォトレジスト
14 リフトオフフォトレジスト
15 追加フォトレジスト
16 キャビティ
17 凹部

Claims (20)

  1. 基板(12)、前記基板(12)上に配置される下部電極(3)、前記下部電極(3)上に配置される強誘電体層(4)、前記強誘電体層(4)上に配置される上部電極(5)、及び前記上部電極(5)上に配置され、前記上部電極(5)から前記基板(12)まで延在し、電気的に絶縁する絶縁層(6)を備えるマイクロシステム(1)であって、
    前記絶縁層(6)は、前記下部電極(3)、前記強誘電体層(4)、及び前記基板(12)を前記上部電極(5)の全周の周りの領域で覆い、
    前記絶縁層(6)は、前記上部電極(5)の領域に配置されるスルーホール(11)が中央部に位置するリング形状であるマイクロシステム。
  2. 基板(12)、前記基板(12)上に配置される下部電極(3)、前記下部電極(3)上に配置される強誘電体層(4)、前記強誘電体層(4)上に配置される上部電極(5)、及び前記上部電極(5)上に配置され、前記上部電極(5)から前記基板(12)まで延在し、電気的に絶縁する絶縁層(6)を備えるマイクロシステム(1)であって、
    前記絶縁層(6)は、前記下部電極(3)、前記強誘電体層(4)、及び前記基板(12)を前記上部電極(5)の全周の周りの領域で本質的に覆い、
    前記絶縁層(6)は、前記上部電極(5)の領域に配置されるスルーホール(11)が中央部に位置するリング形状であるマイクロシステム。
  3. 請求項1又は2に記載のマイクロシステムであって、
    前記強誘電体層(4)が備わる領域内で、前記基板(12)内の基板応力は、前記絶縁層(6)内の絶縁層応力とが逆向きであるマイクロシステム。
  4. 請求項1から3のいずれか一つに記載のマイクロシステムであって、
    前記絶縁層(6)の熱膨張係数は、前記強誘電体層(4)の熱膨張係数より低く、かつ、前記基板(12)の熱膨張係数は、前記強誘電体層(4)の熱膨張係数より高い、又は、
    前記絶縁層(6)の熱膨張係数は、前記強誘電体層(4)の熱膨張係数より高く、かつ、前記基板(12)の熱膨張係数は、前記強誘電体層(4)の熱膨張係数より低いマイクロシステム。
  5. 請求項1から4のいずれか一つに記載のマイクロシステムであって、
    前記マイクロシステム(1)は、前記絶縁層(6)上に少なくとも部分的に配置される、及びその中に埋め込まれるの少なくともいずれかであり、前記上部電極(5)と電気的に接続される第1の導体経路(7)を有するマイクロシステム。
  6. 請求項1から5のいずれか一つに記載のマイクロシステムであって、
    前記絶縁層(6)は、無機酸化物、無機窒化物、無機炭化物、又は不透水性有機層を含むマイクロシステム。
  7. 請求項1から6のいずれか一つに記載のマイクロシステムであって、
    前記強誘電体層(4)は、チタン酸ジルコン酸鉛、チタン酸バリウムストロンチウム、ニオブ酸カリウムナトリウム、チタン酸マンガンニオブバリウム、チタン酸バリウムカリウム、及びニオブ酸バリウムストロンチウムを含む群の少なくとも一つを含むマイクロシステム。
  8. 請求項1から7のいずれか一つに記載のマイクロシステムであって、
    前記上部電極(5)は、
    導電性貴金属又は不活性金属、特にAu、Pt、Ag、Rh、Zr;及び/又は、
    導電性窒化物、特にTiN、TaN、WN、TiWN、TiAlN、SiTiAlN、SiAlNを含む群の少なくとも一つ;及び/又は、
    導電性酸化物、特にRuOx、IrOxを含む群の少なくとも一つを含むマイクロシステム。
  9. 請求項1から8のいずれか一つに記載のマイクロシステムであって、
    前記マイクロシステム(1)は、赤外線を吸収するように構成され、前記上部電極の上及び/又は前記強誘電体層の直上に配置される吸収層(10)を備えるマイクロシステム。
  10. 請求項9に記載のマイクロシステムであって、
    前記吸収層は、前記絶縁層(6)のスルーホール(11)にのみ配置されるマイクロシステム。
  11. 請求項9に記載のマイクロシステムであって、
    前記吸収層は、前記上部電極(5)、前記下部電極(3)、前記強誘電体層(4)、及び前記絶縁層(6)のそれぞれの上に配置されるマイクロシステム。
  12. 請求項11に記載のマイクロシステムであって、
    前記吸収層は、前記上部電極(5)、前記下部電極(3)、前記強誘電体層(4)、及び前記絶縁層(6)の実質的に全体を覆うマイクロシステム。
  13. 請求項9から12のいずれか一つに記載のマイクロシステムであって、
    前記吸収層(10)は、白金ブラック、金ブラック、銀ブラック、カーボンナノチューブ、一つ又は複数の二次元導電層、金属薄膜、多孔質薄膜、貴金属、有機層、貴金属と誘電体材料を含む多層スタック、貴金属と有機層の多層スタックを含む群のうちの少なくとも一つを含むマイクロシステム。
  14. 請求項1から13のいずれか一つに記載のマイクロシステムであって、
    前記基板(12)は、前記下部電極(3)が配置される薄膜(2)を有し、特に前記薄膜(2)の厚さが10nmから10μmであるマイクロシステム。
  15. 請求項1から14のいずれか一つに記載のマイクロシステムであって、
    前記下部電極(3)の厚さは1nmから200nmであり、前記強誘電体層(4)の厚さは1nmから10μmであり、前記上部電極(5)の厚さは1nmから1000nmであり、前記絶縁層(6)の厚さは1nmから10μmであるマイクロシステム。
  16. 請求項1から15のいずれか一つに記載のマイクロシステムであって、
    前記絶縁層(6)は、赤外線放射を透過し、前記上部電極(5)を覆うマイクロシステム。
  17. マイクロシステム(1)の作成方法であって、
    ・基板(12)を準備し、
    ・下部電極(3)を前記基板(12)上に付着し、
    ・強誘電体層(4)を前記下部電極(3)上に付着し、
    ・上部電極(5)を前記強誘電体層(4)上に付着し、
    ・前記上部電極(5)から前記基板(12)まで延在する絶縁層(6)を前記強誘電体層(4)上に付着し、
    ・フォトレジスト(13)を前記絶縁層(6)上に付着し、
    ・フォトレジスト(13)が前記上部電極(5)の領域にフォトレジストスルーホールを有するようにフォトレジスト(13)を構成し、
    ・前記絶縁層(6)が前記フォトレジストスルーホールに対応するスルーホール(11)が中央部に位置するリング形状となるように、マイクロシステム(1)をエッチングする、ステップを含む作成方法。
  18. マイクロシステム(1)の作成方法であって、
    ・基板(12)を準備し、
    ・下部電極(3)を前記基板(12)上に付着し、
    ・強誘電体層(4)を前記下部電極(3)上に付着し、
    ・上部電極(5)を前記強誘電体層(4)上に付着し、
    ・リフトオフフォトレジスト(14)を前記上部電極(5)上に付着し、
    ・前記リフトオフフォトレジスト(14)が、前記上部電極(5)の領域のみに残るように前記リフトオフフォトレジスト(14)を構成し、
    ・前記リフトオフフォトレジスト(14)から前記基板(12)まで延在し、電気的に絶縁する絶縁層(6)を前記リフトオフフォトレジスト(14)上に付着し、
    ・構成後に、前記絶縁層(6)が、前記リフトオフフォトレジスト(14)に対応するスルーホール(11)が中央部に位置するリング形状となるように、前記リフトオフフォトレジスト(14)を剥離する、ステップを含む作成方法。
  19. 請求項17又は18に記載の方法であって、
    赤外線を吸収する吸収層(10)を前記上部電極(5)上に付着するステップを含む作成方法。
  20. 請求項17又は18に記載の方法であって、
    前記絶縁層(6)の熱膨張係数は、前記強誘電体層(4)の熱膨張係数より低く、かつ、前記基板(12)の熱膨張係数は、前記強誘電体層(4)の熱膨張係数より高い、又は、
    前記絶縁層(6)の熱膨張係数は、前記強誘電体層(4)の熱膨張係数より高く、かつ、前記基板(12)の熱膨張係数は、前記強誘電体層(4)の熱膨張係数より低いものであって、
    前記強誘電体層(4)及び前記絶縁層(6)の付着中に、前記基板(12)を少なくとも350℃の温度に加熱し、
    前記絶縁層(6)の付着後、前記基板(12)を最高温度50℃に冷却するステップを含む作成方法。
JP2021549478A 2019-02-22 2020-02-17 マイクロシステム及びマイクロシステムの作成方法 Pending JP2022521415A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1902452.0A GB201902452D0 (en) 2019-02-22 2019-02-22 Microsystem and method for making the microsystem
GB1902452.0 2019-02-22
PCT/EP2020/054128 WO2020169543A1 (en) 2019-02-22 2020-02-17 Microsystem and method for making a microsystem

Publications (1)

Publication Number Publication Date
JP2022521415A true JP2022521415A (ja) 2022-04-07

Family

ID=65999067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021549478A Pending JP2022521415A (ja) 2019-02-22 2020-02-17 マイクロシステム及びマイクロシステムの作成方法

Country Status (7)

Country Link
US (1) US11788895B2 (ja)
EP (1) EP3928065A1 (ja)
JP (1) JP2022521415A (ja)
KR (1) KR20210135524A (ja)
CN (1) CN113474625A (ja)
GB (1) GB201902452D0 (ja)
WO (1) WO2020169543A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269623A (ja) * 1988-09-05 1990-03-08 Matsushita Electric Ind Co Ltd 赤外線検出素子
JPH0755577A (ja) * 1993-08-23 1995-03-03 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子及びその製造方法
JPH08271341A (ja) * 1995-03-31 1996-10-18 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子の製造方法
JPH09288010A (ja) * 1996-04-24 1997-11-04 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子とその製造方法
JP2008232896A (ja) * 2007-03-22 2008-10-02 Toyohashi Univ Of Technology 薄膜赤外線検出素子およびその製造方法
JP2011153853A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 熱型光検出器、熱型光検出装置、電子機器および熱型光検出器の製造方法
JP2012008068A (ja) * 2010-06-28 2012-01-12 Seiko Epson Corp 焦電型検出器、焦電型検出装置及び電子機器
JP2016119328A (ja) * 2014-12-18 2016-06-30 セイコーエプソン株式会社 焦電体、焦電素子、焦電素子の製造方法、熱電変換素子、熱電変換素子の製造方法、熱型光検出器、熱型光検出器の製造方法および電子機器
WO2018193824A1 (ja) * 2017-04-17 2018-10-25 パナソニックIpマネジメント株式会社 焦電センサ素子及びこれを用いた焦電センサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367408A (en) * 1979-01-17 1983-01-04 Sanyo Electric Co., Ltd. Pyroelectric type infrared radiation detecting device
GB8812954D0 (en) 1988-06-01 1988-10-05 Emi Plc Thorn Thermal imaging
WO1993009414A1 (en) 1991-11-04 1993-05-13 Honeywell Inc. Thin film pyroelectric imaging array
WO1994007115A1 (en) * 1992-09-17 1994-03-31 Mitsubishi Denki Kabushiki Kaisha Infrared detector array and production method therefor
US5471060A (en) 1993-08-23 1995-11-28 Matsushita Electric Industrial Co., Ltd. Pyroelectric infrared radiation detector and method of producing the same
US6320192B1 (en) * 1998-05-29 2001-11-20 Horiba, Ltd. Detector for use in infrared analyzer, flow detector and manufacturing method thereof
US20060073613A1 (en) * 2004-09-29 2006-04-06 Sanjeev Aggarwal Ferroelectric memory cells and methods for fabricating ferroelectric memory cells and ferroelectric capacitors thereof
JP2012026860A (ja) * 2010-07-23 2012-02-09 Seiko Epson Corp 焦電型光検出器および電子機器
DE102014215009B4 (de) 2014-07-30 2022-03-17 Robert Bosch Gmbh Herstellungsverfahren für eine piezoelektrische Schichtanordnung und entsprechende piezoelektrische Schichtanordnung

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269623A (ja) * 1988-09-05 1990-03-08 Matsushita Electric Ind Co Ltd 赤外線検出素子
JPH0755577A (ja) * 1993-08-23 1995-03-03 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子及びその製造方法
JPH08271341A (ja) * 1995-03-31 1996-10-18 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子の製造方法
JPH09288010A (ja) * 1996-04-24 1997-11-04 Matsushita Electric Ind Co Ltd 焦電型赤外線検出素子とその製造方法
JP2008232896A (ja) * 2007-03-22 2008-10-02 Toyohashi Univ Of Technology 薄膜赤外線検出素子およびその製造方法
JP2011153853A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 熱型光検出器、熱型光検出装置、電子機器および熱型光検出器の製造方法
JP2012008068A (ja) * 2010-06-28 2012-01-12 Seiko Epson Corp 焦電型検出器、焦電型検出装置及び電子機器
JP2016119328A (ja) * 2014-12-18 2016-06-30 セイコーエプソン株式会社 焦電体、焦電素子、焦電素子の製造方法、熱電変換素子、熱電変換素子の製造方法、熱型光検出器、熱型光検出器の製造方法および電子機器
WO2018193824A1 (ja) * 2017-04-17 2018-10-25 パナソニックIpマネジメント株式会社 焦電センサ素子及びこれを用いた焦電センサ
WO2018193825A1 (ja) * 2017-04-17 2018-10-25 パナソニックIpマネジメント株式会社 焦電センサ素子及びこれを用いた焦電センサ

Also Published As

Publication number Publication date
GB201902452D0 (en) 2019-04-10
US11788895B2 (en) 2023-10-17
CN113474625A (zh) 2021-10-01
EP3928065A1 (en) 2021-12-29
KR20210135524A (ko) 2021-11-15
US20220018716A1 (en) 2022-01-20
WO2020169543A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
JP6514336B2 (ja) 導電性及び/又は分極性粒子を検出するセンサ、センサシステム、センサを作動させる方法、このタイプのセンサを製造する方法及びこのタイプのセンサの使用
US5523564A (en) Infrared detecting element
EP3170037B1 (en) Piezoelectrically actuated optical lens
US20170338567A1 (en) Multiband wavelength selective structure
JP6096918B2 (ja) 温度プローブおよび温度プローブの製造方法
JP2016528498A (ja) 選択的波長赤外吸収体を有する焦電性窒化アルミニウムmems赤外センサ
JP2006226890A (ja) 熱型赤外線検出素子
CN109813447B (zh) 集成宽带人工表面的非制冷红外焦平面及制作方法
JP2008227146A (ja) 圧電素子およびその製造方法
JP2004120764A (ja) フレキシブルmemsトランスデューサの製作方法
JP6312903B2 (ja) 圧電性プレートを製造する方法、および圧電性プレートの流体アセンブリ溶剤
CN109813448B (zh) 双谱超表面集成非制冷红外探测器及制作方法
JP6922128B2 (ja) 薄膜キャパシター及びその製造方法
JP2022521415A (ja) マイクロシステム及びマイクロシステムの作成方法
JP5630227B2 (ja) 光フィルターおよび光フィルターの製造方法
KR100912553B1 (ko) 압전기판 및 이를 이용한 saw 필터
US20230045432A1 (en) Microelectromechanical infrared sensing device and fabrication method thereof
KR20080052169A (ko) 볼로미터 및 그 제조 방법
TWI836324B (zh) 微機電紅外光感測裝置及其製造方法
JP6877397B2 (ja) Memsガスセンサ及びmemsガスセンサの製造方法
JP2007096205A (ja) チップ型ntc素子
KR20190014981A (ko) 마이크로 가스센서 어레이 및 그 제조방법
JP2008209161A (ja) 赤外線センサおよびその製造方法
US11656128B2 (en) Microelectromechanical infrared sensing device and fabrication method thereof
TWI809668B (zh) 微機電紅外光感測裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211015

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220426

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231225

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240301