KR20210134778A - 폴리스위치를 포함하는 ptc 디바이스 - Google Patents

폴리스위치를 포함하는 ptc 디바이스 Download PDF

Info

Publication number
KR20210134778A
KR20210134778A KR1020217032562A KR20217032562A KR20210134778A KR 20210134778 A KR20210134778 A KR 20210134778A KR 1020217032562 A KR1020217032562 A KR 1020217032562A KR 20217032562 A KR20217032562 A KR 20217032562A KR 20210134778 A KR20210134778 A KR 20210134778A
Authority
KR
South Korea
Prior art keywords
section
gap
insulating layer
electrode
electrode layer
Prior art date
Application number
KR1020217032562A
Other languages
English (en)
Other versions
KR102539306B1 (ko
Inventor
젠화 첸
빙 왕
핑홍 리
쳉 후
Original Assignee
리텔퓨즈 일렉트로닉스 (상하이) 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리텔퓨즈 일렉트로닉스 (상하이) 컴퍼니 리미티드 filed Critical 리텔퓨즈 일렉트로닉스 (상하이) 컴퍼니 리미티드
Publication of KR20210134778A publication Critical patent/KR20210134778A/ko
Application granted granted Critical
Publication of KR102539306B1 publication Critical patent/KR102539306B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals

Abstract

여기에 제공된 접근 방식은 보호 컴포넌트 및 보호 컴포넌트의 제1 주 측부를 따라 연장하는 제1 전극층을 갖는 보호 디바이스 어셈블리를 포함한다. 제1 전극층은 제1 갭에 의해 제2 섹션과 분리된 제1 섹션을 포함할 수 있다. 어셈블리는 보호 컴포넌트의 제2 주 측부를 따라 연장하는 제2 전극층을 더 포함할 수 있고, 제2 전극층은 제2 갭에 의해 제4 섹션으로부터 분리된 제3 섹션을 포함하고, 제1 갭은 제2 갭과 정렬된다. 어셈블리는 상기 제1 전극층 위에 배치된 제1 절연층, 및 제2 전극층 위에 배치된 제2 절연층을 더 포함할 수 있다. 어셈블리는 보호 컴포넌트의 단부 주위로 연장되는 솔더 패드를 더 포함할 수 있고, 솔더 패드는 제1 절연층 및 제2 절연층 위로 더 연장된다.

Description

폴리스위치를 포함하는 PTC 디바이스
본 개시는 일반적으로 중합체 온도 계수 디바이스들에 관한 것으로, 보다 구체적으로는 폴리스위치를 포함하는 소형 패키지 크기 디바이스들에 관한 것이다.
하나의 알려진 재설정 가능한 퓨즈는 양의 온도 계수("PTC") 디바이스다. PTC 서미스터(thermistor) 재료는 많은 전도성 재료와 관련된 물리적 특성, 즉 전도성 재료의 저항이 온도에 따라 증가한다는 물리적 특성에 의존한다. 내부에 전도성 충전제를 분배하여 전기 전도성으로 만든 결정질 중합체는 이러한 PTC 효과를 나타낸다. 중합체는 일반적으로 폴리에틸렌, 폴리프로필렌 및 에틸렌/프로필렌 공중합체와 같은 폴리올레핀을 포함한다. 바륨 티타네이트와 같은 특정 도핑된 세라믹도 PTC 거동을 나타낸다.
전도성 필러는 재료의 온도가 증가함에 따라 PTC 서미스터 재료의 저항이 증가하도록 한다. 특정 값 이하의 온도에서 PTC 서미스터 재료는 상대적으로 낮고 일정한 저항을 나타낸다. 그러나 PTC 서미스터 재료의 온도가 이 지점을 넘어 증가함에 따라 약간의 온도 증가만으로도 저항률이 급격히 증가한다.
PTC 서미스터 재질로 보호되는 부하가 단락된 경우, PTC 서미스터 재료에 흐르는 전류가 증가하고 PTC 서미스터 재료의 온도(상기 i2R 가열로 인한)는 임계 온도까지 급격히 상승한다. 임계 온도에서 PTC 서미스터 재료는 많은 양의 전력을 발산하여 재료가 주변으로 열을 잃을 수 있는 비율보다 재료가 열을 생성하는 비율을 더 크게 만든다. 전력 손실은 짧은 시간(예를 들어, 몇 분의 1 초) 동안만 발생한다. 그러나 증가된 전력 손실은 PTC 서미스터 재료의 온도와 저항을 증가시켜 회로의 전류를 상대적으로 낮은 값으로 제한한다. 따라서 PTC 서미스터 재료는 퓨즈의 형태로 작용한다.
회로의 전류를 차단하거나 단락 회로의 원인이 되는 조건을 제거하면, PTC 서미스터 재료는 임계 온도 아래에서 정상 작동, 낮은 저항 상태로 냉각된다. 결과는 재설정 가능한 과전류 회로 보호 재료이다.
PTC 서미스터 재료가 정상 조건에서 더 낮은 저항에서 작동하더라도, PTC 서미스터 재료에 대한 정상 작동 저항은 재설정 불가능한 금속 퓨즈와 같은 다른 유형의 퓨즈보다 높다. 작동 저항이 높으면 PTC 서미스터 재료에서 비슷한 정격의 재설정 불가능한 금속 퓨즈보다 전압 강하가 더 높아진다. 특정 회로의 구동 능력과 배터리 수명을 극대화하려는 회로 설계자에게 전압 강하 및 전력 손실은 점점 더 중요해지고 있다.
따라서, 개선된 소형 패키지 크기 디바이스가 필요하다.
하나 이상의 실시예들에서, 보호 디바이스 어셈블리는 보호 컴포넌트 및 보호 컴포넌트의 제1 주 측부를 따라 연장하는 제1 전극층을 포함한다. 제1 전극층은 제1 갭에 의해 제2 섹션과 분리된 제1 섹션을 포함할 수 있다. 어셈블리는 보호 컴포넌트의 제2 주 측부를 따라 연장하는 제2 전극층을 더 포함할 수 있고, 제2 전극층은 제2 갭에 의해 제4 섹션으로부터 분리된 제3 섹션을 포함하고, 제1 갭은 제2 갭과 정렬된다. 상기 어셈블리는 상기 제1 전극층 위에 배치된 제1 절연층, 및 상기 제2 전극층 위에 배치된 제2 절연층을 더 포함할 수 있다. 어셈블리는 보호 컴포넌트의 단부 주위로 연장되는 솔더 패드를 더 포함할 수 있고, 솔더 패드는 제1 절연층 및 제2 절연층 위로 더 연장된다.
하나 이상의 실시예들에서, 양의 온도 계수(PTC) 디바이스는 PTC 보호 컴포넌트 및 PTC 보호 컴포넌트의 제1 주 측부를 따라 연장하는 제1 전극층을 포함하고, 제1 전극층은 제1 갭에 의해 제2 섹션으로부터 분리된 제1 섹션을 포함한다. PTC 디바이스는 PTC 보호 컴포넌트의 제2 주 측부를 따라 연장되는 제2 전극층을 더 포함할 수 있고, 제2 전극층은 제2 갭에 의해 제4 섹션으로부터 분리된 제3 섹션을 포함하고, 제1 갭은 제2 갭과 정렬된다. 상기 PTC 디바이스는 상기 제1 전극층 위에 배치되는 제1 절연층, 및 상기 제2 전극층 위에 배치되는 제2 절연층을 더 포함할 수 있으며, 제1 절연층은 제1 갭 내에 형성되고, 제2 절연층은 제2 갭 내에 형성된다. PTC 디바이스는 PTC 보호 컴포넌트의 단부 주위로 연장되는 솔더 패드를 더 포함할 수 있고, 솔더 패드는 제1 절연층 및 제2 절연층 위로 추가로 연장한다.
하나 이상의 실시예들에서, 양의 온도 PTC 디바이스를 형성하는 방법은 PTC 보호 컴포넌트를 제공하는 단계, 및 PTC 보호 컴포넌트의 제1 주 측부를 따라 제1 전극층을 형성하는 단계를 포함할 수 있다. 제1 전극층은 제1 갭에 의해 제2 섹션과 분리된 제1 섹션을 포함할 수 있다. 방법은 PTC 보호 컴포넌트의 제2 주 측부를 따라 제2 전극층을 형성하는 단계를 더 포함할 수 있고, 제2 전극층은 제2 갭에 의해 제4 섹션으로부터 분리된 제3 섹션을 포함하고, 제1 갭은 제2 갭과 정렬된다. 상기 방법은 제1 전극층 위에 제1 절연층을 제공하는 단계, 및 제2 전극층 위에 제2 절연층을 제공하는 단계를 더 포함할 수 있다. 방법은 PTC 보호 컴포넌트의 단부 주위에 솔더 패드를 형성하는 단계를 더 포함할 수 있으며, 솔더 패드는 제1 절연층 및 제2 절연층 위로 더 연장한다.
첨부 도면은 지금까지 그 원리의 실제 적용을 위해 고안된 개시된 실시예들의 예시적인 접근을 예시하며,
도 1은 개시내용의 예시적인 접근에 따른 어셈블리의 측단면도이다.
도 2는 개시내용의 예시적인 접근에 따른 도 1의 어셈블리의 디바이스의 사시도이다.
도 3a는 개시내용의 예시적인 접근에 따른 도 1의 어셈블리의 디바이스의 측단면도이다.
도 3b는 개시내용의 예시적인 접근법에 따른 대안적인 디바이스의 측단면도이다.
도 4는 개시내용의 예시적인 접근법에 따른 캡슐화 커버링(covering)을 포함하는 디바이스의 사시도이다.
도 5는 개시내용의 예시적인 접근에 따른 도 4의 디바이스의 분해도이다.
도 6a 및 도 6b는 개시내용의 예시적인 접근에 따른 도 4의 디바이스의 단면도이다.
도 7a 내지 도 7d는 개시내용의 예시적인 접근법에 따른 다양한 디바이스의 단면도이다. 및
도 8은 개시내용의 예시적인 접근에 따라 PTC 디바이스를 형성하는 프로세스를 도시한다.
도면들은 반드시 축척에 맞춰진 것은 아니다. 도면들은 단지 표현일 뿐이며, 개시내용의 특정 파라미터들을 묘사하기 위한 것이 아니다. 도면들은 개시내용의 전형적인 실시예를 묘사하도록 의도되고, 따라서 범위를 제한하는 것으로 간주되어서는 안 된다. 도면들에서 유사 번호는 유사 요소를 나타낸다.
또한, 도면의 일부에서 특정 요소들은 설명의 명확성을 위해 생략되거나 축척에 맞지 않게 예시될 수 있다. 또한, 특정 도면들에서는 명료함을 위해 일부 참조 번호가 생략될 수 있다.
이하, 첨부된 도면들을 참조하여 현재 개시내용에 따른 실시예들을 보다 상세하게 설명한다. 장치들, 디바이스들 및 방법은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것으로 해석되어서는 안 된다. 오히려, 이러한 실시예들은 이 개시내용이 철저하고 완전할 수 있고, 시스템 및 방법의 범위를 당업자에게 충분히 전달하도록 제공된다.
도 1 및 2를 참조하면, 현재 개시내용에 따른 장치(100)들 및 디바이스(102)의 실시예가 도시되어 있다. 도시된 바와 같이, 디바이스(102)는 PTC 디바이스 또는 중합체 PTC 디바이스일 수 있다. 일부 실시예들에서, 디바이스(102)는 전자산업연합(EIA) 표면 마운트(mount) 디바이스, 유형 0201일 수 있다. 디바이스(102)는 제1 절연층(106)과 제2 절연층(108) 사이에 배치된 보호 컴포넌트(104)를 포함한다. 일부 실시예들에서, 제1 절연층(106) 및 제2 절연층(108)은 FR-4 재료 또는 폴리이미드와 같은 동일한 재료로 제조된다. 예시된 디바이스(102)는 예를 들어, 2차 전지의 충전/방전 회로에 위치할 수 있고, 그러한 전류가 회로를 통과할 때 과전류를 차단하기 위한 회로 보호 디바이스로서 사용될 수 있다. 도시된 바와 같이, 디바이스(102)는 솔더(112)에 의해 인쇄 회로 기판(PCB)(110)에 연결될 수 있다.
일부 실시예들에서, 보호 컴포넌트(104)는 퓨즈들, PTC들, NTC들, IC들, 센서들, MOSFET들, 저항기들, 및 커패시터들로 구성된 비제한적인 그룹으로부터 선택된다. 이러한 보호 컴포넌트들 중 IC들 및 센서들은 능동 보호 컴포넌트들로 간주되는 반면 PTC들, NTC들 및 퓨즈들은 수동 컴포넌트들로 간주된다. 도시된 실시예들에서, 보호 컴포넌트(104)는 중합체 PTC일 수 있다. 그러나, 이러한 배열은 비제한적이며, 보호 컴포넌트들의 수 및 구성은 적용에 따라 달라질 수 있음을 이해할 것이다.
보호 컴포넌트(104)의 PTC 재료는 중합체 및 전도성 충전제를 포함하는 양의 온도 계수 전도성 조성물로 제조될 수 있다. 상기 PTC 재료의 중합체는 폴리에틸렌, 폴리프로필렌, 폴리옥틸렌, 폴리염화비닐리덴 및 이들의 혼합물로 이루어진 군에서 선택되는 결정질 중합체일 수 있다. 상기 전도성 필러는 상기 중합체에 분산될 수 있으며, 카본 블랙, 금속 분말, 도전성 세라믹 분말 및 이들의 혼합물로 이루어진 군에서 선택된다. 또한, PTC 재료의 감도 및 물성을 향상시키기 위해, PTC 전도성 조성물은 또한 광 개시제, 가교제, 커플링제, 분산제, 안정화제, 항산화제 및/또는 비전도성 아킹 방지 충전제와 같은 첨가제를 포함할 수 있다.
도시된 바와 같이, 제1 전극층(114)은 보호 컴포넌트(104)의 제1 주 측부(116)를 따라 연장될 수 있고, 제1 전극층(114)은 제1 갭(118)에 의해 제2 섹션(114B)으로부터 분리된 제1 섹션(114A)을 포함한다. 제2 전극층(120)은 보호 컴포넌트(104)의 제2 메인 측부(122)를 따라 연장될 수 있고, 제2 전극층(120)은 제2 갭(124)에 의해 제4 섹션(120B)으로부터 분리된 제3 섹션(120A)을 포함한다. 도시된 바와 같이, 제1 갭(118)은 제2 갭(124)과 실질적으로 정렬된다(예를 들어, y-방향을 따라 수직으로). 제 1 절연층(106)은 제 1 전극층(114) 위에 배치될 수 있는 반면, 제2 절연층(108)은 제2 전극층(120)이 보호 컴포넌트(104)의 제2 주 측부(122)와 제2 절연층(108) 사이에 있도록 제2 전극층(120) 주위/위에 배치될 수 있다. 도시된 바와 같이, 제1 절연층(106)은 제1 갭(118) 내에 존재하거나 형성되고, 제2 절연층(108)은 제2 갭(124) 내에 존재하거나 형성된다. 달리 말하면, 제1 및 제2 갭(118 및 124)은 각각 제1 및 제2 절연층(114, 120)의 전도성 물질이 존재하지 않는 제1 및 제2 절연층(106 및 108)의 영역을 나타낸다.
제1 전극층(114) 및 제2 전극층(120)은 구리로 이루어질 수 있다. 그러나, 대체 재료가 사용될 수 있음을 이해할 것이다. 예를 들어, 제1 및 제2 전극층(114, 120)들은 은, 구리, 니켈, 주석 및 이들의 합금과 같은 하나 이상의 금속일 수 있고, 제 1 및 제 2 주 측부(116, 122)들 및/또는 제 1 절연층(106) 및 제 2 절연층(108)의 표면에 임의의 수의 방식으로 도포될 수 있다. 예를 들어, 제1 전극층(114) 및 제2 전극층(120)은 전기도금, 스퍼터링, 인쇄 또는 라미네이팅을 통해 적용될 수 있다.
추가로 도시된 바와 같이, 제1 솔더 패드(128)는 보호 컴포넌트(104)의 제1 단부(130) 주위로 연장할 수 있고, 제2 솔더 패드(132)는 보호 컴포넌트(104)의 제2 단부(134) 주위로 연장할 수 있다. 일부 실시예들에서, 제1 솔더 패드(128) 및 제2 솔더 패드(132)는 제1 절연층(106) 및 제2 절연층(108)을 따라 형성될 수 있다. 제1 및 제2 솔더 패드(128, 132)는 예를 들어 표준 도금 기술에 의해 형성된 종단(termination)들일 수 있다. 종단들은 원하는 대로 전해 구리, 전해 주석, 은, 니켈 또는 기타 금속 또는 합금과 같은 금속의 다중 층일 수 있다. 종단들은 디바이스(102)가 PCB(110) 상에 표면 마운트 방식으로 마운트될 수 있도록 크기 및 구성된다.
도 3a으로 돌아가면, 현재 실시예들의 실시예들에 따른 디바이스(102)에 대해 보다 구체적으로 설명한다. 도시된 바와 같이, 보호 컴포넌트(104)는 제2 주 측부(122)에 대향하는 제1 메인 측부(116), 제2 단부(134)에 대향하는 제1 단부(130), 및 제2 측부(보이지 않음)에 대향하는 제1 측부(140)를 포함한다. 일부 실시예에서, 제1 전극층(114)의 제1 섹션(114A)과 제2 섹션(114B)들 사이의 제1 갭(118)은 제 1 갭은 제 1 갭 폭 'w1'을 갖는다. 제2 전극층(120)의 제3 섹션(120A)과 제4 섹션(120B) 사이의 제2 갭(124)은 제2 갭 폭 'w2'를 갖는다. 도시된 바와 같이, w1은 w2와 실질적으로 동일하다. 다른 실시예들에서, w1은 w2와 동일하지 않는다.
추가로 도시되는 바와 같이, 제1 섹션(114A)은 제1 전극 폭 'ew1'을 갖고, 제2 섹션(114B)은 제2 전극 폭 'ew2'를 갖고, 제3 섹션(120A)은 제3 전극 폭 'ew3'을 갖고, 제4 섹션(120B)은 제4 전극 폭 'ew4'를 갖는다. 일부 실시예들에서, ew1은 ew3과 대략 동일하고, ew2는 ew4와 대략 동일하다. 일부 실시예들에서, ew1 = ew2 = ew3 = ew4이다. 비제한적이지만, ew1 및 ew3은 각각 제1 절연층(106) 및 제2 절연층(108)의 외부 표면(144 및 146)들을 따라 수평으로(예를 들어, x 방향으로) 연장하는 제1 솔더 패드(128)의 폭보다 클 수 있다. 유사하게, ew2 및 ew4는 외부 표면(144 및 146)들을 따라 연장하는 제2 솔더 패드(132)의 폭보다 클 수 있다. 또한, 제1 섹션(114A)은 제3 섹션(120A) 위에 실질적으로 수직으로 정렬될 수 있는 반면, 제2 섹션(114B)은 제4 섹션(120B) 위에 실질적으로 수직으로 정렬될 수 있다.
구성된 바와 같이, 사용 동안 전류 I1은 제1 섹션(114A)에서 제2 섹션(114B) 또는 제3 섹션(120A)으로 흐를 수 있다. 유사하게, 전류는 제3 섹션(120A)에서 제1 섹션(114A) 또는 제4 섹션(120B)으로 흐를 수 있다. 그러나 여기서의 실시예들은 이러한 맥락에서 제한되지 않는다. 전류가 제1 섹션(114A)에서 제2 섹션(114B)으로 제1 갭(118)을 가로질러 수평으로(예를 들어, x 방향으로) 흐르게 함으로써, 디바이스(102)는 더 나은 프로세스 제어를 가능하게 하는 더 강력한 구조를 제공한다. 일부 실시예들에서, w1 및 w2는 전류가 수평으로 흐를 수 있음을 보장하도록 선택될 수 있다.
도 3b에서, 제1 섹션(114A)은 제1 전극 폭 'ew1'을 갖고, 제2 섹션(114B)은 제2 전극 폭 'ew2'를 갖고, 제3 섹션(120A)은 제3 전극 폭 'ew3'을 갖고, 제4 섹션(120B)은 제4 전극 폭 'ew4'를 갖는다. 도시된 바와 같이, ew1은 ew3과 같지 않고, ew2는 ew4와 같지 않다. 대신에, ew1은 ew4와 대략 동일할 수 있고, ew2는 ew3과 대략 동일할 수 있다. 비제한적이지만, ew1은 제1 솔더 패드(128)의 제1 솔더 패드 폭 'spw1'과 대략 동일할 수 있고, ew3은 제1 솔더 패드(128)의 제3 솔더 패드 폭 'spw3'과 대략 동일할 수 있다. 유사하게, ew2는 제2 솔더 패드(132)의 제2 솔더 패드 폭 'spw2'보다 클 수 있고, ew4는 제2 솔더 패드(132)의 제4 솔더 패드 폭 'spw4'보다 클 수 있다. 또한, 제1 섹션(114A)은 제3 섹션(120A) 위에 실질적으로 수직으로 정렬될 수 있는 반면, 제2 섹션(114B)은 제4 섹션(120B) 위에 실질적으로 수직으로 정렬될 수 있다. 그러나 ew2는 ew4보다 크고 ew3은 ew1보다 크다. 그 결과, 제1 갭(118)은 제2 갭(124)으로부터 예를 들어 x-방향을 따라 수평으로 오프셋될 수 있다. 일부 실시예들에서, w1은 w2와 실질적으로 동일하다. 다른 실시예들에서, w1은 w2와 같지 않다.
구성된 바와 같이, 사용하는 동안, 전류가 제1 섹션(114A)에서 제2 섹션(114B) 또는 제3 섹션(120A)으로 흐를 수 있다. 유사하게, 전류는 제3 섹션(120A)에서 제1 섹션(114A), 제2 섹션(114B), 또는 제4 섹션(120B)으로 흐를 수 있다. 제1 섹션(114A)과 제4 섹션(120B) 사이의 거리로 인해, 전류가 이들 두 컴포넌트 사이에 흐를 가능성이 적다. 그러나 여기서의 실시예들은 이러한 맥락에서 제한되지 않는다. 제1 섹션(114A)으로부터 제2 섹션(114B)으로 제1 갭(118)을 가로질러 수평으로(예를 들어, x-방향으로), 및 제3 섹션(120A)으로부터 제4 섹션(120B)으로 제2 갭(124)을 가로질러 수평으로 전류가 흐르게 함으로써, 디바이스(102)는 더 나은 프로세스 제어를 가능하게 하는 더 강력한 구조를 제공한다. 일부 실시예들에서, w1 및 w2는 전류가 수평으로 흐를 수 있음을 보장하도록 선택될 수 있다.
도 4 내지 6b를 이제 참조하면, 현재 개시내용의 실시예들에 따른 디바이스(202)들에 대해 더 상세히 설명될 것이다. 디바이스(202)는 많은 양태들에서 위에서 설명된 디바이스(102)와 유사할 수 있다. 따라서, 이하에서는 간결함을 위해 디바이스(202)의 특정 양태들만이 설명될 것이다. 도시된 바와 같이, 디바이스(202)는 제1 전극층(214)과 제2 전극층(220) 사이에 배치된 보호 컴포넌트(204)를 포함할 수 있다. 제1 전극층(214)은 보호 컴포넌트(204)의 제1 주 측부(216)를 따라 측방향으로(예를 들어, x-방향으로) 연장할 수 있는 반면, 제2 전극층(220)은 보호 컴포넌트(204)의 제2 주 측부(222)를 따라 측방향으로 연장될 수 있다.
일부 실시예에서, 제1 절연 또는 캡슐화 층(250A) 및 제2 절연 또는 캡슐화 층(250B)은 함께 보호 컴포넌트(204), 제1 전극층(214), 및 제2 전극층(220) 각각을 둘러싸는 캡슐화 커버링(250)을 형성한다. 도시된 바와 같이, 캡슐화 커버링(250)은 보호 컴포넌트(204)의 4개의 측부들, 예를 들어 제1 주 측부(216), 제2 주 측부(222), 제1 단부(230) 및 제2 단부(234)에 걸쳐 연장된다. 다른 실시예들에서, 캡슐화 커버링(250)은 보호 컴포넌트(204)의 모든 6개의 측부들에 걸쳐 연장될 수 있다. 비제한적이지만, 캡슐화 커버링(250)은 전기 절연성 에폭시일 수 있으며, 이는 보호 컴포넌트(204), 제1 전극층(214), 및 제2 전극층(220) 위에 인쇄, 분무, 주입 또는 도포된다. 그 다음, 제1 및 제2 솔더 패드(228, 232)들은 캡슐화 커버링(250) 위에 위치/형성될 수 있다. 캡슐화 커버링(250)은 디바이스(202)의 저항(예를 들어, 0.1 - 0.25 옴)을 감소시킬 수 있고, 연장된 기간(예를 들어, 1000시간)에 걸쳐 비교적 일정하게 유지할 수 있다.
일부 실시예들에서, 캡슐화 커버링(250)은 상이한 기능을 제공하는 상이한 층을 갖는 다층 구조일 수 있다. 예를 들어, 캡슐화 커버링(250)의 일 실시예의 3층 구조는 내산화성 에폭시인 제1 층, 내습성 에폭시인 제2 층, 및 내식성 에폭시인 제3 층을 포함할 수 있다. 그러나, 이러한 3층 배열은 비제한적이며, 캡슐화 커버링(250)의 수 및 층은 적용에 따라 변할 수 있다는 것이 이해될 것이다.
이제 도 7a 내지 도 7d를 참조하면, 본 개시내용의 다양한 대안적 실시예에 따른 디바이스(302)들이 도시되어 있다. 각각의 실시예들에서, 참조 번호 304는 보호 컴포넌트, 참조 번호 306은 제1 절연층, 참조 번호 308은 제2 절연층, 참조 번호 314는 제1 전극층, 참조 번호 320은 제2 전극층, 참조 번호 328은 제1 솔더 패드, 참조 번호 332는 제2 솔더 패드이다. 디바이스(302)들은 많은 양태들에서 위에서 설명된 디바이스(102 및 202)들과 유사할 수 있다. 따라서, 디바이스(302)들은 간결함을 위해 이하에서 설명되지 않을 것이다.
이제 도 8을 참조하면, 현재 개시내용의 실시예들에 따른 양의 온도 PTC를 형성하기 위한 방법(400)이 설명될 것이다. 블럭(401)에서, 방법(400)은 PTC 보호 컴포넌트를 제공하는 단계를 포함할 수 있다. 블록(403)에서, 방법은 PTC 보호 컴포넌트의 제1 주 측부를 따라 제1 전극층을 형성하는 단계를 포함할 수 있고, 제1 전극층은 제1 갭에 의해 제2 섹션으로부터 분리된 제1 섹션을 포함한다. 블록(405)에서, 방법(400)은 PTC 보호 컴포넌트의 제2 주 측부를 따라 제2 전극층을 형성하는 단계를 포함할 수 있고, 제2 전극층은 제2 갭에 의해 제4 섹션으로부터 분리된 제3 섹션을 포함하고, 제1 갭은 제2 갭과 정렬된다.
일부 실시예들에서, 제1 갭은 제2 갭과 실질적으로 동일하다. 일부 실시예들에서, 제1 섹션은 제1 전극 폭을 갖고, 제2 섹션은 제2 전극 폭을 갖고, 제3 섹션은 제3 전극 폭을 갖고, 제4 섹션은 제4 전극 폭을 갖는다. 제1 전극 폭은 제3 전극 폭과 대략 동일하고, 제2 전극 폭은 제4 전극 폭과 대략 동일하다. 또한, 제1 전극층의 제1 섹션은 제2 전극층의 제3 섹션 위에 실질적으로 수직으로 정렬될 수 있다. 또한, 제1 전극층의 제2 섹션은 제2 전극층의 제4 섹션 위에 실질적으로 수직으로 정렬될 수 있다.
블록(407)에서, 방법(400)은 제1 전극층 위에 제1 절연층을 제공하는 단계, 및 제2 전극층 위에 제2 절연층을 제공하는 단계를 포함할 수 있다. 일부 실시예들에서, 제1 절연층 및 제2 절연층은 FR-4 물질 또는 폴리이미드와 같은 동일한 물질로 이루어진다.
블록(409)에서, 방법(400)은 PTC 보호 컴포넌트의 단부 주위에 솔더 패드를 제공하는 단계를 포함할 수 있으며, 솔더 패드는 제1 절연층 및 제2 절연층 위로 더 연장한다. 일부 실시예들에서, 제2 솔더 패드는 PTC 보호 컴포넌트의 제2 단부 주위로 연장하고, 제2 솔더 패드는 또한 제1 절연층 및 제2 절연층 위로 연장한다. 일부 실시예들에서, 제1 및 제2 솔더 패드를 형성하기 전에, 보호 컴포넌트, 제1 전극층, 및 제2 전극층 각각의 주위에 캡슐화 커버링이 제공된다. 그 다음, 제1 및 제2 솔더 패드가 캡슐화 커버링 위에 제공될 수 있다.
전술한 논의는 예시 및 설명의 목적으로 제시되었으며 개시내용을 여기서 개시된 형태 또는 형태들로 제한하기 위한 것이 아니다. 예를 들어, 개시내용의 다양한 특징들은 개시내용을 간소화할 목적으로 하나 이상의 양태들, 실시예들 또는 구성들로 함께 그룹화될 수 있다. 그러나, 개시의 특정 양태들, 실시예들 또는 구성들의 다양한 특징들이 대안적인 양태들, 실시예들 또는 구성들로 조합될 수 있음을 이해해야 한다. 더욱이, 다음 청구범위들은 이 참조에 의해 이 상세한 설명에 통합되며, 각 청구범위는 그 자체로 현재 개시내용의 별도의 실시예로 서 있다.
여기서 사용된 바와 같이, 단수로 인용되고 단어 "a" 또는 "an"으로 진행되는 요소 또는 단계는 그러한 배제가 명시적으로 인용되지 않는 한 복수의 요소들 또는 단계들을 배제하지 않는 것으로 이해되어야 한다. 그러므로, 현재 개시내용의 "일 실시예"에 대한 언급은 인용된 특징들을 또한 포함하는 추가 실시예들의 존재를 배제하는 것으로 해석되도록 의도되지 않는다.
여기서 "포함하는(including)", "포함하는(comprising)" 또는 "갖는"의 사용 및 이들의 변형은 이후에 나열된 항목 및 이의 등가물뿐만 아니라 추가 항목을 포괄하는 의미이다. 따라서, "포함하는(including)", "포함하는(comprising)", 또는 "갖는"이라는 용어 및 이들의 변형은 개방형 표현이며 여기서 상호교환가능하게 사용될 수 있다.
여기서 사용된 "적어도 하나", "하나 이상" 및 "및/또는"이라는 문구는 작동 시 접속 및 접속 모두인 개방형 표현이다. 예를 들어, 각각의 표현들 "A, B 및 C 중 적어도 하나", "A, B 또는 C 중 적어도 하나", "A, B 및 C 중 하나 이상", "A, B 또는 C 중 하나 이상" 및 "A, B 및/또는 C"는 A 단독, B 단독, C 단독, A와 B 함께, A와 C 함께, B와 C 함께, 또는 A, B 및 C 함께를 의미한다.
모든 방향 참조들(예를 들어, 근위, 원위, 상부, 하부, 위쪽, 아래쪽, 왼쪽, 오른쪽, 측부, 세로, 앞, 뒤, 상단, 바닥, 위, 아래, 수직, 수평, 방사형, 축 방향, 시계 방향 , 시계 반대 방향)은 현재 개시내용에 대한 독자의 이해를 돕기 위한 식별 목적으로만 사용되며, 특히 이 개시내용의 위치, 방향 또는 사용과 관련하여 제한을 만들지 않는다. 연결 참조들(예를 들어, 부착된, 커플링된, 연결된 및 결합된)은 광범위하게 해석되어야 하며 달리 표시되지 않는 한 요소들 집합 간의 중간 부재들 및 요소들 간의 상대적 이동을 포함할 수 있다. 이와 같이 연결 참조들은 두 요소들이 직접 연결되고 서로 고정된 관계에 있음을 반드시 추론하지 않는다.
더욱이, 식별 참조들(예를 들어, 1차, 2차, 1차, 2차, 3차, 4차 등)은 중요도 또는 우선순위를 내포하도록 의도된 것이 아니라 하나의 특징을 다른 특징과 구별하는 데 사용된다. 도면들은 설명을 위한 것이며 여기에 첨부된 도면에 반영된 치수들, 위치들, 순서들 및 상대적 크기들은 다를 수 있다.
또한, 용어 "실질적인" 또는 "실질적으로" 뿐만 아니라 용어 "대략" 또는 "대략으로"는, 일부 실시예에서 상호교환적으로 사용될 수 있으며, 당업자가 허용할 수 있는 임의의 상대적 측정을 사용하여 설명될 수 있다. 예를 들어, 이러한 용어들은 참조 매개변수와 비교하여 의도한 기능을 제공할 수 있는 편차를 나타낼 수 있다. 비제한적이지만, 기준 파라미터로부터의 편차는 예를 들어 1% 미만, 3% 미만, 5% 미만, 10% 미만, 15% 미만, 20% 미만 등의 양일 수 있다.
또한, 예시적인 방법(400)이 일련의 행위들 또는 이벤트들로서 위에서 설명되었지만, 현재 개시내용은 구체적으로 언급되지 않는 한 그러한 행위들 또는 이벤트들의 예시된 순서에 의해 제한되지 않는다. 예를 들어, 일부 행위들은 개시내용에 따라 여기에 예시 및/또는 설명된 것과는 별개로 다른 행위들 또는 이벤트들과 다른 순서로 및/또는 동시에 발생할 수 있다. 또한, 예시된 모든 행위들 또는 이벤트들이 현재 개시내용에 따른 방법론을 구현하기 위해 요구되는 것은 아니다. 또한, 방법(400)은 여기에 예시되고 설명된 구조물들의 형성 및/또는 처리와 관련하여 뿐만 아니라 예시되지 않은 다른 구조물들과 관련하여 구현될 수 있다.
현재 개시 내용은 여기에 설명된 특정 실시예들에 의해 범위가 제한되지 않는다. 실제로, 여기에 기술된 것 이외에 현재 개시내용의 다른 다양한 실시예들 및 수정들은 전술한 설명 및 첨부 도면들로부터 당업자에게 명백할 것이다. 따라서, 그러한 다른 실시예들 및 수정들은 현재 개시내용의 범위 내에 속하는 것으로 의도된다. 또한, 현재 개시내용은 특정 목적을 위한 특정 환경에서의 특정 구현의 맥락에서 여기서 설명되었다. 당업자는 유용성이 이에 제한되지 않고 현재 개시내용이 임의의 수의 목적을 위해 임의의 수의 환경에서 유리하게 구현될 수 있음을 인식할 것이다. 따라서, 하기에 기재된 청구범위는 여기에 기재된 바와 같은 현재 개시내용의 완전한 폭 및 사상을 고려하여 해석되어야 한다.

Claims (20)

  1. 보호 컴포넌트;
    상기 보호 컴포넌트의 제1 주 측부를 따라 연장하는 제1 전극층, - 상기 제1 전극층은 제1 갭에 의해 제2 섹션과 분리된 제1 섹션을 포함함 -;
    상기 보호 컴포넌트의 제2 주 측부를 따라 연장하는 제2 전극층, - 상기 제2 전극층은 제2 갭에 의해 제4 섹션으로부터 분리된 제3 섹션을 포함하고, 여기서 상기 제1 갭은 상기 제2 갭과 정렬됨 -;
    상기 제1 전극층 위에 배치된 제1 절연층, 및 상기 제2 전극층 위에 배치된 제2 절연층; 및
    상기 보호 컴포넌트의 단부 주위로 연장하는 솔더 패드, - 상기 솔더 패드는 상기 제1 절연층 및 상기 제2 절연층 위로 추가로 연장함 -;
    을 포함하는,
    보호 디바이스 어셈블리.
  2. 제1항에 있어서,
    상기 보호 컴포넌트의 제2 단부 둘레로 연장하는 제2 솔더 패드를 더 포함하고, 상기 제2 솔더 패드는 상기 제1 절연층 및 상기 제2 절연층 위로 연장하는,
    보호 디바이스 어셈블리.
  3. 제2항에 있어서,
    인쇄 회로 기판을 더 포함하고, 상기 제1 솔더 패드 및 상기 제2 솔더 패드는 솔더에 의해 상기 인쇄 회로 기판에 연결되는,
    보호 디바이스 어셈블리.
  4. 제1항에 있어서,
    상기 제1 갭은 제1 갭 폭을 갖고 상기 제2 갭은 제2 갭 폭을 갖고, 상기 제1 갭 폭은 상기 제2 갭 폭과 실질적으로 동일한,
    보호 디바이스 어셈블리.
  5. 제1항에 있어서,
    상기 제1 섹션은 상기 제3 섹션과 수직으로 정렬되고, 상기 제2 섹션은 상기 제4 섹션과 수직으로 정렬된,
    보호 디바이스 어셈블리.
  6. 제1항에 있어서,
    상기 제1 섹션은 제1 전극 폭을 갖고, 상기 제2 섹션은 제2 전극 폭을 갖고, 상기 제3 섹션은 제3 전극 폭을 갖고, 상기 제4 섹션은 제4 전극 폭을 갖는,
    보호 디바이스 어셈블리.
  7. 제6항에 있어서,
    상기 제1 전극 폭은 상기 제3 전극 폭과 대략 동일하고, 상기 제2 전극 폭은 상기 제4 전극 폭과 대략 동일한,
    보호 디바이스 어셈블리.
  8. 제6항에 있어서,
    상기 제1 전극 폭은 상기 제4 전극 폭과 대략 동일하고, 상기 제2 전극 폭은 상기 제3 전극 폭과 대략 동일한,
    보호 디바이스 어셈블리.
  9. 제1항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 상기 보호 컴포넌트, 상기 제1 전극층, 및 상기 제2 전극층 각각을 둘러싸는 캡슐화 커버링을 형성하는,
    보호 디바이스 어셈블리.
  10. 제9항에 있어서,
    상기 보호 컴포넌트는 상기 제2 주 측부에 대향하는 상기 제1 주 측부, 제2 단부에 대향하는 상기 단부, 및 제2 측부에 대향하는 제1 측부를 포함하고, 캡슐화 커버링은 상기 제1 주 측부, 상기 제2 주 측부, 상기 단부 및 상기 제2 단부 각각에 걸쳐 연장하는,
    보호 디바이스 어셈블리.
  11. PTC 보호 컴포넌트;
    상기 PTC 보호 컴포넌트의 제1 주 측부를 따라 연장하는 제1 전극층, - 상기 제1 전극층은 제1 갭에 의해 제2 섹션과 분리된 제1 섹션을 포함함 -;
    상기 PTC 보호 컴포넌트의 제2 주 측부를 따라 연장하는 제2 전극층, - 상기 제2 전극층은 제2 갭에 의해 제4 섹션으로부터 분리된 제3 섹션을 포함하고, 여기서 상기 제1 갭은 상기 제2 갭과 정렬됨 -;
    상기 제1 전극층 위에 배치된 제1 절연층, 및 상기 제2 전극층 위에 배치된 제2 절연층, - 상기 제1 절연층은 상기 제1 갭 내에 형성되고, 상기 제2 절연층은 상기 제2 갭 내에 형성됨 -; 및
    상기 PTC 보호 컴포넌트의 단부 주위로 연장하는 솔더 패드, - 상기 솔더 패드는 상기 제1 절연층 및 상기 제2 절연층 위로 추가로 연장함 -;
    를 포함하는,
    양의 온도 계수(PTC) 디바이스.
  12. 제11항에 있어서,
    상기 PTC 보호 컴포넌트의 제2 단부 주위로 연장하는 제2 솔더 패드를 더 포함하고, 상기 제2 솔더 패드는 상기 제1 절연층 및 상기 제2 절연층 위로 연장하는,
    PTC 디바이스.
  13. 제11항에 있어서,
    상기 제1 갭은 제1 갭 폭을 갖고 상기 제2 갭은 제2 갭 폭을 갖고, 상기 제1 갭 폭은 상기 제2 갭 폭과 실질적으로 동일한,
    PTC 디바이스.
  14. 제11항에 있어서,
    상기 제1 섹션은 상기 제3 섹션과 수직으로 정렬되고, 상기 제2 섹션은 상기 제4 섹션과 수직으로 정렬되는,
    PTC 디바이스.
  15. 제11항에 있어서,
    상기 제1 섹션은 제1 전극 폭을 갖고, 상기 제2 섹션은 제2 전극 폭을 갖고, 상기 제3 섹션은 제3 전극 폭을 갖고, 상기 제4 섹션은 제4 전극 폭을 갖고, 상기 제1 전극 폭은 상기 제3 전극 폭과 대략 동일하고, 상기 제2 전극 폭은 상기 제4 전극 폭과 대략 동일한,
    PTC 디바이스.
  16. 제11항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 상기 PTC 보호 컴포넌트, 상기 제1 전극층, 및 상기 제2 전극층 각각을 둘러싸는 캡슐화 커버링을 형성하는,
    PTC 디바이스.
  17. 제16항에 있어서,
    상기 PTC 보호 컴포넌트는 상기 제2 주 측부에 대향하는 상기 제1 주 측부, 제2 단부에 대향하는 단부, 제2 측부에 대향하는 제1 측부를 포함하고, 상기 캡슐화 커버링은 상기 제1 주 측부, 상기 제2 주 측부, 상기 단부 및 상기 제2 단부 각각에 걸쳐 연장하는,
    PTC 디바이스.
  18. 양의 온도 계수(PTC) 디바이스를 형성하는 방법에 있어서,
    PTC 보호 컴포넌트를 제공하는 단계;
    상기 PTC 보호 컴포넌트의 상기 제1 주 측부를 따라 제1 전극층을 제공하는 단계, - 상기 제1 전극층은 제1 갭에 의해 제2 섹션과 분리된 제1 섹션을 포함함 -;
    상기 PTC 보호 컴포넌트의 제2 주 측부를 따라 제2 전극층을 제공하는 단계, - 상기 제2 전극층은 제2 갭에 의해 제4 섹션으로부터 분리된 제3 섹션을 포함하고, 여기서 상기 제1 갭은 상기 제2 갭과 정렬됨 -;
    상기 제1 전극층 위에 제1 절연층을 제공하고, 상기 제2 전극층 위에 제2 절연층을 제공하는 단계; 및
    상기 PTC 보호 컴포넌트의 단부 주위에 솔더 패드를 제공하는 단계, - 상기 솔더 패드는 상기 제1 절연층 및 상기 제2 절연층 위로 추가로 연장함 -;
    를 포함하는,
    방법.
  19. 제18항에 있어서,
    상기 PTC 보호 컴포넌트의 제2 단부 둘레로 연장하는 제2 솔더 패드를 형성하는 단계를 더 포함하고, 상기 제2 솔더 패드는 상기 제1 절연층 및 상기 제2 절연층 위로 연장하는,
    방법.
  20. 제19항에 있어서,
    상기 PTC 보호 컴포넌트, 상기 제1 전극층, 및 상기 제2 전극층 각각 주위에 캡슐화 커버링을 제공하는 단계를 더 포함하고, 상기 제1 솔더 패드 및 상기 제2 솔더 패드는 상기 캡슐화 커버링 위로 연장하는,
    방법.
KR1020217032562A 2019-03-22 2019-03-22 폴리스위치를 포함하는 ptc 디바이스 KR102539306B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/079251 WO2020191522A1 (en) 2019-03-22 2019-03-22 Ptc device including polyswitch

Publications (2)

Publication Number Publication Date
KR20210134778A true KR20210134778A (ko) 2021-11-10
KR102539306B1 KR102539306B1 (ko) 2023-06-02

Family

ID=72610359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217032562A KR102539306B1 (ko) 2019-03-22 2019-03-22 폴리스위치를 포함하는 ptc 디바이스

Country Status (7)

Country Link
US (1) US11854723B2 (ko)
EP (1) EP3942576A4 (ko)
JP (1) JP2022524185A (ko)
KR (1) KR102539306B1 (ko)
CN (1) CN114072883A (ko)
TW (1) TWI829861B (ko)
WO (1) WO2020191522A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814547B (zh) * 2022-08-24 2023-09-01 聚鼎科技股份有限公司 電路保護元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534843A (en) * 1993-01-28 1996-07-09 Mitsubishi Materials Corporation Thermistor
US6172592B1 (en) * 1997-10-24 2001-01-09 Murata Manufacturing Co., Ltd. Thermistor with comb-shaped electrodes
US6441717B1 (en) * 1998-04-09 2002-08-27 Matsushita Electric Industrial Co., Ltd. PTC thermister chip

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852397A (en) * 1992-07-09 1998-12-22 Raychem Corporation Electrical devices
CN1054941C (zh) 1994-05-16 2000-07-26 雷伊化学公司 有聚合物正温度系数电阻元件的电路保护器件
JPH10144504A (ja) * 1996-11-06 1998-05-29 Mitsubishi Materials Corp チップ型サーミスタ及びその製造方法
KR100507457B1 (ko) 1997-07-07 2005-08-10 마츠시타 덴끼 산교 가부시키가이샤 칩형 폴리머 ｐｔｃ 서미스터 및 그 제조 방법
JPH1187105A (ja) * 1997-09-08 1999-03-30 Daito Tsushinki Kk Ｐｔｃ素子
US6380839B2 (en) 1998-03-05 2002-04-30 Bourns, Inc. Surface mount conductive polymer device
JP3371827B2 (ja) * 1998-11-04 2003-01-27 株式会社村田製作所 有機質サーミスタ装置の製造方法
US6285275B1 (en) * 2000-09-15 2001-09-04 Fuzetec Technology Co., Ltd. Surface mountable electrical device
JP3797281B2 (ja) 2001-09-20 2006-07-12 株式会社村田製作所 積層セラミック電子部品の端子電極用導電性ペースト、積層セラミック電子部品の製造方法、積層セラミック電子部品
JP2003297604A (ja) * 2002-03-29 2003-10-17 Tdk Corp チップ型過電流保護素子
US20060176675A1 (en) 2003-03-14 2006-08-10 Bourns, Inc. Multi-layer polymeric electronic device and method of manufacturing same
KR100694383B1 (ko) * 2003-09-17 2007-03-12 엘에스전선 주식회사 표면 실장형 서미스터
JP4433283B2 (ja) 2004-02-06 2010-03-17 タイコエレクトロニクスジャパン合同会社 スイッチおよびこれを用いた装置
TWM254809U (en) * 2004-03-09 2005-01-01 Protectronics Technology Corp Multi-layer over-current protector
TWI409829B (zh) * 2010-09-03 2013-09-21 Sfi Electronics Technology Inc 一種高溫使用的氧化鋅突波吸收器
JP6124793B2 (ja) 2011-09-15 2017-05-10 Ｌｉｔｔｅｌｆｕｓｅジャパン合同会社 Ｐｔｃデバイス
TWI433169B (zh) * 2012-01-20 2014-04-01 Polytronics Technology Corp 表面黏著型熱敏電阻元件
WO2013163416A1 (en) * 2012-04-27 2013-10-31 Kemet Electronics Corporation Coefficient of thermal expansion compensating compliant component
TWI449060B (zh) * 2012-08-14 2014-08-11 Polytronics Technology Corp 過電流保護元件
TWI441201B (zh) 2012-09-28 2014-06-11 Polytronics Technology Corp 表面黏著型過電流保護元件
TWI464755B (zh) * 2012-11-29 2014-12-11 Polytronics Technology Corp 表面黏著型過電流保護元件
CN203311954U (zh) * 2013-05-30 2013-11-27 株式会社村田制作所 层叠型ptc热敏电阻
CN103595213A (zh) 2013-11-20 2014-02-19 戴珊珊 交流永磁开关磁阻电动机
CN203631462U (zh) 2013-12-02 2014-06-04 厦门柏恩氏电子有限公司 一种贴片自恢复保险丝的结构
US9959958B1 (en) 2017-08-01 2018-05-01 Fuzetec Technology Co., Ltd. PTC circuit protection device and method of making the same
TWI676187B (zh) * 2019-02-22 2019-11-01 聚鼎科技股份有限公司 過電流保護元件
CN111696738B (zh) 2019-03-13 2021-09-24 聚鼎科技股份有限公司 过电流保护元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534843A (en) * 1993-01-28 1996-07-09 Mitsubishi Materials Corporation Thermistor
US6172592B1 (en) * 1997-10-24 2001-01-09 Murata Manufacturing Co., Ltd. Thermistor with comb-shaped electrodes
US6441717B1 (en) * 1998-04-09 2002-08-27 Matsushita Electric Industrial Co., Ltd. PTC thermister chip

Also Published As

Publication number Publication date
TWI829861B (zh) 2024-01-21
WO2020191522A1 (en) 2020-10-01
EP3942576A4 (en) 2022-04-13
US20210202138A1 (en) 2021-07-01
KR102539306B1 (ko) 2023-06-02
TW202036630A (zh) 2020-10-01
US11854723B2 (en) 2023-12-26
EP3942576A1 (en) 2022-01-26
JP2022524185A (ja) 2022-04-28
CN114072883A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
JP5259289B2 (ja) 一体化されたサーミスタ及び金属素子装置並びに方法
US7180719B2 (en) Integrated overvoltage and overcurrent device
EP2287879A1 (en) Protection element and secondary battery device
US9007166B2 (en) Over-current protection device
US7375943B2 (en) Tri-phase surge protector and its manufacturing method
US9722418B2 (en) Complex protection device
KR101614123B1 (ko) 퓨즈가 일체화된 저항기
KR101392889B1 (ko) 저항타입 퓨즈 및 그를 구비하는 퓨즈 저항 조립체
US20170236667A1 (en) Protective element and protective circuit substrate using the same
US20060067021A1 (en) Over-voltage and over-current protection device
KR102539306B1 (ko) 폴리스위치를 포함하는 ptc 디바이스
TWI486988B (zh) 過電流保護元件及其電路板結構
KR101449921B1 (ko) 배터리 보호소자
US9514865B2 (en) Multi-contact element for a varistor
US10032583B2 (en) Protective circuit substrate
US20230037262A1 (en) Circuit protection device with ptc device and backup fuse
CN113811974A (zh) 具备ptc元件及二次熔断器的电路保护装置
KR102609147B1 (ko) 복합 전자 부품
US10396543B2 (en) Protection device
KR102480343B1 (ko) 전기적 충격 보호소자 및 이를 구비한 휴대용 전자장치
CN112997261B (zh) 表面可移动的正温度系数装置及其制造方法
KR200267664Y1 (ko) 내장형 기능적 요소를 포함한 인쇄회로기판
CA2530084A1 (en) Tri-phase surge protector and its manufacturing method
JPS61204903A (ja) サ−ジ吸収器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant