KR20210104748A - 발광 소자 패키지 및 이를 포함한 표시 장치 - Google Patents

발광 소자 패키지 및 이를 포함한 표시 장치 Download PDF

Info

Publication number
KR20210104748A
KR20210104748A KR1020217020414A KR20217020414A KR20210104748A KR 20210104748 A KR20210104748 A KR 20210104748A KR 1020217020414 A KR1020217020414 A KR 1020217020414A KR 20217020414 A KR20217020414 A KR 20217020414A KR 20210104748 A KR20210104748 A KR 20210104748A
Authority
KR
South Korea
Prior art keywords
light emitting
electrodes
light
emitting device
bump
Prior art date
Application number
KR1020217020414A
Other languages
English (en)
Inventor
양명학
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20210104748A publication Critical patent/KR20210104748A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광 소자 패키지는, 전면과 배면을 가지며, 상기 전면으로부터 함몰된 제1 오목부가 제공된 베이스 기판, 상기 전면 상에 제공된 다수 개의 외측 전극들, 상기 제1 오목부에 제공되며 상기 전면이 향하는 방향으로 광을 출사하는 발광 소자, 및상기 발광 소자와 상기 외측 전극들을 각각 연결하는 다수 개의 연결 전극들을 포함한다. 상기 발광 소자는기판, 상기 기판 상에 제공된 발광 구조체, 및상기 기판 상에 제공된 다수 개의 범프 전극들을 포함하며, 상기 범프 전극들의 상면과 상기 외측 전극들의 상면은 실질적으로 동일 평면 상에 제공되고, 상기 연결 전극들 각각은 상기 범프 전극들과 상기 외측 전극들 중 서로 인접한 범프 전극과 외측 전극 상에 제공된다.

Description

발광 소자 패키지 및 이를 포함한 표시 장치
본 발명은 컬러를 구현하는 발광 소자패키지 및 이를 포함한 표시 장치에 관한 것이다.
최근 발광 다이오드(Light Emitting Diode, LED)를 사용하는 표시 장치가 개발되고 있다. 발광 다이오드를 사용하는 표시 장치는 최종 기판 상에 개별적으로 성장된 적색(Red, R), 녹색(Green, G) 및 청색(Blue, B) 발광 다이오드(LED)의 구조들을 형성함으로써 얻어진다.
그러나, 고해상도의 풀 컬러인 표시 장치에 대한 니즈에 더해, 이에 따른 높은 수준의 색순도, 및 색 재현성을 가지며, 제조 방법이 간단한 표시 장치에 대한 니즈 또한 지속적으로 커지고 있다.
본 발명의 일 실시예에 따르면, 간단한 구조를 가지면서도 제조 방법이 단순한 발광 소자 패키지 및 이를 포함하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 발광 소자 패키지는, 전면과 배면을 가지며, 상기 전면으로부터 함몰된 제1 오목부가 제공된 베이스 기판, 상기 전면 상에 제공된 다수 개의 외측 전극들, 상기 제1 오목부에 제공되며 상기 전면이 향하는 방향으로 광을 출사하는 발광 소자, 및 상기 발광 소자와 상기 외측 전극들을 각각 연결하는 다수 개의 연결 전극들을 포함한다. 상기 발광 소자는 기판, 상기 기판 상에 제공된 발광 구조체, 및 상기 기판 상에 제공된 다수 개의 범프 전극들을 포함하며, 상기 범프 전극들의 상면과 상기 외측 전극들의 상면은 실질적으로 동일 평면 상에 제공되고, 상기 연결 전극들 각각은 상기 범프 전극들과 상기 외측 전극들 중 서로 인접한 범프 전극과 외측 전극 상에 제공된다.
본 발명의 일 실시예에 있어서, 발광 소자 패키지는 상기 베이스 기판 상에 제공된 제1 절연 부재를 더 포함하며, 상기 제1 절연 부재는 상기 외측 전극들의 일부를 노출하는 제2 오목부들을 가질 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자 패키지는 상기 발광 구조체 상에 제공된 제2 절연 부재를 더 포함하며, 상기 제2 절연 부재는 상기 범프 전극들의 일부를 노출하는 제3 오목부들을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연 부재는 상기 발광 구조체의 상면 일부를 노출하는 개구를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 개구의 형상은 다각형, 적어도 하나의 직선과 곡선으로 이루어진 닫힌 도형, 곡선으로 이루어진 닫힌 도형 중 어느 하나일 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극들은 각각 상기 제2 및 제3 오목부들 중 서로 인접한 제2 오목부와 제3 오목부 내에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 베이스 기판 및 상기 제1 및 제2 절연 부재는 광 차단 재료로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 오목부는 상기 베이스 기판의 일부가 제거되어 형성된 바닥면과 측벽에 의해 정의되며, 상기 측벽은 상기 바닥면에 대해 경사질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 오목부는 상기 제1 절연 부재의 일부가 제거되어 형성된 측벽과 노출된 상기 외측 전극들의 상면에 의해 정의되며, 상기 측벽은 상기 외측 전극들의 상면에 대해 경사질 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자 패키지는 상기 제1 내지 제3 오목부를 충진하는 커버 부재를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 범프 전극들의 일부는 상기 기판의 바로 위에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 오목부의 깊이는 상기 기판의 두께와 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 범프 전극들의 일부는 상기 발광 구조체 바로 위에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 오목부의 깊이는 상기 기판의 두께보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 구조체는 상기 기판 상에 순차적으로 적층되어 서로 다른 파장 대역의 광을 출사하며 광 출사 영역이 서로 중첩하는 복수의 에피택셜 스택들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 복수 개의 에피택셜 스택은, 제1 광을 출사하는 제1 에피택셜 스택, 상기 제1 에피택셜 스택 상에 제공되며 상기 제1 광과 다른 파장 대역의 제2 광을 출사하는 제2 에피택셜 스택, 및상기 제2 에피택셜 스택 상에 제공되며 상기 제1 및 제2 광과 다른 파장 대역의 제3 광을 출사하는 제3 에피택셜 스택을 포함할 수 있다.
상기 제1 내지 제3 에피택셜 스택 각각은p형 반도체층, 상기 p형 반도체층 상에 제공된 활성층, 및 상기 활성층 상에 제공된 n형 반도체층을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 범프 전극들은 상기 제1 에피택셜 스택의 n형 반도체층에 연결된 제1 범프 전극, 상기 제2 에피택셜 스택의 n형 반도체층에 연결된 제2 범프 전극, 상기 제3 에피택셜 스택의 n형 반도체층에 연결된 제3 범프 전극, 및상기 제1 내지 제3 에피택셜 스택들의 p형 반도체층들에 연결된 제4 범프 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 외측 전극들은 상기 제1 내지 제4 범프 전극들에 각각 연결된 제1 내지 제4 외측 전극들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 연결 전극들은 상기 제1 내지 외측 전극들과 상기 제1 내지 제4 범프 전극들을 각각 일대일로 연결하는 제1 내지 제4 연결 전극들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제4 연결 전극들은 각각 상기 발광 구조체의 가장자리와 상기 베이스 기판의 전면의 일부에 걸쳐서 제공될 수 있다.
상기 발광 소자 패키지는 표시 장치의 화소로 사용될 수 있다.
본 발명의 일 실시예에 따르면, 간단한 구조를 가지면서도 제조 방법이 단순한 발광 소자 패키지를 제공한다. 또한, 본 발명의 일 실시예에 따르면 상기 발광 소자를 이용한 표시 장치를 제공한다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 소자를 도시한 단면도이다.
도 3는 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 4는 도 3의 P1부분을 도시한 확대 평면도이다.
도 5는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 구조도이다.
도 6은 하나의 화소를 나타내는 회로도로서, 패시브형 표시 장치를 구성하는 화소의 일례를 도시한 회로도이다.
도 7은 하나의 화소를 나타내는 회로도로서, 액티브형 표시 장치를 구성하는 화소의 일례를 도시한 회로도이다.
도 8a는 본 발명의 일 실시예에 따른 발광 소자 패키지를 도시한 평면도이며, 도 8b는 도 8a의 A-A'선에 대한 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 하나의 발광 소자를 도시한 평면도이며, 도 9b 및 도 9c는 각각 도 9a의 B-B’선 및 C-C’선에 따른 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 발광 소자 패키지를 도시한 것으로서, 도 8a의 A-A'선에 대응하는 단면도이다.
도 11a는 도 10에 해당하는 하나의 발광 소자를 도시한 평면도이며, 도 11b 및 도 11c는 각각 도 11a의 B-B’선 및 C-C’선에 따른 단면도이다.
도 12a, 도 13a, 도 14a, 및 도 15a는 발광 소자 패키지를 제조하는 방법을 나타낸 평면도들이며, 도 12b, 도 13b, 도 14b, 및 도 15b 내지 도 15d는 도 12a, 도 13a, 도 14a, 및 도 15a 평면도에 대응하는 단면도들이다.
도 16a 내지 도 16c는 도 13b에 대응하는 단면도로서, 다른 형태로 형성된 베이스 기판 및 제1 절연 부재를 도시한 단면도이다.
발명의 실시를 위한 최선의 형태
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
본 발명은 발광 소자, 상세하게는 광을 출사하는 발광 소자에 관한 것이다. 본 발명의 발광 소자는 광원으로서 다양한 장치에 채용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 소자를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 발광 소자는 순차적으로 적층된 복수 개의 에피택셜 스택들로 이루어진 발광 구조체를 포함한다. 복수 개의 에피택셜 스택들은 기판(11) 상에 제공된다.
기판(11)은 전면과 배면을 갖는 판상으로 제공된다.
복수의 에피택셜 스택들은 2개 이상으로 제공되며, 각각이 서로 다른 파장 대역의 광을 출사할 수 있다. 즉, 에피택셜 스택은 복수 개로 제공되되 각각이 서로 동일하거나 서로 다른 에너지 밴드를 갖는다. 본 실시예에서는 기판(11) 상에 에피택셜 스택이 순차적으로 적층된 3개의 층으로 제공된 것을 도시하였는 바, 복수의 에피택셜 스택들은 기판(11)의 전면으로부터 제3 에피택셜 스택(40), 제2 에피택셜 스택(30), 및 제1 에피택셜 스택(20)의 순으로 적층된다.
기판(11)은 광투과성 절연 재료로 형성될 수 있다. 여기서 기판(11)이 “광투과성”을 갖는다는 의미는 광을 전부 투과시키는 투명한 경우뿐만 아니라, 광의 일부만을 투과시키는 등의 반투명 또는 일부 투명한 경우를 포함한다.
기판(11)의 재료로는 기판(11) 바로 위에 제공되는 에피택셜 스택, 즉 제3 에피택셜 스택(40)을 성장시킬 수 있는 성장 기판 중 하나로 제공될 수 있다. 이 경우, 기판(11)은 사파이어 기판일 수 있다. 그러나, 기판(11)의 종류는 이에 한정되는 것은 아니며, 그 상면에 에피택셜 스택이 제공된 형태로서, 광투과성과 절연성을 갖는 것이라면, 사파이어 기판 이외에도 다양한 투명 절연성 재료로 이루어질 수 있다. 예를 들어, 기판(11)의 재료로는 유리, 석영, 유기 고분자, 유무기 복합재 등을 들 수 있다. 본 발명의 일 실시예에 있어서, 기판(11)에는 개개의 에피택셜 스택에 발광 신호 및 공통 전압을 제공할 수 있는 배선부가 추가적으로 배치될 수 있다. 이를 위해, 기판(11)은 인쇄 회로 기판으로 제공될 수 있으며, 또는 유리, 실리콘, 석영, 유기 고분자, 유무기 복합재 상에 배선부 및/또는 구동 소자를 형성한 복합 기판으로 제공될 수도 있다.
각 에피택셜 스택은 상기 기판(11)의 전면이 향하는 방향으로 광을 출사한다. 이때, 한 에피택셜 스택으로부터 출사된 광은 광 경로에 위치한 다른 에피택셜 스택을 투과하면서 기판(11)의 전면이 향하는 방향으로 진행한다.
본 실시예에 있어서, 제1 에피택셜 스택(20)은 제1 광(L1)을 출사하고, 제2 에피택셜 스택(30)은 제2 광(L2)을 출사하고, 제3 에피택셜 스택(40)은 제3 광(L3)을 출사할 수 있다. 여기서, 제1 내지 제3 광(L1, L2, L3)은 서로 동일한 광일 수 있으며 또는 서로 다른 광일 수 있다. 본 발명의 일 실시예에 있어서, 제1 내지 제3 광(L1, L2, L3)은 가시광선 파장 대역의 컬러 광일 수 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제3 광(L1, L2, L3)은 순차적으로 긴 파장을 갖는 서로 다른 파장 대역의 광일 수 있다. 즉, 제1 내지 제3 광(L1, L2, L3)은 서로 다른 파장 대역을 가질 수 있으며, 제1 광(L1)으로부터 제3 광(L3)으로 갈수록 낮은 에너지를 갖는 장파장 대역의 광일 수 있다. 본 실시예에 있어서, 제1 광(L1)은 청색 광, 제2 광(L2)은 녹색 광, 및 제3 광(L3)은 적색 광일 수 있다.
그러나, 제1 내지 제3 광(L1, L2, L3)은 순차적으로 짧은 파장을 갖는 서로 다른 파장 대역의 광일 수 있다. 예를 들어, 제1 광(L1)은 적색 광, 제2 광(L2)은 녹색 광, 및 제3 광(L3)은 청색 광일 수 있다. 또는, 제1 내지 제3 광(L1, L2, L3)은 순서 없이 배치된 서로 다른 파장 대역의 광일 수도 있다. 예를 들어, 제1 광(L1)은 녹색 광, 제2 광(L2)은 청색 광, 및 제3 광(L3)은 적색 광일 수 있다. 또한, 제1 내지 제3 광(L1, L2, L3)이 모두 다른 파장 대역을 가질 필요는 없으며, 이 중 적어도 두 종의 광이 서로 동일한 파장 대역을 가질 수도 있다.
에피택셜 스택들의 측면, 즉, 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 측면에는 절연막(80)이 제공될 수 있다. 절연막(80)은 에피택셜 스택들의 측면만 커버하거나, 더해 에피택셜 스택들 중 최상부에 위치한 에피택셜 스택의 상면의 일부를 커버한다. 절연막(80)은 에피택셜 스택들 중 최상부에 위치한 에피택셜 스택의 상면의 적어도 일부를 노출하는 개구를 갖는다.
절연막(80)은 광 비투과 재료로 이루어질 수 있으며, 이 경우, 각 에피택셜 스택으로부터 출사된 광 중 측부 방향으로 향하는 광은 절연막(80)에 의해 반사되거나 흡수될 수 있다. 그러나, 절연막(80)의 재료는 이에 한정되는 것은 아니며, 예를 들어, 광 투과 재료로 이루어질 수도 있으며, 이 경우, 절연막(80)이 에피택셜 스택들 중 최상부에 위치한 에피택셜 스택의 상면을 노출하지 않을 수도 있다.
본 발명의 일 실시예에 있어서, 각 에피택셜 스택의 측면은 기판(11)의 일 면에 대해 경사진 형상을 가질 수 있다. 본 발명의 일 실시예에 따르면, 단면 상에서 볼 때 제1 내지 제3 에피택셜 스택(20, 30, 40)의 측면과 기판(11)의 일 면이 이루는 각도는 0도보다 크고 90도 보다 작을 수 있다. 본 발명의 일 실시예에 따르면 제1 내지 제3 에피택셜 스택(20, 30, 40)의 측면이 소정 경사를 가지는 경우 절연막(80)의 형성이 용이하다. 또한, 본 발명의 일 실시예에 있어서, 각 에피택셜 스택은 소정 각도로 테이퍼진 형상을 가짐으로써 절연막(80)에 의한 광 반사 효과가 최대화될 수 있다.
상기한 구조를 갖는 본 발명의 일 실시예에 따른 발광 구조체에 있어서, 각 에피택셜 스택에는 각각 발광 신호를 인가하는 신호 배선이 독립적으로 연결되며, 이에 따라, 각 에피택셜 스택이 독립적으로 구동된다. 따라서, 각 에피택셜 스택으로부터의 광의 출사 여부가 결정됨에 따라 다양한 컬러가 구현될 수 있다. 또한, 서로 다른 파장의 광을 내는 에피택셜 스택이 상하로 중첩되어 형성되므로, 좁은 면적에 형성이 가능하다.
도 2는 본 발명의 일 실시예에 따른 발광 적층체를 도시한 단면도로서, 각 에피택셜 스택이 독립 구동될 수 있도록 하는 배선부를 함께 도시한 것이다. 설명의 편의를 위해, 절연막이 생략된 상태로 도시되었다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 발광 적층체에 있어서, 기판(11) 상에 제3 에피택셜 스택(40)이 제공되며, 제3 에피택셜 스택(40) 상에 제2 접착층(63)을 사이에 두고 제2 에피택셜 스택(30)이 제공되며, 제2 에피택셜 스택(30) 상에 제1 접착층(61)을 사이에 두고 제1 에피택셜 스택(20)이 제공될 수 있다.
제1 및 제2 접착층(61, 63)은 비도전성 재료로 이루어질 수 있으며 광투과성을 갖는 재료를 포함한다. 예를 들어, 제1 및 제2 접착층(61, 63)은 광학적으로 투명한 접착제(Optically Clear Adhesive)가 사용될 수 있다. 제1 및 제2 접착층(61, 63)을 이루는 재료로는 광학적으로 투명하며 안정적으로 각 에피택셜 스택을 부착시킬 수가 있다면 그 종류가 한정되는 것은 아니다.
제3 에피택셜 스택(40)은 하부로부터 상부 방향으로 순차적으로 배치된 n형 반도체층(41), 활성층(43), 및 p형 반도체층(45)을 포함한다. 제3 에피택셜 스택(40)의 n형 반도체층(41), 활성층(43), 및 p형 반도체층(45)은 적색 광을 출사하는 반도체 재료를 포함할 수 있다. 제3 에피택셜 스택(40)의 p형 반도체층(45)의 상부에는 제3 p형 컨택 전극(45p)이 제공된다.
n형 반도체층(41), 활성층(43), 및 p형 반도체층(45)은 적색 광을 출사하는 반도체 재료를 포함할 수 있다. 적색 광을 출사하는 반도체 재료로는 알루미늄 갈륨 비소(aluminum gallium arsenide, AlGaAs), 갈륨 비소 인화물(gallium arsenide phosphide, GaAsP), 알루미늄 갈륨 인듐 인화물(aluminum gallium indium phosphide, AlGaInP), 갈륨 인화물(gallium phosphide, GaP) 등을 들 수 있다. 그러나, 적색 광을 출사하는 반도체 재료는 이에 한정되는 것은 아니며, 다양한 다른 재료가 사용될 수도 있다.
제2 에피택셜 스택(30)은 하부로부터 상부 방향으로 순차적으로 배치된 p형 반도체층(35), 활성층(33), 및 n형 반도체층(31)을 포함한다. 제2 에피택셜 스택(30)의 p형 반도체층(35), 활성층(33), 및 n형 반도체층(31)은 녹색 광을 출사하는 반도체 재료를 포함할 수 있다. 제2 에피택셜 스택(30)의 p형 반도체층(35)의 하부에는 제2 p형 컨택 전극(35p)이 제공된다.
p형 반도체층(35), 활성층(33), 및 n형 반도체층(31)은 녹색 광을 출사하는 반도체 재료를 포함할 수 있다. 녹색 광을 출사하는 재료로는 인듐 갈륨 질화물(InGaN), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 알루미늄 갈륨 인듐 인화물(AlGaInP), 알루미늄 갈륨 인화물(AlGaP) 등을 들 수 있다. 그러나, 녹색 광을 출사하는 반도체 재료는 이에 한정되는 것은 아니며, 다양한 다른 재료가 사용될 수도 있다.
제1 에피택셜 스택(20)은 하부로부터 상부 방향으로 순차적으로 배치된 p형 반도체층(25), 활성층(23), 및 n형 반도체층(21)을 포함한다. 제1 에피택셜 스택(20)의 p형 반도체층(25), 활성층(23), 및 n형 반도체층(21)은 청색 광을 출사하는 반도체 재료를 포함할 수 있다. 청색 광을 출사하는 재료로는 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 및 아연 셀렌화물(ZnSe) 등을 포함할 수 있다. 그러나, 청색 광을 출사하는 반도체 재료는 이에 한정되는 것은 아니며, 다양한 다른 재료가 사용될 수도 있다.
제1 에피택셜 스택(20)의 p형 반도체층(25)의 하부에는 제1 p형 컨택 전극(25p)이 제공될 수 있다.
제1 에피택셜 스택(20)의 n형 반도체층(21)의 상부에는 제1 n형 컨택 전극(21n)이 제공될 수 있다. 본 실용신안의 일 실시예에 있어서, 제1 n형 컨택 전극(21n)은 Au/Te 합금 또는 Au/Ge 합금으로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 제1 n형 컨택 전극(21n)은 단일층, 또는 다중층 금속으로 이루어질 수 있다. 예를 들어, 제1 n형 컨택 전극(21n)은 Al, Ti, Cr, Ni, Au, Ag, Sn, W, Cu 등의 금속 또는 이들의 합금을 포함하는 다양한 재료가 사용될 수 있다
본 실시예에 있어서, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41) 및 p형 반도체층(25, 35, 45)은 각각 단일층인 것으로 도시되었으나, 이들 층들은 다중층일 수 있으며, 또한 초격자층을 포함할 수도 있다. 또한 제1 내지 제3 에피택셜 스택(20, 30, 40)의 활성층은 단일양자우물 구조 또는 다중양자우물 구조를 포함할 수 있다.
본 실시예에 있어서, 제1 내지 제3 p형 컨택 전극(25p, 35p, 45p)은 광을 투과시킬 수 있도록, 투명 도전성 재료로 이루어질 수 있다. 예를 들어, 제1 내지 제3 p형 컨택 전극(25p, 35p, 45p)은 각각 투명 도전성 산화물(TCO; transparent conductive oxide)로 이루어질 수 있다. 투명 도전성 산화물은 SnO(tin oxide), InO2 (indium oxide), ZnO(zinc oxide), ITO (indium tin oxide), ITZO (indium tin zinc oxide) 등을 포함할 수 있다.
본 실시예에 있어서, 제3 p형 컨택 전극(45p), 제2 p형 컨택 전극(35p) 및 제1 p형 컨택 전극(25p)에는 공통 배선이 연결될 수 있다. 여기서, 공통 배선은 공통 전압이 인가되는 배선이다. 또한, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41)에는 발광 신호 배선이 각각 연결될 수 있다. 여기서, 제1 에피택셜 스택(20)의 n형 반도체층(21)에는 제1 n형 컨택 전극(21n)을 통해 발광 신호 배선이 연결된다. 본 실시예에 있어서, 제1 내지 제3 p형 컨택 전극(25p, 35p, 45p)에는 공통 배선을 통해 공통 전압(SC)이 인가되며, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41)에는 발광 신호가 발광 신호 배선을 통해 인가됨으로써, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 발광이 제어된다. 여기서, 발광 신호는 제1 내지 제3 에피택셜 스택(20, 30, 40) 각각에 대응하는 제1 내지 제3 발광 신호(SB, SG, SR)를 포함한다. 본 발명의 일 실시예에 있어서, 제1 발광 신호(SB)는 청색 광, 제2 발광 신호(SG)는 녹색 광, 및 제3 발광 신호(SR)는 적색 광의 발광에 대응하는 신호일 수 있다.
상술한 실시예에 따르면, 제1 내지 제3 에피택셜 스택(20, 30, 40)은 각 에피택셜 스택에 인가된 발광 신호에 따라 구동된다. 즉, 제1 에피택셜 스택(20)은 제1 발광 신호(SB)에 따라 구동되고, 제2 에피택셜 스택(30)은 제2 발광 신호(SG)에 따라 구동되며, 제3 에피택셜 스택(40)은 제3 발광 신호(SR)에 따라 구동된다. 여기서, 제1, 제2, 및 제3 발광 신호(SB, SG, SR)는 제1 내지 제3 에피택셜 스택(20, 30, 40)에 서로 독립적으로 인가되며, 그 결과 제1 내지 제3 에피택셜 스택(20, 30, 40)은 각각이 독립적으로 구동된다. 발광 적층체는 제1 내지 제3 에피택셜 스택(20, 30, 40)으로부터 상부 방향으로 출사된 제1 내지 제3 광의 조합에 의해 최종적으로 다양한 컬러 및 다양한 광량의 광을 제공할 수 있다.
상술한 실시예에서는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 p형 반도체층(25, 35, 45)에는 공통 전압이 제공되고, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41)에는 발광 신호가 인가되는 것을 설명하였으나, 본 발명의 실시예는 이에 한정되는 것은 아니다. 본 발명의 다른 실시예에서는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 n형 반도체층(21, 31, 41)에 공통 전압이 제공되고, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 p형 반도체층(25, 35, 45)에는 발광 신호가 제공될 수도 있다.
상기한 구조를 갖는 본 발명의 일 실시예에 따른 발광 적층체는 컬러를 구현함에 있어, 서로 다른 광이 서로 이격된 다른 평면 상에서 구현되는 것이 아니라, 서로 다른 광의 일부를 중첩된 영역에서 제공하기 때문에 발광 소자의 소형화 및 집적화가 가능하다. 기존 기술에 따르면, 풀 컬러를 구현하기 위해서는 서로 다른 컬러, 예를 들어, 적색, 녹색, 및 청색 광을 구현하는 발광 소자를 평면 상에서 서로 이격되도록 배치하는 것이 일반적이다. 따라서, 기존 기술에서는 각 발광 소자가 평면상에 배치됨으로써 차지하는 면적이 작지 않았다. 이에 비해, 본 발명에 따르면, 서로 다른 광을 구현하는 발광 소자의 일부를 하나의 영역에서 중첩시켜 적층체로 제공함으로써 기존 발명 대비 현저하게 작은 면적에서 풀 컬러의 구현이 가능하다. 이에 따라, 작은 면적에서도 고해상도 장치의 제조가 가능하다.
또한, 상기한 구조를 갖는 발광 적층체에 있어서 서로 다른 파장 대역을 출사하는 에피택셜 스택들이 아니라, 서로 동일한 파장 대역의 광을 출사하는 에피택셜 스택들이 적층된 경우에는 광의 세기가 다양하게 제어된 발광 장치의 제조가 가능하다.
이에 더해, 기존의 발광 장치의 경우, 적층형으로 제조되더라도 별도의 완성된 소자를 개별적으로 형성한 후 와이어로 연결하는 등 각 발광 소자마다 개별적인 컨택부를 형성하는 방식으로 제조됨으로써, 구조가 복잡하고 제조 또한 용이하지 않았다. 그러나, 본 발명의 일 실시예에 따른 발광 적층체는 하나의 기판(11) 상에 다층의 에피택셜 스택을 순차적으로 적층한 후, 다층의 에피택셜 스택에 최소한의 공정을 통해 컨택부를 형성하고 배선부를 연결한다. 또한, 개별 컬러의 발광 소자를 따로따로 제조하여 개별적으로 실장하는 기존 표시 장치의 제조 방법에 비해, 본 발명에서는 다수 개의 발광 소자 대신 하나의 발광 적층체만 실장하면 되므로, 제조 방법이 현저하게 간단해진다.
본 발명의 일 실시예에 따른 발광 소자는 고순도 및 고효율의 광을 제공하기 위해 다양한 구성 요소가 부가적으로 채용될 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 발광 소자는 상대적으로 단파장의 광이 장파장의 광을 출사하는 에피택셜 스택 쪽으로 광이 진행하는 것을 차단하기 위한 파장 패스 필터를 포함할 수 있다.
발명의 일 실시예에 따른 발광 소자는 고효율의 균일한 광의 제공을 위해 다양한 구성 요소가 부가적으로 채용될 수 있다. 예를 들어, 도시하지는 않았으나, 본 발명의 일 실시예에 따른 발광 소자는 광 출사면에 다양한 요철부를 가질 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 발광 소자는 제1 내지 제3 에피택셜 스택(20, 30, 40) 중 적어도 하나의 n형 반도체층 상면에 형성된 요철부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 각 에피택셜 스택의 요철부는 선택적으로 형성될 수 있다. 예를 들어, 제1 에피택셜 스택(20) 상에 요철부가 제공될 수 있으며, 제1 및 제3 에피택셜 스택(20, 40) 상에 요철부가 제공될 수 있으며, 제1 내지 제3 에피택셜 스택(20, 30, 40) 상에 요철부가 제공될 수 있다. 각 에피택셜 스택의 요철부는 각 에피택셜 스택의 발광면에 해당하는 n형 반도체층 상에 제공될 수 있다.
요철부는 광 출사 효율을 높이기 위한 것으로서, 다각 피라미드, 반구, 랜덤하게 배치되되 거칠기를 갖는 면 등의 다양한 형태로 제공될 수 있다. 요철부는 다양한 식각 공정을 통해 텍스쳐링되거나, 패터닝된 사파이어 기판을 이용하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 제1 내지 제3 에피택셜 스택(20, 30, 40)으로부터의 제1 내지 제3 광은 광의 강도에 차이가 있을 수 있으며, 이러한 강도 차이는 시인성의 차이로 이어질 수 있다. 본 실시예에서는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 광 출사면에 선택적으로 요철부를 형성함으로써 발광 효율을 향상시킬 수 있으며, 그 결과, 제1 내지 제3 광의 시인성 차이를 줄일 수 있다. 적색 및/또는 청색 컬러에 해당하는 광의 경우, 녹색 컬러에 비해 시인성이 낮을 수 있는 바, 제1 에피택셜 스택(20) 및/또는 제3 에피택셜 스택(40)의 텍스처링을 통해 시인성 차이를 감소시킬 수 있다. 특히, 적색 광의 경우, 발광 소자의 최상부에 제공되기 때문에 광의 강도가 작을 수 있는 바, 그 상면에 요철부를 형성함으로써 광 효율이 증가될 수 있다.
상술한 구조를 갖는 발광 소자는 다양한 컬러의 표현이 가능한 발광 소자인 바, 표시 장치에 화소로 채용될 수 있다. 이하의 실시예에서는 상술한 구조를 갖는 발광 소자가 표시 장치의 구성 요소로서 사용된 것을 설명한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 평면도이며, 도 4는 도 3의 P1부분을 도시한 확대 평면도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 임의의 시각 정보, 예를 들어, 텍스트, 비디오, 사진, 2차원 또는 3차원 영상 등을 표시한다.
표시 장치(100)는 다양한 형상으로 제공될 수 있는 바, 직사각형과 같은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서는, 상기 표시 장치가 직사각 형상으로 제공된 것을 도시하였다.
표시 장치(100)는 영상을 표시하는 복수의 화소들(110)을 갖는다. 화소들(110) 각각은 영상을 표시하는 최소 단위이다. 각 화소(110)는 상술한 구조의 발광 소자를 포함하며, 백색광 및/또는 컬러광을 낼 수 있다.
본 발명의 일 실시예에 있어서, 각 화소는 적색 광을 출사하는 제1 화소(110R), 녹색 광을 출사하는 제2 화소(110G), 및 청색 광을 출사하는 제3 화소(110B)를 포함한다. 제1 내지 제3 화소(110R, 110G, 110B)는 상술한 발광 소자의 제3 에피택셜 스택, 제2 에피택셜 스택, 및 제1 에피택셜 스택(40, 30, 20)에 각각 대응할 수 있다.
제1 내지 제3 화소(110R, 110G, 110B)가 출사하는 광은 이에 한정되는 것은 아니며, 적어도 두 개의 화소가 서로 동일한 컬러의 광을 출사하거나, 각각 서로 다른 광을 출사하되, 옐로우, 마젠타, 시안, 등 상술한 컬러와 다른 컬러의 광을 출사할 수도 있다.
화소들(110)은 행열 형상으로 배치된다. 여기서 화소들(110)이 행열 형상으로 배열된다는 의미는 화소들(110)이 행이나 열을 따라 정확히 일렬로 배열되는 경우만을 의미하는 것은 아니며, 전체적으로 행이나 열을 따라 배열되기는 하나, 지그재그 형상으로 배열되는 등 세부적인 위치는 바뀔 수 있다.
도 5는 본 발명의 일 실시예에 의한 표시 장치를 나타내는 구조도이다.
도 5을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(100)는, 타이밍 제어부(350), 주사 구동부(310), 데이터 구동부(330), 배선부, 및 화소들을 포함한다. 여기서, 화소들이 복수 개의 화소들을 포함하는 경우, 각각의 화소들은 개별적으로 배선부를 통해 주사 구동부(310), 데이터 구동부(330) 등에 연결된다.
타이밍 제어부(350)는 외부(일례로, 영상 데이터를 송신하는 시스템)로부터 표시 장치의 구동에 필요한 각종 제어신호 및 영상 데이터를 수신한다. 이러한 타이밍 제어부(350)는 수신한 영상 데이터를 재정렬하여 데이터 구동부(330)로 전송한다. 또한, 타이밍 제어부(350)는 주사 구동부(310) 및 데이터 구동부(330)의 구동에 필요한 주사 제어신호들 및 데이터 제어신호들을 생성하고, 생성된 주사 제어신호들 및 데이터 제어신호들을 각각 주사 구동부(310) 및 데이터 구동부(330)로 전송한다.
주사 구동부(310)는 타이밍 제어부(350)로부터 주사 제어신호를 공급받고, 이에 대응하여 주사신호를 생성한다.
데이터 구동부(330)는 타이밍 제어부(350)로부터 데이터 제어신호 및 영상 데이터를 공급받고, 이에 대응하여 데이터 신호를 생성한다.
배선부는 다수 개의 신호 배선들을 포함한다. 배선부는, 구체적으로, 주사 구동부(310)와 화소들을 연결하는 스캔 배선들(130)과 데이터 구동부(330)와 화소들을 연결하는 데이터 배선들(120)을 포함한다. 스캔 배선(130)은 각각의 화소에 연결될 수 있으며, 이에 각각의 화소에 대응하는 스캔 배선을 제1 내지 제3 스캔 배선(130R, 130G, 130B; 이하 130으로 표시)으로 표시하였다.
이외에도, 배선부는 타이밍 제어부(350)와 주사 구동부(310), 타이밍 제어부(350)와 데이터 구동부(330), 또는 그 외 구성 요소들 사이를 연결하며 해당 신호를 전달하는 배선들을 더 포함한다.
스캔 배선들(130)은 주사 구동부(310)에서 생성된 주사신호를 화소들로 제공한다. 데이터 구동부(330)에서 생성된 데이터 신호는 데이터 배선들(120)로 출력된다.
화소들은 스캔 배선들(130) 및 데이터 배선들(120)에 접속된다. 화소들은 스캔 배선들(130)로부터 주사신호가 공급될 때 데이터 배선들(120)로부터 입력되는 데이터 신호에 대응하여 선택적으로 발광한다. 일례로, 각 프레임 기간 동안 각각의 화소들은 입력받은 데이터 신호에 상응하는 휘도로 발광한다. 블랙 휘도에 상응하는 데이터 신호를 공급받은 화소들은 해당 프레임 기간 동안 비발광함으로써 블랙을 표시한다.
본 발명의 일 실시예에 있어서, 화소들은 패시브형 또는 액티브형으로 구동될 수 있다. 표시 장치가 액티브형으로 구동되는 경우 표시 장치는 주사신호 및 데이터신호 외에도 제1 및 제2 화소전원을 더 공급받아 구동될 수 있다.
도 6은 하나의 화소를 나타내는 회로도로서, 패시브형 표시 장치를 구성하는 화소의 일례를 도시한 회로도이다. 여기서, 화소는 화소들 중 하나, 예를 들어, 적색 화소, 녹색 화소, 청색 화소 중 하나일 수 있으며, 본 실시예에서는 제1 화소(110R)를 표시하였다. 제2 및 제3 화소 또한 제1 화소와 실질적으로 동일한 방식으로 구동될 수 있으므로, 제2 및 제3 화소의 회로도에 대한 설명은 생략한다.
도 6을 참조하면, 제1 화소(110R)는 스캔 배선(130)과 데이터 배선(120) 사이에 접속되는 발광 소자(150)를 포함한다. 발광 소자(150)는 제1 에피택셜 스택(20)에 대응한다. 제1 에피택셜 스택(20)은, p형 반도체층과 n형 반도체층 사이에 문턱전압 이상의 전압이 인가될 때, 인가된 전압의 크기에 상응하는 휘도로 발광한다. 즉, 제1 스캔 배선(130R)으로 인가되는 주사신호 및/또는 데이터 배선(120)으로 인가되는 데이터신호의 전압을 조절함에 의해 제1 화소(110R)의 발광을 제어할 수 있다.
도 7는 제1 화소를 나타내는 회로도로서, 액티브형 표시 장치를구성하는 화소의 일례를 도시한 회로도이다.
표시 장치가 액티브형인 경우, 제1 화소(110R)는 주사신호 및 데이터신호 외에도 제1 및 제2 화소전원(ELVDD, ELVSS)을 더 공급받아 구동될 수 있다.
도 7를 참조하면, 제1 화소(110R)는 발광 소자(150)와, 이에 접속되는 트랜지스터부를 포함한다.
발광 소자(150)는 제1 에피택셜 스택(20)에 대응하며, 발광 소자(150)의 p형 반도체층은 트랜지스터부를 경유하여 제1 화소전원(ELVDD)에 접속되고, n형 반도체층은 제2 화소전원(ELVSS)에 접속될 수 있다. 제1 화소전원(ELVDD) 및 제2 화소전원(ELVSS)은 서로 다른 전위를 가질 수 있다. 일례로, 제2 화소전원(ELVSS)은 제1 화소전원(ELVDD)의 전위보다 발광 소자의 문턱전압 이상 낮은 전위를 가질 수 있다. 이러한 발광 소자 각각은 트랜지스터부에 의해 제어되는 구동전류에 상응하는 휘도로 발광한다.
본 발명의 일 실시예에 따르면, 트랜지스터부는 제1 및 제2 트랜지스터(M1, M2)와 스토리지 커패시터(Cst)를 포함한다. 다만, 트랜지스터부의 구조가 도 7에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(M1, 스위칭 트랜지스터)의 소스 전극은 데이터 배선(120)에 접속되고, 드레인 전극은 제1 노드(N1)에 접속된다. 그리고, 제1 트랜지스터의 게이트 전극은 제1 스캔 배선(130R)에 접속된다. 이와 같은 제1 트랜지스터는, 제1 스캔 배선(130R)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압의 주사신호가 공급될 때 턴-온되어, 데이터 배선(120)과 제1 노드(N1)를 전기적으로 연결한다. 이때, 데이터 배선(120)으로는 해당 프레임의 데이터신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터신호가 전달된다. 제1 노드(N1)로 전달된 데이터신호는 스토리지 커패시터(Cst)에 충전된다.
제2 트랜지스터(M2, 구동 트랜지스터)의 소스 전극은 제1 화소전원(ELVDD)에 접속되고, 드레인 전극은 발광 소자의 n형 반도체층에 접속된다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 발광 소자로 공급되는 구동전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제1 화소전원(ELVDD)에 접속되고, 다른 전극은 제1 노드(N1)에 접속된다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 7에서는 두 개의 트랜지스터를 포함하는 트랜지스터부를 도시하였다. 하지만, 본 발명이 이에 한정되는 것은 아니며 트랜지스터부의 구조는 다양하게 변경 실시될 수 있다. 예를 들어, 트랜지스터부는 더 많은 트랜지스터나 커패시터 등을 포함할 수 있다. 또한, 본 실시예에서 제1 및 제2 트랜지스터, 스토리지 커패시터, 및 배선들의 구체적인 구조를 도시하지는 않았으나, 제1 및 제2 트랜지스터, 스토리지 커패시터, 및 배선들은 본 발명의 실시예에 따른 회로를 구현하는 한도 내에서 다양한 형태로 제공될 수 있다.
발명의 실시를 위한 형태
상술한 화소는 본 발명의 개념에서 벗어나지 않는 한도 내에서 다양한 구조로 구현될 수 있으며, 구체적으로 다음과 같은 패키지 구조로 구현될 수 있다. 이하에서는 패시브 매트릭스 타입의 화소가 패키지로 구현된 실시예를 일 예로서 설명한다.
도 8a는 본 발명의 일 실시예에 따른 발광 소자 패키지를 도시한 평면도이며, 도 8b는 도 8a의 A-A'선에 대한단면도이다.
도 8a 및 도 8b에 있어서, 설명의 편의를 위해 소자가 단순화된 형태로 도시되었으며, 후술할 제1 내지 제4 범프 전극들 또한 편평한 발광 소자 상에 형성된 것으로 단순화하여 도시하였다. 특히 발광 소자는 상면이 편평한 것으로 도시되었으나 상면에 단차 및/또는 경사가 있는 구조일 수 있는 바, 발광 구조체의 따른 구체적인 구성은 도 9a 내지 도 9c에 도시되었다.
도 8a 및 도 8b를 참조하면, 본 발명의 일 실시예에 따른 발광 소자 패키지는베이스 기판(91), 베이스 기판(91) 상에 제공된 외측 전극들, 베이스 기판(91) 상에 제공된 발광 소자(10UT), 및 발광 소자(10UT)와외측 전극들을 연결하는 연결 전극들을 포함한다.
베이스 기판(91)은 전체적으로 발광 구조체(10) 및 기판(11)을 지지하며, 발광 구조체(10)를 외부 장치와 연결하기 위한 것이다.
베이스 기판(91)은사각형의 판상으로 제공될 수 있다. 베이스 기판(91)은 베이스 기판(91)의 중심부에 위치하며 상면으로부터 하면 방향으로 함몰된 제1 오목부(OP1)를 가질 수 있다. 제1 오목부(OP1)는 상기 베이스 기판(91)의 일부가 제거되어 형성된 바닥면과 측벽에 의해 정의될 수 있다.
제1 오목부(OP1)는 발광 소자(10UT)의 형상과 크기, 특히 발광 소자(10UT)의 기판(11)의 형상과 크기에 대응하여 형성되되, 발광 소자(10UT)가 베이스 기판(91)의 제1 오목부(OP1)에 용이하게 삽입되도록 기판(11)의 크기와 실질적으로 동일하거나 조금 크게 제공될 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자(10UT)와 제1 오목부(OP1)가 평면 상에서 볼 때 사각형 형상을 갖는 것을 일예로서 설명한다.
발광 소자(10UT)는 기판(11) 및 발광 구조체(10)를 포함한다. 발광 구조체(10)는 상술한 에피택셜 스택들과 에피택셜 스택들에 연결된 범프 전극들을 포함한다. 범프 전극들은 에피택셜 스택들에 전기적으로 연결되되 적어도 일부가 기판(11) 상에 배치된다. 본 발명의 일 실시예에 있어서, 범프 전극들은 발광 소자(10UT)의 각 기판(11)의 각 모서리에 제공될 수 있으며, 서로 인접한 범프 전극들끼리는 서로 이격될 수 있다. 범프 전극들은 사각형의 각 모서리측에 제공된 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 광 출사 영역(EA)과 중첩하지 않도록 제공된다. 각 에피택셜 스택들과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 전기적 연결 관계는 후술한다.
베이스 기판(91)에는 발광 소자(10UT), 즉, 기판(11) 및 발광 구조체(10)의 일부가 판상의 베이스 기판(91) 내에 임베드될 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자(10UT) 중 기판(11)은 베이스 기판(91)의 제1 오목부(OP1) 내에 배치된다. 이에 따라, 기판(11)의 배면 및 측면이 베이스 기판(91)에 의해 둘러싸인다. 본 실시예에 있어서, 기판(11)의 두께(H1)와 베이스 기판(91)의 제1 오목부(OP1)의 깊이(H2)는 실질적으로 서로 동일한 값을 가질 수 있다. 기판(11)의 두께(H1)와 제1 오목부(OP1)의 깊이(H2)가 실질적으로 동일하기 때문에 기판(11)의 상면과 베이스 기판(91)의 상면은 서로 동일 평면 상에 배치될 수 있다.
여기서, 발광 소자(10UT)의 기판(11)과 베이스 기판(91) 사이에는 접착제(미도시)가 제공될 수 있으며, 접착제에 의해 발광 소자(10UT)와 베이스 기판(91)이 서로 단단하게 접착될 수 있다. 접착제가 제공되는 경우, 기판(11)의 두께는 접착제의 두께를 고려하여 설정될 수 있다. 예를 들어, 접착제가 제공되더라도 기판(11)의 상면과 베이스 기판(91)의 상면이 서로 일치하도록 기판(11)의 두께가 접착제가 제공되지 않을 때보다 더 작게 설정될 수 있다.
접착제는 다양한 재료, 예를 들어 아크릴계 고분자, 니트릴계 고분자, 실리콘 고무, 부틸 고무, 스티렌 블록공중합체, 비닐 에테르계 고분자, 우레탄 고분자, 에폭시 고분자 등이 사용될 수 있다. 접착제는 광학적으로 투명한 것이 사용될 수도 있으나, 화이트 컬러, 블랙 컬러, 또는 이 이외의 컬러로로 이루어질 수도 있다. 접착제의 컬러는 발광 소자(10UT)로부터이 광이 상부 방향으로 최대한 진행할 수 있도록 상부 방향으로 광을 반사하는 물질로 이루어지거나, 하부 방향으로의 광을 차단할 수 있도록 광을 흡수 또는 차단하는 물질로 이루어질 수 있다. 또한, 접착제는 상부 방향으로의 광의 추출 효율성을 높이기 위해 그 내부에 형광체를 포함할 수도 있다. 형광체는 발광 소자(10UT)로부터의 광을 사용자가 필요로 하는 광의 파장 대역의 광으로 변환하는 광 변환층으로 사용될 수 있다.
베이스 기판(91) 상에는 외측 전극들이 제공된다. 외측 전극들은 외부의 장치와 연결되기 위한 배선들이다. 외측 전극들은 발광 소자(10UT)와 전기적으로 연결이 필요한 구성 요소에 대응하는 개수로 제공될 수 있다. 외측 전극들에는 추가적인 배선들이 더 연결될 수 있으며, 추가적인 배선들은 외부의 장치와 전기적으로 연결될 수 있다.
외측 전극들은 다양한 형상으로 다양한 위치에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 외측 전극들은 베이스 기판(91)이 사각형으로 제공되는 경우, 베이스 기판(91)의 각 모서리에 제공될 수 있으며, 서로 인접한 외측 전극들끼리는 서로 이격될 수 있다. 외측 전극들은 제1 오목부(OP1)가 형성된 위치에는 제공되지 않으며, 제1 오목부(OP1)가 형성된 위치에서는 일측이 제거된 모따기 형태로 제공된다.
본 발명의 일 실시예에 있어서, 외측 전극들은 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)을 포함할 수 있다. 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)은 각각 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)에 연결될 수 있도록 서로 인접한 위치에 제공된다. 즉, 제1 외측 전극(20FL)은 제1 범프 전극(20bp)에 인접한 위치에, 제2 외측 전극(30FL)은 제2 범프 전극(30bp)에 인접한 위치에, 제3 외측 전극(40FL)은 제3 범프 전극(40bp)에 인접한 위치에, 제4 외측 전극(50FL)은 제4 범프 전극(50bp)에 인접한 위치에 제공된다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 실질적으로 서로 동일 평면 상에 제공될 수 있다. 또는 완전히 동일 평면 상에 제공되지는 않더라도 그 높이 차이가 크지 않아 대략적으로 동일 평면으로 보이는 정도로 제공될 수도 있다.
베이스 기판(91) 상에는 제1 절연 부재(93)가 제공된다. 제1 절연 부재(93)는 제1 오목부(OP1)를 제외한 베이스 기판(91) 상에 제공된다. 제1 절연 부재(93)는 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)이 형성된 영역과 인접한 영역에서 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)의 일부를 노출하는 제2 오목부들(OP2)을 갖는다. 각 제2 오목부(OP2)는 상기 제1 절연 부재(93)의 일부가 제거되어 형성된 측벽과, 노출된 외측 전극들의 상면에 의해 정의될 수 있다. 제2 오목부들(OP2)은제1 절연 부재(93)의 상측 방향과,노출된 외측 전극들에 대응하는 범프 전극들 쪽으로 열린 형상을 갖는다. 예를 들어, 제2 오목부들(OP2) 중 제1 외측 전극(20FL)을 노출하는 제2 오목부는 제1 절연 부재(93)의 상측 방향과 제1 범프 전극(20bp) 쪽으로 열린 형상을 갖는다.
발광 소자(10UT) 상에는 제2 절연 부재(90)가 제공된다. 제2 절연 부재(90)는 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)과 인접한 영역에서 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 일부를 노출하는 제3 오목부들(OP3)을 갖는다. 각제3 오목부(OP3)는 제2 절연 부재(90)의 상측 방향과, 노출된 범프 전극들에 대응하는 외측 전극들 쪽으로 열린 형상을 갖는다. 예를 들어, 제3 오목부들(OP3) 중 제3 범프 전극(40bp)을 노출하는 제3 오목부는 제2절연 부재(90)의 상측 방향과 제2 외측 전극(30FL) 쪽으로 열린 형상을 갖는다.
또한, 제2 절연 부재(90)는 광 출사 영역(EA)을 제외한 발광 소자(10UT) 상에 제공된다. 이를 위해, 제2 절연 부재(90)는 에피택셜 스택들 중 최상단부에 위치한 에피택셜 스택의 상면을 노출하는 개구(OP)를 가지며, 개구(OP)에 의해 노출된 부분이 광 출사 영역(EA)이 된다. 본 실시예에 있어서, 광 출사 영역(EA)은 원형일 수 있다. 그러나, 광 출사 영역(EA)의 형상은 이에 한정되는 것은 아니며, 다양한 형상, 예를 들어, 다각형, 적어도 하나의 직선과 곡선으로 이루어진 닫힌 도형, 곡선으로 이루어진 닫힌 도형 중 어느 하나일 수도 있다.
제2 및 제3 오목부(OP2, OP3)에 의해 노출된 외측 전극들과 범프 전극들 상에는 외측 전극들과 범프 전극들을 연결하는 연결 전극들이 제공된다. 연결 전극들은 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)을 포함할 수 있으며, 각각 대응하는 외측 전극들과 범프 전극들을 전기적으로 연결한다. 상세하게는, 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp) 사이는 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)을 각각 일대일로 연결하기 위한 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)이 제공될 수 있다. 제1 연결 전극(20ce)은 제2 및 제3 오목부들(OP2, OP3) 중 제1 외측 전극(20FL)과 제1 범프 전극(20bp)이 노출된 부분에 제공된다. 제1 외측 전극(20FL)과 제1 범프 전극(20bp) 상에 일체로 된 제1 연결 전극(20ce)이 제공됨으로써, 제1 외측 전극(20FL)과 제1 범프 전극(20bp)이 서로 연결된다. 제2 연결 전극(30ce)은 제2 및 제3 오목부들(OP2, OP3) 중 제2 외측 전극(30FL)과 제2 범프 전극(30bp)이 노출된 부분에 제공된다. 제2 외측 전극(30FL)과 제2 범프 전극(30bp) 상에 일체로 된 제2 연결 전극(30ce)이 제공됨으로써, 제2 외측 전극(30FL)과 제2 범프 전극(30bp)이 서로 연결된다. 동일한 형태로, 제3 연결 전극(40ce)를 통해 제3 외측 전극(40FL)과 제3 범프 전극(40bp)이 서로 연결되고, 제4 연결 전극(50ce)를 통해 제4 외측 전극(50FL)과 제4 범프 전극(50bp)이 서로 연결된다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)은 서로 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)에 의해 안정적으로 연결될 수 있도록 실질적으로 서로 동일한 평면 상에 배치될 수 있다. 여기서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 모두가 동일 평면일 필요는 없으며, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 중 서로 인접한 범프 전극과 외측 전극이 서로 동일 평면 상에 있으면 된다. 연결 전극들을 위한 도전성 재료가 실크 스크린과 같은 인쇄를 통해 제2 및 제3 개구(OP2, OP3)부를 통해 노출된 범프 전극들과 외측 전극들 상에 형성되고, 상기 도전성 재료가 경화됨으로써 연결 전극들이 제조 되는 바, 서로 인접한 범프 전극과 외측 전극의 높이가 다른 경우에는 연결 전극들의 접착력이 약화될 수 있기 때문이다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)은 광 출사 영역(EA)과 중첩되지 않도록 광 출사 영역(EA)을 제외한 외측 부분에서 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)에 의해 연결된다. 즉, 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)은 광 출사 영역(EA)와 중첩하지 않는다.
연결 전극들이 제공된 제2 및 제3 오목부(OP3) 내에는 커버 부재(95)가 충진될 수 있다. 또한, 제1 오목부(OP1)와 발광 소자(10UT) 사이에 공간에도 커버 부재(95)가 충진될 수 있다.
본 발명의 일 실시예에 있어서, 베이스 기판(91), 제1 절연 부재(93), 제2 절연 부재(90), 또는 커버 부재(95) 중 적어도 하나는 광 차단 재료로 이루어질 수 있다. 베이스 기판(91), 제1 절연 부재(93), 제2 절연 부재(90), 또는 커버 부재(95) 중 적어도 하나가 광 차단 재료로 이루어짐으로써, 서로 인접한 두 발광 소자 패키지들 사이의 광의 혼색을 방지할 수도 있다. 또한 이를 통해, 각 발광 소자 패키지들로부터 출사된 광은 베이스 기판(91)의 전면이 향하는 방향으로의 광의 진행이 최대화되고, 그 외의 방향, 예를 들어, 베이스 기판(91)의 측면이 향하는 방향이나, 배면이 향하는 방향으로의 광의 진행이 최대한 방지된다. 본 발명의 일 실시예에서는 베이스 기판(91), 제1 절연 부재(93), 제2 절연 부재(90), 및 커버 부재(95) 모두가 광 차단 재료로 이루어질 수 있다.
이에 더해, 베이스 기판(91) 상에, 제1 절연 부재(93), 제2 절연 부재(90), 또는 커버 부재(95) 등이 제공됨으로써, 발광 소자 패키지의 강성이 증가되는 효과를 얻을 수 있다. 특히 커버 부재(95)의 경우, 제1 오목부(OP1), 제2 오목부(OP2) 및 제3 오목부(OP3)에 형성된 내부 공간을 충진하여 경화될 수 있는 바, 베이스 기판(91), 제1 절연 부재(93), 제2 절연 부재(95), 및 커버 부재(95) 사이의 접착력을 증가시키는 효과가 있을 수 있다. 이에 따라, 전체 발광 소자 패키지의 강성이 더욱 증가된다.
본 발명의 일 실시예에 있어서, 베이스 기판(91) 상에, 제1 절연 부재(93), 제2 절연 부재(90), 또는 커버 부재(95) 중 적어도 하나는 유기 고분자 재료로 이루어질 수 있으나, 그 재료는 한정되지 않는다.
본 발명의 일 실시예에 있어서, 외측 전극들은 발광 소자(10UT)의 외측에, 발광 소자(10UT)의 범프 전극들보다 넓은 면적으로 형성될 수 있는 바, 이후 외측 전극들에 직접 또는 별도의 배선들을 통해 외부 장치가 용이하게 연결될 수 있다. 예를 들어, 발광 소자(10UT)에는 발광 신호를 제공하는 제1 내지 제3 발광 신호 배선들과, 공통 전압을 제공하는 공통 배선이 연결될 수 있다. 본 실시예에 있어서, 제1 내지 제3 발광 신호 배선들은 제1 내지 제3 스캔 배선들과, 공통 배선은 데이터 배선에 각각 대응될 수 있다.
외측 전극들에 직접 별도의 배선들이 연결되는 경우, 별도의 배선과의 연결을 위해 제1 절연 부재(93)의 일부가 제거되어 별도의 개구가 더 형성될 수도 있다.
여기서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 발광 소자(10UT)의 가장자리 가까운 영역, 특히, 발광 소자(10UT)의 모서리 부분에 제공될 수 있으며, 이를 통해 제1 내지 제4 외측 전극(20FL, 30FL, 40FL, 50FL)들에 연결됨으로써, 광 출사 영역(EA)을 확보하면서도 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)에 직접 외부 배선을 연결하는 경우보다단선의 가능성이 감소된다.
상술한 바와 같은 본 발명의 일 실시예에 따른 발광 소자 패키지는 베이스 기판 상에 실장된 발광 소자가 베이스 기판의 전면이 향하는 방향으로 광을 출사한다. 이에 따라, 본 발명의 일 실시예에 따른 발광 소자 패키지에서는 베이스 기판의 배면이 향하는 방향으로 광을 출사하는 기존 발명과는 달리, 발광 소자로부터 출사된 광이 베이스 기판을 거치지 않고 곧바로 상부 방향으로 출사한다. 이에 따라, 발광 소자로부터 출사된 광의 출사 효율이 증가한다. 또한, 베이스 기판이 광 차단 재료, 예를 들어 블랙 컬러 재료로 이루어짐으로써 서로 인접한 발광 소자들 사이의 혼색이 감소할 뿐만 아니라 콘트라스트도 향상될 수 있다.
본 발명의 일 실시예에 따른 발광 소자 패키지는, 베이스 기판 상에 발광 소자가 실장되는 형태로 제공되는 바, 발광 소자의 결함시 리페어가 쉬운 장점이 있다. 베이스 기판의 제1 오목부 내로 제1 오목부의 깊이와 사실상 동일한 두께를 갖는 발광 소자가 배치된다. 이에 따라, 베이스 기판의 상면과 발광 소자의 상면이 사실상 동일 평면상에 위치하며, 연결 전극들이 발광 소자 상면과 베이스 기판의 상면(즉 그 동일 평면 상)에 형성된다. 발광 소자에 결함이 있는 경우, 이 연결 전극들에 레이저 등을 인가한 후 상기 제1 오목부로부터 쉽게 발광 소자를 상부 방향으로 픽업하여 제거할 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자는 베이스 기판의 배면이 향하는 방향이 아닌 전면이 향하는 방향으로 광을 출사한다. 이를 위해 발광 소자에서는 베이스 기판과 접하는 측에 기판이 제공되고, 발광 구조체가 기판을 사이에 두고 베이스 기판과 이격된다. 발광 소자에 결함이 발생하는 경우, 결함이 있는 발광 소자를 하부에서 이젝트 핀을 이용하여 상부 방향으로 가압하는 방식으로 분리할 수 있는데, 본 발명의 일 실시예에 따른 발광 소자에서는 이젝트 핀으로 발광 소자 패키지를 하부로부터 상부 방향으로 가압하더라도, 하부측에 기판이 배치되어 있기 때문에 발광 구조체의 파손이 현저하게 감소된다. 따라서, 결함이 발생한 발광 소자를 발광 소자 패키지로부터 파손 없이 제거한 후, 결함이 없는 발광 소자를 그 자리에 배치시킴으로써 발광 소자 패키지를 용이하게 리페어 할 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자는 다양한 형태로 구현될 수 있다. 도 9a는 본 발명의 일 실시예에 따른 하나의 발광 소자를 도시한 평면도이며, 도 9b및도 9c는 각각 도 9a의 A-A'선 및B-B’선에 따른 단면도들이다.
도9a, 도 9b및 도 9c를 참조하면, 본 발명의 일 실시예에 따른 발광 소자는 평면 상에서 볼 때 복수의 에피택셜 스택들이 적층된 광 출사 영역을 갖는다. 본 발명의 일 실시예에 있어서, 각 제1 내지 제3 에피택셜 스택(20, 30, 40)의 어느 극성의 반도체층에 공통 전압을 인가하느냐에 따라 적층 구조가 달라질 수 있다. 이하에서는, p형 반도체층에 공통 전압을 인가하는 실시예를 일 예로서 설명한다.
복수의 에피택셜 스택들은 기판(11) 상에 적층된 제3 에피택셜 스택(40), 제2 에피택셜 스택(30), 및 제1 에피택셜 스택(20)을 포함한다.
제1 내지 제3 에피택셜 스택들(20, 30, 40) 각각은 p형 반도체층, 상기 p형 반도체층 상에 제공된 활성층, 및 상기 활성층 상에 제공된 n형 반도체층을 포함한다. 즉, 제1 에피택셜 스택(20)은 제1 p형 반도체층(25), 제1 p형 반도체층(25) 상에 제공된 제1 활성층(23), 및 제1 활성층(23) 상에 제공된 제1 n형 반도체층(21)을 포함한다. 제2 에피택셜 스택(30)은 제2 p형 반도체층(35), 제2 p형 반도체층(35) 상에 제공된 제2 활성층(33), 및 제2 활성층(33) 상에 제공된 제2 n형 반도체층(31)을 포함한다. 제3 에피택셜 스택(40)은 제3 n형 반도체층(41), 제3 n형 반도체층(41) 상에 제공된 제3 활성층(43), 및 제3 활성층(43) 상에 제공된 제3 p형 반도체층(45)을 포함한다.
제3 에피택셜 스택(40)의제3 p형 반도체층(45) 상에는 제3 p형 반도체층(45)과 직접 접촉하는 제3 p형 컨택 전극(45p), 제2 접착제(63), 및 제2 p형 컨택 전극(35p)이 순차적으로 제공된다. 제2 p형 컨택 전극(35p)은 제2 에피택셜 스택(30)의 제2 p형 반도체층(35)과 직접 접촉한다.
제2 에피택셜 스택(30)의 제2 n형 반도체층(31) 상에는 제1 접착층(61)과 제1 p형 컨택 전극(25p)이 순차적으로 제공된다. 제1 p형 컨택 전극(25p)은 제1 에피택셜 스택(20)의 제1 p형 반도체층(25)과 직접 접촉한다.
제1 에피택셜 스택(20)의 제1 n형 반도체층(21) 상에는 제1 n형 컨택 전극(21n)이 제공된다.
제1 내지 제3 에피택셜 스택들(20, 30, 40)이 적층된 기판(11) 상에는 단층 또는 다층의 절연막이 제공된다. 본 발명의 일 실시예에 있어서, 제1 내지 제3 에피택셜 스택(20, 30, 40)의 측면 및 상면 일부에는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 적층체를 커버하는 제1 절연막(81) 및 제2 절연막(83)이 제공된다. 제1 및/또는 제2 절연막(81, 83)은 다양한 유/무기 절연성 재료로 이루어질 수 있으며 그 재료나 형태가 한정되는 것은 아니다. 예를 들어, 제1 및/또는 제2 절연막(81, 83)은 DBR(distributed Bragg reflector)로 제공될 수 있다. 또한, 제1 및/또는 제2 절연막(81, 83)은 블랙 컬러의 유기 고분자막일 수도 있다. 본 발명의 일 실시예에 있어서, 도시하지는 않았으나, 제1 및/또는 제2 절연막(81, 83) 상에는 플로팅된 금속 반사막이 더 제공될 수 있다. 본 발명의 일 실시예에 있어서, 절연막은 굴절율이 서로 다른 두 층 이상의 절연막을 증착함으로써 형성할 수 있다.
화소에는 제1 내지 제3 에피택셜 스택(20, 30, 40)에 배선부를 연결하기 위한 컨택부가 제공된다. 컨택부는 제1 에피택셜 스택(20)에 발광 신호를 제공하기 위한 제1 컨택부(20C), 제2 에피택셜 스택(30)에 발광 신호를 제공하기 위한 제2 컨택부(30C), 제3 에피택셜 스택(40)에 발광 신호를 제공하기 위한 제3 컨택부(40C) 및 제1 내지 제3 에피택셜 스택(20, 30, 40)에 공통 전압을 인가하기 위한 제4 컨택부(50C)를 포함한다.
본 발명의 일 실시예에 있어서, 제1 내지 제4 컨택부(20C, 30C, 40C, 50C)는 평면 상에서 볼 때 다양한 위치에 제공될 수 있다. 예를 들어, 본 발명의 일 실시예에 있어서,발광 소자가 사각형상을 갖는 경우 제1 내지 제4 컨택부(20C, 30C, 40C, 50C)는 사각형의 각 모서리에 대응하는 영역에 배치될 수 있다. 이때, 컨택부는 광 출사 영역과 중첩하지 않을 수 있다. 그러나, 제1 내지 제4 컨택부(20C, 30C, 40C, 50C)의 위치는 이에 한정되는 것은 아니며, 발광 소자의 형상에 따라 다양하게 변경될 수 있다.
제1 내지 제4 컨택부(20C, 30C, 40C, 50C)는 각각 제1 내지 제4 패드들(20pd, 30pd, 40pd, 50pd)과 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)을 포함할 수 있다.
제1 내지 제4 패드들(20pd, 30pd, 40pd, 50pd) 각각은 서로 이격되어 절연된다.
제1 내지 제4 범프 전극(20bp, 30bp, 40bp, 50bp)들 각각은 서로 이격되어 절연된다. 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp) 각각의 일부는 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 가장자리에 걸쳐서 형성될 수 있으며, 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 외측으로 연장되어 기판의 바로 위에 제공될 수 있다.제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 활성층들(23, 33, 43)의 측면들 중 적어도 일부를 커버할 수 있다. 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)이 제1 내지 제3 에피택셜 스택들의 측면들 중 적어도 일부를 커버함으로써, 제1 내지 제3 에피택셜 스택들(20, 30, 40)로부터 발생한 열이 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)을 통해 용이하게 배출될 수 있다. 이와 같이, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 방열 효과로 인해 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 열화가 감소될 수 있다.
제1 컨택부(20C)는 서로 전기적으로 연결되는 제1 패드(20pd) 및 제1 범프 전극(20bp)을 포함한다.제1 패드(20pd)는 제1 에피택셜 스택(20)의 제1 n형 컨택 전극(21n) 상에 제공되며, 제1 절연막(81)에 제공된 제1 컨택홀(20CH)을 통해 제1 n형 컨택 전극(21n)에 연결된다. 제1 범프 전극(20bp)은 적어도 일부가 제1 패드(20pd)와 중첩된다. 제1 범프 전극(20bp)은 제1 패드(20pd)와 중첩된 영역에서 제2 절연막(83)을 사이에 두고 제1 쓰루홀(20ct)을 통해 제1 패드(20pd)와 연결된다. 여기서, 제1 패드(20pd)와 제1 범프 전극(20bp)은 서로 동일한 형상로 제공되어 완전히 중첩할 수 있다. 그러나, 제1 패드(20pd)와 제1 범프 전극(20bp)의 형상은 이에 한정되는 것은 아니며, 서로 다른 형상 및 크기를 가질 수 있다.
제2 컨택부(30C)는 서로 전기적으로 연결되는 제2 패드(30pd) 및 제2 범프 전극(30bp)을 포함한다. 제2 패드(30pd)는 제2 에피택셜 스택(30)의 제2 n형 반도체층(31) 상에 제공되며, 제1 절연막(81)에 형성된 제2 컨택홀(30CH)을 통해 제2 n형 반도체층(31)에 연결된다. 제2 범프 전극(30bp)은 적어도 일부가 제2 패드(30pd)와 중첩된다. 제2 범프 전극(30bp)은 제2 패드(30pd)와 중첩된 영역에서 제2 절연막(83)을 사이에 두고 제2 쓰루홀(30ct)을 통해 제2 패드(30pd)와 연결된다.
제3 컨택부(40C)는 서로 전기적으로 연결되는 제3 패드(40pd) 및 제3 범프 전극(40bp)을 포함한다. 제3 패드(40pd)는 제3 에피택셜 스택(40)의 제3 n형 반도체층(41) 상에 제공되며, 제1 절연막(81)에 형성된 제3 컨택홀(40CH)을 통해 제3 n형 반도체층(41)에 연결된다. 제3 범프 전극(40bp)은 적어도 일부가 제3 패드(40pd)와 중첩된다. 제3 범프 전극(40bp)은 제3 패드(40pd)와 중첩된 영역에서 제2 절연막(83)을 사이에 두고 제3 쓰루홀(40ct)을 통해 제3 패드(40pd)와 연결된다.
제4 컨택부(50C)는 서로 전기적으로 연결되는 제4 패드(50pd) 및 제4 범프 전극(50bp)을 포함한다. 제4 패드(50pd)는 제1 내지 제3 에피택셜 스택(20, 30, 40)의 제1 내지 제3 p형 컨택 전극들(21p, 31p, 41p) 상에 제공된 제1 서브 컨택홀(50CHa) 및 제2 서브 컨택홀(50CHb)을 통해 각각 제1 내지 제3 에피택셜 스택(40)의 제1 내지 제3 p형 반도체층들(25, 35, 45)에 연결된다. 상세하게는, 제4 패드(50pd)는 제1 p형 컨택 전극(25p) 상에 제공된 제1 서브 컨택홀(50CHa)을 통해 제1 p형 컨택 전극(25p)과 연결되고, 제2 및 제3 p형 컨택 전극들(35p, 45p) 상에 제공된 제2 서브 컨택홀(50CHb)을 통해 제2 및 제3 p형 컨택 전극들(35p, 45p)에 동시에 연결된다. 여기서, 제2 및 제3 p형 컨택 전극들(35p, 45p)에 각각 개별적으로 컨택홀을 형성하는 공정 대신, 하나의 제2 서브 컨택홀(50CHb)을 통해 제2 및 제3 p형 컨택 전극들(35p, 45p)에 동시에 연결할 수 있으므로, 발광 소자의 제조 공정이 단순화될 뿐만 아니라, 컨택홀들이 소자 내에서 차지하는 면적이 감소될 수있다. 제4 범프 전극(50bp)은 적어도 일부가 제4 패드(50pd)와 중첩된다. 제4 범프 전극(50bp)은 제4 패드(50pd)와 중첩된 영역에서 제2 절연막(83)을 사이에 두고 제4 쓰루홀(50ct)을 통해 제4 패드(50pd)와 연결된다.
본 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 발광 구조체의 제1 내지 제3 에피택셜 스택들(20, 30, 40)의 외측으로 연장된 형태로 제공되며, 평면 상에서 볼 때 제1 내지 제3 에피택셜 스택들(20, 30, 40)과 중첩되지 않은 영역에서는 기판의 바로 위에 배치된다.
본 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 평면 상에서 볼 때 동일한 형상과 면적으로 제공될 수 있으나, 이의 형상 및 면적은 이에 한정되는 것은 아니며, 다양한 형상과 면적을 가질 수 있다.
본 실시예에 있어서, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 적어도 일부가 기판(11)의 바로 위에 형성되며, 기판(11)과 동일 평면 상에 배치된 제1 내지 제4 외측 전극들(20FL, 20FL, 40FL, 50FL)에 연결된다. 그러나, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 위치는 이에 한정되는 것은 아니며, 기판(11) 상이 아닌 제1 내지 제3 에피택셜 스택들(20, 30, 40) 중 적어도어느 하나 상에 그 일부가 배치될 수도 있다.
도 10은 본 발명의 다른 실시예에 따른 발광 소자 패키지를 도시한 것으로서, 도 8a의 A-A'선에 대응하는 단면도이다. 도 11a는 도 10에 해당하는 하나의 발광 소자를 도시한 평면도이며, 도 11b 및 도 11c는 각각 도 11a의 A-A'선 및 B-B’선에 따른 단면도이다.
도 10, 도 11a 내지 도 11c를 참조하면, 범프 전극들의 일부는 상기 발광 구조체 상에 제공될 수 있다. 예를 들어, 도시된 바와 같이 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 적어도 일부가 제3 에피택셜 스택(40) 상에 형성될 수도 있다.
본 실시예에 있어서, 제1 내지 제3 에피택셜 스택들(20, 30, 40), 제1 내지 제4 패드 전극들(20pd, 30pd, 40pd)의 구조는 상술한 실시예들과 실질적으로 동일하나, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 위치는 달리 형성될 수 있다. 즉, 상술한 실시예에서는 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)이 발광 구조체의 외측으로 연장되며, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 일부가 기판(11)의 바로 위에도 제공되었으나, 본 실시예에서는 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)이 모두 발광 구조체들 상에 제공된다. 이 경우, 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)은 기판(11)의 바로 위에 제공되는 경우보다 상측으로 더 높은 위치에 배치된다.
본 발명의 일 실시예에 있어서, 연결 전극들을 이용하여 외측 전극들과 범프 전극들을 용이하게 연결하기 위해서는 외측 전극들과 범프 전극들이 실질적으로 동일한 높이를 가지는 것이 바람직하다. 이에 따라, 본 실시예에서와 같이, 범프 전극들이 기판(11) 상이 아닌 에피택셜 스택들 중 어느 하나 상에 제공되는 경우 범프 전극들이 제공된 평면이 외측 전극들이 제공된 평면과 실질적으로 동일 평면이 되도록 제1 오목부(OP1)의 깊이를 조절할 수 있다. 예를 들어, 기판(11)의 두께(H1)는제1 오목부의 깊이(H2)보다 작게 형성된다. 제1 오목부(OP1)의 깊이는 범프 전극들이 제공된 에피택셜 스택들의 위치를 고려하여 기판(11)의 두께(H1) 보다 큰 값으로 설정될 수 있다.
상술한 구조를 갖는 발광 소자 패키지는 외측 전극들이 형성된 베이스 기판과, 발광 소자를 각각 준비하고, 발광 소자를 베이스 기판에 배치시킨 다음 외측 전극들과 발광 소자를 전기적으로 연결시키는 형태로 제조될 수 있는 바, 이에 대해서 도면을 참조하여 상세히 설명한다.
도 12a, 도 13a, 도 14a, 및 도 15a는 발광 소자 패키지를 제조하는 방법을 나타낸 평면도들이며, 도 12b, 도 13b, 도 14b, 및 도 15b 내지 도 15d는 도 12a, 도 13a, 도 14a, 및 도 15a 평면도에 대응하는 단면도들이다.
도 12a 및 도 12b를 참조하면, 발광 소자(10UT)가 준비된다. 이하에 개시된 공정들에 따라 기판 상에 발광 구조체를 형성하는것에 의해 발광 소자(UT)가 제조된다. 발광 구조체(10)는 기판(11) 상에 제3 에피택셜 스택, 제2 에피택셜 스택, 및 제1 에피택셜 스택을 순차적으로 형성하고, 제1 에피택셜 스택 내지 제3 에피택셜 스택을 포토리소그래피 등으로 순차적으로 패터닝한 후, 제1 내지 제4 패드 전극들 및 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp) 등을 형성하는 공정을 통해 제조될 수 있다.
발광 구조체(10) 상에는 제2절연 부재(90)가 형성되며, 제2절연 부재(90)에는제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)의 일부와 광 출사 영역(EA)을 노출하는 제3 오목부(OP3)와 개구(OP)가 형성된다.
도 13a 및 도 13b를 참조하면, 발광 소자(10UT)와 별개로 베이스 기판(91)이 준비되고, 베이스 기판(91) 상에 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)이 형성되고, 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 상에제1 절연 부재(93)가 형성된다.
베이스 기판(91)에는 소정 깊이를 갖는 제1 오목부(OP1)가 형성되며, 제1 절연 부재(93)에는 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)의 일부 영역을 노출하는 제2 오목부들(OP2)이 형성된다. 제1 오목부(OP1)는 도 12a 및 도 12b에 도시된 발광 소자(10UT)의 크기와 형상을 고려하여 대응되는 크기와 형상으로 형성된다.
도 14a 및 도 14b를 참조하면, 도 12a 및 도 12b에 도시된 발광 소자(10UT)가 도 13a 및 도 13b에 도시된 베이스 기판(91)의 제1 오목부(OP1)에 안착된다. 베이스 기판(91)의 제1 오목부(OP1)의 바닥면과발광 소자(10UT) 사이에는 접착제가 제공될 수도 있다. 제1 오목부(OP1)는 발광 소자(10UT)의 크기와 실질적으로 동일하거나 조금 큰 상태로 형성되며, 발광 소자(10UT)가 용이하게 제1 오목부(OP1) 내로 삽입될 수 있다.
발광 소자(10UT)가 베이스 기판(91) 상에 안착됨으로써, 발광 소자(10UT) 상의 제3 오목부(OP3)에 의해 노출된 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 베이스 기판(91) 상의 제2 오목부(OP2)에 의해 노출된 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL)의 상면이 실질적으로 서로 동일 평면 상에 배치된다. 여기서 서로 동일 평면 상에 배치된다는 의미는 완전히 동일 평면 상에 배치되는 것뿐만 아니라, 완전히 동일 평면이 아니라 높이에 있어서 미차(微差)가 있는 경우도 포함한다. 이후 형성될 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)이 미경화 물질(예를 들어 솔더)로 형성되는 경우, 높이에 미차가 있어도 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 상에 형성되는 데는 문제가 없다.
또한, 발광 소자(10UT) 상의 제1 내지 제4 범프 전극들(20bp, 30bp, 40bp, 50bp)과 베이스 기판(91) 상의 제1 내지 제4 외측 전극들(20FL, 30FL, 40FL, 50FL) 중 서로 대응하는 범프 전극과 외측 전극은 서로 인접한 위치에 가깝게 배치되며, 제2 및 제3 오목부(OP2, OP3)에 의해 노출된 범프 전극과 외측 전극은 제2 및 제3 오목부(OP2, OP3)의 측벽에 의해 둘러싸인다.
도 15a 및 도 15b를 참조하면, 제2 및 제3 오목부(OP2, OP3)에 의해 노출된 범프 전극과 외측 전극부분에 실크 스크린과 같은 인쇄 방법을 이용하여 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)을 형성한다. 실크 스크린 인쇄법을 이용하는 경우, 상하로 관통되는 부분과 그렇지 않은 부분이 형성된 마스크(MSK)를 준비하고, 상하로 관통되는 부분을 통해 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)을 형성할 재료를 노출된 범프 전극과 외측 전극 상에 인쇄할 수 있다.제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)은 미경화된 도전 물질로 형성된 후 리플로우 및 경화를 통해 제2 및 제3 개구(OP2, OP3)에 의해 형성된 영역 내에 안정적으로 형성된다. 도면에서는 설명의 편의를 위해 반구 형상으로 표시하였으나, 제1 내지 제4 연결 전극들(20ce, 30ce, 40ce, 50ce)의 형상은 이에 한정되는 것은 아니며, 리플로우 및 경화를 거쳐 제2 및 제3 개구(OP2, OP3)를 채우는 형태로 일부 형상이 변경될 수도 있다.
도 15a 및 도 15c를 참조하면 연결 전극들이 형성된 베이스 기판(91) 및 발광 소자(10UT) 상에 커버 부재(95)를 형성한다. 커버 부재(95)는 미경화된 유기 재료(95i)로 형성될 수 있으며, 제2 및 제3 오목부(OP2, OP3)에 의해 정의된 공간 내에 적하될 수 있다. 미경화된 유기 재료(95i)는 제2 및 제3 오목부(OP2, OP3)에 의해 정의된 공간 및 제1 오목부(OP1)와 발광 소자(10UT) 사이의 틈을 충진할 수 있다.
상기한 공정을 통해 도 15d에 도시된 발광 소자 패키지가 제조된다.
본 발명의 일 실시예에 있어서, 상기한 도면들은 설명의 편의를 위해 하나의 발광 소자에 대응하여 하나의 제1 오목부가 있는 베이스 기판만이 도시되었으나, 이에 한정되는 것은 아니다. 베이스 기판은 다수 개의 발광 소자가 배치될 수 있는 다수 개의 제1 오목부를 가질 수도 있다. 이 경우, 베이스 기판 상에 다수 개의 발광 소자를 동시에 배치시킬 수 있으며, 이후 커팅을 통해 단일 발광 소자를 갖는 발광 소자 패키지 또는 다수개의 발광 소자를 갖는 발광 소자 패키지 등으로 제조될 수 있다. 이때, 베이스 기판 상의 외측 전극 또한 다양한 다른 형태로 배치될 수 있다.
특히, 베이스 기판이 다수 개의 발광 소자들이 배치될 수 있도록 다수 개의 제1 오목부들을 가지는 경우, 제1 오목부들에 발광 소자들이 각각 실장될 수 있으며, 각 발광 소자는 하나의 화소로 기능할 수 있다. 이때, 화소들은 행열 형상으로 배치될 수 있으며, 화소들은제1 내지 제4 범프 전극들, 제1 내지 제4 연결 전극들, 및 제1 내지 제4 외측 전극들을 거쳐 주사 구동부나 데이터 구동부에 연결될 수 있다.
하나의 베이스 기판 상에 다수 개의 발광 소자들을 갖는 발광 소자 패키지는 그 자체로서 하나의 표시 장치로 사용될 수도 있으나, 다수 개의 베이스 기판들을 포함하는 발광 소자 패키지들이 연결되어 하나의 표시 장치로 사용될 수도 있다. 다수 개의 발광 소자 패키지들로 하나의 표시 장치를 이루는 경우 용이하게 표시 장치의 대형화가 가능하다.
또한, 본 발명의 일 실시예에 따른 발광 소자 패키지는 발광 소자의 일부와 제1 내지 제4 외측 전극들의 일부가 실질적으로 서로 동일 평면 상에 배치된 것을 이용하여 실크 스크린 인쇄와 같은 방법으로 연결 전극을 매우 쉽게 형성할 수 있어 제조 방법이 간단해 지고 소요 비용이 감소한다. 기존의 발광 소자의 경우, 서로 연결하고자 하는 전극들이 서로 매우 다른 평면 상에 배치되는 경우, 와이어로 두 전극들을 연결하는 등의 시간과 비용이 소요되었었다.
본 발명의 일 실시예에 있어서, 베이스 기판 및 제1 절연 부재는 다양한 형상, 예를 들어, 다양한 형상의 제1 오목부 및 제2 오목부를 가질 수 있다. 도 16a 내지 도 16c는 도 13b에 대응하는 단면도로서, 다른 형태로 형성된 베이스 기판 및 제1 절연 부재를 도시한 단면도이다.
도 16a 내지 도 16c를 살펴보면, 제1 오목부(OP1)및 제2 오목부(OP2)에 있어서 제1 오목부(OP1) 및 제2 오목부(OP2)의 측벽들 중 적어도 하나는 바닥면에 대해 수직으로 형성될 수도 있으나, 바닥면에 대해 경사지게 형성될 수 있다. 제1 오목부(OP1) 및 제2 오목부(OP2)의 측벽들 중 적어도 하나가 바닥면에 대해 경사지게 형성될 때 테이퍼지게 형성될 수도 있으며, 또는 역테이퍼지게 형성될 수도 있다. 도시하지는 않았으나, 제2 절연 부재(90) 상의 제3 오목부(OP3) 또한 동일한 형태로 바닥면에 대해 경사지게 형성될 수도 있다.
측벽들의 경사도는 제조 공정이나 이후 단계, 예를 들어, 발광 소자의 삽입 용이성이나, 실크 스크린 시의 잉크의 퍼짐성 등을 고려하여 적절하게 제어될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 발광 소자 패키지의 경우, 베이스 기판을 기준으로 전면이 향하는 방향으로 광을 출사하며, 배면이 향하는 방향으로는 광이 출사되지 않는다. 또한, 배면이 향하는 방향 쪽에 기판이 제공된다. 이에 따라, 칩의 선택 및 배치(pick & Place) 과정에서의 파손이 현저하게 감소하는 효과가 있다. 전면이 향하는 방향을 상부 방향으로, 배면이 향하는 방향을 하부 방향이라고 할때, 기존 발명의 경우, 발광 소자 패키지를 다른 장치로 이송하여 배치할 때, 진공 콜렛(collet)으로 발광 소자 패키지를 상부에서 파지하고, 하부에서 이젝트 핀을 이용하여 상부 방향으로 가압하는 방식으로 개별 칩을 분리한다. 이 경우, 이젝트 핀으로 발광 소자 패키지를 하부로부터 상부 방향으로 가압할 때 발광 구조체의 파손이 발생하였다. 그러나, 본 발명의 일 실시예의 경우, 하부측에 기판이 배치되고 기판의 상부에 발광 구조체가 배치되므로, 이젝트 핀을 통해 하부로부터의 압력이 인가되더라도 발광 구조체의 파손이 현저하게 감소된다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

Claims (22)

  1. 전면과 배면을 가지며, 상기 전면으로부터 함몰된 제1 오목부가 제공된 베이스 기판;
    상기 전면 상에 제공된 다수 개의 외측 전극들;
    상기 제1 오목부에 제공되며 상기 전면이 향하는 방향으로 광을 출사하는 발광 소자; 및
    상기 발광 소자와 상기 외측 전극들을 각각 연결하는 다수 개의 연결 전극들을 포함하며,
    상기 발광 소자는
    기판;
    상기 기판 상에 제공된 발광 구조체; 및
    상기 기판 상에 제공된 다수 개의 범프 전극들을 포함하며,
    상기 범프 전극들의 상면과 상기 외측 전극들의 상면은 실질적으로 동일 평면 상에 제공되고, 상기 연결 전극들 각각은 상기 범프 전극들과 상기 외측 전극들 중 서로 인접한 범프 전극과 외측 전극 상에 제공되는 발광 소자 패키지.
  2. 제1 항에 있어서,
    상기 베이스 기판 상에 제공된 제1 절연 부재를 더 포함하며, 상기 제1 절연 부재는 상기 외측 전극들의 일부를 노출하는 제2 오목부들을 갖는 발광 소자 패키지.
  3. 제2 항에 있어서,
    상기 발광 구조체 상에 제공된 제2 절연 부재를 더 포함하며, 상기 제2 절연 부재는 상기 범프 전극들의 일부를 노출하는 제3 오목부들을 갖는 발광 소자 패키지.
  4. 제3 항에 있어서,
    상기 제2 절연 부재는 상기 발광 구조체의 상면 일부를 노출하는 개구를 포함하는 발광 소자 패키지.
  5. 제4 항에 있어서,
    상기 개구의 형상은 다각형, 적어도 하나의 직선과 곡선으로 이루어진 닫힌 도형, 곡선으로 이루어진 닫힌 도형 중 어느 하나인 발광 소자 패키지.
  6. 제3 항에 있어서,
    상기 연결 전극들은 각각 상기 제2 및 제3 오목부들 중 서로 인접한 제2 오목부와 제3 오목부 내에 제공된 발광 소자 패키지.
  7. 제3 항에 있어서,
    상기 베이스 기판 및 상기 제1 및 제2절연 부재는 광 차단 재료로 이루어진 발광 소자 패키지.
  8. 제3 항에 있어서,
    상기 제1 오목부는 상기 베이스 기판의 일부가 제거되어 형성된 바닥면과 측벽에 의해 정의되며, 상기 측벽은 상기 바닥면에 대해 경사진 발광 소자 패키지.
  9. 제3 항에 있어서,
    상기 제2 오목부는 상기 제1 절연 부재의 일부가 제거되어 형성된 측벽과 노출된 상기 외측 전극들의 상면에 의해 정의되며, 상기 측벽은 상기 외측 전극들의 상면에 대해 경사진 발광 소자 패키지.
  10. 제3 항에 있어서,
    상기 제1 내지 제3 오목부를 충진하는 커버 부재를 더 포함하는 발광 소자 패키지.
  11. 제1 항에 있어서,
    상기 범프 전극들의 일부는 상기 기판의 상에 제공된 발광 소자 패키지.
  12. 제11 항에 있어서,
    상기 제1 오목부의 깊이는 상기 기판의 두께와 실질적으로 동일한 발광 소자 패키지.
  13. 제1 항에 있어서,
    상기 범프 전극들의 일부는 상기 발광 구조체 상에 제공된 발광 소자 패키지.
  14. 제13 항에 있어서,
    상기 제1 오목부의 깊이는 상기 기판의 두께보다 큰 발광 소자 패키지.
  15. 제1 항에 있어서,
    상기 발광 구조체는 상기 기판 상에 순차적으로 적층되어 서로 다른 파장 대역의 광을 출사하며 광 출사 영역이 서로 중첩하는 복수의 에피택셜 스택들을 포함하는 발광 소자 패키지.
  16. 제15 항에 있어서,
    상기 복수 개의 에피택셜 스택은,
    제1 광을 출사하는 제1 에피택셜 스택;
    상기 제1 에피택셜 스택 상에 제공되며 상기 제1 광과 다른 파장 대역의 제2 광을 출사하는 제2 에피택셜 스택; 및
    상기 제2 에피택셜 스택 상에 제공되며 상기 제1 및 제2 광과 다른 파장 대역의 제3 광을 출사하는 제3 에피택셜 스택을 포함하는 발광 소자 패키지.
  17. 제16항에 있어서,
    상기 제1 내지 제3 에피택셜 스택 각각은
    p형 반도체층;
    상기 p형 반도체층 상에 제공된 활성층; 및
    상기 활성층 상에 제공된 n형 반도체층을 포함하는 발광 소자 패키지.
  18. 제17항에 있어서,
    상기 범프 전극들은
    상기 제1 에피택셜 스택의 n형 반도체층에 연결된 제1 범프 전극;
    상기 제2 에피택셜 스택의 n형 반도체층에 연결된 제2 범프 전극;
    상기 제3 에피택셜 스택의 n형 반도체층에 연결된 제3 범프 전극; 및
    상기 제1 내지 제3 에피택셜 스택들의 p형 반도체층들에 연결된 제4 범프 전극을 포함하는 발광 소자 패키지.
  19. 제18항에 있어서,
    상기 외측 전극들은 상기 제1 내지 제4 범프 전극들에 각각 연결된 제1 내지 제4 외측 전극들을 포함하는 발광 소자 패키지.
  20. 제19항에 있어서,
    상기 연결 전극들은 상기 제1 내지외측 전극들과 상기 제1 내지 제4 범프 전극들을 각각 일대일로 연결하는 제1 내지 제4 연결 전극들을 포함하는 발광 소자 패키지.
  21. 제20 항에 있어서,
    상기 제1 내지 제4 연결 전극들은 각각 상기 발광 구조체의 가장자리와 상기 베이스 기판의 전면의 일부에 걸쳐서 제공된 발광 소자 패키지.
  22. 복수 개의 화소를 포함하며,
    상기 화소는,
    전면과 배면을 가지며, 상기 전면으로부터 함몰된 제1 오목부가 제공된 베이스 기판;
    상기 전면 상에 제공된 다수 개의 외측 전극들;
    상기 오목부에 제공되며 상기 전면이 향하는 방향으로 광을 출사하는 발광 소자; 및
    상기 발광 소자와 상기 외측 전극들을 각각 연결하는 다수 개의 연결 전극들을 포함하며,
    상기 발광 소자는
    기판;
    상기 기판 상에 제공된 발광 구조체; 및
    상기 기판 상에 제공된 다수 개의 범프 전극들을 포함하며,
    상기 범프 전극들의 상면과 상기 외측 전극들의 상면은 실질적으로 동일 평면 상에 제공되고, 상기 연결 전극들 각각은 상기 범프 전극들과 상기 외측 전극들 중 서로 인접한 범프 전극과 외측 전극 상에 제공되는 표시 장치.
KR1020217020414A 2019-01-15 2020-01-14 발광 소자 패키지 및 이를 포함한 표시 장치 KR20210104748A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962792680P 2019-01-15 2019-01-15
US62/792,680 2019-01-15
US16/737,984 US11152553B2 (en) 2019-01-15 2020-01-09 Light emitting device package and display device having the same
US16/737,984 2020-01-09
PCT/KR2020/000649 WO2020149602A1 (ko) 2019-01-15 2020-01-14 발광 소자 패키지 및 이를 포함한 표시 장치

Publications (1)

Publication Number Publication Date
KR20210104748A true KR20210104748A (ko) 2021-08-25

Family

ID=71613954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217020414A KR20210104748A (ko) 2019-01-15 2020-01-14 발광 소자 패키지 및 이를 포함한 표시 장치

Country Status (6)

Country Link
US (3) US11152553B2 (ko)
EP (1) EP3913697A4 (ko)
JP (1) JP7555933B2 (ko)
KR (1) KR20210104748A (ko)
CN (2) CN211350649U (ko)
WO (1) WO2020149602A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
CN212934617U (zh) * 2019-10-28 2021-04-09 首尔伟傲世有限公司 发光元件及显示装置
US11646300B2 (en) * 2020-09-01 2023-05-09 Jade Bird Display (shanghai) Limited Double color micro LED display panel
CN115458549A (zh) * 2022-09-30 2022-12-09 上海长城计算机网络工程有限公司 一种实现全彩色发光二极管显示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964157A (en) * 1974-10-31 1976-06-22 Bell Telephone Laboratories, Incorporated Method of mounting semiconductor chips
JP3973082B2 (ja) * 2002-01-31 2007-09-05 シチズン電子株式会社 両面発光ｌｅｄパッケージ
EP2290715B1 (en) * 2002-08-01 2019-01-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing the same, and light-emitting apparatus including the same
JP2005047035A (ja) 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッドの製造方法
JP2005153335A (ja) 2003-11-26 2005-06-16 Kyocera Corp 光プリンタヘッド
US7855425B2 (en) * 2007-03-09 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US8026533B2 (en) 2007-07-19 2011-09-27 Nichia Corporation Light emitting device and method of manufacturing the same
JP4241870B2 (ja) 2007-07-19 2009-03-18 日亜化学工業株式会社 発光装置およびその製造方法
WO2011071559A1 (en) * 2009-12-09 2011-06-16 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
US8604498B2 (en) 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
DE102010046254A1 (de) * 2010-09-22 2012-04-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR101883839B1 (ko) * 2010-12-07 2018-08-30 엘지이노텍 주식회사 발광소자 모듈 및 이를 포함하는 백라이트 유닛
KR101852388B1 (ko) 2011-04-28 2018-04-26 엘지이노텍 주식회사 발광 소자 패키지
JP6029821B2 (ja) 2011-11-25 2016-11-24 富士機械製造株式会社 発光素子パッケージ及びその製造方法
WO2013077144A1 (ja) * 2011-11-25 2013-05-30 富士機械製造株式会社 半導体パッケージ及びその製造方法
US10115862B2 (en) * 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
KR101933190B1 (ko) * 2012-03-28 2018-12-31 서울반도체 주식회사 발광다이오드 패키지 및 그 제조방법
JP2015018873A (ja) 2013-07-09 2015-01-29 日機装株式会社 半導体モジュール
US10304998B2 (en) * 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
JP5788046B2 (ja) * 2014-04-03 2015-09-30 株式会社東芝 半導体発光素子
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
US9825202B2 (en) * 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
KR102554702B1 (ko) * 2015-08-25 2023-07-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
KR102402999B1 (ko) 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
JP2017183458A (ja) 2016-03-30 2017-10-05 ソニー株式会社 発光素子組立体及びその製造方法、並びに、表示装置
CN111128987A (zh) * 2016-05-03 2020-05-08 首尔伟傲世有限公司 发光二极管
FR3054640B1 (fr) 2016-07-28 2020-06-12 Linxens Holding Dispositif emetteur de lumiere
KR102455096B1 (ko) 2016-10-11 2022-10-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 발광소자 패키지
US10453827B1 (en) * 2018-05-30 2019-10-22 Cree, Inc. LED apparatuses and methods
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same

Also Published As

Publication number Publication date
US20240097094A1 (en) 2024-03-21
WO2020149602A1 (ko) 2020-07-23
US20220093837A1 (en) 2022-03-24
US11152553B2 (en) 2021-10-19
CN211350649U (zh) 2020-08-25
JP7555933B2 (ja) 2024-09-25
US11830968B2 (en) 2023-11-28
CN113330588B (zh) 2024-04-12
CN113330588A (zh) 2021-08-31
US20200251613A1 (en) 2020-08-06
JP2022517017A (ja) 2022-03-03
EP3913697A4 (en) 2022-10-26
EP3913697A1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
CN212209533U (zh) 发光元件封装件、发光元件封装件模块以及显示装置
US12107081B2 (en) LED unit for display and display apparatus having the same
US11804512B2 (en) Light emitting stacked structure and display device having the same
JP7555933B2 (ja) 発光素子パッケージ及びこれを含む表示装置
KR102651097B1 (ko) 발광 다이오드 디스플레이 장치
CN107393940B (zh) Led显示设备及其制造方法
JP7524209B2 (ja) 発光素子パッケージ
KR20220091457A (ko) Led 디스플레이 장치
KR20190074067A (ko) 발광소자 패키지
CN114467173A (zh) 显示用发光元件及具有该显示用发光元件的显示装置
KR20220065757A (ko) 디스플레이용 발광 소자 및 그것을 가지는 발광 패키지
KR20220110184A (ko) 표시 장치
KR20220123660A (ko) 표시 장치
KR20220093086A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
KR20220048467A (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
JP2020027778A (ja) 発光モジュールの製造方法
JP2021158252A (ja) 発光デバイスおよび画像表示装置
US20240332467A1 (en) Light emitting apparatus and display apparatus including the same