JP2022517017A - 発光素子パッケージ及びこれを含む表示装置 - Google Patents

発光素子パッケージ及びこれを含む表示装置 Download PDF

Info

Publication number
JP2022517017A
JP2022517017A JP2021540466A JP2021540466A JP2022517017A JP 2022517017 A JP2022517017 A JP 2022517017A JP 2021540466 A JP2021540466 A JP 2021540466A JP 2021540466 A JP2021540466 A JP 2021540466A JP 2022517017 A JP2022517017 A JP 2022517017A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
light
electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021540466A
Other languages
English (en)
Inventor
ミョン ハク ヤン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2022517017A publication Critical patent/JP2022517017A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

発光素子パッケージは、前面及び背面を有し、前記前面から陥没した第1凹部が設けられたベース基板と、前記前面上に設けられた多数個の外側電極と、前記第1凹部に設けられ、前記前面が向いている方向に光を出射する発光素子と、前記発光素子と前記各外側電極とをそれぞれ連結する多数個の連結電極とを含む。前記発光素子は、基板、前記基板上に設けられた発光構造体、及び前記基板上に設けられた多数個のバンプ電極を含み、前記各バンプ電極の上面と前記各外側電極の上面は実質的に同一の平面上に設けられ、前記各連結電極のそれぞれは、前記各バンプ電極及び前記各外側電極のうち互いに隣接したバンプ電極及び外側電極上に設けられる。【選択図】図1

Description

本発明は、カラーを実現する発光素子パッケージ及びこれを含む表示装置に関する。
近年、発光ダイオード(Light Emitting Diode、LED)を使用する表示装置が開発されている。発光ダイオードを使用する表示装置は、最終的な基板上に個別に成長させた赤色(Red、R)、緑色(Green、G)及び青色(Blue、B)発光ダイオード(LED)の各構造を形成することによって得られる。
しかし、高解像度のフルカラーである表示装置に対するニーズに加えて、これによる高い水準の色純度及び色再現性を有し、製造方法が簡単な表示装置に対するニーズも継続的に増加している。
本発明の一実施形態によると、簡単な構造を有しながらも製造方法が単純な発光素子パッケージ及びこれを含む表示装置を提供することを目的とする。
本発明の一実施形態に係る発光素子パッケージは、前面及び背面を有し、前記前面から陥没した第1凹部が設けられたベース基板と、前記前面上に設けられた多数個の外側電極と、前記第1凹部に設けられ、前記前面が向いている方向に光を出射する発光素子と、前記発光素子と前記各外側電極とをそれぞれ連結する多数個の連結電極とを含む。前記発光素子は、基板、前記基板上に設けられた発光構造体、及び前記基板上に設けられた多数個のバンプ電極を含み、前記各バンプ電極の上面と前記各外側電極の上面は実質的に同一の平面上に設けられ、前記各連結電極のそれぞれは、前記各バンプ電極及び前記各外側電極のうち互いに隣接したバンプ電極及び外側電極上に設けられる。
本発明の一実施形態において、発光素子パッケージは、前記ベース基板上に設けられた第1絶縁部材をさらに含み、前記第1絶縁部材は、前記各外側電極の一部を露出させる第2凹部を有してもよい。
本発明の一実施形態において、発光素子パッケージは、前記発光構造体上に設けられた第2絶縁部材をさらに含み、前記第2絶縁部材は、前記各バンプ電極の一部を露出させる第3凹部を有してもよい。
本発明の一実施形態において、前記第2絶縁部材は、前記発光構造体の上面の一部を露出させる開口を含んでもよい。
本発明の一実施形態において、前記開口の形状は、多角形、少なくとも一つの直線及び曲線からなる閉じられた図形、及び曲線からなる閉じられた図形のうちいずれか一つであってもよい。
本発明の一実施形態において、前記各連結電極は、それぞれ前記第2及び第3凹部のうち互いに隣接した第2凹部及び第3凹部内に設けられてもよい。
本発明の一実施形態において、前記ベース基板及び前記第1及び第2絶縁部材は光遮断材料からなってもよい。
本発明の一実施形態において、前記第1凹部は、前記ベース基板の一部が除去されて形成された底面及び側壁によって定義され、前記側壁は、前記底面に対して傾斜してもよい。
本発明の一実施形態において、前記第2凹部は、前記第1絶縁部材の一部が除去されて形成された側壁及び露出した前記各外側電極の上面によって定義され、前記側壁は、前記各外側電極の上面に対して傾斜してもよい。
本発明の一実施形態において、発光素子パッケージは、前記第1乃至第3凹部を充填するカバー部材をさらに含んでもよい。
本発明の一実施形態において、前記各バンプ電極の一部は、前記基板の直上に設けられてもよい。
本発明の一実施形態において、前記第1凹部の深さは、前記基板の厚さと実質的に同一であってもよい。
本発明の一実施形態において、前記各バンプ電極の一部は、前記発光構造体の直上に設けられてもよい。
本発明の一実施形態において、前記第1凹部の深さは、前記基板の厚さより深くてもよい。
本発明の一実施形態において、前記発光構造体は、前記基板上に順次積層され、互いに異なる波長帯域の光を出射し、光出射領域が互いに重畳する複数のエピタキシャルスタックを含んでもよい。
本発明の一実施形態において、前記複数個のエピタキシャルスタックは、第1光を出射する第1エピタキシャルスタックと、前記第1エピタキシャルスタック上に設けられ、前記第1光と異なる波長帯域の第2光を出射する第2エピタキシャルスタックと、前記第2エピタキシャルスタック上に設けられ、前記第1及び第2光と異なる波長帯域の第3光を出射する第3エピタキシャルスタックとを含んでもよい。
前記第1乃至第3エピタキシャルスタックのそれぞれは、p型半導体層、前記p型半導体層の上に設けられた活性層、及び前記活性層の上に設けられたn型半導体層を含んでもよい。
本発明の一実施形態において、前記各バンプ電極は、前記第1エピタキシャルスタックのn型半導体層に連結された第1バンプ電極、前記第2エピタキシャルスタックのn型半導体層に連結された第2バンプ電極、前記第3エピタキシャルスタックのn型半導体層に連結された第3バンプ電極、及び前記第1乃至第3エピタキシャルスタックのp型半導体層に連結された第4バンプ電極を含んでもよい。
本発明の一実施形態において、前記各外側電極は、前記第1乃至第4バンプ電極にそれぞれ連結された第1乃至第4外側電極を含んでもよい。
本発明の一実施形態において、前記各連結電極は、前記第1乃至第4外側電極と前記第1乃至第4バンプ電極をそれぞれ1対1で連結する第1乃至第4連結電極を含んでもよい。
本発明の一実施形態において、前記第1乃至第4連結電極は、それぞれ前記発光構造体の縁部及び前記ベース基板の前面の一部にわたって設けられてもよい。
前記発光素子パッケージは、表示装置の画素として使用されてもよい。
本発明の一実施形態によると、簡単な構造を有しながらも製造方法が単純な発光素子パッケージを提供することができる。また、本発明の一実施形態によると、前記発光素子を用いた表示装置を提供することができる。
本発明の一実施形態に係る発光素子を示した断面図である。 本発明の一実施形態に係る発光素子を示した断面図である。 本発明の一実施形態に係る表示装置の平面図である。 図3のP1部分を示した拡大平面図である。 本発明の一実施形態に係る表示装置を示す構造図である。 一つの画素を示す回路図であって、パッシブ型表示装置を構成する画素の一例を示した回路図である。 一つの画素を示す回路図であって、アクティブ型表示装置を構成する画素の一例を示した回路図である。 本発明の一実施形態に係る発光素子パッケージを示した平面図である。 図8aのA-A’線に沿った断面図である。 本発明の一実施形態に係る一つの発光素子を示した平面図である。 図9aのB-B’線に沿った断面図である。 図9aのC-C’線に沿った断面図である。 は、本発明の他の実施形態に係る発光素子パッケージを示した図であって、図8aのA-A’線に沿った断面図である。 図10に該当する一つの発光素子を示した平面図である。 図11aのB-B’線に沿った断面図である。 図11aのC-C’線に沿った断面図である。 発光素子パッケージを製造する方法を示した平面図である。 図12aの平面図に対応する断面図である。 発光素子パッケージを製造する方法を示した平面図である。 図13aの平面図に対応する断面図である。 発光素子パッケージを製造する方法を示した平面図である。 図14aの平面図に対応する断面図である。 発光素子パッケージを製造する方法を示した平面図である。 図15aの平面図に対応する断面図である。 図15aの平面図に対応する断面図である。 図15aの平面図に対応する断面図である。 図13bに対応する断面図であって、他の形態で形成されたベース基板及び第1絶縁部材を示した断面図である。 図13bに対応する断面図であって、他の形態で形成されたベース基板及び第1絶縁部材を示した断面図である。 図13bに対応する断面図であって、他の形態で形成されたベース基板及び第1絶縁部材を示した断面図である。
本発明は、多様な変更を加えることができ、様々な形態を有し得るので、特定の実施形態を図面に例示し、これについて本文で詳細に説明する。しかし、これは、本発明を特定の開示形態に対して限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物及び代替物を含むものと理解するべきである。
以下、添付の各図面を参照して本発明の好適な実施形態をより詳細に説明する。
本発明は、発光素子、より詳細には、光を出射する発光素子に関するものである。本発明の発光素子は、光源として多様な装置に採用され得る。
図1は、本発明の一実施形態に係る発光素子を示した断面図である。
図1を参照すると、本発明の一実施形態に係る発光素子は、順次積層された複数個のエピタキシャルスタック(epitaxial stacks)で構成される発光構造体を含む。複数個のエピタキシャルスタックは基板11上に設けられる。
基板11は、前面及び背面を有する板状で設けられる。
複数のエピタキシャルスタックは、2個以上で設けられ、それぞれが互いに異なる波長帯域の光を出射することができる。すなわち、エピタキシャルスタックは、複数個で設けられ、それぞれが互いに同一又は異なるエネルギーバンドを有する。本実施形態では、基板11上にエピタキシャルスタックが順次積層された3個の層で設けられたことを示したが、複数のエピタキシャルスタックは、基板11の前面から第3エピタキシャルスタック40、第2エピタキシャルスタック30、及び第1エピタキシャルスタック20の順に積層される。
基板11は、光透過性絶縁材料で形成されてもよい。ここで、基板11が「光透過性」を有するという意味は、光を全部透過させる透明な場合のみならず、光の一部のみを透過させる半透明又は一部透明な場合を含む。
基板11の材料としては、基板11の直上に設けられるエピタキシャルスタック、すなわち、第3エピタキシャルスタック40を成長させることができる成長基板のうち一つが設けられてもよい。この場合、基板11はサファイア基板であってもよい。しかし、基板11は、その種類に限定されるものではなく、その上面にエピタキシャルスタックが設けられた形態であって、光透過性及び絶縁性を有するものであれば、サファイア基板以外にも多様な透明絶縁性材料からなり得る。例えば、基板11の材料としては、ガラス、石英、有機高分子、有機・無機複合材などを挙げることができる。本発明の一実施形態において、基板11には、個々のエピタキシャルスタックに発光信号及び共通電圧を提供できる配線部がさらに配置されてもよい。このために、基板11は、プリント回路基板として設けられてもよく、ガラス、シリコン、石英、有機高分子、有機・無機複合材上に配線部及び/又は駆動素子を形成した複合基板として設けられてもよい。
各エピタキシャルスタックは、前記基板11の前面が向いている方向に光を出射する。このとき、一つのエピタキシャルスタックから出射された光は、光路に位置した他のエピタキシャルスタックを透過しながら基板11の前面が向いている方向に進行する。
本実施形態において、第1エピタキシャルスタック20は第1光L1を出射し、第2エピタキシャルスタック30は第2光L2を出射し、第3エピタキシャルスタック40は第3光L3を出射することができる。ここで、第1乃至第3光L1、L2、L3は、互いに同一の光であってもよく、または互いに異なる光であってもよい。本発明の一実施形態において、第1乃至第3光L1、L2、L3は、可視光線波長帯域のカラー光であってもよい。
本発明の一実施形態において、第1乃至第3光L1、L2、L3は、順次的に長い波長を有する互いに異なる波長帯域の光であってもよい。すなわち、第1乃至第3光L1、L2、L3は、互いに異なる波長帯域を有してもよく、第1光L1から第3光L3に行くほど低いエネルギーを有する長波長帯域の光であってもよい。本実施形態において、第1光L1は青色光で、第2光L2は緑色光で、第3光L3は赤色光であってもよい。
しかし、第1乃至第3光L1、L2、L3は、順次、短い波長を有する互いに異なる波長帯域の光であってもよい。例えば、第1光L1は赤色光で、第2光L2は緑色光で、第3光L3は青色光であってもよい。又は、第1乃至第3光L1、L2、L3は、順序を定めず配置された互いに異なる波長帯域の光であってもよい。例えば、第1光L1は緑色光で、第2光L2は青色光で、第3光L3は赤色光であってもよい。また、第1乃至第3光L1、L2、L3の全てが異なる波長帯域を有する必要はなく、このうち少なくとも2種の光が互いに同一の波長帯域を有してもよい。
各エピタキシャルスタックの側面、すなわち、第1乃至第3エピタキシャルスタック20、30、40の側面には絶縁膜80が設けられてもよい。絶縁膜80は、各エピタキシャルスタックの側面のみをカバーしたり、これに加えて、各エピタキシャルスタックのうち最上部に位置したエピタキシャルスタックの上面の一部をカバーする。絶縁膜80は、各エピタキシャルスタックのうち最上部に位置したエピタキシャルスタックの上面の少なくとも一部を露出させる開口を有する。
絶縁膜80は、光非透過材料からなってもよく、この場合、各エピタキシャルスタックから出射された光のうち側部方向に向かう光は絶縁膜80によって反射又は吸収され得る。しかし、絶縁膜80は、その種類に限定されるものではなく、例えば、光透過材料からなってもよく、この場合、絶縁膜80が各エピタキシャルスタックのうち最上部に位置したエピタキシャルスタックの上面を露出させなくてもよい。
本発明の一実施形態において、各エピタキシャルスタックの側面は、基板11の一面に対して傾斜した形状を有してもよい。本発明の一実施形態によると、断面上から見ると、第1乃至第3エピタキシャルスタック20、30、40の側面と基板11の一面とがなす角度は、0度より大きく、90度より小さくてもよい。本発明の一実施形態によると、第1乃至第3エピタキシャルスタック20、30、40の側面が所定の傾斜を有する場合、絶縁膜80の形成が容易になる。また、本発明の一実施形態において、各エピタキシャルスタックが所定角度のテーパー形状を有することによって、絶縁膜80による光反射効果が最大化され得る。
前記のような構造を有する本発明の一実施形態に係る発光構造体において、各エピタキシャルスタックには、それぞれ発光信号を印加する信号配線が独立的に連結され、これによって、各エピタキシャルスタックが独立的に駆動する。よって、各エピタキシャルスタックからの光が出射するかどうかが決定されることによって、多様なカラーが実現され得る。また、互いに異なる波長の光を出すエピタキシャルスタックが上下に重畳して形成されるので、狭い面積への形成が可能である。
図2は、本発明の一実施形態に係る発光積層体を示した断面図であって、各エピタキシャルスタックが独立して駆動できるようにする配線部を共に示した図である。説明の便宜上、絶縁膜が省略された状態を示した。
図2を参照すると、本発明の一実施形態に係る発光積層体において、基板11上に第3エピタキシャルスタック40が設けられ、第3エピタキシャルスタック40上に第2接着層63を挟んで第2エピタキシャルスタック30が設けられ、第2エピタキシャルスタック30上に第1接着層61を挟んで第1エピタキシャルスタック20が設けられてもよい。
第1及び第2接着層61、63は、非導電性材料からなってもよく、光透過性を有する材料を含む。例えば、第1及び第2接着層61、63には、光学的に透明な接着剤(Optically Clear Adhesive)が使用されてもよい。第1及び第2接着層61、63をなす材料は、光学的に透明で、且つ安定的に各エピタキシャルスタックを付着できるものであればその種類が限定されるものではない。
第3エピタキシャルスタック40は、下部から上部方向に順次配置されたn型半導体層41、活性層43、及びp型半導体層45を含む。第3エピタキシャルスタック40のn型半導体層41、活性層43、及びp型半導体層45は、赤色光を出射する半導体材料を含んでもよい。第3エピタキシャルスタック40のp型半導体層45の上部には第3p型コンタクト電極45pが設けられる。
n型半導体層41、活性層43、及びp型半導体層45は、赤色光を出射する半導体材料を含んでもよい。赤色光を出射する半導体材料としては、アルミニウムガリウムヒ素(aluminium gallium arsenide、AlGaAs)、ガリウムヒ素リン(gallium arsenide phosphide、GaAsP)、アルミニウムガリウムインジウムリン(aluminium gallium indium phosphide、AlGaInP)、ガリウムリン(gallium phosphide、GaP)などを挙げることができる。しかし、赤色光を出射する半導体材料としては、これに限定されず、多様な他の材料が使用されてもよい。
第2エピタキシャルスタック30は、下部から上部方向に順次配置されたp型半導体層35、活性層33、及びn型半導体層31を含む。第2エピタキシャルスタック30のp型半導体層35、活性層33、及びn型半導体層31は、緑色光を出射する半導体材料を含んでもよい。第2エピタキシャルスタック30のp型半導体層35の下部には第2p型コンタクト電極35pが設けられる。
p型半導体層35、活性層33、及びn型半導体層31は、緑色光を出射する半導体材料を含んでもよい。緑色光を出射する材料としては、インジウムガリウム窒化物(InGaN)、ガリウム窒化物(GaN)、ガリウムリン化物(GaP)、アルミニウムガリウムインジウムリン(AlGaInP)、アルミニウムガリウムリン(AlGaP)などを挙げることができる。しかし、緑色光を出射する半導体材料としては、これに限定されるものではなく、多様な他の材料が使用されてもよい。
第1エピタキシャルスタック20は、下部から上部方向に順次配置されたp型半導体層25、活性層23、及びn型半導体層21を含む。第1エピタキシャルスタック20のp型半導体層25、活性層23、及びn型半導体層21は、青色光を出射する半導体材料を含んでもよい。青色光を出射する材料としては、ガリウム窒化物(GaN)、インジウムガリウム窒化物(InGaN)、及びセレン化亜鉛(ZnSe)などを含んでもよい。しかし、青色光を出射する半導体材料としては、これに限定されなく、多様な他の材料が使用されてもよい。
第1エピタキシャルスタック20のp型半導体層25の下部には第1p型コンタクト電極25pが設けられてもよい。
第1エピタキシャルスタック20のn型半導体層21の上部には第1n型コンタクト電極21nが設けられてもよい。本発明の一実施形態において、第1n型コンタクト電極21nは、Au/Te合金又はAu/Ge合金からなってもよい。しかし、これに限定されるものではなく、第1n型コンタクト電極21nは、単一層又は多重層金属からなってもよい。例えば、第1n型コンタクト電極21nには、Al、Ti、Cr、Ni、Au、Ag、Sn、W、Cuなどの金属又はこれらの合金を含む多様な材料が使用され得る。
本実施形態において、第1乃至第3エピタキシャルスタック20、30、40のn型半導体層21、31、41及びp型半導体層25、35、45は、それぞれ単一層であることを示したが、これらの層は、多重層であってもよく、又は超格子層を含んでいてもよい。また、第1乃至第3エピタキシャルスタック20、30、40の活性層は、単一量子井戸構造又は多重量子井戸構造を含んでもよい。
本実施形態において、第1乃至第3p型コンタクト電極25p、35p、45pは、光を透過できるように、透明導電性材料からなってもよい。例えば、第1乃至第3p型コンタクト電極25p、35p、45pは、それぞれ透明導電性酸化物(TCO;transparent conductive oxide)からなってもよい。透明導電性酸化物は、SnO(tin oxide)、InO(indium oxide)、ZnO(zinc oxide)、ITO(indium tin oxide)、ITZO(indium tin zinc oxide)などを含んでもよい。
本実施形態において、第3p型コンタクト電極45p、第2p型コンタクト電極35p及び第1p型コンタクト電極25pには共通配線が連結されてもよい。ここで、共通配線は、共通電圧が印加される配線である。また、第1乃至第3エピタキシャルスタック20、30、40のn型半導体層21、31、41には発光信号配線がそれぞれ連結されてもよい。ここで、第1エピタキシャルスタック20のn型半導体層21には、第1n型コンタクト電極21nを介して発光信号配線が連結される。本実施形態において、第1乃至第3p型コンタクト電極25p、35p、45pには共通配線を介して共通電圧Sが印加され、第1乃至第3エピタキシャルスタック20、30、40のn型半導体層21、31、41には発光信号が発光信号配線を介して印加されることによって、第1乃至第3エピタキシャルスタック20、30、40の発光が制御される。ここで、発光信号は、第1乃至第3エピタキシャルスタック20、30、40のそれぞれに対応する第1乃至第3発光信号S、S、Sを含む。本発明の一実施形態において、第1発光信号Sは青色光、第2発光信号Sは緑色光、第3発光信号Sは赤色光の発光に対応する信号であってもよい。
上述した実施形態によると、第1乃至第3エピタキシャルスタック20、30、40は、各エピタキシャルスタックに印加された発光信号に応じて駆動する。すなわち、第1エピタキシャルスタック20は第1発光信号Sによって駆動し、第2エピタキシャルスタック30は第2発光信号Sによって駆動し、第3エピタキシャルスタック40は第3発光信号Sによって駆動する。ここで、第1、第2及び第3発光信号S、S、Sは、第1乃至第3エピタキシャルスタック20、30、40に互いに独立的に印加され、その結果、第1乃至第3エピタキシャルスタック20、30、40のそれぞれが独立して駆動する。発光積層体は、第1乃至第3エピタキシャルスタック20、30、40から上部方向に出射された第1乃至第3光の組み合わせによって最終的に多様なカラー及び多様な光量の光を提供することができる。
上述した実施形態では、第1乃至第3エピタキシャルスタック20、30、40のp型半導体層25、35、45には共通電圧が印加され、第1乃至第3エピタキシャルスタック20、30、40のn型半導体層21、31、41には発光信号が印加されることを説明したが、本発明の実施形態はこれに限定されない。本発明の他の実施形態では、第1乃至第3エピタキシャルスタック20、30、40のn型半導体層21、31、41に共通電圧が印加され、第1乃至第3エピタキシャルスタック20、30、40のp型半導体層25、35、45に発光信号が伝送されてもよい。
上記のような構造を有する本発明の一実施形態に係る発光積層体は、カラーを実現するにあたり、互いに異なる光が互いに離隔した異なる平面上で実装されるのではなく、互いに異なる光の一部を重畳した領域で実装されるので、発光素子の小型化及び集積化が可能である。既存の技術によると、フルカラーを実現するためには、互いに異なるカラー、例えば、赤色、緑色、及び青色光を実現する発光素子を平面上で互いに離隔するように配置することが一般的である。よって、既存の技術では、各発光素子が平面上に配置されることによって、占める面積が小さくなかった。これに比べて、本発明によると、互いに異なる光を実現する発光素子の一部を一つの領域で重畳させて積層体として設けることによって、既存の発明に比べて著しく小さい面積でフルカラーの実現が可能である。その結果、小さい面積でも高解像度装置の製造が可能である。
また、前記のような構造を有する発光積層体において、互いに異なる波長帯域の光を出射する各エピタキシャルスタックではなく、互いに同一の波長帯域の光を出射する各エピタキシャルスタックが積層された場合は、光の強さが多様に制御された発光装置の製造が可能である。
これに加えて、既存の発光装置の場合、積層型で製造されたとしても、別途の完成した素子を個別的に形成した後、ワイヤで連結する方式などのように、各発光素子ごとに個別のコンタクト部を形成する方式で製造されることによって、構造が複雑で、製造も容易でなかった。しかし、本発明の一実施形態に係る発光積層体は、一つの基板11上に多層のエピタキシャルスタックを順次積層した後、多層のエピタキシャルスタックに最小限の工程を通じてコンタクト部を形成し、配線部を連結する。また、個別カラーの発光素子を別々に製造し、これを個別的に実装する既存の表示装置の製造方法に比べて、本発明では、多数個の発光素子の代わりに一つの発光積層体のみを実装すればよいので、製造方法が著しく簡単になる。
本発明の一実施形態に係る発光素子には、高純度及び高効率の光を提供するために多様な構成要素が付加的に採用され得る。例えば、本発明の一実施形態に係る発光素子は、相対的に短波長の光が、長波長の光を出射するエピタキシャルスタック側に進行することを遮断するための波長パスフィルターを含んでもよい。
本発明の一実施形態に係る発光素子は、高効率の均一な光の提供のために多様な構成要素が付加的に採用され得る。例えば、図示してはいないが、本発明の一実施形態に係る発光素子は、光出射面に多様な凹凸部を有することができる。例えば、本発明の一実施形態に係る発光素子は、第1乃至第3エピタキシャルスタック20、30、40のうち少なくとも一つのn型半導体層の上面に形成された凹凸部を有してもよい。
本発明の一実施形態において、各エピタキシャルスタックの凹凸部は、選択的に形成されてもよい。例えば、第1エピタキシャルスタック20上に凹凸部が設けられてもよく、第1及び第3エピタキシャルスタック20、40上に凹凸部が設けられてもよく、第1乃至第3エピタキシャルスタック20、30、40上に凹凸部が設けられてもよい。各エピタキシャルスタックの凹凸部は、各エピタキシャルスタックの発光面に該当するn型半導体層の上に設けられてもよい。
凹凸部は、光出射効率を高めるためのものであって、多角ピラミッド、半球、ランダムに配置され、粗さを有する面などの多様な形態で設けられ得る。凹凸部は、多様なエッチング工程を通じてテクスチャリングされてもよく、パターニングされたサファイア基板を用いて形成されてもよい。
本発明の一実施形態において、第1乃至第3エピタキシャルスタック20、30、40からの第1乃至第3光は、光の強度において差を有してもよく、このような強度の差は、視認性の差につながり得る。本実施形態では、第1乃至第3エピタキシャルスタック20、30、40の光出射面に選択的に凹凸部を形成することによって発光効率を向上させることができ、その結果、第1乃至第3光の視認性の差を減少させることができる。赤色及び/又は青色カラーに該当する光の場合、緑色カラーに比べて視認性が低くなり得るので、第1エピタキシャルスタック20及び/又は第3エピタキシャルスタック40のテクスチャリングを通じて視認性の差を減少させることができる。特に、赤色光の場合は、発光素子の最上部に設けられるので、光の強度が小さくなり得る。この場合、その上面に凹凸部を形成することによって光効率が増加し得る。
上述した構造を有する発光素子は、多様なカラーの表現が可能な発光素子であるので、表示装置に画素として採用されてもよい。以下の実施形態では、上述した構造を有する発光素子が表示装置の構成要素として使用されたことを説明する。
図3は、本発明の一実施形態に係る表示装置の平面図で、図4は、図3のP1部分を示した拡大平面図である。
図3及び図4を参照すると、本発明の一実施形態に係る表示装置100は、任意の視覚情報、例えば、テキスト、ビデオ、写真、2次元又は3次元映像などを表示する。
表示装置100は、多様な形状で設けられ得るので、矩形などの直線の辺を含む閉じた形態の多角形、曲線からなる辺を含む円、楕円など、直線及び曲線からなる辺を含む半円、半楕円などの多様な形状で設けられ得る。本発明の一実施形態においては、前記表示装置が矩形の形状で設けられたことを示した。
表示装置100は、映像を表示する複数の画素110を有する。各画素110のそれぞれは、映像を表示する最小単位である。各画素110は、上述した構造の発光素子を含み、白色光及び/又はカラー光を出すことができる。
本発明の一実施形態において、各画素は赤色光を出射する第1画素110、緑色光を出射する第2画素110、及び青色光を出射する第3画素110を含む。第1乃至第3画素110、110、110は、上述した発光素子の第3エピタキシャルスタック40、第2エピタキシャルスタック30、及び第1エピタキシャルスタック20にそれぞれ対応し得る。
第1乃至第3画素110、110、110が出射する光は、これに限定されるものではなく、少なくとも二つの画素が互いに同一のカラーの光を出射したり、それぞれ互いに異なる光を出射し、イエロー、マゼンタ、シアンなどのように上述したカラーと異なるカラーの光を出射することもできる。
各画素110は行列状に配置される。ここで、各画素110が行列状に配列されるということは、各画素110が行や列に沿って正確に一列に配列される場合のみを意味するのではなく、全体的に行や列に沿って配列されるが、ジグザグ状に配列される場合などのように、細部的な位置が変わり得ることを意味する。
図5は、本発明の一実施形態に係る表示装置を示す構造図である。
図5を参照すると、本発明の一実施形態に係る表示装置100は、タイミング制御部350、走査駆動部310、データ駆動部330、配線部、及び各画素を含む。ここで、各画素が複数個の画素を含む場合、それぞれの画素は、個別に配線部を介して走査駆動部310、データ駆動部330などに連結される。
タイミング制御部350は、外部(一例として、映像データを送信するシステム)から表示装置の駆動に必要な各種制御信号及び映像データを受信する。このようなタイミング制御部350は、受信した映像データを再整列した後でデータ駆動部330に伝送する。また、タイミング制御部350は、走査駆動部310及びデータ駆動部330の駆動に必要な各走査制御信号及び各データ制御信号を生成し、生成された各走査制御信号及び各データ制御信号をそれぞれ走査駆動部310及びデータ駆動部330に伝送する。
走査駆動部310は、タイミング制御部350から走査制御信号を受け、これに対応して走査信号を生成する。
データ駆動部330は、タイミング制御部350からデータ制御信号及び映像データを受け、これに対応してデータ信号を生成する。
配線部は、多数個の信号配線を含む。配線部は、具体的には、走査駆動部310と各画素とを連結する各スキャン配線130と、データ駆動部330と各画素とを連結する各データ配線120とを含む。スキャン配線130は、それぞれの画素に連結されてもよく、ここで、それぞれの画素に対応するスキャン配線を第1乃至第3スキャン配線130、130、130(以下、130)と表示する。
その他にも、配線部は、タイミング制御部350と走査駆動部310との間、タイミング制御部350とデータ駆動部330との間、又はその他の各構成要素間を連結し、該当の信号を伝達する各配線をさらに含む。
各スキャン配線130は、走査駆動部310で生成された走査信号を各画素に提供する。データ駆動部330で生成されたデータ信号は各データ配線120に出力される。
各画素は、各スキャン配線130及び各データ配線120に接続される。各画素は、各スキャン配線130から走査信号が供給されるとき、各データ配線120から入力されるデータ信号に対応して選択的に発光する。一例として、各フレーム期間の間、それぞれの画素は、入力を受けたデータ信号に相当する輝度で発光する。ブラック輝度に相当するデータ信号を受けた各画素は、該当のフレーム期間の間、非発光となることによってブラックを表示する。
本発明の一実施形態において、各画素は、パッシブ型又はアクティブ型で駆動し得る。表示装置がアクティブ型で駆動する場合、表示装置は、走査信号及びデータ信号の他にも、第1及び第2画素電源をさらに受けて駆動し得る。
図6は、一つの画素を示す回路図であって、パッシブ型表示装置を構成する画素の一例を示した回路図である。ここで、画素は、各画素のうち一つ、例えば、赤色画素、緑色画素、及び青色画素のうち一つであってもよく、本実施形態では、第1画素110を示す。第2及び第3画素も第1画素と実質的に同一の方式で駆動し得るので、第2及び第3画素の回路図に対する説明は省略する。
図6を参照すると、第1画素110は、スキャン配線130とデータ配線120との間に接続される発光素子150を含む。発光素子150は、第1エピタキシャルスタック20に対応する。第1エピタキシャルスタック20は、p型半導体層とn型半導体層との間にしきい電圧以上の電圧が印加されるとき、印加された電圧の大きさに相当する輝度で発光する。すなわち、第1スキャン配線130に印加される走査信号及び/又はデータ配線120に印加されるデータ信号の電圧を調節することによって、第1画素110の発光を制御することができる。
図7は、第1画素を示す回路図であって、アクティブ型表示装置を構成する画素の一例を示した回路図である。
表示装置がアクティブ型である場合、第1画素110は、走査信号及びデータ信号の他にも、第1及び第2画素電源ELVDD、ELVSSをさらに受けて駆動し得る。
図7を参照すると、第1画素110は、発光素子150と、これに接続されるトランジスタ部とを含む。
発光素子150は、第1エピタキシャルスタック20に対応し、発光素子150のp型半導体層は、トランジスタ部を経由して第1画素電源ELVDDに接続され、n型半導体層は、第2画素電源ELVSSに接続されてもよい。第1画素電源ELVDD及び第2画素電源ELVSSは、互いに異なる電位を有してもよい。一例として、第2画素電源ELVSSは、第1画素電源ELVDDの電位よりも発光素子のしきい電圧以上低い電位を有してもよい。このような発光素子のそれぞれは、トランジスタ部によって制御される駆動電流に相当する輝度で発光する。
本発明の一実施形態によると、トランジスタ部は、第1及び第2トランジスタM1、M2及びストレージキャパシタCstを含む。但し、トランジスタ部の構造は、図7に示した実施形態に限定されない。
第1トランジスタM1(スイッチングトランジスタ)のソース電極はデータ配線120に接続され、ドレイン電極は第1ノードN1に接続される。そして、第1トランジスタのゲート電極は第1スキャン配線130に接続される。このような第1トランジスタは、第1スキャン配線130から第1トランジスタM1がオンになり得る電圧の走査信号が供給されるときにオンになり、データ配線120と第1ノードN1とを電気的に連結する。このとき、データ配線120には該当のフレームのデータ信号が供給され、これによって、第1ノードN1にデータ信号が伝達される。第1ノードN1に伝達されたデータ信号はストレージキャパシタCstに充電される。
第2トランジスタM2(駆動トランジスタ)のソース電極は第1画素電源ELVDDに接続され、ドレイン電極は発光素子のn型半導体層に接続される。そして、第2トランジスタM2のゲート電極は第1ノードN1に接続される。このような第2トランジスタM2は、第1ノードN1の電圧に対応して発光素子に供給される駆動電流の量を制御する。
ストレージキャパシタCstの一電極は第1画素電源ELVDDに接続され、他の電極は第1ノードN1に接続される。このようなストレージキャパシタCstは、第1ノードN1に供給されるデータ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を維持する。
便宜上、図7では、二つのトランジスタを含むトランジスタ部を示した。しかし、本発明は、これに限定されなく、トランジスタ部の構造を多様に変更して実施可能である。例えば、トランジスタ部は、さらに多くのトランジスタやキャパシタなどを含んでもよい。また、本実施形態において、第1及び第2トランジスタ、ストレージキャパシタ、及び各配線の具体的な構造を示してはいないが、第1及び第2トランジスタ、ストレージキャパシタ、及び各配線は、本発明の実施形態に係る回路を実現する限度内で多様な形態で設けられ得る。
上述した画素は、本発明の概念から逸脱しない限度内で多様な構造で実現可能であり、具体的には、次のようなパッケージ構造で実現され得る。以下では、パッシブマトリックスタイプの画素がパッケージで実現された実施形態を一例として説明する。
図8aは、本発明の一実施形態に係る発光素子パッケージを示した平面図で、図8bは、図8aのA-A’線に沿った断面図である。
図8a及び図8bにおいて、説明の便宜上、素子が単純化された形態を示し、後述する第1乃至第4バンプ電極も、平らな発光素子上に形成されたものに単純化して示した。特に、発光素子は、上面が平らなものとして示したが、上面に段差及び/又は傾斜がある構造であってもよい。発光構造体による具体的な構成は、図9a乃至図9cに示した。
図8a及び図8bを参照すると、本発明の一実施形態に係る発光素子パッケージは、ベース基板91、ベース基板91上に設けられた各外側電極、ベース基板91上に設けられた発光素子10UT、及び発光素子10UTと各外側電極とを連結する各連結電極を含む。
ベース基板91は、全体的に発光構造体10及び基板11を支持し、発光構造体10を外部装置と連結するためのものである。
ベース基板91は、四角形の板状で設けられてもよい。ベース基板91は、ベース基板91の中心部に位置し、上面から下面方向に陥没した第1凹部OP1を有してもよい。第1凹部OP1は、前記ベース基板91の一部が除去されて形成された底面及び側壁によって定義され得る。
第1凹部OP1は、発光素子10UTの形状及び大きさ、特に、発光素子10UTの基板11の形状及び大きさに対応して形成され、発光素子10UTがベース基板91の第1凹部OP1に容易に挿入されるように基板11の大きさと実質的に同じかそれより少し大きく設けられ得る。本発明の一実施形態において、発光素子10UT及び第1凹部OP1が平面上から見ると四角形の形状を有することを一例として説明する。
発光素子10UTは、基板11及び発光構造体10を含む。発光構造体10は、上述した各エピタキシャルスタックと、各エピタキシャルスタックに連結された各バンプ電極とを含む。各バンプ電極は、各エピタキシャルスタックに電気的に連結され、少なくとも一部が基板11上に配置される。本発明の一実施形態において、各バンプ電極は、発光素子10UTの各基板11の各コーナー部に設けられてもよく、互いに隣接した各バンプ電極同士は互いに離隔してもよい。各バンプ電極は、四角形の各コーナー側に設けられた第1乃至第4バンプ電極20bp、30bp、40bp、50bpを含んでもよい。本発明の一実施形態において、第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、光出射領域EAと重畳しないように設けられる。各エピタキシャルスタックと第1乃至第4バンプ電極20bp、30bp、40bp、50bpとの電気的連結関係は、後で詳細に説明する。
ベース基板91には、発光素子10UT、すなわち、基板11及び発光構造体10の一部が板状のベース基板91内に埋め込まれてもよい。本発明の一実施形態において、発光素子10UTのうち基板11は、ベース基板91の第1凹部OP1内に配置される。これによって、基板11の背面及び側面がベース基板91によって取り囲まれる。本実施形態において、基板11の厚さH1とベース基板91の第1凹部OP1の深さH2は実質的に互いに同一の値を有してもよい。基板11の厚さH1と第1凹部OP1の深さH2が実質的に同一であるので、基板11の上面とベース基板91の上面は互いに同一の平面上に配置され得る。
ここで、発光素子10UTの基板11とベース基板91との間には接着剤(図示せず)が設けられてもよく、接着剤によって発光素子10UTとベース基板91とが互いに堅固に接着され得る。接着剤が設けられる場合、基板11の厚さは、接着剤の厚さを考慮して設定され得る。例えば、接着剤が設けられたとしても、基板11の上面とベース基板91の上面が互いに一致するように、基板11の厚さは、接着剤が設けられないときより小さく設定されてもよい。
接着剤としては、多様な材料、例えば、アクリル系高分子、ニトリル系高分子、シリコンゴム、ブチルゴム、スチレンブロック共重合体、ビニルエーテル系高分子、ウレタン高分子、エポキシ高分子などが使用されてもよい。接着剤は、光学的に透明なものが使用されてもよいが、ホワイトカラー、ブラックカラー、又はそれ以外のカラーからなってもよい。接着剤のカラーは、発光素子10UTからの光が上部方向に最大限進行できるように上部方向に光を反射させる物質からなってもよく、下部方向への光を遮断できるように光を吸収又は遮断する物質からなってもよい。また、接着剤は、上部方向への光の抽出効率性を高めるために、その内部に蛍光体を含んでもよい。蛍光体は、発光素子10UTからの光をユーザーが必要とする光の波長帯域の光に変換させる光変換層として使用されてもよい。
ベース基板91上には各外側電極が設けられる。各外側電極は、外部の装置と連結されるための各配線である。各外側電極は、発光素子10UTとの電気的な連結が必要な構成要素に対応する個数で設けられてもよい。各外側電極には追加的な各配線がさらに連結されてもよく、追加的な各配線は外部の装置と電気的に連結されてもよい。
各外側電極は、多様な形状で多様な位置に設けられ得る。本発明の一実施形態において、各外側電極は、ベース基板91が四角形で設けられる場合、ベース基板91の各コーナーに設けられてもよく、互いに隣接した各外側電極同士は互いに離隔してもよい。各外側電極は、第1凹部OP1が形成された位置には設けられず、第1凹部OP1が形成された位置では一側が除去された面取り形態で設けられる。
本発明の一実施形態において、各外側電極は、第1乃至第4外側電極20FL、30FL、40FL、50FLを含んでもよい。第1乃至第4外側電極20FL、30FL、40FL、50FLは、それぞれ第1乃至第4バンプ電極20bp、30bp、40bp、50bpに連結できるように互いに隣接した位置に設けられる。すなわち、第1外側電極20FLは第1バンプ電極20bpに隣接した位置に、第2外側電極30FLは第2バンプ電極30bpに隣接した位置に、第3外側電極40FLは第3バンプ電極40bpに隣接した位置に、第4外側電極50FLは第4バンプ電極50bpに隣接した位置に設けられる。
本発明の一実施形態において、第1乃至第4外側電極20FL、30FL、40FL、50FLと第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、実質的に互いに同一の平面上に設けられてもよく、又は、完全に同一の平面上に設けられないとしても、その高さの差が大きくないためほぼ同一の平面に見える程度に設けられてもよい。
ベース基板91上には第1絶縁部材93が設けられる。第1絶縁部材93は、第1凹部OP1を除いたベース基板91上に設けられる。第1絶縁部材93は、第1乃至第4バンプ電極20bp、30bp、40bp、50bpが形成された領域と隣接した領域で第1乃至第4外側電極20FL、30FL、40FL、50FLの一部を露出させる第2凹部OP2を有する。各第2凹部OP2は、前記第1絶縁部材93の一部が除去されて形成された側壁及び露出した各外側電極の上面によって定義され得る。第2凹部OP2は、第1絶縁部材93の上側方向及び露出した各外側電極に対応する各バンプ電極側に開放された形状を有する。例えば、各第2凹部OP2のうち第1外側電極20FLを露出させる第2凹部は、第1絶縁部材93の上側方向及び第1バンプ電極20bp側に開放された形状を有する。
発光素子10UT上には第2絶縁部材90が設けられる。第2絶縁部材90は、第1乃至第4外側電極20FL、30FL、40FL、50FLと隣接した領域で第1乃至第4バンプ電極20bp、30bp、40bp、50bpの一部を露出させる第3凹部OP3を有する。各第3凹部OP3は、第2絶縁部材90の上側方向及び露出した各バンプ電極に対応する各外側電極側に開放された形状を有する。例えば、各第3凹部OP3のうち第3バンプ電極40bpを露出させる第3凹部は、第2絶縁部材90の上側方向及び第2外側電極30FL側に開放された形状を有する。
また、第2絶縁部材90は、光出射領域EAを除いた発光素子10UT上に設けられる。このために、第2絶縁部材90は、各エピタキシャルスタックのうち最上端部に位置したエピタキシャルスタックの上面を露出させる開口OPを有し、開口OPによって露出した部分が光出射領域EAになる。本実施形態において、光出射領域EAは円形であってもよい。しかし、光出射領域EAの形状は、これに限定されなく、多様な形状、例えば、多角形、少なくとも一つの直線及び曲線からなる閉じられた図形、及び曲線からなる閉じられた図形のうちいずれか一つであってもよい。
第2及び第3凹部OP2、OP3によって露出した各外側電極及び各バンプ電極上には、各外側電極と各バンプ電極とを連結する各連結電極が設けられる。各連結電極は、第1乃至第4連結電極20ce、30ce、40ce、50ceを含んでもよく、それぞれ対応する各外側電極と各バンプ電極とを電気的に連結する。より詳細には、第1乃至第4外側電極20FL、30FL、40FL、50FLと第1乃至第4バンプ電極20bp、30bp、40bp、50bpとの間には、第1乃至第4外側電極20FL、30FL、40FL、50FLと第1乃至第4バンプ電極20bp、30bp、40bp、50bpとをそれぞれ1対1で連結するための第1乃至第4連結電極20ce、30ce、40ce、50ceが設けられてもよい。第1連結電極20ceは、第2及び第3凹部OP2、OP3のうち第1外側電極20FL及び第1バンプ電極20bpが露出した部分に設けられる。第1外側電極20FL及び第1バンプ電極20bp上に一体になった第1連結電極20ceが設けられることによって、第1外側電極20FLと第1バンプ電極20bpとが互いに連結される。第2連結電極30ceは、第2及び第3凹部OP2、OP3のうち第2外側電極30FL及び第2バンプ電極30bpが露出した部分に設けられる。第2外側電極30FL及び第2バンプ電極30bp上に一体になった第2連結電極30ceが設けられることによって、第2外側電極30FLと第2バンプ電極30bpとが互いに連結される。同一の形態で、第3連結電極40ceを介して第3外側電極40FLと第3バンプ電極40bpとが互いに連結され、第4連結電極50ceを介して第4外側電極50FLと第4バンプ電極50bpとが互いに連結される。
本発明の一実施形態において、第1乃至第4バンプ電極20bp、30bp、40bp、50bpと第1乃至第4外側電極20FL、30FL、40FL、50FLは、互いに第1乃至第4連結電極20ce、30ce、40ce、50ceによって安定的に連結できるように実質的に互いに同一の平面上に配置されてもよい。ここで、第1乃至第4バンプ電極20bp、30bp、40bp、50bpと第1乃至第4外側電極20FL、30FL、40FL、50FLの全てが同一の平面である必要はなく、第1乃至第4バンプ電極20bp、30bp、40bp、50bp及び第1乃至第4外側電極20FL、30FL、40FL、50FLのうち互いに隣接したバンプ電極と外側電極が互いに同一の平面上にあればよい。各連結電極のための導電性材料がシルクスクリーンなどの印刷を通じて第2及び第3開口OP2、OP3を介して露出した各バンプ電極及び各外側電極上に形成され、前記導電性材料が硬化されることによって各連結電極が製造される。これは、互いに隣接したバンプ電極と外側電極の高さが異なる場合、各連結電極の接着力が低下され得るためである。
本発明の一実施形態において、第1乃至第4バンプ電極20bp、30bp、40bp、50bpと第1乃至第4外側電極20FL、30FL、40FL、50FLは、光出射領域EAと重畳しないように光出射領域EAを除いた外側部分で第1乃至第4連結電極20ce、30ce、40ce、50ceによって連結される。すなわち、第1乃至第4連結電極20ce、30ce、40ce、50ceは光出射領域EAと重畳しない。
各連結電極が設けられた第2及び第3凹部OP2、OP3内にはカバー部材95が充填されてもよい。また、第1凹部OP1と発光素子10UTとの間の空間にもカバー部材95が充填され得る。
本発明の一実施形態において、ベース基板91、第1絶縁部材93、第2絶縁部材90、及びカバー部材95のうち少なくとも一つは光遮断材料からなってもよい。ベース基板91、第1絶縁部材93、第2絶縁部材90、及びカバー部材95のうち少なくとも一つが光遮断材料からなることによって、互いに隣接した二つの発光素子パッケージ間の光の混色を防止することもできる。また、これを通じて、各発光素子パッケージから出射された光は、ベース基板91の前面が向いている方向への光の進行が最大化され、それ以外の方向、例えば、ベース基板91の側面が向いている方向や背面が向いている方向への光の進行が最大限防止される。本発明の一実施形態では、ベース基板91、第1絶縁部材93、第2絶縁部材90、及びカバー部材95の全てが光遮断材料からなってもよい。
これに加えて、ベース基板91上に、第1絶縁部材93、第2絶縁部材90、又はカバー部材95などが設けられることによって、発光素子パッケージの剛性が増加するという効果を得ることができる。特に、カバー部材95の場合、第1凹部OP1、第2凹部OP2及び第3凹部OP3に形成された内部空間を充填して硬化され得るので、ベース基板91、第1絶縁部材93、第2絶縁部材90、及びカバー部材95の間の接着力を増加させるという効果があり得る。その結果、全体の発光素子パッケージの剛性がさらに増加する。
本発明の一実施形態において、ベース基板91上に配置される第1絶縁部材93、第2絶縁部材90、及びカバー部材95のうち少なくとも一つは有機高分子材料からなってもよいが、その材料は限定されない。
本発明の一実施形態において、各外側電極は、発光素子10UTの外側に、発光素子10UTの各バンプ電極より広い面積で形成され得るので、その後、各外側電極に直接又は別途の各配線を介して外部装置が容易に連結され得る。例えば、発光素子10UTには、発光信号を提供する第1乃至第3発光信号配線と、共通電圧を提供する共通配線とが連結されてもよい。本実施形態において、第1乃至第3発光信号配線は第1乃至第3スキャン配線に、共通配線はデータ配線にそれぞれ対応し得る。
各外側電極に別途の各配線が直接連結される場合、別途の配線との連結のために第1絶縁部材93の一部が除去され、別途の開口がさらに形成されてもよい。
ここで、第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、発光素子10UTの縁部に近い領域、特に、発光素子10UTのコーナー部分に設けられてもよく、これを通じて、第1乃至第4外側電極20FL、30FL、40FL、50FLに連結されることによって、光出射領域EAを確保しながらも第1乃至第4バンプ電極20bp、30bp、40bp、50bpに外部配線を直接連結する場合に比べて断線の可能性が減少する。
上述したような本発明の一実施形態に係る発光素子パッケージは、ベース基板上に実装された発光素子が、ベース基板の前面が向いている方向に光を出射する。これによって、本発明の一実施形態に係る発光素子パッケージでは、ベース基板の背面が向いている方向に光を出射する既存の発明とは異なり、発光素子から出射された光がベース基板を経ることなく直ぐ上部方向に出射する。その結果、発光素子から出射された光の出射効率が増加する。また、ベース基板が光遮断材料、例えば、ブラックカラー材料からなることによって、互いに隣接した各発光素子間の混色が減少するだけでなく、コントラストも向上し得る。
本発明の一実施形態に係る発光素子パッケージは、ベース基板上に発光素子が実装される形態で設けられるので、発光素子に欠陥が発生したときにリペアが容易になるという長所を有する。ベース基板の第1凹部内には、第1凹部の深さと事実上同一の厚さを有する発光素子が配置される。これによって、ベース基板の上面と発光素子の上面が事実上同一の平面上に位置し、各連結電極が発光素子の上面及びベース基板の上面(すなわち、その同一の平面上)に形成される。発光素子に欠陥がある場合、この各連結電極にレーザーなどを印加した後、前記第1凹部から発光素子を上部方向に容易にピックアップして除去することができる。
本発明の一実施形態によると、発光素子は、ベース基板の背面が向いている方向ではない前面が向いている方向に光を出射する。このために、発光素子では、ベース基板と接する側に基板が設けられ、発光構造体が基板を挟んでベース基板と離隔する。発光素子に欠陥が発生する場合、欠陥がある発光素子を下部でイジェクトピンを用いて上部方向に加圧する方式で分離できるが、本発明の一実施形態に係る発光素子では、イジェクトピンで発光素子パッケージを下部から上部方向に加圧したとしても、下部側に基板が配置されているので、発光構造体の破損が著しく減少する。よって、欠陥が発生した発光素子を発光素子パッケージから破損なく除去した後、欠陥がない発光素子をその場所に配置することによって発光素子パッケージを容易にリペアすることができる。
本発明の一実施形態において、発光素子は多様な形態で実現され得る。図9aは、本発明の一実施形態に係る一つの発光素子を示した平面図で、図9b及び図9cは、それぞれ図9aのA-A’線及びB-B’線に沿った断面図である。
図9a、図9b及び図9cを参照すると、本発明の一実施形態に係る発光素子は、平面上から見ると、複数のエピタキシャルスタックが積層された光出射領域を有する。本発明の一実施形態において、各第1乃至第3エピタキシャルスタック20、30、40のいずれの極性の半導体層に共通電圧を印加するのかによって積層構造が変わり得る。以下では、p型半導体層に共通電圧を印加する実施形態を一例として説明する。
複数のエピタキシャルスタックは、基板11上に積層された第3エピタキシャルスタック40、第2エピタキシャルスタック30、及び第1エピタキシャルスタック20を含む。
第1乃至第3エピタキシャルスタック20、30、40のそれぞれは、p型半導体層、前記p型半導体層の上に設けられた活性層、及び前記活性層の上に設けられたn型半導体層を含む。すなわち、第1エピタキシャルスタック20は、第1p型半導体層25、第1p型半導体層25上に設けられた第1活性層23、及び第1活性層23上に設けられた第1n型半導体層21を含む。第2エピタキシャルスタック30は、第2p型半導体層35、第2p型半導体層35上に設けられた第2活性層33、及び第2活性層33上に設けられた第2n型半導体層31を含む。第3エピタキシャルスタック40は、第3n型半導体層41、第3n型半導体層41上に設けられた第3活性層43、及び第3活性層43上に設けられた第3p型半導体層45を含む。
第3エピタキシャルスタック40の第3p型半導体層45上には、第3p型半導体層45と直接接触する第3p型コンタクト電極45p、第2接着層63、及び第2p型コンタクト電極35pが順次設けられる。第2p型コンタクト電極35pは、第2エピタキシャルスタック30の第2p型半導体層35と直接接触する。
第2エピタキシャルスタック30の第2n型半導体層31上には、第1接着層61及び第1p型コンタクト電極25pが順次設けられる。第1p型コンタクト電極25pは、第1エピタキシャルスタック20の第1p型半導体層25と直接接触する。
第1エピタキシャルスタック20の第1n型半導体層21上には第1n型コンタクト電極21nが設けられる。
第1乃至第3エピタキシャルスタック20、30、40が積層された基板11上には単層又は多層の絶縁膜が設けられる。本発明の一実施形態において、第1乃至第3エピタキシャルスタック20、30、40の側面及び上面の一部には、第1乃至第3エピタキシャルスタック20、30、40の積層体をカバーする第1絶縁膜81及び第2絶縁膜83が設けられる。第1及び/又は第2絶縁膜81、83は、多様な有/無機絶縁性材料からなってもよく、その材料や形態は限定されない。例えば、第1及び/又は第2絶縁膜81、83は、DBR(distributed Bragg reflector)として設けられてもよい。また、第1及び/又は第2絶縁膜81、83は、ブラックカラーの有機高分子膜であってもよい。本発明の一実施形態において、図示してはいないが、第1及び/又は第2絶縁膜81、83上には、フローティングされた金属反射膜がさらに設けられてもよい。本発明の一実施形態において、絶縁膜は、屈折率が互いに異なる二つの層以上の絶縁膜を蒸着することによって形成することができる。
画素には、第1乃至第3エピタキシャルスタック20、30、40に配線部を連結するためのコンタクト部が設けられる。コンタクト部は、第1エピタキシャルスタック20に発光信号を提供するための第1コンタクト部20C、第2エピタキシャルスタック30に発光信号を提供するための第2コンタクト部30C、第3エピタキシャルスタック40に発光信号を提供するための第3コンタクト部40C、及び第1乃至第3エピタキシャルスタック20、30、40に共通電圧を印加するための第4コンタクト部50Cを含む。
本発明の一実施形態において、第1乃至第4コンタクト部20C、30C、40C、50Cは、平面上から見ると、多様な位置に設けられ得る。例えば、本発明の一実施形態において、発光素子が四角形状を有する場合、第1乃至第4コンタクト部20C、30C、40C、50Cは、四角形の各コーナーに対応する領域に配置されてもよい。このとき、コンタクト部は、光出射領域と重畳しなくてもよい。しかし、第1乃至第4コンタクト部20C、30C、40C、50Cの位置は、これに限定されなく、発光素子の形状によって多様に変更され得る。
第1乃至第4コンタクト部20C、30C、40C、50Cは、それぞれ第1乃至第4パッド20pd、30pd、40pd、50pd、及び第1乃至第4バンプ電極20bp、30bp、40bp、50bpを含んでもよい。
第1乃至第4パッド20pd、30pd、40pd、50pdのそれぞれは互いに離隔して絶縁される。
第1乃至第4バンプ電極20bp、30bp、40bp、50bpのそれぞれは互いに離隔して絶縁される。第1乃至第4バンプ電極20bp、30bp、40bp、50bpのそれぞれの一部は、第1乃至第3エピタキシャルスタック20、30、40の縁部にわたって形成されてもよく、第1乃至第3エピタキシャルスタック20、30、40の外側に延長され、基板の直上に設けられてもよい。第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、第1乃至第3エピタキシャルスタック20、30、40の活性層23、33、43の各側面のうち少なくとも一部をカバーすることができる。第1乃至第4バンプ電極20bp、30bp、40bp、50bpが第1乃至第3エピタキシャルスタックの各側面のうち少なくとも一部をカバーすることによって、第1乃至第3エピタキシャルスタック20、30、40から発生した熱が第1乃至第4バンプ電極20bp、30bp、40bp、50bpを介して容易に排出され得る。このように、第1乃至第4バンプ電極20bp、30bp、40bp、50bpの放熱効果により、第1乃至第3エピタキシャルスタック20、30、40の劣化が減少し得る。
第1コンタクト部20Cは、互いに電気的に連結される第1パッド20pd及び第1バンプ電極20bpを含む。第1パッド20pdは、第1エピタキシャルスタック20の第1n型コンタクト電極21n上に設けられ、第1絶縁膜81に設けられた第1コンタクトホール20CHを介して第1n型コンタクト電極21nに連結される。第1バンプ電極20bpは、少なくとも一部が第1パッド20pdと重畳する。第1バンプ電極20bpは、第1パッド20pdと重畳した領域で第2絶縁膜83を挟んで第1スルーホール20ctを介して第1パッド20pdと連結される。ここで、第1パッド20pdと第1バンプ電極20bpは、互いに同一の形状で設けられ、完全に重畳し得る。しかし、第1パッド20pdと第1バンプ電極20bpは、その形状に限定がなく、互いに異なる形状及び大きさを有してもよい。
第2コンタクト部30Cは、互いに電気的に連結される第2パッド30pd及び第2バンプ電極30bpを含む。第2パッド30pdは、第2エピタキシャルスタック30の第2n型半導体層31上に設けられ、第1絶縁膜81に形成された第2コンタクトホール30CHを介して第2n型半導体層31に連結される。第2バンプ電極30bpは、少なくとも一部が第2パッド30pdと重畳する。第2バンプ電極30bpは、第2パッド30pdと重畳した領域で第2絶縁膜83を挟んで第2スルーホール30ctを介して第2パッド30pdと連結される。
第3コンタクト部40Cは、互いに電気的に連結される第3パッド40pd及び第3バンプ電極40bpを含む。第3パッド40pdは、第3エピタキシャルスタック40の第3n型半導体層41上に設けられ、第1絶縁膜81に形成された第3コンタクトホール40CHを介して第3n型半導体層41に連結される。第3バンプ電極40bpは、少なくとも一部が第3パッド40pdと重畳する。第3バンプ電極40bpは、第3パッド40pdと重畳した領域で第2絶縁膜83を挟んで第3スルーホール40ctを介して第3パッド40pdと連結される。
第4コンタクト部50Cは、互いに電気的に連結される第4パッド50pd及び第4バンプ電極50bpを含む。第4パッド50pdは、第1乃至第3エピタキシャルスタック20、30、40の第1乃至第3p型コンタクト電極25p、35p、45p上に設けられた第1サブコンタクトホール50CHa及び第2サブコンタクトホール50CHbを介してそれぞれ第1乃至第3エピタキシャルスタック20、30、40の第1乃至第3p型半導体層25、35、45に連結される。より詳細には、第4パッド50pdは、第1p型コンタクト電極25p上に設けられた第1サブコンタクトホール50CHaを介して第1p型コンタクト電極25pと連結され、第2及び第3p型コンタクト電極35p、45p上に設けられた第2サブコンタクトホール50CHbを介して第2及び第3p型コンタクト電極35p、45pに同時に連結される。ここで、第2及び第3p型コンタクト電極35p、45pにそれぞれ個別的にコンタクトホールを形成する工程の代わりに、一つの第2サブコンタクトホール50CHbを介して第2及び第3p型コンタクト電極35p、45pに同時に連結できるので、発光素子の製造工程が単純化されるだけでなく、各コンタクトホールが素子内で占める面積が減少し得る。第4バンプ電極50bpは、少なくとも一部が第4パッド50pdと重畳する。第4バンプ電極50bpは、第4パッド50pdと重畳した領域で第2絶縁膜83を挟んで第4スルーホール50ctを介して第4パッド50pdと連結される。
本実施形態において、第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、発光構造体の第1乃至第3エピタキシャルスタック20、30、40の外側に延長された形態で設けられ、平面上から見ると、第1乃至第3エピタキシャルスタック20、30、40と重畳しない領域では基板の直上に配置される。
本実施形態において、第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、平面上から見ると、同一の形状及び面積で提供できるが、その形状及び面積に限定がなく、多様な形状及び面積を有することができる。
本実施形態において、第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、少なくとも一部が基板11の直上に形成され、基板11と同一の平面上に配置された第1乃至第4外側電極20FL、30FL、40FL、50FLに連結される。しかし、第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、その位置に限定がなく、基板11上ではない第1乃至第3エピタキシャルスタック20、30、40のうちいずれか一つの上にその一部が配置されてもよい。
図10は、本発明の他の実施形態に係る発光素子パッケージを示した図であって、図8aのA-A’線に沿った断面図である。図11aは、図10に該当する一つの発光素子を示した平面図で、図11b及び図11cは、それぞれ図11aのA-A’線及びB-B’線に沿った断面図である。
図10、図11a乃至図11cを参照すると、各バンプ電極の一部は、前記発光構造体上に設けられてもよい。例えば、図示したように、第1乃至第4バンプ電極20bp、30bp、40bp、50bpの少なくとも一部が第3エピタキシャルスタック40上に形成されてもよい。
本実施形態において、第1乃至第3エピタキシャルスタック20、30、40及び第1乃至第4パッド電極20pd、30pd、40pd、50pdの構造は、上述した各実施形態と実質的に同一であるが、第1乃至第4バンプ電極20bp、30bp、40bp、50bpの位置は異なってもよい。すなわち、上述した実施形態では、第1乃至第4バンプ電極20bp、30bp、40bp、50bpが発光構造体の外側に延長され、第1乃至第4バンプ電極20bp、30bp、40bp、50bpの一部が基板11の直上にも設けられたが、本実施形態では、第1乃至第4バンプ電極20bp、30bp、40bp、50bpの全てが各発光構造体上に設けられる。この場合、第1乃至第4バンプ電極20bp、30bp、40bp、50bpは、基板11の直上に設けられる場合よりも上側にさらに高い位置に配置される。
本発明の一実施形態において、各連結電極を用いて各外側電極と各バンプ電極とを容易に連結するためには、各外側電極と各バンプ電極が実質的に同一の高さを有することが好ましい。これによって、本実施形態と同様に、各バンプ電極が基板11上ではない各エピタキシャルスタックのうちいずれか一つの上に設けられる場合、各バンプ電極が設けられた平面が、各外側電極が設けられた平面と実質的に同一の平面になるように第1凹部OP1の深さを調節することができる。例えば、基板11の厚さH1は、第1凹部の深さH2より小さく形成される。第1凹部OP1の深さは、各バンプ電極が設けられた各エピタキシャルスタックの位置を考慮した上で、基板11の厚さH1より大きい値に設定されてもよい。
上述した構造を有する発光素子パッケージは、各外側電極が形成されたベース基板及び発光素子をそれぞれ準備し、発光素子をベース基板に配置した後、各外側電極と発光素子とを電気的に連結する形態で製造されてもよい。これに対しては、図面を参照して詳細に説明する。
図12a、図13a、図14a、及び図15aは、発光素子パッケージを製造する方法を示した平面図であって、図12b、図13b、図14b、及び図15b乃至図15dは、図12a、図13a、図14a、及び図15aの平面図に対応する断面図である。
図12a及び図12bを参照すると、発光素子10UTが準備される。以下で開示した各工程によって基板上に発光構造体を形成することによって発光素子10UTが製造される。発光構造体10は、基板11上に第3エピタキシャルスタック、第2エピタキシャルスタック、及び第1エピタキシャルスタックを順次形成し、第1乃至第3エピタキシャルスタックをフォトリソグラフィーなどで順次パターニングした後、第1乃至第4パッド電極及び第1乃至第4バンプ電極20bp、30bp、40bp、50bpなどを形成する工程を通じて製造され得る。
発光構造体10上には第2絶縁部材90が形成され、第2絶縁部材90には、第1乃至第4バンプ電極20bp、30bp、40bp、50bpの一部及び光出射領域EAを露出させる第3凹部OP3及び開口OPが形成される。
図13a及び図13bを参照すると、発光素子10UTと別個に、ベース基板91が準備され、ベース基板91上に第1乃至第4外側電極20FL、30FL、40FL、50FLが形成され、第1乃至第4外側電極20FL、30FL、40FL、50FL上に第1絶縁部材93が形成される。
ベース基板91には所定深さを有する第1凹部OP1が形成され、第1絶縁部材93には、第1乃至第4外側電極20FL、30FL、40FL、50FLの一部領域を露出させる第2凹部OP2が形成される。第1凹部OP1は、図12a及び図12bに示した発光素子10UTの大きさ及び形状を考慮した上で、対応する大きさ及び形状で形成される。
図14a及び図14bを参照すると、図12a及び図12bに示した発光素子10UTは、図13a及び図13bに示したベース基板91の第1凹部OP1に載置される。ベース基板91の第1凹部OP1の底面と発光素子10UTとの間には接着剤が設けられてもよい。第1凹部OP1は、発光素子10UTの大きさと実質的に同じかそれより少し大きい状態で形成され、発光素子10UTが第1凹部OP1内に容易に挿入され得る。
発光素子10UTがベース基板91上に載置されることによって、発光素子10UT上の第3凹部OP3によって露出した第1乃至第4バンプ電極20bp、30bp、40bp、50bpと、ベース基板91上の第2凹部OP2によって露出した第1乃至第4外側電極20FL、30FL、40FL、50FLの上面が実質的に互いに同一の平面上に配置される。ここで、互いに同一の平面上に配置されるということは、完全に同一の平面上に配置される場合のみならず、完全に同一の平面ではなく、高さにおいて微差がある場合も含む。その後に形成される第1乃至第4連結電極20ce、30ce、40ce、50ceが未硬化物質(例えば、ソルダー)で形成される場合、高さにおいて微差があったとしても、第1乃至第4外側電極20FL、30FL、40FL、50FL上に形成されるのには問題がない。
また、発光素子10UT上の第1乃至第4バンプ電極20bp、30bp、40bp、50bp、及びベース基板91上の第1乃至第4外側電極20FL、30FL、40FL、50FLのうち互いに対応するバンプ電極と外側電極は互いに隣接した位置近くに配置され、第2及び第3凹部OP2、OP3によって露出したバンプ電極と外側電極は第2及び第3凹部OP2、OP3の側壁によって取り囲まれる。
図15a及び図15bを参照すると、第2及び第3凹部OP2、OP3によって露出したバンプ電極と外側電極部分にシルクスクリーンなどの印刷方法を用いて第1乃至第4連結電極20ce、30ce、40ce、50ceを形成する。シルクスクリーン印刷法を用いる場合、上下に貫通する部分及びそうでない部分が形成されたマスクMSKを準備し、上下に貫通する部分を介して第1乃至第4連結電極20ce、30ce、40ce、50ceを形成する材料を、露出したバンプ電極及び外側電極上に印刷することができる。第1乃至第4連結電極20ce、30ce、40ce、50ceは、未硬化の導電物質で形成された後、リフロー及び硬化を通じて第2及び第3開口OP2、OP3によって形成された領域内に安定的に形成される。図面では、説明の便宜上、半球状に表示したが、第1乃至第4連結電極20ce、30ce、40ce、50ceは、その形状に限定がなく、リフロー及び硬化を経て第2及び第3開口OP2、OP3を埋める形態に一部の形状が変更されてもよい。
図15a及び図15cを参照すると、各連結電極が形成されたベース基板91及び発光素子10UT上にカバー部材95を形成する。カバー部材95は、未硬化の有機材料95iで形成されてもよく、第2及び第3凹部OP2、OP3によって定義された空間内に滴下されてもよい。未硬化の有機材料95iは、第2及び第3凹部OP2、OP3によって定義された空間及び第1凹部OP1と発光素子10UTとの間の隙間を充填することができる。
前記工程を通じて、図15dに示した発光素子パッケージが製造される。
本発明の一実施形態において、前記各図面では、説明の便宜上、一つの発光素子に対応して一つの第1凹部があるベース基板のみを示したが、これに限定されない。ベース基板は、多数個の発光素子が配置され得る多数個の第1凹部を有してもよい。この場合、ベース基板上に多数個の発光素子を同時に配置することができ、その後、カッティングを通じて単一の発光素子を有する発光素子パッケージ又は多数個の発光素子を有する発光素子パッケージなどに製造され得る。このとき、ベース基板上の外側電極も、多様な他の形態で配置され得る。
特に、ベース基板が、多数個の発光素子が配置できるように多数個の第1凹部を有する場合、第1凹部に各発光素子がそれぞれ実装されてもよく、各発光素子は一つの画素として機能することができる。このとき、各画素は、行列状に配置されてもよく、各画素は、第1乃至第4バンプ電極、第1乃至第4連結電極、及び第1乃至第4外側電極を経て走査駆動部やデータ駆動部に連結されてもよい。
一つのベース基板上に多数個の発光素子を有する発光素子パッケージは、それ自体で一つの表示装置として使用されてもよいが、多数個のベース基板を含む各発光素子パッケージが連結され、一つの表示装置として使用されてもよい。多数個の発光素子パッケージで一つの表示装置をなす場合、容易に表示装置の大型化が可能である。
また、本発明の一実施形態に係る発光素子パッケージは、発光素子の一部と第1乃至第4外側電極の一部が実質的に互いに同一の平面上に配置されたものを用いてシルクスクリーン印刷などの方法で連結電極を非常に容易に形成することができ、製造方法が簡単になり、所要費用が減少する。既存の発光素子の場合、互いに連結しようとする各電極が互いに非常に異なる平面上に配置される場合、ワイヤで二つの電極を連結するための時間及び費用が必要とされていた。
本発明の一実施形態において、ベース基板及び第1絶縁部材は、多様な形状、例えば、多様な形状の第1凹部及び第2凹部を有することができる。図16a乃至図16cは、図13bに対応する断面図であって、他の形態で形成されたベース基板及び第1絶縁部材を示した断面図である。
図16a乃至図16cを見ると、第1凹部OP1及び第2凹部OP2において、第1凹部OP1及び第2凹部OP2の各側壁のうち少なくとも一つは底面に対して垂直に形成されてもよいが、底面に対して傾斜するように形成されてもよい。第1凹部OP1及び第2凹部OP2の各側壁のうち少なくとも一つが底面に対して傾斜するように形成されるとき、テーパー状に形成されてもよく、又は、逆テーパー状に形成されてもよい。図示してはいないが、第2絶縁部材90上の第3凹部OP3も、同一の形態で底面に対して傾斜するように形成されてもよい。
各側壁の傾斜度は、製造工程やそれ以降の段階、例えば、発光素子の挿入容易性や、シルクスクリーン印刷時のインクの拡散性などを考慮した上で適宜制御され得る。
上述したように、本発明の一実施形態に係る発光素子パッケージの場合、ベース基板を基準にして前面が向いている方向に光を出射し、背面が向いている方向には光が出射されない。また、背面が向いている方向側に基板が設けられる。これによって、チップの選択及び配置(pick & Place)過程での破損が著しく減少するという効果がある。前面が向いている方向を上部方向、背面が向いている方向を下部方向としたとき、既存の発明の場合は、発光素子パッケージを他の装置に移送して配置する際、真空コレット(collet)で発光素子パッケージを上部から把持し、下部からイジェクトピンを用いて上部方向に加圧する方式で個別チップを分離する。この場合、イジェクトピンを用いて発光素子パッケージを下部から上部方向に加圧すると、発光構造体の破損が発生した。しかし、本発明の一実施形態の場合、下部側に基板が配置され、基板の上部に発光構造体が配置されるので、イジェクトピンを通じて下部から圧力が印加されたとしても発光構造体の破損が著しく減少する。
以上では、本発明の好適な実施形態を参照して説明したが、該当の技術分野で熟練した当業者又は該当の技術分野で通常の知識を有する者であれば、後述する特許請求の範囲に記載した本発明の思想及び技術領域から逸脱しない範囲内で本発明を多様に修正及び変更可能であることを理解できるだろう。
したがって、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されなく、特許請求の範囲によって定められるべきであろう。

Claims (22)

  1. 前面及び背面を有し、前記前面から陥没した第1凹部が設けられたベース基板;
    前記前面上に設けられた多数個の外側電極;
    前記第1凹部に設けられ、前記前面が向いている方向に光を出射する発光素子;及び
    前記発光素子と前記各外側電極とをそれぞれ連結する多数個の連結電極;を含み、
    前記発光素子は、
    基板;
    前記基板上に設けられた発光構造体;及び
    前記基板上に設けられた多数個のバンプ電極;を含み、
    前記各バンプ電極の上面と前記各外側電極の上面は実質的に同一の平面上に設けられ、前記各連結電極のそれぞれは、前記各バンプ電極及び前記各外側電極のうち互いに隣接したバンプ電極及び外側電極上に設けられる発光素子パッケージ。
  2. 前記ベース基板上に設けられた第1絶縁部材をさらに含み、前記第1絶縁部材は、前記各外側電極の一部を露出させる第2凹部を有する、請求項1に記載の発光素子パッケージ。
  3. 前記発光構造体上に設けられた第2絶縁部材をさらに含み、前記第2絶縁部材は、前記各バンプ電極の一部を露出させる第3凹部を有する、請求項2に記載の発光素子パッケージ。
  4. 前記第2絶縁部材は、前記発光構造体の上面の一部を露出させる開口を含む、請求項3に記載の発光素子パッケージ。
  5. 前記開口の形状は、多角形、少なくとも一つの直線及び曲線からなる閉じられた図形、及び曲線からなる閉じられた図形のうちいずれか一つである、請求項4に記載の発光素子パッケージ。
  6. 前記各連結電極は、それぞれ前記第2及び第3凹部のうち互いに隣接した第2凹部及び第3凹部内に設けられる、請求項3に記載の発光素子パッケージ。
  7. 前記ベース基板及び前記第1及び第2絶縁部材は光遮断材料からなる、請求項3に記載の発光素子パッケージ。
  8. 前記第1凹部は、前記ベース基板の一部が除去されて形成された底面及び側壁によって定義され、前記側壁は前記底面に対して傾斜した、請求項3に記載の発光素子パッケージ。
  9. 前記第2凹部は、前記第1絶縁部材の一部が除去されて形成された側壁及び露出した前記各外側電極の上面によって定義され、前記側壁は、前記各外側電極の上面に対して傾斜した、請求項3に記載の発光素子パッケージ。
  10. 前記第1乃至第3凹部を充填するカバー部材をさらに含む、請求項3に記載の発光素子パッケージ。
  11. 前記各バンプ電極の一部は前記基板上に設けられる、請求項1に記載の発光素子パッケージ。
  12. 前記第1凹部の深さは前記基板の厚さと実質的に同一である、請求項11に記載の発光素子パッケージ。
  13. 前記各バンプ電極の一部は前記発光構造体上に設けられる、請求項1に記載の発光素子パッケージ。
  14. 前記第1凹部の深さは前記基板の厚さより深い、請求項13に記載の発光素子パッケージ。
  15. 前記発光構造体は、前記基板上に順次積層され、互いに異なる波長帯域の光を出射し、光出射領域が互いに重畳する複数のエピタキシャルスタックを含む、請求項1に記載の発光素子パッケージ。
  16. 前記複数個のエピタキシャルスタックは、
    第1光を出射する第1エピタキシャルスタック;
    前記第1エピタキシャルスタック上に設けられ、前記第1光と異なる波長帯域の第2光を出射する第2エピタキシャルスタック;及び
    前記第2エピタキシャルスタック上に設けられ、前記第1及び第2光と異なる波長帯域の第3光を出射する第3エピタキシャルスタック;を含む、請求項15に記載の発光素子パッケージ。
  17. 前記第1乃至第3エピタキシャルスタックのそれぞれは、
    p型半導体層;
    前記p型半導体層の上に設けられた活性層;及び
    前記活性層の上に設けられたn型半導体層;を含む、請求項16に記載の発光素子パッケージ。
  18. 前記各バンプ電極は、
    前記第1エピタキシャルスタックのn型半導体層に連結された第1バンプ電極;
    前記第2エピタキシャルスタックのn型半導体層に連結された第2バンプ電極;
    前記第3エピタキシャルスタックのn型半導体層に連結された第3バンプ電極;及び
    前記第1乃至第3エピタキシャルスタックの各p型半導体層に連結された第4バンプ電極;を含む、請求項17に記載の発光素子パッケージ。
  19. 前記各外側電極は、前記第1乃至第4バンプ電極にそれぞれ連結された第1乃至第4外側電極を含む、請求項18に記載の発光素子パッケージ。
  20. 前記各連結電極は、前記第1乃至第4外側電極と前記第1乃至第4バンプ電極とをそれぞれ1対1で連結する第1乃至第4連結電極を含む、請求項19に記載の発光素子パッケージ。
  21. 前記第1乃至第4連結電極は、それぞれ前記発光構造体の縁部及び前記ベース基板の前記前面の一部にわたって設けられる、請求項20に記載の発光素子パッケージ。
  22. 複数個の画素を含み、
    前記画素は、
    前面及び背面を有し、前記前面から陥没した第1凹部が設けられたベース基板;
    前記前面上に設けられた多数個の外側電極;
    前記凹部に設けられ、前記前面が向いている方向に光を出射する発光素子;及び
    前記発光素子と前記各外側電極とをそれぞれ連結する多数個の連結電極;を含み、
    前記発光素子は、
    基板;
    前記基板上に設けられた発光構造体;及び
    前記基板上に設けられた多数個のバンプ電極;を含み、
    前記各バンプ電極の上面と前記各外側電極の上面は実質的に同一の平面上に設けられ、前記各連結電極のそれぞれは、前記各バンプ電極及び前記各外側電極のうち互いに隣接したバンプ電極及び外側電極上に設けられる表示装置。
JP2021540466A 2019-01-15 2020-01-14 発光素子パッケージ及びこれを含む表示装置 Pending JP2022517017A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962792680P 2019-01-15 2019-01-15
US62/792,680 2019-01-15
US16/737,984 US11152553B2 (en) 2019-01-15 2020-01-09 Light emitting device package and display device having the same
US16/737,984 2020-01-09
PCT/KR2020/000649 WO2020149602A1 (ko) 2019-01-15 2020-01-14 발광 소자 패키지 및 이를 포함한 표시 장치

Publications (1)

Publication Number Publication Date
JP2022517017A true JP2022517017A (ja) 2022-03-03

Family

ID=71613954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021540466A Pending JP2022517017A (ja) 2019-01-15 2020-01-14 発光素子パッケージ及びこれを含む表示装置

Country Status (6)

Country Link
US (3) US11152553B2 (ja)
EP (1) EP3913697A4 (ja)
JP (1) JP2022517017A (ja)
KR (1) KR20210104748A (ja)
CN (2) CN211350649U (ja)
WO (1) WO2020149602A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508876B2 (en) * 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11646300B2 (en) * 2020-09-01 2023-05-09 Jade Bird Display (shanghai) Limited Double color micro LED display panel

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123020A1 (ja) * 2007-03-09 2008-10-16 Sanyo Electric Co., Ltd. 半導体装置及びその製造方法
US8026533B2 (en) 2007-07-19 2011-09-27 Nichia Corporation Light emitting device and method of manufacturing the same
JP4241870B2 (ja) 2007-07-19 2009-03-18 日亜化学工業株式会社 発光装置およびその製造方法
WO2011071559A1 (en) * 2009-12-09 2011-06-16 Nano And Advanced Materials Institute Limited Method for manufacturing a monolithic led micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic led micro-display
US20110204376A1 (en) * 2010-02-23 2011-08-25 Applied Materials, Inc. Growth of multi-junction led film stacks with multi-chambered epitaxy system
US8604498B2 (en) 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
DE102010046254A1 (de) * 2010-09-22 2012-04-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR101852388B1 (ko) 2011-04-28 2018-04-26 엘지이노텍 주식회사 발광 소자 패키지
WO2013077144A1 (ja) * 2011-11-25 2013-05-30 富士機械製造株式会社 半導体パッケージ及びその製造方法
KR101933190B1 (ko) * 2012-03-28 2018-12-31 서울반도체 주식회사 발광다이오드 패키지 및 그 제조방법
US10304998B2 (en) * 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
US9520697B2 (en) * 2014-02-10 2016-12-13 Soraa Laser Diode, Inc. Manufacturable multi-emitter laser diode
JP5788046B2 (ja) * 2014-04-03 2015-09-30 株式会社東芝 半導体発光素子
US9825202B2 (en) * 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
KR102554702B1 (ko) * 2015-08-25 2023-07-13 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 발광소자 패키지
JP2017183458A (ja) 2016-03-30 2017-10-05 ソニー株式会社 発光素子組立体及びその製造方法、並びに、表示装置
EP4145543A1 (en) * 2016-05-03 2023-03-08 Seoul Viosys Co., Ltd. Light emitting diode
FR3054640B1 (fr) * 2016-07-28 2020-06-12 Linxens Holding Dispositif emetteur de lumiere
KR102455096B1 (ko) 2016-10-11 2022-10-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 발광소자 패키지
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same

Also Published As

Publication number Publication date
US11830968B2 (en) 2023-11-28
US20240097094A1 (en) 2024-03-21
US11152553B2 (en) 2021-10-19
CN113330588B (zh) 2024-04-12
CN113330588A (zh) 2021-08-31
WO2020149602A1 (ko) 2020-07-23
US20220093837A1 (en) 2022-03-24
EP3913697A1 (en) 2021-11-24
KR20210104748A (ko) 2021-08-25
EP3913697A4 (en) 2022-10-26
CN211350649U (zh) 2020-08-25
US20200251613A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
US11527514B2 (en) LED unit for display and display apparatus having the same
CN212209533U (zh) 发光元件封装件、发光元件封装件模块以及显示装置
US20230143510A1 (en) Led unit for display and display apparatus having the same
US20240055467A1 (en) Light emitting stacked structure and display device having the same
CN107393940B (zh) Led显示设备及其制造方法
JP2020532762A (ja) 表示装置及びその製造方法
JP2010041057A (ja) 半導体装置および半導体装置の製造方法
JP2022517017A (ja) 発光素子パッケージ及びこれを含む表示装置
JP2022526286A (ja) 発光素子パッケージ及びそのアプリケーション
CN212934647U (zh) 显示用发光元件及具有该显示用发光元件的显示装置
CN213519057U (zh) 显示装置
US11482566B2 (en) Light emitting device for display and display apparatus having the same
US11508778B2 (en) Light emitting device for display and display apparatus having the same
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
JP6825608B2 (ja) 発光モジュールの製造方法
US11756940B2 (en) Light emitting device for display and display apparatus having the same
TW202306103A (zh) 具有共用電極的發光二極體裝置及其封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507