KR20210098351A - 적층 기판, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법 - Google Patents

적층 기판, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20210098351A
KR20210098351A KR1020210010608A KR20210010608A KR20210098351A KR 20210098351 A KR20210098351 A KR 20210098351A KR 1020210010608 A KR1020210010608 A KR 1020210010608A KR 20210010608 A KR20210010608 A KR 20210010608A KR 20210098351 A KR20210098351 A KR 20210098351A
Authority
KR
South Korea
Prior art keywords
adsorption layer
main surface
film
laminate
substrate
Prior art date
Application number
KR1020210010608A
Other languages
English (en)
Other versions
KR102510793B1 (ko
Inventor
슈마 가와사키
Original Assignee
에이지씨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020099427A external-priority patent/JP7140158B2/ja
Application filed by 에이지씨 가부시키가이샤 filed Critical 에이지씨 가부시키가이샤
Publication of KR20210098351A publication Critical patent/KR20210098351A/ko
Application granted granted Critical
Publication of KR102510793B1 publication Critical patent/KR102510793B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/3405—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of organic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/36—Layered products comprising a layer of synthetic resin comprising polyesters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/42—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating of an organic material and at least one non-metal coating
    • H01L51/0096—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/10—Coating on the layer surface on synthetic resin layer or on natural or synthetic rubber layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/26—Polymeric coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/06—Angles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은, 유리제의 지지 기재와, 지지 기재 상에 배치된 흡착층을 갖고, 지지 기재의 흡착층측의 표면에는, 흡착층이 배치되어 있지 않은 주연 영역이 있고, 흡착층은, 지지 기재측의 제1 주면과, 제1 주면과는 반대측의 제2 주면과, 제1 주면과 제2 주면에 접속하는 단부면을 갖고, 단부면이, 제2 주면으로부터 제1 주면을 향함에 따라 돌출되는 경사면이며, 경사면과 제1 주면이 이루는 각도가, 10° 미만인, 적층 기판에 관한 것이다. 본 발명의 적층 기판은, 그의 표면 상에 폴리이미드 바니시를 도포하여 폴리이미드막을 형성하였을 때, 형성되는 폴리이미드막의 박리가 발생하기 어렵다.

Description

적층 기판, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법{LAMINATED SUBSTRATE, METHOD FOR MANUFACTURING LAMINATE, LAMINATE, LAMINATE WITH COMPONENTS FOR ELECTRONIC DEVICES, METHOD FOR MANUFACTURING ELECTRONIC DEVICES}
본 발명은, 적층 기판, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체 및, 전자 디바이스의 제조 방법에 관한 것이다.
태양 전지(PV); 액정 패널(LCD); 유기 EL 패널(OLED); 전자파, X선, 자외선, 가시광선, 적외선 등을 감지하는 수신 센서 패널; 등의 전자 디바이스의 박형화, 경량화가 진행되고 있다. 그것에 수반하여, 전자 디바이스에 사용하는 폴리이미드 수지 기판 등의 기판의 박판화도 진행되고 있다. 박판화에 의해 기판의 강도가 부족하면, 기판의 핸들링성이 저하되어, 기판 상에 전자 디바이스용 부재를 형성하는 공정(부재 형성 공정) 등에 있어서 문제가 발생하는 경우가 있다.
그래서, 최근에는, 기판의 핸들링성을 양호하게 하기 위해, 지지 기재 상에 폴리이미드 수지 기판을 배치한 적층체를 사용하는 기술이 제안되어 있다(특허문헌 1). 보다 구체적으로는, 특허문헌 1에서는, 열경화성 수지 조성물 경화체층 상에 폴리이미드 바니시를 도포하여, 수지 바니시 경화 필름(폴리이미드막에 해당)을 형성하여, 수지 바니시 경화 필름 상에 정밀 소자를 배치할 수 있는 것이 개시되어 있다.
일본 특허 공개 제2018-193544호 공보
한편, 본 발명자가 특허문헌 1에 기재되는 폴리이미드 바니시를 도포하여 폴리이미드막을 제작하는 프로세스를 실시한바, 폴리이미드 바니시를 도포하여 폴리이미드막을 형성하였을 때, 폴리이미드막의 박리가 발생하기 쉬움을 지견하였다. 특히, 폴리이미드막의 단부에 있어서, 박리가 발생하기 쉬움을 지견하였다.
본 발명은, 그 표면 상에 폴리이미드 바니시를 도포하여 폴리이미드막을 형성하였을 때, 형성되는 폴리이미드막의 박리가 발생하기 어려운, 적층 기판을 제공하는 것을 과제로 한다.
본 발명은, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 및, 전자 디바이스의 제조 방법을 제공하는 것도 과제로 한다.
본 발명자들은, 예의 검토한 결과, 이하의 구성에 의해 상술한 과제를 해결할 수 있음을 알아냈다.
(1) 유리제의 지지 기재와, 지지 기재 상에 배치된 흡착층을 갖고,
지지 기재의 흡착층측의 표면에는, 흡착층이 배치되어 있지 않은 주연 영역이 있고,
흡착층은, 지지 기재측의 제1 주면과, 제1 주면과는 반대측의 제2 주면과, 제1 주면과 제2 주면에 접속하는 단부면을 갖고,
단부면이, 제2 주면으로부터 제1 주면을 향함에 따라 돌출되는 경사면이며,
경사면과 제1 주면이 이루는 각도가, 10° 미만인, 적층 기판.
(2) 흡착층의 제1 주면과 제2 주면 사이의 두께가, 50㎛ 이하인, (1)에 기재된 적층 기판.
(3) 흡착층의 제1 주면과 제2 주면 사이의 두께가, 12㎛ 이하인, (1)에 기재된 적층 기판.
(4) 흡착층의 제1 주면과 제2 주면 사이의 두께가, 6㎛ 이상인, (1)에 기재된 적층 기판.
(5) 경사면과 제1 주면이 이루는 각도가, 5° 이하인, (1)에 기재된 적층 기판.
(6) 주연 영역의 폭이 1 내지 30㎜인, (1) 내지 (5) 중 어느 것에 기재된 적층 기판.
(7) 흡착층이 실리콘 수지층인, (1) 내지 (6) 중 어느 것에 기재된 적층 기판.
(8) 흡착층 상에 배치되는 보호 필름을 더 구비하는, (1) 내지 (7) 중 어느 것에 기재된 적층 기판.
(9) 지지 기재 상에, 흡착층이 되는 전구체막을 갖는 전사 필름을 접합하고, 이때 지지 기재 상에 전구체막이 배치되지 않는 주연 영역을 갖도록 배치하는, 지지 기재와 전사 필름의 접합 공정과, 전구체막으로부터 흡착층을 얻기 위한 전구체막 가열 공정을 갖는, (1) 내지 (5) 중 어느 것에 기재된 적층 기판의 제조 방법.
(10) (1) 내지 (7) 중 어느 것에 기재된 적층 기판의 흡착층측에, 폴리이미드 또는 그의 전구체 및 용매를 포함하는 폴리이미드 바니시를 도포하여, 주연 영역 상 및 흡착층 상에 폴리이미드막을 형성하여, 지지 기재와, 흡착층과, 폴리이미드막을 이 순으로 갖는 적층체를 형성하는, 적층체의 제조 방법.
(11) (1) 내지 (7) 중 어느 것에 기재된 적층 기판과,
적층 기판 중의 주연 영역 상 및 흡착층 상에 배치되는 폴리이미드막을 갖는 적층체.
(12) (11)에 기재된 적층체와,
적층체 중의 폴리이미드막 상에 배치되는 전자 디바이스용 부재를 갖는 전자 디바이스용 부재 구비 적층체.
(13) (11)에 기재된 적층체의 폴리이미드막 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재 구비 적층체를 얻는 부재 형성 공정과,
전자 디바이스용 부재 구비 적층체로부터, 폴리이미드막 및 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 분리 공정을 구비하는, 전자 디바이스의 제조 방법.
본 발명에 따르면, 그 표면 상에 폴리이미드 바니시를 도포하여 폴리이미드막을 형성하였을 때, 형성되는 폴리이미드막의 박리가 발생하기 어려운, 적층 기판을 제공할 수 있다.
본 발명에 따르면, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 및, 전자 디바이스의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 적층 기판의 일 실시 형태를 모식적으로 도시하는 단면도.
도 2는 도 1에 도시한 적층 기판의 상면도.
도 3은 본 발명의 적층체의 일 실시 형태를 모식적으로 도시하는 단면도.
도 4는 부재 형성 공정을 설명하기 위한 도면.
도 5는 분리 공정을 설명하기 위한 도면.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 단, 본 발명은, 이하의 실시 형태는 본 발명을 설명하기 위한 예시적인 것이며, 이하에 기재하는 실시 형태에 제한되는 것은 아니다. 또한, 본 발명의 범위를 일탈하지 않고, 이하의 실시 형태에 다양한 변형 및 치환을 가할 수 있다.
「내지」를 사용하여 표현되는 수치 범위는, 「내지」의 전후에 기재되는 수치를 하한값 및 상한값으로서 포함하는 범위를 의미한다.
본 발명의 적층 기판의 특징점으로서는, 흡착층의 단부면을 경사면으로 하고 있는 점, 경사면의 경사 각도를 소정의 범위로 조정하고 있는 점, 및, 지지 기재의 표면에 흡착층이 배치되어 있지 않은 주연 영역을 마련하고 있는 점을 들 수 있다.
상기와 같은 구성을 채용함으로써, 원하는 효과가 얻어지는 것을 본 발명자는 지견하고 있다. 원하는 효과가 얻어지는 상세는 불분명하지만, 먼저, 지지 기재의 표면에 주연 영역을 마련하고, 이 주연 영역과 폴리이미드막이 접하도록 폴리이미드막을 적층 기판 상에 배치함으로써, 폴리이미드막과 유리제의 지지 기재의 상호 작용에 기초하여 폴리이미드막과 단부의 박리가 억제되어 있다고 생각된다. 또한, 소정의 경사 각도를 갖는 경사면을 단부에 마련함으로써, 폴리이미드막과, 흡착층 및 지지 기재 사이에 공극 등이 발생하는 것이 억제되고, 결과로서 폴리이미드막의 박리가 억제되어 있다고 생각된다.
<적층 기판>
도 1은 본 발명의 적층 기판의 일 실시 형태를 모식적으로 도시하는 단면도이다. 도 2는 도 1에 도시한 적층 기판의 상면도이다.
적층 기판(10)은, 유리제의 지지 기재(12)와, 지지 기재(12) 상에 배치되는 흡착층(14)을 구비한다.
도 1 및 도 2에 도시한 바와 같이, 흡착층(14)은, 지지 기재(12)측의 제1 주면(14a), 제1 주면(14a)과는 반대측의 제2 주면(14b), 및, 제1 주면(14a)과 제2 주면(14b)에 접속하는 단부면(14c)을 갖는다.
흡착층(14)의 단부면(14c)은, 제2 주면(14b)으로부터 제1 주면(14a)을 향함에 따라 돌출되는 경사면이다. 또한, 흡착층(14)의 형상(주면의 형상)은 직사각형이며, 4개 있는 단부면(14c) 모두가 경사면이다.
또한, 도 1 및 도 2에 도시한 바와 같이, 지지 기재(12)의 흡착층(14)측의 표면에는, 흡착층(14)이 배치되어 있지 않은 주연 영역(12a)이 있다. 바꿔 말하면, 흡착층(14)은, 지지 기재(12)에 흡착층(14)과 접촉하지 않는 프레임상의 영역(주연 영역(12a))이 남도록, 지지 기재(12) 상에 배치되어 있다.
상기와 같은 양태에 있어서는, 흡착층(14)의 배치 영역의 면적은 지지 기재(12)의 표면(주면)의 면적보다도 좁고, 상기 주연 영역(12a)은 지지 기재(12)의 외주연보다 내측에 위치하는 영역에 해당한다.
또한, 도 1 및 도 2에 있어서는, 지지 기재(12)의 형상(주면의 형상) 및 흡착층(14)의 형상(주면의 형상)은 모두 직사각형이며, 지지 기재(12)의 외주연을 구성하는 한 변과, 흡착층(14)의 외주연을 구성하는 한 변이 평행해지도록, 지지 기재(12) 상에 흡착층(14)이 배치되어 있다.
상세는 후술하지만, 적층 기판(10)의 지지 기재(12)의 주연 영역 상, 및, 흡착층(14)의 제2 주면(14b) 상에 폴리이미드 바니시가 도포되고, 그 후, 폴리이미드막이 형성된다. 이 폴리이미드막 상에 전자 디바이스용 부재를 형성하고, 그 후, 전자 디바이스용 부재가 형성된 폴리이미드막(즉, 전자 디바이스)을 분리한다. 이렇게 하여, 전자 디바이스를 제조한다.
이하에서는, 적층 기판(10)을 구성하는 각 층(지지 기재(12), 흡착층(14))에 대하여 상세하게 설명하고, 그 후, 적층 기판(10)의 제조 방법에 대하여 상세하게 설명한다.
(지지 기재)
지지 기재(12)는, 폴리이미드막을 지지하여 보강하는 부재이며, 예를 들어 유리판이다.
유리의 종류로서는, 무알칼리 붕규산 유리, 붕규산 유리, 소다석회 유리, 고실리카 유리, 그 밖의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로서는, 산화물 환산에 의한 산화규소의 함유량이 40 내지 90질량％의 유리가 바람직하다.
유리판으로서, 보다 구체적으로는, 무알칼리 붕규산 유리를 포함하는 유리판(AGC 가부시키가이샤 제조 상품명 「AN100」, 「AN Wizus」) 등을 들 수 있다.
유리판의 제조 방법은, 통상 유리 원료를 용융하고, 용융 유리를 판상으로 성형하여 얻어진다. 이와 같은 성형 방법은, 일반적인 것이어도 되고 예를 들어 플로트법, 퓨전법, 슬롯 다운드로법을 들 수 있다.
지지 기재(12)의 형상(주면의 형상)은 특별히 제한되지는 않지만, 직사각형이 바람직하다.
상술한 바와 같이, 지지 기재(12) 표면의 주연 영역(12a) 상에는 흡착층(14)은 배치되어 있지 않다. 즉, 지지 기재(12)의 주연 영역(12a)의 표면은 노출되어 있다.
주연 영역(12a)의 폭 W는 특별히 제한되지 않지만, 1 내지 30㎜가 바람직하고, 3 내지 10㎜가 보다 바람직하다. 주연 영역(12a)의 폭 W란, 도 2에 도시한 바와 같이, 지지 기재(12)의 외주연으로부터 흡착층(14)의 외주연까지의 거리에 해당한다.
주연 영역(12a)의 폭이 30㎜ 이하이면, 후술하는 전자 디바이스를 형성할 때의 유효 면적이 보다 넓어져, 전자 디바이스의 제작 효율이 향상된다. 또한, 주연 영역(12a)의 폭이 1㎜ 이상임으로써, 폴리이미드막의 박리가 보다 발생하기 어려워진다.
지지 기재(12)는, 가요성이 낮은 것이 바람직하다. 그 때문에, 지지 기재(12)의 두께는, 0.3㎜ 이상이 바람직하고, 0.5㎜ 이상이 보다 바람직하다.
한편, 지지 기재(12)의 두께는, 1.0㎜ 이하가 바람직하다.
(흡착층)
흡착층(14)은, 그 위에 배치되는 폴리이미드막의 박리를 방지하기 위한 막이다.
흡착층(14)은, 지지 기재(12)에 흡착층(14)과 접촉하지 않는 주연 영역(12a)이 남도록, 지지 기재(12) 상에 배치되어 있다.
상술한 바와 같이, 흡착층(14)의 단부면(14c)은, 제2 주면(14b)으로부터 제1 주면(14a)을 향함에 따라 돌출되는 경사면이다. 복수의 단부면(14c)의 전부가 경사면인 것이 바람직하다.
흡착층(14)에 있어서, 경사면과 제1 주면(14a)이 이루는 각도 θ는, 10° 미만이다. 그 중에서도, 폴리이미드 바니시를 도포하여 폴리이미드막을 형성하였을 때의 폴리이미드막의 박리가 보다 억제되는 점에서, 각도 θ는 8° 이하가 바람직하고, 5° 이하가 보다 바람직하다. 하한은 특별히 제한되지 않지만, 1° 이상이 바람직하다.
흡착층(14)에 있어서의, 경사면과 제1 주면(14a)이 이루는 각도 θ는, 미타카 고키 가부시키가이샤사제의 비접촉 표면 성상 측정 장치 「PF-60」을 사용하여, 흡착층(14)의 단면 형상으로부터 구한다. 보다 상세하게는, 도 1에 도시한 바와 같이, 흡착층(14)의 단면도로부터, 선분 AB의 길이, 및, 선분 AC의 길이를 측정하고, 하기 식으로부터, 각도 θ를 산출한다.
θ=arctan(AC/AB)
흡착층(14)은, 유기층이어도, 무기층이어도 된다.
유기층의 재질로서는, 예를 들어 아크릴 수지, 폴리올레핀 수지, 폴리우레탄 수지, 폴리이미드 수지, 실리콘 수지, 폴리이미드 실리콘 수지, 불소 수지를 들 수 있다. 또한, 몇 가지의 종류의 수지를 혼합하여 흡착층(14)을 구성할 수도 있다.
무기층의 재질로서는, 예를 들어 산화물, 질화물, 산질화물, 탄화물, 탄질화물, 규화물, 불화물을 들 수 있다. 산화물(바람직하게는, 금속 산화물), 질화물(바람직하게는, 금속 질화물), 산질화물(바람직하게는, 금속 산질화물)로서는, 예를 들어 Si, Hf, Zr, Ta, Ti, Y, Nb, Na, Co, Al, Zn, Pb, Mg, Bi, La, Ce, Pr, Sm, Eu, Gd, Dy, Er, Sr, Sn, In 및 Ba로부터 선택되는 1종 이상의 원소의 산화물, 질화물, 산질화물을 들 수 있다.
탄화물(바람직하게는, 금속 탄화물), 탄질화물(바람직하게는, 금속 탄질화물)로서는, 예를 들어 Ti, W, Si, Zr, 및, Nb로부터 선택되는 1종 이상의 원소의 탄화물, 탄질화물, 탄산화물을 들 수 있다.
규화물(바람직하게는, 금속 규화물)로서는, 예를 들어 Mo, W 및, Cr로부터 선택되는 1종 이상의 원소의 규화물을 들 수 있다.
불화물(바람직하게는, 금속 불화물)로서는, 예를 들어 Mg, Y, La, 및, Ba로부터 선택되는 1종 이상의 원소의 불화물을 들 수 있다.
흡착층(14)은, 플라스마 중합막이어도 된다.
흡착층(14)이 플라스마 중합막인 경우, 플라스마 중합막을 형성하는 재료는, CF4, CHF3, C2H6, C3H6, C2H2, CH3F, C4H8 등의 플루오로카본 모노머, 메탄, 에탄, 프로판, 에틸렌, 프로필렌, 아세틸렌, 벤젠, 톨루엔 등의 히드로카본 모노머, 수소, SF6 등을 들 수 있다.
그 중에서도, 내열성이나 박리성의 점에서, 흡착층(14)의 재질로서, 실리콘 수지, 폴리이미드 실리콘 수지가 바람직하고, 실리콘 수지가 보다 바람직하고, 축합 반응형 실리콘으로 형성되는 실리콘 수지가 보다 바람직하다.
이하에서는, 흡착층이 실리콘 수지층인 양태에 대하여 상세하게 설명한다.
실리콘 수지란, 소정의 오르가노실록시 단위를 포함하는 수지이며, 통상, 경화성 실리콘을 경화시켜 얻어진다. 경화성 실리콘은, 그 경화 기구에 의해 부가 반응형 실리콘, 축합 반응형 실리콘, 자외선 경화형 실리콘 및 전자선 경화형 실리콘으로 분류되지만, 모두 사용할 수 있다. 그 중에서도, 축합 반응형 실리콘이 바람직하다.
축합 반응형 실리콘으로서는, 모노머인 가수 분해성 오르가노실란 화합물 혹은 그의 혼합물(모노머 혼합물), 또는, 모노머 또는 모노머 혼합물을 부분 가수 분해 축합 반응시켜 얻어지는 부분 가수 분해 축합물(오르가노폴리실록산)을 적합하게 사용할 수 있다.
이 축합 반응형 실리콘을 사용하여, 가수 분해·축합 반응(졸겔 반응)을 진행시킴으로써, 실리콘 수지를 형성할 수 있다.
흡착층(14)은, 경화성 실리콘을 포함하는 경화성 조성물을 사용하여 형성되는 것이 바람직하다.
경화성 조성물은, 경화성 실리콘 외에, 용매, 백금 촉매(경화성 실리콘으로서 부가 반응형 실리콘을 사용하는 경우), 레벨링제, 금속 화합물 등을 포함하고 있어도 된다. 금속 화합물에 포함되는 금속 원소로서는, 예를 들어 3d 전이 금속, 4d 전이 금속, 란타노이드계 금속, 비스무트(Bi), 알루미늄(Al), 주석(Sn)을 들 수 있다. 금속 화합물의 함유량은, 특별히 제한되지 않고, 적절히 조정된다.
흡착층(14)은, 히드록시기를 갖는 것이 바람직하다. 흡착층(14)의 실리콘 수지를 구성하는 Si-O-Si 결합의 일부가 끊어져, 히드록시기가 나타날 수 있다. 또한, 축합 반응형 실리콘을 사용하는 경우에는, 그 히드록시기가, 흡착층(14)의 히드록시기로 될 수 있다.
흡착층(14)의 제1 주면(14a)과 제2 주면(14b) 사이의 두께는, 50㎛ 이하가 바람직하고, 30㎛ 이하가 보다 바람직하고, 12㎛ 이하가 더욱 바람직하다. 한편, 흡착층(14)의 두께는, 1㎛ 초과가 바람직하고, 이물 매립성이 보다 우수한 점에서, 6㎛ 이상이 보다 바람직하다. 상기 두께는, 5점 이상의 임의의 위치에 있어서의 흡착층(14)의 두께를 접촉식 막 두께 측정 장치로 측정하고, 그것들을 산술 평균한 것이다.
또한, 이물 매립성이 우수하다란, 지지 기재(12)와 흡착층(14) 사이에 이물이 있어도, 흡착층(14)에 의해 이물이 매립되는 것을 의미한다. 이물의 매립성이 우수하면, 흡착층에 이물에 의한 볼록부가 발생하기 어려워, 폴리이미드막 상에 전자 디바이스용 부재를 형성하였을 때, 볼록부에 의한 전자 디바이스용 부재 중에서의 단선 등의 리스크가 억제된다. 또한, 상기 볼록부의 발생 시에 형성되는 공극이 기포로서 관찰되기 때문에, 기포의 발생의 유무에 의해 이물 매립성을 평가할 수 있다.
유리제의 지지 기재(12) 상에 폴리이미드막을 형성하고, 고온 열처리를 행하면, 폴리이미드막이 황변하기 때문에, 투명한 전자 디바이스에 대한 적용이 어려워진다. 그런데, 메커니즘은 불분명하지만, 유리 상에 흡착층(14)을 형성하고, 흡착층(14) 상에 폴리이미드막을 형성함으로써, 고온 열처리에 의한 폴리이미드막의 황변을 억제할 수 있다.
(보호 필름)
적층 기판(10)은, 흡착층(14)을 덮도록 배치된 보호 필름을 갖고 있어도 된다.
보호 필름은 후술하는 폴리이미드 바니시가 흡착층(14) 상에 도포될 때까지, 흡착층(14)의 표면을 보호하는 필름이다.
보호 필름을 구성하는 재료로서는, 예를 들어 폴리이미드 수지, 폴리에스테르 수지(예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트), 폴리올레핀 수지(예를 들어, 폴리에틸렌, 폴리프로필렌), 폴리우레탄 수지를 들 수 있다. 그 중에서도, 폴리에스테르 수지가 바람직하고, 폴리에틸렌테레프탈레이트가 보다 바람직하다.
보호 필름의 두께는, 외부로부터 받은 힘의 영향을 저감하기 위해, 20㎛ 이상이 바람직하고, 30㎛ 이상이 보다 바람직하고, 50㎛ 이상이 더욱 바람직하다. 보호 필름의 두께의 상한값으로서는, 500㎛ 이하가 바람직하고, 300㎛ 이하가 보다 바람직하고, 100㎛ 이하가 더욱 바람직하다.
보호 필름은, 흡착층(14)측의 표면에, 또한 밀착층을 갖고 있어도 된다.
밀착층으로서는, 공지의 점착층을 사용할 수 있다. 점착층을 구성하는 점착제로서는, 예를 들어 (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제를 들 수 있다.
또한, 밀착층은 수지로 구성되어 있어도 되고, 수지로서는, 예를 들어 아세트산비닐 수지, 에틸렌-아세트산비닐 공중합체 수지, 염화비닐-아세트산비닐 공중합 수지, (메트)아크릴 수지, 부티랄 수지, 폴리우레탄 수지, 폴리스티렌 엘라스토머를 들 수 있다.
보호 필름의 표면 조도(Ra)는, 보호 필름을 박리하였을 때의 박리력이 저감되기 때문에, 50㎚ 이하가 바람직하고, 30㎚ 이하가 보다 바람직하고, 15㎚ 이하가 더욱 바람직하다. 또한, Ra는, 보호 필름과 흡착층이 밀착된 상태를 유지할 수 있기 때문에, 0.1㎚ 이상이 바람직하고, 0.5㎚ 이상이 보다 바람직하다. 표면 조도(Ra)는, 료카 시스템사제의 비접촉 표면·층 단면 형상 계측 시스템 「Vertscan R3300-lite」를 사용하여 측정한다.
<적층 기판의 제조 방법>
적층 기판의 제조 방법은, 특별히 제한되지 않고, 공지의 방법을 들 수 있다.
그 중에서도, 생산성이 보다 우수한 점에서, 임시 지지체와 임시 지지체 상에 배치된 가열 처리 후에 흡착층이 되는 전구체막을 갖는 전사 필름을 준비하고, 전사 필름 중의 전구체막을 유리제의 지지 기재 상의 소정의 위치에 접합하여, 얻어진 유리제의 지지 기재, 전구체막, 및, 임시 지지체를 갖는 적층체에 대하여 가열 처리를 실시하는 방법을 들 수 있다. 가열 처리를 실시함으로써, 전구체막의 단부가 유동화되어, 상술한 소정의 경사면을 갖는 흡착층이 형성된다. 또한, 전구체막을 지지 기재 상에 접합할 때는, 상술한 주연 영역이 형성되도록, 전구체막을 지지 기재 상에 접합한다.
또한, 상기 이외에도, 유리제의 지지 기재의 소정의 위치에 가열 처리 후에 흡착층이 되는 전구체막을 도포에 의해 배치하여, 가열 처리를 실시함으로써, 상술한 소정의 경사면을 갖는 흡착층이 형성된다.
상기 전구체막으로서는, 예를 들어 경화성 실리콘을 포함하는 경화성 조성물을 도포하여, 형성되는 도막에 가열 처리를 실시하여 형성되는 막을 들 수 있다. 도막의 가열 처리의 가열 온도로서는, 50 내지 200℃가 바람직하고, 가열 시간으로서는 5 내지 20분간이 바람직하다.
상기와 같이, 전구체막에 대하여 가열 처리를 실시함으로써, 흡착층의 단부면의 형상을 경사면으로 할 수 있다. 또한, 가열 처리 시에는, 압력을 가하면서 실시하는 것이 바람직하다. 구체적으로는, 오토클레이브를 사용하여 가열 처리 및 가압 처리를 실시하는 것이 바람직하다.
가열 처리 시의 가열 온도로서는, 50 내지 350℃가 바람직하고, 55 내지 300℃가 더욱 바람직하고, 60 내지 250℃가 더욱 바람직하다. 가열 시간으로서는, 10 내지 60분간이 바람직하고, 20 내지 40분간이 보다 바람직하다.
가압 처리 시의 압력으로서는, 0.5 내지 1.5㎫가 바람직하고, 0.8 내지 1.0㎫가 보다 바람직하다.
또한, 가열 처리는, 복수회 행해도 된다. 가열 처리를 복수회 실시하는 경우, 각각의 가열 조건은 변경해도 된다.
예를 들어, 복수회의 가열 처리를 실시하는 경우, 가열 온도를 변화시켜도 된다. 예를 들어, 2회의 가열 처리를 실시하는 경우, 1회째의 가열 처리를 100℃ 미만의 온도 조건에서 실시하고, 2회째의 가열 처리를 100℃ 이상의 온도 조건에서 실시해도 된다.
또한, 복수회의 가열 처리를 실시하는 경우, 가압 처리의 유무를 변화시켜도 된다. 예를 들어, 2회의 가열 처리를 실시하는 경우, 1회째의 가열 처리에서는 가압 처리를 아울러 실시하고, 2회째의 가열 처리에서는 가압 처리를 실시하지 않는 형태여도 된다.
또한, 전사 필름을 사용하여 적층 기판을 제조할 때, 임시 지지체를 박리한 후, 상기 가열 처리를 실시해도 되고, 임시 지지체가 흡착층 상에 배치된 상태 그대로 가열 처리를 실시해도 된다. 또한, 복수회의 가열 처리를 실시하는 경우, 각 가열 처리의 사이에서 임시 지지체를 박리해도 된다. 예를 들어, 1회째의 가열 처리를 실시한 후, 임시 지지체를 박리하고, 2회째의 가열 처리를 실시해도 된다.
적층 기판의 흡착층의 표면에는, 표면 처리를 실시해도 된다.
표면 처리로서는, 예를 들어 코로나 처리, 플라스마 처리, UV 오존 처리를 들 수 있고, 코로나 처리가 바람직하다.
후술하는 바와 같이 흡착층 상에 폴리이미드막을 형성하는 경우, 흡착층의 표면 조도(Ra)는, 폴리이미드막의 표면 조도가 저감되기 때문에, 50㎚ 이하가 바람직하고, 30㎚ 이하가 보다 바람직하고, 15㎚ 이하가 더욱 바람직하다. 또한, Ra는, 폴리이미드막과 흡착층이 밀착된 상태를 유지할 수 있기 때문에, 0.1㎚ 이상이 바람직하고, 0.5㎚ 이상이 보다 바람직하다.
상술한 적층 기판(10)을 사용하여, 지지 기재(12)와, 흡착층(14)과, 피지지재를 이 순으로 갖는 구조체를 제조할 수 있다. 피지지재로서는, 폴리이미드막(18) 이외의 재료도 적층할 수 있다. 피지지재로서는, 예를 들어 폴리이미드 수지 필름, 에폭시 수지 필름, 감광성 레지스트, 폴리에스테르 수지 필름(예를 들어, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트), 폴리올레핀 수지 필름(예를 들어, 폴리에틸렌, 폴리프로필렌), 폴리우레탄 수지 필름, 금속박(예를 들어, 구리박, 알루미늄박), 스퍼터막(예를 들어, 구리, 티타늄, 알루미늄, 텅스텐, 질화실리콘, 산화실리콘, 아몰퍼스 실리콘), TGV 기판, 박판 유리 기판, 희생층 구비 박판 유리 기판, ABF, 사파이어 기판, 실리콘 기판, TSV 기판, LED 칩, 디스플레이 패널(예를 들어, LCD, OLED, μ-LED), 인공 다이아, 합지 등을 들 수 있다.
<적층체 및 그의 제조 방법>
상술한 적층 기판(10)을 사용하여, 도 3에 도시한, 지지 기재(12)와, 흡착층(14)과, 폴리이미드막(18)을 갖는 적층체(16)를 제조할 수 있다.
구체적으로는, 적층체(16)의 제조 방법으로서는, 적층 기판(10)의 흡착층(14)측에, 폴리이미드 및 용매를 포함하는 폴리이미드 바니시를 도포하여, 주연 영역(12a) 상 및 흡착층(14) 상에 폴리이미드막(18)을 형성하여, 지지 기재(12)와, 흡착층(14)과, 폴리이미드막(18)을 이 순으로 갖는 적층체를 형성하는 방법을 들 수 있다.
이하에서는, 상기 제조 방법에 대하여 상세하게 설명하고, 그 후, 폴리이미드막(18)의 구성에 대하여 상세하게 설명한다.
(폴리이미드 바니시)
폴리이미드 바니시는, 폴리이미드 또는 그의 전구체 및 용매를 포함한다.
폴리이미드는, 통상, 테트라카르복실산 이무수물과 디아민을 중축합하여, 이미드화함으로써 얻어진다. 폴리이미드로서는, 용제 가용성을 갖는 것이 바람직하다.
사용하는 테트라카르복실산 이무수물로서는, 방향족 테트라카르복실산 이무수물, 지방족 테트라카르복실산 이무수물을 들 수 있다. 사용하는 디아민으로서는, 방향족 디아민, 지방족 디아민을 들 수 있다.
방향족 테트라카르복실산 이무수물로서는, 예를 들어 무수 피로멜리트산(1,2,4,5-벤젠테트라카르복실산 이무수물), 3,3',4,4'-벤조페논테트라카르복실산 이무수물, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 3,3',4,4'-디페닐에테르테트라카르복실산 이무수물을 들 수 있다.
지방족 테트라카르복실산 이무수물로서는, 환식 또는 비환식의 지방족 테트라카르복실산 이무수물이 있고, 환식 지방족 테트라카르복실산 이무수물로서는, 1,2,3,4-시클로부탄테트라카르복실산 이무수물, 1,2,4,5-시클로헥산테트라카르복실산 이무수물, 1,2,4,5-시클로펜탄테트라카르복실산 이무수물 등을 들 수 있고, 비환식 지방족 테트라카르복실산 이무수물로서는, 1,2,3,4-부탄테트라카르복실산 이무수물, 1,2,3,4-펜탄테트라카르복실산 이무수물 등을 들 수 있다.
방향족 디아민으로서는, 예를 들어 4,4'-옥시디아미노벤젠(4,4'-디아미노디페닐에테르), 1,3-비스-(3-아미노페녹시)벤젠, 4,4'-비스-(3-아미노페녹시)비페닐, 1,4-디아미노벤젠, 1,3-디아미노벤젠을 들 수 있다.
지방족 디아민으로서는, 에틸렌디아민, 헥사메틸렌디아민, 폴리에틸렌글리콜비스(3-아미노프로필)에테르, 폴리프로필렌글리콜비스(3-아미노프로필)에테르 등의 비환식 지방족 디아민, 1,3-비스(아미노메틸)시클로헥산, 1,4-비스(아미노메틸)시클로헥산, 이소포론디아민, 노르보르난디아민 등의 환식 지방족 디아민을 들 수 있다.
폴리이미드의 전구체란, 이미드화하기 전의 상태인 폴리아미드산(소위, 폴리아믹산 및/또는 폴리아믹산에스테르)을 의미한다.
용매는, 폴리이미드 또는 그의 전구체를 용해하는 용매이면 되고, 예를 들어 페놀계 용매(예를 들어, m-크레졸), 아미드계 용매(예를 들어, N-메틸-2-피롤리돈, N,N-디메틸포름아미드, N,N-디메틸아세트아미드), 락톤계 용매(예를 들어, γ-부티로락톤, δ-발레로락톤, ε-카프로락톤, γ-크로토노락톤, γ-헥사노락톤, α-메틸-γ-부티로락톤, γ-발레로락톤, α-아세틸-γ-부티로락톤, δ-헥사노락톤), 술폭시드계 용매(예를 들어, N,N-디메틸술폭시드), 케톤계 용매(예를 들어, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, 시클로헥사논), 에스테르계 용매(예를 들어, 아세트산메틸, 아세트산에틸, 아세트산부틸, 탄산디메틸)를 들 수 있다.
(수순)
적층 기판(10)의 흡착층(14)측에 폴리이미드 바니시를 도포하는 방법은 특별히 제한되지 않고, 공지의 방법을 들 수 있다. 예를 들어, 스프레이 코트법, 다이 코트법, 스핀 코트법, 딥 코트법, 롤 코트법, 바 코트법, 스크린 인쇄법, 그라비아 코트법을 들 수 있다.
도포 후, 필요에 따라, 가열 처리를 실시해도 된다.
가열 처리의 조건으로서, 온도 조건은, 50 내지 500℃가 바람직하고, 50 내지 450℃가 보다 바람직하다. 가열 시간은, 10 내지 300분간이 바람직하고, 20 내지 200분간이 보다 바람직하다.
또한, 가열 처리는, 복수회 행해도 된다. 가열 처리를 복수회 실시하는 경우, 각각의 가열 조건은 변경해도 된다.
(적층체)
적층체(16)는, 도 3에 도시한 바와 같이, 지지 기재(12)와, 흡착층(14)과, 폴리이미드막(18)을 갖는다.
지지 기재(12) 및 흡착층(14)의 구성은 상술한 바와 같다.
폴리이미드막(18)은, 지지 기재(12)의 주연 영역 상 및 흡착층(14) 상(흡착층(14)의 제2 주면(14b) 상 및 단부면(14c) 상)에 배치된다.
폴리이미드막(18)의 두께는, 1㎛ 이상이 바람직하고, 5㎛ 이상이 보다 바람직하다. 유연성의 점에서는, 1㎜ 이하가 바람직하고, 0.2㎜ 이하가 보다 바람직하다.
폴리이미드막(18) 상에 전자 디바이스의 고정밀한 배선 등을 형성하기 위해, 폴리이미드막(18)의 표면은 평활한 것이 바람직하다. 구체적으로는, 폴리이미드막(18)의 표면 조도 Ra는, 50㎚ 이하가 바람직하고, 30㎚ 이하가 보다 바람직하고, 10㎚ 이하가 더욱 바람직하다.
폴리이미드막(18)의 열팽창 계수는, 지지 기재(12)와의 열팽창 계수차가 작은 쪽이 가열 후 또는 냉각 후의 적층체(16)의 휨을 억제할 수 있기 때문에 바람직하다. 구체적으로는, 폴리이미드막(18)과 지지 기재(12)의 열팽창 계수의 차는, 0 내지 90×10-6/℃가 바람직하고, 0 내지 30×10-6/℃가 보다 바람직하다.
폴리이미드막(18)의 면적은, 특별히 제한되지 않지만, 전자 디바이스의 생산성의 점에서, 300㎠ 이상이 바람직하다.
폴리이미드막(18)은, 유색이어도, 무색 투명이어도 된다.
적층체(16)는, 다양한 용도로 사용할 수 있고, 예를 들어 후술하는 표시 장치용 패널, PV, 박막 2차 전지, 표면에 회로가 형성된 반도체 웨이퍼, 수신 센서 패널 등의 전자 부품을 제조하는 용도를 들 수 있다. 이들 용도에서는, 적층체가 대기 분위기 하에서, 고온 조건(예를 들어, 450℃ 이상)에서 노출되는(예를 들어, 20분 이상) 경우도 있다.
표시 장치용 패널은, LCD, OLED, 전자 페이퍼, 플라스마 디스플레이 패널, 필드 에미션 패널, 양자 도트 LED 패널, 마이크로 LED 디스플레이 패널, MEMS 셔터 패널 등을 포함한다.
수신 센서 패널은, 전자파 수신 센서 패널, X선 수광 센서 패널, 자외선 수광 센서 패널, 가시광선 수광 센서 패널, 적외선 수광 센서 패널 등을 포함한다. 수신 센서 패널에 사용하는 기판은, 수지 등의 보강 시트 등에 의해 보강되어 있어도 된다.
<전자 디바이스의 제조 방법>
적층체를 사용하여, 폴리이미드막 및 후술하는 전자 디바이스용 부재를 포함하는 전자 디바이스가 제조된다.
전자 디바이스의 제조 방법은, 예를 들어 도 4 및 도 5에 도시한 바와 같이, 적층체(16)의 폴리이미드막(18) 상(폴리이미드막(18)의 흡착층(14)측과는 반대측의 표면 상)에 전자 디바이스용 부재(20)를 형성하여, 전자 디바이스용 부재 구비 적층체(22)를 얻는 부재 형성 공정과, 전자 디바이스용 부재 구비 적층체(22)로부터, 폴리이미드막(18) 및 전자 디바이스용 부재(20)를 갖는 전자 디바이스(24)를 얻는 분리 공정을 구비하는 방법이다.
이하, 전자 디바이스용 부재(20)를 형성하는 공정을 「부재 형성 공정」, 전자 디바이스(24)와 흡착층 구비 지지 기재(26)로 분리하는 공정을 「분리 공정」이라 한다.
이하에, 각 공정에서 사용되는 재료 및 수순에 대하여 상세하게 설명한다.
(부재 형성 공정)
부재 형성 공정은, 적층체(16)의 폴리이미드막(18) 상에 전자 디바이스용 부재를 형성하는 공정이다. 보다 구체적으로는, 도 4에 도시한 바와 같이, 폴리이미드막(18) 상(폴리이미드막(18)의 흡착층(14)측과는 반대측의 표면 상)에 전자 디바이스용 부재(20)를 형성하여, 전자 디바이스용 부재 구비 적층체(22)를 얻는다.
또한, 전자 디바이스의 신뢰성 향상을 위해, 폴리이미드막(18) 상에 배리어층을 형성해도 된다. 배리어층의 재료는, 특별히 제한되지 않고, 공지의 재료를 사용할 수 있다. 배리어층을 구성하는 재료로서는, 예를 들어 질화실리콘, 산화실리콘을 들 수 있다. 또한, 배리어층은 1층이어도, 2층 이상이어도 되고, 복수의 재료를 조합해도 된다. 성막 방법은, 특별히 제한되지 않고, 공지의 방법을 들 수 있다. 예를 들어, 플라스마 CVD, 스퍼터 등의 방법을 들 수 있다.
먼저, 본 공정에서 사용되는 전자 디바이스용 부재(20)에 대하여 상세하게 설명하고, 그 후 공정의 수순에 대하여 상세하게 설명한다.
(전자 디바이스용 부재)
전자 디바이스용 부재(20)는, 적층체(16)의 폴리이미드막(18) 상에 형성되는 전자 디바이스의 적어도 일부를 구성하는 부재이다. 보다 구체적으로는, 전자 디바이스용 부재(20)로서는, 표시 장치용 패널, 태양 전지, 박막 2차 전지, 또는, 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품, 수신 센서 패널 등에 사용되는 부재(예를 들어, LTPS 등의 표시 장치용 부재, 태양 전지용 부재, 박막 2차 전지용 부재, 전자 부품용 회로, 수신 센서용 부재)를 들 수 있고, 예를 들어 미국 특허 출원 공개 제2018/0178492호 명세서의 단락 [0192]에 기재된 태양 전지용 부재, 동 단락 [0193]에 기재된 박막 2차 전지용 부재, 동 단락 [0194]에 기재된 전자 부품용 회로를 들 수 있다.
(공정의 수순)
상술한 전자 디바이스용 부재 구비 적층체(22)의 제조 방법은 특별히 제한되지 않고, 전자 디바이스용 부재의 구성 부재의 종류에 따라 종래 공지의 방법으로, 적층체(16)의 폴리이미드막(18) 상에 전자 디바이스용 부재(20)를 형성한다.
전자 디바이스용 부재(20)는, 폴리이미드막(18)에 최종적으로 형성되는 부재의 전부(이하, 「전부재」라 함)가 아니라, 전부재의 일부(이하, 「부분 부재」라 함)여도 된다. 흡착층(14)으로부터 박리된 부분 부재 구비 기판을, 그 후의 공정에서 전부재 구비 기판(후술하는 전자 디바이스에 상당)으로 할 수도 있다.
흡착층(14)으로부터 박리된, 전부재 구비 기판에는, 그 박리면에 다른 전자 디바이스용 부재가 형성되어도 된다. 또한, 2매의 전자 디바이스용 부재 구비 적층체(22)의 전자 디바이스용 부재(20)끼리를 대향시키고, 양자를 접합하여 전부재 구비 적층체를 조립하고, 그 후, 전부재 구비 적층체로부터 2매의 흡착층 구비 지지 기재를 박리하여, 전자 디바이스를 제조할 수도 있다.
예를 들어, OLED를 제조하는 경우를 예로 들면, 적층체(16)의 폴리이미드막(18)의 흡착층(14)측과는 반대측의 표면 상에 유기 EL 구조체를 형성하기 위해, 투명 전극을 형성하고, 또한 투명 전극을 형성한 면 상에 홀 주입층·홀 수송층·발광층·전자 수송층 등을 증착하고, 이면 전극을 형성하고, 밀봉판을 사용하여 밀봉하는 등의 각종의 층 형성이나 처리가 행해진다. 이들 층 형성이나 처리로서, 구체적으로는, 예를 들어 성막 처리, 증착 처리, 밀봉판의 접착 처리 등을 들 수 있다.
(분리 공정)
분리 공정은, 도 5에 도시한 바와 같이, 상기 부재 형성 공정에서 얻어진 전자 디바이스용 부재 구비 적층체(22)로부터, 흡착층(14)과 폴리이미드막(18)의 계면을 박리면으로 하여, 전자 디바이스용 부재(20)가 적층된 폴리이미드막(18)과, 흡착층 구비 지지 기재(26)로 분리하여, 전자 디바이스용 부재(20) 및 폴리이미드막(18)을 포함하는 전자 디바이스(24)를 얻는 공정이다.
박리된 폴리이미드막(18) 상의 전자 디바이스용 부재(20)가 필요한 전구성 부재의 형성의 일부인 경우에는, 분리 후, 나머지의 구성 부재를 폴리이미드막(18) 상에 형성할 수도 있다.
폴리이미드막(18)과 흡착층(14)을 박리하는 방법은, 특별히 제한되지 않는다. 예를 들어, 폴리이미드막(18)과 지지 기재(12)의 계면에 예리한 칼날상의 것을 삽입하여, 박리의 계기를 부여한 후에, 물과 압축 공기의 혼합 유체를 분사하거나 하여 박리할 수 있다.
바람직하게는, 전자 디바이스용 부재 구비 적층체(22)를, 지지 기재(12)가 상측, 전자 디바이스용 부재(20)측이 하측이 되도록 정반 상에 설치하고, 전자 디바이스용 부재(20)측을 정반 상에 진공 흡착하고, 이 상태에서 먼저 칼날상의 것을 폴리이미드막(18)과 지지 기재(12)의 계면에 침입시킨다. 그 후, 지지 기재(12)측을 복수의 진공 흡착 패드로 흡착하고, 칼날상의 것을 삽입한 개소 부근부터 차례로 진공 흡착 패드를 상승시킨다. 그렇게 하면, 흡착층 구비 지지 기재(26)를 용이하게 박리할 수 있다.
전자 디바이스용 부재 구비 적층체(22)로부터 전자 디바이스(24)를 분리할 때에 있어서는, 이오나이저에 의한 분사나 습도를 제어함으로써, 흡착층(14)의 조각이 전자 디바이스(24)에 정전 흡착되는 것을 보다 억제할 수 있다.
상술한 전자 디바이스의 제조 방법은, 예를 들어 미국 특허 출원 공개 제2018/0178492호 명세서의 단락 [0210]에 기재된 표시 장치의 제조에 적합하며, 전자 디바이스(24)로서는, 예를 들어 동 단락 [0211]에 기재된 것을 들 수 있다.
또한, 상기 분리 공정을 실시하기 전에, 적층체의 전자 디바이스용 부재가 배치되어 있지 않은 영역을 절단하여 제거해도 된다.
[실시예]
이하에, 실시예 등에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들 예에 의해 제한되는 것은 아니다.
이하에서는, 지지 기재로서, 무알칼리붕규산 유리를 포함하는 유리판(선팽창 계수 38×10-7/℃, AGC 가부시키가이샤 제조 상품명 「AN100」)을 사용하였다.
이하, 예 1 내지 예 5는 실시예이며, 예 6 내지 예 7은 비교예이다.
<외관 평가>
후단에서의 수순에서 얻어진 유리판, 실리콘 수지층, 및, 폴리이미드막을 이 순으로 갖는 적층체 중의 폴리이미드막을 눈으로 보아 관찰하고, 이하의 기준에 따라서 평가하였다.
A: 폴리이미드막의 박리가 발생하지 않았다.
B: 폴리이미드막의 일부에서 박리가 발생하였지만, 실용상 문제가 없는 범위였다.
C: 폴리이미드막의 대부분 또는 전체면에서 박리가 발생하였지만, 실용상 문제가 없는 범위였다.
<주연 영역의 폭 평가>
지지 기재의 주연 영역의 폭을, 이하의 기준에 따라서 평가하였다.
A: 폭이 1㎜ 이상 10㎜ 이하
B: 폭이 10㎜ 초과 30㎜ 이하
C: 폭이 30㎜ 초과, 1㎜ 미만
<이물 매립성>
후단에서의 수순에서 얻어진 유리판, 실리콘 수지층, 및, PET 필름이 이 순으로 배치된 적층체를 눈으로 보아 관찰하고, 이하의 기준에 따라서 평가하였다.
A: 유리판/실리콘 수지층 계면의 이물에 의한 계면 기포가 5개 이하였다.
B: 유리판/실리콘 수지층 계면의 이물에 의한 계면 기포가 5개보다 많고, 10개 이하였다.
C: 유리판/실리콘 수지층 계면의 이물에 의한 계면 기포가 10개보다 많았다.
<예 1>
(경화성 실리콘의 조제)
1L의 플라스크에, 트리에톡시메틸실란(179g), 톨루엔(300g), 아세트산(5g)을 첨가하여, 혼합물을 25℃에서 20분간 교반 후, 또한, 60℃로 가열하여 12시간 반응시켰다. 얻어진 반응 조액을 25℃로 냉각 후, 물(300g)을 사용하여, 반응 조액을 3회 세정하였다. 세정된 반응 조액에 클로로트리메틸실란(70g)을 첨가하여, 혼합물을 25℃에서 20분간 교반 후, 또한, 50℃로 가열하여 12시간 반응시켰다. 얻어진 반응 조액을 25℃로 냉각 후, 물(300g)을 사용하여, 반응 조액을 3회 세정하였다. 세정된 반응 조액으로부터 톨루엔을 감압 증류 제거하여, 슬러리 상태로 한 후, 진공 건조기로 밤새 건조함으로써, 백색의 오르가노폴리실록산 화합물인 경화성 실리콘1을 얻었다. 경화성 실리콘1은, T 단위의 개수:M 단위의 개수=87:13(몰비)이었다. 또한, M 단위는, (R)3SiO1 /2로 표시되는 1관능 오르가노실록시 단위를 의미한다. T 단위는, RSiO3 /2(R은, 수소 원자 또는 유기기를 나타냄)로 표시되는 3관능 오르가노실록시 단위를 의미한다.
(경화성 조성물의 조제)
경화성 실리콘1과 헵탄을 혼합하고, 또한 유기 지르코늄계 화합물(옥틸산지르코늄 화합물) 및 유기 비스무트계 화합물(2-에틸헥산산비스무트)을 첨가하였다. 용매량은, 고형분 농도가 50질량％가 되도록 조정하였다. 또한, 금속 화합물의 첨가량은, 금속 원소가 수지 100질량부에 대하여, 0.1질량부가 되도록 조정하였다. 얻어진 혼합액을, 구멍 직경 0.45㎛의 필터를 사용하여 여과함으로써, 경화성 조성물을 얻었다.
경화성 실리콘1과 헵탄을 혼합하고, 또한 유기 지르코늄계 화합물(옥틸산지르코늄 화합물) 및 유기 세륨계 화합물(2-에틸헥산산세륨)을 첨가하였다. 용매량은, 고형분 농도가 50질량％가 되도록 조정하였다. 또한, 금속 화합물의 첨가량은, 금속 원소가 수지 100질량부에 대하여, 0.1질량부가 되도록 조정하였다. 얻어진 혼합액을, 구멍 직경 0.45㎛의 필터를 사용하여 여과함으로써, 경화성 조성물을 얻었다.
(적층 기판의 제작)
폴리에틸렌테레프탈레이트 필름(PET 필름)(도요보사제, 코스모샤인 A4100)의 표면 상에 조제한 경화성 조성물을 도포하고, 핫 플레이트를 사용하여 140℃에서 10분간 가열함으로써, 실리콘 수지층을 형성하였다. 실리콘 수지층의 두께는, 8㎛였다.
계속해서, 수계 유리 세정제(가부시키가이샤 파카 코포레이션제 「PK-LCG213」)로 세정 후, 순수로 세정한 200×200㎜, 두께 0.5㎜의 유리판 「AN100」(지지 기재)과, 실리콘 수지층이 형성된 PET 필름을 접합하여, 유리판, 실리콘 수지층, 및 PET 필름이 이 순으로 배치된 적층체를 제작하였다. 또한, 상기 접합 시에는, 유리판의 표면의 주연 영역에 실리콘 수지층이 배치되지 않는 영역이 남도록, 접합을 행하였다(도 2 참조). 주연 영역의 폭 W는 5㎜였다.
다음에, 얻어진 적층체를 오토클레이브 내에 배치하여, 60℃, 1㎫의 조건에서 30분간 가열하였다. 그 후, PET 필름을 박리하고, 유리판 및 실리콘 수지층을 포함하는 적층 기판에 대하여, 250℃에서 30분간 어닐 처리를 실시한 후, 실리콘 수지층에 코로나 처리를 실시하였다. 얻어진 실리콘 수지층은, 유리판측의 제1 주면과 제1 주면과는 반대측의 제2 주면과, 제1 주면 및 제2 주면에 접속하는 단부면을 갖고, 상기 단부면은 제2 주면으로부터 제1 주면을 향함에 따라서 돌출되는 경사면이었다. 상기 경사면과 제1 주면이 이루는 각도는, 3°였다. 실리콘 수지층의 제1 주면과 제2 주면 사이의 두께는, 8㎛였다.
(적층체의 제작)
상기에서 얻어진 적층 기판의 실리콘 수지층측의 표면에 폴리이미드 바니시(우베 고산사제, 유피아-ST-1003)를 도포하여, 60℃에서 30분간 가열한 후, 또한 120℃에서 30분간 가열한 후, 450℃에서 10분간 가열하여, 유리판, 실리콘 수지층, 및, 폴리이미드막(두께: 7㎛)을 이 순으로 갖는 적층체를 얻었다. 폴리이미드막은, 유리판의 주연 영역 상 및 실리콘 수지층 상에 배치되어 있었다(도 3 참조).
<예 2 내지 예 14>
실리콘 수지층의 제1 주면과 제2 주면 사이의 두께, 주연 영역의 폭, 및, 각도를 후술하는 표 1 및 표 2에 나타내는 바와 같이 조정한 것 이외는, 예 1과 마찬가지의 수순에 따라, 적층체를 얻었다. 표 1은 비스무트를 포함하는 경화성 조성물을 사용한 경우, 표 2는 세륨을 포함하는 경화성 조성물을 사용한 경우이다.
또한, 예 6 및 7, 및 13 및 14에 관해서는, 유리판의 전체면에 경화성 조성물을 도포하고, 도막을 250℃에서 30분간 가열하여 경화시켜, 유리판 전면 상에 실리콘 수지층을 제작한 후, 얻어진 실리콘 수지층 구비 유리판의 주연부를 절단하여, 유리판과 실리콘 수지층을 갖고, 또한, 평활한 측면을 갖는 적층체(이하, 「적층체 C」라고도 함)를 얻은 후, 적층체 C를 사용하여 상기(적층체의 제작)를 실시하였다. 즉, 예 6 및 7, 및 13 및 14에서 사용한 적층체 C는, 실리콘 수지층의 유리판측의 주면의 면적과, 유리판측과는 반대측의 주면의 면적이 동일하고, θ가 90°에 해당하는 실리콘 수지층을 갖고 있었다.
표 1 및 표 2 중, 「흡착층 두께(㎛)」란은, 실리콘 수지층의 제1 주면과 제2 주면 사이의 두께를 나타낸다.
표 1 및 표 2 중, 「주연 영역 폭(㎜)」란은, 주연 영역의 폭(도 2의 W)을 나타낸다.
표 1 및 표 2 중, 「각도(°)」란은, 실리콘 수지층의 제1 주면과 경사면이 이루는 각도를 나타낸다. 각도의 측정 방법은, 상술한 바와 같다.
Figure pat00001
Figure pat00002
표 1 및 표 2에 나타내는 바와 같이, 본 발명의 적층 기판은, 원하는 효과를 나타냈다.
특히, 비스무트를 포함하는 경화성 조성물을 사용한 경우, 예 1 내지 3 및 5와, 예 4의 비교로부터, 흡착층의 두께가 6㎛ 이상인 경우, 이물 매립성이 보다 우수한 것이 확인되었다.
또한, 예 1과 3의 비교로부터, 흡착층의 두께가 12㎛ 이하인 경우, 외관 특성이 보다 우수한 것이 확인되었다.
세륨을 포함하는 경화성 조성물을 사용한 경우에도 마찬가지로, 예 8 내지 10 및 12와, 예 11의 비교로부터, 흡착층의 두께가 6㎛ 이상인 경우, 이물 매립성이 보다 우수한 것이 확인되었다.
또한, 예 8과 10의 비교로부터, 흡착층의 두께가 12㎛ 이하인 경우, 외관 특성이 보다 우수한 것이 확인되었다.
<유기 EL 표시 장치(전자 디바이스에 해당)의 제조>
예 1 내지 5, 8 내지 12에서 얻어진 적층체를 사용하여, 이하의 수순에 따라, 유기 EL 표시 장치를 제조하였다.
먼저, 적층 기판의 폴리이미드막의 유리판측과는 반대측의 표면 상에, 플라스마 CVD법에 의해 질화실리콘, 산화실리콘, 아몰퍼스 실리콘의 순으로 성막하였다. 다음에, 이온 도핑 장치에 의해 저농도의 붕소를 아몰퍼스 실리콘층에 주입하고, 가열 처리하여 탈수소 처리를 행하였다. 다음에, 레이저 어닐 장치에 의해 아몰퍼스 실리콘층의 결정화 처리를 행하였다. 다음에, 포토리소그래피법을 사용한 에칭 및 이온 도핑 장치로부터, 저농도의 인을 아몰퍼스 실리콘층에 주입하여, N형 및 P형 TFT 에어리어를 형성하였다.
다음에, 폴리이미드막의 유리판측과는 반대측에, 플라스마 CVD법에 의해 산화실리콘막을 성막하여 게이트 절연막을 형성한 후에, 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 게이트 전극을 형성하였다. 다음에, 포토리소그래피법과 이온 도핑 장치에 의해, 고농도의 붕소와 인을 N형, P형 각각의 원하는 에어리어에 주입하여, 소스 에어리어 및 드레인 에어리어를 형성하였다.
다음에, 폴리이미드막의 유리판측과는 반대측에, 플라스마 CVD법에 의한 산화실리콘의 성막으로 층간 절연막을, 스퍼터링법에 의해 알루미늄의 성막 및 포토리소그래피법을 사용한 에칭에 의해 TFT 전극을 형성하였다. 다음에, 수소 분위기 하에서, 가열 처리하여 수소화 처리를 행한 후에, 플라스마 CVD법에 의한 질소 실리콘의 성막으로, 패시베이션층을 형성하였다.
다음에, 폴리이미드막의 유리판측과는 반대측에, 자외선 경화성 수지를 도포하고, 포토리소그래피법에 의해 평탄화층 및 콘택트 홀을 형성하였다. 다음에, 스퍼터링법에 의해 산화인듐주석을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 화소 전극을 형성하였다. 계속해서, 증착법에 의해, 폴리이미드막의 유리판측과는 반대측에, 정공 주입층으로서 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀알루미늄 착체(Alq3)에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디카르보니트릴(BSN-BCN)을 40체적％ 혼합한 것, 전자 수송층으로서 Alq3를 이 순으로 성막하였다. 다음에, 스퍼터링법에 의해 알루미늄을 성막하고, 포토리소그래피법을 사용한 에칭에 의해 대향 전극을 형성하였다.
다음에, 폴리이미드막의 유리판측과는 반대측에, 자외선 경화형 접착층을 통해 다른 1매의 유리판을 접합하여 밀봉하였다. 상기 수순에 의해, 폴리이미드막 상에 유기 EL 구조체를 형성하였다. 폴리이미드막 상에 유기 EL 구조체를 갖는 구조물(이하, 패널 A라 함)이, 전자 디바이스용 부재 구비 적층체이다.
계속해서, 패널 A의 밀봉체측을 정반에 진공 흡착시킨 후에, 패널 A의 코너부의 폴리이미드막과 유리판의 계면에, 두께 0.1㎜의 스테인리스제 칼날을 삽입하여, 폴리이미드막과 유리판의 계면에 박리의 계기를 부여하였다. 그리고, 패널 A의 지지 기재 표면을 진공 흡착 패드로 흡착한 후에, 흡착 패드를 상승시켰다. 여기서 칼날의 삽입은, 이오나이저(키엔스사제)로부터 제전성 유체를 당해 계면에 분사하면서 행하였다. 다음에, 형성한 공극을 향하여 이오나이저로부터는 계속해서 제전성 유체를 분사하면서, 또한, 물을 박리 전선에 쏘면서 진공 흡착 패드를 끌어올렸다. 그 결과, 정반 상에 유기 EL 구조체가 형성된 폴리이미드막만을 남기고, 실리콘 수지층 구비 지지 기재를 박리할 수 있었다.
계속해서, 분리된 폴리이미드막을 레이저 커터 또는 스크라이브-브레이크법을 사용하여 절단하여, 복수의 셀로 분단한 후, 유기 EL 구조체가 형성된 폴리이미드막과 대향 기판을 조립하고, 모듈 형성 공정을 실시하여 유기 EL 표시 장치를 제작하였다.
본 발명을 상세하게 또한 특정 실시 양태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하지 않고 다양한 변경이나 수정을 가할 수 있는 것은 당업자에게 있어서 명백하다.
본 출원은, 2020년 1월 31일에 출원된 일본 특허 출원 제2020-015418호, 2020년 4월 17일에 출원된 일본 특허 출원 제2020-074048호, 2020년 6월 8일에 출원된 일본 특허 출원 제2020-099427호에 기초하는 것이고, 그 내용은 여기에 참조로서 포함된다.
10: 적층 기판
12: 지지 기재
14: 실리콘 수지층
16: 적층체
18: 폴리이미드막
20: 전자 디바이스용 부재
22: 전자 디바이스용 부재 구비 적층체
24: 전자 디바이스
26: 흡착층 구비 지지 기재

Claims (13)

  1. 유리제의 지지 기재와, 상기 지지 기재 상에 배치된 흡착층을 갖고,
    상기 지지 기재의 상기 흡착층측의 표면에는, 상기 흡착층이 배치되어 있지 않은 주연 영역이 있고,
    상기 흡착층은, 상기 지지 기재측의 제1 주면과, 상기 제1 주면과는 반대측의 제2 주면과, 상기 제1 주면과 상기 제2 주면에 접속하는 단부면을 갖고,
    상기 단부면이, 상기 제2 주면으로부터 상기 제1 주면을 향함에 따라 돌출되는 경사면이며,
    상기 경사면과 상기 제1 주면이 이루는 각도가, 10° 미만인 적층 기판.
  2. 제1항에 있어서,
    상기 흡착층의 상기 제1 주면과 상기 제2 주면 사이의 두께가, 50㎛ 이하인 적층 기판.
  3. 제1항에 있어서,
    상기 흡착층의 상기 제1 주면과 상기 제2 주면 사이의 두께가, 12㎛ 이하인 적층 기판.
  4. 제1항에 있어서,
    상기 흡착층의 상기 제1 주면과 상기 제2 주면 사이의 두께가, 6㎛ 이상인 적층 기판.
  5. 제1항에 있어서,
    상기 경사면과 상기 제1 주면이 이루는 각도가, 5° 이하인 적층 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 주연 영역의 폭이 1 내지 30㎜인 적층 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 흡착층이 실리콘 수지층인 적층 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 흡착층 상에 배치되는 보호 필름을 더 구비하는 적층 기판.
  9. 상기 지지 기재 상에, 흡착층이 되는 전구체막을 갖는 전사 필름을 접합하고, 이때 상기 지지 기재 상에 상기 전구체막이 배치되지 않는 주연 영역을 갖도록 배치하는, 상기 지지 기재와 상기 전사 필름의 접합 공정과, 상기 전구체막으로부터 흡착층을 얻기 위한 전구체막 가열 공정을 갖는 제1항 내지 제8항 중 어느 한 항에 기재된 적층 기판의 제조 방법.
  10. 제1항 내지 제7항 중 어느 한 항에 기재된 적층 기판의 상기 흡착층측에, 폴리이미드 또는 그의 전구체 및 용매를 포함하는 폴리이미드 바니시를 도포하여, 상기 주연 영역 상 및 상기 흡착층 상에 폴리이미드막을 형성하여, 상기 지지 기재와, 상기 흡착층과, 상기 폴리이미드막을 이 순으로 갖는 적층체를 형성하는 적층체의 제조 방법.
  11. 제1항 내지 제7항 중 어느 한 항에 기재된 적층 기판과,
    상기 적층 기판 중의 상기 주연 영역 상 및 상기 흡착층 상에 배치되는 폴리이미드막을 갖는 적층체.
  12. 제11항에 기재된 적층체와,
    상기 적층체 중의 상기 폴리이미드막 상에 배치되는 전자 디바이스용 부재를 갖는 전자 디바이스용 부재 구비 적층체.
  13. 제11항에 기재된 적층체의 상기 폴리이미드막 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재 구비 적층체를 얻는 부재 형성 공정과,
    상기 전자 디바이스용 부재 구비 적층체로부터, 상기 폴리이미드막 및 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 분리 공정을 구비하는 전자 디바이스의 제조 방법.
KR1020210010608A 2020-01-31 2021-01-26 적층 기판, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법 KR102510793B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020015418 2020-01-31
JPJP-P-2020-015418 2020-01-31
JPJP-P-2020-074048 2020-04-17
JP2020074048 2020-04-17
JP2020099427A JP7140158B2 (ja) 2020-01-31 2020-06-08 積層基板、積層体の製造方法、積層体、電子デバイス用部材付き積層体、電子デバイスの製造方法
JPJP-P-2020-099427 2020-06-08

Publications (2)

Publication Number Publication Date
KR20210098351A true KR20210098351A (ko) 2021-08-10
KR102510793B1 KR102510793B1 (ko) 2023-03-17

Family

ID=77275535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210010608A KR102510793B1 (ko) 2020-01-31 2021-01-26 적층 기판, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법

Country Status (2)

Country Link
KR (1) KR102510793B1 (ko)
CN (1) CN113276504A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092247B1 (ja) * 2021-09-24 2022-06-28 Ａｇｃ株式会社 積層体、及び積層体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018193544A (ja) 2017-05-19 2018-12-06 協立化学産業株式会社 熱硬化性樹脂組成物及び加工樹脂ワニス硬化フィルムの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414324C (zh) * 2002-10-28 2008-08-27 日东电工株式会社 粘合型光学薄膜,用于生产粘合型光学薄膜的方法和图像显示设备
JP4208187B2 (ja) * 2002-10-28 2009-01-14 日東電工株式会社 粘着型光学フィルム、粘着型光学フィルムの製造方法および画像表示装置
JP2005150535A (ja) * 2003-11-18 2005-06-09 Hitachi Ltd 電子部品
WO2015133599A1 (ja) * 2014-03-07 2015-09-11 富士フイルム株式会社 加飾材付き基材およびその製造方法、タッチパネル、ならびに情報表示装置
JP6656861B2 (ja) * 2015-09-25 2020-03-04 日鉄ケミカル＆マテリアル株式会社 フレキシブルデバイス用積層体及びフレキシブルデバイスの製造方法
CN109982834B (zh) * 2016-11-15 2021-05-18 Ａｇｃ株式会社 层叠基板和电子器件的制造方法
KR20200110329A (ko) * 2018-01-17 2020-09-23 에이지씨 가부시키가이샤 적층체, 적층체의 제조 방법, 및, 전자 디바이스의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018193544A (ja) 2017-05-19 2018-12-06 協立化学産業株式会社 熱硬化性樹脂組成物及び加工樹脂ワニス硬化フィルムの製造方法

Also Published As

Publication number Publication date
KR102510793B1 (ko) 2023-03-17
TW202402519A (zh) 2024-01-16
CN113276504A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
JP7140158B2 (ja) 積層基板、積層体の製造方法、積層体、電子デバイス用部材付き積層体、電子デバイスの製造方法
JP7136275B2 (ja) 積層体、電子デバイスの製造方法、積層体の製造方法
JP7063313B2 (ja) 積層基板および剥離方法
KR102475698B1 (ko) 적층 기판 및 전자 디바이스의 제조 방법
KR20230044023A (ko) 유리 적층체, 전자 디바이스의 제조 방법, 유리 적층체의 제조 방법, 유리판 곤포체
KR102526047B1 (ko) 유리 적층체 및 그의 제조 방법
KR102510793B1 (ko) 적층 기판, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법
CN115570855B (zh) 层叠体和层叠体的制造方法
CN112046100B (zh) 层叠基板、电子设备的制造方法、以及层叠基板的制造方法
TWI839306B (zh) 積層基板、積層體之製造方法、積層體、附電子裝置用構件之積層體、電子裝置之製造方法
JP7103163B2 (ja) 積層体、導通チェック方法、および、電子デバイスの製造方法
JP7255726B1 (ja) 積層体、電子デバイス用部材付き積層体、電子デバイスの製造方法
JP7371813B2 (ja) 積層基板、積層体、積層体の製造方法、電子デバイス用部材付き積層体、電子デバイスの製造方法
TW202330727A (zh) 積層體、附電子裝置用構件之積層體及電子裝置之製造方法
KR20230024273A (ko) 적층체, 전자 디바이스용 부재를 구비하는 적층체, 전자 디바이스의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant