KR20210075019A - 반도체 스위치 소자 및 그 제조 방법 - Google Patents

반도체 스위치 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20210075019A
KR20210075019A KR1020200172097A KR20200172097A KR20210075019A KR 20210075019 A KR20210075019 A KR 20210075019A KR 1020200172097 A KR1020200172097 A KR 1020200172097A KR 20200172097 A KR20200172097 A KR 20200172097A KR 20210075019 A KR20210075019 A KR 20210075019A
Authority
KR
South Korea
Prior art keywords
substrate
switch element
trench
semiconductor switch
trenches
Prior art date
Application number
KR1020200172097A
Other languages
English (en)
Inventor
실베인 레오만트
게르하르드 노에바우어
토마스 오스진다
크리스티안 그루버
세르게이 안나니에브
Original Assignee
인피니언 테크놀로지스 오스트리아 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 오스트리아 아게 filed Critical 인피니언 테크놀로지스 오스트리아 아게
Publication of KR20210075019A publication Critical patent/KR20210075019A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 출원은 기판에 형성된 제 1 수직 트랜지스터 디바이스 - 기판의 제 1 면 상에 형성된 소스 영역 및 기판의 제 1 면과 수직으로 대향하는 제 2 면 상에 형성된 드레인 영역을 포함함 - 와, 동일 기판의 제 1 수직 트랜지스터 디바이스의 횡 방향 측면에 형성된 제 2 수직 트랜지스터 디바이스 - 기판의 제 1 면 상에 형성된 소스 영역 및 기판의 제 2 면 상에 형성된 드레인 영역을 포함함 - 와, 기판의 제 2 면 상에 배열되어 수직 트랜지스터 디바이스의 드레인 영역과 전기적으로 연결되는 전도성 소자를 포함하는 반도체 스위치 소자에 관한 것으로, 기판 내로 수직으로 연장되는 트렌치가 기판의 제 2 면에 형성되고 전도성 소자의 적어도 일부는 트렌치 내에 배열된다.

Description

반도체 스위치 소자 및 그 제조 방법{SEMICONDUCTOR SWITCH ELEMENT AND METHOD OF MANUFACTURING THE SAME}
본 발명은 수직 트랜지스터 디바이스를 구비하는 반도체 스위치 소자에 관한 것이다.
수직 트랜지스터 디바이스에서, 수직 채널 영역은 디바이스의 본체 영역에 형성된다. 게이트 영역은 횡 방향 측면에 배열되며, 게이트 층간 유전체와 게이트 전극을 포함한다. 게이트 전극에 전압을 인가함으로써, 채널 영역 내의 채널 형성을 제어할 수 있다. 디바이스의 소스 및 드레인 영역은 반도체 기판의 반대쪽, 예를 들어, 기판 전면에 소스 영역이 기판 후면에 드레인 영역이 배치될 수 있다.
본 발명의 목적은 특성이 개선된 반도체 스위치 소자 및 이러한 스위치 소자의 제조 방법을 제공하는 것이다.
이 목적은 청구항 1의 스위치 소자에 의해 달성되며, 또한 청구항 14의 방법에 의해 달성된다. 스위치 소자는 동일 기판에 형성된 제 1 수직 트랜지스터 디바이스와 제 2 수직 트랜지스터 디바이스를 포함한다. 트랜지스터 디바이스의 소스 영역은 기판의 제 1 면에 배열되고, 드레인 영역은 기판의 제 2 면의 수직 반대 방향에 형성된다. 드레인 영역은 기판의 제 2 면에 배열된 전도성 소자에 의해 서로 연결된다. 또한, 트렌치는 기판의 제 2 면에 형성되고, 전도성 소자의 적어도 일부가 이 트렌치에 배열된다.
트렌치에 전도성 소자를 형성함으로써, 전도성 재료는 각각의 디바이스의 활성 영역에 더 가깝게, 예를 들어, 드리프트 영역에 더 가깝게 배열될 수 있다. 이러한 방식으로, 기판의 "유효 두께"는 전기 저항의 관점에서 감소될 수 있으며, 낮은 저항률은, 예를 들어, 전도 손실을 감소시킬 수 있다. 이러한 공통 드레인 또는 "백투백(back-to-back)" 구성으로 배열된 트랜지스터 디바이스를 구비하는 스위치 소자는, 예를 들어, 배터리 관리 시스템에 사용될 수 있으며, 감소된 전도 손실은 더 높은 충전 전류를 허용할 수 있다. 이와는 반대로, 균일한 후면 연삭에 의해 트렌치 구조없이 동일한 "유효 두께"가 실현될 때, 나머지 기판 두께는 너무 얇아서 과도한 웨이퍼 휨(wafer bow)이 발생할 수 있다. 예를 들어, 기판과 금속의 열 팽창의 불일치로 인해 발생할 수 있고, 기판과 금속 두께에 따라 달라질 수 있는 웨이퍼 휨은, 예컨대, 후속 백엔드 처리에서의 취급 문제를 일으킬 수 있다.
추가 실시예 및 특징은 본 설명과 종속 청구항에서 제공된다. 여기서, 개별 특징은 특정 클레임 카테고리와는 독립적으로 공개되어야 하며, 본 발명은 장치 및 디바이스 측면뿐만 아니라 방법 및 사용 측면에도 관련된다. 예를 들어, 특정 방식으로 제조된 스위치 소자를 설명하는 경우, 이는 또한 각 제조 공정에 대한 공개일 뿐만 아니라, 그 반대의 경우도 마찬가지이다. 일반적으로, 이 애플리케이션의 접근 방식은 트렌치에 수직 트랜지스터 디바이스의 드레인 접점을 배열하거나 금속화하는 것이다.
수직 단면에서 볼 때, 트렌치는 기판에서 트렌치의 바닥까지 연장되는 홈(recess)이다. 트렌치의 측벽에 의해 측면이 규정된다. 트렌치의 형상은 그러한 단면에 수직으로, 예를 들어, 장방형(elongated shape)이거나 홀과 같은 형상일 수 있고, 상세한 내용은 이하를 참조한다. 전도성 소자는, 예를 들어, 도핑된 폴리실리콘과 같은 임의의 전도성 재료로 형성될 수 있다. 특히, 전도성 재료는 금속 재료, 예컨대, 구리, 특히, 구리 기반 합금일 수 있다.
일반적으로, 예를 들어, 트랜지스터 디바이스를 연결하는 길이 방향 단일 트렌치의 경우에 전체 전도성 소자가 트렌치에 배열될 수 있다. 대안적으로, 전도성 소자의 일부만이 트렌치에 배열될 수 있고, 전도성 소자의 다른 부분은 다른 트렌치 및/또는 기판의 표면, 즉, 기판의 제 2 면 상에 배열될 수 있다. 기판의 표면에서 부분적으로 연장되는 전도성 소자는 길이 방향 트렌치 또는 홀 형상 트렌치와 결합될 수 있다. 홀 형상 트렌치의 경우, 표면에 배열된 전도성 소자의 일부가 트랜지스터 디바이스를 횡 방향으로 연결할 수 있다.
각각의 트랜지스터 디바이스의 소스 및 드레인 영역은 제 1 전도형일 수 있고, 그 본체 영역은 제 1 전도형과는 반대인 제 2 전도형일 수 있다. 기술된 실시예에서, 제 1 전도형은 P형이고, 제 2 전도형은 N형이다. 수직 트랜지스터 디바이스는 동일 기판 내에 형성되어, 작은 풋 프린트(footprint)와 낮은 프로파일 패키지(profile package)를 가능하게 할 수 있다(예컨대, 소형 애플리케이션에서 특히 유리함). 기판은, 예를 들어, 하나 이상의 에피택셜층과 함께 초기 웨이퍼 재료(예컨대, 실리콘 웨이퍼 재료)에 의해 형성될 수 있다. 후자의 경우, 소스 및 본체 영역이 형성될 수 있다. 일반적으로, 기판은 도핑될 수 있거나 도핑되는 스위치 소자의 반도체 층(들)으로 형성된다. 각각의 트랜지스터 디바이스에는 공통 소스 접점, 공통 드레인 접점 및 공통 게이트 접점을 구비하는 복수의 트랜지스터 셀이 포함될 수 있다. 이와 대조적으로, 제 1 및 제 2 트랜지스터 디바이스에는 각각 개별 게이트 접점이 포함될 수 있다. 즉, 제 1 및 제 2 트랜지스터 디바이스는 서로 독립적으로 스위칭될 수 있다.
"수직" 방향은 기판의 표면, 예를 들어, 실리콘 웨이퍼 재료의 표면 및/또는 에피택셜 층의 표면에 수직인 방향이다. 기판의 제 1 및 제 2 면은 수직 방향에 대해 서로 대향한다. 횡 방향은 수직 방향과 수직으로 위치하며, 다이 영역(die area)은, 예를 들어, 횡 방향으로 취한다. 기판의 제 2 면에 형성된 트렌치는 기판 내로 수직 연장된다.
일 실시예에서, 트렌치의 수직 깊이는 최소 15㎛, 특히, 최소 20㎛이다. 트렌치 깊이의 가능한 상한은, 예를 들어, 최대 40㎛, 특히, 최대 35㎛일 수 있다. 이 범위에서, 예를 들어, 남은 유효 두께의 감소와 기판의 허용 가능한 기계적 응력 사이의 절충이 달성될 수 있다.
채널과 드레인 영역 사이에서, 각각의 트랜지스터 디바이스는 드리프트 영역을 포함할 수 있다. 드리프트 영역 및 드레인 영역은 모두 제 1 전도형, 예를 들어, n형이며, 여기서, 도핑 농도는 드리프트 영역에서 더 낮다. 트렌치에 전도성 소자 또는 재료를 배열하면, 드리프트 영역에 다소 가까워질 수 있게 되어 저항률이 낮아진다. 일 실시예에서, 트렌치의 바닥과 드리프트 영역 사이의 수직 거리는 최대 30㎛이고, 추가 상한은 최대 25㎛, 20㎛ 또는 15㎛이다. 수직 거리의 가능한 하한은, 예를 들어, 5㎛ 또는 10㎛일 수 있다.
일 실시예에서, 트렌치의 횡 방향 폭은 최대 100㎛이며, 추가 상한은, 예를 들어, 최대 80㎛, 60㎛, 50㎛ 또는 40㎛이다. 예를 들어, 횡 방향 폭의 가능한 하한은 최소 15㎛ 또는 20㎛이다. 이 폭은 트렌치 바닥의 반대쪽인 트렌치의 수직 바깥 쪽 끝에서 측정한다. 특히, 폭은 제 1 횡 방향에 수직인 제 2 횡 방향으로 취할 수 있다(제 1 횡 방향에서, 트랜지스터 디바이스는 서로 횡 방향으로 나란히 배열됨, 아래 참조).
일반적으로 트렌치는 전도성 소자의 전도성 재료로 완전히 채워질 수 있다. 대안적인 실시예에서, 전도성 재료는 트렌치의 일부만을 채우고, 여기서, 전도성 재료는 트렌치의 다른 부분에는 배열되지 않는다. 전도성 재료는 트렌치의 바닥 및/또는 측벽을 덮을 수 있으며, 횡단면에서, 전도성 재료가 없는 중앙 부분을 남긴다. 트렌치의 부분적인 충진(filling)은, 예를 들어, 전도성 재료, 특히, 금속이 이완할 수 있는 더 많은 자유 공간을 가질 수 있기 때문에 기판의 기계적 응력을 감소시킬 수 있다.
일 실시예에서, 전도성 재료로 채워지지 않는 트렌치의 다른 부분은 중합체 재료(polymeric material)로 채워진다. 전도성 재료와 중합체 재료는 함께 트렌치를 완전히 채울 수 있다. 중합체 재료 필러를 사용하면, 트렌치 내부의 공극을 없앨 수 있으며, 이는, 예를 들어, 추후 환경 스트레스(습도 등)의 관점에서 유리할 수 있다. 중합체 재료는 에폭시 재료, 예를 들어, 에폭시 수지일 수 있다.
기본적으로 트랜지스터 디바이스는 길이 방향 단일 트렌치로 연결될 수 있다. 그러나, 일 실시예에서, 복수의 트렌치가 기판의 제 2 면에 형성되고, 전도성 소자의 일부가 각각의 트렌치에 배열된다. 단일 트렌치 해법과 비교할 때, 이것은 예를 들어, 기판의 기계적 응력을 보다 균일하게 분배할 수 있다.
일 실시예에서, 트렌치 중 적어도 일부는 제 2 횡 방향에서 서로 횡측면으로 나란히 배열된다. 제 1 횡 방향에서, 트랜지스터 디바이스는 서로 횡측면에 놓여 있고, 제 2 횡 방향은 그것에 수직인 방향이다. 예시적인 실시예에서 알 수 있는 바와 같이, 서로 옆에 배열된 트렌치는 길이 방향 트렌치(도 1a 참조)나 홀 형상 트렌치(도 4 참조)일 수 있다.
일 실시예에서, 복수의 홀 형상 트렌치가 기판의 제 2 면상에 형성된다. 각각의 홀 형상 트렌치에서, 전도성 재료는, 예를 들어, 원주 형상(columnar shape), 특히, 전술한 부분 충진의 경우 중공형 원주 형상(hollow columnar shape)일 수 있다. 홀 형상 트렌치를 제공하면, 제 1 및 제 2 횡 방향 모두에서 웨이퍼 휨을 균일하게 분배할 수도 있다.
일 실시예에서, 홀 형상 트렌치의 제 1 서브세트는 제 1 트랜지스터 디바이스와 수직으로 정렬되고, 홀 형상 트렌치의 제 2 서브세트는 제 2 트랜지스터 디바이스와 수직으로 정렬된다. 제 1 서브세트를 통해, 제 1 트랜지스터 디바이스의 드레인 영역으로부터 전류를 수집할 수 있고, 제 2 서브세트를 통해, 제 2 트랜지스터 디바이스의 드레인 영역으로부터 전류를 수집할 수 있다. 즉, 트렌치의 제 1 서브세트는 제 1 트랜지스터 디바이스에서 유효 기판 두께를 감소시키고, 트렌치의 제 2 서브세트는 제 2 트랜지스터 디바이스에서 유효 두께를 감소시킨다.
홀 형상 트렌치는 여러 행으로 배열될 수 있다. 각 행에서 일부 트렌치는 특히 각각 직선으로 정렬될 수 있다. 행은, 예컨대, 기본적으로 서로 평행하게 서로 횡 방향으로 나란히 배열된다. 일 실시예에서, 이웃하는 행의 홀 형상 트렌치는 서로 오프셋 형태로 배열된다. 즉, 행 방향을 따라 홀 형상 트렌치가 2개의 인접하는 행 중 하나에 각각 교대로 배열된다. 기판의 기계적 응력은 인접한 트렌치간의 거리, 즉, 거리가 감소함에 따라 증가할 수 있다. 인접한 트렌치간의 거리가 변경되지 않은 경우, 오프셋은 기판의 기계적 응력을 증가시키지 않고도 홀 형상 트렌치의 패킹 밀도를 높이고(예컨대, 최대 15%) 저항률을 낮출 수 있다. 오프셋 트렌치는, 예를 들어, 육각형 패턴, 예컨대, 벌집 패턴으로 배열될 수 있다.
수평 단면에서, 홀 형상 트렌치의 단면은 기본적으로 임의의 단면, 예를 들어, 다각형, 예컨대, 직사각형(아마도 둥근 모서리)일 수 있다. 일 실시예에서, 각각의 홀 형상 트렌치의 단면은 원형이다. 이것은 트렌치의 밀도있는 패킹 및/또는 둥근 형상으로 인해 기판의 기계적 응력의 감소를 가능하게 할 수 있다.
일 실시예에서, 트렌치는 길이 방향 트렌치이고 제 1 트랜지스터 디바이스에서 제 2 트랜지스터 디바이스로 횡 방향으로 연장된다. 길이 방향 트렌치의 중간 부분은 트랜지스터 디바이스 사이에서 횡 방향으로 배열될 수 있으며, 트렌치의 끝 부분은 트랜지스터 디바이스 중 하나와 각각 수직으로 정렬될 수 있다. 복수의 길이 방향 트렌치가 제공될 때, 이들은 제 1 횡 방향(위 참조)에서 서로 횡 방향으로 나란히 배열될 수 있다. 특히, 트렌치는 서로 평행하게 연장될 수 있다. 기본적으로 길이 방향 및 홀 형상 트렌치는 동일한 스위치 소자에 결합될 수 있다. 대안적으로, 스위치 소자는 홀 형상 트렌치 또는 하나 이상의 길이 방향 트렌치 중 하나로 제공될 수 있다.
본 출원은 또한 본 명세서에 개시된 반도체 스위치 소자 및 반도체 스위치 소자가 실장된 보드를 포함하는 스위치 디바이스에 관한 것이다. 보드는 인쇄 회로 보드와 같은 회로 보드일 수 있다. 스위치 소자는 플립 칩 본딩을 통해 보드에 장착(즉, 기판의 제 1 면이 보드를 향하게 함)될 수 있다. 기판의 이쪽 면에는 소스 접점 및/또는 게이트 접점을 형성하는 금속 패드가 제공될 수 있으며, 이들 패드는 보드에 직접 납땜될 수 있다. 중합체 재료(전술한 내용 참조)로 부분적으로 채워진 트렌치의 경우, 이 중합체 재료는 기판의 제 2 면을 완전히 덮을 수 있어 일정한 보호 기능을 제공한다.
본 발명은 또한 다음의 단계, 즉,
i) 트랜지스터 디바이스를 형성하는 단계,
ii) 트렌치(들)를 기판에, 즉, 해당 기판의 제 2 면에 에칭하는 단계,
iii) 트렌치(들)를 전도성 재료로 적어도 부분적으로 채우는 단계를 포함하는 본 명세서에 개시된 스위치 소자의 제조 방법에 관한 것이다.
추가 제조 상세에 대해서는 위의 설명을 참조한다.
본 발명은 또한 배터리 관리 시스템에서 반도체 스위치 소자 또는 각각의 스위치 디바이스를 사용하는 용도 또는 방법에 관한 것이다. 예를 들어, 배터리 관리 시스템은 과전류 및/또는 과전압 스트레스를 피하면서 충전식 배터리를 안전한 작동 영역 내에 유지하도록 할 수 있다. 배터리 관리 시스템에서, 본 발명의 스위치 소자나 디바이스는 충전 또는 방전 경로에서 배터리를 연결 및 분리하기 위해 사용될 수 있다. 본 출원의 양방향 스위치 소자나 스위치 디바이스를 사용하면, 양방향으로의 전류 흐름을 허용하거나 차단할 수 있다.
일반적으로, 이 애플리케이션의 접근 방식은 트렌치에 수직 트랜지스터 디바이스의 드레인 접점을 배열하거나 금속화하는 것이다. 이것은 또한 동일한 기판에 형성된 2개의 디바이스를 연결하는 것과는 별개로, 즉, 기판의 적어도 일부의 구조적 무결성을 유지하면서 드레인 접점 저항을 감소시키는 것이 유리할 수 있다(예컨대, 웨이퍼 휨의 관점에서 유리함, 전술한 내용 참조). 또한 다음도 공개된다. 기판의 제 1 면에 형성된 소스 영역과, 제 1 면과 수직으로 대향하는 기판의 제 2 면에 형성된 드레인 영역, 및 드레인 영역과 전기적으로 접촉하는 기판의 제 2 면에 배열된 드레인 금속화 구조를 포함하는 기판에 형성된 반도체 트랜지스터 디바이스로서, 기판 내로 수직 연장되는 트렌치가 기판의 제 2 면 상에 형성되고, 드레인 금속화 구조의 적어도 일부가 트렌치 내에 배열된다. 가능한 상세와 관련하여 설명 및 특허 청구 범위를 참조한다.
이하, 스위치 소자 및 그 제조에 대해 예시적인 실시예를 통해 더 상세히 설명한다. 여기서, 개별 특징도 다른 조합으로 본 출원과 관련될 수 있다.
도 1a는 동일한 기판에 형성된 제 1 및 제 2 트랜지스터 디바이스를 구비하는 반도체 스위치 소자를 도시한다.
도 1b는 도 1a의 스위치 소자의 트랜지스터 디바이스의 상세도를 도시한다.
도 2a는 도 1a의 단면에 수직인 단면도에서 도 1a의 스위치 소자를 나타낸다.
도 2b는 트렌치가 부분적으로만 채워진 대안적인 스위치 소자를 나타낸다.
도 3은 중합체 재료가 추가로 채워진 트렌치를 구비하는 또 다른 대안적인 스위치 소자를 나타낸다.
도 4는 스위치 소자의 개략적인 평면도를 도시하고, 오프셋 형태로 배열된 홀 형상 트렌치를 나타낸다.
도 5는 스위치 소자가 보드에 장착된 스위치 디바이스의 수직 단면도를 도시한다.
도 6a 내지 도 6d는 기판에 형성된 트렌치를 구비하는 도 2b의 스위치 소자의 제조 공정을 도시한다.
도 7a 내지 도 7d는 도 3의 스위치 소자의 제조 공정을 도시한다.
도 8은 흐름도의 일부 제조 단계를 도시한다.
도 1은 제 1 수직 트랜지스터 디바이스(1.1) 및 제 2 수직 트랜지스터 디바이스(1.2)를 포함하는 반도체 스위치 소자(10)를 도시한다. 트랜지스터 디바이스(1.1, 1.2)는 동일 기판(8)에 형성된다. 기판(8)의 제 1 면(8.1) 상에, 제 1 트랜지스터 디바이스(1.1)의 소스 영역(2.1) 및 제 2 트랜지스터 디바이스(1.2)의 소스 영역(2.2)이 배열된다. 수직으로 대향하는 기판(8)의 제 2 면(8.2) 상에, 제 1 트랜지스터 디바이스(1.1)의 드레인 영역(4.1) 및 제 2 트랜지스터 디바이스(1.2)의 드레인 영역(4.2)이 배열된다.
기판(8)의 제 2 면(8.2) 상에, 전도성 소자(9)가 형성된다. 제 1 트랜지스터 디바이스(1.1)의 드레인 영역(4.1)과 제 2 트랜지스터 디바이스(1.2)의 드레인 영역(4.2)을 전기적으로 연결한다. 트렌치(11)는 기판(8) 내로 수직 연장되고, 전도성 소자(9)의 일부(9.1)는 트렌치(11) 내에 배열된다. 마찬가지로, 전도성 소자(9)와 각각의 트랜지스터 디바이스(1.1, 1.2)의 각각의 드리프트 영역(13.1, 13.2) 사이의 수직 거리(23)는 (예컨대, 약 10㎛로) 감소될 수 있다. 결과적으로, 전기 저항이 감소하고, 상세에 대해서는 위의 설명을 참조한다.
도 1b는 트랜지스터 셀의 확대도를 도시한다. 제 1 및 제 2 트랜지스터(1.1, 1.2)는 동일한 레이아웃을 가지며, 다음 설명은 양쪽 모두에 적용된다. 소스 영역(2.1, 2.2)과 드레인 영역(4.1, 4.2) 사이에 수직으로 본체 영역(6.1, 6.2)이 배치된다. 본체 영역(6.1, 6.2)의 횡 방향 측면에 게이트 영역(5.1, 5.2)이 형성되고, 이 영역은 게이트 전극(70.1, 70.2) 및 게이트 유전체(71.1, 71.2)를 포함한다. 게이트 전극(70.1, 70.2)에 전압을 인가함으로써, 본체 영역(6.1, 6.2) 내의 채널 형성을 제어할 수 있다.
본 실시예에서, 게이트 영역(5.1, 5.2)은 게이트 트렌치(72.1, 72.2)에 배열된다. 거기에, 필드 플레이트(73.1, 73.2)가 게이트 전극(71.1, 70.2) 아래의 게이트 트렌치(72.1, 72.2)에 형성되고, 그로부터 전기적으로 절연된다. 여기에 도시된 단면에서, 기판(8)의 제 1 면(8.1) 상의 게이트 전극(71.1, 70.2)의 전기적 접점은 보이지 않는다(도면의 앞 또는 뒤에 배열됨). 소스 영역(2.1, 2.2) 및 본체 영역(6.1, 6.2)은 단락되며, 기판(8)의 제 1 면(8.1) 상에 형성된 접촉 패드(75.1, 75.2)를 통해 접촉될 수 있다. 접촉 플러그(76.1, 76.2)는 접촉 패드(75.1, 75.2)를 소스 영역(2.1, 2.2) 및 본체 영역(6.1, 6.2)에 연결한다.
도 2a는 도 1a의 단면에 수직인 다른 단면에서 도 1a의 스위치 소자(10)를 도시한다. 도 1a와 도 2a의 상이한 뷰를 비교하면, 3개의 트렌치(11)가 기판(8)에 형성되어 있음을 알 수 있다. 트렌치(11)는 제 1 트랜지스터 디바이스(1.1)에서 제 2 트랜지스터 디바이스(1.2)까지 제 1 수직 방향(41)으로 연장되는 길이 방향 트렌치(21)이다(도 1a). 제 1 수직 방향(41)에 수직으로 놓인 제 2 횡 방향(42)에서, 트렌치(11, 21)는 서로 횡 방향으로 나란히 배열된다(도 2a).
드리프트 영역(13.1, 13.2)에 대한 수직 거리(23)를 감소시킴으로써, 저항률 및 스위칭 손실이 감소될 수 있다. 반면에, 도 2a에서 알 수 있는 바와 같이, 실리콘 재료는 트렌치(11, 21) 사이에 남아 있다. 결과적으로, 실리콘과 금속의 열팽창 불일치로 인한 웨이퍼 휨은 제 2 면(8.2) 전체를 수직 거리(23)까지 연삭하여 얻은 해법에 비해 더 낮다.
제 2 횡 방향(42)에서, 트렌치(11, 21)의 횡 방향 폭(30)은 각각 약 30㎛이다. 본 예에서, 트렌치(11, 21) 사이의 횡 방향 거리(31)는 약 30㎛이다. 수직 방향으로, 트렌치(11, 21)의 깊이(22)는 약 35㎛이다.
도 2b의 실시예는 전도성 소자(9)의 전도성 재료가 각각의 트렌치(11)의 각 부분(11.1)만을 채운다는 점에서 도 2a와 다르다. 각각의 트렌치(11)의 다른 부분(11.2)에 전도성 재료는 배열되지 않는다. 마찬가지로, 기판(8)의 기계적 응력을 줄일 수 있는 전도성 재료, 예컨대, 금속을 위해 더 많은 여유 공간이 남아 있다.
도 3의 실시예는 각각의 트렌치(11)의 다른 부분(11.2)이 중합체 재료(35)로 채워져 있다는 점에서 도 2b와 다르다. 중합체 재료(35)는, 예를 들어, 에폭시 수지일 수 있고, 기판(8)의 제 2 면(8.2)을 부분적으로 또는 전체적으로 덮을 수 있다. 이것은 습기 등으로부터 보호할 수 있다.
도 4는 동일 기판(8)에 형성된 제 1 트랜지스터 디바이스(1.1) 및 제 2 트랜지스터 디바이스(1.2)를 포함하는 스위치 소자(10)의 개략적인 평면도를 도시한다. 전술한 바와 같이, 제 1 및 제 2 트랜지스터 디바이스(1.1, 1.2)는 전도성 소자(도 4에 도시하지 않음)에 의해 연결된다. 부분적으로, 전도성 소자는 트렌치(11), 즉, 본 실시예에서 홀 형상 트렌치(51)에 배열된다. 수직 단면에서, 홀 형상 트렌치(51)는 도 2a, 도 2b 및 도 3에 도시된 트렌치(11)와 디자인이 동일할 수 있다. 이들은 선택적으로 중합체 재료와 조합하여 전도성 재료로 전체적 또는 부분적으로 채워질 수 있다.
도 4에서 알 수 있는 바와 같이, 홀 형상 트렌치는 행(55)들로 배열되어 있다. 그 안에서, 이웃하는 행(55.1, 55.2)의 홀 형상 트렌치는 서로 오프셋 형태(56)로 배열된다. 마찬가지로, 홀 형상 트렌치(51)의 패킹 밀도는 인접하는 홀 형상 트렌치(51) 사이의 최소 거리를 감소시키지 않고도 증가시킬 수 있다.
도 5는 전술한 바와 같은 스위치 소자(10) 및 보드(61)를 포함하는 스위치 디바이스(60)를 도시한다. 스위치 소자(10)는 플립 칩 본딩에 의해 보드(61) 상에 장착되고, 기판(8)의 제 1 측면(8.1)은 보드(61)를 향한다. 보드(61)에 대한 전기적 접점은 접촉 패드(75.1, 75.2)를 통해 형성되며, 이들은 보드(61)에 직접 납땜된다(상세하게 도시되지 않음).
도 6a 내지 도 6d는 도 2b의 스위치 소자(10)에 대한 일부 제조 단계를 나타낸다. 트렌치(11)를 에칭하기 위해, 하드 마스크(80)가 기판(8)의 제 2 면(8.2) 상에 증착되고 구조화된다. 하드 마스크(8)는 트렌치(11)가 에칭되는 위치(81)를 규정한다. 트렌치 에칭 후, 제거되고, 예를 들어, 스퍼터링에 의해 시드 층(seed layer)(82)이 증착된다(도 6b). 제 2 면(8.2)을 부분적으로만 덮는 전도성 소자(9)를 형성하기 위해, 포토 레지스트 마스크(83)가 증착되고 구조화된다. 포토 레지스트 마스크(83)는, 예를 들어, 구리 도금과 같은 후속 도금 프로세스(도 6c)에서의 금속 증착을 위한 위치를 규정한다. 그런 다음, 포토 레지스트 마스크(83)를 제거하여 도금 공정에서 형성된 전도성 소자(9)만 남긴다. 전도성 소자(9)를 제외한 시드 층(82)의 일부는 간단한 에칭 단계에서 제거될 수 있다.
도 7a 내지 도 7d는 도 3의 스위치 소자(10)에 대한 일부 제조 단계를 도시한다. 도 6a 내지 도 6d와는 달리, 금속 도금은 포토 레지스트 마스크없이 도포되고, 전도성 재료(90)는 기판(8)의 제 2 면(8.2) 전체를 덮는다(도 7a). 그런 다음, 중합체 재료(35)가 증착되어 트렌치(11)의 나머지 홀을 채운다(도 7b). 중합체 재료(35)는 구조화되고(도 7c), 측면에 횡 방향으로 배열된 전도성 재료(90)의 제거를 위한 마스크로 사용된다(도 7d). 본 예에서, 중합체 재료(35)는 트렌치(11)에 남아있다. 대안적으로, 도 2b의 스위치 소자(10)는 중합체 재료(35)를 후속적으로 제거함으로써 얻어질 수 있다. 더욱이, 도 2b의 스위치 소자(10)를 제조하기 위해, 포토 레지스트가 중합체 재료 대신 도 7a 내지 도 7d의 단계에서 사용될 수 있다.
도 8은 흐름도(95)의 일부 제조 단계를 도시한다. 트랜지스터 디바이스(1.1, 1.2)를 형성한 후(단계 91), 트렌치(11)는 기판(8)에 에칭된다(단계 92). 그런 다음, 트렌치(11)는 전도성 소자(9)를 형성하기 위해 전도성 재료로 적어도 부분적으로 채워진다(단계 93).

Claims (15)

  1. 반도체 스위치 소자(10)로서,
    기판(8)에 형성된 제 1 수직 트랜지스터 디바이스(1.1) -
    상기 제 1 수직 트랜지스터 디바이스는,
    상기 기판(8)의 제 1 면(8.1) 상에 형성된 소스 영역(2.1) 및
    상기 제 1 면(8.1)과 수직으로 대향하는 상기 기판(8)의 제 2 면(8.2) 상에 형성된 드레인 영역(4.1)을 구비함 - 와,
    상기 동일 기판(8) 내의 상기 제 1 수직 트랜지스터 디바이스(1.1)의 횡 방향 측면에 형성된 제 2 수직 트랜지스터 디바이스(1.2) -
    상기 제 2 수직 트랜지스터 디바이스는,
    상기 기판(8)의 상기 제 1 면(8.1) 상에 형성된 소스 영역(2.2) 및
    상기 기판(8)의 상기 제 2 면(8.2) 상에 형성된 드레인 영역(4.2)을 구비함 - 와,
    상기 수직 트랜지스터 디바이스(1.1, 1.2)의 상기 드레인 영역(4.1, 4.2)을 전기적으로 연결하는, 상기 기판(8)의 상기 제 2 면(8.2) 상에 배열된 전도성 소자(9)를 포함하며,
    상기 기판(8) 내로 수직 연장되는 트렌치(11)는 상기 기판(8)의 상기 제 2 면(8.2) 상에 형성되고,
    상기 전도성 소자(9)의 적어도 일부(9.1)는 상기 트렌치(11) 내에 배열되는,
    반도체 스위치 소자.
  2. 제 1 항에 있어서,
    상기 트렌치(11)는 수직 깊이(22)가 최소 15㎛이고 최대 40㎛인,
    반도체 스위치 소자(10).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 트렌치(11)의 바닥(15)과 각 트랜지스터 디바이스(1.1, 1.2)의 각 드리프트 영역(13.1, 13.2) 사이의 수직 거리(23)는 최대 30㎛인,
    반도체 스위치 소자(10).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 트렌치(11)는 횡 방향 폭(30)이 최대 100㎛인,
    반도체 스위치 소자(10).
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 전도성 소자(9)가 형성된 전도성 재료는 상기 트렌치(11)의 일부(11.1)만을 채우는,
    반도체 스위치 소자(10).
  6. 제 5 항에 있어서,
    상기 트렌치(11)의 다른 부분(11.2)은 중합체 재료(35)로 채워지는,
    반도체 스위치 소자(10).
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기판(8)으로 각각 수직으로 연장되는 복수의 트렌치들(11)이 상기 기판(8)의 상기 제 2 면(8.2) 상에 형성되며, 상기 전도성 소자(9)의 적어도 일부(9.1)는 상기 복수의 트렌치들(11) 각 트렌치(11)에 각각 배열되는,
    반도체 스위치 소자(10).
  8. 제 7 항에 있어서,
    상기 수직 트랜지스터 디바이스(1.1, 1.2)는 제 1 횡 방향(41)으로 서로 나란히 배열되고, 상기 트렌치들(11)의 적어도 일부는 상기 제 1 횡 방향(41)에 수직인 제 2 횡 방향(42)으로 서로 나란히 배열되는,
    반도체 스위치 소자(10).
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 트렌치들(11)은 홀 형상 트렌치(51)이고, 상기 홀 형상 트렌치의 제 1 서브세트(51.1)는 상기 제 1 트랜지스터 디바이스(1.1)와 수직으로 정렬 배치되고, 상기 홀 형상 트렌치(51)의 제 2 서브세트(51.2)는 상기 제 2 트랜지스터 디바이스(1.2)와 수직으로 정렬 배치되는,
    반도체 스위치 소자(10).
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 트렌치들(11)은 행들(55)로 배열된 홀 형상 트렌치(51)이고, 인접하는 행(55.1, 55.2)의 홀 형상 트렌치(51)는 서로 오프셋 형태(56)로 배열되는,
    반도체 스위치 소자(10).
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 트렌치들(11)은 횡 방향 평면에서 원형 단면을 가진 홀 형상 트렌치(51)인,
    반도체 스위치 소자(10).
  12. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 트렌치 또는 상기 트렌치들(11)은 길이 방향 트렌치 또는 길이 방향 트렌치들(21)이며, 상기 제 1 수직 트랜지스터 디바이스(1.1)로부터 상기 제 2 수직 트랜지스터 디바이스(1.2)로 횡 방향 연장되는,
    반도체 스위치 소자(10).
  13. 스위치 디바이스로서,
    제 1 항 내지 제 12 항 중 어느 한 항의 반도체 스위치 소자(10)와,
    상기 반도체 스위치 소자(10)가 실장된 보드를 포함하되,
    상기 반도체 스위치 소자(10)는 플립 칩 본딩에 의해 상기 보드 상에 장착되며, 상기 기판(8)의 상기 제 1 면(8.1)은 상기 보드를 향하는
    스위치 디바이스.
  14. 제 1 항 내지 제 12 항 중 어느 한 항에 따른 반도체 스위치 소자(10)의 제조 방법으로서,
    i) 상기 트랜지스터 디바이스(1.1, 1.2)를 형성하는 단계와,
    ii) 상기 트렌치(11)를 상기 기판(8), 즉, 상기 기판(8)의 상기 제 2 면(8.2) 상에 에칭하는 단계와,
    iii) 상기 트렌치(11)를 전도성 재료로 적어도 부분적으로 채워서 상기 전도성 소자(9)를 형성하는 단계를 포함하는
    반도체 스위치 소자(10)의 제조 방법.
  15. 배터리 관리 시스템에서, 특히, 충전 및/또는 방전 경로에 배터리를 연결 및 분리하기 위한, 제 1 항 내지 제 12 항 중 어느 한 항의 반도체 스위치 소자(10) 또는 제 13 항의 스위치 디바이스의 용도.
KR1020200172097A 2019-12-11 2020-12-10 반도체 스위치 소자 및 그 제조 방법 KR20210075019A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19215271.8 2019-12-11
EP19215271.8A EP3836201A1 (en) 2019-12-11 2019-12-11 Semiconductor switch element and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20210075019A true KR20210075019A (ko) 2021-06-22

Family

ID=68886854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200172097A KR20210075019A (ko) 2019-12-11 2020-12-10 반도체 스위치 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US11581369B2 (ko)
EP (1) EP3836201A1 (ko)
KR (1) KR20210075019A (ko)
CN (1) CN112951903A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI820648B (zh) * 2021-03-29 2023-11-01 日商新唐科技日本股份有限公司 半導體裝置、電池保護電路及電源管理電路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714712B (zh) * 2008-09-30 2013-03-13 苹果公司 尺寸减小的多引脚插头连接器
JP2010087096A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010103208A (ja) * 2008-10-22 2010-05-06 Denso Corp 半導体装置
US20100103208A1 (en) * 2008-10-28 2010-04-29 Olympus Corporation Ink filling method and inkjet printer
JP2015231033A (ja) * 2014-06-06 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2018049974A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN112951903A (zh) 2021-06-11
US20210183948A1 (en) 2021-06-17
EP3836201A1 (en) 2021-06-16
US11581369B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
US9576841B2 (en) Semiconductor device and manufacturing method
TWI407548B (zh) 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體
US20170338337A1 (en) Device structure having inter-digitated back to back mosfets
JP2007235150A (ja) 二方向伝導フリップチップ半導体デバイス及び半導体デバイス
US10600905B1 (en) Trench MOSFET contacts
US20160233185A1 (en) Power Semiconductor Device with a Double Metal Contact and Related Method
TWI415256B (zh) 電力半導體裝置
US8324686B2 (en) Semiconductor device and method for manufacturing
KR20220136019A (ko) 분할-게이트 트렌치 mosfet
CN103579223B (zh) 包括二极管的半导体装置和制造半导体装置的方法
EP0091079A2 (en) Power MOSFET
US11581369B2 (en) Semiconductor switch element and method of manufacturing the same
CN111900204A (zh) 具有多分支栅极接触结构的半导体器件
US9899343B2 (en) High voltage tolerant bonding pad structure for trench-based semiconductor devices
US20200395456A1 (en) Semiconductor device
US20070264519A1 (en) Copper-pillar plugs for semiconductor die
CN112185931A (zh) 半导体器件
CN114496987B (zh) Mosfet功率器件及其形成方法、csp封装模块
KR20210064593A (ko) 반도체 장치
KR20190121256A (ko) 반도체 웨이퍼, 반도체 칩 및 반도체 웨이퍼 제조 방법
CN110148595A (zh) 功率半导体元件
US20240290877A1 (en) Semiconductor die and method of manufacturing the same
EP4156279A1 (en) Semiconductor die and method of manufacturing the same
JP7442750B1 (ja) 半導体装置
WO2024018715A1 (ja) 半導体装置