CN112951903A - 半导体开关元件及其制造方法 - Google Patents

半导体开关元件及其制造方法 Download PDF

Info

Publication number
CN112951903A
CN112951903A CN202011444549.1A CN202011444549A CN112951903A CN 112951903 A CN112951903 A CN 112951903A CN 202011444549 A CN202011444549 A CN 202011444549A CN 112951903 A CN112951903 A CN 112951903A
Authority
CN
China
Prior art keywords
substrate
switching element
trench
semiconductor switching
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011444549.1A
Other languages
English (en)
Inventor
S·莱奥曼
G·内鲍尔
T·奥辛达
C·格鲁贝尔
S·阿纳尼耶夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN112951903A publication Critical patent/CN112951903A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及一种半导体开关元件，其包括：第一竖向晶体管器件，形成在衬底中，具有形成在衬底的第一侧上的源极区和形成在衬底的与第一侧在竖向上相对的第二侧上的漏极区；第二竖向晶体管器件，在同一衬底中横向形成在第一竖向晶体管器件旁边，具有形成在衬底的第一侧上的源极区和形成在衬底的第二侧上的漏极区；导电元件，布置在衬底的第二侧上，电连接竖向晶体管器件的漏极区，其中，竖向延伸到衬底中的沟槽形成在衬底的第二侧上，并且其中，导电元件的至少一部分布置在沟槽中。

Description

半导体开关元件及其制造方法
技术领域
本发明涉及一种具有竖向晶体管器件的半导体开关元件。
背景技术
在竖向晶体管器件中，竖向沟道区形成在器件的本体区中。栅极区横向设置在侧面，它包括栅极层间电介质和栅极电极。通过向栅极电极施加电压，可以控制沟道区中的沟道形成。器件的源极和漏极区可以布置在半导体衬底的相对侧，例如源极区在衬底的前侧而漏极区在衬底的后侧。
发明内容
本公开的目的是提供一种具有改进特性的半导体开关元件，以及制造这种开关元件的方法。
本发明的目的是通过权利要求1的开关元件实现的，并且此外，是通过权利要求14的方法实现的。该开关元件包括形成在相同衬底中的第一竖向晶体管器件和第二竖向晶体管器件。晶体管器件的源极区布置在衬底的第一侧上，并且漏极区在竖向上相对地形成在衬底的第二侧上。漏极区通过布置在衬底的第二侧上的导电元件彼此连接。此外，在衬底的第二侧上形成沟槽，并且导电元件的至少一部分布置在该沟槽中。
通过在沟槽中形成导电元件，导电材料可以被布置成更靠近相应器件的有源区，例如更靠近漂移区。这样，就电阻而言，可以减小衬底的“有效厚度”，并且较低的电阻率可以减小例如传导损耗。具有以这种公共漏极或“背对背”配置布置的晶体管器件的开关元件可以用在例如电池管理系统中，其中减小的传导损耗可以允许更高的充电电流。反之亦然，当通过均匀背面研磨在没有沟槽结构的情况下实现相同的“有效厚度”时，剩余的衬底厚度将如此小以致于将会导致过度的晶片弯曲。例如，可能由衬底和金属的热膨胀失配引起并且可能取决于衬底和金属厚度的晶片弯曲可能会导致处理问题，例如在随后的后端处理中。
在本说明书和从属权利要求中提供了进一步的实施例和特征。其中，各个特征将独立于特定权利要求类别而被公开，本公开涉及装置和器件方面，而且还涉及方法和使用方面。例如，如果描述了以特定方式制造的开关元件，则这也是相应制造工艺的公开，并且反之亦然。总的来说，本申请的方法是在沟槽中布置竖向晶体管器件的漏极接触或金属化。
在竖向横截面中看，沟槽是延伸到衬底中至沟槽底部的凹陷。横向上看，它由沟槽的侧壁来限定。垂直于这种横截面，沟槽可以例如具有细长的形状，或者其可以具有孔状形状，详见以下。导电元件可以由任何导电材料形成，比如例如掺杂多晶硅。特别地，导电材料可以是金属材料，例如铜，特别是铜基合金。
通常，例如在单个纵向沟槽连接晶体管器件的情况下，整个导电元件可以布置在沟槽中。替代地，仅导电元件的一部分可以被布置在沟槽中，导电元件的其他部分被布置在其他沟槽中和/或衬底的表面上，即衬底的第二侧上。部分地在衬底表面上延伸的导电元件可以与纵向沟槽或孔形沟槽组合。在孔形沟槽的情况下，导电元件的布置在表面上的部分可以横向连接晶体管器件。
相应晶体管器件的源极区和漏极区可以是第一导电类型的，其本体区是与第一导电类型相反的第二导电类型的。在所示的实施例中，第一导电类型是n型，第二导电类型是p型。竖向晶体管器件形成在相同的衬底中，这可以实现小的占用面积和低轮廓封装(因此在例如手持应用中特别有利)。例如，衬底可以由初始晶片材料（例如硅晶片材料）例如与一个或多个外延层一起形成。在后者中，可以形成源极和本体区。总的来说，衬底由开关元件的（多个）半导体层形成，其可以是掺杂的或者被掺杂。每个晶体管器件可以包括多个晶体管单元，其具有公共源极接触、公共漏极接触和公共栅极接触。与此相对，第一和第二晶体管器件可以分别具有单独的栅极接触。换句话说，第一和第二晶体管器件可以彼此独立地切换。
“竖向”方向垂直于衬底的表面，例如硅晶片材料的表面和/或外延层的表面。衬底的第一侧和第二侧相对于竖向方向彼此相对。横向方向垂直于竖向方向，例如横向地取得管芯区。形成在衬底的第二侧的沟槽竖向延伸到衬底中。
在一个实施例中，沟槽具有最小15μm的竖向深度，特别是最小20μm的竖向深度。沟槽深度的可能的上限例如可以是最大40μm，特别是最大35μm。在该范围内，可以实现例如剩余有效厚度的减小与衬底中可接受的机械应力之间的折衷。
在沟道和漏极区之间，相应的晶体管器件可以包括漂移区。漂移区和漏极区二者是第一导电类型的，例如n型的，其中在漂移区中掺杂浓度较低。通过在沟槽中布置导电元件或材料，可以使其相当接近漂移区，这降低了电阻率。在一个实施例中，沟槽底部与漂移区之间的竖向距离是最大30μm，进一步的上限是最大25μm、20μm或15μm。竖向距离的可能的下限可以是例如5μm或10μm。
在一个实施例中，沟槽具有最大100μm的横向宽度，进一步的上限例如是最大80μm、60μm、50μm或40μm。横向宽度的可能的下限可以例如是最小15μm或20μm。该宽度在沟槽的竖向外端取得，与沟槽底部相对。特别地，宽度可以在垂直于第一横向方向的第二横向方向上取得(在第一横向方向上，晶体管器件被布置成彼此横向地在旁边，参见下文)。
通常，沟槽可以完全用导电元件的导电材料来填充。在替代实施例中，导电材料仅填充沟槽的一部分，其中没有导电材料布置在沟槽的另一部分中。导电材料可覆盖沟槽的底部和/或侧壁，从而在横截面视图中留下不具有导电材料的中心部分。例如，沟槽的部分填充可以减小衬底中的机械应力，因为导电材料，特别是金属，可以具有更多的自由空间来松弛。
在一个实施例中，沟槽的未填充有导电材料的另一部分填充有聚合物材料。导电材料和聚合物材料一起可以完全填满沟槽。利用聚合物材料填充物，可以避免沟槽内部的空隙，这例如在考虑到随后的环境应力(如湿度等)时是有利的。聚合物材料可以是环氧材料，例如环氧树脂。
基本上，晶体管器件可以通过单个纵向沟槽连接。然而，在一个实施例中，在衬底的第二侧上形成了多个沟槽，其中导电元件的一部分被布置在每个沟槽中。与单沟槽解决方案相比，这可以例如实现衬底中的机械应力的更均匀分布。
在一个实施例中，沟槽中的至少一些在第二横向方向上彼此横向地在旁边布置。在第一横向方向上，晶体管器件横向地彼此在旁边，其中第二横向方向与其垂直。如从示例性实施例中可以看出，彼此布置在旁边的沟槽可以是纵向沟槽(参见图1A)或孔形沟槽(参见图4)。
在一个实施例中，在衬底的第二侧上形成了多个孔形沟槽。在相应的孔形沟槽中，导电材料可以例如具有柱形形状，特别是在上述部分填充的情况下的中空柱形形状。提供孔形沟槽还可以允许晶片弯曲在第一和第二横向方向二者上的均匀分布。
在一个实施例中，孔形沟槽的第一子集被布置为与第一晶体管器件在竖向上对准，并且孔形沟槽的第二子集被布置为与第二晶体管器件在竖向上对准。经由第一子集，可以从第一晶体管器件的漏极区收集电流，并且经由第二子集，可以从第二晶体管器件的漏极区收集电流。换句话说，第一沟槽子集减小了第一晶体管器件处的有效衬底厚度，并且第二沟槽子集减小了第二晶体管器件处的有效厚度。
孔形沟槽可以布置成行。在每行中，可以对准一些沟槽，特别是分别在直线上。所述行彼此横向地布置在旁边，例如基本上彼此平行。在一个实施例中，相邻行的孔形沟槽被布置成彼此偏移。换句话说，沿着行方向，分别在两个相邻行之一中交替地布置孔形沟槽。衬底中的机械应力可以取决于相邻沟槽之间的距离，即随着减小距离而增大。假定相邻沟槽之间的距离保持不变，则偏移可以允许孔形沟槽更密集的封装(例如高达15%)和更低的电阻率，而不增加衬底中的机械应力。偏移沟槽可以例如以六边形图案，例如蜂窝图案来布置。
在水平横截面中，孔形沟槽基本上可以具有任何横截面，例如多边形横截面，例如矩形(可能具有圆形边缘)。在一个实施例中，相应的孔形沟槽具有圆形横截面。这可以允许沟槽的密集封装和/或由于圆形形状的衬底中的机械应力的减小。
在一个实施例中，沟槽是纵向沟槽并且从第一晶体管器件横向延伸到第二晶体管器件。纵向沟槽的中间部分可以横向地布置在晶体管器件之间，并且沟槽的端部部分可以分别与晶体管器件之一在竖向上对准。当提供多个纵向沟槽时，这些沟槽可以在第一横向方向上彼此横向地布置在旁边(见上文)。特别地，沟槽可以彼此平行地延伸。基本上，纵向和孔形沟槽可以组合在同一开关元件中。替代地，开关元件可以提供有孔形沟槽或一个或多个纵向沟槽。
本申请还涉及一种开关器件，其包括这里公开的半导体开关元件和板，半导体开关元件安装在该板上。该板可以是电路板，例如印刷电路板。开关元件可以通过倒装芯片接合安装在该板上，即，其中衬底的第一侧面向该板。在衬底的该侧上，可以提供形成源极接触和/或栅极接触的金属焊盘，并且这些焊盘可以直接焊接到该板上。在沟槽部分地填充有聚合物材料(参见上文)的情况下，该聚合物材料可以完全覆盖衬底的第二侧，从而提供一定的保护。
本发明还涉及一种制造这里公开的开关元件的方法，包括以下步骤：
i) 形成晶体管器件；
ii) 将一个或多个沟槽蚀刻到衬底中，即蚀刻在其第二侧上；
iii) 至少部分地用导电材料填充一个或多个沟槽。
关于进一步的制造细节，参考上面的描述。
本发明还涉及在电池管理系统中使用半导体开关元件或相应的开关器件的用途或方法。电池管理系统例如可以确保可再充电电池保持在安全操作区中，同时避免过电流和/或过电压应力。在电池管理系统中，本公开的开关元件或器件可以用于将电池连接到充电或放电路径以及将电池从充电或放电路径断开。利用本申请的双向开关元件或开关器件，可以允许或阻止在两个方向上的电流。
总的来说，本申请的方法是在沟槽中布置竖向晶体管器件的漏极接触或金属化。这也可以是有利的，而与连接形成在相同衬底中的两个器件无关，即，减小漏极接触电阻率，同时保持衬底的至少一些结构完整性(例如，在晶片弯曲方面是有利的，参见上文)。还将公开：一种形成在衬底中的半导体晶体管器件，其具有形成在衬底的第一侧上的源极区、形成在衬底的第二侧上在竖向上与第一侧相对的漏极区、以及布置在衬底的第二侧上电接触漏极区的漏极金属化，其中竖向地延伸到衬底中的沟槽形成在衬底的第二侧上，并且其中，漏极金属化的至少一部分布置在该沟槽中。关于可能的细节，请参考说明书和权利要求书。
附图说明
下面，通过示例性实施例进一步详细地解释开关元件及其制造。其中，各个特征也可以以不同的组合与本申请相关。
图1A示出在同一衬底中形成的第一和第二晶体管器件的半导体开关元件；
图1B示出图1A的开关元件的晶体管器件的详细视图；
图2A在垂直于图1A的截面平面的横截面视图中示出图1A的开关元件；
图2B示出具有仅被部分填充的沟槽的替代开关元件；
图3示出具有另外填充有聚合物材料的沟槽的另外的替代开关元件；
图4示出开关元件的示意性顶视图，并且示出了以偏移布置的孔形沟槽；
图5示出具有安装在板上的开关元件的开关器件的竖向横截面视图；
图6A-D示出具有在衬底中形成的沟槽的图2B的开关元件的制造；
图7A-D示出图3的开关元件的制造；
图8以流程图示出一些制造步骤。
具体实施方式
图1示出了包括第一竖向晶体管器件1.1和第二竖向晶体管器件1.2的半导体开关元件10。晶体管器件1.1、1.2形成在同一衬底8中。在衬底8的第一侧8.1上，布置第一晶体管器件1.1的源极区2.1和第二晶体管器件1.2的源极区2.2。在衬底8的第二侧8.2上，在竖向上相对地布置第一晶体管器件1.1的漏极区4.1和第二晶体管器件1.2的漏极区4.2。
在衬底8的第二侧8.2上，形成导电元件9。它电连接第一晶体管器件1.1的漏极区4.1和第二晶体管器件1.2的漏极区4.2。沟槽11竖向延伸到衬底8中，并且导电元件9的一部分9.1布置在沟槽11中。同样，导电元件9与相应晶体管器件1.1、1.2的相应漂移区13.1、13.2之间的竖向距离23可以减小(例如减小到大约10μm)。结果，电阻率降低，参见以上详细描述。
图1B示出了晶体管单元的放大视图。第一和第二晶体管1.1、1.2具有相同的布局，下面的描述适用于它们两者。在源极区2.1、2.2和漏极区4.1、4.2之间竖向地布置本体区6.1、6.2。在本体区6.1、6.2旁边，横向地形成栅极区5.1、5.2，它包括栅极电极70.1、70.2和栅极电介质71.1、71.2。通过向栅极电极70.1、70.2施加电压，可以控制本体区6.1、6.2中的沟道形成。
在该实施例中，栅极区5.1、5.2布置在栅极沟槽72.1、72.2中。其中，场板73.1、73.2形成在栅极电极70.1、70.2下方的栅极沟槽72.1、72.2中，与其电隔离。在这里示出的横截面中，栅极电极70.1、70.2在衬底8的第一侧8.1上的电接触是不可见的(其布置在绘图平面的前面或后面)。源极区2.1、2.2和本体区6.1、6.2短路，它们可以经由形成在衬底8的第一侧8.1上的接触焊盘75.1、75.2而接触。接触插塞76.1、76.2将接触焊盘75.1、75.2连接到源极和本体区2.1、2.2、6.1、6.2。
图2A以垂直于图1A的截面的另一截面示出了图1A的开关元件10。比较图1A和2A的不同视图，可以看出，在衬底8中形成三个沟槽11。沟槽11是在第一竖向方向41上从第一晶体管器件1.1延伸到第二晶体管器件1.2的纵向沟槽21(图1A)。在垂直于第一竖向方向41的第二横向方向42上，沟槽11、21彼此横向地布置在旁边(图2A)。
通过减小到漂移区13.1、13.2的竖向距离23，因此可以减小电阻率和开关损耗。另一方面，如图2A所示，硅材料保留在沟槽11、21之间。因此，与通过将整个第二侧8.2向下研磨至竖向距离23所获得的解决方案相比，由硅和金属的热膨胀失配所导致的晶片弯曲降低。
在第二横向方向42上，沟槽11、21分别具有大约30μm的横向宽度30。在该示例中，沟槽11、21之间的横向距离31约为30μm。在竖向上沟槽11、21具有大约35μm的深度22。
图2B的实施例不同于图2A在于，导电元件9的导电材料仅填充相应沟槽11的相应部分11.1。在相应沟槽11的另一部分11.2中，没有布置导电材料。同样，为导电材料（例如）金属留下了更多的空间来松弛，这可以减小衬底8中的机械应力。
图3的实施例不同于图2B在于，相应沟槽11的另一部分11.2填满有聚合物材料35。聚合物材料35可以是例如环氧树脂，它可以部分或完全覆盖衬底8的第二侧8.2。它可以提供防潮等保护。
图4示出了包括形成在同一衬底8中的第一晶体管器件1.1和第二晶体管器件1.2的开关元件10的示意性顶视图。如上所述，第一和第二晶体管器件1.1、1.2通过导电元件(图4中未示出)连接。部分地，导电元件被布置在沟槽11中，即在该实施例中的孔形沟槽51中。在竖向横截面中，孔形沟槽51可以具有与图2A、2B和3所示的沟槽11相同的设计。它们可以全部或部分地用导电材料填充，可选地与聚合物材料组合。
如可以从图4所见，孔形沟槽被布置成行55。其中，相邻行55.1、55.2的孔形沟槽被布置成彼此具有偏移56。同样，孔形沟槽51的封装密度可以增加，而不减小相邻孔形沟槽51之间的最小距离。
图5示出了包括如上所述的开关元件10和板61的开关器件60。开关元件10通过倒装芯片接合安装在板61上，衬底8的第一侧8.1面向板61。经由接触焊盘75.1、75.2形成到板61的电接触，这些接触焊盘直接焊接到板61(未详细示出)。
图6A-D示出图2B的开关元件10的一些制造步骤。为了蚀刻沟槽11，在衬底8的第二侧8.2上沉积硬掩模80并对其进行结构化。硬掩模8限定了沟槽11被蚀刻的位置81。在沟槽蚀刻之后，将其去除，并且例如通过溅射沉积种子层82(图6B)。为了形成仅部分覆盖第二侧8.2的导电元件9，沉积并结构化光致抗蚀剂掩模83。光致抗蚀剂掩模83限定了在随后的电镀工艺(图6C)（例如铜电镀）中用于金属沉积的位置。随后，去除光致抗蚀剂掩模83，留下在电镀工艺中形成的导电元件9。可以在简短的蚀刻步骤中去除种子层82在导电元件9旁边的部分。
图7A-D示出了图3的开关元件10的一些制造步骤。与图6A-D相对，在没有光致抗蚀剂掩模的情况下施加金属镀层，导电材料90覆盖衬底8的整个第二侧8.2(图7A)。此后，沉积聚合物材料35，填充沟槽11中的剩余孔(图7B)。结构化聚合物材料35(图7C)并将其用作掩模，以去除横向布置在侧面的导电材料90(图7D)。在此示例中，聚合物材料35保留在沟槽11中。替代地，图2B的开关元件10可通过随后去除聚合物材料35而获得。此外，为了制造图2B的开关元件10，可在图7A-D的步骤中使用光致抗蚀剂而不是聚合物材料。
图8以流程图95示出了一些制造步骤。在形成91晶体管器件1.1、1.2之后，将沟槽11蚀刻92到衬底8中。此后，用导电材料至少部分地填充93沟槽11以形成导电元件9。

Claims (15)

1.一种半导体开关元件(10)，包括：
第一竖向晶体管器件(1.1)，形成在衬底(8)中，其具有：
源极区(2.1)，形成在衬底(8)的第一侧(8.1)上，以及
漏极区(4.1)，形成在衬底(8)的第二侧(8.2)上，与第一侧(8.1)在竖向上相对，
第二竖向晶体管器件(1.2)，在同一衬底(8)中横向形成在第一竖向晶体管器件(1.1)旁边，其具有：
源极区(2.2)，形成在衬底(8)的第一侧(8.1)上，以及
漏极区(4.2)，形成在衬底(8)的第二侧(8.2)上，
导电元件(9)，布置在衬底(8)的第二侧(8.2)上，电连接竖向晶体管器件(1.1，1.2)的漏极区(4.1，4.2)，
其中，竖向延伸到衬底(8)中的沟槽(11)在衬底(8)的第二侧(8.2)上形成，
并且其中，导电元件(9)的至少一部分(9.1)被布置在沟槽(11)中。
2.根据权利要求1所述的半导体开关元件(10)，其中，所述沟槽(11)具有最小15μm且最大40μm的竖向深度(22)。
3.根据权利要求1或2所述的半导体开关元件(10)，其中，所述沟槽(11)的底部(15)与相应晶体管器件(1.1、1.2)的相应漂移区(13.1、13.2)之间的竖向距离(23)是最大30μm。
4.根据前述权利要求中任一项所述的半导体开关元件(10)，其中，所述沟槽(11)具有最大100μm的横向宽度(30)。
5.根据前述权利要求中任一项所述的半导体开关元件(10)，其中，形成导电元件(9)的导电材料仅填充沟槽(11)的一部分(11.1)。
6.根据权利要求5所述的半导体开关元件(10)，其中，所述沟槽(11)的另一部分(11.2)填充有聚合物材料(35)。
7.根据前述权利要求中任一项所述的半导体开关元件(10)，其中，分别竖向延伸到衬底(8)中的多个沟槽(11)形成在衬底(8)的第二侧(8.2)上，所述导电元件(9)的至少一部分(9.1)分别布置在所述多个沟槽(11)中的每个沟槽(11)中。
8.根据权利要求7所述的半导体开关元件(10)，其中，所述竖向晶体管器件(1.1、1.2)在第一横向方向(41)上彼此横向地布置在旁边，所述沟槽(11)中的至少一些在垂直于第一横向方向(41)的第二横向方向(42)上彼此横向地布置在旁边。
9.根据权利要求7或8所述的半导体开关元件(10)，所述沟槽(11)是孔形沟槽(51)，其中，所述孔形沟槽的第一子集(51.1)被布置为与第一晶体管器件(1.1)在竖向上对准，并且所述孔形沟槽(51)的第二子集(51.2)被布置为与第二晶体管器件(1.2)在竖向上对准。
10.根据权利要求7至9中任一项所述的半导体开关元件(10)，所述沟槽(11)是布置成行(55)的孔形沟槽(51)，其中，相邻行(55.1，55.2)的孔形沟槽(51)布置成彼此具有偏移(56)。
11.根据权利要求7至10中任一项所述的半导体开关元件(10)，所述沟槽(11)是在横向平面中具有圆形横截面的孔形沟槽(51)。
12.根据权利要求1至8中任一项所述的半导体开关元件(10)，所述一个或多个沟槽(11)是一个或多个纵向沟槽(21)，其从第一竖向晶体管器件(1.1)横向延伸到第二竖向晶体管器件(1.2)。
13.一种开关器件，包括：
根据前述权利要求中任一项所述的半导体开关元件(10)，以及
衬底，在所述衬底上安装所述半导体开关元件(10)，
其中，所述半导体开关元件(10)通过倒装芯片接合安装在板上，其中，所述衬底(8)的第一侧(8.1)面向所述板。
14.一种用于制造根据权利要求1-12中任一项所述的半导体开关元件(10)的方法，所述方法包括以下步骤：
i)形成晶体管器件(1.1，1.2)；
ii)将沟槽(11)蚀刻到衬底(8)中，即在衬底(8)的第二侧(8.2)上；
iii)至少部分地用导电材料填充沟槽(11)以形成导电元件(9)。
15.一种根据权利要求1-12中任一项所述的半导体开关元件(10)或根据权利要求13所述的开关器件在电池管理系统中的用途，所述电池管理系统特别用于将电池与充电和/或放电路径连接和断开。
CN202011444549.1A 2019-12-11 2020-12-11 半导体开关元件及其制造方法 Pending CN112951903A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19215271.8 2019-12-11
EP19215271.8A EP3836201A1 (en) 2019-12-11 2019-12-11 Semiconductor switch element and method of manufacturing the same

Publications (1)

Publication Number Publication Date
CN112951903A true CN112951903A (zh) 2021-06-11

Family

ID=68886854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011444549.1A Pending CN112951903A (zh) 2019-12-11 2020-12-11 半导体开关元件及其制造方法

Country Status (4)

Country Link
US (1) US11581369B2 (zh)
EP (1) EP3836201A1 (zh)
KR (1) KR20210075019A (zh)
CN (1) CN112951903A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116646351B (zh) * 2021-03-29 2024-02-09 新唐科技日本株式会社 半导体装置、电池保护电路及电源管理电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087096A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN202231176U (zh) * 2008-09-30 2012-05-23 苹果公司 尺寸减小的多引脚阴性插座连接器
JP2010103208A (ja) * 2008-10-22 2010-05-06 Denso Corp 半導体装置
US20100103208A1 (en) * 2008-10-28 2010-04-29 Olympus Corporation Ink filling method and inkjet printer
JP2015231033A (ja) * 2014-06-06 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2018049974A (ja) * 2016-09-23 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20210183948A1 (en) 2021-06-17
KR20210075019A (ko) 2021-06-22
US11581369B2 (en) 2023-02-14
EP3836201A1 (en) 2021-06-16

Similar Documents

Publication Publication Date Title
US10388781B2 (en) Device structure having inter-digitated back to back MOSFETs
US8697520B2 (en) Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
KR100718255B1 (ko) 디램 장치 및 그 제조 방법
CN110741474B (zh) 具有由粘合层连接的源极触点的三维存储器件及其形成方法
US7911023B2 (en) Semiconductor apparatus including a double-sided electrode element and method for manufacturing the same
US8178923B2 (en) Power semiconductor device having low gate input resistance
CN103208415B (zh) 电容及其形成方法
KR101762657B1 (ko) 도전 패턴 구조물 및 이의 형성 방법
US11581369B2 (en) Semiconductor switch element and method of manufacturing the same
CN103579223B (zh) 包括二极管的半导体装置和制造半导体装置的方法
US9899343B2 (en) High voltage tolerant bonding pad structure for trench-based semiconductor devices
CN112689897B (zh) 三维存储器件的接触焊盘及其制造方法
US11563108B2 (en) Semiconductor devices
US7691695B2 (en) Semiconductor device having strip-shaped channel and method for manufacturing such a device
US8022525B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20160268267A1 (en) Semiconductor memory device and method for manufacturing the same
CN114496987B (zh) Mosfet功率器件及其形成方法、csp封装模块
US20140021637A1 (en) Semiconductor device
CN114582839B (zh) 集成esd多晶硅层的半导体装置
EP4156279A1 (en) Semiconductor die and method of manufacturing the same
US20070042553A1 (en) Fabrication method for semiconductor memory components
US11502192B2 (en) Monolithic charge coupled field effect rectifier embedded in a charge coupled field effect transistor
EP2432023B1 (en) Method of manufacturing a trench gate semiconductor device
CN112534569A (zh) 半导体装置、功率模块以及半导体装置的制造方法
JP2021136414A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination