KR20210011375A - 고체 촬상 소자 및 그 제조 방법 - Google Patents

고체 촬상 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20210011375A
KR20210011375A KR1020207032344A KR20207032344A KR20210011375A KR 20210011375 A KR20210011375 A KR 20210011375A KR 1020207032344 A KR1020207032344 A KR 1020207032344A KR 20207032344 A KR20207032344 A KR 20207032344A KR 20210011375 A KR20210011375 A KR 20210011375A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
pixel
electrode
film
wiring
Prior art date
Application number
KR1020207032344A
Other languages
English (en)
Other versions
KR102663945B1 (ko
Inventor
마사히로 조에이
켄이치 무라타
후미히코 코가
이와오 야기
신타로우 히라타
히데아키 토가시
요스케 사이토
Original Assignee
소니 주식회사
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사, 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 주식회사
Publication of KR20210011375A publication Critical patent/KR20210011375A/ko
Application granted granted Critical
Publication of KR102663945B1 publication Critical patent/KR102663945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H01L27/307—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H04N5/374—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

[과제]
제조 비용의 증가를 억제하면서, 적층된 광전변환막으로부터 화소 신호를 효율적으로 출력, 전송하는 것이 가능한 화소 트랜지스터 및 그 배선을 갖는 고체 촬상 소자 및 그 제조 방법을 제공한다.
[해결 수단]
반도체 기판과, 상기 반도체 기판상에 마련된 제1의 광전변환부와, 상기 제1의 광전변환부와 적층하도록 마련되고, 상기 제1의 광전변환부를 제어하는 복수의 화소 트랜지스터를 포함하는 제어부를 구비하고, 상기 제1의 광전변환부는, 제2의 전극과, 상기 제2의 전극의 상방에 마련된, 광을 전하로 변환하는 제1의 광전변환막과, 상기 제1의 광전변환막상에게 마련된 제1의 전극을 포함하고, 상기 복수의 화소 트랜지스터는, 상기 전하를 증폭하여 화소 신호로서 출력하는 증폭 트랜지스터를 포함하고, 상기 증폭 트랜지스터의 채널 형성 영역은, 산화물 반도체층으로 이루어지는, 고체 촬상 소자를 제공한다.

Description

고체 촬상 소자 및 그 제조 방법
본 개시는, 고체 촬상 소자 및 그 제조 방법에 관한 것이다.
근래, CCD(Charge Coupled Device) 이미지 센서나 CMOS(Complementary Metal­Oxide­Semiconductor) 이미지 센서(고체 촬상 소자)에서는, 화소 사이즈가 축소되는 것에 수반하여, 단위화소에 입사하는 광량이 감소함으로써, 감도가 저하되고, S/N(Signal/Noise)비의 저하가 생기게 되었다. 또한, 상술한 각종의 이미지 센서에서는, 원색 컬러 필터를 이용한, 적색, 녹색 및 청색의 광을 각각 검출하는 화소를 평면상에 배열시킨 구성(예를 들면, 베이어 배열)이 널리 이용되고 있다. 이와 같은 구성인 경우, 예를 들면, 적색광을 검출하는 화소에서는, 녹색광 및 청색광은, 당해 화소가 갖는 컬러 필터를 투과하기 어렵기 때문에, 당해 화소에서 광전변환되는 일은 없고, 즉, 검출된 일은 없다. 따라서, 상술한 바와 같은 구성인 경우, 화소마다, 특정한 하나의 색의 광을 검출하고, 다른 색의 광을 검출할 수가 없어서, 각 화소에 입사한 광을 충분히 이용하고 있다고는 말할 수 없고, 환언하면, 화소 감도의 관점에서는 손실이 생기고 있다고 말할 수 있다.
상술한 바와 같은 상황을 해결하는 방법으로서는, 단위화소에서, 각각 적색광, 녹색광 및 청색광에 의해 광전변환을 행할 수가 있는 광전변환막을 종방향으로 3층 적층하여, 하나의 단위화소에서 3색의 광을 검출할 수 있는 이미지 센서를 들 수 있다(예를 들면, 하기 특허문헌 1). 또한, 하나의 단위화소에서 3색의 광을 검출할 수 있는 다른 이미지 센서로서는, 적색광 및 청색광을 각각 검출하는 2개의 포토 다이오드(Photo Diode; PD)가 적층된 실리콘 기판과, 당해 실리콘 기판의 상방에 마련되고, 녹색광에 의한 광전변환을 행할 수가 있는 광전변환막을 갖는 이미지 센서를 들 수 있다(예를 들면, 하기 특허문헌 2).
또한, 상세하게는, 하기 특허문헌 2의 개시와 같은, 2개의 PD가 적층된 실리콘 기판과, 당해 실리콘 기판의 상방에 마련된 광전변환막을 갖는 이미지 센서에서, 화소 신호를 취출하기 위한 회로 구성에 관해서는, 이하와 같은 것을 들 수 있다. 예를 들면, 하기 특허문헌 3에 개시되는 바와 같이, 상기 회로가 형성된 회로 형성층이, 이미지 센서의 수광면(광이 입사하는 측)의 반대측에 형성된, 이면 조사형 구조를 들 수 있다. 또한, 하기 특허문헌 4에 개시되는 바와 같이, 실리콘 기판의 상방에 마련된 광전변환막의 직하에, 광전변환에 의해 얻어진 전하를 축적하여, 전송을 행하기 위한 반도체층과, 절연막을 통하여 상기 반도체층과 대향하는 축적용 전극이 마련된 구조를 들 수 있다. 또한, 하기 특허문헌 5∼6에는, 상기 회로 구성에 포함되는 각종의 화소 트랜지스터의 채널 형성 영역을 산화물 반도체층에 의해 구성하는 것이 개시되어 있다.
특허문헌 1 : 특개2005-51115호 공보 특허문헌 2 : 특개2003-332551호 공보 특허문헌 3 : 특개2011-29337호 공보 특허문헌 4 : 특개2017-157816호 공보 특허문헌 5 : 특개2009-105381호 공보 특허문헌 6 : 특개2009-267912호 공보 특허문헌 7 : 특표2009-535819호 공보
상술한 이미지 센서(고체 촬상 소자)에서는, 기판 상방에 마련된 광전변환막에서 발생한 전하를 화소 신호로서 출력하기 위해, 복수의 화소 트랜지스터(예를 들면, 증폭 트랜지스터, 전송 트랜지스터, 리셋 트랜지스터 등)와, 이들 화소 트랜지스터를 접속하기 위한 배선을 마련하게 된다. 이미지 센서의 특성을 향상시키고, 또한, 제조 비용의 증가를 억제하기 위해서는, 화소 트랜지스터 및 배선을, 알맞은 구성으로, 알맞은 위치에 배치할 것이 요구된다. 그렇지만, 종래의 제안에서는, 화소 트랜지스터 및 배선의 알맞은 구성 및 위치에 관해서는, 구체적으로 검토되고는 있지 않았다. 또한, 화소 트랜지스터의 구성 및 위치에 관해 개시되어 있는 경우라도, 당해 개시는, 화소 신호를 효율적으로, 출력, 전송할 수 있는 효과적인 구성 및 배치이며, 또한, 제조 비용의 증가를 억제할 수 있고 있는다고는, 말하기 어려웠다.
그래서, 이와 같은 상황을 감안하여, 본 개시에서는, 제조 비용의 증가를 억제하면서, 화소 신호를 효율적으로 출력, 전송하는 것이 가능한 화소 트랜지스터 및 배선을 갖는, 신규이면서 개량된 고체 촬상 소자 및 그 제조 방법을 제안한다.
본 개시에 의하면, 반도체 기판과, 상기 반도체 기판상에 마련된 제1의 광전변환부와, 상기 제1의 광전변환부와 적층하도록 마련되고, 상기 제1의 광전변환부를 제어하는 복수의 화소 트랜지스터를 포함하는 제어부를 구비하고, 상기 제1의 광전변환부는, 제2의 전극과, 상기 제2의 전극의 상방에 마련된, 광을 전하로 변환하는 제1의 광전변환막과, 상기 제1의 광전변환막상에 마련된 제1의 전극을 포함하고, 상기 복수의 화소 트랜지스터는, 상기 전하를 증폭하여 화소 신호로서 출력하는 증폭 트랜지스터를 포함하고, 상기 증폭 트랜지스터의 채널 형성 영역은, 산화물 반도체층으로 이루어지는, 고체 촬상 소자가 제공된다.
또한, 본 개시에 의하면, 반도체 기판의 상방에, 화소 트랜지스터의 채널 형성 영역이 되는 산화물 반도체층을 형성하고, 상기 산화물 반도체층의 상방에, 복수의 화소 트랜지스터의 복수의 게이트 전극을 포함하는 게이트 전극층을 형성하고, 상기 게이트 전극층의 상방에, 상기 복수의 화소 트랜지스터에 전원 전압을 인가하는 복수의 전원 배선 및 화소 신호가 전달되는 복수의 신호 배선을 포함하는 전원 신호 배선층을 형성하고, 상기 전원 신호 배선층의 상방에, 상기 복수의 화소 트랜지스터를 구동하는 복수의 구동 배선을 포함하는 구동 배선층을 형성하고, 상기 구동 배선층의 상방에, 제2의 전극을 형성하고, 상기 제2의 전극의 상방에, 제1의 광전변환막을 형성하고, 상기 제1의 광전변환막상에, 제1의 전극을 형성하는, 것을 포함하는, 고체 촬상 소자의 제조 방법이 제공된다.
이상 설명한 바와 같이 본 개시에 의하면, 제조 비용의 증가를 억제하면서, 화소 신호를 효율적으로 출력, 전송하는 것이 가능한 화소 트랜지스터 및 배선을 갖는, 고체 촬상 소자 및 그 제조 방법을 제공할 수 있다.
또한, 상기한 효과는 반드시 한정적인 것이 아니고, 상기한 효과와 함께, 또는 상기한 효과에 대신하여, 본 명세서에 나타낸 어느 하나의 효과, 또는 본 명세서로부터 파악되어서 얻어지는 다른 효과가 이루어져도 좋다.
도 1은 본 개시의 제1의 실시 형태에 관한 고체 촬상 장치(1)의 평면 구성례를 도시하는 설명도.
도 2는 본 개시의 제1의 실시 형태에 관한 고체 촬상 장치(1)의 평면 구성의 개략도.
도 3은 도 2의 A―A'선에 따라 고체 촬상 장치(1)를 절단한 때의 단면도.
도 4는 도 2의 B―B'선에 따라 고체 촬상 장치(1)를 절단한 때의 단면도.
도 5는 본 개시의 제1의 실시 형태에 관한 PD(1) 및 PD(2)의 등가 회로도.
도 6은 본 개시의 제1의 실시 형태에 관한 PD(3)의 등가 회로도.
도 7은 본 개시의 제1의 실시 형태에 관한 화소(100)의 단면도의 일부.
도 8은 도 7의 a―a'선에 따라 화소(100)를 절단한 때의 단면도.
도 9는 도 7의 b―b'선에 따라 화소(100)를 절단한 때의 단면도.
도 10은 도 7의 c―c'선에 따라 화소(100)를 절단한 때의 단면도.
도 11은 도 7의 d―d'선에 따라 화소(100)를 절단한 때의 단면도.
도 12는 본 개시의 제1의 실시 형태에 관한 화소(100)의 제조 공정을 설명하기 위한 단면도(그 1).
도 13은 본 개시의 제1의 실시 형태에 관한 화소(100)의 제조 공정을 설명하기 위한 단면도(그 2).
도 14는 본 개시의 제1의 실시 형태에 관한 화소(100)의 제조 공정을 설명하기 위한 단면도(그 3).
도 15는 본 개시의 제2의 실시 형태에 관한 화소(100)의 단면도의 일부.
도 16은 본 개시의 제2의 실시 형태에 관한 화소(100)의 제조 공정을 설명하기 위한 단면도.
도 17은 본 개시의 실시 형태에 관한 고체 촬상 장치(1)를 갖는 촬상 장치를 포함하는 전자 기기의 한 예를 도시하는 설명도.
도 18은 본 개시의 제4의 실시 형태에 관한 화소(100)의 단면도의 일부.
도 19는 도 18의 f―f'선에 따라 화소(100)를 절단한 때의 단면도.
도 20은 도 18의 e―e'선에 따라 화소(100)를 절단한 때의 단면도.
도 21은 도 18의 b―b'선에 따라 화소(100)를 절단한 때의 단면도.
도 22는 본 개시의 제4의 실시 형태의 변형례 1에 관한 화소(100)의 단면도의 일부.
도 23은 본 개시의 제4의 실시 형태의 변형례 2에 관한 화소(100)의 단면도의 일부.
도 24는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면.
도 25는 카메라 헤드 및 CCU의 기능 구성의 한 예를 도시하는 블록도.
도 26은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 27은 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
이하에 첨부 도면을 참조하면서, 본 개시의 알맞은 실시의 형태에 관해 상세히 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 관해서는, 동일한 부호를 붙임에 의해 중복 설명을 생략한다.
또한, 본 명세서 및 도면에서, 실질적으로 동일 또는 유사한 기능 구성을 갖는 복수의 구성 요소를, 동일한 부호의 후에 다른 숫자를 붙여서 구별하는 경우가 있다. 단, 실질적으로 동일 또는 유사한 기능 구성을 갖는 복수의 구성 요소의 각각을 특히 구별할 필요가 없는 경우, 동일 부호만을 붙인다. 또한, 다른 실시 형태의 유사한 구성 요소에 관해서는, 동일한 부호의 후에 다른 알파벳을 붙여서 구별하는 경우가 있다. 단, 유사한 구성 요소의 각각을 특히 구별할 필요가 없는 경우, 동일 부호만을 붙인다.
또한, 이하의 설명에서 참조되는 도면은, 본 개시의 한 실시 형태의 설명과 그 이해를 촉구하기 위한 도면이고, 알기 쉽게 하기 위해, 도면 중에 도시되는 형상이나 치수, 비(比) 등은 실제와 다른 경우가 있다. 또한, 도면 중에 도시되는 고체 촬상 소자는, 이하의 설명과 공지인 기술을 참작하여 적절히, 설계 변경할 수 있다. 또한, 고체 촬상 소자의 단면도를 이용한 설명에서는, 고체 촬상 소자의 적층 구조의 상하 방향은, 고체 촬상 소자에 대해 광이 입사하는 입사면을 위(上)로 한 경우의 상대 방향으로 대응하고, 실제의 중력 가속도에 따른 상하 방향과는 다른 경우가 있다.
또한, 이하의 설명에서는, 크기나 형상에 관한 표현은, 수학적으로 정의된 수치와 동일한 값이나 기하학적으로 정의된 형상만을 의미하는 것이 아니고, 고체 촬상 소자의 제조 공정에서 공업적으로 허용된 정도의 차이 등이 있는 경우나 그 형상에 유사한 형상도 포함한다.
또한, 이하의 회로 구성의 설명에서는, 특단의 단서가 없는 한은, 「접속」이란, 복수의 요소의 사이를 전기적으로 접속하는 것을 의미한다. 더하여, 이하의 설명에서의 「접속」에는, 복수의 요소를 직접적으로, 또한, 전기적으로 접속하는 경우뿐만 아니라, 다른 요소를 통하여 간접적으로, 또한, 전기적으로 접속하는 경우도 포함하는 것으로 한다.
또한, 설명은 이하의 순서로 행하기로 한다.
1. 본 발명자들이 본 개시에 관한 실시 형태를 창작하는 것에 이른 배경
2. 제1의 실시 형태
2.1 고체 촬상 장치의 개략 구성
2.2 화소의 개략 구성
2.3 화소의 등가 회로
2.4 다층 배선층의 상세 구성
2.5 제조 방법
2.6 변형례
3. 제2의 실시 형태
3.1 다층 배선층의 상세 구성
3.2 제조 방법
4. 제3의 실시 형태
5. 제4의 실시 형태
5.1 실시 형태
5.2 변형례 1
5.3 변형례 2
6. 내시경 수술 시스템에의 응용례
7. 이동체에의 응용례
8. 정리
9. 보충
≪1.본 발명자들이 본 개시에 관한 실시 형태를 창작하는 것에 이른 배경≫
우선, 본 개시에 관한 각 실시 형태의 상세를 설명하기 전에, 본 발명자들이 본 개시에 관한 실시 형태를 창작하는데 이른 배경에 관해 설명한다.
앞서 설명한 바와 같이 이미지 센서에서는, 화소 사이즈가 축소되는 것에 수반하여, 단위화소에 입사하는 광량이 감소함으로써, 감도가 저하되고, S/N비의 저하가 생기게 되었다. 또한, 이미지 센서에서는, 예를 들면, 원색 컬러 필터를 이용한, 적색, 녹색 및 청색의 광을 각각 검출하는 화소를 평면상에 베이어 배열시킨 구성이 널리 이용되고 있다. 이와 같은 구성인 경우, 화소마다, 특정한 하나의 색의 광을 검출하고, 다른 색의 광을 검출할 수가 없어서, 각 화소에 입사한 광을 충분히 이용하지 않기 때문에, 화소 감도의 관점에서는 손실이 생기고 있다고 말할 수 있다. 또한, 이와 같은 손실을 보간하기 위해 보간 처리를 행하는 것이 생각되지만, 보간 처리에 의해 화소에서 실제로 검출되지 않은 색의 색 신호를 생성할 때에는, 실제의 색과는 다른 색의 신호가 생성되는, 즉, 위색이 생기는 경우가 있다.
그래서, 상술한 바와 같은 상황을 해결하는 방법으로서는, 단위화소에서, 각각 적색광, 녹색광 및 청색광에 의해 광전변환을 행할 수가 있는 광전변환막을 종방향으로 3층 적층하여, 하나의 단위화소에서 3색의 광을 검출할 수 있는 이미지 센서를 들 수 있다(예를 들면, 상기 특허문헌 1). 또한, 적색광 및 청색광을 각각 검출하는 2개의 PD가 적층된 실리콘 기판과, 당해 실리콘 기판의 상방에 마련되고, 녹색광에 의한 광전변환을 행할 수가 있는 광전변환막을 갖는 이미지 센서를 들 수 있다(예를 들면, 상기 특허문헌 2).
또한, 앞서 설명한 바와 같이 2개의 PD가 적층된 실리콘 기판과, 당해 실리콘 기판의 상방에 마련된 광전변환막을 갖는 이미지 센서에 있어서, 화소 신호를 취출하기 위한 회로 구성에 관해서는, 이하와 같은 것을 들 수 있다. 예를 들면, 상기 특허문헌 3에 개시되는 바와 같이, 상기 회로가 형성된 회로 형성층이, 이미지 센서의 수광면의 반대측에 형성된, 이면 조사형 구조를 들 수 있다. 당해 구조인 경우에는, 실리콘 기판 내의 PD와, 실리콘 기판의 상방에 마련된 광전변환막과의 사이에는, 회로나 배선 등이 마련되어 있지 않다. 따라서, 당해 구조에 의하면, 동일 화소 내의 적층 방향(종방향)에서, PD와 광전변환막 사이의 거리를 단축하는 것이 가능해진다. 그 결과, 당해 구조에서는, 각 색의 F치 의존을 억제할 수 있고, 각 색 사이의 감도의 차이를 작게 할 수 있다.
또한, 상기 특허문헌 4에 개시되는 바와 같이, 실리콘 기판의 상방에 마련된 광전변환막의 직하에, 광전변환에 의해 얻어진 전하를 축적하여, 전송을 행하기 위한 반도체층과, 절연막을 통하여 상기 반도체층과 대향하는 축적용 전극이 마련된 구조를 들 수 있다. 당해 구조에서는, 광전변환막에 의한 광전변환에 의해 발생한 전하를, 1종의 커패시터와 같이 광전변환막에 효율적으로 축적할 수 있다. 또한, 당해 구조에서는, 광전변환막에 전하를 축적할 수 있음으로써, 노광 시작시에, 실리콘 기판 내에 마련된 전하 축적부(플로팅 디퓨전부)를 완전 공핍화하여, 전하를 소거하는 것이 가능해진다. 그 결과, 당해 구조에 의하면, 상기 전하 축적부의 전하에 의한 kTC 잡음(전하의 열적인 요동에 의해 생기는 잡음)의 증가에 의해, 랜덤 노이즈가 악화하고, 이미지 센서의 촬상 화질이 저하된다는 현상의 발생을 억제할 수 있다.
그리고, 상술한 각종의 이미지 센서(고체 촬상 소자)에서는, 기판 상방에 마련된 광전변환막에서 발생한 전하를 화소 신호로서 출력하기 위해, 복수의 화소 트랜지스터와, 이들 화소 트랜지스터를 접속하기 위한 배선을 마련하게 된다. 이미지 센서의 특성을 향상시키고, 또한, 제조 비용의 증가를 억제하기 위해서는, 화소 트랜지스터 및 배선을, 알맞은 구성으로, 알맞은 위치에 배치할 것이 요구된다.
그렇지만, 종래의 제안에서는, 화소 트랜지스터 및 배선의 알맞은 구성 및 위치에 관해서는, 구체적으로 검토되고는 있지 않았다. 또한, 화소 트랜지스터의 구성 및 위치에 관해 개시되어 있던 경우라도, 당해 개시는, 화소 신호를 효율적으로, 출력, 전송할 수 있는 효과적인 구성 및 배치이며, 또한, 제조 비용의 증가를 억제할 수 있고 있다고는, 말하기 어려웠다.
그래서, 이와 같은 상황을 감안하여, 본 발명자들은, 제조 비용의 증가를 억제하면서, 기판 상방에 마련된 광전변환막에서 발생한 전하에 의한 화소 신호를 효율적으로, 출력, 전송하는 것이 가능한 화소 트랜지스터 및 배선을 갖는 고체 촬상 소자에 관한 실시 형태를 창작하는데 이르렀다. 이하에, 본 개시에 관한 실시 형태의 상세에 관해 순차적으로 설명한다.
≪2. 제1의 실시 형태≫
<2.1 고체 촬상 장치의 개략 구성>
우선, 도 1을 참조하여, 본 개시의 제1의 실시 형태에 관한 고체 촬상 장치(1)의 개략 구성에 관해 설명한다. 도 1은, 본 실시 형태에 관한 고체 촬상 장치(1)의 평면 구성례를 도시하는 설명도이다. 도 1에 도시하는 바와 같이, 본 실시 형태에 관한 고체 촬상 장치(1)는, 예를 들면 실리콘으로 이루어지는 반도체 기판(300)상에, 복수의 화소(고체 촬상 소자)(100)가 매트릭스형상으로 배치되어 있는 화소 어레이부(10)와, 당해 화소 어레이부(10)를 둘러싸도록 마련된 주변 회로부(80)를 갖는다. 또한, 상기 고체 촬상 장치(1)에는, 당해 주변 회로부(80)로서, 수직 구동 회로부(32), 칼럼 신호 처리 회로부(34), 수평 구동 회로부(36), 출력 회로부(38), 제어 회로부(40) 등이 포함된다. 이하에, 본 실시 형태에 관한 고체 촬상 장치(1)의 각 블록의 상세에 관해 설명한다.
(화소 어레이부(10))
화소 어레이부(10)는, 반도체 기판(300)상에 매트릭스형상으로 2차원 배치된 복수의 화소(100)를 갖는다. 또한, 복수의 화소(100)에는, 화상 생성용의 화소 신호를 생성하는 통상 화소와, 초점 검출용의 화소 신호를 생성하는 한 쌍의 위상차 검출용 화소가 포함되어 있다. 또한, 여기서 화소(100)는, 각 색의 광을 검출하여, 검출 결과를 출력할 때에, 색마다 하나의 결과를 출력하는 하나의 유닛으로서 파악할 수 있는 고체 촬상 소자(단위화소)인 것을 의미한다. 각 화소(100)는, 복수의 광전변환 소자와, 복수의 화소 트랜지스터(예를 들면 MOS(Metal-Oxide-Semiconductor) 트랜지스터)(도시 생략)를 갖고 있다. 더욱 상세하게는, 당해 화소 트랜지스터는, 예를 들면, 전송 트랜지스터, 선택 트랜지스터, 리셋 트랜지스터, 및, 증폭 트랜지스터 등을 포함할 수 있다. 또한, 이들 화소 트랜지스터에 의한 회로(접속 구성)의 상세에 관해서는, 후술한다.
(수직 구동 회로부(32))
수직 구동 회로부(32)는, 예를 들면 시프트 레지스터에 의해 형성되고, 화소 구동 배선(42)을 선택하여, 선택된 화소 구동 배선(42)에 화소(100)를 구동하기 위한 펄스를 공급하여, 행 단위로 화소(100)를 구동한다. 즉, 수직 구동 회로부(32)는, 화소 어레이부(10)의 각 화소(100)를 행 단위로 순차적으로 수직 방향(도 1 중의 상하 방향)으로 선택 주사하여, 각 화소(100)의 광전변환 소자의 수광량에 응하여 생성된 전하에 의거한 화소 신호를, 수직 신호선(44)을 통하여 후술하는 칼럼 신호 처리 회로부(34)에 공급한다.
(칼럼 신호 처리 회로부(34))
칼럼 신호 처리 회로부(34)는, 화소(100)의 열마다 배치되어 있고, 1행분의 화소(100)로부터 출력되는 화소 신호에 대해 화소열마다 노이즈 제거 등의 신호 처리를 행한다. 예를 들면, 칼럼 신호 처리 회로부(34)는, 화소 고유의 고정 패턴 노이즈를 제거하기 위해 CDS(Correlated Double Sampling: 상관 2중 샘플링) 및 AD(Analog-Digital) 변환 등의 신호 처리를 행한다.
(수평 구동 회로부(36))
수평 구동 회로부(36)는, 예를 들면 시프트 레지스터에 의해 형성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 상술한 칼럼 신호 처리 회로부(34)의 각각을 순번대로 선택하여, 칼럼 신호 처리 회로부(34)의 각각으로부터 화소 신호를 수평 신호선(46)에 출력시킬 수 있다.
(출력 회로부(38))
출력 회로부(38)는, 상술한 칼럼 신호 처리 회로부(34)의 각각으로부터 수평 신호선(46)을 통하여 순차적으로 공급되는 화소 신호에 대해, 신호 처리를 행하여 출력할 수 있다. 출력 회로부(38)는, 예를 들면, 버퍼링(buffering)을 행하는 기능부로서 기능하여도 좋고, 또는, 흑레벨 조정, 열편차 보정, 각종 디지털 신호 처리 등의 처리를 행하여도 좋다. 또한, 버퍼링이란, 화소 신호를 주고 받을 때에, 처리 속도나 전송 속도의 차를 보안하기 위해, 일시적으로 화소 신호를 보존하는 것을 말한다. 또한, 입출력 단자(48)는, 외부 장치와의 사이에서 신호의 주고 받음을 행하기 위한 단자이다.
(제어 회로부(40))
제어 회로부(40)는, 입력 클록과, 동작 모드 등을 지령하는 데이터를 수취하고, 또한 화소(100)의 내부 정보 등의 데이터를 출력할 수 있다. 즉, 제어 회로부(40)는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로부(32), 칼럼 신호 처리 회로부(34) 및 수평 구동 회로부(36) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 제어 회로부(40)는, 생성한 클록 신호나 제어 신호를, 수직 구동 회로부(32), 칼럼 신호 처리 회로부(34) 및 수평 구동 회로부(36) 등에 출력한다.
또한, 본 실시 형태에 관한 고체 촬상 장치(1)의 평면 구성례는, 도 1에 도시되는 예로 한정되는 것이 아니고, 예를 들면, 다른 회로부 등을 포함하여도 좋고, 특히 한정되는 것이 아니다.
<2.2 화소의 개략 구성>
이상, 본 실시 형태에 관한 고체 촬상 장치(1)의 개략 구성에 관해 설명하였다. 다음에, 도 2부터 도 4를 참조하여, 본 실시 형태에 관한 화소(100)의 적층의 개략 구성에 관해 설명한다. 도 2는, 본 실시 형태에 관한 고체 촬상 장치(1)의 평면 구성을 모식적으로 도시한 개략도이다. 또한, 도 3은, 도 2의 A―A'선에 따라 고체 촬상 장치(1)를 절단한 때의 단면도이고, 도 4는, 도 2의 B―B'선에 따라 고체 촬상 장치(1)를 절단한 때의 단면도이다. 또한, 도 3 및 도 4에서는, 알기 쉽게 하기 위해, 다층 배선층(120) 등의 적층 구조에 관해서는 간략화하여 도시하고 있다.
또한, 이하에 설명하는 제1의 실시 형태에서는, 특단의 단서가 없는 한, PD(1) 및 PD(2)의 상부 전극(제1의 전극)(110, 210) 및 하부 전극(제2의 전극)(116, 216)은, 도 3, 도 4 및 도 7에 도시되는 화소(100)에서의 적층 구조에서의 위치에 따라, 정의되는 것으로 한다. 단, 제2의 실시 형태에서는, PD(1) 및 PD(2)의 상부 전극(110, 210) 및 하부 전극(116, 216)은, 도 15에 도시되는 화소(100)에서의 적층 구조에서의 위치에 따라 정의되지 않고, 제1의 실시 형태에서의 상부 전극(110, 210)과 마찬가지로 기능을 갖는 전극을 상부 전극(110, 210)으로 부르고, 제1의 실시 형태에서의 하부 전극(116, 216)과 마찬가지로 기능을 갖는 전극을 하부 전극(116, 216)으로 부른다.
도 2에 도시하는 바와 같이, 본 실시 형태에 관한 고체 촬상 장치(1)는, 앞서 설명한 바와 같이 중앙에 배치된 복수의 화소(100)가 매트릭스형상으로 배치되어 있는 화소 어레이부(10)를 갖는다. 또한, 당해 고체 촬상 장치(1)는, 상기 화소 어레이부(10)를 둘러싸도록, 각 화소(100)의 대응하는 화소 트랜지스터(도시 생략)의 일부가 마련된 화소 트랜지스터 영역(70)과, 화소 트랜지스터 영역(70)의 외주부에 마련된 주변 회로부(80)를 갖는다. 상세하게는, 도 3은, 도 2의 A―A'선에 따라 고체 촬상 장치(1)를 절단한, 즉, 화소 어레이부(10)와 화소 트랜지스터 영역(70)을 걸치도록 절단한 때의 단면도에 대응한다. 또한, 도 4는, 도 2의 B―B'선에 따라 고체 촬상 장치(1)를 절단한, 즉, 화소 어레이부(10)를 절단한 때의 단면도에 대응한다. 또한, 도 4에서는, 반도체 기판(300)의 평면상에 있어서 2차원적으로 나열한 2개의 화소(100)의 단면을 도시하고 있다.
이하의 설명에서는, 화소(100)의 하측에 위치한 반도체 기판(300)으로부터, 반도체 기판(300)의 상방에 위치한 광전변환 소자(PD2, PD1)를 향하는 순서에 따라, 화소(100)의 적층 구조를 설명한다. 환언하면, 이하의 설명에서는, 도 3 및 도 4의 하측에 도시되는 반도체 기판(300)으로부터, 상측에 도시되는 PD(2), PD(1)의 순서로, 화소(100)의 적층 구조를 설명한다.
상세하게는, 도 3 및 도 4에 도시하는 바와 같이, 화소(100)(또는, 화소(100a, 100b))에서는, 예를 들면 실리콘으로 이루어지는 반도체 기판(300)의 제1의 도전형(예를 들면 P형)을 갖는 반도체 영역에, 제2의 도전형(예를 들면 N형)을 갖는 반도체 영역(312a)이 마련되어 있다. 반도체 영역(312a)과, 당해 반도체 영역(312a)의 직하에 위치하는, 제1의 도전형(예를 들면 P형)을 갖는 반도체 영역(312b)에 따른 PN 접합에 의해, 광전변환 소자(PD3)(제2의 광전변환부)가 형성된다. 또한, 본 실시 형태에서는, PD(3)는, 예를 들면, 적색광(예를 들면, 620㎚∼750㎚의 파장을 갖는 광)을 흡수하여 전하를 발생하는 광전변환 소자이다.
또한, 반도체 기판(300)의, 반도체 영역(312a)에 대해 반대측(환언하면, 수광면의 반대측)에는 (도 3 및 도 4 중의 하측), 텅스텐(W), 알루미늄(Al), 구리(Cu) 등에 의해 형성된 배선(306)을 포함하는 배선층이 마련되어 있다. 당해 배선층에는, 상술한 PD(3)에서 발생한 전하의 판독을 행하는 복수의 화소 트랜지스터의 게이트 전극으로서, W, Al, Cu 등에 의해 형성된 복수의 전극(310)이 마련되어 있다. 구체적으로는, 당해 전극(310)은, 절연막(324)을 통하여, 반도체 기판(300) 중의 제1의 도전형(예를 들면 P형)을 갖는 반도체 영역과 대향하도록 마련되어 있다. 또한, 반도체 기판(300) 중에는, 제1의 도전형을 갖는 상기 반도체 영역을 끼워 넣도록 하여 제2의 도전형(예를 들면 N형)을 갖는 반도체 영역(322a)이 마련되어 있고, 당해 반도체 영역(322a)은, 상기 화소 트랜지스터의 소스/드레인 영역으로서 기능할 수 있다.
또한, 도 3 및 도 4에 도시되는 바와 같이, 반도체 기판(300)에는, 후술하는 광전변환막(112, 212)에서 생성된 전하를 배선(306)에 취출하기 위한 관통 전극(302)이 반도체 기판(300)을 관통하도록 마련되어 있다. 또한, 도 3 및 도 4에는, 광전변환막(212)에서 생성된 전하를 취출하기 위한 관통 전극(302)이 도시되어 있다. 한편, 광전변환막(112)에서 생성된 전하를 취출하기 위한 관통 전극(도시 생략)은, 예를 들면, 화소 어레이부(10)의 주위에, 상기 관통 전극(302)과 마찬가지로 마련될 수 있다.
또한, 당해 관통 전극(302)의 외주에는, 관통 전극(302)과 반도체 기판(300)의 단락을 막기 위해, 알루미늄 산화막(Al2O3) 등으로 이루어지는 절연막(218)이 형성되어 있다. 당해 절연막(218)은, 반도체 기판(300)과의 사이의 계면준위를 저감시키고, 반도체 기판(300)과 절연막(218) 사이의 계면으로부터의 암전류의 발생을 억제하기 위해, 계면준위가 낮은 것이 바람직하다. 이와 같은 절연막(218)로서는, 예를 들면, 알루미늄 산화막 외에도, 산화실리콘(SiO2)막, 질화실리콘(Si3N4)막, 산질화실리콘(SiON)막, 실리콘 카바이드(SiC)막, 탄소 첨가 산화실리콘(SiCO)막 등을 이용할 수 있고, 특히 한정되는 것이 아니다. 이들 막의 성막 방법으로서는, 예를 들면, CVD(Chemical Vapor Deposition; CVD)법, 물리 기상 성장(Physical Vapor Deposition; PVD)법, 원자층 퇴적(Atomic Layer Deposition; ALD)법 등을 들 수 있다. 그렇지만, 본 실시 형태에서는, 절연막(218)을 형성하는 재료나 방법에 관해서는, 특히 한정되는 것이 아니다.
또한, 상기 관통 전극(302)은, 상술한 배선층에 마련된 배선(306)에 의해, 반도체 기판(300)에 마련된 제2의 도전형(예를 들면 N형)을 갖는 반도체 영역에 마련된 플로팅 디퓨전부(322b)나 전극(310)과 접속되어도 좋다. 당해 플로팅 디퓨전부(322b)는, 광전변환막(112, 212)에서 생성된 전하를, 일시적으로 축적하는 영역이다. 또한, 반도체 기판(300)에는, 상기 플로팅 디퓨전부(322b)나 각 화소 트랜지스터의 소스/드레인 영역(322a)과 서로 이웃하도록 분리 절연막(320)이 마련되어 있어도 좋다.
그리고, 도 3 및 도 4에 도시하는 바와 같이, 반도체 기판(300)상에는, 예를 들면, Al2O3막 등으로 이루어지는, 광을 투과할 수 있는 절연막(218)이 마련되어 있다. 절연막(218)은, 광을 투과시킬 수 있기 때문에, 절연막(218)의 하방에 마련된 PD(3)는, 광을 수광하여, 광전변환을 행하는 것, 즉, 광을 검출할 수 있다.
또한, 절연막(218)에는, 관통 전극(302)과 전기적으로 접속하여, 차광막으로서 기능하는 배선(250)이 마련된다. 배선(250)은, 예를 들면, W와, 배리어 메탈이 되는 티탄(Ti)막 및 질화티탄(TiN)막의 적층막을 이용할 수 있다. 그렇지만, 본 실시 형태에서는, 배선(250)을 형성하는 재료에 관해서는, 특히 한정되는 것이 아니다.
절연막(218)의 상방에는, 광전변환막(제3의 광전변환막)(212)이, 상부 전극(210)과 하부 전극(216)에 끼여지는 구성으로 마련된다. 그리고, 당해 광전변환막(212)과, 당해 상부 전극(210)과, 당해 하부 전극(216)은, PD(2)(제3의 광전변환부)를 구성할 수 있다. 본 실시 형태에서는, 당해 PD(2)는, 예를 들면, 녹색광(예를 들면 495㎚∼570㎚의 파장을 갖는 광)을 흡수하여 전하를 발생(광전변환)하는 광전변환 소자이다.
또한, 상부 전극(210)과 하부 전극(216)은, 예를 들면, 주석-산화인듐(ITO, 결정 성 ITO 및 어모퍼스 ITO를 포함한다)막 등의 광을 투과할 수 있는 투명 도전막으로 형성될 수 있다. 그렇지만, 본 실시 형태에서는, 상부 전극(210) 및 하부 전극(216)을 형성하는 재료는, 상술한 바와 같은 ITO로 한정되는 것이 아니고, 다른 재료라도 좋다. 예를 들면, 투명 도전막은, 밴드 갭으로서는 2.5eV 이상 바람직하게는 3.1eV 이상의 재료인 것이 바람직하다. 예를 들면, 투명 도전막으로서는, 산화주석계 재료로는, 산화주석, 안티몬-산화주석(SnO2에 Sb를 도펀트로서 첨가, 예를 들면 ATO), 불소-산화주석(SnO2에 F를 도펀트로서 첨가, 예를 들면 FTO) 등을 들 수 있다. 산화아연계 재료로는, 알루미늄-아연산화물(ZnO에 Al을 도펀트로서 첨가, 예를 들면 AZO), 갈륨-아연산화물(ZnO에 Ga를 도펀트로서 첨가, 예를 들면 GZO), 인듐-아연산화물(ZnO에 In을 도펀트로서 첨가, 예를 들면 IZO), 인듐-갈륨-아연산화물(ZnO4에 In 및 Ga를 도펀트로서 첨가, 예를 들면, IGZO), 인듐-주석-아연산화물(ZnO에 In 및 Sn을 도펀트로서 첨가, 예를 들면, ITZO) 등을 들 수 있다. 또한, 그밖에는, 인듐-갈륨 산화물(Ga2O3에 In를 도펀트로서 첨가, 예를 들면, IGO)이나, CuInO2, MgIn2O4, CuI, InSbO4, ZnMgO, CdO, ZnSnO3 등을 들 수 있다. 또한, 광전변환막(212)의 재료의 상세에 관해서는, 후술한다.
또한, 도 3에 도시되는, 상부 전극(210)과 접속되는 배선(206)은, 차광막으로서도 기능할 수 있고, 예를 들면, W, Ti, TiN, Al, Cu 등의 재료로 형성될 수 있다. 또한, 본 실시 형태에서는, 배선(206)의 재료는 이것으로 한정되는 것이 아니고, 다른 재료로 형성되어도 좋다.
또한, 도 3 및 도 4에 도시하는 바와 같이, PD(2)는, 광전변환막(212)에서 발생한 전하를 광전변환막(212)에서 일시적으로 축적하기 위해, 광전변환막(212)을 통하여 상부 전극(210)과 대향하는 축적용 전극(214)(214a, 214b)을 갖는다. 상세하게는, 축적용 전극(214)은, 절연막(218)을 통하여, 또는, 절연막(218)과 도시하지 않는 반도체층을 통하여, 광전변환막(212)과 접하고 있다.
상부 전극(210), 하부 전극(216) 및 축적용 전극(214)에는, 배선(206, 250) 등이 전기적으로 접속되어 있고, 이들 배선(206, 250) 등을 이용하여, 상부 전극(210), 하부 전극(216) 및 축적용 전극(214)에 소망하는 전위가 인가된다. 또한, 하부 전극(216)은, 관통 전극(302)을 통하여, 상술한, 반도체 기판(300)에 마련된 플로팅 디퓨전부(322b)와 접속되어 있다. 본 실시 형태에서는, 하부 전극(216) 및 축적용 전극(214)에 인가되는 전위를 제어함에 의해, 광전변환막(212)에서 발생한 전하를 광전변환막(212)에 축적하거나, 당해 전하를 플로팅 디퓨전부(322b)에 취출하거나 할 수 있다. 환언하면, 축적용 전극(214)은, 인가되는 전위에 응하여, 광전변환막(212)에서 발생한 전하를 끌어당겨, 당해 전하를 광전변환막(212)에 축적하기 위한 전하 축적용 전극으로서 기능할 수 있다. 또한, 본 실시 형태에서는, 화소(100)에 입사한 광을 효과적으로 이용하기 위해, 수광면의 상방에서 본 경우, 축적용 전극(214)은, 하부 전극(216)보다도 면적이 넓어지도록 마련되는 것이 바람직하다.
또한, 본 실시 형태에서는, 전하의 축적을 보다 효율적으로 행하기 위해, 절연막(218)과 광전변환막(212)의 사이에, 광을 투과할 수 있는 산화물 반도체층(240)(도 7 참조)이 마련되어도 좋다. 본 실시 형태에서는, 당해 산화물 반도체층(240)의 재료로서는, 예를 들면, 산화주석계 재료로서, SnO2(도펀트 첨가), 아연-주석산화물 등의 도펀트가 첨가된 산화주석, 산화아연계 재료로서, 알루미늄-아연산화물(예를 들면 AZO), 갈륨-아연산화물(예를 들면 GZO), 인듐-아연산화물(예를 들면 IZO), IGZO, ITZO 등을 들 수 있다. 또한, 산화물 반도체층(240)의 재료로서는, 예를 들면, InSbO4, ZnMgO, CuInO2, MgIn2O4, CdO, GeO, TiO2 등을 들 수 있다.
또한, 하부 전극(216)과 축적용 전극(214)의 사이에, 상기 산화물 반도체층(240)(도 7 참조)과 절연막을 통하여 접하고, 또한, 하부 전극(216) 및 축적용 전극(214)과 전기적으로 절연된 전극(도시 생략)을 마련하여도 좋다. 당해 전극은, 상기 산화물 반도체층(240)을 채널 형성 영역으로 하는 화소 트랜지스터(상세하게는, 전송 트랜지스터)의 게이트 전극으로서 기능할 수 있다.
또한, 상기 축적용 전극(214)은, 상술한 상부 전극(210) 및 하부 전극(216)과 마찬가지로, 투명 도전막으로 형성된다. 이와 같이, 본 실시 형태에서는, 상부 전극(210), 하부 전극(216) 및 축적용 전극(214)을, 투명 도전막으로 형성함에 의해, 화소(100)에 입사하는 광을 PD(3)에서도 검출할 수 있다. 또한, 상부 전극(210), 하부 전극(216) 및 축적용 전극(214)의 막두께는, 5㎚∼200㎚이고, 또한 30㎚∼100㎚ 정도인 것이 바람직하다.
또한, 절연막(218)은, 하부 전극(216)과 축적용 전극(214)의 사이, 및, 광전변환막(212)과 축적용 전극(214)의 사이에, 이들을 전기적으로 절연하기 위해 마련되어 있다. 또한, 절연막(218)은, 광전변환막(212)에서 발생한 전하와 같은 극성을 갖는 고정 전하를 갖는 막이라도 좋다.
또한, 상부 전극(210)의 상방에는, 봉지막(封止膜)(204)을 통하여, 다층 배선층(제어부(120))이 마련된다. 또한, 본 실시 형태에서는, 봉지막(204)의 재료로서는, 예를 들면, 광을 투과할 수 있는, Al2O3 등을 들 수 있다. 또한, 봉지막(204)의 재료로서는, Al2O3 외에도, SiO2, Si3N4, SiON, SiC, SiCO 등을 이용할 수 있고, 특히 한정되는 것이 아니다. 또한, 상기 다층 배선층(120)의 상세에 관해서는 후술한다.
또한, 당해 다층 배선층(120)의 상방에는, 봉지막(204)나 절연막 등을 통하여, PD(1)(제1의 광전변환부)가, 상술한 PD(2)와 마찬가지로 마련되어 있다. 당해 PD(1)는, 예를 들면, 청색광(예를 들면, 425㎚부터 495㎚의 파장을 갖는 광)을 흡수하여 전하를 발생(광전변환)하는 광전변환 소자이다. 또한, PD(1)의 적층 구조는, 상술한 PD(2)의 적층 구조와 마찬가지이기 때문에, 여기서는, 그 상세한 설명을 생략한다. 즉, 봉지막(204)의 상방에는, PD(1)로서, 하부 전극(116), 축적용 전극(114), 절연막(118), 광전변환막(제1의 광전변환막)(112), 상부 전극(110)이 순차적으로 적층되어 있다.
상술한 광전변환막(112, 212)은, 유기 재료(유기계 광전변환막) 또는 무기 재료(무기계 광전변환막)로 형성할 수 있다. 예를 들면, 광전변환막을 유기 재료로 형성하는 경우에는, (a) P형 유기 반도체 재료, (b) N형 유기 반도체 재료, (c) P형 유기 반도체 재료층, N형의 유기 반도체 재료층, 및, P형 유기 반도체 재료와 N형 유기 반도체 재료의 혼합층중(벌크 헤테로 구조)의 적어도 2개의 적층 구조, (d) P형 유기 반도체 재료와 N형 유기 반도체 재료의 혼합층의 4양태의 어느 하나를 선택할 수 있다. 또한, 유기 재료를 이용한 광전변환막은, 하부 전극의 위에, 전자 블로킹막 겸 버퍼막과, 광전변환막과, 정공 블로킹막과, 정공 블로킹 겸 버퍼막과, 일함수 조정막과 같이 적층된 적층 구조 등도 포함하는 것으로 한다.
상세하게는, P형 유기 반도체 재료로서, 나프탈렌 유도체, 안트라센 유도체, 페난트렌 유도체, 피렌 유도체, 페릴렌 유도체, 테트라센 유도체, 펜타센 유도체, 퀴나크리돈 유도체, 쿠마린 유도체, 피로메텐 유도체, 피란 유도체, 페녹사존 유도체, 티오펜 유도체, 티에노티오펜 유도체, 벤조티오펜 유도체, 벤조티에노벤조티오펜(BTBT) 유도체, 디나프토티에노티오펜(DNTT) 유도체, 디안트라세노티에노티오펜(DATT) 유도체, 벤조비스벤조티오펜(BBBT) 유도체, 나프탈렌비스벤조티오펜(NBBT), 티에노비스벤조티오펜(TBBT) 유도체, 디벤조티에노디비스벤조티오펜(DBTBT) 유도체, 디티에노벤조디티오펜(DTBDT) 유도체, 디벤조티에노디티오펜(DBTDT) 유도체, 벤조디티오펜(BDT) 유도체, 나프토디티오펜(NDT) 유도체, 안트라세노디티오펜(ADT) 유도체, 테트라세노디티오펜(TDT) 유도체, 펜타세노디티오펜(PDT) 유도체, 트리알릴아민 유도체, 카르바졸 유도체, 피센 유도체, 크리센 유도체, 플루오란텐 유도체, 프탈로시아닌 유도체, 서브프탈로시아닌 유도체, 서브포르피라진서브포르피라진 유도체, 복소환 화합물을 배위자라고 하는 금속 착체, 폴리티오펜 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 들 수 있다.
또한, N형 유기 반도체 재료로서, 풀러렌 및 풀러렌 유도체(예를 들면, C60이나, C70, C74 등의 풀러렌(고차 풀러렌), 내포 풀러렌 등) 또는 풀러렌 유도체(예를 들면, 풀러렌불화물이나 PCBM(Phenyl-C61-Butyric Acid Methyl Ester)풀러렌 화합물, 풀러렌 다량체 등)), P형 유기 반도체보다도 HOMO(Highest Occupied Molecular Orbital) 및 LUMO(Lowest Unoccupied Molecular Orbital)가 깊은 유기 반도체, 광을 투과할 수 있는 무기 금속 산화물 등을 들 수 있다. 보다 구체적으로는, N형 유기 반도체 재료로서는, 질소 원자, 산소 원자, 유황 원자를 함유하는 복소환 화합물, 예를 들면, 피리딘 유도체, 피로메텐 유도체, 피라진 유도체, 피리미딘 유도체, 트리아진 유도체, 퀴놀린 유도체, 퀴녹살린 유도체, 이소퀴놀린 유도체, 쿠마린 유도체, 피란 유도체, 페녹사존 유도체, 페릴렌 유도체, 아크리딘 유도체, 페나진 유도체, 페난트롤린 유도체, 테트라졸 유도체, 피라졸 도체, 이미다졸 유도체, 티아졸 유도체, 옥사졸 유도체, 이미다졸 유도체, 벤즈이미다졸 유도체, 벤조트리아졸 유도체, 벤즈옥사졸 유도체, 벤즈옥사졸 유도체, 카르바졸 유도체, 벤조푸란 유도체, 디벤조푸란 유도체, 서브포르피라진 유도체, 폴리페닐렌비닐렌 유도체, 폴리벤조티아디아졸 유도체, 폴리플루오렌 유도체 등을 분자 골격의 일부에 갖는 유기 분자, 유기 금속 착체나 서브프탈로시아닌 유도체를 들 수 있다. 또한, 풀러렌 유도체에 포함되는 기(基) 등으로서, 분기 또는 환상의 알킬기 또는 페닐기; 직쇄 또는 축환한 방향족 화합물을 갖는 기; 할로겐 화물을 갖는 기; 파셜플루오로알킬기; 퍼플루오로알킬기; 실릴알킬기; 실릴알콕시기; 아릴실릴기; 아릴술파닐기; 알킬술파닐기; 아릴술포닐기; 알킬술포닐기; 아릴술피드기; 알킬술피드기; 아미노기; 알킬아미노기; 아릴아미노기; 히드록시기; 알콕시기; 아실아미노기; 아실옥시기; 카르보닐기; 카르복시기; 카르복소아미드기; 카르보알콕시기; 아실기; 술포닐기; 시아노기; 니트로기; 칼코겐화물을 갖는 기; 포스핀기; 포스폰기; 이들의 유도체를 들 수 있다. 또한, 유기 재료로 형성된 광전변환막의 막두께는, 한정되는 것은 아니지만, 예를 들면, 1×10-8m∼5×10-7m, 바람직하게는 2.5×10-8m∼3×10-7m, 보다 바람직하게는 2.5×10-8m로부터 2×10-7m로 할 수 있다. 또한, 상기 설명에서는, 유기 반도체 재료를 P형, N형으로 분류하였는데, 여기서는, P형이란 정공을 수송하기 쉽다는 의미이고, N형이란 전자를 수송하기 쉽다는 의미이다. 즉, 유기 반도체 재료에서는, 무기 반도체 재료와 같이, 열여기의 다수 캐리어로서 정공 또는 전자를 갖고 있다는 해석으로 한정되는 것이 아니다.
또한, 광전변환막(112, 212)을 무기 재료로 형성하는 경우에는, 무기 반도체 재료로서는, 결정 실리콘, 어모퍼스 실리콘, 미결정 실리콘, 결정 셀렌, 어모퍼스 셀렌, 및, 칼코파이라이트계 화합물인 CIGS(CuInGaSe), CIS(CuInSe2), CuInS2, CuAlS2, CuAlSe2, CuGaS2, CuGaSe2, AgAlS2, AgAlSe2, AgInS2, AgInSe2, 또는, Ⅲ-V족 화합물인 GaAs, InP, AlGaAs, InGaP, AlGaInP, InGaAsP, 나아가서는, CdSe, CdS, In2Se3, In2S3, Bi2Se3, Bi2S3, ZnSe, ZnS, PbSe, PbS 등의 화합물 반도체를 들 수 있다. 더하여, 본 실시 형태에서는, 상술한 이들의 재료로 이루어지는 양자 도트를, 광전변환막(112, 212)로서 사용하는 것도 가능하다.
또한, 광전변환막(112, 212)은, 페닐렌비닐렌, 플루오렌, 카르바졸, 인돌, 피렌, 피롤, 피코린, 티오펜, 아세틸렌, 디아세틸렌 등의 중합체나 그 유도체에 의해 형성되어도 좋다.
또한, 광전변환막(112, 212)은, 청색광, 녹색광을 검출하기 위해, 예를 들면, 금속 착체 색소, 로다민계 색소, 시아닌계 색소, 메로시아닌계 색소, 페닐크산텐계 색소, 트리페닐메탄계 색소, 로다시아닌계 색소, 크산텐계 색소, 대환상아자아누렌계 색소, 아줄렌계 색소, 나프토퀴논, 안트라퀴논계 색소, 안트라센, 피렌 등의 축합 다환 방향족 및 방향환 내지 복소환 화합물이 축합한 쇄상 화합물, 또는, 스쿠아릴륨기 및 크로코닉메틴기를 결합쇄로서 갖는 퀴놀린, 벤조티아졸, 벤조옥사졸 등의 2개의 함질소 복소환, 또는, 스쿠아릴륨기 및 크로코닉메틴기에 의해 결합한 시아닌계 유사한 색소 등을 바람직하게 이용할 수 있다. 또한, 상기 금속 착체 색소로는, 디티올 금속 착체계 색소, 금속 프탈로시아닌 색소, 금속 포르피린 색소, 또는 루테늄 착체 색소가 바람직하고, 루테늄 착체 색소가 특히 바람직하지만, 상기로 한정하는 것이 아니다.
또한, 광전변환막(112, 212)을, 적색광을 검출한 광전변환막으로서 기능시키는 경우에는, 당해 광전변환막은, 프탈로시아닌계 색소, 서브프탈로시아닌계 색소(서브프탈로시아닌 유도체) 등을 포함할 수 있다.
또한, 도 3 및 도 4에 도시하는 바와 같이, PD(1)의 상방에는, 예를 들면, 봉지막(204)과 마찬가지로, SiN 등으로 이루어지는 봉지막(104)이 마련되어 있다. 봉지막(104)의 재료로서는, 예를 들면, 광을 투과할 수 있는, Al2O3 등을 들 수 있다. 또한, 봉지막(104)의 재료로서는, Al2O3 외에도, SiO2, Si3N4, SiON, SiC, SiCO 등을 이용할 수 있고, 특히 한정되는 것이 아니다. 또한, 도 3 및 도 4에 도시하는 바와 같이, 봉지막(104)의 위에는, 실리콘질화막, 실리콘산질화막, 탄화실리콘(SiC) 등의 무기막으로 이루어지는 고굴절률층(도시 생략)이 마련되어 있다. 또한, 당해 고굴절률층의 위에는, 온 칩 렌즈(102)(102a, 102b)가 화소(100)마다 마련되어 있다. 온 칩 렌즈(102)는, 예를 들면, 실리콘질화막, 또는, 스티렌계 수지, 아크릴계 수지, 스티렌-아크릴 공중합계 수지, 또는 실록산계 수지 등의 수지계 재료에 의해 형성할 수 있다.
이상과 같이, 본 개시의 실시 형태에 관한 고체 촬상 장치(1)가 갖는 화소(100)는, 3색의 광에 각각을 검출하는 PD(1), PD(2), PD(3)가 적층된 적층 구조를 갖는다. 즉, 상술한 화소(100)에서는, 예를 들면, 청색광에 관해서는 반도체 기판(300)의 상방에 형성된 광전변환막(112)(PD(1))으로 광전변환하고, 녹색광에 관해서는, PD(1)의 하방에 마련된 광전변환막(212)(PD(2))으로 광전변환하고, 적색광에 관해서는 반도체 기판(300) 내에 마련된 PD(3)로 광전변환하는, 종방향 분광형의 고체 촬상 소자라고 말할 수 있다.
또한, 본 개시의 실시 형태에서는, 상술한 화소(100)는, 상술한 바와 같은 종방향 분광형의 적층 구조로 한정되는 것이 아니다. 예를 들면, 녹색광에 관해서는 반도체 기판(300)의 상방에 형성된 광전변환막(112)(PD(1))으로 광전변환하여, 청색광에 관해서는, PD(1)의 하방에 마련된 광전변환막(212)(PD(2))으로 광전변환하여도 좋다. 또한, 화소(100)는, 적외선을 검출하는 광전변환막을 또한 갖고 있어도 좋다. 또한, 본 개시의 실시 형태에서는, 상술한 화소(100)는, 반도체 기판(300)의 상방에 마련된 광전변환막(112)을 갖는 PD(1)와, 반도체 기판(300) 내에 마련된 PD(2) 및 PD(3)가 적층된 구조라도 좋다. 즉, 본 실시 형태에 관한 화소(100)는, 반도체 기판(300) 내에 2개의 PD(2), PD(3)가 적층된 구조를 갖고 있어도 좋다.
<2.3 화소의 등가 회로>
이상, 본 실시 형태에 관한 화소(100)의 적층의 개략 구조에 관해 설명하였다. 다음에, 화소(100)의 적층 구조에 포함되는 다층 배선층(120)의 상세 구성을 설명하기 전에, 당해 다층 배선층(120)에 포함되는 회로 구성의 이해를 촉구하기 위해, 화소(100)에 포함되는 PD(1), PD(2) 및 PD(3)의 등가 회로에 관해, 도 5 및 도 6을 참조하여 설명한다. 도 5는, 본 실시 형태에 관한 PD(1) 및 PD(2)의 등가 회로도이고, 도 6은, 본 실시 형태에 관한 PD(3)의 등가 회로도이다.
PD(1) 및 PD(2)는, 도 5의 좌상에 도시하는 바와 같은 적층 구조를 가지며, 상세하게는, 상부 전극(110)(210)과, 하부 전극(116)(216)과, 이들에 끼여진 광전변환막(112)(212)을 갖는다. 또한, PD(1) 및 PD(2)는, 절연막(118)(218)을 통하여 광전변환막(112)(212)과 접하는 축적용 전극(114a, 114b)(214a, 214b)을 갖는다. 또한, 도 5에 도시하는 바와 같이, 축적용 전극(114a, 114b)(214a, 214b)은, 수광면의 상방에서 화소(100)를 본 경우, 하부 전극(116)을 끼우고 선대칭이 되도록 배치되어 있다. 또한, 축적용 전극(114)(214)의 평면 구성의 상세에 관해서는, 후술한다. 또한, 이하의 설명에서는, 화소(100)에 포함되는 PD(1)의 등가 회로에 관해 설명하는데, PD(2)의 등가 회로에 대해서도, PD(1)와 마찬가지이다.
도 5에 도시되는 바와 같이, 하부 전극(116)은, 후술하는 다층 배선층(120) 및 산화물 반도체층(142)(도 7 참조) 내에 마련된 화소 트랜지스터(증폭 트랜지스터(TRamp), 선택 트랜지스터(TRsel) 및 리셋 트랜지스터(TRrst)에 배선을 통하여 전기적으로 접속된다. 상세하게는, 하부 전극(116)은, 축적한 전하를 리셋하기 위한 리셋 트랜지스터(TRrst)의 드레인/소스의 일방에 배선 등을 통하여 전기적으로 접속된다. 리셋 트랜지스터(TRres)의 게이트는, 리셋 신호선(도시 생략)에 전기적으로 접속되고, 또한 상술한 수직 구동 회로부(32)에 전기적으로 접속된다. 또한, 리셋 트랜지스터(TRres)의 드레인/소스의 타방(하부 전극(116)에 접속되지 않은 측)은, 전원 회로(VDD)에 전기적으로 접속된다.
또한, 하부 전극(116)은, 전하를 증폭(변환)하여 화소 신호로서 출력하는 증폭 트랜지스터(TRamp)의 게이트에 배선을 통하여 전기적으로 접속된다. 또한, 증폭 트랜지스터(TRamp)의 소스/드레인의 일방은, 선택 신호에 따라, 상기 화소 신호를 신호선(VSL)에 출력하는 선택 트랜지스터(TRsel)의 소스/드레인의 일방에 배선을 통하여 전기적으로 접속된다. 또한, 증폭 트랜지스터(TRamp)의 소스/드레인의 타방(선택 트랜지스터(TRsel)에 접속되지 않은 측)은, 전원 회로(VDD)에 전기적으로 접속된다.
또한, 선택 트랜지스터(TRsel)의 소스/드레인의 타방(증폭 트랜지스터(TRamp)와 접속되지 않은 측)은, 상기 신호선(VSL)에 전기적으로 접속되고, 또한 상술한 칼럼 신호 처리 회로부(34)에 전기적으로 접속된다. 또한, 선택 트랜지스터(TRsel)의 게이트는, 선택선(도시 생략)에 전기적으로 접속되고, 또한 상술한 수직 구동 회로부(32)에 전기적으로 접속된다.
또한, 축적용 전극(114a, 114b)은, 배선을 통하여 상술한 수직 구동 회로부(32)에 전기적으로 접속되다. 또한, 상술한 각 화소 트랜지스터(증폭 트랜지스터(TRamp), 리셋 트랜지스터(TRrst), 선택 트랜지스터(TRsel))의 적층의 상세 구성에 관해서는, 후술한다.
또한, 도 5에는 도시되지 않지만, 후술하는 PD(3)와 마찬가지로, PD(1) 및 PD(2)도, 전송 트랜지스터에 전기적으로 접속되어 있어도 좋다.
다음에, 참고로서, PD(3)의 등가 회로에 대해서도, 도 6을 참조하여 설명한다. 반도체 기판(300) 내에 마련된 PD(3)는, 도 6에 도시하는 바와 같이, 반도체 기판(300) 내에 마련된 화소 트랜지스터(증폭 트랜지스터(TRamp), 전송 트랜지스터(TRtrs), 리셋 트랜지스터(TRrst), 선택 트랜지스터(TRsel))에 배선을 통하여 접속되어 있다. 상세하게는, PD(3)의 일방은, 전하를 전송하는 전송 트랜지스터(TRtrs)의 소스/드레인의 일방과 배선을 통하여 전기적으로 접속된다. 또한, 전송 트랜지스터(TRtrs)의 소스/드레인의 타방(PD(3)와 접속되지 않은 측)은, 리셋 트랜지스터(TRrst)의 소스/드레인의 일방과 배선을 통하여 전기적으로 접속된다. 또한, 전송 트랜지스터(TRtrs)의 게이트는, 전송 게이트선(도시 생략)에 전기적으로 접속되고, 또한 상술한 수직 구동 회로부(32)에 접속된다. 그리고, 리셋 트랜지스터(TRrst)의 소스/드레인의 타방(전송 트랜지스터(TRtrs)와 접속되지 않은 측)은, 전원 회로(VDD)에 전기적으로 접속된다. 또한, 리셋 트랜지스터(TRrst)의 게이트는, 리셋선(도시 생략)에 전기적으로 접속되고, 또한 상술한 수직 구동 회로부(32)에 접속된다.
또한, 전송 트랜지스터(TRtrs)의 소스/드레인의 타방(PD(3)와 접속되지 않은 측)은, 전하를 증폭(변환)하여 화소 신호로서 출력하는 증폭 트랜지스터(TRamp)의 게이트에도 배선을 통하여 전기적으로 접속된다. 또한, 증폭 트랜지스터(TRamp)의 소스/드레인의 일방은, 선택 신호에 따라 상기 화소 신호를 신호선(VSL)에 출력하는 선택 트랜지스터(TRsel)의 소스/드레인의 일방에, 배선을 통하여 전기적으로 접속된다. 그리고, 증폭 트랜지스터(TRamp)의 소스/드레인의 타방(선택 트랜지스터(TRsel)와 접속되지 않은 측)은, 전원 회로(VDD)에 전기적으로 접속된다. 또한, 선택 트랜지스터(TRsel)의 소스/드레인의 타방(증폭 트랜지스터(TRamp)와 접속되지 않은 측)은, 상기 신호선(VSL)에 전기적으로 접속되고, 또한 상술한 칼럼 신호 처리 회로부(34)에 전기적으로 접속된다. 그리고, 선택 트랜지스터(TRsel)의 게이트는, 선택선(도시 생략)에 전기적으로 접속되고, 또한 상술한 수직 구동 회로부(32)에 전기적으로 접속된다.
<2.4 다층 배선층의 상세 구성>
이상, 본 실시 형태에 관한 PD(1), PD(2) 및 PD(3)의 등가 회로에 관해 설명하였다. 다음에, 도 7부터 도 11을 참조하여, 다층 배선층(120)의 적층의 상세 구성을 설명한다. 도 7은, 본 실시 형태에 관한 화소(100)(상세하게는, 화소(100a, 100b))의 단면도의 일부이고, 상세하게는, PD(2)로부터 다층 배선층(120)을 끼우고 PD(1)까지가 주로 도시되어 있다. 또한, 도 8은, 도 7의 a-a'선에 따라 화소(100)를 절단한 때의 단면도이다. 도 9는, 도 7의 b-b'선에 따라 화소(100)를 절단한 때의 단면도이다. 도 10은, 도 7의 c-c'선에 따라 화소(100)를 절단한 때의 단면도이다. 또한, 도 11은, 도 7의 d-d'선에 따라 화소(100)를 절단한 때의 단면도이다.
상세하게는, 본 실시 형태에서는, 화소(100)는, 도 7에 도시하는 바와 같이, PD(2)로서 마련된, 하부 전극(216)과, 축적용 전극(214)과, 실드 전극(208)과, 광전변환막(212)과, 상부 전극(210)을 갖는다. 또한, 상부 전극(210)의 상방에 마련된 봉지막(204)의 위에, 광을 투과할 수 있는 산화물 반도체층(142)이 마련되어 있다. 본 실시 형태에서는, 당해 산화물 반도체층(142)을 형성하는 재료로서는, 예를 들면, 어모퍼스 실리콘이나, 산화주석계 재료로서, SnO2(도펀트 첨가), 아연-주석산화물 등의 도펀트가 첨가된 산화주석, 산화아연계 재료로서, 알루미늄-아연산화물(예를 들면 AZO), 갈륨-아연산화물(예를 들면 GZO), 인듐-아연산화물(예를 들면 IZO), IGZO, ITZO 등을 들 수 있다. 또한, 산화물 반도체층(142)의 재료로서는, InSbO4, ZnMgO, CuInO2, MgIn2O4, CdO, GeO, TiO2 등을 들 수 있다. 당해 산화물 반도체층(142)은, PD(1)에 접속되는 화소 트랜지스터(예를 들면, 증폭 트랜지스터(TRamp), 전송 트랜지스터(TRtrs), 리셋 트랜지스터(TRrst), 선택 트랜지스터(TRsel))에 공통되는 채널 형성 영역이나 소스/드레인 영역으로서 기능할 수 있다. 즉, PD(1)에 접속되는 화소 트랜지스터의 채널 형성 영역 등을, 광을 투과할 수 있는 산화물 반도체층(142)에 의해 구성함에 의해, 당해 화소 트랜지스터의 하방에 마련된 PD(2), PD(3)에도 광이 도달시킬 수 있다. 환언하면, PD(1)에 접속되는 화소 트랜지스터의 채널 형성 영역 등을, 광을 투과할 수 있는 산화물 반도체층(142)에 의해 구성함에 의해, PD(1)의 화소 트랜지스터를 PD(1)와 적층하여, 또한 PD(2), PD(3)의 상방에 적층하는 것이 가능해진다.
또한, 산화물 반도체층(142)의 위에는, 절연막(132)이 마련되어 있다. 당해 절연막(132)은, 광을 투과시킬 수 있는, HfO2막, SiO2막 등에 의해 형성할 수 있다.
또한, 절연막(132)의 상방에는, 배선이나 전극을 포함하는 다층 배선층(120)이 마련되어 있다. 또한, 다층 배선층(120)의 상방에는, PD(1)를 구성하는, 하부 전극(116), 축적용 전극(114), 절연막(118), 산화물 반도체층(140), 광전변환막(112) 및 상부 전극(110)이 마련되어 있다. 즉, 다층 배선층(120)은, 화소(100)의 적층 구조에서는, PD(1)와 반도체 기판(300)의 사이에 마련되어 있다. 이하에, 다층 배선층(120)의 적층의 상세 구조에 관해, 도 7부터 도 11을 참조하여 설명한다. 또한, 이하의 설명에서는, 알기 쉽게 하기 위해, PD(1)를 기점으로 하여 설명하는, 환언하면, 다층 배선층(120)의 상측부터 하측을 향하여, 적층 구조를 설명한다.
우선, 도 7에 도시하는 바와 같이, 절연막(118)의 직하에는, PD(1)의 축적용 전극(114a, 114b)과 하부 전극(116)이 마련된다. 사각형상의 축적용 전극(114a, 114b)과, 띠형상의 하부 전극(116)은, 도 8에 도시하는 바와 같이, 하부 전극(116)을 끼우고, 도면 중의 좌우에서 선대칭이 되도록, 축적용 전극(114a)과 축적용 전극(114b)이 마련되어 있다. 본 실시 형태에 의하면, 이와 같이 대칭이 되도록 축적용 전극(114a, 114b)을 마련함에 의해, 광전변환막(112)은, 입사한 광에 대해 광학적으로 대칭성을 갖고서 광을 검출하는 것이 가능해진다. 또한, 앞서 설명한 바와 같이 축적용 전극(114a, 114b)은, 하부 전극(116)에 비하여 넓은 면적을 갖고 있는 것이 바람직하다. 또한, 하부 전극(116) 및 축적용 전극(114a, 114b)의 형상은, 도 8에 도시되는 형상으로 한정되는 것이 아니고, 축적용 전극(114a, 114b)이 하부 전극(116)을 끼우고 대칭성을 갖고 있으면, 특히 한정되는 것이 아니다.
또한, 도 8에 도시하는 바와 같이, 하부 전극(116)과 축적용 전극(114a, 114b)은, 각각, 배선과 전기적으로 접속하기 위한 콘택트(128)를 갖는다. 따라서 당해 콘택트(128)에 의해, 축적용 전극(114a, 114b) 및 하부 전극(116)은, 축적용 전극(114a, 114b) 및 하부 전극(116)의 하방에 마련된 구동 배선(122a, 122b, 122f)(도 9 참조)과 전기적으로 접속될 수 있다.
또한, 도 8에 도시하는 바와 같이, 하나의 하부 전극(116)과, 하부 전극(116)을 도면 중의 좌우 방향에서 끼워 넣는 축적용 전극(114a, 114b)을 둘러싸도록, 환언하면 2개의 화소(100)(100a, 100b)를 둘러싸도록, 띠형상의 실드 전극(108)이 마련되어 있다. 본 실시 형태에서는, 실드 전극(108)은, 예를 들면, 하부 전극(116), 축적용 전극(114a, 114b)과 마찬가지로, 투명 도전막 등에 의해 형성할 수 있다. 본 실시 형태에 의하면, 이와 같은 실드 전극(108)을 마련함에 의해, 동일한 실드 전극(108)로 둘러싸이지 않은 다른 화소(100)와의 사이에서의 화소 트랜지스터로부터의 리크를 억제할 수 있다.
다시, 도 7로 되돌아오면, 축적용 전극(114a, 114b) 및 하부 전극(116)의 하방에는, 절연막(130)을 통하여 구동 배선(122a, 122b, 122f, 122s, 122r)이 마련되어 있다. 또한, 이하의 설명에서는, 구동 배선(122a, 122b, 122f, 122s, 122r)이 마련된 층을, 구동 배선층으로 부른다.
상세하게는, 도 9에 도시하는 바와 같이, 상기 구동 배선층에서는, 상술한 하부 전극(116)과 콘택트(128)를 통하여 전기적으로 접속되는, 사각형상의 구동 배선(122f)이 중앙에 배치되어 있다. 그리고, 당해 구동 배선(122f)은, 구동 배선(122f)의 하방에 마련된 구동 배선(124f)(도 10 참조)과 콘택트(128)를 통하여 전기적으로 접속되고, 또한 구동 배선(122f)의 하방에 마련된 증폭 트랜지스터(TRamp)의 게이트 전극인 게이트 전극(126am)(도 11 참조)에 전기적으로 접속된다.
또한, 도 9에 도시하는 바와 같이, 상기 구동 배선(122f)을 도면 중의 상하 방향에서 끼워 넣도록, 도면 중 좌우 방향에, 띠형상으로 연신하는 구동 배선(122a, 122b, 122s, 122r)이 마련되어 있다. 보다 구체적으로는, 구동 배선(122a)은, PD(1)의 축적용 전극(114a)과 콘택트(128)를 통하여 전기적으로 접속되고, 구동 배선(122b)은, PD(1)의 축적용 전극(114b)과 콘택트(128)를 통하여 전기적으로 접속된다. 그리고, 구동 배선(122a, 122b)은, 도시하지 않지만, 화소(100)의 외주에 까지 인회(引き回)되어, PD(1)의 축적용 전극(114a, 114b)에 인가하는 전압을 제어하는 수직 구동 회로부(32)에 전기적으로 접속되게 된다.
또한, 구동 배선(122s)은, 당해 구동 배선(122s)의 하방에 마련된 구동 배선(124s)(도 10 참조)과 콘택트(128)를 통하여 전기적으로 접속되고, 또한 구동 배선(122s)의 하방에 마련된 선택 트랜지스터(TRsel)의 게이트 전극인 게이트 전극(126s)(도 11 참조)에 전기적으로 접속된다. 그리고, 당해 구동 배선(122s)은, 도시하지 않지만, 화소(100)의 외주에 까지 인회되어, 선택 트랜지스터(TRsel)의 게이트에 전압을 인가하는 선택선(도시 생략)과 전기적으로 접속되고, 또한 수직 구동 회로부(32)에 전기적으로 접속되게 된다.
또한, 구동 배선(122r)은, 당해 구동 배선(122r)의 하방에 마련된 구동 배선(124r)(도 10 참조)과 콘택트(128)를 통하여 전기적으로 접속되고, 또한 구동 배선(122r)의 하방에 마련된 리셋 트랜지스터(TRrst)의 게이트 전극인 게이트 전극(126r)(도 11 참조)에 전기적으로 접속된다. 그리고, 당해 구동 배선(122r)은, 도시하지 않지만, 화소(100)의 외주에 까지 인회되어, 리셋 트랜지스터(TRrst)의 게이트에 전압을 인가하는 리셋선(도시 생략)과 전기적으로 접속되고, 또한 수직 구동 회로부(32)에 전기적으로 접속되게 된다.
본 실시 형태에서는, 상술한 구동 배선(122a, 122b, 122f, 122s, 122r)은, 저저항 배선 재료를 이용하여 형성된 것이 바람직하고, 예를 들면, Cu, Al, W, Ti, TiN, Ta, TaN 등의 재료를 이용하여 형성하는 것이 바람직하다. 본 실시 형태에서는, 이와 같은 저저항 배선 재료를 구동 배선(122a, 122b, 122f, 122s, 122r)에 이용함으로써, 화소 트랜지스터(선택 트랜지스터(TRsel), 리셋 트랜지스터(TRrst) 등) 및 축적용 전극(114a, 114b)의 구동 속도나 광전변환막(112)에서 발생한 전하의 전송 속도를 향상시킬 수 있다.
또한, 본 실시 형태에서는, 축적용 전극(114a, 114b)을 구동하는 구동 배선(122a, 122b)과, 리셋 트랜지스터(TRrst) 등을 구동하는 구동 배선(122r, 122s)을 동일한 층에 마련함에 의해, 화소(100)의 적층 구조에서의 층수를 줄일 수 있다. 그 결과, 본 실시 형태에 의하면, 화소(100)를 포함하는 고체 촬상 장치(1)의 제조 비용의 증가를 억제할 수 있다. 더하여, 본 실시 형태에서는, 동일 화소(100) 내의 적층 방향에서, PD(1, 2, 3)의 서로의 사이의 거리를 단축하는 것이 가능해진다. 그 결과, 본 실시 형태에서는, 각 색의 F치 의존을 억제할 수 있고, 각 색 사이의 감도의 차이를 작게 할 수 있다. 또한, 본 실시 형태에서는, 구동 배선(122a, 122b, 122f, 122s, 122r)의 형상은, 도 9에 도시되는 형태로 한정되는 것이 아니다.
다시, 도 7로 되돌아오면, 구동 배선(122a, 122b, 122f, 122s, 122r)의 하방에는, 절연막(130)을 통하여, 구동 배선(124f, 124r, 124s), 전원 배선(124vd), 및 신호 배선(124vs)이 마련되어 있다. 또한, 이하의 설명에서는, 구동 배선(124f, 124r, 124s), 전원 배선(124vd), 및 신호 배선(124vs)이 마련된 층을, 전원/신호 배선층으로 부른다.
상세하게는, 도 10에 도시하는 바와 같이, 상기 전원/신호 배선층에서는, 도면 중 우측에 신호선(VSL)의 일부가 되는, 사각형상의 신호 배선(124vs)이 마련되고, 당해 신호 배선(124vs)은, 콘택트(128)를 통하여 당해 신호 배선(124vs)의 하방에 마련된 산화물 반도체층(142)과 전기적으로 접속된다.
또한, 도 10에 도시하는 바와 같이, 신호 배선(124vs)의 도면 중 왼쪽 옆에는, 콘택트(128)를 통하여 상술한 구동 배선(122s)과 전기적으로 접속되는, 사각형상의 구동 배선(124s)이 마련되어 있다. 또한, 구동 배선(124s)은, 당해 구동 배선(124s)의 하방에 마련된 선택 트랜지스터(TRsel)의 게이트 전극인 게이트 전극(126s)(도 11 참조)과 콘택트(128)를 통하여 전기적으로 접속된다.
또한, 도 10에 도시하는 바와 같이, 구동 배선(124s)의 도면 중 왼쪽 옆에는, 횡방향의 「U」자의 형상으로 인회된, 띠형상의 전원 배선(124vd)이 마련되어 있다. 전원 배선(124vd)은, 도시되어 있지 않지만, 화소(100)의 외주에 까지 인회되어, 화소 트랜지스터(증폭 트랜지스터(TRamp), 리셋 트랜지스터(TRrst)에 전원 전압을 인가하는 전원 회로(VDD)에 전기적으로 접속되게 된다. 또한, 전원 배선(124vd)은, 상술한「U」자의 2개의 선단에 위치하는 사각형상의 배선에 마련된 콘택트(128)를 통하여, 당해 전원 배선(124vd)의 하방에 마련된 산화물 반도체층(142)과 전기적으로 접속된다.
또한, 도 10에 도시하는 바와 같이, 전원 배선(124vd)의 도면 중 왼쪽 옆에는, 횡방향의 「T」자의 형상으로 인회된 구동 배선(124f)이 마련되어 있다. 구동 배선(124f)은, 도 10에 도시하는 바와 같이, 「T」자의 종방향으로 늘어나는 부분(도면 중에서는, 좌우 방향으로 늘어나는 부분)의 오른쪽 끝에 마련된 콘택트(128)를 통하여, 구동 배선(124f)의 상방에 마련된 구동 배선(122f)과 전기적으로 접속된다. 또한, 구동 배선(124f)은, 상기 콘택트(128)를 통하여, 구동 배선(124f)의 하방이 마련된, 증폭 트랜지스터(TRamp)의 게이트 전극인 게이트 전극(126am)(도 11 참조)과 전기적으로 접속된다.
또한, 구동 배선(124f)은, 도 10에 도시하는 바와 같이, 「T」자의 횡방향으로 늘어나는 부분(도면 중에서는, 상하 방향으로 늘어나는 부분)의 2개의 단부에 마련된 콘택트(128)를 통하여, 구동 배선(124f)의 하방에 마련된 산화물 반도체층(142)과 전기적으로 접속된다.
또한, 도 10에 도시하는 바와 같이, 전원 배선(124vd)의 도면 중 왼쪽 옆에는, 사각형상의 구동 배선(124r)이 마련되어 있고, 당해 구동 배선(124r)은, 당해 구동 배선(124r)의 상방에 마련된 구동 배선(122r)과 콘택트(128)를 통하여 전기적으로 접속되어 있다. 또한, 구동 배선(124r)은, 당해 구동 배선(124r)의 하방에 마련된, 리셋 트랜지스터(TRrst)의 게이트 전극인 게이트 전극(126r)(도 11 참조)과 전기적으로 접속된다.
본 실시 형태에서는, 구동 배선(124f, 124r, 124s), 전원 배선(124vd), 및 신호 배선(124vs)은, ITO 등의 투명 도전막으로 마련되는 것이 바람직하다. 본 실시 형태에서는, 구동 배선(124f, 124r, 124s), 전원 배선(124vd), 및 신호 배선(124vs)을 투명 도전막에 의해 형성함에 의해, 화소(100)에 입사하는 광을 PD(2) 및 PD(3)에서도 검출할 수 있다. 또한, 본 실시 형태에서는, 신호 배선(124vs) 및 전원 배선(124vd)은, 구동 배선(124f, 124r, 124s)에 비하여 배선폭이 넓어지도록 마련되는 것이 바람직하다. 본 실시 형태에 의하면, 신호 배선(124vs) 및 전원 배선(124vd)의 배선폭을 넓게 함에 의해, 예를 들면, 신호선(VSL)의 일부인 신호 배선(124vs)을 전달되는 신호가 안정될 때까지의 시간(세트 링 기간)을 단축할 수 있다.
또한, 본 실시 형태에서는, 구동 배선(124f), 전원 배선(124vd), 및 신호 배선(124vs)을 산화물 반도체층(142)과 각각 전기적으로 접속하기 위한 콘택트(128)는, 도 10에 도시하는 바와 같이, 복수개 마련되는 것이 바람직하다. 본 실시 형태에 의하면, 복수의 콘택트(128)를 마련함에 의해, 콘택트 저항을 저감할 수 있다. 또한, 본 실시 형태에서는, 구동 배선(124f, 124r, 124s), 전원 배선(124vd), 및 신호 배선(124vs)의 형상은, 도 10에 도시되는 형태로 한정되는 것이 아니다.
다시, 도 7로 되돌아오면, 구동 배선(124f, 124r, 124s), 전원 배선(124vd), 및 신호 배선(124vs)의 하방에는, 절연막(130)을 통하여, 게이트 전극(126r, 126am, 126s)이 마련되어 있다. 또한, 이하의 설명에서는, 게이트 전극(126r, 126am, 126s)이 마련된 층을 게이트 전극층으로 부른다.
상세하게는, 도 11에 도시하는 바와 같이, 상기 게이트 전극층에서는, 도면 중 우측에, 상방에 마련된 구동 배선(124s)과 콘택트(128)를 통하여 접속되는, 사각형상의 게이트 전극(126s)이 마련되어 있다. 당해 게이트 전극(126s)은, 선택 트랜지스터(TRsel)의 게이트 전극으로서 기능한다.
또한, 도 11에 도시하는 바와 같이, 게이트 전극(126s)의 도면 중 왼쪽 옆에는, 상방에 마련된 구동 배선(124f)과 콘택트(128)를 통하여 전기적으로 접속되는, 사각형상의 게이트 전극(126am)이 마련되어 있다. 당해 게이트 전극(126am)은, 증폭 트랜지스터(TRamp)의 게이트 전극으로서 기능한다.
또한, 도 11에 도시하는 바와 같이, 게이트 전극(126am)의 도면 중 왼쪽 옆에는, 상방에 마련된 구동 배선(124r)과 콘택트(128)를 통하여 전기적으로 접속되는, 사각형상의 게이트 전극(126r)이 마련되어 있다. 당해 게이트 전극(126r)은, 리셋 트랜지스터(TRrst)의 게이트 전극으로서 기능한다.
또한, 도 11에 도시하는 바와 같이, 복수의 화소 트랜지스터의 게이트 전극(126r, 126am, 126s)을 둘러싸도록, 띠형상의 실드 전극(134)이 마련되어 있다. 본 실시 형태에서는, 실드 전극(134)은, 예를 들면, 게이트 전극(126r, 126am, 126s)과 마찬가지로, 투명 도전막 등에 의해 형성할 수 있다. 환언하면, 당해 실드 전극(134)은, 상술한 실드 전극(108)과 마찬가지로, 2개의 화소(100)(100a, 100b)를 둘러싸도록 마련되어 있다. 본 실시 형태에 의하면, 이와 같은 실드 전극(134)을 마련함에 의해, 동일한 실드 전극(134)으로 둘러싸이지 않은 다른 화소(100)와의 사이에서의 화소 트랜지스터로부터의 리크를 억제할 수 있다.
또한, 본 실시 형태에서는, 게이트 전극(126r, 126am, 126s), 및 실드 전극(134)은, ITO 등의 투명 도전막으로 마련되는 것이 바람직하다. 본 실시 형태에서는, 게이트 전극(126r, 126am, 126s), 및 실드 전극(134)을 투명 도전막에 의해 형성함에 의해, 화소(100)에 입사하는 광을 PD(2) 및 PD(3)로도 검출할 수 있다. 또한, 본 실시 형태에서는, 게이트 전극(126r, 126am, 126s) 및 실드 전극(134)의 형상은, 도 11에 도시되는 형태로 한정되는 것이 아니다.
또한, 다층 배선층(120)의 하방에는, 앞서 설명한 바와 같이 절연막(132)을 통하여 산화물 반도체층(142)이 마련되어 있다. 당해 산화물 반도체층(142)은, PD(1)에 접속되는 화소 트랜지스터(예를 들면, 증폭 트랜지스터(TRamp), 전송 트랜지스터(TRtrs), 리셋 트랜지스터(TRrst), 선택 트랜지스터(TRsel))에 공통되는 채널 형성 영역(각 게이트 전극(126)을 마주 본 부분)이나 소스/드레인 영역(각 배선(124)과 접속되는 부분 등)로서 기능할 수 있다. 또한, 도 7에는 도시되지 않지만, 후술하는 PD(3)와 마찬가지로, 화소(100)에도, PD(1)의 전송 트랜지스터(Trtrs)가 마련되어 있어도 좋고, 이 경우, 당해 전송 트랜지스터(Trtrs)의 채널 형성 영역이나 소스/드레인 영역은, 상기 산화물 반도체층(142)에 마련되어 있어도 좋다.
또한, 상기 콘택트(128)는, 불순물이 도핑된 폴리실리콘이나, W, Ti, Pt(백금), Pd(납), Cu, TiW, TiN, TiNW, WSi2, MoSi2 등의 고융점 금속이나 금속 실리사이드, 이들의 재료로 이루어지는 층의 적층 구조(예를 들면, Ti/TiN/W) 등의 재료로 형성되는 것이 바람직하다.
또한, 다층 배선층(120)에 포함되는, 상술한 구동 배선층, 전원/신호 배선층, 및 게이트 전극층은, 예를 들면, 50∼100㎚ 정도의 막두께를 갖는 것이 바람직하다.
또한, 상술한 구동 배선층, 전원/신호 배선층, 및 게이트 전극층의 사이 등에 마련된 절연막(130)은, 예를 들면, 광을 투과시킬 수 있는, HfO2막, SiO2막 등에 의해 형성할 수 있다. 또한, 절연막(130)의 재료로서는, 상술한 외에도, Al2O3, Si3N4, SiON, SiC, SiCO 등을 이용할 수 있고, 특히 한정되는 것이 아니다.
또한, 산화물 반도체층(142)의 하방에는, 봉지막(204)과, PD(2)의 상부 전극(210)과, 광전변환막(212)과, 하부 전극(216) 및 축적용 전극(214a, 214b)이 마련되어 있다. 또한, PD(2)의 축적용 전극(214a, 214b)도, PD(1)과 마찬가지로, 수광면의 상방에서 본 경우, 하부 전극(216)을 끼우고 선대칭이 되도록 마련되어 있는 것이 바람직하다. 본 실시 형태에 의하면, 이와 같이 대칭이 되도록 축적용 전극(214a, 214b)을 마련함에 의해, 광전변환막(212)은, 입사하는 광에 대해 광학적으로 대칭성을 갖고서 광을 검출하는 것이 가능해진다. 즉, PD(1) 및 PD(2)는, 평면상으로 선대칭의 관계에 있는 2개의 화소(화소 구획)(100)(상세하게는, 화소(100a, 100b))를 포함하는 구성으로 되어 있고, 이와 같이 함으로써, 광학적인 대칭성을 가질 수 있다.
<2.5 제조 방법>
이상, 본 실시 형태에 관한 다층 배선층(120)의 적층의 상세 구성에 관해 설명하였다. 다음에, 도 12부터 도 14를 참조하여, 도 7에 도시하는 본 개시의 제1의 실시 형태에 관한 화소(100)의 제조 방법에 관해 설명한다. 도 12부터 도 14는, 본 개시의 제1의 실시 형태에 관한 화소(100)의 제조 방법을 설명하기 위한 단면도이다.
우선, SOI(Silicon On Insulator) 기판(도시 생략)의 표면에 실리콘층(도시 생략)을, 에피택셜 성장법을 이용하여 형성하고, 당해 실리콘층에, PD(3)가 되는 반도체 영역(312a, 312b)(도 3 및 도 4 참조) 등을 형성한다. 또한, 당해 실리콘층에, PD(2) 및 PD(3)의 화소 트랜지스터 등을 형성한다. 또한, 실리콘층의 위에, 전극(310), 배선(306), 절연막(324) 등(도 3 및 도 4 참조)을 형성한 후, 절연막(324)의 위에 지지 기판(도시 생략)을 첩합한다. 그 후, 상기 SOI 기판을 제거하여, 상기 실리콘층을 노출시킨다. 뒤이어, 노출한 상기 실리콘층에, 개구부를 형성하여, 절연막과, 금속막을 매입함에 의해 관통 전극(302)(도 3 및 도 4 참조)을 형성한다.
뒤이어, 관통 전극(302)의 위에, 절연막(218)(도 3 및 도 4 참조)을 적층한다. 당해 절연막(218)은, 앞서 설명한 바와 같이 상기 실리콘층과의 계면준위를 저감시키고, 또한, 실리콘층과 당해 절연막(218) 사이의 계면으로부터 암전류가 발생하는 것을 억제하기 위해, 계면준위가 작은 것이 바람직하다. 이와 같은 절연막(218)의 재료로서는, 예를 들면, ALD법으로 성막한 HfO2막이나 Al2O3막과, 플라즈마 CVD법으로 성막한 SiO2막과의 적층 구조를 들 수 있다.
다음에, 절연막(218)을 퇴적한 후, 차광막을 겸하는 배선(250)(도 3 및 도 4 참조)을 형성한다. 배선(250)은, 차광하고 싶은 부분을 남기도록 가공을 행함으로써 형성된다. 당해 배선(250)은, 관통 전극(302)과 전기적으로 접속하고 있고, 또한 차광막으로서도 이용하기 때문에, W와 배리어 메탈인 Ti와 TiN의 적층막에 의해 형성하는 것이 바람직하다.
그리고, 상기 절연막(218)의 위에, 리소그래피, 에칭 등을 이용하여, 소망하는 형상을 갖는 하부 전극(216), 축적용 전극(214) 및 실드 전극(208)을 형성한다. 상세하게는, 축적용 전극(214) 등은, 예를 들면, 스퍼터법을 이용하여 ITO 등을 적층한 후에, 포토 리소그래피 기술을 이용하여 패터닝을 행하고, 드라이 에칭 또는 웨트 에칭을 이용하여 가공함에 의해, 소망하는 형상을 갖는 막으로서 형성할 수 있다. 또한, 하부 전극(216), 축적용 전극(214) 및 실드 전극(208)의 사이는, 플라즈마 CVD 등으로 형성한 절연막(218)에 의해 매입되고, 하부 전극(216), 축적용 전극(214) 및 실드 전극(208)의 윗면 및 그 사이의 절연막(218)의 윗면은, CMP(Chemical Mechanical Polishing)에 의해 평탄화되는 것이 바람직하다.
뒤이어, 하부 전극(216) 및 축적용 전극(214) 및 실드 전극(208)의 위에, 절연막(218)을 형성하고, 하부 전극(216)의 일부가 노출하도록 절연막(218)에 리소그래피 등을 이용하여, 개구부를 형성한다. 또한, 당해 개구부에 W, Al, Cu 등의 금속재료를 매립하고, 뒤이어, 절연막(218)의 위에 산화물 반도체층(240)을 형성한다. 또한, 산화물 반도체층(240)을 형성하기 전에, 절연막(218)의 윗면을 CMP 등에 의해 평탄화하여도 좋다.
또한, 산화물 반도체층(240)의 위에, 순차적으로, 광전변환막(212), 상부 전극(210) 및 봉지막(204)을 적층한다. 이와 같이 하여, 도 12에 도시하는 바와 같은 구조를 얻을 수 있다. 광전변환막(212)의 형성은, 스핀 코트나 진공 증착 등을 이용하여 행할 수 있다. 또한, 광전변환막(212)은, 일반적으로 수분, 산소, 수소 등의 영향에 의해 특성이 크게 변동하는 것이 알려져 있다. 그때문에, 광전변환막(212) 위의 상부 전극(210)은, 광전변환막(212)과 진공 일관으로 형성되는 것이 바람직하다. 또한, 봉지막(204)의 형성 전후에, 애싱, 유기 세정 등의 후처리를 행하여, 퇴적물, 잔사물을 제거하여도 좋다. 또한, 도 12에서는, 알기 쉽게 하기 위해, 상술한 실리콘층, PD(3), 화소 트랜지스터, 배선(306) 등의 도시를 생략하고, 이들을 일괄하여 반도체 기판(300a)으로서 나타내고 있다. 또한, 이하의 도 13 및 도 14에서도 마찬가지이다.
그리고, 봉지막(204)의 위에, 산화물 반도체층(142)을 적층하고, 산화물 반도체층(142)의 위에 절연막(132)을 적층한다. 또한, 절연막(132)의 위에, 소망하는 형상을 갖는 게이트 전극(126), 실드 전극(134)을 형성하고, 뒤이어 절연막(130)을 적층한다. 그리고, 적층한 절연막(130)을 관통하여, 게이트 전극(126)까지 계속되는, 또는, 또한 절연막(130)을 관통하여, 산화물 반도체층(142)까지 계속된 개구부를 형성한다. 형성한 개구부에는, 금속막 등을 매입하여, 콘택트(128)를 형성한다.
뒤이어, 콘택트(128)나 절연막(130)의 위에 소망하는 형상의 배선(124)을 형성하고, 상술한 바와 마찬가지로, 게이트 전극(126)과 배선(124)을 접속하는 콘택트(128)를 형성한다. 또한, 콘택트(128)나 절연막(130)의 위에 소망하는 형상의 구동 배선(122)을 형성하고, 상술한 바와 마찬가지로, 배선(124)과 구동 배선(122)을 접속하는 콘택트(128)를 형성한다. 그리고, 콘택트(128)나 절연막(130)의 위에, 소망하는 형상을 갖는, 하부 전극(116), 축적용 전극(114) 및 실드 전극(108)을 소망하는 형상으로 형성하고, 이들 전극의 위에, 절연막(118)을 적층한다. 이와 같이 하여, 도 13에 도시하는 바와 같은 구조를 얻을 수 있다.
그리고, 절연막(118)의 위에, 산화물 반도체층(140)과, 광전변환막(112)과, 상부 전극(110)을 순차적으로 적층한다. 이와 같이 하여, 도 14에 도시하는 바와 같은 구조를 얻을 수 있다. 그 후, 봉지막(104)을 형성함에 의해, 도 7에 도시하는 바와 같은 화소(100)를 얻을 수 있다.
또한, 상술한 각 층을 형성하는 방법으로서는, 예를 들면, PVD법 및 CVD법 등을 들 수 있다. PVD법으로서는, 저항 가열 또는 고주파 가열을 이용한 진공 증착법, EB(전자 빔) 증착법, 각종 스퍼터링법(마그네트론 스퍼터링법, RF-DC 결합형 바이어스 스퍼터링법, ECR(Electron Cyclotron Resonance) 스퍼터링법, 대향 타겟 스퍼터링법, 고주파 스퍼터링법 등), 이온 플레이팅법, 레이저 어브레이전법, 분자선 에피택시(Molecular Beam Epitaxy; MBE)법, 레이저 전사법 등을 들 수 있다. 또한, CVD법으로서는, 플라즈마 CVD법, 열 CVD법, 유기 금속(Metal Organic; MO) CVD법, 광 CVD법 등을 들 수 있다. 또한, 다른 방법으로서는, 전해 도금법이나 무전해 도금법, 스핀 코트법; 침지법; 캐스트법; 마이크로 콘택트 프린트법; 드롭 캐스트법; 스크린 인쇄법이나 잉크젯 인쇄법, 오프셋 인쇄법, 그라비어 인쇄법, 플렉소 인쇄법이라는 각종 인쇄법; 스탬프법; 스프레이법; 에어 독터 코터법, 블레이드 코터법, 로드 코터법, 나이프 코터법, 스퀴즈 코터법, 리버스 롤 코터법, 트랜스퍼 롤 코터법, 그라비어 코터법, 키스 코터법, 캐스트 코터법, 스프레이 코터법, 슬릿 오리피스 코터법, 캘린더 코터법이라는 각종 코팅법을 들 수 있다. 또한, 각 층의 패터닝법으로서는, 섀도 마스크, 레이저 전사, 포토 리소그래피 등의 화학적 에칭, 자외선이나 레이저 등에 의한 물리적 에칭 등을 들 수 있다. 더하여, 평탄화 기술로서는, CMP법, 레이저 평탄화법, 리플로우법 등을 들 수 있다.
이상과 같이, 본 실시 형태에 의하면, 제조 비용의 증가를 억제하면서, 광전변환막(112)에서 발생한 전하에 의한 화소 신호를 효율적으로, 출력, 전송하는 것이 가능한 화소 트랜지스터(증폭 트랜지스터(TRamp), 선택 트랜지스터(TRsel) 및 리셋 트랜지스터(TRrst)) 및 배선을 갖는 화소(100)를 제공할 수 있다.
상세하게는, 본 실시 형태에서는, PD(1)에 접속되는 화소 트랜지스터(증폭 트랜지스터(TRamp), 선택 트랜지스터(TRsel) 및 리셋 트랜지스터(TRrst))의 채널 형성 영역 등을, 광을 투과할 수 있는 산화물 반도체층(142)에 의해 구성함에 의해, PD(2), PD(3)의 상방에 적층할 수 있다. 또한, 본 실시 형태에서는, 축적용 전극(114a, 114b)를 구동하는 구동 배선(122a, 122b)과, 리셋 트랜지스터(TRrst) 등을 구동하는 구동 배선(122r, 122s)을 동일한 층에 마련하여, 화소(100)의 적층 구조에서의 층수를 줄일 수 있다. 그 결과, 본 실시 형태에 의하면, 화소(100)를 포함하는 고체 촬상 장치(1)의 제조 비용의 증가를 억제할 수 있다. 더하여, 본 실시 형태에서는, PD(1)의 광전변환막(112)과, PD(1)의 화소 트랜지스터를, 화소 트랜지스터를 반도체 기판(300) 내이 마련하는 경우에 비하여, 가까이에 배치할 수 있고, 나아가서는, 구동 배선(122a, 122b, 122f, 122s, 122r)을, 저저항 배선 재료를 이용하여 형성함에 의해, 화소 트랜지스터 및 축적용 전극(114a, 114b)의 구동 속도나 광전변환막(112)에서 발생한 전하의 전송 속도를 향상시킬 수 있다.
더하여, 본 실시 형태에 의하면, 신호 배선(124vs) 및 전원 배선(124vd)의 배선폭을 넓게 함에 의해, 신호선(VSL)의 일부인 신호 배선(124vs)을 전달되는 신호가 안정될 때까지의 시간(세트 링 기간)을 단축할 수 있고, 화소 신호를 효율적으로 전송할 수 있다.
또한, 본 실시 형태에서는, 실드 전극(108, 134)을 마련함에 의해, 동일한 실드 전극(108, 134)으로 둘러싸이지 않은 다른 화소(100)와의 사이에서의 화소 트랜지스터로부터의 리크를 억제할 수 있다. 또한, 본 실시 형태에 의하면, 대칭이 되도록 축적용 전극(114a, 114b, 214a, 214b)을 마련함에 의해, 광전변환막(112, 212)은, 입사하는 광에 대해 광학적으로 대칭성을 갖고서 광을 검출하는 것이 가능해진다.
<2.6 변형례>
또한, 상술한 제1의 실시 형태에서는, PD(2)의 화소 트랜지스터(증폭 트랜지스터(TRamp), 선택 트랜지스터(TRsel) 및 리셋 트랜지스터(TRrst))는, 반도체 기판(300) 내에 마련하는 것으로 하여 설명하였다. 그렇지만, 본 실시 형태에서는, PD(2)의 화소 트랜지스터는, 반도체 기판(300) 내에 마련하는 것으로 한정되는 것이 아니고, PD(1)와 마찬가지로, 반도체 기판(300)의 상방에 마련된 산화물 반도체층(도시 생략)과, 산화물 반도체층의 하방에 마련된 다층 배선층(도시 생략)에 의해 형성되어도 좋다. 즉, 본 변형례에서는, PD(2)의 하부 전극(216)의 하방에 마련된 다층 배선층과, 다층 배선층의 하방에 마련된 산화물 반도체층에 의해, PD(2)의 화소 트랜지스터는 구성된다. 본 변형례에 의하면, 이와 같이 함에 의해, PD(3)를 반도체 기판(300) 내에서 형성할 수 있는 영역을 확대할 수 있기 때문에, 화소(100)에 입사한 광을 PD(3)에서 효율적으로 이용할 수 있게 되고, PD(3)의 특성을 향상시킬 수 있다.
≪3. 제2의 실시 형태≫
또한, 본 개시의 실시 형태에서는, 상술한 제1의 실시 형태에서의 화소(100)의 적층 구조에서의 PD(1) 및 다층 배선층(120)의 위치를 상하 반대로 하여도 좋다. 이하에, PD(1) 및 다층 배선층(120)의 위치를 제1의 실시 형태와는 반대로 하는 경우이다, 본 개시의 제2의 실시 형태에 관해 설명한다.
또한, 앞서 설명한 바와 같이 제2의 실시 형태에서는, PD(1) 및 PD(2)의 상부 전극(110, 210) 및 하부 전극(116, 216)은, 도 15에 도시되는 화소(100)에서의 적층 구조에서의 위치에 따라 정의되지 않고, 제1의 실시 형태에서의 상부 전극(110, 210)과 마찬가지로 기능을 갖는 전극을 상부 전극(110, 210)으로 부르고, 제1의 실시 형태에서의 하부 전극(116, 216)과 마찬가지로 기능을 갖는 전극을 하부 전극(116, 216)으로 부르는 것으로 한다.
<3.1 다층 배선층의 상세 구성>
우선, 도 15를 참조하여, 본 실시 형태에 관한 PD(1) 및 다층 배선층(120a)의 상세 구성을 설명한다. 도 15는, 본 실시 형태에 관한 화소(100)의 단면도의 일부이고, 도 7에 도시되는 제1의 실시 형태에 관한 화소(100)의 단면도의 일부와 대응한다. 또한, 도 15의 a-a'선에 따라 화소(100)를 절단한 경우의 단면은, 도 8의 제1의 실시 형태에 관한 화소(100)의 단면도에 대응하고, 도 15의 b-b'선에 따라 화소(100)를 절단한 경우의 단면은, 도 9의 제1의 실시 형태에 관한 화소(100)의 단면도에 대응한다. 또한, 도 15의 c-c'선에 따라 화소(100)를 절단한 경우의 단면은, 도 10의 제1의 실시 형태에 관한 화소(100)의 단면도에 대응하고, 도 15의 d-d'선에 따라 화소(100)를 절단한 경우의 단면은, 도 11의 제1의 실시 형태에 관한 화소(100)의 단면도에 대응한다.
도 15에 도시하는 바와 같이, 본 실시 형태에 관한 화소(100)는, 도 7에 도시하는 제1의 실시 형태에 관한 화소(100)와 마찬가지로, PD(2)로서 마련된, 하부 전극(216)과, 축적용 전극(214)과, 실드 전극(208)과, 광전변환막(212)과, 상부 전극(210)을 갖는다. 또한, 본 실시 형태에서는, 상부 전극(210)의 상방에, 봉지막(제2의 봉지막(204))이 마련되어 있다.
또한, 본 실시 형태에서는, 도 15에 도시하는 바와 같이, 봉지막(204)의 상방에, 봉지막(제1의 봉지막)(144))과, 상부 전극(110)과, 광전변환막(112)과, 산화물 반도체층(140)과, 절연막(118)이 순차적으로 적층되어 있는 점에서, 제1의 실시 형태와는 다르다. 또한, 상부 전극(110)과, 광전변환막(112)과, 산화물 반도체층(140)과, 절연막(118)은, 본 실시 형태에 관한 PD(1)의 일부를 구성한다.
또한, 본 실시 형태에서는, 절연막(118)의 상방에, 하부 전극(116)과 축적용 전극(114)과 실드 전극(108)이 마련되어 있다. 또한, 도 15의 a-a'선에 따른 단면은, 앞서 설명한 바와 같이 도 8에 도시되는, 제1의 실시 형태에 관한 화소(100)의 단면도와 마찬가지이기 때문에, 여기서는 상세한 설명을 생략한다.
또한, 본 실시 형태에서는, 하부 전극(116)과 축적용 전극(114)과 실드 전극(108)의 상방에, 다층 배선층(120a)이 마련되어 있다. 즉, PD(1)는, 화소(100)의 적층 구조에서는, 다층 배선층(120a)과 반도체 기판(300a)의 사이에 마련되어 있다. 이하에, 본 실시 형태에 관한 다층 배선층(120a)에 관해 설명한다. 또한, 이하의 설명에서는, 알기 쉽게 하기 위해 제1의 실시 형태의 다층 배선층(120)과 대비하여 설명하기 위해, 다층 배선층(120)의 하측부터 상측을 향하여, 적층 구조를 설명한다.
우선, 본 실시 형태에서는, 도 15에 도시되는 바와 같이, 하부 전극(116)과 축적용 전극(114)과 실드 전극(108)의 상방에, 절연막(130)을 통하여, 구동 배선(122)(상세하게는, 구동 배선(122a, 122b, 122f, 122s, 122r))이 마련되어 있다. 또한, 도 15의 b-b'선에 따른 단면은, 앞서 설명한 바와 같이 도 9에 도시되는, 제1의 실시 형태에 관한 화소(100)의 단면도와 마찬가지이기 때문에, 여기서는 상세한 설명을 생략한다.
그리고, 본 실시 형태에서는, 도 15에 도시되는 바와 같이, 구동 배선(122)의 상방에는, 절연막(130)을 통하여, 배선(124)(상세하게는, 구동 배선(124f, 124r, 124s), 전원 배선(124vd), 및 신호 배선(124vs))이 마련되어 있다. 또한, 도 15의 c-c'선에 따른 단면은, 앞서 설명한 바와 같이 도 10에 도시되는, 제1의 실시 형태에 관한 화소(100)의 단면도와 마찬가지이기 때문에, 여기서는 상세한 설명을 생략한다.
또한, 본 실시 형태에서는, 도 15에 도시되는 바와 같이, 배선(124)의 상방에는, 절연막(130)을 통하여, 게이트 전극(126)(상세하게는, 게이트 전극(126r, 126am, 126s))이 마련되어 있다. 또한, 도 15의 d-d'선에 따른 단면은, 앞서 설명한 바와 같이 도 11에 도시되는, 제1의 실시 형태에 관한 화소(100)의 단면도와 마찬가지이기 때문에, 여기서는 상세한 설명을 생략한다.
또한, 본 실시 형태에서는, 도 15에 도시되는 바와 같이, 게이트 전극(126)의 상방에, 절연막(132)을 통하여 산화물 반도체층(142)이 마련되어 있다. 당해 산화물 반도체층(142)은, PD(1)에 접속되는 화소 트랜지스터(예를 들면, 증폭 트랜지스터(TRamp), 전송 트랜지스터(TRtrs), 리셋 트랜지스터(TRrst), 선택 트랜지스터(TRsel))에 공통되는 채널 형성 영역(각 게이트 전극(126)을 마주 본 부분)이나 소스/드레인 영역(각 구동 배선(124)과 접속되는 부분 등)으로서 기능할 수 있다. 또한, 본 실시 형태에서는, 산화물 반도체층(142)의 상방에는, 절연막(146)이 마련된다.
즉, 본 실시 형태에서는, 상술한 제1의 실시 형태에 비하여, 화소(100)의 적층 구조에서의 PD(1) 및 다층 배선층(120)의 위치가 상하 반대로 되어 있다. 또한, 본 실시 형태에서는, 상술한 제1의 실시 형태에 비하여, 다층 배선층(120a)에서의 적층의 순번도 반대로 되어 있다. 그렇지만, 본 실시 형태에서도, 제1의 실시 형태와 마찬가지로, 제조 비용의 증가를 억제하면서, 광전변환막(112)에서 발생한 전하에 의한 화소 신호를 효율적으로, 출력, 전송하는 것이 가능한 화소 트랜지스터(증폭 트랜지스터(TRamp), 선택 트랜지스터(TRsel) 및 리셋 트랜지스터(TRrst)) 및 배선을 갖는 화소(100)를 제공할 수 있다.
상세하게는, 본 실시 형태에서도, PD(1)에 접속되는 화소 트랜지스터(증폭 트랜지스터(TRamp), 선택 트랜지스터(TRsel) 및 리셋 트랜지스터(TRrst))의 채널 형성 영역 등을, 광을 투과할 수 있는 산화물 반도체층(142)에 의해 구성함에 의해, PD(2), PD(3)의 상방에 적층할 수 있다. 또한, 본 실시 형태에서도, 축적용 전극(114a, 114b)을 구동하는 구동 배선(122a, 122b)과, 리셋 트랜지스터(TRrst) 등을 구동하는 구동 배선(122r, 122s)을 동일한 층에 마련하여, 화소(100)의 적층 구조에서의 층수를 줄일 수 있다. 그 결과, 본 실시 형태에 의하면, 화소(100)를 포함하는 고체 촬상 장치(1)의 제조 비용의 증가를 억제할 수 있다. 더하여, 본 실시 형태에서는, PD(1)의 광전변환막(112)과, PD(1)의 화소 트랜지스터를, 화소 트랜지스터를 반도체 기판(300) 내에 마련하는 경우에 비하여, 가까이에 배치할 수 있고, 나아가서는, 구동 배선(122a, 122b, 122f, 122s, 122r)을, 저저항 배선 재료를 이용하여 형성함에 의해, 화소 트랜지스터 및 축적용 전극(114a, 114b)의 구동 속도나 광전변환막(112)에서 발생한 전하의 전송 속도를 향상시킬 수 있다.
<3.2 제조 방법>
다음에, 도 16을 참조하여, 도 15에 도시하는 제2의 실시 형태에 관한 화소(100)의 제조 방법에 관해 설명한다. 도 16은, 본 개시의 제2의 실시 형태에 관한 화소(100)의 제조 방법을 설명하기 위한 단면도이다.
우선, 제1의 실시 형태와 마찬가지로, SOI 기판(도시 생략)이나 지지 기판(도시 생략) 등을 이용하여, PD(2)나 PD(3) 및 그들에 대응하는 화소 트랜지스터, 배선, 관통 전극 등을 형성한 반도체 기판(300a)을 준비한다. 또한, 당해 반도체 기판(300a)의 위에 마련된 상부 전극(210)의 위에 봉지막(204)을 형성한다. 이와 같이 하여, 도 16의 하측에 도시되는, 반도체 기판(300a)을 얻을 수 있다.
다음에, 다른 반도체 기판(300b)(예를 들면, SOI 기판)의 위에, 절연막(146), 산화물 반도체층(142), 절연막(132)을 순차적으로 적층한다. 뒤이어, 절연막(132)의 위에, 게이트 전극(126), 배선(124), 구동 배선(122), 하부 전극(116), 축적용 전극(114), 실드 전극(108)을 형성한다. 또한, 하부 전극(116), 축적용 전극(114), 및 실드 전극(108)의 위에, 절연막(118)과, 산화물 반도체층(140)과, 광전변환막(112)과, 상부 전극(110)과, 봉지막(144)을 순차적으로 적층한다. 이와 같이 하여, 도 16의 상측에 도시되는, 반도체 기판(300b)을 얻을 수 있다. 또한, 각 층의 형성의 상세에 관해서는, 제1의 실시 형태와 마찬가지이기 때문에, 여기서는 설명을 생략한다.
또한, 도 16에 도시하는 바와 같이, 봉지막(204)과 봉지막(144)이 서로를 마주 보도록, 반도체 기판(300a)과 반도체 기판(300b)을 접합하다. 또한, 접합할 때에는, 봉지막(204, 144)의 윗면에 대해 플라즈마 처리하거나, 봉지막(204), 봉지막(144)의 위에 얇은 실리콘 산화막을 적층하고, 가열하거나 함에 의해, 접합할 수 있다. 또한, 반도체 기판(300b)을 제거함에 의해, 도 15에 도시되는 바와 같은, 본 실시 형태에 관한 화소(100)를 얻을 수 있다.
그런데, 광전변환막(112, 212)은, 일반적으로 열에 약한 재료로 형성된다. 따라서, 본 실시 형태에서는, 2개의 반도체 기판(300a, 300b)의 접합을 이용함에 의해, 광전변환막(112, 212)의 위에 적층하는 층의 수를 보다 적게 할 수 있다. 그 결과, 본 실시 형태에 의하면, 각종의 층을 형성할 때에 열이 광전변환막(112, 212)에 인가되는 횟수를 줄일 수 있기 때문에, 광전변환막(112, 212)이 열에 의해 열화되는 것을 피할 수 있다.
≪4. 제3의 실시 형태≫
상술한 본 개시의 실시 형태에 관한 고체 촬상 장치(1)는, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치나, 화상 판독부에 고체 촬상 소자를 이용하는 복사기 등, 화상 취입부에 고체 촬상 소자를 이용하는 전자 기기 전반에 대해 적용 가능하다. 또한, 본 개시의 실시 형태는, 상술한 촬상 장치를 포함하는 로봇, 드론, 자동차, 의료 기기(내시경) 등에도 적용 가능하다. 또한, 본 실시 형태에 관한 고체 촬상 장치(1)는, 원칩으로서 형성된 형태라도 좋고, 촬상부와 신호 처리부 또는 광학계가 하나로 패키징된 촬상 기능을 갖는 모듈의 형태라도 좋다. 이하에, 본 실시 형태에 관한 고체 촬상 장치(1)를 갖는 촬상 장치(702)를 포함하는 전자 기기(700)의 한 예를, 본 개시의 제3의 실시 형태로서, 도 17을 참조하여 설명한다. 도 17은, 본 개시의 실시 형태에 관한 고체 촬상 장치(1)를 갖는 촬상 장치(702)를 포함하는 전자 기기(700)의 한 예를 도시하는 설명도이다.
도 17에 도시하는 바와 같이, 전자 기기(700)는, 촬상 장치(702), 광학 렌즈(710), 셔터 기구(712), 구동 회로 유닛(714), 및, 신호 처리 회로 유닛(716)을 갖는다. 광학 렌즈(710)는, 피사체로부터의 상광(입사광)을 촬상 장치(702)의 촬상면상에 결상시킨다. 이에 의해, 촬상 장치(702)의 고체 촬상 장치(1) 내에, 일정 기간, 신호 전하가 축적된다. 셔터 기구(712)는, 개폐함에 의해, 촬상 장치(702)에의 광조사 기간 및 차광 기간을 제어한다. 구동 회로 유닛(714)은, 촬상 장치(702)의 신호의 전송 동작이나 셔터 기구(712)의 셔터 동작 등을 제어하는 구동 신호를 이들에 공급한다. 즉, 촬상 장치(702)은, 구동 회로 유닛(714)부터 공급되는 구동 신호(타이밍 신호)에 의거하여 신호 전송을 행하게 된다. 신호 처리 회로 유닛(716)은, 각종의 신호 처리를 행한다. 예를 들면, 신호 처리 회로 유닛(716)은, 신호 처리를 행하는 영상 신호를 예를 들면 메모리 등의 기억 매체(도시 생략)에 출력하거나, 표시부(도시 생략)에 출력하거나 한다.
≪5. 제4의 실시 형태≫
<5.1 실시 형태>
그런데, 상술한 본 개시의 실시 형태에 관한 화소(100)에서는, PD(2)는, 일반적으로 수분이나 산소에 대해 취약한 성질을 갖기 때문에, PD(2)를 보호하기 위해 PD(2)상에 봉지막(204)을 마련하고 있다. 그렇지만, 이와 같이 봉지막(204)을 마련함에 의해, 화소(100)가 적층 방향에 따라 높아지는(두께가 늘어나는) 것에 기인하여, 사입사광에 의한 인접 화소(100)에의 크로스토크가 발생하기 쉬워지는 경우가 있다. 그래서, 이와 같은 크로스토크의 발생을 억제하기 위해, 기판(500)의 상방의 절연막(504) 중이나 봉지막(204) 중에 광을 집광하는 도파로(402, 404)를 마련하는 것이 생각된다(도 18 참조).
또한, 상술한 본 개시의 실시 형태에 관한 화소(100)에서는, 산화물 반도체층(142) 및 다층 배선층(120)으로 이루어지는 복수의 화소 트랜지스터를 마련하고 있고, 나아가서는, 이들 화소 트랜지스터를 구동하기 위한 구동 배선(122)을 마련하고 있다. 그리고, 이와 같은 구동 배선(122)은, 화소 트랜지스터의 설계의 자유도를 확보하기 위해, 다층화할 것이 요구된다. 그렇지만, 이와 같은 구동 배선(122)의 다층화에 의해, 상술한 바와 마찬가지로, 화소(100)가 적층 방향에 따라 높아져(두께가 늘어나), 사입사광에 의한 인접 화소(100)에의 크로스토크가 발생하기 쉬워지는 경우가 있다. 그래서, 이와 같은 크로스토크의 발생을 억제하기 위해, 다층 배선층(120) 중에 광을 집광하는 도파로(400)를 마련하는 것이 생각된다.
그래서, 도 18부터 도 21을 참조하여, 상술한 바와 같은 도파로(400, 402, 404)를 갖는, 본 개시의 제4의 실시 형태에 관한 고체 촬상 장치(1)의 적층의 상세 구성을 설명한다. 도 18은, 본 실시 형태에 관한 화소(100)(상세하게는, 화소(100a, 100b))의 단면도의 일부이고, 상세하게는, PD(2)로부터 다층 배선층(120)을 끼우고 PD(1)까지가 주로 도시되어 있다. 또한, 도 19는, 도 18의 f-f'선에 따라 화소(100)를 절단한 때의 단면도이고, 도 20은, 도 18의 e-e'선에 따라 화소(100)를 절단한 때의 단면도이고, 도 21은, 도 18의 b-b'선에 따라 화소(100)를 절단한 때의 단면도이다. 또한, 이하에서는, 상술한 본 개시의 실시 형태와 공통되는 점에 관해서는 설명을 생략하고, 상술한 본 개시의 실시 형태와 다른 점만에 관해 설명한다.
상세하게는, 본 실시 형태에서는, 화소(100)는, 도 18 및 도 19에 도시하는 바와 같이, 실리콘 등으로 이루어지는 반도체 기판(500)상에, 절연막(504)이 적층되고, 당해 절연막(504) 중에, 도전막 등으로 이루어지는 콘택트(502)와, 화소(100a, 100b)에 대응하도록 도파로(404)가 각각 마련된다. 예를 들면, 복수의 도파로(404)는, 도 19에 도시하는 바와 같이, 도면 중의 좌우 방향으로 나열하도록 배치된다. 또한, 본 실시 형태에서는, 예를 들면, 도파로(404)의 재료로서 Si3N4(굴절률 1.9 정도)를 이용하는 것이 바람직하고, 이와 같이 함으로써 도파로(404)에 집광할 수 있다. 그렇지만, 본 실시 형태에서는, 도파로(404)의 재료는 특히 한정되는 것이 아니다.
또한, 본 실시 형태에서는, 화소(100)는, 도 18 및 도 20에 도시하는 바와 같이, PD(2)로서 마련된, 하부 전극(216)과, 축적용 전극(214)과, 실드 전극(208)과, 광전변환막(212)과, 상부 전극(210)을 갖는다. 또한, 상부 전극(210)의 상방에는 봉지막(204)이 마련되고, 봉지막(204) 내에는, 화소(100a, 100b)에 대응하도록 도파로(402)가 각각 마련된다. 예를 들면, 복수의 도파로(402)는, 도 19에 도시하는 바와 같이, 도면 중의 좌우 방향으로 나열하도록 배치된다. 또한, 본 실시 형태에서는, 예를 들면, 도파로(402)의 재료로서 Si3N4(굴절률 1.9 정도), 봉지막(204)의 재료로서 Al2O3(굴절률 1.6 정도)를 이용하는 것이 바람직하고, 이와 같이 함으로써 도파로(402)에 집광할 수 있다. 또한, 본 실시 형태에서는, 봉지막(204) 및 도파로(402)의 재료는 특히 한정되는 것은 아니지만, 도파로(402)의 재료의 굴절률과 봉지막(204)의 재료의 굴절률차가 0.2정도 이상으로 하는 것이 바람직하고, 이와 같이 함으로써, 도파로(402)의 집광 효율을 보다 향상할 수 있다.
또한, 도 18에 도시하는 바와 같이, 본 실시 형태에서도, 절연막(132)의 상방에는, 배선이나 전극을 포함하는 다층 배선층(120)이 마련되어 있다. 또한, 다층 배선층(120)의 상방에는, PD(1)를 구성하는, 하부 전극(116), 축적용 전극(114), 절연막(118), 산화물 반도체층(140), 광전변환막(112) 및 상부 전극(110)이 마련되어 있다. 보다 상세하게는, 절연막(118)의 직하에는, PD(1)의 축적용 전극(114a, 114b)과 하부 전극(116)이 마련되고, 축적용 전극(114a, 114b)의 직하에는, 도파로(400)가 마련된다. 예를 들면, 도파로(400)는, 도 21에 도시하는 바와 같이, 구동 배선(122f)을 끼우고, 도면 중의 좌우에서 선대칭이 되도록 배치된다. 또한, 도파로(400)에 대해서도, 도파로(402)와 같은 재료로 형성할 수 있고, 이와 같이 함으로써 도파로(402)에 집광할 수 있다.
또한, 본 실시 형태에 관한 화소(100)의 제조 방법에 관해서는, 본 개시의 제1의 실시 형태에 관한 화소(100)의 제조 방법과 마찬가지이기 때문에, 여기서는 설명을 생략한다.
이상과 같이, 본 실시 형태에서는, 절연막(504), 다층 배선층(120) 및 봉지막(204) 중에 광을 집광한 도파로(400, 402, 404)를 마련함에 의해, 화소(100)가 적층 방향에 따라 높아진 경우라도, 사입사광에 의한 인접 화소(100)에의 크로스토크의 발생을 억제할 수 있다. 또한, 본 실시 형태에서는, 도파로(400, 402, 404)를 전부 마련하는 것으로 한정되는 것이 아니고, 이들의 일부를 마련하도록 하여도 좋다.
<5.2 변형례 1>
또한, 본 실시 형태는, 도 18부터 도 21에 도시하는 바와 같은 도파로(400, 402, 404)를 마련하는 것으로 한정되는 것이 아니고, 도파로(400, 402, 404) 대신에 이너 렌즈(600, 602, 604)를 이용하여도 좋다. 이와 같은 변형례를 본 실시 형태의 변형례 1로서, 도 22를 이용하여 설명한다. 도 22는, 본 실시 형태의 변형례 1에 관한 화소(100)의 단면도의 일부이다.
도 22에 도시하는 바와 같이, 본 변형례에서는, 절연막(504), 다층 배선층(120) 및 봉지막(204) 중에 광을 집광하는 이너 렌즈(600, 602, 604)를 마련하고 있다. 이와 같이 함으로써, 본 변형례에 의하면, 화소(100)가 적층 방향에 따라 높아진 경우라도, 사입사광에 의한 인접 화소(100)에의 크로스토크의 발생을 억제할 수 있다. 또한, 본 변형례에서는, 이너 렌즈(600, 602, 604)를 전부 마련하는 것으로 한정되는 것이 아니고, 이들의 일부를 마련하도록 하여도 좋다.
<5.3 변형례 2>
또한, 상술한 본 실시 형태는, 도 18부터 도 21에 도시하는 바와 같은 도파로(400, 402, 404)를 마련하는 것으로 한정되는 것이 아니고, 도파로(400, 402, 404) 대신에 장벽(800, 802, 804)를 이용하여도 좋다. 이와 같은 변형례를 본 실시 형태의 변형례 2로서, 도 23을 이용하여 설명한다. 도 23은, 본 실시 형태의 변형례 2에 관한 화소(100)의 단면도의 일부이다.
도 23에 도시하는 바와 같이, 본 변형례에서는, 절연막(504), 다층 배선층(120) 및 봉지막(204) 중에 장벽(800, 802, 804)을 마련하고 있다. 예를 들면 봉지막(204)이나 절연막(504)의 재료로 Al2O3(굴절률 1.6 정도)를 이용하는 경우는, 격벽(800, 802, 804)을 SiO2(굴절률 1.4 정도)에 의해 형성하는 것이 바람직하고, 이와 같이 함으로써 집광할 수 있다. 또한, 본 변형례에서는, 격벽(800, 802, 804)의 재료는 특히 한정되는 것은 아니지만, 격벽(800, 802, 804)의 재료의 굴절률과 봉지막(204)나 절연막(504)의 재료의 굴절률차가 0.2정도 이상으로 하는 것이 바람직하고, 이와 같이 함으로써, 집광 효율을 보다 향상할 수 있다. 또한, 격벽(800, 802, 804)의 재료로서는, 메탈 재료(Al, W, Ti, TiN, TiAl, Cu, Ta, TaN, Co, Ru 등, 또는 이들의 원소를 포함하는 재료)를 이용하여도 좋다. 이와 같이 함으로써, 본 변형례에 의하면, 화소(100)가 적층 방향에 따라 높아진 경우라도, 사입사광에 의한 인접 화소(100)에의 크로스토크의 발생을 억제할 수 있다. 또한, 본 변형례에서는, 장벽(800, 802, 804)을 전부 마련하는 것으로 한정되는 것이 아니고, 이들의 일부를 마련하도록 하여도 좋다.
또한, 본 개시에서는, 본 실시 형태 및 변형례 1, 2를 조합시켜서 실시하여도 좋다. 또한, 본 개시에서는, 도파로, 이너 렌즈, 장벽을 마련하는 위치는, 상술한 위치로 한정되는 것이 아니고, 다른 위치에 마련되어도 좋다.
≪6. 내시경 수술 시스템에의 응용례≫
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 내시경 수술 시스템에 적용되어도 좋다.
도 24는, 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면이다.
도 24에서는, 수술자(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여, 환자 베드(11133) 위의 환자(11132)에게 수술을 행하고 있는 양상이 도시되어 있다. 도시하는 바와 같이, 내시경 수술 시스템(11000)은, 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 그 밖의 수술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은, 선단부터 소정 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속되는 카메라 헤드(11102)로 구성된다. 나타낸 예에서는, 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성되는 내시경(11100)을 도시하고 있는데, 내시경(11100)은, 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는, 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이, 경통(11101)의 내부에 연설되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고, 대물 렌즈를 통하여 환자(11132)의 체강 내의 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은, 직시경이라도 좋고, 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전변환되고, 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는, RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는, CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고, 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는, 카메라 헤드(11102)로부터 화상 신호를 수취하여, 그 화상 신호에 대해, 예를 들면 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 의거한 화상을 표시하기 위한 각종의 화상 처리를 시행한다.
표시 장치(11202)는, CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 시행된 화상 신호에 의거한 화상을 표시한다.
광원 장치(11203)는, 예를 들면 LED(Light Emitting Diode) 등의 광원으로 구성되고, 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는, 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는, 입력 장치(11204)를 통하여, 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수가 있다. 예를 들면, 유저는, 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는, 조직의 소작(燒灼), 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는, 내시경(11100)에 의한 시야의 확보 및 수술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 부풀리기 위해, 기복 튜브(11111)를 통하여 당해 체강 내에 가스를 보낸다. 레코더(11207)는, 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는, 수술에 관한 각종의 정보를, 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는, 예를 들면 LED, 레이저광원 또는 이들의 조합에 의해 구성되는 백색광원으로 구성할 수 있다. RGB 레이저광원의 조합에 의해 백색광원이 구성되는 경우에는, 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에, 광원 장치(11203)에서의 촬상 화상의 화이트 밸런스의 조정을 행할 수가 있다. 또한, 이 경우에는, RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어함에 의해, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면, 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는, 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함에 의해, 이른바 흑바램 및 백바램이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는, 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는, 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여, 통상의 관찰시에 있어서 조사광(즉, 백색광)에 비하여 협대역의 광을 조사함에 의해, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는, 이른바 협대역 광관찰(Narrow Band Imaging)이 행하여진다. 또는, 특수광 관찰에서는, 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행하여져도 좋다. 형광 관찰에서는, 체조직에 여기광을 조사하고 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 국주(局注)함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수가 있다. 광원 장치(11203)는, 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 25는, 도 24에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 도시하는 블록도이다.
카메라 헤드(11102)는, 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 갖는다. CCU(11201)는, 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 갖는다. 카메라 헤드(11102)와 CCU(11201)는, 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은, 경통(11101)과의 접속부에 마련된 광학계이다. 경통(11101)의 선단부터 받아들여진 관찰광은, 카메라 헤드(11102)까지 도광되고, 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은, 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)는, 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 촬상 소자는, 하나(이른바 단판식)라도 좋고, 복수(이른바 다판식)라도 좋다. 촬상부(11402)가 다판식으로 구성되는 경우에는, 예를 들면 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고, 그들이 합성됨에 의해 컬러 화상이 얻어져도 좋다. 또는, 촬상부(11402)는, 3D(Dimensional) 표시에 대응한 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행하여짐에 의해, 수술자(11131)는 수술부에서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해진다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는, 각 촬상 소자에 대응하여, 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는, 반드시 카메라 헤드(11102)에 마련되지 않아도 좋다. 예를 들면, 촬상부(11402)는, 경통(11101)의 내부에, 대물 렌즈의 직후에 마련되어도 좋다.
구동부(11403)는, 액추에이터에 의해 구성되고, 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축에 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는, CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는, 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)를 통하여 CCU(11201)에 송신한다.
또한, 통신부(11404)는, CCU(11201)로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는, 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상시의 노출치를 지정하는 취지의 정보, 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등, 촬상 조건에 관한 정보가 포함된다.
또한, 상기한 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은, 유저에 의해 적절히 지정되어도 좋고, 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자인 경우에는, 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는, 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여, 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는, 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는, 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통하여 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는, 카메라 헤드(11102)에 대해, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는, 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는, 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다.
제어부(11413)는, 내시경(11100)에 의한 수술부 등의 촬상, 및, 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는, 화상 처리부(11412)에 의해 화상 처리가 시행된 화상 신호에 의거하여, 수술부 등이 찍혀진 촬상 화상을 표시 장치(11202)에 표시시킨다. 이때, 제어부(11413)는, 각종의 화상 인식 기술을 이용하여 촬상 화상 내에서의 각종의 물체를 인식하여도 좋다. 예를 들면, 제어부(11413)는, 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해, 겸자(鉗子) 등의 수술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용시의 미스트 등을 인식할 수 있다. 제어부(11413)는, 표시 장치(11202)에 촬상 화상을 표시시킬 때에, 그 인식 결과를 이용하여, 각종의 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고, 수술자(11131)에게 제시됨에 의해, 수술자(11131)의 부담을 경감하는 것이나, 수술자(11131)가 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은, 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들의 복합 케이블이다.
여기서, 나타낸 예에서는, 전송 케이블(11400)을 이용하여 유선으로 통신이 행하여지고 있는데, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행하여져도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 예를 들면, 카메라 헤드(11102)의 촬상부(11402) 등에 적용될 수 있다.
또한, 여기서는, 한 예로서 내시경 수술 시스템에 관해 설명하였지만, 본 개시에 관한 기술은, 그 밖에, 예를 들면, 현미경 수술 시스템 등에 적용되어도 좋다.
≪7. 이동체에의 응용례≫
본 개시에 관한 기술(본 기술)은, 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재된 장치로서 실현되어도 좋다.
도 26은, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은, 통신 네트워크(12001)을 통하여 접속되는 복수의 전자 제어 유닛을 구비한다. 도 26에 도시한 예에서는, 차량 제어 시스템(12000)은, 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은, 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구, 및, 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은, 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은, 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는, 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그 램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는, 키를 대체하는 휴대기로부터 발신되는 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은, 이들의 전파 또는 신호의 입력을 접수하고, 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는, 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)에게 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신한 화상에 의거하여, 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다.
촬상부(12031)는, 광을 수광하고, 그 광의 수광량에 따른 전기 신호를 출력하는 광센서이다. 촬상부(12031)는, 전기 신호를 화상으로서 출력할 수도 있고, 거리측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은, 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은, 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는, 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는, 예를 들면 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여, 운전자의 피로 정도 또는 집중 정도를 산출하여도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별하여도 좋다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득되는 차내 외의 정보에 의거하여, 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차량 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 취득된 차외의 정보에 의거하여, 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여, 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차 외에 대해, 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 26의 예에서는, 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는, 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 27은, 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 27에서는, 차량(12100)은, 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실내의 프론트글라스의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실내의 프론트글라스의 상부에 구비되는 촬상부(12105)는, 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는, 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는, 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101 및 12105)에서 취득된 전방의 화상은, 주로 선행 차량 또는, 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 사용된다.
또한, 도 27에는, 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는, 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는, 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는, 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)에서 촬상된 화상 데이터가 중합켜짐에 의해, 차량(12100)을 상방에서 본 부감(俯瞰) 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 거리 정보를 취득하는 기능을 갖고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는, 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는, 선행차와 내차와의 사이에 미리 확보하여야 할 차간 거리를 설정하여, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를, 2륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는, 차량(12100)의 주변의 장애물을, 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는, 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하여, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황인 때에는, 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는, 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들면 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하여, 보행자를 인식하면, 음성 화상 출력부(12052)는, 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는, 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어하여도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 차량 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은, 이상 설명한 구성 중, 예를 들면, 촬상부(12031) 등에 적용될 수 있다.
≪8. 정리≫
이상 설명한 바와 같이 본 개시의 실시 형태에 의하면, 제조 비용의 증가를 억제하면서, 광전변환막(112)에서 발생한 전하에 의한 화소 신호를 효율적으로, 출력, 전송하는 것이 가능한 화소 트랜지스터(증폭 트랜지스터(TRamp), 선택 트랜지스터(TRsel) 및 리셋 트랜지스터(TRrst)) 및 배선을 갖는 화소(100)를 제공할 수 있다.
또한, 상술한 본 개시의 실시 형태에서는, 이면 조사형 CMOS 이미지 센서 구조에 적용하는 경우에 관해 설명하였지만, 본 개시의 실시 형태는 이것으로 한정되는 것이 아니고, 다른 구조에 적용되어도 좋다.
또한, 상술한 본 개시의 실시 형태에서는, 제1의 도전형을 P형으로 하고, 제2의 도전형을 N형으로 하고, 전자를 신호 전하로서 이용한 화소(100)에 관해 설명하였지만, 본 개시의 실시 형태는 이와 같은 예로 한정되는 것이 아니다. 예를 들면, 본 실시 형태는, 제1의 도전형을 N형으로 하고, 제2의 도전형을 P형으로 하고, 정공을 신호 전하로서 이용하는 화소(100)에 적용하는 것이 가능하다.
또한, 상술한 본 개시의 실시 형태에서는, 반도체 기판(300)은, 반드시 실리콘 기판이 아니라도 좋고, 다른 기판(예를 들면, SOI(Silicon On Insulator) 기판이나 SiGe 기판 등)이라도 좋다. 또한, 상기 반도체 기판(300)은, 이와 같은 여러 가지의 기판상에 반도체 구조 등이 형성된 것이라도 좋다.
또한, 상술한 본 개시의 실시 형태 및 참조된 도면에서는, 알기 쉽게 하기 위해, 각종의 절연막을 간략화하여 나타내고 있다. 그렇지만, 실제로는, 이들 절연막은, 복수의 다른 절연재료로 이루어지는 적층막이라도 좋고, 복수의 다른 공정에 의해 형성된 적층막이라도 좋다.
또한, 본 개시의 실시 형태에 관한 고체 촬상 장치(1)는, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치로 한정되는 것이 아니다. 예를 들면, 본 실시 형태는, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치나, 압력이나 정전용량 등, 다른 물리량의 분포를 검지하여 화상으로서 촬상하는 지문 검출 센서 등의 고체 촬상 장치(물리량 분포 검지 장치)에 대해 적용할 수 있다.
≪9. 보충≫
이상, 첨부 도면을 참조하면서 본 개시의 알맞은 실시 형태에 관해 상세히 설명하였지만, 본 개시의 기술적 범위는 이러한 예로 한정되지 않는다. 본 개시의 기술 분야에서 통상의 지식을 갖는 자라면, 특허청구의 범위에 기재된 기술적 사상의 범주 내에서, 각종의 변경례 또는 수정례에 상도할 수 있음은 분명하며, 이들에 대해 서도, 당연히 본 개시의 기술적 범위에 속하는 것으로 이해된다.
또한, 본 명세서에 기재된 효과는, 어디까지나 설명적 또는 예시적인 것이고 한정적이 아니다. 즉, 본 개시에 관한 기술은, 상기한 효과와 함께, 또는 상기한 효과에 대신하여, 본 명세서의 기재로부터 당업자에게는 명확한 다른 효과를 이룰 수 있다.
또한, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.
(1)
반도체 기판과,
상기 반도체 기판상에 마련된 제1의 광전변환부와,
상기 제1의 광전변환부와 적층하도록 마련되고, 상기 제1의 광전변환부를 제어하는 복수의 화소 트랜지스터를 포함하는 제어부를 구비하고,
상기 제1의 광전변환부는,
제2의 전극과,
상기 제2의 전극의 상방에 마련된, 광을 전하로 변환하는 제1의 광전변환막과,
상기 제1의 광전변환막상에 마련된 제1의 전극을 포함하고,
상기 복수의 화소 트랜지스터는, 상기 전하를 증폭하여 화소 신호로서 출력하는 증폭 트랜지스터를 포함하고,
상기 증폭 트랜지스터의 채널 형성 영역은, 산화물 반도체층으로 이루어지는, 고체 촬상 소자.
(2)
상기 복수의 화소 트랜지스터는,
상기 제1의 광전변환부로부터 상기 전하를 전송하는 전송 트랜지스터를 또한 포함하고,
상기 전송 트랜지스터의 채널 형성 영역은, 산화물 반도체층으로 이루어지는, 상기 (1)에 기재된 고체 촬상 소자.
(3)
상기 복수의 화소 트랜지스터는,
축적한 상기 전하를 리셋하는 리셋 트랜지스터와,
선택 신호에 따라 상기 화소 신호를 출력하는 선택 트랜지스터를 또한 포함하고,
상기 리셋 트랜지스터 및 상기 선택 트랜지스터 중의 적어도 일방의 채널 형성 영역은, 산화물 반도체층으로 이루어지는, 상기 (1) 또는 (2)에 기재된 고체 촬상 소자.
(4)
상기 증폭 트랜지스터의 채널 형성 영역은, 상기 복수의 화소 트랜지스터 중의, 상기 증폭 트랜지스터 이외의 적어도 하나의 상기 화소 트랜지스터의 채널 형성 영역과 공통되는 산화물 반도체층으로 이루어지는, 상기 (1)∼(3)의 어느 하나에 기재된 고체 촬상 소자.
(5)
상기 산화물 반도체층은, 상기 제어부와 적층하도록 마련되는, 상기 (1)∼(4)의 어느 하나에 기재된 고체 촬상 소자.
(6)
상기 제1의 광전변환막은, 유기계 광전변환막으로 이루어지는, 상기 (1)∼(5)의 어느 하나에 기재된 고체 촬상 소자.
(7)
상기 반도체 기판은, 광을 전하로 변환하는 제2의 광전변환부를 포함하는, 상기 (1)∼(6)의 어느 하나에 기재된 고체 촬상 소자.
(8)
상기 제어부는, 상기 제1의 광전변환부와 상기 반도체 기판의 사이에 마련되는, 상기 (7)에 기재된 고체 촬상 소자.
(9)
상기 제어부와 상기 반도체 기판의 사이에 마련된, 광을 전하로 변환하는 제3의 광전변환부를 또한 구비하는, 상기 (8)에 기재된 고체 촬상 소자.
(10)
상기 제1의 광전변환부는, 상기 제어부와 상기 반도체 기판의 사이에 마련되는, 상기 (7)에 기재된 고체 촬상 소자.
(11)
상기 제1의 광전변환부와 상기 반도체 기판의 사이에 마련된, 광을 전하로 변환하는 제3의 광전변환부를 또한 구비하는, 상기 (10)에 기재된 고체 촬상 소자.
(12)
상기 제3의 광전변환부는, 광을 전하로 변환하는, 유기 광전변환막으로 이루어지는 제3의 광전변환막을 포함하는, 상기 (9) 또는 (11)에 기재된 고체 촬상 소자.
(13)
상기 제어부는,
상기 산화물 반도체층과 각각 적층되어 마련되는,
상기 복수의 화소 트랜지스터를 구동하는 복수의 구동 배선을 갖는 구동 배선층과,
상기 복수의 화소 트랜지스터에 전원 전압을 인가하는 복수의 전원 배선 및 화소 신호가 전달되는 복수의 신호 배선을 갖는 전원 신호 배선층과,
상기 복수의 화소 트랜지스터의 복수의 게이트 전극을 갖는 게이트 전극층을 포함하는, 상기 (1)에 기재된 고체 촬상 소자.
(14)
상기 구동 배선은, Cu, Al, W, Ti, TiN, Ta, TaN 중의 적어도 어느 하나로 이루어지는, 상기 (13)에 기재된 고체 촬상 소자.
(15)
상기 전원 배선, 상기 신호 배선 및 상기 게이트 전극 중의 적어도 하나는, 투명 도전막으로 이루어지는, 상기 (13) 또는 (14)에 기재된 고체 촬상 소자.
(16)
상기 신호 배선의 배선폭은, 상기 구동 배선에 비하여 넓은, 상기 (13)∼(15)의 어느 하나에 기재된 고체 촬상 소자.
(17)
상기 게이트 전극층은, 상기 복수의 화소 트랜지스터를 둘러싸는 실드 전극을 또한 갖는, 상기 (13)∼(16)의 어느 하나에 기재된 고체 촬상 소자.
(18)
상기 제1의 광전변환부는, 절연막을 통하여 상기 제1의 광전변환막과 접하는 축적용 제어막을 또한 포함하는, 상기 (1)∼(17)의 어느 하나에 기재된 고체 촬상 소자.
(19)
상기 제1의 광전변환부는, 상기 반도체 기판의 상방에서 보아, 서로 선대칭의 관계에 있는, 2개의 화소 구획을 포함하는, 상기 (1)∼(7)의 어느 하나에 기재된 고체 촬상 소자.
(20)
반도체 기판의 상방에, 화소 트랜지스터의 채널 형성 영역이 되는 산화물 반도체층을 형성하고,
상기 산화물 반도체층의 상방에, 복수의 화소 트랜지스터의 복수의 게이트 전극을 포함하는 게이트 전극층을 형성하고,
상기 게이트 전극층의 상방에, 상기 복수의 화소 트랜지스터에 전원 전압을 인가하는 복수의 전원 배선 및 화소 신호가 전달되는 복수의 신호 배선을 포함하는 전원 신호 배선층을 형성하고,
상기 전원 신호 배선층의 상방에, 상기 복수의 화소 트랜지스터를 구동하는 복수의 구동 배선을 포함하는 구동 배선층을 형성하고,
상기 구동 배선층의 상방에, 제2의 전극을 형성하고,
상기 제2의 전극의 상방에, 제1의 광전변환막을 형성하고,
상기 제1의 광전변환막상에, 제1의 전극을 형성하는 것을 포함하는, 고체 촬상 소자의 제조 방법.
(21)
상기 제1의 전극상에 제1의 봉지막을 형성하는 것과,
제2의 광전변환부, 및, 당해 제2의 광전변환부상에 마련된 제2의 봉지막을 갖는 다른 반도체 기판과, 상기 반도체 기판을, 상기 제1 및 제2의 봉지막이 서로 대향하도록 접합하는 것을 또한 포함하는, 상기 (20)에 기재된 고체 촬상 소자의 제조 방법.
1 : 고체 촬상 장치
10 : 화소 어레이부
32 : 수직 구동 회로부
34 : 칼럼 신호 처리 회로부
36 : 수평 구동 회로부
38 : 출력 회로부
40 : 제어 회로부
42 : 화소 구동 배선
44 : 수직 신호선
46 : 수평 신호선
48 : 입출력 단자
70 : 화소 트랜지스터 영역
80 : 주변 회로부
100, 100a, 100b : 화소
102, 102a, 102b : 온 칩 렌즈
104, 144, 204 : 봉지막
108, 134, 208 : 실드 전극
110, 210 : 상부 전극
112, 212 : 광전변환막
114, 114a, 114b, 214 : 축적용 전극
116, 216 : 하부 전극
118, 130, 132, 146, 218, 324, 504 : 절연막
120 : 다층 배선층
124, 206, 250, 306 : 배선
122, 122a, 122b, 122f, 122r, 122s, 124f, 124r, 124s : 구동 배선
124vd : 전원 배선
124vs : 신호 배선
126, 126am, 126r, 126s : 게이트 전극
128, 502 : 콘택트
140, 142, 240 : 산화물 반도체층
300, 300a, 300b, 500 : 반도체 기판
302 : 관통 전극
310 : 전극
312a, 312b : 반도체 영역
320 : 분리 절연막
322a : 소스/드레인 영역
322b : 플로팅 디퓨전부
400, 402, 404 : 도파로
600, 602, 604 : 이너 렌즈
800, 802, 804 : 장벽
700 : 전자 기기
702 : 촬상 장치
710 : 광학 렌즈
712 : 셔터 기구
714 : 구동 회로 유닛
716 : 신호 처리 회로 유닛

Claims (21)

  1. 반도체 기판과,
    상기 반도체 기판상에 마련된 제1의 광전변환부와,
    상기 제1의 광전변환부와 적층하도록 마련되고, 상기 제1의 광전변환부를 제어하는 복수의 화소 트랜지스터를 포함하는 제어부를 구비하고,
    상기 제1의 광전변환부는,
    제2의 전극과,
    상기 제2의 전극의 상방에 마련된, 광을 전하로 변환하는 제1의 광전변환막과,
    상기 제1의 광전변환막상에 마련된 제1의 전극을 포함하고,
    상기 복수의 화소 트랜지스터는, 상기 전하를 증폭하여 화소 신호로서 출력하는 증폭 트랜지스터를 포함하고,
    상기 증폭 트랜지스터의 채널 형성 영역은, 산화물 반도체층으로 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 복수의 화소 트랜지스터는,
    상기 제1의 광전변환부로부터 상기 전하를 전송하는 전송 트랜지스터를 또한 포함하고,
    상기 전송 트랜지스터의 채널 형성 영역은, 산화물 반도체층으로 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  3. 제1항에 있어서,
    상기 복수의 화소 트랜지스터는,
    축적한 상기 전하를 리셋하는 리셋 트랜지스터와,
    선택 신호에 따라 상기 화소 신호를 출력하는 선택 트랜지스터를 또한 포함하고,
    상기 리셋 트랜지스터 및 상기 선택 트랜지스터 중의 적어도 일방의 채널 형성 영역은, 산화물 반도체층으로 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  4. 제1항에 있어서,
    상기 증폭 트랜지스터의 채널 형성 영역은, 상기 복수의 화소 트랜지스터 중의, 상기 증폭 트랜지스터 이외의 적어도 하나의 상기 화소 트랜지스터의 채널 형성 영역과 공통되는 산화물 반도체층으로 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  5. 제1항에 있어서,
    상기 산화물 반도체층은, 상기 제어부와 적층하도록 마련되는 것을 특징으로 하는 고체 촬상 소자.
  6. 제1항에 있어서,
    상기 제1의 광전변환막은, 유기계 광전변환막으로 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  7. 제1항에 있어서,
    상기 반도체 기판은, 광을 전하로 변환하는 제2의 광전변환부를 포함하는 것을 특징으로 하는 고체 촬상 소자.
  8. 제7항에 있어서,
    상기 제어부는, 상기 제1의 광전변환부와 상기 반도체 기판의 사이에 마련되는 것을 특징으로 하는 고체 촬상 소자.
  9. 제8항에 있어서,
    상기 제어부와 상기 반도체 기판의 사이에 마련된, 광을 전하로 변환하는 제3의 광전변환부를 또한 구비하는 것을 특징으로 하는 고체 촬상 소자.
  10. 제7항에 있어서,
    상기 제1의 광전변환부는, 상기 제어부와 상기 반도체 기판의 사이에 마련되는 것을 특징으로 하는 고체 촬상 소자.
  11. 제10항에 있어서,
    상기 제1의 광전변환부와 상기 반도체 기판의 사이에 마련된, 광을 전하로 변환하는 제3의 광전변환부를 또한 구비하는 것을 특징으로 하는 고체 촬상 소자.
  12. 제9항에 있어서,
    상기 제3의 광전변환부는, 광을 전하로 변환하는, 유기 광전변환막으로 이루어지는 제3의 광전변환막을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  13. 제1항에 있어서,
    상기 제어부는,
    상기 산화물 반도체층과 각각 적층되어 마련되는,
    상기 복수의 화소 트랜지스터를 구동하는 복수의 구동 배선을 갖는 구동 배선층과,
    상기 복수의 화소 트랜지스터에 전원 전압을 인가하는 복수의 전원 배선 및 화소 신호가 전달되는 복수의 신호 배선을 갖는 전원 신호 배선층과,
    상기 복수의 화소 트랜지스터의 복수의 게이트 전극을 갖는 게이트 전극층을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  14. 제13항에 있어서,
    상기 구동 배선은, Cu, Al, W, Ti, TiN, Ta, TaN 중의 적어도 어느 하나로 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  15. 제13항에 있어서,
    상기 전원 배선, 상기 신호 배선 및 상기 게이트 전극 중의 적어도 하나는, 투명 도전막으로 이루어지는 것을 특징으로 하는 고체 촬상 소자.
  16. 제13항에 있어서,
    상기 신호 배선의 배선폭은, 상기 구동 배선에 비하여 넓은 것을 특징으로 하는 고체 촬상 소자.
  17. 제13항에 있어서,
    상기 게이트 전극층은, 상기 복수의 화소 트랜지스터를 둘러싸는 실드 전극을 또한 갖는 것을 특징으로 하는 고체 촬상 소자.
  18. 제1항에 있어서,
    상기 제1의 광전변환부는, 절연막을 통하여 상기 제1의 광전변환막과 접하는 축적용 제어막을 또한 포함하는 것을 특징으로 하는 고체 촬상 소자.
  19. 제1항에 있어서,
    상기 제1의 광전변환부는, 상기 반도체 기판의 상방에서 보아, 서로 선대칭의 관계에 있는, 2개의 화소 구획을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  20. 반도체 기판의 상방에, 화소 트랜지스터의 채널 형성 영역이 되는 산화물 반도체층을 형성하고,
    상기 산화물 반도체층의 상방에, 복수의 화소 트랜지스터의 복수의 게이트 전극을 포함하는 게이트 전극층을 형성하고,
    상기 게이트 전극층의 상방에, 상기 복수의 화소 트랜지스터에 전원 전압을 인가하는 복수의 전원 배선 및 화소 신호가 전달되는 복수의 신호 배선을 포함하는 전원 신호 배선층을 형성하고,
    상기 전원 신호 배선층의 상방에, 상기 복수의 화소 트랜지스터를 구동하는 복수의 구동 배선을 포함하는 구동 배선층을 형성하고,
    상기 구동 배선층의 상방에, 제2의 전극을 형성하고,
    상기 제2의 전극의 상방에, 제1의 광전변환막을 형성하고,
    상기 제1의 광전변환막 위에, 제1의 전극을 형성하는 것을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  21. 제20항에 있어서,
    상기 제1의 전극상에 제1의 봉지막을 형성하는 것과,
    제2의 광전변환부, 및, 당해 제2의 광전변환부상에 마련된 제2의 봉지막을 갖는 다른 반도체 기판과, 상기 반도체 기판을, 상기 제1 및 제2의 봉지막이 서로 대향하도록 접합하는 것을 또한 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
KR1020207032344A 2018-05-21 2019-04-19 고체 촬상 소자 및 그 제조 방법 KR102663945B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-097228 2018-05-21
JP2018097228 2018-05-21
PCT/JP2019/016889 WO2019225250A1 (ja) 2018-05-21 2019-04-19 固体撮像素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20210011375A true KR20210011375A (ko) 2021-02-01
KR102663945B1 KR102663945B1 (ko) 2024-05-10

Family

ID=68615590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207032344A KR102663945B1 (ko) 2018-05-21 2019-04-19 고체 촬상 소자 및 그 제조 방법

Country Status (7)

Country Link
US (2) US12027542B2 (ko)
EP (1) EP3799122B1 (ko)
JP (1) JP7235739B2 (ko)
KR (1) KR102663945B1 (ko)
CN (1) CN112119500A (ko)
TW (1) TWI810298B (ko)
WO (1) WO2019225250A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749701B2 (en) * 2020-01-10 2023-09-05 Canon Kabushiki Kaisha Reducing noise in an image capturing device, image capturing device unit, and image capturing apparatus
JP7413102B2 (ja) * 2020-03-17 2024-01-15 キオクシア株式会社 半導体装置
JP2022026845A (ja) * 2020-07-31 2022-02-10 浜松ホトニクス株式会社 撮像装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065137A (ja) * 1996-08-19 1998-03-06 Sony Corp 固体撮像素子
JP2003332551A (ja) 2002-05-08 2003-11-21 Canon Inc カラー撮像素子及びカラー受光素子
JP2005051115A (ja) 2003-07-30 2005-02-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタ、薄膜トランジスタの製造方法、光機能素子および光機能素子の製造方法
KR20080101757A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 고체 촬상 장치, 촬상 기기, 전자 기기
JP2009105381A (ja) 2007-10-19 2009-05-14 Samsung Electronics Co Ltd 透明なトランジスタを備えたｃｍｏｓイメージセンサー
JP2009267912A (ja) 2008-04-28 2009-11-12 Nippon Hoso Kyokai <Nhk> カラー撮像装置
JP2011029337A (ja) 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2014053553A (ja) * 2012-09-10 2014-03-20 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
KR20150106400A (ko) * 2013-01-16 2015-09-21 소니 주식회사 고체 촬상 소자 및 전자 기기
JP2017055085A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
JP2017157816A (ja) 2016-03-01 2017-09-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
WO2017169314A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、及び電子装置
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5932902A (en) * 1996-08-19 1999-08-03 Sony Corporation Solid-state imaging device with element-separating electrodes
JP2007067194A (ja) * 2005-08-31 2007-03-15 Fujifilm Corp 有機光電変換素子、および積層型光電変換素子
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065137A (ja) * 1996-08-19 1998-03-06 Sony Corp 固体撮像素子
JP2003332551A (ja) 2002-05-08 2003-11-21 Canon Inc カラー撮像素子及びカラー受光素子
JP2005051115A (ja) 2003-07-30 2005-02-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタ、薄膜トランジスタの製造方法、光機能素子および光機能素子の製造方法
KR20080101757A (ko) * 2007-05-18 2008-11-21 소니 가부시끼 가이샤 고체 촬상 장치, 촬상 기기, 전자 기기
JP2009105381A (ja) 2007-10-19 2009-05-14 Samsung Electronics Co Ltd 透明なトランジスタを備えたｃｍｏｓイメージセンサー
JP2009267912A (ja) 2008-04-28 2009-11-12 Nippon Hoso Kyokai <Nhk> カラー撮像装置
JP2011029337A (ja) 2009-07-23 2011-02-10 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2014053553A (ja) * 2012-09-10 2014-03-20 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
KR20150106400A (ko) * 2013-01-16 2015-09-21 소니 주식회사 고체 촬상 소자 및 전자 기기
JP2017055085A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
JP2017157816A (ja) 2016-03-01 2017-09-07 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
WO2017169314A1 (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、及び電子装置
JP2018060910A (ja) * 2016-10-05 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置

Also Published As

Publication number Publication date
JPWO2019225250A1 (ja) 2021-07-29
US20210233948A1 (en) 2021-07-29
TW202005072A (zh) 2020-01-16
TWI810298B (zh) 2023-08-01
CN112119500A (zh) 2020-12-22
US12027542B2 (en) 2024-07-02
EP3799122B1 (en) 2024-09-25
US20240313013A1 (en) 2024-09-19
EP3799122A1 (en) 2021-03-31
EP3799122A4 (en) 2021-06-23
KR102663945B1 (ko) 2024-05-10
WO2019225250A1 (ja) 2019-11-28
JP7235739B2 (ja) 2023-03-08

Similar Documents

Publication Publication Date Title
JP7359766B2 (ja) 固体撮像素子、固体撮像装置、及び、固体撮像素子の読み出し方法
KR102653049B1 (ko) 촬상 장치
TWI846699B (zh) 固體攝像元件、固體攝像裝置、電子機器及固體攝像元件之製造方法
US20240313013A1 (en) Solid-state imaging element and manufacturing method thereof
US11990497B2 (en) Solid-state imaging element and electronic device
CN113302761A (zh) 摄像元件和摄像装置
TWI833771B (zh) 固體攝像裝置
US20240065010A1 (en) Solid-state imaging device and imaging method
TWI840383B (zh) 固體攝像裝置
US20220415969A1 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
KR102717893B1 (ko) 고체 촬상 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right