KR20210002738A - 전자파 차폐 시트 - Google Patents

전자파 차폐 시트 Download PDF

Info

Publication number
KR20210002738A
KR20210002738A KR1020207036280A KR20207036280A KR20210002738A KR 20210002738 A KR20210002738 A KR 20210002738A KR 1020207036280 A KR1020207036280 A KR 1020207036280A KR 20207036280 A KR20207036280 A KR 20207036280A KR 20210002738 A KR20210002738 A KR 20210002738A
Authority
KR
South Korea
Prior art keywords
layer
electromagnetic wave
conductive layer
wave shielding
substrate
Prior art date
Application number
KR1020207036280A
Other languages
English (en)
Other versions
KR102311989B1 (ko
Inventor
카즈노리 마츠도
료타 우메자와
켄지 안도
츠토무 하야사카
Original Assignee
토요잉크Sc홀딩스주식회사
토요켐주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토요잉크Sc홀딩스주식회사, 토요켐주식회사 filed Critical 토요잉크Sc홀딩스주식회사
Publication of KR20210002738A publication Critical patent/KR20210002738A/ko
Application granted granted Critical
Publication of KR102311989B1 publication Critical patent/KR102311989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0045—Casings being rigid plastic containers having a coating of shielding material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0083—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising electro-conductive non-fibrous particles embedded in an electrically insulating supporting structure, e.g. powder, flakes, whiskers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 전자파 차폐 시트는, 기판(20)과, 기판(20)의 편면 또는 양면에 탑재된 전자 부품(30)과, 전자 부품(30)의 탑재에 의해 형성된 단차부 및 기판의 일부를 피복하고, 전자파 반사층 및 전자파 흡수층 중 적어도 한쪽의 층을 갖는 전자파 차폐층(1)을 구비하는 부품 탑재 기판(101)에 이용되는 전자파 차폐층(1)을 형성하기 위한 전자파 차폐 시트(10)이며, 전자파 반사층의 열 프레스 전의 도전층 (2), 및 전자파 흡수층의 열 프레스 전의 도전층(2) 중 적어도 한쪽을 갖고, 전자파 반사층의 열 프레스 전의 도전층(2)은, 바인더 수지 및 도전성 필러를 포함하고, 전자파 흡수층의 열 프레스 전의 도전층(2)은 바인더 수지와 전자파 흡수 필러를 포함한다. 도전층(2)의 23℃에서의 영률을 10~700MPa로 한다.

Description

전자파 차폐 시트
본 발명은, 부품 탑재 기판의 전자파 차폐층의 형성에 적합한 전자파 차폐 시트에 관한 것이다.
IC칩 등의 전자 부품을 탑재한 전자 기판은, 외부로부터의 자장(磁場)이나 전파에 의한 오작동을 방지하기 위해, 또한 전자 기판 내부에서 발생하는 전기 신호의 불필요한 복사를 줄이기 위해, 통상, 전자파 차폐 구조가 설치되어 있다. 종래, IC칩의 차폐에는 스퍼터링 공법이 사용되어 왔지만, 설비 투자의 문제 등으로부터 대체 기술이 요구되고 있다.
그래서, 최근 전자 부품의 외골격을 구성하는 몰드 수지 상에, 전자파 차폐 시트를 피복하는 방법(특허문헌 1~3)이 제안되고 있다.
국제공개공보 제2014/083875호 국제공개공보 제2014/027673호 국제공개공보 제2015/186624호
특허문헌 1~3에는, 전자파 차폐 시트를 열 프레스하여 전자 부품의 표면에 전자파 차폐층을 형성하는 기술이 개시되어 있다. 예를 들면, 특허문헌 3에서는 봉지(封止) 수지를 형성한 전자 부품이 탑재된 기판에 대해서 하프 다이싱을 행하고, 그 요철면에 전자파 차폐 시트를 열 프레스 한다. 이때 하프 다이싱에 의해 형성되는 볼록부의 에지는 예각이므로, 도 16에 나타내는 바와 같이, 전자파 차폐 시트를 열 프레스하면, 에지부에 있어서 전자파 차폐 시트가 파단되기 쉽다(예를 들면 도 16의 A-1이나 A-2). 이 때문에, 외관이 악화될 뿐만 아니라 전자파 차폐층의 품질이 저하되는 문제가 있다(이하, 에지 피복성). 한편, 에지부의 파단을 억제하기 위해 전자파 차폐 시트의 막의 경도(硬度)를 향상하면, 도 17에 나타내는 바와 같이 전자파 차폐 시트의 오목부의 메움성이 악화되거나, 도 18에 나타내는 바와 같이 홈부에서 전자파 차폐 시트가 파단하여, 예를 들면 기판의 홈부 측면의 그랜드부와 접속할 수 없는 등의 문제가 있다(이하, 그라운드 접속성).
또한, 전자 부품은 장기적인 내후성이 요구되는 점에서, 프레셔 쿠커 테스트(PCT 내성)를 견딜 수 있는 것이 필수로 되어 있다. 그러나, 전자 부품 사이의 홈에 메우도록 전자파 차폐 시트에 유연성을 부여한 후, PCT 내성을 부여하는 것은 매우 어렵다는 문제도 있다.
본 발명은, 상기 배경을 감안하여 이루어진 것이며, 메움성, 그라운드 접속성, 에지 피복성, 및 PCT 내성이 양호한 전자파 차폐층을 제공할 수 있는 전자파 차폐 시트를 제공하는 것을 목적으로 한다.
본 발명자들이 예의 검토를 거듭한 결과, 이하의 양태에 있어서, 본 발명의 과제를 해결할 수 있음을 알아내고 본 발명을 완성하기에 이르렀다.
[1]: 기판과,
상기 기판의 편면(片面) 또는 양면(兩面)에 탑재된 전자 부품과,
상기 전자 부품의 탑재에 의해 형성된 단차부 및 상기 기판의 적어도 일부의 노출면을 피복하고, 전자파 반사층 및 전자파 흡수층 중 적어도 한쪽 층을 갖는 전자파 차폐층,
을 구비한 전자 부품 탑재 기판에 사용되는 상기 전자파 차폐층을 형성하기위한 열 프레스 전의 전자파 차폐 시트이며,
상기 전자파 반사층의 열 프레스 전의 도전층, 및 상기 전자파 흡수층의 열 프레스 전의 도전층 중 적어도 한쪽을 갖고,
상기 전자파 반사층의 열 프레스 전의 도전층은, 바인더 수지와 도전성 필러를 포함하고,
상기 전자파 흡수층의 열 프레스 전의 도전층은, 바인더 수지와 전자파 흡수 필러를 포함하고,
상기 도전층의 23℃에서의 영률이 10~700MPa인 전자파 차폐 시트.
[2] : 상기 도전층의 80℃에서의 영률이 5~85MPa인 것을 특징으로 하는 [1]에 기재된 전자파 차폐 시트.
[3] : 상기 도전층의 유리 전이 온도(Tg)는 -15℃~30℃이며, 당해 도전층을 180℃에서 2시간 가열한 후의 유리 전이 온도(Tg)는 20~80℃인 것을 특징으로 하는 [1] 또는 [2]에 기재된 전자파 차폐 시트.
[4] : 상기 도전층의 23℃에서의 영률과 당해 도전층의 80℃에서의 영률의 비[23℃에서의 영률]/[80℃에서의 영률]이 1.8~8.5인 [1]~[3] 중 어느 한 항에 기재된 전자파 차폐 시트.
[5] : 상기 도전층의 경화도는, 60~99%인 것을 특징으로 하는 [1]~[4] 중 어느 한 항에 기재된 전자파 차폐 시트.
본 발명에 의하면, 메움성, 그라운드 접속성, 에지 피복성 및 PCT 내성이 양호한 전자파 차폐층을 형성하는 전자파 차폐 시트를 제공할 수 있다. 이에 의해, 신뢰성이 높은 부품 탑재 기판, 및 전자 기기를 제공할 수 있다.
도 1은, 본 실시 형태에 관련한 전자 부품 탑재 기판의 일례를 나타내는 모식적 사시도이고,
도 2는, 도 1의 II-II 절단부 단면도이고,
도 3은, 본 실시 형태에 관련한 전자 부품 탑재 기판의 다른 일례를 나타내는 모식적 단면도이고,
도 4는, 본 실시 형태에 관련한 적층체의 일례를 나타내는 모식적 단면도이고,
도 5는, 본 실시 형태에 관련한 적층체의 일례를 나타내는 모식적 단면도이고,
도 6은, 본 실시 형태에 관련한 적층체의 일례를 나타내는 모식적 단면도이고,
도 7은, 본 실시 형태에 관련한 전자 부품 탑재 기판의 제조 공정 단면도이고,
도 8은, 본 실시 형태에 관련한 전자 부품 탑재 기판의 제조 공정 단면도이고,
도 9는, 본 실시 형태에 관련한 전자 부품 탑재 기판의 제조 공정 단면도이고,
도 10은, 본 실시 형태에 관련한 전자 부품 탑재 기판의 제조 공정 단면도이고,
도 11은, 본 실시 형태에 관련한 전자 부품 탑재 기판의 제조 공정 단면도이고,
도 12는, 본 실시 예에 관련한 전자 부품 탑재 기판의 다른 일례를 나타내는 모식적 단면도이고,
도 13은, 본 실시 형태에 관련한 전자 부품 탑재 기판의 제조 공정 단면도이고,
도 14는, 메움성능에 관한 비교 예 및 실시 예의 일례를 나타내는 부품 탑재 기판의 단면도이고,
도 15는, 본 실시 예에 관련한 부품 탑재 기판의 평가 방법을 나타내는 모식 적 단면도이고,
도 16은, 종래의 전자파 차폐 시트에 의해 전자파 차폐층을 형성한 전자 부품 탑재 기판의 일례를 나타내는 모식적 사시도이고,
도 17은, 메움성 불량의 일례이고,
도 18은, 메움성 불량의 일례이다.
이하, 본 발명을 적용한 실시 형태의 일례에 관해서 설명한다. 또한, 본 명세서에서 특정하는 수치는, 실시 형태 또는 실시 예에 개시한 방법에 의해 구해지는 값이다. 또한, 본 명세서에서 특정하는 수치 「A∼B」는, 수치 A와 수치 A보다 큰 값 및 수치 B와 수치 B보다 작은 값을 충족하는 범위를 말한다. 또한, 본 명세서에서의 「시트」란, JIS에서 정의되는 「시트」뿐만 아니라, 「필름」도 포함하는 것으로 한다. 설명을 명확하게 하기 위해서, 이하의 기재 및 도면은 적절하게 단순화되어 있다. 또한, 동일한 요소 부재는, 다른 실시 형태에 있어서도 동일 부호로 나타낸다. 본 명세서 중에 나오는 각종 성분은 특별히 주석하지 않으면, 각각 독립적으로 일종 단독으로도 2종 이상을 병용해도 좋다.
또한, 본 실시 형태에서의 도전성 필러, 전자파 흡수 필러, 및 무기 필러의 평균 입자 지름 D50은, 레이저 회절·산란법에 의해 측정함으로써 구할 수 있다.
[부품 탑재 기판]
본 실시 형태의 부품 탑재 기판은, 기판과, 상기 기판의 적어도 한쪽의 면에 탑재된 전자 부품과, 상기 전자 부품의 탑재에 의해 형성된 단차부 및 기판의 노출 면을 피복하는 전자파 차폐층을 구비한다. 전자파 차폐층은, 기판 상의 요철부를 피복하는 것으로서, 전자 부품의 측면 및 천면(天面)과, 기판의 노출된 면의 적어도 일부를 피복한다. 전자파 차폐층은 전자 부품이 탑재되어 있는 쪽의 전체면을 피복하는 것이 보다 바람직하다.
본 실시 형태의 부품 탑재 기판은, 전자 부품의 탑재에 의해 형성된 단차부의 홈이 바둑판 줄 형상이며, 홈의 폭(a)(도 7 참조)을 1로 했을 때에, 홈의 깊이 (b)(도 7 참조)가 1~7배이며, 홈의 폭(a)은 50~500μm인 경우에도 기판상의 요철 부를 균일하게 전자파 차폐층에 의해 피복하는 것이 가능하며, 홈으로의 메움성이 양호하다는, 뛰어난 효과를 가지고 있다.
도 1에 본 실시 형태에 관련한 부품 탑재 기판의 모식적 사시도를, 도 2에 도 1의 II-II 절단부 단면도를 나타낸다. 부품 탑재 기판(101)은, 기판(20), 전자 부품(30) 및 전자파 차폐층(1) 등을 갖는다.
부품 탑재 기판(101)에는, 내찰상(耐擦傷性), 수증기 배리어성, 산소 배리어성을 나타내는 필름과 같은 다른 층이나, 자계(磁界) 컷을 강화하는 필름 등이 더 적층되어 있어도 좋다.
<기판과 전자 부품>
기판(20)은, 전자 부품(30)을 탑재 가능하며, 또한 후술하는 열 프레스 공정에 견딜 수 있는 기판이면 좋고, 임의로 선택할 수 있다. 예를 들면, 동박 등으로 이루어지는 도전 패턴이 표면 또는 내부에 형성된 워크 보드, 실장 모듈 기판, 프린트 배선판 또는 빌드업 법 등에 의해 형성된 빌드업 기판을 들 수 있다. 또한, 리지드 기판 뿐만 아니라 필름이나 시트 형상의 플렉서블 기판을 사용해도 좋다. 상기 도전 패턴은, 예를 들면, 전자 부품(30)과 전기적으로 접속하기 위한 전극·배선 패턴(도시하지 않음), 전자파 차폐층(1)과 전기적으로 접속하기 위한 그라운드 패턴(22)이다. 기판(20) 내부에는, 전극·배선 패턴, 비아(도시하지 않음) 등을 임의로 설치할 수 있다.
전자 부품(30)은, 도 1의 예에 있어서는 기판(20) 상에 5×4개 어레이 형태로 배치되어 있다. 그리고, 기판(20) 및 전자 부품(30)의 노출면을 피복하도록 전자파 차폐층(1)이 설치되어 있다. 즉, 전자파 차폐층(1)은, 전자 부품(30)에 의해 형성되는 단차부인 요철을 추종하도록 피복되어 있다.
전자 부품(30)의 개수, 배치, 형상 및 종류는 임의이다. 어레이 형태로 전자 부품(30)를 배치하는 양태 대신에 전자 부품(30)을 임의의 위치에 배치해도 좋다. 부품 탑재 기판(101)을 단위 모듈로 개편화(個片化) 하는 경우, 도 2에 나타내는 바와 같이, 기판 상면에서 기판의 두께 방향으로 단위 모듈을 구획하도록 하프 다이싱 홈인 하프 컷 홈(25)을 형성해도 좋다. 또한, 본 실시 형태에 관련한 부품 탑재 기판은, 단위 모듈로 개편화 하기 전의 기판, 및 단위 모듈로 개편한 후의 기판 양쪽을 포함한다. 즉, 도 1, 도 2와 같은 복수의 단위 모듈(전자부품(30))이 탑재된 부품 탑재 기판(101) 외에, 도 3과 같은 단위 모듈로 개편한 후의 부품 탑재 기판(102)도 포함한다. 물론, 개편화 공정을 거치지 않고, 기판(20) 상에 1개의 전자 부품(30)을 탑재하여 전자파 차폐층으로 피복한 부품 탑재 기판도 포함된다. 즉, 본 실시 형태에 관련한 부품 장착 기판은, 기판 상에 적어도 하나의 전자 부품이 탑재되어 있으며, 전자 부품의 탑재에 의해 형성된 단차부의 적어도 일부에 전자파 차폐층이 피복된 구조를 포괄한다.
전자 부품(30)은, 반도체 집적 회로 등의 전자 소자가 봉지 수지에 의해 일체적으로 피복된 부품 전반을 포함한다. 예를 들면, 집적 회로(도시하지 않음)가 형성된 반도체 칩(31)(도 3 참조)이 봉지 수지(32)에 의해 몰드 성형되어 있는 양태가 있다. 기판(20)과 반도체 칩(31)은, 이들의 접촉 영역을 통해서, 또는 본딩 와이어(33), 솔더 볼(도시하지 않음) 등을 통해서 기판(20)에 형성된 배선 또는 전극(21)과 전기적으로 접속된다. 전자 부품은, 반도체 칩 외에, 인덕터, 써미스터, 캐패시터 및 저항 등을 예시할 수 있다.
전자 부품의 단차부에 있어서의 에지는 R(알)이 50μm이하인 것이 바람직하다. 특별한 처리를 실시하지 않는 한 하프 다이싱에 의해 형성된 홈의 에지부는 예각이 되어 R이 50μm이하가 된다. 전자파 차폐층의 깨짐을 줄이기 위해서 에지부의 R을 더 둔각으로 하는 수단은 있지만, 공정이 늘어나 비용이 높아진다. 이에 대해 본 실시 형태의 전자파 차폐 시트를 사용하는 경우, 에지가 예각이어도 전자파 차폐층의 깨짐을 현저하게 억제하고, 균일하게 피복층을 형성할 수 있다는 우수한 효과를 갖는다. 또한, 에지가 예각인 것은 필수는 아니고, 90°, 둔각 및 R형상의 에지에 대해서 본 발명을 적용할 수 있다.
본 실시 형태에 관련한 전자 부품(30) 및 기판(20)은, 공지의 양태에 대해서 널리 적용할 수 있다. 도 3의 예에 있어서는, 반도체 칩(31)은 이너 비아(23)를 통해서 기판(20)의 이면의 솔더 볼(24)에 접속되어 있다. 또한, 기판(20) 내에는 전자파 차폐층(1)과 전기적으로 접속하기 위한 그라운드 패턴(22)이 형성되어 있다. 또한, 개편화 후의 부품 탑재 기판에, 복수의 전자 부품(30)이 탑재되어 있어도 좋다. 또한, 전자 부품(30) 내에는, 단수 또는 복수의 전자 소자 등을 탑재할 수 있다.
<전자파 차폐층>
전자파 차폐층은, 적어도 도전층을 갖는 본 실시 형태의 전자파 차폐 시트에 의해 형성된다. 전자파 차폐 시트의 도전층 측이 전자 부품 위가 되도록 올려 놓고 열 프레스함으로써, 도전층이 전자 부품의 측면 및 천면을 적어도 일부 피복하여, 전자파 차폐층을 형성한다.
전자파 차폐층은, 도전성 필러를 함유하고 전자파 반사층으로서 사용하는 것도, 전파 흡수 필러를 함유하고 전자파 흡수층으로서 사용하는 것도 가능하다.
도 2를 이용하여 일례를 설명하면, 전자파 차폐층(1)은, 전자 부품(30)이 탑재된 기판(20) 위에, 후술하는 전자파 차폐 시트를 올려 놓고서 열 프레스함으로써 얻어진다. 전자파 차폐층(1)은, 전자파 차폐 시트의 도전층이 변형후, 경화한 것이다. 도전층은, 바인더 수지 및 도전성 필러(전자파 반사 필러)를 함유시켜 도전성을 부여함으로써 전자파 반사층으로서 기능한다. 전자파 반사층에 있어서 도전성 필러는 연속적으로 접촉되어 있으며, 등방 도전성을 나타낸다.
한편, 도전층은, 도전성 필러 대신에 전자파 흡수 필러를 함유시킴으로써 전자파 흡수층으로서 기능한다. 전자파 반사층이나 전자파 흡수층으로 함으로써, 전자 부품(30) 및/또는 기판(20)에 내장된 신호 배선 등에서 발생하는 불필요한 복사를 차폐하고, 또한 외부로부터의 자장과 전파에 의한 오동작을 방지할 수 있다. 전자파 차폐층을 전자파 반사층, 또는 전자파 흡수층의 어느 쪽으로 하는가는, 전자 부품의 종류나 외부의 대책이 필요한 노이즈에 의해 적절히 선택할 수 있다.
전자파 차폐층의 피복 영역은, 전자 부품(30)의 탑재에 의해 형성된 단차부 (요철부)의 전역을 피복하는 것이 바람직하다. 전자파 차폐층은 차폐 효과를 충분히 발휘시키기 위해, 기판(20)의 측면 또는 상면에 노출되는 그라운드 패턴(22) 또는/및 전자 부품의 접속용 배선 등의 그라운드 패턴(도시하지 않음)에 접속하는 구성이 바람직하다. 상기의 그라운드 패턴으로의 접속이 설계상 곤란한 경우, 도전 테이프나 도전성 가스켓 등에 의해 전자파 차폐층과, 부품 탑재 기판의 기판 혹은 부품 탑재 기판을 조립하는 케이스체 등의 그라운드 부재를 직접 접속해도 좋다.
전자파 차폐층은, 단층 또는 복층 중 어느 것이라도 좋다. 복층의 경우, 도전층을 2층 적층하는 양태가 바람직하다. 바람직한 복층의 예로서, 도전성 필러의 함유량이 다른 도전층을 2층 적층한 전자파 차폐 시트, 섬유형상(와이어 형상) 도전층과, 비섬유형상(비와이어 형상) 도전층을 2층 적층한 전자파 차폐 시트를 예시할 수 있다. 또한, 예를 들면 나뭇가지 형상의 도전성 필러를 함유하는 도전층과, 플레이크 형상의 도전성 필러를 함유하는 도전층을 적층한 전자파 차폐 시트 등의, 서로 형상이 다른 도전성 필러를 포함한 도전층을 갖는 전자파 차폐 시트를 예시 할 수 있다. 복층으로 하는 경우, 그라운드 접속성을 높이는 관점에서 부품 탑재 기판에 접하는 쪽에 도전성이 높은 도전층을 배치하는 것이 바람직하다. 또한, 전자파 반사층이 되는 열 프레스 전의 도전층과, 전자파 흡수층이 되는 열 프레스 전의 도전층을 적층해서 이루는 전자파 차폐 시트도 적합하다.
한편에서 전자파 차폐층에 이방 도전성의 층을 포함하면, 기판(20)의 그라운드 패턴(22)으로의 접속 신뢰성이 악화하는 경향이 있기 때문에 포함하지 않는 것이 바람직하다. 이것은, 전자 부품이 탑재된 기판에서의 오목부의 예를 들면 저부에 위치하는 그라운드와, 이방 도전성의 층의 도전성 필러의 접지 확률이 저하하기 때문이다.
전자파 차폐층의 두께는, 용도에 따라 적절하게 설계할 수 있다. 박형화가 요구되고 있는 용도에는, 전자 부품의 상면 및 측면을 피복하는 전자파 차폐층의 두께는 2~75μm의 범위가 바람직하고, 3~65μm이 보다 바람직하고, 5~55μm이 특히 바람직하다. 고주파 노이즈를 높은 정밀도로 차폐하는 용도로는, 두께를, 예를 들면 15~200μm 정도로 할 수 있다.
전자파 차폐층의 균열이 발생되기 쉬운 장소는, 전자 부품(30)의 에지부를 피복하는 부분이다. 전자 부품의 에지부에 있어서 전자파 차폐층의 균열이 발생하면, 전자파 차폐 효과의 저하를 초래하기 때문에, 요철부의 피복성은 특히 중요해진다.
본 실시 형태의 전자파 차폐층은, 에지 피복성이 매우 뛰어나다.
전자파 흡수층은, 바인더 수지 이외에 전자파 흡수 필러를 포함한 전자파 흡수성의 도전층으로 형성할 수 있다.
전자파 흡수층의 피복 영역은, 전자파 반사층과 마찬가지로 전자부품(30)의 탑재에 의해 형성된 단차부(요철부)의 전역을 피복하는 양태가 바람직하다.
[전자파 차폐 시트]
본 실시 형태의 전자파 차폐 시트는 적어도 도전층을 갖는다.
전자 부품이 탑재된 기판 상에 전자파 차폐 시트를 올려 놓고 열 프레스함으로써 도전층이 전자 부품 및 기판의 단차부에 메워넣어져, 전자파 차폐층을 형성한다. 단차의 높이나 홈, 기판의 강도에 의해 열 프레스시의 압력과 온도를 적절히 설정하면 된다.
전자파 차폐 시트는, 도전층에 더하여, 핸들링성의 향상이나 단차부로의 메워짐성을 더 향상시키기 위해, 보강층 및 쿠션층이 적층되어 있어도 좋다.
이들 층의 적층 방법은 특별히 한정되지 않지만, 각 층을 라메이팅하는 방법, 쿠션층 상에 도전성 수지 조성물을 도공, 인쇄하는 방법 등을 들 수 있다.
도 4에 쿠션층 및 보강층을 적층한 전자파 차폐 시트의 실시 형태를 나타낸다. 도 4의 전자파 차폐 시트(10)는, 도전층(2)과, 도전층(2)의 한 주면(主面) 상에 형성된 쿠션층(7)과, 쿠션층(7) 상에 형성된 보강층(3)을 구비한다. 도전층(2)의 쿠션층(7)이 적층되어 있지 않은 다른 주면 위에는, 이형성 기재(도시하지 않음)를 적층할 수 있다. 또한, 보강층(3)과 쿠션층(7)은, 앵커층을 통해서 적층하는 것이 바람직하다.
또한, 전자파 차폐 시트는, 쿠션층/도전층의 적층 구성으로 해도 좋다. 쿠션 층 및 도전층은, 각각 독립적으로 단층이라도 복층이라도 좋다. 쿠션층/도전층의 적층 구성에 있어서, 쿠션층보다도 도전층의 면적을 작게 하고, 또한 평면에서 볼때 쿠션층의 액자(사진틀) 영역을 갖도록 적층하는(도전층을 쿠션층 상에 섬 모양으로 적층한다) 것이 바람직하다. 이렇게 함으로써, 전자파 차폐 시트의 열 프레스시에 도전층이 쿠션층으로부터 스며 나와서 열 프레스 장치 등의 다른 부재에 부착되는 것을 효과적으로 방지할 수 있다.
(도전층)
도전층은, 전자파 차폐층을 형성하기 위한 층이며, 적어도 바인더 수지와, 도전성 필러, 또는 전자파 흡수 필러를 함유한다.
도전층의 23℃에서의 영률은 10~700MPa이다. 23℃에서의 영률은 30~500MPa보다 바람직하고, 50~300MPa이 더욱 바람직하다. 23℃에서의 영률을 10~700MPa로 함으로써 메움성과 그라운드 접속성 및 에지 피복성을 양호한 것으로 할 수 있다. 또한, PCT 내성도 양호하게 된다.
또한, 본 실시 형태에 있어서의 「23℃에서의 영률」은 이하와 같이 구할 수있다.
23℃, 상대 습도 50%에서 24시간 정치(靜置)한 도전층을, 23℃, 상대 습도 50%의 항온 항습 내에서 측정을 행한다. 상기 도전층을 인장 속도 50mm/min 및 표선(標線)간 25mm의 조건으로 인장 시험기에 의해 응력-변형 곡선을 측정하여, 변형(신장)이 0.1~0.3%인 영역의 선형 회귀(기울기)를 23℃에서의 영률로 한다.
이러한 23℃에서의 영률을 만족하는 도전층은, 예를 들면 적어도 바인더 수지로서 열경화성 수지와, 도전성 필러 또는 전자파 흡수 필러를 함유하는 도전성 수지 조성물을 박리 시트에 도공한 후, 건조시켜, 열 환경하에서 에이징해서 반경 화시킴으로써 얻을 수 있다. 또한, 여기서 말하는 건조와 열 환경하에서의 에이징은 동시여도 달라도 좋다.
그리고 또한, 도전층은, 80℃에서의 영률이 5~80MPa인 것이 바람직하고, 9~65MPa이 보다 바람직하고, 13~60MPa이 한층 더 바람직하다. 80℃에서의 영률을 5~85MPa로 함으로써 열 프레스시의 신장이 양호해져 메움성과 그라운드 접속성을 양호한 것으로 할 수 있다.
또한, 본 실시 형태에서의 「80℃에서의 영률」은 80℃ 상대 습도 50%의 챔버 내에서, 응력-변형 곡선을 측정하는 이외는 23℃에서의 영률과 마찬가지로 측정해서 구할 수 있다.
또한, [23℃에서의 영률]과 [80℃에서의 영률]의 비[23℃에서의 영률]/[80℃에서의 영률]은, 1.8~8.5가 바람직하다. 보다 바람직하게는 3.2~8.5이며, 한층 더 바람직하게는 3.9~7.1이다. 비[23℃에서의 영률]/[80℃에서의 영률]을 1.8~8.5의 범위로 함으로써, 전자파 차폐 시트를 열 프레스해서 전자파 차폐층으로 했을 때에, 부품 탑재 기판에 대한 메움성, 그라운드 접속성, 에지 피복성 그리고 PCT 내성을 효과적으로 향상시킬 수 있다.
도전층은, 열 프레스 후에 전자파 차폐층으로서 기능한다. 도전층은 바인더 수지와 도전성 필러, 또는 전자파 흡수 필러를 혼합한 도전성 수지 조성물을 시트 화 함으로써 얻을 수 있다.
또한, 도전층은, 경화도가 60~99%인 것이 바람직하고, 65~98%가 더 바람직하고, 70~97%가 한층 더 바람직하다. 경화도를 60%이상으로 함으로써 도전층의 파단 강도가 증가하여 에지 내성을 보다 향상시킬 수 있다. 한편, 경화도를 99% 이하로 함으로써 열 프레스시의 신장을 양호하게 하여 홈으로의 메움성을 보다 향상시킬 수 있다.
또한, 본 실시 형태에서의 「경화도」란 아래와 같이 해서 구할 수 있다.
100메쉬의 철망을 폭 30mm, 길이 100mm로 재단하여 중량(W1)을 측정한다. 이어서 폭 10mm, 길이 80mm의 도전층을 상술한 철망으로 감싸 시험편으로 만들고 중량(W2)을 측정한다. 제작한 시험편을 용제 중에 침지시켜 실온에서 2시간 침지후, 시험편을 용제에서 꺼내어 120℃에서 30분간 건조한 후, 중량(W3)을 측정한다. 하기 계산식[I]를 이용하여 용해하지 않고 철망에 남은 도전층의 함유 비율을 경화도로서 산출한다.
(W3-W1)/(W2-W1)×100[%] [I]
용제는, 메틸에틸케톤(이하, MEK), 톨루엔, 이소프로필 알코올, 클로로포름에서 선택되는, 단독 또는 혼합 용제 중에서 가장 도전층의 용해도가 높은 것을 선정한다.
또한, 도전층의 유리 전이 온도(Tg)는, -15~30℃가 바람직하고, -10~25℃가보다 바람직하고, -5~20℃가 한층 더 바람직하다. 도전층의 유리 전이 온도(Tg)를 상기 범위로 함으로써, 열 프레스시에 도전층이 요철을 추종하기 쉬워져 메움성능 및 그라운드 접속성이 보다 향상된다.
또한, 도전층을 180℃에서 2시간 가열한 후의 유리 전이 온도(Tg)는, 0~80℃가 바람직하고, 20~80℃가 보다 바람직하고, 25~65℃가 한층 더 바람직하고, 30~55℃가 특히 바람직하다. 도전층을 180℃에서 2시간 가열한 후의 유리 전이 온도(Tg)를 0℃ 이상으로 함으로써 형성된 전자파 차폐층의 PCT 내성이 보다 향상하므로 바람직하다. 또한 도전층을 180℃에서 2시간 가열한 후의 유리 전이 온도(Tg)를 80℃ 이하로 함으로써 부품 탑재 기판의 변형(휨)을 경감하여 수율을 향상시킬 수 있다.
도전층 및 도전층을 180℃에서 2시간 가열한 후의 층의 Tg는, 동적 점탄성 측정 장치에 의해 측정할 수 있다.
도전층을 180℃ 2시간 가열한 후의 25℃에서의 저장 탄성률은 0.5~8GPa가 바람직하고, 1~7GPa이 보다 바람직하며, 2~6GPa이 한층 더 바람직하다. 상기 범위로함으로써, 형성된 전자파 차폐층의 PCT 내성이 보다 향상되고, 또한 내찰상성도 향상시키기 위해 바람직하다. 또한, 본 명세서에서 말하는 저장 탄성률은, 동적 탄성률 측정 장치 DVA-200(아이티계측 제어사 제품)를 이용하여, 측정 시료에 대해서 변형 양식「인장」, 주파수 10Hz, 승온 속도 10℃/분, 측정 온도 범위 -50~300℃의 조건에서 측정한 25℃에서의 저장 탄성률의 값을 말하는 것으로 한다.
또한, 도전층의 -50℃~50℃에서의 선팽창 계수는 10~300ppm이 바람직하고, 20~250ppm이 더 바람직하고, 30~200ppm이 한층 더 바람직하다. 또한, 50℃~170℃에 서의 선팽창 계수는 50~500ppm이 바람직하고, 70~400ppm이 보다 바람직하고, 80~300ppm이 한층 더 바람직하다. 이에 따라 전자 부품의 변형이나 왜곡 등의 발생을 효과적으로 방지할 수 있다. 또한, 본 명세서에서 선팽창 계수는 JIS-K7197에 기재된 플라스틱의 열 기계 분석에 의한 선 팽창률 시험 방법에 의해 측정된 값을 사용한다.
도전층의 두께는, 전자 부품의 천면 및 측면 및 기판의 노출면에 피복하는 것이 가능한 두께로 한다. 사용되는 바인더 수지의 유동성이나, 전자 부품간의 거리의 사이즈에 따라 변동할 수 있지만, 통상, 12~90μm가 바람직하고, 18~80μm가 보다 바람직하고, 23~70μm이 한층 더 바람직하다. 막 두께를 12μm이상으로 함으로써 메움성, 그라운드 접속성, 및 에지 내성이 향상된다. 한편, 90μm이하로 함으로써 핸들링성을 향상하면서 동시에 전자 기기의 박막화를 달성할 수 있다.
≪바인더 수지≫
도전층을 형성하는 바인더 수지에 관해서 설명한다.
바인더 수지로서는, 열경화성 수지를 이용하는 것이 바람직하다. 열경화성 수지는, 경화성 화합물 반응 타입을 사용할 수 있다. 그리고 또한, 열경화성 수지가 자기 가교해도 좋다. 열경화성 수지를 사용하는 경우, 경화성 화합물과 반응 가능한 반응성 관능기를 갖는 것이 바람직하다.
열 경화성 수지의 적합한 예는, 폴리우레탄 수지, 폴리우레탄우레아 수지, 페녹시 수지, 아크릴계 수지, 폴리에스테르 수지, 폴리아미드 수지, 에폭시계 수지, 폴리스티렌 수지, 폴리카보네이트 수지, 폴리아미드이미드 수지, 폴리에스테르아미드 수지, 폴리에테르에스테르 수지, 및 폴리이미드 수지를 들 수 있다. 열경화성 수지는, 자기 가교 가능한 관능기를 가지고 있어도 좋다. 예를 들면, 리플로우시의 가혹한 조건에서 사용하는 경우의 열 경화성 수지로서는, 에폭시계 수지, 우레탄계 수지, 우레탄우레아계 수지, 폴리카보네이트계 수지 및 폴리아미드 중 적어도 하나를 포함하고 있는 것이 바람직하다. 또한, 가열 공정에 견딜 수 있는 범위이면, 열 경화성 수지와 열 가소성 수지를 병용할 수 있다.
열 경화성 수지의 반응성 관능기로서는, 카르복실기, 수산기, 에폭시기 등이 있다. 열경화성 수지의 산가(酸價)는, 3~30mgKOH/g인 것이 바람직하다. 산가를 상기 범위로 함으로써 에지 피복성이 향상되는 효과를 얻을 수있다. 산가의 보다 바람직한 범위는, 4~20mgKOH/g이고, 더욱 바람직한 범위는 5~10mgKOH/g이다.
경화성 화합물은, 열경화성 수지의 반응성 관능기와 가교 가능한 관능기를 갖고 있다. 경화성 화합물은, 에폭시 화합물, 이소시아네이트 화합물, 폴리카르보디이미드 화합물, 아지리딘 화합물, 산무수물기 함유 화합물, 디시안디아미드 화합물, 방향족 디아민 화합물 등의 아민 화합물, 페놀 노볼락 수지 등의 페놀 화합물, 유기 금속 화합물 등이 바람직하다. 경화성 화합물은 수지이어도 좋다. 이 경우, 열경화성 수지와 경화성 화합물의 구별은, 함유량이 많은 쪽을 열경화성 수지로 하고, 함유량이 적은 쪽을 경화성 화합물로서 구별한다.
경화성 화합물의 구조, 분자량은 용도에 따라서 적절히 설계할 수 있다.
도전층의 영률은, 상술한 열 경화성 수지 및 경화성 화합물의 배합량을 조정하거나 다른 종류를 결합해서 제어할 수 있다. 예를 들면, 폴리우레탄계 수지와 폴리카보네이트계 수지의 혼합계, 폴리카보네이트계 수지와 스티렌계 수지의 혼합 계, 폴리우레탄계 수지와 페녹시 수지의 혼합계로 하고, 그 배합 비율을 변경함으로써 영률을 제어할 수 있다. 또한, 복수의 경화성 화합물을 혼합하여 배합 비율을 변경하는 방법도 영률의 제어에 효과적이다.
또한 후술하는 도전성 필러의 종류나 첨가량에 따라서도 도전층의 영률을 제어할 수 있다. 도전성 필러의 평균 입자 지름 D50, BET 비표면적, 탭 밀도, 표면 처리를 변경하는 것도 영률의 제어에 효과적이다.
경화성 화합물은, 열 경화성 수지 100질량부에 대해서 1~70질량부 포함하는 것이 바람직하고, 3~65질량부가 보다 바람직하고, 3~60질량부가 한층 더 바람직하다.
상기 에폭시 화합물은, 에폭시기를 갖고 있으면 특히 제한은 없지만, 다관능의 에폭시 화합물인 것이 바람직하다. 열 프레스 등에 있어서, 에폭시 화합물의 에폭시기가, 열 경화성 수지의 카르복실기나 수산기와 열 가교함으로써 가교 구조를 얻을 수 있다. 에폭시 화합물로서, 상온·상압에서 액상을 나타내는 에폭시 화합물도 적합하다.
에폭시 화합물의 에폭시 당량은, 120~300g/eq의 범위인 것이 바람직하고, 180~280g/eq의 범위인 것이 보다 바람직하고, 200~260g/eq의 범위인 것이 특히 바람직하다. 에폭시 화합물의 에폭시 당량은, 120~300g/eq의 범위로 함으로써, 도전 층의 반경화물에서의 가교 밀도를 조정해서, 에지 피복성을 효과적으로 높일 수 있다.
바인더 수지로서, 상기 이외에 점착 부여 수지나 열 가소성 수지를 사용해도 좋다. 열 가소성 수지의 적합한 예는, 폴리올레핀계 수지, 비닐계 수지, 스티렌·아크릴계 수지, 디엔계 수지, 테르펜계 수지, 석유계 수지, 셀룰로오스계 수지, 폴리아미드계 수지, 폴리우레탄계 수지, 폴리에스테르계 수지, 폴리카보네이트계 수지, 불소계 수지 등을 들 수 있다. 점착 부여 수지로서는, 로진계 수지, 테르펜계 수지, 지환식계 석유 수지, 및 방향족계 석유 수지 등을 예시할 수 있다. 또한, 도전성 폴리머를 사용할 수 있다. 도전성 폴리머로서는, 폴리에틸렌디옥시티오펜, 폴리아세틸렌, 폴리피롤, 폴리티오펜, 폴리아닐린을 예시할 수 있다.
≪도전성 필러≫
도전성 필러(전자파 반사 필러)는, 금속 필러, 도전성 세라믹 필러 및 이들의 혼합물을 예시할 수 있다. 금속 필러는, 금, 은, 구리, 니켈 등의 금속 분말, 납땜 등의 합금 분말, 은 코팅 동분(銅粉), 금 코팅 동분, 은 코팅트 니켈분, 금 코팅 니켈분의 코어쉘형 필러가 예시된다. 뛰어난 도전 특성을 얻는 관점에서, 은을 함유하는 도전성 필러가 바람직하다. 비용의 관점에서는, 은 코팅 동분이 특히 바람직하다. 은 코팅 구리에서의 은의 함유량은, 도전성 필러 100질량% 중, 6~20질량%가 바람직하고, 보다 바람직하게는 8~17질량%이며, 더욱 바람직하게는 10~15질량%이다. 코어쉘형 필러의 경우, 코어부에 대한 코팅층의 피복률은, 표면 전체 100 질량% 중, 평균으로 60질량% 이상이 바람직하고, 70질량% 이상이 보다 바람직하고, 80잘량% 이상이 한층 더 바람직하다. 코어부는 비금속도 좋지만, 도전성의 관점에서는 도전성 물질이 바람직하고, 금속 필러가 더 바람직하다.
도전성 필러의 형상은, 플레이크 형상(비늘조각 모양)이 바람직하다. 또한 플레이크 형상과 다른 형상의 도전성 필러를 병용해도 좋다. 병용하는 도전성 필러의 형상은, 특별히 한정되지 않지만, 나뭇가지(덴드라이트) 형상, 섬유 형상, 바늘 형상 또는 구상의 도전성 필러가 바람직하다. 병용하는 도전성 필러는, 단독 또는 혼합해서 사용된다. 병용하는 경우, 플레이크 형상 도전성 필러 및 나뭇가지 형상 필러의 조합, 플레이크 형상 도전성 필러, 나뭇가지 형상 도전성 필러 및 구상 도전성 필러의 조합, 플레이크 형상 도전성 필러 및 구상 도전성 필러의 조합이 예시된다. 이들 중, 전자파 차폐층의 에지 피복성을 높이는 관점에서, 플레이크 형상 도전성 필러 단독 또는 플레이크 형상 도전성 필러와 나뭇가지 형상 도전성 필러의 조합이 보다 바람직하다.
플레이크 형상 도전성 필러의 평균 입자 직경 D50은 2~100μm가 바람직하고, 2~80μm가 보다 바람직하다. 한층 더 바람직하게는 3~50μm이며, 특히 바람직하게는 5~20μm이다. 나뭇가지 형상 도전성 필러의 평균 입자 지름 D50의 바람직한 범위도 마찬가지로, 2~100μm가 바람직하고, 2~80μm가 보다 바람직하다. 한층 더 바람직하게는 3~50μm이며, 특히 바람직하게는 5~20μm이다.
도전층에서의 도전성 필러의 함유량은, 우수한 전자파 차폐 특성을 얻는 관점에서 도전층 전체에 대해서 40~95질량% 포함하는 것이 바람직하다. 하한값은 보다 바람직하게는 45질량%이며, 한층 더 바람직하게는 50질량%이며, 특히 바람직하게는 55질량%이다.
≪전자파 흡수 필러≫
전자파 흡수 필러로서, 예를 들면, 철, Fe-Ni 합금, Fe-Co 합금, Fe-Cr 합금, Fe-Si 합금, Fe-Al 합금, Fe-Cr-Si 합금, Fe-Cr-Al 합금, Fe-Si-Al 합금 등의 철 합금, 및 카본 필러 등을 들 수 있다. 카본 필러는, 아세틸렌 블랙, 켓첸 블랙, 퍼니스 블랙, 카본 블랙, 카폰화이버, 카본 나노 튜브로 이루어지는 필러, 그래핀 필러, 그래파이트 필러 및 카본 나노 월을 예시할 수 있다.
전자파 흡수 필러의 형상 및 평균 입자 지름 D50의 적합한 예는, 상술한 전자파 반사 필러와 마찬가지이다.
전자파 흡수층을 형성하기 위한 도전층에서의 전자파 흡수 필러의 함유량은, 우수한 전자파 흡수 특성을 얻는 관점에서 전자파 흡수 필러를 함유하는 도전층 전체에 대해서 5~75질량% 포함하는 것이 바람직하다. 하한값은 보다 바람직하게는 10 질량%이며, 한층 더 바람직하게는 15질량%이며, 특히 바람직하게는 20질량%이다.
또한, 도전층은, 적어도 바인더 수지와, 도전성 필러 또는 전자파 흡수 필러를 함유하는 도전성 수지 조성물에 의해 형성할 수 있다. 도전성 수지 조성물은, 착색제, 난연제, 무기첨가제, 활제, 블로킹 방지제 등을 더 포함할 수 있다.
난연제로서는, 예를 들면, 할로겐 함유 난연제, 인 함유 난연제, 질소 함유 난연제, 무기 난연제 등을 들 수 있다.
무기 첨가제로서는, 예를 들면, 유리 섬유, 실리카, 탈크, 세라믹 등을 들 수 있다.
활제로서는, 예를 들면 지방산 에스테르, 탄화수소 수지, 파라핀, 고급 지방산, 지방산 아미드, 지방족 알코올, 금속 비누, 변성 실리콘 등을 들 수 있다.
블로킹 방지제로서는, 예를 들면, 탄산 칼슘, 실리카, 폴리메틸실세스퀴옥산, 규산 알루미늄염 등을 들 수 있다.
도전성 수지 조성물을 도공하는 방법으로서는, 예를 들면, 그라비아 코팅 방식, 키스 코팅 방식, 다이 코팅 방식, 립 코팅 방식, 콤마 코팅 방식, 블레이드 방식, 롤 코팅 방식, 나이프 코팅 방식, 스프레이 코팅 방식, 바 코팅 방식, 스핀 코팅 방식, 딥 코팅 방식 등을 사용할 수 있다.
(보강층)
보강층(3)은, 전자파 차폐 시트의 핸들링성을 부여하면서 동시에, 열 프레스시는 프레스의 힘을 쿠션층(7)에 전해서 도전층(2)를 피착체의 단차부의 홈에 메워넣는 데 사용된다. 또한, 열 프레스 후, 변형해서 단차부(요철)의 홈에 파고 든 쿠션층(7)을 박리할 때의 지지체가 되어, 박리성을 크게 향상시킨다.
보강층은, 수지 필름, 금속판 등에서 적절히 선택할 수 있고, 예를 들면, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리불화비닐, 폴리불화비닐리덴, 경질 폴리염화비닐, 폴리염화비닐리덴, 나일론, 폴리이미드, 폴리스티렌, 폴리비닐알코올, 에틸렌·비닐알코올 공중합체, 폴리카보네이트, 폴리아크릴로니트릴, 폴리부텐, 연질 폴리염화비닐, 폴리불화비닐리덴, 폴리에틸렌, 폴리프로필렌, 폴리우레탄 수지, 에틸렌초산비닐 공중합체, 폴리초산비닐 등의 플라스틱 시트 등, 글라신지(紙), 고급 종이(上質紙), 크래프트 종이, 코팅지 등의 종이류, 각종의 부직포, 합성지, 금속박이나 이들을 조합한 복합 필름 등을 들 수 있지만, 이 중에서도 핸들링성이나 비용의 관점에서, 폴리에틸렌 테레프탈레이트, 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리페닐렌 설파이드 중 어느 것인 것이 바람직하다. 그리고 또한, 폴리에틸렌 테레프탈레이트 및 폴리이미드가 보다 바람직하다.
보강층의 두께는, 20μm이상이 바람직하며, 25μm이상이 보다 바람직하며, 38μm이상이 한층 더 바람직하다. 보강층의 두께를 20μm이상으로 함으로써, 보강층의 강도가 향상하므로 메움성, 이형성 및 핸들링성이 보다 향상된다. 또한, 보강층의 두께는 특별히 제한은 없지만, 250μm이하인 경우, 전자파 차폐 시트의 이형성 및 핸들링성이 향상되므로 바람직하다.
(쿠션층)
쿠션층은, 열 프레스시에 용융하는 층이며, 도전층(2)의 전자 부품(30)의 탑재에 의해 형성된 단차부로의 추종성을 촉구하는 쿠션재로서 기능한다. 또한, 이형성이 있어 도전층과 접합하지 않고, 열 프레스 공정 후에 도전층에서 박리 가능한 층이다.
또한, 쿠션층이 이형층을 갖는 경우에는, 쿠션성을 갖는 부재와 이형층을 합친 구성을 가리킨다.
쿠션층은, 적어도 열 가소성 수지를 포함하는 열 가소성 수지 조성물에 의해 형성할 수 있다. 또한, 열 가소성 수지 조성물은, 열 가소성 수지 이외에 가소제나 열 경화제, 무기 필러 등을 포함하고 있어도 좋다.
열 가소성 수지로서는, 폴리올레핀계 수지, 산을 접목시킨 산 변성 폴리올레핀계 수지, 폴리올레핀과 불포화 에스테르의 공중합 수지, 비닐계 수지, 스티렌·아크릴계 수지, 디엔계 수지, 셀룰로오스계 수지, 폴리아미드 수지, 폴리우레탄 수지, 폴리에스테르 수지, 폴리카보네이트 수지, 폴리이미드계 수지, 또는 불소 수지 등을 들 수 있다.
이들 중에서도, 폴리올레핀계 수지, 산을 접목시킨 산 변성 폴리올레핀계 수지, 폴리올레핀과 불포화 에스테르의 공중합 수지, 비닐계 수지가 바람직하다.
열 가소성 수지는, 1종을 단독으로, 또는 필요에 따라서 임의의 비율로 2종 이상 혼합해서 사용할 수 있다.
폴리올레핀계 수지는, 에틸렌, 프로필렌, α-올레핀 화합물 등의 호모폴리머 또는 코폴리머가 바람직하다. 구체적으로는, 예를 들면, 저밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 직쇄상 저밀도 폴리에틸렌, 고밀도 폴리에틸렌, 폴리프로필렌 호모폴리머, 폴리프로필렌 코폴리머 등을 들 수 있다.
이들 중에서도 폴리에틸렌 수지 및 폴리프로필렌 수지가 바람직하고, 보다 바람직하게는 폴리에틸렌 수지이다.
산 변성 폴리올레핀계 수지는, 말레인산이나 아크릴산, 메타크릴산, 이타콘산 등이 접목된 폴리올레핀 수지가 바람직하다.
이들 중에서도 말레인산 변성 폴리올레핀 수지가 바람직하다.
폴리올레핀과 불포화 에스테르의 공중합 수지에서의 불포화 에스테르로서는 아크릴산 메틸, 아크릴산 에틸, 아크릴산 이소부틸, 아크릴산 n-부틸, 아크릴산 이소옥틸, 메타크릴산 메틸, 메타크릴산 이소부틸, 말레인산 디메틸, 말레인산 디에틸 및 메타크릴산 글리시딜 등을 들 수 있다.
이들 중에서도 폴리올레핀으로서 에틸렌, 불포화 에스테르로서 메타크릴산 글리시딜로 이루어진, 에틸렌-메타크릴산 글리시딜 공중합 수지가 바람직하다.
비닐계 수지는, 초산 비닐 등의 비닐 에스테르의 중합에 의해 얻어지는 폴리머 및 비닐 에스테르와 에틸렌 등의 올레핀 화합물과의 코폴리머가 바람직하다. 구체적으로는, 예를 들면, 에틸렌-초산비닐 공중합체, 에틸렌-프로피온산 비닐 공중합체, 부분 켄화 폴리비닐알코올 등을 들 수 있다.
이들 중에서도 에틸렌-초산비닐 공중합체가 바람직하다.
스티렌·아크릴계 수지는, 스티렌이나 (메타)아크릴로니트릴, 아크릴아미드 류, 말레이미드류 등으로 이루어진 호모폴리머 또는 코폴리머가 바람직하다. 구체적으로는, 예를 들면, 신디오택틱 폴리스티렌, 폴리아크릴로니트릴, 아크릴 코폴리머 등을 들 수 있다.
디엔계 수지는, 부타디엔이나 이소프렌 등의 공역 디엔 화합물의 호모폴리머 또는 코폴리머 및 그들의 수소 첨가물이 바람직하다. 구체적으로는, 예를 들면, 스티렌-부타디엔 고무, 스티렌-이소프렌 블록 코폴리머, 스티렌-에틸렌·부틸렌-스티렌 블록 코폴리머, 스티렌-에틸렌·프로필렌-스티렌 블록 코폴리머, 스티렌-이소프렌-스티렌 블록 코폴리머, 스티렌-부틸렌·부타디엔-스티렌 블록 코폴리머, 스티렌-에틸렌·부틸렌-스티렌 블록 코폴리머와 스티렌-에틸렌·부틸렌 블록 코폴리머의 혼합물 등을 들 수 있다.
셀룰로오스계 수지는, 셀룰로오스 아세테이트 부틸레이트 수지가 바람직하다. 폴리카보네이트 수지는, 비스페놀 A 폴리카보네이트가 바람직하다.
폴리이미드계 수지는, 열가소성 폴리이미드, 폴리아미드이미드 수지, 폴리아 믹산형 폴리이미드 수지가 바람직하다.
쿠션층은 도 5에 나타내는 바와 같이, 열 프레스 후 쿠션층과 전자파 차폐층의 박리를 용이하게 하기 위해, 쿠션층(7)은 쿠션성의 부재(6) 외에도 이형층(4)을 포함한 형태로 할 수 있다. 이형층(4)으로서는, 폴리프로필렌, 폴리메틸펜텐, 환상 올레핀 폴리머, 실리콘, 불소 수지로 이루어진 층을 형성하는 것이 바람직하다. 이 중에서도 폴리프로필렌, 폴리메틸펜텐, 실리콘, 불소 수지가 더욱 바람직하다.
상기 형태 외에, 알키드, 실리콘 등의 이형제를 코팅하는 형태도 바람직하다.
이형층의 두께는, 0.001~70μm가 바람직하고, 0.01~50μm가 보다 바람직하다.
시판의 쿠션층으로서는, 미츠이토세로사 제품 「CR1012」, 「CR1012MT4」, 「CR1031」, 「CR1033」, 「CR1040」, 「CR2031MT4」 등을 이용할 수 있다. 이러한 시판의 쿠션층은 쿠션층의 양면을 이형층으로서 폴리메틸펜텐으로 사이에 끼운 층 구성으로 되어 있고 본원에서는 이들의 일체 구성을 쿠션층이라 부른다. 이 한쪽에, 보강층을 적층함으로써 메움성 및 기판 균열을 좋게 할 수 있다.
쿠션층의 두께는, 50~300μm가 바람직하고, 75~250μm이 보다 바람직하고, 100~200μm가 한층 더 바람직하다. 50μm 이상으로 함으로써 메움성을 향상할 수 있다. 300μm이하로 함으로써 전자파 차폐 시트의 핸들링성을 양호한 것으로 할 수있다. 또한, 상기 쿠션층의 두께는, 이형층을 갖는 경우, 이형층을 포함한 값이다.
(앵커층)
보강층과 쿠션층은, 앵커층을 통해서 적층하는 양태가 바람직하다.
쿠션층(7)은 도 6에 나타내는 바와 같이, 보강층(3)과 쿠션층(7)의 계면에 앵커층(5)을 가질 수 있다. 앵커층(5)은, 쿠션층(7)과 보강층(3)을 접합하는 역할을 한다. 열 프레스시에 앵커층(5)에 고정됨으로써 쿠션층(7)은 보다 확실하게 요철에 메워넣어진다. 그리고 또한, 열 프레스 후에 쿠션층(7)을 박리할 때, 보광층(3)과의 계면 박리를 억제하여 수율을 높일 수 있다.
앵커층(5)은, 열 프레스의 온도에 의해 접착성의 저하 및 발포가 일어나지 않는 것이면 되고, 점착제(감압식 접착제) 및 그 이외의 접착제를 사용할 수 있다.
점착제는, 아크릴계 점착제 또는 우레탄계 접착제가 바람직하다.
접착제 이외의 접착제로서, 열 경화성 접착제, 가압 경화성 접착제, 물 경화성 접착제를 사용할 수 있다. 열 경화성 접착제는 도전층(2)에서 설명한 열 경화성 수지 및 경화제를 사용할 수 있다.
앵커층(5)에 점착제를 사용하는 경우, 도 13에 나타내는 바와 같이, 열 프레스 시에 쿠션층(7)의 단부를 피복하도록 앵커층(5)의 단부가 유동하여 쿠션층(7)의 횡방향으로의 유동을 억제한다. 그 결과, 쿠션층(7)의 단차부(요철)의 홈으로의 메워넣음을 촉구하여 도전층(2)이 오목부에도 균일하게 메워넣어진 전자파 차폐층(1)을 형성할 수 있다.
앵커층(5)의 두께는 1~70μm가 바람직하고 3~50μm가 보다 바람직하다. 두께를 상기 범위로 함으로써 쿠션층(7)의 횡방향으로의 유동을 억제하고, 또 프레스의 압력을 효율적으로 쿠션층(7)에 전하므로 메움성이 향상된다.
상술한 도전층, 보강층 및 쿠션층의 두께의 측정 방법은, 접촉식의 막 두께 계측, 및 단면 관찰에 의한 계측 등으로 측정할 수 있다.
(변형 예 1)
상기 실시 형태에서는, 전자파 차폐층의 열 프레스 전의 층으로서 도전층을 사용하는 예를 설명했지만, 도전층을 대신하거나 또는 도전층과 병용해서 자성층을 이용할 수도 있다. 이때, 본 명세서에서 말하는 자성층이란, 열 프레스에 의해 전자파 흡수층으로서 기능하는 층이며, 전자파 흡수층으로서 도전성을 보이지 않지만 자성을 나타내는 층을 말한다. 자성층의 단계에서 반드시 자성을 나타내고 있을 필요는 없고, 열 프레스 후의 전자파 흡수층에 있어서 자성을 나타내고 있으면 된다. 또한, 자성층에는 상기 실시 형태에서 설명한 도전성을 갖는 전자파 반사층 및 전자파 흡수층을 형성하는 층은 포함하지 않는 것으로 한다. 즉, 도전성과 자성의 양자를 겸비하고 있는 전자파 흡수층을 형성하는 층은 도전층으로 분류하는 것으로 한다. 변형 예 1에 관련한 전자파 차폐 시트는, 별도로 명기하는 경우를 제외하고, 상기 실시 형태의 도전층을 그대로 자성층과 대체해서 적용할 수 있다.
자성층은, 전자파 흡수 필러 중, 상기 자성층을 형성하는 필러로 변경하지 않는 한, 도전층과 유사한 조성, 배합 및 제조 방법에 의해 얻어진다. 자성층으로서 요구되는 23℃에서의 영률은 도전층과 동일하다. 또한, 자성층의 80℃에서의 영률, 비[23℃에서의 영률]/[80℃에서의 영률], 및 경화도 각각의 적합한 범위(바람직한 범위, 보다 바람직한 범위 및 한층 더 바람직한 범위)도 도전층과 마찬가지이다. 그리고 또한, 자성층의 유리 전이 온도(Tg) 및 자성층을 180℃에서 2시간 가열 한 후의 유리 전이 온도(Tg)의 적합한 범위(바람직한 범위, 보다 바람직한 범위 및 한층 더 바람직한 범위)도 마찬가지이다. 또한, 자성층을 형성하기 위한 전자파 흡수 필러(자성 필러)의 적합한 평균 입자 지름 D50의 적합한 범위는 도전성 필러 및 전자파 흡수 필러와 동일하다. 또한, 바인더 수지는 상기 실시 형태와 같은 수지를 적합하게 적용할 수 있다.
자성층을 형성하기 위한 전자파 흡수 필러로서는, 탄소 재료로 이루어진 필러나 자성 산화철을 예시할 수 있다. 예를 들어, Mg-Zn 페라이트, Mn-Zn 페라이트, Mn-Mg 페라이트, Cu-Zn 페라이트, Mg-Mn-Sr 페라이트, Ni-Zn 페라이트 등의 페라이트계 물질 등을 예시할 수 있다. 상기 실시형태에서 예시한 도전성 필러나 전자파 흡수 필러를 포함하고 있어도 좋다.
변형 예 1에 따르면, 상기 실시 형태와 같은 효과를 얻을 수 있다.
[부품 탑재 기판의 제조 방법]
이하, 본 실시형태에 관련한 부품 탑재 기판의 제조 방법의 일 예에 관해서 도 7 내지 도 11을 이용해서 설명한다. 다만, 본 발명의 제조 방법은, 이 방법에 한정되는 것은 아니다.
부품 탑재 기판의 제조 방법으로서는, 기판(20)에 전자 부품(30)을 탑재하는 공정(a)과, 전자 부품(30)이 탑재된 기판(20) 상에, 보강층(3), 쿠션층(7) 및 도전 층으로 이루어진 전자파 차폐 시트(10)를 설치하는 재치(載置,올려놓음)공정(b)과, 전자 부품(30)의 탑재에 의해 형성된 단차부의 적어도 일부를 포함하는 기판(20)의 노출면에 도전층(2)이 추종하도록, 열 프레스에 의해 접합해서 전자파 차폐층(1)을 얻는 공정(c)과, 그 후, 쿠션층(7)과 보강층(3)을 제거하는 공정(d)을 갖춘다.
<공정(a)>
공정(a)는, 기판에 전자 부품을 탑재하는 공정이다.
우선, 기판(20)에 전자 부품(30)을 탑재한다. 도 7은, 공정(a)에 의해 얻어지는, 본 실시 형태에 따른 부품 탑재 기판의 제조 공정 단계의 기판의 일례이다. 동 도면에 도시된 바와 같이, 기판(20) 위에 반도체 칩(도시하지 않음)을 탑재하고, 반도체 칩이 형성되어 있는 기판(20) 위를 봉지(封止)수지에 의해 몰드 성형하고, 전자 부품 사이의 상방에서 기판(20) 내부까지 도달하도록 몰드 수지 및 기판(20)을 다이싱 등에 의해 하프 커팅한다. 미리 하프 커팅된 기판 상에 전자 부품(30)을 어레이 형태로 배치하는 방법도 좋다. 또한, 전자 부품(30)이란, 도 8의 예에서는 반도체 칩을 몰드 성형한 일체물을 말하고, 절연체에 의해 보호된 전자 소자 전반을 말한다. 하프 커팅은, 기판 내부까지 도달시키는 형태 외에, 기판면까지 컷팅하는 양태가 있다. 또한, 기판 전체를 이 단계에서 컷팅해도 좋다. 이 경우에는, 점착 테이프 부착 기체상에 기판을 재치해서 위치 어긋남이 생기지 않도록 하는 것이 바람직하다. 이 경우, 점착 테이프 부착 기체에 관해서 열 프레스에 의한 균열이나 변형의 문제가 발생한다.
상기 전자 부품간의 홈은 메움성의 불균일을 해소하는 관점에서 바둑판줄 형상인 것이 바람직하다.
몰드 성형하는 경우의 봉지 수지의 재료는 특별히 한정되지 않지만, 열 경화성 수지가 통상적으로 사용된다. 봉지 수지의 형성 방법은 특별히 한정되지 않고, 인쇄, 라미네이트, 트랜스퍼 성형, 컴프레션, 주형(注型) 등을 들 수 있다. 몰딩 성형은 임의이며, 전자 부품의 탑재 방법도 임의로 변경할 수 있다.
<공정 (b)>
공정(b)는, 공정 (a) 후, 보강층, 쿠션층 및 도전층의 순서로 적층되어 이루어지는 전자파 차폐 시트를, 기판에 탑재된 전자 부품 상에 상기 도전층을 대향 배치하도록 재치하는 공정이다.
도 8에 나타내는 바와 같이, 공정 (a) 후, 기판(20)에 탑재된 전자부품(30) 위에 전자파 차폐 시트(10)를 설치한다. 전자파 차폐 시트(10)는 기판(20) 및 전자 부품(30)의 접합 영역에 도전층(2)이 대향 배치하도록 재치한다. 재치후, 임시 첩부(貼付)해도 좋다.
임시로 붙이는 방법으로서, 전자파 차폐 시트(10)를 기판 상에 올려, 다리미 등의 열원으로 가볍게 전체면 또는 단부를 열 프레스 해서 임시로 붙인다. 전체면에 열 프레스하는 경우, 리지드 기판용의 열 롤 라미네이터와 같은 장치가 이용된다. 제조 설비 혹은 기판(20)의 사이즈 등에 따라서 기판(20)의 영역마다 복수의 전자파 차폐 시트(10)를 이용하거나, 전자 부품(30)마다 전자파 차폐 시트(10)를 이용해도 좋지만, 제조 공정의 단순화의 관점에서는, 기판(20) 상에 탑재된 복수의 전자 부품(30) 전체에 한장의 전자파 차폐 시트(10)를 이용하는 것이 바람직하다.
<공정 (c)>
공정 (c)는, 공정 (b) 후, 전자 부품의 탑재에 의해 형성된 단차부 및 기판의 노출면에 도전층이 추종하도록, 열 프레스에 의해 접합해서 전자파 차폐층을 얻는 공정이다 .
도 9에 나타내는 바와 같이, 공정 (b)에 의해 얻어진 제조 기판을, 한 쌍의 프레스 기판(40) 사이에 끼워 지지해서 열 프레스 한다. 도전층(2)은, 쿠션층(7)의 용융에 의한 가압에 의해, 제조 기판에 형성된 하프 커팅 홈(25)을 따르도록 연신되고, 전자 부품(30) 및 기판(20)에 추종해서 피복되어, 전자파 차폐층(1)이 형성된다. 프레스 기판(40)을 릴리스함에 따라서 도 10에 나타내는 제조 기판이 얻어진다.
열 프레스 공정의 온도는 쿠션층(7)의 용융 온도 이상이고, 보강층(3)의 용융 온도 미만의 온도인 것이 바람직하다. 이 온도로 함으로써, 쿠션층(7)을 용융시키면서 보강층(3)의 강도를 유지할 수 있다. 열 프레스 공정의 가열 온도는, 100℃ 이상인 것이 바람직하고, 보다 바람직하게는 110℃ 이상, 한층 더 바람직하게는 120℃ 이상이다. 또한, 상한 값으로서는, 전자 부품(30)의 내열성에 의존하는데, 220℃ 이하인 것이 바람직하고, 200℃ 이하인 것이 보다 바람직하고, 180℃ 이하인 것이 한층 더 바람직하다.
열 프레스 공정의 압력은, 전자 부품(30)의 내구성, 제조 설비 혹은 필요에 따라서, 도전층(2)의 피복성을 확보할 수 있는 범위에서 임의로 설정할 수 있다. 압력 범위로서는 한정되지 않지만, 0.5~15.0MPa 정도가 바람직하고, 1~13.0MPa의 범위가 보다 바람직하고, 2~10.0MPa의 범위가 한층 더 바람직하다. 또한, 필요에 따라서 전자파 차폐층 상에 보호층 등을 설치해도 좋다.
열 프레스 시간은, 전자 부품의 내열성, 도전층에 사용하는 바인더 수지, 및 생산 공정 등에 따라서 설정할 수 있다. 열 프레스 시간은 1분~2시간 정도의 범위가 적합하다. 또한 열 프레스 시간은 1분~1시간 정도가 보다 바람직하다. 바인더 수지로서 열 경화성 수지를 사용할 경우는, 이 열 프레스에 의해 열 경화성 수지가 경화한다. 다만, 열 경화성 수지는, 유동이 가능하다면 열 프레스 전에 부분적으로 경화 혹은 실질적으로 경화가 완료되어 있어도 좋다.
열 프레스 장치는, 가압식 열 프레스 장치, 트랜스퍼 몰드 장치, 컴프레션 몰드 장치, 진공 압공 성형 장치 등을 사용할 수 있다.
또한, 도 9에 프레스의 방향을 나타내는 화살표는 일례이며, 상하에 한정되는 것은 아니다.
<공정 (d)>
공정 (d)는, 공정 (c) 후, 쿠션층과 보강층을 제거하는 공정이다.
이어서, 전자파 차폐층(1)보다 상층에 피복되어 있는 쿠션층(7) 및 보강층(3)을 박리한다. 이에 따라, 전자 부품(30)을 피복하는 전자파 차폐층(1)을 갖는 부품 탑재 기판(101)을 얻는다(도 1, 2, 11 참조).
공정 (d) 후, 다이싱 블레이드 등을 이용해서 기판(20)에서의 부품 탑재 기판(101)의 개별의 제품 영역에 대응하는 위치에서 XY 방향으로 다이싱(도 2 참조)한다. 이로 인해, 전자 부품(30)이 전자파 차폐층(1)으로 피복된 부품 탑재 기판이 얻어진다. 또한, 기판(20)에 형성된 그라운드 패턴(22)과 전자파 차폐층이 전기적으로 접속된 부품 탑재 기판이 얻어진다.
(변형 예 2)
상기 실시 형태에서는, 기판에 전자 부품을 탑재한 전자 부품 탑재 기판에 전자파 차폐 시트를 적용하는 제조 방법의 일례에 관해서 설명했지만, 기판을 갖지않는 전자 부품에 대해서도 본 실시 형태의 전자파 차폐 시트를 적용할 수 있다. 변형 예 2에 따른 전자파 차폐 시트는, 상기 실시 형태 및 변형 예 1과 같은 시트를 사용할 수 있다. 기판을 재치대로 변경하는 이외는 실시 형태와 같은 방법에 의해 전자 부품에 전자파 차폐층을 피복할 수 있다. 변형 예 2에 따른 전자파 차폐층이 구비된 전자 부품은, 예를 들면 다음의 방법으로 제조할 수 있다.
재치대(재치 기판이나 재치 시트를 포함)에 복수의 전자 부품을 직접 배치하고, 전자 부품의 노출면(전자 부품이 재치대와 맞닿아 있지 않은 전자 부품의 천면 및 측면 등)에 대해서, 본 실시 형태의 전자파 차폐 시트를 열 프레스함으로써 전자파 차폐층을 복수의 전자 부품에 일괄 형성할 수 있다. 즉, 변형 예 2에 있어서는, 예를 들면 도 1의 예에서의 기판(20)을 재치대로 대체하여 상기 실시 형태와 같은 방법으로 재치대에 전자 부품을 설치하고, 전자파 차폐 시트를 열 프레스해서 필요에 따라서 개편화(個片化) 함으로써 전자파 차폐층이 구비된 전자 부품을 얻을 수 있다. 이 방법에 의하면, 복수의 전자 부품의 노출면에 대해서 전자파 차폐층을 일괄해서 피복할 수 있다.
전자 부품으로서는, 예를 들면, 재치대의 접촉면이 되는 저면에 노출되는 다이 패드 위에 IC 칩이 배치되고, 저면 및 측면에 노출되는 복수의 단자가 형성되고, 전체가 봉지 수지에 의해 몰드 성형되어 있는 전자 부품(예를 들면 QFN 패키지)을 들 수 있다. 전자 부품 측면의 단자를 그라운드 단자로 하고, 전자 부품의 천면 및 측면을 전자파 차폐층으로 피복함으로써 그라운드 단자와 전자파 차폐층을 전기적으로 접속할 수 있다.
또한, 재치 기판 등의 재치대 위에 전자 부품을 직접 배치하는 방법 대신에, 재치대 상에 몰드 성형 전의 전자 부품을 배치 또는 형성하고, 복수의 몰드 성형 전의 전자 부품에 대해서 봉지 수지에 의해 일괄해서 봉지 수지층(몰드 수지층)을 형성해도 좋다. 이 경우, 이 봉지 수지층에 대해서 단위 모듈을 구획하도록 하프 커팅 홈을 형성한다. 이어서, 상기 실시 형태 또는 변형 예 1의 전자파 차폐 시트를, 이들의 하프 커팅 홈을 갖는 복수의 전자 부품에 대해서 일괄 열 프레스해서, 전자 부품의 천면 및 하프 커팅 홈에 의해 형성된 전자 부품의 측면에 전자파 차폐층을 피복한다. 그 후, 차폐층 및 봉지 수지층을 다이싱해서 개편화 한 전자파 차폐층이 구비된 전자 부품을 얻는다. 봉지 수지층을 하프 커팅하는 방법에 의하면, 전자파 차폐층을 피복하고 싶지 않은 영역(예를 들면, 신호 전극이 형성되어 있는 영역)의 전자 부품 측면에 대해서 전자파 차폐층을 피복하지 않도록 하면서 전자파 차폐층을 피복하고 싶은 영역(예를 들면, 그라운드 전극이 형성되어 있는 영역)의 전자 부품 측면에 대해서 전자파 차폐층을 피복하는 것도 가능해진다.
상기 전자 부품의 예는 일례이며, 다양한 형태에 대해서 본 실시 형태 및 변형 예 1의 전자파 차폐 시트를 적용할 수 있다. 변형 예 2에 따른 전자파 차폐층이 구비된 전자 부품에 의하면, 기판을 가지고 있지 않은 전자 부품에 대해서, 메움성, 그라운드 접속성, 에지 피복성, 및 PCT 내성이 양호한 전자파 차폐층을 제공할 수 있다.
[전자 기기]
본 실시 형태에 관련한 부품 탑재 기판은, 예를 들면, 기판(20)의 이면에 형성된 솔더 볼 등을 통해서 실장 기판에 실장할 수 있어 전자 기기에 탑재할 수 있다. 예를 들면, 본 실시 형태에 관련한 부품 탑재 기판은, PC, 테블릿 단말기, 스마트 폰, 드론 등을 비롯한 각종 전자 기기에 사용할 수 있다.
실시 예
이하, 본 발명을 실시 예에 의해 더욱 상세하게 설명하는데, 본 발명은 다음의 실시 예에 한정되는 것은 아니다. 또한, 실시 예 중의 「부」는 「질량부」를, 「%」는 「질량%」를 각각 나타내는 것으로 한다. 또한, 본 실시 예에 기재된 값은, 다음의 방법에 의해 구했다.
(1)시험 기판의 제작
유리 에폭시로 이루어진 기판 상에, 몰드 봉지된 전자 부품을 어레이 형태로 탑재한 기판을 준비했다. 기판의 두께는 0.3mm이며, 몰드 봉지 두께, 즉 기판 상면에서 몰드 봉지재의 꼭대기면까지의 높이(부품 높이) H는 0.7mm이다. 그 후, 부품끼리의 간극인 홈에 부응해서 하프 다이싱을 행하여 시험 기판을 얻었다(도 12 참조). 하프 커팅 홈 깊이는 0.8mm(기판(20)의 커팅 홈 깊이는 0.1mm), 하프 커팅 홈폭은 0.2mm로 하였다.
시험 기판의 모식적 단면도를 도 12에 나타낸다.
이하, 실시 예에서 사용한 재료를 나타낸다.
바인더 수지 1 : 폴리우레탄계 수지 산가 10[mgKOH/g](토요켐사 제품)
바인더 수지 2 : 폴리카보네이트계 수지 산가 5[mgKOH/g](토요켐사 제품)
바인더 수지 3 : 스티렌계 수지 산가 11[mgKOH/g](토요켐사 제품)
바인더 수지 4 : 페녹시계 수지 산가 15[mgKOH/g](토요켐사 제품)
경화성 화합물 1 : 에폭시 수지, 「데나콜 EX830」(2관능 에폭시 수지 에폭시 당량 = 268g/eq) 나가세켐텍스사 제품
경화성 화합물 2 : 에폭시 수지, 「YX8000」(수첨 비스페놀 에폭시 수지 에폭시 당량=210g/eq) 미츠비시케미컬사 제품
경화성 화합물 3 : 에폭시 수지 「jER157S70」(비스페놀A 노볼락형 에폭시 수지 에폭시 당량=208g/eq) 미츠비시케미컬사 제품
경화 촉진제 : 아지리딘 화합물, 「케미타이토 PZ-33」(니혼쇼쿠바이사 제품)
도전성 필러 1 : 은으로 이루어진 비늘조각 형상 입자(평균 입자 지름 D50=6.0μm, 두께 0.8μm)
전파 흡수 필러 1 : Fe-Si-Cr계 비늘조각 형상 자성 입자(평균 입자 지름 D50:9.8μm, 두께 0.5μm)
전파 흡수 필러 2 : Fe-Co계 비늘조각 형상 자성 입자(평균 입자 지름 D50:13μm, 두께 0.6μm)
전파 흡수 필러 3 : 카본 나노 튜브(CNT) 입자(평균 입자 지름 D50:15μm, 두께 0.9μm)
이형성 기재 : 표면에 실리콘 이형제를 코팅한 두께가 50μm인 PET 필름
<23℃, 80℃에서의 영률의 측정>
후술하는 실시 예 1~29 및 비교 예 1, 2에 기재된 방법에 따라서, 시트 A와 시트 C를 맞춰 붙여서 100℃의 오븐에서 표 1-4에 기재된 시간 에이징함으로써 적층체를 얻었다. 그 후, 적층체에서 시트 C를 박리하고, 최종적으로 이형성 기재를 박리해서 도전층을 얻었다.
23℃, 상대 습도 50%에서 24시간 정치한 도전층을 23℃, 상대 습도 50%의 항온 항습 내에 있어서, 상기 도전층을 인장 속도 50mm/분 및 표선간 25mm의 조건으로 인장 시험기 「EZ 테스터」(시마즈제작소사 제품)에 의해 응력-변형 곡선을 측정하여 변형(신장)이 0.1~0.3%의 영역의 선형 회귀(기울기)를 23℃에서의 영률로 하였다. 또한 별도 챔버를 준비해서 80℃의 조건으로 상기와 동일한 방법으로 해서 응력-변형 곡선을 측정함으로써 80℃에서의 영률을 측정했다.
<경화도의 측정>
상기 영률의 측정에 사용된 샘플과 같은 방법에 의해 도전층을 얻었다.
100메쉬의 철망을 폭 30mm, 길이 100mm로 재단하여, 중량(W1)을 측정한다. 계속해서 폭 10mm, 길이 80mm의 도전층을 전술한 철망으로 감싸 시험편으로 하고, 중량(W2)을 측정한다. 제작한 시험편을 메틸에틸케톤에 침지시켜 실온에서 1시간 침지후, 시험편을 용제에서 꺼내 100℃에서 30분간 건조한 후, 중량(W3)을 측정한다. 하기 계산식[I]를 이용하여 용해하지 않고 철망에 남은 도전층의 함유 비율을 경화도로서 산출한다. 또한, 본 실시 예에 있어서, 메틸에틸케톤, 톨루엔, 이소프로필 알코올, 클로로포름에서 선택되는, 단독 또는 혼합 용제 중에서 메틸에틸케톤이 가장 도전층의 용해도가 높은 것을 확인했다.
(W3-W1)/(W2-W1)×100[%] 식[I]
<두께 측정>
전자파 차폐층의 두께는, 연마법에 의해 부품 탑재 기판의 단면을 내어서(slice) 레이저 현미경으로 전자 부품의 상면 영역에서의 가장 두꺼운 부분의 막 두께를 측정했다. 다른 부품 탑재 기판의 단면내기 샘플 5개에 관해서 마찬가지로측정하여 그 평균값을 두께로 했다.
적층체를 구성하는 각 층의 두께는, 접촉식 막후계(膜厚計)를 이용하여 다른 5개소에 대해서 막 두께를 측정하여 그 평균값을 두께로 하였다.
<도전성 필러, 전파 흡수 필러의 두께>
전자파 차폐층의 두께를 측정한 절단면 화상을, 전자 현미경으로 천배~50,000배 정도로 확대한 화상을 바탕으로 다른 입자를 약 10~20개를 측정하여 그 평균값을 사용했다.
<평균 입자 지름 D50>
평균 입자 지름 D50는, 레이저 회절·산란법 입도 분포 측정 장치 LS13320 (벡크만·쿨터사 제품)을 사용하여, 토네이도 드라이 파우더 샘플 모듈에서, 도전성 필러, 전파 흡수 필러, 또는 무기 필러를 측정해서 얻은 평균 입자 지름 D50의 수치이며, 입자 지름 누적 분포에서의 누적값이 50%인 입자 지름이다. 분포는, 체적 분포, 굴절률의 설정은 1.6로 하였다. 당해 입자 지름이면 좋고, 일차 입자라도 이차 입자라도 좋다.
<유리 전이 온도(Tg)>
동적 점탄성 측정 장치 DVA-200(아이티 계측 제어사 제품)를 이용하여 적층 체를 구성하는 각 층에 대해서 변형 양식 「인장」, 주파수 10Hz, 승온 속도 10℃/ 분, 측정 온도 범위 -80℃~300℃의 조건에서의 측정을 행하여 유리 전이 온도(Tg)를 구하였다.
유리 전이 온도는, 도전층과, 도전층을 180℃에서 2시간 가열해서 얻은 층의 유리 전이 온도(Tg)를 각각 구하였다.
<산가의 측정>
마개 달린 삼각 플라스크 중에 열 경화성 수지를 약 1g 정밀하게 달아 넣고, 톨루엔/에탄올(용량비:톨루엔/에탄올=2/1) 혼합액 50mL를 더하여 용해한다. 여기에, 페놀프탈레인 시액을 지시약으로서 더하여 30초간 유지한다. 그 후, 용액이 담홍색을 띨때까지 0.1mol/L 알코올성 수산화 칼륨 용액으로 적정한다. 산가는, 다음 식에 의해 구하였다. 산가는 수지의 건조 상태의 수치로 하였다.
산가(mgKOH/g) = (a×F×56.1×0.1)/S
S : 시료의 채취량×(시료의 고형분/100)(g)
a : 0.1mol/L 알코올성 수산화 칼륨 용액의 적정량(mL)
F : 0.1mol/L 알코올성 수산화 칼륨 용액의 역가
[실시 예 1]
바인더 수지 1(고형분) 70부와, 바인더 수지 2(고형분) 30부와, 경화성 화합물 1을 30부와, 경화성 화합물 2를 15부와, 경화 촉진제 1을 1부와, 도전성 필러 1을 320부를 용기에 준비하고, 불휘발분 농도가 45질량%가 되도록 톨루엔:이소프로필 알코올(질량비 2 : 1)의 혼합 용제를 더하여 디스퍼로 10분 교반함으로써 도전성 수지 조성물을 얻었다.
이 도전성 수지 조성물을 건조 두께가 50μm가 되도록 닥터 블레이드를 사용해서 이형성 기재에 도공하였다. 그리고, 100℃에서 2분간 건조함으로써 이형성 기재와 도전층이 적층된 시트 A를 얻었다.
별도, 보강층인 50μm PET 필름(「테트론 G2」테이진사 제품)에, 앵커층으로서 9μm의 아크릴계 점착제층(Tg가 -40℃, 토요켐사 제품)을 형성하고, 쿠션층으로서 열 용융 수지층의 양면을 폴리메틸펜텐으로 적층된 미츠이토세로사 제품의 「오퓨란 CR1012MT4(층 두께 150μm)」의 편면측을 점착제층 면에서 맞춰 붙임으로써 시트 C를 얻었다.
이어서 시트 A의 도전층의 면과 시트 C의 쿠션층 면을 롤 라미네이터로 맞춰 붙여서 100℃의 오븐에서 6분간 에이징하여 적층체를 얻었다.
얻어진 적층체를 10cm×10cm로 잘라서 이형성 기재를 박리해서 도전층을 시험 기판에 재치했다. 그 후, 적층체의 보강층의 상방에서 기판면에 대해 5MPa, 170 ℃의 조건에서 5분 열 프레스했다. 열 프레스 후, 냉각하여, 보강층과 쿠션층을 동시에 박리하고, 그리고 180℃ 2시간 가열하여 전자파 차폐층이 형성된 전자 부품 탑재 기판을 얻었다.
[실시 예 2~27 및 비교 예 1~2]
도전층의 23℃에서의 영률 및 그 밖의 모든 물성, 각 성분과 배합량(질량 부), 시험 기판의 전자 부품의 홈 폭, 홈 깊이를 표 3-5에 나타낸 바와 같이 변경 한 이외는, 실시 예 1과 동일하게 해서 부품 탑재 기판을 제작하였다. 표 3-5에 나타내는 바인더 수지 및 경화성 화합물의 배합량은 고형분 질량이다.
상기 실시 예 및 비교 예에 관해서, 이하의 측정 방법 및 평가 기준으로 평가했다.
<메움성 평가>
실시 예 1~27, 및 비교 예 1~2에서 얻은 부품 탑재 기판을, 연마법에 의해 도 1의 II-II선을 따른 도 2에 나타내는 단면을 형성하고, 하프 커팅 홈(25)의 전자파 차폐층의 단면을 10개소 전자 현미경으로 관찰함에 따라, 메움성을 평가했다.
평가 기준은 다음과 같다.
+++ : 모든 홈이 메워 넣어져 있다. 매우 양호한 결과이다.
++ : 9개소의 홈이 메워 넣어져 있다. 양호한 결과이다.
+ : 8개소의 홈이 메워 넣어져 있다. 실용상 문제 없다.
NG : 메워 넣어져 있는 홈이 7개소 이하. 실용 불가.
<그라운드 접속성>
실시 예 1~27, 비교 예 1~2에서 얻은 부품 탑재 기판을, 도 15의 단면도에 나타내는 저부의 그라운드 단자 a-b간의 접속 저항값을 HIOKI사 제품 RM3544와 핀형 리드 프로브를 이용하여 측정함으로써 그라운드 접속성을 평가했다.
평가 기준은 다음과 같다.
+++ : 접속 저항값이 200mΩ미만. 매우 양호한 결과이다.
++ : 접속 저항값이 200mΩ이상, 500mΩ미만. 양호한 결과이다.
+ : 접속 저항값이 500mΩ이상, 1000mΩ미만. 실용상 문제 없다.
NG : 접속 저항값이 1000mΩ이상. 실용 불가.
<에지 피복성>
도 15에 나타내는 부품 탑재 기판의 에지부의 파손을 현미경에 의해 관찰하여 평가했다. 관찰은 다른 4개소의 에지부를 평가했다.
평가 기준은 다음과 같다.
+++ : 파손없음. 매우 양호한 결과이다.
++ : 일부 전자파 차폐층이 틈이 생겨 있다. 양호한 결과이다.
+ : 일부 파손되어 전자 부품이 노출되어 있다. 실용상 문제 없다.
NG : 에지 전체에서 파손이 발생하여 전자 부품이 전역 노출. 실용 불가.
<PCT 내성>
FR4(유리 에폭시 기판)을 준비하고, 상기의 적층체를 10cm×10cm로 잘라서 이형성 기재를 박리하여 도전층을 FR4 위에 재치하였다. 그 후, 적층체의 보강층의 상방에서 FR4면에 대해 5MPa, 160℃의 조건에서 20분 열 프레스하였다. 열 프레스 후, 냉각하여, 보강층과 쿠션층을 동시에 박리함으로써 전자파 차폐층이 형성된 시험 기판을 얻었다. 이어서 이 시험 기판에 대해서 프레셔 쿠커 테스트(조건:130℃, 85%RH, 0.12MPa, 96시간)를 행하였다. 그 후, 시험 기판의 전자파 차폐층에 JISK5400에 준거해서 크로스 컷 가이드를 사용하여 간격이 1mm인 바둑판 줄을 100개 제작하였다. 그 후, 바둑판 줄 부분에 점착 테이프(니치반의 셀로테이프(등록상표) CT-18)를 강하게 압착시켜 테이프의 끝을 45°각도로 단숨에 떼어서 바둑판 줄의 상태를 다음과 같은 기준으로 판단했다.
+++ : 박리율 15% 미만.
++ : 도막이 컷 라인을 따라서 부분적으로 벗겨져 있다. 박리율 15%이상, 20%미만.
+ : 도막이 컷 라인을 따라서 부분적으로 벗겨져 있다. 박리율 20%이상, 35%미만.
NG : 도막이 컷 라인을 따라서 부분적으로 혹은 전체적으로 벗겨져 있다. 박리율 35%이상.
실시 예 및 비교 예에 따른 부품 탑재 기판의 평가 결과를 표 1-4에 나타낸다.
[표 1]
Figure pct00001
[표 2]
Figure pct00002
[표 3]
Figure pct00003
[표 4]
Figure pct00004
[부기]
본 명세서는, 상기 실시 형태에서 파악되는 이하에 나타내는 기술적 사상의 발명도 개시한다.
(부기 1)
기판과,
상기 기판의 편면 또는 양면에 탑재된 전자 부품과,
상기 전자 부품의 탑재에 의해 형성된 단차부 및 상기 기판 중 적어도 일부의 노출면을 피복하는 전자파 차폐층을,
구비하는 전자 부품 탑재 기판에 사용되는 상기 전자파 차폐층을 형성하기 위한 열 프레스 전의 전자파 차폐 시트이며,
바인더 수지와 전자파 흡수 필러를 포함한 자성층을 적어도 가지며,
상기 자성층의 23℃에서의 영률이 10~700MPa인 전자파 차폐 시트.
(부기 2)
상기 자성층의 80℃에서의 영률이 5~85MPa인 것을 특징으로 하는 부기 1에 기재된 전자파 차폐 시트.
(부기 3)
상기 자성층의 유리 전이 온도는 -15℃~30℃이고, 상기 자성층을 180℃에서 2시간 가열한 후의 유리 전이 온도는 20~80℃인 것을 특징으로 하는 부기 1 또는 2에 기재된 전자파 차폐 시트.
(부기 4)
상기 자성층의 23℃에서의 영률과 당해 도전층의 80℃에서의 영률의 비[23 ℃에서의 영률]/[80℃에서의 영률]이 3.2~8.5인 부기 1~3 중 어느 한 항에 기재된 전자파 차폐 시트.
(부기 5)
상기 자성층의 경화도는, 60~99%인 것을 특징으로 하는 부기 1~4 중 어느 한 항에 기재된 전자파 차폐 시트.
(부기 6)
재치대 위에, 복수의 전자 부품을 배치함으로써 형성된 단차부의 적어도 일부를 포함하는 노출면을 피복하고, 전자파 반사층 및 전자파 흡수층 중 적어도 한쪽의 층을 갖는 전자파 차폐층을 구비한, 전자 부품 피복용의 상기 전자파 차폐층을 형성하기 위한 열 프레스 전의 전자파 차폐 시트이며,
상기 전자파 반사층의 열 프레스 전의 도전층, 및 상기 전자파 흡수층의 열 프레스 전의 도전층 또는 자성층 중 적어도 한쪽을 갖고,
상기 전자파 반사층의 열 프레스 전의 도전층은, 바인더 수지와 도전성 필러를 포함하고,
상기 전자파 흡수층의 열 프레스 전의 도전층 또는 자성층은, 바인더 수지와 전자파 흡수 필러를 포함하고,
상기 도전층의 23℃에서의 영률이 10~700MPa이며,
상기 자성층의 23℃에서의 영률이 10~700MPa인 전자파 차폐 시트.
(부기 7)
상기 도전층의 80℃에서의 영률이 5~85MPa이며,
상기 자성층의 80℃에서의 영률이 5~85MPa인 것을 특징으로 하는 부기 6에 기재된 전자파 차폐 시트.
(부기 8)
상기 도전층의 유리 전이 온도는 -15℃~30℃이며, 상기 도전층을 180℃에서 2시간 가열한 후의 유리 전이 온도는 20~80℃이며,
상기 자성층의 유리 전이 온도는 -15℃~30℃이며, 상기 자성층을 180℃에서 2시간 가열한 후의 유리 전이 온도는 20~80℃인 것을 특징으로 하는 부기 6 또는 7에 기재된 전자파 차폐 시트.
(부기 9)
상기 도전층의 23℃에서의 영률과 당해 도전층의 80℃에서의 영률의 비[23℃에서의 영률]/[80℃에서의 영률]이 3.2~8.5이며,
상기 자성층의 23℃에서의 영률과 당해 자성층의 80℃에서의 영률의 비[23℃에서의 영률]/[80℃에서의 영률]이 3.2~8.5인 부기 6-8 중 어느 한 항에 기재된 전자파 차폐 시트.
(부기 10)
상기 도전층의 경화도는, 60~99%이고, 상기 자성층의 경화도는 60~99%인 것을 특징으로 하는 부기 6~9 중 어느 한 항에 기재된 전자파 차폐 시트.
이 출원은, 2018년 6월 12일에 출원된 일본 특허출원 제2018-111856호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 포함한다.
산업상의 이용 가능성
본 발명에 따른 전자파 차폐 시트는, 요철 구조에 대한 피복성 및 전자파 차폐성이 뛰어난 점에서 전자 부품을 탑재한 기판에 대한 전자파 차폐용 피복 시트로서 적합하다. 또한, 본 발명의 전자파 차폐 시트는, 부품을 탑재하지 않은 요철 형상에 대해서도 적용 가능하다.
1; 전자파 차폐층
2; 도전층
3; 보강층
4; 이형층
5; 앵커층
6; 쿠션성의 부재
7; 쿠션층
10; 전자파 차폐 시트
20; 기판
21; 배선 또는 전극
22; 그라운드 패턴
23; 이너 비아
24; 솔더 볼
25; 하프 커팅 홈
30; 전자 부품
31; 반도체 칩
32; 봉지(封止) 수지
33; 본딩 와이어
40; 프레스 기판
101~102; 부품 탑재 기판

Claims (5)

  1. 기판과,
    상기 기판의 편면(片面) 또는 양면에 탑재된 전자 부품과,
    상기 전자 부품의 탑재에 의해 형성된 단차부 및 상기 기판의 적어도 일부의 노출면을 피복하고, 전자파 반사층 및 전자파 흡수층 중 적어도 한쪽의 층을 갖는 전자파 차폐층을,
    구비하는 전자 부품 탑재 기판에 사용되는 상기 전자파 차폐층을 형성하기 위한 열 프레스 전의 전자파 차폐 시트이며,
    상기 전자파 반사층의 열 프레스 전의 도전층, 및 상기 전자파 흡수층의 열 프레스 전의 도전층 중 적어도 한쪽을 갖고,
    상기 전자파 반사층의 열 프레스 전의 도전층은, 바인더 수지와 도전성 필러를 포함하고,
    상기 전자파 흡수층의 열 프레스 전의 도전층은, 바인더 수지와 전자파 흡수 필러를 포함하고,
    상기 도전층의 23℃에서의 영률이 10~700MPa인 전자파 차폐 시트.
  2. 제1항에 있어서,
    상기 도전층의 80℃에서의 영률이 5~85MPa인 것을 특징으로 하는 전자파 차폐 시트.
  3. 제1항 또는 제2항에 있어서,
    상기 도전층의 유리 전이 온도는 -15℃~30℃이며, 당해 도전층을 180℃에서 2시간 가열한 후의 유리 전이 온도는 20~80℃인 것을 특징으로 하는 전자파 차폐 시트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도전층의 23℃에서의 영률과 당해 도전층의 80℃에서의 영률의 비[23 ℃에서의 영률]/[80℃에서의 영률]이 1.8~8.5인 전자파 차폐 시트.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 도전층의 경화도는 60~99%인 것을 특징으로 하는 전자파 차폐 시트.
KR1020207036280A 2018-06-12 2019-04-15 전자파 차폐 시트 KR102311989B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018111856A JP6504302B1 (ja) 2018-06-12 2018-06-12 電磁波シールドシート、部品搭載基板、および電子機器
JPJP-P-2018-111856 2018-06-12
PCT/JP2019/016185 WO2019239710A1 (ja) 2018-06-12 2019-04-15 電磁波シールドシート

Publications (2)

Publication Number Publication Date
KR20210002738A true KR20210002738A (ko) 2021-01-08
KR102311989B1 KR102311989B1 (ko) 2021-10-13

Family

ID=66324111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207036280A KR102311989B1 (ko) 2018-06-12 2019-04-15 전자파 차폐 시트

Country Status (7)

Country Link
US (1) US11990420B2 (ko)
JP (1) JP6504302B1 (ko)
KR (1) KR102311989B1 (ko)
CN (1) CN112292917B (ko)
SG (1) SG11202012047XA (ko)
TW (1) TWI807011B (ko)
WO (1) WO2019239710A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497477B1 (ja) * 2018-10-03 2019-04-10 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、および電子部品搭載基板
JP7236326B2 (ja) * 2019-05-30 2023-03-09 東洋紡株式会社 電子部品の封止体、及び電子部品の封止体の製造方法
JP7400406B2 (ja) * 2019-11-28 2023-12-19 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、および電磁波シールド性配線回路基板
JP7347184B2 (ja) * 2019-12-12 2023-09-20 東洋インキＳｃホールディングス株式会社 電子部品搭載基板、及びこれを用いた電子機器
CN114596780B (zh) * 2022-03-10 2023-06-27 武汉华星光电技术有限公司 显示装置和电子设备
DE202022103105U1 (de) 2022-06-01 2023-06-07 Frank Vogelsang Magnetvorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2742450B2 (ja) * 1989-07-20 1998-04-22 株式会社フジクラ 紫外線硬化型樹脂の硬化度測定方法
WO2014027673A1 (ja) 2012-08-16 2014-02-20 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
WO2014083875A1 (ja) 2012-11-30 2014-06-05 三井金属鉱業株式会社 導電性フィルム及び電子部品パッケージ
JP2015015304A (ja) * 2013-07-03 2015-01-22 信越ポリマー株式会社 電磁波シールドフィルム、電磁波シールドフィルム付きフレキシブルプリント配線板、電子機器およびそれらの製造方法
WO2015186624A1 (ja) 2014-06-02 2015-12-10 タツタ電線株式会社 導電性接着フィルム、プリント回路基板、及び、電子機器
JP2017092417A (ja) * 2015-11-17 2017-05-25 信越ポリマー株式会社 電磁波シールドフィルムおよび電磁波シールドフィルム付きプリント配線板
JP2018006536A (ja) * 2016-06-30 2018-01-11 東洋インキＳｃホールディングス株式会社 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シート並びに電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223045A (ja) * 1998-11-27 2000-08-11 Matsushita Electronics Industry Corp 陰極線管内蔵抵抗体および陰極線管
JP2001031943A (ja) * 1999-07-26 2001-02-06 Tomoegawa Paper Co Ltd 半導体用接着剤及び半導体用接着テープ
JP2003193016A (ja) * 2001-12-26 2003-07-09 Hitachi Chem Co Ltd 高耐熱高放熱接着フィルム
JP4201548B2 (ja) * 2002-07-08 2008-12-24 タツタ電線株式会社 シールドフィルム、シールドフレキシブルプリント配線板及びそれらの製造方法
CN101657512B (zh) 2007-04-25 2014-05-28 日立化成株式会社 粘接片
CN101451050B (zh) * 2007-11-30 2013-07-10 日东电工株式会社 压敏粘合带
JP2013145790A (ja) * 2012-01-13 2013-07-25 Hitachi Chemical Co Ltd 屈曲配線板、部品実装屈曲配線板及びそれに用いる金属層付絶縁層
JP6061470B2 (ja) * 2012-01-20 2017-01-18 旭化成株式会社 フレキシブル配線板
US20150129174A1 (en) * 2013-11-11 2015-05-14 Robert J. Monson Component reachable expandable heat plate
JP6459215B2 (ja) * 2014-05-14 2019-01-30 住友電気工業株式会社 光ファイバ及び光ファイバの評価方法
JP2017024246A (ja) * 2015-07-21 2017-02-02 武藤工業株式会社 複合樹脂材料
JP6176578B2 (ja) * 2015-08-28 2017-08-09 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
JP6694763B2 (ja) * 2016-06-08 2020-05-20 信越ポリマー株式会社 電磁波シールドフィルムおよび電磁波シールドフィルム付きプリント配線板
JP6492114B2 (ja) * 2017-03-03 2019-03-27 日東電工株式会社 電磁波吸収体及び電磁波吸収体付成形品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2742450B2 (ja) * 1989-07-20 1998-04-22 株式会社フジクラ 紫外線硬化型樹脂の硬化度測定方法
WO2014027673A1 (ja) 2012-08-16 2014-02-20 住友ベークライト株式会社 電磁波シールド用フィルム、および電子部品の被覆方法
WO2014083875A1 (ja) 2012-11-30 2014-06-05 三井金属鉱業株式会社 導電性フィルム及び電子部品パッケージ
JP2015015304A (ja) * 2013-07-03 2015-01-22 信越ポリマー株式会社 電磁波シールドフィルム、電磁波シールドフィルム付きフレキシブルプリント配線板、電子機器およびそれらの製造方法
WO2015186624A1 (ja) 2014-06-02 2015-12-10 タツタ電線株式会社 導電性接着フィルム、プリント回路基板、及び、電子機器
JP2017092417A (ja) * 2015-11-17 2017-05-25 信越ポリマー株式会社 電磁波シールドフィルムおよび電磁波シールドフィルム付きプリント配線板
JP2018006536A (ja) * 2016-06-30 2018-01-11 東洋インキＳｃホールディングス株式会社 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シート並びに電子機器

Also Published As

Publication number Publication date
JP2019216156A (ja) 2019-12-19
US20210242137A1 (en) 2021-08-05
TW202002191A (zh) 2020-01-01
US11990420B2 (en) 2024-05-21
JP6504302B1 (ja) 2019-04-24
SG11202012047XA (en) 2021-01-28
CN112292917B (zh) 2023-11-03
WO2019239710A1 (ja) 2019-12-19
CN112292917A (zh) 2021-01-29
TWI807011B (zh) 2023-07-01
KR102311989B1 (ko) 2021-10-13

Similar Documents

Publication Publication Date Title
KR20210002738A (ko) 전자파 차폐 시트
JP6388064B2 (ja) 電子部品搭載基板、積層体、電磁波遮蔽シートおよび電子機器
KR102400969B1 (ko) 전자 부품 탑재 기판 및 전자 기기
JP6468389B1 (ja) 積層体、部品搭載基板、および部品搭載基板の製造方法
JP2018006536A (ja) 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シート並びに電子機器
KR102477543B1 (ko) 전자파 차폐 시트 및 전자부품 탑재 기판
WO2018147355A1 (ja) 部品搭載基板およびその製造方法、積層体、電磁波遮蔽シートおよび電子機器
JP6607331B1 (ja) 電子部品搭載基板および電子機器
JP6690752B1 (ja) 電子部品搭載基板および電子機器
JP6183568B1 (ja) 部品搭載基板の製造方法
TW201841559A (zh) 構件搭載基板、構件搭載基板的製造方法、積層體、電磁波遮蔽板以及電子機器
JP7099365B2 (ja) 電磁波シールドシート、部品搭載基板、および電子機器
JP2022040177A (ja) 電子部品搭載基板および電子機器
JP2018129495A (ja) 部品搭載基板の製造方法
JP6451801B1 (ja) 電磁波シールド電子機器の製造方法、および前記電磁波シールド電子機器の製造方法に用いられる電磁波シールドフィルム
JP2020057759A (ja) 電磁波シールドシート、および電子部品搭載基板
JP7537573B2 (ja) 電子部品搭載基板、及びこれを用いた電子機器
TWI829973B (zh) 電磁波屏蔽膜

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant