KR20200108132A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20200108132A
KR20200108132A KR1020190025715A KR20190025715A KR20200108132A KR 20200108132 A KR20200108132 A KR 20200108132A KR 1020190025715 A KR1020190025715 A KR 1020190025715A KR 20190025715 A KR20190025715 A KR 20190025715A KR 20200108132 A KR20200108132 A KR 20200108132A
Authority
KR
South Korea
Prior art keywords
region
transistor
gate
image sensor
impurity region
Prior art date
Application number
KR1020190025715A
Other languages
English (en)
Inventor
진영구
권용현
김영찬
김세영
서성영
임무섭
정태섭
최성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190025715A priority Critical patent/KR20200108132A/ko
Priority to US16/551,114 priority patent/US10950640B2/en
Priority to CN202010149238.6A priority patent/CN111668245A/zh
Publication of KR20200108132A publication Critical patent/KR20200108132A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 실시예에 따른 이미지 센서는, 복수의 픽셀 영역들을 제공하며, 상기 복수의 픽셀 영역들 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드를 갖는 반도체 기판, 및 상기 반도체 기판 상에 배치되며, 상기 포토 다이오드가 생성한 전하를 저장하는 스토리지 트랜지스터, 및 상기 스토리지 트랜지스터와 플로팅 디퓨전 사이에 연결되는 전송 트랜지스터를 갖는 픽셀 회로 영역을 포함하며, 상기 스토리지 트랜지스터와 상기 전송 트랜지스터 사이의 경계에 인접하는 경계 영역의 포텐셜은, 상기 전송 트랜지스터가 턴-오프 상태이면 제1 전위를 갖고, 상기 전송 트랜지스터가 턴-온 상태이면 상기 제1 전위보다 낮은 제2 전위를 갖는다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서는 빛을 받아들여 전기 신호를 생성하는 반도체 기반의 센서로서, 복수의 픽셀들을 갖는 픽셀 어레이와, 픽셀 어레이를 구동하고 이미지를 생성하기 위한 로직 회로 등을 포함할 수 있다. 복수의 픽셀들은 빛에 반응하여 전하를 생성하는 포토 다이오드 및 포토 다이오드가 생성한 전하를 이용하여 픽셀 신호를 출력하는 픽셀 회로를 포함할 수 있다. 포토 다이오드가 생성한 전하는 픽셀 회로의 스토리지 소자에 저장될 수 있는데, 스토리지 소자에 저장된 전하가 다음 노드로 원활하게 전송되지 못 할 경우, 이미지 센서의 성능이 저하될 수 있다
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 픽셀 회로의 스토리지 소자로부터 플로팅 디퓨전으로의 전하 이동 효율을 증가시킴으로써, 스토리지 소자의 면적 증가를 최소화하면서도 성능을 개선할 수 있는 이미지 센서를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 복수의 픽셀 영역들을 제공하며, 상기 복수의 픽셀 영역들 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드를 갖는 반도체 기판, 및 상기 반도체 기판 상에 배치되며, 상기 포토 다이오드가 생성한 전하를 저장하는 스토리지 트랜지스터, 및 상기 스토리지 트랜지스터와 플로팅 디퓨전 사이에 연결되는 전송 트랜지스터를 갖는 픽셀 회로 영역을 포함하며, 상기 스토리지 트랜지스터와 상기 전송 트랜지스터 사이의 경계에 인접하는 경계 영역의 포텐셜은, 상기 전송 트랜지스터가 턴-오프 상태이면 제1 전위를 갖고, 상기 전송 트랜지스터가 턴-온 상태이면 상기 제1 전위보다 낮은 제2 전위를 갖는다.
본 발명의 일 실시예에 따른 이미지 센서는, 복수의 픽셀 영역들을 제공하며, 상기 복수의 픽셀 영역들 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드를 갖는 반도체 기판, 및 상기 포토 다이오드에 연결되는 스토리지 트랜지스터, 및 상기 스토리지 트랜지스터와 플로팅 디퓨전 노드 사이에 연결되는 전송 트랜지스터를 포함하고, 상기 전송 트랜지스터가 턴-온되면, 상기 스토리지 트랜지스터와 상기 전송 트랜지스터 사이에서 포텐셜이 상기 스토리지 트랜지스터에서 멀어질수록 점차 감소하는 추세를 갖는 픽셀 회로 영을 포함한다.
본 발명의 일 실시예에 따른 이미지 센서는, 복수의 픽셀 영역들을 제공하며, 상기 복수의 픽셀 영역들 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드를 갖는 반도체 기판, 및 상기 전하를 이용하여 픽셀 신호를 출력하는 복수의 트랜지스터들을 포함하고, 상기 복수의 트랜지스터들 중 적어도 하나의 활성 영역은 제1 불순물 영역, 및 상기 제1 불순물 영역보다 낮은 불순물 농도를 갖는 제2 불순물 영역을 가지며, 상기 전하의 이동 방향을 따라 상기 제2 불순물 영역과 상기 제1 불순물 영역이 순서대로 배치되는 픽셀 회로 영역을 포함한다.
본 발명의 일 실시예에 따르면, 전송 트랜지스터의 게이트 중 적어도 일부가 스토리지 트랜지스터의 게이트 쪽으로 돌출되거나, 스토리지 트랜지스터의 활성 영역에서 전송 트랜지스터에 인접한 일부 영역이 다른 영역에 비해 상대적으로 높은 불순물 농도를 가질 수 있다. 따라서, 전송 트랜지스터가 턴-온될 때 스토리지 트랜지스터와 전송 트랜지스터 사이의 포텐셜이 전송 트랜지스터에 가까워질수록 점차 감소하는 추세를 가질 수 있으며, 전하의 이동 효율을 증가시켜 이미지 센서의 성능을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1a와 도 1b는 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 도면들이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 블록도들이다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀의 픽셀 회로를 나타낸 회로도이다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도이다.
도 7a와 도 7b는 도 6에 도시한 이미지 센서의 I-I` 방향의 단면을 나타낸 단면도이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면들이다.
도 10은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도이다.
도 11a와 도 11b는 도 10에 도시한 이미지 센서의 II-II` 방향의 단면을 나타낸 단면도이다.
도 12는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도이다.
도 13은 도 12에 도시한 이미지 센서의 III-III` 방향의 단면을 나타낸 단면도이다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도이다.
도 15는 도 14에 도시한 이미지 센서의 IV-IV` 방향의 단면을 나타낸 단면도이다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도들이다.
도 18은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀의 픽셀 회로를 나타낸 회로도이다.
도 19 내지 도 21은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도들이다.
도 22는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미징 장치를 간단하게 나타낸 도면이다.
도 23은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미징 장치를 간단하게 나타낸 블록도이다.
도 24는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1a와 도 1b는 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 도면들이다.
우선 도 1a를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(1)는 제1 레이어(2), 제1 레이어(2)의 하부에 마련되는 제2 레이어(3) 및 제2 레이어(3)의 하부에 마련되는 제3 레이어(4) 등을 포함할 수 있다. 제1 레이어(2)와 제2 레이어(3) 및 제3 레이어(4)는 서로 수직 방향에서 적층될 수 있다. 일 실시예에서, 제1 레이어(2)와 제2 레이어(3)는 웨이퍼 레벨에서 서로 적층되고, 제3 레이어(4)는 칩 레벨에서 제2 레이어(3)의 하부에 부착될 수 있다. 제1 내지 제3 레이어들(2-4)은 하나의 반도체 패키지로 제공될 수 있다.
제1 레이어(2)는 복수의 픽셀들(PX)이 마련되는 센싱 영역(SA)과, 센싱 영역(SA) 주변에 마련되는 제1 패드 영역(PA1)을 포함할 수 있다. 제1 패드 영역(PA1)에는 복수의 상부 패드들(PAD)이 포함되며, 복수의 상부 패드들(PAD)은 비아(VIA) 등을 통해 제2 레이어(3)의 제2 패드 영역(PA2)에 마련된 패드들 및 컨트롤 로직(LC)과 연결될 수 있다.
복수의 픽셀들(PX) 각각은 빛을 받아들여 전하를 생성하는 포토 다이오드와, 포토 다이오드가 생성한 전하를 처리하는 픽셀 회로 등을 포함할 수 있다. 픽셀 회로는 포토 다이오드가 생성한 전하에 대응하는 전압을 출력하기 위한 복수의 트랜지스터들을 포함할 수 있다.
제2 레이어(3)는 컨트롤 로직(LC)을 제공하는 복수의 소자들을 포함할 수 있다. 컨트롤 로직(LC)에 포함되는 복수의 소자들은, 제1 레이어(2)에 마련된 픽셀 회로를 구동하기 위한 회로들, 예를 들어 로우 드라이버, 칼럼 드라이버, 및 타이밍 컨트롤러 등을 제공할 수 있다. 컨트롤 로직(LC)에 포함되는 복수의 소자들은 제1 및 제2 패드 영역들(PA1, PA2)을 통해 픽셀 회로와 연결될 수 있다. 컨트롤 로직(LC)은 복수의 픽셀들(PX)로부터 리셋 전압 및 픽셀 전압을 획득하여 픽셀 신호를 생성할 수 있다.
일 실시예에서, 복수의 픽셀들(PX) 중 적어도 하나는 동일한 레벨에 배치되는 복수의 포토 다이오드들을 포함할 수 있다. 복수의 포토 다이오드들 각각의 전하로부터 생성된 픽셀 신호들은 서로 위상차를 가질 수 있으며, 컨트롤 로직(LC)은 하나의 픽셀(PX)에 포함된 복수의 포토 다이오드들로부터 생성한 픽셀 신호들의 위상차에 기초하여 자동 초점 기능을 제공할 수 있다.
제2 레이어(3)의 하부에 마련되는 제3 레이어(4)는 메모리 칩(MC)과 더미 칩(DC), 및 메모리 칩(MC)과 더미 칩(DC)을 밀봉하는 보호층(EN)을 포함할 수 있다. 메모리 칩(MC)은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)일 수 있으며, 더미 칩(DC)은 데이터를 실제로 저장하는 기능은 갖지 않을 수 있다. 메모리 칩(MC)은 범프에 의해 제2 레이어(3)의 컨트롤 로직(LC)에 포함된 소자들 중 적어도 일부와 전기적으로 연결될 수 있으며, 자동 초점 기능을 제공하는 데에 필요한 정보를 저장할 수 있다. 일 실시예에서 상기 범프는 마이크로 범프일 수 있다.
다음으로 도 1b를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(5)는 제1 레이어(6)와 제2 레이어(7)를 포함할 수 있다. 제1 레이어(6)는 복수의 픽셀들(PX)이 마련되는 센싱 영역(SA)과, 복수의 픽셀들(PX)을 구동하기 위한 소자들이 마련되는 컨트롤 로직(LC), 및 센싱 영역(SA)과 컨트롤 로직(LC)의 주변에 마련되는 제1 패드 영역(PA1)을 포함할 수 있다. 제1 패드 영역(PA1)에는 복수의 상부 패드들(PAD)이 포함되며, 복수의 상부 패드들(PAD)은 비아(VIA) 등을 통해 제2 레이어(7)에 마련된 메모리 칩(MC)과 연결될 수 있다. 제2 레이어(7)는 메모리 칩(MC)과 더미 칩(DC), 및 메모리 칩(MC)과 더미 칩(DC)을 밀봉하는 보호층(EN)을 포함할 수 있다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 블록도이다.
먼저 도 2를 참조하면, 이미지 센서(10)는 컨트롤러(20), 픽셀 어레이(30) 등을 포함할 수 있다.
픽셀 어레이(30)는 복수의 행들과 복수의 열들을 따라서 어레이 형태로 배치되는 복수의 픽셀들(PX)을 포함할 수 있다. 복수의 픽셀들(PX) 각각은 외부에서 입사하는 광 신호에 응답하여 전하를 생성하는 포토 다이오드, 및 포토 다이오드가 생성한 전하에 대응하는 전기 신호를 생성하는 픽셀 회로 등을 포함할 수 있다. 일례로 픽셀 회로는 플로팅 디퓨전, 스토리지 트랜지스터, 전송 트랜지스터, 리셋 트랜지스터, 구동 트랜지스터, 및 선택 트랜지스터 등을 포함할 수 있다. 실시예들에 따라 픽셀들(PX)의 구성은 달라질 수 있다. 일례로, 픽셀들(PX) 각각은 실리콘 포토 다이오드와 달리 유기 물질을 포함하는 유기 포토 다이오드를 포함하거나, 또는 디지털 픽셀로 구현될 수도 있다. 픽셀들(PX)이 디지털 픽셀로 구현되는 경우, 픽셀들(PX) 각각은 비교기 및 비교기의 출력을 디지털 신호로 변환하여 내보내는 카운터 등을 포함할 수 있다.
컨트롤러(20)는 픽셀 어레이(30)를 제어하기 위한 복수의 회로들을 포함할 수 있다. 일례로, 컨트롤러(20)는 로우 드라이버(21), 리드 아웃 회로(22), 칼럼 드라이버(23), 컨트롤 로직(24) 등을 포함할 수 있다. 로우 드라이버(21)는 픽셀 어레이(30)를 행(row) 단위로 구동할 수 있다. 예를 들어, 로우 드라이버(21)는 픽셀 회로의 전송 트랜지스터를 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 선택 트랜지스터를 제어하는 선택 제어 신호 등을 생성할 수 있다.
리드 아웃 회로(22)는 상관 이중 샘플러(Correlated Double Sampler, CDS), 아날로그-디지털 컨버터(Analog-to-Digital Converter, ADC) 등을 포함할 수 있다. 상관 이중 샘플러는, 로우 드라이버(21)가 공급하는 행 선택 신호에 의해 선택되는 행에 포함되는 픽셀들(PX)과 칼럼 라인들을 통해 연결되며, 상관 이중 샘플링을 수행하여 리셋 전압 및 픽셀 전압을 검출할 수 있다. 아날로그-디지털 컨버터는 상관 이중 샘플러가 검출한 리셋 전압 및 픽셀 전압을 디지털 신호로 변환하여 칼럼 드라이버(23)에 전달할 수 있다.
칼럼 드라이버(23)는 디지털 신호를 임시로 저장할 수 있는 래치 또는 버퍼 회로와 증폭 회로 등을 포함할 수 있으며, 리드 아웃 회로(22)로부터 수신한 디지털 신호를 처리할 수 있다. 로우 드라이버(21), 리드 아웃 회로(22) 및 칼럼 드라이버(23)는 컨트롤 로직(24)에 의해 제어될 수 있다. 컨트롤 로직(24)은 로우 드라이버(21), 리드 아웃 회로(22) 및 칼럼 드라이버(23)의 동작 타이밍을 제어하기 위한 타이밍 컨트롤러, 이미지 데이터 처리를 위한 이미지 신호 프로세서(Image Signal Processor) 등을 포함할 수 있다.
컨트롤 로직(24)은 리드아웃 회로(22) 및 칼럼 드라이버(23)가 출력하는 데이터를 신호 처리하여 이미지 데이터를 생성할 수 있다. 일례로 상기 이미지 데이터는 깊이 맵을 포함할 수 있다. 또한 컨트롤 로직(24)은, 리드아웃 회로(22) 및 칼럼 드라이버(23)가 출력하는 데이터를 이용하여 이미지 데이터를 생성할 수 있다.
다음으로 도 3을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(40)는 픽셀 어레이(70), 및 픽셀 어레이(70)를 구동하기 위한 컨트롤러를 포함할 수 있다. 컨트롤러는 로우 드라이버(50), 리드아웃 회로(60) 등을 포함할 수 있다. 리드아웃 회로(60)는 램프 전압 생성기(61), 샘플링 회로(62) 및 아날로그-디지털 컨버터(63) 등을 포함할 수 있다. 아날로그-디지털 컨버터(63)가 출력하는 데이터(DATA)는 칼럼 드라이버에 입력될 수 있다.
픽셀 어레이(70)는 복수의 로우 라인들(ROW)과 복수의 칼럼 라인들(COL)의 교차점들에 마련되는 복수의 픽셀들(PX11-PXMN)을 포함할 수 있다. 로우 드라이버(50)는 복수의 로우 라인들(ROW)을 통해 복수의 픽셀들(PX11-PXMN)을 제어하는 데에 필요한 신호를 입력할 수 있다. 일례로 복수의 로우 라인들(ROW)을 통해 복수의 픽셀들(PX11-PXMN)에 입력되는 신호는 리셋 제어 신호(RG), 전송 제어 신호(TG), 선택 제어 신호(SEL) 등을 포함할 수 있다. 로우 드라이버(50)는 복수의 로우 라인들(ROW) 각각을 순차적으로 선택할 수 있다. 로우 드라이버(50)는 소정의 수평 주기 동안 복수의 로우 라인들(ROW) 중 하나를 선택할 수 있다.
샘플링 회로(62)는, 복수의 픽셀들(PX11-PXMN) 중에서, 로우 드라이버(50)가 스캔한 로우 라인에 연결된 일부의 픽셀들로부터 리셋 전압과 픽셀 전압을 획득할 수 있다. 샘플링 회로(62)는 복수의 샘플러들(SA)을 포함하며, 복수의 샘플러들(SA)은 상관 이중 샘플러일 수 있다. 샘플러들(SA) 각각은, 제1 입력단을 통해 램프 전압 생성기(61)가 생성하는 램프 전압을 입력받고, 제2 입력단을 통해 복수의 픽셀들(PX11-PXMN)로부터 리셋 전압 및 픽셀 전압을 입력받을 수 있다.
이미지 센서(40)는 글로벌 셔터 방식으로 동작할 수 있다. 글로벌 셔터 방식으로 동작하는 이미지 센서(40)에서, 복수의 픽셀들(PX11-PXMN)에 포함되는 포토 다이오드들이 한 번에 리셋되고, 소정의 노출 시간 동안 빛에 노출될 수 있다. 이하, 도 4를 함께 참조하여 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 4는 이미지 센서(40)의 글로벌 셔터 동작을 설명하기 위해 제공되는 도면일 수 있다. 도 4를 참조하면, 리셋 시간(TRST) 동안 픽셀 어레이(70)에 포함되는 복수의 픽셀들(PX11-PXMN)의 포토 다이오드들이 동시에 리셋될 수 있다. 일례로, 로우 드라이버(50)는 픽셀 회로에 포함되는 리셋 트랜지스터를 턴-온시켜 포토 다이오드를 소정의 전원 전압에 연결함으로써 포토 다이오드들을 리셋할 수 있다.
포토 다이오드들이 리셋되면, 복수의 픽셀들(PX11-PXMN)에 포함되는 포토 다이오드들이 노출 시간(TEX) 동안 빛에 노출되어 전하를 생성할 수 있다. 일례로, 노출 시간(TEX)은 이미지 센서(40)의 동작 환경, 셔터 스피드, 조리개 값 등에 의해 결정될 수 있다.
노출 시간(TEX)이 경과하면, 로우 드라이버(50)가 복수의 로우 라인들(ROW)을 각각을 스캔할 수 있다. 리드아웃 회로(60)는 로우 드라이버(50)가 복수의 로우 라인들(ROW)을 스캔하는 순서에 따라 복수의 픽셀들(PX11-PXMN) 각각에 대한 리드아웃 동작을 실행할 수 있다. 리드아웃 회로(60)는 리드아웃 시간(TRO) 동안 복수의 픽셀들(PX11-PXMN) 각각으로부터 리셋 전압과 픽셀 전압을 읽어올 수 있다.
리드아웃 회로(60)가 리드아웃 시간(TRO) 동안 리셋 전압과 픽셀 전압을 읽어오기 위하여, 노출 시간(TEX) 동안 포토 다이오드들이 생성하는 전하는 픽셀 회로의 스토리지 영역에 저장될 수 있다. 스토리지 영역에 저장된 전하가 전송 트랜지스터의 턴-온에 응답하여 픽셀 회로의 플로팅 디퓨전으로 이동할 수 있다. 리드아웃 회로(60)는 전송 트랜지스터가 턴-온되기 전에, 즉 전하가 스토리지 영역에 저장되어 있는 동안 복수의 픽셀들(PX11-PXMN)의 리셋 전압을 읽어올 수 있다. 리드아웃 회로(60)는 로우 드라이버(50)에 의해 전송 트랜지스터가 턴-온되어 스토리지 영역의 전하가 플로팅 디퓨전으로 이동한 후, 복수의 픽셀들(PX11-PXMN)의 픽셀 전압을 읽어올 수 있다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 나타낸 회로도이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 픽셀(PX)은 픽셀 회로(PC)와 포토 다이오드(PD)를 포함할 수 있다. 포토 다이오드(PD)가 생성한 전하를 이용하여 픽셀 회로(PC)가 생성하는 신호는 칼럼 라인(COL)을 통해 출력될 수 있다.
픽셀 회로(PC)는 전송 트랜지스터(TX), 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 선택 트랜지스터(SX), 스토리지 트랜지스터(STX), 중간 전송 트랜지스터(TXX), 및 오버플로우 트랜지스터(OX) 등을 포함할 수 있다. 오버플로우 트랜지스터(OX)는 오버플로우 제어 신호(OG)에 의해 턴-온 및 턴-오프될 수 있으며, 전원 전압(VDD)을 출력하는 전원 노드와 포토 다이오드(PD) 사이에 연결되어 포토 다이오드(PD)의 포화를 방지할 수 있다.
글로벌 셔터 방식으로 동작하는 이미지 센서에서, 리셋 시간 동안 포토 다이오드(PD)와 플로팅 디퓨전(FD) 및 스토리지 트랜지스터(STX) 등에 저장된 전하가 리셋될 수 있다. 리셋 시간 이후의 노출 시간 동안 포토 다이오드(PD)가 빛에 노출되며, 포토 다이오드(PD)가 빛에 응답하여 생성한 전하는 스토리지 트랜지스터(STX)에 저장될 수 있다.
앞서 설명한 바와 같이, 글로벌 셔터 방식으로 동작하는 이미지 센서에서, 리드아웃 동작은 노출 시간이 종료된 후 롤링(rolling) 방식으로 실행될 수 있다. 일 실시예로, 리드아웃 동작에서는 리셋 전압과 픽셀 전압이 순차적으로 출력될 수 있다. 예를 들어, 선택 트랜지스터(SX)가 턴-온되어 칼럼 라인(COL)을 통해 리셋 전압이 출력될 수 있다. 리셋 전압이 출력된 후, 전송 트랜지스터(TX)가 턴-온되어 스토리지 트랜지스터(STX)에 저장된 전하들이 플로팅 디퓨전(FD)으로 이동할 수 있다.
플로팅 디퓨전(FD)의 전압은 스토리지 트랜지스터(STX)로부터 이동한 전하의 양에 의해 변할 수 있다. 소스-팔로워 증폭기로 동작하는 구동 트랜지스터(DX)는 플로팅 디퓨전(FD)으로 이동한 전하의 양에 대응하는 픽셀 전압을 출력할 수 있다. 따라서, 전송 트랜지스터(TX)가 턴-온될 때 스토리지 트랜지스터(STX)에서 플로팅 디퓨전(FD)으로 움직이는 전하의 이동 효율이 높을수록, 이미지 센서의 성능이 개선될 수 있다.
일반적인 픽셀 회로에서는, 전송 트랜지스터(TX)가 턴-온될 때 스토리지 트랜지스터(STX)와 전송 트랜지스터(TX)의 경계에 인접한 영역에서 포텐셜이 증가하여 전하의 이동을 방해하는 포텐셜 험프(또는 포텐셜 배리어) 현상이 발생할 수 있다. 본 발명의 실시예들에서는, 스토리지 트랜지스터(STX)와 전송 트랜지스터(TX)의 경계에 인접하는 경계 영역에서, 스토리지 트랜지스터(STX)와 전송 트랜지스터(TX) 중 적어도 하나가 포텐셜 험프를 방지하기 위한 구조를 가질 수 있다. 일례로, 상기 구조는 전송 트랜지스터(TX)의 게이트와 스토리지 트랜지스터(STX)의 활성 영역 중 적어도 하나에 형성될 수 있다. 상기 구조로 인해, 상기 경계 영역의 포텐셜은 전송 트랜지스터(TX)가 턴-오프 상태일 때 제1 전위를 갖고, 전송 트랜지스터(TX)가 턴-온 상태일 때 제1 전위보다 낮은 제2 전위를 가질 수 있다. 따라서, 전송 트랜지스터(TX)가 턴-온 상태일 때 전하의 이동 효율을 높임으로써, 이미지 센서의 성능을 개선할 수 있다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(100)는 어레이 형태로 배열되는 제1 내지 제4 픽셀들(PX1-PX4)을 포함할 수 있다. 도 6은 이미지 센서(100)에 포함되는 복수의 픽셀들 중에서 일부만을 도시한 것으로, 이미지 센서(100)에 포함되는 복수의 픽셀들의 개수는 이미지 센서의 판형과 해상도 등에 따라 다양하게 변형될 수 있다. 제1 내지 제4 픽셀들(PX1-PX4)은 서로 유사한 구조를 가질 수 있으며, 픽셀 분리막(DTI)에 의해 서로 광학적으로 분리될 수 있다. 이하 설명의 편의를 위하여 제1 픽셀(PX1)을 예시로 픽셀 구조를 설명하기로 한다.
제1 픽셀(PX1)을 참조하면, 반도체 기판(101)에 불순물을 도핑하여 형성되는 활성 영역(103)과 포토 다이오드(PD) 및 복수의 게이트들을 포함할 수 있다. 복수의 게이트들은 활성 영역(103)과 결합하여 픽셀 회로에 포함되는 복수의 트랜지스터들을 제공할 수 있다. 일례로 제1 픽셀(PX1)은 중간 전송 게이트(TXG), 스토리지 게이트(STG), 전송 게이트(TG), 리셋 게이트(RG), 오버플로우 게이트(OG), 구동 게이트(DG) 및 선택 게이트(SEL) 등을 포함할 수 있다.
일례로 이미지 센서(100)는 글로벌 셔터 방식으로 동작할 수 있다. 동작이 시작되면, 리셋 시간 동안 제1 내지 제4 픽셀들(PX1-PX4)의 플로팅 디퓨전(FD)과 포토 다이오드(PD) 및 스토리지 트랜지스터에 저장된 전하들이 리셋될 수 있다. 리셋 시간 이후의 노출 시간 동안, 제1 내지 제4 픽셀들(PX1-PX4)의 포토 다이오드(PD)는 동시에 빛에 노출되며, 포토 다이오드(PD)가 생성하는 전하는 스토리지 트랜지스터에 저장될 수 있다.
노출 시간 이후의 리드아웃 시간 동안, 제1 내지 제4 픽셀들(PX1-PX4)에 대한 리드아웃 동작이 롤링 방식으로 실행될 수 있다. 칼럼 라인을 공유하지 않는 제1 픽셀(PX1)과 제2 픽셀(PX2)의 리셋 전압과 픽셀 전압은 동시에 출력될 수 있는 반면, 칼럼 라인을 공유하는 제1 픽셀(PX1)과 제3 픽셀(PX3)의 리셋 전압과 픽셀 전압은, 동시에 출력되지 않을 수 있다. 제1 내지 제4 픽셀들(PX1-PX4) 각각의 리드아웃 동작에서, 리셋 전압이 출력된 후 전송 게이트(TG)에 입력되는 전압에 의해 전송 트랜지스터가 턴-온되며, 스토리지 트랜지스터에 저장된 전하가 플로팅 디퓨전(FD)으로 이동할 수 있다.
앞서 설명한 바와 같이, 전송 트랜지스터가 턴-온되어 전하가 이동할 때, 스토리지 트랜지스터와 전송 트랜지스터의 경계 부근에서 포텐셜이 증가하여 전하의 이동을 방해하는 문제가 발생할 수 있다. 도 6을 참조하면, 본 발명의 일 실시예에서는 전송 게이트(TG)가 제1 게이트 영역(110)과 제2 게이트 영역(120)을 포함할 수 있으며, 제1 게이트 영역(110)은 스토리지 트랜지스터를 향해 돌출될 수 있다. 제1 게이트 영역(110)은 스토리지 트랜지스터의 활성 영역(103) 중 적어도 일부 영역의 상부에 배치될 수 있다. 일 실시예에서, 스토리지 게이트(STG)는 제1 게이트 영역(110)을 수용하는 공간을 제공할 수 있다.
제1 게이트 영역(110)에 의해, 전송 트랜지스터가 턴-온될 때 전송 트랜지스터와 스토리지 트랜지스터 사이의 경계에서 포텐셜이 증가하지 않을 수 있다. 일례로, 제1 내지 제4 픽셀들(PX1-PX4)에 포함되는 트랜지스터들이 NMOS 트랜지스터인 경우, 전송 게이트(TG)에 높은 전압을 입력하여 전송 트랜지스터가 턴-온될 수 있다. 이때, 제1 게이트 영역(110)에 입력되는 높은 전압에 의해 스토리지 트랜지스터와 전송 트랜지스터 사이의 경계에 인접하는 경계 영역에서 포텐셜이 감소하여 전하가 수월하게 플로팅 디퓨전(FD)으로 이동할 수 있다.
또한, 제1 게이트 영역(110)이 제2 게이트 영역(120)보다 좁은 폭을 갖도록 함으로써, 전송 트랜지스터가 턴-온될 때 경계 영역에서 포텐셜이 플로팅 디퓨전(FD)으로만 기울어지도록 제어할 수 있다. 따라서, 전하가 플로팅 디퓨전(FD)에서 스토리지 트랜지스터로 역이동하는 것을 방지할 수 있다.
도 7a와 도 7b는 도 6에 도시한 이미지 센서의 I-I` 방향의 단면을 나타낸 단면도이다.
먼저 도 7a를 참조하면, 이미지 센서(100)의 제1 픽셀(PX1)은 반도체 기판(101), 마이크로 렌즈(130), 광학 절연층(140), 및 복수의 트랜지스터들을 포함할 수 있다. 광학 절연층(140)은 컬러 필터, 평탄화 층 등을 포함할 수 있다.
반도체 기판(101)에는 픽셀 분리막(DTI)과, 복수의 트랜지스터들을 제공하기 위한 활성 영역(103) 등이 형성될 수 있다. 활성 영역(103) 중 적어도 일부는, 플로팅 디퓨전(FD)으로 제공될 수 있다. 도 7a를 참조하면, 스토리지 트랜지스터의 활성 영역(103) 상에는 스토리지 게이트(STG)와 함께, 전송 게이트(TG)의 제1 게이트 영역(110)이 배치될 수 있다. 즉, 전송 게이트(TG)의 제1 게이트 영역(110)은 스토리지 트랜지스터의 활성 영역 중 적어도 일부와 중첩될 수 있다.
다음으로 도 7b를 참조하면, 제1 픽셀(PX1)은 스토리지 트랜지스터의 활성 영역(103)의 하부에 마련되는 배리어 층(105)을 더 포함할 수 있다. 배리어 층(105)은 이미지 센서(100)의 주 전하 캐리어와 다른 도전성의 불순물로 도핑될 수 있다. 일례로, 이미지 센서(100)의 포토 다이오드가 빛에 반응하여 생성되는 전자를 주 전하 캐리어로 이용하고 트랜지스터들이 NMOS인 경우, 배리어 층(105)은 P형 불순물로 도핑될 수 있다. 배리어 층(105)에 의해 스토리지 트랜지스터에 저장된 전하들이 누설되는 것을 방지할 수 있다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면들이다.
도 8 및 도 9를 참조하면, 스토리지 트랜지스터와 전송 트랜지스터 및 플로팅 디퓨전(FD)의 포텐셜 변화가, 전송 트랜지스터의 온/오프 동작에 따라 도시되어 있다. 먼저 도 8을 참조하면, 스토리지 트랜지스터에 전하가 저장됨에 따라, 스토리지 게이트(STG) 하부에서의 포텐셜은 상대적으로 낮을 수 있다. 전송 게이트(TG)는 도 6, 도 7a, 및 도 7b를 참조하여 설명한 바와 같이 제1 게이트 영역(110)과 제2 게이트 영역(120)을 가지며, 전송 게이트(TG)에 턴-오프 전압이 입력되면 전송 게이트(TG) 하부의 포텐셜이 높은 상태를 유지하여 전하가 플로팅 디퓨전(FD)으로 이동하지 못할 수 있다.
전송 게이트(TG)에 턴-온 전압이 입력되어 전송 트랜지스터가 턴-온되면, 전송 게이트(TG) 하부에서 포텐셜이 감소하여 스토리지 트랜지스터에 저장된 전하가 플로팅 디퓨전(FD)으로 이동할 수 있다. 스토리지 트랜지스터의 활성 영역 중 적어도 일부와 중첩되는 제1 게이트 영역(110)에 입력되는 턴-온 전압에 의해, 제1 게이트 영역(110)의 하부에서 포텐셜이 감소할 수 있다. 따라서, 도 8에 도시한 바와 같이, 스토리지 트랜지스터와 전송 트랜지스터 사이의 경계에 인접하는 경계 영역에 대응하는 제1 게이트 영역(110) 하부에서 포텐셜이 완만하게 감소할 수 있다. 포텐셜은 스토리지 트랜지스터로부터 멀어지고 플로팅 디퓨전(FD)에 가까워질수록 감소하는 추세를 가질 수 있다.
본 발명의 일 실시예에서, 제1 게이트 영역(110)의 하부에 대응하는 경계 영역의 포텐셜은, 전송 게이트(TG)에 턴-오프 전압이 입력될 때 제1 전위를 갖고, 전송 게이트(TG)에 턴-온 전압이 입력될 때 제1 전위보다 낮은 제2 전위를 가질 수 있다. 전송 게이트(TG)에 턴-온 전압이 입력되면, 스토리지 트랜지스터에 저장된 전하가 플로팅 디퓨전(FD)으로 수월하게 이동할 수 있다. 따라서, 스토리지 트랜지스터의 면적 증가 없이, 이미지 센서의 성능을 개선할 수 있다.
도 9는 제1 게이트 영역(110)이 형성되지 않는 경우, 즉 전송 게이트(TG)가 제2 게이트 영역(120)만을 포함하는 경우의 포텐셜 변화를 나타낸 도면일 수 있다. 도 9를 참조하면, 제1 게이트 영역(110)이 생략됨에 따라, 스토리지 트랜지스터와 전송 트랜지스터 사이의 경계에 인접한 경계 영역에서 포텐셜이 증가하는 포텐셜 험프 구간이 나타날 수 있다. 따라서, 전송 트랜지스터가 턴-온됨에도 불구하고, 스토리지 트랜지스터에 저장된 전하가 플로팅 디퓨전(FD)으로 이동하지 못할 수 있다.
도 8을 참조하여 설명한 바와 같이, 본 발명의 일 실시예에서는 스토리지 트랜지스터 쪽으로 돌출되는 제1 게이트 영역(110)을 전송 게이트(TG)에 형성하여 포텐셜 험프 구간을 제거할 수 있다. 제1 게이트 영역(110)에 입력되는 턴-온 전압에 의해, 스토리지 트랜지스터의 활성 영역 중에서 전송 트랜지스터에 인접한 일부 영역의 포텐셜이 감소하며, 따라서 포텐셜 험프 구간이 제거될 수 있다.
도 10은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(200)는 어레이 형태로 배열되는 제1 내지 제4 픽셀들(PX1-PX4)을 포함할 수 있다. 도 6과 마찬가지로 도 10은 이미지 센서(200)에 포함되는 복수의 픽셀들 중에서 일부만을 도시한 것이며, 이미지 센서(200)에 포함되는 복수의 픽셀들의 개수는 이미지 센서의 판형과 해상도 등에 따라 다양하게 변형될 수 있다. 제1 내지 제4 픽셀들(PX1-PX4)을 설명함에 있어서, 도 6의 이미지 센서(100)와 유사한 내용은 생략하기로 한다.
이미지 센서(200)의 제1 내지 제4 픽셀들(PX1-PX4) 각각의 포토 다이오드(PD)에서 생성된 전하는 스토리지 트랜지스터에 저장되며, 전송 트랜지스터의 턴-온 동작에 응답하여 플로팅 디퓨전(FD)으로 이동할 수 있다. 스토리지 트랜지스터와 전송 트랜지스터 사이에서 포텐셜 험프 구간이 생성되어 전하의 이동이 방해되지 않도록, 스토리지 트랜지스터의 활성 영역은 상대적으로 더 높은 불순물 농도를 갖는 제1 불순물 영역(204)을 포함할 수 있다. 도 10에 도시한 바와 같이, 제1 불순물 영역(204)은 전송 트랜지스터에 인접할 수 있다.
도 11a와 도 11b는 도 10에 도시한 이미지 센서의 II-II` 방향의 단면을 나타낸 단면도이다.
먼저 도 11a를 참조하면, 이미지 센서(200)는 반도체 기판(201), 마이크로 렌즈(230), 광학 절연층(240) 등을 포함하며, 반도체 기판(201)에는 픽셀 분리막(DTI)과 활성 영역(203)이 형성될 수 있다. 스토리지 게이트(STG)와 함께 스토리지 트랜지스터를 제공하는 활성 영역(203)은, 제1 불순물 영역(204) 및 제1 불순물 영역(204)보다 낮은 불순물 농도를 갖는 제2 불순물 영역(205)을 포함할 수 있다. 제1 불순물 영역(204)은 제2 불순물 영역(205)보다 전송 게이트(TG)에 더 가까이 배치될 수 있다.
일례로, 전자가 주 전하 캐리어이고 픽셀 회로에 포함되는 트랜지스터들이 NMOS 트랜지스터인 경우, 상대적으로 높은 불순물 농도를 갖는 제1 불순물 영역(204)에 의해 포텐셜 험프 구간이 나타나지 않을 수 있다. 따라서, 전송 게이트(TG)에 턴-온 전압이 입력되면, 스토리지 트랜지스터에 저장된 전하들이 플로팅 디퓨전(FD)으로 수월하게 이동할 수 있다.
다음으로 도 11b를 참조하면, 이미지 센서(200)는 스토리지 트랜지스터의 활성 영역(203) 하부에 마련되는 배리어 층(207)을 더 포함할 수 있다. 배리어 층(207)은 이미지 센서(100)의 주 전하 캐리어와 다른 도전성의 불순물로 도핑될 수 있다. 일례로, 이미지 센서(100)의 픽셀 회로에 포함되는 트랜지스터들이 NMOS인 경우, 배리어 층(207)은 P형 불순물로 도핑되어 스토리지 트랜지스터에 저장된 전하들이 누설되는 것을 방지할 수 있다.
도 12는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도이다. 또한, 도 13은 도 12에 도시한 이미지 센서의 III-III` 방향의 단면을 나타낸 단면도이다.
도 12 및 도 13을 참조하면, 이미지 센서(300)의 픽셀(PX)은 픽셀 분리막(DTI)에 의해 다른 픽셀들과 광학적으로 분리될 수 있다. 픽셀(PX)은 반도체 기판(301), 마이크로 렌즈(330), 광학 절연층(340) 등을 포함하며, 반도체 기판(301)에는 복수의 트랜지스터들을 제공하기 위한 활성 영역(303)이 형성될 수 있다. 활성 영역(303)과 함께 도전성 물질로 복수의 게이트들(STG, TXG, TG, RG, OG, DG, SEL)이 형성되어 복수의 트랜지스터들이 제공될 수 있다. 복수의 트랜지스터들은 포토 다이오드(PD)가 빛에 반응하여 생성한 전하를 전기 신호로 변환할 수 있다.
도 12 및 도 13에 도시한 일 실시예에서, 전송 게이트(TG)는 제1 게이트 영역(310)과 제2 게이트 영역(320)을 포함할 수 있다. 제1 게이트 영역(310)은 제2 게이트 영역(320)으로부터 연장되어 스토리지 게이트(STG) 쪽으로 돌출되는 영역으로, 제2 게이트 영역(320)보다 좁은 폭을 가질 수 있다.
또한 도 12 및 도 13에 도시한 일 실시예에서, 스토리지 트랜지스터를 제공하는 활성 영역은 제1 불순물 영역(304) 및 제1 불순물 영역(304)을 제외한 나머지 영역으로 정의되는 제2 불순물 영역(305)을 포함할 수 있다. 제1 불순물 영역(304)은 제2 불순물 영역(305)보다 높은 불순물 농도를 가지며, 전송 게이트(TG)에 인접할 수 있다. 일례로, 제1 불순물 영역(304)은 도 12에 도시한 바와 같이 제1 게이트 영역(310)에 대응하는 형상을 가질 수 있으며, 평면 상에서 제1 게이트 영역(310)을 둘러싸도록 형성될 수 있다.
제1 불순물 영역(304)은 제1 게이트 영역(310)을 포함한, 전송 게이트(TG)와 중첩되지 않도록 형성될 수 있다. 따라서, 도 13에 도시한 바와 같이, 제1 불순물 영역(304)은 적어도 하나의 방향에서 제2 불순물 영역(305) 사이에 배치될 수 있다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도이며, 도 15는 도 14에 도시한 이미지 센서의 IV-IV` 방향의 단면을 나타낸 단면도이다.
도 14 및 도 15를 참조하면, 이미지 센서(300A)의 픽셀(PX)은 픽셀 분리막(DTI)으로 둘러싸여 다른 픽셀들과 광학적, 전기적으로 분리될 수 있다. 픽셀(PX)은 활성 영역(303)이 형성되는 반도체 기판(301)과 마이크로 렌즈(330), 광학 절연층(340) 등을 포함하며, 반도체 기판(301) 상에 형성되는 복수의 게이트들(STG, TXG, TG, RG, OG, DG, SEL)에 의해 픽셀 회로를 구현하는 복수의 트랜지스터들이 제공될 수 있다.
도 14 및 도 15에 도시한 일 실시예에서, 전송 게이트(TG)는 제1 게이트 영역(310)과 제2 게이트 영역(320)을 포함할 수 있다. 또한, 스토리지 트랜지스터의 활성 영역(303A)은 제1 불순물 영역(304A)과 제2 불순물 영역(305A)을 포함할 수 있다. 제1 게이트 영역(310)은 스토리지 트랜지스터 쪽으로 돌출되는 영역일 수 있으며, 제1 불순물 영역(304A)은 제2 불순물 영역(305A)보다 높은 불순물 농도를 가질 수 있다.
제1 불순물 영역(304A)의 적어도 일부는, 전송 게이트(TG)의 하부에 배치될 수 있다. 제1 불순물 영역(304A)은 스토리지 트랜지스터의 활성 영역(303A)에서 제2 불순물 영역(305A)으로 둘러싸이지 않을 수 있다. 도 14 및 도 15에 도시한 일 실시예에서는, 제1 불순물 영역(304A)이 제2 불순물 영역(305A)보다 전송 게이트(TG)에 더 가까이 배치될 수 있다.
도 16 및 도 17은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도들이다.
먼저 도 16을 참조하면, 이미지 센서(400)의 픽셀(PX)은 픽셀 분리막(DTI)에 의해 다른 픽셀들과 광학적, 전기적으로 분리되며, 반도체 기판(401)에 형성되는 활성 영역(403)과 포토 다이오드(PD) 및 반도체 기판(401) 상에 배치되는 복수의 게이트들(STG, TXG, TG, RG, OG, DG, SEL)을 포함할 수 있다. 활성 영역(403)과 게이트들(STG, TXG, TG, RG, OG, DG, SEL)에 의해, 포토 다이오드(PD)의 전하를 처리하여 전기 신호를 생성하는 픽셀 회로가 구현될 수 있다.
도 16에 도시한 일 실시예에서는, 스토리지 게이트(STG)와 중간 전송 게이트(TXG), 및 오버플로우 게이트(OG) 각각의 하부에 상대적으로 높은 불순물 농도를 갖는 영역들(404, 405, 406)이 형성될 수 있다. 우선 스토리지 게이트(STG)의 하부에는, 상대적으로 높은 불순물 농도를 갖는 제1 불순물 영역(404)과, 제1 불순물 영역(404)을 제외한 나머지 활성 영역(403)인 제2 불순물 영역이 배치될 수 있다.
일 실시예로, 중간 전송 게이트(TXG) 하부의 활성 영역은, 상대적으로 높은 불순물 농도를 가지며 스토리지 게이트(STG)에 인접하는 제3 불순물 영역(405)과, 제3 불순물 영역(405)을 제외한 나머지 활성 영역(403)인 제4 불순물 영역을 가질 수 있다. 또한, 오버플로우 게이트(OG) 하부의 활성 영역은, 상대적으로 높은 불순물 농도를 가지며 포토 다이오드(PD)로부터 멀리 배치되는 제5 불순물 영역(406)과, 제5 불순물 영역(406)을 제외한 나머지 활성 영역(403)인 제6 불순물 영역을 가질 수 있다.
제1 불순물 영역(403)과 제3 불순물 영역(404), 및 제5 불순물 영역(405)은 전하의 이동 방향을 고려하여 배치될 수 있다. 일례로, 포토 다이오드(PD)에서 생성된 전하는 중간 전송 게이트(TXG)를 거쳐 스토리지 게이트(STG)를 포함하는 스토리지 트랜지스터에 저장될 수 있다. 또한, 전하는 전송 게이트(TG)에 턴-온 전압이 입력되면 플로팅 디퓨전(FD)으로 이동할 수 있다. 따라서, 전하의 이동 방향에 따라, 중간 전송 게이트(TXG) 하부의 제3 불순물 영역(405)은 스토리지 게이트(STG)에 인접하고, 스토리지 게이트(STG) 하부의 제1 불순물 영역(404)은 전송 게이트(TG)에 인접할 수 있다. 중간 전송 게이트(TXG) 하부의 제3 불순물 영역(405)과, 스토리지 게이트(STG) 하부의 제1 불순물 영역(404)에 의해 포토 다이오드(PD)에서 생성된 전하가 플로팅 디퓨전(FD)까지 수월하게 이동할 수 있다.
오버플로우 게이트(OG) 하부에 형성되는 제5 불순물 영역(406)은, 전하의 역이동을 방지할 수 있다. 오버플로우 게이트(OG)에 턴-온 전압이 입력되면, 포토 다이오드(PD)의 전하가 전원 전압에 의해 제거될 수 있다. 도 16에 도시한 일 실시예에서는, 오버플로우 게이트(OG) 하부의 제5 불순물 영역(406)에 의해, 오버플로우 게이트(OG)에 턴-온 전압이 입력된 동안 전하가 포토 다이오드(PD)로 다시 넘어오는 역이동을 최소화하고, 포토 다이오드(PD)의 전하를 빠르게 제거하여 포토 다이오드(PD)의 포화를 방지할 수 있다.
다음으로 도 17을 참조하면, 이미지 센서(400A)의 픽셀(PX)에서 전송 게이트(TG)가 제1 게이트 영역(410) 및 제2 게이트 영역(420)을 포함할 수 있다. 제1 게이트 영역(410)은 제2 게이트 영역(420)으로부터 연장되어 스토리지 게이트(STG) 쪽으로 돌출되는 영역일 수 있으며, 스토리지 게이트(STG)에 마련되는 공간에 수용될 수 있다. 도 17에 도시한 일 실시예에서는, 제1 게이트 영역(410)을 형성하여 스토리지 트랜지스터와 전송 트랜지스터 사이에서 포텐셜 험프가 발생하는 것을 억제할 수 있다.
도 17을 참조하면, 이미지 센서(400A)의 픽셀(PX)은 중간 전송 트랜지스터와 오버플로우 트랜지스터의 활성 영역들에 상대적으로 높은 불순물 농도를 갖는 제3 불순물 영역(405)과 제5 불순물 영역(406)이 각각 형성될 수 있다. 또한, 도 16에 도시한 일 실시예와 달리 스토리지 트랜지스터의 활성 영역에는 제1 불순물 영역(404)이 형성되지 않을 수 있다. 다만, 실시예들에 따라, 앞서 도 12 및 도 14 등을 참조하여 설명한 바와 같이, 스토리지 트랜지스터의 활성 영역에도 제1 불순물 영역(404)이 추가될 수 있다.
도 18은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미징 장치를 간단하게 나타낸 도면이다.
도 18을 참조하면, 본 발명의 일 실시예에 따른 이미징 장치(500)는 광원(501)과 센서부(502)를 포함할 수 있다. 광원(501)은 특정 파장 대역의 광 신호를 출력하는 발광소자를 포함할 수 있다. 일례로 광원(501)은 VCSEL(Vertical Cavity Surface Emitting Laser) 또는 LED (Light Emitting Diode) 등을 발광소자로 포함할 수 있다. 광원(501)은 어레이 형태로 배열되는 복수의 발광소자들을 포함할 수 있으며, 복수의 발광소자가 출력하는 광 신호의 진행 경로 상에는 광학 소자가 더 마련될 수도 있다. 광원(501)이 출력하는 광 신호는 적외선 파장 대역의 광 신호일 수 있다.
광원(501)이 출력하는 광 신호는 피사체(510)에 의해 반사될 수 있으며, 센서부(502)는 피사체(510)가 반사시킨 광 신호를 수신 광 신호로 입력받을 수 있다. 센서부(502)는 수신 광 신호에 응답하여 전기 신호를 생성하는 픽셀들을 갖는 픽셀 어레이 및 픽셀 어레이가 생성한 전기 신호를 이용하여 이미지를 생성하는 컨트롤러 등을 포함할 수 있다. 일례로, 컨트롤러가 생성하는 상기 이미지는, 피사체(510) 및 그 주변 환경의 거리 정보가 포함된 깊이 맵(Depth Map)일 수 있다.
본 발명의 일 실시예에서, 센서부(502)는 깊이 맵을 생성하는 기능과 함께, 이미징 장치(500)에 근접한 피사체(510)의 존재를 감지하는 근접 센싱 기능, 및 피사체(510)와 이미징 장치(500) 사이의 거리를 계산하는 거리 측정 기능 등을 제공할 수 있다. 광원(501)이 출력하여 피사체(510)에서 반사된 수신 광 신호를 센서부(502)가 정확하게 검출할수록, 상기 기능들을 더 정확하게 구현할 수 있다. 따라서, 센서부(502)의 감도를 높이기 위해 픽셀들 각각에 포함되는 포토 다이오드의 면적을 키울 수 있다.
도 19는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미징 장치를 간단하게 나타낸 블록도이다.
도 19를 참조하면, 이미징 장치(600)는 픽셀 어레이(610), 컨트롤러(620), 광원 드라이버(630), 및 광원(640) 등을 포함할 수 있다.
픽셀 어레이(610)는 복수의 행들과 복수의 열들을 따라서 어레이 형태로 배치되는 복수의 픽셀들(PX)을 포함할 수 있다. 복수의 픽셀들(PX) 각각은 피사체(650)로부터 입사하는 광 신호에 응답하여 전하를 생성하는 포토 다이오드, 및 포토 다이오드가 생성한 전하에 대응하는 전기 신호를 생성하는 픽셀 회로 등을 포함할 수 있다. 일례로 픽셀 회로는 플로팅 디퓨전, 중간 전송 트랜지스터, 스토리지 트랜지스터, 전송 트랜지스터, 리셋 트랜지스터, 구동 트랜지스터, 및 선택 트랜지스터 등을 포함할 수 있다. 실시예들에 따라 픽셀들(PX)의 구성은 달라질 수 있다. 일례로, 픽셀들(PX) 각각은 실리콘 포토 다이오드와 달리 유기 물질을 포함하는 유기 포토 다이오드를 포함하거나, 또는 디지털 픽셀로 구현될 수도 있다. 픽셀들(PX)이 디지털 픽셀로 구현되는 경우, 픽셀들(PX) 각각은 비교기 및 비교기의 출력을 디지털 신호로 변환하여 내보내는 카운터 등을 포함할 수 있다.
컨트롤러(620)는 픽셀 어레이(610)를 제어하기 위한 복수의 회로들을 포함할 수 있다. 일례로, 컨트롤러(620)는 로우 드라이버(621), 리드 아웃 회로(622), 칼럼 드라이버(623), 컨트롤 로직(624) 등을 포함할 수 있다. 로우 드라이버(621)는 픽셀 어레이(610)를 행(row) 단위로 구동할 수 있다. 예를 들어, 로우 드라이버(621)는 픽셀 회로의 전송 트랜지스터를 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 선택 트랜지스터를 제어하는 선택 제어 신호 등을 생성할 수 있다.
리드 아웃 회로(622)는 상관 이중 샘플러(Correlated Double Sampler, CDS), 아날로그-디지털 컨버터(Analog-to-Digital Converter, ADC) 등을 포함할 수 있다. 상관 이중 샘플러는, 로우 드라이버(621)가 공급하는 행 선택 신호에 의해 선택되는 행에 포함되는 픽셀들(PX)과 칼럼 라인들을 통해 연결되며, 상관 이중 샘플링을 수행하여 리셋 전압 및 픽셀 전압을 검출할 수 있다. 아날로그-디지털 컨버터는 상관 이중 샘플러가 검출한 리셋 전압 및 픽셀 전압을 디지털 신호로 변환하여 칼럼 드라이버(623)에 전달할 수 있다.
칼럼 드라이버(623)는 디지털 신호를 임시로 저장할 수 있는 래치 또는 버퍼 회로와 증폭 회로 등을 포함할 수 있으며, 리드 아웃 회로(622)로부터 수신한 디지털 신호를 처리할 수 있다. 로우 드라이버(621), 리드 아웃 회로(622) 및 칼럼 드라이버(623)는 컨트롤 로직(624)에 의해 제어될 수 있다. 컨트롤 로직(624)은 로우 드라이버(621), 리드 아웃 회로(622) 및 칼럼 드라이버(623)의 동작 타이밍을 제어하기 위한 타이밍 컨트롤러, 이미지 데이터 처리를 위한 이미지 신호 프로세서(Image Signal Processor) 등을 포함할 수 있다.
컨트롤 로직(624)은 리드아웃 회로(622) 및 칼럼 드라이버(623)가 출력하는 데이터를 신호 처리하여 이미지 데이터를 생성할 수 있다. 일례로 상기 이미지 데이터는 깊이 맵을 포함할 수 있다. 또한 컨트롤 로직(624)은, 이미징 장치(600)의 동작 모드에 따라 리드아웃 회로(622) 및 칼럼 드라이버(623)가 출력하는 데이터를 이용하여 피사체(650)와 이미징 장치(600) 사이의 거리를 계산하거나, 또는 이미징 장치(600)에 근접한 피사체(650)를 인식할 수 있다.
이미징 장치(600)는, 깊이 맵을 생성하기 위해 피사체(650)로 광 신호를 출력하는 광원(640)을 포함할 수 있다. 광원(640)은, 적어도 하나의 발광소자를 포함할 수 있으며, 일례로 복수의 반도체 발광소자들이 어레이 형태로 배열되는 반도체 칩을 포함할 수 있다. 광원(640)은 광원 드라이버(630)에 의해 동작할 수 있다. 광원 드라이버(630)는 컨트롤러(620)에 의해 제어될 수 있다.
일 실시예에서 광원 드라이버(630)는 소정의 펄스 신호를 생성하여 광원(640)을 구동할 수 있다. 광원 드라이버(630)는 컨트롤러(620)의 제어 명령에 응답하여 상기 펄스 신호의 주기, 듀티 비, 지속 시간 등을 결정할 수 있다. 일례로 컨트롤러(620)는, 픽셀 어레이(610)에 입력하는 신호들 중 적어도 하나를, 광원(640)에 입력되는 펄스 신호와 동기화할 수 있다. 일 실시예에서, 광원(640)에 입력되는 펄스 신호와 동기화되는 신호는, 로우 드라이버(621)가 픽셀 어레이(610)에 입력하는 신호들 중 적어도 하나일 수 있다.
도 20은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀의 픽셀 회로를 나타낸 회로도이다.
도 20을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서의 픽셀(PX)에서, 하나의 포토 다이오드(PD)에 복수의 픽셀 회로들(PCA, PCB, PCC, PCD)이 연결될 수 있다. 도 20에 도시한 일 실시예에서는 포토 다이오드(PD)에 제1 내지 제4 픽셀 회로들(PCA, PCB, PCC, PCD)이 연결되는 것으로 도시하였으나, 실시예들에 따라 상기 개수는 다양하게 변형될 수 있다. 제1 내지 제4 픽셀 회로들(PCA, PCB, PCC, PCD)은 서로 실질적으로 같은 구조를 가질 수 있다.
도 20에 도시한 일 실시예에 따른 이미지 센서는, 별도의 광원에서 방출되고 피사체로부터 반사된 광 신호를 검출하여 피사체의 형상, 피사체까지의 거리 등을 판단하는 ToF(Time-of-Flight) 센서일 수 있다. 광원에서 방출되는 광 신호가 피사체에서 반사되며 위상차가 발생할 수 있으며, 이미지 센서는 위상차를 이용하여 피사체의 형상과 피사체까지의 거리 등을 판단할 수 있다. 일례로, 이미지 센서는 개별 픽셀(PX)로부터 획득한 정보를 이용하여 피사체의 형상이나 거리 정보 등을 포함하는 깊이 맵을 생성할 수 있다.
ToF 센서로 적용되는 이미지 센서는 글로벌 셔터 방식으로 동작할 수 있다. 포토 다이오드(PD)가 빛에 노출되는 동안, 제1 내지 제4 픽셀 회로들(PCA, PCB, PCC, PCD)에 포함되는 제1 내지 제4 중간 전송 트랜지스터들(TXXA, TXXB, TXXC, TXXD)은 서로 다른 위상으로 동작할 수 있다. 일례로, 제1 중간 전송 트랜지스터(TXXA)는 광 신호와 같은 위상으로 턴-온 및 턴-오프될 수 있으며, 제2 중간 전송 트랜지스터(TXXB)는 광 신호와 180도의 위상차로 턴-온 및 턴-오프될 수 있다. 제3 중간 전송 트랜지스터(TXXC)는 광 신호와 90도의 위상차로 턴-온 및 턴-오프될 수 있으며, 제4 중간 전송 트랜지스터(TXXD)는 광 신호와 270도의 위상차로 턴-온 및 턴-오프될 수 있다.
이미지 센서는, 상기와 같은 위상차 동작에 의해 제1 내지 제4 스토리지 트랜지스터들(STXA, STXB, STXC, STXD)에 저장된 전하로부터 획득한 픽셀 전압을 이용하여, 깊이 맵을 생성할 수 있다. 리드아웃 동작에서는, 제1 칼럼 라인(COL1)을 통해 제1 스토리지 트랜지스터(STXA)에 저장된 전하에 대응하는 제1 데이터가 출력되고, 제3 칼럼 라인(COL3)을 통해 제3 스토리지 트랜지스터(STXC)의 전하에 대응하는 제3 데이터가 출력될 수 있다. 또한, 제2 칼럼 라인(COL2)을 통해 제2 스토리지 트랜지스터(STXB)에 저장된 전하에 대응하는 제2 데이터가 출력되고, 제4 칼럼 라인(COL4)을 통해 제4 스토리지 트랜지스터(STXD)의 전하에 대응하는 제4 데이터가 출력될 수 있다. 한편 실시예들에 따라, 제1 픽셀 회로(PCA)와 제3 픽셀 회로(PCC)가 하나의 칼럼 라인에 연결되고, 제2 픽셀 회로(PCB)와 제4 픽셀 회로(PCD)가 하나의 칼럼 라인에 연결될 수도 있다.
도 21 내지 도 23은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 평면도들이다.
일례로, 도 21 내지 도 23에 도시한 픽셀(700)은, 앞서 도 20을 참조하여 설명한 픽셀(PX)에 대응할 수 있다. 먼저 도 21을 참조하면, 픽셀(700)은 반도체 기판(701)에 형성되는 픽셀 분리막(DTI)에 의해 다른 픽셀(PX)과 광학적, 전기적으로 분리될 수 있다. 또한, 픽셀(700)은 포토 다이오드(PD)를 포함하며, 포토 다이오드(PD) 상부에는 제1 내지 제4 포토 게이트들(PGA, PGB, PGC, PGD)이 배치될 수 있다. 반도체 기판(701)에는 복수의 트랜지스터들을 제공하기 위한 활성 영역(703)이 마련될 수 있다.
제1 내지 제4 포토 게이트들(PGA, PGB, PGC, PGD)은 포토 다이오드(PD)를 제1 내지 제4 픽셀 회로들과 연결하기 위한 목적으로 마련될 수 있다. 일례로, 포토 다이오드(PD)가 생성한 전하는, 제1 중간 전송 게이트(TXGA)와 제1 스토리지 게이트(STGA)에 턴-온 전압이 입력되는 동안 제1 스토리지 트랜지스터에 저장될 수 있다. 제1 중간 전송 게이트(TXGA)와 제1 스토리지 게이트(STGA)에 턴-온 전압이 입력되는 동안, 제2 내지 제4 중간 전송 게이트들(TXGB, TXGC, TXGD)과 제2 내지 제4 스토리지 게이트들(STGB, STGC, STGD)에는 턴-오프 전압이 입력될 수 있다.
도 21에 도시한 일 실시예에서, 제1 전송 게이트(TGA)는 제1 스토리지 게이트(STGA)를 향해 연장되는 돌출 영역을 가질 수 있다. 제1 스토리지 게이트(STGA)는 제1 전송 게이트(TGA)의 돌출 영역을 수용하기 위한 공간을 제공할 수 있다. 제2 내지 제4 전송 게이트들(TGB, TGC, TGD)과 제2 내지 제4 스토리지 게이트들(STGB, STGC, STGD)은 제1 전송 게이트(TGA) 및 제1 스토리지 게이트(STGA)와 유사한 형상을 가질 수 있다.
앞서 설명한 실시예들과 마찬가지로, 제1 스토리지 트랜지스터의 활성 영역(703) 중 적어도 일부와 중첩되는 돌출 영역을 제1 전송 게이트(TGA)에 형성함으로써, 제1 전송 게이트(TGA)에 턴-온 전압이 입력될 때 포텐셜 험프가 발생하는 것을 억제할 수 있다. 따라서 제1 전송 게이트(TGA)에 턴-온 전압이 입력되면, 포토 다이오드(PD)에서 생성되어 제1 스토리지 트랜지스터에 저장된 전하가 플로팅 디퓨전(FD)으로 수월하게 이동할 수 있다.
다음으로 도 22 및 도 23을 참조하여 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀(700A, 700B)의 구조 및 동작을 설명하기로 한다. 설명의 편의를 위하여, 도 21에 도시한 일 실시예에 따른 픽셀(700)과 중복되는 설명은 생략하기로 한다.
먼저 도 22를 참조하면, 픽셀(700A)에 포함되는 제1 내지 제4 전송 게이트들(TGA, TGB, TGC, TGD)은 돌출 영역을 포함하지 않을 수 있다. 제1 픽셀 회로를 예시로 설명하면, 제1 스토리지 트랜지스터의 활성 영역 중에서 제1 전송 게이트(TGA)에 인접한 일부 영역에 상대적으로 높은 불순물 농도를 갖는 제1 불순물 영역(704)이 형성될 수 있다. 제1 불순물 영역(704)을 형성함으로써 제1 스토리지 트랜지스터와 제1 전송 트랜지스터 사이의 경계에서 포텐셜 험프를 방지하고 전하의 이동 효율을 개선할 수 있다. 제2 내지 제4 스토리지 트랜지스터들의 활성 영역에도 제1 불순물 영역(704)이 형성될 수 있다.
다음으로 도 23을 참조하면, 픽셀(700B)에 포함되는 제1 내지 제4 전송 게이트들(TGA, TGB, TGC, TGD)이 돌출 영역을 포함할 수 있다. 또한, 제1 내지 제4 스토리지 트랜지스터들의 활성 영역 중 적어도 일부 영역에 불순물이 추가로 도핑되어, 제1 불순물 영역(705)이 형성될 수 있다. 제1 불순물 영역(705)은 전하의 이동 방향을 고려하여, 제1 내지 제4 전송 게이트들(TGA, TGB, TGC, TGD)의 돌출 영역에 인접하도록 형성될 수 있다. 따라서, 제1 내지 제4 전송 게이트들(TGA, TGB, TGC, TGD) 각각에 턴-온 전압이 입력될 때 포텐셜 험프가 발생하는 것을 방지하여 전하의 이동 효율을 높일 수 있다.
도 24는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 블록도이다.
도 24에 도시한 실시예에 따른 컴퓨터 장치(1000)는 디스플레이(1010), 이미지 센서(1020), 메모리(1030), 프로세서(1040), 및 포트(1050) 등을 포함할 수 있다. 이외에 컴퓨터 장치(1000)는 유무선 통신 장치, 전원 장치 등을 더 포함할 수 있다. 도 24에 도시된 구성 요소 가운데, 포트(1050)는 컴퓨터 장치(1000)가 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하기 위해 제공되는 장치일 수 있다. 컴퓨터 장치(1000)는 일반적인 데스크톱 컴퓨터나 랩톱 컴퓨터 외에 스마트폰, 태블릿 PC, 스마트 웨어러블 기기 등을 모두 포괄하는 개념일 수 있다.
프로세서(1040)는 특정 연산이나 명령어 및 태스크 등을 수행할 수 있다. 프로세서(1040)는 중앙 처리 장치(CPU) 또는 마이크로프로세서 유닛(MCU), 시스템 온 칩(SoC) 등일 수 있으며, 버스(1060)를 통해 디스플레이(1010), 센서부(1020), 메모리 장치(1030)는 물론, 포트(1050)에 연결된 다른 장치들과 통신할 수 있다.
메모리(1030)는 컴퓨터 장치(1000)의 동작에 필요한 데이터, 또는 멀티미디어 데이터 등을 저장하는 저장 매체일 수 있다. 메모리(1030)는 랜덤 액세스 메모리(RAM)와 같은 휘발성 메모리나, 또는 플래시 메모리 등과 같은 비휘발성 메모리를 포함할 수 있다. 또한 메모리(1030)는 저장장치로서 솔리드 스테이트 드라이브(SSD), 하드 디스크 드라이브(HDD), 및 광학 드라이브(ODD) 중 적어도 하나를 포함할 수도 있다. 이미지 센서(1020)는 도 1 내지 도 23을 참조하여 설명한 다양한 실시예들에 따른 형태로 컴퓨터 장치(1000)에 채용될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1, 5, 10, 40, 100, 200, 300, 300A, 400, 400A, 700, 700A, 700B: 이미지 센서
600: 이미징 장치
30, 70, 610: 픽셀 어레이
STG: 스토리지 게이트
TG: 전송 게이트
FD: 플로팅 디퓨전
101, 201, 301, 401, 701: 반도체 기판
103, 203, 303, 303A, 403, 703: 활성 영역
110, 310, 410: 제1 게이트 영역
120, 320, 420: 제2 게이트 영역
130, 230, 330: 마이크로 렌즈

Claims (20)

  1. 복수의 픽셀 영역들을 제공하며, 상기 복수의 픽셀 영역들 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드를 갖는 반도체 기판; 및
    상기 반도체 기판 상에 배치되며, 상기 포토 다이오드가 생성한 전하를 저장하는 스토리지 트랜지스터, 및 상기 스토리지 트랜지스터와 플로팅 디퓨전 사이에 연결되는 전송 트랜지스터를 갖는 픽셀 회로 영역; 을 포함하며,
    상기 스토리지 트랜지스터와 상기 전송 트랜지스터 사이의 경계에 인접하는 경계 영역의 포텐셜은, 상기 전송 트랜지스터가 턴-오프 상태이면 제1 전위를 갖고, 상기 전송 트랜지스터가 턴-온 상태이면 상기 제1 전위보다 낮은 제2 전위를 갖는 이미지 센서.
  2. 제1항에 있어서,
    상기 전송 트랜지스터의 게이트는 상기 스토리지 트랜지스터를 향해 돌출되는 제1 게이트 영역 및 상기 제1 게이트 영역과 연결되는 제2 게이트 영역을 포함하며, 상기 제1 게이트 영역은 상기 경계 영역에 배치되는 이미지 센서.
  3. 제2항에 있어서,
    상기 제1 게이트 영역은, 상기 스토리지 트랜지스터의 활성 영역 중 적어도 일부의 상부에 배치되는 이미지 센서.
  4. 제2항에 있어서,
    상기 제1 게이트 영역의 폭은, 상기 제2 게이트 영역의 폭보다 작은 이미지 센서.
  5. 제2항에 있어서,
    상기 스토리지 트랜지스터의 게이트는, 상기 제1 게이트 영역을 수용하는 공간을 제공하는 이미지 센서.
  6. 제5항에 있어서,
    상기 스토리지 트랜지스터의 활성 영역은 상기 제1 게이트 영역에 인접하는 제1 불순물 영역, 및 상기 제1 불순물 영역보다 낮은 불순물 농도를 갖는 제2 불순물 영역을 포함하는 이미지 센서.
  7. 제6항에 있어서,
    상기 제1 불순물 영역은 상기 제2 불순물 영역으로 둘러싸이는 이미지 센서.
  8. 제6항에 있어서,
    상기 제1 불순물 영역의 적어도 일부는 상기 제1 게이트 영역의 하부에 배치되는 이미지 센서.
  9. 제1항에 있어서,
    상기 스토리지 트랜지스터의 활성 영역은 상기 전송 트랜지스터의 게이트에 인접하는 제1 불순물 영역, 및 상기 제1 불순물 영역보다 낮은 불순물 농도를 갖는 제2 불순물 영역을 포함하고, 상기 제1 불순물 영역은 상기 경계 영역에 배치되는 이미지 센서.
  10. 제9항에 있어서,
    상기 제1 불순물 영역의 면적은 상기 제2 불순물 영역의 면적보다 작은 이미지 센서.
  11. 제9항에 있어서,
    상기 픽셀 회로 영역은, 상기 포토 다이오드와 상기 스토리지 트랜지스터 사이에 연결되는 중간 전송 트랜지스터; 를 더 포함하며,
    상기 중간 전송 트랜지스터의 활성 영역은 상기 스토리지 트랜지스터에 인접하는 제3 불순물 영역, 및 상기 제3 불순물 영역보다 낮은 불순물 농도를 갖는 제4 불순물 영역을 포함하는 이미지 센서.
  12. 제9항에 있어서,
    상기 픽셀 회로 영역은, 상기 포토 다이오드와 제1 전원 노드 사이에 연결되는 오버플로우 트랜지스터; 를 더 포함하며,
    상기 오버플로우 트랜지스터의 활성 영역은 상기 제1 전원 노드에 인접하는 제5 불순물 영역, 및 상기 제5 불순물 영역보다 낮은 불순물 농도를 갖는 제6 불순물 영역을 포함하는 이미지 센서.
  13. 제1항에 있어서,
    상기 픽셀 영역들 각각에서, 상기 포토 다이오드는 복수의 상기 스토리지 트랜지스터들 및 복수의 상기 전송 트랜지스터들에 연결되는 이미지 센서.
  14. 제13항에 있어서,
    상기 픽셀 영역들 각각에서, 상기 전송 트랜지스터들 중 적어도 하나는, 상기 스토리지 트랜지스터를 향해 돌출되는 제1 게이트 영역 및 상기 제1 게이트 영역과 연결되는 제2 게이트 영역을 갖는 전송 게이트를 포함하는 이미지 센서.
  15. 제13항에 있어서,
    상기 픽셀 영역들 각각에서, 상기 스토리지 트랜지스터들 중 적어도 하나의 활성 영역은 상기 전송 트랜지스터에 인접하는 제1 불순물 영역 및 상기 제1 불순물 영역보다 낮은 불순물 농도를 갖는 제2 불순물 영역을 갖는 이미지 센서.
  16. 제1항에 있어서,
    상기 스토리지 트랜지스터의 활성 영역 하부에 배치되는 배리어 층; 을 더 포함하는 이미지 센서.
  17. 복수의 픽셀 영역들을 제공하며, 상기 복수의 픽셀 영역들 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드를 갖는 반도체 기판; 및
    상기 포토 다이오드에 연결되는 스토리지 트랜지스터, 및 상기 스토리지 트랜지스터와 플로팅 디퓨전 노드 사이에 연결되는 전송 트랜지스터를 포함하고, 상기 전송 트랜지스터가 턴-온되면, 상기 스토리지 트랜지스터와 상기 전송 트랜지스터 사이에서 포텐셜이 상기 스토리지 트랜지스터에서 멀어질수록 점차 감소하는 추세를 갖는 픽셀 회로 영역; 을 포함하는 이미지 센서.
  18. 제17항에 있어서,
    상기 스토리지 트랜지스터의 게이트는 오목부를 포함하고 상기 전송 트랜지스터의 게이트는 상기 오목부에 대응하는 볼록부를 포함하는 이미지 센서.
  19. 제18항에 있어서,
    상기 전송 트랜지스터가 턴-온되면, 상기 오목부와 상기 볼록부 하부에서 포텐셜이 상기 스토리지 트랜지스터에서 멀어질수록 점차 감소하는 추세를 갖는 이미지 센서.
  20. 복수의 픽셀 영역들을 제공하며, 상기 복수의 픽셀 영역들 각각은 빛에 반응하여 전하를 생성하는 포토 다이오드를 갖는 반도체 기판; 및
    상기 전하를 이용하여 픽셀 신호를 출력하는 복수의 트랜지스터들을 포함하고, 상기 복수의 트랜지스터들 중 적어도 하나의 활성 영역은 제1 불순물 영역, 및 상기 제1 불순물 영역보다 낮은 불순물 농도를 갖는 제2 불순물 영역을 가지며, 상기 전하의 이동 방향을 따라 상기 제2 불순물 영역과 상기 제1 불순물 영역이 순서대로 배치되는 픽셀 회로 영역; 을 포함하는 이미지 센서.

KR1020190025715A 2019-03-06 2019-03-06 이미지 센서 KR20200108132A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190025715A KR20200108132A (ko) 2019-03-06 2019-03-06 이미지 센서
US16/551,114 US10950640B2 (en) 2019-03-06 2019-08-26 Image sensor
CN202010149238.6A CN111668245A (zh) 2019-03-06 2020-03-05 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190025715A KR20200108132A (ko) 2019-03-06 2019-03-06 이미지 센서

Publications (1)

Publication Number Publication Date
KR20200108132A true KR20200108132A (ko) 2020-09-17

Family

ID=72334695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190025715A KR20200108132A (ko) 2019-03-06 2019-03-06 이미지 센서

Country Status (3)

Country Link
US (1) US10950640B2 (ko)
KR (1) KR20200108132A (ko)
CN (1) CN111668245A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200108132A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서
US11437416B2 (en) * 2019-09-10 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel device layout to reduce pixel noise
KR20210125744A (ko) * 2020-04-09 2021-10-19 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220005697A (ko) * 2020-07-07 2022-01-14 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220144702A (ko) 2021-04-20 2022-10-27 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 이미지 센서

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795843B2 (ja) * 2002-08-01 2006-07-12 富士通株式会社 半導体受光装置
US7443437B2 (en) 2003-11-26 2008-10-28 Micron Technology, Inc. Image sensor with a gated storage node linked to transfer gate
KR100690880B1 (ko) * 2004-12-16 2007-03-09 삼성전자주식회사 픽셀별 광감도가 균일한 이미지 센서 및 그 제조 방법
KR20080062060A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP5292787B2 (ja) 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP5243100B2 (ja) 2008-05-12 2013-07-24 ブレインビジョン株式会社 固体撮像素子の画素構造
KR20160021473A (ko) 2014-08-18 2016-02-26 삼성전자주식회사 글로벌 셔터 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102286111B1 (ko) 2014-08-21 2021-08-04 삼성전자주식회사 단위 픽셀, 상기 단위 픽셀을 포함하는 이미지 센서, 및 상기 단위 픽셀을 포함하는 이미지 처리 시스템
JP2018049855A (ja) 2016-09-20 2018-03-29 セイコーエプソン株式会社 固体撮像装置及び電子機器
KR102493823B1 (ko) * 2018-03-08 2023-02-01 삼성전자주식회사 이미지 센서, 이를 포함하는 이미지 검출 시스템, 및 이미지 센서의 동작 방법
KR20200108132A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
US20200286938A1 (en) 2020-09-10
CN111668245A (zh) 2020-09-15
US10950640B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
US11189651B2 (en) Image sensor
US10950640B2 (en) Image sensor
KR102648089B1 (ko) 이미징 장치 및 이미지 센서
JP7403972B2 (ja) イメージセンサ
US11695024B2 (en) Image sensor
US11152407B2 (en) Image sensor
US11658193B2 (en) Image sensor
JP6254048B2 (ja) 半導体装置
US20230127821A1 (en) Image sensor
US11885912B2 (en) Sensor device
US11082644B2 (en) Image sensor
US11671722B2 (en) Image sensing device
JP6420450B2 (ja) 半導体装置
KR102380819B1 (ko) 이미지 센서
KR102497658B1 (ko) 이미지 센서
US20230246058A1 (en) Image sensing device
KR20240002437A (ko) 이미지 센서
JP2023061391A (ja) イメージセンシング装置
KR20210046102A (ko) 이미지 센서
KR20240014960A (ko) 이미지 센서 및 그것의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right