JP2023061391A - イメージセンシング装置 - Google Patents

イメージセンシング装置 Download PDF

Info

Publication number
JP2023061391A
JP2023061391A JP2022167156A JP2022167156A JP2023061391A JP 2023061391 A JP2023061391 A JP 2023061391A JP 2022167156 A JP2022167156 A JP 2022167156A JP 2022167156 A JP2022167156 A JP 2022167156A JP 2023061391 A JP2023061391 A JP 2023061391A
Authority
JP
Japan
Prior art keywords
control
pixel
tap
image sensing
sensing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022167156A
Other languages
English (en)
Inventor
ゼヒョン ジャン
Jae Hyung Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2023061391A publication Critical patent/JP2023061391A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】対象物体との距離を感知することができるＴｏＦ（ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ）ピクセルを含むイメージセンシング装置を提供する。【解決手段】一実施形態に係るイメージセンシング装置ＩＳＤは、光が入射する後面（ｂａｃｋｓｉｄｅ）および後面に対向する前面（ｆｒｏｎｔ－ｓｉｄｅ）を含む基板ＳＵＢと、基板ＳＵＢ内にポテンシャル勾配を発生させ、光により生成されてポテンシャル勾配に沿って移動する光電荷をキャプチャするタップＴＡ，ＴＢと、を含み、タップＴＡ，ＴＢそれぞれは、基板ＳＵＢ内の内部に第１導電型の不純物でドーピングされた制御ノードＣＮＡ，ＣＮＢと、基板ＳＵＢの内部に第１導電型とは異なる第２導電型の不純物でドーピングされた検出ノードＤＮＡ，ＤＮＢと、ゲート電極、およびゲート電極と基板ＳＵＢを電気的に分離するゲート絶縁膜を含む制御ゲートＣＧＡ，ＣＧＢと、を含むことができる。【選択図】図１

Description

本開示は、対象物体との距離を感知するためのイメージセンシング装置に関する。
イメージセンサは、光に反応する半導体の性質を用いてイメージをキャプチャ（ｃａｐｔｕｒｅ）する装置である。近年、コンピュータ産業および通信産業の発達に伴い、スマートフォン、デジタルカメラ、ゲーム機器、モノのインターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）、ロボット、セキュリティ用カメラ、医療用マイクロカメラなどの多様な分野において、性能が向上したイメージセンサの需要が増大している。
イメージセンサは、大きく、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサと、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサに区分することができる。ＣＣＤイメージセンサは、ＣＭＯＳイメージセンサに比べて、ノイズ（ｎｏｉｓｅ）が少なく、画質に優れる。しかし、ＣＭＯＳイメージセンサは、駆動方式が簡便であり、多様なスキャニング（ｓｃａｎｎｉｎｇ）方式で実現可能である。また、ＣＭＯＳイメージセンサは、信号処理回路を単一チップに集積することができるため、製品の小型化が容易であり、電力消耗が非常に低く、ＣＭＯＳ工程技術を互換して使用することができるため、製造単価が低い。近年、モバイル機器にさらに適した特性により、ＣＭＯＳイメージセンシング装置が多く用いられている。
本発明の技術的思想は、対象物体との距離を感知することができるＴｏＦピクセルを含むイメージセンシング装置を提供することができる。
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた他の技術的課題は、下記の記載から当業者に明らかに理解できるものである。
本文書に開示される本発明の一実施形態に係るイメージセンシング装置は、光が入射する後面（ｂａｃｋｓｉｄｅ）および前記後面に対向する前面（ｆｒｏｎｔ－ｓｉｄｅ）を含む基板と、前記基板内にポテンシャル勾配を発生させ、前記光により生成されて前記ポテンシャル勾配に沿って移動する光電荷をキャプチャするタップと、を含み、前記タップそれぞれは、前記基板の内部に第１導電型の不純物でドーピングされた制御ノードと、前記基板の内部に前記第１導電型とは異なる第２導電型の不純物でドーピングされた検出ノードと、ゲート電極、および前記ゲート電極と前記基板を電気的に分離するゲート絶縁膜を含む制御ゲートと、を含むことができる。
本発明の他の実施形態に係るイメージセンシング装置は、光が入射する後面および前記後面に対向する前面を含む基板と、前記基板内にポテンシャル勾配を発生させ、前記光により生成されて前記ポテンシャル勾配に沿って移動する光電荷をキャプチャするタップと、を含み、前記タップそれぞれは、前記基板の内部に第１導電型の不純物でドーピングされた制御ノードと、前記基板の内部に前記第１導電型とは異なる第２導電型の不純物でドーピングされた検出ノードと、ゲート電極、および前記ゲート電極と前記基板を電気的に分離するゲート絶縁膜を含む制御ゲートと、を含み、前記タップの前記制御ノード、前記検出ノード、および前記制御ゲートは、前記タップが含まれたピクセルの斜線方向に沿って順次配置されることができる。
本文書に開示される実施形態によると、ＴｏＦピクセルに消耗される電力を低減しながらもＴｏＦピクセルの性能を改善することができる。
この他に、本文書により、直接的または間接的に把握される多様な効果が提供可能である。
本発明の一実施形態に係るイメージセンシング装置の構成を概略的に示した構成図である。 図１に示されたピクセルの一例を簡略に示した図である。 図２に示されたピクセルの動作を説明するための図である。 図２のピクセルが含まれたピクセルアレイの一部を示した図である。 図４の第１または第２切断線に沿って切断した断面の一例を示した図である。 図４の第１または第２切断線に沿って切断した断面の他例を示した図である。 図２に示されたピクセルの他の実施形態を示した図である。 図２に示されたピクセルのまた他の実施形態を示した図である。 図１に示されたピクセルの他例を簡略に示した図である。 図８のピクセルが含まれたピクセルアレイの一部を示した図である。 図９の第３または第４切断線に沿って切断した断面の一例を示した図である。 図９の第３または第４切断線に沿って切断した断面の他例を示した図である。 図８に示されたピクセルの他の実施形態を示した図である。 図８に示されたピクセルのまた他の実施形態を示した図である。 図８に示されたピクセルのさらに他の実施形態を示した図である。
以下、添付図面を参照して本発明の多様な実施形態が記載される。しかし、これは、本発明を特定の実施形態に限定するためのものではなく、本発明の実施形態の多様な変更（ｍｏｄｉｆｉｃａｔｉｏｎ）、等価物（ｅｑｕｉｖａｌｅｎｔ）、および／または代替物（ａｌｔｅｒｎａｔｉｖｅ）を含むものと理解しなければならない。
イメージセンサを用いてｄｅｐｔｈを測定する方式と関連し、セキュリティ、医療機器、自動車、ゲーム機、ＶＲ／ＡＲ、モバイル機器などに需要が急増している傾向である。Ｄｅｐｔｈを測定する方式は、代表的にＴｒｉａｎｇｕｌａｔｉｏｎ、Ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ、Ｉｎｔｅｒｆｅｒｏｍｅｔｒｙ方式が挙げられ、中でも、ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ方式は、活用可能な範囲が広く、処理速度が速く、費用面でも有利であるため、重要度が高まっている。
ＴｏＦ（ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ）方式は、大きく、直接方式と間接方式に区分することができ、これは、照射された光と反射して戻ってくる光とを用いて距離を求める共通の原理において、往復時間を直接計算して距離を測定する直接方式と、位相差を用いて距離を測定する間接方式に分けられる。直接方式の場合は、長距離に有利であるため、自動車などに多く用いられ、間接方式の場合は、距離がさらに近く、速い処理速度が求められるゲーム機やモバイルカメラに用いられている。間接方式の場合は、回路が簡単であり、必要なメモリも少なく、費用が相対的に安価であるという長所がある。
図１は、本発明の一実施形態に係るイメージセンシング装置の構成を概略的に示した構成図である。
図１を参照すると、イメージセンシング装置ＩＳＤは、ＴｏＦ（ｔｉｍｅ ｏｆ ｆｌｉｇｈｔ）方式を用いて対象物体１との距離を測定することができる。ＴｏＦ方式は、直接（ｄｉｒｅｃｔ）ＴｏＦ方式と間接（ｉｎｄｉｒｅｃｔ）ＴｏＦ方式に区分することができる。直接ＴｏＦ方式は、対象物体１に向かって光を照射して反射された光が到達するまでかかった時間を測定し、対象物体１との距離を測定する方式を意味し得る。間接ＴｏＦ方式は、対象物体１に向かって変調光を照射し（ｅｍｉｔ）、対象物体１から反射されて入射する反射光を感知し、変調光と反射光との間の位相差（ｐｈａｓｅ ｄｉｆｆｅｒｅｎｃｅ）に基づいて、間接的にイメージセンシング装置ＩＳＤと対象物体１との間の距離を測定する方式を意味し得る。本開示ではイメージセンシング装置ＩＳＤが間接ＴｏＦ方式を用いるものと説明されるが、本発明の範囲はこれに限定されない。また、対象物体１は、１つの独立した物体のみを意味するのではなく、イメージセンシング装置ＩＳＤが撮影する場面（ｓｃｅｎｅ）を意味し得る。
イメージセンシング装置ＩＳＤは、光源１０、レンズモジュール２０、ピクセルアレイ３０、および制御ブロック４０を含むことができる。
光源１０は、制御ブロック４０から提供される光変調信号ＭＬＳに応答し、対象物体１に光を照射する。光源１０は、特定の波長帯域の光（例えば、近赤外線、赤外線、または可視光）を発光するレーザダイオード（ＬＤ；Ｌａｓｅｒ Ｄｉｏｄｅ）や発光ダイオード（ＬＥＤ；Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、近赤外線レーザ（ＮＩＲ；Ｎｅａｒ Ｉｎｆｒａｒｅｄ Ｌａｓｅｒ）、点光源、白色ランプ、およびモノクロメータ（ｍｏｎｏｃｈｒｏｍａｔｏｒ）が組み合わせられた単色（ｍｏｎｏｃｈｒｏｍａｔｉｃ）照明源、または他のレーザ光源の組み合わせであってもよい。例えば、光源１０は、８００ｎｍ～１０００ｎｍの波長を有する赤外線を発光することができる。光源１０から照射される光は、予め定められた周波数で変調された変調光であってもよい。図１では説明の便宜上１つの光源１０のみを示したが、複数の光源がレンズモジュール２０の周辺に配列されてもよい。
レンズモジュール２０は、対象物体１から反射された光を収集し、ピクセルアレイ３０のピクセルに集中させることができる。例えば、レンズモジュール２０は、ガラスまたはプラスチック表面の集中レンズまたは他の円筒状の光学要素を含むことができる。レンズモジュール２０は、光軸を中心に整列した複数のレンズを含むことができる。
ピクセルアレイ３０は、二次元マトリクス（ｍａｔｒｉｘ）構造で連続的に配列された（例えば、列（ｃｏｌｕｍｎ）方向および行（ｒｏｗ）方向に連続的に配列された）複数の単位ピクセルを含むことができる。単位ピクセルは、半導体基板に形成されることができ、各単位ピクセルは、レンズモジュール２０を介して入射する光を光の強さに対応する電気信号に変換してピクセル信号を出力することができる。この際、ピクセル信号は、対象物体１との距離を示す信号であってもよい。各単位ピクセルのより詳細な構造および動作については図２以下を参照して後述することにする。
制御ブロック４０は、光源１０を制御して対象物体１に光を照射し、ピクセルアレイ３０の単位ピクセルを駆動させて対象物体１から反射された光に対応するピクセル信号を処理し、対象物体１の表面に対する距離を測定することができる。
このような制御ブロック４０は、行ドライバ（ｒｏｗ ｄｒｉｖｅｒ）４１）、復調ドライバ（ｄｅｍｏｄｕｌａｔｉｏｎ ｄｒｉｖｅｒ）４２、光源ドライバ（ｌｉｇｈｔ ｓｏｕｒｃｅ ｄｒｉｖｅｒ）４３、タイミングコントローラ（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌｌｅｒ；Ｔ／Ｃ）４４、および読み出し回路（ｒｅａｄｏｕｔ ｃｉｒｃｕｉｔ）４５を含むことができる。
行ドライバ４１および復調ドライバ４２は、制御回路（ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）と称することができる。
制御回路は、タイミングコントローラ４４から出力されたタイミング信号に応答し、ピクセルアレイ３０の単位ピクセルを駆動することができる。
制御回路は、ピクセルアレイ３０の複数の行ライン（ｒｏｗ ｌｉｎｅｓ）のうち少なくとも１つの行ラインを選択および制御可能な制御信号を生成することができる。このような制御信号は、基板内のポテンシャル勾配（ｐｏｔｅｎｔｉａｌ ｇｒａｄｉｅｎｔ）を発生させるための復調制御信号、リセットトランジスタを制御するリセット信号、検出ノードに蓄積された光電荷の伝達を制御する伝送信号、高照度条件で追加の静電容量を提供するためのフローティング拡散信号、選択トランジスタを制御する選択信号などを含むことができる。
ここで、行ドライバ４１は、リセット信号、伝送信号、フローティング拡散信号、および選択信号を生成し、復調ドライバ４２は、復調制御信号を生成することができる。本開示では行ドライバ４１と復調ドライバ４２が独立した構成であるものと説明されているが、他の実施形態によっては、行ドライバ４１と復調ドライバ４２が１つの構成で実現され、ピクセルアレイ３０の一側に配置されてもよい。
光源ドライバ４３は、タイミングコントローラ４４の制御に応じて、光源１０を駆動可能な光変調信号ＭＬＳを生成することができる。光変調信号ＭＬＳは、予め定められた周波数で変調された信号であってもよい。
タイミングコントローラ４４は、行ドライバ４１、復調ドライバ４２、光源ドライバ４３、および読み出し回路４５の動作を制御するためのタイミング信号を生成することができる。
読み出し回路４５は、タイミングコントローラ４４の制御に応じて、ピクセルアレイ３０から出力されるピクセル信号を処理し、デジタル信号形態のピクセルデータを生成することができる。このために、読み出し回路４５は、ピクセルアレイ３０から出力されたピクセル信号に対して相関二重サンプリング（ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ）を行うための相関二重サンプラ（ＣＤＳ：ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｅｒ）を含むことができる。また、読み出し回路４５は、相関二重サンプラからの出力信号をデジタル信号に変換するためのアナログ－デジタルコンバータを含むことができる。さらに、読み出し回路４５は、アナログ－デジタルコンバータから出力されるピクセルデータを一時的に格納し、タイミングコントローラ４４の制御に応じて外部に出力するためのバッファ回路を含むことができる。一方、ピクセル信号を伝達するための列ラインは、ピクセルアレイ３０の１列当たりに２個ずつ備えられ、各列ラインから出力されるピクセル信号を処理するための構成も各列ラインに対応して備えられることができる。
光源１０は、イメージセンシング装置ＩＳＤが撮影する場面に向かって予め定められた周波数で変調された変調光を照射し、イメージセンシング装置ＩＳＤは、場面内の対象物体１から反射された変調光（すなわち、入射光）を感知し、各単位ピクセルごとに深さ情報を生成することができる。変調光と入射光との間には、イメージセンシング装置ＩＳＤと対象物体１との間の距離に応じた時間遅延（ｔｉｍｅ ｄｅｌａｙ）が存在するが、このような時間遅延は、イメージセンシング装置ＩＳＤが生成する信号と光源１０を制御する光変調信号ＭＬＳとの間の位相差（ｐｈａｓｅ ｄｉｆｆｅｒｅｎｃｅ）として現れることになる。イメージプロセッサ（図示せず）は、イメージセンシング装置ＩＳＤから出力される信号に現れた位相差を演算し、各単位ピクセルごとの深さ情報を含む深さイメージを生成することができる。
図２は、図１に示されたピクセルの一例を簡略に示した図である。
図２を参照すると、ピクセルＰＸは、図１のピクセルアレイ３０に含まれた単位ピクセルを意味し得る。第１タップＴＡ、第２タップＴＢ、第１ピクセルトランジスタ領域ＰＴＡ１、第２ピクセルトランジスタ領域ＰＴＡ２、およびエピ領域ＥＰＩを含むことができる。本開示では１つのピクセルＰＸに２個のタップＴＡ、ＴＢが含まれるものと例示して説明するが、本発明の範囲はこれに限定されない。例えば、１つのピクセルＰＸ内に３個以上のタップが含まれることができ、この場合、複数のタップは、互いに同一または異なる種類（または、タイミング）の復調制御信号の印加を受けることができる。本開示において、タップは、電気的信号の入力を受けるかまたは出力する機能を行う構成であり、電気的コンタクトタップ（ｅｌｅｃｔｒｉｃａｌ ｃｏｎｔａｃｔ ｔａｐ）とも称することができる。
第１タップＴＡと第２タップＴＢは、斜線方向に沿って配列されるものと示されているが、他の実施形態によっては、横方向（行方向）または縦方向（または、列方向）に配置されてもよい。
第１タップＴＡは、第１制御ノードＣＮＡ、第１検出ノードＤＮＡ、および第１制御ゲートＣＧＡを含むことができる。図２では、第１制御ノードＣＮＡの形状が八角形であり、第１検出ノードＤＮＡの形状が三角形であり、第１制御ゲートＣＧＡの形状が台形として例示されているが、本発明の範囲はこれに限定されない。特に、第１制御ノードＣＮＡは、２×２のマトリクスを形成する４個のピクセルにより共有されることから、上下左右および対角に対称な形状（例えば、円形など）を有することができる。第１検出ノードＤＮＡの配置形態は、可能な限り広い面積を有し、かつ、第１制御ノードＣＮＡおよび第１制御ゲートＣＧＡと可能な限り近く配置されるようにするためのものであり、このような形態を有する第１検出ノードＤＮＡは、第１制御ノードＣＮＡと第１制御ゲートＣＧＡにより形成されるポテンシャル勾配に沿って移動する信号キャリアをさらに容易にキャプチャすることができる。
第１制御ノードＣＮＡは、ピクセルＰＸの第１頂点に（または、第１頂点とオーバーラップするように）配置されることができる。本開示において、１つのピクセルは、第１～第４頂点を有する四角形状であってもよく、ピクセルの中心を基準として、それぞれ、左上側に位置した頂点を第１頂点とし、右上側に位置した頂点を第２頂点とし、左下側に位置した頂点を第３頂点として、そして右下側に位置した頂点を第４頂点と定義することにする。第１頂点と第４頂点は、第１斜線方向（第１頂点と第４頂点を繋ぐ方向）に沿って互いに対向し、第２頂点と第３頂点は、第１斜線方向とは異なる第２斜線方向（第２頂点と第３頂点を繋ぐ方向）に沿って互いに対向することができる。第１斜線方向および第２斜線方向は、ピクセルＰＸの斜線方向と定義することができる。
第１検出ノードＤＮＡは、第１斜線方向に沿って、第１制御ノードＣＮＡに比べてピクセルＰＸの中心に近くなるように、第１制御ノードＣＮＡから所定距離離れて配置されることができる。図２に示されたものとは異なり、第１制御ノードＣＮＡと第１検出ノードＤＮＡは、互いに接するように配置され、カウンタードーピングを介した接合分離（ｊｕｎｃｔｉｏｎ ｉｓｏｌａｔｉｏｎ）だけを用いて物理的に分離されることができる。一方、第１検出ノードＤＮＡは、少なくとも一部が第１制御ゲートＣＧＡとオーバーラップするかまたは接するように配置されることができる。
第１制御ゲートＣＧＡは、第１斜線方向に沿って、第１検出ノードＤＮＡに比べてピクセルＰＸの中心に近くなるように、第１検出ノードＤＮＡとオーバーラップするかまたは接するように配置されることができる。第１制御ゲートＣＧＡは、第１検出ノードＤＮＡと接する上辺と、ピクセルＰＸの中心に近い下辺とを含む台形状を有することができる。このような台形状により、より広い領域にわたってポテンシャル勾配を形成することができる。
第１制御ノードＣＮＡ、第１検出ノードＤＮＡ、および第１制御ゲートＣＧＡは、第１斜線方向に沿って順次配置され、第１検出ノードＤＮＡの一側には、第１制御ノードＣＮＡが配置され、第１検出ノードＤＮＡの他側には、第１制御ゲートＣＧＡが配置されることができる。また、第１検出ノードＤＮＡは、第１制御ノードＣＮＡと第１制御ゲートＣＧＡとの間に配置されることができる。
第２タップＴＢは、第２制御ノードＣＮＢ、第２検出ノードＤＮＢ、および第２制御ゲートＣＧＢを含むことができる。第２タップＴＢは、ピクセルＰＸの中心を基準として第１タップＴＡと対称的に配置されることができる。特に、第２制御ノードＣＮＢは、ピクセルＰＸの第４頂点に（または、第４頂点とオーバーラップするように）配置されることができる。
第２制御ノードＣＮＢ、第２検出ノードＤＮＢ、および第２制御ゲートＣＧＢの構造は、第１制御ノードＣＮＡ、第１検出ノードＤＮＡ、および第１制御ゲートＣＧＡの構造にそれぞれ対応するため、重複する説明は省略することにする。
第１および第２制御ノードＣＮＡ、ＣＮＢは、第１導電型（例えば、Ｐ型）の不純物でドーピングされた領域であり、第１および第２検出ノードＤＮＡ、ＤＮＢは、第２導電型（例えば、Ｎ型）の不純物でドーピングされた領域であってもよい。
第１および第２制御ゲートＣＧＡ、ＣＧＢは、基板の一面（例えば、前面）上に平面（ｐｌａｎａｒ）状に配置されるか、または基板の一面（例えば、前面）から基板の内部に挿入されて凹（ｒｅｃｅｓｓ）状に配置されることができ、基板とゲート電極との間の電気的分離のためのゲート絶縁膜、および復調制御信号の印加を受けるゲート電極を含むことができる。例えば、ゲート絶縁膜は、酸化窒化膜（ＳｉｘＯｙＮｚ、ここで、ｘ、ｙ、ｚは自然数）、シリコン酸化膜（ＳｉｘＯｙ、ここで、ｘ、ｙは自然数）、シリコン窒化膜（ＳｉｘＮｙ、ここで、ｘ、ｙは自然数）のうち少なくとも１つを含み、ゲート電極は、ポリシリコン（ｐｏｌｙｓｉｌｉｃｏｎ）、メタルのうち少なくとも１つを含むことができる。
第１ピクセルトランジスタ領域ＰＴＡ１は、第１タップＴＡによりキャプチャされた光電荷を処理するためのピクセルトランジスタ（図３のＴＸ＿Ａ、ＲＸ＿Ａ、ＦＤＸ＿Ａ、ＤＸ＿Ａ、ＳＸ＿Ａ）を含むことができる。第２ピクセルトランジスタ領域ＰＴＡ２は、第２タップＴＢによりキャプチャされた光電荷を処理するためのピクセルトランジスタ（図３のＴＸ＿Ｂ、ＲＸ＿Ｂ、ＦＤＸ＿Ｂ、ＤＸ＿Ｂ、ＳＸ＿Ｂ）を含むことができる。他の実施形態によっては、第１ピクセルトランジスタ領域ＰＴＡ１は、第２タップＴＢに関連したピクセルトランジスタを含み、第２ピクセルトランジスタ領域ＰＴＡ２は、第１タップＴＡに関連したピクセルトランジスタを含むことができる。
第１ピクセルトランジスタ領域ＰＴＡ１は、ピクセルＰＸの第２頂点に接し、かつ、第１頂点および第４頂点それぞれに向かって延びる鉤括弧状を有することができる。第２ピクセルトランジスタ領域ＰＴＡ２は、ピクセルＰＸの第３頂点に接し、かつ、第１頂点および第４頂点それぞれに向かって延びる鉤括弧状を有することができる。一実施形態によっては、第１および第２ピクセルトランジスタ領域ＰＴＡ１、ＰＴＡ２に含まれるピクセルトランジスタは、互いに隣接するピクセル間の境界に沿って一列に配置されてもよいが、本発明の範囲はこれに限定されない。
第１および第２ピクセルトランジスタ領域ＰＴＡ１、ＰＴＡ２に含まれるトランジスタそれぞれは、基板の一面に形成された絶縁膜上に配置されたゲート電極で構成されるゲート、基板の内部でゲート電極の両側に配置された不純物領域で構成されるソースとドレイン、および基板の内部でゲート電極の下部領域に該当するチャネル領域を含むことができる。また、ソースとドレインは、Ｐ型不純物が所定の濃度でドーピングされたウェル領域で囲まれることができ、ウェル領域は、ゲート電極の下部領域にも延びて配置され、各ピクセルトランジスタのボディ（ｂｏｄｙ）を形成することができる。第１および第２ピクセルトランジスタ領域ＰＴＡ１、ＰＴＡ２それぞれは、ウェル領域にボディ電圧（例えば、グラウンド電圧）を供給するための端子（例えば、ウェル領域と接する高濃度ドーピング領域）をさらに含むことができる。
一実施形態によっては、基板は、エピタキシャル層（ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）が成長した基板を意味し得、エピ領域ＥＰＩは、ピクセルＰＸの第１タップＴＡと第２タップＴＢ中の基板の内部に形成される構成、第１ピクセルトランジスタ領域ＰＴＡ１および第２ピクセルトランジスタ領域ＰＴＡ２を除いた残りの領域と定義することができる。例えば、エピ領域ＥＰＩは、ｎ型またはｐ型エピタキシャル層を意味し得る。
図３は、図２に示されたピクセルの動作を説明するための図である。
図３を参照すると、ピクセルＰＸは、大きく、光電変換領域１００および回路領域２００を含むことができる。
光電変換領域１００は、図２において、第１タップＴＡと第２タップＴＢを通過する切断線に沿ってピクセルＰＸを切断した断面を簡略に示した領域に該当する。光電変換領域１００は、第１ピクセルＰＸ１の構成のうち光電変換動作を直接的に行う構成だけを含むものとして簡略に示されている。
光電変換領域１００は、第１および第２制御ノードＣＮＡ、ＣＮＢと、第１および第２検出ノードＤＮＡ、ＤＮＢと、第１および第２制御ゲートＣＧＡ、ＣＧＢと、を含むことができる。
第１および第２制御ノードＣＮＡ、ＣＮＢと、第１および第２検出ノードＤＮＡ、ＤＮＢは、半導体基板の内部に形成され、第１および第２制御ゲートＣＧＡ、ＣＧＢは、半導体基板の上に形成されることができる。他の実施形態によっては、図３に示されたものとは異なり、第１および第２制御ゲートＣＧＡ、ＣＧＢは、半導体基板の内部に少なくとも一部が凹んで形成されることができる。
第１制御ノードＣＮＡと第１制御ゲートＣＧＡ、第２制御ノードＣＮＢと第２制御ゲートＣＧＢそれぞれは、復調ドライバ４２から第１および第２復調制御信号ＣＳａ、ＣＳｂをそれぞれ受信することができる。第１復調制御信号ＣＳａと第２復調制御信号ＣＳｂとの間の電圧差は、入射光により基板内に生成された信号キャリア（ｓｉｇｎａｌ ｃａｒｒｉｅｒ）の流れを制御するポテンシャル勾配を発生させる。第１復調制御信号ＣＳａの電圧が第２復調制御信号ＣＳｂの電圧よりも高い場合、第２タップＴＢから第１タップＴＡに行くほど高くなるポテンシャル勾配が形成されることができる。第１復調制御信号ＣＳａの電圧が第２復調制御信号ＣＳｂの電圧よりも低い場合、第１タップＴＡから第２タップＴＢに行くほど高くなるポテンシャル勾配が形成されることができる。基板内に生成された信号キャリアは、ポテンシャル勾配に沿って、ポテンシャルが低い領域からポテンシャルが高い領域に移動することができる。
第１および第２検出ノードＤＮＡ、ＤＮＢそれぞれは、基板内のポテンシャル勾配に沿って移動する信号キャリアをキャプチャ（ｃａｐｔｕｒｅ）し蓄積する機能を行うことができる。
一実施形態によっては、光電変換領域１００の光電荷キャプチャは、順次の時間区間である第１区間および第２区間にわたって行われることができる。
第１区間において、ピクセルＰＸの内部に入射した入射光は、光電効果により光電変換され、入射光の強さに対応する電子および正孔対を発生させることができる。本開示において、入射光の強さに対応して生成された電子は、光電荷を意味し得る。この際、復調ドライバ４２は、第１制御ノードＣＮＡと第１制御ゲートＣＧＡに第１復調制御信号ＣＳａを印加し、第２制御ノードＣＮＢと第２制御ゲートＣＧＢに第２復調制御信号ＣＳｂを印加することができる。第１区間において、第１復調制御信号ＣＳａの電圧は、第２復調制御信号ＣＳｂの電圧よりも高くてもよい。この際、第１復調制御信号ＣＳａの電圧は活性化電圧（ａｃｔｉｖｅ ｖｏｌｔａｇｅ）、そして第２復調制御信号ＣＳｂの電圧は非活性化電圧（ｉｎａｃｔｉｖｅ ｖｏｌｔａｇｅ）とそれぞれ定義することができる。例えば、第１復調制御信号ＣＳａの電圧は１．２Ｖであり、第２復調制御信号ＣＳｂの電圧は０Ｖであってもよい。
第１復調制御信号ＣＳａの電圧と第２復調制御信号ＣＳｂの電圧との間の電圧差により、第１タップＴＡと第２タップＴＢとの間に電界が発生し、第２タップＴＢから第１タップＴＡに行くほどポテンシャルが高くなるポテンシャル勾配が形成されることができる。すなわち、基板内の電子は、第１タップＴＡ方向に移動することになる。
入射光の光量に対応して基板内に電子が発生し、発生した電子は、第１タップＴＡ方向に移動することになり、第１検出ノードＤＮＡによりキャプチャされることができる。
第１区間に連続する第２区間において、ピクセルＰＸの内部に入射した入射光は、光電効果により光電変換され、入射光の強さに対応する電子および正孔対を発生させることができる。この際、復調ドライバ４２は、第１制御ノードＣＮＡに第１復調制御信号ＣＳａを印加し、第２制御ノードＣＮＢに第２復調制御信号ＣＳｂを印加することができる。第２区間において、第１復調制御信号ＣＳａの電圧は、第２復調制御信号ＣＳｂの電圧よりも低くてもよい。この際、第１復調制御信号ＣＳａの電圧は非活性化電圧、そして第２復調制御信号ＣＳｂの電圧は活性化電圧とそれぞれ定義することができる。例えば、第１復調制御信号ＣＳａの電圧は０Ｖであり、第２復調制御信号ＣＳｂの電圧は１．２Ｖであってもよい。
第１復調制御信号ＣＳａの電圧と第２復調制御信号ＣＳｂの電圧との間の電圧差により、第１タップＴＡと第２タップＴＢとの間に電界が発生し、第１タップＴＡから第２タップＴＢに行くほどポテンシャルが高くなるポテンシャル勾配が形成されることができる。すなわち、基板内の電子は、第２タップＴＢ方向に移動することになる。
入射光の光量に対応して基板内に電子が発生し、発生した電子は、第２タップＴＢ方向に移動することになり、第２検出ノードＤＮＢによりキャプチャされることができる。
実施形態によっては、第１区間と第２区間の順は変更されてもよい。
図３ではピクセルＰＸが互いに反対の位相を有する（すなわち、変調光とそれぞれ０度と１８０度の位相差を有する）第１復調制御信号ＣＳａと第２復調制御信号ＣＳｂに基づく２－ｐｈａｓｅ ｄｅｍｏｄｕｌａｔｉｏｎ方式により動作する実施形態について説明したが、本発明の範囲はこれに限定されない。例えば、第１復調制御信号ＣＳａが変調光と０度および９０度の位相差を順次有するとともに、第２復調制御信号ＣＳｂが変調光と１８０度および２７０度の位相差を順次有するようにすることで、ピクセルＰＸは、４－ｐｈａｓｅ ｄｅｍｏｄｕｌａｔｉｏｎにより動作してもよい。
回路領域２００は、第１検出ノードＤＮＡと第２検出ノードＤＮＢによりキャプチャされた光電荷を処理して電気信号に変換するための複数の素子を含むことができる。回路領域２００は、図２のピクセルＰＸにおいて第１および第２ピクセルトランジスタ領域ＰＴＡ１、ＰＴＡ２に配置される素子（例えば、トランジスタ）および素子間の電気的連結のための配線で構成されることができ、本開示では、説明の便宜上、図３のように回路図を用いて説明することにする。複数の素子に供給される制御信号ＲＳＴ、ＴＲＧ、ＦＤＧ、ＳＥＬは、行ドライバ４１から供給されることができる。また、ピクセル電圧Ｖｐｘは、電源電圧であってもよい。
先ず、第１検出ノードＤＮＡによりキャプチャされた光電荷を処理するための素子について説明することにする。回路領域２００は、リセットトランジスタＲＸ＿Ａ、伝送トランジスタＴＸ＿Ａ、第１キャパシタＣ１＿Ａ、第２キャパシタＣ２＿Ａ、フローティング拡散トランジスタＦＤＸ＿Ａ、ドライブトランジスタＤＸ＿Ａ、および選択トランジスタＳＸ＿Ａを含むことができる。
リセットトランジスタＲＸ＿Ａは、ゲート電極に供給されるリセット信号ＲＳＴのロジックハイに応答してアクティブ状態になることで、フローティング拡散ノードＦＤ＿Ａと第１検出ノードＤＮＡの電位を所定のレベル（すなわち、ピクセル電圧Ｖｐｘ）にリセットすることができる。また、リセットトランジスタＲＸ＿Ａがアクティブ状態になるとき、フローティング拡散ノードＦＤ＿Ａのリセットのために、伝送トランジスタＴＸ＿Ａも同時にアクティブ状態になることができる。
伝送トランジスタＴＸ＿Ａは、ゲート電極に供給される伝送信号ＴＲＧのロジックハイに応答してアクティブ状態になることで、第１検出ノードＤＮＡに蓄積されている電荷をフローティング拡散ノードＦＤ＿Ａに伝送することができる。
第１キャパシタＣ１＿Ａは、フローティング拡散ノードＦＤ＿Ａに連結され、所定の静電容量を提供することができる。
第２キャパシタＣ２＿Ａは、フローティング拡散トランジスタＦＤＸ＿Ａの動作に応じて選択的にフローティング拡散ノードＦＤ＿Ａに連結され、付加的な所定の静電容量を提供することができる。
第１キャパシタＣ１＿Ａと第２キャパシタＣ２＿Ａそれぞれは、例えば、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）キャパシタ、ＭＩＰ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｐｏｌｙｓｉｌｉｃｏｎ）キャパシタ、ＭＯＳ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタ、接合（ｊｕｎｃｔｉｏｎ）キャパシタのうち少なくとも１つで構成されることができる。
フローティング拡散トランジスタＦＤＸ＿Ａは、ゲート電極に供給されるフローティング拡散信号ＦＤＧのロジックハイに応答してアクティブ状態になることで、第２キャパシタＣ２＿Ａをフローティング拡散ノードＦＤ＿Ａに接続させることができる。
行ドライバ４１は、例えば、入射光の光量が相対的に多い高照度であるときには、フローティング拡散トランジスタＦＤＸ＿Ａをアクティブ状態にし、フローティング拡散ノードＦＤ＿Ａと第２キャパシタＣ２＿Ａを接続させることができる。これにより、高照度の場合、フローティング拡散ノードＦＤ＿Ａは、より多い光電荷を蓄積することができるため、ｈｉｇｈ ｄｙｎａｍｉｃ ｒａｎｇｅが確保されることができる。
一方、入射光の光量が相対的に少ない低照度であるときには、行ドライバ４１は、フローティング拡散トランジスタＦＤＸ＿Ａをインアクティブ状態にし、フローティング拡散ノードＦＤ＿Ａと第２キャパシタＣ２＿Ａを分離させることができる。
他の実施形態によっては、フローティング拡散トランジスタＦＤＸ＿Ａと第２キャパシタＣ２＿Ａは省略されてもよい。
ドライブトランジスタＤＸ＿Ａは、ドレイン電極がピクセル電圧Ｖｐｘに接続され、ソース電極が選択トランジスタＳＸ＿Ａを介して垂直信号線ＳＬ＿Ａに接続されることで、垂直信号線ＳＬ＿Ａの一端に接続されている定電流源回路部ＣＳ＿Ａの負荷ＭＯＳとソースフォロア回路を構成することができる。すなわち、ドライブトランジスタＤＸ＿Ａは、ゲート電極に接続されたフローティング拡散ノードＦＤ＿Ａの電位に対応する電流を選択トランジスタＳＸ＿Ａを介して垂直信号線ＳＬ＿Ａに出力することができる。
選択トランジスタＳＸ＿Ａは、ゲート電極に供給される選択信号ＳＥＬのロジックハイに応答してアクティブ状態になることで、ドライブトランジスタＤＸ＿Ａから出力されるピクセル信号を垂直信号線ＳＬ＿Ａに出力することができる。
第２検出ノードＤＮＢによりキャプチャされた光電荷を処理するために、回路領域２００は、リセットトランジスタＲＸ＿Ｂ、伝送トランジスタＴＸ＿Ｂ、第１キャパシタＣ１＿Ｂ、第２キャパシタＣ２＿Ｂ、フローティング拡散トランジスタＦＤＸ＿Ｂ、ドライブトランジスタＤＸ＿Ｂ、および選択トランジスタＳＸ＿Ｂを含むことができる。第２検出ノードＤＮＢによりキャプチャされた光電荷を処理するための素子は、前述した第１検出ノードＤＮＡによりキャプチャされた光電荷を処理するための素子とは動作するタイミングが異なるだけであって、構造および動作は実質的に同様であるため、重複する説明は省略することにする。
回路領域２００から垂直信号線ＳＬ＿Ａ、ＳＬ＿Ｂに出力された各ピクセル信号は、読み出し回路４５によるノイズ除去およびアナログ－デジタル変換を経て画像データに変換されることができる。
図３において、リセット信号ＲＳＴ、伝送信号ＴＲＧ、フローティング拡散信号ＦＤＧ、および選択信号ＳＥＬは、それぞれ１つの信号線として示されているが、第１検出ノードＤＮＡによりキャプチャされた光電荷を処理するための素子と、第２検出ノードＤＮＢによりキャプチャされた光電荷を処理するための素子が互いに異なるタイミングにより動作するようにするために、リセット信号ＲＳＴ、伝送信号ＴＲＧ、フローティング拡散信号ＦＤＧ、および選択信号ＳＥＬそれぞれは、複数（例えば、２個）の信号線を介して供給されることができる。
イメージプロセッサ（図示せず）は、第１検出ノードＤＮＡによりキャプチャされた光電荷から取得された画像データと、第２検出ノードＤＮＢによりキャプチャされた光電荷から取得された画像データを演算して位相差を計算することができ、各ピクセルに対応する位相差から対象物体１との距離を示す深さ情報を演算することができ、各ピクセルに対応する深さ情報を含む深さイメージを生成することができる。
図４は、図２のピクセルが含まれたピクセルアレイの一部を示した図である。
図４を参照すると、図２のピクセルＰＸおよびピクセルＰＸに相応するピクセルが配列される一例が示されている。図４には、２×２のマトリクス状に配列された第１～第４ピクセルＰＸ１～ＰＸ４が示されており、第１～第４ピクセルＰＸ１～ＰＸ４それぞれは、図１に示されたピクセルＰＸのうちのいずれか１つであってもよい。説明の便宜上、４個のピクセルＰＸ１～ＰＸ４を例に挙げて説明するが、ピクセルアレイ３０に含まれた任意の他のピクセルに実質的に同様の構造および動作が適用されることができる。
第１ピクセルＰＸ１は、図２に示されたピクセルＰＸと同様の構造を有し、第２ピクセルＰＸ２は、第１ピクセルＰＸ１との境界を基準として第１ピクセルＰＸ１と対称的な構造を有し、第３ピクセルＰＸ３は、第１ピクセルＰＸ１との境界を基準として第１ピクセルＰＸ１と対称的な構造を有することができる。また、第４ピクセルＰＸ４は、第１ピクセルＰＸ１の第４頂点を基準として第１ピクセルＰＸ１と対称的な構造（または、第１ピクセルＰＸ１の第４頂点を中心に１８０度回転させた構造）を有することができる。
各ピクセルにおいて、第１および第２制御ノードＣＮＡ、ＣＮＢそれぞれは、第１斜線方向または第２斜線方向に対向する頂点に配置されることができる。これにより、互いに隣接し、２×２のマトリクスを形成する４個のピクセルは、制御ノードを互いに共有することができる。
２×２のマトリクス状に配列されたピクセルは、制御ノードを共有するが、検出ノードと制御ゲートを独立に含むことができる。２×２のマトリクス状に配列されたピクセルが制御ノードを独立に含まず、制御ノードを共有することで、任意のピクセル内で制御ノード間の距離を最大に増加させることができる。活性化電圧の印加を受ける制御ノードと、非活性化電圧の印加を受ける制御ノードとの間には、信号キャリアの流れに寄与できるホール電流が流れ得、過度なホール電流が流れると、イメージセンシング装置ＩＳＤで消耗される電力が非常に大きくなり得る。前述したように、図４のような配置形態により、任意のピクセル内で制御ノード間の距離を最大に増加させることで、制御ノード間の抵抗成分が最大限増加することができるため、このため、ホール電流の大きさが減少することができる。
さらに、２×２のマトリクス状に配列されたピクセルは、制御ノードを共有することで、各ピクセルごとに制御ノードを独立に含む場合に比べて、ピクセルアレイ３０において必要な制御ノードの個数が１／４に減少することになる。これは、制御回路４１、４２にとって電圧が印加されなければならない負荷が大幅に減少する効果をもたらし、イメージセンシング装置の消耗電力を大幅に低減することができる。また、制御ノードの個数が減少することで、ピクセルの小型化に伴って求められる設計マージンが確保されることができる。
図５は、図４の第１または第２切断線に沿って切断した断面の一例を示した図である。
図５を参照すると、ピクセルＰＸ１～ＰＸ４を第１切断線Ａ－Ａ’または第２切断線Ｂ－Ｂ’に沿って切断した断面５００が示されている。第１切断線Ａ－Ａ’に沿って切断する場合、図５の断面は、第１ピクセルＰＸ１と第４ピクセルＰＸ４に該当し、第２切断線Ｂ－Ｂ’に沿って切断する場合、図５の断面は、第２ピクセルＰＸ２と第３ピクセルＰＸ３に該当することができる。
基板ＳＵＢは、前述した半導体基板を意味し得、エピタキシャル層が成長した基板であって、大半の領域にエピ領域ＥＰＩが配置されることができる。基板ＳＵＢは、対向する上面と下面を含むことができ、上面は、前面（ｆｒｏｎｔ－ｓｉｄｅ）を意味し、下面は、後面（ｂａｃｋｓｉｄｅ）を意味し得る。変調光が反射された光は、基板ＳＵＢの後面を介して入射することができる。入射した光は、エピ領域ＥＰＩで光電荷（すなわち、電子）に変換されることができ、光電荷は、第１および第２復調制御信号ＣＳａ、ＣＳｂにより基板ＳＵＢの内部に形成されたポテンシャル勾配に沿って移動することができる。
第１および第２制御ノードＣＮＡ、ＣＮＢと、第１および第２検出ノードＤＮＡ、ＤＮＢは、基板ＳＵＢの前面から所定の深さを有するように基板ＳＵＢの内部に形成されることができる。図５に示されたように、第１および第２制御ノードＣＮＡ、ＣＮＢの深さは、第１および第２検出ノードＤＮＡ、ＤＮＢの深さよりも大きくてもよい。これは、光電荷が第１および第２制御ノードＣＮＡ、ＣＮＢを通過して移動し難いため、第１および第２制御ノードＣＮＡ、ＣＮＢを相対的に深く形成することで、いずれか１つのピクセル（例えば、ＰＸ１）で生成された光電荷が隣接した他のピクセル（例えば、ＰＸ４）に移動してキャプチャされることでノイズが発生することになるピクセル間のクロストーク現象を防止するためのものである。
一方、第１および第２制御ゲートＣＧＡ、ＣＧＢは、基板ＳＵＢの前面上に基板ＳＵＢの外部に位置するように配置されることができる。
第１制御ノードＣＮＡと第１制御ゲートＣＧＡは、互いに同一の第１復調制御信号ＣＳａの印加を受け、第２制御ノードＣＮＢと第２制御ゲートＣＧＢは、互いに同一の第２復調制御信号ＣＳｂの印加を受けることができる。他の実施形態によっては、制御ノードと制御ゲートは、互いに異なる電圧の印加を受けてもよい。例えば、制御ゲートが制御ノードに相応するポテンシャル勾配性能を示すためには、制御ゲートに印加される電圧（例えば、２．８Ｖ）が制御ノードに印加される電圧（例えば、１．２～１．５Ｖ）よりも高くてもよい。しかし、設計および制御の複雑性を低減するためには、制御ノードと制御ゲートは互いに異なる電圧の印加を受けることが好ましくないため、制御ノードと制御ゲートは互いに同一の電圧の印加を受けるが、この際、制御ゲートが制御ノードに相応するポテンシャル勾配性能を示すことができるように、制御ゲートに含まれるゲート絶縁膜の厚さを相対的に小さく設定することができる。例えば、第１または第２制御ゲートＣＧＡ、ＣＧＢに含まれたゲート絶縁膜の厚さは、第１または第２ピクセルトランジスタ領域ＰＴＡ１、ＰＴＡ２に含まれたトランジスタのゲート絶縁膜の厚さよりも小さくてもよい。
図５では、第１復調制御信号ＣＳａが非活性化電圧を有し、第２復調制御信号ＣＳｂが活性化電圧を有する場合、ポテンシャル勾配に沿った光電荷の移動経路が簡略に示されている。
エピ領域ＥＰＩがｎ型不純物を含むと仮定すると、ｐ型不純物を含む第１および第２制御ノードＣＮＡ、ＣＮＢそれぞれはエピ領域ＥＰＩとＰＮ接合を形成することができ、第１および第２制御ノードＣＮＡ、ＣＮＢそれぞれの周辺に空乏領域（図示せず）が形成されることができる。
第２制御ノードＣＮＢに活性化電圧が印加され、第１制御ノードＣＮＡに非活性化電圧が印加される場合、第２制御ノードＣＮＢに隣接した空乏領域は、ＰＮ接合を維持するために瞬間的にポテンシャルが上昇し、第１制御ノードＣＮＡに隣接した空乏領域は、相対的に低いポテンシャルを有することになる。これにより、基板で生成された光電荷は、ポテンシャルが高い第２制御ノードＣＮＢの周辺に移動し、第２検出ノードＤＮＢによりキャプチャされることができる。
また、第２制御ゲートＣＧＢに活性化電圧が印加され、第１制御ゲートＣＧＡに非活性化電圧が印加される場合、第２制御ゲートＣＧＢの下部に隣接する領域のポテンシャルは上昇し、第１制御ゲートＣＧＡの下部に隣接する領域のポテンシャルは相対的に低くなることになる。これにより、基板で生成された光電荷は、ポテンシャルが高い第２制御ゲートＣＧＢの下部に隣接する領域に移動し、第２検出ノードＤＮＢによりキャプチャされることができる。
すなわち、本発明のピクセルＰＸによると、制御ノードを用いたｄｉｆｆｕｓｉｏｎ ｔｙｐｅの制御構造と、制御ゲートを用いたｇａｔｅ ｔｙｐｅの制御構造を共に配置し、光電荷に対するキャプチャ性能を極大化することができる。
図６は、図４の第１または第２切断線に沿って切断した断面の他例を示した図である。
図６を参照すると、ピクセルＰＸ１～ＰＸ４を第１切断線Ａ－Ａ’または第２切断線Ｂ－Ｂ’に沿って切断した断面６００が示されている。第１切断線Ａ－Ａ’に沿って切断する場合、図６の断面は、第１ピクセルＰＸ１と第４ピクセルＰＸ４に該当し、第２切断線Ｂ－Ｂ’に沿って切断する場合、図６の断面は、第２ピクセルＰＸ２と第３ピクセルＰＸ３に該当することができる。
断面６００は、図５の断面５００と一部の相違点を除いては実質的に同様の構造を有するため、以下の説明では、断面５００との相違点を中心に説明することにする。
図６に示された第１および第２制御ゲートＣＧＡ、ＣＧＢは、基板ＳＵＢの前面から所定の深さだけ凹んで基板ＳＵＢの内部に位置するように配置されることができる。第１および第２制御ゲートＣＧＡ、ＣＧＢは、エッチング工程によりトレンチ（ｔｒｅｎｃｈ）を形成し、トレンチの内部に蒸着工程によりゲート絶縁膜を形成し、トレンチの内部を導電物質でギャップ充填（ｇａｐ－ｆｉｌｌ）してゲート電極を形成する方法により配置されることができる。
第１および第２制御ゲートＣＧＡ、ＣＧＢは、基板ＳＵＢの内部に向かって凹んだ形状を有することで、第１および第２制御ゲートＣＧＡ、ＣＧＢと基板ＳＵＢが接する領域がさらに増加するため、より広い領域にわたって電界の形成が可能である。したがって、平面上で見るとき、より狭い面積に第１および第２制御ゲートＣＧＡ、ＣＧＢを形成しても、第１および第２制御ゲートＣＧＡ、ＣＧＢは、図５と類似したポテンシャル勾配性能を有することができるため、ピクセルをさらに小型化させることができる。
また、第１および第２制御ゲートＣＧＡ、ＣＧＢの深さは、第１および第２制御ノードＣＮＡ、ＣＮＢの深さよりも小さくてもよい。これは、第１および第２制御ゲートＣＧＡ、ＣＧＢが不要に深く形成される場合、ピクセルの内部でポテンシャル勾配に沿って移動する光電荷の流れを妨害して光電荷キャプチャ効率を低下させ得るためである。
図７ａは、図２に示されたピクセルの他の実施形態を示した図である。
図７ａを参照すると、ピクセルＰＸ－１は、図２に示されたピクセルＰＸの構造を変形した実施形態に該当し、一部の相違点を除いてはピクセルＰＸと実質的に同様であるため、以下の説明では、相違点を中心に説明することにする。
第１および第２制御ゲートＣＧＡ、ＣＧＢは、ピクセルＰＸ－１の中心に近く配置されることができる。また、第１および第２制御ゲートＣＧＡ、ＣＧＢは、四角形状を有することができる。第１および第２制御ゲートＣＧＡ、ＣＧＢは、ピクセルＰＸ－１の中心付近で互いに近く配置されることで、第１制御ゲートＣＧＡと第２制御ゲートＣＧＢによる電界がさらに強く形成されることができる。
一方、第１検出ノードＤＮＡは、第１制御ノードＣＮＡに向かって延びる領域、および第１制御ゲートＣＧＡと少なくとも一部がオーバーラップする領域を含む鉤括弧状を有することができる。また、第２検出ノードＤＮＢは、第２制御ノードＣＮＢに向かって延びる領域、および第２制御ゲートＣＧＢと少なくとも一部がオーバーラップする領域を含む鉤括弧状を有することができる。このような第１および第２検出ノードＤＮＡ、ＤＮＢの形状により、制御ノードＣＮＡ、ＣＮＢと制御ゲートＣＧＡ、ＣＧＢにより形成されるポテンシャル勾配に沿って移動する光電荷をさらに容易にキャプチャすることができる。
図７ｂは、図２に示されたピクセルのまた他の実施形態を示した図である。
図７ｂを参照すると、ピクセルＰＸ－２は、図２に示されたピクセルＰＸの構造を変形した実施形態に該当し、一部の相違点を除いてはピクセルＰＸと実質的に同様であるため、以下の説明では、相違点を中心に説明することにする。
第１および第２制御ゲートＣＧＡ、ＣＧＢは、図２と同様に台形状を有し、かつ、ピクセルＰＸ－２の中心にさらに近く配置されることができる。また、第１および第２制御ゲートＣＧＡ、ＣＧＢは、ピクセルＰＸ－２の中心にさらに近く配置されることでさらに広い面積に配置されることができる。これにより、第１制御ゲートＣＧＡと第２制御ゲートＣＧＢによる電界がさらに強く形成されることができる。
一方、第１検出ノードＤＮＡは、第１制御ノードＣＮＡを囲み、かつ、第１制御ノードＣＮＡに向かって延びる領域を含む鉤括弧状を有することができ、少なくとも一部が第１制御ゲートＣＧＡとオーバーラップするかまたは接することができる。また、第２検出ノードＤＮＢは、第２制御ノードＣＮＢを囲み、かつ、第２制御ノードＣＮＢに向かって延びる領域を含む鉤括弧状を有することができ、少なくとも一部が第２制御ゲートＣＧＢとオーバーラップするかまたは接することができる。このような第１および第２検出ノードＤＮＡ、ＤＮＢの形状により、制御ノードＣＮＡ、ＣＮＢと制御ゲートＣＧＡ、ＣＧＢにより形成されるポテンシャル勾配に沿って移動する光電荷をさらに容易にキャプチャすることができる。
図８は、図１に示されたピクセルの他例を簡略に示した図である。
図８を参照すると、ピクセルＰＸ’は、第１タップＴＡ、第２タップＴＢ、第１ピクセルトランジスタ領域ＰＴＡ１、第２ピクセルトランジスタ領域ＰＴＡ２、およびエピ領域ＥＰＩを含むことができる。ピクセルＰＸ’は、一部の相違点を除いては図２および図３で説明されたピクセルＰＸとその構造および動作が実質的に同様であるため、以下では、相違点を中心に説明することにする。
ピクセルＰＸ’に含まれた第１制御ノードＣＮＡおよび第１制御ゲートＣＧＡの位置は、ピクセルＰＸに含まれた第１制御ノードＣＮＡおよび第１制御ゲートＣＧＡの位置と反対であってもよい。すなわち、第１制御ゲートＣＧＡは、ピクセルＰＸの第１頂点に（または、第１頂点とオーバーラップするように）配置されることができる。第１制御ノードＣＮＡは、第１斜線方向に沿って、第１検出ノードＤＮＡに比べてピクセルＰＸの中心に近くなるように、第１検出ノードＤＮＡから所定距離離れて配置されることができる。
第１検出ノードＤＮＡは、第１斜線方向に沿って、第１制御ゲートＣＧＡに比べてピクセルＰＸの中心に近くなるように、第１制御ゲートＣＧＡとオーバーラップするかまたは接するように配置されることができる。
第１制御ゲートＣＧＡは、図２とは異なり、第１制御ノードＣＮＡと同様に上下左右および対角に対称な形状（例えば、八角形、円形など）を有することができる。これは、第１制御ゲートＣＧＡがピクセルＰＸ’の第１頂点に配置されることで第１制御ゲートＣＧＡを共有する４個のピクセルに対して同等なポテンシャル勾配を形成できるようにするためのものである。
ピクセルＰＸ’の第２タップＴＢは、第２制御ノードＣＮＢ、第２検出ノードＤＮＢ、および第２制御ゲートＣＧＢを含むことができる。第２タップＴＢは、ピクセルＰＸ’の中心を基準として第１タップＴＡと対称的に配置されることができる。特に、第２制御ゲートＣＧＢは、ピクセルＰＸ’の第４頂点に（または、第４頂点とオーバーラップするように）配置されることができる。
一方、ピクセルＰＸ’の全般的な動作は、図３で説明されたピクセルＰＸの動作と実質的に同様であるため、重複する説明は省略することにする。
図９は、図８のピクセルが含まれたピクセルアレイの一部を示した図である。
図９を参照すると、図８のピクセルＰＸ’およびピクセルＰＸ’に相応するピクセルが配列される一例が示されている。図９には、２×２のマトリクス状に配列された第５～第８ピクセルＰＸ５～ＰＸ８が示されており、第５～第８ピクセルＰＸ５～ＰＸ８それぞれは、図8に示されたピクセルＰＸ’のうちのいずれか１つであってもよい。説明の便宜上、４個のピクセルＰＸ５～ＰＸ８を例に挙げて説明するが、ピクセルアレイ３０に含まれた任意の他のピクセルに実質的に同様の構造および動作が適用されることができる。
第５ピクセルＰＸ５は、図８に示されたピクセルＰＸ’と同様の構造を有し、第６ピクセルＰＸ６は、第５ピクセルＰＸ５との境界を基準として第５ピクセルＰＸ５と対称的な構造を有し、第７ピクセルＰＸ７は、第５ピクセルＰＸ５との境界を基準として第５ピクセルＰＸ５と対称的な構造を有することができる。また、第８ピクセルＰＸ８は、第５ピクセルＰＸ５の第４頂点を基準として第５ピクセルＰＸ５と対称的な構造（または、第５ピクセルＰＸ５の第４頂点を中心に１８０度回転させた構造）を有することができる。
各ピクセルにおいて、第１および第２制御ノードＣＮＡ、ＣＮＢそれぞれは、第１斜線方向または第２斜線方向に対向する頂点に配置されることができる。これにより、互いに隣接し、２×２のマトリクスを形成する４個のピクセルは、制御ゲートを互いに共有することができる。
２×２のマトリクス状に配列されたピクセルは、制御ゲートを共有するが、検出ノードと制御ノードを独立に含むことができる。
２×２のマトリクス状に配列されたピクセルは、制御ゲートを共有することで、各ピクセルごとに制御ゲートを独立に含む場合に比べて、ピクセルアレイ３０において必要な制御ゲートの個数が１／４に減少することになる。これは、制御回路４１、４２にとって電圧が印加されなければならない負荷が大幅に減少する効果をもたらし、イメージセンシング装置の消耗電力を大幅に低減することができる。また、制御ゲートの個数が減少することで、ピクセルの小型化に伴って求められる設計マージンが確保されることができる。
図１０は、図９の第３または第４切断線に沿って切断した断面の一例を示した図である。
図１０を参照すると、ピクセルＰＸ５～ＰＸ８を第３切断線Ｃ－Ｃ’または第４切断線Ｄ－Ｄ’に沿って切断した断面１０００が示されている。第３切断線Ｃ－Ｃ’に沿って切断する場合、図１０の断面は、第５ピクセルＰＸ５と第８ピクセルＰＸ８に該当し、第４切断線Ｄ－Ｄ’に沿って切断する場合、図１０の断面は、第６ピクセルＰＸ６と第７ピクセルＰＸ７に該当することができる。
断面１０００は、図５の断面５００と一部の相違点を除いては実質的に同様の構造を有するため、以下の説明では、断面５００との相違点を中心に説明することにする。
断面１０００に含まれた第１制御ノードＣＮＡおよび第１制御ゲートＣＧＡの位置は、断面５００に含まれた第１制御ノードＣＮＡおよび第１制御ゲートＣＧＡの位置と互いに反対であってもよい。また、断面１０００に含まれた第２制御ノードＣＮＢおよび第２制御ゲートＣＧＢの位置は、断面５００に含まれた第２制御ノードＣＮＢおよび第２制御ゲートＣＧＢの位置と互いに反対であってもよい。
第１および第２制御ノードＣＮＡ、ＣＮＢの深さは、第１および第２検出ノードＤＮＡ、ＤＮＢの深さよりも大きくてもよいが、図５のようにピクセル間の境界に配置される場合に比べて、第１および第２制御ノードＣＮＡ、ＣＮＢの深さが相対的に小さくてもよい。これは、第１および第２制御ノードＣＮＡ、ＣＮＢが不要に深く形成される場合、ピクセルの内部でポテンシャル勾配に沿って移動する光電荷の流れを妨害して光電荷キャプチャ効率を低下させ得るためである。
図１１は、図９の第３または第４切断線に沿って切断した断面の他例を示した図である。
図１１を参照すると、ピクセルＰＸ５～ＰＸ８を第３切断線Ｃ－Ｃ’または第４切断線Ｄ－Ｄ’に沿って切断した断面１１００が示されている。第３切断線Ｃ－Ｃ’に沿って切断する場合、図１１の断面は、第５ピクセルＰＸ５と第８ピクセルＰＸ８に該当し、第４切断線Ｄ－Ｄ’に沿って切断する場合、図１１の断面は、第６ピクセルＰＸ６と第７ピクセルＰＸ７に該当することができる。
断面１１００は、図１０の断面１０００と一部の相違点を除いては実質的に同様の構造を有するため、以下の説明では、断面１０００との相違点を中心に説明することにする。
図１１に示された第１および第２制御ゲートＣＧＡ、ＣＧＢは、基板ＳＵＢの前面から所定の深さだけ凹んで基板ＳＵＢの内部に位置するように配置されることができる。
第１および第２制御ゲートＣＧＡ、ＣＧＢは、基板ＳＵＢの内部に向かって凹んだ形状を有することで、第１および第２制御ゲートＣＧＡ、ＣＧＢと基板ＳＵＢが接する領域がさらに増加するため、より広い領域にわたって電界の形成が可能である。したがって、平面上で見るとき、より狭い面積に第１および第２制御ゲートＣＧＡ、ＣＧＢを形成しても、第１および第２制御ゲートＣＧＡ、ＣＧＢは、図１０と類似したポテンシャル勾配性能を有することができるためで、ピクセルをさらに小型化させることができる。
また、第１および第２制御ゲートＣＧＡ、ＣＧＢの深さは、第１および第２制御ノードＣＮＡ、ＣＮＢの深さよりも大きくてもよい。これは、光電荷が第１および第２制御ゲートＣＧＡ、ＣＧＢを通過して移動し難いため、第１および第２制御ゲートＣＧＡ、ＣＧＢを相対的に深く形成することで、いずれか１つのピクセル（例えば、ＰＸ５）で生成された光電荷が隣接した他のピクセル（例えば、ＰＸ８）に移動してキャプチャされることでノイズが発生することになるピクセル間のクロストーク現象を防止するためのものである。
図１２ａは、図８に示されたピクセルの他の実施形態を示した図である。
図１２ａを参照すると、ピクセルＰＸ’－１は、図８に示されたピクセルＰＸ’の構造を変形した実施形態に該当し、一部の相違点を除いてはピクセルＰＸ’と実質的に同様であるため、以下の説明では、相違点を中心に説明することにする。
第１制御ゲートＣＧＡは、ピクセルＰＸ’－１の第１頂点を中心に上、下、左、および右それぞれの方向に延びるバー（ｂａｒ）を含む十字（ｃｒｏｓｓ）形状または座標軸状を有することができる。ピクセルＰＸ’－１の第１検出ノードＤＮＡは、第１制御ゲートＣＧＡの座標軸状の第４象限を満たすように配置されることができる。また、第１制御ゲートＣＧＡの座標軸状の他の象限（第１～第３象限）それぞれには、ピクセルＰＸ’－１に隣接した他のピクセルそれぞれの第１検出ノードＤＮＡが配置されることができる。
同様に、第２制御ゲートＣＧＢは、ピクセルＰＸ’－１の第４頂点を中心に上、下、左、および右それぞれの方向に延びるバーを含む十字形状または座標軸状を有することができる。ピクセルＰＸ’－１の第２検出ノードＤＮＢは、第２制御ゲートＣＧＢの座標軸状の第２象限を満たすように配置されることができる。また、第２制御ゲートＣＧＢの座標軸状の他の象限（第１、第３、および第４象限）それぞれには、ピクセルＰＸ’－１に隣接した他のピクセルそれぞれの第２検出ノードＤＮＢが配置されることができる。
このような配置形態により、第１および第２検出ノードＤＮＡ、ＤＮＢがそれぞれ第１および第２制御ゲートＣＧＡ、ＣＧＢとさらに広い面積で接触することができ、第１および第２制御ゲートＣＧＡ、ＣＧＢにより形成されるポテンシャル勾配に沿って移動する光電荷をさらに容易にキャプチャすることができる。
図１２ｂは、図８に示されたピクセルのまた他の実施形態を示した図である。
図１２ｂを参照すると、ピクセルＰＸ’－２は、図８に示されたピクセルＰＸ’の構造を変形した実施形態に該当し、一部の相違点を除いてはピクセルＰＸ’と実質的に同様であるため、以下の説明では、相違点を中心に説明することにする。
第１検出ノードＤＮＡは、第１制御ノードＣＮＡの少なくとも一部を囲む鉤括弧状を有することができ、少なくとも一部が第１制御ゲートＣＧＡとオーバーラップするかまたは接することができる。また、第２検出ノードＤＮＢは、第２制御ノードＣＮＢの少なくとも一部を囲む鉤括弧状を有することができ、少なくとも一部が第２制御ゲートＣＧＢとオーバーラップするかまたは接することができる。
このような第１および第２検出ノードＤＮＡ、ＤＮＢの形状により、制御ノードＣＮＡ、ＣＮＢにより形成されるポテンシャル勾配に沿って移動する光電荷をさらに容易にキャプチャすることができる。
図１２ｃは、図８に示されたピクセルのさらに他の実施形態を示した図である。
図１２ｃを参照すると、ピクセルＰＸ’－３は、図８に示されたピクセルＰＸ’の構造を変形した実施形態に該当し、一部の相違点を除いてはピクセルＰＸ’と実質的に同様であるため、以下の説明では、相違点を中心に説明することにする。
第１検出ノードＤＮＡは、第１制御ノードＣＮＡを囲むリング（ｒｉｎｇ）形状を有することができ、少なくとも一部が第１制御ゲートＣＧＡとオーバーラップするかまたは接することができる。また、第２検出ノードＤＮＢは、第２制御ノードＣＮＢを囲むリング形状を有することができ、少なくとも一部が第２制御ゲートＣＧＢとオーバーラップするかまたは接することができる。
このような第１および第２検出ノードＤＮＡ、ＤＮＢの形状により、制御ノードＣＮＡ、ＣＮＢにより形成されるポテンシャル勾配に沿って移動する光電荷をさらに容易にキャプチャすることができる。

Claims (19)

  1. 光が入射する後面（ｂａｃｋｓｉｄｅ）および前記後面に対向する前面（ｆｒｏｎｔ－ｓｉｄｅ）を含む基板と、
    前記基板内にポテンシャル勾配を発生させ、前記光により生成されて前記ポテンシャル勾配に沿って移動する光電荷をキャプチャするタップと、
    を含み、
    前記タップそれぞれは、
    前記基板の内部に第１導電型の不純物でドーピングされた制御ノードと、
    前記基板の内部に前記第１導電型とは異なる第２導電型の不純物でドーピングされた検出ノードと、
    ゲート電極、および前記ゲート電極と前記基板を電気的に分離するゲート絶縁膜を含む制御ゲートと、
    を含む、イメージセンシング装置。
  2. 前記制御ノードは、前記検出ノードの一側に配置され、
    前記制御ゲートは、前記検出ノードの他側に配置される、請求項１に記載のイメージセンシング装置。
  3. 前記制御ノードと前記制御ゲートは、前記ポテンシャル勾配を発生させるための同一の復調制御信号を受信する、請求項１に記載のイメージセンシング装置。
  4. 前記前面に対する前記制御ノードの深さは、前記前面に対する前記検出ノードの深さよりも大きい、請求項１に記載のイメージセンシング装置。
  5. 前記検出ノードは、前記制御ゲートと接するかまたはオーバーラップするように配置される、請求項１に記載のイメージセンシング装置。
  6. 前記検出ノードは、前記制御ノードの少なくとも一部を囲むように配置される、請求項１に記載のイメージセンシング装置。
  7. 前記タップは、第１ピクセルに含まれ、互いに異なる復調制御信号を受信する第１タップおよび第２タップを含み、
    前記第１タップの制御ノードは、前記第１ピクセルの第１頂点に配置され、
    前記第２タップの制御ノードは、前記第１頂点に斜線方向に対向する第４頂点に配置される、請求項１に記載のイメージセンシング装置。
  8. 前記第１タップおよび前記第２タップそれぞれの制御ノード、検出ノード、および制御ゲートは、前記第１頂点と前記第４頂点を繋ぐ斜線方向に沿って前記第１ピクセルの中心に向かって順次配置される、請求項７に記載のイメージセンシング装置。
  9. 前記第１タップおよび前記第２タップそれぞれの制御ゲートは、前記前面上に配置される平面（ｐｌａｎａｒ）状に配置される、請求項７に記載のイメージセンシング装置。
  10. 前記第１タップおよび前記第２タップそれぞれの制御ゲートは、前記前面から前記基板内に挿入されて凹（ｒｅｃｅｓｓ）状に配置される、請求項７に記載のイメージセンシング装置。
  11. 前記前面に対する前記制御ノードの深さは、前記前面に対する前記制御ゲートの深さよりも大きい、請求項１０に記載のイメージセンシング装置。
  12. 前記第１ピクセルを含む２×２のマトリクスを形成する第２～第４ピクセルは、前記第１ピクセルの前記第４頂点に配置された前記制御ノードを共有する、請求項７に記載のイメージセンシング装置。
  13. 前記タップは、第１ピクセルに含まれ、互いに異なる復調制御信号を受信する第１タップおよび第２タップを含み、
    前記第１タップの制御ゲートは、前記第１ピクセルの第１頂点に配置され、
    前記第２タップの制御ゲートは、前記第１頂点に斜線方向に対向する第４頂点に配置される、請求項１に記載のイメージセンシング装置。
  14. 前記第１タップおよび前記第２タップそれぞれの制御ゲート、検出ノード、および制御ノードは、前記第１頂点と前記第４頂点を繋ぐ斜線方向に沿って前記第１ピクセルの中心に向かって順次配置される、請求項１３に記載のイメージセンシング装置。
  15. 前記第１タップおよび前記第２タップそれぞれの制御ゲートは、前記前面上に配置される平面状に配置される、請求項１３に記載のイメージセンシング装置。
  16. 前記第１タップおよび前記第２タップそれぞれの制御ゲートは、前記前面から前記基板内に挿入されて凹状に配置される、請求項１３に記載のイメージセンシング装置。
  17. 前記前面に対する前記制御ゲートの深さは、前記前面に対する前記制御ノードの深さよりも大きい、請求項１６に記載のイメージセンシング装置。
  18. 前記第１ピクセルを含む２×２のマトリクスを形成する第２～第４ピクセルは、前記第１ピクセルの前記第４頂点に配置された前記制御ゲートを共有する、請求項１３に記載のイメージセンシング装置。
  19. 光が入射する後面および前記後面に対向する前面を含む基板と、
    前記基板内にポテンシャル勾配を発生させ、前記光により生成されて前記ポテンシャル勾配に沿って移動する光電荷をキャプチャするタップと、
    を含み、
    前記タップそれぞれは、
    前記基板の内部に第１導電型の不純物でドーピングされた制御ノードと、
    前記基板の内部に前記第１導電型とは異なる第２導電型の不純物でドーピングされた検出ノードと、
    ゲート電極、および前記ゲート電極と前記基板を電気的に分離するゲート絶縁膜を含む制御ゲートと、
    を含み、
    前記タップの前記制御ノード、前記検出ノード、および前記制御ゲートは、前記タップが含まれたピクセルの斜線方向に沿って順次配置される、イメージセンシング装置。
JP2022167156A 2021-10-19 2022-10-18 イメージセンシング装置 Pending JP2023061391A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0139184 2021-10-19
KR1020210139184A KR20230055605A (ko) 2021-10-19 2021-10-19 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
JP2023061391A true JP2023061391A (ja) 2023-05-01

Family

ID=85982781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022167156A Pending JP2023061391A (ja) 2021-10-19 2022-10-18 イメージセンシング装置

Country Status (5)

Country Link
US (1) US20230118540A1 (ja)
JP (1) JP2023061391A (ja)
KR (1) KR20230055605A (ja)
CN (1) CN115996324A (ja)
TW (1) TW202324721A (ja)

Also Published As

Publication number Publication date
CN115996324A (zh) 2023-04-21
KR20230055605A (ko) 2023-04-26
US20230118540A1 (en) 2023-04-20
TW202324721A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US11695025B2 (en) Image sensor
US11363224B2 (en) Image sensing device
US20240088177A1 (en) Image sensing device
US11218657B2 (en) Pixel and image sensor including the same
US20220208815A1 (en) Image sensing device
US11671722B2 (en) Image sensing device
US20220246650A1 (en) Image sensing device
JP2023061391A (ja) イメージセンシング装置
US11722792B2 (en) Image sensing device
US20230246058A1 (en) Image sensing device
US20220415942A1 (en) Image sensing device
US20220278163A1 (en) Image sensing device
US11942492B2 (en) Image sensing device
US20220190008A1 (en) Image sensing device
US11206369B2 (en) Image sensing device
KR20220072257A (ko) 이미지 센싱 장치
KR20230024761A (ko) 이미지 센싱 장치