JP7403972B2 - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP7403972B2
JP7403972B2 JP2019090581A JP2019090581A JP7403972B2 JP 7403972 B2 JP7403972 B2 JP 7403972B2 JP 2019090581 A JP2019090581 A JP 2019090581A JP 2019090581 A JP2019090581 A JP 2019090581A JP 7403972 B2 JP7403972 B2 JP 7403972B2
Authority
JP
Japan
Prior art keywords
pixel
photodiode group
pixels
photodiodes
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019090581A
Other languages
English (en)
Other versions
JP2020017941A5 (ja
JP2020017941A (ja
Inventor
景 鎬 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2020017941A publication Critical patent/JP2020017941A/ja
Publication of JP2020017941A5 publication Critical patent/JP2020017941A5/ja
Application granted granted Critical
Publication of JP7403972B2 publication Critical patent/JP7403972B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、イメージセンサに関する。
イメージセンサは、光を受け入れて電気信号を生成する半導体基板に形成されたセンサであって、複数のピクセルを有するピクセルアレイと、ピクセルアレイを駆動してイメージを生成するためのロジック回路などを含む。複数のピクセルは、外部の光に反応して電荷を生成するフォトダイオード及びフォトダイオードが生成した電荷を電気信号に変換するピクセル回路などを含む。イメージセンサは、写真や動画を撮影するためのカメラに加えて、スマートフォン、タブレットＰＣ、ラップトップコンピュータ、テレビジョン、自動車などに幅広く適用される。最近では、イメージセンサで撮影するイメージの品質を改善するべく、イメージセンサの自動焦点（Ａｕｔｏ Ｆｏｃｕｓ）機能を向上させるための様々な方法が提案されている。
特開２０１３－１９６００４号公報
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、優れた自動焦点機能を提供すると同時に、ピクセル電圧を読み出すリードアウト時間とリードアウト動作による消費電力及びノイズ特性とが改善されたイメージセンサを提供することにある。
上記目的を達成するためになされた本発明の一態様によるイメージセンサは、第１方向及び第２方向に沿って配列される複数のピクセルを含み、前記複数のピクセルはそれぞれ、第１フォトダイオードグループと第２フォトダイオードグループとに区分された複数のフォトダイオードを含み、第１フォトダイオードグループ及び第２フォトダイオードグループのうちの少なくとも１つが、前記第１方向及び上記第２方向のうちの少なくとも一方向において互いに隣接して配置される２つ以上の前記フォトダイオードを有するピクセルアレイと、前記複数のピクセルからピクセル信号を獲得してイメージデータを生成し、１つの前記ピクセルに含まれる前記複数のフォトダイオードのうちの２つ以上が生成した電荷に対応するピクセル電圧を一度に読み出すコントロールロジックと、を含むことを特徴とする。
上記目的を達成するためになされた本発明の他の態様によるイメージセンサは、複数のピクセルを有するピクセルアレイと、前記複数のピクセルのそれぞれで生成された電荷を用いてイメージデータを生成するコントロールロジックと、を含み、前記複数のピクセルのそれぞれは、半導体基板内の互いに同一の深さに形成される複数のフォトダイオードと、前記複数のフォトダイオードの下部に配置されるピクセル回路と、前記複数のフォトダイオードと前記ピクセル回路との間に配置されて、前記複数のフォトダイオードのうちの少なくとも一部を互いに物理的に連結する素子連結層と、を含むことを特徴とする。
上記目的を達成するためになされた本発明のさらに他の態様によるイメージセンサは、複数のピクセルを有するピクセルアレイと、前記複数のピクセルのそれぞれで生成された電荷を用いてイメージデータを生成するコントロールロジックと、を含み、前記複数のピクセルのそれぞれは、半導体基板内の互いに同一の深さに形成される複数のフォトダイオードと、前記複数のフォトダイオードにそれぞれ連結された複数の転送トランジスタと、前記複数の転送トランジスタのうちの少なくとも一部のゲート電極層を互いに連結する連結ラインと、を含むことを特徴とする。
本発明によれば、イメージセンサの複数のピクセルのそれぞれに含まれる複数のフォトダイオードのうちの少なくとも一部で生成された電荷に対応するピクセル電圧を一度に読み出すことにより、リードアウト時間、及びリードアウト動作で消費される電力を低減することができる。また、複数のピクセルのそれぞれから読み出したピクセル電圧の差を計算して自動焦点機能を提供し、一度に読み出すフォトダイオードの組み合わせを様々に設定することにより、自動焦点機能を向上させることができる。
本発明の一実施形態によるイメージセンサを含むイメージ処理装置を示す概略図である。 本発明の一実施形態によるイメージセンサを示す概略図である。 本発明の他の実施形態によるイメージセンサを示す概略図である。 本発明の一実施形態によるイメージセンサの動作を説明するブロック図である。 本発明の一実施形態によるイメージセンサのピクセルアレイを示す概略図である。 本発明の一実施形態によるイメージセンサのピクセル回路の一例を示す回路図である。 本発明の一実施形態によるイメージセンサのピクセル回路の他の例を示す回路図である。 本発明の一実施形態によるイメージセンサのピクセルアレイの一例を示す平面図である。 図８に示すピクセルアレイをＩ－Ｉ’方向から見た断面図である。 図８に示すピクセルアレイをＩＩ－ＩＩ’方向から見た断面図である。 図８に示すピクセルアレイをＩＩＩ－ＩＩＩ’方向から見た断面図である。 図８に示すピクセルアレイをＩＶ－ＩＶ’方向から見た断面図である。 本発明の一実施形態によるイメージセンサのピクセルアレイの他の例の一部領域を示す平面図である。 図１３に示すピクセルアレイをＶ－Ｖ’方向から見た断面図である。 本発明の一実施形態によるイメージセンサのピクセルアレイの一部領域を示す平面図である。 図１５に示すピクセルアレイをＶＩ－ＶＩ’方向から見た断面図である。 本発明のさらに他の実施形態によるイメージセンサのピクセルアレイの一部領域を示す平面図である。 本発明のさらに他の実施形態によるイメージセンサのピクセル回路を示す回路図である。 本発明のさらに他の実施形態によるイメージセンサの動作を説明するためのタイミング図である。 本発明の一実施形態によるイメージセンサを含む電子機器の概要を示すブロック図である。
以下、図面を参照しながら、本発明の好適な実施形態を詳細に説明する。
図１は、本発明の一実施形態によるイメージセンサを含むイメージ処理装置を示す概略図である。
図１を参照すると、本発明の一実施形態によるイメージ処理装置１は、イメージセンサ１０、及びイメージプロセッサ２０を備える。イメージセンサ１０は、ピクセルアレイ１１、ロードライバ１２、カラムドライバ１３、リードアウト回路１５、及びタイミングコントローラ１４を含む。ロードライバ１２、カラムドライバ１３、リードアウト回路１５、及びタイミングコントローラ１４は、ピクセルアレイ１１を制御するための回路であって、コントロールロジックに含まれる。
イメージセンサ１０は、イメージプロセッサ２０から受信した制御命令に従って動作し、客体（ｏｂｊｅｃｔ）３０から伝達される光を電気信号に変換してイメージプロセッサ２０に出力する。イメージセンサ１０に含まれるピクセルアレイ１１は、複数のピクセルＰＸを含み、複数のピクセルＰＸは、光を受け入れて電荷を生成する光電素子、例えば、フォトダイオード（Ｐｈｏｔｏ Ｄｉｏｄｅ、ＰＤ）を含む。一実施形態において、複数のピクセルＰＸのうちの少なくとも１つは、２つ以上のフォトダイオードを含み、イメージセンサ１０は、複数のピクセルＰＸのうちの少なくとも１つに含まれる２つ以上のフォトダイオードのそれぞれによって生成されるピクセル信号の位相差を用いて自動焦点（Ａｕｔｏ Ｆｏｃｕｓ）機能を提供する。
一方、複数のピクセルＰＸはそれぞれ、フォトダイオードで生成される電荷からピクセル信号を生成するためのピクセル回路を含む。一実施形態において、ピクセル回路は、転送トランジスタ、駆動トランジスタ、選択トランジスタ、及びリセットトランジスタを含む。ピクセル回路は、複数のピクセルＰＸのそれぞれからリセット電圧とピクセル電圧を検出し、その差を計算することにより、ピクセル信号を獲得する。ピクセル電圧は、複数のピクセルＰＸのそれぞれに含まれているフォトダイオードで生成された電荷が反映された電圧である。
複数のピクセルＰＸのそれぞれが２つ以上のフォトダイオードを有する場合、複数のピクセルＰＸはそれぞれ、２つ以上のフォトダイオードのそれぞれで生成された電荷を処理するためのピクセル回路を含む。すなわち、本実施形態において、ピクセル回路は、転送トランジスタ、駆動トランジスタ、選択トランジスタ、及びリセットトランジスタの少なくとも１つのトランジスタを２つ以上含む。
ロードライバ１２は、ピクセルアレイ１１を行（ｒｏｗ）単位で駆動する。例えば、ロードライバ１２は、ピクセル回路の転送トランジスタを制御する転送制御信号、リセットトランジスタを制御するリセット制御信号、選択トランジスタを制御する選択制御信号を生成する。
カラムドライバ１３は、相関二重サンプラ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ、ＣＤＳ）、及びアナログ－デジタルコンバータ（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）を含む。相関二重サンプラは、ロードライバ１２が供給する行選択信号によって選択される行に含まれるピクセルＰＸにカラムラインを介して連結され、相関二重サンプリングを行ってリセット電圧及びピクセル電圧を検出する。アナログ－デジタルコンバータは、相関二重サンプラが検出したリセット電圧及びピクセル電圧をデジタル信号に変換してリードアウト回路１５に伝達する。
リードアウト回路１５は、デジタル信号を一時記憶するラッチまたはバッファ回路及び増幅回路を含み、カラムドライバ１３から受信したデジタル信号を一時記憶したり増幅することでイメージデータを生成する。ロードライバ１２、カラムドライバ１３、及びリードアウト回路１５の動作タイミングは、タイミングコントローラ１４によって決定され、タイミングコントローラ１４は、イメージプロセッサ２０が転送する制御命令によって動作する。イメージプロセッサ２０は、リードアウト回路１５が出力するイメージデータを信号処理して、ディスプレイ装置などに出力し、メモリなどの記憶装置に記憶する。また、イメージ処理装置１が自律走行車両に搭載される場合、イメージプロセッサ２０は、イメージデータを信号処理して、自律走行車両を制御するメインコントローラなどに転送する。
図２は、本発明の一実施形態によるイメージセンサを示す概略図であり、図３は、本発明の他の実施形態によるイメージセンサを示す概略図である。説明の便宜のために、図２及び図３において互いに重複する一部の構成要素の説明は省略する。
まず、図２を参照すると、本発明の一実施形態によるイメージセンサ２は、第１層４０、第１層４０の下部に設けられた第２層５０、及び第２層５０の下部に設けられた第３層６０を含む。第１層４０、第２層５０、及び第３層６０は、互いに垂直方向に積層される。一実施形態において、第１層４０及び第２層５０は、ウェハレベルで互いに積層され、第３層６０は、チップレベルで第２層５０の下部に付着される。第１層４０～第３層６０は、１つの半導体パッケージとして提供される。
第１層４０は、複数のピクセルＰＸが設けられたセンシング領域ＳＡと、センシング領域ＳＡの周辺に設けられた第１パッド領域ＰＡ１と、を含む。第１パッド領域ＰＡ１には、複数の上部パッドＰＡＤが含まれ、複数の上部パッドＰＡＤは、ビア（ＶＩＡ、図示せず）を介して、第２層５０の第２パッド領域ＰＡ２に設けられたパッド及びコントロールロジックＬＣに連結される。
複数のピクセルＰＸはそれぞれ、光を受け入れて電荷を生成するフォトダイオードと、フォトダイオードで生成された電荷を処理するピクセル回路を含む。ピクセル回路は、フォトダイオードで生成された電荷に対応する電圧を出力するための複数のトランジスタを含む。
第２層５０は、コントロールロジックＬＣを提供する複数の素子を含む。コントロールロジックＬＣに含まれる複数の素子は、第１層４０に設けられたピクセル回路を駆動するための回路、例えば、ロードライバ、カラムドライバ、及びタイミングコントローラなどを提供する。コントロールロジックＬＣは、コントロールロジック回路と解釈され、コントロールロジックまたはコントロールロジック回路という用語は、互いに等価的な用語として用いられる。コントロールロジックＬＣに含まれる複数の素子は、第１パッド領域ＰＡ１及び第２パッド領域ＰＡ２を介してピクセル回路に連結される。コントロールロジックＬＣは、複数のピクセルＰＸからリセット電圧及びピクセル電圧を獲得して、ピクセル信号を生成する。
本発明の一実施形態において、複数のピクセルＰＸのうちの少なくとも１つは、同一のレベルに配置された複数のフォトダイオードを含む。複数のフォトダイオードのそれぞれの電荷から生成されたピクセル信号は、互いに位相差を有し、コントロールロジックＬＣは、１つのピクセルＰＸに含まれた複数のフォトダイオードで生成されたピクセル信号の位相差に基づいて自動焦点機能を提供する。
第２層５０の下部に設けられた第３層６０は、メモリチップＭＣ、ダミーチップＤＣ、及びメモリチップＭＣとダミーチップＤＣとを封止する保護層ＥＮを含む。メモリチップＭＣは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）またはスタティックランダムアクセスメモリ（ＳＲＡＭ）であり、ダミーチップＤＣはデータを実際に記憶する機能は有しない。メモリチップＭＣは、バンプによって、第２層５０のコントロールロジックＬＣに含まれた素子のうちの少なくとも一部に電気的に連結され、自動焦点機能を提供する上で必要な情報を記憶する。一実施形態において、バンプはマイクロバンプである。
次に、図３を参照すると、本発明の他の実施形態によるイメージセンサ３は、第１層７０及び第２層８０を含む。第１層７０は、複数のピクセルＰＸが設けられたセンシング領域ＳＡ、複数のピクセルＰＸを駆動するための素子が設けられたコントロールロジック領域ＬＣ、並びにセンシング領域ＳＡ及びコントロールロジック領域ＬＣの周辺に設けられた第１パッド領域ＰＡ１を含む。第１パッド領域ＰＡ１には、複数の上部パッドＰＡＤが含まれ、複数の上部パッドＰＡＤは、ビア（ＶＩＡ、図示せず）を介して、第２層８０に設けられたメモリチップＭＣに連結される。第２層８０は、メモリチップＭＣ、ダミーチップＤＣ、及びメモリチップＭＣとダミーチップＤＣとを封止する保護層ＥＮを含む。
図４は、本発明の一実施形態によるイメージセンサの動作を説明するブロック図である。
図４を参照すると、本発明の一実施形態によるイメージセンサ１００は、ピクセルアレイ１１０、ロードライバ１２０、及びリードアウト回路１３０を含む。ロードライバ１２０は、ローライン（ＲＯＷ：ＲＯＷ１～ＲＯＷｍ）を介して転送制御信号、リセット制御信号、及び選択制御信号を各ピクセル回路に入力する。リードアウト回路１３０は、ロードライバ１２０が選択したローラインＲＯＷに連結されたピクセルＰＸからピクセル電圧及びリセット電圧を検出する。リードアウト回路１３０は、複数の相関二重サンプラ（ＣＤＳ１～ＣＤＳｎ）を含むサンプリング回路１３１と、サンプリング回路１３１の出力（ＳＯＵＴ：ＳＯＵＴ１～ＳＯＵＴｎ）をデジタルデータＤＯＵＴに変換するアナログ－デジタルコンバータ１３２とを含む。一例として、図４に示す実施形態において、アナログ－デジタルコンバータ１３２は、デジタルデータＤＯＵＴを出力する。
ピクセルアレイ１１０は、一方向に沿って延長される複数のローラインＲＯＷ及びローラインＲＯＷと交差するカラムライン（ＣＯＬ：ＣＯＬ１～ＣＯＬｎ）を含む。ローラインＲＯＷとカラムラインＣＯＬとは、ピクセル（ＰＸ１１～ＰＸｍｎ）に連結され、ピクセル（ＰＸ１１～ＰＸｍｎ）はそれぞれ、フォトダイオード及びピクセル回路を含む。一実施形態において、ピクセル（ＰＸ１１～ＰＸｍｎ）はそれぞれ、自動焦点機能を提供するように、同一のレベルに配置される複数のフォトダイオードを含む。
自動焦点機能を提供するために、複数のピクセル（ＰＸ１１～ＰＸｍｎ）がそれぞれ複数のフォトダイオードを含む場合、リードアウト回路１３０は、複数のフォトダイオードのそれぞれからピクセル電圧を検出する。したがって、ピクセル（ＰＸ１１～ＰＸｍｎ）のそれぞれから、複数回にわたってピクセル電圧を検出しなければならないため、リードアウト動作に必要な時間及び消費電力が増加する。また、ピクセル（ＰＸ１１～ＰＸｍｎ）のそれぞれに含まれるフォトダイオードからピクセル電圧を検出するため、リードアウト動作で現れるノイズ成分が増加し、イメージセンサ１００の性能が低下する。
本発明の一実施形態では、上述の問題を解決するために、ピクセル（ＰＸ１１～ＰＸｍｎ）のそれぞれに含まれる複数のフォトダイオードのうちの少なくとも一部で生成された電荷が反映されたピクセル電圧を一度に読み出す。したがって、リードアウト動作に必要な時間及び消費電力を減らすことができ、リードアウト動作の回数を減らしてノイズ成分を低減させ、イメージセンサ１００の性能を改善される。
図５は、本発明の一実施形態によるイメージセンサのピクセルアレイを示す概略図である。
図５を参照すると、本発明の一実施形態によるイメージセンサのピクセルアレイ２００は、複数のピクセル（２１０～２４０）を含む。複数のピクセル（２１０～２４０）は、第１方向（Ｘ軸方向）及び第２方向（Ｙ軸方向）に沿って配列される。複数のピクセル（２１０～２４０）はそれぞれ、複数のフォトダイオード（ＰＤ１～ＰＤ４）を含む。図５に示す実施形態では、複数のピクセル（２１０～２４０）が、それぞれ４つのフォトダイオード（ＰＤ１～ＰＤ４）を含むと仮定したが、複数のピクセル（２１０～２４０）のそれぞれに含まれるフォトダイオード（ＰＤ１～ＰＤ４）の個数は、様々に変更される。
通常の場合、イメージセンサのリードアウト回路は、複数のフォトダイオード（ＰＤ１～ＰＤ４）からピクセル電圧をそれぞれ読み出してピクセル信号を獲得する。一例として、第１ピクセル２１０からピクセル信号を獲得する動作は、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）のそれぞれからピクセル電圧を読み出す動作を含む。したがって、第１ピクセル２１０からピクセル信号を獲得するために、ピクセル電圧を読み出すリードアウト動作は４回行われ、これは、リードアウト動作に必要な時間及び／または消費電力の増加につながる。また、リードアウト動作ごとにピクセル電圧にノイズ成分が含まれるため、イメージ品質が低下する。
本発明では、複数のピクセル（２１０～２４０）のそれぞれに含まれる複数のフォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部で生成された電荷に対応するピクセル電圧を、リードアウト回路が一度に読み出す。リードアウト回路が少なくとも一部のフォトダイオード（ＰＤ１～ＰＤ４）で生成された電荷に対応するピクセル電圧を一度に読み出すことができるように、複数のフォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部が連結されるか、またはピクセル回路の構成などが変更される。
図６及び図７は、本発明の一実施形態によるイメージセンサのピクセル回路を示す回路図である。一例として、図６及び図７の実施形態によるピクセル回路は、図５に示すイメージセンサに適用されるピクセル回路である。
まず、図６を参照すると、本発明の一実施形態によるイメージセンサのピクセル回路の一例は、リセットトランジスタＲＸ、駆動トランジスタＤＸ、選択トランジスタＳＸ、第１転送トランジスタＴＸ１、及び第２転送トランジスタＴＸ２を含む。第１転送トランジスタＴＸ１は、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２に連結され、第２転送トランジスタＴＸ２は、第３フォトダイオードＰＤ３及び第４フォトダイオードＰＤ４に連結される。
以下、図６に示すピクセル回路の動作を説明する。まず、リセットトランジスタＲＸがリセット制御信号ＲＧによってターンオンされると、フローティングディフュージョンＦＤが電源電圧ＶＤＤによってリセットされる。その後に選択トランジスタＳＸが選択制御信号ＳＥＬによってターンオンされると、イメージセンサのリードアウト回路は、カラムラインＣＯＬを介してフローティングディフュージョンＦＤからリセット電圧を検出する。
リセット電圧を検出する動作が完了すると、第１転送トランジスタＴＸ１がターンオンされる。このとき、第２転送トランジスタＴＸ２はターンオフされる。第１転送トランジスタＴＸ１が第１転送制御信号ＴＧ１によってターンオンされると、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）で生成された電荷がフローティングディフュージョンＦＤに蓄積される。その後に選択トランジスタＳＸがターンオンされると、リードアウト回路は、カラムラインＣＯＬを介して、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）で生成された電荷の量に対応する第１ピクセル電圧を検出する。
第１ピクセル電圧を検出する動作が完了すると、第２転送トランジスタＴＸ２がターンオンされる。第２転送トランジスタＴＸ２がターンオンされると、第３及び第４フォトダイオード（ＰＤ３、ＰＤ４）で生成された電荷がフローティングディフュージョンＦＤに蓄積される。このとき、フローティングディフュージョンＦＤに蓄積された電荷は、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）で生成された電荷である。リードアウト回路は、カラムラインＣＯＬを介して、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）で生成された電荷の総量に対応するピクセル電圧を検出する。
イメージセンサのコントロールロジックは、上述のピクセル電圧と第１ピクセル電圧との差を計算することにより、第３及び第４フォトダイオード（ＰＤ３、ＰＤ４）で生成された電荷の量に対応する第２ピクセル電圧を獲得する。コントロールロジックは、第１ピクセル電圧及び第２ピクセル電圧を用いて第１ピクセル信号及び第２ピクセル信号を獲得し、第１ピクセル信号と第２ピクセル信号との位相差を用いて自動焦点機能を提供する。一方、コントロールロジックは、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）で生成された電荷の和に対応するピクセル電圧から獲得したピクセル信号を用いて、イメージデータを生成する。
本実施形態では、リードアウト回路がピクセル回路を介して複数のフォトダイオード（ＰＤ１～ＰＤ４）のそれぞれからピクセル電圧を獲得せず、フォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部からピクセル電圧を一度に読み出す。したがって、リードアウト動作の回数を減らしてリードアウト動作に必要な時間及び／または消費電力を低減させ、リードアウト動作回数の増加によるノイズ成分の増加及びそれによるイメージ品質の低下を最小限に抑えることができる。
次に、図７を参照すると、本発明の一実施形態によるイメージセンサのピクセル回路の他の例は、第１転送トランジスタＴＸ１が第１フォトダイオードＰＤ１に連結され、第２転送トランジスタＴＸ２が第２～第４フォトダイオード（ＰＤ２～ＰＤ４）に連結される。第１転送トランジスタＴＸ１がターンオンされて、第１フォトダイオードＰＤ１の電荷がフローティングディフュージョンＦＤに蓄積されると、リードアウト回路は、第１フォトダイオードＰＤ１の電荷に対応する第１ピクセル電圧を検出する。次に、第２転送トランジスタＴＸ２がターンオンされて、第２～第４フォトダイオード（ＰＤ２～ＰＤ４）の電荷がフローティングディフュージョンＦＤに移動すると、リードアウト回路は、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）で生成された電荷の和に対応するピクセル電圧を検出する。
コントロールロジックは、ピクセル電圧と第１ピクセル電圧との差を計算することにより、第２～第４フォトダイオード（ＰＤ２～ＰＤ４）で生成された電荷の和に対応する第２ピクセル電圧を獲得する。コントロールロジックは、第１ピクセル電圧及び第２ピクセル電圧のそれぞれから生成される第１ピクセル信号と第２ピクセル信号との位相差を用いて自動焦点機能を提供する。また、ピクセル電圧から生成されるピクセル信号を用いてイメージデータを生成する。
図６及び図７に示す実施形態ではそれぞれ、互いに異なる方向への自動焦点機能を提供する。図６に示す実施形態では、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）の電荷からピクセル電圧が一度に検出され、第３及び第４フォトダイオード（ＰＤ３、ＰＤ４）の電荷からピクセル電圧が一度に検出される。したがって、図５に示す実施形態によるピクセルアレイ２００を仮定すると、図６に示す実施形態によるピクセル回路は、第２方向（Ｙ軸方向）に焦点を合わせるのに必要な情報を生成する。同様に、図７に示す実施形態によるピクセル回路は、第２方向（Ｙ軸方向）を基準に反時計回りに４５度回転移動した方向に焦点を合わせるのに必要な情報を提供する。
図８～図１２は、本発明の一実施形態によるイメージセンサのピクセル構造の一例を説明するために提供される図である。
図８は、本発明の一実施形態によるイメージセンサのピクセルアレイの一例を示す平面図である。図８を参照すると、本実施形態によるイメージセンサのピクセルアレイ３００は、複数のピクセル（３１０～３４０）を含む。図８に示す実施形態は、説明の便宜のために、ピクセルアレイ３００の一部領域のみを示したものである。
複数のピクセル（３１０～３４０）はそれぞれ、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）を含む。第１～第４フォトダイオード（ＰＤ１～ＰＤ４）は、第１方向（Ｘ軸方向）及び第２方向（Ｙ軸方向）に沿って配列され、第３方向（Ｚ軸方向）において実質的に同一のレベルに位置する。複数のピクセル（３１０～３４０）の間には、第１素子分離膜３０１が設けられ、複数のピクセル（３１０～３４０）のそれぞれには、第２素子分離膜３０２が設けられる。第２素子分離膜３０２によって、複数のピクセル（３１０～３４０）のそれぞれにおいて、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）が形成された複数の単位領域が定義される。
図８に示す実施形態では、複数のピクセル（３１０～３４０）のそれぞれにおいて、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部が互いに物理的に連結される。一例として、第１ピクセル３１０の場合、第１～第３フォトダイオード（ＰＤ１～ＰＤ３）が互いに物理的に連結されて第１フォトダイオードグループＰＧ１を提供する。第１ピクセル３１０の第４フォトダイオードＰＤ４は、単独で第２フォトダイオードグループＰＧ２を提供する。一方、第２ピクセル３２０では、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）が互いに物理的に連結されて第１フォトダイオードグループＰＧ１を提供し、第３及び第４フォトダイオード（ＰＤ３、ＰＤ４）が互いに物理的に連結されて第２フォトダイオードグループＰＧ２を提供する。
また、第３ピクセル３３０の第１フォトダイオードグループＰＧ１は、互いに物理的に連結された第１及び第３フォトダイオード（ＰＤ１、ＰＤ３）を含み、第２フォトダイオードグループＰＧ２は、互いに物理的に連結された第２及び第４フォトダイオード（ＰＤ２、ＰＤ４）を含む。第４ピクセル３４０の場合、第１フォトダイオードＰＤ１が単独で第１フォトダイオードグループＰＧ１を提供し、互いに物理的に連結された第２～第４フォトダイオード（ＰＤ２～ＰＤ４）が第２フォトダイオードグループＰＧ２を提供する。
上記の説明において、物理的に連結されるという表現は、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）のうちの２つ以上のフォトダイオードが素子連結層を介して直接連結されるという意味に解釈される。すなわち、第１ピクセル３１０の場合、第１～第３フォトダイオード（ＰＤ１～ＰＤ３）が素子連結層で共通に連結されて第１フォトダイオードグループＰＧ１を形成する。本発明の一実施形態において、第１フォトダイオードグループＰＧ１または第２フォトダイオードグループＰＧ２を提供するための素子連結層は、互いに隣接するピクセル（３１０～３４０）において互いに異なる形状または面積を有する。一例として、第１ピクセル３１０と第２ピクセル３２０のそれぞれにおける素子連結層の形状、面積、及び個数は、互いに異なる。
本発明の一実施形態において、素子連結層は、複数のフォトダイオード（ＰＤ１～ＰＤ４）の下部に配置される。また、素子連結層は、複数のフォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部を互いに連結することにより、複数のフォトダイオード（ＰＤ１～ＰＤ４）を第１フォトダイオードグループＰＧ１と第２フォトダイオードグループＰＧ２とに分離する。
第１～第４フォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部が素子連結層を介して互いに連結されることにより、ピクセル回路は、素子連結層に連結された２つ以上のフォトダイオード（ＰＤ１～ＰＤ４）からピクセル電圧を一度に読み出すことができる。したがって、複数のピクセル（３１０～３４０）のそれぞれからピクセル電圧を読み出すリードアウト動作の回数を減らすことができ、それによりリードアウト動作の所要時間及び消費電力を減らす一方、リードアウト動作回数の増加によるノイズの増加を最小限に抑えることができる。また、第１フォトダイオードグループＰＧ１と第２フォトダイオードグループＰＧ２とのそれぞれに転送トランジスタが１つずつ連結される。すなわち、複数のピクセル（３１０～３４０）のそれぞれにおけるフォトダイオード（ＰＤ１～ＰＤ４）の個数は、転送トランジスタの個数よりも多い。
図９及び図１０は、図８に示すピクセルアレイをそれぞれＩ－Ｉ’方向とＩＩ－ＩＩ’方向とから見た断面図である。図９及び図１０を参照すると、第３ピクセル３３０と第４ピクセル３４０とは、第１素子分離膜３０１によって互いに分離され、第３ピクセル３３０及び第４ピクセル３４０のそれぞれの内部には、第２素子分離膜３０２が形成される。第２素子分離膜３０２によって、第３ピクセル３３０及び第４ピクセル３４０のそれぞれが複数の単位領域を有し、複数の単位領域に複数のフォトダイオード（ＰＤ１～ＰＤ４）が形成される。
第３ピクセル３３０及び第４ピクセル３４０は、マイクロレンズ（３３１、３４１）、カラーフィルター（３３３、３４３）、及びピクセル回路（３３５、３４５）を含む。互いに隣接する第３ピクセル３３０及び第４ピクセル３４０のそれぞれにおいて、カラーフィルタ（３３３、３４３）は互いに異なる色の光を通過させる。一例として、第３ピクセル３３０のカラーフィルタ３３３は、緑色の光を通過させ、第４ピクセル３４０のカラーフィルタ３４３は、赤色の光を通過させる。ピクセル回路（３３５、３４５）は、上述の駆動トランジスタ、リセットトランジスタ、選択トランジスタ、及び転送トランジスタを含む。
第３ピクセル３３０では、第１及び第３フォトダイオード（ＰＤ１、ＰＤ３）が第１素子連結層ＣＬ１によって互いに連結されて第１フォトダイオードグループＰＧ１を提供し、第２及び第４フォトダイオード（ＰＤ２、ＰＤ４）が第２素子連結層ＣＬ２によって互いに連結されて第２フォトダイオードグループＰＧ２を提供する。一方、第４ピクセル３４０では、１つの素子連結層ＣＬによって第２～第４フォトダイオード（ＰＤ２～ＰＤ４）が互いに連結されて第２フォトダイオードグループＰＧ２を提供する。
図９及び図１０に示すように、素子連結層（ＣＬ１、ＣＬ２、ＣＬ）は、フォトダイオード（ＰＤ１～ＰＤ４）とピクセル回路（３３５、３４５）との間に配置される。また、素子分離膜（３０１、３０２）は、カラーフィルタ（３３３、３４３）とピクセル回路（３３５、３４５）とにすべて連結されなくてもよい。素子連結層（ＣＬ１、ＣＬ２、ＣＬ）は、素子分離膜（３０１、３０２）が形成されない領域に形成される。一例として、フォトダイオード（ＰＤ１～ＰＤ４）のうちの一部を物理的に連結すると共に、ピクセル回路（３３５、３４５）のフローティングディフュージョンに電気的に連結されるように、素子連結層（ＣＬ１、ＣＬ２、ＣＬ）は不純物でドープされる。一実施形態において、素子連結層（ＣＬ１、ＣＬ２、ＣＬ）はＮ型不純物でドープされる。
図１１は、図８に示すピクセルアレイをＩＩＩ－ＩＩＩ’方向から見た断面図である。図１１を参照すると、第１ピクセル３１０及び第３ピクセル３３０は、第１素子分離膜３０１によって互いに分離され、第３ピクセル３３０及び第４ピクセル３４０のそれぞれの内部には、第２素子分離膜３０２が形成される。第３方向（Ｚ軸方向）における第１素子分離膜３０１及び第２素子分離膜３０２の深さは、フォトダイオード（ＰＤ１～ＰＤ４）が形成される半導体基板の深さよりも小さい。
第１ピクセル３１０は、マイクロレンズ３１１、カラーフィルタ３１３を含む。第１ピクセル３１０では、素子連結層ＣＬによって第１～第３フォトダイオード（ＰＤ１～ＰＤ３）が連結される。素子連結層ＣＬによって連結される第１～第３フォトダイオード（ＰＤ１～ＰＤ３）は、第１フォトダイオードグループＰＧ１を提供し、第４フォトダイオードＰＤ４は、単独で第２フォトダイオードグループＰＧ２を提供する。第１ピクセル３１０のピクセル回路３１５は、素子連結層ＣＬを介して、第１～第３フォトダイオード（ＰＤ１～ＰＤ３）で生成された電荷の和に対応する第１ピクセル電圧を一度に獲得する。したがって、ピクセル電圧を獲得するリードアウト動作の回数を減らすことにより、イメージセンサの動作速度、消費電力、及びノイズ特性を改善することができる。
図１２は、図８に示すピクセルアレイをＩＶ－ＩＶ’方向から見た断面図である。図１２を参照すると、第２ピクセル３２０及び第４ピクセル３４０は、第１素子分離膜３０１によって互いに分離され、第２ピクセル３２０及び第４ピクセル３４０のそれぞれの内部には、第２素子分離膜３０２が形成される。第２ピクセル３２０は、マイクロレンズ３２１、カラーフィルタ３２３、及びピクセル回路３２５を含む。素子連結層（ＣＬ１、ＣＬ２、ＣＬ）は、第３方向（Ｚ軸方向）において素子分離膜（３０１、３０２）とピクセル回路（３２５、３４５）との間に配置される。
第２ピクセル３２０は、第１素子連結層ＣＬ１と第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）とを有する第１フォトダイオードグループＰＧ１、及び第２素子連結層ＣＬ２と第３及び第４フォトダイオード（ＰＤ３、ＰＤ４）とを有する第２フォトダイオードグループＰＧ２を含む。一方、第４ピクセル３４０では、１つの素子連結層ＣＬによって第２～第４フォトダイオード（ＰＤ２～ＰＤ４）が互いに物理的に連結されて第２フォトダイオードグループＰＧ２を提供する。
イメージセンサは、各ピクセル（３１０～３４０）のそれぞれのフォトダイオードグループ（ＰＧ１、ＰＧ２）から獲得したピクセル信号の位相差を用いて自動焦点機能を提供する。一方、図８～図１２を参照して説明した実施形態では、互いに隣接するピクセル（３１０～３４０）のうちの少なくとも一部において、フォトダイオードグループ（ＰＧ１、ＰＧ２）が互いに異なる形状または面積を有する。したがって、互いに隣接するピクセル（３１０～３４０）のうちの少なくとも一部が互いに異なる方向に焦点を合わせるのに必要な情報を提供するため、様々な方向への自動焦点機能を提供してイメージセンサの性能を向上させる。また、各ピクセル（３１０～３４０）のそれぞれに含まれるフォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部をフォトダイオードグループ（ＰＧ１、ＰＧ２）にまとめることにより、リードアウト動作に必要な消費電力、時間、及びリードアウト動作で発生するノイズを低減することができる。
図１３及び図１４は、本発明の一実施形態によるイメージセンサのピクセル構造の他の例を説明するために提供される図である。
図１３は、本発明の一実施形態によるイメージセンサのピクセルアレイの他の例の一部領域を示す平面図であり、図１４は、図１３に示すピクセルアレイをＶ－Ｖ’方向から見た断面図である。
図１３及び図１４を参照すると、複数のピクセル（４１０～４４０）は、素子分離膜４０１によって互いに分離され、複数のピクセル（４１０～４４０）はそれぞれ、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）を含む。複数のピクセル（４１０～４４０）のそれぞれにおいて、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部は互いに連結されて第１フォトダイオードグループＰＧ１または第２フォトダイオードグループＰＧ２を提供する。第１～第４フォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部を互いに連結する素子連結層（ＣＬ１、ＣＬ２、ＣＬ）によって、フォトダイオードグループ（ＰＧ１、ＰＧ２）が定義される。第３ピクセル４３０は、マイクロレンズ４３１、カラーフィルタ４３３、及びピクセル回路４３５を含み、第４ピクセル４４０は、マイクロレンズ４４１、カラーフィルタ４４３、及びピクセル回路４４５を含む。
図１３及び図１４に示す実施形態では、複数のピクセル（４１０～４４０）の間の境界のみに素子分離膜４０１が形成され、複数のピクセル（４１０～４４０）のそれぞれの内部には素子分離膜４０１が形成されない。また、図１４を参照すると、素子連結層（ＣＬ１、ＣＬ２、ＣＬ）は、ピクセル回路（４３５、４４５）とカラーフィルター（４３３、４４３）との間に配置されて、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部を互いに物理的に連結する。
素子連結層（ＣＬ１、ＣＬ２、ＣＬ）は、Ｎ型不純物でドープされ、互いに隣接する複数のピクセル（４１０～４４０）に含まれる素子連結層（ＣＬ１、ＣＬ２、ＣＬ）は、互いに異なる形状または面積を有する。一例として、第４ピクセル４４０に形成された素子連結層ＣＬは、第３ピクセル４３０に形成された第１及び第２素子連結層（ＣＬ１、ＣＬ２）よりも大きい面積を有する。
複数のピクセル（４１０～４４０）に含まれるフォトダイオードグループ（ＰＧ１、ＰＧ２）の受光面積は、素子連結層（ＣＬ１、ＣＬ２、ＣＬ）によって決定される。一例として、第３ピクセル４３０のフォトダイオードグループ（ＰＧ１、ＰＧ２）は、第４ピクセル４４０のフォトダイオードグループ（ＰＧ１、ＰＧ２）とは互いに異なる受光面積を有する。一方、第３ピクセル４３０のフォトダイオードグループ（ＰＧ１、ＰＧ２）は、第２ピクセル４２０のフォトダイオードグループ（ＰＧ１、ＰＧ２）と実質的に互いに同一の受光面積を有する。
図１５及び図１６は、本発明の一実施形態によるイメージセンサのピクセル構造のさらに他の例を説明するために提供される図である。
図１５は、本発明の一実施形態によるイメージセンサのピクセルアレイのさらに他の例の一部領域を示す平面図であり、図１６は、図１５に示すピクセルアレイをＶＩ－ＶＩ’方向から見た断面図である。
ピクセルアレイ５００は、素子分離膜５０１によって分離された複数のピクセル（５１０～５４０）を含み、複数のピクセル（５１０～５４０）のそれぞれに複数のフォトダイオード（ＰＤ１～ＰＤ４）が第１方向（Ｘ軸方向）及び第２方向（Ｙ軸方向）に沿って配置される。複数のピクセル（５１０～５４０）のそれぞれにおいて複数のフォトダイオード（ＰＤ１～ＰＤ４）のうちの少なくとも一部は、素子連結層（ＣＬ１、ＣＬ２、ＣＬ）によって互いに連結されてフォトダイオードグループ（ＰＧ１、ＰＧ２）を提供する。図１６を参照すると、第３ピクセル５３０は、マイクロレンズ５３１、カラーフィルタ５３３、及びピクセル回路５３５を含み、第４ピクセル５４０は、マイクロレンズ５４１、カラーフィルター５４３、及びピクセル回路５４５を含む。素子連結層（ＣＬ１、ＣＬ２、ＣＬ）は、ピクセル回路（５３５、５４５）とカラーフィルター（５３３、５４３）との間に配置される。カラーフィルタ（５３３、５４３）の上部には、マイクロレンズ（５３１、５４１）が形成される。
図１５及び図１６に示す実施形態では、フォトダイオード（ＰＤ１～ＰＤ４）を互いに連結する電荷移動層ＣＭが形成される。一例として、第３ピクセル５３０において、第１フォトダイオードＰＤ１に光が過剰に流入して飽和する場合、第１フォトダイオードＰＤ１で生成された電荷の一部が電荷移動層ＣＭを介して第２フォトダイオードＰＤ２に移動する。したがって、電荷移動層ＣＭによって、フォトダイオード（ＰＤ１～ＰＤ４）の飽和が防止される。電荷移動層ＣＭは、互いに異なるフォトダイオードグループ（ＰＧ１、ＰＧ２）の間に連結されるか、または、実施形態によっては、同一のフォトダイオードグループ（ＰＧ１、ＰＧ２）に属するフォトダイオード（ＰＤ１～ＰＤ４）の間にも連結される。図１６に示すように、電荷移動層は、第３方向（Ｚ軸方向）において素子連結層（ＣＬ１、ＣＬ２、ＣＬ）とカラーフィルター（５３３、５４３）との間に位置する。
図１７は、本発明のさらに他の実施形態によるイメージセンサを示す図である。
図１７は、本発明のさらに他の実施形態によるイメージセンサのピクセルアレイの一部領域を示す平面図である。図１７を参照すると、ピクセルアレイ６００は、第１方向（Ｘ軸方向）及び第２方向（Ｙ軸方向）に沿って配列された複数のピクセル（６１０～６４０）を含み、複数のピクセル（６１０～６４０）はそれぞれ、複数のフォトダイオード（ＰＤ１～ＰＤ４）を含む。複数のピクセル（６１０～６４０）のそれぞれに含まれる複数のフォトダイオード（ＰＤ１～ＰＤ４）の個数は多様に変更される。
図１７に示す実施形態において、複数のピクセル（６１０～６４０）はそれぞれ、複数のフォトダイオード（ＰＤ１～ＰＤ４）に連結された転送トランジスタを含む。複数のピクセル（６１０～６４０）のそれぞれにおいて、フォトダイオード（ＰＤ１～ＰＤ４）の個数及び転送トランジスタの個数は互いに同一である。また、複数のピクセル（６１０～６４０）のそれぞれにおいて、転送トランジスタの少なくとも一部のゲート電極層が、連結ライン（６１１、６１２、６２１、６２２、６３１、６３２、６４１、６４２）によって互いに連結される。
一例として、第１ピクセル６１０を参照すると、第１フォトダイオードＰＤ１及び第３フォトダイオードＰＤ３に連結された転送トランジスタのゲート電極層は、第１連結ライン６１１によって互いに連結される。第１連結ライン６１１は、中間ライン６１３を介して第１転送制御ラインＴＬ１に連結される。一方、第１ピクセル６１０において第２フォトダイオードＰＤ２及び第４フォトダイオードＰＤ４に連結された転送トランジスタのゲート電極層は、第２連結ライン６１２によって互いに連結される。第２連結ライン６１２は、中間ライン６１４を介して第２転送制御ラインＴＬ２に連結される。
したがって、第１転送制御ラインＴＬ１を介して伝達される転送制御信号によって、第１フォトダイオードＰＤ１及び第３フォトダイオードＰＤ３で生成された電荷が共にフローティングディフュージョンに移動する。また、第２転送制御ラインＴＬ２を介して伝達される転送制御信号によって、第２フォトダイオードＰＤ２及び第４フォトダイオードＰＤ４で生成された電荷が共にフローティングディフュージョンに移動する。すなわち、第１及び第３フォトダイオード（ＰＤ１、ＰＤ３）が第１フォトダイオードグループＰＧ１として動作し、第２及び第４フォトダイオード（ＰＤ２、ＰＤ４）が第２フォトダイオードグループＰＧ２として動作する。
次に、第２ピクセル６２０を参照すると、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２に連結された転送トランジスタのゲート電極層は、第１連結ライン６２１によって互いに連結される。第１連結ライン６２１は、中間ライン６２３を介して第１転送制御ラインＴＬ１に連結される。第２ピクセル６２０において第３フォトダイオードＰＤ３及び第４フォトダイオードＰＤ４に連結された転送トランジスタのゲート電極層は、第２連結ライン６２２によって互いに連結される。第２連結ライン６２２は、中間ライン６２４を介して第２転送制御ラインＴＬ２に連結される。
本実施形態において、連結ライン（６１１、６１２、６２１、６２２、６３１、６３２、６４１、６４２）のうちの少なくとも一部は、複数の転送トランジスタのゲート電極層の少なくとも一部を互いに連結することにより、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）を第１フォトダイオードグループＰＧ１と第２フォトダイオードグループＰＧ２とに分離する。
第１転送制御ラインＴＬ１を介して伝達される転送制御信号によって、第２ピクセル６２０の第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２で生成された電荷が共にフローティングディフュージョンに移動する。また、第２転送制御ラインＴＬ２を介して伝達される転送制御信号によって、第２ピクセル６２０の第３フォトダイオードＰＤ３及び第４フォトダイオードＰＤ４で生成された電荷が共にフローティングディフュージョンに移動する。すなわち、第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）が第１フォトダイオードグループＰＧ１として動作し、第３及び第４フォトダイオード（ＰＤ３、ＰＤ４）が第２フォトダイオードグループＰＧ２として動作する。
第３ピクセル６３０は、第１ピクセル６１０と類似の構造を有し、第４ピクセル６４０は、第２ピクセル６２０と類似の構造を有する。しかし、これとは異なって、第３ピクセル６３０が第２ピクセル６２０と類似の構造を有し、第４ピクセル６４０が第１ピクセル６１０と類似の構造を有してもよい。
第１ピクセル６１０及び第２ピクセル６２０を参照すると、第１転送制御ラインＴＬ１は第１フォトダイオードグループＰＧ１に連結され、第２転送制御ラインＴＬ２は第２フォトダイオードグループＰＧ２に連結される。したがって、第１転送制御ラインＴＬ１を介して、第１ピクセル６１０及び第２ピクセル６２０の第１フォトダイオードグループＰＧ１が同時に活性化され、第２転送制御ラインＴＬ２を介して、第１ピクセル６１０及び第２ピクセル６２０の第２フォトダイオードグループＰＧ２が同時に活性化される。
第３ピクセル６３０において、第１連結ライン６３１は、中間ライン６３３を介して第１転送制御ラインＴＬ１に連結され、第２連結ライン６３２は、中間ライン６３４を介して第２転送制御ラインＴＬ２に連結される。第４ピクセル６４０において、第１連結ライン６４１は、中間ライン６４３を介して第１転送制御ラインＴＬ１に連結され、第２連結ライン６４２は、中間ライン６４４を介して第２転送制御ラインＴＬ２に連結される。
以下、図１８及び図１９を参照して、本発明のさらに他の実施形態によるイメージセンサの動作を詳細に説明する。
図１８は、本発明のさらに他の実施形態によるイメージセンサのピクセル回路を示す回路図であり、図１９は、本発明のさらに他の実施形態によるイメージセンサの動作を説明するためのタイミング図である。
図１８は、図１７に示すピクセルアレイ６００のうちの第１ピクセル６１０及び第２ピクセル６２０のピクセル回路を示す回路図である。図１８を参照すると、第１ピクセル６１０及び第２ピクセル６２０はそれぞれ、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）、第１～第４転送トランジスタ（ＴＸ１～ＴＸ４）、リセットトランジスタＲＸ、駆動トランジスタＤＸ、及び選択トランジスタＳＸを含む。第１ピクセル６１０の選択トランジスタＳＸは第１カラムラインＣＯＬ１に連結され、第２ピクセル６２０の選択トランジスタＳＸは第２カラムラインＣＯＬ２に連結される。
第１ピクセル６１０及び第２ピクセル６２０のリセットトランジスタＲＸは、リセット制御信号ＲＧによって制御され、第１ピクセル６１０及び第２ピクセル６２０の選択トランジスタＳＸは、選択制御信号ＳＥＬによって制御される。一方、第１ピクセル６１０の第１及び第３転送トランジスタ（ＴＸ１、ＴＸ３）と第２ピクセル６２０の第１及び第２転送トランジスタ（ＴＸ１、ＴＸ２）とは、第１転送制御ラインＴＬ１を介して伝達される第１転送制御信号ＴＧ１によって制御される。また、第１ピクセル６１０の第２及び第４転送トランジスタ（ＴＸ２、ＴＸ４）と第２ピクセル６２０の第３及び第４転送トランジスタ（ＴＸ３、ＴＸ４）とは、第２転送制御ラインＴＬ２を介して伝達される第２転送制御信号ＴＧ２によって制御される。
図１９を参照すると、本発明のさらに他の実施形態によるイメージセンサの動作は、リセット制御信号ＲＧによってリセットトランジスタＲＸがターンオンされることから始まる。リセットトランジスタＲＸがターンオンされることにより、第１ピクセル６１０及び第２ピクセル６２０のフローティングディフュージョンＦＤが電源電圧ＶＤＤによってリセットされる。図１９を参照すると、リセットトランジスタＲＸがターンオフされた後、リセット電圧サンプリング信号ＳＨＲがハイロジック値を有するリセットサンプリング時間ＴＲの間に、リードアウト回路が第１ピクセル６１０及び第２ピクセル６２０のそれぞれのリセット電圧をサンプリングする。
リセットサンプリング時間ＴＲが経過すると、第１転送制御信号ＴＧ１によって、第１ピクセル６１０の第１及び第３転送トランジスタ（ＴＸ１、ＴＸ３）と第２ピクセル６２０の第１及び第２転送トランジスタ（ＴＸ１、ＴＸ２）とがターンオンされる。したがって、第１ピクセル６１０の第１及び第３フォトダイオード（ＰＤ１、ＰＤ３）の電荷がフローティングディフュージョンＦＤに共に移動する。また、第２ピクセル６２０の第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）の電荷がフローティングディフュージョンＦＤに共に移動する。
第１ピクセル６１０の第１及び第３転送トランジスタ（ＴＸ１、ＴＸ３）と第２ピクセル６２０の第１及び第２転送トランジスタ（ＴＸ１、ＴＸ２）とがターンオフされると、リードアウト回路は、ピクセル電圧サンプリング信号ＳＨＳに応答して、第１ピクセル６１０及び第２ピクセル６２０のそれぞれから第１ピクセル電圧を獲得する。リードアウト回路が第１ピクセル６１０から獲得する第１ピクセル電圧は、第１ピクセル６１０の第１及び第３フォトダイオード（ＰＤ１、ＰＤ３）の電荷に対応する電圧である。また、リードアウト回路が第２ピクセル６２０から獲得する第１ピクセル電圧は、第２ピクセル６２０の第１及び第２フォトダイオード（ＰＤ１、ＰＤ２）の電荷に対応する電圧である。リードアウト回路が獲得した第１ピクセル電圧は、メモリに記憶される。一例として、上記メモリは、イメージセンサと同一の半導体パッケージ内に含まれるメモリである。
第１サンプリング時間ＴＳ１が経過すると、第２転送制御信号ＴＧ２によって、第１ピクセル６１０の第２及び第４転送トランジスタ（ＴＸ２、ＴＸ４）と第２ピクセル６２０の第３及び第４転送トランジスタ（ＴＸ３、ＴＸ４）とがターンオンされる。したがって、第１ピクセル６１０の第２及び第４フォトダイオード（ＰＤ２、ＰＤ４）の電荷がフローティングディフュージョンＦＤに共に移動する。また、第２ピクセル６２０の第３及び第４フォトダイオード（ＰＤ３、ＰＤ４）の電荷がフローティングディフュージョンＦＤに共に移動する。
第１転送制御信号ＴＧ１及び第２転送制御信号ＴＧ２のそれぞれがハイロジック値を有する区間の間に、リセット制御信号ＲＧによってフローティングディフュージョンＦＤがリセットされる区間は存在しない。したがって、第２転送制御信号ＴＧ２がハイロジック値を有する間、第１ピクセル６１０及び第２ピクセル６２０のフローティングディフュージョンＦＤのそれぞれには、第１～第４フォトダイオード（ＰＤ１～ＰＤ４）から生成された電荷が蓄積される。
第２転送制御信号ＴＧ２によって、第１ピクセル６１０の第２及び第４転送トランジスタ（ＴＸ２、ＴＸ４）と第２ピクセル６２０の第３及び第４転送トランジスタ（ＴＸ３、ＴＸ４）とがターンオフされると、リードアウト回路は、第２サンプリング時間ＴＳ２の間にピクセル電圧を検出する。リードアウト回路が第１ピクセル６１０から検出するピクセル電圧は、第１ピクセル６１０における第１～第４フォトダイオード（ＰＤ１～ＰＤ４）の電荷の総和に対応する電圧である。同様に、リードアウト回路が第２ピクセル６２０から検出するピクセル電圧は、第２ピクセル６２０における第１～第４フォトダイオード（ＰＤ１～ＰＤ４）の電荷の総和に対応する電圧である。
リードアウト回路を含むコントロールロジックは、第１ピクセル６１０及び第２ピクセル６２０のそれぞれから検出したピクセル電圧を用いてイメージデータを生成する。また、コントロールロジックは、第１ピクセル６１０及び第２ピクセル６２０のそれぞれから検出したピクセル電圧と第１ピクセル電圧との差を計算し、第２ピクセル電圧を獲得する。第１ピクセル６１０の場合、第２ピクセル電圧は第２及び第４フォトダイオード（ＰＤ２、ＰＤ４）で生成された電荷に対応する電圧である。第２ピクセル６２０の場合、第２ピクセル電圧は第３及び第４フォトダイオード（ＰＤ３、ＰＤ４）で生成された電荷に対応する電圧である。
コントロールロジックは、上述の方法で獲得した第１ピクセル電圧及び第２ピクセル電圧を用いて、複数のピクセル（６１０～６４０）のそれぞれにおける第１ピクセル信号及び第２ピクセル信号を計算する。一例として、第１ピクセル信号は、複数のピクセル（６１０～６４０）のそれぞれの第１フォトダイオードグループＰＧ１で生成された電荷に対応する信号であり、第２ピクセル信号は、第２フォトダイオードグループＰＧ２で生成された電荷に対応する信号である。
コントロールロジックは、第１ピクセル信号と第２ピクセル信号との位相差を計算し、イメージセンサの焦点調節に必要な情報を生成する。図１７に示すように、ピクセル（６１０～６４０）のうちの少なくとも一部において、第１フォトダイオードグループＰＧ１と第２フォトダイオードグループＰＧ２とは、互いに異なる方式で定義されるため、コントロールロジックは、様々な方向に焦点を調節するために必要な情報を生成する。同時に、複数のピクセル（６１０～６４０）のそれぞれに含まれるフォトダイオード（ＰＤ１～ＰＤ４）の個数よりも少ない回数のリードアウト動作のみで、焦点調節に必要な情報、及びイメージデータを獲得する。したがって、リードアウト動作に必要な時間と消費電力を減らし、リードアウト動作で発生するノイズの影響を低減させて、イメージセンサの性能を改善することができる。
図２０は、本発明の一実施形態によるイメージセンサを含む電子機器の概要を示すブロック図である。
図２０に示す実施形態によるコンピュータ装置１０００は、イメージセンサ１０１０、ディスプレイなどを含む入出力装置１０２０、メモリ１０３０、プロセッサ１０４０、及びポート１０５０を備える。その他にも、コンピュータ装置１０００は、有線／無線通信装置、電源装置などをさらに含む。図２０に示す構成要素のうちのポート１０５０は、コンピュータ装置１０００がビデオカード、サウンドカード、メモリカード、ＵＳＢ装置などと通信するために提供される装置である。コンピュータ装置１０００は、通常のデスクトップコンピュータやラップトップコンピュータの他に、スマートフォン、タブレットＰＣ、スマートウェアラブル機器などをすべて包括する概念である。
プロセッサ１０４０は、特定の演算や命令及びタスクなどを行う。プロセッサ１０４０は、中央処理装置（ＣＰＵ）またはマイクロプロセッサユニット（ＭＣＵ）、システム・オン・チップ（ＳｏＣ）などであり、バス１０６０を介してイメージセンサ１０１０、入出力装置１０２０、メモリ１０３０はもちろん、ポート１０５０に連結された他の装置と通信する。
メモリ１０３０は、コンピュータ装置１０００の動作に必要なデータ、またはマルチメディアデータなどを記憶する記憶媒体である。メモリ１０３０は、ランダムアクセスメモリ（ＲＡＭ）のような揮発性メモリ、またはフラッシュメモリなどのような不揮発性メモリを含む。また、メモリ１０３０は、記憶装置としてソリッドステートドライブ（ＳＳＤ）、ハードディスクドライブ（ＨＤＤ）、及び光学ドライブ（ＯＤＤ）のうちの少なくとも１つを含む。入出力装置１０２０は、ユーザーに提供されるキーボード、マウス、タッチスクリーンなどのような入力装置、及びディスプレイ、オーディオ出力部などのような出力装置を含む。
イメージセンサ１０１０は、パッケージ基板に実装され、バス１０６０または他の通信手段によってプロセッサ１０４０に連結される。イメージセンサ１０１０は、図１～図１９を参照して説明した様々な実施形態による形態でコンピュータ装置１０００に採用される。
以上、本発明の実施形態について詳細に説明したが、本発明の技術範囲はこれに限定されず、本発明の技術的思想から逸脱しない範囲内で多様な修正及び変形が可能であることは、当技術分野の通常の知識を有する者には明らかである。
１ イメージ処理装置
２、３、１０、１００、１０１０ イメージセンサ
１１、１１０、２００、３００、４００、５００、６００ ピクセルアレイ
１２、１２０ ロードライバ
１３ カラムドライバ
１４ タイミングコントローラ
１５、１３０ リードアウト回路
２０ イメージプロセッサ
３０ 客体
４０、７０ 第１層
５０、８０ 第２層
６０ 第３層
１３１ サンプリング回路
１３２ アナログ－デジタルコンバータ
２１０、３１０、４１０、５１０、６１０ 第１ピクセル
２２０、３２０、４２０、５２０、６２０ 第２ピクセル
２３０、３３０、４３０、５３０、６３０ 第３ピクセル
２４０、３４０、４４０、５４０、６４０ 第４ピクセル
３０１ 第１素子分離膜
３０２ 第２素子分離膜
３１１、３２１、３３１、３４１、４３１、４４１、５３１、５４１ マイクロレンズ
３１３、３２３、３３３、３４３、４３３、４４３、５３３、５４３ カラーフィルター
３１５、３２５、３３５、３４５、４３５、４４５、５３５、５４５ ピクセル回路
４０１、５０１ 素子分離膜
６１１、６２１、６３１、６４１ 第１連結ライン
６１２、６２２、６３２、６４２ 第２連結ライン
６１３、６１４、６２３、６２４、６３３、６３４、６４３、６４４ 中間ライン
１０００ コンピュータ装置
１０２０ 入出力装置
１０３０ メモリ
１０４０ プロセッサ
１０５０ ポート
１０６０ バス
ＣＬ１ 第１素子連結層
ＣＬ２ 第２素子連結層
ＣＬ 素子連結層
ＣＭ 電荷移動層
ＰＤ１ 第１フォトダイオード
ＰＤ２ 第２フォトダイオード
ＰＤ３ 第３フォトダイオード
ＰＤ４ 第４フォトダイオード
ＰＧ１ 第１フォトダイオードグループ
ＰＧ２ 第２フォトダイオードグループ

Claims (17)

  1. 第１方向及び第２方向に沿って配列された複数のピクセルを含み、前記複数のピクセルはそれぞれ、第１フォトダイオードグループと第２フォトダイオードグループとに区分され、１つのカラーフィルタを共有する複数のフォトダイオードを含み、第１フォトダイオードグループ及び第２フォトダイオードグループのうちの少なくとも１つが、前記第１方向及び前記第２方向のうちの少なくとも一方向において互いに隣接して配置される２つ以上の前記フォトダイオードを有するピクセルアレイと、
    前記複数のピクセルからピクセル信号を獲得してイメージデータを生成し、１つの前記ピクセルにおいて前記第１フォトダイオードグループと前記第２フォトダイオードグループのうちの少なくとも１つに含まれる前記複数のフォトダイオードのうちの２つ以上が生成した電荷に対応するピクセル電圧を一度に読み出すコントロールロジックと、を含み、
    前記複数のピクセルはそれぞれ、前記複数のフォトダイオードの下部に配置された素子連結層と、前記素子連結層の下部に配置されたピクセル回路とを含み、
    前記素子連結層は、前記複数のフォトダイオードのうちの少なくとも一部を互いに連結して前記第１フォトダイオードグループ及び前記第２フォトダイオードグループを提供し、
    前記コントロールロジックは、前記複数のピクセルのそれぞれにおいて前記第１フォトダイオードグループに連結された第１転送トラジスタをターンオンさせて、前記第１フォトダイオードグループで生成された電荷に対応する第１ピクセル電圧を検出し、前記複数のピクセルのそれぞれにおいて前記第２フォトダイオードグループに連結された第２転送トラジスタをターンオンさせて、前記第１フォトダイオードグループと前記第２フォトダイオードグループで生成された電荷の和に対応する和のピクセル電圧を検出し、前記和のピクセル電圧と前記第１ピクセル電圧との差を計算して、前記第２フォトダイオードグループで生成された電荷に対応する第２ピクセル電圧を検出し、
    前記コントロールロジックは、前記第１ピクセル電圧を検出した後、前記和のピクセル電圧を検出する前に前記第１転送トラジスタ及び前記第２転送トラジスタに連結され、電荷が蓄積されるフローティングディフュージョンをリセットしないことを特徴とするイメージセンサ。
  2. 前記ピクセル回路は、前記フローティングディフュージョンに蓄積された電荷に対応する電圧を生成する駆動トランジスタ、前記駆動トランジスタが生成した電圧を前記コントロールロジックに出力する選択トランジスタ、及び前記フローティングディフュージョンをリセットするリセットトランジスタを含むことを特徴とする請求項１に記載のイメージセンサ。
  3. 前記コントロールロジックは、前記第１ピクセル電圧及び前記第２ピクセル電圧を用いて自動焦点機能を提供することを特徴とする請求項１に記載のイメージセンサ。
  4. 前記コントロールロジックは、前記ピクセル電圧を用いてイメージデータを生成することを特徴とする請求項１に記載のイメージセンサ。
  5. 前記素子連結層は、Ｎ型不純物でドープされた領域であることを特徴とする請求項１に記載のイメージセンサ。
  6. 前記複数のピクセルのうちの互いに隣接する一部のピクセルに含まれる前記素子連結層は、互いに異なる面積または形状を有することを特徴とする請求項１に記載のイメージセンサ。
  7. 前記複数のピクセルのうちの少なくとも１つにおいて、前記第１フォトダイオードグループと前記第２フォトダイオードグループとは、互いに異なる大きさの受光面積を有することを特徴とする請求項１に記載のイメージセンサ。
  8. 前記複数のピクセルのうちの少なくとも１つにおいて、前記第１フォトダイオードグループと前記第２フォトダイオードグループとは、互いに同一の大きさの受光面積を有することを特徴とする請求項１に記載のイメージセンサ。
  9. 第１方向及び第２方向に沿って配列された複数のピクセルを含み、前記複数のピクセルはそれぞれ、第１フォトダイオードグループと第２フォトダイオードグループとに区分され、１つのカラーフィルタを共有する複数のフォトダイオードを含み、第１フォトダイオードグループ及び第２フォトダイオードグループのうちの少なくとも１つが、前記第１方向及び前記第２方向のうちの少なくとも一方向において互いに隣接して配置される２つ以上の前記フォトダイオードを有するピクセルアレイと、
    前記複数のピクセルからピクセル信号を獲得してイメージデータを生成し、１つの前記ピクセルにおいて前記第１フォトダイオードグループと前記第２フォトダイオードグループのうちの少なくとも１つに含まれる前記複数のフォトダイオードのうちの２つ以上が生成した電荷に対応するピクセル電圧を一度に読み出すコントロールロジックと、を含み、
    前記コントロールロジックは、前記複数のピクセルのそれぞれにおいて前記第１フォトダイオードグループに連結された第１転送トラジスタをターンオンさせて、前記第１フォトダイオードグループで生成された電荷に対応する第１ピクセル電圧を検出し、前記複数のピクセルのそれぞれにおいて前記第２フォトダイオードグループに連結された第２転送トラジスタをターンオンさせて、前記第１フォトダイオードグループと前記第２フォトダイオードグループで生成された電荷の和に対応する和のピクセル電圧を検出し、前記和のピクセル電圧と前記第１ピクセル電圧との差を計算して、前記第２フォトダイオードグループで生成された電荷に対応する第２ピクセル電圧を検出し、
    前記コントロールロジックは、前記第１ピクセル電圧を検出した後、前記和のピクセル電圧を検出する前に前記第１転送トラジスタ及び前記第２転送トラジスタに連結され、電荷が蓄積されるフローティングディフュージョンをリセットせず、
    前記複数のピクセルはそれぞれ、前記複数のフォトダイオードにそれぞれ連結された複数の転送トランジスタ、及び前記複数の転送トランジスタのうちの少なくとも一部のゲート電極層を互いに連結して、前記複数のフォトダイオードを前記第１フォトダイオードグループと前記第２フォトダイオードグループとに分離する連結ラインを有することを特徴とするイメージセンサ。
  10. 前記複数のピクセルのうちの互いに隣接する一部のピクセルにおいて、前記第１フォトダイオードグループは、互いに異なる位置に設けられることを特徴とする請求項９に記載のイメージセンサ。
  11. 前記連結ラインは、前記第１フォトダイオードグループを提供する第１連結ライン、及び前記第２フォトダイオードグループを提供する第２連結ラインを含むことを特徴とする請求項９に記載のイメージセンサ。
  12. 前記コントロールロジックは、
    前記第１連結ラインに連結された転送トランジスタをターンオンさせて、前記第１フォトダイオードグループで生成された電荷に対応する第１ピクセル電圧を検出し、
    前記第２連結ラインに連結された転送トランジスタをターンオンさせて、前記第１フォトダイオードグループ及び前記第２フォトダイオードグループで生成された電荷の和に対応する和のピクセル電圧を検出し、
    前記和のピクセル電圧と前記第１ピクセル電圧との差を計算して、前記第２フォトダイオードグループで生成された電荷に対応する第２ピクセル電圧を検出することを特徴とする請求項１１に記載のイメージセンサ。
  13. 前記コントロールロジックは、前記ピクセル電圧を用いてイメージデータを生成し、前記第１ピクセル電圧及び前記第２ピクセル電圧を用いて自動焦点機能を提供することを特徴とする請求項１２に記載のイメージセンサ。
  14. 前記第１フォトダイオードグループと前記第２フォトダイオードグループとは、互いに同一の大きさの受光面積を有することを特徴とする請求項９に記載のイメージセンサ。
  15. 前記コントロールロジックは、前記複数のピクセルのうちの少なくとも一部から互いに異なる方向への自動焦点機能を提供するための情報を獲得することを特徴とする請求項１に記載のイメージセンサ。
  16. 第１方向及び第２方向に沿って配列された複数のピクセルを含み、前記複数のピクセルはそれぞれ、第１フォトダイオードグループと第２フォトダイオードグループとに区分された複数のフォトダイオードを有するピクセルアレイと、
    前記複数のピクセルからピクセル信号を獲得してイメージデータを生成し、前記複数のピクセルのうちの１つに含まれる前記複数のフォトダイオードのうちの２つ以上が生成した電荷に対応するピクセル電圧を一度に読み出すコントロールロジックと、を含み、
    前記第１フォトダイオードグループ及び前記第２フォトダイオードグループのうちの少なくとも１つは、前記第１方向及び前記第２方向のうちの少なくとも一方向において互いに隣接する２つ以上のフォトダイオードを含み、
    前記複数のピクセルはそれぞれ、前記複数のフォトダイオードの下部に配置され、前記複数のフォトダイオードのうちの少なくとも一部を互いに連結して前記複数のフォトダイオードを前記第１フォトダイオードグループと前記第２フォトダイオードグループとに区分する素子連結層、及び前記素子連結層の下に配置されるピクセル回路を含み、
    前記ピクセル回路は、前記第１フォトダイオードグループに連結された第１転送トランジスタ、前記第２フォトダイオードグループに連結された第２転送トランジスタ、及び前記第１転送トランジスタと前記第２転送トランジスタとに連結されたフローティングディフュージョンを含み、
    前記コントロールロジックは、前記第１転送トランジスタをターンオンさせて、前記第１フォトダイオードグループで生成された電荷に対応する第１ピクセル電圧を検出し、前記第２転送トランジスタをターンオンさせて、前記第１フォトダイオードグループ及び前記第２フォトダイオードグループで生成された電荷の和に対応する和のピクセル電圧を検出し、前記和のピクセル電圧と前記第１ピクセル電圧との差を計算して、前記第２フォトダイオードグループで生成された電荷に対応する第２ピクセル電圧を検出することを特徴とするイメージセンサ。
  17. 第１方向及び第２方向に沿って配列された複数のピクセルを含み、前記複数のピクセルはそれぞれ、第１フォトダイオードグループと第２フォトダイオードグループとに区分された複数のフォトダイオードを有するピクセルアレイと、
    前記複数のピクセルからピクセル信号を獲得してイメージデータを生成し、前記複数のピクセルのうちの１つに含まれる前記複数のフォトダイオードのうちの２つ以上が生成した電荷に対応するピクセル電圧を一度に読み出すコントロールロジックと、を含み、
    前記第１フォトダイオードグループ及び前記第２フォトダイオードグループのうちの少なくとも１つは、前記第１方向及び前記第２方向のうちの少なくとも一方向において互いに隣接する２つ以上のフォトダイオードを含み、
    前記複数のピクセルはそれぞれ、前記複数のフォトダイオードにそれぞれ連結された複数の転送トランジスタ、及び前記複数の転送トランジスタのゲート電極層のうちの少なくとも一部を互いに連結して、前記複数のフォトダイオードを前記第１フォトダイオードグループと前記第２フォトダイオードグループとに区分する複数の連結ラインを含み、
    前記連結ラインは、前記第１フォトダイオードグループに含まれる前記フォトダイオードを互いに連結する第１連結ライン、及び前記第２フォトダイオードグループに含まれる前記フォトダイオードを互いに連結する第２連結ラインを含み、
    前記コントロールロジックは、前記第１連結ラインに連結された転送トランジスタをターンオンさせて、前記第１フォトダイオードグループで生成された電荷に対応する第１ピクセル電圧を検出し、前記第２連結ラインに連結された転送トランジスタをターンオンさせて、前記第１フォトダイオードグループ及び前記第２フォトダイオードグループで生成された電荷の和に対応する和のピクセル電圧を検出し、前記和のピクセル電圧と前記第１ピクセル電圧との差を計算して、前記第２フォトダイオードグループで生成された電荷に対応する第２ピクセル電圧を検出することを特徴とするイメージセンサ。
JP2019090581A 2018-07-23 2019-05-13 イメージセンサ Active JP7403972B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0085245 2018-07-23
KR1020180085245A KR102614851B1 (ko) 2018-07-23 2018-07-23 이미지 센서

Publications (3)

Publication Number Publication Date
JP2020017941A JP2020017941A (ja) 2020-01-30
JP2020017941A5 JP2020017941A5 (ja) 2022-05-19
JP7403972B2 true JP7403972B2 (ja) 2023-12-25

Family

ID=69161340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090581A Active JP7403972B2 (ja) 2018-07-23 2019-05-13 イメージセンサ

Country Status (4)

Country Link
US (3) US11094735B2 (ja)
JP (1) JP7403972B2 (ja)
KR (1) KR102614851B1 (ja)
CN (1) CN110753193B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140528A (ja) * 2018-02-09 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、及び電子機器
KR102614851B1 (ko) 2018-07-23 2023-12-19 삼성전자주식회사 이미지 센서
KR20210054629A (ko) * 2019-11-05 2021-05-14 삼성전자주식회사 이미지 센서
WO2021102366A1 (en) * 2019-11-20 2021-05-27 Gigajot Technology, Inc. Scalable-pixel-size image sensor
KR20220007261A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 이미지 센서
US12101554B2 (en) 2021-11-26 2024-09-24 Samsung Electronics Co., Ltd. Method and apparatus for performing autofocusing using summed signals
US11979675B2 (en) * 2022-04-25 2024-05-07 Sony Semiconductor Solutions Corporation Image sensing device with event based vision sensor pixels and imaging pixels

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017184181A (ja) 2016-03-31 2017-10-05 キヤノン株式会社 撮像素子

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8059174B2 (en) 2006-05-31 2011-11-15 Ess Technology, Inc. CMOS imager system with interleaved readout for providing an image with increased dynamic range
JP5300414B2 (ja) 2008-10-30 2013-09-25 キヤノン株式会社 カメラ及びカメラシステム
JP5744545B2 (ja) * 2011-01-31 2015-07-08 キヤノン株式会社 固体撮像装置およびカメラ
JP6039165B2 (ja) * 2011-08-11 2016-12-07 キヤノン株式会社 撮像素子及び撮像装置
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
JP2015012127A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 固体撮像素子および電子機器
JP2015216625A (ja) * 2014-04-22 2015-12-03 キヤノン株式会社 撮像素子及び撮像装置
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
KR102286109B1 (ko) * 2014-08-05 2021-08-04 삼성전자주식회사 이미지 픽셀, 이를 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
JP2016058559A (ja) * 2014-09-10 2016-04-21 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
US10070088B2 (en) * 2015-01-05 2018-09-04 Canon Kabushiki Kaisha Image sensor and image capturing apparatus for simultaneously performing focus detection and image generation
US9749556B2 (en) * 2015-03-24 2017-08-29 Semiconductor Components Industries, Llc Imaging systems having image sensor pixel arrays with phase detection capabilities
GB2537421A (en) 2015-04-17 2016-10-19 Stmicroelectronics (Research & Development) Ltd A pixel having a plurality of photodiodes
JP6470404B2 (ja) 2015-05-22 2019-02-13 オリンパス株式会社 撮像装置
KR102374112B1 (ko) * 2015-07-15 2022-03-14 삼성전자주식회사 오토 포커싱 픽셀을 포함하는 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
KR20170019542A (ko) * 2015-08-11 2017-02-22 삼성전자주식회사 자동 초점 이미지 센서
KR102437162B1 (ko) 2015-10-12 2022-08-29 삼성전자주식회사 이미지 센서
KR20170056909A (ko) * 2015-11-16 2017-05-24 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치
JP2017194558A (ja) 2016-04-20 2017-10-26 オリンパス株式会社 撮像装置および撮像方法
KR102591008B1 (ko) 2016-05-23 2023-10-19 에스케이하이닉스 주식회사 이미지 센서
US9936123B2 (en) 2016-08-04 2018-04-03 Omnivision Technologies, Inc. Camera and method with widescreen image on nearly-square aspect ratio photosensor array
JP6778595B2 (ja) * 2016-08-17 2020-11-04 ルネサスエレクトロニクス株式会社 撮像素子
US10038863B2 (en) * 2016-08-17 2018-07-31 Renesas Electronics Corporation Image sensing device
US11082649B2 (en) * 2017-06-02 2021-08-03 Sony Semiconductor Solutions Corporation Solid-state imaging device with pixels having an in-pixel capacitance
KR102614851B1 (ko) 2018-07-23 2023-12-19 삼성전자주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017184181A (ja) 2016-03-31 2017-10-05 キヤノン株式会社 撮像素子

Also Published As

Publication number Publication date
US20200027914A1 (en) 2020-01-23
US11791365B2 (en) 2023-10-17
CN110753193B (zh) 2024-04-12
CN110753193A (zh) 2020-02-04
JP2020017941A (ja) 2020-01-30
US20210335879A1 (en) 2021-10-28
US20230420481A1 (en) 2023-12-28
US11094735B2 (en) 2021-08-17
KR20200010769A (ko) 2020-01-31
KR102614851B1 (ko) 2023-12-19

Similar Documents

Publication Publication Date Title
JP7403972B2 (ja) イメージセンサ
US11189651B2 (en) Image sensor
US10950640B2 (en) Image sensor
KR102543350B1 (ko) 이미지 센서
US11637979B2 (en) Image sensor using a boosting capacitor and a negative bias voltage
US11658193B2 (en) Image sensor
CN112929585A (zh) 图像传感器
US12087791B2 (en) Image sensor
US11552122B2 (en) Image sensor and operating method
US11652130B2 (en) Image sensor and manufacturing method of the same
US11575846B2 (en) Image sensor configured to dynamically adjust conversion gain of a pixel in accordance with exposure time
KR102656526B1 (ko) 이미지 센서

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231213

R150 Certificate of patent or registration of utility model

Ref document number: 7403972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150