KR102543350B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR102543350B1
KR102543350B1 KR1020180095358A KR20180095358A KR102543350B1 KR 102543350 B1 KR102543350 B1 KR 102543350B1 KR 1020180095358 A KR1020180095358 A KR 1020180095358A KR 20180095358 A KR20180095358 A KR 20180095358A KR 102543350 B1 KR102543350 B1 KR 102543350B1
Authority
KR
South Korea
Prior art keywords
circuit
column line
current
switch
current circuit
Prior art date
Application number
KR1020180095358A
Other languages
English (en)
Other versions
KR20200020085A (ko
Inventor
김재홍
백대화
임승현
임신환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180095358A priority Critical patent/KR102543350B1/ko
Priority to US16/354,593 priority patent/US11152407B2/en
Priority to CN201910706756.0A priority patent/CN110839133B/zh
Publication of KR20200020085A publication Critical patent/KR20200020085A/ko
Priority to US17/502,499 priority patent/US20220037384A1/en
Application granted granted Critical
Publication of KR102543350B1 publication Critical patent/KR102543350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 실시 형태에 따른 이미지 센서는, 제1 방향을 따라 연장되는 제1 칼럼 라인과 제2 칼럼 라인, 상기 제1 칼럼 라인 또는 상기 제2 칼럼 라인에 연결되며, 복수의 픽셀들을 각각 포함하는 복수의 픽셀 그룹들, 제1 동작 모드에서 서로 다른 바이어스 전류를 출력하는 제1 전류 회로와 제2 전류 회로를 포함하는 바이어스 회로, 및 상기 제1 동작 모드에서, 제1 시간 동안 상기 제1 칼럼 라인과 상기 제1 전류 회로를 연결하고 상기 제2 칼럼 라인과 상기 제2 전류 회로를 연결하며, 상기 제1 시간 이후의 제2 시간 동안 상기 제1 칼럼 라인과 상기 제2 전류 회로를 연결하고 상기 제2 칼럼 라인과 상기 제1 전류 회로를 연결하는 스위치 회로를 포함한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서는 빛을 받아들여 전기 신호를 생성하는 반도체 기반의 센서로서, 복수의 픽셀들을 갖는 픽셀 어레이와, 픽셀 어레이를 구동하고 이미지를 생성하기 위한 로직 회로 등을 포함할 수 있다. 복수의 픽셀들은, 이미지 센서는 외부의 빛에 반응하여 전하를 생성하는 포토 다이오드 및 포토 다이오드가 생성한 전하를 전기 신호로 변환하는 픽셀 회로 등을 포함할 수 있다. 이미지 센서는 사진이나 동영상을 촬영하기 위한 카메라 이외에, 스마트폰, 태블릿 PC, 랩톱 컴퓨터, 텔레비전, 자동차 등에 폭넓게 적용될 수 있다. 최근에는 이미지 센서의 노이즈 특성 및 동작 속도를 개선하고자 하는 다양한 방법이 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 리드아웃 동작시 정착 시간(settling)을 단축시켜 이미지 센서의 동작 속도를 개선함과 동시에, 리드아웃 동작 시에 나타날 수 있는 노이즈 성분을 최소화할 수 있는 이미지 센서를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 제1 방향을 따라 연장되는 제1 칼럼 라인과 제2 칼럼 라인, 상기 제1 칼럼 라인 또는 상기 제2 칼럼 라인에 연결되며, 복수의 픽셀들을 각각 포함하는 복수의 픽셀 그룹들, 제1 동작 모드에서 서로 다른 바이어스 전류를 출력하는 제1 전류 회로와 제2 전류 회로를 포함하는 바이어스 회로, 및 상기 제1 동작 모드에서, 제1 시간 동안 상기 제1 칼럼 라인과 상기 제1 전류 회로를 연결하고 상기 제2 칼럼 라인과 상기 제2 전류 회로를 연결하며, 상기 제1 시간 이후의 제2 시간 동안 상기 제1 칼럼 라인과 상기 제2 전류 회로를 연결하고 상기 제2 칼럼 라인과 상기 제1 전류 회로를 연결하는 스위치 회로를 포함한다.
본 발명의 일 실시예에 따른 이미지 센서는, 제1 방향을 따라 연장되며, 제2 방향을 따라 배열되는 복수의 칼럼 라인들, 서로 인접한 둘 이상의 픽셀들을 각각 포함하며, 상기 복수의 칼럼 라인들 중 적어도 하나에 연결되는 복수의 픽셀 그룹들, 상기 복수의 칼럼 라인들에 바이어스 전류를 공급하는 복수의 전류 회로들을 갖는 바이어스 회로, 및 상기 복수의 칼럼 라인들 중 서로 인접하여 배치되는 한 쌍의 칼럼 라인들이 상기 복수의 전류 회로들 중 하나를 공유하도록 상기 복수의 칼럼 라인들과 상기 바이어스 회로 사이에 연결되는 스위치 회로를 포함한다.
본 발명의 일 실시예에 따른 이미지 센서는, 제1 방향을 따라 연장되는 제1 칼럼 라인과 제2 칼럼 라인, 상기 제1 칼럼 라인 또는 상기 제2 칼럼 라인에 연결되는 복수의 픽셀들, 상기 복수의 픽셀들 각각으로부터 리셋 전압 및 픽셀 전압을 획득하는 리드아웃 회로, 제1 바이어스 전류를 출력하는 제1 전류 회로, 및 상기 제1 바이어스 전류보다 작은 제2 바이어스 전류를 출력하는 제2 전류 회로를 갖는 바이어스 회로, 및 상기 리드아웃 회로가 상기 제1 칼럼 라인을 통해 상기 리셋 전압 및 상기 픽셀 전압을 획득하는 동안 상기 제1 전류 회로를 상기 제1 칼럼 라인에 연결하고 상기 제2 전류 회로를 상기 제2 칼럼 라인에 연결하며, 상기 리드아웃 회로가 상기 제2 칼럼 라인을 통해 상기 리셋 전압 및 상기 픽셀 전압을 획득하는 동안 상기 제1 전류 회로를 상기 제2 칼럼 라인에 연결하고 상기 제2 전류 회로를 상기 제1 칼럼 라인에 연결하는 스위치 회로를 포함한다.
본 발명의 일 실시예에 따르면, 이미지 센서의 칼럼 라인들에 바이어스 전류를 공급하기 위한 전류 회로들이, 리드아웃 동작 동안 턴-온 상태를 유지할 수 있다. 따라서, 전류 회로들이 턴-온 및 턴-오프를 반복함에 따라 발생할 수 있는 노이즈 성분을 최소화할 수 있으며, 다음 픽셀에 대한 리드아웃 동작이 시작될 때 필요한 정착 시간을 줄임으로써 리드아웃 동작의 속도를 개선할 수 있다. 또한, 바이어스 회로가 차지하는 면적을 줄여 이미지 센서의 집적도를 높일 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미지 처리 장치를 간단하게 나타낸 도면이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이에 포함되는 픽셀 그룹을 나타낸 도면들이다.
도 7 내지 도 9는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면들이다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면들이다.
도 13은 본 발명의 일 실시예에 따른 이미지 센서의 리드아웃 동작을 설명하기 위해 제공되는 타이밍도이다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서의 바이어스 회로를 간단하게 나타낸 회로도이다.
도 15는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 이미지 처리 장치를 간단하게 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 이미지 처리 장치(1)는, 이미지 센서(10), 및 이미지 프로세서(20)를 포함할 수 있다. 이미지 센서(10)는 픽셀 어레이(11), 로우 드라이버(12), 스위치 회로(13), 바이어스 회로(14), 리드아웃 회로(15), 및 타이밍 컨트롤러(16) 등을 포함할 수 있다. 로우 드라이버(12), 스위치 회로(13), 바이어스 회로(14), 리드아웃 회로(15), 및 타이밍 컨트롤러(16)는 픽셀 어레이(11)를 제어하기 위한 이미지 데이터를 생성하기 위한 회로들로서, 컨트롤 로직에 포함될 수 있다.
이미지 센서(10)는 이미지 프로세서(20)로부터 수신하는 제어 명령에 따라 동작할 수 있으며, 객체(object, 30)로부터 전달되는 빛을 전기 신호로 변환하여 이미지 프로세서(20)로 출력할 수 있다. 이미지 센서(10)에 포함되는 픽셀 어레이(11)는 복수의 픽셀들(PX)을 포함할 수 있으며, 복수의 픽셀들(PX)은 빛을 받아들여 전하를 생성하는 광전 소자, 예를 들어 포토 다이오드(Photo Diode, PD)를 포함할 수 있다. 일 실시예에서, 복수의 픽셀들(PX) 각각은 둘 이상의 광전 소자들을 포함할 수 있다. 픽셀들(PX) 각각이 여러 색상의 빛에 대응하는 픽셀 신호를 생성하거나, 또는 자동 초점(Auto Focus) 기능을 제공하기 위한 목적으로 복수의 픽셀들(PX) 각각에 둘 이상의 광전 소자들이 포함될 수 있다.
한편 복수의 픽셀들(PX) 각각은 포토 다이오드들이 생성하는 전하로부터 픽셀 신호를 생성하기 위한 픽셀 회로를 포함할 수 있다. 일 실시예로, 픽셀 회로는 전송 트랜지스터, 구동 트랜지스터, 선택 트랜지스터, 및 리셋 트랜지스터 등을 포함할 수 있다. 픽셀 회로는 복수의 픽셀들(PX) 각각으로부터 리셋 전압과 픽셀 전압을 검출하고, 그 차이를 계산함으로써 픽셀 신호를 획득할 수 있다. 픽셀 전압은, 복수의 픽셀들(PX) 각각에 포함된 포토 다이오드들에서 생성된 전하가 반영된 전압일 수 있다. 일 실시예에서, 서로 인접한 둘 이상의 픽셀들(PX)은 하나의 픽셀 그룹을 구성할 수 있으며, 픽셀 그룹에 포함되는 둘 이상의 픽셀들(PX)은 전송 트랜지스터, 구동 트랜지스터, 선택 트랜지스터, 및 리셋 트랜지스터 중 적어도 일부를 서로 공유할 수 있다.
로우 드라이버(12)는 픽셀 어레이(11)를 행(row) 단위로 구동할 수 있다. 예를 들어, 로우 드라이버(12)는 픽셀 회로의 전송 트랜지스터를 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 선택 트랜지스터를 제어하는 선택 제어 신호 등을 생성할 수 있다.
리드아웃 회로(15)는 상관 이중 샘플러(Correlated Double Sampler, CDS), 아날로그-디지털 컨버터(Analog-to-Digital Converter, ADC) 등을 포함할 수 있다. 상관 이중 샘플러는, 로우 드라이버(12)가 공급하는 행 선택 신호에 의해 선택되는 로우 라인에 포함되는 픽셀들(PX)과 칼럼 라인들을 통해 연결되며, 상관 이중 샘플링을 수행하여 리셋 전압 및 픽셀 전압을 검출할 수 있다. 아날로그-디지털 컨버터는 상관 이중 샘플러가 검출한 리셋 전압 및 픽셀 전압을 디지털 신호로 변환하여 출력할 수 있다.
바이어스 회로(14)는 리드아웃 회로(15)가 픽셀들(PX)로부터 리셋 전압 및 픽셀 전압을 검출하는 동안, 픽셀들(PX)에 연결된 칼럼 라인들에 소정의 바이어스 전류를 입력할 수 있다. 바이어스 회로(14)는 칼럼 라인들에 대응하는 복수의 전류 회로들을 포함할 수 있다. 스위치 회로(13)는 복수의 전류 회로들과 칼럼 라인들의 연결 경로를 설정할 수 있다.
로우 드라이버(12), 스위치 회로(13), 바이어스 회로(14), 및 리드아웃 회로(15)의 동작은 타이밍 컨트롤러(16)에 의해 결정될 수 있으며, 타이밍 컨트롤러(16)는 이미지 프로세서(20)가 전송하는 제어 명령에 의해 동작할 수 있다. 이미지 프로세서(20)는 리드아웃 회로(15)가 출력하는 이미지 데이터를 신호 처리하여 디스플레이 장치 등에 출력하거나 메모리 등의 저장 장치에 저장할 수 있다. 또는, 이미지 처리 장치(1)가 자율 주행 차량에 탑재되는 경우, 이미지 프로세서(20)는 이미지 데이터를 신호 처리하여 자율 주행 차량을 제어하는 메인 컨트롤러 등에 전송할 수 있다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 이미지 센서를 간단하게 나타낸 도면이다.
우선 도 2를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(2)는 제1 레이어(40), 제1 레이어(40)의 하부에 마련되는 제2 레이어(50) 및 제2 레이어(50)의 하부에 마련되는 제3 레이어(60) 등을 포함할 수 있다. 제1 레이어(40)와 제2 레이어(50) 및 제3 레이어(60)는 서로 수직 방향에서 적층될 수 있다. 일 실시예에서, 제1 레이어(40)와 제2 레이어(50)는 웨이퍼 레벨에서 서로 적층되고, 제3 레이어(60)는 칩 레벨에서 제2 레이어(50)의 하부에 부착될 수 있다. 제1 내지 제3 레이어들(40-60)은 하나의 반도체 패키지로 제공될 수 있다.
제1 레이어(40)는 복수의 픽셀들(PX)이 마련되는 센싱 영역(SA)과, 센싱 영역(SA) 주변에 마련되는 제1 패드 영역(PA1)을 포함할 수 있다. 제1 패드 영역(PA1)에는 복수의 상부 패드들(PAD)이 포함되며, 복수의 상부 패드들(PAD)은 비아(VIA) 등을 통해 제2 레이어(50)의 제2 패드 영역(PA2)에 마련된 패드들 및 컨트롤 로직(LC)과 연결될 수 있다.
복수의 픽셀들(PX) 각각은 빛을 받아들여 전하를 생성하는 포토 다이오드와, 포토 다이오드가 생성한 전하를 처리하는 픽셀 회로 등을 포함할 수 있다. 픽셀 회로는 포토 다이오드가 생성한 전하에 대응하는 전압을 출력하기 위한 복수의 트랜지스터들을 포함할 수 있다.
제2 레이어(50)는 컨트롤 로직(LC)을 제공하는 복수의 소자들을 포함할 수 있다. 컨트롤 로직(LC)에 포함되는 복수의 소자들은, 제1 레이어(40)에 마련된 픽셀 회로를 구동하기 위한 회로들, 예를 들어 로우 드라이버, 칼럼 드라이버, 및 타이밍 컨트롤러 등을 제공할 수 있다. 컨트롤 로직(LC)에 포함되는 복수의 소자들은 제1 및 제2 패드 영역들(PA1, PA2)을 통해 픽셀 회로와 연결될 수 있다. 컨트롤 로직(LC)은 복수의 픽셀들(PX)로부터 리셋 전압 및 픽셀 전압을 획득하여 픽셀 신호를 생성할 수 있다.
일 실시예에서, 복수의 픽셀들(PX) 중 적어도 하나는 동일한 레벨에 배치되는 복수의 포토 다이오드들을 포함할 수 있다. 복수의 포토 다이오드들 각각의 전하로부터 생성된 픽셀 신호들은 서로 위상차를 가질 수 있으며, 컨트롤 로직(LC)은 하나의 픽셀(PX)에 포함된 복수의 포토 다이오드들로부터 생성한 픽셀 신호들의 위상차에 기초하여 자동 초점 기능을 제공할 수 있다.
제2 레이어(50)의 하부에 마련되는 제3 레이어(60)는 메모리 칩(MC)과 더미 칩(DC), 및 메모리 칩(MC)과 더미 칩(DC)을 밀봉하는 보호층(EN)을 포함할 수 있다. 메모리 칩(MC)은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)일 수 있으며, 더미 칩(DC)은 데이터를 실제로 저장하는 기능은 갖지 않을 수 있다. 메모리 칩(MC)은 범프에 의해 제2 레이어(50)의 컨트롤 로직(LC)에 포함된 소자들 중 적어도 일부와 전기적으로 연결될 수 있으며, 자동 초점 기능을 제공하는 데에 필요한 정보를 저장할 수 있다. 일 실시예에서 상기 범프는 마이크로 범프일 수 있다.
다음으로 도 3을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(3)는 제1 레이어(70)와 제2 레이어(80)를 포함할 수 있다. 제1 레이어(70)는 복수의 픽셀들(PX)이 마련되는 센싱 영역(SA)과, 복수의 픽셀들(PX)을 구동하기 위한 소자들이 마련되는 컨트롤 로직 영역(LC), 및 센싱 영역(SA)과 컨트롤 로직 영역(LC)의 주변에 마련되는 제1 패드 영역(PA1)을 포함할 수 있다. 제1 패드 영역(PA1)에는 복수의 상부 패드들(PAD)이 포함되며, 복수의 상부 패드들(PAD)은 비아(VIA) 등을 통해 제2 레이어(80)에 마련된 메모리 칩(MC)과 연결될 수 있다. 제2 레이어(80)는 메모리 칩(MC)과 더미 칩(DC), 및 메모리 칩(MC)과 더미 칩(DC)을 밀봉하는 보호층(EN)을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 바이어스 회로(130), 및 리드아웃 회로(140) 등을 포함할 수 있다. 로우 드라이버(120)는 로우 라인들(ROW1-ROWm: ROW)을 통해 전송 제어 신호, 리셋 제어 신호, 선택 제어 신호 등을 각 픽셀 회로에 입력할 수 있다. 리드아웃 회로(140)는, 로우 드라이버(120)가 선택한 로우 라인(ROW)과 연결된 픽셀들(PX)로부터 픽셀 전압 및 리셋 전압을 검출할 수 있다. 리드아웃 회로(230)는 상관 이중 샘플러(CDS)를 포함하는 샘플링 회로(141)와, 칼럼 라인들(COL1-COLN: COL) 중 적어도 하나를 상관 이중 샘플러(CDS)의 입력단에 연결하는 멀티플렉서(MUX)를 포함하는 선택 회로(142), 및 상관 이중 샘플러(CDS)의 출력을 디지털 데이터로 변환하는 아날로그-디지털 컨버터(143) 등을 포함할 수 있다.
픽셀 어레이(110)는 일 방향을 따라 연장되는 복수의 로우 라인들(ROW) 및 로우 라인들(ROW)과 교차하는 칼럼 라인들(COL)을 포함할 수 있다. 로우 라인들(ROW)과 칼럼 라인들(COL)은 복수의 픽셀 그룹들(PG11-PGMN)과 연결될 수 있다. 복수의 픽셀 그룹들(PG11-PGMN) 각각은 둘 이상의 픽셀들을 포함하며, 픽셀들 각각은 포토 다이오드와 픽셀 회로를 포함할 수 있다. 일 실시예에서, 복수의 픽셀 그룹들(PG11-PGMN) 각각에 포함되는 픽셀들은, 픽셀 회로에 포함되는 복수의 트랜지스터들 중 적어도 일부를 서로 공유할 수 있다. 일례로, 복수의 픽셀 그룹들(PG11-PGMN) 각각은 적색, 녹색, 청색 색상의 빛에 반응하여 전하를 생성하는 포토 다이오드들을 적어도 하나씩 포함할 수 있다.
바이어스 회로(130)는 복수의 전류 회로들(CC)을 포함할 수 있다. 복수의 전류 회로들(CC)은 상관 이중 샘플러(CDS)가 픽셀들로부터 리셋 전압 및 픽셀 전압을 획득하는 리드아웃 동작 동안, 상기 픽셀들에 연결된 칼럼 라인들(COL)에 바이어스 전류를 입력할 수 있다. 상관 이중 샘플러(CDS)의 입력단은 칼럼 라인들 중 하나와 연결되며, 멀티플렉서(MUX)는 둘 이상의 칼럼 라인들 중 하나를 선택하여 상기 입력단에 연결할 수 있다. 도 4에 도시한 일 실시예에서는, 서로 인접한 한 쌍의 칼럼 라인들(COL)이 멀티플렉서(MUX)를 통해 하나의 상관 이중 샘플러(CDS)를 공유할 수 있다.
한편, 이미지 센서(100)의 동작 모드에 따라, 복수의 전류 회로들(CC) 각각이 칼럼 라인들(COL)에 입력하는 바이어스 전류는 서로 같거나 다를 수 있다. 또한, 복수의 전류 회로들(CC) 각각은 복수의 트랜지스터들을 포함할 수 있으며, 복수의 전류 회로들(CC) 각각은 서로 실질적으로 동일한 회로 면적을 차지할 수 있다. 즉, 복수의 전류 회로들(CC) 각각은 같은 크기의 트랜지스터들에 의해 구현될 수 있다.
일 실시예에서, 멀티플렉서(MUX)는 제1 시간 동안 홀수 번째 칼럼 라인들(COL1, COL3, ?? COLN - 1)을 선택하여 상관 이중 샘플러(CDS)의 입력단에 연결할 수 있다. 제1 시간 동안, 짝수 번째 칼럼 라인들(COL2, COL4, ?? COLN)은 상관 이중 샘플러(CDS)와 분리될 수 있다. 제1 시간 동안 홀수 번째 칼럼 라인들(COL1, COL3, ?? COLN - 1)에 연결된 전류 회로들(CC)이 출력하는 바이어스 전류는, 짝수 번째 칼럼 라인들(COL2, COL4, ?? COLN)에 연결된 전류 회로들(CC)이 출력하는 바이어스 전류보다 클 수 있다. 제1 시간은 홀수 번째 칼럼 라인들(COL1, COL3, ?? COLN - 1)에 연결된 픽셀들에 대한 리드아웃 동작을 수행하는 데에 필요한 시간일 수 있다. 일례로, 제1 시간은 이미지 센서(100)의 수평 주기 시간의 정수 배일 수 있다. 예를 들어 제1 시간은, 복수의 픽셀 그룹들(PG11-PGMN) 각각에 포함되는 픽셀들의 개수에 수평 주기 시간을 곱한 시간으로 결정될 수 있다.
제1 시간이 경과하고 제2 시간이 도래하면, 멀티플렉서(MUX)는 짝수 번째 칼럼 라인들(COL2, COL4, ?? COLN)을 상관 이중 샘플러(CDS)의 입력단에 연결할 수 있다. 제2 시간 동안 홀수 번째 칼럼 라인들(COL1, COL3, ?? COLN - 1)에 연결된 전류 회로들(CC)이 출력하는 바이어스 전류는, 짝수 번째 칼럼 라인들(COL2, COL4, ?? COLN)에 연결된 전류 회로들(CC)이 출력하는 바이어스 전류보다 작을 수 있다.
즉, 제1 시간과 제2 시간 각각에서 상관 이중 샘플러(CDS)의 입력단에 연결되는 칼럼 라인들(COL)이 서로 다르므로, 제1 시간과 제2 시간 각각에서 홀수 번째 칼럼 라인들(COL1, COL3, ?? COLN - 1)과 짝수 번째 칼럼 라인들(COL2, COL4, ?? COLN)은 전류 회로들(CC) 중 서로 다른 회로에 연결될 수 있다. 일례로, 제1 시간 동안 홀수 번째 칼럼 라인들(COL1, COL3, ?? COLN - 1)은 상대적으로 큰 바이어스 전류를 출력하는 전류 회로들(CC)에 연결되며, 짝수 번째 칼럼 라인들(COL2, COL4, ?? COLN)은 상대적으로 작은 바이어스 전류를 출력하는 전류 회로들(CC)에 연결될 수 있다. 유사하게, 제2 시간 동안 홀수 번째 칼럼 라인들(COL1, COL3, ?? COLN - 1)은 상대적으로 작은 바이어스 전류를 출력하는 전류 회로들(CC)에 연결되며, 짝수 번째 칼럼 라인들(COL2, COL4, ?? COLN)은 상대적으로 큰 바이어스 전류를 출력하는 전류 회로들(CC)에 연결될 수 있다.
상기와 같이 칼럼 라인들(COL)에 입력되는 바이어스 전류의 크기가 변할 때, 전류 회로들(CC) 중 적어도 하나에 포함되는 트랜지스터의 드레인-소스 전압(VDS)이 0V에 가까운 값으로 감소할 수 있다. 드레인-소스 전압(VDS)이 0V까지 감소한 트랜지스터가 턴-온되면, 드레인-소스 전압이 증가하는 데에 상대적으로 긴 정착 시간이 필요할 수 있다. 따라서 제1 시간 또는 제2 시간의 초반에 획득하는 리셋 전압 및 픽셀 전압에 상대적으로 큰 노이즈 성분이 포함될 수 있으며, 이는 고정 패턴 노이즈(Fixed Pattern Noise)로 나타날 수 있다.
본 발명의 일 실시예에서는 상기와 같은 문제를 해결하기 위해, 픽셀들에 대한 리드아웃 동작이 실행되는 동안, 칼럼 라인들(COL)에 바이어스 전류를 출력하는 전류 회로들(CC)의 트랜지스터들이 턴-온 상태를 유지할 수 있다. 따라서, 트랜지스터의 턴-온 및 턴-오프 동작에 의해 발생할 수 있는 노이즈 성분을 최소화하고, 칼럼 라인들(COL)의 전압이 안정화되는 데에 필요한 정착 시간을 단축시켜 이미지 센서(100)의 성능을 개선할 수 있다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이에 포함되는 픽셀 그룹을 나타낸 도면들이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 그룹(PG)은 정방형으로 배치되는 복수의 픽셀들을 포함할 수 있다. 도 5 및 도 6에 도시한 실시예에서 픽셀 그룹(PG)은 2X2 행렬 형태로 배치되는 제1 내지 제4 픽셀들(PX1-PX4)을 포함할 수 있다. 예를 들어, 제1 픽셀(PX1) 및 제4 픽셀(PX4)은 녹색 색상의 빛에 반응하여 전하를 생성하는 제1 포토 다이오드(PD1) 및 제4 포토 다이오드(PD4)를 각각 포함할 수 있다. 또한, 제2 픽셀(PX2)은 적색 색상의 빛에 반응하여 전하를 생성하는 제2 포토 다이오드(PD2)를 포함할 수 있으며, 제3 픽셀(PX3)은 청색 색상의 빛에 반응하여 전하를 생성하는 제3 포토 다이오드(PD3)를 포함할 수 있다. 다만, 이는 하나의 실시예일 뿐이며, 다른 실시예들에서 픽셀 그룹(PG)에 포함되는 픽셀들의 개수와 픽셀들의 배치 형태, 및 픽셀들 각각의 포토 다이오드가 반응하는 빛의 색상 등은 다양하게 변형될 수 있다.
도 6의 회로도를 참조하면, 제1 내지 제4 픽셀들(PX1-PX4)은 제1 내지 제4 포토 다이오드들(PD1-PD4) 외에, 제1 내지 제4 포토 다이오드들(PD1-PD4)에서 생성된 전하를 플로팅 디퓨전으로 이동시키기 위한 제1 내지 제4 전송 트랜지스터들(TX1-TX4)을 포함할 수 있다. 제1 내지 제4 픽셀들(PX1-PX4)은 제1 내지 제4 포토 다이오드들(PD1-PD4)과 제1 내지 제4 전송 트랜지스터(TX1-TX4)를 제외한 플로팅 디퓨전(FD), 구동 트랜지스터(DX), 리셋 트랜지스터(RX), 선택 트랜지스터(SX)를 서로 공유할 수 있다.
픽셀 그룹(PG)에 포함된 제1 내지 제4 전송 트랜지스터들(TX1-TX4)은 소정의 순서에 따라 하나씩 턴-온될 수 있다. 일례로, 리셋 트랜지스터(RX)가 턴-온되어 플로팅 디퓨전(FD)이 리셋되고 선택 트랜지스터(SX)가 턴-온되면, 리드아웃 회로는 칼럼 라인(COL)을 통해 리셋 전압을 검출할 수 있다. 이후 제1 전송 트랜지스터(TX1)가 턴-온되어 제1 포토 다이오드(PD1)에서 생성된 전하가 플로팅 디퓨전(FD)으로 이동하면, 리드아웃 회로는 칼럼 라인(COL)을 통해 제1 픽셀(PX1)의 픽셀 전압을 획득할 수 있다.
제1 픽셀(PX1)의 픽셀 전압을 획득한 후, 다시 플로팅 디퓨전(FD)이 리셋되며 리드아웃 회로는 칼럼 라인(COL)을 통해 리셋 전압을 획득할 수 있다. 이후 제2 전송 트랜지스터(TX2)가 턴-온되어 제2 포토 다이오드(PD2)에서 생성된 전하가 플로팅 디퓨전(FD)에 축적되면, 리드아웃 회로는 칼럼 라인(COL)을 통해 제2 픽셀(PX2)의 픽셀 전압을 획득할 수 있다. 즉, 리드아웃 회로는 하나의 픽셀 그룹(PG)에 포함되는 제1 내지 제4 픽셀들(PX1-PX4)에서 순차적으로 리셋 전압과 픽셀 전압을 획득할 수 있다. 리드아웃 회로가 제1 내지 제4 픽셀들(PX1-PX4)에서 리셋 전압과 픽셀 전압을 검출하는 순서는 다양하게 변형될 수 있다.
도 7 내지 도 12는 본 발명의 일 실시예에 따른 이미지 센서의 동작을 설명하기 위해 제공되는 도면들이다.
우선, 도 7 내지 도 9는 일반적인 이미지 센서의 동작을 설명하기 위해 제공되는 도면들일 수 있다. 도 7을 참조하면, 이미지 센서(200)는 픽셀 어레이(210), 로우 드라이버(220), 스위치 회로(230), 바이어스 회로(240), 및 리드아웃 회로(250) 등을 포함할 수 있다. 바이어스 회로(240)는 제1 바이어스 전류를 출력하는 제1 바이어스 회로(241)와, 제2 바이어스 전류를 출력하는 제2 바이어스 회로(242)를 포함할 수 있다. 스위치 회로(230)는 픽셀 어레이(210)에서 복수의 픽셀들과 연결되는 복수의 칼럼 라인들 각각을, 제1 바이어스 회로(241) 또는 제2 바이어스 회로(242)에 연결할 수 있다.
도 8 및 도 9는 스위치 회로(230)와 바이어스 회로(240)의 동작을 설명하기 위해 제공되는 도면일 수 있다. 도 8 및 도 9를 참조하면, 스위치 회로(230)는 제1 내지 제4 스위치들(SW1-SW4)을 포함하며, 바이어스 회로는 제1 내지 제4 전류 회로들(CC1-CC4)을 포함할 수 있다. 제1 내지 제4 스위치들(SW1-SW4)과 칼럼 라인들(COL1, COL2) 사이에는 제1 및 제2 픽셀 노드들(PN1, PN2)이 정의될 수 있다. 제1 내지 제4 전류 회로들(CC1-CC4) 각각은, 캐스코드 트랜지스터(CN1-CN4)와 바이어스 트랜지스터(BN1-BN4)를 포함할 수 있다.
제1 및 제3 전류 회로들(CC1, CC3)은 상대적으로 큰 제1 바이어스 전류를 출력하기 위한 회로이며, 제2 및 제4 전류 회로들(CC2, CC4)은 상대적으로 작은 제2 바이어스 전류를 출력하기 위한 회로일 수 있다. 즉, 도 8 및 도 9에 도시한 이미지 센서에서, 제1 내지 제4 전류 회로들(CC1-CC4) 각각은, 칼럼 라인들(COL1, COL2) 중 어느 하나에만 연결 가능하다.
도 8을 참조하면, 제1 시간 동안 제1 칼럼 라인(COL1)에 연결된 제1 및 제2 픽셀 그룹들(PG1, PG2)에 대한 리드 동작이 실행되며, 제2 시간 동안 제2 칼럼 라인(COL2)에 연결된 제3 및 제4 픽셀 그룹들(PG3, PG4)에 대한 리드 동작이 실행될 수 있다. 제1 시간 동안 제1 스위치(SW1)와 제4 스위치(SW4)가 턴-온되며, 제1 칼럼 라인(COL1)은 제1 전류 회로(CC1)로부터 제1 바이어스 전류를 입력받을 수 있다. 한편, 제2 칼럼 라인(COL2)은 제4 전류 회로(CC2)로부터 제2 바이어스 전류를 입력받을 수 있다. 제2 및 제3 전류 회로들(CC2, CC3)에 포함된 트랜지스터들(CN2, CN3, BN2, BN3)의 드레인-소스 전압(VDS)은 0V에 가까운 값까지 감소할 수 있다.
제1 시간 동안, 멀티플렉서(MUX)는 제1 바이어스 전류를 입력받는 제1 칼럼 라인(COL1)을 선택하여 상관 이중 샘플러의 입력단에 연결할 수 있다. 제1 시간이 경과하고 제2 시간이 도래하면, 제2 칼럼 라인(COL2)에 연결된 제3 및 제4 픽셀 그룹들(PG3, PG4)에 대한 리드 동작이 실행될 수 있다. 제2 시간 동안 제2 스위치(SW2)와 제3 스위치(SW3)가 턴-온되며, 제1 칼럼 라인(COL1)은 제2 전류 회로(CC2)로부터, 제2 칼럼 라인(COL2)은 제3 전류 회로(CC3)로부터 각각 바이어스 전류를 입력받을 수 있다. 따라서, 제1 칼럼 라인(COL1)에 제2 바이어스 전류가 입력되고, 제2 칼럼 라인(COL2)에 제1 바이어스 전류가 입력될 수 있다.
제1 시간에서 제2 시간으로 넘어오면서, 제3 전류 회로(CC3)의 트랜지스터들(CN3, BN3)은 턴-오프 상태에서 턴-온 상태로 전환될 수 있다. 제1 시간 동안 제3 전류 회로(CC3)의 트랜지스터들(CN3, BN3)이 턴-오프 상태를 유지하므로 드레인-소스 전압이 0V 가까이 감소할 수 있다. 따라서, 제2 시간이 시작된 이후에도, 제3 전류 회로(CC3)의 트랜지스터들(CN3, BN3)이 턴-온되어 제1 바이어스 전류가 안정화될 때까지 소정의 정착 시간이 필요할 수 있다. 결과적으로, 제1 바이어스 전류의 정착 시간 동안 리드아웃 회로가 제3 픽셀 그룹(PG3)의 일부 픽셀들로부터 리셋 전압 및 픽셀 전압을 읽어오게 되며, 이는 노이즈 성분의 증가를 가져올 수 있다.
도 9는 둘 이상의 픽셀들에 대한 리드아웃 동작을 동시에 실행하는 동작 모드를 나타낸 회로도일 수 있다. 도 9에 도시한 실시예에서는 제1 스위치(SW1)와 제3 스위치(SW3)가 턴-온되고 제2 스위치(SW2)와 제4 스위치(SW4)는 턴-오프될 수 있다. 따라서 제1 칼럼 라인(COL1)과 제2 칼럼 라인(COL2)에 모두 제1 바이어스 전류가 입력될 수 있다.
도 9에 도시한 실시예에서는, 제1 칼럼 라인(COL1)을 통해 제1 픽셀 그룹(PG1)과 제2 픽셀 그룹(PG2) 각각에 포함되는 둘 이상의 픽셀들에 대한 리드아웃 동작이 동시에 실행될 수 있다. 일례로, 제1 픽셀 그룹(PG1)에서 적색 빛을 감지하는 픽셀과, 제2 픽셀 그룹(PG2)에서 적색 빛을 감지하는 픽셀로부터 동시에 픽셀 전압을 검출할 수 있다. 상기 픽셀 전압은, 제1 픽셀 그룹(PG1) 및 제2 픽셀 그룹(PG2)에서 적색 빛을 감지하는 픽셀들에서 생성된 전하의 합에 대응하는 전압일 수 있다. 한편, 제1 칼럼 라인(COL1)에 연결된 제1 픽셀 노드(PN1)와, 제2 칼럼 라인(COL2)에 연결된 제2 픽셀 노드(PN2) 각각은 서로 다른 상관 이중 샘플러의 입력단에 연결될 수 있다.
앞서 설명한 바와 같이, 도 7 내지 도 9에 도시한 일 실시예에서는 전류 회로들(CC1-CC4)에 포함된 트랜지스터들(CN1-CN4, BN1-BN4) 중 적어도 일부가 동작 시간에 따라 턴-온 상태 및 턴-오프 상태에서 전환될 수 있다. 특히, 제1 및 제2 칼럼 라인들(COL1, COL2)에 상대적으로 큰 제1 바이어스 전류를 공급하는 제1 및 제3 전류 회로들(CC1, CC3)의 경우, 제1 바이어스 전류가 안정화될 때까지 정착 시간이 필요할 수 있으며, 이는 이미지 센서의 동작 속도 저하 또는 노이즈 특성 악화로 이어질 수 있다.
본 발명의 일 실시예에서는, 이미지 센서의 동작 모드에 관계없이, 리드아웃 동작이 실행되는 동안 전류 회로들에서 턴-온 상태 및 턴-오프 상태로 전환되는 트랜지스터가 존재하지 않을 수 있다. 따라서, 칼럼 라인에 항상 안정적으로 바이어스 전류가 입력될 수 있으며, 이미지 센서의 동작 속도 및 노이즈 특성 등을 개선할 수 있다. 이하, 도 10 내지 도 12를 참조하여 더욱 자세히 설명하기로 한다.
먼저 도 10을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(300)는 픽셀 어레이(310), 로우 드라이버(320), 스위치 회로(330), 바이어스 회로(340), 및 리드아웃 회로(350) 등을 포함할 수 있다. 도 7에 도시한 일 실시예와 비교하여 바이어스 회로(340)의 면적이 더 작을 수 있으며, 이는 바이어스 회로(340)에 포함되는 전류 회로들의 개수가 적기 때문일 수 있다. 즉, 본 발명의 일 실시예에 따른 이미지 센서(300)의 경우, 바이어스 회로(340)의 면적을 줄임으로써 집적도를 향상시킬 수 있다.
도 10 및 도 11은 스위치 회로(330)와 바이어스 회로(340)의 동작을 설명하기 위해 제공되는 도면일 수 있다. 도 10 및 도 11을 참조하면, 제1 칼럼 라인(COL1)과 제2 칼럼 라인(COL2) 각각은 특정한 제1 방향을 따라 연장되며, 복수의 픽셀 그룹들(PG1-PG4)과 연결될 수 있다. 복수의 픽셀 그룹들(PG1-PG4) 각각은 복수의 픽셀들을 포함하는데, 도 10 및 도 11에 도시한 바와 달리, 픽셀 그룹들(PG1-PG4) 각각에 포함되는 픽셀들의 개수가 4개로 반드시 한정되는 것은 아니다.
스위치 회로(330)는 제1 내지 제4 스위치들(SW1-SW4)을 포함하며, 바이어스 회로는 제1 전류 회로(CC1)와 제2 전류 회로(CC2)를 포함할 수 있다. 따라서, 도 8에 도시한 일 실시예와 비교하여, 전류 회로들(CC1-CC2)의 개수가 감소하고, 회로 면적 역시 줄일 수 있다. 제1 내지 제4 스위치들(SW1-SW4)과 칼럼 라인들(COL1, COL2) 사이에는 제1 및 제2 픽셀 노드들(PN1, PN2)이 정의될 수 있다. 제1 전류 회로(CC1)와 제2 전류 회로(CC2) 각각은, 캐스코드 트랜지스터(CN1, CN2)와 바이어스 트랜지스터(BN1, BN2)를 포함할 수 있다. 제1 전류 회로(CC1)에 포함되는 트랜지스터들(CN1, BN1)의 크기 및 전류 성능은, 제2 전류 회로(CC2)에 포함되는 트랜지스터들(CN2, BN2)의 크기 및 전류 성능과 실질적으로 같을 수 있다.
제1 전류 회로(CC1)와 제2 전류 회로(CC2)는, 캐스코드 트랜지스터(CN1, CN2)와 바이어스 트랜지스터(BN1, BN2)의 게이트 전극에 입력되는 전압에 따라 제1 바이어스 전류 또는 제2 바이어스 전류를 출력할 수 있다. 제1 바이어스 전류는 제2 바이어스 전류보다 큰 전류로 정의될 수 있다.
일 실시예에서, 도 11은 제1 동작 모드를, 도 12는 제2 동작 모드를 설명하기 위한 도면일 수 있다. 제1 동작 모드에서는, 제1 칼럼 라인(COL1)과 제2 칼럼 라인(COL2) 중 하나만이 상관 이중 샘플러의 입력단에 연결될 수 있다. 제2 동작 모드에서는 제1 칼럼 라인(COL1)과 제2 칼럼 라인(COL2) 각각이 서로 다른 상관 이중 샘플러들의 입력단에 연결될 수 있다. 즉, 제2 동작 모드에서는 제1 칼럼 라인(COL1)에 연결된 픽셀들에 대한 리드아웃 동작과, 제2 칼럼 라인(COL2)에 연결된 픽셀들에 대한 리드아웃 동작이 동시에 실행될 수 있다. 또한, 제2 동작 모드에서는 리드아웃 회로가 적어도 일부의 픽셀들로부터 픽셀 전압을 한 번에 획득할 수 있다. 제2 동작 모드는 비닝(Binning) 모드일 수 있다.
도 11을 참조하면, 제1 동작 모드에서, 제1 시간 동안 제1 스위치(SW1) 및 제4 스위치(SW4)가 턴-온되고 제2 스위치(SW2)와 제3 스위치(SW3)는 턴-오프될 수 있다. 따라서, 제1 칼럼 라인(COL1)은 제1 전류 회로(CC1)와 연결되며, 제2 칼럼 라인(COL2)은 제2 전류 회로(CC2)에 연결될 수 있다. 제1 전류 회로(CC1)는 제1 바이어스 전류를 출력하고, 제2 전류 회로(CC2)는 제2 바이어스 전류를 출력할 수 있다. 멀티플렉서(MUX)는 제1 칼럼 라인(COL1)과 스위치 회로 사이에 정의되는 제1 픽셀 노드(PN1)를 상관 이중 샘플러의 입력단에 연결할 수 있다. 따라서, 제1 시간 동안 제1 칼럼 라인(COL1)에 연결된 픽셀들에 대한 리드아웃 동작이 실행될 수 있다.
제1 동작 모드에서 제1 시간이 경과하고 제2 시간이 시작되면, 제1 스위치(SW1) 및 제4 스위치(SW4)가 턴-오프되고 제2 스위치(SW2)와 제3 스위치(SW3)는 턴-온될 수 있다. 제2 시간에서도 제1 시간에서와 마찬가지로 제1 전류 회로(CC1)는 제1 바이어스 전류를 출력하고, 제2 전류 회로(CC2)는 제2 바이어스 전류를 출력할 수 있다. 따라서, 제2 시간 동안 제1 칼럼 라인(COL1)에 제2 바이어스 전류가 입력되고 제2 칼럼 라인(COL2)에 제1 바이어스 전류가 입력될 수 있다. 멀티플렉서(MUX)는 제2 픽셀 노드(PN2)를 선택하여 상관 이중 샘플러의 입력단에 연결할 수 있으며, 제2 칼럼 라인(COL2)에 연결된 픽셀들에 대한 리드아웃 동작이 제2 시간 동안 실행될 수 있다.
제2 시간이 경과하고 제3 시간이 도래하면, 제1 시간과 같이 제1 스위치(SW1)와 제4 스위치(SW4)가 턴-온되며, 제1 칼럼 라인(COL1)에 연결된 다른 픽셀 그룹들에 대한 리드아웃 동작이 실행될 수 있다. 일례로, 상기 다른 픽셀 그룹들은, 칼럼 라인들(COL1, COL2)이 연장되는 방향에서 제4 픽셀 그룹(PG4)의 상부에 배치되는 픽셀 그룹들일 수 있다. 즉, 본 발명의 일 실시예에서는, 제1 바이어스 전류를 출력하는 제1 전류 회로가, 소정의 주기마다 제1 칼럼 라인(COL1)과 제2 칼럼 라인(COL2)에 번갈아가며 연결될 수 있다. 일 실시예에서 상기 주기는 하나의 픽셀로부터 리셋 전압과 픽셀 전압을 읽어오는 데에 필요한 수평 주기의 정수 배의 시간일 수 있다.
도 10에 도시한 일 실시예에서는, 멀티플렉서(MUX)가 제1 칼럼 라인(COL1) 또는 제2 칼럼 라인(COL2)을 선택하는 동작과 관계없이, 제1 전류 회로(CC1)가 제1 바이어스 전류를 출력하고, 제2 전류 회로(CC2)는 제2 바이어스 전류를 출력할 수 있다. 제1 전류 회로(CC1)와 제2 전류 회로(CC2)에 포함되는 캐스코드 트랜지스터(CN1, CN2)와 바이어스 트랜지스터(BN1, BN2)가 턴-오프되지 않으며, 제1 시간에서 제2 시간으로 넘어갈 때 제2 칼럼 라인(COL2)에 제1 바이어스 전류가 빠르게 입력될 수 있다. 따라서, 제2 시간의 초반에 제2 칼럼 라인(COL2)을 통한 리드아웃 동작이 실행되는 픽셀들에 대해 노이즈 특성을 개선할 수 있다. 또한, 제1 시간 및 제2 시간과 관계없이 트랜지스터들(CN1, BN1)이 턴-온 상태를 유지하는 제1 전류 회로(CC1)에 의해 제1 바이어스 전류가 공급되므로, 리드아웃 동작의 속도를 개선할 수 있다.
한편, 제1 픽셀 노드(PN1)와 제2 픽셀 노드(PN2) 각각에는 제1 풀-업 트랜지스터(PU1)와 제2 풀-업 트랜지스터(PU2)가 연결될 수 있다. 제2 풀-업 트랜지스터(PU2)는 제1 시간 동안 턴-온되며, 제1 시간에서 제2 시간으로 넘어갈 때 상관 이중 샘플러가 픽셀 전압을 빠르게 획득할 수 있도록 제2 픽셀 노드(PN2)의 전압을 전원 전압(VDD)에 가까운 값으로 유지할 수 있다. 제1 풀-업 트랜지스터(PU1)는 제2 시간 동안 턴-온되며, 제2 시간이 경과하여 다시 제1 픽셀 노드(PN1)가 상관 이중 샘플러에 연결될 때, 상관 이중 샘플러가 픽셀 전압을 빠르게 획득할 수 있도록 제1 픽셀 노드(PN1)의 전압을 전원 전압(VDD)으로 유지할 수 있다.
앞서 도 7 내지 도 9를 참조하여 설명한 바와 달리, 도 10에 도시한 일 실시예에서는 제1 전류 회로(CC1)와 제2 전류 회로(CC2)가 지속적으로 제1 바이어스 전류 및 제2 바이어스 전류를 각각 출력할 수 있다. 또한, 리드아웃 동작의 대상인 제1 칼럼 라인(COL1) 또는 제2 칼럼 라인(COL2)은 제1 전류 회로(CC1)에 의해서만 제1 바이어스 전류를 입력받을 수 있다. 결과적으로, 리드아웃 동작에 필요한 제1 바이어스 전류를 공급하는 제1 전류 회로(CC1)가 턴-오프되는 시간이 존재하지 않으므로, 트랜지스터가 턴-오프 상태에서 턴-온될 때 나타날 수 있는 트랩 현상을 방지할 수 있다. 제1 바이어스 전류를 제1 칼럼 라인(COL1) 또는 제2 칼럼 라인(COL2)에 안정적으로 입력함으로써, 노이즈 특성과 함께 리드아웃 동작의 속도를 개선할 수 있다.
도 12는 제1 픽셀 노드(PN1)와 제2 픽셀 노드(PN2)가 서로 다른 상관 이중 샘플러의 입력단에 연결되어 리드아웃 동작을 실행하는 제2 동작 모드를 설명하기 위해 제공되는 회로도이다. 일례로, 제2 동작 모드는 비닝 모드일 수 있다. 도 12에 도시한 실시예에서는 제1 스위치(SW1)와 제4 스위치(SW4)가 턴-온되고 제2 스위치(SW2)와 제3 스위치(SW3)는 턴-오프될 수 있다. 또한, 제1 전류 회로(CC1)와 제2 전류 회로(CC2)가 모두 제1 바이어스 전류를 출력할 수 있다. 따라서 제1 칼럼 라인(COL1)과 제2 칼럼 라인(COL2)에 모두 제1 바이어스 전류가 입력될 수 있다.
제2 동작 모드에서 제1 칼럼 라인(COL1)과 제2 칼럼 라인(COL2) 각각은 적어도 둘 이상의 픽셀들에 동시에 연결될 수 있다. 일례로, 제1 칼럼 라인(COL1)은 제1 픽셀 그룹(PG1)과 제2 픽셀 그룹(PG2)의 제1 픽셀들(Gr)에 동시에 연결될 수 있다. 또한, 제1 칼럼 라인(COL1)이 제1 픽셀 그룹(PG1)과 제2 픽셀 그룹(PG2)의 제1 픽셀들(Gr)에 연결된 동안, 제2 칼럼 라인(COL2)은 제3 픽셀 그룹(PG3)과 제4 픽셀 그룹(PG4)의 제1 픽셀들(Gr)에 연결될 수 있다. 즉, 제2 동작 모드에서는 제1 및 제2 칼럼 라인들(COL1, COL2)이 서로 다른 상관 이중 샘플러들에 각각 연결되며, 제1 및 제2 칼럼 라인들(COL1, COL2) 각각이 둘 이상의 픽셀들에 연결될 수 있다.
따라서, 제2 동작 모드에서 이미지 센서의 동작 속도는, 제1 동작 모드에서의 동작 속도보다 빠를 수 있다. 일 실시예에서, 제1 동작 모드에서는 제1 내지 제4 픽셀 그룹들(PG1-PG4)에 대한 리드아웃 동작이 16번의 수평 주기 시간에 걸쳐서 완료되는 반면, 제2 동작 모드에서는 4번의 수평 주기 시간 동안 제1 내지 제4 픽셀 그룹들(PG1-PG4)에 대한 리드아웃 동작이 완료될 수 있다. 다만, 일부의 픽셀들을 동시에 제1 칼럼 라인(COL1) 또는 제2 칼럼 라인(COL2)에 연결하여 한 번에 리드아웃 동작을 실행하므로, 제2 동작 모드에서는 이미지 센서가 생성하는 이미지 데이터의 해상도가 낮아질 수 있다.
Figure 112018080763603-pat00001
제1 동작 모드(비닝이 아닌 일반 모드)에서 제1 내지 제4 픽셀그룹들(PG1-PG4) 전부에 대한 리드아웃이 완료되려면 16H time이 필요한 게 맞는 것 같습니다. 확인 부탁드립니다.
Figure 112018080763603-pat00002
위 문단에 언급된 숫자들 역시 실시예의 하나로 설명되어 있으므로, 특별히 주기를 한정하지는 않습니다.
제2 동작 모드에서 제2 전류 회로(CC2)가 제1 바이어스 전류를 출력할 수 있어야 하므로, 제2 전류 회로(CC2)에 포함되는 트랜지스터들(CN2, BN2)은 제1 전류 회로(CC1)에 포함되는 트랜지스터들(CN1, BN1)과 비슷한 크기를 가질 수 있다. 다만, 도 8 및 도 9에 도시한 실시예와 비교할 때, 바이어스 회로가 포함하는 전류 회로들(CC1, CC2)의 개수가 감소하므로, 바이어스 회로가 차지하는 회로 면적은 전체적으로 감소할 수 있다.
도 13은 본 발명의 일 실시예에 따른 이미지 센서의 리드아웃 동작을 설명하기 위해 제공되는 타이밍도이다. 이하, 설명의 편의를 위하여 도 11을 함께 참조하여 설명하기로 한다.
도 13은 이미지 센서가 제1 동작 모드에서 동작하는 경우에 제1 내지 제4 스위치들(SW1-SW4)의 동작 타이밍을 설명하기 위한 타이밍도일 수 있다. 도 13을 참조하면, 제1 시간(t1) 동안 제1 스위치(SW1)와 제4 스위치(SW4)가 함께 턴-온되고 제2 스위치(SW2)와 제3 스위치(SW3)는 턴-오프될 수 있다. 제1 시간(t1) 동안에는 제1 픽셀 그룹(PG1)의 픽셀들에 대한 제1 리드아웃 동작(RO1) 및 제2 픽셀 그룹(PG2)의 픽셀들에 대한 제2 리드아웃 동작(RO2)이 실행될 수 있다.
제1 시간(t1)에서 제2 시간(t2)으로 넘어가면, 제1 스위치(SW1)와 제4 스위치(SW4)가 함께 턴-오프되고 제2 스위치(SW2)와 제3 스위치(SW3)는 턴-온될 수 있다. 제2 시간(t2) 동안에는 제3 픽셀 그룹(PG3)의 픽셀들에 대한 제3 리드아웃 동작(RO3) 및 제4 픽셀 그룹(PG4)의 픽셀들에 대한 제4 리드아웃 동작(RO4)이 실행될 수 있다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서의 바이어스 회로를 간단하게 나타낸 회로도이다.
도 14를 참조하면, 바이어스 회로는 칼럼 라인(COL)에 바이어스 전류(IB)를 공급하기 위한 전류 회로(CC)와 함께, 전류 회로(CC)를 제어하기 위한 전류 미러 회로(400)를 포함할 수 있다. 전류 미러 회로(400)는 제1 미러 회로(410), 제2 미러 회로(420), 출력 회로(430) 등을 포함할 수 있으며, 도 14에 도시한 일 실시예 외에 다른 다양한 회로가 채용될 수 있음은 물론이다.
도 14에 도시한 일 실시예에서는, 전류원(IS)이 공급한 전류가 제1 미러 회로(410)와 제2 미러 회로(420), 및 출력 회로(430)에 의해 미러링 되어 전류 회로(CC)에 흐를 수 있다. 전류 회로(CC)가 칼럼 라인(COL)으로 출력하는 바이어스 전류(IB)는, 전류 미러 회로(400)에 의해 결정될 수 있다.
본 발명의 일 실시예에 따른 이미지 센서는 도 14를 참조하여 설명한 바와 같은 전류 미러 회로(400)를 복수 개 구비할 수 있다. 일례로, 본 발명의 일 실시예에서 이미지 센서는 제1 전류 미러 회로 및 제2 전류 미러 회로를 포함하며, 제1 전류 미러 회로와 제2 전류 미러 회로는 서로 다르거나 같은 크기의 바이어스 전류(IB)를 출력할 수 있다. 제1 전류 미러 회로에 연결되는 전류 회로(CC)와, 제2 전류 미러 회로에 연결되는 전류 회로(CC)는 서로 유사한 크기 및 전류 성능 등을 가질 수 있다. 따라서, 본 발명의 일 실시예에서는, 서로 유사한 크기 및 전류 성능 등을 갖는 전류 회로들(CC) 중 적어도 일부가, 서로 다른 전류 미러 회로에 연결될 수 있다.
도 15는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 블록도이다.
도 15에 도시한 실시예에 따른 컴퓨터 장치(1000)는 이미지 센서(1010), 디스플레이(1020), 메모리(1030), 프로세서(1040), 및 포트(1050) 등을 포함할 수 있다. 이외에 컴퓨터 장치(1000)는 유무선 통신 장치, 전원 장치 등을 더 포함할 수 있다. 도 15에 도시된 구성 요소 가운데, 포트(1050)는 컴퓨터 장치(1000)가 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하기 위해 제공되는 장치일 수 있다. 컴퓨터 장치(1000)는 일반적인 데스크톱 컴퓨터나 랩톱 컴퓨터 외에 스마트폰, 태블릿 PC, 스마트 웨어러블 기기 등을 모두 포괄하는 개념일 수 있다.
프로세서(1040)는 특정 연산이나 명령어 및 태스크 등을 수행할 수 있다. 프로세서(1040)는 중앙 처리 장치(CPU) 또는 마이크로프로세서 유닛(MCU), 시스템 온 칩(SoC) 등일 수 있으며, 버스(1060)를 통해 이미지 센서(1010), 디스플레이(1020), 메모리 장치(1030)는 물론, 포트(1050)에 연결된 다른 장치들과 통신할 수 있다.
메모리(1030)는 컴퓨터 장치(1000)의 동작에 필요한 데이터, 또는 멀티미디어 데이터 등을 저장하는 저장 매체일 수 있다. 메모리(1030)는 랜덤 액세스 메모리(RAM)와 같은 휘발성 메모리나, 또는 플래시 메모리 등과 같은 비휘발성 메모리를 포함할 수 있다. 또한 메모리(1030)는 저장장치로서 솔리드 스테이트 드라이브(SSD), 하드 디스크 드라이브(HDD), 및 광학 드라이브(ODD) 중 적어도 하나를 포함할 수도 있다. 입출력 장치(1020)는 사용자에게 제공되는 키보드, 마우스, 터치스크린 등과 같은 입력 장치 및 디스플레이, 오디오 출력부 등과 같은 출력 장치를 포함할 수 있다.
이미지 센서(1010)는 패키지 기판에 실장되어 버스(1060) 또는 다른 통신 수단에 의해 프로세서(1040)와 연결될 수 있다. 이미지 센서(1010)는 도 1 내지 도 14를 참조하여 설명한 다양한 실시예들에 따른 형태로 컴퓨터 장치(1000)에 채용될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 이미지 처리 장치
2, 3, 10, 100, 200, 300: 이미지 센서
11, 110, 210, 310: 픽셀 어레이
12, 120, 220, 320: 로우 드라이버
13, 230, 330: 스위치 회로
14, 130, 240, 340: 바이어스 회로
15, 140, 250, 350: 리드아웃 회로
PG: 픽셀 그룹
CC: 전류 회로
CDS: 상관 이중 샘플러
MUX: 멀티플렉서
ROW: 로우 라인
COL: 칼럼 라인

Claims (10)

  1. 제1 방향을 따라 연장되는 제1 칼럼 라인과 제2 칼럼 라인;
    상기 제1 칼럼 라인 또는 상기 제2 칼럼 라인에 연결되며, 복수의 픽셀들을 각각 포함하는 복수의 픽셀 그룹들;
    제1 동작 모드에서 서로 다른 바이어스 전류를 출력하는 제1 전류 회로와 제2 전류 회로를 포함하는 바이어스 회로; 및
    상기 제1 동작 모드에서, 제1 시간 동안 상기 제1 칼럼 라인과 상기 제1 전류 회로를 연결하고 상기 제2 칼럼 라인과 상기 제2 전류 회로를 연결하며, 상기 제1 시간 이후의 제2 시간 동안 상기 제1 칼럼 라인과 상기 제2 전류 회로를 연결하고 상기 제2 칼럼 라인과 상기 제1 전류 회로를 연결하는 스위치 회로; 를 포함하고,
    상기 제1 동작 모드와 다른 제2 동작 모드에서, 상기 스위치 회로는 상기 제1 칼럼 라인을 상기 제1 전류 회로에 연결하고, 상기 제2 칼럼 라인을 상기 제2 전류 회로에 연결하고,
    상기 제1 동작 모드는 상기 복수의 픽셀들의 각각에 대응하는 일반 모드이고,
    상기 제2 동작 모드는 상기 복수의 픽셀 그룹들의 각각에 대응하는 비닝 모드이고,
    상기 제1 전류 회로의 바이어스 전류는 상기 제2 전류 회로의 바이어스 전류보다 큰 것을 특징으로 하는 이미지 센서.
  2. 제1항에 있어서,
    상기 제1 시간 및 상기 제2 시간 동안, 상기 제1 전류 회로가 출력하는 바이어스 전류는 상기 제2 전류 회로가 출력하는 바이어스 전류와 다른 이미지 센서.
  3. 제1항에 있어서,
    상기 제1 시간 및 상기 제2 시간 각각은, 상기 복수의 픽셀들 중 하나로부터 리셋 전압 및 픽셀 전압을 읽어오는 데에 필요한 수평 주기 시간의 정수 배인 이미지 센서.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 동작 모드에서, 상기 제1 전류 회로가 출력하는 바이어스 전류는 상기 제2 전류 회로가 출력하는 바이어스 전류와 실질적으로 같은 이미지 센서.
  6. 제1항에 있어서,
    상기 스위치 회로는, 상기 제1 칼럼 라인과 상기 제1 전류 회로 사이에 연결되는 제1 스위치, 상기 제1 칼럼 라인과 상기 제2 전류 회로 사이에 연결되는 제2 스위치, 상기 제2 칼럼 라인과 상기 제1 전류 회로 사이에 연결되는 제3 스위치, 및 상기 제2 칼럼 라인과 상기 제2 전류 회로 사이에 연결되는 제4 스위치를 포함하는 이미지 센서.
  7. 제6항에 있어서,
    상기 제1 스위치와 상기 제4 스위치는 동시에 턴-온 또는 턴-오프되고, 상기 제2 스위치와 상기 제3 스위치는 동시에 턴-온 또는 턴-오프되는 이미지 센서.
  8. 제7항에 있어서,
    상기 제1 스위치와 상기 제4 스위치가 턴-온되면 상기 제2 스위치와 상기 제3 스위치는 턴-오프되고, 상기 제1 스위치와 상기 제4 스위치가 턴-오프되면 상기 제2 스위치와 상기 제3 스위치는 턴-온되는 이미지 센서.
  9. 삭제
  10. 삭제
KR1020180095358A 2018-08-16 2018-08-16 이미지 센서 KR102543350B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180095358A KR102543350B1 (ko) 2018-08-16 2018-08-16 이미지 센서
US16/354,593 US11152407B2 (en) 2018-08-16 2019-03-15 Image sensor
CN201910706756.0A CN110839133B (zh) 2018-08-16 2019-07-31 图像传感器
US17/502,499 US20220037384A1 (en) 2018-08-16 2021-10-15 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180095358A KR102543350B1 (ko) 2018-08-16 2018-08-16 이미지 센서

Publications (2)

Publication Number Publication Date
KR20200020085A KR20200020085A (ko) 2020-02-26
KR102543350B1 true KR102543350B1 (ko) 2023-06-15

Family

ID=69523442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180095358A KR102543350B1 (ko) 2018-08-16 2018-08-16 이미지 센서

Country Status (3)

Country Link
US (2) US11152407B2 (ko)
KR (1) KR102543350B1 (ko)
CN (1) CN110839133B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102382835B1 (ko) 2015-12-03 2022-04-06 삼성전자주식회사 다양한 동작 모드를 지원하는 이미지 센서 및 그 동작 방법
KR102543350B1 (ko) * 2018-08-16 2023-06-15 삼성전자주식회사 이미지 센서
US10819936B2 (en) * 2019-02-13 2020-10-27 Omnivision Technologies, Inc. Bias circuit for use with divided bit lines
US11297270B2 (en) * 2019-12-26 2022-04-05 Sony Corporation Readout circuit and method for time-of-flight image sensor
US11178351B1 (en) * 2020-05-07 2021-11-16 Novatek Microelectronics Corp. Readout circuit for pixel
JP2022063740A (ja) * 2020-10-12 2022-04-22 キヤノン株式会社 表示装置、電子装置および移動体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017212075A2 (en) * 2016-06-10 2017-12-14 Analog Devices Global Cmos image sensors with reduced power consumption

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965871A (en) 1997-11-05 1999-10-12 Pixart Technology, Inc. Column readout multiplexer for CMOS image sensors with multiple readout and fixed pattern noise cancellation
US6914627B1 (en) 1998-05-27 2005-07-05 Omnivision Technologies, Inc. Method and apparatus for digital column fixed pattern noise canceling for a CMOS image sensor
US6128039A (en) 1999-01-11 2000-10-03 Omnivision Technologies, Inc. Column amplifier for high fixed pattern noise reduction
GB0020280D0 (en) 2000-08-18 2000-10-04 Vlsi Vision Ltd Modification of column fixed pattern column noise in solid image sensors
US20060187329A1 (en) 2005-02-24 2006-08-24 Micron Technology, Inc. Clamped capacitor readout noise rejection circuit for imagers
JP4847202B2 (ja) * 2006-04-27 2011-12-28 キヤノン株式会社 撮像装置及び放射線撮像システム
US8102451B2 (en) 2008-11-04 2012-01-24 Aptina Imaging Corporation VLN biasing scheme to achieve low vertical shading for high-speed and large-format CMOS image sensors with top/bottom readout scheme
US8248490B2 (en) 2010-04-21 2012-08-21 Omnivision Technologies, Inc. Imaging sensor having reduced column fixed pattern noise
KR101850086B1 (ko) * 2011-07-08 2018-04-19 삼성전자주식회사 듀얼 모드 비교기 및 이를 포함하는 아날로그 투 디지털 컨버터
JP2013240002A (ja) * 2012-05-17 2013-11-28 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US9451192B2 (en) * 2012-12-27 2016-09-20 Taiwan Semiconductor Manufacturing Company Limited Bias control via selective coupling of bias transistors to pixel of image sensor
US9521346B1 (en) * 2014-02-18 2016-12-13 Stc.Unm Spatio-temporal tunable pixels ROIC for multi-spectral imagers
KR102244616B1 (ko) 2014-12-18 2021-04-26 삼성전자 주식회사 채널 편차를 감소시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
CN107113388B (zh) * 2015-01-28 2020-07-28 松下半导体解决方案株式会社 固体摄像装置以及照相机
WO2019026429A1 (ja) * 2017-08-01 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR102543350B1 (ko) * 2018-08-16 2023-06-15 삼성전자주식회사 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017212075A2 (en) * 2016-06-10 2017-12-14 Analog Devices Global Cmos image sensors with reduced power consumption

Also Published As

Publication number Publication date
CN110839133A (zh) 2020-02-25
CN110839133B (zh) 2024-03-29
KR20200020085A (ko) 2020-02-26
US20200058690A1 (en) 2020-02-20
US11152407B2 (en) 2021-10-19
US20220037384A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
KR102543350B1 (ko) 이미지 센서
US11189651B2 (en) Image sensor
US11681024B2 (en) Imaging device and image sensor
JP7403972B2 (ja) イメージセンサ
US11637979B2 (en) Image sensor using a boosting capacitor and a negative bias voltage
US11658193B2 (en) Image sensor
CN112929585A (zh) 图像传感器
KR20210037302A (ko) 이미지 센서 및 그 동작 방법
US11552122B2 (en) Image sensor and operating method
KR20200108132A (ko) 이미지 센서
US11575846B2 (en) Image sensor configured to dynamically adjust conversion gain of a pixel in accordance with exposure time
KR102656526B1 (ko) 이미지 센서
CN118042303A (en) Image sensor
KR102497658B1 (ko) 이미지 센서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right