KR20220144702A - 픽셀 어레이 및 이를 포함하는 이미지 센서 - Google Patents

픽셀 어레이 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
KR20220144702A
KR20220144702A KR1020210051358A KR20210051358A KR20220144702A KR 20220144702 A KR20220144702 A KR 20220144702A KR 1020210051358 A KR1020210051358 A KR 1020210051358A KR 20210051358 A KR20210051358 A KR 20210051358A KR 20220144702 A KR20220144702 A KR 20220144702A
Authority
KR
South Korea
Prior art keywords
pixel
sub
signal
transistor
pixels
Prior art date
Application number
KR1020210051358A
Other languages
English (en)
Inventor
진영구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210051358A priority Critical patent/KR20220144702A/ko
Priority to US17/540,491 priority patent/US11711625B2/en
Priority to CN202210258247.8A priority patent/CN115225833A/zh
Priority to JP2022067513A priority patent/JP2022165930A/ja
Publication of KR20220144702A publication Critical patent/KR20220144702A/ko

Links

Images

Classifications

    • H04N5/378—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/32—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S17/36—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated with phase comparison between the received signal and the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4913—Circuits for detection, sampling, integration or read-out
    • G01S7/4914—Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/20—Image signal generators
    • H04N13/271—Image signal generators wherein the generated image signals comprise depth maps or disparity maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H04N5/3559—
    • H04N5/37452—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

픽셀 어레이 및 이를 포함하는 이미지 센서가 개시된다. 본 개시의 기술적 사상에 따른 픽셀 어레이는, 서로 인접하게 배치된 복수의 서브 픽셀들, 및 플로팅 디퓨젼 노드를 통해 복수의 서브 픽셀들과 연결되는 리드아웃 회로를 포함한다. 각 서브 픽셀은, 광전 변환 소자, 광전 변환 소자와 연결되는 오버플로우 트랜지스터, 광전 변환 소자 및 오버플로우 트랜지스터에 연결되는 포토 트랜지스터, 및 포토 트랜지스터에 연결되는 저장 소자를 포함한다.

Description

픽셀 어레이 및 이를 포함하는 이미지 센서{PIXEL ARRARY AND IMAGE SENSOR INCLUDING THE SAME}
본 개시의 기술적 사상은 전자 장치에 관한 것이며, 더욱 상세하게는, 픽셀 어레이 및 이를 포함하는 이미지 센서에 관한 것이다.
디지털 카메라, 디지털 캠코더 및 이들의 기능을 포함하는 휴대폰 등이 널리 보급됨에 따라, 이미지 센서가 급속히 발전하고 있다. 이미지 센서는 광학 영상을 전기적인 신호로 변환시키는 반도체 장치이다. 입체 영상 이미지에 대한 요구에 따라, 컬러 이미지(color image)와 깊이 이미지(depth image)(또는 거리 이미지(distance image))를 동시에 촬영할 수 있는 기술이 개발되고 있다.
본 개시의 기술적 사상은 1-탭(1-tap) 구조를 갖고 리드아웃 회로를 공유하는 픽셀들을 포함하는 픽셀 어레이 및 이를 이용하여 컬러 이미지뿐만 아니라 깊이 이미지를 제공할 수 있는 이미지 센서를 제공하는 것이다.
일 측면에서, 본 개시의 기술적 사상에 따른 픽셀 어레이는, 서로 인접하게 배치된 복수의 서브 픽셀들, 및 플로팅 디퓨젼 노드를 통해 복수의 서브 픽셀들과 연결되는 리드아웃 회로를 포함하는 픽셀 어레이에서, 서브 픽셀들 각각은, 입사된 반사 광에 의해 생성된 광 전하를 축적하는 광전 변환 소자, 광전 변환 소자와 연결되는 오버플로우 트랜지스터, 광전 변환 소자 및 오버플로우 트랜지스터에 전기적으로 연결되는 포토 트랜지스터, 및 포토 트랜지스터에 연결되는 저장 소자를 포함하고, 리드아웃 회로는, 플로팅 디퓨젼 노드에 연결되는 리셋 트랜지스터, 플로팅 디퓨젼 노드에 연결되는 게이트 전극을 포함하는 구동 트랜지스터, 및 구동 트랜지스터와 연결되는 선택 트랜지스터를 포함하는 것을 특징으로 한다.
다른 측면에서, 본 개시의 기술적 사상에 따른 이미지 센서는, 오버플로우 게이트 신호를 생성하도록 구성된 로우 디코더, 제1 내지 제4 서브 픽셀들을 포함하는 픽셀 어레이, 및 제1 내지 제4 서브 픽셀들로 복수의 포토 게이트 신호들을 제공하는 포토 게이트 컨트롤러를 포함하고, 제1 내지 제4 서브 픽셀들은 각각, 물체로부터 반사된 반사 광에 의해 생성된 광 전하를 축적하는 광전 변환 소자, 광전 변환 소자에 축적된 광 전하를 축적하는 저장 소자, 오버플로우 게이트 신호에 응답하여 공급 전압을 광전 변환 소자에 제공하는 오버플로우 트랜지스터, 및 복수의 포토 게이트 신호들 중 서브 픽셀의 위치에 따라 미리 정해진 포토 게이트 신호에 응답하여 광전 변화 소자와 저장 소자를 전기적으로 연결하는 포토 트랜지스터를 포함하고, 포토 게이트 컨트롤러는, 인테그레이션 기간 동안, 물체에 입사된 변조 광과 위상 차가 각각 0°, 90°, 180° 및 270°인 서로 다른 제1 내지 제4 포토 게이트 신호들 각각을 제1 내지 제4 서브 픽셀들에 각각 제공하는 것을 특징으로 한다.
또 다른 측면에서, 본 개시의 기술적 사상에 따른 이미지 센서는, 오버플로우 게이트 신호 및 셔터 제어 신호를 생성하도록 구성된 로우 디코더, 포토 게이트 신호를 생성하도록 구성된 포토 게이트 컨트롤러, 및 제1 플로팅 디퓨전 노드에 연결되는 제1 서브 픽셀들, 제1 플로팅 디퓨전 노드에 연결되는 제1 리드아웃 회로, 제2 플로팅 디퓨전 노드에 연결되는 제2 서브 픽셀들, 및 제2 플로팅 디퓨전 노드에 연결되는 제2 리드아웃 회로를 포함하는 픽셀 어레이, 픽셀 어레이로부터 출력된 복수의 픽셀 신호들을 기초로 물체에 대한 컬러 이미지와 깊이 이미지를 생성하도록 구성된 신호 처리기를 포함하고, 제1 서브 픽셀들 중 적어도 하나는, 컬러 이미지에 대한 픽셀 신호를 생성하는 컬러 픽셀이고, 제2 서브 픽셀들 중 적어도 하나는, 깊이 이미지에 대한 픽셀 신호를 생성하는 거리 픽셀이고, 컬러 픽셀 및 거리 픽셀은 각각, 물체로부터 반사된 반사 광에 의해 생성된 광 전하를 축적하는 광전 변환 소자, 광전 변환 소자에 축적된 광 전하를 축적하는 저장 소자, 오버플로우 게이트 신호에 응답하여 공급 전압을 광전 변환 소자에 제공하는 오버플로우 트랜지스터, 포토 게이트 신호에 응답하여 광전 변화 소자에 축적된 광 전하를 저장 소자에 제공하는 포토 트랜지스터, 및 셔터 제어 신호에 응답하여 포토 트랜지스터와 저장 소자를 전기적으로 연결하는 셔터 트랜지스터를 포함하고, 포토 게이트 신호는, 인테그레이션 기간 동안에 턴 온 레벨을 갖는 것을 특징으로 한다.
본 개시의 기술적 사상에 의하면, 1-탭 구조를 갖고 리드아웃 회로를 공유하는 픽셀들을 포함함으로써 이미지 센서가 집적화되는 효과가 있다.
또한, 본 개시의 기술적 사상에 의하면, 1-탭 구조를 갖는 복수의 픽셀들에 서로 다른 위상 차를 갖는 복수의 포토 게이트 신호들을 동시에 인가함으로써, 동작 시간이 감소되고 이미지 센서의 성능이 증대되는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 이미지 센서에 포함된 픽셀의 주요 부분에 대한 개략적인 단면도들이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 픽셀의 주요 부분에 대한 레이아웃을 예시적으로 나타내는 도면들이다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 픽셀에 대응하는 등가 회로도들이다.
도 5는 본 발명의 일 실시예에 따른 제1 내지 제4 포토 게이트 신호들에 의한 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 픽셀에서 출력되는 픽셀 신호들의 타이밍을 설명하는 도면이다.
도 7은 본 발명의 일 실시예에 따른 제1 및 제2 서브 픽셀들에 대한 레이아웃을 예시적으로 나타내는 도면들이다.
도 8은 본 발명의 일 실시예에 따른 픽셀 어레이를 예시적으로 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 제1 내지 제4 서브 픽셀들에 대한 레이아웃을 예시적으로 나타내는 도면들이다.
도 10은 본 발명의 일 실시예에 따른 복수의 서브 픽셀들과 리드아웃 회로 간의 연결 관계를 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에 따른 복수의 픽셀 그룹들에 인가되는 복수의 포토 게이트 신호들을 설명하기 위한 도면이다.
도 12a 내지 도 12d는 본 발명의 일 실시예에 따른 픽셀에 인가되는 신호들을 개략적으로 나타내는 타이밍도들이다.
도 13은 본 발명의 일 실시예에 따른 글로벌 셔터 동작을 설명하기 위한 도면이다.
도 14a 내지 도 14c는 본 발명의 다른 실시예에 따른 복수의 픽셀 그룹들에 인가되는 복수의 포토 게이트 신호들을 설명하기 위한 도면이다.
도 15a 내지 도 15c는 본 발명의 다른 실시예에 따른 픽셀에 인가되는 신호들을 개략적으로 나타내는 타이밍도들이다.
도 16은 본 개시의 일 실시예에 따른 이미지 센서를 포함하는 컴퓨터 시스템을 개략적으로 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
이미지 센서는 픽셀(pixel) 또는 포토 사이트(photo site)로 불리는 작은 포토 다이오드들(photo diode)들의 어레이로서 구성된다. 일반적으로, 픽셀은 빛으로부터 색상을 직접적으로 추출할 수 없으며, 넓은 스펙트럼 밴드의 광자(photon)를 전자로 변환한다. 이미지 센서의 픽셀은 넓은 스펙트럼 밴드의 빛 중 색상 획득에 필요한 밴드의 빛만을 입력 받을 필요가 있다. 이미지 센서의 픽셀은 컬러 필터(color filter) 등과 결합하여 특정 색상에 대응하는 광자만을 전자로 변환할 수 있다. 이에 따라, 이미지 센서는 컬러 이미지를 획득한다.
이미지 센서를 이용하여 깊이 이미지(또는 거리 이미지)를 획득하기 위해서는 물체와 이미지 센서 간의 거리에 관한 정보를 얻을 필요가 있다. 광의 비행 시간(Time Of Flight: TOF)을 이용하여 물체와 이미지 센서 간의 거리에 관해 재구성된 영상을 깊이 이미지로 표현한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 1을 참조하면, 이미지 센서(1)는 카메라, 캠코더, 멀티미디어, 광 통신(파이버, 자유 공간 등), 레이저 검출 및 탐지(LADAR), 적외선 현미경, 적외선 망원경 등에 적용될 수 있다. 또한, 이미지 센서(1)는 체열 영상 진단기, 무인 산물 감시기와 해양 오염 감시기 등의 환경 감시 시스템, 반도체 공정 라인에서 온도 모니터링 시스템, 건물의 단열 및 누수 탐지 시스템, 전기·전자 PCB 회로 및 부품 검사 시스템 등 그 응용 분야가 다양할 수 있다.
이미지 센서(1)는 타이밍 컨트롤러(10), 광 모듈(20), 거리 센서(30), 및 렌즈(40)를 포함할 수 있다.
타이밍 컨트롤러(10)는 외부 호스트(또는 CPU)(미도시)로부터 전송된 클럭 신호를 기초로 광 모듈(20) 및 거리 센서(30) 각각의 동작 타이밍을 제어할 수 있다. 예를 들면, 타이밍 컨트롤러(10)는 클럭 신호를 기초로 광 방사 제어 신호(LTC)를 생성하고, 광 방사 제어 신호(LTC)를 광 모듈(20)에 전송할 수 있다. 타이밍 컨트롤러(10)는 클럭 신호를 기초로 로우 어드레스 신호(X-ADD), 광 검출 제어 신호(DTC) 및 CDS 제어 신호(CDSC)를 생성하고, 로우 어드레스 신호(X-ADD), 광 검출 제어 신호(DTC) 및 CDS 제어 신호(CDSC)를 거리 센서(30)에 전송할 수 있다.
광 모듈(20)은 광 방사 제어 신호(LTC)를 기초로 변조(modulation)된 변조 광(EL)을 물체(2)로 조사할 수 있다. 광 모듈(20)은 광 방사 제어 신호(LTC)를 기초로 클럭 신호를 생성하는 광원 드라이버 및 클럭 신호를 기초로 변조 광(EL)을 방사하는 광원을 포함할 수 있다.
변조 광(EL)은, 예를 들면, 적외선, 가시광선, 백색광 또는 화이트 LED 광 등일 수 있다. 변조 광(EL)이 물체(2)에 입사되면, 반사 광(RL)이 물체(2)로부터 반사될 수 있다. 반사 광(RL)은 렌즈(40)를 거쳐 거리 센서(30)에 포함된 픽셀 어레이(33)에 입사될 수 있다. 변조 광(EL) 및 반사 광(RL)은 정현파 또는 구형파인 신호일 수 있다.
거리 센서(30)는 반사 광(RL)을 복조(demodulation)하여 전기 신호로 출력할 수 있다. 거리 센서(30)는 로우 디코더(31), 포토 게이트 컨트롤러(32), 픽셀 어레이(33), CDS(correlated double sampling)/ADC(analog-to-digital converting) 회로(34), 메모리(35) 및 신호 처리기(36)를 포함할 수 있다. 일부 실시예들에서, 거리 센서(30)는 CIS(CMOS Image Sensor) 형태로 구현될 수 있다.
로우 디코더(31)는 로우 어드레스 신호(X-ADD)를 기초로 복수의 픽셀들(Xij, i=1~n, j=1~m)을 행 단위로 선택하고 선택된 픽셀들을 구동시킬 수 있다. 여기서, n 및 m은 2 이상의 양의 정수이다. 로우 디코더(31)는 로우 어드레스 신호(X-ADD)를 디코딩하고, 디코딩 결과에 따라 픽셀 어레이(33)에 포함된 복수의 픽셀들(Xij, i=1~n, j=1~m) 중 특정 로우에 배치된 픽셀들을 구동시킬 수 있다. 로우 디코더(31)는 픽셀 어레이(33)의 각 행을 구동하는 구동 신호들을 생성할 수 있다. 구동 신호들은, 예를 들면, 오버플로우 게이트 신호, 셔터 제어 신호, 저장 제어 신호, 전달 신호, 리셋 신호, 선택 신호 등일 수 있다.
포토 게이트 컨트롤러(32)는 광 검출 제어 신호(DTC)를 기초로 복수의 포토 게이트 신호들을 생성할 수 있다. 복수의 게이트 신호들은, 예를 들면, 제1 내지 제4 포토 게이트 신호들일 수 있다. 제1 포토 게이트 신호는 변조 광(EL)과 0°의 위상 차를 갖는 신호일 수 있다. 제2 포토 게이트 신호는 변조 광(EL)과 90°의 위상 차를 갖는 신호일 수 있다. 제3 포토 게이트 신호는 변조 광(EL)과 180°의 위상 차를 갖는 신호일 수 있다. 제4 포토 게이트 신호는 변조 광(EL)과 270°의 위상 차를 갖는 신호일 수 있다.
픽셀 어레이(33)는 복수의 행들 및 복수의 열들에 따라 매트릭스 형태로 배열된 복수의 픽셀들(Xij, i=1~n, j=1~m)을 포함할 수 있다. 본 명세서에서 사용되는 용어 "행"은 픽셀 어레이(33)에서 중가로 방향으로 배치된 픽셀들의 집합일 수 있다. 본 명세서에서 사용되는 용어 "열"은 픽셀 어레이(33)에서 세로 방향으로 배치된 픽셀들의 집합을 의미할 수 있다.
복수의 픽셀들(Xij, i=1~n, j=1~m) 각각은 1-탭(1-tap) 구조의 픽셀일 수 있다. 본 명세서에서 사용되는 용어 "탭"은 소정의 복조 신호에 따라 광 전하들을 수집(collect)하여 검출하기 위한 포토 게이트 및 검출 영역을 포함하는 컴포넌트를 의미한다. 1-탭 구조는 하나의 포토 트랜지스터가 형성되고 광전 변환 영역에 하나의 광전 변환 소자가 형성되는 구조일 수 있다. 1-탭 구조의 픽셀에 의하면, 픽셀 어레이(33)의 사이즈가 감소됨으로써 이미지 센서(1)에 대한 집적도를 향상시킬 수 있는 효과가 있다.
픽셀(Xij)은 반사 광(RL)에 응답하여 반사 광(RL)의 위상과 변조 광(EL)의 위상에 대한 위상 차를 검출할 수 있다. 검출된 위상 차에 대한 정보를 지시하는 픽셀 신호가 출력될 수 있다. 픽셀(Xij)은 서브 픽셀과 리드아웃 회로를 포함할 수 있다.
픽셀 어레이(33)에 포함된 복수의 픽셀들은 제1 내지 제4 픽셀 신호들(A'0, A'1, A'2, A'3)을 생성할 수 있다. 픽셀 어레이(33)의 복수의 픽셀 그룹에서는 일정한 위상 차를 가지고 주기적으로 인가되는 복수의 포토 게이트 신호들과 반사 광(RL)을 기초로 픽셀 신호들(A'0, A′1, A'2, A'3)을 생성할 수 있다. 픽셀 어레이(33)에는 광 전하를 일정한 적분 시간 동안 축적하며, 광 전하 축적 동작이 완료되는 순서에 따라 광 전하 축적 결과를 순차적으로 출력할 수 있다. 픽셀 신호들(A'0, A'1, A'2, A'3)은 비트 라인들을 통해 CDS/ADC 회로(34)에 출력될 수 있다.
일 실시예에서, 하나의 픽셀에는 제1 내지 제4 포토 게이트 신호들이 순차적으로 공급될 수 있다. 하지만, 이에 한정되는 것은 아니며, 다른 실시예에서, 제1 픽셀에는 제1 포토 게이트 신호가 공급되고, 제2 픽셀에는 제2 포토 게이트 신호가 공급되고, 제3 픽셀에는 제3 포토 게이트 신호가 공급되며, 제4 픽셀에는 제4 포토 게이트 신호가 공급될 수 있다. 이 경우, 제1 내지 제4 포토 게이트 신호들이 제1 내지 제4 픽셀들 각각에 동시에 공급될 수 있다.
CDS/ADC 회로(34)는 CDS 제어 신호(CDSC)를 기초로, 픽셀 신호들(A'0, A'1, A'2, A'3)에 대하여 상관 이중 샘플링(CDS; correlated double sampling) 동작을 수행하여 노이즈를 제거(cancel)할 수 있다. CDS/ADC 회로(34)는 노이즈가 제거된 픽셀 신호들과 램프 발생기로부터 출력되는 램프 신호를 비교하고 비교 결과에 대응되는 아날로그 신호를 제1 내지 제4 디지털 픽셀 신호들(A0, A1, A2, A3)로 변환할 수 있다.
메모리(35)는 제1 내지 제4 디지털 픽셀 신호들(A0, A1, A2, A3)을 프레임 단위로 저장하고, 저장된 제1 내지 제4 디지털 픽셀 신호들(A0, A1, A2, A3)을 신호 처리기(36)에 제공할 수 있다.
신호 처리기(36)는 메모리(35)으로부터 출력된 제1 내지 제4 디지털 픽셀 신호들(A0, A1, A2, A3)을 기초로 컬러 이미지와 깊이 이미지를 동시에 생성할 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 이미지 센서에 포함된 픽셀의 주요 부분에 대한 개략적인 단면도들이다.
도 2a를 참조하면, 도 2a에 도시된 이미지 센서(100a)는 마이크로 렌즈(110), 컬러 필터층(120), 음 고정 전하층(negative fixed charge layer, 130), 제1 내지 제3 감도 조절 부재(141, 142, 143), 반도체 기판(150), DTI(Deep Trench Insulator) 구조물(160), 광전 변환 영역(170), 제1 게이트(181) 및 제2 게이트(182)를 포함할 수 있다.
마이크로 렌즈(110)는 곡률을 가지는 호이거나, 타원의 일부인 수직 단면 형상을 가질 수 있다.
컬러 필터층(120)은 마이크로 렌즈(110)의 하부에 배치될 수 있다. 컬러 필터층(120)은 마이크로 렌즈(110)를 통해서 입사된 반사 광(RL)을 통과시키고, 필요한 파장의 빛만을 광전 변환 영역(170)으로 입사시킬 수 있다. 컬러 필터층(120)은 컬러 필터 어레이로 지칭될 수 있다. 일부 실시예에서, 컬러 이미지, 적외선 이미지 또는 깊이 이미지만을 획득하기 위해서, 컬러 필터층(120)은 생략될 수 있다.
음 고정 전하층(130)은 컬러 필터층(120)의 하부에 배치될 수 있다. 음 고정 전하층(130)은 예를 들면, HfOx, AlOx, 또는 ZrOx와 같은 고유전율 물질로 형성할 수 있다.
마이크로 렌즈(110), 컬러 필터층(120) 및 음 고정 전하층(130)은 반도체 기판(150) 상에 순차적으로 적층될 수 있다. 일부 실시예에서, 음 고정 전하층(130)은 반도체 기판(150)과 직접 접하며, 반도체 기판(150)의 일 면 위를 덮을 수 있다. 일부 실시예에서, 마이크로 렌즈(110)와 음 고정 전하층(130) 사이에 버퍼층이 더 배치될 수 있다.
반도체 기판(150)은 예를 들면, Si, Ge, SiGe, SiC, GaAs, InAs, 및 InP 중에서 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예에서, 반도체 기판(150)은 제1 도전형을 가질 수 있다. 예를 들면, 제1 도전형은 p형일 수 있다. 반도체 기판(150)은 음 고정 전하층(130)과 접촉된 면에 배치된 제1 내지 제3 감도 조절 부재(141, 142, 143)를 포함할 수 있다. 제1 내지 제3 감도 조절 부재(141, 142, 143)는 반사 광(RL)을 산란시킬 수 있다. 제1 내지 제3 감도 조절 부재(141, 142, 143)에 의해 반사 광(RL)에 대한 감도가 증가될 수 있다. 본 명세서에서는 제1 내지 제3 감도 조절 부재(141, 142, 143)의 개수가 3개인 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 제1 내지 제3 감도 조절 부재(141, 142, 143)은 요철 형상을 가질 수 있으며, 산화물 등의 절연물로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
DTI 구조물(160)은 반도체 기판(150)의 외측면 또는 복수의 픽셀들 사이에 배치될 수 있다. DTI 구조물(160)은 예를 들면, 산화물, 질화물, 산질화물 또는 이들의 조합으로 이루어진 절연물일 수 있다. 일부 실시예에서, DTI 구조물(160)은 도전 물질층과 도전 물질층을 감싸는 커버 절연층으로 이루어질 수 있다.
마이크로 렌즈(110)를 통해 입사되는 반사 광(RL) 중 일부는 광전 변환 영역(170)을 향하여 진행할 수 있다. 마이크로 렌즈(110)를 통해 입사되는 반사 광(RL) 중 다른 일부는 제1 내지 제3 감도 조절 부재(141, 142, 143)에 의해 산란된 후, DTI 구조물(160)에 의하여 다시 반사될 수 있다. 이에 따르면, 반사 광(RL) 중 다른 일부의 광 경로가 증가함으로써 광전 변환 영역(170)에서의 흡수율이 증가하고 감도가 증가할 수 있다.
광전 변환 영역(170)은 제2 도전형을 가질 수 있다. 예를 들면, 제2 도전형은 n형일 수 있다. 광전 변환 영역(170)은 광전 변환 소자(PD)를 구성할 수 있다. 일 실시예에서, 광전 변환 영역(170)은 제1 게이트(181)의 일부와 제2 게이트(182)의 일부 상에 배치될 수 있다. 제1 게이트(181)는 오버플로우 트랜지스터의 게이트일 수 있다. 제2 게이트(182)는 포토 트랜지스터의 게이트일 수 있다.
도 2b를 참조하면, 도 2b에 도시된 이미지 센서(100b)는, 제3 게이트(183)를 더 포함할 수 있다. 제3 게이트(183)는 셔터 트랜지스터의 게이트일 수 있다. 다른 실시예에서, 도 2b에 도시된 이미지 센서(100b)에 포함된 광전 변환 영역(170)은 제2 게이트(182)의 상에 배치될 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 픽셀의 주요 부분에 대한 레이아웃을 예시적으로 나타내는 도면들이다.
도 3a를 참조하면, 도 3a에 도시된 픽셀(200a)은 도선(210), 오버플로우 트랜지스터(220), 포토 트랜지스터(230), 저장 트랜지스터(240), 및 전송 트랜지스터(250)를 포함할 수 있다.
도선(210)은 제1 방향(D1)으로 연장되도록 배치될 수 있다. 도선(210)의 일측에서 양의 공급 전압(VDD)이 제공될 수 있다. 도선(210)은 오버플로우 트랜지스터(220), 포토 트랜지스터(230), 저장 트랜지스터(240), 전송 트랜지스터(250)와 전기적으로 연결될 수 있다. 도선(210)에서 전송 트랜지스터(250)의 일측으로부터 연장된 부분에 플로팅 디퓨젼 노드(FD)가 형성될 수 있다.
일 실시예에서, 오버플로우 트랜지스터(220), 포토 트랜지스터(230), 저장 트랜지스터(240) 및 전송 트랜지스터(250)는 도선(210) 상에서 제1 방향(D1)으로 순차적으로 배치될 수 있다.
도 3b를 참조하면, 도 3b에 도시된 픽셀(200b)은 셔터 트랜지스터(260)를 더 포함할 수 있다.
일 실시 예에서, 셔터 트랜지스터(260)는 포토 트랜지스터(230) 및 저장 트랜지스터(240) 사이에 배치될 수 있다. 즉, 오버플로우 트랜지스터(220), 포토 트랜지스터(230), 셔터 트랜지스터(260), 저장 트랜지스터(240) 및 전송 트랜지스터(250)는 도선(210) 상에서 제1 방향(D1)으로 순차적으로 배치될 수 있다.
도 3c를 참조하면, 도 3c에 도시된 픽셀(200c)은 오버플로우 트랜지스터(220), 포토 트랜지스터(230), 저장 트랜지스터(240), 전송 트랜지스터(250), 및 셔터 트랜지스터(260)를 포함할 수 있다.
일 실시예에서, 오버플로우 트랜지스터(220), 셔터 트랜지스터(260), 저장 트랜지스터(240), 및 전송 트랜지스터(250)는 제1 방향(D1)으로 순차적으로 배치될 수 있다. 포토 트랜지스터(230)는, 오버플로우 트랜지스터(220) 및 셔터 트랜지스터(260)와 제2 방향(D2)으로 배치될 수 있다.
도 3a 및 도 3b 각각에 도시된 픽셀들(200a, 200b)은 포토 게이트 신호 변조 방식 또는 포토 게이트 신호 유지 방식으로 동작할 수 있다. 포토 게이트 신호 변조 방식은, 광 전하를 수집하는 인테그레이션 기간 동안 포토 게이트 신호를 토글링(toggling)시키는 방식일 수 있다. 포토 게이트 신호 변조 방식은 포토 게이트 모듈레이션으로도 지칭될 수 있다. 포토 게이트 신호 유지 방식은 인테그레이션 기간 동안 포토 게이트 신호를 턴 온 레벨로 유지하는 방식일 수 있다. 포토 게이트 신호 유지 방식은 스테틱(static) 포토 게이트로도 지칭될 수 있다. 도 3c에 도시된 픽셀(200c)은 포토 게이트 신호 유지 방식으로 동작할 수 있다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 픽셀에 대응하는 등가 회로도들이다.
도 4a를 참조하면, 일 실시예에서, 픽셀(Xij)은 서브 픽셀(XXa) 및 리드아웃 회로(ROCa)를 포함할 수 있다.
서브 픽셀(XXa)은 오버플로우 트랜지스터(OX), 포토 트랜지스터(PX), 광전 변환 소자(PD), 저장 트랜지스터(STX), 및 전송 트랜지스터(TX)를 포함할 수 있다.
오버플로우 트랜지스터(OX)는 양의 공급 전압(VDD)이 공급되는 도선과 포토 트랜지스터(PX) 사이에 접속될 수 있다. 여기서, "접속"된다는 의미는 직접적으로 연결되거나 전기적으로 연결됨을 의미할 수 있다. 오버플로우 트랜지스터(OX)는 광전 변환 소자(PD)에 의해 생성된 전하들이 저장 트랜지스터(STX)로 오버플로우(overflow)되는 것을 방지할 수 있다. 오버플로우 트랜지스터(OX)는 오버플로우 트랜지스터(OX)의 게이트에 인가되는 오버플로우 게이트 신호(OG)의 논리 레벨에 따라 온(on) 또는 오프(off)될 수 있다. 오버플로우 트랜지스터(OX)가 턴 온되면, 양의 공급 전압(VDD)이 광전 변환 소자(PD)에 제공될 수 있다. 오버플로우 트랜지스터(OX)는 일 실시예에서, 오버플로우 트랜지스터(OX)는 인테그레이션 기간이 시작되기 전에 광전 변환 소자(PD)에 축적된 광 전하를 제거(또는 리셋)할 수 있다. 일부 실시예에서, 오버플로우 트랜지스터(OX)는, 이미지 센서(1)가 거리 센서(depth sensor)로 동작하는 경우, 포토 트랜지스터(PX)와 반대되는 전압이 오버플로우 트랜지스터(OX)에 가해지거나 일정한 전압이 유지됨으로써, 상대적인 전압 차이를 기초로 전자의 이동 경로를 바꿀 수 있다.
광전 변환 소자(PD)는 오버플로우 트랜지스터(OX)와 포토 트랜지스터(PX)가 전기적으로 연결되는 노드에 접속될 수 있다. 광전 변환 소자(PD)는 입사된 반사 광에 의해 생성된 광 전하를 축적할 수 있다. 광전 변환 소자(PD)는, 예를 들면, 광 감지 소자로서 포토 다이오드(Photo diode), 포토 게이트(Photo gate) 또는 핀드 포토 다이오드(PPD; Pinned Photo diode) 등으로 구현될 수 있다.
일 실시예에서, 광전 변환 소자(PD)의 제1 단은, 포토 트랜지스터(PX)의 일 전극과 오버플로우 트랜지스터(OX)의 일 전극이 연결되는 노드에 연결될 수 있다. 광전 변환 소자(PD)의 제2 단은 접지 전압과 연결될 수 있다.
포토 트랜지스터(PX)는 오버플로우 트랜지스터(OX)와 저장 트랜지스터(STX) 사이에 접속될 수 있다. 포토 트랜지스터(PX)는 포토 게이트 신호(PG)에 응답하여 광전 변화 소자(PD)와 저장 트랜지스터(STX)를 전기적으로 연결할 수 있다. 포토 트랜지스터(PX)가 턴 온되면, 광전 변화 소자(PD)에 축적된 광 전하가 저장 트랜지스터(STX)에 제공될 수 있다.
일 실시예에서, 포토 트랜지스터(PX)는 제1 내지 제4 포토 게이트 신호들을 순차적으로 수신할 수 있다. 다른 실시예에서, 포토 트랜지스터(PX)는 제1 내지 제4 포토 게이트 신호들 중 서브 픽셀(XXa)의 위치에 따라 미리 정해진 포토 게이트 신호를 수신할 수 있다. 여기서, 서브 픽셀(XXa)의 위치는 매트릭스 형태의 픽셀 어레이에서 행과 열로 나타낼 수 있다.
저장 트랜지스터(STX)는 포토 트랜지스터(PX)와 전송 트랜지스터(TX) 사이에 접속될 수 있다. 저장 트랜지스터(STX)는 저장 제어 신호(SG)에 응답하여 광전 변화 소자(PD)에 축적된 광 전하를 일시적으로 축적할 수 있다.
전송 트랜지스터(TX)는 저장 트랜지스터(STX)와 플로팅 디퓨젼 노드(FD) 사이에 접속될 수 있다. 전송 트랜지스터(TX)는 전송 게이트 신호(TG)에 응답하여 저장 트랜지스터(STX)에 축적된 광 전하를 플로팅 디퓨젼 노드(FD)에 전달할 수 있다.
일 실시예에서, 전송 트랜지스터(TX)는 서브 픽셀(XXa)에 포함되지만, 이에 한정되는 것은 아니고, 다른 실시예에서는 전송 트랜지스터(TX)가 리드아웃 회로(ROCa)에 포함될 수도 있다.
리드아웃 회로(ROCa)는 리셋 트랜지스터(RX), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)를 포함할 수 있다.
리셋 트랜지스터(RX)는 양의 공급 전압(VDD)이 공급되는 도선과 플로팅 디퓨젼 노드(FD) 사이에 접속될 수 있다. 리셋 트랜지스터(RX)는 리셋 신호(RS)에 응답하여 턴 온될 수 있다. 리셋 트랜지스터(RX)가 턴 온되면, 플로팅 디퓨젼 노드(FD)에 축적된 광 전하들이 리셋될 수 있다.
구동 트랜지스터(DX)는 양의 공급 전압(VDD)이 공급되는 도선과 선택 트랜지스터(SX) 사이에 접속될 수 있다. 구동 트랜지스터(DX)의 게이트 전극은 플로팅 디퓨젼 노드(FD)에 연결될 수 있다. 구동 트랜지스터(DX)는 플로팅 디퓨젼 노드(FD)에 인가된 전압에 응답하여 플로팅 디퓨젼 노드(FD)의 전압을 증폭하여 출력할 수 있다.
선택 트랜지스터(SX)는 구동 트랜지스터(DX)와 출력 전압(VOUT)이 공급되는 도선 사이에 접속될 수 있다. 선택 트랜지스터(SX)는 선택 신호(SEL)에 응답하여 턴 온될 수 있다. 출력 전압(VOUT)은 선택 트랜지스터(SX)의 일 전극(예를 들어 소스 전극)으로부터 출력될 수 있다. 선택 트랜지스터(SX)의 일 전극(예를 들어 소스 전극)은 비트 라인과 전기적으로 연결될 수 있다. 출력 전압(VOUT)은 픽셀 신호(A'0, A'1, A'2 또는 A'3)로서 비트 라인을 통해 CDS/ADC 회로(34)에 제공될 수 있다.
도 4b를 참조하면, 도 4a에 도시된 저장 트랜지스터(STX) 대신에 저장 다이오드(SD)가 서브 픽셀에 설계될 수 있다. 도 4b에 도시된 픽셀(Xij)은 서브 픽셀(XXb) 및 리드아웃 회로(ROCa)를 포함할 수 있다. 서브 픽셀(XXb)은 오버플로우 트랜지스터(OX), 포토 트랜지스터(PX), 광전 변환 소자(PD), 저장 다이오드(SD), 및 전송 트랜지스터(TX)를 포함할 수 있다. 오버플로우 트랜지스터(OX), 포토 트랜지스터(PX), 광전 변환 소자(PD), 전송 트랜지스터(TX), 및 리드아웃 회로(ROCa)는 도 4a를참조하여 전술한 바와 같다.
저장 다이오드(SD)는 포토 트랜지스터(PX)와 전송 트랜지스터(TX)가 전기적으로 연결되는 노드에 접속될 수 있다. 저장 다이오드(SD)는 광전 변화 소자(PD)에 축적된 광 전하를 일시적으로 축적할 수 있다.
픽셀(Xij)은 저장 트랜지스터(STX) 및 저장 다이오드(SD)를 모두 포함할 수도 있다. 이 경우, 포토 다이오드(PD)로부터 전송된 전하들은 턴 온된 저장 트랜지스터(STX)를 통해 저장 다이오드(SD)에 저장될 수 있다. 본 명세서에서 "저장 소자"는 저장 트랜지스터(STX) 및 저장 다이오드(SD) 중 적어도 하나일 수 있다.
도 4c를 참조하면, 도 4c에 도시된 픽셀(Xij)은 서브 픽셀(XXc) 및 리드아웃 회로(ROCb)를 포함할 수 있다.
서브 픽셀(XXc)은, 오버플로우 트랜지스터(OX), 포토 트랜지스터(PX), 광전 변환 소자(PD), 셔터 트랜지스터(TGX), 저장 트랜지스터(STX), 및 전송 트랜지스터(TX)를 포함할 수 있다.
셔터 트랜지스터(TGX)는 포토 트랜지스터(PX) 및 저장 트랜지스터(STX) 사이에 접속될 수 있다. 셔터 트랜지스터(TGX)는 셔터 제어 신호(SC)에 응답하여 포토 트랜지스터(PX)와 저장 소자(예를 들어, 저장 트랜지스터(STX))를 전기적으로 연결할 수 있다. 셔터 트랜지스터(TGX)가 도 4c에 도시된 픽셀(Xij)에 포함됨에 따라 글로벌 셔터 동작의 성능이 증가될 수 있다. 글로벌 셔터 동작은 도 13을 참조하여 후술한다.
서브 픽셀(XXc)은 저장 소자에 포함되는 저장 다이오드(SD)를 더 포함할 수도 있다.
리드아웃 회로(ROCb)는, 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 선택 트랜지스터(SX), 제어 트랜지스터(CX) 및 커패시터(Vcap)를 포함할 수 있다.
제어 트랜지스터(CX)는 플로팅 디퓨젼 노드(FD)와 리셋 트랜지스터(RX) 사이에 접속될 수 있다. 제어 트랜지스터(CX)는 게인 제어 신호(DCG)에 응답하여 플로팅 디퓨젼 노드(FD)와 커패시터(Vcap)를 전기적으로 연결할 수 있다.
커패시터(Vcap)는 제1 단자와 제2 단자를 구비할 수 있다. 커패시터(Vcap)의 제1 단자는 리셋 트랜지스터(RX)의 일 전극과 제어 트랜지스터(CX)의 일 전극이 전기적으로 접속되는 노드에 전기적으로 연결될 수 있다. 커패시터(Vcap)의 제2 단자는 부스팅 신호(FDB)가 인가되는 도선에 전기적으로 연결될 수 있다.
게인 제어 신호(DCG)의 논리 레벨, 커패시터(Vcap)의 용량을 조절함으로써 픽셀의 이득(gain)이 조절될 수 있다.
리드아웃 회로(ROCb)는 도 4a 및 도 4b 각각에 도시된 픽셀(Xij)에 포함될 수도 있다.
도 4d를 참조하면, 도 4d에 도시된 픽셀(Xij)은 서브 픽셀(XXd) 및 리드아웃 회로(ROCa)를 포함할 수 있다. 서브 픽셀(XXd)은 오버플로우 트랜지스터(OX), 포토 트랜지스터(PX), 광전 변환 소자(PD), 셔터 트랜지스터(TGX), 저장 트랜지스터(STX), 및 전송 트랜지스터(TX)를 포함할 수 있다.
광전 변환 소자(PD)는 광전 변환 영역(170)에 포함될 수 있다. 광전 변환 영역(170)은 빛을 감지하고, 감지된 빛에 의한 전자-정공 쌍(electron-hole pair)을 생성할 수 있다. 한편, 포토 게이트 신호(PG)에 의해 포토 트랜지스터(PX) 하부에 디플리션 영역이 형성되고, 이 디플리션 영역에 의하여 전자-정공 쌍의 전자와 정공이 분리되고, 전자는 포토 트랜지스터(PX) 하부에 축적될 수 있다.
전송 트랜지스터(TX)는 전송 신호(TG)에 응답하여 포토 트랜지스터(PX) 하부의 전자를 플로팅 디퓨젼 노드(FD)으로 전달할 수 있다.
픽셀(Xij)에서 포토 트랜지스터(PX)가 생략된 픽셀 구조도 가능할 수 있다.
도 4e를 참조하면, 도 4e에 도시된 픽셀(Xij)은 서브 픽셀(XXe) 및 리드아웃 회로(ROCb)를 포함할 수 있다. 도 4e에 도시된 서브 픽셀(XXe)은 도 4d에 도시된 서브 픽셀(XXd)에서 저장 트랜지스터(STX) 대신에 저장 다이오드(SD)를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 제1 내지 제4 포토 게이트 신호들에 의한 동작을 설명하기 위한 도면이고, 도 6은 본 발명의 일 실시예에 따른 픽셀에서 출력되는 픽셀 신호들의 타이밍을 설명하는 도면이다.
도 5를 참조하면, 일 실시예에서, 변조 광(EL)은 구형파일 수 있다. 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3)은 변조 광(EL)에 대해 서로 다른 위상 차를 가질 수 있다. 예를 들면, 제1 포토 게이트 신호(PG0)는 변조 광(EL)에 대한 위상 차가 0°인 신호일 수 있다. 제2 포토 게이트 신호(PG1)는 변조 광(EL)에 대한 위상 차가 90°인 신호일 수 있다. 제3 포토 게이트 신호(PG2)는 변조 광(EL)에 대한 위상 차가 180°인 신호일 수 있다. 제4 포토 게이트 신호(PG3)는 변조 광(EL)에 대한 위상 차가 270°인 신호일 수 있다.
일 실시예에서, 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3)은 하나의 픽셀(Xij)에 포함된 포토 트랜지스터(PX)에 순차적으로 인가될 수 있다. 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3)은 적분 시간(Tint)을 사이에 두고 순차적으로 인가될 수 있다. 이에 따라, 하나의 픽셀(Xij)은, 도 6에 도시된 바와 같이, 제1 시점(t0)에서 제1 포토 게이트 신호(PG0)에 응답하여 제1 픽셀 신호(A'0)를 출력하고, 제2 시점(t1)에서 제2 포토 게이트 신호(PG1)에 응답하여 제2 픽셀 신호(A'1)를 출력하고, 제3 시점(t2)에서 제3 포토 게이트 신호(PG2)에 응답하여 제3 픽셀 신호(A'2)를 출력하고, 제4 시점(t3)에서 제4 포토 게이트 신호(PG3)에 응답하여 제4 픽셀 신호(A'3)를 출력할 수 있다. 시점들 간의 차는 적분 시간(Tint)일 수 있다.
다른 실시예에서, 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3)이 제1 내지 제4 서브 픽셀들을 포함하는 픽셀 그룹에 동시에 각각 인가될 수 있다. 예를 들면, 제1 포토 게이트 신호(PG0)가 제1 서브 픽셀에 인가되고, 제2 포토 게이트 신호(PG1)가 제2 서브 픽셀에 인가되고, 제3 포토 게이트 신호(PG2)가 제3 서브 픽셀에 인가되며, 제4 포토 게이트 신호(PG3)가 제4 서브 픽셀에 인가될 수 있다. 이에 따라, 제1 내지 제4 서브 픽셀들을 포함하는 픽셀 그룹은 제1 내지 제4 픽셀 신호들(A'0, A'1, A'2, A'3)을 동시에 출력할 수 있다. 이에 대한 설명은 도 11을 참조하여 후술한다.
오버플로우 트랜지스터(OX)의 게이트에는, 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3)의 논리 레벨과 반대되는 논리 레벨의 오버플로우 게이트 신호(OG)가 인가되거나 인정한 논리 레벨을 유지하는 오버플로우 게이트 신호(OG)가 인가될 수 있다. 오버플로우 게이트 신호(OG)의 논리 레벨이 일정한 경우에는 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3)에 대한 상대적 논리 레벨 차이에 의해(또는 전압 차이에 의해) 전자의 이동 방향이 결정될 수 있다.
도 6을 참조하면, 제1 픽셀 신호(A'0), 제2 픽셀 신호(A'1), 제3 픽셀 신호(A'2), 제4 픽셀 신호(A'3)는 수학식 1과 같이 표시될 수 있다.
[수학식 1]
Figure pat00001
여기에서, αk, n은 k에 해당하는 위상 차로 n(n은 자연수)번째의 해당 게이트 신호를 인가했을 때, 픽셀(Xij)에서 생성되는 전자의 수를 나타낸다. 변조 광(EL)과 제1 포토 게이트 신호(PG0)의 위상 차가 0°일 때 k는 0이고, 변조 광(EL)과 제2 포토 게이트 신호(PG1)의 위상 차가 90°일 때 k는 1이고, 변조 광(EL)과 제3 포토 게이트 신호(PG2)의 위상 차가 180°일 때 k는 2이며, 변조 광(EL)과 제4 포토 게이트 신호(PG3)의 위상 차가 270°일 때 k는 3이다. N=fm*Tint이고, fm은 변조 광(EL)의 주파수를 나타내고, Tint는 적분 시간을 나타낸다.
제1 내지 제4 픽셀 신호들(A'0, A'1, A'2, A'3)은 수학식 2와 같이 간략하게 나타낼 수 있다.
[수학식 2]
Figure pat00002
Figure pat00003
Figure pat00004
Figure pat00005
여기에서,
Figure pat00006
는 백그라운드 오프셋(background offset)을 나타내고,
Figure pat00007
는 디모듈레이션 인텐시티(demodulation intensity)를 나타낸다. 디모듈레이션 인텐시티(
Figure pat00008
)는 반사 광(RL)의 강도를 의미한다.
제1 내지 제4 픽셀 신호들(A'0, A'1, A'2, A'3) 각각은, CDS/ADC 회로(34)에 의해 상관 이중 샘플링되고, 제1 내지 제4 디지털 픽셀 신호들(A0, A1, A2, A3)로 변환되며, 신호 처리기(36)에 제공될 수 있다.
신호 처리기(36)는 아래의 수학식 3과 같이 제1 내지 제4 디지털 픽셀 신호들(A0, A1, A2, A3)을 합산함으로써 컬러 정보(C)를 계산할 수 있다. 픽셀(Xij)의 컬러 이미지는 컬러 필터에 의해 결정된다.
[수학식 3]
Figure pat00009
한편, 위상 차(
Figure pat00010
)는 수학식 4와 같이 계산될 수 있다.
[수학식 4]
Figure pat00011
변조 광(EL)과 반사 광(RL)의 시간 차(tΔ)는, 이미지 센서(1)와 물체(2) 간의 거리(d)와 광속(c)을 이용해 수학식 5와 같이 추정될 수 있다.
[수학식 5]
Figure pat00012
신호 처리기(36)는 수학식 4와 수학식 5를 이용하여 깊이 정보(
Figure pat00013
)를 수학식 6과 같이 계산할 수 있다.
[수학식 6]
Figure pat00014
신호 처리기(36)는 각 픽셀의 컬러 정보(C)와 깊이 정보(
Figure pat00015
)를 바탕으로 물체(2)의 컬러 이미지와 깊이 이미지를 생성할 수 있다. 즉, 신호 처리기(36)는 복수의 픽셀들(Xij, i=1~n, j=1~m) 각각의 컬러 정보(C)를 조합함으로써 물체(2)의 컬러 이미지를 생성하고, 복수의 픽셀들(Xij, i=1~n, j=1~m) 각각의 깊이 정보(
Figure pat00016
)를 조합하여 물체(2)의 깊이 이미지를 생성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 제1 및 제2 서브 픽셀들에 대한 레이아웃을 예시적으로 나타내는 도면들이다.
도 7을 참조하면, 제1 서브 픽셀(XX1)은 제1 오버플로우 트랜지스터(220_1), 제1 포토 트랜지스터(230_1), 제1 저장 트랜지스터(240_1) 및 제1 전송 트랜지스터(250_1)를 포함할 수 있다. 제1 오버플로우 트랜지스터(220_1), 제1 포토 트랜지스터(230_1), 제1 저장 트랜지스터(240_1) 및 제1 전송 트랜지스터(250_1)는 도선(210) 상에서 제1 방향(D1)으로 순차적으로 배치될 수 있다.
제2 서브 픽셀(XX2)은 제2 오버플로우 트랜지스터(220_2), 제2 포토 트랜지스터(230_2), 제2 저장 트랜지스터(240_2) 및 제2 전송 트랜지스터(250_2)를 포함할 수 있다. 제2 전송 트랜지스터(250_2), 제2 저장 트랜지스터(240_2), 제2 포토 트랜지스터(230_2), 및 제2 오버플로우 트랜지스터(220_2)는 도선(210) 상에서 제1 방향(D1)으로 순차적으로 배치될 수 있다.
제1 오버플로우 트랜지스터(220_1) 및 제2 오버플로우 트랜지스터(220_2) 각각의 일 측면에서 양의 공급 전압(VDD)이 공급될 수 있다.
제1 서브 픽셀(XX1)과 제2 서브 픽셀(XX2)은 하나의 픽셀 그룹에 포함될 수 있다. 제1 서브 픽셀(XX1)과 제2 서브 픽셀(XX2)은 서로 인접하게 배치될 수 있다. 제1 서브 픽셀(XX1)과 제2 서브 픽셀(XX2)은 플로팅 디퓨젼 노드(FD)를 기준으로 서로 대칭될 수 있다. 일 실시예에서, 제1 서브 픽셀(XX1)과 제2 서브 픽셀(XX2)은 제1 방향(D1)으로 나란히 배치될 수 있다. 다른 실시예에서, 제1 서브 픽셀(XX1)과 제2 서브 픽셀(XX2)은 제1 방향(D1)과 직교하는 제2 방향(D2)으로 나란히 배치될 수 있다. 하지만, 이에 한정되는 것은 아니다.
서로 인접하게 배치된 제1 서브 픽셀(XX1)과 제2 서브 픽셀(XX2)은 플로팅 디퓨젼 노드(FD)를 통해 전기적으로 연결될 수 있다. 구체적으로 예를 들면, 제1 전송 트랜지스터(250_1)의 일 전극(예를 들어, 소스 전극) 및 제2 전송 트랜지스터(250_2)의 일 전극(예를 들어, 소스 전극)이 플로팅 디퓨젼 노드(FD)를 통해 전기적으로 연결될 수 있다. 제1 서브 픽셀(XX1)과 제2 서브 픽셀(XX2) 각각에 의해 축적된 광 전하들이 플로팅 디퓨젼 노드(FD)에 축적될 수 있다.
리드아웃 회로(예, ROCa, 도 4a)는 플로팅 디퓨젼 노드(FD)에 전기적으로 연결되므로, 플로팅 디퓨젼 노드(FD)를 통해 제1 서브 픽셀(XX1)과 제2 서브 픽셀(XX2)에 전기적으로 연결될 수 있다.
도 8은 본 발명의 일 실시예에 따른 픽셀 어레이를 예시적으로 나타낸 도면이다. 도 8에 도시된 실시예를 설명함에 있어서, 픽셀 어레이(300a)는 4X4 매트릭스 형태로 배열된 16개의 서브 픽셀들(XX11~XX44)을 포함하는 것으로 가정한다.
도 8을 참조하면, 픽셀 어레이(300a)는 제1 내지 제16 서브 픽셀들(XX11~XX44) 및 복수의 리드아웃 회로(ROC)들을 포함할 수 있다. 제1 내지 제16 서브 픽셀들(XX11~XX44)은 도 4a 내지 도 4e를 참조하여 전술한 서브 픽셀 구조를 가질 수 있다. 복수의 리드아웃 회로(ROC)들 각각은 도 4a 내지 도 4e를 참조하여 전술한 리드아웃 회로 구조를 가질 수 있다.
제1 내지 제16 서브 픽셀들(XX11~XX44)은 미리 설정된 기준에 따른 픽셀 그룹으로 구분될 수 있다. 예를 들면, 제1 픽셀 그룹(UX1)은 제1, 제2, 제5, 제6 서브 픽셀들(XX11, XX12, XX21, XX22)을 포함할 수 있다. 제2 픽셀 그룹(UX2)은 제3, 제4, 제7, 제8 서브 픽셀들(XX13, XX14, XX23, XX24)을 포함할 수 있다. 제3 픽셀 그룹(UX3)은 제9, 제10, 제13, 제14 서브 픽셀들(XX31, XX32, XX41, XX42)을 포함할 수 있다. 제4 픽셀 그룹(UX4)은 제11, 제12, 제15, 제16 서브 픽셀들(XX33, XX34, XX43, XX44)을 포함할 수 있다.
하나의 리드아웃 회로(ROC)는, 플로팅 디퓨젼 노드(FD)를 통해, 같은 열에서 서로 인접한 2 개의 서브 픽셀들과 전기적으로 연결될 수 있다. 즉, 인접하게 배치된 서브 픽셀들은 하나의 리드아웃 회로(ROC)를 서로 공유할 수 있다. 예를 들면, 제5 서브 픽셀(XX21)과 제9 서브 픽셀(XX31)은 같은 열에서 서로 인접하게 배치되므로, 제5 서브 픽셀(XX21)과 제9 서브 픽셀(XX31) 간에 하나의 리드아웃 회로(ROC)가 전기적으로 연결될 수 있다. 또한, 제6 서브 픽셀(XX22)과 제10 서브 픽셀(XX32) 간에 하나의 리드아웃 회로(ROC)가 전기적으로 연결될 수 있다. 하지만, 이에 한정되는 것은 아니며, 하나의 리드아웃 회로(ROC)는 같은 행에서 서로 인접한 2 개의 서브 픽셀들과 전기적으로 연결될 수도 있다. 이와 같이, 서로 인접한 2 개의 서브 픽셀들이 하나의 리드아웃 회로(ROC)를 공유하는 구조는 2-Shared 구조로 지칭될 수 있다.
전술한 바에 의하면, 리드아웃 회로를 공유함으로써 픽셀 어레이의 사이즈가 감소되고, 픽셀 어레이의 사이즈가 감소됨에 따라 이미지 센서를 집적화하는 효과가 있다.
도 9는 본 발명의 일 실시예에 따른 제1 내지 제4 서브 픽셀들에 대한 레이아웃을 예시적으로 나타내는 도면들이다.
도 9를 참조하면, 제1 서브 픽셀(XX1) 및 제2 서브 픽셀(XX2)은 도 7을 참조하여 전술한 바와 같이, 같은 플로팅 디퓨젼 노드(FD)에 전기적으로 연결될 수 있다. 제3 서브 픽셀(XX3) 및 제4 서브 픽셀(XX4)도 같은 플로팅 디퓨젼 노드(FD)에 전기적으로 연결될 수 있다. 제3 서브 픽셀(XX3)은 제3 오버플로우 트랜지스터(220_3), 제3 포토 트랜지스터(230_3), 제3 저장 트랜지스터(240_3) 및 제3 전송 트랜지스터(250_3)를 포함할 수 있다. 제4 서브 픽셀(XX4)은 제4 오버플로우 트랜지스터(220_4), 제4 포토 트랜지스터(230_4), 제4 저장 트랜지스터(240_4) 및 제4 전송 트랜지스터(250_4)를 포함할 수 있다. 제1 내지 제4 오버플로우 트랜지스터들(220_1, 220_2, 220_3, 220_4) 각각의 일 측면에서 양의 공급 전압(VDD)이 공급될 수 있다.
제1 내지 제4 서브 픽셀들(XX1, XX2, XX3, XX4)은 하나의 픽셀 그룹에 포함될 수 있다. 제1 내지 제4 서브 픽셀들(XX1, XX2, XX3, XX4)은 플로팅 디퓨젼 노드(FD)를 기준으로 서로 대칭될 수 있다. 제1 내지 제4 서브 픽셀들(XX1, XX2, XX3, XX4)은 서로 인접하게 배치되며, 플로팅 디퓨젼 노드(FD)를 통해 전기적으로 연결될 수 있다. 구체적으로 예를 들면, 제1 내지 제4 전송 트랜지스터들(240_1, 240_2, 240_3, 240_4) 각각의 일 전극(예를 들어, 소스 전극) 플로팅 디퓨젼 노드(FD)를 통해 전기적으로 연결될 수 있다.
리드아웃 회로(예, ROCa, 도 4a)는 플로팅 디퓨젼 노드(FD)에 전기적으로 연결되므로, 플로팅 디퓨젼 노드(FD)를 통해 제1 내지 제4 서브 픽셀들(XX1, XX2, XX3, XX4)에 전기적으로 연결될 수 있다.
도 10은 본 발명의 일 실시예에 따른 복수의 서브 픽셀들과 리드아웃 회로 간의 연결 관계를 설명하기 위한 도면이다. 도 10에 도시된 실시예를 설명함에 있어서, 픽셀 어레이(300b)는 4X4 매트릭스 형태로 배열된 16개의 서브 픽셀들을 포함하는 것으로 가정한다.
도 10을 참조하면, 픽셀 어레이(300b)는 제1 내지 제16 서브 픽셀들(XX11~XX44) 및 복수의 리드아웃 회로(ROC)들을 포함할 수 있다.
제1 내지 제16 서브 픽셀들(XX11~XX44)은 제1 내지 제4 픽셀 그룹들(UX1, UX2, UX3, UX4)로 구분될 수 있다.
하나의 리드아웃 회로(ROC)는, 플로팅 디퓨젼 노드(FD)를 통해, 서로 인접한 4 개의 서브 픽셀들과 전기적으로 연결될 수 있다. 예를 들면, 제6 서브 픽셀(XX22), 제7 서브 픽셀(XX23), 제10 서브 픽셀(XX32), 및 제11 서브 픽셀(XX33)은 하나의 리드아웃 회로(ROC)를 공유할 수 있다. 하지만, 이에 한정되는 것은 아니다. 이와 같이, 서로 인접한 4 개의 서브 픽셀들이 하나의 리드아웃 회로(ROC)를 공유하는 구조는 4-Shared 구조로 지칭될 수 있다.
도 10에 도시된 픽셀 어레이(300b)의 사이즈는 도 8에 도시된 픽셀 어레이(300a)의 사이즈보다 더 작을 수 있다. 따라서, 도 10에 도시된 실시예에 의하면, 이미지 센서가 더욱 집적화될 수 있다.
도 11은 본 발명의 일 실시예에 따른 복수의 픽셀 그룹들에 인가되는 복수의 포토 게이트 신호들을 설명하기 위한 도면이다. 도 11에 도시된 실시예를 설명함에 있어서, 도 11에 도시된 픽셀 어레이(300c)는 4-Shared 구조인 것으로 가정한다.
도 11을 참조하면, 픽셀 어레이(300c)에서 제1 내지 제4 픽셀 그룹들(UX1, UX2, UX3, UX4) 및 복수의 리드아웃 회로(ROC)들을 포함할 수 있다.
일 실시예에서, 포토 게이트 컨트롤러(32)는, 인테그레이션 기간 동안, 변조 광과 위상 차가 각각 0°, 90°, 180° 및 270°인 서로 다른 제1 내지 제4 포토 게이트 신호들 각각을 하나의 픽셀 그룹에 포함된 복수의 서브 픽셀들에 각각 제공할 수 있다. 구체적으로, 변조 광(EL)에 대해 제1 내지 제4 위상 차들(θ0, θ1, θ2, θ3)을 각각 갖는 포토 게이트 신호들이 각 픽셀 그룹에 동시에 제공될 수 있다. 예를 들면, 제1 픽셀 그룹(UX1)의 경우, 변조 광(EL)에 대해 제1 위상 차(θ0)를 갖는 포토 게이트 신호가 제1 서브 픽셀(XX11)에 인가되고, 변조 광(EL)에 대해 제2 위상 차(θ1)를 갖는 포토 게이트 신호가 제2 서브 픽셀(XX12)에 인가되고, 변조 광(EL)에 대해 제3 위상 차(θ2)를 갖는 포토 게이트 신호가 제5 서브 픽셀(XX21)에 인가되고, 변조 광(EL)에 대해 제4 위상 차(θ3)를 갖는 포토 게이트 신호가 제6 서브 픽셀(XX22)에 인가될 수 있다. 다른 예를 들면, 제2 픽셀 그룹(UX2)의 경우, 변조 광(EL)에 대해 제2 위상 차(θ1)를 갖는 포토 게이트 신호가 제3 서브 픽셀(XX13)에 인가되고, 변조 광(EL)에 대해 제1 위상 차(θ0)를 갖는 포토 게이트 신호가 제4 서브 픽셀(XX14)에 인가되고, 변조 광(EL)에 대해 제4 위상 차(θ3)를 갖는 포토 게이트 신호가 제7 서브 픽셀(XX23)에 인가되고, 변조 광(EL)에 대해 제3 위상 차(θ2)를 갖는 포토 게이트 신호가 제8 서브 픽셀(XX24)에 인가될 수 있다. 특정 위상 차를 갖는 포토 게이트 신호가 어느 픽셀에 인가되는지 여부는 서브 픽셀의 위치에 따라 미리 설정될 수 있다. 예를 들어, 제1 위상 차(θ0)는 변조 광(EL)에 대해 180°이고, 제2 위상 차(θ1)는 270°이고, 제3 위상 차(θ2)는 90°이며, 제4 위상 차(θ3)는 0°일 수 있다. 하지만, 이에 한정되는 것은 아니다.
제1 위상 차(θ0)를 갖는 포토 게이트 신호가 인가되는 어느 하나의 라인이 제1 서브 픽셀(XX11), 제4 서브 픽셀(XX14), 제16 서브 픽셀(XX44) 및 제13 서브 픽셀(XX41)에 연결될 수 있다. 제2 위상 차(θ1)를 갖는 포토 게이트 신호가 인가되는 라인이 제2 서브 픽셀(XX12), 제3 서브 픽셀(XX13), 제14 서브 픽셀(XX42) 및 제15 서브 픽셀(XX43)에 연결될 수 있다. 제3 위상 차(θ2)를 갖는 포토 게이트 신호가 인가되는 라인이 제5 서브 픽셀(XX21), 제8 서브 픽셀(XX24), 제9 서브 픽셀(XX31) 및 제12 서브 픽셀(XX34)에 연결될 수 있다. 제4 위상 차(θ3)를 갖는 포토 게이트 신호가 인가되는 라인이 제6 서브 픽셀(XX22), 제7 서브 픽셀(XX23), 제10 서브 픽셀(XX32) 및 제11 서브 픽셀(XX33)에 연결될 수 있다. 하지만, 이에 한정되는 것은 아니며, 신호가 인가되는 라인과 서브 픽셀 간의 연결 방법은 설계 방법에 따라 다양할 수 있다.
제1 내지 제4 위상 차들(θ0, θ1, θ2, θ3)을 갖는 포토 게이트 신호들이 각 픽셀 그룹에 동시에 제공되는 것은 페이즈 모자이크(Phase mosaic) 방식으로 지칭될 수 있다. 페이즈 모자이크 방식에 따라 깊이 이미지를 생성하는 경우, 서로 다른 위상 차를 갖는 포토 게이트 신호들이 1-탭 구조의 픽셀에 순차적으로 인가하는 방식에 비하여, 동작 시간이 단축될 수 있는 장점이 있다.
도 12a 내지 도 12d는 본 발명의 일 실시예에 따른 픽셀에 인가되는 신호들을 개략적으로 나타내는 타이밍도들이다.
도 12a 내지 도 12d에 도시된 실시예들은 글로벌 셔터 방식으로 동작하는 하나의 서브 픽셀에 인가되는 신호들의 타이밍을 나타낸다. 구체적으로, 도 12a 내지 도 12c에 도시된 실시예들은 포토 게이트 신호 변조 방식으로 깊이 이미지를 획득하기 위한 신호들의 타이밍을 나타내고, 도 12d에 도시된 실시예는 포토 게이트 신호 유지 방식으로 깊이 이미지를 획득하기 위한 신호들의 타이밍을 나타낸다.
도 12a를 참조하면, 글로벌 셔터 방식은 글로벌 리셋(GLOBAL RESET), 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION), 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)을 포함할 수 있다.
글로벌 리셋(GLOBAL RESET)에서, 오버플로우 게이트 신호(OG)는 턴 온 레벨, 예를 들면 논리 하이 레벨을 가질 수 있다. 포토 게이트 신호(PG), 저장 제어 신호(SG) 및 전송 게이트 신호(TG)는 턴 오프 레벨, 예를 들면 논리 로우 레벨을 가질 수 있다. 저장 제어 신호(SG)는 설계 방법에 따라서 턴 온 레벨(예를 들어, 논리 하이 레벨)을 가질 수 있다.
모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION)에서, 오버플로우 게이트 신호(OG) 및 포토 게이트 신호(PG) 각각은 턴 온 레벨 및 턴 오프 레벨로 토글링될 수 있다. 오버플로우 게이트 신호(OG) 및 포토 게이트 신호(PG)의 위상 차는 180°일 수 있다. 일 실시예에서, 도 12a에 도시된 포토 게이트 신호(PG)는, 서브 픽셀의 위치에 따라 미리 정해진 신호로서, 도 5를 참조하여 전술한 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3) 중 어느 하나의 포토 게이트 신호, 예를 들어 제1 포토 게이트 신호(PG0)일 수 있다. 하지만, 이에 한정되는 것은 아니다.
차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)에서, 오버플로우 게이트 신호(OG)는 턴 온 레벨을 가질 수 있다. 포토 게이트 신호(PG), 저장 제어 신호(SG) 및 전송 게이트 신호(TG)는 턴 오프 레벨을 가질 수 있다. 저장 제어 신호(SG)는 설계 방법에 따라서 턴 온 레벨을 가질 수도 있다.
도 4a에 도시된 서브 픽셀(XXa)은 도 12a에 도시된 신호들의 타이밍을 기초로 동작할 수 있다.
도 12b를 참조하면, 오버플로우 게이트 신호(OG), 포토 게이트 신호(PG), 저장 제어 신호(SG) 및 전송 게이트 신호(TG)는 도 12a를 참조하여 전술한 바와 같다.
서브 픽셀, 예를 들어 도 4c에 도시된 서브 픽셀(XXc)은 셔터 트랜지스터(TGX)를 더 포함할 수 있다. 셔터 트랜지스터(TGX)에 인가되는 셔터 제어 신호(SC)는, 글로벌 리셋(GLOBAL RESET)에서 턴 오프 레벨을 가지고, 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION)에서 턴 온 레벨을 가지며, 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)에서, 턴 오프 레벨을 가질 수 있다. 도 4c 및 도 12b에 도시된 실시예들에 의하면, 글로벌 셔터 동작의 성능이 증가될 수 있다.
오버플로우 게이트 신호(OG)의 턴 온 레벨의 크기(또는 진폭)는 포토 게이트 신호(PG)의 턴 온 레벨의 크기(또는 진폭)보다 크고 셔터 제어 신호(SC)의 턴 온 레벨의 크기(또는 진폭)보다 작을 수 있다.
도 12c를 참조하면, 도 4a에 도시된 서브 픽셀(XXa)은 도 12c에 도시된 신호들의 타이밍을 기초로 동작할 수 있다.
포토 게이트 신호(PG), 저장 제어 신호(SG) 및 전송 게이트 신호(TG)는 도 12a를 참조하여 전술한 바와 같다.
오버플로우 게이트 신호(OG)는, 도 12a를 참조하여 전술한 바와 다르게, 글로벌 리셋(GLOBAL RESET), 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION), 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)에서 턴 온 레벨을 가질 수 있다.
다른 실시예에서, 도 12c에 도시된 포토 게이트 신호(PG)는 도 5를 참조하여 전술한 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3)이 순차적으로 제공되는 것을 나타낼 수 있다.
도 12d를 참조하면, 오버플로우 게이트 신호(OG), 저장 제어 신호(SG) 및 전송 게이트 신호(TG)는 도 12a를 참조하여 전술한 바와 같다.
포토 게이트 신호(PG)는 글로벌 리셋(GLOBAL RESET)에서 턴 오프 레벨을 가지고, 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION)에서 턴 온 레벨을 가지며, 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)에서, 턴 오프 레벨을 가질 수 있다. 포토 게이트 신호(PG)는 전 구간에서 턴 온 레벨을 가질 수도 있다.
서브 픽셀, 예를 들어 도 4c에 도시된 서브 픽셀(XXc)은 셔터 트랜지스터(TGX)를 더 포함할 수 있다.
일 실시예에서, 셔터 트랜지스터(TGX)에 인가되는 셔터 제어 신호(SC)는, 서브 픽셀의 위치에 따라 미리 정해진 신호로서, 제1 내지 제4 셔터 제어 신호들 중 어느 하나의 셔터 제어 신호일 수 있다. 도 11을 참조하여 예를 들면, 도 11에 도시된 제1 픽셀 그룹(UX1)의 경우, 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION) 동안, 변조 광(EL)과 위상 차가 0°인 제1 셔터 제어 신호가 제1 서브 픽셀(XX11)에 인가되고, 변조 광(EL)과 위상 차가 90°인 제2 셔터 제어 신호가 제2 서브 픽셀(XX12)에 인가되고, 변조 광(EL)과 위상 차가 180°인 제3 셔터 제어 신호가 제5 서브 픽셀(XX21)에 인가되며, 변조 광(EL)과 위상 차가 270°인 제4 셔터 제어 신호가 제6 서브 픽셀(XX22)에 인가될 수 있다. 일 실시예에서, 제1 내지 제4 셔터 제어 신호들 각각은, 턴 온 레벨 및 턴 오프 레벨로 토글링되며, 오버플로우 게이트 신호(OG)에 대해 180° 위상 차를 가질 수 있다.
다른 실시예에서, 셔터 제어 신호(SC)는, 변조 광(EL)과 위상 차가 각각 0°, 90°, 180° 및 270°인 서로 다른 제1 내지 제4 셔터 제어 신호들일 수 있다. 이 경우, 제1 내지 제4 셔터 제어 신호들이 하나의 서브 픽셀, 예를 들어 도 4d에 도시된 서브 픽셀(XXd)에 포함된 포토 트랜지스터(PX)의 게이트에 인가될 수 있다.
셔터 제어 신호(SC)의 턴 온 레벨의 크기(또는 진폭)는 포토 게이트 신호(PG)의 턴 온 레벨의 크기(또는 진폭)보다 클 수 있다.
도 12d에 도시된 오버플로우 게이트 신호(OG)는 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION) 동안에 턴 온 레벨을 가질 수도 있다. 이 경우, 셔터 제어 신호(SC)는 턴 온 레벨 및 턴 오프 레벨로 토글링될 수 있다.
도 13은 본 발명의 일 실시예에 따른 글로벌 셔터 동작을 설명하기 위한 도면이다. 도 13에 도시된 실시예를 설명함에 있어서, 픽셀 어레이(33)는 제1 내지 제4 픽셀 행들(R1, R2, R3, R4)을 포함하는 것으로 가정한다.
도 13을 참조하면, 글로벌 셔터 방식은 글로벌 리셋(GLOBAL RESET), 모듈레이션 기간(MODULATION), 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)으로 구분될 수 있다.
제1 내지 제4 픽셀 행들은, 글로벌 리셋(GLOBAL RESET) 및 모듈레이션 기간(MODULATION) 동안, 동시에 구동될 수 있다. 구체적인 구동 방법은 도 12a 내지 도 12d를 참조하여 전술한 바와 같다.
제1 내지 제4 픽셀 행들은, 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)에 순차적으로 구동될 수 있다. 예를 들면, 제1 픽셀 행(R1), 제2 픽셀 행(R2), 제3 픽셀 행(R3) 및 제4 픽셀 행(R4) 순으로 순차적으로 구동될 수 있다. 구체적인 구동 방법은 도 12a 내지 도 12d를 참조하여 전술한 바와 같다.
본 발명의 일 실시예에 따른 글로벌 셔터 방식에 의하면, 움직이는 물체에 대한 왜곡된 이미지를 얻는 것(또는 젤로 현상)을 방지할 수 있다.
도 14a 내지 도 14c는 본 발명의 다른 실시예에 따른 복수의 픽셀 그룹들에 인가되는 복수의 포토 게이트 신호들을 설명하기 위한 도면이다.
도 1, 도 2a, 도 2b, 및 도 14a를 참조하면, 이미지 센서(1)가 컬러 이미지를 획득하기 위해, 컬러 필터층(120)이 픽셀 어레이(300d) 상에 일부 배치될 수 있다. 컬러 필터층(120)에서 제1 내지 제16 서브 픽셀들(XX11~XX44) 각각에 대하여 하나의 컬러 필터가 배치될 수 있다.“R"로 표시된 서브 픽셀은 적색에 관한 컬러 이미지를 생성하기 위한 적색 픽셀 신호를 생성하고, "G"로 표시된 서브 픽셀은 녹색에 관한 컬러 이미지를 생성하기 위한 녹색 픽셀 신호를 생성하고,"B"로 표시된 서브 픽셀은 청색에 관한 컬러 이미지를 생성하기 위한 청색 픽셀 신호를 생성할 수 있다. “R", "G" 및 "B"로 표시된 서브 픽셀은 컬러 픽셀로 지칭될 수 있다.
적색에 관한 컬러 이미지를 얻는 동작의 경우, 반사 광(RL)이 적색 컬러 픽셀들(예, XX11, XX13, XX31, XX33)에 입사되고, 제1 내지 제4 포토 게이트 신호들이 적색 컬러 픽셀들(예, XX11, XX13, XX31, XX33)에 순차적으로 인가될 수 있다. 이 경우, 적색 컬러 픽셀들(예, XX11, XX13, XX31, XX33) 각각은 제1 내지 제4 포토 게이트 신호들에 응답하여 전하를 축적할 수 있다. 제1 내지 제4 레드 픽셀 신호들이 리드아웃 회로(ROC)를 통해 순차적으로 출력될 수 있다.
레드 픽셀 신호는 수학식 7과 같이 표시될 수 있다.
[수학식7]
Figure pat00017
Figure pat00018
Figure pat00019
Figure pat00020
이때, A'0,R은 제1 레드 픽셀 신호이고, A'1,R은 제2 레드 픽셀 신호이고, A'2,R은 제3 레드 픽셀 신호이며, A'3,R은 제4 레드 픽셀 신호이다. 수학식 7에서, 서브 픽셀의 적색 컬러 값은 백그라운드 오프셋
Figure pat00021
성분으로부터 또는 디듈레이션 인텐시티
Figure pat00022
성분으로부터 신호 처리하여 추출될 수 있다. 제1 내지 제4 레드 픽셀 신호들은 제1 내지 제4 디지털 레드 픽셀 신호들(미도시)로 변환될 수 있다.
신호 처리기(36)는 제1 내지 제4 디지털 레드 픽셀 신호들을 합산하여 적색 컬러 정보(
Figure pat00023
)를 수학식 8과 같이 계산할 수 있다.
[수학식 8]
Figure pat00024
이때, A0,R은 제1 디지털 레드 픽셀 신호이고, A1,R은 제2 디지털 레드 픽셀 신호이고, A2,R은 제3 디지털 레드 픽셀 신호이며, A3,R은 제4 디지털 레드 픽셀 신호이다.
신호 처리기(36)는 제1 내지 제4 디지털 레드 픽셀 신호들을 기초로 적색 컬러 픽셀들(예, XX11, XX13, XX31, XX33)의 위상 차(
Figure pat00025
R)를 수학식 9와 같이 추정할 수 있다.
[수학식 9]
Figure pat00026
이에 따라, 신호 처리기(36)는 적색 컬러 픽셀들(예, XX11, XX13, XX31, XX33)의 깊이 정보(
Figure pat00027
R)를 수학식 10와 같이 계산할 수 있다.
[수학식 10]
Figure pat00028
이와 유사하게, 신호 처리기(36)는 녹색 컬러 픽셀들(예, XX12, XX14, XX32, XX34)의 녹색 컬러 정보(
Figure pat00029
), 위상 차(
Figure pat00030
G ), 및 깊이 정보(
Figure pat00031
G )를 계산할 수 있다. 또한, 신호 처리기(36)는 청색 컬러 픽셀들(예, XX22, XX24, XX42, XX44)의 청색 컬러 정보(
Figure pat00032
), 위상 차(
Figure pat00033
B ), 및 깊이 정보(
Figure pat00034
B )를 계산할 수 있다.
컬러 이미지는 3개의 분리된 적색 컬러 값, 녹색 컬러 값, 및 청색 컬러 값이 결합된 이미지일 수 있다.
도 14a에는 적색, 녹색, 청색에 기초한 컬러 패턴이 도시되어 있으나, 이에 국한되지 않고, 다양한 필터 패턴들을 이용할 수 있다. 예를 들어, 옥색(Cyan color), 자청색(Magenta color) 및 노란색(yellow color)에 기초한 CMY 컬러 패턴이 적용될 수도 있다.
픽셀 어레이(300d)에서, 컬러 필터층(120)이 배치되지 않는 서브 픽셀, 즉 "Z"라 표시된 서브 픽셀은 깊이 이미지를 생성하기 위한 픽셀 신호를 생성하며, 거리 픽셀로 지칭될 수 있다.
도 14a에 도시된 복수의 리드아웃 회로(ROC)들 중 어느 하나의 리드아웃 회로(ROC)는 어느 하나의 플로팅 디퓨젼 노드(FD)에 연결되고, 적색 컬러 픽셀, 녹색 컬러 픽셀, 청색 컬러 픽셀, 및 거리 픽셀도 같은 플로팅 디퓨젼 노드(FD)에 연결될 수 있다. 예를 들면, 청색 컬러 픽셀인 제6 서브 픽셀(XX22), 거리 픽셀인 제7 서브 픽셀(XX23), 녹색 컬러 픽셀인 제10 서브 픽셀(XX32), 적색 컬러 픽셀인 제11 서브 픽셀(XX33)은 하나의 리드아웃 회로(ROC)를 공유할 수 있다. 복수의 리드아웃 회로(ROC)들 중 다른 하나의 리드아웃 회로(ROC)는 또 다른 하나의 플로팅 디퓨전 노드(FD)에 연결되고, 인접하게 배치된 서브 픽셀들이 그 플로팅 디퓨전 노드(FD)에 연결될 수 있다. 일 실시예에서, 도 14a에 도시된 4 개의 서브 픽셀들, 예를 들어 적색 컬러 픽셀, 녹색 컬러 픽셀, 청색 컬러 픽셀, 및 거리 픽셀이 하나의 리드아웃 회로(ROC)를 공유할 수 있다.
도 14b를 참조하면, 픽셀 어레이(300e)는 테트라 RGBZ 패턴(Tetra RGBZ pattern) 형태로 배치될 수 있다. 테트라 RGBZ 패턴은 서로 다른 3 개의 컬러 픽셀들과 1 개의 거리 픽셀을 포함하는 픽셀 그룹이 반복적으로 나열되고, 같은 특성을 갖는 서브 픽셀들이 서로 인접하게 배치되는 패턴일 수 있다.
픽셀 어레이(300e)에서, 같은 색의 컬러 픽셀들끼리 하나의 리드아웃 회로(ROC)를 공유하고, 인접한 거리 픽셀들끼리 다른 하나의 리드아웃 회로(ROC)를 공유할 수 있다. 예를 들면, 적색 컬러 픽셀들인 제5 서브 픽셀(XX21) 및 제9 서브 픽셀(XX31)이 하나의 리드아웃 회로(ROC)를 공유할 수 있다. 그리고, 거리 픽셀들인 제6 서브 픽셀(XX22), 제7 서브 픽셀(XX23), 제10 서브 픽셀(XX32), 제11 서브 픽셀(XX33)이 하나의 리드아웃 회로(ROC)를 공유할 수 있다. 하지만, 이에 한정되는 것은 아니며, 녹색 컬러 픽셀들, 및 청색 컬러 픽셀들도 각각 하나의 리드아웃 회로(ROC)를 공유할 수 있다. 실시예에서, 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3)이 거리 픽셀들(예, XX22, XX23, XX32, XX33) 각각에 순차적으로 인가될 수 있다. 또는 제1 내지 제4 포토 게이트 신호들(PG0, PG1, PG2, PG3) 각각이 도 11을 참조하여 전술한 바와 같이, 거리 픽셀들(예, XX22, XX23, XX32, XX33) 각각에 동시에 인가될 수도 있다.
도 14c를 참조하면, 픽셀 어레이(300f)는 테트라 베이어 RGB 및 테트라 Z 패턴(Tetra Bayer RGB & Tetra Z pattern)로 지칭될 수 있다. 테트라 베이어 RGB 및 테트라 Z 패턴은 서로 같은 3 개의 컬러 픽셀들과 1 개의 거리 픽셀을 포함하는 픽셀 그룹이 반복적으로 나열되고, 거리 픽셀이 서로 인접하게 배치되는 패턴일 수 있다.
픽셀 어레이(300f)에서, 하나의 적색 컬러 픽셀, 두 개의 녹색 컬러 픽셀들 및 하나의 청색 컬러 픽셀이 하나의 리드아웃 회로(ROC)를 공유하고, 인접한 거리 픽셀들끼리 다른 하나의 리드아웃 회로(ROC)를 공유할 수 있다. 일 실시예에서, 로우 디코더(31)는, 인테그레이션 기간(INTEGRATION) 동안, 변조 광(EL)과 위상 차가 각각 0°, 90°, 180° 및 270°인 서로 다른 제1 내지 제4 셔터 제어 신호들 각각을 거리 픽셀들, 예를 들어 거리 픽셀들인 제6 서브 픽셀(XX22), 제7 서브 픽셀(XX23), 제10 서브 픽셀(XX32), 제11 서브 픽셀(XX33) 각각에 동시에 제공할 수 있다. 예를 들면, 제1 셔터 제어 신호는 제6 서브 픽셀(XX22)에 인가되고, 제2 셔터 제어 신호는 제7 서브 픽셀(XX23)에 인가되고, 제3 셔터 제어 신호는 제10 서브 픽셀(XX32)에 인가되고, 제3 셔터 제어 신호는 제11 서브 픽셀(XX33)에 인가될 수 있다. 하지만, 이에 한정되는 것은 아니다.
도 15a 내지 도 15c는 본 발명의 다른 실시예에 따른 픽셀에 인가되는 신호들을 개략적으로 나타내는 타이밍도들이다. 구체적으로, 도 15a 내지 도 15c에 도시된 실시예들은 글로벌 셔터 방식으로 컬러 이미지를 획득하기 위한 신호들의 타이밍을 나타낸다.
도 15a를 참조하면, 저장 제어 신호(SG) 및 전송 게이트 신호(TG)는 도 12a를 참조하여 전술한 바와 같다.
오버플로우 게이트 신호(OG)는, 글로벌 리셋(GLOBAL RESET)에서 턴 온 레벨을 가지고, 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION)에서 턴 오프 레벨을 가지며, 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)에서, 턴 온 레벨을 가질 수 있다. 즉, 오버플로우 게이트 신호(OG)는 포토 게이트 신호(PG)의 논리 레벨에 대해 반전 논리 레벨을 가질 수 있다.
포토 게이트 신호(PG)는 글로벌 리셋(GLOBAL RESET)에서 턴 오프 레벨을 가지고, 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION)에서 턴 온 레벨을 가지며, 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)에서, 턴 오프 레벨을 가질 수 있다.
도 15b를 참조하면, 오버플로우 게이트 신호(OG), 저장 제어 신호(SG) 및 전송 게이트 신호(TG)는 도 12c를 참조하여 전술한 바와 같다. 포토 게이트 신호(PG)는 도 15a를 참조하여 전술한 바와 같다.
도 15c를 참조하면, 서브 픽셀, 예를 들어 도 4c에 도시된 서브 픽셀(XXc) 또는 도 4d에 도시된 서브 픽셀(XXd)은 셔터 트랜지스터(TGX)를 더 포함할 수 있다. 셔터 트랜지스터(TGX)에 인가되는 셔터 제어 신호(SC)는, 글로벌 리셋(GLOBAL RESET)에서 턴 오프 레벨을 가지고, 모듈레이션 기간(MODULATION) 또는 인테그레이션 기간(INTEGRATION)에서 턴 온 레벨을 가지며, 차지 홀드 및 리드아웃 기간(CHARGE HOLD & READOUT)에서, 턴 오프 레벨을 가질 수 있다.
도 4a에 도시된 서브 픽셀(XXa)은 도 15a에 도시된 신호들의 타이밍 또는 도 15b에 도시된 신호들의 타이밍을 기초로 동작할 수 있다. 도 4c에 도시된 서브 픽셀(XXc) 및 도 4d에 도시된 서브 픽셀(XXd)은 도 15c에 도시된 신호들의 타이밍을 기초로 동작할 수 있다.
도 16은 본 개시의 일 실시예에 따른 이미지 센서를 포함하는 컴퓨터 시스템을 개략적으로 나타내는 블록도이다.
도 16을 참조하면, 컴퓨터 시스템(1000)은 프로세서(1100), 메모리(1200), 입출력 장치(1300), 전원 공급기(1400), 저장 장치(1500), 이미지 센서(1600), 및 시스템 버스(1700)를 포함할 수 있다. 프로세서(1100), 메모리(1200), 입출력 장치(1300), 전원 공급기(1400), 저장 장치(1500), 및 이미지 센서(1600)는 시스템 버스(1700)를 통해 서로 통신할 수 있다.
프로세서(1100)는 마이크로프로세서(micro-processor), CPU(central processing unit), 임의의 다른 유형의 제어 회로(ASIC: Application-Apecific Integrated Circuit), AP(application processor) 등으로 구현될 수 있다.
메모리(1200)는 휘발성 메모리 및/또는 비휘발성 메모리 등으로 구현될 수있다.
입출력 장치(1300)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이와 같은 출력 수단을 포함할 수 있다.
전원 공급기(1400)는 컴퓨터 시스템(1000)의 동작에 필요한 동작 전압을 공급할 수 있다.
저장 장치(1500)는 SSD(solid state drive), HDD(hard disk drive), CD-ROM 등을 포함할 수 있다.
이미지 센서(1600)는 도 1에 도시된 이미지 센서(1)와 동일할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 서로 인접하게 배치된 복수의 서브 픽셀들, 및 플로팅 디퓨젼 노드를 통해 상기 복수의 서브 픽셀들과 연결되는 리드아웃 회로를 포함하는 픽셀 어레이에서,
    상기 서브 픽셀들 각각은,
    입사된 반사 광에 의해 생성된 광 전하를 축적하는 광전 변환 소자;
    상기 광전 변환 소자와 연결되는 오버플로우 트랜지스터;
    상기 광전 변환 소자 및 상기 오버플로우 트랜지스터에 연결되는 포토 트랜지스터; 및
    상기 포토 트랜지스터에 연결되는 저장 소자를 포함하고,
    상기 리드아웃 회로는,
    상기 플로팅 디퓨젼 노드에 연결되는 리셋 트랜지스터;
    상기 플로팅 디퓨젼 노드에 연결되는 게이트 전극을 포함하는 구동 트랜지스터; 및
    상기 구동 트랜지스터와 연결되는 선택 트랜지스터를 포함하는 것을 특징으로 하는 픽셀 어레이.
  2. 제1 항에 있어서,
    상기 복수의 서브 픽셀들은, 제1 서브 픽셀과, 상기 제1 서브 픽셀과 같은 행 또는 같은 열에서 서로 인접한 제2 서브 픽셀을 포함하고,
    상기 제1 서브 픽셀과 상기 제2 서브 픽셀은, 상기 플로팅 디퓨젼 노드에 연결되는 것을 특징으로 하는, 픽셀 어레이.
  3. 제1 항에 있어서,
    상기 복수의 서브 픽셀들은 각각, 상기 포토 트랜지스터 및 상기 저장 소자 사이에 접속되는 셔터 트랜지스터를 더 포함하는 것을 특징으로 하는, 픽셀 어레이.
  4. 오버플로우 게이트 신호를 생성하도록 구성된 로우 디코더;
    제1 내지 제4 서브 픽셀들을 포함하는 픽셀 어레이; 및
    상기 제1 내지 제4 서브 픽셀들로 복수의 포토 게이트 신호들을 제공하는 포토 게이트 컨트롤러를 포함하고,
    상기 제1 내지 제4 서브 픽셀들은 각각,
    물체로부터 반사된 반사 광에 의해 생성된 광 전하를 축적하는 광전 변환 소자;
    상기 광전 변환 소자에 축적된 광 전하를 축적하는 저장 소자;
    상기 오버플로우 게이트 신호에 응답하여 공급 전압을 상기 광전 변환 소자에 제공하는 오버플로우 트랜지스터; 및
    상기 복수의 포토 게이트 신호들 중 서브 픽셀의 위치에 따라 미리 정해진 포토 게이트 신호에 응답하여 상기 광전 변화 소자와 상기 저장 소자를 전기적으로 연결하는 포토 트랜지스터를 포함하고,
    상기 포토 게이트 컨트롤러는,
    인테그레이션 기간 동안, 상기 물체에 입사된 변조 광과 위상 차가 각각 0°, 90°, 180° 및 270°인 서로 다른 제1 내지 제4 포토 게이트 신호들 각각을 상기 제1 내지 제4 서브 픽셀들에 각각 제공하는 것을 특징으로 하는, 이미지 센서.
  5. 제4 항에 있어서,
    상기 오버플로우 게이트 신호는, 상기 인테그레이션 기간 동안에 턴 온 레벨 및 턴 오프 레벨로 토글링(toggling)되고,
    상기 서브 픽셀의 위치에 따라 미리 정해진 상기 포토 게이트 신호는, 상기 인테그레이션 기간 동안에 상기 오버플로우 게이트 신호와 위상 차가 180°를 가지며 토글링되는 것을 특징으로 하는, 이미지 센서.
  6. 제5 항에 있어서,
    상기 제1 내지 제4 서브 픽셀들은 각각, 셔터 제어 신호에 응답하여 상기 포토 트랜지스터와 상기 저장 소자를 전기적으로 연결하는 셔터 트랜지스터를 더 포함하고,
    상기 셔터 제어 신호는, 상기 인테그레이션 기간 동안에 턴 온 레벨을 갖는 것을 특징으로 하는, 이미지 센서.
  7. 오버플로우 게이트 신호 및 셔터 제어 신호를 생성하도록 구성된 로우 디코더;
    포토 게이트 신호를 생성하도록 구성된 포토 게이트 컨트롤러; 및
    제1 플로팅 디퓨전 노드에 연결되는 제1 서브 픽셀들, 상기 제1 플로팅 디퓨전 노드에 연결되는 제1 리드아웃 회로, 제2 플로팅 디퓨전 노드에 연결되는 제2 서브 픽셀들, 및 상기 제2 플로팅 디퓨전 노드에 연결되는 제2 리드아웃 회로를 포함하는 픽셀 어레이;
    상기 픽셀 어레이로부터 출력된 복수의 픽셀 신호들을 기초로 물체에 대한 컬러 이미지와 깊이 이미지를 생성하도록 구성된 신호 처리기를 포함하고,
    상기 제1 서브 픽셀들 중 적어도 하나는, 상기 컬러 이미지에 대한 픽셀 신호를 생성하는 컬러 픽셀이고,
    상기 제2 서브 픽셀들 중 적어도 하나는, 상기 깊이 이미지에 대한 픽셀 신호를 생성하는 거리 픽셀이고,
    상기 컬러 픽셀 및 상기 거리 픽셀은 각각,
    상기 물체로부터 반사된 반사 광에 의해 생성된 광 전하를 축적하는 광전 변환 소자;
    상기 광전 변환 소자에 축적된 광 전하를 축적하는 저장 소자;
    상기 오버플로우 게이트 신호에 응답하여 공급 전압을 상기 광전 변환 소자에 제공하는 오버플로우 트랜지스터;
    상기 포토 게이트 신호에 응답하여 상기 광전 변화 소자에 축적된 상기 광 전하를 상기 저장 소자에 제공하는 포토 트랜지스터; 및
    상기 셔터 제어 신호에 응답하여 상기 포토 트랜지스터와 상기 저장 소자를 전기적으로 연결하는 셔터 트랜지스터를 포함하고,
    상기 포토 게이트 신호는,
    인테그레이션 기간 동안에 턴 온 레벨을 갖는 것을 특징으로 하는, 이미지 센서.
  8. 제7 항에 있어서,
    상기 오버플로우 게이트 신호는, 상기 인테그레이션 기간 동안에 턴 온 레벨 및 턴 오프 레벨로 토글링되고,
    상기 셔터 제어 신호는, 상기 인테그레이션 기간 동안에 상기 오버플로우 게이트 신호와 위상 차가 180°를 가지며 토글링되는 것을 특징으로 하는, 이미지 센서.
  9. 제7 항에 있어서,
    상기 오버플로우 게이트 신호는, 상기 인테그레이션 기간 동안에 턴 온 레벨을 가지고,
    상기 셔터 제어 신호는, 상기 인테그레이션 기간 동안에 턴 온 레벨 및 턴 오프 레벨로 토글링되는 것을 특징으로 하는, 이미지 센서.
  10. 제7 항에 있어서,
    상기 셔터 제어 신호는, 상기 인테그레이션 기간 동안에 턴 온 레벨을 가지는 것을 특징으로 하는, 이미지 센서.
KR1020210051358A 2021-04-20 2021-04-20 픽셀 어레이 및 이를 포함하는 이미지 센서 KR20220144702A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210051358A KR20220144702A (ko) 2021-04-20 2021-04-20 픽셀 어레이 및 이를 포함하는 이미지 센서
US17/540,491 US11711625B2 (en) 2021-04-20 2021-12-02 Pixel array and image sensor including the same
CN202210258247.8A CN115225833A (zh) 2021-04-20 2022-03-16 像素阵列和包括像素阵列的图像传感器
JP2022067513A JP2022165930A (ja) 2021-04-20 2022-04-15 ピクセルアレイ及びピクセルアレイを含むイメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210051358A KR20220144702A (ko) 2021-04-20 2021-04-20 픽셀 어레이 및 이를 포함하는 이미지 센서

Publications (1)

Publication Number Publication Date
KR20220144702A true KR20220144702A (ko) 2022-10-27

Family

ID=83601826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210051358A KR20220144702A (ko) 2021-04-20 2021-04-20 픽셀 어레이 및 이를 포함하는 이미지 센서

Country Status (4)

Country Link
US (1) US11711625B2 (ko)
JP (1) JP2022165930A (ko)
KR (1) KR20220144702A (ko)
CN (1) CN115225833A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658193B2 (en) * 2018-01-23 2023-05-23 Samsung Electronics Co., Ltd. Image sensor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781716B2 (en) 2008-03-17 2010-08-24 Eastman Kodak Company Stacked image sensor with shared diffusion regions in respective dropped pixel positions of a pixel array
JP5987326B2 (ja) 2012-01-23 2016-09-07 ソニー株式会社 固体撮像素子および信号処理方法、並びに電子機器
US9871065B2 (en) 2014-12-22 2018-01-16 Google Inc. RGBZ pixel unit cell with first and second Z transfer gates
WO2016158483A1 (ja) * 2015-04-03 2016-10-06 ソニー株式会社 固体撮像素子、駆動方法、および電子機器
JP2018198272A (ja) * 2017-05-24 2018-12-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US10510796B1 (en) 2018-06-14 2019-12-17 Omnivision Technologies, Inc. Small pixels having dual conversion gain providing high dynamic range
KR102606240B1 (ko) * 2018-07-09 2023-11-24 삼성전자주식회사 멀티탭 픽셀을 포함하는 이미지 센서
KR102615195B1 (ko) 2018-07-19 2023-12-18 삼성전자주식회사 ToF 기반의 3D 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
EP3609176A1 (en) 2018-08-08 2020-02-12 Gpixel Changchun Optotech Inc. Pixel with variable size
KR20200108132A (ko) 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서
US10791292B1 (en) * 2019-04-30 2020-09-29 Semiconductor Components Industries, Llc Image sensors having high dynamic range imaging pixels

Also Published As

Publication number Publication date
CN115225833A (zh) 2022-10-21
US20220337766A1 (en) 2022-10-20
JP2022165930A (ja) 2022-11-01
US11711625B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
US10623675B2 (en) Image sensor including at least one autofocusing pixel and at least one normal pixel and driving method thereof
KR102437162B1 (ko) 이미지 센서
KR102306670B1 (ko) 이미지 센서 및 그 제조 방법
KR102519343B1 (ko) 이미지 센서
KR20130011218A (ko) 거리 측정 방법 및 이를 수행하는 3차원 이미지 센서
KR20180080469A (ko) 이미지 센서
US10084007B2 (en) Image sensor having pickup region
US11695025B2 (en) Image sensor
KR20130131730A (ko) 이미지 센서 및 그 구동 방법
KR20190135182A (ko) 공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서
US11218657B2 (en) Pixel and image sensor including the same
KR20220144702A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서
US20220208815A1 (en) Image sensing device
US11830893B2 (en) Image sensing device
US11508769B2 (en) Image sensing device
KR20130098037A (ko) 리플렉션 메탈 층을 포함하는 백사이드 일루미네이션 이미지 센서 및 그의 광전하 생성 방법
KR102087112B1 (ko) 이미지 센서
US20220278163A1 (en) Image sensing device
US11722792B2 (en) Image sensing device
US20220190008A1 (en) Image sensing device
US20230118540A1 (en) Image sensing device
US11942492B2 (en) Image sensing device
KR20220114879A (ko) 이미지 센싱 장치
KR20230024761A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
A201 Request for examination