KR20200106846A - 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 Download PDF

Info

Publication number
KR20200106846A
KR20200106846A KR1020200026540A KR20200026540A KR20200106846A KR 20200106846 A KR20200106846 A KR 20200106846A KR 1020200026540 A KR1020200026540 A KR 1020200026540A KR 20200026540 A KR20200026540 A KR 20200026540A KR 20200106846 A KR20200106846 A KR 20200106846A
Authority
KR
South Korea
Prior art keywords
film
temperature
substrate
stress
semiconductor device
Prior art date
Application number
KR1020200026540A
Other languages
English (en)
Other versions
KR102365948B1 (ko
Inventor
요시토모 하시모토
가츠요시 하라다
히로키 야마시타
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20200106846A publication Critical patent/KR20200106846A/ko
Application granted granted Critical
Publication of KR102365948B1 publication Critical patent/KR102365948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen

Abstract

본 발명은, 기판 상에 형성된 막의 스트레스를 제어한다. (a) 제1 온도 하에서, 기판에 대하여 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 기판 상에, 환상 구조 및 질소를 포함하는 제1 막을 형성하는 공정과, (b) 제2 온도 하에서, 기판에 대하여 산화제를 공급함으로써, 제1 막을, 환상 구조 및 산소를 포함하는 제2 막으로 변환시키는 공정과, (c) 제3 온도 하에서, 제2 막을 어닐하는 공정을 갖고, (c)에서의 제3 온도를 제어함으로써, 제2 막의 스트레스를 제어한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 개시는, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 실리콘 산 탄화막(SiOC막) 등의 막을 형성하는 공정이 행하여지는 경우가 있다(예를 들어 특허문헌 1 및 특허문헌 2 참조).
일본 특허 공개 제2015-165523호 공보 국제 공개 제2015/045163호 팸플릿
본 개시의 목적은, 기판 상에 형성된 막의 스트레스를 제어하는 것이 가능한 기술을 제공하는 데 있다.
본 개시의 일 형태에 의하면,
(a) 제1 온도 하에서, 기판에 대하여 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 상기 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 환상 구조 및 질소를 포함하는 제1 막을 형성하는 공정과,
(b) 제2 온도 하에서, 상기 기판에 대하여 산화제를 공급함으로써, 상기 제1 막을, 상기 환상 구조 및 산소를 포함하는 제2 막으로 변환시키는 공정과,
(c) 제3 온도 하에서, 상기 제2 막을 어닐하는 공정
을 갖고, (c)에서의 상기 제3 온도를 제어함으로써, 상기 제2 막의 스트레스를 제어하는 기술이 제공된다.
본 개시에 의하면, 기판 상에 형성된 막의 스트레스를 제어하는 것이 가능하게 된다.
도 1은 본 개시의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 나타내는 도면이다.
도 4는 본 개시의 일 실시 형태의 기판 처리 시퀀스를 나타내는 흐름도이다.
도 5는 원료로서 사용되는 1,1,3,3-테트라클로로-1,3-디실라시클로부탄의 화학 구조식을 나타내는 도면이다.
도 6은 본 개시의 실시예의 평가 결과를 도시하는 도면이며, 막 스트레스의 어닐 온도 의존성을 도시하는 도면이다.
근년, 디바이스 구조의 삼차원화나 패턴의 미세화가 진행되어, 기판으로서의 웨이퍼 상에 형성되는 막의 스트레스 영향에 의한 패턴의 파괴나 벤딩이 큰 과제로 되어 있다. 그에 수반하여, 웨이퍼 상에 형성되는 막의 스트레스 제어의 요구가 높아지고 있다. 웨이퍼 상에 형성되는 막에 발생하는 스트레스(응력)를, 본 명세서에서는, 막 스트레스(막 응력)라고도 칭한다.
상술한 과제에 대하여, 후술하는 소정의 구조를 포함하는 막을 웨이퍼 상에 형성한 후에, 그 막에 대하여 어닐을 행하고, 그 때의 어닐 온도를 제어함으로써, 막 스트레스를 크게 변화시킬 수 있어, 막 스트레스를 자유롭게 제어(조정)하는 것이 가능한 것을 본건 개시자 등은 알아내었다. 즉, 막이 후술하는 소정의 구조를 포함하는 경우, 그 막 스트레스는, 어닐 온도에 크게 의존하여, 어닐 온도의 제어에 의해, 그 막 스트레스를 텐실측으로 조정할 수도 있고, 또한 컴프레시브측으로 조정할 수도 있음을 알아내었다. 즉, 어닐 온도의 제어에 의해, 그 막 스트레스를 텐실 스트레스(인장 응력)로 할 수도 있고, 또한 컴프레시브 스트레스(압축 응력)로 할 수도 있음을 알아내었다. 본 개시는, 본건 개시자 등이 알아낸 상기 지견에 기초하는 것이다.
<본 개시의 일 실시 형태>
이하, 본 개시의 일 실시 형태에 대해서, 도 1 내지 도 5를 사용하여 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원형으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성된다. 처리실(201)은 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 마련되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232c)이 접속되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232d, 232e)이 각각 접속되어 있다. 가스 공급관(232c, 232d, 232e)에는, 가스류의 상류측부터 순서대로 MFC(241c, 241d, 241e) 및 밸브(243c, 243d, 243e)가 각각 마련되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립하도록 각각 마련되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 마련되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 원료(원료 가스)로서, 예를 들어 실리콘(Si)과 탄소(C)로 구성되는 환상 구조 및 할로겐을 포함하는 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료는, Si 소스 및 C 소스로서 작용한다. 원료로서는, 예를 들어 1,1,3,3-테트라클로로-1,3-디실라시클로부탄(C2H4Cl4Si2, 약칭: TCDSCB) 가스를 사용할 수 있다. 도 5에, TCDSCB의 화학 구조식을 나타낸다. TCDSCB는, Si와 C로 구성되는 환상 구조를 포함하고, 할로겐으로서의 염소(Cl)를 포함하고 있다. 이하, 이 Si와 C로 구성되는 환상 구조를, 편의상, 간단히 환상 구조라고도 칭한다. TCDSCB에 포함되는 환상 구조의 형상은 사각형이다. 이 환상 구조는, Si와 C가 교대로 결합하여 이루어지고, 4개의 Si-C 결합을 포함하고 있고, 2개의 Si 원자와 2개의 C 원자를 포함하고 있다. 이 환상 구조에서의 Si에는 Cl이 결합하고 있고, C에는 H가 결합하고 있다. 즉, TCDSCB는, Si-C 결합 이외에, Si-Cl 결합 및 C-H 결합을 각각 포함하고 있다.
가스 공급관(232b)으로부터는, 반응체(반응 가스)로서, 예를 들어 질소(N) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. N 함유 가스로서는, 예를 들어 질화제(질화 가스)인 질화수소계 가스를 사용할 수 있다. 질화수소계 가스는, N 및 H를 포함하여, N 및 H의 2 원소로 구성되는 물질이라고도 할 수 있으며, N 소스로서 작용한다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서의 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
가스 공급관(232e)으로부터는, 산소(O) 함유 가스가, MFC(241e), 밸브(243e), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 산화제(산화 가스), 즉, O 소스로서 작용한다. O 함유 가스로서는, 예를 들어 수증기(H2O 가스)를 사용할 수 있다. H2O 가스는, O 및 H를 포함하여, O 및 H의 2 원소로 구성되는 물질이라고도 할 수 있으며, 또한 O-H 결합, 즉, OH기를 포함하는 가스라고도 할 수 있다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 질화제 공급계가 구성된다. 주로, 가스 공급관(232e), MFC(241e), 밸브(243e)에 의해, 산화제 공급계가 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 것, 또는, 모든 공급계는, 밸브(243a 내지 243e)나 MFC(241a 내지 241e) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232e) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232e) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243e)의 개폐 동작이나 MFC(241a 내지 241e)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232e) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 제어부(배기 밸브)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 제어(조정)할 수 있도록 구성되어 있다. 주로, 배기관(231), 압력 센서(245), APC 밸브(244)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함하여 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통하여 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수개의 기판 보유 지지 기둥으로서의 보트 기둥(217a)을 구비하고 있고, 보트 기둥(217a) 각각에 마련된 복수의 보유 지지 홈에 의해, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 각각 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241e), 밸브(243a 내지 243e), 압력 센서(245), APC 밸브(244), 히터(207), 온도 센서(263), 진공 펌프(246), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 (241e)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243e)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리를 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용하여 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 원하는 막을 형성하고, 개질하는 기판 처리 시퀀스 예에 대해서, 주로 도 4를 사용하여 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 기판 처리 시퀀스에서는,
(a) 제1 온도 하에서, 웨이퍼(200)에 대하여 Si와 C로 구성되는 환상 구조 및 할로겐으로서의 Cl을 포함하는 원료로서 TCDSCB 가스를 공급하는 공정과, 웨이퍼(200)에 대하여 질화제로서 NH3 가스를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 환상 구조 및 N을 포함하는 제1 막으로서 SiCN막을 형성하는 공정과,
(b) 제2 온도 하에서, 웨이퍼(200)에 대하여 산화제로서 H2O 가스를 공급함으로써, SiCN막을, 환상 구조 및 O를 포함하는 제2 막으로서 SiOCN막 또는 SiOC막으로 변환시키는 공정과,
(c) 제3 온도 하에서, SiOCN막 또는 SiOC막을 어닐하는 공정을 갖고, (c)에서의 제3 온도를 제어함으로써, SiOCN막 또는 SiOC막의 스트레스를 제어한다.
(a)에서의 제1 온도 하에서, 웨이퍼(200) 상에 환상 구조 및 N을 포함하는 제1 막으로서 SiCN막을 형성하는 공정을, 성막 스텝이라고도 한다. 또한, 원료 가스나 반응 가스 등의 기판 처리에 기여하는 가스를 총칭하여 처리 가스라고도 한다.
(b)에서의 제2 온도 하에서, H2O 가스를 공급함으로써, SiCN막을, 환상 구조 및 O를 포함하는 제2 막으로서 SiOCN막 또는 SiOC막으로 변환시키는 공정을, H2O 어닐 스텝이라고도 한다.
(c)에서의 제3 온도 하에서, SiOCN막 또는 SiOC막을 어닐하는 공정을, N2 어닐 스텝이라고도 한다.
본 기판 처리 시퀀스에서는, 성막 스텝 후에 행하여지는, H2O 어닐 스텝에서, SiCN막을 SiOCN막 또는 SiOC막으로 개질시키게 된다. SiOCN막 또는 SiOC막을, 편의상, SiOC(N)막이라고도 칭한다. SiOC(N)막은, 적어도 Si와 C로 구성되는 환상 구조 및 O를 포함하는 막이 된다.
또한, 성막 스텝, H2O 어닐 스텝, N2 어닐 스텝의 각 스텝은, 논 플라스마의 분위기 하에서 행하여진다. 각 스텝을 논 플라스마의 분위기 하에서 행함으로써, 각 스텝에서 발생시키는 반응 등을 고정밀도로 제어하는 것이 가능하게 되어, 각 스텝에서 행하는 처리의 제어성을 높이는 것이 가능하게 된다.
본 명세서에서는, 도 4에 도시하는 기판 처리 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용하는 것으로 한다.
(TCDSCB→NH3)×n→H2O_ANL→N2_ANL ⇒ SiOC(N)
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은 O링(220)을 통하여 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 이하의 스텝 1 및 스텝 2를 순차 실시한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내에 수용된 웨이퍼(200)에 대하여, 원료로서 TCDSCB 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 TCDSCB 가스를 흘린다. TCDSCB 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TCDSCB 가스가 공급된다. 이때 밸브(243c, 243d)를 개방하여, 가스 공급관(232c, 232d) 내에 N2 가스를 흘리도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제1 온도): 200 내지 400℃, 바람직하게는 250 내지 350℃
처리 압력: 133 내지 2666Pa
TCDSCB 가스 공급 유량: 1 내지 2000sccm
N2 가스 공급 유량(각 가스 공급관): 0 내지 10000sccm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 5 내지 60초
가 예시된다.
또한, 본 명세서에서의 「200 내지 400℃」 등의 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 예를 들어 「200 내지 400℃」는, 「200℃ 이상 400℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
상술한 처리 조건, 특히 온도 조건은, TCDSCB에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부를, 파괴하지 않고 보유 지지(유지)할 수 있는 조건이다. 즉, 상술한 처리 조건은, 웨이퍼(200)에 대하여 공급되는 TCDSCB 가스(복수의 TCDSCB 분자)에 포함되는 복수의 환상 구조 중, 적어도 일부의 환상 구조가 파괴되지 않고 그대로의 형태로 유지되는 조건이다. 즉, 웨이퍼(200)에 대하여 공급되는 TCDSCB 가스에 포함되는 복수의 환상 구조를 구성하는 복수의 Si-C 결합 중, 적어도 일부의 Si-C 결합이 그대로의 형태로 유지되는 조건이다. 상술한 바와 같이, 본 명세서에서는, Si와 C로 구성되는 환상 구조를, 간단히 환상 구조라고도 칭한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 TCDSCB 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에, 환상 구조 및 할로겐으로서의 Cl을 포함하는 제1 층(초기층)이 형성된다. 즉, 제1 층으로서, Si와 C로 구성되는 환상 구조 및 Cl을 포함하는 층이 형성된다. 제1 층 중에는, TCDSCB 가스에 포함되는 복수의 환상 구조 중, 적어도 일부의 환상 구조가, 파괴되지 않고 그대로의 형태로 도입된다. 또한, 제1 층은, 환상 구조를 구성하는 복수의 Si-C 결합 중 일부의 결합이 파괴됨으로써 생성된 쇄상 구조를 포함하는 경우가 있다. 또한, 제1 층은, Si-Cl 결합 및 C-H 결합 중 적어도 어느 것을 포함하는 경우가 있다.
웨이퍼(200) 상에 제1 층을 형성한 후, 밸브(243a)를 폐쇄하여, 처리실(201) 내에의 TCDSCB 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다.
원료로서는, TCDSCB 가스 외에, 1,1,3,3-테트라클로로-1,3-디실라시클로펜탄(C3H6Cl4Si2) 가스 등을 사용할 수 있다. 즉, 원료에 포함되는 Si와 C로 구성되는 환상 구조의 형상은, 사각형인 경우에 한하지 않는다. 또한, 이 환상 구조는, Si와 C가 교대로 결합하여 이루어지는 경우에 한하지 않는다. 또한, 원료로서는, 1,1,3,3-테트라플루오로-1,3-디실라시클로부탄(C2H4F4Si2) 가스 등을 사용할 수도 있다. 즉, 원료에 포함되는 할로겐은, Cl에 한하지 않고, 불소(F), 브롬(Br), 요오드(I) 등이어도 된다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 각종 희가스를 사용하는 것이 가능하다. 이 점은, 후술하는 스텝 2, 퍼지 스텝, H2O 어닐 스텝 및 N2 어닐 스텝에서도 마찬가지이다.
[스텝 2]
스텝 1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 층에 대하여, 반응체로서 질화제인 NH3 가스를 공급한다. 구체적으로는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. NH3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제1 온도): 200 내지 400℃, 바람직하게는 250 내지 350℃
처리 압력: 133 내지 3999Pa
NH3 가스 공급 유량: 100 내지 10000sccm
가스 공급 시간: 1 내지 120초
가 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 처리 조건, 특히 온도 조건은, 스텝 1에서 웨이퍼(200) 상에 형성된 제1 층 중에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부를, 파괴하지 않고 보유 지지(유지)할 수 있는 조건이다. 즉, 상술한 처리 조건은, 웨이퍼(200) 상의 제1 층 중에 포함되는 복수의 환상 구조 중, 적어도 일부의 환상 구조가 파괴되지 않고 그대로의 형태로 유지되는 조건이다. 즉, 웨이퍼(200) 상의 제1 층 중에 포함되는 복수의 환상 구조를 구성하는 복수의 Si-C 결합 중, 적어도 일부의 Si-C 결합이 절단되지 않고 그대로의 형태로 유지되는 조건이다. 이 환상 구조를 구성하는 Si-C 결합은 견고해서, Si로부터 C가 탈리하기 어려운 상태가 된다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 제1 층의 적어도 일부를 개질(질화)시킬 수 있다. 그에 의해, 제1 층 중으로부터 Cl이나 H 등을 탈리시킴과 함께, NH3 가스에 포함되는 N을, N에 H가 결합한 상태로, 제1 층 중에 도입시키는 것이 가능하게 된다. 즉, 제1 층에 포함되는 환상 구조를 구성하는 Si에, NH3 가스에 포함되는 N을, N에 H가 결합한 상태로 결합시키는 것이 가능하게 된다. 이 NH의 상태로 Si에 결합한 Si-N 결합은 약하여, Si로부터 N이 탈리하기 쉬운 상태가 된다. 이와 같이 하여 제1 층을 질화시킴으로써, 환상 구조 및 Cl을 포함하는 층인 제1 층을, 환상 구조 및 N을 포함하는 층인 제2 층으로 변환시킬 수 있다.
즉, 상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 제1 층에 포함되는 환상 구조의 적어도 일부를, 파괴하지 않고 유지한 채, 제2 층 중에 그대로 도입시키는(잔존시키는) 것이 가능하게 된다. 즉, 제1 층의 질화를, 제1 층에 포함되는 복수의 환상 구조 중, 적어도 일부의 환상 구조를 그대로의 형태로 남기도록, 불포화(불포화 질화)로 하는 것이 가능하게 된다. 제1 층이 질화됨으로써, 웨이퍼(200) 상에, 제2 층으로서, Si와 C로 구성되는 환상 구조 및 N을 포함하는 층인 실리콘 탄질화층(SiCN층)이 형성된다. 이 SiCN층은, Si, C 및 N을 포함하고 O 비함유의 층이 된다. 또한, 제2 층 중에 포함되는 C는, Si와 C로 구성되는 환상 구조를 유지한 상태에서, 제2 층 중에 도입되게 되고, 제2 층 중에 포함되는 N은, N이 H에 결합한 상태로, 제2 층 중에 도입되게 된다. 즉, 제2 층 중에 포함되는 C는, 견고한 Si-C 결합에 기인하여, 탈리하기 어려운 상태가 되고, 제2 층 중에 포함되는 N은, 취약한 Si-N 결합에 기인하여, 탈리하기 쉬운 상태가 된다.
웨이퍼(200) 상에 제2 층을 형성한 후, 밸브(243b)를 폐쇄하여, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
질화제(N 함유 가스)로서는, NH3 가스 외에, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스, 이들 화합물을 포함하는 가스 등을 사용하는 것이 가능하다.
[소정 횟수 실시]
스텝 1 및 스텝 2를 비동시에, 즉, 동기시키지 않고 교대로 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에, 제1 막으로서, Si와 C로 구성되는 환상 구조 및 N을 포함하는 막인 SiCN막이 형성된다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 이 제1 막(SiCN막)은, Si, C 및 N을 포함하고 O 비함유의 막이 되지만, Cl과, 약한 결합을 갖는 N이 잔류하고 있기 때문에, 수분의 흡수, 흡착이 일어나기 쉬운 막이 된다.
(퍼지 스텝)
성막 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다.
(H2O 어닐 스텝)
퍼지 스텝이 종료된 후, 표면에 제1 막이 형성된 웨이퍼(200)를 처리실(201) 내에 수용한 상태에서, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 막으로서의 SiCN막에 대하여 산화제인 H2O 가스를 공급한다. 구체적으로는, 밸브(243e, 243c, 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. H2O 가스는, MFC(241e)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 H2O 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제2 온도): 200 내지 600℃, 바람직하게는 250 내지 500℃
처리 압력: 1333 내지 101325Pa, 바람직하게는 53329 내지 101325Pa
H2O 가스 공급 유량: 50 내지 10000sccm
H2O 가스 공급 시간: 10 내지 360분, 바람직하게는 60 내지 360분
이 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 처리 조건, 특히 온도 조건 및 압력 조건은, 성막 스텝에서 웨이퍼(200) 상에 형성된 제1 막 중에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부를, 파괴하지 않고 보유 지지(유지)하면서, 제1 막 중에 포함되는 N을 O로 치환 가능한 조건이다. 여기서, 처리 온도, 처리 압력이 너무 높으면, H2O 가스에 의한 산화력이 너무 강해져서, 제1 막 중에 포함되는 환상 구조가 무너져, 막 중의 C가 탈리하기 쉬워진다. 한편, 처리 온도, 처리 압력이 너무 낮으면, H2O 가스에 의한 산화력이 너무 약해져서, 제1 막 중에 포함되는 N을 O로 치환시키는 반응이 불충분해지는 경우가 있다. 상술한 처리 조건이라면, 제1 막 중에 포함되는 환상 구조의 파괴를 억제하면서, 상술한 치환 반응을 충분히 발생시키는 것이 가능하게 된다.
즉, 상술한 처리 조건은, 웨이퍼(200) 상의 제1 막 중에 포함되는 복수의 환상 구조 중, 적어도 일부의 환상 구조가 파괴되지 않고 그대로의 형태로 유지되면서, 제1 막 중에 포함되는 N이 O로 치환되는 조건이다. 즉, 웨이퍼(200) 상의 제1 막 중에 포함되는 복수의 환상 구조를 구성하는 복수의 Si-C 결합 중, 적어도 일부의 Si-C 결합이 절단되지 않고 그대로의 형태로 유지되면서, 제1 막 중에 포함되는 N이 O로 치환되는 조건이다.
즉, 상술한 조건 하에서는, 제1 막 중에 포함되는 환상 구조의 적어도 일부를, 파괴하지 않고 유지하면서, 제1 막 중에 포함되는 N을 O로 치환하는 것이 가능하게 된다. 즉, 제1 막 중에 포함되는 복수의 환상 구조 중, 적어도 일부의 환상 구조를, 그대로의 형태로 막 중에 잔존시키면서, 제1 막 중에 포함되는 N을 O로 치환시키는 것이 가능하게 된다.
또한, 상술한 바와 같이, H2O 어닐 처리 전의 제1 막에서는, 막 중의 환상 구조를 구성하는 Si에, N이 NH의 상태로 결합하고 있다. 이 Si에, N이 NH의 상태로 결합한 Si-N 결합은 취약해서, N은 탈리하기 쉬운 상태로 되어 있다. 또한, 제1 막 중의 환상 구조를 구성하는 Si-C 결합은 견고해서, C는 탈리하기 어려운 상태로 되어 있다.
상술한 조건 하에서 제1 막에 대하여 H2O 어닐 처리를 행함으로써, 제1 막을 산화시켜, 제1 막 중에 포함되는 Si와 C로 구성되는 환상 구조(Si-C 결합)의 적어도 일부를 유지하면서, 제1 막 중에 포함되는 N을, H2O 가스에 포함되는 O로 치환하는 치환 반응을 발생시킬 수 있다. 이때 제1 막 중에 포함되는 N이나 Cl은 H와 함께 막 중으로부터 탈리하게 된다. 이와 같이, 제1 막을 H2O 가스에 의해 산화시킴으로써, 환상 구조 및 N을 포함하는 제1 막을 환상 구조 및 O를 포함하는 제2 막으로 개질시킬 수 있다. 또한, 제1 막 중에 포함되는 N 모두가 O로 치환되면, 제1 막은 SiOC막으로 개질된다. 또한, 제1 막 중에 포함되는 N 모두가 O로 치환되지 않고, N이 잔류하면, 제1 막은 SiOCN막으로 개질된다. 즉, 제2 막은, SiOC막 또는 SiOCN막, 즉, SiOC(N)막이 된다. 또한, 제1 막을 H2O 가스에 의해 산화시킴으로써, 막 중으로부터 Cl이나 약한 결합을 갖는 N을 탈리시킬 수 있고, 이에 의해, 막 중의 흡습 사이트를 소멸시킬 수 있어, H2O 어닐 처리 후에 제2 막이 대기에 노출되었을 때, 대기 중에 포함되는 수분의 제2 막 중으로의 흡수나 흡착을 억제하는 것이 가능하게 된다. 한편, H2O 어닐 처리 시에, 제2 막 중에 수분이 흡수되어, 제2 막은 수분을 포함하게 된다.
(퍼지 스텝)
H2O 어닐 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다.
(N2 어닐 스텝)
퍼지 스텝이 종료된 후, 계속해서, 표면에 제2 막이 형성된 웨이퍼(200)를 처리실(201) 내에 수용한 상태에서, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제2 막에 대하여 열 어닐 처리로서, N2 어닐 처리를 행한다. 이에 의해, 제2 막 중에 포함되는 수분을 탈리시킬 수 있다. 이때, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는, MFC(241c, 241d)에 의해 유량 조정되어, 노즐(249a, 249b)을 통해서 각각 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 N2 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제3 온도): 400 내지 1200℃
처리 압력: 67 내지 101325Pa
N2 가스 공급 유량: 1000 내지 5000sccm
N2 가스 공급 시간: 10 내지 120분
이 예시된다.
본 스텝에서의 어닐 온도인 처리 온도(제3 온도)를 제어함으로써, 제2 막의 막 스트레스를 제어할 수 있다. 구체적으로는, 처리 온도를 400℃ 이상 600℃ 이하로 함으로써, 제2 막의 막 스트레스를 텐실 스트레스로 할 수 있고, 처리 온도를 700℃ 이상 1200℃ 이하로 함으로써, 제2 막의 막 스트레스를 컴프레시브 스트레스로 할 수 있다.
상술한 처리 온도 400 내지 600℃의 온도 조건 하에서는, H2O 어닐 스텝에서 형성된 제2 막 중에 포함되는 Si와 C로 구성되는 환상 구조를, 파괴하지 않고 보유 지지(유지)하면서, 제2 막 중에 포함되는 수분이나 H, Cl 등의 불순물을 탈리시킬 수 있다. 즉, 처리 온도 400 내지 600℃는, 제2 막 중에 포함되는 복수의 환상 구조 중, 모두, 또는, 대부분의 환상 구조가 파괴되지 않고 그대로의 형태로 유지되면서, 제2 막 중에 포함되는 수분이나 불순물을 탈리시키는 온도이다. 바꿔 말하면, 제2 막 중에 포함되는 복수의 환상 구조를 구성하는 복수의 Si-C 결합 중, 모두, 또는, 대부분의 Si-C 결합이 절단되지 않고 그대로의 형태로 유지되는 온도이다. 따라서, 어닐 온도를 400 내지 600℃로 함으로써, 제2 막 중에 포함되는 복수의 환상 구조 중, 모두, 또는, 대부분의 환상 구조가 유지되고, 환상 구조를 구성하는 복수의 Si-C 결합 중, 모두, 또는, 대부분의 Si-C 결합이 절단되지 않고 그대로의 형태로 유지되게 된다. 결과로서, 제2 막의 막 스트레스를 텐실 스트레스로 할 수 있다. 또한, 제2 막 중으로부터의 불순물 탈리량을 제어함으로써, 제2 막의 막 스트레스를 텐실측에서 미세 조정할 수 있다. 또한, 대부분이란, 70％ 이상, 바람직하게는 80％ 이상, 보다 바람직하게는 90％ 이상을 의미한다.
또한, 상술한 처리 온도 700 내지 1200℃의 온도 조건 하에서는, 제2 막 중에 포함되는 Si와 C로 구성되는 환상 구조를 파괴하면서, 제2 막 중에 포함되는 수분이나 H, Cl 등의 불순물을 탈리시킬 수 있다. 또한, 이때, 환상 구조를 구성하고 있던 C의 적어도 일부가 탈리하는 경우도 있다. 즉, 처리 온도 700 내지 1200℃는, 제2 막 중에 포함되는 복수의 환상 구조 중, 모두, 또는, 대부분의 환상 구조가 파괴되면서, 제2 막 중에 포함되는 수분이나 H, Cl 등의 불순물을 탈리시키는 온도이다. 바꿔 말하면, 제2 막 중에 포함되는 복수의 환상 구조를 구성하는 복수의 Si-C 결합 중, 모두, 또는, 대부분의 Si-C 결합이 절단되는 온도이다. 따라서, 어닐 온도를 700 내지 1200℃로 함으로써, 제2 막 중에 포함되는 복수의 환상 구조 중, 모두, 또는, 대부분의 환상 구조가 파괴되어, 환상 구조를 구성하는 복수의 Si-C 결합 중, 모두, 또는, 대부분의 Si-C 결합이 절단되게 된다. 결과로서, 제2 막의 막 스트레스를 컴프레시브 스트레스로 할 수 있다. 또한, 제2 막 중으로부터의 불순물 탈리량을 제어함으로써, 제2 막의 막 스트레스를 컴프레시브측에서 미세 조정할 수 있다.
또한, 상술한 처리 온도가 600℃ 초과 700℃ 미만이 되는 온도 조건 하에서는, 제2 막 중에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부가 유지되고, 제2 막 중에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부가 파괴된다. 즉, 제2 막 중에 포함되는 환상 구조가 유지된 비율과 파괴된 비율에 따라, 제2 막의 막 스트레스는 텐실 스트레스 또는 컴프레시브 스트레스로 변화한다.
즉, 본 스텝에서는, 어닐 온도를 제어함으로써, 제2 막 중에 포함되는 Si와 C로 구성되는 환상 구조의 유지와 파괴를 제어할 수 있다. 구체적으로는, 제2 막 중에 포함되는 환상 구조의 유지와 파괴 각각의 비율을 제어할 수 있다. 그리고 그에 의해, 제2 막의 막 스트레스를 자유롭게 제어할 수 있다. 구체적으로는, 제2 막 중에 포함되는 환상 구조가 유지되는 비율을 많게 함으로써, 제2 막의 막 스트레스를 텐실측으로 제어할 수 있고, 제2 막 중에 포함되는 환상 구조가 파괴되는 비율을 많게 함으로써, 제2 막의 막 스트레스를 컴프레시브측으로 제어할 수 있다.
바꿔 말하면, 어닐 온도를 제어함으로써, 제2 막 중에 포함되는 환상 구조를 구성하는 Si-C 결합의 유지와 절단을 제어할 수 있다. 구체적으로는, 제2 막 중에 포함되는 환상 구조를 구성하는 Si-C 결합의 유지와 절단 각각의 비율을 제어할 수 있다. 그리고 그에 의해, 제2 막의 막 스트레스를 자유롭게 제어할 수 있다. 구체적으로는, 제2 막 중에 포함되는 환상 구조를 구성하는 Si-C 결합이 유지되는 비율을 많게 함으로써, 제2 막의 막 스트레스를 텐실측으로 제어할 수 있고, 제2 막 중에 포함되는 환상 구조를 구성하는 Si-C 결합이 절단되는 비율을 많게 함으로써, 제2 막의 막 스트레스를 컴프레시브측으로 제어할 수 있다.
즉, 본 스텝에서는, 어닐 온도를 제어함으로써, 제2 막의 스트레스를 텐실 스트레스 및 컴프레시브 스트레스의 어느 것이 되도록 제어할 수 있다.
또한, 본 실시 형태에서는, 성막 스텝과 H2O 어닐 스텝과 N2 어닐 스텝을, 이 순서대로, 웨이퍼(200)를 동일한 처리실(201) 내에 수용한 상태에서, 그 자리에서 (in-situ) 연속해서 행하도록 하고 있다. 이 경우, 웨이퍼(200) 상에 형성되는 막을 대기에 노출시키지 않고, 이들 일련의 처리를 연속적으로 행하는 것이 가능하게 된다. 결과로서, 웨이퍼 상에 형성되는 막의 조성의 변동을 억제하여, 각 스텝에서 행하는 처리의 제어성을 높이는 것이 가능하게 되고, 또한 스루풋, 즉 생산성을 향상시키는 것도 가능하게 된다.
(애프터 퍼지 및 대기압 복귀)
N2 어닐 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개구됨과 함께, 처리가 끝난 웨이퍼(200)가 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 처리가 끝난 웨이퍼(200)는 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) N2 어닐 스텝에서의 어닐 온도를 제어함으로써, SiOC(N)막의 막 스트레스를 제어하는 것이 가능하게 된다. 예를 들어, 막 스트레스를 텐실측으로 조정할 수도 있고, 컴프레시브측으로 조정할 수도 있다. 즉, 막 스트레스를 텐실 스트레스로 할 수도 있고, 컴프레시브 스트레스로 할 수도 있다.
(b) N2 어닐 스텝에서의 어닐 온도를 제어함으로써, SiOC(N)막 중에 포함되는 Si와 C로 구성되는 환상 구조의 유지와 파괴를 제어하는 것이 가능하게 된다. 구체적으로는, SiOC(N)막 중에 포함되는 환상 구조의 유지와 파괴 각각의 비율을 제어하는 것이 가능하게 되고, 이에 의해, SiOC(N)막의 막 스트레스를 텐실측으로도 컴프레시브측으로도 제어하는 것이 가능하게 된다. 보다 구체적으로는, SiOC(N)막 중에서의 환상 구조가 유지되는 비율을, 환상 구조가 파괴되는 비율보다도 많게 함으로써, SiOC(N)막의 막 스트레스를 텐실 스트레스로 하는 것이 가능하게 된다. 또한, SiOC(N)막 중에서의 환상 구조가 파괴되는 비율을, 환상 구조가 유지되는 비율보다도 많게 함으로써, SiOC(N)막의 막 스트레스를 컴프레시브 스트레스로 하는 것이 가능하게 된다.
(c) N2 어닐 스텝에서의 어닐 온도를 제어함으로써, SiOC(N)막 중에 포함되는 환상 구조를 구성하는 Si-C 결합의 유지와 절단을 제어하는 것이 가능하게 된다. 구체적으로는, SiOC(N)막 중에 포함되는 환상 구조를 구성하는 Si-C 결합의 유지와 절단 각각의 비율을 제어하는 것이 가능하게 되고, 이에 의해, SiOC(N)막의 막 스트레스를 텐실측으로도 컴프레시브측으로 제어하는 것이 가능하게 된다. 보다 구체적으로는, SiOC(N)막 중에서의 환상 구조를 구성하는 Si-C 결합이 유지되는 비율을, 환상 구조를 구성하는 Si-C 결합이 절단되는 비율보다도 많게 함으로써, SiOC(N)막의 막 스트레스를 텐실 스트레스로 하는 것이 가능하게 된다. 또한, SiOC(N)막 중에서의 환상 구조를 구성하는 Si-C 결합이 절단되는 비율을, 환상 구조를 구성하는 Si-C 결합이 유지되는 비율보다도 많게 함으로써, SiOC(N)막의 막 스트레스를 컴프레시브 스트레스로 하는 것이 가능하게 된다.
(d) 성막 스텝과 H2O 어닐 스텝과 N2 어닐 스텝을, 이 순서대로, 그 자리에서 연속해서 행함으로써, 웨이퍼(200) 상에 형성되는 막을 대기에 노출시키지 않고, 이들 일련의 처리를 연속적으로 행하는 것이 가능하게 된다. 결과로서, 웨이퍼 상에 형성되는 막의 조성의 변동을 억제하여, 각 스텝에서 행하는 처리의 제어성을 높이는 것이 가능하게 되고, 또한 스루풋, 즉 생산성을 향상시키는 것도 가능하게 된다.
(e) H2O 어닐부터 N2 어닐까지의 일련의 처리에 의해, 최종적으로 웨이퍼(200) 상에 형성되는 막의 흡습 사이트를 소멸시킬 수 있어, 이 막이 대기에 노출되었을 때, 대기 중에 포함되는 수분의 막 중으로의 흡수나 흡착을 억제하는 것이 가능하게 된다.
(f) 상술한 효과는, TCDSCB 가스 이외의 원료 가스를 사용하는 경우나, NH3 가스 이외의 반응 가스를 사용하는 경우나, H2O 가스 이외의 산화 가스를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<다른 실시 형태>
이상, 본 개시의 실시 형태를 구체적으로 설명하였다. 단, 본 개시는 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 이하에 나타내는 처리 시퀀스와 같이, 상술한 성막 스텝에 산화제로서의 O2 가스를 공급하는 스텝을 추가해도 된다. 즉, 상술한 성막 스텝에서의 사이클이, O2 가스를 공급하는 스텝을 더 포함하고 있어도 된다. 이 처리 시퀀스에서는, O2 가스를 공급하는 스텝을, TCDSCB 가스를 공급하는 공정 및 NH3 가스를 공급하는 공정 각각과, 비동시에 행하는 예를 나타내고 있다. 이 경우에도, 도 4에 도시하는 처리 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 이 경우, 추가로 웨이퍼(200) 상에 최종적으로 형성되는 SiOC(N)막의 조성비를, 예를 들어 O 리치인 방향으로 제어하는 것이 가능하게 된다.
(TCDSCB→NH3→O2)×n→H2O_ANL→N2_ANL ⇒ SiOC(N)
산화제로서, O2 가스 대신에, 예를 들어 아산화질소(N2O) 가스, 일산화질소(NO) 가스, H2O 가스, H2 가스+O2 가스를 사용해도 된다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라, 적정한 레시피를 적절하게 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용하여 막을 형성하는 예에 대하여 설명하였다. 본 개시는 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용하여 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형 처리로를 갖는 기판 처리 장치를 사용하여 막을 형성하는 예에 대하여 설명하였다. 본 개시는 상술한 실시 형태에 한정되지 않고, 콜드월형 처리로를 갖는 기판 처리 장치를 사용하여 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 기판 처리를 행할 수 있고, 이것들과 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예는, 적절히 조합하여 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예 1]
도 1, 도 2에 도시하는 기판 처리 장치를 사용하여, 주로, 도 4에 도시하는 기판 처리 시퀀스에 의해, 웨이퍼 상에 SiOC(N)막을 형성하여, 샘플 1 내지 6을 제작하였다. 각 샘플을 제작할 때, N2 어닐 스텝에서의 처리 온도(제3 온도)를 각각 상이한 온도로 설정하였다. 그 밖의 처리 조건은, 상술한 실시 형태에서의 처리 조건 범위 내의 소정의 조건으로 하였다.
샘플 1을 제작할 때는, 성막 스텝, H2O 어닐 스텝을 이 순서대로 실시하고, N2 어닐 스텝을 실시하지 않았다. 샘플 2, 3, 4, 5, 6을 제작할 때는, 성막 스텝, H2O 어닐 스텝, N2 어닐 스텝을 이 순서대로 실시하고, N2 어닐 스텝을 실시할 때의 처리 온도(어닐 온도)를 각각, 400℃, 500℃, 600℃, 700℃, 800℃로 설정하였다. 샘플 1 내지 6을 제작한 후, 각 샘플에서의 SiOC(N)막의 막 스트레스를 측정하였다.
도 6은 샘플 1 내지 6 각각에서의 SiOC(N)막의 막 스트레스의 측정 결과를 도시하는 도면이다. 즉, 도 6은 본 실시예에서 형성한 SiOC(N)막의 막 스트레스의 어닐 온도 의존성을 도시하는 도면이다. 도 6의 횡축은 각 샘플을 나타내고 있다. 도 6의 종축은 막 스트레스를 나타내고 있고, 막 스트레스의 값이 플러스인 경우에는, 형성된 막의 막 스트레스가 텐실 스트레스임을 나타내고 있고, 막 스트레스의 값이 마이너스인 경우에는, 형성된 막의 막 스트레스가 컴프레시브 스트레스임을 나타내고 있다.
도 6에 도시되어 있는 바와 같이, N2 어닐 스텝을 행하지 않은 샘플 1에서는, 형성된 SiOC(N)막의 막 스트레스가 텐실 스트레스로 되어 있는 것이 확인되었다. 또한, N2 어닐 스텝에서의 처리 온도를 400 내지 600℃로 한 샘플 2, 3, 4에서도, 형성된 SiOC(N)막의 막 스트레스가 텐실 스트레스로 되어 있는 것이 확인되었다. 또한, N2 어닐 스텝에서의 처리 온도를 700℃, 800℃로 한 샘플 5, 6에서는, 형성된 SiOC(N)막의 막 스트레스가 컴프레시브 스트레스로 되어 있는 것이 확인되었다. 또한, 샘플 1, 2, 3, 4에서의 SiOC(N)막에 포함되는 환상 구조는 유지되고, 샘플 5, 6에서의 SiOC(N)막에 포함되는 환상 구조는 파괴되어 있는 것을 확인하였다. 즉, N2 어닐 스텝에서의 처리 온도를 제어함으로써, 형성되는 SiOC(N)막에 포함되는 환상 구조의 유지와 파괴를 제어할 수 있고, 그 막 스트레스를 텐실측으로도 컴프레시브측으로도 자유롭게 제어할 수 있는 것을 확인하였다.

Claims (20)

  1. (a) 제1 온도 하에서, 기판에 대하여 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 상기 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 환상 구조 및 질소를 포함하는 제1 막을 형성하는 공정과,
    (b) 제2 온도 하에서, 상기 기판에 대하여 산화제를 공급함으로써, 상기 제1 막을, 상기 환상 구조 및 산소를 포함하는 제2 막으로 변환시키는 공정과,
    (c) 제3 온도 하에서, 상기 제2 막을 어닐하는 공정
    을 갖고, (c)에서의 상기 제3 온도를 제어함으로써, 상기 제2 막의 스트레스를 제어하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, (c)에서는, 상기 제2 막에 포함되는 상기 환상 구조의 유지와 파괴를 제어하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, (c)에서는, 상기 제2 막에 포함되는 상기 환상 구조의 유지와 파괴 각각의 비율을 제어하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 환상 구조는 Si-C 결합을 포함하고, (c)에서는, 상기 제2 막에 포함되는 상기 Si-C 결합의 유지와 절단을 제어하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 환상 구조는 Si-C 결합을 포함하고, (c)에서는, 상기 제2 막에 포함되는 상기 Si-C 결합의 유지와 절단 각각의 비율을 제어하는, 반도체 장치의 제조 방법.
  6. 제2항에 있어서, (c)에서는, 상기 제2 막의 스트레스가 텐실 스트레스 및 컴프레시브 스트레스의 어느 것이 되도록 제어하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서, (c)에서의 상기 제3 온도를, 상기 제2 막에 포함되는 상기 환상 구조가 유지되는 온도로 하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 환상 구조는 Si-C 결합을 포함하고, (c)에서의 상기 제3 온도를, 상기 제2 막에 포함되는 상기 Si-C 결합이 유지되는 온도로 하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서, (c)에서의 상기 제3 온도를, 400℃ 이상 600℃ 이하로 하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서, (c)에 있어서, 상기 제2 막에 포함되는 상기 환상 구조를 유지함으로써, 상기 제2 막의 스트레스를 텐실 스트레스로 하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서, (c)에서의 상기 제3 온도를, 상기 제2 막에 포함되는 상기 환상 구조가 파괴되는 온도로 하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 환상 구조는 Si-C 결합을 포함하고, (c)에서의 상기 제3 온도를, 상기 제2 막에 포함되는 상기 Si-C 결합이 절단되는 온도로 하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서, (c)에서의 상기 제3 온도를, 700℃ 이상 1200℃ 이하로 하는, 반도체 장치의 제조 방법.
  14. 제9항에 있어서, (c)에 있어서, 상기 제2 막에 포함되는 상기 환상 구조를 파괴시킴으로써, 상기 제2 막의 스트레스를 컴프레시브 스트레스로 하는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서, (a), (b) 및 (c)를, 상기 기판을 동일한 처리실 내에 수용한 상태에서 행하는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서, (b)에서의 상기 제2 막은 수분을 포함하고,
    (c)에 있어서, 상기 제2 막에 포함되는 수분을 탈리시키는, 반도체 장치의 제조 방법.
  17. (a) 제1 온도 하에서, 기판에 대하여 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 상기 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 환상 구조 및 질소를 포함하는 제1 막을 형성하는 공정과,
    (b) 제2 온도 하에서, 상기 기판에 대하여 산화제를 공급함으로써, 상기 제1 막을, 상기 환상 구조 및 산소를 포함하는 제2 막으로 변환시키는 공정과,
    (c) 상기 제2 막에 포함되는 상기 환상 구조가 파괴되는 제3 온도 하에서, 상기 제2 막을 어닐하는 공정
    을 갖는 반도체 장치의 제조 방법.
  18. 제17항에 있어서, (c)에서는, 상기 제3 온도 하에서, 상기 제2 막을 어닐함으로써, 상기 제2 막에 포함되는 상기 환상 구조를 파괴시켜, 상기 제2 막의 스트레스를 컴프레시브 스트레스로 하는, 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 질화제를 공급하는 질화제 공급계와,
    상기 처리실 내의 기판에 대하여 산화제를 공급하는 산화제 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서, (a) 제1 온도 하에서, 기판에 대하여 상기 원료를 공급하는 처리와, 상기 기판에 대하여 상기 질화제를 공급하는 처리를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 환상 구조 및 질소를 포함하는 제1 막을 형성하는 처리와, (b) 제2 온도 하에서, 상기 기판에 대하여 상기 산화제를 공급함으로써, 상기 제1 막을, 상기 환상 구조 및 산소를 포함하는 제2 막으로 변환시키는 처리와, (c) 제3 온도 하에서, 상기 제2 막을 어닐하는 처리를 행하게 하고, (c)에서의 상기 제3 온도를 제어함으로써, 상기 제2 막의 스트레스를 제어하는 것이 가능하도록, 상기 원료 공급계, 상기 질화제 공급계, 상기 산화제 공급계 및 상기 히터를 제어하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에 있어서,
    (a) 제1 온도 하에서, 기판에 대하여 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 수순과, 상기 기판에 대하여 질화제를 공급하는 수순을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, 상기 환상 구조 및 질소를 포함하는 제1 막을 형성하는 수순과,
    (b) 제2 온도 하에서, 상기 기판에 대하여 산화제를 공급함으로써, 상기 제1 막을, 상기 환상 구조 및 산소를 포함하는 제2 막으로 변환시키는 수순과,
    (c) 제3 온도 하에서, 상기 제2 막에 대하여 열 어닐 처리를 행하는 수순과,
    (c)에서의 상기 제3 온도를 제어함으로써, 상기 제2 막의 스트레스를 제어하는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020200026540A 2019-03-05 2020-03-03 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램 KR102365948B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-039121 2019-03-05
JP2019039121A JP6910387B2 (ja) 2019-03-05 2019-03-05 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20200106846A true KR20200106846A (ko) 2020-09-15
KR102365948B1 KR102365948B1 (ko) 2022-02-22

Family

ID=72353764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200026540A KR102365948B1 (ko) 2019-03-05 2020-03-03 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램

Country Status (3)

Country Link
JP (1) JP6910387B2 (ko)
KR (1) KR102365948B1 (ko)
SG (1) SG10202001974TA (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112022009479A2 (pt) 2019-12-09 2022-07-26 Sumitomo Chemical Co Composição granulada impregnada com pesticida para aplicação ao solo

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000336170A (ja) * 1999-05-27 2000-12-05 Dow Corning Asia Ltd 架橋ポリシリレンメチレンの前駆体、架橋ポリシリレンメチレンおよび架橋ポリシリレンメチレン組成物
WO2015045163A1 (ja) 2013-09-30 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及び記録媒体
JP2015165523A (ja) 2013-03-19 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
WO2018022719A1 (en) * 2016-07-27 2018-02-01 Versum Materials Us, Llc Compositions and methods using same for carbon doped silicon containing films

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004535065A (ja) * 2001-07-02 2004-11-18 ダウ・コーニング・コーポレイション 多孔質材料上のＳｉＣ：Ｈ蒸着によって改良された金属バリア挙動
CN103620745B (zh) * 2011-08-25 2016-09-21 株式会社日立国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP6805347B2 (ja) * 2017-07-13 2020-12-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000336170A (ja) * 1999-05-27 2000-12-05 Dow Corning Asia Ltd 架橋ポリシリレンメチレンの前駆体、架橋ポリシリレンメチレンおよび架橋ポリシリレンメチレン組成物
JP2015165523A (ja) 2013-03-19 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
WO2015045163A1 (ja) 2013-09-30 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及び記録媒体
WO2018022719A1 (en) * 2016-07-27 2018-02-01 Versum Materials Us, Llc Compositions and methods using same for carbon doped silicon containing films

Also Published As

Publication number Publication date
KR102365948B1 (ko) 2022-02-22
JP6910387B2 (ja) 2021-07-28
JP2020145244A (ja) 2020-09-10
SG10202001974TA (en) 2020-10-29

Similar Documents

Publication Publication Date Title
JP6980624B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
TWI715918B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR102146180B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6817845B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR102133905B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11094532B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20200106846A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102346410B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
TWI747084B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
CN113169069B (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP6987948B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
WO2019058477A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2021061429A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR20230040262A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant