KR20230040262A - 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 - Google Patents

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 Download PDF

Info

Publication number
KR20230040262A
KR20230040262A KR1020220080326A KR20220080326A KR20230040262A KR 20230040262 A KR20230040262 A KR 20230040262A KR 1020220080326 A KR1020220080326 A KR 1020220080326A KR 20220080326 A KR20220080326 A KR 20220080326A KR 20230040262 A KR20230040262 A KR 20230040262A
Authority
KR
South Korea
Prior art keywords
film
substrate
heat treatment
agent
temperature
Prior art date
Application number
KR1020220080326A
Other languages
English (en)
Inventor
기미히코 나카타니
다카유키 와세다
쇼마 미야타
요시토모 하시모토
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20230040262A publication Critical patent/KR20230040262A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 열처리 후의 막을 선택적으로 제거하는 것이 가능한 기술을 제공한다. (a) 제1 온도 하에서 기판을 성막제에 폭로함으로써 상기 기판 상에 막을 형성하는 공정과, (b) 상기 제1 온도보다도 높은 제2 온도 하에서 상기 막을 열처리하는 공정과, (c) 상기 열처리 후의 상기 막을 변질제에 폭로함으로써 변질시키는 공정과, (d) 상기 변질 후의 상기 막을 제거제에 폭로함으로써 제거하는 공정을 행한다.

Description

기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램{METHOD OF PROCESSING SUBSTRATE, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING SYSTEM, AND PROGRAM}
본 개시는, 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판의 표면 상에 막을 형성하는 공정과, 그 막을 열처리하는 공정이 행하여지는 경우가 있다(예를 들어 특허문헌 1, 2 참조).
일본 특허 공개 제2015-165523호 공보 국제 공개 제2015/045163호 팸플릿
열처리에 의해 막의 가공 내성을 높일 수 있는데, 소정의 가공을 종료한 후에, 그 막을 제거하는 것이 곤란해지는 경우가 있다.
본 개시의 목적은, 열처리 후의 막을 선택적으로 제거하는 것이 가능한 기술을 제공하는 데 있다.
본 개시의 일 양태에 의하면,
(a) 제1 온도 하에서 기판을 성막제에 폭로함으로써 상기 기판 상에 막을 형성하는 공정과,
(b) 상기 제1 온도보다도 높은 제2 온도 하에서 상기 막을 열처리하는 공정과,
(c) 상기 열처리 후의 상기 막을 변질제에 폭로함으로써 변질시키는 공정과,
(d) 상기 변질 후의 상기 막을 제거제에 폭로함으로써 제거하는 공정을 행하는 기술이 제공된다.
본 개시에 의하면, 열처리 후의 막을 선택적으로 제거하는 것이 가능하게 된다.
도 1은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 종단면도로 나타내는 도면이다.
도 2는 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 개시의 일 양태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러(121)의 개략 구성도이며, 컨트롤러(121)의 제어계를 블록도로 나타내는 도면이다.
도 4의 (a) 내지 도 4의 (f)는, 본 개시의 일 양태에서의 처리 시퀀스를 설명하기 위한 모식도이다. 도 4의 (a)는, 표면에 제1 하지로서의 실리콘 산화막(SiO막)과 제2 하지로서의 실리콘 질화막(SiN막)이 노출된 웨이퍼의 표면 부분을 도시하는 단면 모식도이다. 도 4의 (b)는, 도 4의 (a)의 상태에서 스텝 F를 행함으로써, 개질제를 구성하는 분자의 분자 구조의 적어도 일부가 SiO막의 표면에 흡착되어, 성막 저해층이 형성된 후의 웨이퍼의 표면 부분을 도시하는 단면 모식도이다. 도 4의 (c)는, 도 4의 (b)의 상태에서 스텝 A를 행함으로써, SiN막의 표면 상에 선택적으로 막이 형성된 후의 웨이퍼의 표면 부분을 도시하는 단면 모식도이다. 도 4의 (d)는, 도 4의 (c)의 상태에서 스텝 B를 행함으로써, SiN막의 표면 상에 형성된 막을 열처리한 후의 웨이퍼의 표면 부분을 도시하는 단면 모식도이다. 도 4의 (e)는, 도 4의 (d)의 상태에서 소정의 처리를 행한 후, 스텝 C를 행함으로써, SiN막의 표면 상에 형성된 막을 변질시킨 후의 웨이퍼의 표면 부분을 도시하는 단면 모식도이다. 도 4의 (f)는, 도 4의 (e)의 상태에서 스텝 D를 행함으로써, SiN막의 표면 상에 형성된 막을 제거하여, SiN막의 표면을 노출시킨 후의 웨이퍼의 표면 부분을 도시하는 단면 모식도이다.
도 5는 본 개시의 다른 양태에서 적합하게 사용되는 기판 처리 시스템의 일례를 설명하기 위한 블록도이다.
도 6은 본 개시의 다른 양태에서 적합하게 사용되는 기판 처리 시스템의 다른 일례를 설명하기 위한 블록도이다.
도 7은 본 개시의 다른 양태에서 적합하게 사용되는 기판 처리 시스템의 또 다른 일례를 설명하기 위한 블록도이다.
도 8은 실시예 및 비교예에서의 평가 결과를 나타내는 그래프이다.
<본 개시의 일 양태>
이하, 본 개시의 일 양태에 대해서, 주로 도 1 내지 도 3, 도 4의 (a) 내지 도 4의 (f)를 참조하면서 설명한다. 또한, 이하의 설명에서 사용되는 도면은, 모두 모식적인 것이며, 도면에 도시되는, 각 요소의 치수 관계, 각 요소의 비율 등은, 현실의 것과 반드시 일치하는 것은 아니다. 또한, 복수의 도면의 상호간에 있어서도, 각 요소의 치수 관계, 각 요소의 비율 등은 반드시 일치하는 것은 아니다.
(1) 기판 처리 장치의 구성
도 1에 도시하는 바와 같이, 처리로(202)는 온도 조정기(가열부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원상으로 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스강(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 내지 제3 공급부로서의 노즐(249a 내지 249c)이, 매니폴드(209)의 측벽을 관통하도록 각각 마련되어 있다. 노즐(249a 내지 249c)을 각각 제1 내지 제3 노즐이라고도 칭한다. 노즐(249a 내지 249c)은, 예를 들어 석영 또는 SiC 등의 내열성 재료에 의해 구성되어 있다. 노즐(249a 내지 249c)에는 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 노즐(249a 내지 249c)은 각각 다른 노즐이며, 노즐(249a, 249c) 각각은 노즐(249b)에 인접해서 마련되어 있다.
가스 공급관(232a 내지 232c)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232d, 232f)이 각각 접속되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232e, 232g)이 각각 접속되어 있다. 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 가스 공급관(232h)이 접속되어 있다. 가스 공급관(232d 내지 232h)에는, 가스류의 상류측부터 순서대로 MFC(241d 내지 241h) 및 밸브(243d 내지 243h)가 각각 마련되어 있다. 가스 공급관(232a 내지 232h)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되어 있다.
도 2에 도시하는 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 직립되도록 각각 마련되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 평면으로 보아, 노즐(249b)은, 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고 후술하는 배기구(231a)와 일직선 상에 대향하도록 배치되어 있다. 노즐(249a, 249c)은, 노즐(249b)과 배기구(231a)의 중심을 통과하는 직선 L을, 반응관(203)의 내벽(웨이퍼(200)의 외주부)을 따라 양측으로부터 사이에 두도록 배치되어 있다. 직선 L은, 노즐(249b)과 웨이퍼(200)의 중심을 통과하는 직선이기도 하다. 즉, 노즐(249c)은, 직선 L을 사이에 두고 노즐(249a)과 반대측에 마련되어 있다고 할 수도 있다. 노즐(249a, 249c)은, 직선 L을 대칭 축으로 해서 선 대칭으로 배치되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a 내지 250c)이 각각 마련되어 있다. 가스 공급 구멍(250a 내지 250c)은, 각각이, 평면으로 보아 배기구(231a)와 대향(대면)하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a 내지 250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 마련되어 있다.
가스 공급관(232a)으로부터는, 개질제가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다.
가스 공급관(232b)으로부터는, 원료가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 원료는, 성막제의 하나로서 사용된다.
가스 공급관(232c)으로부터는, 산화제가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. 산화제는, 성막제의 하나로서 사용된다. 또한, 산화제는, 변질제의 하나로서도 사용된다.
가스 공급관(232d)으로부터는, 촉매가, MFC(241d), 밸브(243d), 가스 공급관(232a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 촉매는, 성막제의 하나로서도 사용된다.
가스 공급관(232e)으로부터는, 제거제가, MFC(241e), 밸브(243e), 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 제거제는, 에칭제로서도 사용된다.
가스 공급관(232f 내지 232h)으로부터는, 불활성 가스가, 각각 MFC(241f 내지 241h), 밸브(243f 내지 243h), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다. 불활성 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
가스 공급관(232c)의 가스 공급관(232h)과의 접속부보다도 하류측에는, 가스를 플라스마 상태로 여기하는 플라스마 여기부(플라스마 발생부, 플라스마 발생기)인 리모트 플라스마 유닛(이하, RPU)(270)이 마련되어 있다. 또한, 가스를 플라스마 상태로 여기시키는 것을, 단순히, 플라스마 여기라고도 칭한다. RPU(270)는 고주파(RF) 전력을 인가함으로써, RPU(270)의 내부에서 가스를 플라스마화시켜서 여기시키는 것, 즉, 가스를 플라스마 상태로 여기시키는 것이 가능하게 되어 있다. 플라스마 생성 방식으로서는, 용량 결합 플라스마(Capacitively Coupled Plasma, 약칭: CCP) 방식을 사용해도 되고, 유도 결합 플라스마(Inductively Coupled Plasma, 약칭: ICP) 방식을 사용해도 된다.
RPU(270)는, 가스 공급관(232c)으로부터 공급되는 변질제를 플라스마 상태로 여기시켜서, 플라스마 여기시킨 변질제로서 처리실(201) 내에 공급하는 것이 가능하게 되도록 구성되어 있다. 또한, RPU(270)에 의해, 가스 공급관(232c)으로부터 공급되는 산화제, 가스 공급관(232h)으로부터 공급되는 불활성 가스를 플라스마 상태로 여기시켜서, 처리실(201) 내에 공급하는 것도 가능하게 되어 있다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해 개질제 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해 원료 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c)에 의해 산화제 공급계가 구성된다. 산화제 공급계를, 변질제 공급계라고도 칭한다. 산화제 공급계나 변질제 공급계는, 주로, 가스 공급관(232c), MFC(241c), 밸브(243c), RPU(270)에 의해 구성되어 있어도 된다. 주로, 가스 공급관(232d), MFC(241d), 밸브(243d)에 의해 촉매 공급계가 구성된다. 주로, 가스 공급관(232e), MFC(241e), 밸브(243e)에 의해 제거제 공급계가 구성된다. 제거제 공급계를, 에칭제 공급계라고도 칭한다. 주로, 가스 공급관(232f 내지 232h), MFC(241f 내지 241h), 밸브(243f 내지 243h)에 의해 불활성 가스 공급계가 구성된다. 원료 공급계, 산화제 공급계, 촉매 공급계 각각 혹은 모두를 성막제 공급계라고도 칭한다.
상술한 각종 공급계 중, 어느 것, 혹은, 모든 공급계는, 밸브(243a 내지 243h)나 MFC(241a 내지 241h) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232h) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232h) 내에의 각종 물질(각종 가스)의 공급 동작, 즉, 밸브(243a 내지 243h)의 개폐 동작이나 MFC(241a 내지 241h)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232h) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 도 2에 도시하는 바와 같이, 배기구(231a)는, 평면으로 보아, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c)(가스 공급 구멍(250a 내지 250c))과 대향(대면)하는 위치에 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다. 또한, 컨트롤러(121)에는, 외부 기억 장치(123)를 접속하는 것이 가능하게 되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive), SSD(Solid State Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 의해 기판 처리 장치에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히, 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히, 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241h), 밸브(243a 내지 243h), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s), RPU(270) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하는 것이 가능하게 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241h)에 의한 각종 물질(각종 가스)의 유량 조정 동작, 밸브(243a 내지 243h)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작, RPU(270)에 의한 가스의 플라스마 여기 동작 등을 제어하는 것이 가능하게 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 SSD 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판을 처리하는 방법, 즉, 기판으로서의 웨이퍼(200) 상에 형성된 막을 열처리하고, 열처리 후의 막을 제거하기 위한 처리 시퀀스의 예에 대해서, 주로 도 4의 (a) 내지 도 4의 (f)를 사용해서 설명한다. 이하의 설명에서는, 웨이퍼(200)의 대표적인 예로서, 표면에 제1 하지로서의 SiO막과 제2 하지로서의 SiN막이 노출되어 있는 경우에 대해서 설명한다. 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4의 (a) 내지 도 4의 (f)에 나타내는 처리 시퀀스는,
제1 온도 하에서 기판으로서의 웨이퍼(200)를 성막제에 폭로함으로써 웨이퍼(200) 상에 막을 형성하는 스텝 A와,
제1 온도보다도 높은 제2 온도 하에서 막을 열처리하는 스텝 B와,
열처리 후의 막을 변질제에 폭로함으로써 변질시키는 스텝 C와,
변질 후의 막을 제거제에 폭로함으로써 제거하는 스텝 D
를 갖는다.
또한, 도 4의 (a) 내지 도 4의 (f)에 나타내는 처리 시퀀스는, 스텝 A를 행하기 전에, 표면에 제1 하지로서의 SiO막과 제2 하지로서의 SiN막이 노출되어 있는 웨이퍼(200)에 대하여 개질제를 공급함으로써, 제1 하지로서의 SiO막의 표면에 성막 저해층을 형성하는 스텝 F를 더 갖는다. 스텝 A를 행하기 전에 스텝 F를 행함으로써, 스텝 A에서는, 제1 하지로서의 SiO막 및 제2 하지로서의 SiN막 중, SiN막의 표면 상에 선택적으로(우선적으로) 막을 형성할 수 있다.
또한, 본 양태에서의 처리 시퀀스에서는, 스텝 A가,
웨이퍼(200)에 대하여 성막제로서 원료를 공급하는 스텝 A1과, 웨이퍼(200)에 대하여 성막제로서 산화제를 공급하는 스텝 A2를 포함하는(비동시에 행하는) 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행하여, 스텝 A1 및 스텝 A2 각각에 있어서, 웨이퍼(200)에 대하여 성막제로서, 또한 촉매를 공급하는 예를 나타낸다.
또한, 본 양태에서의 처리 시퀀스에서는, 스텝 B를 행한 후, 스텝 C를 행하기 전에, 웨이퍼(200)에 대하여 소정의 처리를 행하는 스텝 E를 더 갖는 예를 나타낸다.
본 명세서에서는, 상술한 처리 시퀀스를, 편의상 이하와 같이 나타내는 경우도 있다. 이하의 변형예나 다른 양태 등의 설명에서도, 마찬가지의 표기를 사용한다.
개질제→(원료+촉매→산화제+촉매)×n→열처리→소정의 처리→변질제→제거제
본 명세서에서 사용하는 「웨이퍼」라는 용어는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
본 명세서에서 사용하는 「제」라는 용어는, 가스 상태 물질 및 액체 상태 물질 중 적어도 어느 것을 포함한다. 액체 상태 물질은 미스트 상태 물질을 포함한다. 즉, 개질제, 성막제(원료, 산화제, 촉매), 변질제 및 제거제 각각은, 가스 상태 물질을 포함하고 있어도 되고, 미스트 상태 물질 등의 액체 상태 물질을 포함하고 있어도 되고, 그것들 양쪽을 포함하고 있어도 된다.
본 명세서에서 사용하는 「층」이라는 용어는, 연속층 및 불연속층 중 적어도 어느 것을 포함한다. 예를 들어, 성막 저해층은, 성막 저해 작용을 발생시키는 것이 가능하면, 연속층을 포함하고 있어도 되고, 불연속층을 포함하고 있어도 되고, 그것들 양쪽을 포함하고 있어도 된다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면, 셔터 개폐 기구(115s)에 의해 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 개방된다(셔터 오픈). 그 후, 도 1에 도시하는 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220b)을 개재해서 매니폴드(209)의 하단을 시일한 상태로 된다.
또한, 보트(217)에 장전되는 웨이퍼(200)는, 도 4의 (a)에 도시하는 바와 같이, 제1 하지로서의 SiO막과 제2 하지로서의 SiN막이 표면에 노출되어 있다. 웨이퍼(200)에 있어서, 제1 하지로서의 SiO막의 표면은, 전역(전체면)에 걸쳐서 흡착 사이트인 OH 종단을 갖고 있고, 한편, 제2 하지로서의 SiN막의 표면은, 그 많은 영역이 OH 종단을 갖고 있지 않다. 또한, 제1 하지로서의 SiO막은, 예를 들어 열산화법이나 화학 기상 성장법(CVD법) 등에 의해 형성된 산화막이며, 후술하는 스텝 C에서 변질시킨 후의 막에 비해 막 밀도가 높고 견고한 Si-O 결합을 많이 갖는다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(스텝 F)
그 후, 웨이퍼(200), 즉, 표면에 제1 하지로서의 SiO막과 제2 하지로서의 SiN막이 노출된 웨이퍼(200)에 대하여 개질제를 공급한다.
구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 개질제를 흘린다. 개질제는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터 웨이퍼(200)에 대하여 개질제가 공급된다(개질제 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 개질제를 공급함으로써, 제1 하지로서의 SiO막의 표면, 즉, SiO막의 표면의 OH 종단에, 개질제를 구성하는 분자의 분자 구조의 적어도 일부를 흡착시켜서, 성막 저해층을 형성하도록 SiO막의 표면을 개질시킬 수 있다. 즉, 본 스텝에서는, 웨이퍼(200)에 대하여 OH 종단과 반응하는 개질제를 공급함으로써, OH 종단을 갖는 SiO막의 표면에, 개질제를 구성하는 분자의 분자 구조의 적어도 일부를 흡착시켜서, 성막 저해층을 형성하도록 SiO막의 표면을 개질시킬 수 있다. 이에 의해, 도 4의 (b)에 도시하는 바와 같이, SiO막의 표면에는, 개질제를 구성하는 분자의 분자 구조의 적어도 일부를 포함하는 성막 저해층이 형성된다.
본 스텝에서 형성되는 성막 저해층은, 개질제 유래의 잔기인, 개질제를 구성하는 분자의 분자 구조의 적어도 일부를 포함한다. 성막 저해층은, 후술하는 스텝 A에서, SiO막의 표면에의 원료(성막제)의 흡착을 방지하여, SiO막의 표면 상에서의 성막 반응의 진행을 저해(억제)한다.
개질제를 구성하는 분자의 분자 구조의 적어도 일부로서는, 예를 들어 트리메틸실릴기(-SiMe3)나 트리에틸실릴기(-SiEt3) 등의 트리알킬실릴기를 예시할 수 있다. 이들의 경우, 트리메틸실릴기나 트리에틸실릴기의 Si가, OH 종단의 O와 결합하여, SiO막의 표면이, 메틸기나 에틸기 등의 알킬기에 의해 종단되게 된다. SiO막의 최표면을 종단한, 메틸기(트리메틸실릴기)나 에틸기(트리에틸실릴기) 등의 알킬기(알킬실릴기)는, 성막 저해층을 구성하여, 후술하는 스텝 A에서, SiO막의 표면에의 원료(성막제)의 흡착을 방지하여, SiO막의 표면 상에서의 성막 반응의 진행을 저해(억제)할 수 있다.
여기서, 성막 저해층(성막 억제층이라고도 칭함)은, 성막 저해 작용을 가지므로, 인히비터라고 불리는 경우도 있다. 또한, 본 명세서에서 사용하는 「인히비터」라는 용어는, 성막 저해층을 의미하는 경우 외에, 개질제를 의미하는 경우나, 개질제 유래의 잔기, 예를 들어 개질제를 구성하는 분자의 분자 구조의 적어도 일부를 의미하는 경우가 있으며, 나아가, 이들 모두의 총칭으로서 사용하는 경우도 있다.
또한, 본 스텝에서는, 제2 하지로서의 SiN막의 표면의 일부에, 개질제를 구성하는 분자의 분자 구조의 적어도 일부가 흡착되기도 하지만, 그 흡착량은 얼마 안되어, 제1 하지로서의 SiO막의 표면에의 흡착량쪽이 압도적으로 많아진다. 이러한 선택적(우선적)인 흡착이 가능하게 되는 것은, 본 스텝에서의 처리 조건을 처리실(201) 내에서 개질제가 기상 분해하지 않는 조건으로 하고 있기 때문이다. 또한, SiO막의 표면이, 그 전역에 걸쳐서 OH 종단되어 있는 것에 반해, SiN막의 표면의 많은 영역이 OH 종단되어 있지 않기 때문이다. 본 스텝에서는, 처리실(201) 내에서 개질제가 기상 분해하지 않으므로, SiN막의 표면에는, 개질제를 구성하는 분자의 분자 구조의 적어도 일부가 다중 퇴적되지 않고, 개질제를 구성하는 분자의 분자 구조의 적어도 일부는, SiO막 및 SiN막 중, SiO막의 표면에 선택적으로 흡착되고, 이에 의해 SiO막의 표면이, 선택적으로, 개질제를 구성하는 분자의 분자 구조의 적어도 일부에 의해 종단되게 된다.
스텝 F에서 개질제를 공급할 때의 처리 조건으로서는,
처리 온도: 실온(25℃) 내지 500℃, 바람직하게는 실온(25℃) 내지 250℃
처리 압력: 5 내지 2000Pa, 바람직하게는 10 내지 1000Pa
개질제 공급 유량: 0.001 내지 3slm, 바람직하게는 0.001 내지 0.5slm
개질제 공급 시간: 1초 내지 120분, 바람직하게는 30초 내지 60분
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
이 예시된다.
또한, 본 명세서에서의 「5 내지 2000Pa」과 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「5 내지 2000Pa」이란 「5Pa 이상 2000Pa 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다. 또한, 본 명세서에서의 처리 온도란 웨이퍼(200)의 온도 또는 처리실(201) 내의 온도를 의미하며, 처리 압력이란 처리실(201) 내의 압력을 의미한다. 또한, 공급 유량에 0slm이 포함되는 경우, 0slm이란, 그 물질(가스)을 공급하지 않는 케이스를 의미한다. 이들은, 이하의 설명에서도 마찬가지이다.
제1 하지로서의 SiO막의 표면에 선택적으로 성막 저해층을 형성한 후, 밸브(243a)를 닫아, 처리실(201) 내에의 개질제의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 상태 물질 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 불활성 가스를 공급한다. 노즐(249a 내지 249c)로부터 공급되는 불활성 가스는, 퍼지 가스로서 작용하여, 이에 의해, 처리실(201) 내가 퍼지된다(퍼지).
스텝 F에서 퍼지를 행할 때의 처리 조건으로서는,
처리 압력: 1 내지 30Pa
불활성 가스 공급 유량(가스 공급관마다): 0.5 내지 20slm
불활성 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
가 예시된다. 또한, 본 스텝에서 퍼지를 행할 때의 처리 온도는, 개질제를 공급할 때의 처리 온도와 마찬가지의 온도로 하는 것이 바람직하다.
개질제로서는, 예를 들어 실리콘(Si)에 아미노기가 직접 결합한 구조를 갖는 화합물이나, 실리콘(Si)에 아미노기와 알킬기가 직접 결합한 구조를 갖는 화합물을 사용할 수 있다.
개질제로서는, 예를 들어 (디메틸아미노)트리메틸실란((CH3)2NSi(CH3)3, 약칭: DMATMS), (디에틸아미노)트리에틸실란((C2H5)2NSi(C2H5)3, 약칭: DEATES), (디메틸아미노)트리에틸실란((CH3)2NSi(C2H5)3, 약칭: DMATES), (디에틸아미노)트리메틸실란((C2H5)2NSi(CH3)3, 약칭: DEATMS), (디프로필아미노)트리메틸실란((C3H7)2NSi(CH3)3, 약칭: DPATMS), (디부틸아미노)트리메틸실란((C4H9)2NSi(CH3)3, 약칭: DBATMS), (트리메틸실릴)아민((CH3)3SiNH2, 약칭: TMSA), (트리에틸실릴)아민((C2H5)3SiNH2, 약칭: TESA), (디메틸아미노)실란((CH3)2NSiH3, 약칭: DMAS), (디에틸아미노)실란((C2H5)2NSiH3, 약칭: DEAS), (디프로필아미노)실란((C3H7)2NSiH3, 약칭: DPAS), (디부틸아미노)실란((C4H9)2NSiH3, 약칭: DBAS) 등을 사용할 수 있다. 개질제로서는, 이들 중 1개 이상을 사용할 수 있다.
또한, 개질제로서는, 예를 들어 비스(디메틸아미노)디메틸실란([(CH3)2N]2Si(CH3)2, 약칭: BDMADMS), 비스(디에틸아미노)디에틸실란([(C2H5)2N]2Si(C2H5)2, 약칭: BDEADES), 비스(디메틸아미노)디에틸실란([(CH3)2N]2Si(C2H5)2, 약칭: BDMADES), 비스(디에틸아미노)디메틸실란([(C2H5)2N]2Si(CH3)2, 약칭: BDEADMS), 비스(디메틸아미노)실란([(CH3)2N]2SiH2, 약칭: BDMAS), 비스(디에틸아미노)실란([(C2H5)2N]2SiH2, 약칭: BDEAS), 비스(디메틸아미노 디메틸실릴)에탄([(CH3)2N(CH3)2Si]2C2H6, 약칭: BDMADMSE), 비스(디프로필아미노)실란([(C3H7)2N]2SiH2, 약칭: BDPAS), 비스(디부틸아미노)실란([(C4H9)2N]2SiH2, 약칭: BDBAS), 비스(디프로필아미노)디메틸실란([(C3H7)2N]2Si(CH3)2, 약칭: BDPADMS), 비스(디프로필아미노)디에틸실란([(C3H7)2N]2Si(C2H5)2, 약칭: BDPADES), (디메틸실릴)디아민((CH3)2Si(NH2)2, 약칭: DMSDA), (디에틸 실릴)디아민((C2H5)2Si(NH2)2, 약칭: DESDA), (디프로필실릴)디아민((C3H7)2Si(NH2)2, 약칭: DPSDA), 비스(디메틸아미노디메틸실릴)메탄([(CH3)2N(CH3)2Si]2CH2, 약칭: BDMADMSM), 비스(디메틸아미노)테트라메틸디실란([(CH3)2N]2(CH3)4Si2, 약칭: BDMATMDS) 등을 사용할 수도 있다. 개질제로서는, 이들 중 1개 이상을 사용할 수 있다.
불활성 가스로서는, 질소(N2) 가스나, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스를 사용할 수 있다. 불활성 가스로서는, 이들 중 1개 이상을 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
(스텝 A)
스텝 F를 행한 후, 제1 온도 하에서 웨이퍼(200)를 성막제에 폭로함으로써, 웨이퍼(200)의 제2 하지로서의 SiN막의 표면 상에 막을 형성한다. 즉, 본 스텝에서는, 웨이퍼(200)를, SiN막의 표면과 반응하는 성막제에 폭로함으로써, SiN막의 표면 상에 선택적으로(우선적으로) 막을 형성한다. 본 스텝은, 구체적으로는, 다음 스텝 A1 및 스텝 A2를 순차 행한다. 또한, 이하의 예에서는, 성막제는, 원료, 산화제 및 촉매를 포함한다.
본 스텝(스텝 A1 및 스텝 A2)에서는, 처리실(201) 내의 온도, 즉, 웨이퍼(200)의 온도(제1 온도)를, 후술하는 스텝 B에서의 웨이퍼(200)의 온도(제2 온도)보다도 낮게 하도록, 히터(207)의 출력을 조정한다. 또한, 본 스텝(스텝 A1 및 스텝 A2)에서는, 웨이퍼(200)의 온도(제1 온도)를, 스텝 F에서의 웨이퍼(200)의 온도 이하로 하도록, 바람직하게는 스텝 F에서의 웨이퍼(200)의 온도보다도 낮게 하도록, 히터(207)의 출력을 조정한다.
[스텝 A1]
본 스텝에서는, 스텝 F를 행한 후의 웨이퍼(200), 즉, 제1 하지로서의 SiO막의 표면에 선택적으로 성막 저해층을 형성한 후의 웨이퍼(200)에 대하여, 성막제로서, 원료(원료 가스) 및 촉매(촉매 가스)를 공급한다. 이에 의해, 웨이퍼(200)를, 원료(원료 가스) 및 촉매(촉매 가스)에 폭로할 수 있다.
구체적으로는, 밸브(243b, 243d)를 개방하여, 가스 공급관(232b, 232d) 내에 원료, 촉매를 각각 흘린다. 원료, 촉매는 각각, MFC(241b, 241d)에 의해 유량 조정되어, 노즐(249b, 249a)을 통해서 처리실(201) 내에 공급되고, 처리실(201) 내에서 혼합되어서 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터, 웨이퍼(200)에 대하여 원료 및 촉매가 공급된다(원료+촉매 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 원료와 촉매를 공급함으로써, 원료를 구성하는 분자의 분자 구조의 적어도 일부의, 제1 하지로서의 SiO막의 표면에의 화학 흡착을 억제하면서, 원료를 구성하는 분자의 분자 구조의 적어도 일부를, 제2 하지로서의 SiN막의 표면에 선택적으로 화학 흡착시키는 것이 가능하게 된다. 이에 의해, SiN막의 표면에 선택적으로 제1층이 형성된다. 제1층은, 원료 유래의 잔기인, 원료를 구성하는 분자의 분자 구조의 적어도 일부를 포함한다. 즉, 제1층은, 원료를 구성하는 원자의 적어도 일부를 포함한다.
본 스텝에서는, 촉매를 원료와 함께 공급함으로써, 상술한 반응을, 논 플라스마의 분위기 하에서, 또한, 후술하는 바와 같은 낮은 온도 조건 하에서 진행시킬 수 있다. 이와 같이, 제1층의 형성을, 논 플라스마의 분위기 하에서, 또한, 후술하는 바와 같은 낮은 온도 조건 하에서 행함으로써, SiO막의 표면에 형성된 성막 저해층을 구성하는 분자나 원자를, SiO막의 표면으로부터 소멸(탈리)시키지 않고 유지하는 것이 가능하게 된다.
또한, 제1층의 형성을, 논 플라스마의 분위기 하에서, 또한, 후술하는 바와 같은 낮은 온도 조건 하에서 행함으로써, 처리실(201) 내에서 원료가 열분해(기상 분해), 즉, 자기 분해하지 않도록 할 수 있다. 이에 의해, SiO막의 표면 및 SiN막의 표면에, 원료를 구성하는 분자의 분자 구조의 적어도 일부가 다중 퇴적되는 것을 억제할 수 있고, 원료를 SiN막의 표면에 선택적으로 흡착시키는 것이 가능하게 된다.
또한, 본 스텝에서는, SiO막의 표면의 일부에 원료를 구성하는 분자의 분자 구조의 적어도 일부가 흡착되기도 하지만, 그 흡착량은 극히 얼마 안되어서, SiN막의 표면에의 원료를 구성하는 분자의 분자 구조의 적어도 일부의 흡착량보다도 훨씬 소량이 된다. 이러한 선택적(우선적)인 흡착이 가능하게 되는 것은, 본 스텝에서의 처리 조건을, 후술하는 바와 같은 낮은 온도 조건이며, 처리실(201) 내에서 원료가 기상 분해하지 않는 조건으로 하고 있기 때문이다. 또한, SiO막의 표면 전역에 걸쳐서 성막 저해층이 형성되어 있는 것에 반해, SiN막의 표면의 많은 영역에 성막 저해층이 형성되어 있지 않기 때문이다.
스텝 A1에서 원료 및 촉매를 공급할 때의 처리 조건으로서는,
처리 온도(제1 온도): 실온(25℃) 내지 120℃, 바람직하게는 실온 내지 90℃
처리 압력: 133 내지 1333Pa
원료 공급 유량: 0.001 내지 2slm
촉매 공급 유량: 0.001 내지 2slm
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
각 가스 공급 시간: 1 내지 120초
가 예시된다.
제2 하지로서의 SiN막의 표면에 제1층을 선택적으로 형성한 후, 밸브(243b, 243d)를 닫아, 처리실(201) 내에의 원료, 촉매의 공급을 각각 정지한다. 그리고, 스텝 A에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 상태 물질 등을 처리실(201) 내로부터 배제한다(퍼지). 또한, 본 스텝에서 퍼지를 행할 때의 처리 온도는, 원료 및 촉매를 공급할 때의 처리 온도와 마찬가지의 온도로 하는 것이 바람직하다.
원료로서는, 예를 들어 Si, 탄소(C) 및 할로겐 함유 가스를 사용할 수 있다. 할로겐에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등이 포함된다. Si, C 및 할로겐 함유 가스는, 할로겐을 Si와 할로겐의 화학 결합의 형태로 포함하는 것이 바람직하다. Si, C 및 할로겐 함유 가스는, C를 Si-C 결합의 형태로 포함하는 것이 바람직하다. Si, C 및 할로겐 함유 가스로서는, 예를 들어 Si, Cl 및 알킬렌기를 포함하고, Si-C 결합을 갖는 실란계 가스, 즉, 알킬렌클로로실란계 가스를 사용할 수 있다. 알킬렌기에는, 메틸렌기, 에틸렌기, 프로필렌기, 부틸렌기 등이 포함된다. 알킬렌클로로실란계 가스는, Cl을 Si-Cl 결합의 형태로 포함하고, C를 Si-C 결합의 형태로 포함하는 것이 바람직하다.
Si, C 및 할로겐 함유 가스로서는, 예를 들어 비스(트리클로로실릴)메탄((SiCl3)2CH2, 약칭: BTCSM) 가스, 1,2-비스(트리클로로실릴)에탄((SiCl3)2C2H4, 약칭: BTCSE) 가스 등의 알킬렌클로로실란계 가스를 사용할 수 있다. 또한, Si, C 및 할로겐 함유 가스로서는, 예를 들어 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란((CH3)4Si2Cl2, 약칭: DCTMDS) 가스 등의 알킬클로로실란계 가스나, 1,1,3,3-테트라클로로-1,3-디실라시클로부탄(C2H4Cl4Si2, 약칭: TCDSCB) 가스 등의 Si와 C로 구성되는 환상 구조 및 할로겐을 포함하는 가스를 사용할 수 있다. 원료로서는, 이들 중 1개 이상을 사용할 수 있다.
촉매로서는, 예를 들어 C, 질소(N) 및 수소(H)를 포함하는 아민계 가스를 사용할 수 있다. 아민계 가스로서는, 예를 들어 피리딘(C5H5N) 가스, 아미노피리딘(C5H6N2) 가스, 피콜린(C6H7N) 가스, 루티딘(C7H9N) 가스, 피페라진(C4H10N2) 가스, 피페리딘(C5H11N) 가스 등의 환상 아민계 가스나, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스, 디에틸아민((C2H5)2NH, 약칭: DEA) 가스 등의 쇄상 아민계 가스 등을 사용할 수 있다. 촉매로서는, 이들 외에, 예를 들어 암모니아(NH3) 가스 등을 사용할 수도 있다. 촉매로서는, 이들 중 1개 이상을 사용할 수 있다. 이 점은, 후술하는 스텝 A2에서도 마찬가지이다.
[스텝 A2]
스텝 A1이 종료된 후, 웨이퍼(200), 즉, 제2 하지로서의 SiN막의 표면에 선택적으로 제1층을 형성한 후의 웨이퍼(200)에 대하여, 성막제로서, 산화제(산화 가스) 및 촉매(촉매 가스)를 공급한다. 이에 의해, 웨이퍼(200)를, 산화제(산화 가스) 및 촉매(촉매 가스)에 폭로할 수 있다.
구체적으로는, 밸브(243c, 243d)를 개방하여, 가스 공급관(232c, 232d) 내에 산화제, 촉매를 각각 흘린다. 산화제, 촉매는 각각, MFC(241c, 241d)에 의해 유량 조정되어, 노즐(249c, 249a)을 통해서 처리실(201) 내에 공급되고, 처리실(201) 내에서 혼합되어서 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터, 웨이퍼(200)에 대하여 산화제 및 촉매가 공급된다(산화제+촉매 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 산화제와 촉매를 공급함으로써, 스텝 A1에서 제2 하지로서의 SiN막의 표면에 형성된 제1층의 적어도 일부를 산화시키는 것이 가능하게 된다. 이에 의해, SiN막의 표면에, 제1층이 산화되어서 이루어지는 제2층이 형성된다.
본 스텝에서는, 촉매를 산화제와 함께 공급함으로써, 상술한 반응을, 논 플라스마의 분위기 하에서, 또한, 후술하는 바와 같은 낮은 온도 조건 하에서 진행시키는 것이 가능하게 된다. 이와 같이, 제2층의 형성을, 논 플라스마의 분위기 하에서, 또한, 후술하는 바와 같은 낮은 온도 조건 하에서 행함으로써, 제1 하지로서의 SiO막의 표면에 형성된 성막 저해층을 구성하는 분자나 원자를, SiO막의 표면으로부터 소멸(탈리)시키지 않고 유지하는 것이 가능하게 된다.
스텝 A2에서 산화제 및 촉매를 공급할 때의 처리 조건으로서는,
처리 온도(제1 온도): 실온(25℃) 내지 120℃, 바람직하게는 실온 내지 100℃
처리 압력: 133 내지 1333Pa
산화제 공급 유량: 0.001 내지 2slm
촉매 공급 유량: 0.001 내지 2slm
불활성 가스 공급 유량(가스 공급관마다): 0 내지 20slm
각 가스 공급 시간: 1 내지 120초
가 예시된다.
제2 하지로서의 SiN막의 표면에 형성된 제1층을 산화시켜서 제2층으로 변화(변환)시킨 후, 밸브(243c, 243d)를 닫아, 처리실(201) 내에의 산화제, 촉매의 공급을 각각 정지한다. 그리고, 스텝 A에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 상태 물질 등을 처리실(201) 내로부터 배제한다(퍼지). 또한, 본 스텝에서 퍼지를 행할 때의 처리 온도는, 산화제 및 촉매를 공급할 때의 처리 온도와 마찬가지의 온도로 하는 것이 바람직하다.
산화제로서는, 예를 들어 산소(O) 및 H 함유 가스를 사용할 수 있다. O 및 H 함유 가스로서는, 예를 들어 수증기(H2O 가스), 과산화수소(H2O2) 가스, 수소(H2) 가스+산소(O2) 가스, H2 가스+오존(O3) 가스 등을 사용할 수 있다. 산화제로서는, 이들 중 1개 이상을 사용할 수 있다.
또한, 본 명세서에서 「H2 가스+O2 가스」와 같은 2개의 가스의 병기 기재는, H2 가스와 O2 가스의 혼합 가스를 의미하고 있다. 혼합 가스를 공급하는 경우는, 2개의 가스를 공급관 내에서 혼합(프리믹스)시킨 후, 처리실(201) 내에 공급하도록 해도 되고, 2개의 가스를 다른 공급관으로부터 따로따로 처리실(201) 내에 공급하여, 처리실(201) 내에서 혼합(포스트 믹스)시키도록 해도 된다.
촉매로서는, 예를 들어 상술한 스텝 A1에서 예시한 각종 촉매와 마찬가지의 촉매를 사용할 수 있다.
[소정 횟수 실시]
상술한 스텝 A1과 스텝 A2를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 도 4의 (c)에 도시하는 바와 같이, 웨이퍼(200)의 제2 하지로서의 SiN막의 표면 상에 선택적으로(우선적으로) 막을 형성할 수 있다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1사이클당 형성되는 제2층의 두께를 원하는 막 두께보다도 얇게 하여, 제2층을 적층함으로써 형성되는 막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
상술한 바와 같이, 상술한 사이클을 복수회 반복함으로써, 제2 하지로서의 SiN막의 표면 상에 선택적으로 막을 성장시킬 수 있다. 이때, 제1 하지로서의 SiO막의 표면에는, 성막 저해층이 형성되어 있으므로, SiO막의 표면 상에의 막의 성장을 억제할 수 있다. 즉, 상술한 사이클을 복수회 반복함으로써, SiO막의 표면 상에의 막의 성장을 억제하면서, SiN막의 표면 상에의 막의 성장을 촉진시킬 수 있다.
본 스텝에서 SiN막의 표면 상에 형성하는 막(선택적으로 성장시키는 막)은, C를 포함하는 것이 바람직하다. C를 포함하는 막은 에칭 내성이 높은 특징을 갖는다. 또한, C를 포함하는 막은, 후술하는 스텝 B에서의 열처리에 의해, 에칭 내성을 보다 높게 할 수 있다. 이러한 점에서, 예를 들어 후술하는 스텝 E에서, C를 포함하는 막을 하드 마스크로서 사용하는 것이 가능하게 된다. 또한, 예를 들어 상술한 원료, 산화제, 촉매를 사용하는 경우, 제2 하지로서의 SiN막의 표면 상에, 막으로서, Si, C 및 O를 함유하는 막, 바람직하게는 실리콘 산탄화막(SiOC막)을 선택적으로 성장시킬 수 있다.
또한, 스텝 A1 및 스텝 A2를 실시할 때, SiO막의 표면에 형성된 성막 저해층은, 상술한 바와 같이 SiO막의 표면에 유지되므로, SiO막의 표면 상에의 막의 성장을 억제할 수 있다. 단, 어떠한 요인에 의해, SiO막의 표면에의 성막 저해층의 형성이 불충분해지는 경우 등에 있어서는, SiO막의 표면 상에의 막의 형성, 성장이, 극히 약간 생기는 경우도 있다. 단, 이 경우에도, 제1 하지로서의 SiO막의 표면 상에 형성되는 막의 두께는, 제2 하지로서의 SiN막의 표면 상에 형성되는 막의 두께에 비하여 훨씬 얇아진다. 본 명세서에서, 「제2 하지의 표면 상에 선택적으로(우선적으로) 막을 형성하는」이란, 제1 하지의 표면 상에 막이 전혀 형성되지 않고, 제2 하지의 표면 상에만 막이 형성되는 경우뿐만 아니라, 제1 하지의 표면 상에 극히 얇은 막이 형성되지만, 제2 하지의 표면 상에는 그것보다도 훨씬 두꺼운 막이 형성되는 경우도 포함하는 것으로 한다.
(스텝 B)
스텝 A를 행한 후, 제1 온도보다도 높은 제2 온도 하에서, 웨이퍼(200)의 제2 하지로서의 SiN막의 표면 상에 형성된 막을 열처리한다. 이때, 웨이퍼(200)의 제1 하지로서의 SiO막의 표면에 형성된 성막 저해층을 열처리할 수도 있다.
구체적으로는, 본 스텝에서는, 처리실(201) 내의 온도, 즉, SiN막의 표면 상에 선택적으로 막을 형성한 후의 웨이퍼(200)의 온도(제2 온도)를, 스텝 A에서의 웨이퍼(200)의 온도(제1 온도)보다도 높게 하도록, 히터(207)의 출력을 조정한다.
본 스텝에 의하면, 제1 온도보다도 높은 제2 온도 하에서, 웨이퍼(200)의 SiN막의 표면 상에 형성된 막을 열처리(어닐 처리)함으로써, 스텝 A에서 형성된 막에 포함되는 불순물의 제거나, 결함의 수복을 행할 수 있고, 막을 경질화시킬 수 있다. 막을 경질화시킴으로써, 막의 가공 내성, 즉, 에칭 내성을 향상시킬 수 있다. 즉, 본 스텝에서는, SiN막의 표면 상에 형성된 막을 열처리함으로써, 막의 에칭 내성을 향상시킬 수 있다. 이와 같이, 열처리에 의해, 막의 에칭 내성(가공 내성)을 향상시킴으로써, 결과적으로, 열처리 후의 막이 제거되기 어려워지므로, 본 스텝을 행한 후의, 후술하는 스텝 C 및 스텝 D가 특히 유효해진다.
또한, 본 스텝에 의하면, 제2 온도 하에서, 웨이퍼(200)의 SiO막의 표면에 형성된 성막 저해층을 열처리(어닐 처리)할 수도 있다. 이에 의해, SiO막의 표면에 형성된 성막 저해층의 적어도 일부를 탈리 및/또는 무효화시킬 수 있다. 또한, 성막 저해층의 무효화란, 성막 저해층을 구성하는 분자의 분자 구조나 원자의 배열 구조 등을 변화시켜서, 하지인 SiO막의 표면에의 성막제의 흡착이나, 하지인 SiO막의 표면과 성막제의 반응을 가능하게 하는 것을 의미한다.
이상과 같이 하여, 본 스텝을 행함으로써, 도 4의 (d)에 도시하는 바와 같이, 웨이퍼(200)의 제2 하지로서의 SiN막의 표면 상에 형성된 막은 열처리에 의해 경질화되고, 제1 하지로서의 SiO막의 표면에 형성된 성막 저해층의 적어도 일부는 탈리 및/또는 무효화되게 된다. 즉, 본 스텝을 행함으로써, 제2 하지로서의 SiN막의 표면 상에는 열처리 후의 막이 존재하고, 제1 하지로서의 SiO막의 표면의 적어도 일부는 노출되게 된다. 또한, 도 4의 (d)는, 제1 하지로서의 SiO막의 표면에 형성된 성막 저해층을 탈리시켜서 제거하여, 제1 하지로서의 SiO막의 표면을 노출시킨 예를 나타내고 있다.
또한, 본 스텝에서의 열처리는, 처리실(201) 내에 불활성 가스를 공급한 상태에서 행해도 되고, 산화제(산화 가스) 등의 반응성 물질을 공급한 상태에서 행해도 된다. 이 경우의 불활성 가스나 산화제(산화 가스) 등의 반응성 물질을 어시스트 물질이라고도 칭한다.
스텝 B에서 열처리를 행할 때의 처리 조건으로서는,
처리 온도: 120 내지 1000℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 120000Pa
처리 시간: 1 내지 18000초
어시스트 물질 공급 유량: 0 내지 50slm
이 예시된다.
본 스텝에서는, 제2 온도를 스텝 A에서의 제1 온도보다도 높게 한다. 구체적으로는, 예를 들어 제1 온도가 100℃ 이하이고, 제2 온도가 300℃ 이상인 관계를 충족하는 것이 바람직하고, 제1 온도가 실온(25℃) 이상 100℃ 이하이고, 제2 온도가 300℃ 이상 1000℃ 이하인 관계를 충족하는 것이 보다 바람직하다. 제1 온도와 제2 온도가 상기 관계를 충족함으로써, 스텝 A에서 저온 하에서 웨이퍼(200) 상에 형성한 막을, 본 스텝에서 충분히 경질화시킬 수 있어, 막의 에칭 내성을 충분히 높일 수 있다. 그 결과로서, 본 스텝을 행한 후의 열처리 후의 막은, 보다 제거(에칭)하기 어려운 막으로 되어, 본 스텝을 행한 후의, 후술하는 스텝 C 및 스텝 D가 특히 유효해진다.
또한, 스텝 A에서의 제1 온도가 100℃ 이하(바람직하게는 실온 이상 100℃ 이하)일 경우에, 스텝 B에서의 제2 온도를 300℃ 미만으로 하면, 막의 경질화가 불충분해져서, 막의 에칭 내성을 충분히 높일 수 없게 되는 경우가 있다. 이에 반해, 제1 온도를 100℃ 이하로 했을 경우에, 제2 온도를 300℃ 이상으로 함으로써 막을 충분히 경질화시킬 수 있어, 막의 에칭 내성을 충분히 높일 수 있게 된다. 또한, 스텝 B에서의 제2 온도를, 1000℃를 초과하는 온도로 하면, 웨이퍼(200)의 열 이력의 영향이 커져서, 웨이퍼(200)나 그 표면에 존재하는 막 등이 대미지를 받는 경우가 있다. 이에 반해, 제2 온도를 1000℃ 이하의 온도로 함으로써, 웨이퍼(200)의 열 이력을 양호한 것으로 하여, 웨이퍼(200)나 그 표면에 존재하는 막에의 대미지를 회피하는 것이 가능하게 된다. 이러한 점에서, 스텝 A에서의 제1 온도가 100℃ 이하인 경우, 스텝 B에서의 제2 온도를 300℃ 이상 1000℃ 이하로 하는 것이 바람직하다.
(스텝 E)
스텝 B를 행한 후, 웨이퍼(200), 즉, 제2 하지로서의 SiN막의 표면 상에 열처리 후의 막이 존재하는 웨이퍼(200)에 대하여 소정의 처리를 행한다. 소정의 처리는, 에칭, 성막, 트리트먼트 중 적어도 어느 것을 포함한다. 소정의 처리는, 예를 들어 웨이퍼(200)의 SiN막의 표면 상에 형성된 열처리 후의 막 이외의 막이나, 층이나, 하지를 대상으로 하는 처리이다. 또한, 소정의 처리는, 웨이퍼(200)의 SiN막의 표면 상에 형성된 열처리 후의 막에 대하여 실시되어도 된다.
(에칭)
본 스텝에서, 소정의 처리로서 에칭을 행하는 경우, 웨이퍼(200), 즉, 표면에 열처리 후의 막이 존재하는 웨이퍼(200)에 대하여 에칭 처리를 행한다. 여기에서는, 웨이퍼(200)의 표면에 존재하는 열처리 후의 막, 즉, SiN막의 표면 상에 형성된 열처리 후의 막을 하드 마스크로 해서 에칭 처리를 행하는 것이 바람직하다. 그 때문에, 에칭 처리를 행하기 전의 상태에 있어서, 웨이퍼(200)의 표면에, 열처리 후의 막을 포함하는 복수 종류의 막이 존재하는 것이 바람직하고, 에칭 처리에서는, 복수 종류의 막 중, 열처리 후의 막 이외의 막을 에칭에 의해 제거할 수 있다. 이와 같이, 본 스텝에서, 소정의 처리로서 에칭을 행함으로써, 웨이퍼(200)의 표면 상에 존재하는 열처리 후의 막 이외의 막을 선택적으로 제거하는 것이 가능하게 된다. 또한, 이 경우, 열처리 후의 막이 하드 마스크로서 작용함으로써, 웨이퍼(200)의 제2 하지로서의 SiN막을 에칭하지 않고 유지하는 것이 가능하게 된다.
에칭 처리의 방법은, 에칭 대상인 막을 제거하는 것이 가능하면, 특별히 제한은 없다. 예를 들어, 본 스텝에서는, 소정의 처리로서, 에칭제를 사용한 건식 에칭을 행할 수 있다. 건식 에칭으로서는, 후술하는 스텝 D에서의 막의 제거와 마찬가지의 방법을 사용할 수 있다. 또한, 에칭제로서는, 후술하는 스텝 D에서 예시하는 제거제로서의 각종 F 함유 가스를 사용할 수 있다. 에칭제는, 상술한 제거제 공급계를 사용해서 공급할 수 있다.
(성막)
본 스텝에서, 소정의 처리로서 성막을 행하는 경우, 웨이퍼(200), 즉, 표면에 열처리 후의 막이 존재하는 웨이퍼(200)에 대하여 성막 처리를 행한다. 이 성막 처리로, 웨이퍼(200)의 표면 상에, 열처리 후의 막과는 재질이 다른 막, 특히, 열처리 후의 막보다도 변질(산화)되기 어려운 막이나, 변질(산화)되지 않는 막을 형성하는 것이 바람직하다.
성막 처리의 방법은, 웨이퍼(200)의 표면 상에 원하는 막을 형성하는 것이 가능하면, 특별히 제한은 없다. 예를 들어, 본 스텝에서는, 소정의 처리로서, 열처리 후의 막보다도 후술하는 스텝 C에서 변질(산화)되기 어려운 막이나, 변질(산화)되지 않는 막을 형성할 수 있다. 여기서, 성막 처리로서는, 상술한 스텝 A에서의 막의 형성과 마찬가지의 방법을 사용할 수 있다. 또한, 성막 처리에 사용하는 성막제로서는, 형성하고자 하는 막의 성분(조성)에 따라서 각종 성막제를 사용할 수 있다. 성막제는, 상술한 성막제 공급계를 사용해서 공급할 수 있다.
(트리트먼트)
본 스텝에서, 소정의 처리로서 트리트먼트를 행하는 경우, 웨이퍼(200), 즉, 표면에 열처리 후의 막이 존재하는 웨이퍼(200)에 대하여 트리트먼트를 행한다. 트리트먼트는, 열처리 후의 막 이외의 막이나, 층이나, 하지를 대상으로 해서 행하도록 해도 되고, 열처리 후의 막을 대상으로 해서 행하도록 해도 된다. 트리트먼트에 의해, 트리트먼트 대상의 막이나, 층이나, 하지에 포함되는 불순물의 제거나, 결함의 수복이나, 트리트먼트 대상의 막이나, 층이나, 하지의 치밀화, 경질화 등을 행할 수 있다.
트리트먼트의 방법에는, 특별히 제한은 없으며, 예를 들어 플라스마 트리트먼트이어도 되고, 서멀 트리트먼트이어도 되고, 그것들 양쪽이어도 된다. 플라스마 트리트먼트로서는, 예를 들어 후술하는 스텝 C에서 행하여지는 바와 같은 산소 플라스마 처리(플라스마 산화 처리)와 마찬가지의 처리를 행하도록 해도 되고, 질소 플라스마 처리(플라스마 질화 처리)를 행하도록 해도 되고, 불활성 가스 플라스마 처리를 행하도록 해도 된다. 서멀 트리트먼트로서는, 예를 들어 스텝 B에서 행하여지는 바와 같은 열처리(어닐)와 마찬가지의 처리를 행할 수 있다.
(스텝 C)
스텝 E를 행한 후, 웨이퍼(200)의 제2 하지로서의 SiN막의 표면 상에 형성된 열처리 후의 막을 변질제에 폭로함으로써 변질시킨다.
본 스텝에서는, 스텝 E를 행한 후의 웨이퍼(200), 즉, 소정의 처리를 행한 후의 웨이퍼(200)에 대하여 변질제를 공급한다. 이에 의해, 웨이퍼(200)의 SiN막의 표면 상에 형성된 열처리 후의 막을, 변질제에 폭로할 수 있다. 열처리 후의 막에 대하여 변질제를 공급할 때, 변질제를 플라스마 여기시키지 않고 공급하도록 해도 되고, 변질제를 플라스마 여기시켜서 공급하도록 해도 된다. 또한, 변질제를 플라스마 여기시키지 않고 공급한 후에, 변질제를 플라스마 여기시켜서 공급하도록 해도 되고, 변질제를 플라스마 여기시켜서 공급한 후에, 변질제를 플라스마 여기시키지 않고 공급하도록 해도 된다.
구체적으로는, 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 변질제를 흘린다. 변질제는, MFC(241c)에 의해 유량 조정되어, 노즐(249c)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터 웨이퍼(200)에 대하여 변질제가 공급된다. 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다. 또한, 이때, 변질제를, RPU(270)에 의해 플라스마 상태로 여기시켜서 공급하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 변질제를 공급함으로써, SiN막의 표면 상에 형성된 열처리 후의 막의 적어도 일부를 변질시키는 것이 가능하게 된다. 본 스텝에서는, 스텝 B에서의 열처리에 의해 에칭 내성을 향상시킨 후의 막의 에칭 내성을 저하시키도록 막을 변질시킬 수 있다. 에칭 내성을 저하시키도록 막을 변질시키는 방법으로서는, 예를 들어, 산화를 들 수 있다. 산화에 의해 막을 변질시키는 경우, 본 스텝에서는, 변질제로서 산화제를 사용하여, 열처리 후의 막의 적어도 일부를 산화시킴으로써, 막의 에칭 내성을 저하시키도록 막을 변질시킬 수 있다. 본 스텝에서, 변질제로서 산화제를 사용함으로써 열처리 후의 막의 에칭 내성을 저하시켜, 열처리 후의 막을, 후술하는 스텝 D에서, 제거제에 의해 제거되기 쉬운 막, 즉, 제거제와의 반응성이 높은 막으로 효과적으로 변질시키는 것이 가능하게 된다.
또한, 본 스텝을 행하기 전의 상태에 있어서, 웨이퍼(200)의 표면에 열처리 후의 막을 포함하는 복수 종류의 막이 존재하는 경우, 본 스텝에서는, 복수 종류의 막 중, 열처리 후의 막을 선택적으로 변질(산화)시키는 것이 바람직하다. 이와 같이, 본 스텝을 행하기 전의 상태에 있어서, 웨이퍼(200)의 표면에 열처리 후의 막을 포함하는 복수 종류의 막이 존재하는 경우에, 열처리 후의 막을 선택적으로 변질시킴으로써, 후술하는 스텝 D에서, 복수 종류의 막 중, 변질 후의 막을 선택적으로 제거하는 것이 가능하게 된다. 여기서, 열처리 후의 막 이외의 막의 일부 또는 전부는, 예를 들어 상술한 스텝 E에서 행하는 소정의 처리로서의 성막에 의해 형성(성막)할 수 있다.
또한, 본 스텝을 행하기 전의 상태에 있어서, 웨이퍼(200)의 표면에 열처리 후의 막을 포함하는 복수 종류의 막이 존재하는 경우에는, 열처리 후의 막 이외의 막이, 열처리 후의 막보다도 변질(산화)되기 어려운 막이나, 변질(산화)되지 않는 막인 것이 바람직하다. 이에 의해, 이 변질(산화)의 선택비를 이용하여, 복수 종류의 막 중, 열처리 후의 막을 선택적으로 변질(산화)시키는 것이 가능하게 된다. 또한, 본 스텝에서는, 열처리 후의 막과 함께, 열처리 후의 막 이외의 막의 적어도 일부가 변질되는 경우가 있지만, 변질(산화)의 선택비에 의해, 열처리 후의 막의 변질쪽이 우위적으로(우선적으로) 행하여져서, 열처리 후의 막 이외의 막의 변질은 얼마 안된다. 그 결과, 그 경우에도, 열처리 후의 막을 선택적으로 변질(산화)시킬 수 있다. 특히, 열처리 후의 막 이외의 막이 SiO막을 포함하는 경우, 본 스텝에서의 변질(산화)이 SiO막에 영향을 주는 경우는 거의 없기 때문에, 이 경우, 열처리 후의 막을, 극히 높은 선택성을 갖고 변질(산화)시킬 수 있다.
이상과 같이, 본 스텝을 행하기 전의 상태에 있어서, 웨이퍼(200)의 표면에, 열처리 후의 막 이외에, 복수 종류의 막이 존재하는 경우에도, 열처리 후의 막 이외의 막이 열처리 후의 막보다도 변질(산화)되기 어려운 막이나, 변질(산화)되지 않는 막이라면, 변질(산화)의 선택비를 이용함으로써, 복수 종류의 막 중, 열처리 후의 막을 선택적으로 변질(산화)시킬 수 있다.
본 스텝에서는, 예를 들어 SiN막의 표면 상에 형성된 열처리 후의 막이 SiOC막 등의 C를 포함하는 막일 경우, 열처리 후의 막을 산화시켜서, 막 중의 C를 제거하거나, 혹은, 막 중의 C 농도(C 함유량)를 저하시키는 것이 바람직하다. 막 중의 C를 제거하거나, 혹은, 막 중의 C 농도를 저하시킴으로써, 열처리 후의 막의 에칭 내성을 저하시켜서, 열처리 후의 막을, 후술하는 스텝 D에서, 제거제에 의해 제거되기 쉬운 막으로 효과적으로 변질시키는 것이 가능하게 된다. 스텝 A에서 형성된 막이 SiOC막일 경우, 본 스텝에서는, 열처리 후의 SiOC막을 산화시켜서(열처리 후의 SiOC막 중의 C를 제거하여), SiO막으로 변질시킬 수도 있다.
이상과 같이 하여, 본 스텝을 행함으로써, 도 4의 (e)에 도시하는 바와 같이, 웨이퍼(200)의 제2 하지로서의 SiN막의 표면 상에서의 열처리 후의 막은 변질(산화)되어져서, 그 표면에는, 변질 후의 막이 존재하게 된다.
스텝 C에서 변질제를 공급할 때의 처리 조건으로서는,
처리 온도: 100 내지 1000℃, 바람직하게는 150 내지 800℃
처리 압력: 1 내지 13332Pa, 바람직하게는 100 내지 1333Pa
변질제 공급 유량: 0.1 내지 10slm, 바람직하게는 0.5 내지 5slm
변질제 공급 시간: 1 내지 3600초, 바람직하게는 10 내지 600초, 보다 바람직하게는 15 내지 60초
RF 전력: 0 내지 1500W
가 예시된다. 다른 처리 조건은, 스텝 F에서의 처리 조건과 마찬가지로 할 수 있다.
웨이퍼(200)의 표면에서의 열처리 후의 막을 변질시킨 후, 밸브(243c)를 닫아, 처리실(201) 내에의 변질제의 공급을 정지한다. 그리고, 상술한 스텝 F에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 상태 물질 등을 처리실(201) 내로부터 배제한다(퍼지). 또한, 본 스텝에서 퍼지를 행할 때의 처리 온도는, 변질제를 공급할 때의 처리 온도와 마찬가지의 온도로 하는 것이 바람직하다.
변질제로서는, 예를 들어 O 및 H 함유 가스, O 함유 가스, O 및 N 함유 가스, O 및 C 함유 가스 등을 사용할 수 있다. 또한, 변질제는, 논 플라스마의 분위기 하에서 열 여기시켜서 사용할 뿐만 아니라, 플라스마 여기시켜서 사용할 수도 있다. 즉, 변질제는, 플라스마 상태로 여기시킨 변질제이어도 된다.
O 및 H 함유 가스로서는, 예를 들어 상술한 스텝 A2에서 산화제로서 예시한 각종 O 및 H 함유 가스와 마찬가지의 가스를 사용할 수 있다. O 함유 가스로서는, 예를 들어 O2 가스, O3 가스 등을 사용할 수 있다. O 및 N 함유 가스로서는, 예를 들어 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 이산화질소(NO2) 가스, O2 가스+NH3 가스, O3 가스+NH3 가스 등을 사용할 수 있다. O 및 C 함유 가스로서는, 예를 들어 이산화탄소(CO2) 가스, 일산화탄소(CO) 가스 등을 사용할 수 있다. 변질제로서는, 이들 중 1개 이상을 사용할 수 있다.
(스텝 D)
스텝 C를 행한 후, 웨이퍼(200)의 제2 하지로서의 SiN막의 표면 상에 형성된 변질 후의 막을 제거제에 폭로함으로써 제거한다. 여기에서는, 건식 에칭에 의해, SiN막의 표면 상에 형성된 변질 후의 막을 제거하는 예에 대해서 설명한다.
본 스텝에서는, 스텝 C를 행한 후의 웨이퍼(200), 즉, 표면에 변질 후의 막이 존재하는 웨이퍼(200)에 대하여 제거제를 공급한다. 이에 의해, 웨이퍼(200)의 SiN막의 표면 상에 형성된 변질 후의 막을, 제거제에 폭로할 수 있다.
구체적으로는, 밸브(243e)를 개방하여, 가스 공급관(232e) 내에 제거제를 흘린다. 제거제는, MFC(241e)에 의해 유량 조정되어, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)의 측방으로부터 웨이퍼(200)에 대하여 제거제가 공급된다(제거제 공급). 이때, 밸브(243f 내지 243h)를 개방하여, 노즐(249a 내지 249c) 각각을 통해서 처리실(201) 내에 불활성 가스를 공급하도록 해도 된다.
후술하는 처리 조건 하에서 웨이퍼(200)에 대하여 제거제를 공급함으로써, SiN막의 표면 상에 형성된 변질 후의 막을 제거(에칭)하는 것이 가능하게 된다. 즉, 본 스텝에서는, 스텝 B에서의 열처리에 의해 에칭 내성을 향상시킨 후에, 스텝 C에서의 변질제의 작용에 의해 에칭 내성을 저하시키도록 변질시킨 후의 막을 효과적으로 제거할 수 있다. 변질 후의 막은, 제거제에 의해 제거되기 쉬운 막, 즉, 제거제와의 반응성이 높은 막으로 변화되어 있으므로, 본 스텝에서는, 이 변질 후의 막을 효과적이면서 또한 선택적으로 제거할 수 있다.
또한, 상술한 바와 같이, 열처리 후의 막이, 예를 들어 C를 포함하는 막인 SiOC막일 경우에, 열처리 후의 SiOC막을 산화시켜서 SiO막으로 변질시킬 수도 있다. 이 경우, 본 스텝을 행하기 전의 상태에 있어서, 웨이퍼(200)의 표면에는, SiOC막을 변질시킨 후의 막인 SiO막과, 열산화법이나 화학 기상 성장법에 의해 형성된 SiO막이 존재하는 경우가 있다. 이 경우, 전자의 SiO막은, 120℃ 이하와 같은 저온에서 형성한 SiOC막 베이스의 막이므로, 애당초 막 밀도가 낮으며, 열처리 후의 SiOC막으로부터 C를 제거한 만큼 막 밀도가 더욱 낮아지고, 또한, 막 중의 결함이 많은 막으로 된다. 이에 반해, 후자의 SiO막은, 열산화법이나 화학 기상 성장법에 의해 형성되어 있어, 전자의 SiO막에 비해서 막 밀도가 높고, 막 중의 결함이 적은 막이다. 따라서, 본 스텝에서는, 표면에 상기와 같은 막질이 다른 2종류의 SiO막이 존재하는 경우에도, 후자의 SiO막(열산화법이나 화학 기상 성장법에 의해 형성한 SiO막)을 제거하지 않고, 전자의 SiO막(열처리 후의 SiOC막을 산화시켜서 형성한 SiO막)을 선택적으로 제거하는 것이 가능하게 된다.
이와 같이, 본 스텝에서는, 웨이퍼(200)의 제2 하지로서의 SiN막의 표면 상에 형성된 변질 후의 막을 제거(에칭)함으로써, 도 4의 (f)에 도시하는 바와 같이, 제2 하지로서의 SiN막의 표면을 노출시킬 수 있다. 또한, 이때, 상술한 이유에 의해, 제2 하지로서의 SiN막 및 제1 하지로서의 SiO막을 제거하지 않고, 변질 후의 막을 선택적으로 제거할 수 있다.
스텝 D에서 제거제를 공급할 때의 처리 조건으로서는,
처리 온도: 실온(25℃) 내지 400℃, 바람직하게는 50 내지 200℃
처리 압력: 1 내지 13332Pa, 바람직하게는 100 내지 1333Pa
제거제 공급 유량: 0.05 내지 5slm, 바람직하게는 0.1 내지 2slm
제거제 공급 시간: 0.1 내지 60분, 바람직하게는 1 내지 30분
불활성 가스 공급 유량(가스 공급관마다): 1 내지 10slm, 바람직하게는 2 내지 10slm
이 예시된다.
웨이퍼(200)의 표면으로부터 변질 후의 막을 제거하여, SiN막의 표면을 노출시킨 후, 밸브(243e)를 닫아, 처리실(201) 내에의 제거제의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 상태 물질 등을 처리실(201) 내로부터 배제한다. 그리고, 상술한 스텝 F에서의 퍼지와 마찬가지의 처리 수순, 처리 조건에 의해, 처리실(201) 내에 잔류하는 가스 상태 물질 등을 처리실(201) 내로부터 배제한다(퍼지). 또한, 본 스텝에서 퍼지를 행할 때의 처리 온도는, 제거제를 공급할 때의 처리 온도와 마찬가지의 온도로 하는 것이 바람직하다.
제거제로서는, 예를 들어 F 함유 가스를 사용할 수 있다. F 함유 가스로서는, 예를 들어 삼불화 염소(ClF3) 가스, 불화염소(ClF) 가스, 불화질소(NF3) 가스, 불화수소(HF) 가스, 불소(F2) 가스 등을 사용할 수 있다. F 함유 가스로서는, 이들 중 1개 이상을 사용할 수 있다.
상술한 바와 같이, 본 스텝에서는, 변질 후의 막이 선택적으로 제거된다. 본 스텝에서 선택적으로 제거되는 막은, 예를 들어 열처리 후의 SiOC막과 같은 C 함유막을 산화시킨 후의 막인 것이 바람직하다. 한편, 본 스텝에서, 제거되지 않고, 웨이퍼(200)의 표면 상에 잔류시키고 싶은 막으로서는, 예를 들어 Si막, SiO막, SiN막, 실리콘 산탄질화막(SiOCN막), 실리콘 산질화막(SiON막), 실리콘 탄질화막(SiCN막), 실리콘 탄화막(SiC막), 실리콘 붕탄질화막(SiBCN막), 실리콘 붕질화막(SiBN막), 실리콘 붕탄화막(SiBC막) 등의 Si 함유막, 질화티타늄막(TiN막), 텅스텐막(W막), 몰리브덴막(Mo막), 루테늄막(Ru막), 코발트막(Co막), 니켈막(Ni막) 등의 금속 함유막 등을 들 수 있다. 이것들은, 예를 들어 열산화법이나 열질화법이나 화학 기상 성장법에 의해 형성한 막인 것이 바람직하다.
(애프터 퍼지 및 대기압 복귀)
스텝 D가 완료된 후, 노즐(249a 내지 249c) 각각으로부터 퍼지 가스로서의 불활성 가스를 처리실(201) 내에 공급하여, 배기구(231a)로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 보트 언로드 후에는 셔터(219s)가 이동되어, 매니폴드(209)의 하단 개구가 O링(220c)을 개재해서 셔터(219s)에 의해 시일된다(셔터 클로즈). 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 양태에 의한 효과
본 양태에 의하면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
스텝 A에서, 제1 온도 하에서 웨이퍼(200)를 성막제에 폭로함으로써 웨이퍼(200) 상에 형성한 막을, 스텝 B에서 제1 온도보다도 높은 제2 온도 하에서 열처리함으로써, 그 막을 경질화시켜, 막의 가공 내성, 즉, 에칭 내성을 향상시킬 수 있다. 그러나, 웨이퍼(200)에 대하여 소정의 처리를 행한 후, 에칭 내성을 향상시킨 열처리 후의 막을 제거하는 것이 곤란해지는 경우가 있다. 이러한 경우, 스텝 C를 행함으로써, 열처리 후의 막의 에칭 내성을 저하시키도록 막을 변질시켜서, 열처리 후의 막을 제거제에 의해 제거되기 쉬운 막, 즉, 제거제와의 반응성이 높은 막으로 변화시킬 수 있다. 그 결과, 스텝 D에서, 열처리 후의 막을 변질시킨 후의 막을, 선택적으로 제거하는 것이 가능하게 된다.
상술한 바와 같이, 스텝 B에서는, 열처리에 의해 막의 에칭 내성을 향상시키고, 스텝 C에서는, 열처리에 의해 에칭 내성을 향상시킨 후의 막의 에칭 내성을 저하시키도록 막을 변질시키고, 스텝 D에서는, 열처리에 의해 에칭 내성을 향상시킨 후에 에칭 내성을 저하시키도록 변질시킨 후의 막을 제거한다. 이와 같이, 열처리 후의 막의 에칭 내성을 저하시키는 막의 변질을 행하고, 그 후에 스텝 D를 행함으로써, 변질 후의 막을 효과적이면서 또한 선택적으로 제거하는 것이 가능하게 된다.
또한, 스텝 C에서는, 열처리 후의 막에 대하여, 변질제를 플라스마 여기시키지 않고 공급하도록 해도 된다. 이에 의해, 웨이퍼(200)에의 플라스마 대미지를 억제하면서, 열처리 후의 막의 에칭 내성을 저하시켜서, 열처리 후의 막을 제거제에 의해 제거되기 쉬운 막으로 변질시키는 것이 가능하게 된다. 또한, 스텝 C에서는, 열처리 후의 막에 대하여, 변질제를 플라스마 여기시켜서 공급하도록 해도 된다. 이에 의해, 플라스마 에너지를 이용하면서, 열처리 후의 막의 에칭 내성을 저하시켜서, 열처리 후의 막을 제거제에 의해 제거되기 쉬운 막으로 변질시키는 효과를 높이는 것이 가능하게 된다.
또한, 스텝 A에서는, 웨이퍼(200)에 대하여 성막제로서 원료를 공급하는 스텝 A1과, 웨이퍼(200)에 대하여 성막제로서 산화제를 공급하는 스텝 A2를 포함하는(비동시에 행하는) 사이클을 소정 횟수 행한다. 이에 의해, 웨이퍼(200) 상에 막을 제어성 좋게 형성하는 것이 가능하게 된다. 또한, 스텝 A1 및 스텝 A2 중 적어도 어느 것에서는, 웨이퍼(200)에 대하여 또한 촉매를 공급하는 것이 바람직하다. 이에 의해, 스텝 A1 및 스텝 A2 중 적어도 어느 것에서 생기게 하는 반응의 반응성을 높이는 것이 가능하게 되어, 보다 저온에서의 성막이 가능하게 된다.
또한, 스텝 A에서 형성되는 막이, SiOC막과 같은 Si, C 및 O를 함유하는 막일 경우에, 스텝 B에서의 열처리, 스텝 C에서의 변질 등을 보다 적정하게 행하는 것이 가능하게 된다. Si, C 및 O를 함유하는 막은, 스텝 B에 의한 열처리를 행한 후, 스텝 C를 거침으로써, 제거제에 의해 제거되기 쉬운 막, 즉, 제거제와의 반응성이 높은 막으로 변화시키는 것이 가능하게 되어, 상술한 효과가 특히 현저하게 얻어지게 된다.
(4) 변형예
본 양태에서의 처리 시퀀스는, 이하에 나타내는 변형예와 같이 변경할 수 있다. 이들 변형예는, 임의로 조합할 수 있다. 특별히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
(변형예 1)
이하에 나타내는 처리 시퀀스와 같이, 상술한 양태에서의 스텝 F를 생략하도록 해도 된다. 예를 들어, 스텝 A에서, 웨이퍼(200)의 소정의 표면 상에 선택적으로 막을 형성할 필요가 없을 경우에는, 스텝 F를 생략할 수 있다. 본 변형예에서도, 상술한 양태와 마찬가지의 효과가 얻어진다. 또한, 스텝 F를 생략함으로써, 전체적인 처리 시간을 단축시킬 수 있어, 생산성을 향상시키는 것이 가능하게 된다.
(원료+촉매→산화제+촉매)×n→열처리→소정의 처리→변질제→제거제
(변형예 2)
이하에 나타내는 처리 시퀀스와 같이, 스텝 A1에서는, 웨이퍼(200)에 대하여 촉매를 공급하지 않고, 성막제로서 원료를 단독으로 공급하도록 해도 된다. 또한, 스텝 A2에서는, 웨이퍼(200)에 대하여 촉매를 공급하지 않고, 성막제로서 산화제를 단독으로 공급하도록 해도 된다. 웨이퍼(200)에 대하여 원료와 촉매를 공급함으로써, 저온 하에서, 원료를 구성하는 분자의 분자 구조의 적어도 일부의 웨이퍼 표면에의 화학 흡착을 촉진시킬 수 있다. 또한, 웨이퍼(200)에 대하여 산화제와 촉매를 공급함으로써, 저온 하에서 산화 레이트를 높일 수 있다. 그러나, 원료를 구성하는 분자의 분자 구조의 적어도 일부의 웨이퍼 표면에의 화학 흡착 반응이나, 산화 레이트를, 원료의 종류(특성)의 선택이나, 처리 온도나 처리 압력 등의 처리 조건에 따라 조정하는 경우 등에 있어서는, 스텝 A1이나 스텝 A2에서의 촉매의 공급을 생략할 수 있다. 본 변형예에서도, 상술한 양태와 마찬가지의 효과가 얻어진다.
개질제→(원료→산화제+촉매)×n→열처리→소정의 처리→변질제→제거제 개질제→(원료+촉매→산화제)×n→열처리→소정의 처리→변질제→제거제 개질제→(원료→산화제)×n→열처리→소정의 처리→변질제→제거제
(변형예 3)
이하에 나타내는 처리 시퀀스와 같이, 스텝 B를, 스텝 E를 행할 때(동시에) 행하도록 해도 되고, 스텝 E를 행한 후에 행하도록 해도 된다. 즉, 스텝 B를, 상술한 양태와 같이 스텝 E를 행하기 전에 행하도록 해도 되고, 본 변형예와 같이 스텝 E를 행할 때, 또는, 스텝 E를 행한 후에 행하도록 해도 된다. 스텝 B를 스텝 E와 동시에 행하는 경우, 제1 온도보다도 높은 제2 온도에서 웨이퍼(200)를 열처리하면서, 소정의 처리(에칭, 성막, 트리트먼트)를 행하게 된다. 스텝 B를 스텝 E와 동시에 행함으로써, 스텝 B 및 스텝 E를 행하는 시간을 단축시키는 것이 가능하게 된다. 본 변형예에서도, 상술한 양태와 마찬가지의 효과가 얻어진다.
개질제→(원료+촉매→산화제+촉매)×n→열처리+소정의 처리→변질제→제거제 개질제→(원료+촉매→산화제+촉매)×n→소정의 처리→열처리→변질제→제거제
<본 개시의 다른 양태>
이상, 본 개시의 양태를 구체적으로 설명했다. 그러나, 본 개시는 상술한 양태에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양한게 변경 가능하다.
예를 들어, 스텝 F, 스텝 A, 스텝 B, 스텝 E, 스텝 C, 스텝 D 중 적어도 어느 것의 스텝을, 각각 별도의 처리부에서, 즉, 각각 별도의 처리실 내에서(ex-situ로) 행하도록 해도 된다. 이때, 스텝 F, 스텝 A, 스텝 B, 스텝 E, 스텝 C, 스텝 D는, 각 스텝 중 1개 또는 복수를 행하는, 각각 별도의 처리부를 구비한 기판 처리 시스템에 의해 실시된다.
(다른 양태 1)
도 5에 도시한 바와 같이, 다른 양태 1에서는, 스텝 F 및 스텝 A와, 스텝 B와, 스텝 E와, 스텝 C와, 스텝 D를 각각 별도의 처리실 내에서(ex-situ로) 행하는 예를 나타내고 있다. 또한, 다른 양태 1은, 스텝 F 및 스텝 A를, 동일한 처리실 내에서(in-situ로) 행하는 예이기도 하다. 다른 양태 1은, 도 5에 도시하는, 성막부, 열처리부, 소정의 처리부, 변질부 및 제거부의 5개의 처리부(5개의 스탠드 얼론형 장치)를 구비한 기판 처리 시스템에서 실시할 수 있다. 도 5 중, 성막부에서, 스텝 F 및 스텝 A를 행하고, 열처리부에서 스텝 B를 행하고, 소정의 처리부에서 스텝 E를 행하고, 변질부에서 스텝 C를 행하고, 제거부에서 스텝 D를 행한다.
(다른 양태 2)
도 6에 도시하는 바와 같이, 다른 양태 2에서는, 스텝 F, 스텝 A 및 스텝 B와, 스텝 E와, 스텝 C와, 스텝 D를 각각 별도의 처리실 내에서(ex-situ로) 행하는 예를 나타내고 있다. 또한, 다른 양태 2는, 스텝 F, 스텝 B 및 스텝 A를, 동일한 처리실 내에서(in-situ로) 행하는 예이기도 하다. 다른 양태 2는, 도 6에 도시하는, 성막부＆열처리부, 소정의 처리부, 변질부 및 제거부의 4개의 처리부(4개의 스탠드 얼론형 장치)를 구비한 기판 처리 시스템에서 실시할 수 있다. 도 6 중, 성막부＆열처리부에서, 스텝 F, 스텝 A 및 스텝 B를 행하고, 소정의 처리부에서 스텝 E를 행하고, 변질부에서 스텝 C를 행하고, 제거부에서 스텝 D를 행한다. 또한, 열처리는, 제1 온도 하에서의 웨이퍼(200) 상에의 막의 형성 후(성막 후)에, 형성된 막이 제1 온도보다도 높은 제2 온도 하에서 가열되는 타이밍이 있으면, 그 때 행하여질 수 있다.
(다른 양태 3)
도 7에 도시하는 바와 같이, 다른 양태 3에서는, 스텝 F 및 스텝 A와, 스텝 B 및 스텝 E와, 스텝 C와, 스텝 D를 각각 별도의 처리실 내에서(ex-situ로) 행하는 예를 나타내고 있다. 또한, 다른 양태 3은, 스텝 F 및 스텝 A, 또한, 스텝 B 및 스텝 E를, 동일한 처리실 내에서(in-situ로) 행하는 예이기도 하다. 다른 양태 3은, 도 7에 도시하는, 성막부, 열처리부＆소정의 처리부, 변질부 및 제거부의 4개의 처리부(4개의 스탠드 얼론형 장치)를 구비한 기판 처리 시스템에서 실시할 수 있다. 도 7 중, 성막부에서 스텝 F 및 스텝 A를 행하고, 열처리부＆소정의 처리부에서 스텝 B 및 스텝 E를 행하고, 변질부에서 스텝 C를 행하고, 제거부에서 스텝 D를 행한다. 또한, 열처리는, 소정의 처리를 행하기 전, 소정의 처리를 행할 때(동시), 또는 소정의 처리를 행한 후에, 웨이퍼(200) 상에 형성된 막이 제1 온도보다도 높은 제2 온도 하에서 가열되는 타이밍이 있으면, 그 때 행하여질 수 있다.
상술한 다른 양태 1 내지 3과 같이, 스텝 F, 스텝 A, 스텝 B, 스텝 E, 스텝 C, 스텝 D 중 적어도 어느 것의 스텝을 동일한 처리실 내에서(in-situ로) 행하면, 각 스텝의 도중에, 웨이퍼(200)가 대기 폭로되는 기회가 줄어들고, 웨이퍼(200)를 진공 하에 둔 채 처리를 행할 수도 있으므로, 안정된 기판 처리를 행할 수 있다. 또한, 스텝 F, 스텝 A, 스텝 B, 스텝 E, 스텝 C, 스텝 D 중 적어도 어느 것의 스텝을 각각 별도의 처리실 내에서(ex-situ로) 행하면, 각각의 처리실 내의 온도를 예를 들어 각 스텝에서의 처리 온도 또는 그에 가까운 온도로 미리 설정해 둘 수 있어, 온도 조정에 요하는 시간을 단축시켜서 생산 효율을 높일 수 있다.
(또 다른 양태)
상술한 양태에서는, 스텝 D에서, 건식 에칭을 사용하는 예에 대해서 설명했지만, 스텝 D에서는, 습식 에칭을 사용하도록 해도 된다. 즉, 스텝 D에서는, 습식 에칭에 의해, 웨이퍼(200)의 표면 상에 형성된 변질 후의 막을 제거(에칭)하도록 해도 된다. 습식 에칭에서는, 제거제로서, 예를 들어 HF를 포함하는 수용액(DHF), 열인산 수용액을 사용할 수 있다. 특히, 열처리 후의 막이, C를 포함하는 막인 SiOC막이며, 열처리 후의 SiOC막을 산화시켜서 SiO막으로 변질시키는 경우에, 제거제로서 DHF를 사용하여, 습식 에칭을 행하는 것이 바람직하다. 이에 의해, 변질 후의 막을 효과적이면서 또한 선택적으로 제거하는 것이 가능하게 된다.
본 양태에서는, 웨이퍼(200)를 DHF나 열인산 수용액에 폭로함으로써, 웨이퍼(200)의 표면 상에 형성된 변질 후의 막을 제거(에칭)할 수 있다. 웨이퍼(200)를 DHF나 열인산 수용액에 폭로하는 방법으로서는, DHF나 열인산 수용액 중에 웨이퍼(200)를 침지시키는 방법 등을 들 수 있다. 또한, 웨이퍼(200)의 표면 상에 형성된 변질 후의 막을 보다 효과적으로 제거하기 위해서, 스텝 D에서는, 건식 에칭과 습식 에칭 양쪽을 행하도록 해도 된다. 본 양태에서도, 상술한 양태와 마찬가지의 효과가 얻어진다.
또한, 상술한 양태에서는, 스텝 A에서, Si, C 및 할로겐 함유 가스와 O 및 H 함유 가스를 사용하는 예에 대해서 설명했지만, 본 개시는 이 예에 한정되는 것은 아니다. 예를 들어, 스텝 A에서는, 1,4-디실란부탄(SiH3CH2CH2SiH3, 약칭: 1,4-DSB) 등의 알킬렌실란 화합물과 O2 가스 등의 산화제를 사용해서 웨이퍼(200) 상에 막을 형성하도록 해도 된다. 또한, 디에톡시메틸실란 등의 알킬알콕시실란과 필요에 따라서 O2 가스 등의 산화제를 사용해서 웨이퍼(200) 상에 막을 형성하도록 해도 된다. 즉, 원료로서는, 알킬렌기, 알킬기, 알콕시기 중 적어도 어느 것과, Si를 포함하는 화합물을 사용하도록 해도 되고, 산화제로서는 O 함유 가스를 사용하도록 해도 된다. 이들의 경우, 원료와 산화제를 동시에 공급하여, CVD법을 사용해서 막을 형성하도록 해도 되고, 그 경우에도, 각 스텝에서, 상술한 양태와 마찬가지의 반응을 생기게 할 수 있다. 본 양태에서도, 상술한 양태와 마찬가지의 효과가 얻어진다.
웨이퍼(200)는, 제1 하지로서 재질이 다른 복수 종류의 영역을 갖고 있어도 되고, 제2 하지로서 재질의 다른 복수 종류의 영역을 갖고 있어도 된다. 제1 하지 및 제2 하지를 구성하는 영역으로서는, 상술한 SiO막, SiN막 외에, SiOCN막, SiON막, SiOC막, SiC막, SiCN막, SiBN막, SiBCN막, SiBC막, Si막, 게르마늄막(Ge막), 실리콘게르마늄막(SiGe막) 등의 반도체 원소를 포함하는 막, TiN막, W막, Mo막, Ru막, Co막, Ni막 등의 금속 원소를 포함하는 막, 아몰퍼스 카본막(a-C막) 외에, 단결정 Si(Si 웨이퍼) 등이어도 된다. 성막 저해층이 형성될 수 있는 영역이라면, 어느 영역이든 제1 하지로서 사용할 수 있다. 한편, 성막 저해층이 형성되기 어려운 영역이라면, 어느 영역이든 제2 하지로서 사용할 수 있다. 본 양태에서도, 상술한 양태와 마찬가지의 효과가 얻어진다.
각 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 각 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서 각 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비하도록 해도 된다. 레시피를 변경하는 경우는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서 기판 처리 장치에 인스톨하도록 해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 양태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명했다. 본 개시는 상술한 양태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다. 또한, 상술한 양태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명했다. 본 개시는 상술한 양태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 양태와 마찬가지의 처리 수순, 처리 조건에서 각 처리를 행할 수 있으며, 상술한 양태와 마찬가지의 효과가 얻어진다.
상술한 양태는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 양태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
<실시예 1>
웨이퍼에 대하여, 상술한 처리 시퀀스 중, 스텝 A, 스텝 B, 스텝 C를 행하여, 실시예 1의 평가 샘플을 제작했다. 구체적으로는, 웨이퍼의 표면 상에 막으로서 SiOC막을 형성하고, 형성된 SiOC막을 열처리하고, 열처리 후의 SiOC막을 변질(산화)시켜서, 실시예 1의 평가 샘플을 제작했다. 열처리 후의 SiOC막의 변질(산화)은, 제1 조건 하에서의 플라스마 여기된 O2 가스를 사용한 처리에 의해 행했다. 실시예 1의 평가 샘플은, 웨이퍼의 표면 상에, 제1 조건 하에서의 플라스마 여기된 O2 가스를 사용한 처리에 의해 변질(산화)시킨 후의 막을 갖는다. 또한, 실시예 1의 평가 샘플을 제작할 때의 각 스텝에서의 처리 조건은, 상술한 각 스텝에서의 처리 조건의 범위 내의 소정의 조건으로 했다.
<실시예 2>
열처리 후의 SiOC막의 변질(산화)을, H2 가스+O2 가스를 사용한 처리로 대신한 것 이외는, 실시예 1의 평가 샘플의 제작과 마찬가지로 하여, 웨이퍼에 대하여, 스텝 A, 스텝 B, 스텝 C를 행하여, 실시예 2의 평가 샘플을 제작했다. 실시예 2의 평가 샘플은, 웨이퍼의 표면 상에, H2 가스+O2 가스를 사용한 처리로 변질(산화)시킨 후의 막을 갖는다. 또한, 실시예 2의 평가 샘플을 제작할 때의 스텝 C에서의 처리 조건은, 상술한 스텝 C에서의 처리 조건의 범위 내의 소정의 조건으로 했다. 또한, 실시예 2의 평가 샘플을 제작할 때의 스텝 A, 스텝 B에서의 처리 조건은, 실시예 1의 평가 샘플을 제작할 때의 스텝 A, 스텝 B에서의 처리 조건과 각각 동일하게 했다.
<실시예 3>
열처리 후의 SiOC막의 변질(산화)을, 제2 조건 하에서의 플라스마 여기된 O2 가스를 사용한 처리로 대신한 것 이외는, 실시예 1의 평가 샘플의 제작과 마찬가지로 하여, 웨이퍼에 대하여, 스텝 A, 스텝 B, 스텝 C를 행하여, 실시예 3의 평가 샘플을 제작했다. 실시예 3의 평가 샘플은, 웨이퍼의 표면 상에, 제2 조건 하에서의 플라스마 여기된 O2 가스를 사용한 처리로 변질(산화)시킨 후의 막을 갖는다. 제2 조건은 제1 조건보다도 산화력이 약해지는 조건이다. 또한, 실시예 3의 평가 샘플을 제작할 때의 스텝 C에서의 처리 조건은, 상술한 스텝 C에서의 처리 조건의 범위 내의 소정의 조건으로 했다. 또한, 실시예 3의 평가 샘플을 제작할 때의 스텝 A, 스텝 B에서의 처리 조건은, 실시예 1의 평가 샘플을 제작할 때의 스텝 A, 스텝 B에서의 처리 조건과 각각 동일하게 했다.
<비교예 1>
웨이퍼에 대하여, 800℃ 이상의 O 함유 분위기 하에서 열산화 처리를 행하여, 웨이퍼의 표면에 열산화막으로서의 SiO막을 형성하여, 비교예 1의 평가 샘플을 제작했다. 비교예 1의 평가 샘플은, 웨이퍼의 표면 상에 열산화막인 SiO막을 갖는다.
<비교예 2>
스텝 A, 스텝 B를 행하고, 스텝 C를 생략한 것 이외는, 실시예 1의 평가 샘플의 제작과 마찬가지로 하여, 비교예 2의 평가 샘플을 제작했다. 비교예 2의 평가 샘플은, 웨이퍼의 표면 상에, 스텝 A, 스텝 B에서 형성된 열처리 후의 SiOC막을 갖는다. 또한, 비교예 2의 평가 샘플을 제작할 때의 스텝 A, 스텝 B에서의 처리 조건은, 실시예 1의 평가 샘플을 제작할 때의 스텝 A, 스텝 B에서의 처리 조건과 각각 동일하게 했다.
[습식 에칭 레이트(WER)의 측정]
평가 샘플 각각에 대해서, 스텝 D에 상당하는 DHF에 의한 습식 에칭을 행하여, 평가 샘플 각각의 막의 WER을 측정했다. DHF로서는 0.1％ 농도의 HF 수용액을 사용했다. 그 측정 결과를 도 8에 나타낸다. 도 8의 횡축은, 각각 좌측으로부터 순서대로, 실시예 1, 실시예 2, 실시예 3, 비교예 1, 비교예 2를 나타내고 있고, 종축은 WER[Å/min]을 나타내고 있다.
도 8로부터, 비교예 1의 평가 샘플에서의 막의 WER은 수Å/min 정도이고, 또한, 비교예 2의 평가 샘플에서의 막의 WER은 0Å/min으로, 에칭할 수 없었던 것을 알 수 있다. 이에 반해, 실시예 1 내지 실시예 3의 평가 샘플에서의 막의 WER은, 모두 18Å/min을 초과하고 있어, 비교예 1 내지 비교예 2의 평가 샘플에서의 막의 WER에 비하여 높은 것을 알 수 있다.
또한, 도 8로부터, 스텝 A에서 웨이퍼의 표면 상에 형성된 SiOC막은, 스텝 B에 의한 열처리를 거침으로써 에칭 내성이 향상되지만(비교예 2 참조), 그 후의 스텝 C에 의한 변질(산화)을 거침으로써, 스텝 D에서 용이하게 제거되게 되는 것을 알 수 있다(실시예 1 내지 3 참조). 또한, 열산화막은 에칭 내성이 높아, 제거되기 어려운 것을 알 수 있다(비교예 1 참조). 그 때문에, 예를 들어 웨이퍼의 표면 상에, 열산화막과, 스텝 A에서 형성된 SiOC막이 존재하고 있을 경우에는, 스텝 B, 스텝 C, 스텝 D를 거침으로써, 열산화막의 에칭을 억제하면서, SiOC막을 열처리한 후에 변질시킨 후의 막을 선택적으로 에칭하는 것이 가능하게 되는 것을 알 수 있다.

Claims (21)

  1. (a) 제1 온도 하에서 기판을 성막제에 폭로함으로써 상기 기판 상에 막을 형성하는 공정과,
    (b) 상기 제1 온도보다도 높은 제2 온도 하에서 상기 막을 열처리하는 공정과,
    (c) 상기 열처리 후의 상기 막을 변질제에 폭로함으로써 변질시키는 공정과,
    (d) 상기 변질 후의 상기 막을 제거제에 폭로함으로써 제거하는 공정
    을 갖는 기판 처리 방법.
  2. 제1항에 있어서, (b)에서는, 상기 열처리에 의해 상기 막의 에칭 내성을 향상시키고,
    (c)에서는, 상기 열처리에 의해 에칭 내성을 향상시킨 후의 상기 막의 에칭 내성을 저하시키도록 상기 막을 변질시키고,
    (d)에서는, 상기 열처리에 의해 에칭 내성을 향상시킨 후에 에칭 내성을 저하시키도록 변질시킨 후의 상기 막을 제거하는, 기판 처리 방법.
  3. 제1항에 있어서, (c)는, 상기 열처리 후의 상기 막에 대하여, 상기 변질제를 플라스마 여기시키지 않고 공급하는 공정을 포함하는, 기판 처리 방법.
  4. 제1항에 있어서, (c)는, 상기 열처리 후의 상기 막에 대하여, 상기 변질제를 플라스마 여기시켜서 공급하는 공정을 포함하는, 기판 처리 방법.
  5. 제1항에 있어서, (c)에서는, 상기 변질제로서 산화제를 사용하는, 기판 처리 방법.
  6. 제1항에 있어서, (a)에서 상기 기판 상에 형성하는 상기 막은 탄소를 포함하고,
    (c)에서는, 상기 열처리 후의 상기 막을 산화시켜서, 상기 막 중의 탄소를 제거하거나, 혹은, 상기 막 중의 탄소 농도를 저하시키는, 기판 처리 방법.
  7. 제1항에 있어서, 상기 제1 온도는 100℃ 이하이고, 상기 제2 온도는 300℃ 이상인, 기판 처리 방법.
  8. 제1항에 있어서, (a)에서는, (a1) 상기 기판에 대하여 상기 성막제로서 원료를 공급하는 공정과, (a2) 상기 기판에 대하여 상기 성막제로서 산화제를 공급하는 공정을 포함하는 사이클을 소정 횟수 행하는, 기판 처리 방법.
  9. 제8항에 있어서, (a1) 및 (a2) 중 적어도 어느 것에서는, 상기 기판에 대하여 또한 촉매를 공급하는, 기판 처리 방법.
  10. 제1항에 있어서, 상기 막은, 실리콘, 탄소 및 산소를 함유하는 막인, 기판 처리 방법.
  11. 제1항에 있어서, (a)를 행한 후, (c)를 행하기 전에, (e) 상기 기판에 대하여 소정의 처리를 행하는 공정을 더 갖고, 상기 소정의 처리는, 에칭, 성막, 트리트먼트 중 적어도 어느 것을 포함하는, 기판 처리 방법.
  12. 제1항에 있어서, (c)를 행하기 전의 상태에 있어서, 상기 기판의 표면에는, 상기 열처리 후의 상기 막을 포함하는 복수 종류의 막이 존재하고,
    (c)에서는, 상기 복수 종류의 막 중, 상기 열처리 후의 상기 막을 선택적으로 변질시키고,
    (d)에서는, 상기 복수 종류의 막 중, 상기 변질 후의 상기 막을 선택적으로 제거하는, 기판 처리 방법.
  13. 제1항에 있어서, (a)를 행하기 전의 상태에 있어서, 상기 기판의 표면은 제1 하지와 제2 하지를 갖고 있고,
    (a)를 행하기 전에, (f) 상기 기판에 대하여 개질제를 공급함으로써, 상기 제1 하지의 표면에 성막 저해층을 형성하는 공정을 더 갖고,
    (a)에서는, 상기 제2 하지의 표면 상에 상기 막을 형성하는, 기판 처리 방법.
  14. 제13항에 있어서, (b)에서는, 상기 열처리에 의해 상기 막의 에칭 내성을 향상시키는, 기판 처리 방법.
  15. 제13항에 있어서, (a)를 행한 후, (c)를 행하기 전에, 상기 기판에 대하여 에칭 처리를 행하는, 기판 처리 방법.
  16. 제13항에 있어서, (a)를 행한 후, (c)를 행하기 전에, 상기 기판에 대하여 성막 처리를 행하는, 기판 처리 방법.
  17. 제13항에 있어서, (a)를 행한 후, (c)를 행하기 전에, 상기 기판에 대하여 플라스마 트리트먼트 및 서멀 트리트먼트 중 적어도 어느 것을 행하는, 기판 처리 방법.
  18. 제1항에 있어서, (d)에서는, 건식 에칭 및 습식 에칭 중 적어도 어느 것에 의해 상기 변질 후의 상기 막을 제거하는, 기판 처리 방법.
  19. (a) 제1 온도 하에서 기판을 성막제에 폭로함으로써 상기 기판 상에 막을 형성하는 공정과,
    (b) 상기 제1 온도보다도 높은 제2 온도 하에서 상기 막을 열처리하는 공정과,
    (c) 상기 열처리 후의 상기 막을 변질제에 폭로함으로써 변질시키는 공정과,
    (d) 상기 변질 후의 상기 막을 제거제에 폭로함으로써 제거하는 공정
    을 갖는 반도체 장치의 제조 방법.
  20. (a) 제1 온도 하에서 기판을 성막제에 폭로함으로써 상기 기판 상에 막을 형성하는 성막부와,
    (b) 상기 제1 온도보다도 높은 제2 온도 하에서 상기 막을 열처리하는 열처리부와,
    (c) 상기 열처리 후의 상기 막을 변질제에 폭로함으로써 변질시키는 변질부와,
    (d) 상기 변질 후의 상기 막을 제거제에 폭로함으로써 제거하는 제거부
    를 갖는 기판 처리 시스템.
  21. (a) 제1 온도 하에서 기판을 성막제에 폭로함으로써 상기 기판 상에 막을 형성하는 수순과,
    (b) 상기 제1 온도보다도 높은 제2 온도 하에서 상기 막을 열처리하는 수순과,
    (c) 상기 열처리 후의 상기 막을 변질제에 폭로함으로써 변질시키는 수순과,
    (d) 상기 변질 후의 상기 막을 제거제에 폭로함으로써 제거하는 수순
    을 컴퓨터에 의해 기판 처리 시스템에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020220080326A 2021-09-14 2022-06-30 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램 KR20230040262A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021149710A JP7329021B2 (ja) 2021-09-14 2021-09-14 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム
JPJP-P-2021-149710 2021-09-14

Publications (1)

Publication Number Publication Date
KR20230040262A true KR20230040262A (ko) 2023-03-22

Family

ID=85480235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220080326A KR20230040262A (ko) 2021-09-14 2022-06-30 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램

Country Status (5)

Country Link
US (1) US20230079925A1 (ko)
JP (1) JP7329021B2 (ko)
KR (1) KR20230040262A (ko)
CN (1) CN115810542A (ko)
TW (1) TW202312242A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015045163A1 (ja) 2013-09-30 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及び記録媒体
JP2015165523A (ja) 2013-03-19 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5801676B2 (ja) 2011-10-04 2015-10-28 東京エレクトロン株式会社 半導体装置の製造方法
TWI765080B (zh) 2017-08-13 2022-05-21 美商應用材料股份有限公司 藉由阻隔分子的交聯來增進選擇性沉積之方法
CN113498547A (zh) 2019-03-01 2021-10-12 中央硝子株式会社 干蚀刻方法、半导体设备的制造方法和蚀刻装置
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7254044B2 (ja) 2020-03-25 2023-04-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7204718B2 (ja) 2020-09-29 2023-01-16 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165523A (ja) 2013-03-19 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
WO2015045163A1 (ja) 2013-09-30 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、基板処理システム及び記録媒体

Also Published As

Publication number Publication date
CN115810542A (zh) 2023-03-17
JP2023042424A (ja) 2023-03-27
TW202312242A (zh) 2023-03-16
US20230079925A1 (en) 2023-03-16
JP7329021B2 (ja) 2023-08-17

Similar Documents

Publication Publication Date Title
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TW202205437A (zh) 半導體裝置之製造方法、基板處理裝置及程式
KR20240043091A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 시스템 및 프로그램
JP2023123717A (ja) 処理方法、半導体装置の製造方法、処理装置、およびプログラム
WO2023047918A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20230134426A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TWI795711B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JP7087035B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2022054216A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7329021B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理システム、およびプログラム
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7374961B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US20240105443A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
JP7426978B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20230173609A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20240037833A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
E902 Notification of reason for refusal