KR102146180B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR102146180B1
KR102146180B1 KR1020190005703A KR20190005703A KR102146180B1 KR 102146180 B1 KR102146180 B1 KR 102146180B1 KR 1020190005703 A KR1020190005703 A KR 1020190005703A KR 20190005703 A KR20190005703 A KR 20190005703A KR 102146180 B1 KR102146180 B1 KR 102146180B1
Authority
KR
South Korea
Prior art keywords
substrate
film
supplying
raw material
processing chamber
Prior art date
Application number
KR1020190005703A
Other languages
English (en)
Other versions
KR20190088024A (ko
Inventor
요시토모 하시모토
다카후미 니타
히로키 야마시타
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190088024A publication Critical patent/KR20190088024A/ko
Application granted granted Critical
Publication of KR102146180B1 publication Critical patent/KR102146180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 표면에 트렌치나 홀 등의 오목부가 형성된 기판 상에, 심리스이고 또한 보이드 프리의 막을 형성한다. 표면에 오목부가 형성된 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을, 원료에 포함되는 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 기판의 표면에 형성된 오목부 내를 매립하도록, 환상 구조 및 질소를 포함하는 제1막을 형성하는 공정과, 기판에 대하여, 제1막에 포함되는 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에, 실리콘 산탄질화막(SiOCN막) 등의 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조). 또한, 기판 상에, 보라진환 골격을 포함하는 실리콘 붕탄질화막(SiBCN막) 등의 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 2 참조).
일본 특허 공개 제2011-238894호 공보 일본 특허 공개 제2014-056871호 공보
본 발명의 목적은, 표면에 트렌치나 홀 등의 오목부가 형성된 기판 상에, 심리스이고 또한 보이드 프리의 막을 형성하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
표면에 오목부가 형성된 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 상기 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 공정과,
상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 공정
을 행하는 기술이 제공된다.
본 발명에 따르면, 표면에 트렌치나 홀 등의 오목부가 형성된 기판 상에, 심리스이고 또한 보이드 프리의 막을 형성하는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 기판 처리 시퀀스를 나타내는 흐름도이다.
도 5는 원료로서 사용할 수 있는 1,1,3,3-테트라클로로-1,3-디실라시클로부탄의 화학 구조식을 도시하는 도면이다.
도 6의 (a) 내지 (c)는 웨이퍼의 표면에 형성된 오목부 내를 매립하도록 성막 처리를 행할 때의 웨이퍼 단면 확대도를 도시하는 도면이며, (d)는 성막 처리 후에 포스트 트리트먼트 처리를 행한 후의 웨이퍼 단면 확대도를 도시하는 도면이다.
도 7은 성막 처리와 포스트 트리트먼트 처리를 행함으로써 형성된 막의 막 두께와, 성막 처리를 행함으로써 형성된 성막 직후의 막의 막 두께를 비교해서 도시한 도면이다.
성막 방법으로서 일반적으로 알려진 CVD(Chemical Vapor Deposition)법은 삼차원적인 기판면에 대하여 성막 속도가 등방적이 아니다. 평면이 아닌 기판면, 예를 들어 트렌치 형상의 패턴, 또는 홀 형상의 패턴 또는 그 양자가 형성된 기판 표면에 성막을 행하는 경우, 기존의 CVD법에서는 트렌치나 홀 내부의 막 두께 제어가 곤란하다. 특히 트렌치 또는 홀 내에서, 저부의 막 두께가 상부의 막 두께에 비해서 얇아져버려 막 두께 차가 발생해버리는데(단차 피복성(스텝 커버리지)이 저하되어버리는데), 이것은 CVD법에 있어서는 기상 반응한 분자를 홈 내의 각처에 균일하게 공급하는 것이 곤란하기 때문이다. 또한, 저부와 상부의 막 두께 차는 트렌치 또는 홀 형상에서의 애스펙트비가 큰 패턴일수록 막 두께의 차이가 커지는(단차 피복성이 악화되는) 것으로 알려져 있다. 또한, 트렌치 또는 홀 등의 패턴 상부의 막 형성이 저부보다도 빠른 속도로 진행되어, 개구부가 폐색되어버렸을 경우, 폐색된 이후에는 트렌치 또는 홀 등의 패턴 내부에의 기상 반응한 분자 또는 원료 가스의 공급이 방해되어 심이나 보이드가 발생하는 과제도 생긴다.
이에 반해 삼차원적인 기판면에 대하여 등방적인 성막 속도가 얻어지는 ALD(Atomic Layer Deposition)법에 의한 성막을 사용하는 것을 생각할 수 있지만, 역 테이퍼 형상의 트렌치나 홀 등의 패턴에 대한 성막에 대해서는 상술한 패턴 상부 폐색의 과제가 발생한다.
또한, 소정의 막 두께의 막을 패턴 상에 형성한 후, 그 막을 에칭함으로써 패턴 내의 막 형상을 제어하는 방법, 또는 상술한 성막과 에칭을 복수회 반복하는 방법(데포지션 에칭 데포지션)이 사용되지만, 이러한 방법에서는 원하는 막 두께와 형상을 양립시킨 막을 얻을 때까지 필요한 시간이 증대되고, 또한 성막 처리를 행하는 장치뿐만 아니라, 에칭 처리를 행하는 장치가 필요하기 때문에, 생산 효율의 저하나 생산 비용의 증대 등이 과제가 된다.
상술한 과제에 대하여, Si와 C로 구성되는 환상 구조 및 할로겐으로서의 염소(Cl)를 포함하는 원료와 질화제를 사용하여, 기판의 표면에 형성된 트렌치나 홀 등의 오목부 내를 매립하도록 Si와 C로 구성되는 환상 구조를 포함하는 SiCN막을 형성하고, 그 SiCN막에 대하여 O 함유 분위기 하에서 포스트 트리트먼트 처리를 행함으로써, SiCN막이 SiOC막으로 변환되고, 그때, 증막(막의 팽창)이 발생하여, SiCN막에 발생한 심이나 보이드가 소멸되는 것을 본 발명자들은 알아내었다. 본 발명은 본 발명자들이 알아낸 상기 지견에 기초하는 것이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 도 1 내지 도 5를 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 가스류의 상류측부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환 형상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 원료로서, 예를 들어 Si와 C로 구성되는 환상 구조 및 할로겐을 포함하는 가스가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료는, Si 소스 및 C 소스로서 작용한다. 원료로서는, 예를 들어 1,1,3,3-테트라클로로-1,3-디실라시클로부탄(C2H4Cl4Si2, 약칭: TCDSCB) 가스를 사용할 수 있다. 도 5에, TCDSCB의 화학 구조식을 나타낸다. TCDSCB는, Si와 C로 구성되는 환상 구조를 포함하고, 할로겐으로서의 염소(Cl)를 포함하고 있다. 이하, 이 Si와 C로 구성되는 환상 구조를, 편의상, 간단히 환상 구조라고도 칭한다. TCDSCB에 포함되는 환상 구조의 형상은 사각형이다. 이 환상 구조는, Si와 C가 교대로 결합하여 이루어지고, 4개의 Si-C 결합을 포함하고 있고, 2개의 Si 원자와 2개의 C 원자를 포함하고 있다. 이 환상 구조에서의 Si에는 Cl이 결합하고 있고, C에는 수소(H)가 결합하고 있다. 즉, TCDSCB는, Si-C 결합 이외에, Si-Cl 결합 및 C-H 결합을 각각 포함하고 있다.
가스 공급관(232b)으로부터는, 반응체로서, 예를 들어 질소(N) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. N 함유 가스로서는, 예를 들어 질화제(질화 가스)인 질화수소계 가스를 사용할 수 있다. 질화수소계 가스는, N 및 H를 포함하고, N 및 H의 2 원소만으로 구성되는 물질이라고도 할 수 있으며, N 소스로서 작용한다. 질화수소계 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 반응체로서, 예를 들어 산소(O) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 산화제(산화 가스), 즉, O 소스로서 작용한다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서의 질소(N2) 가스가, 각각, MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 원료 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 반응체(N 함유 가스, O 함유 가스) 공급계가 구성된다. N 함유 가스 공급계는, 후술하는 성막 스텝에서 질화제 공급계로서 기능한다. O 함유 가스 공급계는, 후술하는 포스트 트리트먼트 스텝에서 산화제 공급계로서 기능한다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중 어느 것, 또는 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), 압력 센서(245), APC 밸브(244)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리를 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 표면에 트렌치나 홀 등의 오목부가 형성된 기판으로서의 웨이퍼(200) 상에 실리콘 산탄화막(SiOC막)을 형성하는 시퀀스 예에 대해서, 주로, 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 기판 처리 시퀀스에서는,
표면에 오목부가 형성된 웨이퍼(200)에 대하여, Si와 C로 구성되는 환상 구조 및 할로겐으로서의 Cl을 포함하는 원료로서 TCDSCB 가스를 공급하는 스텝 1과, 웨이퍼(200)에 대하여 질화제로서 NH3 가스를 공급하는 스텝 2를 비동시에 행하는 사이클을, TCDSCB 가스에 포함되는 Si와 C로 구성되는 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 웨이퍼(200)의 표면에 형성된 오목부 내를 매립하도록, Si와 C로 구성되는 환상 구조 및 N을 포함하는 제1막을 형성하는 성막 스텝과,
웨이퍼(200)에 대하여, 제1막에 포함되는 Si와 C로 구성되는 환상 구조가 보유 지지되는 조건 하에서, 산화제로서 O2 가스를 공급하여 포스트 트리트먼트를 행하는 포스트 트리트먼트 스텝,
을 행한다.
성막 스텝에서 형성하는 제1막은, Si, C 및 N을 포함하고 O 비함유의 막, 즉, 실리콘 탄질화막(SiCN막)이 된다. 또한, 성막 스텝에서는, NH3 가스에 포함되는 N을, N에 H가 결합한 상태로 제1막 중에 도입시킨다.
포스트 트리트먼트 스텝에서는, 제1막을 산화시켜, Si와 C로 구성되는 환상 구조 및 O를 포함하는 제2막으로 변환시킨다. 제2막은, Si, C 및 O를 포함하는 막, 즉, 실리콘 산탄화막(SiOC막)이 된다. 또한, 포스트 트리트먼트 스텝에서는, 제1막에 포함되는 N을, O2 가스에 포함되는 O로 치환시킴으로써, 제1막을 제2막으로 변환시킨다. 이에 의해, 제2막의 두께를 제1막의 두께보다도 두껍게 한다.
본 명세서에서는, 도 4에 도시하는 기판 처리 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용하기로 한다.
(TCDSCB→NH3)×n→O2⇒ SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재했을 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 통해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도(제1 온도)로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 이하의 스텝 1 및 스텝 2를 순차 실시한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 TCDSCB 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하고, 가스 공급관(232a) 내에 TCDSCB 가스를 흘린다. TCDSCB 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TCDSCB 가스가 공급된다. 이때 밸브(243c, 243d)를 개방하고, 가스 공급관(232c, 232d)내에 N2 가스를 흘리도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제1 온도): 200 내지 400℃, 바람직하게는 250 내지 350℃
처리 압력: 1 내지 20Torr(133 내지 2666Pa)
TCDSCB 가스 공급 유량: 1 내지 2000sccm
N2 가스 공급 유량(각 가스 공급관): 0 내지 10000sccm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 5 내지 60초
가 예시된다.
또한, 본 명세서에서의 「200 내지 400℃」 등의 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 예를 들어 「200 내지 400℃」는, 「200℃ 이상 400℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
상술한 처리 조건, 특히 온도 조건(처리 온도 200 내지 400℃)은, TCDSCB에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부를, 파괴하지 않고 보유 지지(유지)할 수 있는 조건이다. 즉, 상술한 처리 조건은, 웨이퍼(200)에 대하여 공급되는 TCDSCB 가스(복수의 TCDSCB 분자)에 포함되는 복수의 환상 구조 중 적어도 일부의 환상 구조가 파괴되지 않고 그대로의 형태로 보유 지지되는 조건이다. 본 명세서에서는, Si와 C로 구성되는 환상 구조를, 간단히 환상 구조라고도 칭한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 TCDSCB 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에, 환상 구조 및 할로겐으로서의 Cl을 포함하는 제1층(초기층)이 형성된다. 즉, 제1층으로서, Si와 C로 구성되는 환상 구조 및 Cl을 포함하는 층이 형성된다. 제1층 중에는, TCDSCB 가스에 포함되는 복수의 환상 구조 중 적어도 일부의 환상 구조가, 파괴되지 않고 그대로의 형태로 도입된다. 또한, 제1층은, 환상 구조를 구성하는 복수의 Si-C 결합 중 일부의 결합이 파괴됨으로써 생성된 쇄상 구조를 포함하는 경우가 있다. 또한, 제1층은, Si-Cl 결합 및 C-H 결합 중 적어도 어느 것을 포함하는 경우가 있다.
웨이퍼(200) 상에 제1층을 형성한 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 TCDSCB 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)를 개방하고, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다.
원료로서는, TCDSCB 가스 외에, 1,1,3,3-테트라클로로-1,3-디실라시클로펜탄(C3H6Cl4Si2) 가스 등을 사용할 수 있다. 즉, 원료에 포함되는 Si와 C로 구성되는 환상 구조의 형상은, 사각형인 경우에 한하지 않는다. 또한, 이 환상 구조는, Si와 C가 교대로 결합하여 이루어지는 경우에 한하지 않는다. 또한, 원료로서는, 1,1,3,3-테트라플루오로-1,3-디실라시클로부탄(C2H4F4Si2) 가스 등을 사용할 수도 있다. 즉, 원료에 포함되는 할로겐은, Cl에 한하지 않고, 불소(F), 브롬(Br), 요오드(I) 등이어도 된다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 각종 희가스를 사용하는 것이 가능하다. 이 점은, 후술하는 스텝 2, 포스트 트리트먼트 스텝에서도 마찬가지이다.
[스텝 2]
스텝 1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1층에 대하여 NH3 가스를 공급한다. 구체적으로는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. NH3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제1 온도): 200 내지 400℃, 바람직하게는 250 내지 350℃
처리 압력: 1 내지 30Torr(133 내지 3999Pa)
NH3 가스 공급 유량: 100 내지 10000sccm
가스 공급 시간: 1 내지 120초
가 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 처리 조건, 특히 온도 조건(처리 온도 200 내지 400℃)은, 스텝 1에서 웨이퍼(200) 상에 형성된 제1층 중에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부를, 파괴하지 않고 보유 지지(유지)할 수 있는 조건이다. 이 환상 구조를 구성하는 Si-C 결합은 견고해서, Si로부터 C가 탈리하기 어려운 상태가 된다.
그리고, 상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 제1층의 적어도 일부를 개질(질화)시킬 수 있다. 그에 의해, 제1층 중으로부터 Cl이나 H 등을 탈리시킴과 함께, NH3 가스에 포함되는 N을, N에 H가 결합한 상태로 제1층 중에 도입시키는 것이 가능하게 된다. 즉, 제1층에 포함되는 환상 구조를 구성하는 Si에, NH3 가스에 포함되는 N을, N에 H가 결합한 상태로 결합시키는 것이 가능하게 된다. 이 NH의 상태로 Si에 결합한 Si-N 결합은 약해서, Si로부터 N이 탈리하기 쉬운 상태가 된다.
즉, 상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 제1층에 포함되는 환상 구조의 적어도 일부를, 파괴하지 않고 보유 지지한 채, 제2층 중에 그대로 도입시키는(잔존시키는) 것이 가능하게 된다. 즉, 제1층의 질화를, 제1층에 포함되는 복수의 환상 구조 중 적어도 일부의 환상 구조를 그대로의 형태로 남기도록, 불포화(불포화 질화)로 하는 것이 가능하게 된다. 제1층이 질화됨으로써, 웨이퍼(200) 상에 제2층으로서, Si와 C로 구성되는 환상 구조 및 N을 포함하는 층인 실리콘 탄질화층(SiCN층)이 형성된다. 이 SiCN층은, Si, C 및 N을 포함하고 O 비함유의 층이 된다. 또한, 제2층 중에 포함되는 C는, Si와 C로 구성되는 환상 구조를 보유 지지한 상태로 제2층 중에 도입되게 되고, 제2층 중에 포함되는 N은, N이 H에 결합한 상태로 제2층 중에 도입되게 된다. 즉, 제2층 중에 포함되는 C는, 견고한 Si-C 결합에 기인하여 탈리하기 어려운 상태가 되고, 제2층 중에 포함되는 N은, 취약한 Si-N 결합에 기인하여 탈리하기 쉬운 상태가 된다.
웨이퍼(200) 상에 제2층을 형성한 후, 밸브(243b)를 폐쇄하고, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
질화제(N 함유 가스)로서는, NH3 가스 외에, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스, 이들 화합물을 포함하는 가스 등을 사용하는 것이 가능하다.
[소정 횟수 실시]
스텝 1 및 스텝 2를 비동시에, 즉, 동기시키지 않고 교대로 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 제1막으로서, Si와 C로 구성되는 환상 구조 및 N을 포함하는 막인 SiCN막이 형성된다. 이 SiCN막은, Si, C 및 N을 포함하고 O 비함유의 막이 된다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다.
(퍼지)
성막 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다.
(포스트 트리트먼트 스텝)
처리실(201) 내의 퍼지가 종료된 후, 웨이퍼(200) 상에 형성된 데포지션 직후의 상태의 SiCN막에 대하여 O 함유 분위기 하에서 포스트 트리트먼트 처리를 행한다. 포스트 트리트먼트 스텝에서는, 웨이퍼(200)에 대하여 O2 가스를 공급하여, Si와 C로 구성되는 환상 구조 및 N을 포함하는 제1막을 산화시켜, 이 제1막을, Si와 C로 구성되는 환상 구조 및 O를 포함하는 제2막으로 변환시킨다. 제2막은, Si, C 및 O를 포함하는 막, 즉, SiOC막이 된다.
성막 스텝과 포스트 트리트먼트 스텝은, 동일한 처리실(201) 내에서, 성막 처리 후의 웨이퍼(200)를 처리실(201) 내로부터 처리실(201) 밖으로 취출하지 않고, 연속적으로 행한다. 즉, 성막 스텝과 포스트 트리트먼트 스텝을 그 자리에서(in-situ)로 연속해서 행한다.
즉, 성막 스텝이 종료되고, 처리실(201) 내의 퍼지가 종료된 후, 성막 처리 후의 웨이퍼(200)를 처리실(201) 내에 수용한 상태에서, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1막에 대하여 O2 가스를 공급한다. 구체적으로는, 밸브(243b 내지 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. O2 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
처리 온도(제2 온도): 실온(25℃) 내지 600℃
처리 압력: 0.5 내지 760Torr(67 내지 101325Pa)
N2 가스 공급 유량(각 가스 공급관): 0 내지 10000sccm
O2 가스 공급 유량: 100 내지 10000sccm
이 예시된다.
상술한 처리 조건, 특히 온도 조건(실온 내지 600℃)은, 성막 스텝에서 형성된 SiCN막에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부를, 파괴하지 않고 보유 지지(유지)할 수 있는 조건이다. 즉, 상술한 처리 조건은, 웨이퍼(200) 상의 SiCN막에 포함되는 복수의 환상 구조 중 적어도 일부의 환상 구조가 파괴되지 않고 그대로의 형태로 보유 지지되는 조건이다.
즉, 상술한 조건 하에서는, 데포지션 직후의 상태의 SiCN막 중에 포함되는 환상 구조의 적어도 일부를, 파괴하지 않고 보유 지지하는 것이 가능하게 된다. 즉, 데포지션 직후의 상태의 SiCN막에 포함되는 복수의 환상 구조 중 적어도 일부의 환상 구조를, 그대로의 형태로 막 중에 잔존시키는 것이 가능하게 된다.
또한, 상술한 바와 같이, 포스트 트리트먼트 처리 전의 데포지션 직후의 상태의 SiCN막에서는, 막 내의 환상 구조를 구성하는 Si에, N이 NH의 상태로 결합하고 있다. 이 Si에, N이 NH의 상태로 결합한 Si-N 결합은 취약해서, N은 탈리하기 쉬운 상태로 되어 있다. 또한, SiCN막 내의 환상 구조를 구성하는 Si-C 결합은 견고해서, C는 탈리하기 어려운 상태로 되어 있다.
즉, 상술한 성막 스텝에서 형성된 데포지션 직후의 상태의 SiCN막에 대하여, 상술한 조건 하에서 포스트 트리트먼트 처리를 행함으로써, 이 SiCN막을 산화시켜,이 SiCN막 중에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부를 보유 지지하면서, 이 SiCN막 중에 포함되는 N을, 산화제에 포함되는 O로 치환하는 치환 반응을 발생시킬 수 있다. 이때 SiCN막 중에 포함되는 N은 H와 함께 막 중으로부터 탈리하게 된다. 이와 같이, 데포지션 직후의 상태의 SiCN막을 산화시킴으로써, 이 SiCN막을 SiOC막으로 변환시킬 수 있다. 그리고, SiCN막이 SiOC막으로 변환됨으로써, SiOC막의 두께를, 포스트 트리트먼트 처리 전의 SiCN막의 두께보다도 두껍게 할 수 있어, 증막(팽창)시키는 것이 가능하게 된다.
즉, 상술한 성막 스텝을 행함으로써, 도 6의 (a) 내지 도 6의 (c)에 도시하는 바와 같이, 웨이퍼(200)의 표면에 형성된 오목부 내를 매립하도록, Si와 C로 구성되는 환상 구조 및 N을 포함하는 막인 SiCN막(300)을 형성하면, 성막 직후에 있어서는 도 6의 (c)에 도시하는 바와 같이, 오목부의 개구부가 폐색되어, 심이나 보이드가 발생한다.
그러나, 성막 처리 후에 포스트 트리트먼트 처리를 행함으로써, 웨이퍼(200)의 표면의 오목부 내를 매립하도록 형성된 심이나 보이드를 갖는 SiCN막(300)을 산화시켜, SiCN막(300) 중에 포함되는 Si와 C로 구성되는 환상 구조의 적어도 일부를 보유 지지하면서, 이 SiCN막(300)을 SiOC막(400)으로 변환(개질)시킴으로써, 도 6의 (d)에 도시하는 바와 같이, 이 막을 증막(팽창)시킬 수 있다. 이때, 오목부 내의 심이나 보이드는 소멸되어, 심리스이고 또한 보이드 프리인 상태가 된다.
즉, 데포지션 직후의 상태의 SiCN막에 대하여, 산화제를 공급해서 포스트 트리트먼트 처리를 행함으로써, 오목부 내의 심이나 보이드를 갖는 SiCN막을, SiOC막으로 변환시켜 증막(팽창)시킴으로써, 심이나 보이드는 소멸되어, 오목부 내에 심리스이고 또한 보이드 프리의 SiOC막이 형성된다.
또한, 포스트 트리트먼트 처리를 행함으로써 형성되는 SiOC막 중에는, N 성분이 5％ 미만 정도 포함되는 경우가 있다. 또한, 포스트 트리트먼트 처리의 처리 조건에 따라서는, 이 SiOC막 중의 N 성분이 1％ 미만 정도가 되는 경우도 있다. 이것으로부터, 이 막을, SiOCN막이라고 칭할 수도 있다. 단, 포스트 트리트먼트 처리 후의 SiOCN막 중에 포함되는 N의 농도는 불순물 레벨이며, 성막 직후의 데포지션 직후의 상태인 SiCN막 중에 포함되는 N의 농도보다도 훨씬 낮다.
산화제(O 함유 가스)로서는, O2 가스 외에, 수증기(H2O), O2+H2 가스, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 과산화수소(H2O2) 가스, 오존(O3) 가스 등을 사용하는 것이 가능하다. 또한, 산화제로서 O2+H2 가스를 사용하는 경우, H2 가스 대신에 중수소(D2) 가스 등을 사용하는 것이 가능하다.
또한, 산화제로서 플라스마 여기시킨 O2 가스(O2 *), 산소 라디칼(O*), 및 수산기 라디칼(OH*) 등을 사용해서 포스트 트리트먼트 처리를 행하면, O*, OH* 등의 산화력이 너무 강해서, 하지가 침식(산화)되어버리는 경우가 있다. 또한, 막 내의 Si와 C로 구성되는 환상 구조가 파괴되어버리는 경우가 있다. 산화제로서, 비교적 산화력이 약한 O2 가스 등을 사용함으로써, 하지 산화를 방지하는 것이 용이하게 되고, 또한 막 내의 Si와 C로 구성되는 환상 구조를 파괴하지 않고 보유 지지하는 것이 용이하게 된다. 또한, 형성되는 막의 가공 내성, 특히 습식 에칭 내성(HF(불화수소) 내성)을 향상시키는 것이 용이하게 된다.
(애프터 퍼지 및 대기압 복귀)
포스트 트리트먼트 스텝이 종료한 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개구됨과 함께, 포스트 트리트먼트 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태로, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 포스트 트리트먼트 처리가 끝난 웨이퍼(200)는, 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 성막 스텝에서는, 웨이퍼(200) 상에 형성되는 SiCN막 중에, Si와 C로 구성되는 환상 구조를 포함시키는 것이 가능하게 된다. 결과로서, 막 중에 견고한 Si-C 결합이 도입되어, 막 중에 포함되는 C를 탈리하기 어렵게 하는 것이 가능하게 된다.
(b) 성막 스텝에서는, 웨이퍼(200) 상에 형성되는 SiCN막 중에, N을 NH의 상태로 포함시키는 것이 가능하게 된다. 결과로서, 막 중에 취약한 Si-N 결합이 형성되어, 막 중에 포함되는 N을 탈리하기 쉽게 하는 것이 가능하게 된다.
(c) 포스트 트리트먼트 스텝에서는, 성막 스텝에서 형성된 SiCN막에 포함되는 Si와 C로 구성되는 환상 구조를, 파괴하지 않고 유지하는 것이 가능하게 된다. 결과로서, 막 중에 Si-C 결합이 유지된 상태로, 막 내의 N을 산화제에 포함되는 O로 치환시키는 것이 가능하게 된다.
(d) 성막 스텝 후에, 포스트 트리트먼트 스텝를 행함으로써, Si와 C로 구성되는 환상 구조를 포함하는 SiCN막이, Si와 C로 구성되는 환상 구조를 포함하는 SiOC막으로 변환되어, 증막(팽창)되기 때문에, 막 내의 심이나 보이드가 소멸되어, 오목부 내에 심리스이고 또한 보이드 프리의 SiOC막을 형성하는 것이 가능하게 된다.
(e) 상술한 효과는, TCDSCB 가스 이외의 상술한 요건을 충족시키는 가스를 원료 가스로서 사용하는 경우에도, 마찬가지로 얻을 수 있다. 또한, 상술한 효과는, NH3 가스 이외의 질화제를 사용하는 경우나, O2 가스 이외의 산화제를 사용하는 경우나, N2 가스 이외의 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
상기 실시 형태에서는, 성막 스텝과 포스트 트리트먼트 스텝를, 그 자리에서(in-situ) 동일 처리실 내에서 연속적으로 행하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 스탠드 얼론형 장치나, 복수의 처리실이 반송실의 둘레에 설치된 클러스터형 장치 등을 사용하여, 성막 스텝과 포스트 트리트먼트 스텝을, 그 외 자리에서(ex-situ) 서로 다른 처리실 내에서 행하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막을 행할 수 있고, 이것들과 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예는, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예 1]
이하, 실시예에 대해서 설명한다.
<실시예 1>
샘플 1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 기판 처리 시퀀스에 의해, 웨이퍼 상에 SiOC막을 형성하였다. 샘플 1을 제작할 때, 성막 스텝과 포스트 트리트먼트 스텝을 연속적으로 행하였다. 그리고, 포스트 트리트먼트 스텝 후에, 웨이퍼 상에 형성된 SiOC막의 막 두께를 측정하였다. 처리 조건은, 상술한 실시 형태에서의 처리 조건 범위 내의 소정의 조건으로 하였다.
샘플 2로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 기판 처리 시퀀스의 성막 스텝에 의해, 웨이퍼 상에 SiCN막을 형성하였다. 샘플 2를 제작할 때, 성막 스텝만을 행하고, 포스트 트리트먼트 스텝을 행하지 않았다. 그리고 성막 스텝 후에, 웨이퍼 상에 형성된 SiCN막, 즉, 데포지션 직후의 상태의 SiCN막의 막 두께를 측정하였다. 처리 조건은, 샘플 1을 제작할 때의 성막 스텝에서의 처리 조건과 마찬가지의 조건으로 하였다.
도 7에, 샘플 1, 2의 막 두께의 측정 결과를 나타낸다. 도 7의 종축은 막 두께(Å)를, 횡축은 샘플 1, 2를 나타내고 있다. 이 도면에 도시하는 바와 같이, 샘플 1의 막 두께는 183Å(18.3nm)이며, 샘플 2의 막 두께는 154Å(15.4nm)이었다. 즉, 성막 처리 후에 포스트 트리트먼트 처리를 실시함으로써, 포스트 트리트먼트 처리 전과 비교하여, 막 두께는 29Å(2.9nm) 증막되어, 20％ 정도 증막(팽창)시킬 수 있음을 확인하였다. 또한, 샘플 1의 SiOC막의 조성비는, Si가 35％, O가 42％, C가 22％, N이 1％이었다. 즉, SiOC막 중에는 N이 포함되지만, 그 농도는 불순물 레벨인 것을 확인하였다.
즉, 원료에 포함되는 Si와 C로 구성되는 환상 구조가 보유 지지되는 조건 하에서 SiCN막을 형성하고, SiCN막에 포함되는 환상 구조가 보유 지지되는 조건에서 포스트 트리트먼트 처리를 실시함으로써, SiCN막 내의 N이 O로 치환되어, 막 두께를 증막(팽창)시키는 것이 가능하게 됨을 확인할 수 있었다.
<실시예 2>
본 실시예에서는, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 기판 처리 시퀀스에 의해, 웨이퍼 표면에 형성된 폭 9nm 내지 60nm 정도, 깊이 300nm 정도의 트렌치 내의 SiOC막에 의한 매립을 행하였다. 또한, 실시예에서는, 성막 스텝과 포스트 트리트먼트 스텝을 연속적으로 행하였다. 또한, 비교예로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4에 도시하는 기판 처리 시퀀스의 성막 스텝에 의해, 웨이퍼 표면에 형성된 폭 20nm 정도, 깊이 300nm 정도의 트렌치 내의 SiCN막에 의한 매립을 행하였다. 또한, 비교예에서는, 성막 스텝만을 행하고 포스트 트리트먼트 스텝을 행하지 않았다. 그리고, 각각의 매립 후의 막의 단면 TEM 화상을 확인하였다.
그 결과, 본 실시예에서 트렌치 내의 매립을 행한 SiOC막에는, 심이나 보이드가 확인되지 않았다. 한편, 비교예에서 트렌치 내의 매립을 행한 SiCN막에는, 심이 확인되었다.
즉, 기판의 표면에 형성된 트렌치나 홀 등의 오목부 내를 매립하도록, 원료에 포함되는 Si와 C로 구성되는 환상 구조가 보유 지지되는 조건 하에서 SiCN막을 형성하고, SiCN막에 포함되는 환상 구조가 보유 지지되는 조건 하에서 포스트 트리트먼트 처리를 행함으로써, 오목부 내에 심리스이고 또한 보이드 프리의 SiOC막을 형성하는 것이 가능하게 됨을 확인할 수 있었다.

Claims (24)

  1. 표면에 오목부가 형성된 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 상기 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 공정과,
    상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 공정
    을 갖고,
    상기 포스트 트리트먼트를 행하는 공정에서는, 상기 제1막을 산화시켜, 상기 환상 구조 및 산소를 포함하는 제2막으로 변환시킴으로써, 상기 제2막의 두께를 상기 제1막의 두께보다도 두껍게 하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 원료를 공급하는 공정에서는, 상기 환상 구조 및 상기 할로겐을 포함하는 제1층을 형성하고,
    상기 질화제를 공급하는 공정에서는, 상기 제1층을 질화시켜, 상기 환상 구조 및 질소를 포함하는 제2층으로 개질시키는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 질화제는 질소 및 수소를 포함하고,
    상기 질화제를 공급하는 공정에서는, 상기 질화제에 포함되는 질소를, 질소에 수소가 결합한 상태로 상기 제1층 중에 도입시키는, 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 질화제를 공급하는 공정에서는, 상기 제1층에 포함되는 실리콘에, 상기 질화제에 포함되는 질소를, 질소에 수소가 결합한 상태로 결합시키는, 반도체 장치의 제조 방법.
  5. 제3항에 있어서,
    상기 질화제를 공급하는 공정에서는, 상기 제1층에 포함되는 상기 환상 구조를 구성하는 실리콘에, 상기 질화제에 포함되는 질소를, 질소에 수소가 결합한 상태로 결합시키는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 질화제는 질소 및 수소를 포함하고,
    상기 제1막을 형성하는 공정에서는, 상기 질화제에 포함되는 질소를, 질소에 수소가 결합한 상태로 상기 제1막 중에 도입시키는, 반도체 장치의 제조 방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 포스트 트리트먼트를 행하는 공정에서는, 상기 제1막에 포함되는 질소를 상기 산화제에 포함되는 산소로 치환시키는, 반도체 장치의 제조 방법.
  9. 삭제
  10. 표면에 오목부가 형성된 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 상기 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 공정과,
    상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 공정
    을 갖고,
    상기 제1막을 형성하는 공정에서는, 심 또는 보이드를 갖는 상기 제1막을 형성하고,
    상기 포스트 트리트먼트를 행하는 공정에서는, 상기 제1막을 산화시켜, 상기 환상 구조 및 산소를 포함하는 제2막으로 변환시킴으로써, 상기 제1막이 갖는 상기 심 또는 상기 보이드를 소멸시키는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 환상 구조는, 실리콘과 탄소가 교대로 결합하여 이루어지는, 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 환상 구조는, 4개의 실리콘-탄소 결합을 포함하는, 반도체 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 환상 구조는, 2개의 실리콘 원자와 2개의 탄소 원자를 포함하는, 반도체 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 실리콘과 탄소로 구성되는 환상 구조는 사각형인, 반도체 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 원료에 포함된 상기 환상 구조에서의 실리콘에는 상기 할로겐이 결합하고 있는, 반도체 장치의 제조 방법.
  16. 표면에 오목부가 형성된 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 공정과, 상기 기판에 대하여 질화제를 공급하는 공정을 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 공정과,
    상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 공정
    을 갖고,
    상기 환상 구조는, 실리콘과 탄소가 교대로 결합하여 이루어지고, 상기 환상 구조에서의 탄소에는 수소가 결합하고 있는, 반도체 장치의 제조 방법.
  17. 제1항에 있어서,
    상기 제1막을 형성하는 공정과, 상기 포스트 트리트먼트를 행하는 공정을 동일한 처리실 내에서, 상기 기판을 상기 처리실 내에서 상기 처리실 밖으로 취출하지 않고, 연속적으로 행하는, 반도체 장치의 제조 방법.
  18. 제1항에 있어서,
    상기 제1막을 형성하는 공정에서의 처리 온도를 200℃ 이상 400℃ 이하로 하고, 상기 포스트 트리트먼트를 행하는 공정에서의 처리 온도를 실온 이상 600℃ 이하로 하는, 반도체 장치의 제조 방법.
  19. 기판에 대한 처리가 행하여지는 처리실과,
    상기 처리실 내의 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 질화제를 공급하는 질화제 공급계와,
    상기 처리실 내의 기판에 대하여 산화제를 공급하는 산화제 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서, 표면에 오목부가 형성된 기판에 대하여 상기 원료를 공급하는 처리와, 상기 기판에 대하여 상기 질화제를 공급하는 처리를 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 처리와, 상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 처리를 행하게 하고, 상기 포스트 트리트먼트를 행하는 처리에서는, 상기 제1막을 산화시켜, 상기 환상 구조 및 산소를 포함하는 제2막으로 변환시킴으로써, 상기 제2막의 두께를 상기 제1막의 두께보다도 두껍게 하도록, 상기 원료 공급계, 상기 질화제 공급계, 상기 산화제 공급계 및 상기 히터를 제어하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    표면에 오목부가 형성된 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 수순과, 상기 기판에 대하여 질화제를 공급하는 수순을 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 수순과,
    상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 수순과,
    상기 포스트 트리트먼트를 행하는 수순에 있어서, 상기 제1막을 산화시켜, 상기 환상 구조 및 산소를 포함하는 제2막으로 변환시킴으로써, 상기 제2막의 두께를 상기 제1막의 두께보다도 두껍게 하는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  21. 기판에 대한 처리가 행하여지는 처리실과,
    상기 처리실 내의 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 질화제를 공급하는 질화제 공급계와,
    상기 처리실 내의 기판에 대하여 산화제를 공급하는 산화제 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서, 표면에 오목부가 형성된 기판에 대하여 상기 원료를 공급하는 처리와, 상기 기판에 대하여 상기 질화제를 공급하는 처리를 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 처리와, 상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 처리를 행하게 하고, 상기 제1막을 형성하는 처리에서는, 심 또는 보이드를 갖는 상기 제1막을 형성하고, 상기 포스트 트리트먼트를 행하는 처리에서는, 상기 제1막을 산화시켜, 상기 환상 구조 및 산소를 포함하는 제2막으로 변환시킴으로써, 상기 제1막이 갖는 상기 심 또는 상기 보이드를 소멸시키도록, 상기 원료 공급계, 상기 질화제 공급계, 상기 산화제 공급계 및 상기 히터를 제어하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  22. 기판 처리 장치의 처리실 내에서,
    표면에 오목부가 형성된 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하는 원료를 공급하는 수순과, 상기 기판에 대하여 질화제를 공급하는 수순을 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 수순과,
    상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 수순과
    상기 제1막을 형성하는 수순에 있어서, 심 또는 보이드를 갖는 상기 제1막을 형성하는 수순과,
    상기 포스트 트리트먼트를 행하는 수순에 있어서, 상기 제1막을 산화시켜, 상기 환상 구조 및 산소를 포함하는 제2막으로 변환시킴으로써, 상기 제1막이 갖는 상기 심 또는 상기 보이드를 소멸시키는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  23. 기판에 대한 처리가 행하여지는 처리실과,
    상기 처리실 내의 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하고, 상기 환상 구조가, 실리콘과 탄소가 교대로 결합하여 이루어지고, 상기 환상 구조에서의 탄소에는 수소가 결합하고 있는 원료를 공급하는 원료 공급계와,
    상기 처리실 내의 기판에 대하여 질화제를 공급하는 질화제 공급계와,
    상기 처리실 내의 기판에 대하여 산화제를 공급하는 산화제 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내에서, 표면에 오목부가 형성된 기판에 대하여 상기 원료를 공급하는 처리와, 상기 기판에 대하여 상기 질화제를 공급하는 처리를 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 처리와, 상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 처리를 행하게 하도록, 상기 원료 공급계, 상기 질화제 공급계, 상기 산화제 공급계 및 상기 히터를 제어하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  24. 기판 처리 장치의 처리실 내에서,
    표면에 오목부가 형성된 기판에 대하여, 실리콘과 탄소로 구성되는 환상 구조 및 할로겐을 포함하고, 상기 환상 구조가, 실리콘과 탄소가 교대로 결합하여 이루어지고, 상기 환상 구조에서의 탄소에는 수소가 결합하고 있는 원료를 공급하는 수순과, 상기 기판에 대하여 질화제를 공급하는 수순을 비동시에 행하는 사이클을, 상기 원료에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 소정 횟수 행함으로써, 상기 기판의 표면에 형성된 상기 오목부 내를 매립하도록, 상기 환상 구조 및 질소를 포함하는 제1막을 형성하는 수순과,
    상기 기판에 대하여, 상기 제1막에 포함되는 상기 환상 구조가 보유 지지되는 조건 하에서, 산화제를 공급하여 포스트 트리트먼트를 행하는 수순
    을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020190005703A 2018-01-17 2019-01-16 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 KR102146180B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018005763A JP6806719B2 (ja) 2018-01-17 2018-01-17 半導体装置の製造方法、基板処理装置およびプログラム
JPJP-P-2018-005763 2018-01-17

Publications (2)

Publication Number Publication Date
KR20190088024A KR20190088024A (ko) 2019-07-25
KR102146180B1 true KR102146180B1 (ko) 2020-08-19

Family

ID=67212622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190005703A KR102146180B1 (ko) 2018-01-17 2019-01-16 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Country Status (3)

Country Link
US (1) US10763101B2 (ko)
JP (1) JP6806719B2 (ko)
KR (1) KR102146180B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
WO2019207864A1 (ja) 2018-04-27 2019-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6980624B2 (ja) * 2018-09-13 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP7023905B2 (ja) * 2019-08-30 2022-02-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7274039B2 (ja) * 2020-02-27 2023-05-15 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7138130B2 (ja) * 2020-03-04 2022-09-15 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP7537003B2 (ja) * 2021-03-22 2024-08-20 株式会社Kokusai Electric 処理方法、半導体装置の製造方法、処理装置、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016126911A2 (en) * 2015-02-06 2016-08-11 Air Products And Chemicals, Inc. Compositions and methods using same for carbon doped silicon containing films
US20170250211A1 (en) * 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor device and manufacturing method of the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285184B2 (ja) 2003-10-14 2009-06-24 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6009870B2 (ja) 2012-09-11 2016-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022273B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6415808B2 (ja) * 2012-12-13 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6523186B2 (ja) 2016-02-01 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10043796B2 (en) * 2016-02-01 2018-08-07 Qualcomm Incorporated Vertically stacked nanowire field effect transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016126911A2 (en) * 2015-02-06 2016-08-11 Air Products And Chemicals, Inc. Compositions and methods using same for carbon doped silicon containing films
US20170250211A1 (en) * 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor device and manufacturing method of the same

Also Published As

Publication number Publication date
US20190221425A1 (en) 2019-07-18
US10763101B2 (en) 2020-09-01
KR20190088024A (ko) 2019-07-25
JP2019125714A (ja) 2019-07-25
JP6806719B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
KR102146180B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US10930491B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW201637067A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102360687B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102334832B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7009615B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
TWI795711B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR102346410B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR102365948B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
KR20210099127A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
WO2019058477A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant