JP2019125714A - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP2019125714A
JP2019125714A JP2018005763A JP2018005763A JP2019125714A JP 2019125714 A JP2019125714 A JP 2019125714A JP 2018005763 A JP2018005763 A JP 2018005763A JP 2018005763 A JP2018005763 A JP 2018005763A JP 2019125714 A JP2019125714 A JP 2019125714A
Authority
JP
Japan
Prior art keywords
film
substrate
gas
supplying
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018005763A
Other languages
English (en)
Other versions
JP6806719B2 (ja
Inventor
良知 橋本
Yoshitomo Hashimoto
良知 橋本
貴史 新田
Takashi Nitta
貴史 新田
広樹 山下
Hiroki Yamashita
広樹 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2018005763A priority Critical patent/JP6806719B2/ja
Priority to US16/248,392 priority patent/US10763101B2/en
Priority to KR1020190005703A priority patent/KR102146180B1/ko
Publication of JP2019125714A publication Critical patent/JP2019125714A/ja
Application granted granted Critical
Publication of JP6806719B2 publication Critical patent/JP6806719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】表面にトレンチやホール等の凹部が形成された基板上に、シームレスかつボイドフリーの膜を形成する。【解決手段】表面に凹部が形成された基板に対して、シリコンと炭素とで構成される環状構造およびハロゲンを含む原料を供給する工程と、基板に対して窒化剤を供給する工程と、を非同時に行うサイクルを、原料に含まれる環状構造が保持される条件下で、所定回数行うことにより、基板の表面に形成された凹部内を埋め込むように、環状構造および窒素を含む第１膜を形成する工程と、基板に対して、第１膜に含まれる環状構造が保持される条件下で、酸化剤を供給して、ポストトリートメントを行う工程と、を有する。【選択図】図４

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
半導体装置の製造工程の一工程として、基板上に、シリコン酸炭窒化膜（ＳｉＯＣＮ膜）等の膜を形成する処理が行われることがある（例えば特許文献１参照）。また、基板上に、ボラジン環骨格を含むシリコン硼炭窒化膜（ＳｉＢＣＮ膜）等の膜を形成する処理が行われることがある（例えば特許文献２参照）。
特開２０１１−２３８８９４号公報 特開２０１４−０５６８７１号公報
本発明の目的は、表面にトレンチやホール等の凹部が形成された基板上に、シームレスかつボイドフリーの膜を形成することが可能な技術を提供することにある。
本発明の一態様によれば、
表面に凹部が形成された基板に対して、シリコンと炭素とで構成される環状構造およびハロゲンを含む原料を供給する工程と、前記基板に対して窒化剤を供給する工程と、を非同時に行うサイクルを、前記原料に含まれる前記環状構造が保持される条件下で、所定回数行うことにより、前記基板の表面に形成された前記凹部内を埋め込むように、前記環状構造および窒素を含む第１膜を形成する工程と、
前記基板に対して、前記第１膜に含まれる前記環状構造が保持される条件下で、酸化剤を供給して、ポストトリートメントを行う工程と、
を行う技術が提供される。
本発明によれば、表面にトレンチやホール等の凹部が形成された基板上に、シームレスかつボイドフリーの膜を形成することが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ−Ａ線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態の基板処理シーケンスを示すフロー図である。 原料として用いられる１，１，３，３−テトラクロロ−１，３−ジシラシクロブタンの化学構造式を示す図である。 （ａ）〜（ｃ）は、ウエハの表面に形成された凹部内を埋め込むように成膜処理を行う際のウエハ断面拡大図を示す図であり、（ｄ）は、成膜処理後にポストトリートメント処理を行った後のウエハ断面拡大図を示す図である。 成膜処理とポストトリートメント処理とを行うことで形成された膜の膜厚と、成膜処理を行うことで形成された成膜直後の膜の膜厚とを比較して示した図である。
成膜手法として一般的に知られるＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法は三次元的な基板面に対して成膜速度が等方的でない。平面ではない基板面、例えばトレンチ形状のパターン、あるいはホール形状のパターンあるいはその両者が形成された基板表面に成膜を行う場合、既存のＣＶＤ法ではトレンチやホール内部の膜厚制御が困難である。特にトレンチあるいはホール内において、底部の膜厚が上部の膜厚に比べて薄くなってしまい膜厚差が生じてしまう（段差被覆性（ステップカバレッジ）が低下してしまう）が、これはＣＶＤ法においては気相反応した分子を溝内の各所に均一に供給することが困難なためである。また、底部と上部の膜厚差はトレンチあるいはホール形状におけるアスペクト比が大きいパターンほど膜厚の差異が大きくなる（段差被覆性が悪化する）ことが知られている。さらに、トレンチあるいはホール等のパターン上部の膜形成が底部よりも速い速度で進み、開口部が閉塞してしまった場合、閉塞した以後はトレンチあるいはホール等のパターン内部への気相反応した分子もしくは原料ガスの供給が妨げられシームやボイドが発生する課題も生じる。
これに対して三次元的な基板面に対して等方的な成膜速度が得られるＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法による成膜を用いることが考えられるが、逆テーパー形状のトレンチやホール等のパターンへの成膜に対しては前述のパターン上部閉塞の課題が生じる。
また、所定の膜厚の膜をパターン上に形成した後、その膜をエッチングすることでパターン内の膜形状を制御する方法、あるいは前述の成膜とエッチングを複数回繰り返す手法（デポエッチデポ）が用いられるが、これらの手法においては所望の膜厚と形状を両立した膜を得るまでに要する時間が増大し、且つ成膜処理を行う装置のみでなく、エッチング処理を行う装置が必要であるため生産効率の低下や生産コストの増大などが課題となる。
上述した課題に対し、ＳｉとＣとで構成される環状構造およびハロゲンとしての塩素（Ｃｌ）を含む原料と窒化剤とを用いて、基板の表面に形成されたトレンチやホール等の凹部内を埋め込むようにＳｉとＣとで構成される環状構造を含むＳｉＣＮ膜を形成し、そのＳｉＣＮ膜に対してＯ含有雰囲気下でポストトリートメント処理を行うことで、ＳｉＣＮ膜がＳｉＯＣ膜に変換され、その際、増膜（膜の膨張）が生じ、ＳｉＣＮ膜に発生したシームやボイドが消滅することを本発明者等は見出した。本発明は、本発明者等が見出した上記知見に基づくものである。
＜本発明の一実施形態＞
以下、本発明の一実施形態について、図１〜図５を用いて説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ2）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の筒中空部には、処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、反応管２０３の下部側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂがそれぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、ガス供給管２３２ｃ，２３２ｄがそれぞれ接続されている。ガス供給管２３２ｃ，２３２ｄには、ガス流の上流側から順に、ＭＦＣ２４１ｃ，２４１ｄおよびバルブ２４３ｃ，２４３ｄがそれぞれ設けられている。
図２に示すように、ノズル２４９ａ，２４９ｂは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、原料として、例えば、ＳｉとＣとで構成される環状構造およびハロゲンを含むガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。原料は、ＳｉソースおよびＣソースとして作用する。原料としては、例えば、１，１，３，３−テトラクロロ−１，３−ジシラシクロブタン（Ｃ2Ｈ4Ｃｌ4Ｓｉ2、略称：ＴＣＤＳＣＢ）ガスを用いることができる。図５に、ＴＣＤＳＣＢの化学構造式を示す。ＴＣＤＳＣＢは、ＳｉとＣとで構成される環状構造を含み、ハロゲンとしての塩素（Ｃｌ）を含んでいる。以下、このＳｉとＣとで構成される環状構造を、便宜上、単に、環状構造とも称する。ＴＣＤＳＣＢに含まれる環状構造の形状は四角形である。この環状構造は、ＳｉとＣとが交互に結合してなり、４つのＳｉ−Ｃ結合を含んでおり、２つのＳｉ原子と２つのＣ原子を含んでいる。この環状構造におけるＳｉにはＣｌが結合しており、Ｃには水素（Ｈ）が結合している。すなわち、ＴＣＤＳＣＢは、Ｓｉ−Ｃ結合のほか、Ｓｉ−Ｃｌ結合およびＣ−Ｈ結合をそれぞれ含んでいる。
ガス供給管２３２ｂからは、反応体として、例えば、窒素（Ｎ）含有ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。Ｎ含有ガスとしては、例えば、窒化剤（窒化ガス）である窒化水素系ガスを用いることができる。窒化水素系ガスは、ＮおよびＨを含み、ＮおよびＨの２元素のみで構成される物質ともいえ、Ｎソースとして作用する。窒化水素系ガスとしては、例えば、アンモニア（ＮＨ3）ガスを用いることができる。
ガス供給管２３２ｂからは、反応体として、例えば、酸素（Ｏ）含有ガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。Ｏ含有ガスは、酸化剤（酸化ガス）、すなわち、Ｏソースとして作用する。Ｏ含有ガスとしては、例えば、酸素（Ｏ2）ガスを用いることができる。
ガス供給管２３２ｃ，２３２ｄからは、不活性ガスとしての窒素（Ｎ2）ガスが、それぞれ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。Ｎ2ガスは、パージガス、キャリアガス、希釈ガス等として作用する。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、原料供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、反応体（Ｎ含有ガス、Ｏ含有ガス）供給系が構成される。Ｎ含有ガス供給系は、後述する成膜ステップにおいて窒化剤供給系として機能する。Ｏ含有ガス供給系は、後述するポストトリートメントステップにおいて酸化剤供給系として機能する。主に、ガス供給管２３２ｃ，２３２ｄ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｄやＭＦＣ２４１ａ〜２４１ｄ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｄのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｄ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｄの開閉動作やＭＦＣ２４１ａ〜２４１ｄによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｄ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気管２３１が接続されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、圧力センサ２４５、ＡＰＣバルブ２４４により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
反応管２０３の下方には、反応管２０３の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が水平姿勢で多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｄ、バルブ２４３ａ〜２４３ｄ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｄによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｄの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。外部記憶装置１２３は、例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリを含む。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、表面にトレンチやホール等の凹部が形成された基板としてのウエハ２００上にシリコン酸炭化膜（ＳｉＯＣ膜）を形成するシーケンス例について、主に、図４を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４に示す基板処理シーケンスでは、
表面に凹部が形成されたウエハ２００に対して、ＳｉとＣとで構成される環状構造およびハロゲンとしてのＣｌを含む原料としてＴＣＤＳＣＢガスを供給するステップ１と、ウエハ２００に対して窒化剤としてＮＨ3ガスを供給するステップ２と、を非同時に行うサイクルを、ＴＣＤＳＣＢガスに含まれるＳｉとＣとで構成される環状構造が保持される条件下で、所定回数行うことにより、ウエハ２００の表面に形成された凹部内を埋め込むように、ＳｉとＣとで構成される環状構造およびＮを含む第１膜を形成する成膜ステップと、
ウエハ２００に対して、第１膜に含まれるＳｉとＣとで構成される環状構造が保持される条件下で、酸化剤としてＯ2ガスを供給して、ポストトリートメントを行うポストトリートメントステップと、
を行う。
成膜ステップで形成する第１膜は、Ｓｉ、Ｃ、およびＮを含みＯ非含有の膜、すなわち、シリコン炭窒化膜（ＳｉＣＮ膜）となる。なお、成膜ステップでは、ＮＨ3ガスに含まれるＮを、ＮにＨが結合した状態で、第１膜中に取り込ませる。
ポストトリートメントステップでは、第１膜を酸化させて、ＳｉとＣとで構成される環状構造およびＯを含む第２膜に変換させる。第２膜は、Ｓｉ、Ｃ、およびＯを含む膜、すなわち、シリコン酸炭化膜（ＳｉＯＣ膜）となる。なお、ポストトリートメントステップでは、第１膜に含まれるＮを、Ｏ2ガスに含まれるＯに置換させることで、第１膜を第２膜に変換させる。これにより、第１膜の厚さを第２膜の厚さよりも厚くならしめる。
本明細書では、図４に示す基板処理シーケンスを、便宜上、以下のように示すこともある。以下の変形例等の説明においても、同様の表記を用いることとする。
（ＴＣＤＳＣＢ→ＮＨ3）×ｎ→Ｏ2 ⇒ ＳｉＯＣＮ
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）される。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０を介して反応管２０３の下端をシールした状態となる。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の処理温度（第１温度）となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。真空ポンプ２４６の稼働、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（成膜ステップ）
その後、以下のステップ１及びステップ２を順次実施する。
［ステップ１］
このステップでは、処理室２０１内のウエハ２００に対してＴＣＤＳＣＢガスを供給する。具体的には、バルブ２４３ａを開き、ガス供給管２３２ａ内へＴＣＤＳＣＢガスを流す。ＴＣＤＳＣＢガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＴＣＤＳＣＢガスが供給される。このときバルブ２４３ｃ，２４３ｄを開き、ガス供給管２３２ｃ，２３２ｄ内へＮ2ガスを流すようにしてもよい。
本ステップにおける処理条件としては、
処理温度（第１温度）：２００〜４００℃、好ましくは２５０〜３５０℃
処理圧力：１〜２０Ｔｏｒｒ（１３３〜２６６６Ｐａ）
ＴＣＤＳＣＢガス供給流量：１〜２０００ｓｃｃｍ
Ｎ2ガス供給流量（各ガス供給管）：０〜１００００ｓｃｃｍ
各ガス供給時間：１〜１２０秒、好ましくは５〜６０秒
が例示される。
なお、本明細書における「２００〜４００℃」等の数値範囲の表記は、下限値および上限値がその範囲に含まれることを意味する。例えば「２００〜４００℃」は、「２００℃以上４００℃以下」を意味する。他の数値範囲についても同様である。
上述の処理条件、特に温度条件（処理温度２００〜４００℃）は、ＴＣＤＳＣＢに含まれるＳｉとＣとで構成される環状構造の少なくとも一部を、破壊することなく保持（維持）することができる条件である。すなわち、上述の処理条件は、ウエハ２００に対して供給されるＴＣＤＳＣＢガス（複数のＴＣＤＳＣＢ分子）に含まれる複数の環状構造のうち、少なくとも一部の環状構造が破壊されることなくそのままの形で保持される条件である。本明細書では、ＳｉとＣとで構成される環状構造を、単に、環状構造とも称する。
上述の条件下でウエハ２００に対してＴＣＤＳＣＢガスを供給することにより、ウエハ２００の最表面上に、環状構造およびハロゲンとしてのＣｌを含む第１層（初期層）が形成される。すなわち、第１層として、ＳｉとＣとで構成される環状構造およびＣｌを含む層が形成される。第１層中には、ＴＣＤＳＣＢガスに含まれる複数の環状構造のうち、少なくとも一部の環状構造が、破壊されることなくそのままの形で取り込まれる。なお、第１層は、環状構造を構成する複数のＳｉ−Ｃ結合のうち一部の結合が破壊されることで生成された鎖状構造を含む場合がある。また、第１層は、Ｓｉ−Ｃｌ結合およびＣ−Ｈ結合のうち少なくともいずれかを含む場合がある。
ウエハ２００上に第１層を形成した後、バルブ２４３ａを閉じ、処理室２０１内へのＴＣＤＳＣＢガスの供給を停止する。そして、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。このとき、バルブ２４３ｃ，２４３ｄを開き、処理室２０１内へＮ2ガスを供給する。Ｎ2ガスはパージガスとして作用する。
原料としては、ＴＣＤＳＣＢガスの他、１，１，３，３−テトラクロロ−１，３−ジシラシクロペンタン（Ｃ3Ｈ6Ｃｌ4Ｓｉ2）ガス等を用いることができる。すなわち、原料に含まれるＳｉとＣとで構成される環状構造の形状は、四角形である場合に限らない。また、この環状構造は、ＳｉとＣとが交互に結合してなる場合に限らない。また、原料としては、１，１，３，３−テトラフルオロ−１，３−ジシラシクロブタン（Ｃ2Ｈ4Ｆ4Ｓｉ2）ガス等を用いることもできる。すなわち、原料に含まれるハロゲンは、Ｃｌに限らず、フッ素（Ｆ）、臭素（Ｂｒ）、ヨウ素（Ｉ）等であってもよい。
不活性ガスとしては、Ｎ2ガスの他、例えば、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の各種希ガスを用いることが可能である。この点は、後述するステップ２、ポストトリートメントステップにおいても同様である。
［ステップ２］
ステップ１が終了した後、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１層に対してＮＨ3ガスを供給する。具体的には、バルブ２４３ｂ〜２４３ｄの開閉制御を、ステップ１におけるバルブ２４３ａ，２４３ｃ，２４３ｄの開閉制御と同様の手順で行う。ＮＨ3ガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＮＨ3ガスが供給される。
本ステップにおける処理条件としては、
処理温度（第１温度）：２００〜４００℃、好ましくは２５０〜３５０℃
処理圧力：１〜３０Ｔｏｒｒ（１３３〜３９９９Ｐａ）
ＮＨ3ガス供給流量：１００〜１００００ｓｃｃｍ
ガス供給時間：１〜１２０秒
が例示される。他の処理条件は、ステップ１における処理条件と同様とする。
上述の処理条件、特に温度条件（処理温度２００〜４００℃）は、ステップ１でウエハ２００上に形成された第１層中に含まれるＳｉとＣとで構成される環状構造の少なくとも一部を、破壊することなく保持（維持）することができる条件である。この環状構造を構成するＳｉ−Ｃ結合は強固で、ＳｉからＣが脱離しにくい状態となる。
そして、上述の条件下でウエハ２００に対してＮＨ3ガスを供給することにより、第１層の少なくとも一部を改質（窒化）させることができる。それにより、第１層中からＣｌやＨ等を脱離させると共に、ＮＨ3ガスに含まれるＮを、ＮにＨが結合した状態で、第１層中に取り込ませることが可能となる。すなわち、第１層に含まれる環状構造を構成するＳｉに、ＮＨ3ガスに含まれるＮを、ＮにＨが結合した状態で結合させることが可能となる。このＮＨの状態でＳｉに結合したＳｉ−Ｎ結合は弱く、ＳｉからＮが脱離しやすい状態となる。
すなわち、上述の条件下でウエハ２００に対してＮＨ3ガスを供給することにより、第１層に含まれる環状構造の少なくとも一部を、破壊することなく保持したまま、第２層中にそのまま取り込ませる（残存させる）ことが可能となる。すなわち、第１層の窒化を、第１層に含まれる複数の環状構造のうち、少なくとも一部の環状構造をそのままの形で残すよう、不飽和（不飽和窒化）とすることが可能となる。第１層が窒化されることで、ウエハ２００上に、第２層として、ＳｉとＣとで構成される環状構造およびＮを含む層であるシリコン炭窒化層（ＳｉＣＮ層）が形成される。このＳｉＣＮ層は、Ｓｉ、Ｃ、およびＮを含みＯ非含有の層となる。なお、第２層中に含まれるＣは、ＳｉとＣとで構成される環状構造を保持した状態で、第２層中に取り込まれることとなり、第２層中に含まれるＮは、ＮがＨに結合した状態で、第２層中に取り込まれることとなる。すなわち、第２層中に含まれるＣは、強固なＳｉ−Ｃ結合に起因して、脱離しにくい状態となり、第２層中に含まれるＮは、脆弱なＳｉ−Ｎ結合に起因して、脱離しやすい状態となる。
ウエハ２００上に第２層を形成した後、バルブ２４３ｂを閉じ、処理室２０１内へのＮＨ3ガスの供給を停止する。そして、ステップ１と同様の処理手順により、処理室２０１内に残留するガス等を処理室２０１内から排除する。
窒化剤（Ｎ含有ガス）としては、ＮＨ3ガスの他、ジアゼン（Ｎ2Ｈ2）ガス、ヒドラジン（Ｎ2Ｈ4）ガス、Ｎ3Ｈ8ガス、これらの化合物を含むガス等を用いることが可能である。
［所定回数実施］
ステップ１およびステップ２を非同時に、すなわち、同期させることなく交互に行うサイクルを所定回数（ｎ回、ｎは１以上の整数）行うことにより、ウエハ２００上に、第１膜として、ＳｉとＣとで構成される環状構造およびＮを含む膜であるＳｉＣＮ膜が形成される。このＳｉＣＮ膜は、Ｓｉ、Ｃ、およびＮを含みＯ非含有の膜となる。上述のサイクルは、複数回繰り返すのが好ましい。
（パージ）
成膜ステップが終了した後、ガス供給管２３２ｃ，２３２ｄのそれぞれからＮ2ガスを処理室２０１内へ供給し、排気管２３１から排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物等が処理室２０１内から除去される。
（ポストトリートメントステップ）
処理室２０１内のパージが終了した後、ウエハ２００上に形成されたアズデポ状態のＳｉＣＮ膜に対してＯ含有雰囲気下でポストトリートメント処理を行う。ポストトリートメントステップでは、ウエハ２００に対してＯ2ガスを供給し、ＳｉとＣとで構成される環状構造およびＮを含む第１膜を酸化させて、この第１膜を、ＳｉとＣとで構成される環状構造およびＯを含む第２膜に変換させる。第２膜は、Ｓｉ、Ｃ、およびＯを含む膜、すなわち、ＳｉＯＣ膜となる。
成膜ステップとポストトリートメントステップとは、同一の処理室２０１内で、成膜処理後のウエハ２００を処理室２０１内から処理室２０１外に取り出すことなく、連続的に行う。すなわち、成膜ステップとポストトリートメントステップとをｉｎ−ｓｉｔｕで連続して行う。
すなわち、成膜ステップが終了し、処理室２０１内のパージが終了した後、成膜処理後のウエハ２００を処理室２０１内に収容した状態で、処理室２０１内のウエハ２００、すなわち、ウエハ２００上に形成された第１膜に対してＯ2ガスを供給する。具体的には、バルブ２４３ｂ〜２４３ｄの開閉制御を、ステップ１におけるバルブ２４３ａ，２４３ｃ，２４３ｄの開閉制御と同様の手順で行う。Ｏ2ガスは、ＭＦＣ２４１ｂにより流量調整され、ノズル２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＯ2ガスが供給される。
本ステップにおける処理条件としては、
処理温度（第２温度）：室温（２５℃）〜６００℃
処理圧力：０．５〜７６０Ｔｏｒｒ（６７〜１０１３２５Ｐａ）
Ｎ2ガス供給流量（各ガス供給管）：０〜１００００ｓｃｃｍ
Ｏ2ガス供給流量：１００〜１００００ｓｃｃｍ
が例示される。
上述の処理条件、特に温度条件（室温〜６００℃）は、成膜ステップにおいて形成されたＳｉＣＮ膜に含まれるＳｉとＣとで構成される環状構造の少なくとも一部を、破壊することなく保持（維持）することができる条件である。すなわち、上述の処理条件は、ウエハ２００上のＳｉＣＮ膜に含まれる複数の環状構造のうち、少なくとも一部の環状構造が破壊されることなくそのままの形で保持される条件である。
すなわち、上述の条件下では、アズデポ状態のＳｉＣＮ膜中に含まれる環状構造の少なくとも一部を、破壊することなく保持することが可能となる。つまり、アズデポ状態のＳｉＣＮ膜に含まれる複数の環状構造のうち、少なくとも一部の環状構造を、そのままの形で膜中に残存させることが可能となる。
また、上述したように、ポストトリートメント処理前のアズデポ状態のＳｉＣＮ膜においては、膜中の環状構造を構成するＳｉに、ＮがＮＨの状態で結合している。このＳｉに、ＮがＮＨの状態で結合したＳｉ−Ｎ結合は脆弱であり、Ｎは脱離しやすい状態となっている。また、ＳｉＣＮ膜中の環状構造を構成するＳｉ−Ｃ結合は強固であり、Ｃは脱離しにくい状態となっている。
つまり、上述した成膜ステップにおいて形成されたアズデポ状態のＳｉＣＮ膜に対して、上述の条件下でポストトリートメント処理を行うことにより、このＳｉＣＮ膜を酸化させ、このＳｉＣＮ膜中に含まれるＳｉとＣとで構成される環状構造の少なくとも一部を保持しつつ、このＳｉＣＮ膜中に含まれるＮを、酸化剤に含まれるＯに置き換える置換反応を生じさせることができる。このときＳｉＣＮ膜中に含まれるＮはＨとともに膜中から脱離することとなる。このように、アズデポ状態のＳｉＣＮ膜を酸化させることで、このＳｉＣＮ膜をＳｉＯＣ膜に変換させることができる。そして、ＳｉＣＮ膜がＳｉＯＣ膜に変換されることで、ＳｉＯＣ膜の厚さを、ポストトリートメント処理前のＳｉＣＮ膜の厚さよりも厚くすることができ、増膜（膨張）させることが可能となる。
つまり、上述した成膜ステップを行うことにより、図６（ａ）〜図６（ｃ）に示すように、ウエハ２００の表面に形成された凹部内を埋め込むように、ＳｉとＣとで構成される環状構造およびＮを含む膜であるＳｉＣＮ膜３００を形成すると、成膜直後においては図６（ｃ）に示すように、凹部の開口部が閉塞し、シームやボイドが発生する。
しかし、成膜処理後にポストトリートメント処理を行うことにより、ウエハ２００の表面の凹部内を埋め込むように形成されたシームやボイドを有するＳｉＣＮ膜３００を酸化させ、ＳｉＣＮ膜３００中に含まれるＳｉとＣとで構成される環状構造の少なくとも一部を保持しつつ、このＳｉＣＮ膜３００をＳｉＯＣ膜４００に変換（改質）させることで、図６（ｄ）に示すように、この膜を増膜（膨張）させることができる。このとき、凹部内のシームやボイドは消滅し、シームレスかつボイドフリーな状態となる。
すなわち、アズデポ状態のＳｉＣＮ膜に対して、酸化剤を供給してポストトリートメント処理を行うことにより、凹部内のシームやボイドを有するＳｉＣＮ膜を、ＳｉＯＣ膜に変換させて増膜（膨張）させることで、シームやボイドは消滅し、凹部内にシームレスかつボイドフリーのＳｉＯＣ膜が形成される。
なお、ポストトリートメント処理を行うことにより形成されるＳｉＯＣ膜中には、Ｎ成分が５％未満程度含まれることがある。また、ポストトリートメント処理の処理条件によっては、このＳｉＯＣ膜中のＮ成分が１％未満程度となることもある。このことから、この膜を、ＳｉＯＣＮ膜と称することもできる。ただし、ポストトリートメント処理後のＳｉＯＣＮ膜中に含まれるＮの濃度は不純物レベルであり、成膜直後のアズデポ状態のＳｉＣＮ膜中に含まれるＮの濃度よりも遥かに低い。
酸化剤（Ｏ含有ガス）としては、Ｏ2ガスの他、水蒸気（Ｈ2Ｏ）、Ｏ2＋Ｈ2ガス、亜酸化窒素（Ｎ2Ｏ）ガス、一酸化窒素（ＮＯ）ガス、二酸化窒素（ＮＯ2）ガス、過酸化水素（Ｈ2Ｏ2）ガス、オゾン（Ｏ3）ガス等を用いることが可能である。なお、酸化剤としてＯ2＋Ｈ2ガスを用いる場合、Ｈ2ガスの代わりに重水素（Ｄ2）ガス等を用いることが可能である。
なお、酸化剤としてプラズマ励起させたＯ2ガス（Ｏ2 *）、酸素ラジカル（Ｏ*）、および水酸基ラジカル（ＯＨ*）等を用いてポストトリートメント処理を行うと、Ｏ*、ＯＨ*等の酸化力が強すぎて、下地が侵食（酸化）されてしまうことがある。また、膜中のＳｉとＣとで構成される環状構造が破壊されてしまうことがある。酸化剤として、比較的酸化力が弱いＯ2ガス等を用いることにより、下地酸化を防止することが容易となり、また、膜中のＳｉとＣとで構成される環状構造を破壊することなく保持することが容易となる。また、形成される膜の加工耐性、特にウェットエッチング耐性（ＨＦ（フッ化水素）耐性）を向上させることが容易となる。
（アフターパージおよび大気圧復帰）
ポストトリートメントステップが終了した後、ガス供給管２３２ｃ，２３２ｄのそれぞれからＮ2ガスを処理室２０１内へ供給し、排気管２３１から排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物等が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降され、反応管２０３の下端が開口されるとともに、ポストトリートメント処理済のウエハ２００が、ボート２１７に支持された状態で、反応管２０３の下端から反応管２０３の外部に搬出（ボートアンロード）される。ポストトリートメント処理済のウエハ２００は、反応管２０３の外部に搬出された後、ボート２１７より取り出される（ウエハディスチャージ）。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つ又は複数の効果が得られる。
（ａ）成膜ステップでは、ウエハ２００上に形成されるＳｉＣＮ膜中に、ＳｉとＣとで構成される環状構造を含ませることが可能となる。結果として、膜中に強固なＳｉ−Ｃ結合が取り込まれ、膜中に含まれるＣを脱離しにくくすることが可能となる。
（ｂ）成膜ステップでは、ウエハ２００上に形成されるＳｉＣＮ膜中に、ＮをＮＨの状態で含ませることが可能となる。結果として、膜中に脆弱なＳｉ−Ｎ結合が形成され、膜中に含まれるＮを脱離しやすくすることが可能となる。
（ｃ）ポストトリートメントステップでは、成膜ステップで形成されたＳｉＣＮ膜に含まれるＳｉとＣとで構成される環状構造を、破壊することなく維持することが可能となる。結果として、膜中にＳｉ−Ｃ結合が保持された状態で、膜中のＮを酸化剤に含まれるＯに置換させることが可能となる。
（ｄ）成膜ステップ後に、ポストトリートメントステップを行うことにより、ＳｉとＣとで構成される環状構造を含むＳｉＣＮ膜が、ＳｉとＣとで構成される環状構造を含むＳｉＯＣ膜に変換されて、増膜（膨張）するため、膜中のシームやボイドが消滅し、凹部内にシームレスかつボイドフリーのＳｉＯＣ膜を形成することが可能となる。
（ｅ）上述の効果は、ＴＣＤＳＣＢガス以外の上述の要件を満たすガスを原料ガスとして用いる場合にも、同様に得ることができる。また、上述の効果は、ＮＨ3ガス以外の窒化剤を用いる場合や、Ｏ2ガス以外の酸化剤を用いる場合や、Ｎ2ガス以外の不活性ガスを用いる場合にも、同様に得ることができる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、基板処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
上記実施形態では、成膜ステップとポストトリートメントステップとを、ｉｎ−ｓｉｔｕにて同一処理室内で連続的に行う例について説明した。本発明は上述の実施形態に限定されず、スタンドアローン型装置や、複数の処理室が搬送室の周りに設けられたクラスタ型装置等を用いて、成膜ステップとポストトリートメントステップとを、ｅｘ−ｓｉｔｕにて異なる処理室内で行う場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様な処理手順、処理条件にて成膜を行うことができ、これらと同様の効果が得られる。
また、上述の実施形態や変形例は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
以下、実施例について説明する。
＜実施例１＞
サンプル１として、図１に示す基板処理装置を用い、図４に示す基板処理シーケンスにより、ウエハ上にＳｉＯＣ膜を形成した。サンプル１を作製する際、成膜ステップとポストトリートメントステップとを連続的に行った。そして、ポストトリートメントステップ後に、ウエハ上に形成されたＳｉＯＣ膜の膜厚を測定した。処理条件は、上述の実施形態における処理条件範囲内の所定の条件とした。
サンプル２として、図１に示す基板処理装置を用い、図４に示す基板処理シーケンスの成膜ステップにより、ウエハ上にＳｉＣＮ膜を形成した。サンプル２を作製する際、成膜ステップのみを行い、ポストトリートメントステップを行わなかった。そして成膜ステップ後に、ウエハ上に形成されたＳｉＣＮ膜、すなわち、アズデポ状態のＳｉＣＮ膜の膜厚を測定した。処理条件は、サンプル１を作製する際の成膜ステップにおける処理条件と同様の条件とした。
図７に、サンプル１，２の膜厚の測定結果を示す。図７の縦軸は膜厚（Å）を、横軸はサンプル１，２を示している。この図に示すように、サンプル１の膜厚は１８３Å（１８．３ｎｍ）であって、サンプル２の膜厚は１５４Å（１５．４ｎｍ）であった。すなわち、成膜処理後にポストトリートメント処理を実施することで、ポストトリートメント処理前と比較して、膜厚は２９Å（２．９ｎｍ）増膜し、２０％程度増膜（膨張）させることができることを確認した。なお、サンプル１のＳｉＯＣ膜の組成比は、Ｓｉが３５％、Ｏが４２％、Ｃが２２％、Ｎが１％であった。すなわち、ＳｉＯＣ膜中にはＮが含まれるものの、その濃度は不純物レベルであることを確認した。
すなわち、原料に含まれるＳｉとＣとで構成される環状構造が保持される条件下でＳｉＣＮ膜を形成し、ＳｉＣＮ膜に含まれる環状構造が保持される条件でポストトリートメント処理を実施することで、ＳｉＣＮ膜中のＮがＯに置換され、膜厚を増膜（膨張）させることが可能となることを確認できた。
＜実施例２＞
本実施例では、図１に示す基板処理装置を用い、図４に示す基板処理シーケンスにより、ウエハ表面に形成された幅９ｎｍ〜６０ｎｍ程度、深さ３００ｎｍ程度のトレンチ内のＳｉＯＣ膜による埋め込みを行った。なお、実施例では、成膜ステップとポストトリートメントステップとを連続的に行った。また、比較例として、図１に示す基板処理装置を用い、図４に示す基板処理シーケンスの成膜ステップにより、ウエハ表面に形成された幅２０ｎｍ程度、深さ３００ｎｍ程度のトレンチ内のＳｉＣＮ膜による埋め込みを行った。なお、比較例では、成膜ステップのみを行いポストトリートメントステップを行わなかった。そして、それぞれの埋め込み後の膜の断面ＴＥＭ画像を確認した。
その結果、本実施例においてトレンチ内の埋め込みを行ったＳｉＯＣ膜には、シームやボイドが確認されなかった。一方、比較例においてトレンチ内の埋め込みを行ったＳｉＣＮ膜には、シームが確認された。
すなわち、基板の表面に形成されたトレンチやホール等の凹部内を埋め込むように、原料に含まれるＳｉとＣとで構成される環状構造が保持される条件下でＳｉＣＮ膜を形成し、ＳｉＣＮ膜に含まれる環状構造が保持される条件下でポストトリートメント処理を行うことで、凹部内にシームレスかつボイドフリーのＳｉＯＣ膜を形成することが可能となることを確認できた。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
表面に凹部が形成された基板に対して、シリコンと炭素とで構成される環状構造およびハロゲンを含む原料を供給する工程と、前記基板に対して窒化剤を供給する工程と、を非同時に行うサイクルを、前記原料に含まれる前記環状構造が保持される条件下で、所定回数行うことにより、前記基板の表面に形成された前記凹部内を埋め込むように、前記環状構造および窒素を含む（酸素非含有の）第１膜を形成する工程と、
前記基板に対して、前記第１膜に含まれる前記環状構造が保持される条件下で、酸化剤を供給して、ポストトリートメントを行う工程と、
を有する半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、
前記原料を供給する工程では、前記環状構造および前記ハロゲンを含む第１層を形成し、
前記窒化剤を供給する工程では、前記第１層を窒化させて、前記環状構造および窒素を含む第２層に改質させる。
（付記３）
付記２に記載の方法であって、
前記窒化剤は窒素および水素を含み、
前記窒化剤を供給する工程では、前記窒化剤に含まれる窒素を、窒素に水素が結合した状態で、前記第１層中に取り込ませる。
（付記４）
付記３に記載の方法であって、
前記窒化剤を供給する工程では、前記第１層に含まれるシリコンに、前記窒化剤に含まれる窒素を、窒素に水素が結合した状態で結合させる。
（付記５）
付記３に記載の方法であって、
前記窒化剤を供給する工程では、前記第１層に含まれる前記環状構造を構成するシリコンに、前記窒化剤に含まれる窒素を、窒素に水素が結合した状態で結合させる。
（付記６）
付記１〜５のいずれか１項に記載の方法であって、好ましくは、
前記窒化剤は窒素および水素を含み、
前記第１膜を形成する工程では、前記窒化剤に含まれる窒素を、窒素に水素が結合した状態で、前記第１膜中に取り込ませる。
（付記７）
付記１〜６のいずれか１項に記載の方法であって、好ましくは、
前記ポストトリートメントを行う工程では、前記第１膜を酸化させて、前記環状構造および酸素を含む第２膜に変換させる（前記環状構造および酸素を含む第２膜を形成する）。
（付記８）
付記７に記載の方法であって、好ましくは、
前記ポストトリートメントを行う工程では、前記第１膜に含まれる窒素を前記酸化剤に含まれる酸素に置換させる（置換反応を生じさせる）。
（付記９）
付記７または８に記載の方法であって、好ましくは、
前記ポストトリートメントを行う工程では、前記第１膜を前記第２膜に変換させることで、前記第２膜の厚さを前記第１膜の厚さよりも厚くならしめる。
（付記１０）
付記７〜９のいずれか１項に記載の方法であって、好ましくは、
前記第１膜を形成する工程では、シームまたはボイドを有する前記第１膜を形成し、
前記ポストトリートメントを行う工程では、前記第１膜を前記第２膜に変換させることで、前記第１膜が有する前記シームまたは前記ボイドを消滅させる。
（付記１１）
付記１〜１０のいずれか１項に記載の方法であって、好ましくは、
前記環状構造は、シリコンと炭素とが交互に結合してなる。
（付記１２）
付記１１に記載の方法であって、好ましくは、
前記環状構造は、４つのシリコン−炭素結合を含む。
（付記１３）
付記１１または１２に記載の方法であって、好ましくは、
前記環状構造は、２つのシリコン原子と２つの炭素原子を含む。
（付記１４）
付記１１〜１３のいずれか１項に記載の方法であって、好ましくは、
前記シリコンと炭素とで構成される環状構造は四角形である。
（付記１５）
付記１１〜１４のいずれか１項に記載の方法であって、好ましくは、
前記環状構造におけるシリコンには前記ハロゲンが結合している
（付記１６）
付記１１〜１５のいずれか１項に記載の方法であって、好ましくは、
前記環状構造における炭素には水素が結合している。
（付記１７）
付記１〜１６のいずれか１項に記載の方法であって、好ましくは、
前記第１膜を形成する工程と、前記ポストトリートメントを行う工程と、を同一の処理室内で、前記基板を前記処理室内から前記処理室外に取り出すことなく、（ｉｎ−ｓｉｔｕで）連続的に行う。
（付記１８）
付記１〜１７のいずれか１項に記載の方法であって、好ましくは、
前記第１膜を形成する工程における処理温度を２００℃以上４００℃以下、好ましくは、２５０℃以上３５０℃以下とし、前記ポストトリートメントを行う工程における処理温度を室温（２５℃）以上６００℃以下とする。
（付記１９）
本発明の他の態様によれば、
基板に対する処理が行われる処理室と、
前記処理室内の基板に対して、シリコンと炭素とで構成される環状構造およびハロゲンを含む原料を供給する原料供給系と、
前記処理室内の基板に対して窒化剤を供給する窒化剤供給系と、
前記処理室内の基板に対して酸化剤を供給する酸化剤供給系と、
前記処理室内の基板を加熱するヒータと、
前記処理室内において、付記１の各工程（各処理）を行わせるように、前記原料供給系、前記窒化剤供給系、前記酸化剤供給系、および前記ヒータを制御するよう構成される制御部と、
を有する基板処理装置が提供される。
（付記２０）
本発明のさらに他の態様によれば、
基板処理装置の処理室内において、付記１の各工程（各手順）をコンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）

Claims (5)

  1. 表面に凹部が形成された基板に対して、シリコンと炭素とで構成される環状構造およびハロゲンを含む原料を供給する工程と、前記基板に対して窒化剤を供給する工程と、を非同時に行うサイクルを、前記原料に含まれる前記環状構造が保持される条件下で、所定回数行うことにより、前記基板の表面に形成された前記凹部内を埋め込むように、前記環状構造および窒素を含む第１膜を形成する工程と、
    前記基板に対して、前記第１膜に含まれる前記環状構造が保持される条件下で、酸化剤を供給して、ポストトリートメントを行う工程と、
    を有する半導体装置の製造方法。
  2. 前記窒化剤は窒素および水素を含み、
    前記第１膜を形成する工程では、前記窒化剤に含まれる窒素を、窒素に水素が結合した状態で、前記第１膜中に取り込ませる請求項１に記載の半導体装置の製造方法。
  3. 前記ポストトリートメントを行う工程では、前記第１膜を酸化させて、前記環状構造および酸素を含む第２膜に変換させる請求項１または２に記載の半導体装置の製造方法。
  4. 基板に対する処理が行われる処理室と、
    前記処理室内の基板に対して、シリコンと炭素とで構成される環状構造およびハロゲンを含む原料を供給する原料供給系と、
    前記処理室内の基板に対して窒化剤を供給する窒化剤供給系と、
    前記処理室内の基板に対して酸化剤を供給する酸化剤供給系と、
    前記処理室内の基板を加熱するヒータと、
    前記処理室内において、表面に凹部が形成された基板に対して、前記原料を供給する処理と、前記基板に対して前記窒化剤を供給する処理と、を非同時に行うサイクルを、前記原料に含まれる前記環状構造が保持される条件下で、所定回数行うことにより、前記基板の表面に形成された前記凹部内を埋め込むように、前記環状構造および窒素を含む第１膜を形成する処理と、前記基板に対して、前記第１膜に含まれる前記環状構造が保持される条件下で、酸化剤を供給して、ポストトリートメントを行う処理と、を行わせるように、前記原料供給系、前記窒化剤供給系、前記酸化剤供給系、および前記ヒータを制御するよう構成される制御部と、
    を有する基板処理装置。
  5. 基板処理装置の処理室内において、
    表面に凹部が形成された基板に対して、シリコンと炭素とで構成される環状構造およびハロゲンを含む原料を供給する手順と、前記基板に対して窒化剤を供給する手順と、を非同時に行うサイクルを、前記原料に含まれる前記環状構造が保持される条件下で、所定回数行うことにより、前記基板の表面に形成された前記凹部内を埋め込むように、前記環状構造および窒素を含む第１膜を形成する手順と、
    前記基板に対して、前記第１膜に含まれる前記環状構造が保持される条件下で、酸化剤を供給して、ポストトリートメントを行う手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2018005763A 2018-01-17 2018-01-17 半導体装置の製造方法、基板処理装置およびプログラム Active JP6806719B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018005763A JP6806719B2 (ja) 2018-01-17 2018-01-17 半導体装置の製造方法、基板処理装置およびプログラム
US16/248,392 US10763101B2 (en) 2018-01-17 2019-01-15 Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR1020190005703A KR102146180B1 (ko) 2018-01-17 2019-01-16 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018005763A JP6806719B2 (ja) 2018-01-17 2018-01-17 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2019125714A true JP2019125714A (ja) 2019-07-25
JP6806719B2 JP6806719B2 (ja) 2021-01-06

Family

ID=67212622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018005763A Active JP6806719B2 (ja) 2018-01-17 2018-01-17 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (3)

Country Link
US (1) US10763101B2 (ja)
JP (1) JP6806719B2 (ja)
KR (1) KR102146180B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043281A (ja) * 2018-09-13 2020-03-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7023905B2 (ja) * 2019-08-30 2022-02-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN114902382A (zh) * 2020-02-27 2022-08-12 株式会社国际电气 半导体装置的制造方法、基板处理装置和程序
JP7138130B2 (ja) * 2020-03-04 2022-09-15 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2022201217A1 (ja) * 2021-03-22 2022-09-29 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4285184B2 (ja) 2003-10-14 2009-06-24 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5654862B2 (ja) 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6009870B2 (ja) 2012-09-11 2016-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022273B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6415808B2 (ja) * 2012-12-13 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN107406978B (zh) 2015-02-06 2019-12-03 弗萨姆材料美国有限责任公司 用于碳掺杂含硅膜的组合物以及使用所述组合物的方法
JP6523186B2 (ja) 2016-02-01 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10043796B2 (en) * 2016-02-01 2018-08-07 Qualcomm Incorporated Vertically stacked nanowire field effect transistors
US20170250211A1 (en) * 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043281A (ja) * 2018-09-13 2020-03-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
KR102146180B1 (ko) 2020-08-19
US10763101B2 (en) 2020-09-01
US20190221425A1 (en) 2019-07-18
KR20190088024A (ko) 2019-07-25
JP6806719B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
US10930491B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102146180B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
WO2018055724A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102360687B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2021009838A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US11728165B2 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
KR102365948B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 및 프로그램
WO2019012797A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI747084B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP2019220575A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
CN110896023B (zh) 半导体装置的制造方法、基板处理装置及记录介质
WO2019058477A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR20210099127A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200902

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20201102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201204

R150 Certificate of patent or registration of utility model

Ref document number: 6806719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250