KR20200056486A - 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 - Google Patents

다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 Download PDF

Info

Publication number
KR20200056486A
KR20200056486A KR1020207013904A KR20207013904A KR20200056486A KR 20200056486 A KR20200056486 A KR 20200056486A KR 1020207013904 A KR1020207013904 A KR 1020207013904A KR 20207013904 A KR20207013904 A KR 20207013904A KR 20200056486 A KR20200056486 A KR 20200056486A
Authority
KR
South Korea
Prior art keywords
ldpc
information block
based graph
block length
code rate
Prior art date
Application number
KR1020207013904A
Other languages
English (en)
Inventor
조셉 비나미라 소리아가
가비 사르키스
쉬리니바스 쿠데카르
토마스 리차드슨
빈센트 론크
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20200056486A publication Critical patent/KR20200056486A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1131Scheduling of bit node or check node processing
    • H03M13/1137Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033Theoretical methods to calculate these checking codes
    • H03M13/036Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615Use of computational or mathematical techniques
    • H03M13/616Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/635Error control coding in combination with rate matching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6502Reduction of hardware complexity or efficient processing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6508Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명의 양태들은 저밀도 패리티 체크 (LDPC) 코딩에 관한 것이며 LDPC 기반 그래프들을 활용한다. 2 이상의 LDPC 기반 그래프들이 유지될 수도 있고, 상이한 범위의 중첩하는 정보 블록 길이와 연관된다. 특정 LDPC 기반 그래프는 정보 블록의 정보 블록 길이에 기초하여 정보 블록에 대해 선택될 수도 있다. LDPC 기반 그래프를 선택할 때 고려될 수도 있는 추가의 메트릭들은 정보 블록을 인코딩하기 위해 활용되는 코드 레이트 및/또는 정보 블록의 정보 블록 길이를 생성하기 위해 각 LDPC 기반 그래프에 적용되는 리프트 사이즈를 포함할 수도 있다.

Description

다수의 저밀도 패리티 체크 (LDPC) 기반 그래프 설계{MULTIPLE LOW DENSITY PARITY CHECK (LDPC) BASE GRAPH DESIGN}
관련 출원들에 대한 상호 참조
본 출원은 2017 년 2 월 6 일자로 미국 특허 상표청에서 출원된 가출원 제 62/455,450 호 및 2017 년 9 월 19 일자로 미국 특허 상표청에서 출원된 정규 출원 제 15/709,400 호를 우선권 주장하고 그 이점을 청구하며, 이들의 전체 내용들은, 그 전체가 이하 완전히 설명되는 것처럼 그리고 모든 적용가능한 목적들을 위해, 참조에 의해 본원에 통합된다.
아래에서 논의되는 기술은 일반적으로 무선 통신 시스템들에 관한 것이고, 더 상세하게는, 저밀도 패리티 체크 (LDPC) 코딩에 관한 것이다.
블록 코드 또는 에러 정정 코드는 잡음 채널을 통한 디지털 메시지의 신뢰성있는 송신을 제공하는데 자주 사용된다. 통상적인 블록 코드에 있어서, 정보 메시지 또는 시퀀스는 블록들로 분할되고, 송신 디바이스에서의 인코더는 그 후, 정보 메시지에 리던던시를 수학적으로 부가한다. 인코딩된 정보 메시지에서의 이 리던던시의 이용은 메시지의 신뢰도의 핵심이며, 잡음으로 인해 발생할 수도 있는 임의의 비트 에러들에 대한 정정을 가능하게 한다. 즉, 수신 디바이스에서의 디코더는, 부분적으로, 채널로의 잡음의 부가로 인해, 비트 에러들이 발생할 수도 있더라도 정보 메시지를 신뢰성있게 복원하기 위해 리던던시를 이용할 수 있다.
그러한 에러 정정 블록 코드들의 다수의 예들이 당업자에게 알려져 있으며, 특히 해밍 코드, BCH (Bose-Chaudhuri-Hocquenghem) 코드, 터보 코드 및 저밀도 패리티 체크 (LDPC) 코드를 포함한다. 다수의 기존의 무선 통신 네트워크들이 그러한 블록 코드들을 활용하며, 예컨대, 터보 코드들을 활용하는 3GPP LTE 네트워크들, 및 LDPC 코드를 활용하는 IEEE 802.11n Wi-Fi 네트워크들이다.
제 5 세대 (5G) 뉴 라디오 네트워크들과 같은 장래의 네트워크에서, LDPC 코드는 광범위의 정보 블록 길이 및 광범위의 코드 레이트를 지원하도록 계속 구현될 수도 있다. 효율적인 하드웨어 활용으로 높은 스루풋을 달성하기 위해, LDPC 코드의 부가적인 향상이 요구된다.
이하에서는 이런 양태들의 기본적인 이해를 제공하기 위하여, 본 개시물의 하나 이상의 양태들의 간략화된 개요를 제시한다. 이 개요는 본 개시물의 모든 고찰된 특징들의 광범위한 개관은 아니고, 본 개시물의 모든 양태들의 핵심 또는 중요한 엘리먼트들을 식별하거나 또는 본 개시물의 임의의 또는 모든 양태들의 범위를 상세히 기술할 의도는 아니다. 그것의 유일한 목적은 이후에 제시되는 더욱 상세한 설명에 대한 도입부로서 단순화된 형태로 본 개시물의 하나 이상의 양태들의 일부 개념들을 제시하는 것이다.
본 발명의 다양한 양태들은 저밀도 패리티 체크 (LDPC) 코딩을 위한 메커니즘에 관한 것이며 LDPC 기반 그래프를 활용한다. LDPC 기반 그래프의 정보 블록 길이 범위가 중첩하도록, 상이한 범위의 정보 블록 길이와 각각 연관되는 다수의 LDPC 기반 그래프가 유지될 수도 있다. 특정 LDPC 기반 그래프는 정보 블록의 정보 블록 길이에 기초하여 정보 블록에 대해 선택될 수도 있다. LDPC 기반 그래프를 선택할 때 고려될 수도 있는 추가적인 메트릭들은 정보 블록을 인코딩하기 위해 활용되는 코드 레이트 및/또는 정보 블록의 정보 블록 길이를 생성하기 위해 각 LDPC 기반 그래프에 적용되는 리프트 사이즈를 포함할 수도 있다.
본 개시의 일 양태에서, 저밀도 패리티 체크 (LDPC) 인코딩 방법이 제공된다. 그 방법은 제 1 정보 블록 길이 범위와 연관된 적어도 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하는 복수의 LDPC 기반 그래프를 유지하는 단계를 포함하며, 상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위의 서브세트를 포함한다. 상기 방법은 상기 정보 블록의 정보 블록 길이에 적어도 부분적으로 기초하여 정보 블록에 대한 상기 다수의 LDPC 기반 그래프로부터 선택 LDPC 기반 그래프를 선택하는 단계, 상기 선택 LDPC 기반 그래프를 활용하여 상기 정보 블록을 인코딩하여 코드워드를 생성하는 단계, 및 상기 코드워드를 무선 에어 인터페이스를 통해 송신하는 단계를 더 포함한다.
본 개시물의 다른 양태는 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치를 제공한다. 그 장치는 트랜시버, 메모리, 그리고 트랜시버 및 메모리에 통신가능하게 커플링된 프로세서를 포함한다. 그 프로세서는 제 1 정보 블록 길이 범위와 연관된 적어도 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하는 복수의 LDPC 기반 그래프를 유지하도록 구성되며, 상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위의 서브세트를 포함한다. 상기 프로세서는 추가로, 상기 정보 블록의 정보 블록 길이에 적어도 부분적으로 기초하여 정보 블록에 대한 상기 다수의 LDPC 기반 그래프로부터 선택 LDPC 기반 그래프를 선택하고, 상기 선택 LDPC 기반 그래프를 활용하여 상기 정보 블록을 인코딩하여 코드워드를 생성하며, 그리고 상기 코드워드를 무선 에어 인터페이스를 통해 송신하도록 구성된다.
본 개시물의 다른 양태는 무선 통신 디바이스를 제공한다. 그 무선 통신 디바이스는 제 1 정보 블록 길이 범위와 연관된 적어도 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하는 복수의 LDPC 기반 그래프를 유지하는 수단을 포함하며, 상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위의 서브세트를 포함한다. 상기 무선 통신 디바이스는 상기 정보 블록의 정보 블록 길이에 적어도 부분적으로 기초하여 정보 블록에 대한 상기 다수의 LDPC 기반 그래프로부터 선택 LDPC 기반 그래프를 선택하는 수단, 상기 선택 LDPC 기반 그래프를 활용하여 상기 정보 블록을 인코딩하여 코드워드를 생성하는 수단, 및 상기 코드워드를 무선 에어 인터페이스를 통해 송신하는 수단을 더 포함한다.
본 개시물의 다른 양태는 제 1 정보 블록 길이 범위와 연관된 적어도 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하는 복수의 LDPC 기반 그래프를 유지하기 위한 컴퓨터 실행가능 코드를 저장하는 비-일시적인 컴퓨터 판독가능 매체를 제공하며, 상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위의 서브세트를 포함한다. 상기 비-일시적인 컴퓨터 판독가능 매체는 상기 정보 블록의 정보 블록 길이에 적어도 부분적으로 기초하여 정보 블록에 대한 상기 다수의 LDPC 기반 그래프로부터 선택 LDPC 기반 그래프를 선택하고, 상기 선택 LDPC 기반 그래프를 활용하여 상기 정보 블록을 인코딩하여 코드워드를 생성하고, 및 상기 코드워드를 무선 에어 인터페이스를 통해 송신하기 위한 코드를 더 포함한다.
본 개시물의 추가적인 양태들의 예들이 뒤따른다. 본 개시물의 일부 양태들에서, 오직 제 1 LDPC 기반 그래프만이 정보 블록의 정보 블록 길이를 지원하는 경우에, 제 1 LDPC 기반 그래프가 유지된 LDPC 기반 그래프 중에서부터 선택 LDPC 기반 그래프로 선택될 수도 있다. 본 개시의 일부 양태들에서, 선택 LDPC 기반 그래프는 추가로, 리프트 사이즈에 적어도 부분적으로 기초하여 선택될 수도 있다. 본 개시의 일부 양태들에서, 정보 블록 길이를 생성하기 위해 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 사이즈가 정보 블록 길이를 생성하기 위해 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 사이즈보다 큰 경우, 제 1 LDPC 기반 그래프가 선택 LDPC 기반 그래프로서 선택될 수도 있다.
본 개시의 일부 양태들에서, 선택 LDPC 기반 그래프는 추가로, 정보 블록을 인코딩하기 위해 활용된 코드 레이트에 적어도 부분적으로 기초하여 선택될 수도 있다. 본 개시의 일부 양태들에서, 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되며, 여기서 제 2 코드 레이트 범위는 제 1 코드 레이트 범위의 서브세트를 포함한다. 본 개시의 일부 양태들에서, 제 2 코드 레이트 범위는 제 1 코드 레이트 범위와 중첩하고, 제 1 코드 레이트 범위 외부의 추가 코드 레이트들을 포함한다. 본 개시물의 일부 양태들에서, 오직 제 1 코드 레이트 범위만이 정보 블록을 인코딩하기 위해 활용된 코드 레이트만을 포함하는 경우에, 제 1 LDPC 기반 그래프가 유지된 LDPC 기반 그래프 중에서부터 선택 LDPC 기반 그래프로 선택될 수도 있다. 본 개시의 일부 양태들에서, 선택 LDPC 기반 그래프는 추가로, 리프트 사이즈에 적어도 부분적으로 기초하여 선택될 수도 있다. 본 개시의 일부 양태들에서, 정보 블록 길이를 생성하기 위해 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 사이즈가 정보 블록 길이를 생성하기 위해 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 사이즈보다 큰 경우, 제 1 LDPC 기반 그래프가 선택 LDPC 기반 그래프로서 선택될 수도 있다.
본 개시의 일부 양태들에서, 제 2 정보 블록 길이 범위는 제 1 정보 블록 길이의 범위와 중첩하고, 제 1 정보 블록 길이 범위 외부의 추가 정보 블록 길이들을 포함한다. 본 개시의 일부 양태들에서, 복수의 LDPC 기반 그래프들은 제 3 정보 블록 범위와 연관된 제 3 LDPC 기반 그래프를 더 포함하며, 여기서 제 3 정보 블록 범위는 제 2 정보 블록 범위를 포함하는 제 1 정보 블록 범위의 추가 서브세트를 포함한다. 본 개시의 일부 양태들에서, 선택 LDPC 기반 그래프에 의해 표현된 LDPC 그래프는 정보 블록을 인코딩하기 위해 선택될 수도 있다.
본 발명의 이들 및 다른 양태들은 뒤따르는 상세한 설명의 검토로 더욱 완전히 이해될 것이다. 본 개시물의 다른 양태들, 특징들, 및 실시형태들은 첨부 도면들과 연계하여 본 발명의 특정, 예시적인 실시형태들의 다음의 설명을 검토할 시, 본 기술분야의 통상의 기술자들에게 명백하게 될 것이다. 본 발명의 특징들이 아래의 특정한 실시형태들 및 도면들에 대해 논의될 수도 있지만, 본 발명의 모든 실시형태들은 본 명세서에서 논의되는 유리한 특징들 중 하나 이상을 포함할 수 있다. 다르게 말하면, 하나 이상의 실시형태들이 특정한 유리한 특징들을 갖는 것으로서 논의될 수도 있지만, 이러한 특징들 중 하나 이상은 본 명세서에서 논의되는 본 발명의 다양한 실시형태들에 따라 또한 사용될 수도 있다. 유사한 방식으로, 예시적인 실시형태들이 디바이스, 시스템, 또는 방법 실시형태들로서 아래에서 논의될 수도 있지만, 이러한 예시적인 실시형태들은 다양한 디바이스들, 시스템들, 및 방법들로 구현될 수 있다는 것이 이해되어야 한다.
도 1 은 본 개시의 일부 양태들에 따른 무선 액세스 네트워크의 일 예를 도시하는 도면이다.
도 2 는 본 개시의 일부 양태들에 따라 블록 코드들을 활용하는 무선 통신의 개략적인 도면이다.
도 3 은 본 개시의 일부 양태들에 따라 저밀도 패리티 체크 (LDPC) 행렬의 일 예를 도시한다.
도 4 는 본 개시의 일부 양태들에 따른 LDPC 기반 그래프의 일 예를 도시한다.
도 5 는 본 개시의 일부 양태들에 따라 2 이상의 LDPC 기반 그래프들 사이에서 선택하는 일 예를 도시하는 도면이다.
도 6 은 본 개시의 일부 양태들에 따라 프로세싱 시스템을 채용하는 무선 통신 디바이스를 위한 하드웨어 구현의 일 예를 도시하는 블록도이다.
도 7 은 본 개시의 일부 양태들에 따른 LDPC 인코딩을 위한 예시적인 방법의 플로우 차트이다.
도 8 은 본 개시의 일부 양태들에 따른 LDPC 인코딩을 위한 다른 예시적인 방법의 플로우 차트이다.
도 9 는 본 개시의 일부 양태들에 따른 LDPC 인코딩을 위한 또 다른 예시적인 방법의 플로우 차트이다.
도 10 은 본 개시의 일부 양태들에 따른 LDPC 디코딩을 위한 예시적인 방법의 플로우 차트이다.
첨부된 도면들과 연계하여 하기에 설명되는 상세한 설명은, 여러 구성들의 설명으로서 의도된 것이며 본원에서 설명되는 개념들이 실시될 수도 있는 구성들만을 나타내도록 의도된 것은 아니다. 상세한 설명은 여러 개념들의 완전한 이해를 제공하기 위한 목적으로 특정 상세들을 포함한다. 하지만, 이들 개념들은 이들 특정 상세들 없이도 실시될 수도 있음이 당업자에게 명백할 것이다. 일부 예들에 있어서, 널리 공지된 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 회피하기 위해 블록 다이어그램 형태로 도시된다.
본 개시물 전체에 걸쳐 제시되는 다양한 개념들은 광범위한 원격통신 시스템들, 네트워크 아키텍처들, 및 통신 표준들에 걸쳐 구현될 수도 있다. 지금부터 도 1 을 참조하면, 제한 없는 구체적인 예로서, 라디오 액세스 네트워크 (100) 의 단순화된 개략적인 예시가 제공된다. 라디오 액세스 네트워크 (100) 는 차세대 (예를 들어, 제 5 세대 (5G) 또는 뉴 라디오 (NR)) 라디오 액세스 네트워크 또는 레거시 (3G 또는 4G) 라디오 액세스 네트워크일 수도 있다. 부가적으로, 라디오 액세스 네트워크 (100) 에서의 하나 이상의 노드들은 차세대 노드들 또는 레거시 노드들일 수도 있다.
본 명세서에서 사용되는 바와 같이, 레거시 라디오 액세스 네트워크라는 용어는 IMT-2000 (International Mobile Telecommunications-2000) 규격들을 준수하는 표준들의 세트에 기초하는 3 세대 (3G) 무선 통신 기술 또는 ITU-Advanced (International Mobile Telecommunications Advanced) 규격을 준수하는 표준들의 세트에 기초하는 4 세대(4G) 무선 통신 기술을 채용하는 네트워크를 지칭한다. 예를 들어, 3 세대 파트너십 프로젝트 (3GPP) 및 3 세대 파트너십 프로젝트 2 (3GPP2) 에 의해 발표된 일부 표준들은 IMT-2000 및/또는 ITU-Advanced 를 준수할 수도 있다. 3 세대 파트너십 프로젝트 (3GPP) 에 의해 정의되는 그런 레거시 표준들의 예들은, LTE (Long-Term Evolution), LTE-Advanced, EPS (Evolved Packet System), 및 UMTS (Universal Mobile Telecommunication System) 를 포함하지만, 이에 제한되지 않는다. 위에 열거된 3GPP 표준들 중 하나 이상에 기초하는 다양한 무선 접속 기술들의 추가적인 예들은, UTRA (Universal Terrestrial Radio Access), eUTRA (Evolved Universal Terrestrial Radio Access), GPRS (General Packet Radio Service) 및 EDGE (Enhanced Data Rates for GSM Evolution) 를 포함하지만, 이에 제한되지 않는다. 3 세대 파트너십 프로젝트 2 (3GPP2) 에 의해 정의되는 그러한 레거시 표준들의 예들은, CDMA2000 및 UMB (Ultra Mobile Broadband) 를 포함하지만, 이에 제한되지 않는다. 3G/4G 무선 통신 기술을 채용하는 표준들의 다른 예들은 IEEE 802.16 (WiMAX) 표준 및 다른 적합한 표준들을 포함한다.
본 명세서에서 추가로 사용된 바와 같이, 차세대 라디오 액세스 네트워크라는 용어는 일반적으로 연속 진화된 무선 통신 기술들을 채용하는 네트워크를 지칭한다. 이는 예를 들어, 일련의 표준들을 기반으로 하는 제 5 세대 (5G) 무선 통신 기술을 포함할 수도 있다. 이 표준은 2015 년 2 월 17 일 NGMN (Next Generation Mobile Networks) 연합에 의해 발표된 5G 백서에서 제시된 가이드라인을 준수할 수도 있다. 예를 들어, LTE-Advanced 를 따르는 3GPP 에 의해 또는 CDMA2000 을 따르는 3GPP2 에 의해 정의될 수도 있는 표준들은 NGMN 연합 5G 백서를 준수할 수도 있다. 표준들은 Verizon Technical Forum 및 Korea Telecom SIG 에서 지정된 사전 3GPP 노력들을 포함할 수도 있다.
라디오 액세스 네트워크 (100) 에 의해 커버되는 지리적 영역은 하나의 액세스 포인트 또는 기지국으로부터 지리적 영역을 통해 브로드캐스트되는 식별자에 기초하여 사용자 장비 (UE) 에 의해 고유하게 식별될 수 있는 다수의 셀룰러 영역들 (셀들) 로 나누어질 수도 있다. 도 1 은 매크로 셀들 (102, 104, 및 106), 및 소형 셀 (108) 을 예시하며, 그 각각은 하나 이상의 섹터들 (비도시) 을 포함할 수도 있다. 섹터는 셀의 서브영역이다. 하나의 셀 내의 모든 섹터들이 동일한 기지국에 의해 서비스된다. 섹터 내의 무선 링크가 그 섹터에 속하는 단일의 논리적 식별정보에 의해 식별될 수 있다. 섹터들로 나누어지는 셀에서, 셀 내의 다수의 섹터들은 각각의 안테나가 셀의 부분에서 UE들과의 통신을 담당하는 안테나들의 그룹들에 의해 형성될 수 있다.
일반적으로, 개별 기지국 (BS) 이 각각의 셀을 서빙한다. 대체로, 기지국이 하나 이상의 셀들에서 UE 로의 또는 UE 로부터의 라디오 송신 및 수신을 담당하는 라디오 액세스 네트워크에서의 네트워크 엘리먼트이다. BS 는 또한, 기지국 트랜시버 (BTS), 무선 기지국, 무선 트랜시버, 트랜시버 기능부, 기본 서비스 세트 (BSS), 확장 서비스 세트 (ESS), 액세스 포인트 (AP), 노드 B (NB), e노드 B (eNB), g노드 B (gNB), 또는 일부 다른 적합한 기술용어로서 당업자들에 의해 또한 지칭될 수도 있다.
도 1 에서, 2 개의 기지국들 (110 및 112) 은 셀들 (102 및 104) 에서 도시되며; 그리고 셀 (106) 내의 원격 무선 헤드 (RRH) (116) 를 제어하는 제 3 기지국 (114) 이 도시된다. 다시 말하면, 기지국이 통합된 안테나를 가질 수 있거나 또는 피더 케이블들에 의해 안테나 또는 RRH 에 접속될 수 있다. 도시된 예에서, 셀들 (102, 104, 및 106) 은 매크로 셀들이라고 지칭될 수도 있는데, 이는 기지국들 (110, 112, 및 114) 이 큰 사이즈를 갖는 셀들을 지원하기 때문이다. 게다가, 기지국 (118) 은 하나 이상의 매크로 셀들과 중첩할 수도 있는 소형 셀 (108) (예컨대, 마이크로셀, 피코셀, 펨토셀, 홈 기지국, 홈 노드 B, 홈 e노드 B 등) 내에 도시된다. 이 예에서, 셀 (108) 은 소형 셀이라고 지칭될 수도 있는데, 이는 기지국 (118) 이 상대적으로 작은 사이즈를 갖는 셀을 지원하기 때문이다. 셀 사이즈 조정은 시스템 설계 뿐만 아니라 컴포넌트 제약조건들에 따라 행해질 수 있다. 라디오 액세스 네트워크 (100) 는 임의의 수의 무선 기지국들 및 셀들을 포함할 수도 있다는 것이 이해되어야 한다. 게다가, 중계 노드가 주어진 셀의 사이즈 또는 커버리지 영역을 확장하기 위해 전개될 수도 있다. 기지국들 (110, 112, 114, 118) 은 임의의 수의 모바일 장치들을 위해 코어 네트워크에 무선 액세스 포인트들을 제공한다.
도 1 은 기지국으로서 기능을 하도록 구성될 수도 있는 쿼드콥터 또는 드론 (120) 을 더 포함한다. 다시 말하면, 일부 예들에서, 셀이 반드시 고정일 필요는 없을 수도 있고, 셀의 지리적 영역은 쿼드콥터 (120) 와 같은 모바일 기지국의 로케이션에 따라 이동할 수도 있다.
일반적으로, 기지국들은 네트워크의 백홀 부분 (미도시) 과의 통신을 위한 백홀 인터페이스를 포함할 수도 있다. 백홀은 기지국과 코어 네트워크 (미도시) 사이에 링크를 제공할 수도 있고, 일부 예들에서, 백홀은 각각의 기지국들 사이에 상호접속을 제공할 수도 있다. 코어 네트워크는 무선 통신 시스템의 부분일 수도 있고, 라디오 액세스 네트워크에서 사용되는 라디오 액세스 기술과 독립적일 수도 있다. 임의의 적합한 전송 네트워크를 사용하는 직접 물리적 접속, 가상 네트워크, 등과 같은 다양한 유형들의 백홀 인터페이스들이 채용될 수도 있다.
다중의 모바일 장치들에 대한 무선 통신을 지원하는 라디오 액세스 네트워크 (100) 가 예시된다. 모바일 장치가 3세대 파트너십 프로젝트 (3GPP) 에 의해 발표된 표준들 및 규격들에서 사용자 장비 (UE) 라고 흔히 지칭되지만, 이동국 (MS), 가입자국, 모바일 유닛, 가입자 유닛, 무선 유닛, 원격 유닛, 모바일 디바이스, 무선 디바이스, 무선 통신 디바이스, 원격 디바이스, 모바일 가입자 스테이션, 액세스 단말 (AT), 모바일 단말, 무선 단말, 원격 단말, 핸드셋, 단말, 사용자 에이전트, 모바일 클라이언트, 클라이언트, 또는 일부 다른 적합한 기술용어로서 본 기술분야의 통상의 기술자들에 의해 또한 지칭될 수도 있다. UE 는 네트워크 서비스들로의 액세스를 사용자에게 제공하는 장치일 수도 있다.
본 문서 내에서, "모바일" 장치는 이동할 능력을 반드시 가질 필요는 없고, 정지식일 수도 있다. 모바일 장치 또는 모바일 디바이스라는 용어는 다양한 디바이스들 및 기술들을 폭넓게 지칭한다. 예를 들어, 모바일 장치의 일부 비제한적인 예들은 모바일, 셀룰러 (셀) 폰, 스마트 폰, 세션 개시 프로토콜 (SIP) 폰, 랩톱, 개인용 컴퓨터 (PC), 노트북, 넷북, 스마트북, 태블릿, 개인용 디지털 보조기 (PDA), 및 예컨대, "사물 인터넷" (IoT) 에 대응하는 광범위한 어레이의 임베디드 시스템들을 포함한다. 모바일 장치는 추가적으로, 자동차 또는 다른 운반 차량, 원격 센서 또는 액추에이터, 로봇 또는 로보틱스 디바이스, 위성 라디오, 글로벌 포지셔닝 시스템 (GPS) 디바이스, 오브젝트 트래킹 디바이스, 드론, 멀티-콥터, 쿼드-콥터, 원격 제어 디바이스, 안경류, 웨어러블 카메라, 가상 현실 디바이스, 스마트 워치, 헬스 또는 피트니스 트래커와 같은 소비자 및/또는 웨어러블 디바이스, 디지털 오디오 플레이어 (예컨대, MP3 플레이어), 카메라, 게임 콘솔 등일 수도 있다. 모바일 장치는 추가적으로, 홈 오디오, 비디오, 및/또는 멀티미디어 디바이스와 같은 디지털 홈 또는 스마트 홈 디바이스, 가전제품, 자판기, 지능형 조명, 홈 시큐리티 시스템, 스마트 미터기 등일 수도 있다. 모바일 장치는 추가적으로, 스마트 에너지 디바이스, 보안 디바이스, 태양광 패널 또는 태양광 어레이, 전력, 조명, 물 등을 제어하는 시의 인프라스트럭처 디바이스 (예컨대, 스마트 그리드); 산업 자동화 및 기업 디바이스; 물류 컨트롤러; 농업 장비; 국방 장비; 차량들, 항공기, 선박들, 및 무기류일 수도 있다. 또한, 모바일 장치는 연결형 의료 또는 원격진료 지원, 즉, 원격 의료를 제공할 수도 있다. 텔레헬스 디바이스들은 텔레헬스 모니터링 디바이스들과 텔레헬스 관리 디바이스들을 포함할 수도 있는데, 그 통신에는, 예컨대, 중요 서비스 사용자 데이터 트래픽의 전송을 위한 우선순위화된 액세스, 및/또는 중요 서비스 데이터 트래픽의 전송을 위한 관련 QoS의 측면에서, 다른 유형들의 정보를 통해 우선 처리 또는 우선순위화된 액세스가 주어질 수도 있다.
라디오 액세스 네트워크 (100) 내에서, 셀들은, 각각의 셀의 하나 이상의 섹터들과 통신할 수도 있는 UE들을 포함할 수도 있다. 예를 들어, UE들 (122 및 124) 은 기지국 (110) 과 통신할 수도 있고; UE들 (126 및 128) 은 기지국 (112) 과 통신할 수도 있고; UE들 (130 및 132) 은 RRH (116) 에 의해 기지국 (114) 과 통신할 수도 있고; UE (134) 는 기지국 (118) 과 통신할 수도 있으며; UE (136) 는 모바일 기지국 (120) 과 통신할 수도 있다. 여기서, 각각의 기지국 (110, 112, 114, 118, 및 120) 은 개별 셀들에서의 모든 UE들에 대해 코어 네트워크 (도시 안 됨) 로의 액세스 포인트를 제공하도록 구성될 수도 있다.
다른 예에서, 모바일 네트워크 노드 (예컨대, 쿼드콥터(120)) 가 UE로서 기능을 하도록 구성될 수도 있다. 예를 들어, 쿼드콥터 (120) 는 기지국 (110) 과 통신함으로써 셀 (102) 내에서 동작할 수도 있다. 본 개시의 일부 양태들에 있어서, 2 이상의 UE (예컨대, UE들 (126 및 128)) 는, 기지국 (예컨대, 기지국 (112)) 을 통해 그 통신을 중계하지 않고도 피어 투 피어 (P2P) 또는 사이드링크 신호들 (127) 을 이용하여 서로 통신할 수도 있다.
기지국 (예를 들어, 기지국 (110)) 으로부터 하나 이상의 UE들 (예를 들어, UE들 (122 및 124)) 로의 제어 정보 및/또는 트래픽 정보 (예를 들어, 사용자 데이터 트래픽) 의 유니캐스트 또는 브로드캐스트 송신들은 다운링크 (DL) 송신으로서 지칭될 수도 있는 한편, UE (예를 들어, UE (122)) 에서 발신하는 제어 정보 및/또는 트래픽 정보의 송신들은 업링크 (UL) 송신들로서 지칭될 수도 있다. 부가적으로, 업링크 및/또는 다운링크 제어 정보 및/또는 트래픽 정보는 프레임들, 서브프레임들, 슬롯들, 미니-슬롯들 및/또는 심볼들로 시간 분할될 수도 있다. 본 명세서에서 사용된 바와 같이, 심볼은, 직교 주파수 분할 멀티플렉싱된 (OFDM) 파형에서, 서브캐리어 당 하나의 리소스 엘리먼트 (RE) 를 운반하는 시간의 단위를 지칭할 수도 있다. 슬롯이 7 또는 14 개 OFDMA 심볼들을 운반할 수도 있다. 미니-슬롯은 7 미만의 OFDM 심볼들 또는 14 미만의 OFDM 심볼들을 운반할 수도 있다. 서브프레임이 1ms 의 지속기간을 지칭할 수도 있다. 다수의 서브프레임들이 단일 프레임 또는 라디오 프레임을 형성하도록 함께 그룹화될 수도 있다. 물론, 이들 정의들은 요구되지 않고, 파형들을 조직화하기 위한 임의의 적합한 스킴이 이용될 수도 있고, 파형의 다양한 시분할들이 임의의 적합한 지속기간을 가질 수도 있다.
라디오 액세스 네트워크 (100) 에서의 에어 인터페이스는, 다양한 디바이스들의 동시 통신을 가능하게 하기 위해 하나 이상의 멀티플렉싱 및 다중 액세스 알고리즘들을 활용할 수도 있다. 예를 들어, UE들 (122 및 124) 로부터 기지국 (110) 으로의 업링크 (UL) 또는 역방향 링크 송신들을 위한 다중 액세스는 시간 분할 다중 액세스 (TDMA), 코드 분할 다중 액세스 (CDMA), 주파수 분할 다중 액세스 (FDMA), 직교 주파수 분할 다중 액세스 (OFDMA), 희소 코드 다중 액세스 (SCMA), 단일 캐리어 주파수 분할 다중 액세스 (SC-FDMA), 리소스 확산 다중 액세스 (RSMA), 또는 다른 적합한 다중 액세스 방식들을 활용하여 제공될 수도 있다. 추가로, 기지국 (110) 으로부터 UE들 (122 및 124) 로의 다운링크 (DL) 또는 순방향 링크 송신들을 멀티플렉싱하는 것은 시간 분할 멀티플렉싱 (TDM), 코드 분할 멀티플렉싱 (CDM), 주파수 분할 멀티플렉싱 (FDM), 직교 주파수 분할 멀티플렉싱 (OFDM), 희소 코드 멀티플렉싱 (SCM), 단일 캐리어 주파수 분할 멀티플렉싱 (SC-FDM) 또는 다른 적합한 멀티플렉싱 방식들을 활용하여 제공될 수도 있다.
추가로, 무선 액세스 네트워크 (100) 에서의 에어 인터페이스는 하나 이상의 듀플렉싱 알고리즘들을 활용할 수도 있다. 듀플렉스는, 엔드포인트들 양자가 양방향들로 서로 통신할 수 있는 포인트-투-포인트 통신 링크를 지칭한다. 풀 듀플렉스 (full duplex) 는 엔드포인트들 양자가 서로 동시에 통신할 수 있음을 의미한다. 하프 듀플렉스 (half duplex) 는 하나의 엔드포인트만이 정보를 다른 엔드포인트에 한 번에 전송할 수 있음을 의미한다. 무선 링크에 있어서, 풀 듀플렉스 채널은 일반적으로 송신기 및 수신기의 물리적 격리, 및 적합한 간섭 소거 기술들에 의존한다. 풀 듀플렉스 에뮬레이션은, 주파수 분할 듀플렉스 (FDD) 또는 시간 분할 듀플렉스 (TDD) 를 활용함으로써 무선 링크들을 위해 자주 구현된다. FDD 에서, 상이한 방향들에서의 송신들은 상이한 캐리어 주파수들에서 동작한다. TDD 에서, 주어진 채널 상의 상이한 방향들에서의 송신들은 시분할 멀티플렉싱을 사용하여 서로로부터 분리된다. 즉, 일부 시간들에서, 채널은 일 방향에서의 송신들에 전용되는 한편, 다른 시간들에서, 채널은 다른 방향에서의 송신들에 전용되고, 여기서, 방향은 매우 빠르게, 예컨대, 서브프레임 당 수회 변할 수도 있다.
무선 액세스 네트워크 (100) 에 있어서, UE 가 그의 위치와 독립적으로, 이동하면서 통신하는 능력은 이동성 (mobility) 으로서 지칭된다. UE 와 무선 액세스 네트워크 사이의 다양한 물리적 채널들은 일반적으로, 이동성 관리 엔티티 (MME) 의 제어 하에 셋업되고, 유지되고, 해제된다. 본 개시의 다양한 양태들에 있어서, 무선 액세스 네트워크 (100) 는, 이동성 및 핸드오버들 (즉, 하나의 무선 채널로부터 다른 무선 채널로의 UE 의 접속의 전송) 을 가능하게 하도록, DL 기반 이동성 또는 UL 기반 이동성을 활용할 수도 있다. DL 기반 이동성을 위해 구성되는 네트워크에서, 스케줄링 엔티티와의 호 동안, 또는 임의의 다른 시간에, UE가 자신의 서빙 셀로부터의 신호의 다양한 파라미터들뿐만 아니라 이웃 셀들의 다양한 파라미터들을 모니터링할 수도 있다. 이들 파라미터들의 품질에 따라, UE는 이웃 셀들 중 하나 이상의 이웃 셀들과의 통신을 유지할 수도 있다. 이 시간 동안, UE가 하나의 셀로부터 다른 셀로 이동하면, 또는 이웃 셀로부터의 신호 품질이 주어진 시간량 동안 서빙 셀로부터의 신호 품질을 초과하면, UE는 서빙 셀로부터 이웃 (타겟) 셀로의 핸드오프 또는 핸드오버를 착수할 수도 있다. 예를 들어, UE (124) 는 자신의 서빙 셀 (102) 에 대응하는 지리적 영역으로부터 이웃 셀 (106) 에 대응하는 지리적 영역으로 이동할 수도 있다. 이웃 셀 (106) 로부터의 신호 강도 또는 품질이 주어진 시간량 동안 자신의 서빙 셀 (102) 의 신호 강도 또는 품질을 초과할 때, UE (124) 는 이 상태를 표시하는 보고 메시지를 자신의 서빙 기지국 (110) 에 송신할 수도 있다. 응답하여, UE (124) 는 핸드오버 커맨드를 수신할 수도 있고, UE는 셀 (106) 로의 핸드오버를 겪을 수도 있다.
UL 기반 이동성을 위해 구성된 네트워크에서, 각각의 UE 로부터의 UL 레퍼런스 신호들이 각각의 UE 에 대한 서빙 셀을 선택하기 위해 네트워크에 의해 이용될 수도 있다. 일부 예들에서, 기지국들 (110, 112, 및 114/116) 은 통합된 동기화 신호들 (예컨대, 통합된 프라이머리 동기화 신호들 (PSS들), 통합된 세컨더리 동기화 신호들 (SSS들) 및 통합된 물리적 브로드캐스트 채널들 (PBCH)) 을 브로드캐스트할 수도 있다. UE들 (122, 124, 126, 128, 130, 및 132) 은 통합된 동기화 신호들을 수신하고, 그 동기화 신호들로부터 캐리어 주파수 및 서브프레임 타이밍을 도출하며, 타이밍을 도출하는 것에 응답하여, 업링크 파일럿 또는 레퍼런스 신호를 송신할 수도 있다. UE (예컨대, UE (124)) 에 의해 송신된 업링크 파일럿 신호는 무선 액세스 네트워크 (100) 내의 2 이상의 셀들 (예컨대, 기지국들 (110 및 114/116)) 에 의해 동시에 수신될 수도 있다. 셀들의 각각은 파일럿 신호의 강도를 측정할 수도 있으며, 무선 액세스 네트워크 (예컨대, 코어 네트워크 내의 기지국들 (110 및 114/116) 및/또는 중앙 노드 중 하나 이상) 는 UE (124) 에 대한 서빙 셀을 결정할 수도 있다. UE (124) 가 무선 액세스 네트워크 (100) 를 통해 이동함에 따라, 네트워크는 UE (124) 에 의해 송신된 업링크 파일럿 신호를 계속 모니터링할 수도 있다. 이웃 셀에 의해 측정되는 파일럿 신호의 신호 강도 또는 품질이 서빙 셀에 의해 측정되는 신호 강도 또는 품질을 초과할 때, 네트워크 (100) 는, UE (124) 에게 알리거나 또는 알리지 않고, 서빙 셀로부터 이웃 셀로 UE (124) 를 핸드오버할 수도 있다.
비록 기지국들 (110, 112, 및 114/116) 에 의해 송신되는 동기화 신호가 통합될 수도 있지만, 동기화 신호는 특정 셀을 식별하는 것이 아니라, 그보다는 동일한 주파수 상에서 그리고/또는 동일한 타이밍으로 동작하는 다수의 셀들의 구역을 식별할 수도 있다. 5G 네트워크들 또는 다른 차세대 통신 네트워크들에서의 구역들의 사용은 업링크 기반 이동성 프레임워크를 가능하게 하고 UE 및 네트워크 양자의 효율을 개선시키는데, UE와 네트워크 사이에서 교환될 필요가 있는 이동성 메시지들의 수가 감소될 수도 있기 때문이다.
다양한 구현들에서, 무선 액세스 네트워크 (100) 에서의 에어 인터페이스는 허가 스펙트럼, 비허가 스펙트럼 또는 공유 스펙트럼을 활용할 수도 있다. 허가 스펙트럼은 일반적으로 정부 규제 기관으로부터 라이센스를 구매하는 모바일 네트워크 오퍼레이터 덕분에, 스펙트럼의 일부의 독점적 사용을 제공한다. 비허가 스펙트럼은 정부 부여 라이센스의 필요 없이 스펙트럼의 일부의 공유 사용을 제공한다. 일반적으로 비허가 스펙트럼에 액세스하기 위해 일부 기술 규칙의 준수가 여전히 필요하지만, 일반적으로, 임의의 오퍼레이터 또는 디바이스가 액세스할 수도 있다. 공유 스펙트럼은 허가 스펙트럼과 비허가 스펙트럼 사이에 속할 수도 있고, 기술 규칙 또는 제한이 스펙트럼에 액세스하기 위해 필요할 수도 있지만, 그 스펙트럼은 여전히 다수의 오퍼레이터 및/또는 다수의 RAT 에 의해 공유될 수도 있다. 예를 들어, 허가 스펙트럼의 일부에 대한 라이센스 보유자는 허가 공유 액세스 (LSA) 를 제공하여 해당 스펙트럼을, 예를 들어, 액세스하기 위한 적합한 라이센스 취득자에 의해 결정된 조건을 가진, 다른 자들과 공유할 수도 있다.
일부 예들에 있어서, 에어 인터페이스로의 액세스가 스케줄링될 수도 있으며, 여기서, 스케줄링 엔티티 (예를 들어, 기지국) 는 그 서비스 영역 또는 셀 내의 일부 또는 모든 디바이스들 및 장비 사이의 통신을 위한 리소스들을 할당한다. 본 개시 내에서, 아래에서 더 논의되는 바와 같이, 스케줄링 엔티티는 하나 이상의 스케줄링된 엔티티들에 대한 리소스들을 스케줄링, 할당, 재구성, 및 해제하는 것을 담당할 수도 있다. 즉, 스케줄링된 통신에 대해, 스케줄링된 엔티티들은 스케줄링 엔티티에 의해 할당된 리소스들을 활용한다.
기지국들은 스케줄링 엔티티로서 기능을 할 수도 있는 유일한 엔티티들은 아니다. 즉, 일부 예들에 있어서, UE 가 하나 이상의 스케줄링된 엔티티들 (예컨대, 하나 이상의 다른 UE들) 에 대한 리소스들을 스케줄링하는 스케줄링 엔티티로서 기능할 수도 있다. 다른 예들에 있어서, 사이드링크 신호들이 기지국으로부터의 스케줄링 또는 제어 정보에 반드시 의존하는 일없이도 UE들 사이에서 사용될 수도 있다. 예를 들어, UE들 (140 및 142) 과 통신하는 UE (138) 가 예시된다. 일부 예들에 있어서, UE (138) 는 스케줄링 엔티티 또는 프라이머리 사이드링크 디바이스로서 기능하고 있고, UE들 (140 및 142) 은 스케줄링된 엔티티 또는 비-프라이머리 (예컨대, 세컨더리) 사이드링크 디바이스로서 기능할 수도 있다. 또 다른 예에 있어서, UE 는 디바이스-투-디바이스 (D2D), 피어-투-피어 (P2P), 또는 V2V (vehicle-to-vehicle) 네트워크에서, 및/또는 메시 네트워크에서 스케줄링 엔티티로서 기능할 수도 있다. 메시 네트워크 예에 있어서, UE들 (140 및 142) 은 스케줄링 엔티티 (138) 와 통신하는 것에 부가하여 옵션적으로 서로 직접 통신할 수도 있다.
도 2 는 제 1 무선 통신 디바이스 (202) 와 제 2 무선 통신 디바이스 (204) 사이의 무선 통신의 개략도이다. 각각의 무선 통신 디바이스 (202 및 204) 는 사용자 장비 (UE), 기지국, 또는 무선 통신을 위한 임의의 다른 적절한 장치 또는 수단일 수도 있다. 도시된 예에서, 제 1 무선 통신 디바이스 (202) 내의 소스 (222) 는 통신 채널 (206) (예를 들어, 무선 채널) 을 통해 제 2 무선 통신 디바이스 (204) 내의 싱크 (244) 로 디지털 메시지를 송신한다. 디지털 메시지의 신뢰성있는 통신을 제공하기 위해, 통상적으로 통신 채널 (206) 에 영향을 미치는 잡음 (208) 을 고려하는 것이 유리하다.
블록 코드 또는 에러 정정 코드는 그러한 채널을 통한 디지털 메시지의 신뢰성있는 송신을 제공하는데 자주 사용된다. 통상적인 블록 코드에 있어서, 정보 메시지 또는 시퀀스는 블록들로 분할되고, 각각의 블록은 K 비트들의 길이를 갖는다. 제 1 (송신) 무선 통신 디바이스 (202) 에서의 인코더 (224) 는 정보 메시지에 리던던시를 수학적으로 부가하여 길이 N (여기서, N > K) 의 코드워드를 생성한다. 여기서, 코드 레이트 R 는 메시지 길이와 블록 길이 사이의 비율: 즉, R = K / N 이다. 인코딩된 정보 메시지에서의 이러한 리던던시의 이용은 메시지의 신뢰도에 대한 하나의 핵심이며, 잡음 (208) 또는 다른 신호 전파 영향으로 인해 발생할 수도 있는 비트 에러들에 대한 정정을 가능하게 한다. 즉, 제 2 (수신) 무선 통신 디바이스 (204) 에서의 디코더 (242) 는, 비트 에러들이 부분적으로, 채널로의 잡음의 부가 등으로 인해, 발생할 수도 있더라도 정보 메시지를 신뢰성있게 복원하기 위해 리던던시를 이용할 수 있다.
그러한 에러 정정 블록 코드들의 다수의 예들이 당업자에게 알려져 있으며, 특히 해밍 코드, BCH (Bose-Chaudhuri-Hocquenghem) 코드, 터보 코드 및 저밀도 패리티 체크 (LDPC) 코드를 포함한다. 다수의 기존의 무선 통신 네트워크들이 그러한 블록 코드들을 활용하며, 예컨대, 터보 코드들을 활용하는 3GPP LTE 네트워크들, 및 LDPC 코드를 활용하는 IEEE 802.11n Wi-Fi 네트워크들이다.
LDPC 코드는 선형 순방향 에러 정정 코드이며, 길이 N 의 각 코드워드는 K 개의 정보 비트 및 C 개의 패리티 체크 비트를 포함한다 (N = K + C). LDPC 코드워드 내의 심볼들은 다음 형태의 C 패리티 체크 방정식을 만족시킨다:
Figure pat00001
여기서
Figure pat00002
는 패리티 체크 방정식에서의 코드 비트들이고,
Figure pat00003
는 모듈로 2 가산을 지칭한다.
LDPC 코드는 희소 패리티 체크 행렬 (H) 에 의해 정의될 수도 있다. 패리티 체크 행렬은 C-로우 및 N-컬럼 2진 행렬이다. 로우들은 패리티 체크 식들을 표현하고, 컬럼들은 코드워드에서의 비트들을 표현한다. i 번째 코드 비트가 j 번째 패리티 체크 방정식에 포함된다면, i 번째 로우 및 j 번째 컬럼에 "1" 이 있다. 패리티 체크 행렬은 그 행렬이 1 의 저밀도를 갖는다는 점에서 희소하다. 이러한 희소성은 낮은 복잡도의 디코딩을 렌더링하고, 간단한 구현을 초래한다.
패리티 체크 행렬 (H) 의 일 예가 도 3 에 도시된다. 도 3 에 도시된 예에서, 코드워드의 길이 (N) 는 12 이고, 패리티 체크 비트들의 수 (C) 는 9 이다. 따라서, 패리티 체크 행렬 (H) 은 9 개 패리티 체크 방정식들 및 12 개 비트로 이루어진 12×9 행렬이다. 각각의 패리티 체크 방정식은 각 로우의 0 이 아닌 로케이션들에 대응하는 코드 비트들 (c1-c12) 로부터 형성된다. 예를 들어, 제 1 로우에 대응하는 제 1 패리티 체크 방정식은
Figure pat00004
로서 표현될 수도 있다. 따라서, 제 1 패리티 체크 방정식은 코드워드 내의 코드 비트들 c3, c6, c7 및 c8 을 포함한다. 유사한 방정식들이 각 로우의 0 이 아닌 엔트리들을 기반으로 다른 로우들의 각각에 대해 구성될 수도 있다. 도 3 에 도시된 행렬 (H) 은 모든 코드 비트가 동일한 수의 방정식들에 포함되고 각 방정식이 동일한 수의 코드 비트들을 포함한다는 점에서 정규 LDPC 코드를 나타낸다. 예를 들어, 도 3 에서, 각 코드 비트 (c1-c12) 는 3 개의 방정식들에 포함되며 각 방정식은 4 개의 코드 비트들을 포함한다. 다른 예들에서, LDPC 코드는 불규칙적일 수도 있으며, 로우들 및 컬럼들에 가변 수의 1 들을 포함한다.
LDPC 코드들의 디코딩은 그래픽 설명에 의해 가장 잘 이해될 수도 있다. 도 4 는 도 3 에 도시된 패리티 체크 행렬 (H) 에 대응하는 LDPC 그래프 (400) 의 일 예를 도시한다. 그래프 (400) 는 2 가지 타입의 노드들: 비트 노드들 (BN1-BN12) (402) 및 패리티 노드들 (PN1-PN9) (404) 을 갖는다. 각 비트 노드는 코드 비트를 나타내며 각 패리티 노드는 패리티 체크 방정식을 나타낸다. 비트 노드와 연관된 코드 비트가 패리티 노드와 연관된 패리티 체크 방정식 내에 포함되는 경우, 비트 노드와 패리티 노드 사이에 라인이 그려진다. 각 라인은 본 명세서에서 에지 (406) 로서 지칭될 수도 있다. 따라서, j 번째 비트 노드 (402) 가 에지 (406) 에 의해 i 번째 패리티 노드 (404) 에 접속되면, 즉 2 개의 노드들이 이웃인 경우, 패리티 체크 행렬 (H) 의 i 번째 컬럼 및 j 번째 로우에 "1" 이 존재한다. 즉, i 번째 로우과 j 번째 컬럼의 교점은 에지 (406) 가 대응하는 노드들 (402 및 404) 을 연결하는 경우에 "1" 및 에지가 없는 경우에 "0" 을 포함한다. 이와 같이, 각 에지 (406) 는 패리티 체크 행렬에서 0 이 아닌 엔트리에 대응한다. 도 4 에 도시된 그래프는 도 3 에 도시된 패리티 체크 행렬에 대응하기 때문에, 각각의 비트 노드 (402) 는 그것을 패리티 노드들 (404) 에 연결하는 3 개의 에지들 (406) 을 가지고, 각각의 패리티 노드 (404) 는 그것을 비트 노드들 (402) 에 연결하는 4 개의 에지들 (406) 을 갖는다.
비트 노드 시퀀스와 일대일로 연관된 비트 시퀀스는 각각의 패리티 노드 (404) 에 대해, (비트 노드 (402) 와의 연관을 통해) 패리티 노드 (404) 에 이웃하는 비트들이 0 모듈로 2 로 합산되는, 즉, 그들이 짝수 개의 1들을 포함하는 경우에 및 오직 이 경우에 코드의 코드워드이다. 일부 경우들에서, 이들 비트들 중 일부는 펑처링되거나 인식될 수도 있다. 펑처링은 코드워드에서 비트를 제거하여, 사실상 원하는 입도의 더 짧은 코드워드를 생성하는 행위를 의미한다. LDPC 그래프의 경우, 이것은 그래프의 비트 노드들 (402) 중 일부는 실제로 송신되지 않는 비트들에 대응한다는 것을 의미한다.
LDPC 코드워드를 디코딩하는데 사용되는 LDPC 디코더 및 디코딩 알고리즘은 에지들 (406) 을 따라 그래프 (400) 내에서 메시지를 교환하고, 입력되는 메시지들에 기초하여 노드 (402 및 404) 에서 계산을 수행하여 이들 메시지를 업데이트함으로써 동작한다. 그래프 (400) 의 각각의 비트 노드 (402) 는 예를 들어 통신 채널 (예를 들어, 채널 추정치) 로부터의 관측들에 의해 결정된 바와 같이, 비트가 1 인 확률의 추정치를 표시하는 소프트 비트를 처음에 제공받는다. 비트 노드 (402) 는 이 소프트 비트 (초기 추정치) 를 그 비트 노드 (402) 에 연결된 에지들 (406) 상의 패리티 노드들 (404) 에 브로드캐스트한다. 각각의 패리티 노드 (404) 는 차례로, 먼저 그 패리티 체크 방정식에 수반된 비트들에 대한 제 1 의 새로운 추정치들을 생성하고, 에지들 (406) 상의 이들 제 1 의 새로운 추정치들을 비트 노드들 (402) 로 다시 전송한다. 제 1 의 새로운 추정치들은 패리티 노드에 제공된 모든 초기 추정치들을 기반으로 계산된다.
예를 들어, 방정식
Figure pat00005
에 해당하는 제 1 패리티 노드 PN1 를 고려한다. 이 패리티 노드는 코드 비트들 c3, c6, c7 및 c8 에 대응하는 비트 노드들 BN3, BN6, BN7 및 BN8 로부터 초기 추정치 e3, e6, e7 및 e8 를 수신할 수도 있다. 코드 비트 c3 에 대응하는 비트 노드 BN3 에 대한 제 1 의 새로운 추정치는 그 후, 다음과 같이 계산될 수도 있다:
Figure pat00006
나머지 비트 노드들에 대한 새로운 추정치에 대해서도 유사한 계산이 이루어질 수도 있다.
결과적으로, 각각의 비트 노드 (402) 에는 그것에 접속된 패리티 노드들 (404) 의 각각에 의해 상이한 제 1 의 새로운 추정치가 제공된다. 그 후에, 각각의 비트 노드 (402) 는 (추가의 새로운 추정치가 전송되는 패리티 노트를 제외하고) 각각의 패리티 노드로부터 수신된 제 1 의 새로운 추정치의 조합과 함께 원래의 채널 추정치에 기초하여 그에 연결된 패리티 노드들 (404) 의 각각에 대한 각각의 제 2 의 새로운 추정치를 결정할 수도 있다. 따라서, 비트 노드 (402) 로부터 패리티 노드 (404) 로 전송된 제 2 의 새로운 추정치를 결정할 때, 비트 노드 (404) 는 그 패리티 노드 (404) 로부터 수신된 제 1 의 새로운 추정치를 무시한다. 예를 들어, 비트 노드 BN3 는 패리티 노드 PN1 에 대한 제 2 의 새로운 추정치를 결정할 때, 패리티 노드 PN1 로부터 전송된 제 1 의 새로운 추정치를 무시할 것이다. 특정 패리티 노드에 대한 제 2 의 새로운 추정치는 예를 들어, 원래의 채널 추정치를 고려하여 다른 패리티 노드들 (404) 로부터 수신된 제 1 의 새로운 추정치들의 정규화된 곱으로서 계산될 수도 있다. 이 프로세스는 최종 추정치가 모든 추정치들의 정규화된 곱을 컴퓨팅함으로써 각 비트 노드 (402) 에서 컴퓨팅될 때까지, 패리티 노드 (404) 가 에지 메시지 (추정치) 를 비트 노드 (402) 에 전달하는 것 및 비트 노드 (402) 가 에지 메시지 (추정치) 를 패리티 노드 (404) 로 전달하는 것을 반복한다. 그 후에, 최종 추정치를 임계치 (예를 들어, 0.5) 와 비교함으로써, 각 비트에 대한 경판정이 실행될 수도 있다.
일부 예에서, 도 4 에 도시된 그래프 (400) 는 무선 통신 네트워크 (예를 들어, 도 1 에 도시된 라디오 액세스 네트워크 (100)) 에서 활용되는 최소 코드워드 길이를 생성하는데 필요한 것보다 작은 치수를 갖는 LDPC 그래프일 수도 있다. 관련된 LDPC 그래프의 그룹은 관련된 LDPC 그래프들 중 하나에 의해 표현될 수 있으며, 이는 본 명세서에서 "LDPC 기반 그래프" 로 지칭될 수도 있다. 예를 들어, LDPC 기반 그래프는 특정 범위의 비트 노드 수 내의 비트 노드들의 수 Kb (행렬 내의 컬럼) 를 갖는 LDPC 그래프를 나타낼 수도 있다 (예를 들어, x<=Kb<=y, x 및 y, 여기서 x 및 y 는 관련 LDPC 그래프의 그룹 내의 비트 노드의 최소 및 최대 수를 정의한다). 일부 예에서, LDPC 기반 그래프는 관련 LDPC 그래프의 그룹 내의 비트 노드들의 최대 수를 갖는 LDPC 그래프이다.
원하는 정보 블록 길이 K 및 코드 레이트 R 에 대응하는 LDPC 그래프를 생성하기 위해, LDPC 그래프를 나타내는 LDPC 행렬의 엔트리들의 각각은 리프트 사이즈 Z (예를 들어, Kb*Z=K) 만큼 리프트 (예를 들어, 다른 행렬로 대체) 될 수도 있다. 예를 들어, LDPC 그래프가 3x3 행렬에 의해 표현되고 3 의 리프트 사이즈 Z 가 LDPC 그래프에 적용되는 경우, 결과적인 리프팅 행렬은 9x9 행렬이다. 실제로, 리프팅은 더 작은 코드의 다수의 카피들로부터 상대적으로 큰 LDPC 코드를 생성하기 위한 기술이다. 최대 리프트 사이즈 (Zmax) 는 LDPC 그래프에서 에지 당 달성될 수도 있는 최대 병렬도를 나타내며, 이는 LDPC 그래프에서 최대 정보 블록 길이 (Kmax) 에 대응한다.
디코더는 P 에지 메시지들의 적어도 하나의 그룹을 병렬로 계산하도록 구현될 수도 있다. 일부 예에서, P 의 값은 피크 스루풋에 도달하는데 필요한 병렬도 레벨과 동일하거나 더 크다. 예를 들어, P 는 피크 스루풋의 경우에 사용되는 최대 리프트 사이즈 (Zmax) 와 동일할 수도 있다. 일 실시예에서, 8192 비트의 최대 정보 블록 길이 (Kmax) 를 달성하기 위해, 대응하는 최대 리프트 사이즈 (Zmax) 및 따라서 평행도 P 는 20 Gb/s 의 피크 스루풋을 달성하기 위해 320 과 동일할 수도 있다. 그러나 리프트 사이즈 Z 가 P 미만이면, 디코딩 하드웨어 리소스들 중 일부는 유휴 상태일 수도 있으며 활용되지 않을 수도 있다. 예를 들어, K 및 차례로 리프트 사이즈 Z 가 더 작아짐에 따라, 디코더 리소스 활용 효율 및 스루풋은 감소할 수도 있다.
본 개시의 다양한 양태들에서, 2 이상의 LDPC 기반 그래프가 설계될 수도 있으며, 이들 각 따라서, 각각은 K 의 더 작은 값들에서 디코더 리소스 활용을 향상시키기 위해, 상이한 범위의 그래프 치수들 (예를 들어, 상이한 범위의 비트 노드들의 수) 를 갖는다. 그러므로, 각각의 LDPC 기반 그래프는 다른 정보 블록 길이 범위 (예를 들어, Klow 내지 Khigh) 를 지원할 수도 있다. 또한, 각각의 정보 블록 길이 범위는 중첩할 수도 있다.
일부 예들에서, 베이스라인 LDPC 기반 그래프는 무선 통신 네트워크에서 활용되는 정보 블록 길이 및 코드 레이트의 전부 또는 대부분을 커버하도록 설계될 수도 있다. 베이스라인 LDPC 기반 그래프는 인코더 및 디코더에 대한 최대 정보 블록 길이 (Kmax) 및 최대 리프트 사이즈 (Zmax) 를 세팅할 수도 있다. 하나 이상의 부가적인 LDPC 기반 그래프는 정보 블록 길이 및 코드 레이트의 하나 이상의 서브 세트를 커버하도록 추가로 설계될 수도 있다. 일부 예에서, 부가적인 LDPC 기반 그래프는 베이스라인 LDPC 기반 그래프와 중첩할 수도 있지만, 베이스라인 LDPC 기반 그래프에 의해 커버되는 정보 블록 길이 범위 외부의 다른 정보 블록 길이를 또한 커버할 수도 있다. 예를 들어, LDPC 기반 그래프들 중 적어도 하나는 베이스라인 LDPC 기반 그래프와 연관된 정보 블록 길이 범위에 포함된 것보다 낮은 정보 블록 길이를 포함할 수도 있다.
일부 예에서, 부가적인 LDPC 기반 그래프 각각은 베이스라인 LDPC 기반 그래프와 동일한 코드 레이트를 모두 지원한다. 다른 예에서, 하나 이상의 부가적인 LDPC 기반 그래프는 코드 레이트의 서브세트 또는 하나 이상의 상이한 코드 레이트를 지원할 수도 있다. 예를 들어, 변조 및 코딩 방식 (MCS) 테이블에 기초하여, 부가적인 LDPC 기반 그래프에 의해 지원되는 코드 레이트는 변조 순서 천이 (예를 들어, 16QAM 에서 32QAM 로) 바로 위 및 아래의 코드 레이트를 포함할 수도 있다. 따라서, 하나 이상의 부가적인 LDPC 기반 그래프는 K 의 더 작은 값 (K<Kmax) 에서 최대 리프트 사이즈 (Zmax) 를 사용할 수 있다. 추가 LDPC 기반 그래프는 다른 성능 이점을 위해 추가로 설계될 수도 있다. 예를 들어, 부가적인 LDPC 기반 그래프는 다른 LDPC 기반 그래프에 비해 더 낮은 코드 레이트를 지원하도록 설계될 수도 있다.
일부 예에서, 주어진 코드 레이트 R 에서 길이 K 의 정보 블록에 대해, 인코더 또는 디코더는 리프트 사이즈 Z 를 최대화하는 특정 LDPC 기반 그래프를 선택할 수도 있다, 여기서 Z<=Zmax. 예를 들어, 인코더 또는 디코더는 정보 블록 길이를 생성하기 위해 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 사이즈가 정보 블록 길이를 생성하기 위해 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 사이즈보다 큰 경우, 제 1 LDPC 기반 그래프를 선택할 수도 있다. 유사하게, 인코더 또는 디코더는 정보 블록 길이를 생성하기 위해 제 1 LDPC 기반 그래프에 적용된 제 2 리프트 사이즈가 정보 블록 길이를 생성하기 위해 제 2 LDPC 기반 그래프에 적용된 제 1 리프트 사이즈보다 큰 경우, 제 2 LDPC 기반 그래프를 선택할 수도 있다. 제 1 LDPC 기반 그래프는 일부 실시예들에서, 베이스라인 LDPC 기반 그래프에 대응할 수도 있는 반면, 제 2 LDPC 기반 그래프는 하부 LDPC 기반 그래프 (예를 들어, 보다 적은 수의 비트 노드를 포함하는 LDPC 기반 그래프) 에 대응할 수도 있다.
일부 예들에서, 인코더 또는 디코더는 수신기에서의 병렬화 제약에 기초하여 특정 LDPC 그래프를 선택할 수도 있다. 따라서, 특정 LDPC 기반 그래프는 정보 블록 길이 K 및 디코더의 병렬화 제약 P 에 기초하여 선택될 수도 있고, 여기서, P = Zmax 이다 (예를 들어, 병렬화 제약이 최대 리프트 사이즈를 세팅한다). 예를 들어, 다수의 LDPC 기반 그래프에 의해 지원되는 주어진 레이트 R 에서 최소 정보 블록 사이즈 K 를 가정하면, 인코더 또는 디코더는 최대 리프트 사이즈 Z 를 제공하는 LDPC 기반 그래프를 선택할 수도 있다. K 가 증가함에 따라, 인코더 또는 디코더는 리프트 사이즈가 병렬화 제약 P 미만이거나 동일한 동안 동일한 LDPC 기반 그래프를 선택하는 것을 계속한다. 그러나, 현재 LDPC 기반 그래프 리프트 사이즈 Z 가 P 를 초과하는 정보 블록 길이 K 에서, 인코더 또는 디코더는 P 이하인 최대 리프트 사이즈 Z 를 제공하는 LDPC 기반 그래프로 스위칭할 수도 있다. 이 프로세스는 최대 정보 블록 길이 (Kmax) 에 도달할 때까지 반복될 수도 있다.
일 예로서, 3 개의 LDPC 기반 그래프들, 즉 하위 LDPC 그래프 (8<=Kb<=10), 중간 LDPC 기반 그래프 (16<=Kb<=20), 및 상위 LDPC 기반 그래프 (24<=Kb<=30) 가 존재한다고 가정하자. 병렬화 제약 또는 최대 리프트 사이즈가 320 이고 코드 레이트가 1/3 인 경우, K<=3200 에 대하여 하위 LDPC 기반 그래프로부터의 LDPC 기반 그래프가 선택될 수도 있고, 3200<K<=6400 에 대하여 중간 LDPC 기반 그래프로부터의 LDPC 기반 그래프가 선택될 수도 있고, 6400<K<=8192 (Kmax) 에 대하여 상위 LDPC 기반 그래프로부터의 LDPC 기반 그래프가 선택될 수도 있다.
일부 예들에서, 최대 리프트 사이즈를 제공하지 않는 LDPC 기반 그래프는 성능과 같은 다른 인자들을 개선하기 위해 선택될 수도 있다. 또한, 리프트 사이즈가 아닌 메트릭들이 LDPC 기반 그래프를 선택하기 위해 사용될 수도 있다. 예를 들어, 디코딩 속도는 LDPC 기반 그래프를 선택하기 위해 사용될 수도 있다 (예를 들어, 병렬화 제약 P 에서 달성되는 피크 스루풋 미만인 최고 디코딩 속도를 제공하는 LDPC 기반 그래프가 선택될 수도 있다).
도 5 는 본 개시의 일부 양태들에 따라 2 이상의 LDPC 기반 그래프들 사이에서 선택하도록 구성되는 무선 통신 디바이스 (500) 의 일 예를 도시하는 도면이다. 도 5 에서, 정보 블록을 인코딩하기 전에, 정보 블록의 코드 레이트 (CR) (502) 및 정보 블록 길이 (IBL) (504) 가 LDPC 기반 선택 회로 (506) 에 제공될 수도 있다. LDPC 기반 선택 회로 (506) 는, 각각 상이한 범위의 그래프 치수들 (예를 들어, 상이한 범위의 비트 노드들의 수) 을 갖는, 2 이상의 LDPC 기반 그래프들 (508) 로부터 선택할 수도 있다. 따라서, 각각의 LDPC 기반 그래프 (508) 는 상이한 정보 블록 길이 범위 (예를 들어, Klow 내지 Khigh) 를 지원할 수도 있다. 또한, 각각의 LDPC 기반 그래프 (508) 에 의해 지원되는 각각의 정보 블록 길이 범위는 중첩할 수도 있다. 일부 예에서, LDPC 기반 그래프들 (508) 각각은 무선 통신 디바이스 (500) 의 배치 전에 미리 결정되어 무선 통신 디바이스 (500) 내로 로딩된다.
일부 예들에서, LDPC 기반 그래프들 (508) 중 하나는 무선 통신 네트워크에서 활용되는 정보 블록 길이 및 코드 레이트의 전부 또는 대부분을 커버하도록 설계되는 베이스라인 LDPC 기반 그래프일 수도 있다. 예를 들어, 베이스라인 LDPC 기반 그래프는 인코더 및 디코더에 대한 최대 정보 블록 길이 (Kmax) 및 최대 리프트 사이즈 (Zmax) 를 세팅할 수도 있다. 다른 LDPC 기반 그래프 (508) 는 정보 블록 길이 및 코드 레이트의 하나 이상의 서브세트들을 커버하도록 설계될 수도 있다. 일부 예들에서, 다른 LDPC 기반 그래프의 각각이 베이스라인 LDPC 기반 그래프와 중첩할 수도 있지만, 베이스라인 LDPC 기반 그래프에 의해 커버되는 정보 블록 길이 외부의 다른 정보 블록 길이를 또한 커버할 수도 있다. 예를 들어, LDPC 기반 그래프 (508) 중 적어도 하나는 베이스라인 LDPC 기반 그래프에 의해 생성된 것보다 더 낮은 정보 블록 길이를 생성할 수도 있다.
LDPC 기반 그래프 선택 회로 (506) 는 초기에, 정보 블록의 IBL (504) 을 LDPC 기반 그래프들 (508) 의 각각에 의해 지원되는 정보 블록 길이 범위와 비교할 수도 있다. LDPC 기반 그래프 (508) 중 오직 하나만이 정보 블록의 IBL (504) 을 지원한다면, LDPC 기반 그래프 선택 회로 (506) 는 IBL (504) 을 지원하는 단일 LDPC 기반 그래프 (508) 를 선택할 수도 있다. 그러나, 1 초과의 LDPC 기반 그래프 (508) 가 정보 블록의 IBL (504) 을 지원한다면, LDPC 기반 그래프 선택 회로 (506) 는 정보 블록에 대한 LDPC 기반 그래프 (508) 를 선택하기 위해 다른 행렬들을 활용할 수도 있다.
일부 예들에서, 1 초과의 LDPC 기반 그래프 (508) 가 IBL (504) 을 지원하는 경우, LDPC 기반 그래프 선택 회로 (506) 는 LDPC 기반 그래프 (508) 를 선택하기 위해 정보 블록을 인코딩하는데 활용될 수도 있는 CR (502) 을 고려할 수도 있다. 예를 들어, 각각의 LDPC 기반 그래프는 개별 코드 레이트 범위를 지원할 수도 있다. LDPC 기반 그래프들 (508) 중 하나가 베이스라인 LDPC 기반 그래프인 예들에서, 베이스라인 LDPC 기반 그래프는 무선 통신 네트워크에서 활용되는 코드 레이트의 전부 또는 대부분을 지원할 수도 있다. 다른 LDPC 기반 그래프 (508) 는 베이스라인 LDPC 기반 그래프 및/또는 상이한 코드 레이트의 코드 레이트 범위의 서브세트를 지원할 수도 있다. 따라서, 각각의 LDPC 기반 그래프는 상이한 코드 레이트 범위를 지원할 수도 있다. 정보 블록을 위해 활용될 CR (502) 이 오직 LDPC 기반 그래프들 중 하나에 의해서만 지원된다면, LDPC 기반 그래프 선택 회로 (506) 는 CR (502) 을 지원하는 LDPC 기반 그래프 (508) 를 선택할 수도 있다.
그러나, 1 초과의 LDPC 기반 그래프 (508) 가 CR (502) 을 지원하는 경우, LDPC 기반 그래프 선택 회로 (506) 는 정보 블록 (504) 의 IBL (504) 을 생성하기 위해 각 LDPC 기반 그래프 (508) 에 적용될 각각의 리프트 사이즈에 기초하여 LDPC 기반 그래프를 선택할 수도 있다. 일부 예들에서, LDPC 기반 그래프 선택 회로 (506) 는 IBL (504) 을 생성하기 위해 최대 리프트 사이즈를 제공하는 LDPC 기반 그래프 (508) 를 선택할 수도 있다. 예를 들어, 2 개의 LDPC 기반 그래프 (예를 들어, 제 1 LDPC 기반 그래프 및 제 2 LDPC 기반 그래프) 를 고려하면, LDPC 기반 그래프 선택 회로 (506) 는 제 1 LDPC 기반 그래프에 적용된 리프트 사이즈가 IBL (504) 을 생성하기 위해 제 2 LDPC 기반 그래프에 적용된 리프트 사이즈보다 크고, 그 반대도 마찬가지인 경우에 제 1 LDPC 기반 그래프를 선택할 수도 있다.
선택된 LDPC 기반 그래프 (508) 는 정보 블록을 인코딩하는데 사용하기 위한 특정 LDPC 그래프 (512) 를 선택하기 위해 LDPC 그래프 선택 회로 (510) 에 입력될 수도 있다. 특정 상황에서, 각각의 LDPC 기반 그래프 (508) 는 2 이상의 LDPC 그래프들 (512) 의 세트를 나타낼 수도 있다. 일부 예들에서, LDPC 기반 그래프 (508) 는 특정 범위의 비트 노드 수 내의 비트 노드들의 수 Kb (도 3 에 도시된 행렬 내의 컬럼) 를 갖는 관련 LDPC 그래프 (512) 의 그룹을 나타낸다 (예를 들어, x<=Kb<=y, 여기서 x 및 y 는 관련 LDPC 그래프의 그룹 내의 비트 노드들의 최소 및 최대 수를 정의한다). 일부 예에서, 각각의 LDPC 기반 그래프 (508) 는 관련 LDPC 그래프들 (512) 의 그룹 내의 비트 노드들의 최대 수를 갖는 LDPC 그래프 (512) 에 대응한다. LDPC 그래프 선택 회로 (510) 는 정보 블록을 인코딩하는데 사용하기 위해 관련 LDPC 그래프 (512) 의 그룹 내에서, LDPC 기반 그래프 (508) 일 수도 있는 LDPC 그래프들 (512) 중 하나를 선택할 수도 있다. 특정 LDPC 그래프 (512) 는 예를 들어, CR (502), IBL (504), 리프트 사이즈, 또는 인코더 및/또는 디코더의 성능과 관련될 수도 있는 다른 인자들에 기초하여 선택 될 수도 있다.
도 6 은 프로세싱 시스템 (614) 을 채용하는 예시적인 무선 통신 디바이스 (600) 에 대한 하드웨어 구현의 일 예를 도시하는 개념도이다. 예를 들어, 무선 통신 디바이스 (600) 는 사용자 장비 (UE), 기지국, 또는 무선 통신을 위한 임의의 다른 적절한 장치 또는 수단일 수도 있다.
무선 통신 디바이스 (600) 는 하나 이상의 프로세서들 (604) 을 포함하는 프로세싱 시스템 (614) 으로 구현될 수도 있다. 프로세서들 (604) 의 예들은 마이크로프로세서들, 마이크로제어기들, 디지털 신호 프로세서들 (DSP들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 프로그래밍가능 로직 디바이스들 (PLD들), 상태 머신들, 게이트형 로직, 이산 하드웨어 회로들, 및 본 개시 전반에 걸쳐 설명된 다양한 기능성을 수행하도록 구성된 다른 적합한 하드웨어를 포함한다. 다양한 예들에 있어서, 무선 통신 디바이스 (600) 는 본 명세서에서 설명된 기능들 중 임의의 하나 이상을 수행하도록 구성될 수도 있다. 즉, 무선 통신 디바이스 (600) 에서 이용되는 바와 같이, 프로세서 (604) 는 도 7 내지 도 9 에 설명되고 예시된 프로세스들 중 어느 하나 이상을 구현하는데 사용될 수도 있다.
이 예에 있어서, 프로세싱 시스템 (614) 은 버스 (602) 에 의해 일반적으로 표현되는 버스 아키텍처로 구현될 수도 있다. 버스 (602) 는 프로세싱 시스템 (614) 의 특정 어플리케이션 및 전체 설계 제약들에 의존하는 임의의 수의 상호접속 버스들 및 브리지들을 포함할 수도 있다. 버스 (602) 는 (프로세서 (604) 에 의해 일반적으로 표현된) 하나 이상의 프로세서들, 메모리 (605), 및 (컴퓨터 판독가능 매체 (606) 에 의해 일반적으로 표현된) 컴퓨터 판독가능 매체들을 포함한 다양한 회로들을 함께 통신가능하게 커플링시킨다. 버스 (602) 는 또한, 당업계에 널리 공지되고 따라서 어떠한 추가로 설명되지 않을 타이밍 소스들, 주변기기들, 전압 레귤레이터들, 및 전력 관리 회로들과 같은 다양한 다른 회로들을 링크시킬 수도 있다. 버스 인터페이스 (608) 는 버스 (602) 와 트랜시버 (610) 간의 인터페이스를 제공한다. 트랜시버 (610) 는 송신 매체 (예컨대, 에어) 를 통해 다양한 다른 장치와 통신하는 수단을 제공한다. 장치의 특성에 의존하여, 옵션적인 사용자 인터페이스 (612) (예컨대, 키패드, 디스플레이, 스피커, 마이크로폰, 조이스틱) 가 또한 제공될 수도 있다. 사용자 인터페이스 (612) 는 기지국과 같은 일부 디바이스들에는 제공되지 않을 수도 있다는 것을 이해해야 한다.
프로세서 (604) 는 버스 (602) 의 관리와, 컴퓨터 판독가능 매체 (606) 상에 저장된 소프트웨어의 실행을 포함하는 일반적인 프로세싱을 담당한다. 소프트웨어는, 프로세서 (604) 에 의해 실행될 경우, 프로세싱 시스템 (614) 으로 하여금 임의의 특정 장치에 대해 하기에서 설명되는 다양한 기능들을 수행하게 한다. 컴퓨터 판독가능 매체 (606) 및 메모리 (605) 는 또한, 소프트웨어를 실행할 경우 프로세서 (604) 에 의해 다루어지는 데이터를 저장하기 위해 사용될 수도 있다.
프로세싱 시스템에서의 하나 이상의 프로세서들 (604) 은 소프트웨어를 실행할 수도 있다. 소프트웨어는, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 디스크립션 언어, 또는 기타 등등으로서 지칭되든 간에, 명령들, 명령 세트들, 코드, 코드 세그먼트들, 프로그램 코드, 프로그램들, 서브프로그램들, 소프트웨어 모듈들, 애플리케이션들, 소프트웨어 애플리케이션들, 소프트웨어 패키지들, 루틴들, 서브루틴들, 오브젝트들, 실행가능물들, 실행 스레드들, 프로시저들, 함수들 등을 의미하도록 넓게 해석될 것이다. 소프트웨어는 컴퓨터 판독가능 매체 (606) 상에 상주할 수도 있다. 컴퓨터 판독가능 매체 (606) 는 비일시적인 컴퓨터 판독가능 매체일 수도 있다. 비일시적인 컴퓨터 판독가능 매체는, 예로서, 자기 저장 디바이스 (예컨대, 하드 디스크, 플로피 디스크, 자기 스트립), 광학 디스크 (예컨대, 컴팩트 디스크 (CD) 또는 디지털 다기능 디스크 (DVD)), 스마트 카드, 플래시 메모리 디바이스 (예컨대, 카드, 스틱, 또는 키 드라이브), 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 프로그래밍가능 ROM (PROM), 소거가능한 PROM (EPROM), 전기적으로 소거가능한 PROM (EEPROM), 레지스터, 착탈가능 디스크, 및 컴퓨터에 의해 액세스 및 판독될 수도 있는 소프트웨어 및/또는 명령들을 저장하기 위한 임의의 다른 적합한 매체를 포함한다. 컴퓨터 판독가능 매체는 또한, 예로서, 캐리어파, 송신 라인, 및 컴퓨터에 의해 액세스 및 판독될 수도 있는 소프트웨어 및/또는 명령들을 송신하기 위한 임의의 다른 적합한 매체를 포함할 수도 있다.
컴퓨터 판독가능 매체 (606) 는 프로세싱 시스템 (614) 내에 상주할 수도 있거나, 프로세싱 시스템 (614) 외부에 있을 수도 있거나, 또는 프로세싱 시스템 (614) 을 포함한 다중의 엔티티들에 걸쳐 분산될 수도 있다. 컴퓨터 판독가능 매체 (606) 는 컴퓨터 프로그램 제품에서 구현될 수도 있다. 예로서, 컴퓨터 프로그램 제품은 패키징 재료들에 컴퓨터 판독가능 매체를 포함할 수도 있다. 당업자는 전체 시스템에 부과된 전체 설계 제약들 및 특정 어플리케이션에 의존하여 본 개시 전반에 걸쳐 제시되는 설명된 기능성을 최상으로 구현할 수 있는 방법을 인식할 것이다.
본 개시의 일부 양태들에 있어서, 프로세서 (604) 는 다양한 기능들을 위해 구성된 회로부를 포함할 수도 있다. 예를 들어, 프로세서 (604) 는 주어진 블록 길이의 정보 블록을 수신하고 특정 코드 레이트에 기초한 LDPC 인코딩을 사용하여 정보 블록을 인코딩하도록 구성된 저밀도 패리티 체크 (LDPC) 인코딩 회로 (642) 를 포함할 수도 있다. 일부 예들에서, LDPC 인코딩 회로 (642) 는 예를 들어 메모리 (605) 에서 유지되는 복수의 LDPC 기반 그래프 (615) 로부터 LDPC 기반 그래프를 선택하도록 구성될 수도 있다. LDPC 기반 그래프들 (615) 은 도 5 에 도시된 LDPC 기반 그래프들 (508) 에 대응할 수도 있다. 또한, LDPC 인코딩 회로 (642) 는 도 5 에 도시된 LDPC 기반 그래프 선택 회로 (506) 및 LDPC 그래프 선택 회로 (510) 를 포함할 수도 있다. 그 다음, LDPC 인코딩 회로 (642) 는 LDPC 기반 그래프에 의해 표현된 특정 LDPC 그래프를 선택하고, 선택된 LDPC 그래프를 활용하여 정보 블록을 인코딩하여 트랜시버 (610) 를 경유하여 수신 무선 통신 디바이스로의 무선 에어 인터페이스를 통한 송신을 위한 코드워드를 생성할 수도 있다. 코드워드는 선택된 LDPC 그래프를 활용하여 생성된 패리티 체크 비트들 및 정보 블록의 정보 비트들을 포함한다.
일부 예에서, LDPC 기반 그래프 (615) 는 무선 통신 디바이스가 통신하는 무선 통신 네트워크에 대하여 설계되고, 메모리 (605) 내에 저장될 수도 있다. LDPC 기반 그래프들 (615) 은 예를 들어, 상이한 정보 블록 범위와 각각 연관되는 2 이상의 LDPC 기반 그래프들을 포함할 수도 있다. 예를 들어, LDPC 기반 그래프 (615) 는 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함할 수도 있다. 제 1 정보 블록 길이 범위는 예를 들어, 무선 통신 네트워크에 의해 지원되는 베이스라인 정보 블록 길이 범위 (예를 들어, 100 및 8192 비트 사이) 를 커버할 수도 있다. 제 2 정보 블록 길이 범위는 제 1 정보 블록 길이 범위의 서브세트를 포함하여, 제 2 정보 블록 길이가 제 1 정보 블록 길이 범위 (예를 들어, 100 및 3200 비트 사이) 내에 완전히 포함되거나 또는 제 1 정보 블록 길이 범위 (예를 들어, 50 및 3200 비트 사이) 와 중첩할 수도 있다. 추가의 LDPC 기반 그래프 (615) 가 또한 설계되고, 메모리 (605) 에서 유지될 수도 있다. 예를 들어, 제 3 LDPC 기반 그래프는 제 3 정보 블록 길이 범위와 연관되도록 설계될 수도 있다. 제 3 정보 블록 길이 범위는 또한, 제 1 정보 블록 길이 범위의 서브세트를 포함하여, 제 3 정보 블록 길이가 제 1 정보 블록 길이 범위 (예를 들어, 100 및 6400 비트 사이) 내에 완전히 포함되거나 또는 제 1 및 제 2 정보 블록 길이 범위 (예를 들어, 75 및 6400 비트 사이) 와 중첩할 수도 있다.
LDPC 인코딩 회로 (642) 는 추가로, 정보 블록의 정보 블록 길이에 기초하여 정보 블록을 인코딩하기 위해 복수의 LDPC 기반 그래프 (615) 로부터 LDPC 기반 그래프를 선택하도록 구성될 수도 있다. 일부 예들에서, LDPC 기반 그래프 (615) 중 오직 하나만이 정보 블록의 정보 블록 길이를 지원한다면, LDPC 인코딩 회로 (642) 는 정보 블록 길이를 지원하는 단일 LDPC 기반 그래프 (615) 를 선택할 수도 있다. 그러나, 1 초과의 LDPC 기반 그래프 (615) 가 정보 블록의 정보 블록 길이를 지원한다면, LDPC 인코딩 회로 (642) 는 정보 블록에 대한 LDPC 기반 그래프 (615) 를 선택하기 위해 다른 행렬들을 활용할 수도 있다. 다른 메트릭의 예들은 코드 레이트 및 리프트 사이즈를 포함하지만, 이에 제한되지 않는다.
일부 예들에서, LDPC 기반 그래프들 (615) 의 각각은 무선 통신 네트워크에서 사용될 수도 있는 모든 가능한 코드 레이트들을 커버한다. 이 예에서, LDPC 인코딩 회로 (642) 는 정보 블록의 정보 블록 길이를 생성하기 위해 최고 리프트 사이즈를 활용하는 LDPC 기반 그래프 (615) 를 선택할 수도 있다. 다른 예들에서, 하나 이상의 LDPC 기반 그래프 (615) 는 다른 LDPC 기반 그래프와 상이한 코드 레이트 범위를 커버할 수도 있다. 예를 들어, 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관될 수도 있는 반면, 제 2 LDPC 기반 그래프는 제 1 코드 레이트 범위와 중첩하는 제 2 코드 레이트 범위와 연관되지만, 또한 제 1 코드 레이트 범위 내에 있지 않은 다른 코드레이트들도 포함할 수도 있다. 일부 예들에서, LDPC 기반 그래프 (615) 중 오직 하나만이 정보 블록의 코드 레이트를 지원한다면, LDPC 인코딩 회로 (642) 는 그 코드 레이트를 지원하는 단일 LDPC 기반 그래프 (615) 를 선택할 수도 있다. 그러나, 1 초과의 LDPC 기반 그래프 (615) 가 정보 블록의 코드 레이트를 지원한다면, LDPC 인코딩 회로 (642) 는 정보 블록의 정보 블록 길이를 생성하기 위해 최고 리프트 사이즈를 활용하는 LDPC 기반 그래프 (615) 를 선택할 수도 있다.
일부 예들에서, LDPC 인코딩 회로 (642) 는 LDPC 기반 그래프 (615) 를 선택할 때 수신 무선 통신 디바이스에서의 병렬화 제약을 더 고려할 수도 있다. 병렬화 제약은 수신 무선 통신 디바이스에 의해 병렬로 프로세싱될 수도 있는 에지 메시지의 최대 수를 표시한다. 일부 예에서, 병렬화 제약은 피크 스루풋에 도달하는데 필요한 병렬도 레벨과 동일하거나 더 크다. 예를 들어, 병렬화 제약은 피크 스루풋의 경우에 사용되는 최대 리프트 사이즈와 동일할 수도 있다. 일 실시예에서, 8192 비트의 최대 정보 블록 길이를 달성하기 위해, 대응하는 최대 리프트 사이즈 및 따라서 병렬도는 20 Gb/s 의 피크 스루풋을 달성하기 위해 320 과 동일할 수도 있다. 다른 예에서, 병렬화 제약은 피크 스루풋에 도달하는데 필요한 병렬도 레벨 미만일 수도 있다.
3 개의 LDPC 기반 그래프의 상기 예를 사용하여, LDPC 인코딩 회로 (642) 는 인코딩될 정보 블록의 정보 블록 길이를 생성하기 위해 제 2 LDPC 기반 그래프에 적용된 리프트 사이즈가 병렬화 제약 이하일 경우, 제 2 LDPC 기반 그래프를 선택할 수도 있다. LDPC 인코딩 회로 (642) 는 또한, 정보 블록 길이를 생성하기 위해 제 2 LDPC 기반 그래프에 적용된 리프트 사이즈가 병렬화 제약보다 크고 정보 블록 길이를 생성하기 위해 제 3 LDPC 기반 그래프에 적용된 리프트 사이즈가 병렬화 제약 이하일 경우, 제 3 LDPC 기반 그래프를 선택할 수도 있다. LDPC 인코딩 회로 (642) 는 추가로, 정보 블록 길이를 생성하기 위해 제 3 LDPC 기반 그래프에 적용된 리프트 사이즈가 병렬화 제약보다 클 경우, 제 1 LDPC 기반 그래프를 선택할 수도 있다.
일부 예에서, LDPC 인코딩 회로 (642) 는 정보 블록 길이, 코드 레이트 및/또는 리프트 사이즈 이외의 인자들에 기초하여 LDPC 기반 그래프를 선택할 수도 있다. 예를 들어, LDPC 인코딩 회로 (642) 는 각각의 LDPC 기반 그래프에 대해 수신 무선 통신 디바이스에서 예상되는 디코딩 속도에 기초하여 LDPC 기반 그래프를 선택할 수도 있다 (예를 들어, 병렬화 제약에서 달성된 피크 스루풋 미만인 최고 디코딩 속도를 제공하는 LDPC 기반 그래프가 선택될 수도 있다). LDPC 인코딩 회로 (642) 는 LDPC 인코딩 소프트웨어 (652) 와 협력하여 동작할 수도 있다.
프로세서 (604) 는 트랜시버 (610) 를 통해 송신 무선 통신 디바이스로부터 무선 에어 인터페이스를 통해 코드워드를 수신하고 주어진 블록 길이의 정보 블록을 생성하기 위해 LDPC 디코딩을 활용하여 코드워드를 디코딩하도록 구성된 LDPC 디코딩 회로 (644) 를 더 포함할 수도 있다. 일부 예들에서, LDPC 디코딩 회로 (644) 는 예를 들어, 메모리 (605) 에서 유지되는 복수의 LDPC 기반 그래프 (615) 로부터 LDPC 기반 그래프를 선택하도록 구성될 수도 있다. 그 후에, LDPC 디코딩 회로 (644) 는 LDPC 기반 그래프에 의해 표현된 LDPC 그래프를 선택하고 선택된 LDPC 그래프를 활용하여 코드워드를 디코딩하여 정보 블록을 생성할 수도 있다. LDPC 디코딩 회로 (644) 는 정보 블록의 적어도 정보 블록 길이에 기초하여 코드워드를 디코딩하기 위한 LDPC 기반 그래프를 선택할 수도 있다. LDPC 디코딩 회로 (644) 는 추가로, LDPC 디코딩 회로 (644) 의 코드 레이트, 리프트 사이즈, 병렬화 제약 및/또는 다른 메트릭을 활용하여 LDPC 기반 그래프를 선택할 수도 있다. LDPC 디코딩 회로 (644) 는 LDPC 디코딩 소프트웨어 (654) 와 협력하여 동작할 수도 있다.
도 7 은 본 개시의 일부 양태들에 따른, 저밀도 패리티 체크 (LDPC) 인코딩을 위한 예시적인 프로세스 (700) 를 도시한 플로우 차트이다. 아래에서 설명되는 바와 같이, 일부 또는 모든 예시되는 특징들은 본 개시물의 범위 내의 특정 구현예에서 생략될 수도 있고, 일부 예시되는 특징들은 모든 실시형태들의 구현에 요구되지 않을 수도 있다. 일부 예들에 있어서, 프로세스 (700) 는 도 6 에 예시된 무선 통신 디바이스에 의해 실행될 수도 있다. 일부 예들에서, 프로세스 (700) 는 아래에서 설명되는 기능 또는 알고리즘을 실행하는 임의의 적합한 장치 또는 수단에 의해 실행될 수도 있다.
블록 (702) 에서, 무선 통신 디바이스는 상이한 정보 블록 길이 범위와 각각 연관된, 다수 (예를 들어, 2 이상) 의 LDPC 기반 그래프들을 유지할 수도 있다. 예를 들어, LDPC 기반 그래프는 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함할 수도 있다. 제 1 정보 블록 길이 범위는 예를 들어, 무선 통신 네트워크에 의해 지원되는 베이스라인 정보 블록 길이 범위 (예를 들어, 100 및 8192 비트 사이) 를 커버할 수도 있다. 제 2 정보 블록 길이 범위는 제 1 정보 블록 길이 범위의 서브세트를 포함하여, 제 2 정보 블록 길이가 제 1 정보 블록 길이 범위 (예를 들어, 100 및 3200 비트 사이) 내에 완전히 포함되거나 또는 제 1 정보 블록 길이 범위 (예를 들어, 50 및 3200 비트 사이) 와 중첩할 수도 있다. 추가 LDPC 기반 그래프가 또한 설계될 수도 있다. LDPC 기반 그래프는, 예를 들어 도 6 을 참조하여 도시되고 전술된 메모리 (605) 에서 유지될 수도 있다.
블록 (704) 에서, 무선 통신 디바이스는 주어진 정보 블록 길이의 정보 블록을 인코딩하기 위한 LDPC 기반 그래프를 선택할 수도 있다. LDPC 기반 그래프는 예컨대, 정보 블록의 주어진 정보 블록 길이에 적어도 부분적으로 기초하여 선택될 수도 있다. 예를 들어, 무선 통신 디바이스는 정보 블록의 정보 블록 길이를 지원하는 LDPC 기반 그래프를 선택할 수도 있다. 1 초과의 LDPC 기반 그래프가 정보 블록의 정보 블록 길이를 지원한다면, 무선 통신 디바이스는 LDPC 기반 그래프를 선택하기 위해 코드 레이트 및/또는 리프트 사이즈와 같은 다른 메트릭을 활용할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 인코딩 회로 (642) 는 정보 블록을 인코딩하기 위해 LDPC 기반 그래프를 선택할 수도 있다.
블록 (706) 에서, 무선 통신 디바이스는 선택된 LDPC 기반 그래프를 사용하여 정보 블록을 인코딩하여 LDPC 인코딩 프로세스에 의해 생성된 패리티 체크 비트들 및 정보 블록의 정보 비트들을 포함하는 코드워드를 생성할 수도 있다. 일부 예에서, 무선 통신 디바이스는 정보 블록을 인코딩하기 위해 LDPC 기반 그래프일 수도 있는 LDPC 기반 그래프에 의해 표현된 LDPC 그래프를 선택할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 인코딩 회로 (642) 는 선택 LDPC 기반 그래프를 사용하여 정보 블록을 인코딩할 수도 있다. 블록 (708) 에서, 무선 통신 디바이스는 코드워드를 무선 에어 인터페이스를 통해 수신기 (예를 들어, 수신 무선 통신 디바이스) 로 송신할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 트랜시버 (610) 는 코드워드를 수신 무선 통신 디바이스에 송신할 수도 있다.
도 8 은 본 개시의 일부 양태들에 따른, 저밀도 패리티 체크 (LDPC) 인코딩을 위한 예시적인 프로세스 (800) 를 도시한 플로우 차트이다. 아래에서 설명되는 바와 같이, 일부 또는 모든 예시되는 특징들은 본 개시물의 범위 내의 특정 구현예에서 생략될 수도 있고, 일부 예시되는 특징들은 모든 실시형태들의 구현에 요구되지 않을 수도 있다. 일부 예들에 있어서, 프로세스 (800) 는 도 6 에 예시된 무선 통신 디바이스에 의해 실행될 수도 있다. 일부 예들에서, 프로세스(800)는 아래에서 설명되는 기능 또는 알고리즘을 실행하는 임의의 적합한 장치 또는 수단에 의해 실행될 수도 있다.
블록 (802) 에서, 무선 통신 디바이스는 상이한 정보 블록 길이 범위와 각각 연관된, 다수 (예를 들어, 2 이상) 의 LDPC 기반 그래프들을 유지할 수도 있다. 예를 들어, LDPC 기반 그래프는 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함할 수도 있다. 제 1 정보 블록 길이 범위는 예를 들어, 무선 통신 네트워크에 의해 지원되는 베이스라인 정보 블록 길이 범위 (예를 들어, 100 및 8192 비트 사이) 를 커버할 수도 있다. 제 2 정보 블록 길이 범위는 제 1 정보 블록 길이 범위의 서브세트를 포함하여, 제 2 정보 블록 길이가 제 1 정보 블록 길이 범위 (예를 들어, 100 및 3200 비트 사이) 내에 완전히 포함되거나 또는 제 1 정보 블록 길이 범위 (예를 들어, 50 및 3200 비트 사이) 와 중첩할 수도 있다. 추가 LDPC 기반 그래프가 또한 설계될 수도 있다. LDPC 기반 그래프는, 예를 들어 도 6 을 참조하여 도시되고 전술된 메모리 (605) 에서 유지될 수도 있다.
블록 (804) 에서, 무선 통신 디바이스는 LDPC 코딩을 사용하여 인코딩될 정보 블록의 정보 블록 길이를 수신할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 인코딩 회로 (642) 는 정보 블록의 정보 블록 길이를 수신할 수도 있다. 블록 (806) 에서, 무선 통신 디바이스는 1 초과의 LDPC 기반 그래프가 정보 블록의 정보 블록 길이를 지원하는지의 여부를 결정할 수도 있다.
오직 단일 LDPC 기반 그래프만이 정보 블록의 정보 블록 길이를 지원하는 경우에 (블록 (806) 의 N 브랜치), 블록 (808) 에서, 무선 통신은 정보 블록을 인코딩하기 위한 정보 블록의 정보 블록 길이를 지원하는 LDPC 기반 그래프를 선택할 수도 있다. 1 초과의 LDPC 기반 그래프가 정보 블록의 정보 블록 길이를 지원하는 경우에 (블록 (806) 의 Y 브랜치), 블록 (810) 에서, 무선 통신 디바이스는 정보 블록을 길이 정보 블록의 정보 블록 길이를 생성하는데 필요한 최고 리프트 사이즈를 갖는 LDPC 기반 그래프를 선택할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 인코딩 회로 (642) 는 정보 블록을 인코딩하기 위해 LDPC 기반 그래프를 선택할 수도 있다.
블록 (812) 에서, 무선 통신 디바이스는 선택된 LDPC 기반 그래프를 사용하여 정보 블록을 인코딩하여 LDPC 인코딩 프로세스에 의해 생성된 패리티 체크 비트들 및 정보 블록의 정보 비트들을 포함하는 코드워드를 생성할 수도 있다. 일부 예에서, 무선 통신 디바이스는 정보 블록을 인코딩하기 위해 LDPC 기반 그래프일 수도 있는 LDPC 기반 그래프에 의해 표현된 LDPC 그래프를 선택할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 인코딩 회로 (642) 는 선택 LDPC 기반 그래프를 사용하여 정보 블록을 인코딩할 수도 있다. 블록 (814) 에서, 무선 통신 디바이스는 코드워드를 무선 에어 인터페이스를 통해 수신기 (예를 들어, 수신 무선 통신 디바이스) 로 송신할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 트랜시버 (610) 는 코드워드를 수신 무선 통신 디바이스에 송신할 수도 있다.
도 9 는 본 개시의 일부 양태들에 따른, 저밀도 패리티 체크 (LDPC) 인코딩을 위한 예시적인 프로세스 (900) 를 도시한 플로우 차트이다. 아래에서 설명되는 바와 같이, 일부 또는 모든 예시되는 특징들은 본 개시물의 범위 내의 특정 구현예에서 생략될 수도 있고, 일부 예시되는 특징들은 모든 실시형태들의 구현에 요구되지 않을 수도 있다. 일부 예들에 있어서, 프로세스 (900) 는 도 6 에 예시된 무선 통신 디바이스에 의해 실행될 수도 있다. 일부 예들에서, 프로세스 (900) 는 아래에서 설명되는 기능 또는 알고리즘을 실행하는 임의의 적합한 장치 또는 수단에 의해 실행될 수도 있다.
블록 (902) 에서, 무선 통신 디바이스는 상이한 정보 블록 길이 범위와 각각 연관된, 다수 (예를 들어, 2 이상) 의 LDPC 기반 그래프들을 유지할 수도 있다. 예를 들어, LDPC 기반 그래프는 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함할 수도 있다. 제 1 정보 블록 길이 범위는 예를 들어, 무선 통신 네트워크에 의해 지원되는 베이스라인 정보 블록 길이 범위 (예를 들어, 100 및 8192 비트 사이) 를 커버할 수도 있다. 제 2 정보 블록 길이 범위는 제 1 정보 블록 길이 범위의 서브세트를 포함하여, 제 2 정보 블록 길이가 제 1 정보 블록 길이 범위 (예를 들어, 100 및 3200 비트 사이) 내에 완전히 포함되거나 또는 제 1 정보 블록 길이 범위 (예를 들어, 50 및 3200 비트 사이) 와 중첩할 수도 있다. 추가 LDPC 기반 그래프가 또한 설계될 수도 있다. LDPC 기반 그래프는, 예를 들어 도 6 을 참조하여 도시되고 전술된 메모리 (605) 에서 유지될 수도 있다.
블록 (904) 에서, 무선 통신 디바이스는 특정 코드 레이트를 사용하여 LDPC 인코딩될 정보 블록의 정보 블록 길이를 수신할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 인코딩 회로 (642) 는 정보 블록의 정보 블록 길이를 수신할 수도 있다. 블록 (906) 에서, 무선 통신 디바이스는 1 초과의 LDPC 기반 그래프가 정보 블록의 정보 블록 길이를 지원하는지의 여부를 결정할 수도 있다.
오직 단일 LDPC 기반 그래프만이 정보 블록의 정보 블록 길이를 지원하는 경우에 (블록 (906) 의 N 브랜치), 블록 (908) 에서, 무선 통신은 정보 블록을 인코딩하기 위한 정보 블록의 정보 블록 길이를 지원하는 LDPC 기반 그래프를 선택할 수도 있다. 1 초과의 LDPC 기반 그래프가 정보 블록의 정보 블록 길이를 지원하는 경우에 (블록 (906) 의 Y 브랜치), 블록 (910) 에서, 무선 통신 디바이스는 1 초과의 LDPC 기반 그래프가 정보 블록을 인코딩하기 위한 코드 레이트를 지원하는지의 여부를 결정할 수도 있다.
오직 단일 LDPC 기반 그래프만이 코드 레이트를 지원하는 경우에 (블록 (910) 의 N 브랜치), 블록 (912) 에서, 무선 통신 디바이스는 정보 블록을 인코딩하기 위한 코드 레이트를 지원하는 LDPC 기반 그래프를 선택할 수도 있다. 1 초과의 LDPC 기반 그래프가 코드 레이트를 지원하는 경우에 (블록 (910) 의 Y 브랜치), 블록 (914) 에서, 무선 통신 디바이스는 정보 블록의 정보 블록 길이를 생성하는데 필요한 최고 리프트 사이즈를 갖는 LDPC 기반 그래프를 선택할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 인코딩 회로 (642) 는 정보 블록을 인코딩하기 위해 LDPC 기반 그래프를 선택할 수도 있다.
블록 (916) 에서, 무선 통신 디바이스는 선택된 LDPC 기반 그래프를 사용하여 정보 블록을 인코딩하여 LDPC 인코딩 프로세스에 의해 생성된 패리티 체크 비트들 및 정보 블록의 정보 비트들을 포함하는 코드워드를 생성할 수도 있다. 일부 예에서, 무선 통신 디바이스는 정보 블록을 인코딩하기 위해 LDPC 기반 그래프일 수도 있는 LDPC 기반 그래프에 의해 표현된 LDPC 그래프를 선택할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 인코딩 회로 (642) 는 선택 LDPC 기반 그래프를 사용하여 정보 블록을 인코딩할 수도 있다. 블록 (918) 에서, 무선 통신 디바이스는 코드워드를 무선 에어 인터페이스를 통해 수신기 (예를 들어, 수신 무선 통신 디바이스) 로 송신할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 트랜시버 (610) 는 코드워드를 수신 무선 통신 디바이스에 송신할 수도 있다.
도 10 은 본 개시의 일부 양태들에 따른, 저밀도 패리티 체크 (LDPC) 디코딩을 위한 예시적인 프로세스 (1000) 를 도시한 플로우 차트이다. 아래에서 설명되는 바와 같이, 일부 또는 모든 예시되는 특징들은 본 개시물의 범위 내의 특정 구현예에서 생략될 수도 있고, 일부 예시되는 특징들은 모든 실시형태들의 구현에 요구되지 않을 수도 있다. 일부 예들에 있어서, 프로세스 (1000) 는 도 6 에 예시된 무선 통신 디바이스에 의해 실행될 수도 있다. 일부 예들에서, 프로세스 (1000) 는 아래에서 설명되는 기능 또는 알고리즘을 실행하는 임의의 적합한 장치 또는 수단에 의해 실행될 수도 있다.
블록 (1002) 에서, 무선 통신 디바이스는 상이한 정보 블록 길이 범위와 각각 연관된, 다수 (예를 들어, 2 이상) 의 LDPC 기반 그래프들을 유지할 수도 있다. 예를 들어, LDPC 기반 그래프는 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함할 수도 있다. 제 1 정보 블록 길이 범위는 예를 들어, 무선 통신 네트워크에 의해 지원되는 베이스라인 정보 블록 길이 (예를 들어, 100 및 8192 비트 사이) 를 커버할 수도 있다. 제 2 정보 블록 길이 범위는 제 1 정보 블록 길이 범위의 서브세트를 포함하여, 제 2 정보 블록 길이가 제 1 정보 블록 길이 범위 (예를 들어, 100 및 3200 비트 사이) 내에 완전히 포함되거나 또는 제 1 정보 블록 길이 범위 (예를 들어, 50 및 3200 비트 사이) 와 중첩할 수도 있다. 추가 LDPC 기반 그래프가 또한 설계될 수도 있다. LDPC 기반 그래프는, 예를 들어 도 6 을 참조하여 도시되고 전술된 메모리 (605) 에서 유지될 수도 있다.
블록 (1004) 에서, 무선 통신 디바이스는 송신기 (예를 들어, 송신 무선 통신 디바이스) 로부터 무선 에어 인터페이스를 통해 코드워드를 수신할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 트랜시버 (610) 는 코드워드를 수신할 수도 있다. 블록 (1006) 에서, 무선 통신 디바이스는 주어진 정보 블록 길이의 정보 블록을 포함하는 코드워드를 디코딩하기 위해 LDPC 기반 그래프를 선택할 수도 있다. LDPC 기반 그래프는 예컨대, 정보 블록의 주어진 정보 블록 길이에 적어도 부분적으로 기초하여 선택될 수도 있다. LDPC 기반 그래프를 선택하기 위해, 코드 레이트 및/또는 리프트 사이즈와 같은 다른 메트릭들이 또한 활용될 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 디코딩 회로 (644) 는 정보 블록을 디코딩하기 위해 LDPC 기반 그래프를 선택할 수도 있다.
블록 (1008) 에서, 무선 통신 디바이스는 선택된 LDPC 기반 그래프를 사용하여 코드워드를 디코딩하여 정보 비트들을 포함하는 정보 블록을 생성할 수도 있다. 일부 예들에서, 무선 통신 디바이스는 코드워드를 디코딩하기 위해, LDPC 기반 그래프일 수도 있는 선택된 LDPC 기반 그래프에 의해 표현된 LDPC 그래프를 선택할 수도 있다. 예를 들어, 도 6 을 참조하여 도시되고 전술된 LDPC 디코딩 회로 (644) 는 선택 LDPC 기반 그래프를 사용하여 코드워드를 디코딩할 수도 있다.
일 구성에서, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치 (예를 들어, 도 5 에 도시된 무선 통신 디바이스 (500) 및/또는 도 6 에 도시된 무선 통신 디바이스 (600)) 는 복수의 LDPC 기반 그래프들을 유지하는 수단을 포함하며, 여기서 복수의 LDPC 기반 그래프들은 적어도 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하며, 제 2 정보 블록 길이 범위는 제 1 정보 블록 길이 범위의 서브세트를 포함한다. 그 장치는 또한, 정보 블록의 정보 블록 길이에 기초하여 정보 블록에 대한 복수의 LDPC 기반 그래프들로부터 선택 LDPC 기반 그래프를 선택하는 수단, 선택 LDPC 기반 그래프를 활용하여 정보 블록을 인코딩하여 코드워드를 생성하는 수단, 및 코드워드를 무선 에어 인터페이스를 통해 수신기로 송신하는 수단을 포함한다.
일 양태에서, 복수의 LDPC 기반 그래프들을 유지하기 위한 전술한 수단은 도 6 에 도시된 메모리 (605) 일 수도 있다. 다른 양태에서, 선택 LDPC 기반 그래프를 선택하기 위한 전술한 수단은, 상기 수단에 의해 열거된 기능을 수행하도록 구성된 도 6 에 도시된 프로세서(들) (604) 일 수도 있다. 예를 들어, 선택 LDPC 기반 그래프를 선택하기 위한 전술한 수단은, 도 6 에 도시된 LDPC 인코딩 회로 (642), 도 5 에 도시된 LDPC 기반 그래프 선택 회로 (506), 및/또는 도 5 에 도시된 LDPC 그래프 선택 회로 (510) 를 포함할 수도 있다. 다른 양태에서, 정보 블록을 인코딩하기 위한 전술한 수단은, 상기 수단에 의해 열거된 기능을 수행하도록 구성된 도 6 의 프로세서(들) (604) 일 수도 있다. 예를 들어, 정보 블록을 인코딩하기 위한 전술한 수단은 도 6 에 도시된 LDPC 인코딩 회로 (642) 를 포함할 수도 있다. 또 다른 양태에서, 코드워드를 송신하기 위한 전술한 수단은 도 6 에 도시된 트랜시버 (610) 일 수도 있다. 다른 양태에서, 전술한 수단은 전술한 수단에 의해 언급된 기능들을 수행하도록 구성되는 회로 또는 임의의 장치일 수도 있다.
무선 통신 네트워크의 여러 양태들은 예시적인 구현 예를 참조하여 제시되어 있다. 본 기술분야의 통상의 기술자들이 쉽사리 이해할 바와 같이, 본 개시물 전체에 걸쳐 설명되는 다양한 양태들은 다른 장거리통신 시스템들, 네트워크 아키텍처들 및 통신 표준들로 확장될 수도 있다.
예로서, 다양한 양태들은 LTE (Long Term Evolution), 진화형 패킷 시스템 (EPS), 유니버셜 이동 통신 시스템 (UMTS), 및/또는 GSM (Global System for Mobile) 과 같이, 3GPP에 의해 정의되는 다른 시스템들 내에 구현될 수도 있다. 다양한 양태들은 3세대 파트너십 프로젝트 2 (3GPP2) 에 의해 정의되는 시스템들, 이를테면 CDMA2000 및/또는 EV-DO (Evolution-Data Optimized) 로 또한 확장될 수도 있다. 다른 예들은 IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802.20, 초광대역 (UWB), 블루투스, 및/또는 다른 적합한 시스템들을 채용하는 시스템들 내에 구현될 수도 있다. 채용되는 실제 원거리통신 표준, 네트워크 아키텍처, 및/또는 통신 표준은 특정 애플리케이션과 시스템에 부과되는 전체 설계 제약조건들에 의존할 것이다.
본 개시 내에서, 단어 "예시적인" 은 “예, 사례, 또는 예시로서 기능함” 을 의미하도록 사용된다. "예시적인" 것으로서 본 명세서에서 설명된 임의의 구현 또는 양태는 본 개시의 다른 양태들에 비해 반드시 선호되거나 유리한 것으로서 해석될 필요는 없다. 유사하게, 용어 "양태들" 은 본 개시의 모든 양태들이 논의된 특징, 이점 또는 동작 모드를 포함할 것을 요구하지는 않는다. 용어 "커플링된" 은 본원에서 2 개의 오브젝트들 간의 직접적인 또는 간접적인 커플링을 지칭하도록 사용된다. 예를 들어, 오브젝트 A 가 오브젝트 B 를 물리적으로 접촉하고, 오브젝트 B 가 오브젝트 C 를 접촉한다면, 오브젝트들 A 및 C 은 - 그들이 서로 직접 물리적으로 접촉하지 않는 경우에도 - 서로 커플링된 것으로 고려될 수도 있다. 예를 들면, 심지어 제 1 물체가 제 2 물체와는 결코 물리적으로 접촉하고 있지 않더라도 제 1 물체는 제 2 물체에 커플링될 수도 있다. 용어들 "회로" 및 "회로부" 는 광범위하게 사용되고, 접속되고 구성될 경우, 전자 회로들의 타입에 관한 제한 없이, 본 개시물에서 설명된 기능들의 수행을 가능하게 하는 전자 디바이스들과 컨덕터들의 하드웨어 구현들뿐만 아니라, 프로세서에 의해 실행될 경우, 본 개시물에 개시된 기능들의 수행을 가능하게 하는 정보 및 명령들의 소프트웨어 구현들 양자를 포함하도록 의도된다.
도 1 내지 도 10 에서 예시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 이상은, 단일 컴포넌트, 단계, 특징 또는 기능으로 재배열 및/또는 조합될 수도 있거나 또는 여러 컴포넌트들, 단계들, 또는 기능들로 실시될 수도 있다. 추가적인 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들은 본원에 개시된 신규한 특징들로부터 벗어남 없이 또한 추가될 수도 있다. 도 1 내지 도 6 에 도시된 장치들, 디바이스들, 및/또는 컴포넌트들은 본원에 설명된 방법들, 특징들, 또는 단계들 중 하나 이상을 수행하도록 구성될 수도 있다. 본 명세서에서 설명된 신규한 알고리즘들은 또한 소프트웨어에서 효율적으로 구현되고/되거나 하드웨어에 임베딩될 수도 있다.
개시된 방법들에서의 단계들의 특정한 순서 또는 계층구조는 예시적인 프로세스들 중의 일 예시임이 이해된다. 설계 선호들에 기초하여, 방법들에서의 단계들의 특정 순서 또는 계층구조는 재정렬될 수도 있다는 것이 이해된다. 첨부의 방법 청구항들은 샘플 순서로 여러 단계들의 엘리먼트들을 제시하고, 본원에서 구체적으로 언급되지 않는 한 제시된 특정 순서 또는 계층구조로 제한되지 않는다.

Claims (30)

  1. 저밀도 패리티 체크 (LDPC) 디코딩 방법으로서,
    제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위 또는 코드 레이트 범위 중 적어도 하나와 연관된 제 2 LDPC 기반 그래프를 유지하는 단계;
    송신기로부터 무선 에어 인터페이스를 통해 코드워드를 수신하는 단계;
    정보 블록 길이 또는 상기 코드워드와 연관된 코드 레이트에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 제 1 LDPC 기반 그래프 및 상기 제 2 LDPC 기반 그래프로부터 선택 LDPC 기반 그래프를 선택하는 단계; 및
    상기 정보 블록 길이를 포함하는 정보 블록을 생성하기 위해 상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하는 단계를 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  2. 제 1 항에 있어서,
    상기 정보 블록 길이 또는 상기 코드 레이트에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
    오직 상기 제 1 LDPC 기반 그래프만이 상기 정보 블록의 상기 정보 블록 길이를 지원하는 경우에, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  3. 제 1 항에 있어서,
    상기 정보 블록 길이 또는 상기 코드 레이트에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
    상기 정보 블록 길이 및 상기 선택 LDPC 기반 그래프에 적용되는 리프트 사이즈에 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  4. 제 3 항에 있어서,
    상기 정보 블록 길이 및 상기 리프트 사이즈에 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
    상기 정보 블록 길이를 생성하기 위해 상기 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 사이즈가 상기 정보 블록 길이를 생성하기 위해 상기 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 사이즈보다 큰 경우, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  5. 제 1 항에 있어서,
    상기 정보 블록 길이 또는 상기 코드 레이트에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
    상기 정보 블록 길이 및 상기 코드워드를 생성하기 위해 상기 정보 블록을 인코딩하는 데 활용되는 상기 코드 레이트에 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  6. 제 1 항에 있어서,
    상기 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 상기 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  7. 제 6 항에 있어서,
    상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위와 중첩하고, 상기 제 1 코드 레이트 범위 외부의 추가 코드 레이트들을 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  8. 제 6 항에 있어서,
    추가로 상기 정보 블록 길이 또는 상기 코드 레이트에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
    오직 상기 제 1 코드 레이트 범위만이 상기 정보 블록을 인코딩하기 위해 활용된 상기 코드 레이트를 포함하는 경우에, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  9. 제 1 항에 있어서,
    상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위와 중첩하고, 상기 제 1 정보 블록 길이 범위 외부의 추가 정보 블록 길이들을 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  10. 제 1 항에 있어서,
    상기 제 2 LDPC 기반 그래프는 상기 제 2 정보 블록 길이 범위 및 상기 코드 레이트 범위와 연관되는, 저밀도 패리티 체크 (LDPC) 디코딩 방법.
  11. 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치로서,
    트랜시버;
    메모리; 및
    상기 트랜시버 및 상기 메모리에 통신가능하게 커플링된 프로세서를 포함하고,
    상기 프로세서는,
    상기 메모리 내에서, 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위 또는 코드 레이트 범위 중 적어도 하나와 연관된 제 2 LDPC 기반 그래프를 유지하고,
    상기 트랜시버를 통해 송신기로부터 무선 에어 인터페이스를 통해 코드워드를 수신하고,
    정보 블록 길이 또는 상기 코드워드와 연관된 코드 레이트에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 제 1 LDPC 기반 그래프 및 상기 제 2 LDPC 기반 그래프로부터 선택 LDPC 기반 그래프를 선택하고, 그리고
    상기 정보 블록 길이를 포함하는 정보 블록을 생성하기 위해 상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하도록
    구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  12. 제 11 항에 있어서,
    상기 프로세서는 추가로,
    오직 상기 제 1 LDPC 기반 그래프만이 상기 정보 블록의 상기 정보 블록 길이를 지원하는 경우에, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하도록
    구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  13. 제 11 항에 있어서,
    상기 프로세서는 추가로,
    추가로 상기 선택 LDPC 기반 그래프에 적용되는 리프트 사이즈에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하도록
    구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  14. 제 13 항에 있어서,
    상기 프로세서는 추가로,
    상기 정보 블록 길이를 생성하기 위해 상기 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 사이즈가 상기 정보 블록 길이를 생성하기 위해 상기 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 사이즈보다 큰 경우, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하도록
    구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  15. 제 11 항에 있어서,
    상기 프로세서는 추가로,
    상기 정보 블록 길이 및 상기 코드워드를 생성하기 위해 상기 정보 블록을 인코딩하는 데 활용되는 상기 코드 레이트에 기초하여 상기 선택 LDPC 기반 그래프를 선택하도록
    구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  16. 제 11 항에 있어서,
    상기 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 상기 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  17. 제 16 항에 있어서,
    상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위와 중첩하고, 상기 제 1 코드 레이트 범위 외부의 추가 코드 레이트들을 포함하는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  18. 제 16 항에 있어서,
    상기 프로세서는 추가로,
    오직 상기 제 1 코드 레이트 범위만이 상기 코드워드를 생성하기 위해 상기 정보 블록을 인코딩하는 데 활용되는 상기 코드 레이트를 포함하는 경우에, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하도록
    구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  19. 제 11 항에 있어서,
    상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위와 중첩하고, 상기 제 1 정보 블록 길이 범위 외부의 추가 정보 블록 길이들을 포함하는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  20. 제 11 항에 있어서,
    상기 제 2 LDPC 기반 그래프는 상기 제 2 정보 블록 길이 범위 및 상기 코드 레이트 범위와 연관되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치.
  21. 무선 통신 디바이스로서,
    제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위 또는 코드 레이트 범위 중 적어도 하나와 연관된 제 2 LDPC 기반 그래프를 유지하는 수단;
    송신기로부터 무선 에어 인터페이스를 통해 코드워드를 수신하는 수단;
    정보 블록 길이 또는 상기 코드워드와 연관된 코드 레이트에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 제 1 LDPC 기반 그래프 및 상기 제 2 LDPC 기반 그래프로부터 선택 LDPC 기반 그래프를 선택하는 수단; 및
    상기 정보 블록 길이를 포함하는 정보 블록을 생성하기 위해 상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하는 수단을 포함하는, 무선 통신 디바이스.
  22. 제 21 항에 있어서,
    상기 선택 LDPC 기반 그래프를 선택하는 수단은,
    오직 상기 제 1 LDPC 기반 그래프만이 상기 정보 블록의 상기 정보 블록 길이를 지원하는 경우에, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하는 수단을 더 포함하는, 무선 통신 디바이스.
  23. 제 21 항에 있어서,
    상기 선택 LDPC 기반 그래프를 선택하는 수단은,
    상기 정보 블록 길이 및 상기 코드워드를 생성하기 위해 상기 정보 블록을 인코딩하는 데 활용되는 상기 코드 레이트에 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 수단을 더 포함하는, 무선 통신 디바이스.
  24. 제 21 항에 있어서,
    상기 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 상기 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되며,
    상기 선택 LDPC 기반 그래프를 선택하는 수단은,
    오직 상기 제 1 코드 레이트 범위만이 상기 코드워드를 생성하기 위해 상기 정보 블록을 인코딩하는 데 활용되는 상기 코드 레이트를 포함하는 경우에, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하는 수단을 더 포함하는, 무선 통신 디바이스.
  25. 제 24 항에 있어서,
    상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위와 중첩하고, 상기 제 1 코드 레이트 범위 외부의 추가 코드 레이트들을 포함하는, 무선 통신 디바이스.
  26. 제 21 항에 있어서,
    상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위와 중첩하고, 상기 제 1 정보 블록 길이 범위 외부의 추가 정보 블록 길이들을 포함하는, 무선 통신 디바이스.
  27. 컴퓨터 실행가능 코드를 저장한 비-일시적 컴퓨터 판독가능 저장 매체로서, 컴퓨터로 하여금
    제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위 또는 코드 레이트 범위 중 적어도 하나와 연관된 제 2 LDPC 기반 그래프를 유지하게 하고,
    송신기로부터 무선 에어 인터페이스를 통해 코드워드를 수신하게 하고,
    정보 블록 길이 또는 상기 코드워드와 연관된 코드 레이트에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 제 1 LDPC 기반 그래프 및 상기 제 2 LDPC 기반 그래프로부터 선택 LDPC 기반 그래프를 선택하게 하고, 그리고
    상기 정보 블록 길이를 포함하는 정보 블록을 생성하기 위해 상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하게 하기 위한
    코드를 포함하는, 비-일시적 컴퓨터 판독가능 저장 매체.
  28. 제 27 항에 있어서,
    상기 컴퓨터로 하여금
    오직 상기 제 1 LDPC 기반 그래프만이 상기 정보 블록의 상기 정보 블록 길이를 지원하는 경우에, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하게 하기 위한 코드를 더 포함하는, 비-일시적 컴퓨터 판독가능 저장 매체.
  29. 제 27 항에 있어서,
    상기 컴퓨터로 하여금
    상기 정보 블록 길이 및 상기 코드워드를 생성하기 위해 상기 정보 블록을 인코딩하는 데 활용되는 상기 코드 레이트에 기초하여 상기 선택 LDPC 기반 그래프를 선택하게 하기 위한 코드를 더 포함하는, 비-일시적 컴퓨터 판독가능 저장 매체.
  30. 제 27 항에 있어서,
    상기 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 상기 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되며,
    상기 컴퓨터로 하여금
    오직 상기 제 1 코드 레이트 범위만이 상기 코드워드를 생성하기 위해 상기 정보 블록을 인코딩하는 데 활용되는 상기 코드 레이트를 포함하는 경우에, 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하게 하기 위한 코드를 더 포함하는, 비-일시적 컴퓨터 판독가능 저장 매체.
KR1020207013904A 2017-02-06 2018-01-19 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 KR20200056486A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762455450P 2017-02-06 2017-02-06
US62/455,450 2017-02-06
US15/709,400 2017-09-19
US15/709,400 US10340949B2 (en) 2017-02-06 2017-09-19 Multiple low density parity check (LDPC) base graph design
PCT/US2018/014528 WO2018144251A1 (en) 2017-02-06 2018-01-19 Multiple low density parity check (ldpc) base graph design

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022922A Division KR102114596B1 (ko) 2017-02-06 2018-01-19 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계

Publications (1)

Publication Number Publication Date
KR20200056486A true KR20200056486A (ko) 2020-05-22

Family

ID=63038031

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020197022922A KR102114596B1 (ko) 2017-02-06 2018-01-19 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계
KR1020207013904A KR20200056486A (ko) 2017-02-06 2018-01-19 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계
KR1020197022930A KR20190107056A (ko) 2017-02-06 2018-01-19 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197022922A KR102114596B1 (ko) 2017-02-06 2018-01-19 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197022930A KR20190107056A (ko) 2017-02-06 2018-01-19 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계

Country Status (18)

Country Link
US (3) US10340949B2 (ko)
EP (1) EP3577763A1 (ko)
JP (2) JP6980797B2 (ko)
KR (3) KR102114596B1 (ko)
CN (1) CN110268635B (ko)
AU (1) AU2018214491B2 (ko)
BR (1) BR112019015528A2 (ko)
CA (1) CA3049454A1 (ko)
CL (1) CL2019002177A1 (ko)
CO (1) CO2019008498A2 (ko)
IL (1) IL268314A (ko)
MX (1) MX2019008942A (ko)
NZ (1) NZ754843A (ko)
PH (1) PH12019501554A1 (ko)
RU (1) RU2749772C2 (ko)
SG (1) SG11201905827RA (ko)
TW (1) TWI744463B (ko)
WO (1) WO2018144251A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
US10340949B2 (en) 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
CN108809509B (zh) * 2017-05-05 2021-01-22 电信科学技术研究院 低密度奇偶校验码的基础图选择方法及装置
US10312939B2 (en) 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
CN109391367B (zh) * 2017-08-11 2022-12-30 华为技术有限公司 通信方法和装置
MA47865B1 (fr) * 2017-08-24 2020-09-30 Ericsson Telefon Ab L M Sélection de graphe de base pour une nouvelle radio 3gpp
WO2019164515A1 (en) * 2018-02-23 2019-08-29 Nokia Technologies Oy Ldpc codes for 3gpp nr ultra-reliable low-latency communications
WO2020145516A1 (ko) * 2019-01-07 2020-07-16 엘지전자 주식회사 무선 통신 시스템에서 저밀도 패리티 체크 행렬을 이용한 채널 코딩을 수행하는 방법 및 장치
US20220231701A1 (en) * 2021-01-20 2022-07-21 Nvidia Corporation Technique to perform decoding of wireless communications signal data
US20240056133A1 (en) * 2022-08-12 2024-02-15 Qualcomm Incorporated Ldpc base graph selection systems and methods

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633865B1 (en) 1999-12-23 2003-10-14 Pmc-Sierra Limited Multithreaded address resolution system
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6961888B2 (en) 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
US6957375B2 (en) * 2003-02-26 2005-10-18 Flarion Technologies, Inc. Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation
US7231557B2 (en) * 2003-04-02 2007-06-12 Qualcomm Incorporated Methods and apparatus for interleaving in a block-coherent communication system
US7036720B2 (en) * 2003-06-25 2006-05-02 Centre National De La Recherche Scientifique (Cnrs) Method and apparatus for resolution of problems using constrained discrete variables
TWI272777B (en) * 2003-08-08 2007-02-01 Intel Corp Method and apparatus for varying lengths of low density parity check codewords
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US7237181B2 (en) * 2003-12-22 2007-06-26 Qualcomm Incorporated Methods and apparatus for reducing error floors in message passing decoders
CN101076946B (zh) * 2004-06-24 2012-05-30 Lg电子株式会社 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置
US7127659B2 (en) * 2004-08-02 2006-10-24 Qualcomm Incorporated Memory efficient LDPC decoding methods and apparatus
AU2005273169B2 (en) 2004-08-16 2008-09-11 Nokia Technologies Oy Apparatus and method for coding/decoding block low density parity check code with variable block length
US7996746B2 (en) * 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US7630350B2 (en) * 2005-06-06 2009-12-08 Broadcom Corporation Method and system for parsing bits in an interleaver for adaptive modulations in a multiple input multiple output (MIMO) wireless local area network (WLAN) system
CN100502245C (zh) * 2005-10-21 2009-06-17 中兴通讯股份有限公司 支持任何码率/码长的低密度奇偶校验码编码装置和方法
KR100833515B1 (ko) 2006-12-05 2008-05-29 한국전자통신연구원 가변 정보 길이 및 가변 부호율을 가진 ldpc 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치
BRPI0806757A2 (pt) * 2007-01-24 2011-09-13 Qualcomm Inc encodificação e decodificação de ldpc de pacotes de tamanhos variáveis
US7861134B2 (en) * 2007-02-28 2010-12-28 Cenk Kose Methods and systems for LDPC coding
US7912028B2 (en) * 2007-05-31 2011-03-22 Agere Systems Inc. Reducing false detection in an HSDPA 3G terminal
CN101141133B (zh) * 2007-10-23 2011-09-14 北京邮电大学 一种结构化低密度校验码的编码方法
US8219876B2 (en) * 2007-10-24 2012-07-10 Core Wireless Licensing, S.a.r.l. Method, apparatus, computer program product and device providing semi-parallel low density parity check decoding using a block structured parity check matrix
US20090113256A1 (en) * 2007-10-24 2009-04-30 Nokia Corporation Method, computer program product, apparatus and device providing scalable structured high throughput LDPC decoding
CN101897152B (zh) * 2007-11-12 2014-01-15 马维尔国际有限公司 活动空闲通信系统
KR101503058B1 (ko) * 2008-02-26 2015-03-18 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR20100058260A (ko) * 2008-11-24 2010-06-03 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법
US8433972B2 (en) 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
US8595589B2 (en) 2011-09-30 2013-11-26 Mitsubishi Electric Research Laboratories, Inc. Quasi-cyclic low-density parity-check codes
CN102571105B (zh) * 2012-02-24 2014-03-12 西安电子科技大学 一种逼近信道容量的码率可变ldpc码的编码方法
EP2951925B1 (en) 2013-01-31 2020-07-15 Intracom S.A. Telecom Solutions Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength
US20160012465A1 (en) * 2014-02-08 2016-01-14 Jeffrey A. Sharp System and method for distributing, receiving, and using funds or credits and apparatus thereof
EP3243354A1 (en) * 2015-01-09 2017-11-15 Interdigital Patent Holdings, Inc. Methods, apparatuses and systems for supporting multi-user transmissions in a wireless local area network (wlan) system
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
CN116683917A (zh) 2016-09-30 2023-09-01 中兴通讯股份有限公司 准循环ldpc编译码方法、装置及ldpc编译码器
KR102539912B1 (ko) 2017-02-03 2023-06-02 아이디에이씨 홀딩스, 인크. Ldpc 베이스 매트릭스 선택에 따른 코드 블록 세그먼트화
US10340949B2 (en) 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
CN108809328B (zh) * 2017-05-05 2024-05-17 华为技术有限公司 信息处理的方法、通信装置
US10735134B2 (en) * 2017-08-11 2020-08-04 Qualcomm Incorporated Self-decodable redundancy versions for low-density parity-check codes
US11683393B2 (en) * 2019-09-11 2023-06-20 Intel Corporation Framework for computing in radio access network (RAN)

Also Published As

Publication number Publication date
RU2019124194A3 (ko) 2021-05-20
IL268314A (en) 2019-09-26
JP6937808B2 (ja) 2021-09-22
RU2749772C2 (ru) 2021-06-16
MX2019008942A (es) 2019-09-11
KR20190107056A (ko) 2019-09-18
SG11201905827RA (en) 2019-08-27
KR20190094485A (ko) 2019-08-13
AU2018214491A1 (en) 2019-07-18
US11277151B2 (en) 2022-03-15
JP6980797B2 (ja) 2021-12-15
JP2020005316A (ja) 2020-01-09
US10560118B2 (en) 2020-02-11
CL2019002177A1 (es) 2019-12-20
BR112019015528A2 (pt) 2020-03-17
PH12019501554A1 (en) 2020-09-14
AU2018214491B2 (en) 2022-06-09
TW201841474A (zh) 2018-11-16
NZ754843A (en) 2023-01-27
CO2019008498A2 (es) 2019-08-20
TWI744463B (zh) 2021-11-01
CN110268635B (zh) 2023-06-20
CA3049454A1 (en) 2018-08-09
RU2019124194A (ru) 2021-03-09
CN110268635A (zh) 2019-09-20
JP2020507280A (ja) 2020-03-05
US20200119749A1 (en) 2020-04-16
US10340949B2 (en) 2019-07-02
EP3577763A1 (en) 2019-12-11
KR102114596B1 (ko) 2020-05-22
US20180226988A1 (en) 2018-08-09
US20180226989A1 (en) 2018-08-09
WO2018144251A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
KR102114596B1 (ko) 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계
KR102652057B1 (ko) 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭
JP7050785B2 (ja) 密度進化を用いたポーラー符号構築のためのネスト化構造
US20180019766A1 (en) Pipelining for polar code list decoding
JP7102437B2 (ja) ポーラーコードのための効率的インターリーバ設計
KR102521141B1 (ko) 폴라 코드를 위한 효율적인 인터리버 설계
US20180097724A1 (en) Tree structured spreading codes
WO2019028590A1 (en) ANTICIPATED STOP OF POLAR CODES USING DISTRIBUTED CYCLIC REDUNDANCY MONITORING

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision