JP6980797B2 - 複数の低密度パリティチェック(ldpc)ベースグラフの設計 - Google Patents
複数の低密度パリティチェック(ldpc)ベースグラフの設計 Download PDFInfo
- Publication number
- JP6980797B2 JP6980797B2 JP2019541418A JP2019541418A JP6980797B2 JP 6980797 B2 JP6980797 B2 JP 6980797B2 JP 2019541418 A JP2019541418 A JP 2019541418A JP 2019541418 A JP2019541418 A JP 2019541418A JP 6980797 B2 JP6980797 B2 JP 6980797B2
- Authority
- JP
- Japan
- Prior art keywords
- ldpc
- information block
- graph
- block length
- code rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Mobile Radio Communication Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
本出願は、2017年2月6日に米国特許商標庁に出願した米国特許仮出願第62/455,450号、および2017年9月19日に米国特許商標庁に出願した米国特許非仮出願第15/709,400号の優先権および利益を主張し、その内容全体は、その全体が以下に完全に記載されるかのように、またすべての適用可能な目的のために、参照により本明細書に組み込まれる。
102 マクロセル、セル、サービングセル
104 マクロセル、セル
106 マクロセル、セル、近隣セル
108 スモールセル、セル
110 基地局、サービング基地局
112 基地局
114 基地局、第3の基地局
116 リモート無線ヘッド(RRH)、基地局
118 基地局
120 クアッドコプターまたはドローン、モバイル基地局、基地局
122 UE
124 UE
126 UE
127 ピアツーピア(P2P)信号またはサイドリンク信号
128 UE
130 UE
132 UE
134 UE
136 UE
138 UE、スケジューリングエンティティ
140 UE
142 UE
202 第1のワイヤレス通信デバイス、ワイヤレス通信デバイス、第1の(送信側)ワイヤレス通信デバイス
204 第2のワイヤレス通信デバイス、ワイヤレス通信デバイス、第2の(受信側)ワイヤレス通信デバイス
206 通信チャネル
208 ノイズ
222 ソース
224 エンコーダ
242 デコーダ
244 シンク
400 LDPCグラフ、グラフ
402 ビットノード(BN1〜BN12)、ノード
404 パリティノード(PN1〜PN9)、ノード
406 エッジ
500 ワイヤレス通信デバイス
502 コードレート(CR)
504 情報ブロック長(IBL)
506 LDPCベース選択回路構成
508 LDPCベースグラフ
510 LDPCグラフ選択回路構成
512 LDPCグラフ
600 ワイヤレス通信デバイス
602 バス
604 プロセッサ
605 メモリ
606 コンピュータ可読媒体
608 バスインターフェース
610 トランシーバ
612 ユーザインターフェース
614 処理システム
615 LDPCベースグラフ
642 低密度パリティチェック(LDPC)符号化回路構成
644 LDPC復号回路構成
654 LDPC復号ソフトウェア
700 プロセス
800 プロセス
900 プロセス
1000 プロセス
Claims (19)
- 低密度パリティチェック(LDPC)符号化の方法であって、
複数のLDPCベースグラフを維持するステップであって、
前記複数のLDPCベースグラフが、第1の情報ブロック長範囲に関連する第1のLDPCベースグラフと、第2の情報ブロック長範囲に関連する第2のLDPCベースグラフとを少なくとも含み、
前記第1の情報ブロック長範囲がベースライン情報ブロック長範囲をカバーし、
前記ベースライン情報ブロック長範囲は、ワイヤレス通信ネットワーク内で利用される情報ブロック長のすべてをカバーし、
前記第2の情報ブロック長範囲が前記第1の情報ブロック長範囲のサブセットを含む、ステップと、
情報ブロックの情報ブロック長に少なくとも部分的に基づいて、前記情報ブロックに対する選択LDPCベースグラフを前記複数のLDPCベースグラフから選択するステップと、
コードワードを生成するために、前記選択LDPCベースグラフとリフトサイズとを利用して前記情報ブロックを符号化するステップと、
ワイヤレスエアインターフェースを介して前記コードワードを送信するステップと
を含み、
前記情報ブロックの前記情報ブロック長に少なくとも部分的に基づいて、前記情報ブロックに対する前記選択LDPCベースグラフを前記選択するステップが、
前記複数のLDPCベースグラフが前記情報ブロックの前記情報ブロック長をサポートする場合、前記リフトサイズまたは前記情報ブロックを符号化するために利用されるコードレートにさらに基づいて、前記選択LDPCベースグラフを選択するステップをさらに含む、方法。 - 前記情報ブロックの前記情報ブロック長に少なくとも部分的に基づいて、前記情報ブロックに対する前記選択LDPCベースグラフを前記選択するステップが、
前記第1のLDPCベースグラフのみが前記情報ブロックの前記情報ブロック長をサポートする場合、前記維持されたLDPCベースグラフの中から前記選択LDPCベースグラフとして前記第1のLDPCベースグラフを選択するステップ
をさらに含む、請求項1に記載の方法。 - 前記複数のLDPCベースグラフが前記情報ブロックの前記情報ブロック長をサポートする場合、前記リフトサイズにさらに基づいて、前記選択LDPCベースグラフを前記選択するステップが、
前記情報ブロック長を生成するために前記第1のLDPCベースグラフに適用される第1のリフトサイズが、前記情報ブロック長を生成するために前記第2のLDPCベースグラフに適用される第2のリフトサイズよりも大きい場合、前記選択LDPCベースグラフとして前記第1のLDPCベースグラフを選択するステップ
をさらに含む、請求項1に記載の方法。 - 前記第1のLDPCベースグラフが第1のコードレート範囲に関連付けられ、前記第2のLDPCベースグラフが第2のコードレート範囲に関連付けられ、前記第2のコードレート範囲が前記第1のコードレート範囲のサブセットを含む、請求項1に記載の方法。
- 前記第2のコードレート範囲が、前記第1のコードレート範囲に重複し、前記第1のコードレート範囲外の追加のコードレートを含む、請求項4に記載の方法。
- 前記複数のLDPCベースグラフが前記情報ブロックの前記情報ブロック長をサポートする場合、前記情報ブロックを符号化するために利用される前記コードレートにさらに基づいて、前記選択LDPCベースグラフを前記選択するステップが、
前記第1のコードレート範囲のみが前記情報ブロックを符号化するために利用される前記コードレートを含む場合、前記維持されたLDPCベースグラフの中から前記選択LDPCベースグラフとして前記第1のLDPCベースグラフを選択するステップ
をさらに含む、請求項4に記載の方法。 - 前記複数のLDPCベースグラフが前記情報ブロックの前記情報ブロック長をサポートする場合、前記情報ブロックを符号化するために利用される前記コードレートにさらに基づいて、前記選択LDPCベースグラフを前記選択するステップが、
前記リフトサイズにさらに少なくとも部分的に基づいて、前記選択LDPCベースグラフを選択するステップ
をさらに含む、請求項6に記載の方法。 - 前記複数のLDPCベースグラフが前記情報ブロックの前記情報ブロック長をサポートする場合、前記選択LDPCベースグラフに適用される前記リフトサイズにさらに基づいて、前記選択LDPCベースグラフを前記選択するステップが、
前記情報ブロック長を生成するために前記第1のLDPCベースグラフに適用される第1のリフトサイズが、前記情報ブロック長を生成するために前記第2のLDPCベースグラフに適用される第2のリフトサイズよりも大きい場合、前記選択LDPCベースグラフとして前記第1のLDPCベースグラフを選択するステップ
をさらに含む、請求項7に記載の方法。 - 前記第2の情報ブロック長範囲が、前記第1の情報ブロック長範囲に重複し、前記第1の情報ブロック長範囲外の追加の情報ブロック長を含む、請求項1に記載の方法。
- 前記複数のLDPCベースグラフが、第3の情報ブロック長範囲に関連する第3のLDPCベースグラフをさらに含み、前記第3の情報ブロック長範囲が、前記第2の情報ブロック長範囲を含む前記第1の情報ブロック長範囲の追加のサブセットを含む、請求項1に記載の方法。
- 前記コードワードを生成するために、前記選択LDPCベースグラフを利用して前記情報ブロックを前記符号化するステップが、
前記情報ブロックを符号化するために、前記選択LDPCベースグラフによって表されるLDPCグラフを選択するステップ
をさらに含む、請求項1に記載の方法。 - 前記複数のLDPCベースグラフの各々が、各々がそれぞれのビットノード範囲内のそれぞれの数のビットノードを含む、それぞれの複数のLDPCグラフを表す、請求項11に記載の方法。
- 低密度パリティチェック(LDPC)コーディングのために構成された装置であって、
トランシーバと、
メモリと、
前記トランシーバと前記メモリと通信可能に結合されたプロセッサと
を含み、
前記プロセッサが、
複数のLDPCベースグラフを維持することであって、
前記複数のLDPCベースグラフが、第1の情報ブロック長範囲に関連する第1のLDPCベースグラフと、第2の情報ブロック長範囲に関連する第2のLDPCベースグラフとを少なくとも含み、
前記第1の情報ブロック長範囲がベースライン情報ブロック長範囲をカバーし、
前記ベースライン情報ブロック長範囲は、ワイヤレス通信ネットワーク内で利用される情報ブロック長のすべてをカバーし、
前記第2の情報ブロック長範囲が前記第1の情報ブロック長範囲のサブセットを含む、維持することと、
情報ブロックの情報ブロック長に少なくとも部分的に基づいて、前記情報ブロックに対する選択LDPCベースグラフを前記複数のLDPCベースグラフから選択することと、
コードワードを生成するために、前記選択LDPCベースグラフとリフトサイズとを利用して前記情報ブロックを符号化することと、
トランシーバを介してワイヤレスエアインターフェースを介して前記コードワードを送信することと
を行うように構成され、
前記情報ブロックの前記情報ブロック長に少なくとも部分的に基づいて、前記情報ブロックに対する前記選択LDPCベースグラフを前記選択することが、
前記複数のLDPCベースグラフが前記情報ブロックの前記情報ブロック長をサポートする場合、前記リフトサイズまたは前記情報ブロックを符号化するために利用されるコードレートにさらに基づいて、前記選択LDPCベースグラフを選択することをさらに含む、装置。 - 前記プロセッサが、
前記第1のLDPCベースグラフのみが前記情報ブロックの前記情報ブロック長をサポートする場合、前記維持されたLDPCベースグラフの中から前記選択LDPCベースグラフとして前記第1のLDPCベースグラフを選択する
ようにさらに構成される、請求項13に記載の装置。 - 前記プロセッサが、前記複数のLDPCベースグラフが前記情報ブロックの前記情報ブロック長をサポートする場合、
前記情報ブロック長を生成するために前記第1のLDPCベースグラフに適用される第1のリフトサイズが、前記情報ブロック長を生成するために前記第2のLDPCベースグラフに適用される第2のリフトサイズよりも大きい場合、前記選択LDPCベースグラフとして前記第1のLDPCベースグラフを選択する
ようにさらに構成される、請求項13に記載の装置。 - 前記第1のLDPCベースグラフが第1のコードレート範囲に関連付けられ、前記第2のLDPCベースグラフが第2のコードレート範囲に関連付けられ、前記第2のコードレート範囲が前記第1のコードレート範囲のサブセットを含む、請求項13に記載の装置。
- 前記第2のコードレート範囲が、前記第1のコードレート範囲に重複し、前記第1のコードレート範囲外の追加のコードレートを含む、請求項16に記載の装置。
- 前記プロセッサが、前記複数のLDPCベースグラフが前記情報ブロックの前記情報ブロック長をサポートする場合、
前記第1のコードレート範囲のみが前記情報ブロックを符号化するために利用される前記コードレートを含む場合、前記維持されたLDPCベースグラフの中から前記選択LDPCベースグラフとして前記第1のLDPCベースグラフを選択する
ようにさらに構成される、請求項16に記載の装置。 - 前記プロセッサが、
前記情報ブロックを符号化するために、前記選択LDPCベースグラフによって表されるLDPCグラフを選択する
ようにさらに構成される、請求項13に記載の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019182139A JP6937808B2 (ja) | 2017-02-06 | 2019-10-02 | 複数の低密度パリティチェック(ldpc)ベースグラフの設計 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762455450P | 2017-02-06 | 2017-02-06 | |
US62/455,450 | 2017-02-06 | ||
US15/709,400 US10340949B2 (en) | 2017-02-06 | 2017-09-19 | Multiple low density parity check (LDPC) base graph design |
US15/709,400 | 2017-09-19 | ||
PCT/US2018/014528 WO2018144251A1 (en) | 2017-02-06 | 2018-01-19 | Multiple low density parity check (ldpc) base graph design |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019182139A Division JP6937808B2 (ja) | 2017-02-06 | 2019-10-02 | 複数の低密度パリティチェック(ldpc)ベースグラフの設計 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020507280A JP2020507280A (ja) | 2020-03-05 |
JP6980797B2 true JP6980797B2 (ja) | 2021-12-15 |
Family
ID=63038031
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019541418A Active JP6980797B2 (ja) | 2017-02-06 | 2018-01-19 | 複数の低密度パリティチェック(ldpc)ベースグラフの設計 |
JP2019182139A Active JP6937808B2 (ja) | 2017-02-06 | 2019-10-02 | 複数の低密度パリティチェック(ldpc)ベースグラフの設計 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019182139A Active JP6937808B2 (ja) | 2017-02-06 | 2019-10-02 | 複数の低密度パリティチェック(ldpc)ベースグラフの設計 |
Country Status (18)
Country | Link |
---|---|
US (3) | US10340949B2 (ja) |
EP (1) | EP3577763A1 (ja) |
JP (2) | JP6980797B2 (ja) |
KR (3) | KR102114596B1 (ja) |
CN (1) | CN110268635B (ja) |
AU (1) | AU2018214491B2 (ja) |
BR (1) | BR112019015528A2 (ja) |
CA (1) | CA3049454A1 (ja) |
CL (1) | CL2019002177A1 (ja) |
CO (1) | CO2019008498A2 (ja) |
IL (1) | IL268314A (ja) |
MX (1) | MX2019008942A (ja) |
NZ (1) | NZ754843A (ja) |
PH (1) | PH12019501554A1 (ja) |
RU (1) | RU2749772C2 (ja) |
SG (1) | SG11201905827RA (ja) |
TW (1) | TWI744463B (ja) |
WO (1) | WO2018144251A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
US10340949B2 (en) | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
CN108809509B (zh) * | 2017-05-05 | 2021-01-22 | 电信科学技术研究院 | 低密度奇偶校验码的基础图选择方法及装置 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
CN109391367B (zh) * | 2017-08-11 | 2022-12-30 | 华为技术有限公司 | 通信方法和装置 |
RU2731549C1 (ru) | 2017-08-24 | 2020-09-04 | Телефонактиеболагет Лм Эрикссон (Пабл) | Сегментация на кодовые блоки для нового стандарта радиосвязи |
WO2019164515A1 (en) * | 2018-02-23 | 2019-08-29 | Nokia Technologies Oy | Ldpc codes for 3gpp nr ultra-reliable low-latency communications |
US11528036B2 (en) * | 2019-01-07 | 2022-12-13 | Lg Electronics Inc. | Method and device for carrying out channel coding using low density parity check matrix in wireless communication system |
US20220231701A1 (en) * | 2021-01-20 | 2022-07-21 | Nvidia Corporation | Technique to perform decoding of wireless communications signal data |
US20240056133A1 (en) * | 2022-08-12 | 2024-02-15 | Qualcomm Incorporated | Ldpc base graph selection systems and methods |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633865B1 (en) | 1999-12-23 | 2003-10-14 | Pmc-Sierra Limited | Multithreaded address resolution system |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6961888B2 (en) | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US7702986B2 (en) | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
US6957375B2 (en) * | 2003-02-26 | 2005-10-18 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
US7231557B2 (en) * | 2003-04-02 | 2007-06-12 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
US7036720B2 (en) * | 2003-06-25 | 2006-05-02 | Centre National De La Recherche Scientifique (Cnrs) | Method and apparatus for resolution of problems using constrained discrete variables |
WO2005015748A1 (en) * | 2003-08-08 | 2005-02-17 | Intel Corporation | Method and apparatus for varying lengths of low density parity check codewords |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
US7237181B2 (en) * | 2003-12-22 | 2007-06-26 | Qualcomm Incorporated | Methods and apparatus for reducing error floors in message passing decoders |
CN101076946B (zh) * | 2004-06-24 | 2012-05-30 | Lg电子株式会社 | 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置 |
US7127659B2 (en) * | 2004-08-02 | 2006-10-24 | Qualcomm Incorporated | Memory efficient LDPC decoding methods and apparatus |
CA2560852C (en) | 2004-08-16 | 2011-11-01 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding block low density parity check code with variable block length |
WO2006039801A1 (en) | 2004-10-12 | 2006-04-20 | Nortel Networks Limited | System and method for low density parity check encoding of data |
US7630350B2 (en) * | 2005-06-06 | 2009-12-08 | Broadcom Corporation | Method and system for parsing bits in an interleaver for adaptive modulations in a multiple input multiple output (MIMO) wireless local area network (WLAN) system |
CN100502245C (zh) * | 2005-10-21 | 2009-06-17 | 中兴通讯股份有限公司 | 支持任何码率/码长的低密度奇偶校验码编码装置和方法 |
KR100833515B1 (ko) | 2006-12-05 | 2008-05-29 | 한국전자통신연구원 | 가변 정보 길이 및 가변 부호율을 가진 ldpc 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치 |
WO2008092040A2 (en) * | 2007-01-24 | 2008-07-31 | Qualcomm Incorporated | Ldpc encoding and decoding of packets of variable sizes |
US7861134B2 (en) * | 2007-02-28 | 2010-12-28 | Cenk Kose | Methods and systems for LDPC coding |
US7912028B2 (en) * | 2007-05-31 | 2011-03-22 | Agere Systems Inc. | Reducing false detection in an HSDPA 3G terminal |
CN101141133B (zh) * | 2007-10-23 | 2011-09-14 | 北京邮电大学 | 一种结构化低密度校验码的编码方法 |
US8219876B2 (en) * | 2007-10-24 | 2012-07-10 | Core Wireless Licensing, S.a.r.l. | Method, apparatus, computer program product and device providing semi-parallel low density parity check decoding using a block structured parity check matrix |
US20090113256A1 (en) * | 2007-10-24 | 2009-04-30 | Nokia Corporation | Method, computer program product, apparatus and device providing scalable structured high throughput LDPC decoding |
JP5240590B2 (ja) * | 2007-11-12 | 2013-07-17 | マーベル インターナショナル リミテッド | アクティブアイドル通信システム |
KR101503058B1 (ko) * | 2008-02-26 | 2015-03-18 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
KR20100058260A (ko) * | 2008-11-24 | 2010-06-03 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 |
US8433972B2 (en) | 2009-04-06 | 2013-04-30 | Nec Laboratories America, Inc. | Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes |
US8595589B2 (en) | 2011-09-30 | 2013-11-26 | Mitsubishi Electric Research Laboratories, Inc. | Quasi-cyclic low-density parity-check codes |
CN102571105B (zh) * | 2012-02-24 | 2014-03-12 | 西安电子科技大学 | 一种逼近信道容量的码率可变ldpc码的编码方法 |
WO2014117836A1 (en) | 2013-01-31 | 2014-08-07 | Intracom S.A. Telecom Solutions | Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength |
US20160012465A1 (en) * | 2014-02-08 | 2016-01-14 | Jeffrey A. Sharp | System and method for distributing, receiving, and using funds or credits and apparatus thereof |
EP3592094A1 (en) * | 2015-01-09 | 2020-01-08 | InterDigital Patent Holdings, Inc. | Methods, apparatuses and systems for supporting multi-user transmissions in a wireless local area network (wlan) system |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
CN107888198B (zh) | 2016-09-30 | 2023-05-26 | 中兴通讯股份有限公司 | 准循环ldpc编译码方法、装置及ldpc编译码器 |
BR112019016156A2 (pt) | 2017-02-03 | 2020-03-24 | Idac Holdings, Inc. | Unidade de transmissão/recepção sem fio, e, método implementado em uma unidade de transmissão/recepção sem fio |
US10340949B2 (en) | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
CN108809328B (zh) * | 2017-05-05 | 2024-05-17 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10735134B2 (en) * | 2017-08-11 | 2020-08-04 | Qualcomm Incorporated | Self-decodable redundancy versions for low-density parity-check codes |
US11683393B2 (en) * | 2019-09-11 | 2023-06-20 | Intel Corporation | Framework for computing in radio access network (RAN) |
-
2017
- 2017-09-19 US US15/709,400 patent/US10340949B2/en active Active
-
2018
- 2018-01-19 KR KR1020197022922A patent/KR102114596B1/ko active IP Right Grant
- 2018-01-19 BR BR112019015528-7A patent/BR112019015528A2/pt unknown
- 2018-01-19 JP JP2019541418A patent/JP6980797B2/ja active Active
- 2018-01-19 NZ NZ754843A patent/NZ754843A/en unknown
- 2018-01-19 CN CN201880009988.4A patent/CN110268635B/zh active Active
- 2018-01-19 MX MX2019008942A patent/MX2019008942A/es unknown
- 2018-01-19 KR KR1020197022930A patent/KR20190107056A/ko not_active Application Discontinuation
- 2018-01-19 WO PCT/US2018/014528 patent/WO2018144251A1/en active Application Filing
- 2018-01-19 EP EP18703163.8A patent/EP3577763A1/en active Pending
- 2018-01-19 TW TW107102002A patent/TWI744463B/zh active
- 2018-01-19 KR KR1020207013904A patent/KR20200056486A/ko not_active Application Discontinuation
- 2018-01-19 SG SG11201905827RA patent/SG11201905827RA/en unknown
- 2018-01-19 AU AU2018214491A patent/AU2018214491B2/en active Active
- 2018-01-19 RU RU2019124194A patent/RU2749772C2/ru active
- 2018-01-19 CA CA3049454A patent/CA3049454A1/en active Pending
- 2018-04-02 US US15/943,624 patent/US10560118B2/en active Active
-
2019
- 2019-07-02 PH PH12019501554A patent/PH12019501554A1/en unknown
- 2019-07-29 IL IL268314A patent/IL268314A/en unknown
- 2019-08-02 CO CONC2019/0008498A patent/CO2019008498A2/es unknown
- 2019-08-02 CL CL2019002177A patent/CL2019002177A1/es unknown
- 2019-10-02 JP JP2019182139A patent/JP6937808B2/ja active Active
- 2019-12-13 US US16/714,606 patent/US11277151B2/en active Active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6937808B2 (ja) | 複数の低密度パリティチェック(ldpc)ベースグラフの設計 | |
KR102652057B1 (ko) | 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭 | |
JP7050785B2 (ja) | 密度進化を用いたポーラー符号構築のためのネスト化構造 | |
US20180019766A1 (en) | Pipelining for polar code list decoding | |
JP7102437B2 (ja) | ポーラーコードのための効率的インターリーバ設計 | |
TWI772457B (zh) | 用於極化碼的高效交錯器設計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190731 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190731 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201112 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20201112 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20201124 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20201130 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20201218 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20210104 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210412 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210607 |
|
C302 | Record of communication |
Free format text: JAPANESE INTERMEDIATE CODE: C302 Effective date: 20210629 |
|
C302 | Record of communication |
Free format text: JAPANESE INTERMEDIATE CODE: C302 Effective date: 20210701 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210715 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210927 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20211025 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20211025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6980797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |