KR20190107056A - 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 - Google Patents
다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 Download PDFInfo
- Publication number
- KR20190107056A KR20190107056A KR1020197022930A KR20197022930A KR20190107056A KR 20190107056 A KR20190107056 A KR 20190107056A KR 1020197022930 A KR1020197022930 A KR 1020197022930A KR 20197022930 A KR20197022930 A KR 20197022930A KR 20190107056 A KR20190107056 A KR 20190107056A
- Authority
- KR
- South Korea
- Prior art keywords
- ldpc
- information block
- graph
- ldpc based
- based graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000013461 design Methods 0.000 title description 6
- 238000004891 communication Methods 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 67
- 230000006870 function Effects 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 19
- 230000008569 process Effects 0.000 description 19
- 238000001228 spectrum Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 11
- 238000004422 calculation algorithm Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000012937 correction Methods 0.000 description 7
- 241000760358 Enodes Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 241000700159 Rattus Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Mobile Radio Communication Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
도 2 는 본 개시의 일부 양태들에 따라 블록 코드들을 활용하는 무선 통신의 개략적인 도면이다.
도 3 은 본 개시의 일부 양태들에 따라 저밀도 패리티 체크 (LDPC) 행렬의 일 예를 도시한다.
도 4 는 본 개시의 일부 양태들에 따른 LDPC 기반 그래프의 일 예를 도시한다.
도 5 는 본 개시의 일부 양태들에 따라 2 이상의 LDPC 기반 그래프들 사이에서 선택하는 일 예를 도시하는 도면이다.
도 6 은 본 개시의 일부 양태들에 따라 프로세싱 시스템을 채용하는 무선 통신 디바이스를 위한 하드웨어 구현의 일 예를 도시하는 블록도이다.
도 7 은 본 개시의 일부 양태들에 따른 LDPC 인코딩을 위한 예시적인 방법의 플로우 차트이다.
도 8 은 본 개시의 일부 양태들에 따른 LDPC 인코딩을 위한 다른 예시적인 방법의 플로우 차트이다.
도 9 는 본 개시의 일부 양태들에 따른 LDPC 인코딩을 위한 또 다른 예시적인 방법의 플로우 차트이다.
도 10 은 본 개시의 일부 양태들에 따른 LDPC 디코딩을 위한 예시적인 방법의 플로우 차트이다.
Claims (30)
- 저밀도 패리티 체크 (LDPC) 디코딩 방법으로서,
복수의 LDPC 기반 그래프들을 유지하는 단계로서, 상기 복수의 LDPC 기반 그래프들은 적어도 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하고, 상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위의 서브세트를 포함하는, 상기 복수의 LDPC 기반 그래프들을 유지하는 단계;
송신기로부터 무선 에어 인터페이스를 통해 코드워드를 수신하는 단계;
상기 코드워드와 연관된 정보 블록 길이에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 복수의 LDPC 기반 그래프들로부터 선택 LDPC 기반 그래프를 선택하는 단계; 및
상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하여 상기 정보 블록 길이를 포함하는 정보 블록을 생성하는 단계를 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 1 항에 있어서,
상기 정보 블록 길이에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
오직 상기 제 1 LDPC 기반 그래프 만이 상기 정보 블록의 상기 정보 블록 길이를 지원하는 경우에, 유지된 상기 LDPC 기반 그래프들 중에서부터 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 1 항에 있어서,
상기 정보 블록 길이에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
추가로 리프트 크기에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 3 항에 있어서,
추가로 상기 리프트 크기에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
상기 정보 블록 길이를 생성하기 위해 상기 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 크기가 상기 정보 블록 길이를 생성하기 위해 상기 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 크기보다 큰 경우, 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 1 항에 있어서,
상기 정보 블록 길이에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
추가로 상기 정보 블록을 인코딩하여 상기 코드워드를 생성하기 위해 활용된 코드 레이트에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 5 항에 있어서,
상기 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 상기 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되며, 상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위의 서브세트를 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 6 항에 있어서,
상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위와 중첩하고, 상기 제 1 코드 레이트 범위 외부의 추가 코드 레이트들을 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 6 항에 있어서,
추가로 상기 정보 블록을 인코딩하기 위해 활용된 상기 코드 레이트에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
오직 상기 제 1 코드 레이트 범위만이 상기 정보 블록을 인코딩하기 위해 활용된 상기 코드 레이트를 포함하는 경우에, 유지된 상기 LDPC 기반 그래프들 중에서부터 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 8 항에 있어서,
추가로 상기 정보 블록을 인코딩하기 위해 활용된 상기 코드 레이트에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
추가로 리프트 크기에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 9 항에 있어서,
추가로 상기 선택 LDPC 기반 그래프에 적용된 상기 리프트 크기에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하는 단계는,
상기 정보 블록 길이를 생성하기 위해 상기 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 크기가 상기 정보 블록 길이를 생성하기 위해 상기 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 크기보다 큰 경우, 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 1 항에 있어서,
상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이의 범위와 중첩하고, 상기 제 1 정보 블록 길이 범위 외부의 추가 정보 블록 길이들을 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 1 항에 있어서,
상기 복수의 LDPC 기반 그래프들은 제 3 정보 블록 길이 범위와 연관된 제 3 LDPC 기반 그래프를 더 포함하며, 상기 제 3 정보 블록 길이 범위는 상기 제 2 정보 블록 길이 범위를 포함하는 상기 제 1 정보 블록 길이 범위의 추가 서브세트를 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 1 항에 있어서,
상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하여 상기 정보 블록을 생성하는 단계는,
상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프에 의해 표현된 LDPC 그래프를 선택하는 단계를 더 포함하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 제 13 항에 있어서,
상기 복수의 LDPC 기반 그래프들의 각각은 개별 비트 노드 범위 내의 개별 비트 노드들의 수를 각각 포함하는, 개별 복수의 LDPC 그래프들을 표현하는, 저밀도 패리티 체크 (LDPC) 디코딩 방법. - 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치로서,
트랜시버;
메모리; 및
상기 트랜시버 및 상기 메모리에 통신가능하게 커플링된 프로세서를 포함하고,
상기 프로세서는,
복수의 LDPC 기반 그래프들을 유지하는 것으로서, 상기 복수의 LDPC 기반 그래프들은 적어도 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하고, 상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위의 서브세트를 포함하는, 상기 복수의 LDPC 기반 그래프들을 유지하고,
상기 트랜시버를 경유하여 송신기로부터 무선 에어 인터페이스를 통해 코드워드를 수신하고,
상기 코드워드와 연관된 정보 블록 길이에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 복수의 LDPC 기반 그래프들로부터 선택 LDPC 기반 그래프를 선택하며, 그리고
상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하여 상기 정보 블록 길이를 포함하는 정보 블록을 생성하도록
구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 제 15 항에 있어서,
상기 프로세서는 추가로,
오직 상기 제 1 LDPC 기반 그래프 만이 상기 정보 블록의 상기 정보 블록 길이를 지원하는 경우에, 유지된 상기 LDPC 기반 그래프들 중에서부터 상기 선택 LDPC 기반 그래프로서 상기 제 1 LDPC 기반 그래프를 선택하도록
구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 제 15 항에 있어서,
상기 프로세서는 추가로,
추가로 리프트 크기에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하도록
구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 제 17 항에 있어서,
상기 프로세서는 추가로,
상기 정보 블록 길이를 생성하기 위해 상기 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 크기가 상기 정보 블록 길이를 생성하기 위해 상기 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 크기보다 큰 경우, 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하도록
구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 제 15 항에 있어서,
상기 프로세서는 추가로,
추가로 상기 정보 블록을 인코딩하여 상기 코드워드를 생성하기 위해 활용된 코드 레이트에 적어도 부분적으로 기초하여 상기 선택 LDPC 기반 그래프를 선택하도록
구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 제 19 항에 있어서,
상기 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 상기 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되며, 상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위의 서브세트를 포함하는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 제 20 항에 있어서,
상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위와 중첩하고, 상기 제 1 코드 레이트 범위 외부의 추가 코드 레이트들을 포함하는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 제 20 항에 있어서,
상기 프로세서는 추가로,
오직 상기 제 1 코드 레이트 범위만이 상기 정보 블록을 인코딩하여 상기 코드워드를 생성하기 위해 활용된 상기 코드 레이트를 포함하는 경우에, 유지된 상기 LDPC 기반 그래프들 중에서부터 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하도록
구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 제 15 항에 있어서,
상기 프로세서는 추가로,
상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프에 의해 표현된 LDPC 그래프를 선택하도록
구성되는, 저밀도 패리티 체크 (LDPC) 코딩을 위해 구성된 장치. - 무선 통신 디바이스로서,
복수의 LDPC 기반 그래프들을 유지하는 수단으로서, 상기 복수의 LDPC 기반 그래프들은 적어도 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하고, 상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위의 서브세트를 포함하는, 상기 복수의 LDPC 기반 그래프들을 유지하는 수단;
송신기로부터 무선 에어 인터페이스를 통해 코드워드를 수신하는 수단;
상기 코드워드와 연관된 정보 블록 길이에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 복수의 LDPC 기반 그래프들로부터 선택 LDPC 기반 그래프를 선택하는 수단; 및
상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하여 상기 정보 블록 길이를 포함하는 정보 블록을 생성하는 수단을 포함하는, 무선 통신 디바이스. - 제 24 항에 있어서,
상기 선택 LDPC 기반 그래프를 선택하는 수단은,
상기 정보 블록 길이를 생성하기 위해 상기 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 크기가 상기 정보 블록 길이를 생성하기 위해 상기 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 크기보다 큰 경우, 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하는 수단을 더 포함하는, 무선 통신 디바이스. - 제 24 항에 있어서,
상기 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 상기 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되며, 상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위의 서브세트를 포함하며,
상기 선택 LDPC 기반 그래프를 선택하는 수단은,
오직 상기 제 1 코드 레이트 범위만이 상기 정보 블록을 인코딩하여 상기 코드워드를 생성하기 위해 활용된 상기 코드 레이트를 포함하는 경우에, 유지된 상기 LDPC 기반 그래프들 중에서부터 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하는 수단을 더 포함하는, 무선 통신 디바이스. - 제 24 항에 있어서,
상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하여 상기 정보 블록을 생성하는 수단은,
상기 코드워드를 디코딩하기 위해 상기 선택 LDPC 기반 그래프에 의해 표현된 LDPC 그래프를 선택하는 수단을 더 포함하는, 무선 통신 디바이스. - 컴퓨터 실행가능 코드를 저장한 비-일시적 컴퓨터 판독가능 저장 매체로서,
컴퓨터로 하여금,
복수의 LDPC 기반 그래프들을 유지하게 하는 것으로서, 상기 복수의 LDPC 기반 그래프들은 적어도 제 1 정보 블록 길이 범위와 연관된 제 1 LDPC 기반 그래프 및 제 2 정보 블록 길이 범위와 연관된 제 2 LDPC 기반 그래프를 포함하고, 상기 제 2 정보 블록 길이 범위는 상기 제 1 정보 블록 길이 범위의 서브세트를 포함하는, 상기 복수의 LDPC 기반 그래프들을 유지하게 하고,
송신기로부터 무선 에어 인터페이스를 통해 코드워드를 수신하게 하고,
상기 코드워드와 연관된 정보 블록 길이에 적어도 부분적으로 기초하여 상기 코드워드를 디코딩하기 위해 상기 복수의 LDPC 기반 그래프들로부터 선택 LDPC 기반 그래프를 선택하게 하며; 그리고
상기 선택 LDPC 기반 그래프를 활용하여 상기 코드워드를 디코딩하여 상기 정보 블록 길이를 포함하는 정보 블록을 생성하게 하기 위한
코드를 포함하는, 비-일시적 컴퓨터 판독가능 저장 매체. - 제 28 항에 있어서,
상기 컴퓨터로 하여금,
상기 정보 블록 길이를 생성하기 위해 상기 제 1 LDPC 기반 그래프에 적용된 제 1 리프트 크기가 상기 정보 블록 길이를 생성하기 위해 상기 제 2 LDPC 기반 그래프에 적용된 제 2 리프트 크기보다 큰 경우, 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하게 하기 위한
코드를 더 포함하는, 비-일시적 컴퓨터 판독가능 저장 매체. - 제 28 항에 있어서,
상기 제 1 LDPC 기반 그래프는 제 1 코드 레이트 범위와 연관되고, 상기 제 2 LDPC 기반 그래프는 제 2 코드 레이트 범위와 연관되며, 상기 제 2 코드 레이트 범위는 상기 제 1 코드 레이트 범위의 서브세트를 포함하며,
상기 컴퓨터로 하여금,
오직 상기 제 1 코드 레이트 범위만이 상기 정보 블록을 인코딩하여 상기 코드워드를 생성하기 위해 활용된 코드 레이트를 포함하는 경우에, 유지된 상기 LDPC 기반 그래프들 중에서부터 상기 제 1 LDPC 기반 그래프를 상기 선택 LDPC 기반 그래프로서 선택하게 하기 위한
코드를 더 포함하는, 비-일시적 컴퓨터 판독가능 저장 매체.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762455450P | 2017-02-06 | 2017-02-06 | |
US62/455,450 | 2017-02-06 | ||
US15/709,400 | 2017-09-19 | ||
US15/709,400 US10340949B2 (en) | 2017-02-06 | 2017-09-19 | Multiple low density parity check (LDPC) base graph design |
PCT/US2018/014528 WO2018144251A1 (en) | 2017-02-06 | 2018-01-19 | Multiple low density parity check (ldpc) base graph design |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020197022922A Division KR102114596B1 (ko) | 2017-02-06 | 2018-01-19 | 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20190107056A true KR20190107056A (ko) | 2019-09-18 |
Family
ID=63038031
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207013904A Ceased KR20200056486A (ko) | 2017-02-06 | 2018-01-19 | 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 |
KR1020197022930A Ceased KR20190107056A (ko) | 2017-02-06 | 2018-01-19 | 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 |
KR1020197022922A Active KR102114596B1 (ko) | 2017-02-06 | 2018-01-19 | 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207013904A Ceased KR20200056486A (ko) | 2017-02-06 | 2018-01-19 | 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020197022922A Active KR102114596B1 (ko) | 2017-02-06 | 2018-01-19 | 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 |
Country Status (18)
Country | Link |
---|---|
US (3) | US10340949B2 (ko) |
EP (1) | EP3577763A1 (ko) |
JP (2) | JP6980797B2 (ko) |
KR (3) | KR20200056486A (ko) |
CN (1) | CN110268635B (ko) |
AU (1) | AU2018214491B2 (ko) |
BR (1) | BR112019015528A2 (ko) |
CA (1) | CA3049454A1 (ko) |
CL (1) | CL2019002177A1 (ko) |
CO (1) | CO2019008498A2 (ko) |
IL (1) | IL268314A (ko) |
MX (1) | MX386736B (ko) |
NZ (1) | NZ754843A (ko) |
PH (1) | PH12019501554A1 (ko) |
RU (1) | RU2749772C2 (ko) |
SG (1) | SG11201905827RA (ko) |
TW (1) | TWI744463B (ko) |
WO (1) | WO2018144251A1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US10291354B2 (en) | 2016-06-14 | 2019-05-14 | Qualcomm Incorporated | High performance, flexible, and compact low-density parity-check (LDPC) code |
US10340949B2 (en) | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
CN108809509B (zh) * | 2017-05-05 | 2021-01-22 | 电信科学技术研究院 | 低密度奇偶校验码的基础图选择方法及装置 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
CN110832799B (zh) | 2017-07-07 | 2021-04-02 | 高通股份有限公司 | 应用低密度奇偶校验码基图选择的通信技术 |
US11258536B2 (en) * | 2017-08-10 | 2022-02-22 | Samsung Electronics Co., Ltd. | Method and apparatus for encoding/decoding channel in communication or broadcasting system |
CN109391367B (zh) * | 2017-08-11 | 2022-12-30 | 华为技术有限公司 | 通信方法和装置 |
EP3507909A1 (en) | 2017-08-24 | 2019-07-10 | Telefonaktiebolaget LM Ericsson (PUBL) | Base graph selection for 3gpp new radio |
US11973593B2 (en) * | 2018-02-23 | 2024-04-30 | Nokia Technologies Oy | LDPC codes for 3GPP NR ultra-reliable low-latency communications |
US11528036B2 (en) * | 2019-01-07 | 2022-12-13 | Lg Electronics Inc. | Method and device for carrying out channel coding using low density parity check matrix in wireless communication system |
US20220231701A1 (en) * | 2021-01-20 | 2022-07-21 | Nvidia Corporation | Technique to perform decoding of wireless communications signal data |
US12068811B2 (en) * | 2022-08-12 | 2024-08-20 | Qualcomm Incorporated | LDPC base graph selection systems and methods |
EP4472085A1 (en) | 2023-05-29 | 2024-12-04 | Nokia Solutions and Networks Oy | Accelerating low-density parity-check decoding via scheduling, and related devices, methods and computer programs |
US20250219660A1 (en) * | 2023-12-28 | 2025-07-03 | Mediatek Inc. | Method And Apparatus For LDPC Code Construction In Communications |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633865B1 (en) | 1999-12-23 | 2003-10-14 | Pmc-Sierra Limited | Multithreaded address resolution system |
US6633856B2 (en) | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6961888B2 (en) | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US7702986B2 (en) | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
US6957375B2 (en) * | 2003-02-26 | 2005-10-18 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
US7231557B2 (en) * | 2003-04-02 | 2007-06-12 | Qualcomm Incorporated | Methods and apparatus for interleaving in a block-coherent communication system |
US7036720B2 (en) * | 2003-06-25 | 2006-05-02 | Centre National De La Recherche Scientifique (Cnrs) | Method and apparatus for resolution of problems using constrained discrete variables |
CN1902828B (zh) * | 2003-08-08 | 2012-02-29 | 英特尔公司 | 用于改变低密度奇偶校验码字长度的方法和装置 |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
US7237181B2 (en) * | 2003-12-22 | 2007-06-26 | Qualcomm Incorporated | Methods and apparatus for reducing error floors in message passing decoders |
CN102638275B (zh) * | 2004-06-24 | 2015-01-28 | Lg电子株式会社 | 无线通信系统中使用低密度奇偶校验码编码和解码数据的方法和装置 |
US7127659B2 (en) * | 2004-08-02 | 2006-10-24 | Qualcomm Incorporated | Memory efficient LDPC decoding methods and apparatus |
JP4519902B2 (ja) | 2004-08-16 | 2010-08-04 | サムスン エレクトロニクス カンパニー リミテッド | 可変ブロック長を有するブロック低密度パリティ検査符号の符号化/復号化装置及び方法 |
US7996746B2 (en) | 2004-10-12 | 2011-08-09 | Nortel Networks Limited | Structured low-density parity-check (LDPC) code |
US7630350B2 (en) * | 2005-06-06 | 2009-12-08 | Broadcom Corporation | Method and system for parsing bits in an interleaver for adaptive modulations in a multiple input multiple output (MIMO) wireless local area network (WLAN) system |
CN100502245C (zh) * | 2005-10-21 | 2009-06-17 | 中兴通讯股份有限公司 | 支持任何码率/码长的低密度奇偶校验码编码装置和方法 |
KR100833515B1 (ko) | 2006-12-05 | 2008-05-29 | 한국전자통신연구원 | 가변 정보 길이 및 가변 부호율을 가진 ldpc 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치 |
KR101312468B1 (ko) | 2007-01-24 | 2013-09-27 | 퀄컴 인코포레이티드 | 가변 크기들의 패킷들의 ldpc 인코딩 및 디코딩 |
US7861134B2 (en) * | 2007-02-28 | 2010-12-28 | Cenk Kose | Methods and systems for LDPC coding |
US7912028B2 (en) * | 2007-05-31 | 2011-03-22 | Agere Systems Inc. | Reducing false detection in an HSDPA 3G terminal |
CN101141133B (zh) * | 2007-10-23 | 2011-09-14 | 北京邮电大学 | 一种结构化低密度校验码的编码方法 |
US20090113256A1 (en) * | 2007-10-24 | 2009-04-30 | Nokia Corporation | Method, computer program product, apparatus and device providing scalable structured high throughput LDPC decoding |
US8219876B2 (en) * | 2007-10-24 | 2012-07-10 | Core Wireless Licensing, S.a.r.l. | Method, apparatus, computer program product and device providing semi-parallel low density parity check decoding using a block structured parity check matrix |
JP5240590B2 (ja) * | 2007-11-12 | 2013-07-17 | マーベル インターナショナル リミテッド | アクティブアイドル通信システム |
KR101503058B1 (ko) * | 2008-02-26 | 2015-03-18 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
KR20100058260A (ko) * | 2008-11-24 | 2010-06-03 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널부호/복호 장치 및 방법 |
US8433972B2 (en) | 2009-04-06 | 2013-04-30 | Nec Laboratories America, Inc. | Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes |
US8595589B2 (en) | 2011-09-30 | 2013-11-26 | Mitsubishi Electric Research Laboratories, Inc. | Quasi-cyclic low-density parity-check codes |
CN102571105B (zh) * | 2012-02-24 | 2014-03-12 | 西安电子科技大学 | 一种逼近信道容量的码率可变ldpc码的编码方法 |
WO2014117836A1 (en) | 2013-01-31 | 2014-08-07 | Intracom S.A. Telecom Solutions | Ldpc code design and encoding apparatus enabling the adjustment of code rate and codelength |
US20160012465A1 (en) * | 2014-02-08 | 2016-01-14 | Jeffrey A. Sharp | System and method for distributing, receiving, and using funds or credits and apparatus thereof |
US20180007712A1 (en) * | 2015-01-09 | 2018-01-04 | Interdigital Patent Holdings, Inc. | Methods, apparatuses and systems for supporting multi-user transmissions in a wireless local area network (wlan) system |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
CN107888198B (zh) | 2016-09-30 | 2023-05-26 | 中兴通讯股份有限公司 | 准循环ldpc编译码方法、装置及ldpc编译码器 |
KR20230079251A (ko) | 2017-02-03 | 2023-06-05 | 아이디에이씨 홀딩스, 인크. | Ldpc 베이스 매트릭스 선택에 따른 코드 블록 세그먼트화 |
US10340949B2 (en) | 2017-02-06 | 2019-07-02 | Qualcomm Incorporated | Multiple low density parity check (LDPC) base graph design |
CN108809328B (zh) * | 2017-05-05 | 2024-05-17 | 华为技术有限公司 | 信息处理的方法、通信装置 |
US10735134B2 (en) * | 2017-08-11 | 2020-08-04 | Qualcomm Incorporated | Self-decodable redundancy versions for low-density parity-check codes |
US11683393B2 (en) * | 2019-09-11 | 2023-06-20 | Intel Corporation | Framework for computing in radio access network (RAN) |
-
2017
- 2017-09-19 US US15/709,400 patent/US10340949B2/en active Active
-
2018
- 2018-01-19 MX MX2019008942A patent/MX386736B/es unknown
- 2018-01-19 NZ NZ754843A patent/NZ754843A/en unknown
- 2018-01-19 EP EP18703163.8A patent/EP3577763A1/en active Pending
- 2018-01-19 KR KR1020207013904A patent/KR20200056486A/ko not_active Ceased
- 2018-01-19 AU AU2018214491A patent/AU2018214491B2/en active Active
- 2018-01-19 JP JP2019541418A patent/JP6980797B2/ja active Active
- 2018-01-19 KR KR1020197022930A patent/KR20190107056A/ko not_active Ceased
- 2018-01-19 KR KR1020197022922A patent/KR102114596B1/ko active Active
- 2018-01-19 WO PCT/US2018/014528 patent/WO2018144251A1/en active IP Right Grant
- 2018-01-19 CA CA3049454A patent/CA3049454A1/en active Pending
- 2018-01-19 TW TW107102002A patent/TWI744463B/zh active
- 2018-01-19 SG SG11201905827RA patent/SG11201905827RA/en unknown
- 2018-01-19 RU RU2019124194A patent/RU2749772C2/ru active
- 2018-01-19 CN CN201880009988.4A patent/CN110268635B/zh active Active
- 2018-01-19 BR BR112019015528-7A patent/BR112019015528A2/pt unknown
- 2018-04-02 US US15/943,624 patent/US10560118B2/en active Active
-
2019
- 2019-07-02 PH PH12019501554A patent/PH12019501554A1/en unknown
- 2019-07-29 IL IL268314A patent/IL268314A/en unknown
- 2019-08-02 CL CL2019002177A patent/CL2019002177A1/es unknown
- 2019-08-02 CO CONC2019/0008498A patent/CO2019008498A2/es unknown
- 2019-10-02 JP JP2019182139A patent/JP6937808B2/ja active Active
- 2019-12-13 US US16/714,606 patent/US11277151B2/en active Active
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102114596B1 (ko) | 다수의 저밀도 패리티 체크 (ldpc) 기반 그래프 설계 | |
KR102652057B1 (ko) | 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭 | |
US20180019766A1 (en) | Pipelining for polar code list decoding | |
JP7050785B2 (ja) | 密度進化を用いたポーラー符号構築のためのネスト化構造 | |
JP7102437B2 (ja) | ポーラーコードのための効率的インターリーバ設計 | |
KR102521141B1 (ko) | 폴라 코드를 위한 효율적인 인터리버 설계 | |
WO2022155764A1 (en) | Forward error correction code rate selection for a fountain code system | |
HK40014022A (en) | Multiple low density parity check (ldpc) base graph design | |
HK40014022B (en) | Multiple low density parity check (ldpc) base graph design | |
HK40013387B (en) | Low density parity check (ldpc) circular buffer rate matching |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
PA0104 | Divisional application for international application |
Comment text: Divisional Application for International Patent Patent event code: PA01041R01D Patent event date: 20190802 Application number text: 1020197022922 Filing date: 20190802 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20201229 Comment text: Request for Examination of Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20220323 Patent event code: PE09021S01D |
|
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20220811 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20220323 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
J201 | Request for trial against refusal decision | ||
PJ0201 | Trial against decision of rejection |
Patent event date: 20221031 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20220811 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Appeal identifier: 2022101001986 Request date: 20221031 |
|
PJ1301 | Trial decision |
Patent event code: PJ13011S01D Patent event date: 20230227 Comment text: Trial Decision on Objection to Decision on Refusal Appeal kind category: Appeal against decision to decline refusal Request date: 20221031 Decision date: 20230227 Appeal identifier: 2022101001986 |