KR20200052512A - 표시 장치 및 그것의 제조 방법 - Google Patents

표시 장치 및 그것의 제조 방법 Download PDF

Info

Publication number
KR20200052512A
KR20200052512A KR1020180135435A KR20180135435A KR20200052512A KR 20200052512 A KR20200052512 A KR 20200052512A KR 1020180135435 A KR1020180135435 A KR 1020180135435A KR 20180135435 A KR20180135435 A KR 20180135435A KR 20200052512 A KR20200052512 A KR 20200052512A
Authority
KR
South Korea
Prior art keywords
electrode
protruding electrodes
disposed
light emitting
electrodes
Prior art date
Application number
KR1020180135435A
Other languages
English (en)
Other versions
KR102645630B1 (ko
Inventor
장종섭
김영대
김현애
허의강
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180135435A priority Critical patent/KR102645630B1/ko
Priority to US16/543,285 priority patent/US11476392B2/en
Priority to CN201911064549.6A priority patent/CN111146229A/zh
Publication of KR20200052512A publication Critical patent/KR20200052512A/ko
Priority to US18/046,764 priority patent/US11705540B2/en
Application granted granted Critical
Publication of KR102645630B1 publication Critical patent/KR102645630B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고 상기 제1 전극과 이격된 제2 전극, 상기 제1 전극 상에 배치된 복수 개의 제1 돌출 전극들, 상기 제2 전극 상에 배치된 복수 개의 제2 돌출 전극들, 및 상기 제1 돌출 전극들 및 상기 제2 돌출 전극들에 전기적으로 연결된 복수 개의 발광 소자들을 포함한다.

Description

표시 장치 및 그것의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그것의 제조 방법에 관한 것으로 더욱 상세하게는 발광 소자들의 정렬도를 향상시킬 수 있는 표시 장치 및 그것의 제조 방법에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 복수 개의 화소들을 포함한다. 액정층을 포함하는 화소, 전기 습윤층을 포함하는 화소, 전기 영동층을 포함하는 화소, 및 발광 소자를 포함하는 화소 등 다양한 화소들이 영상을 표시하기 위해 사용된다. 이중 발광 소자는 자발광 소자로서, 발광 소자를 포함하는 표시 장치는 별도의 광원을 요구하지 않는다.
최근 발광 소자로서, 초소형 엘이디 소자가 개발되고 있다. 초소형 엘이디 소자는 나노 또는 마이크로 단위로 제조되며, 막대형 또는 봉형 형상을 갖는다. 초소형 엘이디 소자는 수평하게 배열되어 서로 반대 극성을 갖는 제1 전극 및 제2 전극에 전기적으로 연결된다.
제1 전극 및 제2 전극에 서로 반대 극성의 전압들이 인가되고, 제1 전극 및 제2 전극에 형성된 전기장에 의해 복수 개의 초소형 엘이디 소자들이 제1 전극 및 제2 전극을 향해 정렬된다. 그러나, 제1 전극 및 제2 전극에 복수 개의 초소형 엘이디 소자들이 제공될 때, 초소형 엘이디 소자들이 균일하게 정렬되지 않을 수 있다.
본 발명의 목적은 발광 소자들의 정렬도를 향상시킬 수 있는 표시 장치 및 그것의 제조 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극, 상기 기판 상에 배치되고 상기 제1 전극과 이격된 제2 전극, 상기 제1 전극 상에 배치된 복수 개의 제1 돌출 전극들, 상기 제2 전극 상에 배치된 복수 개의 제2 돌출 전극들, 및 상기 제1 돌출 전극들 및 상기 제2 돌출 전극들에 전기적으로 연결된 복수 개의 발광 소자들을 포함한다.
본 발명의 실시 예에 따른 표시 장치의 제조 방법은 기판 상에 제1 도전성 물질을 제공하는 단계, 상기 제1 도전성 물질 상에 제2 도전성 물질을 제공하는 단계, 상기 제2 도전성 물질 상에 제1 층 및 서로 이격되어 상기 제1 층 상에 배치된 복수 개의 제2 층들을 포함하는 제1 포토 레지스트 패턴을 제공하는 단계, 상기 제1 포토 레지스트 패턴에 의해 노출된 상기 제1 및 제2 도전성 물질들의 부분들을 제거하여, 상기 제1 도전성 물질의 잔존하는 부분들로 정의된 제1 전극 및 제2 전극을 형성하는 단계, 상기 제1 포토 레지스트 패턴의 상부부터 상기 제1 층의 두께만큼 상기 제1 포토 레지스트 패턴을 제거하여, 제2 포토 레지스트 패턴을 형성하는 단계, 상기 제2 포토 레지스트 패턴에 의해 노출된 상기 제2 도전성 물질의 부분들을 제거하여 복수 개의 제1 돌출 전극들 및 복수 개의 제2 돌출 전극들을 형성하는 단계, 및 복수 개의 발광 소자들을 상기 제1 돌출 전극들 및 상기 제2 돌출 전극들에 전기적으로 연결하는 단계를 포함한다.
본 발명의 실시 예에 따른 표시 장치 및 그것의 제조 방법은 제1 전극 상에 배치된 제1 돌출 전극들 및 제2 전극 상에 배치된 제2 돌출 전극들에 발광 소자들을 정렬시킴으로써, 발광 소자들의 정렬도를 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 평면도이다.
도 2는 도 1에 도시된 한 화소의 등가 회로도이다.
도 3은 도 2에 도시된 발광 소자에 연결된 제1 전극 및 제2 전극의 평면도이다.
도 4는 도 3에 도시된 하나의 발광 소자의 사시도이다.
도 5는 도 3에 도시된 I-I'선의 단면도이다.
도 6은 도 3에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 7 내지 도 14는 본 발명의 실시 예에 따른 표시 장치의 제조 방법을 도시한 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 및 데이터 구동부(DDV)(data driver)를 포함할 수 있다. 주사 구동부(SDV) 및 데이터 구동부(DDV)는 표시 패널(DP)에 배치될 수 있다.
표시 패널(DP)은 제1 방향(DR1)으로 단변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 장변들을 갖는 직사각형의 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 패널(DP)의 형상은 원형 및 다각형 등 다양한 형상들을 가질 수 있다.
표시 패널(DP)의 평면 영역은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하는 영역이고, 비표시 영역(NDA)은 영상을 표시하지 않는 영역일 수 있다.
표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 및 복수 개의 데이터 라인들(DL1~DLn)을 포함할 수 있다. m 및 n은 자연수이다. 예시적으로 화소들(PX)은 매트릭스 형태로 배열될 수 있으나, 화소들(PX)의 배열 형태는 이에 한정되지 않는다.
화소들(PX)은 표시 영역(DA)에 배치되고, 주사 라인들(SL1~SLm) 및 데이터 라인들(DL1~DLn)에 연결될 수 있다. 화소들(PX) 각각은 영상을 표시하기 위한 발광 소자를 포함할 수 있다.
주사 구동부(SDV) 및 데이터 구동부(DDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV)는 표시 패널(DP)의 장변들 중 어느 한 장변에 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 표시 패널(DP)의 단변들 중 어느 한 단변에 인접한 비표시 영역(NDA)에 배치될 수 있다.
주사 라인들(SL1~SLm)은 제1 방향(DR1)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제2 방향(DR2)으로 연장되어 데이터 구동부(DDV)에 연결될 수 있다.
주사 구동부(SDV)는 복수 개의 주사 신호들을 생성하고, 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다. 데이터 구동부(DDV)는 복수 개의 데이터 전압들을 생성하고, 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다.
도시하지 않았으나, 표시 장치(DD)는 주사 구동부(SDV) 및 데이터 구동부(DDV)의 동작을 제어하기 위한 타이밍 컨트롤러를 포함할 수 있다. 타이밍 컨트롤러는 외부로부터 수신된 제어 신호들에 응답하여 주사 제어 신호 및 데이터 제어 신호를 생성할 수 있다. 타이밍 컨트롤러는 외부로부터 영상 신호들을 수신하고, 데이터 구동부(DDV)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 데이터 구동부(DDV)에 제공할 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 주사 신호들을 생성할 수 있다. 데이터 구동부(DDV)는 데이터 포맷이 변환된 영상 신호들을 제공받고, 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 데이터 전압들을 생성할 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다.
도 2는 도 1에 도시된 한 화소의 등가 회로도이다.
도 2에는 도 1에 도시된 화소들(PX) 중 하나의 화소(PX)의 등가 회로도가 도시되었으나, 도 1에 도시된 다른 화소들(PX)도 도 2에 도시된 화소(PX)와 동일한 등가 회로도를 가질 수 있다. 예시적으로 도 2에는 주사 라인(SLi) 및 데이터 라인(DLj)에 연결된 화소(PX)가 도시되었다. i 및 j는 자연수이다.
도 2를 참조하면, 화소(PX)는 발광 소자(ED), 구동 소자(DT), 용량 소자(C), 및 스위칭 소자(ST)를 포함할 수 있다. 발광 소자(ED)는 복수 개로 제공될 수 있다. 복수 개의 발광 소자들(ED)은 이하 도 3에 도시될 것이다.
구동 소자(DT) 및 스위칭 소자(ST)는 P 타입 트랜지스터일 수 있다. 그러나 이에 한정되지 않고 구동 소자(DT) 및 스위칭 소자(ST)는 N 타입 트랜지스터일 수 있다. 용량 소자(C)은 커패시터일 수 있다.
구동 소자(DT)는 용량 소자(C)의 제1 캡 전극 및 제1 전원 라인(PL1)에 연결된 입력 단자, 발광 소자(ED)에 연결된 출력 단자, 및 스위칭 소자(ST)의 출력 단자에 연결된 제어 단자를 포함할 수 있다. 구동 소자(DT)는 제1 전원 라인(PL1)을 통해 제1 전원 전압(ELVDD)를 수신할 수 있다. 용량 소자(C)의 제2 캡 전극은 구동 소자(DT)의 제어 단자에 연결될 수 있다.
스위칭 소자(ST)는 데이터 라인(DLj)에 연결된 입력 단자, 구동 소자(DT)의 제어 단자에 연결된 출력 단자, 및 주사 라인(SLi)에 연결된 제어 단자를 포함할 수 있다.
발광 소자(ED)는 구동 소자(DT)와 제2 전원 라인(PL2)에 연결될 수 있다. 예를 들어, 발광 소자(ED)는 구동 소자(DT)와 전기적으로 연결된 제1 전극(E1) 및 제2 전원 라인(PL2)에 연결된 제2 전극(E2)에 연결될 수 있다. 발광 소자(ED)는 제2 전원 라인(PL2)를 통해 제2 전원 전압(ELVSS)를 수신할 수 있다. 제2 전원 전압(ELVSS)는 제1 전원 전압(ELVDD)보다 낮은 레벨을 갖는 전압일 수 있다.
주사 라인(SLi)을 통해 주사 신호가 스위칭 소자(ST)의 제어 단자에 인가되고, 스위칭 소자(ST)는 주사 신호에 응답하여 턴-온될 수 있다. 턴-온된 스위칭 소자(ST)는 데이터 라인(DLj)를 통해 제공받는 데이터 전압을 제1 노드(N1)에 제공할 수 있다.
용량 소자(C)는 제1 노드(N1)에 제공된 데이터 전압과 제1 전원 전압(ELVDD) 사이의 차이에 대응하는 전하량을 충전하고, 스위칭 소자(ST)가 턴 오프된 뒤에도 이를 유지할 수 있다.
구동 소자(DT)는 용량 소자(C)에 충전된 전하량에 따라 턴-온 될 수 있다. 용량 소자(C)에 충전된 전하량에 따라 구동 소자(DT)의 턴-온 시간이 결정될 수 있다. 턴 온된 구동 소자(DT)를 통해 발광 소자(ED)에 전류가 제공되어 발광 소자(ED)가 발광될 수 있다. 발광 소자(ED)가 발광되어 영상이 생성될 수 있다.
발광 소자(ED)는 초소형 엘이디 소자일 수 있다. 초소형 엘이디 소자는 수 나노 미터 내지 수백 마이크로 미터 사이의 길이를 갖는 엘이디 소자일 수 있다. 초소형 엘이디 소자의 길이는 일 예로 기재한 것일 뿐이며, 초소형 엘이디 소자의 길이가 상기 수치 범위에 한정되는 것은 아니다.
도 3은 도 2에 도시된 발광 소자에 연결된 제1 전극 및 제2 전극의 평면도이다.
도 3을 참조하면, 제1 전극(E1)은 제1 방향(DR1)으로 연장하는 제1 연장부(E1_1) 및 제1 연장부(E1_1)로부터 제2 방향(DR2)으로 연장하는 복수 개의 제1 가지부들(E1_2)을 포함할 수 있다. 예시적으로 두 개의 제1 가지부들(E1_2)이 도시되었으나, 제1 가지부들(E1_2)의 개수는 이에 한정되지 않는다.
제2 전극(E2)은 제1 방향으로 연장하는 제2 연장부(E2_1) 및 제2 연장부(E2_1)로부터 제2 방향(DR2)으로 연장하는 복수 개의 제2 가지부들(E2_2)을 포함할 수 있다. 예시적으로 두 개의 제2 가지부들(E2_2)이 도시되었으나, 제2 가지부들(E2_2)의 개수는 이에 한정되지 않는다. 제1 가지부들(E1_2) 및 제2 가지부들(E2_2)은 제1 방향(DR1)으로 1:1 교대로 배치될 수 있다.
화소(PX)는 제1 전극(E1) 상에 배치된 복수 개의 제1 돌출 전극들(PE1) 및 제2 전극(E2) 상에 배치된 복수 개의 제2 돌출 전극들(PE2)을 포함할 수 있다. 제1 돌출 전극들(PE1)은 제1 가지부들(E1_2) 상에 배치될 수 있다. 제2 돌출 전극들(PE2)은 제2 가지부들(E2_2) 상에 배치될 수 있다.
제1 돌출 전극들(PE1)은 제1 가지부들(E1_2)에 접촉되어 제1 전극(E1)에 전기적으로 연결될 수 있다. 제2 돌출 전극들(PE2)은 제2 가지부들(E2_2)에 접촉되어 제2 전극(E2)에 전기적으로 연결될 수 있다.
제1 돌출 전극들(PE1)은 제2 방향(DR2)으로 배열될 수 있다. 제1 돌출 전극들(PE1)은 제2 방향(DR2)으로 균등한 간격을 두고 이격될 수 있다. 제2 돌출 전극들(PE2)은 제2 방향(DR2)으로 배열될 수 있다. 제2 돌출 전극들(PE2)은 제2 방향(DR2)으로 균등한 간격을 두고 이격될 수 있다.
화소(PX)는 복수 개의 발광 소자들(ED)을 포함할 수 있다. 발광 소자들(ED)은 제1 돌출 전극들(PE1) 및 제2 돌출 전극들(PE2) 상에 배치되어 제1 돌출 전극들(PE1) 및 제2 돌출 전극들(PE2)에 전기적으로 연결될 수 있다. 발광 소자들(ED) 각각의 양측들은 제1 및 제2 돌출 전극들(PE1,PE2) 중 대응하는 한 쌍의 제1 및 제2 돌출 전극들(PE1,PE2) 상에 각각 배치될 수 있다. 발광 소자들(ED) 각각의 양측들은 한 쌍의 제1 및 제2 돌출 전극들(PE1,PE2)에 각각 접촉할 수 있다.
화소(PX)의 평면 영역은 화소 영역(PA) 및 화소 영역(PA) 주변의 비화소 영역(NPA)을 포함할 수 있다. 발광 소자들(ED)은 화소 영역(PA)에 배치될 수 있다.
도 4는 도 3에 도시된 하나의 발광 소자의 사시도이다.
도 4에는 예시적으로 하나의 발광 소자(ED)가 도시되었으나, 다른 발광 소자들(ED)도 도 4에 도시된 발광 소자(ED)와 동일한 구성을 가질 것이다.
도 4를 참조하면, 발광 소자(ED)는 제1 방향(DR1)으로 연장하는 원기둥 형상을 가질 수 있다. 그러나 이에 한정되지 않고 발광 소자(ED)는 다각형의 기둥 형상을 가질 수도 있다. 발광 소자(ED)는 수평하게 정렬되어 한 쌍의 제1 및 제2 돌출 전극들(PE1,PE2) 상에 배치될 수 있다.
발광 소자는 n형 반도체층(NS), P형 반도체층(PS), 및 n형 반도체층(NS)과 P형 반도체층(PS) 사이에 배치된 활성층(AL)을 포함할 수 있다. n형 반도체층(NS)은 반도체층에 n형의 도펀트가 도핑되어 형성될 수 있다. p형 반도체층(PS)은 반도체층에 p형의 도펀트가 도핑되어 형성될 수 있다. 반도체층은 반도체 물질을 포함할 수 있다. 예를 들어, 반도체층은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, 또는 AlInN을 포함할 수 있으나, 이에 한정되는 것은 아니다.
n형 도펀트는 규소(Si), 게르마늄(Ge), 주석(Sn), 셀레늄(Se), 텔루륨(Te) 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다. p형 도펀트는 마그네슘(Mg), 아연(Zn), 칼슘(Ca), 스트론튬(Sr), 바륨(Ba), 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다.
활성층(AL)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선 구조, 또는 양자점 구조 중 적어도 어느 하나로 형성될 수 있다. 활성층(AL)은 n형 반도체층(NS)을 통해서 주입되는 전자와 p형 반도체층(PS)을 통해서 주입되는 정공이 재결합되는 영역일 수 있다. 활성층(AL)은 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 광을 방출하는 층으로 정의될 수 있다. 활성층(AL)의 위치는 다이오드의 종류에 따라 다양하게 변경될 수 있다.
n형 반도체층(NS)은 제1 전극(E1) 및 제2 전극(E2) 중 어느 하나와 접속될 수 있다. p형 반도체층(PS)은 제1 전극(E1) 및 제2 전극(E2) 중 다른 하나와 접속될 수 있다.
발광 소자(ED)의 길이(LT)는 수 나노 미터 내지 수백 마이크로 미터 사이일 수 있다. 예를 들어, 발광 소자(ED)의 길이(LT)는 1 마이크로 미터 내지 100 마이크로 미터일 수 있다.
도 5는 도 3에 도시된 I-I'선의 단면도이다. 도 6은 도 3에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 5 및 도 6을 참조하면, 화소(PX)는 구동 소자(DT), 스위칭 소자(ST), 제1 전극(E1), 제2 전극(E2), 및 발광 소자(ED)를 포함할 수 있다. 구동 소자(DT), 스위칭 소자(ST), 제1 및 제2 전극들(E1,E2), 및 발광 소자(ED)는 제1 베이스 기판(BS1) 상에 배치될 수 있다.
제2 베이스 기판(BS2)은 제1 베이스 기판(BS1)과 마주볼 수 있다. 구동 소자(DT), 스위칭 소자(ST), 제1 및 제2 전극들(E1,E2), 및 발광 소자(ED)는 제1 베이스 기판(BS1)과 제2 베이스 기판(BS2) 사이에 배치될 수 있다. 제1 및 제2 베이스 기판들(BS1,BS2)은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수 개의 절연층들을 포함하는 적층 구조체일 수 있다.
구동 소자(DT)의 구성 및 스위칭 소자(ST)의 구성은 실질적으로 동일하므로, 이하 구동 소자(DT)의 구성이 주로 설명될 것이며, 스위칭 소자(ST)의 구성은 간략히 설명되거나 생략될 것이다.
제1 베이스 기판(BS1) 상에 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 무기 물질을 포함할 수 있다. 구동 소자(DT) 및 스위칭 소자(ST)는 버퍼층(BFL) 상에 배치될 수 있다.
구동 소자(DT)는 제1 게이트 전극(GE1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 반도체층(SM1)을 포함할 수 있다. 스위칭 소자(ST)는 제2 게이트 전극(GE2), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 및 제2 반도체층(SM2)을 포함할 수 있다.
제2 게이트 전극(GE2), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 및 제2 반도체층(SM2)은 제1 게이트 전극(GE1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 반도체층(SM1)과 각각 동일한 구조를 가지며, 동일한 층에 배치될 수 있다.
버퍼층(BFL) 상에 제1 반도체층(SM1)이 배치될 수 있다. 제1 반도체 층(SM1)은 비정질(Amorphous) 실리콘 또는 결정질(Poly) 실리콘과 같은 무기 재료의 반도체나 유기 반도체를 포함할 수 있다. 또한, 제1 반도체 층(SM1)은 산화물 반도체(oxide semiconductor)를 포함할 수 있다. 도 5에 도시되지 않았으나, 제1 반도체 층(SM1)은 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다.
버퍼층(BFL)은 제1 반도체층(SM1)에 개질된 표면을 제공할 수 있다. 이러한 경우, 제1 반도체층(SM1)은 제1 베이스 기판(BS1) 상에 직접 배치될 때 보다 버퍼층(BFL)에 대해 높은 접착력을 가질 수 있다. 버퍼층(BFL)은 제1 반도체층(SM1)의 하면을 보호하는 배리어층일 수 있다. 이러한 경우, 버퍼층(BFL)은 제1 베이스 기판(BS1) 자체 또는 제1 베이스 기판(BS1)을 통해 유입되는 오염이나 습기 등이 제1 반도체층(SM1)으로 침투되는 것을 차단할 수 있다.
제1 반도체층(SM1)을 덮도록 버퍼층(BFL) 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 무기 물질을 포함할 수 있다. 예를 들어, 제1 절연층(INS1)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드, 또는 알루미늄옥사이드를 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 절연층(INS1) 상에 제1 반도체층(SM1)과 중첩하는 제1 게이트 전극(GE1)이 배치될 수 있다. 제1 게이트 전극(GE1)은 제1 반도체 층(SM1)의 채널 영역과 중첩되도록 배치될 수 있다. 제1 게이트 전극(GE1)을 덮도록 제1 절연층(INS1) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2)은 무기 물질을 포함할 수 있다.
용량 소자(C, 도 2에 도시됨)는 제1 캡 전극(미도시) 및 제2 캡 전극(CPa)을 포함할 수 있다. 제1 캡 전극은 제2 게이트 전극(GE2)으로부터 분기될 수 있고, 제2 캡 전극(CPa)은 제2 절연층(INS2) 상에 배치될 수 있다.
제3 절연층(INS3)은 제2 캡 전극(CPa)을 덮도록 제2 절연층(INS2) 상에 배치될 수 있다. 제3 절연층(INS3)은 층간 절연층으로 정의될 수 있다. 제3 절연층(INS3)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.
제3 절연층(INS3) 상에 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)이 서로 이격되어 배치될 수 있다. 제1 소스 전극(SE1)은 제1, 제2, 및 제3 절연층들(INS1,INS2,INS3)을 관통하여 정의된 제1 컨택 홀(CH1)을 통해 제1 반도체층(SM1)의 소스 영역에 연결될 수 있다. 제1 드레인 전극(DE1)은 제1, 제2, 및 제3 절연층들(INS1,INS2,INS3)을 관통하여 정의된 제2 컨택 홀(CH2)을 통해 제1 반도체층(SM1)의 드레인 영역에 연결될 수 있다.
제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 덮도록 제3 절연층(INS3) 상에 제4 절연층(INS4)이 배치될 수 있다. 제4 절연층(INS4)은 평평한 상면을 제공하는 평탄화막으로 정의될 수 있으며, 유기 물질을 포함할 수 있다.
제1 베이스 기판(BS1), 버퍼층(BFL), 및 제1 내지 제4 절연층들(INS1~INS4)이 배치된 층은 제1 기판(SUB1)으로 정의될 수 있다. 제1 기판(SUB1) 상에 제1 격벽층(BR1) 및 제2 격벽층(BR2)이 서로 이격되어 배치될 수 있다. 제1 및 제2 격벽층들(BR1,BR2)은 유기 물질을 포함할 수 있다.
제1 격벽층(BR1)을 덮도록 제1 기판(SUB1) 상에 제1 전극(E1)이 배치될 수 있다. 예를 들어, 제1 전극(E1)은 제1 격벽층(BR1) 상에 배치되고, 제1 격벽층(BR1)에 인접한 제1 기판(SUB1)의 부분 상에 배치될 수 있다. 따라서, 격벽층(BR1)은 제1 기판(SUB1)과 제1 전극(E1) 사이에 배치될 수 있다.
제2 격벽층(BR2)을 덮도록 제1 기판(SUB1) 상에 제2 전극(E2)이 배치되고 제2 전극(E2)은 제1 전극(E1)과 이격될 수 있다. 예를 들어, 제2 전극(E2)은 제2 격벽층(BR2) 상에 배치되고, 제2 격벽층(BR2)에 인접한 제1 기판(SUB1)의 부분 상에 배치될 수 있다. 따라서, 제2 격벽층(BR2)은 제1 기판(SUB1)과 제2 전극(E2) 사이에 배치될 수 있다.
제1 전극(E1)은 제1 기판(SUB1)의 제4 절연층(INS4)을 관통하여 정의된 제3 컨택홀(CH3)을 통해 제1 드레인 전극(DE1)에 연결될 수 있다. 따라서, 제1 전극(E1)은 구동 소자(DT)에 전기적으로 연결될 수 있다.
제1 및 제2 전극들(E1,E2) 각각은 단층 구조 또는 복수 개의 적층 구조를 가질 수 있다. 예를 들어, 제1 및 제2 전극들(E1,E2) 각각은 반사 전극을 포함하거나, 반사 전극 및 반사 전극 상에 배치된 투명 전극을 포함할 수 있다.
반사 전극은 광을 반사시킬 수 있는 구리(Cu), 알루미늄(Al), 및 은(Ag) 등을 포함할 수 있다. 투명 전극은 광을 투과시킬 수 있는 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다.
제1 전극(E1) 상에 제1 돌출 전극(PE1)이 배치되고, 제2 전극(E2) 상에 제2 돌출 전극(PE2)이 배치될 수 있다. 도 6에 도시된 바와 같이, 복수 개의 제1 돌출 전극들(PE1)이 제1 전극(E1) 상에 배치될 수 있다. 예시적으로, 도 6에 제1 돌출 전극들(PE1)의 단면 구조가 도시되었으나, 제2 돌출 전극들(PE2)의 단면 구조도 실질적으로 제1 돌출 전극들(PE1)과 동일할 것이다. 따라서, 복수 개의 제2 돌출 전극들(PE1)이 제2 전극(E2) 상에 배치될 수 있다.
제1 돌출 전극(PE1)은 제1 전극(E1)에 접촉되어 제1 전극(E1)에 전기적으로 연결될 수 있다. 제2 돌출 전극(PE2)은 제2 전극(E2)에 접촉되어 제2 전극(E2)에 전기적으로 연결될 수 있다. 제1 및 제2 돌출 전극들(PE1,PE2)은 제1 및 제2 전극들(E1,E2)과 다른 전도성 물질을 포함할 수 있다.
발광 소자(ED)는 제1 격벽층(BR1) 및 제2 격벽층(BR2) 사이에 배치될 수 있다. 발광 소자(ED)의 양측들은 제1 돌출 전극(PE1) 및 제2 돌출 전극(PE2) 상에 각각 배치될 수 있다. 발광 소자(ED)의 양측들이 제1 돌출 전극(PE1)의 상면 및 제2 돌출 전극(PE2)의 상면에 접촉함으로써, 발광 소자(ED)가 제1 돌출 전극(PE1) 및 제2 돌출 전극(PE2)에 전기적으로 연결될 수 있다. 발광 소자(ED)는 제1 및 제2 돌출 전극들(PE1,PE2)을 통해 제1 및 제2 전극들(E1,E2)에 전기적으로 연결될 수 있다.
제1 접촉 전극(CTE1)은 제1 돌출 전극(PE1) 상에 배치되고 발광 소자(ED)의 일측을 덮을 수 있다. 예시적으로, 제1 접촉 전극(CTE1)은 발광 소자(ED)의 일측에 인접한 제1 돌출 전극(PE1)의 부분 상에 배치되었으나, 이에 한정되지 않고, 제1 돌출 전극(PE1)의 전체 위에 배치될 수도 있다. 제1 접촉 전극(CTE1)은 제1 돌출 전극(PE1) 및 발광 소자(ED)의 일측에 접촉할 수 있다.
제2 접촉 전극(CTE2)은 제2 돌출 전극(PE2) 상에 배치되고 발광 소자(ED)의 타측을 덮을 수 있다. 예시적으로, 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타측에 인접한 제2 돌출 전극(PE2)의 부분 상에 배치되었으나, 이에 한정되지 않고, 제2 돌출 전극(PE2)의 전체 위에 배치될 수도 있다. 제2 접촉 전극(CTE2)은 제2 돌출 전극(PE2) 및 발광 소자(ED)의 타측에 접촉할 수 있다.
제1 및 제2 접촉 전극들(CTE1,CTE2)은 투명한 도면성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 접촉 전극들(CTE1,CTE2)은 인듐아연 산화물(IZO), 인듐주석 산화물(ITO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
발광 소자(ED)는 원기둥 형상을 갖고, 원기둥 형상의 측면(또는 외주면)이 제1 및 제2 돌출 전극들(PE1,PE2)에 접촉하므로, 발광 소자(ED)는 제1 및 제2 돌출 전극들(PE1,PE2)에 선 접촉할 수 있다. 선 접촉은 면 접촉보다 작은 접촉 면적을 가지며, 접촉 면적이 작을수록 접촉 저항이 커질 수 있다. 저항은 전류의 흐름을 방해할 수 있다.
제1 및 제2 접촉 전극들(CTE1,CTE2)이 발광 소자(ED)의 양측들을 덮고, 제1 및 제2 돌출 전극들(PE1,PE2) 상에 배치됨으로써, 제1 및 제2 접촉 전극들(CTE1,CTE2)에 의해 접촉 면적이 증가될 수 있다. 따라서, 발광 소자(ED)와 제1 및 제2 돌출 전극들(PE1,PE2) 사이의 접촉 저항이 작아질 수 있다.
제1 및 제2 돌출 전극들(PE1,PE2), 발광 소자(ED), 및 제1 및 제2 접촉 전극들(CTE1,CTE2)을 덮도록 제1 기판(SUB1) 상에 제5 절연층(INS5)이 배치될 수 있다. 제5 절연층(INS5)은 무기 물질을 포함할 수 있다.
제1 베이스 기판(BS1)과 마주하는 제2 베이스 기판(BS2)의 일면 상에는 광 변환층(LCL) 및 블랙 매트릭스(BM)가 배치될 수 있다. 광 변환층(LCL)은 화소 영역(PA)에 배치되고 블랙 매트릭스(BM)는 비화소 영역(NPA)에 배치될 수 있다. 일부 화소들(PX)은 광 변환층(LCL)을 포함하지 않을 수 있다.
광 변환층(LCL)은 발광체를 포함할 수 있다. 예를 들어, 발광체는 발광 소자(ED)에서 생성된 제1 색 광의 파장을 변환하여 제1 색 광과 상이한 색을 갖는 제2 색 광을 방출할 수 있다. 발광체는 양자점일 수 있다. 제1 색 광은 청색 광일 수 있고, 제2 색 광은 적색 광 또는 녹색 광일 수 있다.
청색 광을 적색 광으로 변환하는 광 변환층(LCL)을 포함하는 화소들(PX), 청색 광을 녹색 광으로 변환하는 광 변환층(LCL)을 포함하는 화소들(PX), 및 광 변환층(LCL)을 포함하지 않는 화소들(PX)이 표시 패널(DP)에 배치될 수 있다. 따라서, 화소들(PX)에 의해 적색, 청색, 및 녹색 광들이 생성될 수 있다.
그러나, 본 발명의 실시 예는 이에 제한되지 않는다. 예를 들어, 광 변환층(LCL)은 컬러 필터로 치환될 수 있다. 또한, 화소들(PX)에서 광 변환층(LCL)이 생략될 수도 있다. 이러한 경우, 발광 소자(ED)는 청색 광, 녹색 광, 또는 적색 광을 방출할 수 있다. 블랙 매트릭스(BM)는 화소들 사이의 빛샘을 방지할 수 있다.
제2 베이스 기판(BS2), 광 변환층(LCL), 및 블랙 매트릭스(BM)가 배치된 층은 제2 기판(SUB2)으로 정의될 수 있다.
제1 기판(SUB1)과 제2 기판(SUB2) 사이에는 제6 절연층(INS6)이 배치될 수 있다. 제6 절연층(INS6)은 광학 투명 접착 필름(Optically Clear Adhesive film), 광학 투명 접착 수지(Optically Clear Adhesive Resin), 또는 감압 접착 필름(Pressure Sensitive Adhesive film)일 수 있다.
제2 기판(SUB2)은 제6 절연층(INS6)에 의해 제1 기판(SUB1)에 부착될 수 있다. 다만, 이는 일 예로 도시한 것일 뿐, 본 발명의 다른 실시예에서, 제2 기판(SUB2) 및 제6 절연층(INS6)은 생략될 수도 있다.
제1 및 제2 돌출 전극들(PE1,PE2)이 제1 및 제2 전극들(E1,E2) 상에 배치되지 않을 경우, 발광 소자들(ED)은 제1 및 제2 전극들(E1,E2)에 일정한 방향으로 정렬되지 않을 수 있다. 예를 들어, 발광 소자들(ED)은 도 3에 도시된 바와 다르게 제1 및 제2 전극들(E1,E2)에 제1 방향(DR1)으로 정렬되지 않고 제2 방향(DR2)으로 서로 일정하게 이격되지 않을 수 있다.
그러나, 본 발명의 실시 예에서, 제1 및 제2 돌출 전극들(PE1,PE2)이 제1 및 제2 전극들(E1,E2) 상에 배치됨으로써, 발광 소자들(ED)이, 도 3에 도시된 바와 같이, 제1 및 제2 돌출 전극들(PE1,PE2)에 제1 방향(DR1)으로 정렬되고 제2 방향(DR2)으로 일정하게 이격되어 배치될 수 있다. 따라서, 발광 소자들(ED)의 정렬도가 향상될 수 있다. 발광 소자들(ED)의 정렬도가 향상되는 보다 구체적인 이유는, 이하, 표시 장치(DD)의 제조 방법에서 상세히 설명될 것이다.
도 7 내지 도 14는 본 발명의 실시 예에 따른 표시 장치의 제조 방법을 설명하기 위한 도면들이다.
설명의 편의를 위해, 도 7 내지 도 11은 도 6에 대응하는 단면으로 도시하였으며, 도 12 및 도 14는 도 5에 대응하는 단면으로 도시하였다. 또한, 도 13은 하나의 발광 소자(ED)가 배치된 제1 돌출 전극(PE1) 및 제2 돌출 전극(PE2)의 평면이 도시되었다.
이하, 예시적으로, 도 7 내지 도 11을 참조하여 제1 돌출 전극들(PE1)을 형성하기 위한 제조 방법이 설명될 것이나, 제2 돌출 전극들(PE2)도 실질적으로 도 7 내지 도 11에 도시된 제조 방법과 동일한 방법으로 형성될 수 있다.
도 7을 참조하면, 제1 기판(SUB1) 상에 제1 도전성 물질(CM1)이 제공되고, 제1 도전성 물질(CM1) 상에 제2 도전성 물질(CM2)이 제공될 수 있다. 제1 도전성 물질(CM1)은 제1 격벽층(BR1)을 덮도록 제1 기판(SUB1) 상에 배치될 수 있다.
제1 도전성 물질(CM1)은 제1 전극(E1)을 형성하기 위한 물질이고, 제2 도전성 물질(CM2)은 제1 돌출 전극들(PE1)을 형성하기 위한 물질일 수 있다. 예시적으로, 제1 도전성 물질(CM1)은 제1 금속 물질을 포함할 수 있고, 제2 도전성 물질(CM2)은 제1 금속 물질과 다른 제2 금속 물질을 포함할 수 있다.
제2 도전성 물질(CM2) 상에 제1 포토 레지스트 패턴(PR1)이 제공될 수 있다. 제1 포토 레지스트 패턴(PR1)은 감광성 수지를 포함할 수 있다. 제1 포토 레지스트 패턴(PR1)은 제1 층(L1) 및 제1 층(L1) 상에 배치되고 서로 이격된 복수 개의 제2 층들(L2)을 포함할 수 있다.
도 8을 참조하면, 제1 포토 레지스트 패턴(PR1)을 마스크로 하여 제1 및 제2 도전성 물질들(CM1,CM2)이 제거될 수 있다. 예를 들어, 제1 포토 레지스트 패턴(PR1)에 의해 노출된 제2 도전성 물질(CM2)의 부분이 먼저 제거되고, 제1 포토 레지스트 패턴(PR1)에 의해 노출된 제1 도전성 물질(CM1)의 부분이 제거될 수 있다.
제1 포토 레지스트 패턴(PR1)에 의해 노출된 제1 도전성 물질(CM1)의 부분이 제거되어 제1 전극(E1)이 형성될 수 있다. 제1 전극(E1)은 제1 도전성 물질(CM1)의 잔존하는 부분일 수 있다. 도시하지 않았으나, 제2 전극(E2)도 제1 도전성 물질(CM1)의 잔존하는 부분으로 형성될 수 있다.
예시적으로, 제1 및 제2 도전성 물질들(CM1,CM2)의 식각을 위해 습식 식각(wet etching) 방식이 사용될 수 있다. 제1 도전성 물질(CM1)과 제2 도전성 물질(CM2)은 서로 다른 물질들을 포함하므로, 제1 도전성 물질(CM1)의 식각을 위해 제1 식각액이 사용되고, 제2 도전성 물질(CM2)을 제거하기 위해 제2 식각액이 사용될 수 있다. 제1 식각액은 제2 식각액과 다른 식각액일 수 있다.
도 9 및 도 10을 참조하면, 제1 포토 레지스트 패턴(PR1)의 상부부터 제1 층(L1)의 두께(TH) 만큼 제1 포토 레지스트 패턴(PR1)이 제거될 수 있다. 제1 층(L1)의 두께(TH)는 수직한 방향을 기준으로 제1 층(L1)의 하면과 상면 사이의 거리차로 정의될 수 있다. 또한, 제1 격벽층(BR1)의 측면 상에 배치된 제1 포토 레지스트 패턴(PR1)이 제거될 수 있다. 예시적으로, 제1 포토 레지스트 패턴(PR1)의 제거를 위해 플로린(fluorine) 계열 가스를 사용하는 건식 식각 방식이 사용될 수 있다.
제1 층(L1)의 두께(TH)만큼 제1 포토 레지스트 패턴(PR1)이 제거되므로, 제2 층들(L2)이 배치된 영역들 사이의 제1 층(L1)이 제거되고, 제2 층들(L2)이 배치된 영역들에서 제1 포토 레지스트 패턴(PR1)의 일부분들이 잔존할 수 있다. 그 결과, 도 10에 도시된 바와 같이, 제1 포토 레지스트 패턴(PR1)의 잔존하는 부분들로 정의된 제2 포토 레지스트 패턴(PR2)이 형성될 수 있다.
도 11을 참조하면, 제2 포토 레지스트 패턴(PR2)에 의해 노출된 제2 도전성 물질(CM2)의 부분들이 제거되어 제1 돌출 전극들(PE1)이 제1 전극(E1) 상에 형성될 수 있다. 도시하지 않았으나, 제2 돌출 전극들(PE2)도 제1 돌출 전극들(PE1)과 같은 방식으로 제2 전극(E2) 상에 형성될 수 있다. 전술한 바와 같이, 제2 도전성 물질(CM2)을 식각하기 위해 제2 식각액이 사용될 수 있다.
제1 및 제2 도전성 물질들(CM1,CM2)이 동일한 금속 물질을 포함할 경우, 동일한 식각액이 사용될 수 있다. 이러한 경우, 도 11에서, 제2 포토 레지스트 패턴(PR2)에 의해 노출된 제2 도전성 물질(CM2)의 부분들뿐만 아니라 제1 전극(E1)까지 제거될 수 있다. 그러나, 제2 도전성 물질(CM2)이 제1 도전성 물질(CM1)과 다른 물질을 포함하고, 제2 도전성 물질(CM2)을 식각하기 위해 제2 식각액이 사용됨으로써, 제2 도전성 물질(CM2)이 식각되고, 제1 전극(E1)은 식각되지 않을 수 있다.
본 발명의 실시 예에서, 단일 포토 레지스트를 사용하여, 제1 포토 레지스트 패턴(PR1)과 제2 포토 레지스트 패턴(PR2)이 형성될 수 있다. 따라서, 단일 포토 레지스트가 사용되어 제1 및 제2 전극들(E1,E2)과 제1 및 제2 돌출 전극들(PE1,PE2)이 형성될 수 있다. 즉, 제1 및 제2 전극들(E1,E2)을 형성하기 위한 포토 레지스트 및 제1 및 제2 돌출 전극들(PE1,PE2)을 형성하기 위한 포토 레지스트가 각각 별도로 사용되지 않을 수 있다.
도 12를 참조하면, 제2 포토 레지스트 패턴(PR2)이 제거되고, 발광 소자(ED)를 포함하는 용액(LQ)이 제1 격벽층(BR1)과 제2 격벽층(BR2) 사이에 제공될 수 있다. 용액(LQ)은 잉크 또는 페이스트일 수 있다. 용액(LQ)은 상온 또는 열에 의해 기화될 수 있는 물질일 수 있다.
도 13을 참조하면, 제1 전극(E1) 및 제2 전극(E2)에 서로 반대 극성의 전압들이 인가될 수 있다. 제1 전극(E1) 및 제2 전극(E2)에는 직류 전압 또는 교류 전압이 인가될 수 있다. 제1 전극(E1) 및 제2 전극(E2)을 통해 제1 돌출 전극(PE1) 및 제2 돌출 전극(PE2)에 서로 반대 극성의 전압들이 인가될 수 있다. 따라서, 제1 돌출 전극(PE1)과 제2 돌출 전극(PE2) 사이에 전기장이 형성될 수 있다.
전하들은 제1 전극(E1) 및 제2 전극(E2)보다 돌출된 구조를 갖는 제1 돌출 전극(PE1)과 제2 돌출 전극(PE2)에 집중될 수 있다. 따라서, 제1 돌출 전극(PE1)과 제2 돌출 전극(PE2) 사이에 보다 강한 전기장이 형성될 수 있다. 전기장에 의해 발광 소자(ED)에 쌍 극성이 유도되고, 발광 소자(ED)는 유전 영동 힘에 의해 제1 돌출 전극(PE1)과 제2 돌출 전극(PE2)에 자가 정렬될 수 있다.
발광 소자(ED)는 제1 돌출 전극(PE1)과 제2 돌출 전극(PE2) 사이에 형성된 보다 강한 전기장에 의해 제1 돌출 전극(PE1)과 제2 돌출 전극(PE2)을 향해 용이하게 정렬될 수 있다. 따라서, 복수 개의 발광 소자들(ED)이 제1 방향(DR1)으로 일정하게 정렬되고, 제2 방향(DR2)으로 일정하게 이격되어 제1 돌출 전극들(PE1) 및 제2 돌출 전극들(PE2)에 연결될 수 있다. 그 결과, 발광 소자들(ED)의 정렬도가 향상될 수 있다.
도 14를 참조하면, 제1 및 제2 접촉 전극들(CTE1,CTE2)이 발광 소자(ED)와 제1 및 제2 돌출 전극들(PE1,PE2) 상에 제공될 수 있다. 제1 및 제2 돌출 전극들(PE1,PE2), 발광 소자(ED), 및 제1 및 제2 접촉 전극들(CTE1,CTE2)을 덮도록 제1 기판(SUB1) 상에 제5 절연층(INS5)이 제공될 수 있다. 제5 절연층(INS5) 상에 제6 절연층(INS6)이 제공되고, 제2 기판(SUB2)이 제6 절연층(INS6) 상에 제공됨으로써, 표시 장치(DD)가 제조될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
SDV: 주사 구동부 DDV: 데이터 구동부
PX: 화소 ST,DT: 스위칭 소자 및 구동 소자
ED: 발광 소자 E1,E2: 제1 및 제2 전극
E1_1: 제1 연장부 E1_2: 제1 가지부
E2_1: 제2 연장부 E2_2: 제2 가지부
PE1,PE2: 제1 및 제2 돌출 전극 NS: N형 반도체층
PS: P형 반도체층 AL: 활성층
BR1,BR2: 제1 및 제2 격벽층 CTE1,CTE2: 제1 및 제2 접촉 전극

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고 상기 제1 전극과 이격된 제2 전극;
    상기 제1 전극 상에 배치된 복수 개의 제1 돌출 전극들;
    상기 제2 전극 상에 배치된 복수 개의 제2 돌출 전극들; 및
    상기 제1 돌출 전극들 및 상기 제2 돌출 전극들에 전기적으로 연결된 복수 개의 발광 소자들을 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 배치된 제1 격벽층; 및
    상기 기판과 상기 제2 전극 사이에 배치된 제2 격벽층을 더 포함하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 발광 소자들은 상기 제1 격벽층 및 상기 제2 격벽층 사이에 배치되는 표시 장치.
  4. 제 1 항에 있어서,
    상기 제1 전극은,
    제1 방향으로 연장된 제1 연장부; 및
    상기 제1 연장부로부터 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수 개의 제1 가지부들을 포함하고,
    상기 제2 전극은,
    상기 제1 방향으로 연장된 제2 연장부; 및
    상기 제2 연장부로부터 상기 제2 방향으로 연장된 복수 개의 제2 가지부들을 포함하고,
    상기 제1 가지부들 및 상기 제2 가지부들은 상기 제1 방향으로 교대로 배치되는 표시 장치.
  5. 제 4 항에 있어서,
    상기 제1 돌출 전극들은 상기 제1 가지부들 상에 배치되고, 상기 제2 돌출 전극들은 상기 제2 가지부들 상에 배치된 표시 장치.
  6. 제 5 항에 있어서,
    상기 제1 돌출 전극들은 상기 제2 방향으로 배열되고 상기 제1 전극에 접촉하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 제1 돌출 전극들은 상기 제2 방향으로 균등한 간격을 두고 이격된 표시 장치.
  8. 제 5 항에 있어서,
    상기 제2 돌출 전극들은 상기 제2 방향으로 배열되고 상기 제2 전극에 접촉하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 제2 돌출 전극들은 상기 제2 방향으로 균등한 간격을 두고 이격된 표시 장치.
  10. 제 1 항에 있어서,
    상기 발광 소자들 각각의 양측들은 상기 제1 및 제2 돌출 전극들 중 대응하는 한 쌍의 제1 및 제2 돌출 전극들 상에 각각 배치된 표시 장치.
  11. 제 10 항에 있어서,
    상기 발광 소자들 각각의 일측을 덮고 상기 한 쌍의 제1 및 제2 돌출 전극들 중 상기 제1 돌출 전극 상에 배치된 제1 접촉 전극; 및
    상기 발광 소자들 각각의 타측을 덮고 상기 한 쌍의 제1 및 제2 돌출 전극들 중 상기 제2 돌출 전극 상에 배치된 제2 접촉 전극을 더 포함하는 표시 장치.
  12. 제 1 항에 있어서,
    상기 제1 및 제2 돌출 전극들은 상기 제1 및 제2 전극들과 다른 전도성 물질을 포함하는 표시 장치.
  13. 기판 상에 제1 도전성 물질을 제공하는 단계;
    상기 제1 도전성 물질 상에 제2 도전성 물질을 제공하는 단계;
    상기 제2 도전성 물질 상에 제1 층 및 서로 이격되어 상기 제1 층 상에 배치된 복수 개의 제2 층들을 포함하는 제1 포토 레지스트 패턴을 제공하는 단계;
    상기 제1 포토 레지스트 패턴에 의해 노출된 상기 제1 및 제2 도전성 물질들의 부분들을 제거하여, 상기 제1 도전성 물질의 잔존하는 부분들로 정의된 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 포토 레지스트 패턴의 상부부터 상기 제1 층의 두께만큼 상기 제1 포토 레지스트 패턴을 제거하여, 제2 포토 레지스트 패턴을 형성하는 단계;
    상기 제2 포토 레지스트 패턴에 의해 노출된 상기 제2 도전성 물질의 부분들을 제거하여 복수 개의 제1 돌출 전극들 및 복수 개의 제2 돌출 전극들을 형성하는 단계; 및
    복수 개의 발광 소자들을 상기 제1 돌출 전극들 및 상기 제2 돌출 전극들에 전기적으로 연결하는 단계를 포함하는 표시 장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제1 전극은,
    제1 방향으로 연장된 제1 연장부; 및
    상기 제1 연장부로부터 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수 개의 제1 가지부들을 포함하고,
    상기 제2 전극은,
    상기 제1 방향으로 연장된 제2 연장부; 및
    상기 제2 연장부로부터 상기 제2 방향으로 연장된 복수 개의 제2 가지부들을 포함하고,
    상기 제1 가지부들 및 상기 제2 가지부들은 상기 제1 방향으로 교대로 배치되는 표시 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제1 돌출 전극들은 상기 제2 방향으로 배열되고, 상기 제1 전극에 접촉되며, 상기 제2 돌출 전극들은 상기 제2 방향으로 배열되고, 상기 제2 전극에 접촉된 표시 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 제1 돌출 전극들 및 상기 제2 돌출 전극들은 상기 제2 방향으로 균등한 간격을 두고 이격된 표시 장치의 제조 방법.
  17. 제 13 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 제1 격벽층을 제공하는 단계; 및
    상기 기판과 상기 제2 전극 사이에 제2 격벽층을 제공하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 발광 소자들을 상기 제1 돌출 전극들 및 상기 제2 돌출 전극들에 전기적으로 연결하는 단계는,
    상기 제1 격벽층 및 상기 제2 격벽층 사이에 상기 발광 소자들을 제공하는 단계; 및
    상기 제1 전극 및 상기 제2 전극에 서로 반대 극성의 전압들을 인가하여 상기 발광 소자들 각각의 양측들을 상기 제1 및 제2 돌출 전극들 중 대응하는 한 쌍의 제1 및 제2 돌출 전극들 상에 각각 배치하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 한 쌍의 제1 및 제2 돌출 전극들 중 상기 제1 돌출 전극 상에 제1 접촉 전극을 제공하는 단계; 및
    상기 한 쌍의 제1 및 제2 돌출 전극들 중 상기 제2 돌출 전극 상에 제2 접촉 전극을 제공하는 단계를 더 포함하고,
    상기 제1 접촉 전극은 상기 발광 소자들 각각의 일측을 덮고, 상기 제2 접촉 전극은 상기 발광 소자들 각각의 타측을 덮는 표시 장치의 제조 방법.
  20. 제 13 항에 있어서,
    상기 제1 및 제2 돌출 전극들은 상기 제1 및 제2 전극들과 다른 전도성 물질을 포함하는 표시 장치의 제조 방법.
KR1020180135435A 2018-11-06 2018-11-06 표시 장치 및 그것의 제조 방법 KR102645630B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180135435A KR102645630B1 (ko) 2018-11-06 2018-11-06 표시 장치 및 그것의 제조 방법
US16/543,285 US11476392B2 (en) 2018-11-06 2019-08-16 Display device and manufacturing method thereof
CN201911064549.6A CN111146229A (zh) 2018-11-06 2019-11-04 显示装置
US18/046,764 US11705540B2 (en) 2018-11-06 2022-10-14 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180135435A KR102645630B1 (ko) 2018-11-06 2018-11-06 표시 장치 및 그것의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200052512A true KR20200052512A (ko) 2020-05-15
KR102645630B1 KR102645630B1 (ko) 2024-03-08

Family

ID=70458729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135435A KR102645630B1 (ko) 2018-11-06 2018-11-06 표시 장치 및 그것의 제조 방법

Country Status (3)

Country Link
US (2) US11476392B2 (ko)
KR (1) KR102645630B1 (ko)
CN (1) CN111146229A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022169062A1 (ko) * 2021-02-05 2022-08-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2022245147A1 (ko) * 2021-05-21 2022-11-24 한양대학교 에리카산학협력단 정전기적 척력을 이용한 마이크로 led 정렬 방법 및 이를 이용한 마이크로 led 디스플레이 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
WO2021242074A1 (ko) * 2020-05-26 2021-12-02 삼성디스플레이 주식회사 표시 장치
KR20220100746A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 표시 장치
KR20220126843A (ko) * 2021-03-09 2022-09-19 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150098246A (ko) 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
US9773761B2 (en) 2013-07-09 2017-09-26 Psi Co., Ltd Ultra-small LED electrode assembly and method for manufacturing same
KR20150081089A (ko) * 2014-01-03 2015-07-13 삼성디스플레이 주식회사 Led 패키지
KR101672781B1 (ko) 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR102483434B1 (ko) * 2015-05-28 2022-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101730929B1 (ko) 2015-11-17 2017-04-28 피에스아이 주식회사 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법
KR102483229B1 (ko) * 2015-12-31 2022-12-29 엘지디스플레이 주식회사 유기발광 표시장치
EP4380340A3 (en) * 2016-04-29 2024-08-07 LG Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR102699567B1 (ko) 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
KR102572340B1 (ko) 2018-08-21 2023-08-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022169062A1 (ko) * 2021-02-05 2022-08-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11949044B2 (en) 2021-02-05 2024-04-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same
WO2022245147A1 (ko) * 2021-05-21 2022-11-24 한양대학교 에리카산학협력단 정전기적 척력을 이용한 마이크로 led 정렬 방법 및 이를 이용한 마이크로 led 디스플레이 제조 방법

Also Published As

Publication number Publication date
US11705540B2 (en) 2023-07-18
KR102645630B1 (ko) 2024-03-08
US11476392B2 (en) 2022-10-18
US20230065735A1 (en) 2023-03-02
CN111146229A (zh) 2020-05-12
US20200144453A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
KR102645630B1 (ko) 표시 장치 및 그것의 제조 방법
KR102579915B1 (ko) 표시 장치 및 그것의 제조 방법
KR102621668B1 (ko) 표시 장치 및 표시 장치 제조 방법
US20230066918A1 (en) Display device and method of manufacturing the same
KR102583770B1 (ko) 메모리 트랜지스터 및 이를 갖는 표시장치
US9793252B2 (en) Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
KR102389264B1 (ko) 표시장치 및 그 제조방법
TWI711175B (zh) 有機發光二極體顯示器
KR102624516B1 (ko) 표시장치 및 이의 제조 방법
KR102572340B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR20160139115A (ko) 유기 발광 표시 장치
KR102649218B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR102526778B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR20170080996A (ko) 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR20180057774A (ko) 트랜지스터, 그 제조 방법 및 이를 포함하는 표시 장치
TWI548067B (zh) 畫素結構
US11195824B2 (en) Pixel, display device including the same, and manufacturing method thereof
KR102721238B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR20200040352A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant