KR20190137790A - 마스크 블랭크, 전사용 마스크의 제조 방법, 및 반도체 디바이스의 제조 방법 - Google Patents

마스크 블랭크, 전사용 마스크의 제조 방법, 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20190137790A
KR20190137790A KR1020197027637A KR20197027637A KR20190137790A KR 20190137790 A KR20190137790 A KR 20190137790A KR 1020197027637 A KR1020197027637 A KR 1020197027637A KR 20197027637 A KR20197027637 A KR 20197027637A KR 20190137790 A KR20190137790 A KR 20190137790A
Authority
KR
South Korea
Prior art keywords
film
pattern
mask
etching
etching stopper
Prior art date
Application number
KR1020197027637A
Other languages
English (en)
Other versions
KR102510830B1 (ko
Inventor
료 오쿠보
히로아키 시시도
타카시 우치다
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20190137790A publication Critical patent/KR20190137790A/ko
Application granted granted Critical
Publication of KR102510830B1 publication Critical patent/KR102510830B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/08—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

투광성 기판(1) 상에, 에칭 스토퍼막(2), 규소 및 탄탈륨으로부터 선택되는 1 이상의 원소를 함유하는 재료를 포함하는 차광막(3), 하드 마스크막(4)이 이 순서로 적층되어 있다. 상기 에칭 스토퍼막은, 크롬, 산소 및 탄소를 함유하는 재료를 포함하고, 크롬 함유량이 50원자％ 이상이며, X선 광전자 분광법으로 분석하여 얻어지는 N1s의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하이고, X선 광전자 분광법으로 분석하여 얻어지는 Cr2p의 내로우 스펙트럼이 574eV 이하의 결합 에너지에서 최대 피크를 갖는다.

Description

마스크 블랭크, 전사용 마스크의 제조 방법, 및 반도체 디바이스의 제조 방법
본 발명은, 마스크 블랭크, 해당 마스크 블랭크를 사용하는 전사용 마스크의 제조 방법, 및 해당 제조 방법에 의해 제조된 전사용 마스크를 사용하는 반도체 디바이스의 제조 방법에 관한 것이다. 본 발명은 특히, 파장 200㎚ 이하의 단파장의 노광광을 노광 광원으로 하는 노광 장치에 적합하게 사용되는 마스크 블랭크, 전사용 마스크의 제조 방법, 및 반도체 디바이스의 제조 방법에 관한 것이다.
일반적으로, 반도체 디바이스의 제조 공정에서는, 포토리소그래피법을 사용하여 미세 패턴의 형성이 행해지고 있다. 또한, 이 미세 패턴의 형성에는 통상 몇 매나 되는 전사용 마스크(포토마스크)라 불리는 기판이 사용된다. 이 전사용 마스크는, 일반적으로 투광성의 유리 기판 상에, 금속 박막 등을 포함하는 미세 패턴을 마련한 것이다. 이 전사용 마스크의 제조에 있어서도 포토리소그래피법이 사용되고 있다.
이 전사용 마스크는 동일한 미세 패턴을 대량으로 전사하기 위한 원판이 되기 때문에, 전사용 마스크 상에 형성된 패턴의 치수 정밀도는, 이 전사용 마스크를 사용하여 제작되는 미세 패턴의 치수 정밀도에 직접 영향을 미친다. 근년, 반도체 디바이스의 패턴 미세화가 현저하게 진행되고 있으며, 그것에 따라서 전사용 마스크에 형성되는 마스크 패턴의 미세화에 더하여, 그 패턴 정밀도도 보다 높은 것이 요구되고 있다. 한편, 전사용 마스크의 패턴 미세화에 더하여, 포토리소그래피에서 사용되는 노광 광원 파장의 단파장화가 진행되고 있다. 구체적으로는, 반도체 디바이스 제조 시의 노광 광원으로서는, 근년에는 KrF 엑시머 레이저(파장 248㎚)로부터, 200㎚ 이하의 파장, 예를 들어 ArF 엑시머 레이저(파장 193㎚)로 단파장화가 진행되고 있다.
또한, 전사용 마스크의 종류로서는, 종래의 투광성 기판 상에 크롬계 재료를 포함하는 차광막 패턴을 갖는 바이너리 마스크 외에, 하프톤형 위상 시프트 마스크가 알려져 있다. 이 하프톤형 위상 시프트 마스크는, 투광성 기판 상에 광 반투과막 패턴을 구비한 것이다. 그리고, 이 광 반투과막(하프톤형 위상 시프트막)은, 실질적으로 노광에 기여하지 않는 강도로 광을 투과시키고, 또한 그 광 반투과막을 투과한 광에, 동일한 거리만큼 공기 중을 투과한 광에 대하여 소정의 위상차를 발생시키는 기능을 갖고 있으며, 이에 의해, 소위 위상 시프트 효과를 발생시키고 있다.
근년에는, 투광성 기판 상에, 규소계 재료나 탄탈륨계 재료를 포함하는 차광막을 갖는 바이너리 마스크 블랭크 등도 출현하고 있다. 또한, 위상 시프트막 상에, 전이 금속과 규소를 함유하는 재료를 포함하는 차광막을 마련한 위상 시프트 마스크 블랭크도 알려져 있다(특허문헌 1). 이 위상 시프트 마스크 블랭크에서는, 위상 시프트막을 형성하는 재료에도 전이 금속과 규소를 함유하는 재료가 적용되고 있다. 그 때문에, 위상 시프트막과 차광막 사이에서 드라이 에칭에 대한 에칭 선택성을 확보하는 것이 어렵다. 따라서, 특허문헌 1에 개시된 위상 시프트 마스크 블랭크에서는, 위상 시프트막과 차광막 사이에 크롬계 재료를 포함하는 에칭 스토퍼막을 마련하고 있다.
또한, 상기 투광성 기판 상에 규소계 재료나 탄탈륨계 재료를 포함하는 차광막을 갖는 바이너리 마스크 블랭크에 있어서도, 예를 들어 투광성 기판으로서 사용하는 유리 기판과 차광막 사이에서 드라이 에칭에 대한 에칭 선택성을 확보하는 것이 용이하지 않아, 유리 기판과 차광막 사이에 크롬계 재료를 포함하는 에칭 스토퍼막을 마련하는 경우가 있다.
일본 특허 공개 제2007-241065호 공보
예를 들어 상기와 같은 투광성 기판(유리 기판) 상에, 크롬계 재료를 포함하는 에칭 스토퍼막 및 규소계 재료 또는 탄탈륨계 재료를 포함하는 차광막이 이 순서로 적층된 구조의 마스크 블랭크를 사용하여 전사용 마스크(바이너리 마스크)를 제작하기 위해서는, 이하의 공정을 실행한다. 먼저, 마스크 블랭크의 표면에 형성한 전사 패턴(이 전사 패턴이란, 차광막에 형성해야 할 패턴임)을 갖는 레지스트막을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, 상기 차광막에 전사 패턴을 형성한다. 계속해서, 이 전사 패턴이 형성된 차광막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 에칭 스토퍼막에 전사 패턴을 형성한다. 이렇게 하여, 투광성 기판 상에 규소계 재료 또는 탄탈륨계 재료를 포함하는 차광막 패턴을 갖는 전사용 마스크가 완성된다.
상기한 바와 같이, 전사 패턴이 형성된 차광막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 크롬계 재료의 에칭 스토퍼막에 전사 패턴이 형성되지만, 이 염소계 가스와 산소 가스의 혼합 가스를 에칭 가스로 사용하는 드라이 에칭은, 이방성 에칭의 경향이 작고, 등방성 에칭의 경향이 크다. 일반적으로, 드라이 에칭에 의해 박막에 패턴을 형성하는 경우, 박막의 두께 방향의 에칭뿐만 아니라, 박막에 형성되는 패턴의 측벽 방향으로의 에칭, 소위 사이드 에칭이 진행된다. 이 사이드 에칭의 진행을 억제하기 위해, 드라이 에칭 시, 박막이 형성되어 있는 투광성 기판의 주 표면의 반대측으로부터 바이어스 전압을 인가하여, 에칭 가스가 막의 두께 방향으로 보다 많이 접촉하도록 제어하는 것이 지금까지도 행해지고 있었다. 상기 차광막의 드라이 에칭에 적용하는 불소계 가스와 같이 이온성의 플라스마가 되는 경향이 큰 에칭 가스를 사용하는 이온 주체의 드라이 에칭의 경우에는, 바이어스 전압을 인가하는 것에 의한 에칭 방향의 제어성이 높아, 에칭의 이방성이 높아지기 때문에, 에칭되는 박막의 사이드 에칭양을 미소하게 할 수 있다. 한편, 염소계 가스와 산소 가스의 혼합 가스에 의한 드라이 에칭의 경우, 산소 가스는 라디칼성의 플라스마가 되는 경향이 높기 때문에, 바이어스 전압을 인가하는 것에 의한 에칭 방향의 제어 효과가 작아, 에칭의 이방성을 높이는 것이 어렵다. 이 때문에, 염소계 가스와 산소 가스의 혼합 가스를 사용하는 드라이 에칭에 의해, 크롬계 재료를 포함하는 박막에 패턴을 형성하는 경우, 사이드 에칭양이 커지기 쉽다.
예를 들어 라인·앤드·스페이스 패턴에서는, 상기 에칭 스토퍼막의 패턴의 양측으로부터 사이드 에칭이 진행됨으로써, 에칭 스토퍼막의 패턴의 가늘어짐에 의해 전사 패턴(차광막 패턴)이 쓰러져 버리는 경우가 있다. 또한, 상기 특허문헌 1에 개시된 위상 시프트 마스크 블랭크에 있어서도, 이 마스크 블랭크로부터 위상 시프트 마스크를 제조하는 도상에 있어서, 상기와 같은 에칭 스토퍼막의 패턴의 가늘어짐에 의해 차광막 패턴의 쓰러짐이 발생하면, 에칭 스토퍼막의 바로 아래의 위상 시프트막을 고정밀도로 패터닝하는 것이 곤란해진다.
상술한 바와 같이, 근년, 마스크 패턴의 미세화가 현저하게 진행되고 있고, 예를 들어 치수가 50㎚ 이하인 SRAF(Sub Resolution Assist Features)와 같은 미세한 패턴을 높은 패턴 정밀도로 형성할 것이 요구되도록 되어 오고 있다. 형성하는 패턴이 미세화될수록, 애스펙트비가 커져, 패턴 도괴가 발생하기 쉬워지기 때문에, 상술한 에칭 스토퍼막의 패턴의 가늘어짐에 의한 전사 패턴의 쓰러짐을 억제하는 것은 중대한 과제가 되고 있다.
본 발명은, 상기 종래의 과제를 해결하기 위해 이루어진 것이며, 그 제1 목적은, 투광성 기판 상에, 크롬계 재료를 포함하는 에칭 스토퍼막 및 규소계 재료 또는 탄탈륨계 재료를 포함하는 패턴 형성용 박막이 이 순서로 적층된 구조의 마스크 블랭크이며, 전사 패턴이 형성된 패턴 형성용 박막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용하여, 고바이어스 조건의 드라이 에칭으로 에칭 스토퍼막을 패터닝한 경우에 있어서도, 에칭 스토퍼막의 패턴 측벽에 발생하는 사이드 에칭양을 저감할 수 있음으로써, 에칭 스토퍼막의 패턴의 가늘어짐에 의한 전사 패턴의 쓰러짐을 억제할 수 있는 마스크 블랭크를 제공하는 것이다.
본 발명의 제2 목적은, 이 마스크 블랭크를 사용함으로써, 고정밀도의 미세한 전사 패턴이 형성된 전사용 마스크의 제조 방법을 제공하는 것이다.
본 발명의 제3 목적은, 이 전사용 마스크를 사용하여, 반도체 기판 상의 레지스트막에 고정밀도의 패턴 전사를 행하는 것이 가능한 반도체 디바이스의 제조 방법을 제공하는 것이다.
본 발명자는, 이상의 과제를 해결하기 위해, 특히 박막의 깊이 방향의 화학 결합 상태를 분석하는 것에 주목하고, 더 예의 연구를 계속한 결과, 본 발명을 완성한 것이다. 즉, 상기 과제를 해결하기 위해, 본 발명은 이하의 구성을 갖는다.
(구성 1)
투광성 기판 상에, 에칭 스토퍼막 및 패턴 형성용 박막이 이 순서로 적층된 구조를 구비하는 마스크 블랭크이며, 상기 패턴 형성용 박막은, 규소 및 탄탈륨으로부터 선택되는 1 이상의 원소를 함유하는 재료를 포함하고, 상기 에칭 스토퍼막은, 크롬, 산소 및 탄소를 함유하는 재료를 포함하고, 상기 에칭 스토퍼막은, 크롬 함유량이 50원자％ 이상이며, 상기 에칭 스토퍼막은, X선 광전자 분광법으로 분석하여 얻어지는 N1s의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하이고, 상기 에칭 스토퍼막은, X선 광전자 분광법으로 분석하여 얻어지는 Cr2p의 내로우 스펙트럼이 574eV 이하의 결합 에너지에서 최대 피크를 갖는 것을 특징으로 하는 마스크 블랭크.
(구성 2)
상기 에칭 스토퍼막에 있어서의 탄소의 함유량[원자％]을 크롬, 탄소 및 산소의 합계 함유량[원자％]으로 제산한 비율은, 0.1 이상인 것을 특징으로 하는 구성 1에 기재된 마스크 블랭크.
(구성 3)
상기 에칭 스토퍼막은, X선 광전자 분광법으로 분석하여 얻어지는 Si2p의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하인 것을 특징으로 하는 구성 1 또는 2에 기재된 마스크 블랭크.
(구성 4)
상기 에칭 스토퍼막은, 크롬 함유량이 80원자％ 이하인 것을 특징으로 하는 구성 1 내지 3 중 어느 것에 기재된 마스크 블랭크.
(구성 5)
상기 에칭 스토퍼막은, 탄소 함유량이 10원자％ 이상 20원자％ 이하인 것을 특징으로 하는 구성 1 내지 4 중 어느 것에 기재된 마스크 블랭크.
(구성 6)
상기 에칭 스토퍼막은, 산소 함유량이 10원자％ 이상 35원자％ 이하인 것을 특징으로 하는 구성 1 내지 5 중 어느 것에 기재된 마스크 블랭크.
(구성 7)
상기 에칭 스토퍼막은, 두께 방향에 있어서의 각 구성 원소의 함유량의 차가 모두 10원자％ 미만인 것을 특징으로 하는 구성 1 내지 6 중 어느 것에 기재된 마스크 블랭크.
(구성 8)
상기 패턴 형성용 박막 상에 크롬을 함유하는 재료를 포함하는 하드 마스크막을 구비하는 것을 특징으로 하는 구성 1 내지 7 중 어느 것에 기재된 마스크 블랭크.
(구성 9)
상기 투광성 기판과 상기 에칭 스토퍼막 사이에, 규소를 함유하는 재료를 포함하는 위상 시프트막을 구비하는 것을 특징으로 하는 구성 8에 기재된 마스크 블랭크.
(구성 10)
구성 8에 기재된 마스크 블랭크를 사용하는 전사용 마스크의 제조 방법이며, 상기 하드 마스크막 상에 형성된 전사 패턴을 갖는 레지스트막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 하드 마스크막에 전사 패턴을 형성하는 공정과, 상기 전사 패턴이 형성된 하드 마스크막을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, 상기 패턴 형성용 박막에 전사 패턴을 형성하는 공정과, 상기 전사 패턴이 형성된 패턴 형성용 박막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 에칭 스토퍼막에 전사 패턴을 형성함과 함께, 상기 하드 마스크막을 제거하는 공정을 갖는 것을 특징으로 하는 전사용 마스크의 제조 방법.
(구성 11)
구성 9에 기재된 마스크 블랭크를 사용하는 전사용 마스크의 제조 방법이며, 상기 하드 마스크막 상에 형성된 전사 패턴을 갖는 레지스트막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 하드 마스크막에 전사 패턴을 형성하는 공정과, 상기 전사 패턴이 형성된 하드 마스크막을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, 상기 패턴 형성용 박막에 전사 패턴을 형성하는 공정과, 상기 하드 마스크막 상에 차광 패턴을 갖는 레지스트막을 형성하는 공정과, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 전사 패턴이 형성된 패턴 형성용 박막을 마스크로 하여 상기 에칭 스토퍼막에 전사 패턴을 형성함과 함께, 상기 차광 패턴을 갖는 레지스트막을 마스크로 하여 상기 하드 마스크막에 차광 패턴을 형성하는 공정과, 불소계 가스를 사용한 드라이 에칭에 의해, 상기 전사 패턴이 형성된 에칭 스토퍼막을 마스크로 하여 상기 위상 시프트막에 전사 패턴을 형성함과 함께, 상기 차광 패턴을 갖는 하드 마스크막을 마스크로 하여 상기 패턴 형성용 박막에 차광 패턴을 형성하는 공정과, 상기 차광 패턴이 형성된 패턴 형성용 박막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 에칭 스토퍼막에 차광 패턴을 형성함과 함께, 상기 하드 마스크막을 제거하는 공정을 갖는 것을 특징으로 하는 전사용 마스크의 제조 방법.
(구성 12)
구성 10 또는 11에 기재된 전사용 마스크의 제조 방법에 의해 제조되는 전사용 마스크를 사용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
본 발명의 마스크 블랭크에 의하면, 투광성 기판 상에, 본 발명의 구성의 크롬계 재료를 포함하는 에칭 스토퍼막 및 규소계 재료 또는 탄탈륨계 재료를 포함하는 패턴 형성용 박막이 이 순서로 적층된 구조의 마스크 블랭크이며, 전사 패턴이 형성된 패턴 형성용 박막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용하여, 고바이어스 조건의 드라이 에칭으로 에칭 스토퍼막을 패터닝한 경우에 있어서도, 에칭 스토퍼막의 패턴 측벽에 발생하는 사이드 에칭양을 저감할 수 있다. 이에 의해, 에칭 스토퍼막의 패턴의 가늘어짐에 의한 전사 패턴의 쓰러짐을 억제할 수 있어, 미세한 전사 패턴을 고정밀도로 형성하는 것이 가능해진다. 또한, 이 마스크 블랭크를 사용함으로써, 고정밀도의 미세한 전사 패턴이 형성된 전사용 마스크를 제조할 수 있다. 또한, 이 전사용 마스크를 사용하여, 반도체 기판 상의 레지스트막에 패턴 전사를 행함으로써, 패턴 정밀도가 우수한 디바이스 패턴이 형성된 고품질의 반도체 디바이스를 제조할 수 있다.
도 1은 본 발명에 관한 마스크 블랭크의 제1 실시 형태를 나타내는 단면 개략도이다.
도 2는 본 발명에 관한 마스크 블랭크의 제2 실시 형태를 나타내는 단면 개략도이다.
도 3은 본 발명의 제1 실시 형태의 마스크 블랭크를 사용한 전사용 마스크의 제조 공정을 도시하는 단면 개략도이다.
도 4는 본 발명의 제2 실시 형태의 마스크 블랭크를 사용한 전사용 마스크의 제조 공정을 도시하는 단면 개략도이다.
도 5는 전사용 마스크(위상 시프트 마스크)의 제조 공정을 도시하는 단면 개략도이다.
도 6은 본 발명의 실시예 1에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 Cr2p의 내로우 스펙트럼을 도시하는 도면이다.
도 7은 본 발명의 실시예 1에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 O1s의 내로우 스펙트럼을 도시하는 도면이다.
도 8은 본 발명의 실시예 1에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 N1s의 내로우 스펙트럼을 도시하는 도면이다.
도 9는 본 발명의 실시예 1에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 C1s의 내로우 스펙트럼을 도시하는 도면이다.
도 10은 본 발명의 실시예 1에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 Si2p의 내로우 스펙트럼을 도시하는 도면이다.
도 11은 본 발명의 실시예 2에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 Cr2p의 내로우 스펙트럼을 도시하는 도면이다.
도 12는 본 발명의 실시예 2에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 O1s의 내로우 스펙트럼을 도시하는 도면이다.
도 13은 본 발명의 실시예 2에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 N1s의 내로우 스펙트럼을 도시하는 도면이다.
도 14는 본 발명의 실시예 2에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 C1s의 내로우 스펙트럼을 도시하는 도면이다.
도 15는 본 발명의 실시예 2에 관한 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 Si2p의 내로우 스펙트럼을 도시하는 도면이다.
도 16은 비교예 1의 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 Cr2p의 내로우 스펙트럼을 도시하는 도면이다.
도 17은 비교예 1의 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 O1s의 내로우 스펙트럼을 도시하는 도면이다.
도 18은 비교예 1의 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 N1s의 내로우 스펙트럼을 도시하는 도면이다.
도 19는 비교예 1의 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 C1s의 내로우 스펙트럼을 도시하는 도면이다.
도 20은 비교예 1의 마스크 블랭크의 하드 마스크막에 대해, X선 광전자 분석법(XPS)으로 분석하여 얻어진 Si2p의 내로우 스펙트럼을 도시하는 도면이다.
이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하면서 상세하게 설명한다.
먼저, 본 발명에 이른 경위에 대하여 설명한다.
크롬계 재료의 박막 드라이 에칭에 있어서의 사이드 에칭의 문제를 해결하는 수단으로서, 염소계 가스와 산소 가스의 혼합 가스를 사용하는 드라이 에칭에 있어서, 혼합 가스 중의 염소계 가스의 혼합 비율을 대폭 높이는 것이 검토되고 있다. 그 이유는, 염소계 가스는, 이온성의 플라스마가 되는 경향이 크기 때문이다. 단, 염소계 가스의 혼합 비율을 높인 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에서는, 크롬계 재료의 박막의 에칭 레이트가 저하되는 것은 피할 수 없다. 이 크롬계 재료의 박막의 에칭 레이트의 저하를 보완하기 위해, 드라이 에칭 시에 인가되는 바이어스 전압을 대폭 높게 하는 것도 검토되고 있다. 또한, 이와 같은 염소계 가스의 혼합 비율을 높인 염소계 가스와 산소 가스의 혼합 가스를 사용하고, 또한 높은 바이어스 전압을 인가한 상태에서 행해지는 드라이 에칭을, 이후의 설명에 있어서, 간단히 「고바이어스 조건의 드라이 에칭」이라 칭하기로 한다.
크롬계 재료막에 대한 고바이어스 조건의 드라이 에칭에서는, 동일한 에칭 가스의 조건을 사용하여 통상의 바이어스 전압으로 행하는 드라이 에칭(이하, 「통상 조건의 드라이 에칭」이라고도 칭함)에 비해 막 두께 방향의 에칭의 에칭 레이트를 대폭 빠르게 할 수 있다. 통상, 박막을 드라이 에칭할 때는, 화학 반응에 의한 드라이 에칭과 물리적 작용에 의한 드라이 에칭의 양쪽이 행해진다. 화학 반응에 의한 드라이 에칭은, 플라스마 상태의 에칭 가스가 박막의 표면에 접촉하여, 박막 중의 금속 원소와 결합하여 저비점의 화합물을 생성하여 승화하는 프로세스로 행해진다. 이에 반해, 물리적 작용에 의한 드라이 에칭은, 바이어스 전압에 의해 가속된 에칭 가스 중의 이온성의 플라스마가 박막의 표면에 충돌함으로써, 박막 표면의 금속 원소를 포함하는 각 원소를 물리적으로 튕겨, 그 금속 원소와 저비점의 화합물을 생성하여 승화하는 프로세스로 행해진다.
고바이어스 조건의 드라이 에칭은, 통상 조건의 드라이 에칭에 비해 물리적 작용에 의한 드라이 에칭을 높인 것이다. 물리적 작용에 의한 드라이 에칭은, 막 두께 방향으로의 에칭에 대하여 크게 기여하지만, 패턴의 측벽 방향으로의 에칭에는 그다지 기여하지 않는다. 이에 반해, 화학 반응에 의한 드라이 에칭은, 막 두께 방향으로의 에칭 및 패턴의 측벽 방향으로의 에칭 중 어느 쪽에도 기여한다. 따라서, 사이드 에칭양을 종래보다도 작게 하기 위해서는, 크롬계 재료막에 있어서의 화학 반응에 의한 드라이 에칭의 용이성을 종래보다도 저감하면서, 물리적 작용에 의한 드라이 에칭의 용이성을 종래와 동등 정도로 유지하는 것이 필요해진다.
크롬계 재료막에 있어서의 화학 반응에 의한 드라이 에칭에 관한 에칭양을 작게 하기 위해서는, 예를 들어 크롬계 재료막 중의 크롬 함유량을 증가시키는 것을 들 수 있다. 그러나, 크롬계 재료막 중의 크롬 함유량이 너무 많으면, 물리적 작용에 의한 에칭양이 대폭 작아져 버려, 크롬계 재료막의 에칭 레이트가 대폭 저하되어 버린다. 크롬계 재료막의 에칭 레이트가 대폭 저하되면, 크롬계 재료막을 패터닝할 때의 에칭 시간이 대폭 길어져, 패턴의 측벽이 에칭 가스에 노출되는 시간이 길어지므로, 사이드 에칭양이 증가되는 것으로 이어진다. 따라서, 크롬계 재료막 중의 크롬 함유량을 단순히 증가시키는 등의 방법은, 막의 에칭 레이트가 크게 저하되어, 사이드 에칭양의 억제로는 이어지지 않는다.
따라서, 본 발명자는, 크롬계 재료막 중의 크롬 이외의 구성 원소에 대하여 검토하였다. 사이드 에칭양을 억제하기 위해서는, 화학 반응에 의한 드라이 에칭을 촉진하는 산소 라디칼을 소비하는 경원소를 함유시키는 것이 효과적이다. 본 발명에 있어서의 에칭 스토퍼막을 형성하는 크롬계 재료에, 일정량 이상 함유시킬 수 있는 경원소로서는, 산소, 질소, 탄소 등을 들 수 있다.
예를 들어, 본 발명에 있어서의 에칭 스토퍼막을 형성하는 크롬계 재료에 산소를 함유시킴으로써, 고바이어스 조건의 드라이 에칭 및 통상 조건의 드라이 에칭 중 어느 경우도 에칭 레이트가 대폭 빨라진다. 동시에 사이드 에칭도 진행되기 쉬워지지만, 에칭 스토퍼막의 두께는 통상 20㎚ 이하이며, 막 두께 방향의 에칭 시간이 크게 단축되는 것을 고려하면, 고바이어스 조건의 드라이 에칭의 경우, 에칭 스토퍼막을 형성하는 크롬계 재료에는 산소를 함유시킬 필요가 있다.
또한, 에칭 스토퍼막을 형성하는 크롬계 재료에 질소를 함유시키면, 상술한 산소를 함유시키는 경우만큼 현저하지는 않지만, 고바이어스 조건의 드라이 에칭 및 통상 조건의 드라이 에칭 중 어느 경우도 에칭 레이트가 빨라진다. 그러나, 동시에 사이드 에칭도 진행되기 쉬워진다. 크롬계 재료에 질소를 함유시킨 경우, 막 두께 방향의 에칭 시간이 단축되는 정도에 비해, 사이드 에칭의 진행 용이성이 커지는 것을 고려하면, 고바이어스 조건의 드라이 에칭의 경우, 에칭 스토퍼막을 형성하는 크롬계 재료에는 질소를 함유시키지 않는 쪽이 바람직하다고 할 수 있다.
또한, 통상 조건의 드라이 에칭의 경우, 크롬계 재료에 탄소를 함유시키면, 크롬만을 포함하는 막의 경우보다도 에칭 레이트가 약간 느려진다. 그러나, 크롬계 재료에 탄소를 함유시키면, 크롬만을 포함하는 막의 경우보다도 물리적 작용에 의한 드라이 에칭에 대한 내성이 낮아진다. 이 때문에, 물리적 작용에 의한 드라이 에칭의 경향이 큰 고바이어스 조건의 드라이 에칭의 경우에는, 크롬계 재료에 탄소를 함유시키면, 크롬만을 포함하는 막의 경우보다도 에칭 레이트가 빨라진다. 또한, 크롬계 재료에 탄소를 함유시키면, 사이드 에칭을 촉진하는 산소 라디칼을 소비하기 때문에, 산소나 질소를 함유시키는 경우에 비해 사이드 에칭이 진행되기 어렵다. 이들을 고려하면, 고바이어스 조건의 드라이 에칭의 경우, 에칭 스토퍼막을 형성하는 크롬계 재료에는 탄소를 함유시킬 필요가 있다.
크롬계 재료에 질소를 함유시킨 경우와 탄소를 함유시킨 경우에서는 상기와 같은 큰 차이가 생기는 것은, Cr-N 결합과 Cr-C 결합 사이의 차이에 기인한다. Cr-N 결합은 결합 에너지가 낮아, 결합이 해리되기 쉬운 경향이 있기 때문에, 플라스마 상태의 염소와 산소가 접촉하면, Cr-N 결합이 해리되어 저비점의 염화크로밀을 형성하기 쉽다. 한편, Cr-C 결합은 결합 에너지가 높아, 결합이 해리되기 어려운 경향이 있기 때문에, 플라스마 상태의 염소와 산소가 접촉해도, Cr-C 결합이 해리되어 저비점의 염화크로밀을 형성하기 어렵다.
고바이어스 조건의 드라이 에칭은, 상기와 같이, 물리적 작용에 의한 드라이 에칭의 경향이 크고, 이 물리적 작용에 의한 드라이 에칭에서는, 이온 충격에 의해 박막 중의 각 원소가 튕겨지고, 그때 각 원소간의 결합이 끊어진 상태가 된다. 이 때문에, 원소간의 결합 에너지의 높음의 차이에 의해 생기는 염화크로밀의 형성 용이성의 차는, 화학 반응에 의한 드라이 에칭의 경우에 비해 작다. 전술한 바와 같이, 물리적 작용에 의한 드라이 에칭은, 막 두께 방향의 에칭에 대하여 크게 기여하는 반면, 패턴의 측벽 방향으로의 에칭에는 그다지 기여하지 않는다. 따라서, 크롬계 재료로 형성하는 에칭 스토퍼막의 막 두께 방향으로의 고바이어스 조건의 드라이 에칭에서는, Cr-N 결합과 Cr-C 결합 사이에서의 에칭의 진행의 정도의 차는 작다.
이에 반해, 패턴의 측벽 방향으로 진행되는 사이드 에칭에서는, 화학 반응에 의한 드라이 에칭의 경향이 높기 때문에, 에칭 스토퍼막을 형성하는 크롬계 재료 중의 Cr-N 결합의 존재 비율이 높으면 사이드 에칭이 진행되기 쉽다. 한편, 에칭 스토퍼막을 형성하는 크롬계 재료 중의 Cr-C 결합의 존재 비율이 높으면 사이드 에칭이 진행되기 어렵게 된다.
본 발명자는, 이들의 것을 종합적으로 고려하고, 나아가 박막의 깊이 방향의 화학 결합 상태를 분석하는 것에도 주목하여 검토하였다. 그 결과, 상기 과제를 해결하기 위해, 투광성 기판 상에 에칭 스토퍼막 및 패턴 형성용 박막(예를 들어 차광막)이 이 순서로 적층된 구조를 구비하고, 상기 패턴 형성용 박막은 규소 및 탄탈륨으로부터 선택되는 1 이상의 원소를 함유하는 재료를 포함하는 마스크 블랭크이며, 전사 패턴이 형성된 상기 패턴 형성용 박막을 마스크로 하여, 예를 들어 고바이어스 조건의 드라이 에칭으로 패터닝되는 상기 에칭 스토퍼막은, 크롬, 산소 및 탄소를 함유하는 재료를 포함하고, 이 에칭 스토퍼막은, 크롬 함유량이 50원자％ 이상이며, 이 에칭 스토퍼막은, X선 광전자 분광법으로 분석하여 얻어지는 N1s의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하이고, 이 에칭 스토퍼막은, X선 광전자 분광법으로 분석하여 얻어지는 Cr2p의 내로우 스펙트럼이 574eV 이하의 결합 에너지에서 최대 피크를 갖는 것인 것이 좋다는 결론에 이르러, 본 발명을 완성하기에 이르렀다.
이하, 실시 형태에 기초하여 본 발명을 상세하게 설명한다.
[제1 실시 형태]
도 1은 본 발명에 관한 마스크 블랭크의 제1 실시 형태를 나타내는 단면 개략도이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시 형태에 관한 마스크 블랭크(10)는, 투광성 기판(1) 상에, 에칭 스토퍼막(2), 및 패턴 형성용 박막인 차광막(3)이 이 순서로 적층되고, 또한 이 차광막(3) 상에 하드 마스크막(4)을 구비하는 구조의 바이너리 마스크 블랭크이다.
여기서, 상기 마스크 블랭크(10)에 있어서의 투광성 기판(1)으로서는, 반도체 디바이스 제조용 전사용 마스크에 사용되는 기판이면 특별히 한정되지 않는다. 투광성 기판(1)은, 반도체 디바이스 제조 시의 반도체 기판 상으로의 패턴 노광 전사에 사용하는 노광 파장에 대하여 투명성을 갖는 재료이면 특별히 제한되지 않고, 합성 석영 기판이나, 기타 각종 유리 기판(예를 들어, 소다석회 유리, 알루미노실리케이트 유리 등)이 사용된다. 이 중에서도 합성 석영 기판은, 미세 패턴 형성에 유효한 ArF 엑시머 레이저(파장 193㎚) 또는 그것보다도 단파장의 영역에서 투명성이 높으므로, 특히 바람직하게 사용된다.
상기 에칭 스토퍼막(2)은, 바로 위의 차광막(3)과 에칭 선택성이 높은 소재인 것이 필요하다. 본 발명에서는, 에칭 스토퍼막(2)의 소재에 크롬계 재료를 선택함으로써, 규소계 재료 또는 탄탈륨계 재료를 포함하는 차광막(3)과의 사이에서 높은 에칭 선택성을 확보할 수 있다.
다음에, 본 발명에 있어서의 상기 에칭 스토퍼막(2)의 구성을 더욱 상세하게 설명한다.
상기 에칭 스토퍼막(2)은, 크롬(Cr), 산소(O) 및 탄소(C)를 함유하는 재료를 포함한다.
이 에칭 스토퍼막(2)은 조성이 거의 일정하며, 구체적으로는 두께 방향에 있어서의 각 구성 원소의 함유량의 차가 모두 10원자％ 미만인 것이 바람직하다.
또한, 본 발명에 있어서, 상기 에칭 스토퍼막(2)은, 크롬 함유량이 50원자％ 이상이다. 크롬 함유량이 50원자％ 이상이면, 전사 패턴이 형성된 상기 차광막(3)을 마스크로 하여, 이 에칭 스토퍼막(2)을 고바이어스 조건의 드라이 에칭으로 패터닝할 때 발생하는 사이드 에칭을 억제할 수 있다.
또한, 상기 에칭 스토퍼막(2)은, 크롬 함유량이 80원자％ 이하인 것이 바람직하다. 크롬 함유량이 80원자％보다도 많으면, 에칭 스토퍼막(2)을 고바이어스 조건의 드라이 에칭으로 패터닝할 때의 에칭 레이트가 대폭 저하되어 버린다. 따라서, 에칭 스토퍼막(2)을 고바이어스 조건의 드라이 에칭으로 패터닝할 때의 에칭 레이트를 충분히 확보하기 위해서는, 상기한 바와 같이, 에칭 스토퍼막(2)은 크롬 함유량이 80원자％ 이하인 것이 바람직하다.
또한, 본 발명에 있어서, 상기 에칭 스토퍼막(2)은, X선 광전자 분광법(XPS : X-ray Photoelectron Spectroscopy)으로 분석하여 얻어지는 N1s의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하이다.
이 N1s의 내로우 스펙트럼의 피크가 존재하면, 상기 에칭 스토퍼막(2)을 형성하는 크롬계 재료 중에 Cr-N 결합이 소정 비율 이상 존재하게 된다. 상기 에칭 스토퍼막(2)을 형성하는 재료 중에 Cr-N 결합이 소정 비율 이상 존재하면, 에칭 스토퍼막(2)을 고바이어스 조건의 드라이 에칭으로 패터닝할 때의 사이드 에칭 진행을 억제하는 것이 곤란해진다. 본 발명에서는, 상기 에칭 스토퍼막(2)에 있어서의 질소(N)의 함유량은 검출 한계값 이하인 것이 바람직하다.
또한, 본 발명에 있어서는, 상기 에칭 스토퍼막(2)은, X선 광전자 분광법으로 분석하여 얻어지는 Cr2p의 내로우 스펙트럼이 574eV 이하의 결합 에너지에서 최대 피크를 갖는다.
크롬계 재료에 있어서, Cr2p의 내로우 스펙트럼이 574eV보다도 높은 결합 에너지에서 최대 피크를 갖고 있는 상태, 즉 케미컬 시프트되어 있는 상태인 경우, 다른 원자(특히 질소)와 결합되어 있는 크롬 원자의 존재 비율이 높은 상태임을 나타내고 있다. 이와 같은 크롬계 재료는, 패턴의 측벽 방향으로의 에칭에 기여하는 화학 반응에 의한 드라이 에칭에 대한 내성이 낮은 경향이 있기 때문에, 사이드 에칭의 진행을 억제하는 것이 곤란하다. 이에 반해, 본 발명과 같이 상기 에칭 스토퍼막(2)이, X선 광전자 분광법으로 분석하여 얻어지는 Cr2p의 내로우 스펙트럼이 574eV 이하의 결합 에너지에서 최대 피크를 갖는 크롬계 재료로 형성되어 있는 경우, 이와 같은 에칭 스토퍼막(2)을 고바이어스 조건의 드라이 에칭으로 패터닝할 때의 사이드 에칭의 진행을 억제할 수 있다.
또한, 본 발명에 있어서, 상기 에칭 스토퍼막(2)에 있어서의 탄소의 함유량 Cc[원자％]를, 크롬, 탄소 및 산소의 합계 함유량 Ct[원자％]로 제산한 비율 Cc/Ct는, 0.1 이상인 것이 바람직하고, 보다 바람직하게는, 0.14 이상이다. 본 발명에 있어서, 상기 에칭 스토퍼막(2)은, 크롬, 산소 및 탄소를 함유하는 재료를 포함하고, 에칭 스토퍼막(2) 중의 크롬은, Cr-O 결합의 형태, Cr-C 결합의 형태, 산소 및 탄소 중 어느 것과도 결합하지 않은 형태 중 어느 형태로 존재하는 것이 대세로 되어 있다. 따라서, 탄소의 함유량 Cc[원자％]를, 크롬, 탄소 및 산소의 합계 함유량 Ct[원자％]로 제산한 비율 Cc/Ct가 높은 크롬계 재료는, 재료 중의 Cr-C 결합의 존재 비율이 높고, 이와 같은 크롬계 재료를 고바이어스 조건의 드라이 에칭으로 패터닝하였을 때의 사이드 에칭의 진행을 억제할 수 있다.
상기한 바와 같이, 에칭 스토퍼막(2)은, 크롬, 산소 및 탄소를 함유하는 재료를 포함하지만, 이들 크롬, 산소 및 탄소의 합계 함유량이 95원자％ 이상인 것이 바람직하고, 보다 바람직하게는 98원자％ 이상이다. 상기 에칭 스토퍼막(2)은, 예를 들어 성막 시에 혼입되는 것이 불가피한 불순물을 제외하고, 상기 크롬, 산소 및 탄소를 포함하는 것이 특히 바람직하다. 여기에서 말하는 혼입되는 것이 불가피한 불순물이란, 에칭 스토퍼막(2)을 스퍼터링법으로 성막할 때의 스퍼터링 가스에 포함되는 예를 들어 아르곤, 헬륨, 네온, 크립톤, 크세논, 수소 등의 원소이다.
본 발명에 있어서는, 상기 에칭 스토퍼막(2)은, 산소 함유량이 10원자％ 이상 35원자％ 이하인 것이 바람직하다. 에칭 스토퍼막(2)을 형성하는 크롬계 재료 중에 이와 같은 범위의 함유량으로 산소를 함유함으로써, 고바이어스 조건의 드라이 에칭의 경우의 에칭 레이트가 대폭 빨라져, 막 두께 방향의 에칭 시간을 대폭 단축할 수 있다.
또한, 상기 에칭 스토퍼막(2)은, 탄소 함유량이 10원자％ 이상 20원자％ 이하인 것이 바람직하다. 에칭 스토퍼막(2)을 형성하는 크롬계 재료 중에 이와 같은 범위의 함유량으로 탄소를 함유함으로써, 고바이어스 조건의 드라이 에칭의 경우의 에칭 레이트를 빠르게 함과 함께, 사이드 에칭의 진행을 억제할 수 있다.
또한, 상기 에칭 스토퍼막(2)은, X선 광전자 분광법으로 분석하여 얻어지는 Si2p의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하인 것이 바람직하다. Si2p의 내로우 스펙트럼의 피크가 존재하면, 에칭 스토퍼막(2)을 형성하는 재료 중에, 미결합의 규소나, 다른 원자와 결합한 규소가 소정 비율 이상 존재하게 된다. 이와 같은 재료는, 염소계 가스와 산소 가스의 혼합 가스에 의한 드라이 에칭에 대한 에칭 레이트가 저하되는 경향이 있기 때문에 바람직하지 않다. 따라서, 상기 에칭 스토퍼막(2)은, 규소의 함유량이 1원자％ 이하인 것이 바람직하고, 검출 한계값 이하인 것이 바람직하다.
상기 에칭 스토퍼막(2)을 형성하는 방법에 대해서는, 특별히 제약되지 않지만, 그 중에서도 스퍼터링 성막법을 바람직하게 들 수 있다. 스퍼터링 성막법에 의하면, 균일하고 막 두께가 일정한 막을 형성할 수 있으므로 적합하다. 상기 에칭 스토퍼막(2)의 형성에는 도전성이 높은 타깃을 사용하기 때문에, 성막 속도가 비교적 빠른 DC 스퍼터링을 사용하는 것이 보다 바람직하다.
상기 에칭 스토퍼막(2)의 막 두께는, 특별히 제약되지 않지만, 예를 들어 3㎚ 이상 20㎚ 이하의 범위인 것이 바람직하고, 보다 바람직하게는 3.5㎚ 이상 15㎚ 이하이다.
다음에, 상기 차광막(3)에 대하여 설명한다. 본 실시 형태에 있어서, 상기 차광막(3)은, 규소 및 탄탈륨으로부터 선택되는 1 이상의 원소를 함유하는 재료를 포함한다.
본 발명에서는, 상기 차광막(3)의 소재에 규소계 재료나 탄탈륨계 재료를 선택함으로써, 상술한 크롬계 재료를 포함하는 상기 에칭 스토퍼막(2)과의 사이에서 높은 에칭 선택성을 확보할 수 있다.
상기 차광막(3)을 형성하는, 규소 및 탄탈륨으로부터 선택되는 1 이상의 원소를 함유하는 재료로서는, 본 발명에서는 이하의 재료를 들 수 있다.
규소를 함유하는 재료로서는, 규소 및 질소를 포함하는 재료, 또는 이 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료를 들 수 있다. 이 경우의 반금속 원소는, 붕소, 게르마늄, 안티몬 및 텔루륨으로부터 선택되는 1 이상의 원소이면 바람직하다. 또한, 이 경우의 비금속 원소에는, 협의의 비금속 원소(질소, 탄소, 산소, 인, 황, 셀레늄), 할로겐 및 희가스가 포함된다.
또한, 이 외의 차광막(3)에 적합한 규소를 함유하는 재료로서는, 규소 및 전이 금속에, 산소, 질소, 탄소, 붕소 및 수소로부터 선택되는 1 이상의 원소를 함유하는 재료를 들 수 있다. 이 경우의 전이 금속으로서는, 예를 들어 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 지르코늄(Zr), 하프늄(Hf), 니오븀(Nb), 바나듐(V), 코발트(Co), 니켈(Ni), 루테늄(Ru), 주석(Sn), 크롬(Cr) 등을 들 수 있다. 이와 같은 규소와 전이 금속을 함유하는 재료는 차광 성능이 높아, 차광막(3)의 두께를 얇게 하는 것이 가능해진다.
또한, 탄탈륨을 함유하는 재료로서는, 탄탈륨 금속 외에, 탄탈륨에 질소, 산소, 붕소 및 탄소로부터 선택되는 1 이상의 원소를 함유하는 재료가 사용되고, 구체적으로는, 예를 들어 Ta, TaN, TaO, TaON, TaBN, TaBO, TaBON, TaCN, TaCO, TaCON, TaBCN, TaBOCN 등을 바람직하게 들 수 있다.
상기 차광막(3)을 형성하는 방법에 대해서도 특별히 제약되지 않지만, 그 중에서도 스퍼터링 성막법을 바람직하게 들 수 있다. 스퍼터링 성막법에 의하면, 균일하고 막 두께가 일정한 막을 형성할 수 있으므로 적합하다. 차광막(3)이 규소 및 질소를 포함하는 재료, 또는 이 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성되는 경우, 타깃의 도전성이 낮기 때문에, RF(Radio Frequency) 스퍼터링이나 이온빔 스퍼터링을 사용하여 성막하는 것이 바람직하다. 한편, 차광막(3)이, 규소 및 전이 금속에, 산소, 질소, 탄소, 붕소 및 수소로부터 선택되는 1 이상의 원소를 함유하는 재료 혹은 탄탈륨을 함유하는 재료로 형성되는 경우, 타깃의 도전성이 비교적 높기 때문에, 성막 속도가 비교적 빠른 DC 스퍼터링을 사용하여 성막하는 것이 바람직하다.
상기 차광막(3)은, 단층 구조여도, 적층 구조여도 된다. 예를 들어, 차광층과 표면 반사 방지층의 2층 구조나, 추가로 이면 반사 방지층을 더한 3층 구조로 할 수 있다.
상기 차광막(3)은, 소정의 차광성을 확보할 것이 요구되고, 예를 들어 미세 패턴 형성에 유효한 ArF 엑시머 레이저(파장 193㎚)의 노광광에 대한 광학 농도(OD)가 2.8 이상일 것이 요구되며, 3.0 이상이면 보다 바람직하다.
또한, 상기 차광막(3)의 막 두께는 특별히 제약되지 않지만, 바이너리 마스크 블랭크에 있어서 미세 패턴을 고정밀도로 형성할 수 있기 위해서는 80㎚ 이하인 것이 바람직하고, 70㎚ 이하이면 보다 바람직하다. 한편, 차광막(3)은, 상기한 바와 같이 소정의 차광성(광학 농도)을 확보할 것이 요구되기 때문에, 상기 차광막(3)의 막 두께는, 30㎚ 이상인 것이 바람직하고, 40㎚ 이상인 것이 보다 바람직하다.
또한, 본 실시 형태와 같이, 마스크 블랭크(10)의 표면에 형성하는 레지스트막의 박막화를 목적으로 하여, 상기 차광막(3) 상에, 이 차광막(3)과는 에칭 선택성을 갖는 재료를 포함하는 하드 마스크막(「에칭 마스크막」이 불리는 경우도 있음)(4)을 마련하는 것이 바람직하다.
이 하드 마스크막(4)은, 드라이 에칭으로 차광막(3)에 패턴을 형성할 때의 에칭 마스크로서 기능하기 때문에, 하드 마스크막(4)의 재료는, 차광막(3)의 드라이 에칭 환경에 대하여 충분한 내성을 갖는 재료로 형성할 필요가 있다. 규소계 재료 또는 탄탈륨계 재료를 포함하는 차광막(3)의 드라이 에칭에는, 통상, 불소계 가스가 에칭 가스로서 사용된다. 이 때문에, 하드 마스크막(4)의 재료로서는, 이 불소계 가스의 드라이 에칭에 대해, 차광막(3)과의 사이에서 충분한 에칭 선택성을 갖는 크롬을 함유하는 크롬계 재료를 사용하는 것이 적합하다.
상기 하드 마스크막(4)을 형성하는 크롬계 재료로서는, 예를 들어 크롬에, 산소, 탄소, 질소, 수소 및 붕소 등의 원소로부터 선택되는 1종 이상의 원소를 첨가한 크롬 화합물 등을 들 수 있다. 이 하드 마스크막(4)은, 마스크 블랭크(10)의 표면에 형성된 레지스트막의 패턴을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해 패터닝되므로, 이 염소계 가스와 산소 가스의 혼합 가스에 의한 드라이 에칭에 있어서의 에칭 레이트가 빠른 것이 바람직하다. 이 관점에서는, 상기 하드 마스크막(4)은 적어도 크롬 및 산소를 함유하는 재료를 포함하는 것이 바람직하다. 또한, 하드 마스크막(4)은, 에칭 스토퍼막(2)과 동일한 재료를 사용한 단층막으로 하면 보다 바람직하다. 이 경우, 하드 마스크막(4)의 투광성 기판(1)측과는 반대측의 표면 및 그 근방의 영역은, 산화의 진행을 피하기 어렵기 때문에, 산소 함유량이 증가된 조성 경사부를 갖는 단층막이 된다.
상기 하드 마스크막(4)을 형성하는 방법에 대해서는 특별히 제약되지 않지만, 그 중에서도 스퍼터링 성막법을 바람직하게 들 수 있다. 스퍼터링 성막법에 의하면, 균일하고 막 두께가 일정한 막을 형성할 수 있으므로 적합하다. 상기 하드 마스크막(4)의 형성에는 도전성이 높은 타깃을 사용하기 때문에, 성막 속도가 비교적 빠른 DC 스퍼터링을 사용하는 것이 보다 바람직하다.
상기 하드 마스크막(4)의 막 두께는 특별히 제약되지 않지만, 이 하드 마스크막(4)은, 불소계 가스를 사용한 드라이 에칭에 의해, 바로 아래의 차광막(3)을 패터닝할 때의 에칭 마스크로서 기능하는 것이기 때문에, 적어도 바로 아래의 차광막(3)의 에칭이 완료되기 전에 소실되지 않을 정도의 막 두께가 필요하다. 한편, 하드 마스크막(4)의 막 두께가 너무 두꺼우면, 바로 위의 레지스트막 패턴을 박막화하는 것이 곤란하다. 이와 같은 관점에서, 상기 하드 마스크막(4)의 막 두께는, 예를 들어 3㎚ 이상 15㎚ 이하의 범위인 것이 바람직하고, 보다 바람직하게는 3.5㎚ 이상 10㎚ 이하이다.
또한, 도 1에는 도시되어 있지 않지만, 이상의 구성의 마스크 블랭크(10)의 표면에 레지스트막을 갖는 형태의 것도 본 발명의 마스크 블랭크에 포함된다.
상기 레지스트막은 유기 재료를 포함하는 것이며, 전자선 묘화용 레지스트 재료이면 바람직하고, 특히 화학 증폭형 레지스트 재료가 바람직하게 사용된다.
상기 레지스트막은, 통상 스핀 코트법 등의 도포법에 의해 마스크 블랭크의 표면에 형성된다. 이 레지스트막은, 미세 패턴 형성의 관점에서, 예를 들어 200㎚ 이하의 막 두께로 하는 것이 바람직하지만, 상기 하드 마스크막(4)을 구비함으로써, 레지스트막을 보다 박막화할 수 있고, 예를 들어 100㎚ 이하의 막 두께로 하는 것이 가능하다.
이상 설명한 구성을 갖는 본 실시 형태의 마스크 블랭크(10)에 의하면, 투광성 기판(1) 상에, 본 발명의 구성의 크롬계 재료를 포함하는 에칭 스토퍼막(2), 규소계 재료 또는 탄탈륨계 재료를 포함하는 차광막(패턴 형성용 박막)(3), 및 하드 마스크막(4)이 이 순서로 적층된 구조의 마스크 블랭크이며, 전사 패턴이 형성된 차광막(3)을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용하여, 고바이어스 조건의 드라이 에칭으로 에칭 스토퍼막(2)을 패터닝한 경우에 있어서도, 에칭 스토퍼막(2)의 패턴 측벽에 발생하는 사이드 에칭양을 저감할 수 있다. 이에 의해, 에칭 스토퍼막(2)의 패턴의 가늘어짐에 의한 전사 패턴의 쓰러짐을 억제할 수 있어, 미세한 전사 패턴을 고정밀도로 형성하는 것이 가능해진다.
따라서, 본 발명의 마스크 블랭크는, 미세한 패턴(예를 들어 치수가 50㎚ 이하인 SRAF(Sub Resolution Assist Features) 패턴 등)을 높은 패턴 정밀도로 형성할 것이 요구되는 경우에 특히 적합하다.
본 발명은, 상기 본 발명에 관한 마스크 블랭크로부터 제작되는 전사용 마스크의 제조 방법도 제공한다.
도 3은 상술한 제1 실시 형태의 마스크 블랭크를 사용한 전사용 마스크의 제조 공정을 도시하는 단면 개략도이다.
마스크 블랭크(10)의 표면에, 예를 들어 스핀 코트법으로 전자선 묘화용 레지스트막을 소정의 막 두께로 형성한다. 이 레지스트막에 대하여, 소정의 패턴을 전자선 묘화하고, 묘화 후, 현상함으로써, 소정의 레지스트막 패턴(6a)을 형성한다(도 3의 (a) 참조). 이 레지스트막 패턴(6a)은, 최종적인 전사 패턴이 되는 차광막(3)에 형성되어야 할 원하는 디바이스 패턴을 갖는다.
다음에, 상기 레지스트막 패턴(6a)을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 크롬계 재료를 포함하는 하드 마스크막(4)에, 하드 마스크막 패턴(4a)을 형성한다(도 3의 (b) 참조).
다음에, 잔존하는 상기 레지스트막 패턴(6a)을 제거한 후, 상기 하드 마스크막 패턴(4a)을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, 규소계 재료 또는 탄탈륨계 재료를 포함하는 차광막(3)에, 차광막 패턴(3a)을 형성한다(도 3의 (c) 참조).
다음에, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 하드 마스크막 패턴(4a)을 제거함과 함께, 상기 차광막 패턴(3a)을 마스크로 하여, 본 발명의 구성의 크롬계 재료를 포함하는 에칭 스토퍼막(2)에 패턴(2a)을 형성한다(도 3의 (d) 참조). 본 발명에서는, 이 경우, 전술한 고바이어스 조건의 드라이 에칭을 적용하는 것이 바람직하다.
본 실시 형태의 마스크 블랭크(10)를 사용함으로써, 상기 에칭 스토퍼막(2)을 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭으로 패터닝할 때의 에칭 스토퍼막(2)의 패턴 측벽에 발생하는 사이드 에칭을 억제할 수 있다. 이것에 의해, 에칭 스토퍼막(2)의 패턴(2a)의 가늘어짐에 의한 전사 패턴(상기 차광막 패턴(3a))의 쓰러짐을 억제할 수 있어, 미세한 전사 패턴이라도 고정밀도로 형성하는 것이 가능해진다.
이상과 같이 하여, 투광성 기판(1) 상에 전사 패턴이 되는 미세한 차광막 패턴(3a)을 구비한 바이너리형 전사용 마스크(20)가 완성된다(도 3의 (d) 참조). 이와 같이, 본 실시 형태의 마스크 블랭크(10)를 사용함으로써, 고정밀도의 미세한 전사 패턴이 형성된 전사용 마스크(20)를 제조할 수 있다.
또한, 이와 같은 본 실시 형태의 마스크 블랭크를 사용하여 제조되는 전사용 마스크(20)를 사용하여, 리소그래피법에 의해 당해 전사용 마스크의 전사 패턴을 반도체 기판 상의 레지스트막에 노광 전사하는 공정을 구비하는 반도체 디바이스의 제조 방법에 의하면, 패턴 정밀도가 우수한 디바이스 패턴이 형성된 고품질의 반도체 디바이스를 제조할 수 있다.
또한, 상술한 실시 형태에서는, 본 발명을 바이너리 마스크 블랭크에 적용하고, 또한 이 실시 형태의 바이너리 마스크 블랭크를 사용하여 제조되는 바이너리형 전사용 마스크에 대하여 설명하였지만, 상술한 실시 형태의 마스크 블랭크(10)와 마찬가지의 구성의 마스크 블랭크를 사용하여, 예를 들어 기판 파들어감 타입의 위상 시프트 마스크(예를 들어, 파들어감 레벤슨형 위상 시프트 마스크, 크롬리스 위상 시프트 마스크 등)를 제조하는 것도 가능하다. 즉, 본 실시 형태의 마스크 블랭크는, 상기 위상 시프트 마스크 제작용 마스크 블랭크로서도 사용할 수 있다.
[제2 실시 형태]
도 2는 본 발명에 관한 마스크 블랭크의 제2 실시 형태를 나타내는 단면 개략도이다.
도 2에 도시된 바와 같이, 본 발명의 제2 실시 형태에 관한 마스크 블랭크(30)는, 투광성 기판(1) 상에, 위상 시프트막(5), 에칭 스토퍼막(2), 규소계 재료 또는 탄탈륨계 재료를 포함하는 차광막(3), 및 크롬계 재료를 포함하는 하드 마스크막(4)을 이 순서로 적층한 구조의 위상 시프트형 마스크 블랭크이다.
본 실시 형태에 있어서도, 상기 에칭 스토퍼막(2)은 본 발명의 구성을 구비하는 것이다. 즉, 본 실시 형태의 상기 에칭 스토퍼막(2)은 크롬, 산소 및 탄소를 함유하는 재료를 포함하고, 크롬 함유량이 50원자％ 이상이며, 또한, 이 에칭 스토퍼막(2)은, X선 광전자 분광법으로 분석하여 얻어지는 N1s의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하이고, 또한, X선 광전자 분광법으로 분석하여 얻어지는 Cr2p의 내로우 스펙트럼이 574eV 이하의 결합 에너지에서 최대 피크를 갖는 것이다. 본 실시 형태의 에칭 스토퍼막(2)의 상세에 대해서는, 상술한 제1 실시 형태의 에칭 스토퍼막의 경우와 마찬가지이므로, 여기서는 중복 설명을 생략한다.
또한, 본 실시 형태의 마스크 블랭크(30)에 있어서의 상기 투광성 기판(1), 상기 차광막(3), 및 상기 하드 마스크막(4)의 상세에 대해서도, 상술한 제1 실시 형태의 경우와 마찬가지이므로, 여기서는 중복 설명을 생략한다.
또한, 본 실시 형태의 마스크 블랭크(30)에 있어서의 상기 에칭 스토퍼막(2), 상기 차광막(3), 및 상기 하드 마스크막(4)을 형성하는 방법에 대해서도, 제1 실시 형태의 경우와 마찬가지로, 스퍼터링 성막법이 적합하다. 또한, 이들 각 막의 막 두께에 대해서도 제1 실시 형태의 경우와 마찬가지이지만, 본 실시 형태에 있어서는, 상기 위상 시프트막(5), 상기 에칭 스토퍼막(2) 및 상기 차광막(3)의 적층 구조에 있어서, 예를 들어 ArF 엑시머 레이저(파장 193㎚)의 노광광에 대한 광학 농도(OD)가 2.8 이상일 것이 요구되며, 3.0 이상이면 보다 바람직하다.
또한, 상기 위상 시프트막(5)은 규소를 함유하는 재료로 형성되지만, 본 실시 형태에 적용되는 상기 위상 시프트막(5)의 구성은 특별히 한정될 필요는 없고, 예를 들어 지금까지 사용되고 있는 위상 시프트 마스크에 있어서의 위상 시프트막의 구성을 적용할 수 있다.
상기 위상 시프트막(5)은, 예를 들어 규소를 함유하는 재료, 전이 금속과 규소를 함유하는 재료 외에, 막의 광학 특성(광 투과율, 위상차 등), 물성(에칭 레이트, 다른 막(층)과의 사이의 에칭 선택성 등) 등을 개량하기 위해, 질소, 산소 및 탄소 중 적어도 하나의 원소를 더 포함하는 재료로 형성된다.
상기 규소를 함유하는 재료로서는, 구체적으로는, 규소의 질화물, 산화물, 탄화물, 산질화물(산화질화물), 탄산화물(탄화산화물), 혹은 탄산질화물(탄화산화질화물)을 포함하는 재료가 적합하다.
또한, 상기 전이 금속과 규소를 함유하는 재료로서는, 구체적으로는, 전이 금속 및 규소를 포함하는 전이 금속 실리사이드, 또는 전이 금속 실리사이드의 질화물, 산화물, 탄화물, 산질화물, 탄산화물, 혹은 탄산질화물을 포함하는 재료가 적합하다. 전이 금속에는, 몰리브덴, 탄탈륨, 텅스텐, 티타늄, 크롬, 하프늄, 니켈, 바나듐, 지르코늄, 루테늄, 로듐, 니오븀 등이 적용 가능하다. 이 중에서도 특히 몰리브덴이 적합하다.
또한, 상기 위상 시프트막(5)은, 단층 구조, 혹은, 저투과율층과 고투과율층을 포함하는 적층 구조 중 어느 쪽에도 적용할 수 있다.
상기 위상 시프트막(5)의 바람직한 막 두께는, 재질에 따라서도 상이하지만, 특히 위상 시프트 기능, 광 투과율의 관점에서 적절히 조정되는 것이 바람직하다. 상기 위상 시프트막(5)의 막 두께는, 통상은, 예를 들어 100㎚ 이하, 더욱 바람직하게는 80㎚ 이하의 범위이다. 상기 위상 시프트막(5)을 형성하는 방법에 대해서도 특별히 제약되지 않지만, 스퍼터링 성막법을 바람직하게 들 수 있다.
또한, 도 2에는 도시되어 있지 않지만, 이상의 구성의 마스크 블랭크(30)의 표면에 레지스트막을 갖는 형태도 본 발명의 마스크 블랭크에 포함된다. 이 레지스트막에 대해서는, 전술한 제1 실시 형태의 경우와 마찬가지이다.
다음에, 제2 실시 형태의 마스크 블랭크(30)를 사용한 전사용 마스크의 제조 방법에 대하여 설명한다.
도 4는 상술한 제2 실시 형태의 마스크 블랭크(30)를 사용한 전사용 마스크(하프톤형 위상 시프트 마스크)의 제조 공정을 도시하는 단면 개략도이다.
먼저, 마스크 블랭크(30)의 표면에, 예를 들어 스핀 코트법으로 전자선 묘화용 레지스트막을 소정의 막 두께로 형성한다. 이 레지스트막에 대하여, 소정의 패턴을 전자선 묘화하고, 묘화 후, 현상함으로써, 소정의 레지스트막 패턴(7a)을 형성한다(도 4의 (a) 참조). 이 레지스트막 패턴(7a)은 최종적인 전사 패턴이 되는 위상 시프트막(5)에 형성되어야 할 원하는 디바이스 패턴을 갖는다.
다음에, 상기 레지스트막 패턴(7a)을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 크롬계 재료를 포함하는 하드 마스크막(4)에, 하드 마스크막 패턴(4a)을 형성한다(도 4의 (b) 참조).
다음에, 잔존하는 상기 레지스트막 패턴(7a)을 제거한 후, 상기 하드 마스크막 패턴(4a)을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, 규소계 재료 또는 탄탈륨계 재료를 포함하는 차광막(3)에, 차광막 패턴(3a)을 형성한다(도 4의 (c) 참조).
다음에, 상기 차광막 패턴(3a)이 형성된 마스크 블랭크의 전체면에 상기와 마찬가지의 레지스트막을 형성하고, 이 레지스트막에 대하여, 소정의 차광 패턴(예를 들어 차광대 패턴)을 묘화하고, 묘화 후, 현상함으로써, 상기 하드 마스크막(4)(하드 마스크막 패턴(4a)) 상에, 소정의 차광 패턴을 갖는 레지스트막 패턴(7b)을 형성한다(도 4의 (d) 참조).
다음에, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 차광막(3)에 형성된 차광막 패턴(3a)을 마스크로 하여, 본 발명의 구성의 크롬계 재료를 포함하는 에칭 스토퍼막(2)에 패턴(2a)을 형성함과 함께, 상기 레지스트 패턴(7b)을 마스크로 하여, 상기 하드 마스크막(4)에 상기 차광 패턴을 갖는 패턴(4b)을 형성한다(도 4의 (e) 참조). 본 발명에서는, 이 경우, 전술한 고바이어스 조건의 드라이 에칭을 적용하는 것이 바람직하다.
다음에, 상기 레지스트막 패턴(7b)을 제거한 후, 불소계 가스를 사용한 드라이 에칭에 의해, 상기 에칭 스토퍼막(2)에 형성된 패턴(2a)을 마스크로 하여, 상기 위상 시프트막(5)에 위상 시프트막 패턴(5a)을 형성함과 함께, 상기 하드 마스크막 패턴(4b)을 마스크로 하여, 상기 차광막 패턴(3a)의 일부를 제거하여 차광막 패턴(3b)을 형성한다(도 4의 (f) 참조).
다음에, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 차광 패턴이 형성된 차광막 패턴(3b)을 마스크로 하여, 상기 에칭 스토퍼막(2)(패턴(2a))에 차광 패턴을 갖는 패턴(2b)을 형성함과 함께, 잔존하는 상기 하드 마스크막 패턴(4b)을 제거한다(도 4의 (g) 참조).
이상과 같이 하여, 투광성 기판(1) 상에 전사 패턴이 되는 위상 시프트막의 미세 패턴(5a) 및 외주 영역의 차광 패턴(차광대 패턴)을 구비한 하프톤형 위상 시프트 마스크(전사용 마스크)(40)가 완성된다(도 4의 (g) 참조).
본 실시 형태의 마스크 블랭크(30)를 사용함으로써, 상기 차광막(3)에 형성된 차광막 패턴(3a)을 마스크로 하여, 상기 에칭 스토퍼막(2)을 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭으로 패터닝할 때(도 4의 (e)의 공정)의 에칭 스토퍼막(2)의 패턴 측벽에 발생하는 사이드 에칭을 억제할 수 있다. 이것에 의해, 에칭 스토퍼막(2)의 패턴(2a)의 가늘어짐에 의한 상기 차광막 패턴(3a)의 쓰러짐을 억제할 수 있어, 미세한 패턴이라도 고정밀도로 형성하는 것이 가능해진다. 또한 이 에칭 스토퍼막(2)의 패턴(2a)을 마스크로 하여 위상 시프트막(5)을 패터닝함으로써(도 4의 (f)의 공정), 위상 시프트막(5)에도 미세한 전사 패턴을 고정밀도로 형성하는 것이 가능해진다.
이와 같이, 본 실시 형태의 마스크 블랭크(30)를 사용함으로써, 고정밀도의 미세한 전사 패턴이 형성된 전사용 마스크(하프톤형 위상 시프트 마스크)(40)를 제조할 수 있다.
또한, 이와 같은 본 실시 형태의 마스크 블랭크(30)로부터 제조되는 전사용 마스크(40)를 사용하여, 리소그래피법에 의해 당해 전사용 마스크의 전사 패턴을 반도체 기판 상의 레지스트막에 노광 전사하는 공정을 구비하는 반도체 디바이스의 제조 방법에 의하면, 패턴 정밀도가 우수한 디바이스 패턴이 형성된 고품질의 반도체 디바이스를 제조할 수 있다.
실시예
이하, 실시예에 의해, 본 발명의 실시 형태를 더욱 구체적으로 설명한다.
(실시예 1)
실시예 1은, 파장 193㎚의 ArF 엑시머 레이저를 노광광으로서 사용하는 전사용 마스크(바이너리 마스크)의 제조에 사용하는 마스크 블랭크 및 전사용 마스크의 제조에 관한 것이며, 전술한 제1 실시 형태에 대응하는 실시예이다.
실시예 1에 사용하는 마스크 블랭크(10)는, 도 1에 도시한 바와 같은, 투광성 기판(1) 상에, 에칭 스토퍼막(2), 차광막(3) 및 하드 마스크막(4)을 이 순서로 적층한 구조의 것이다. 이 마스크 블랭크(10)는, 이하와 같이 하여 제작하였다.
합성 석영 유리를 포함하는 투광성 기판(1)(크기 약 152㎜×152㎜×두께 약 6.35㎜)을 준비하였다. 이 투광성 기판(1)은, 주 표면 및 단부면이 소정의 표면 조도(예를 들어 주 표면은 제곱 평균 평방근 조도 Rq로 0.2㎚ 이하)로 연마되어 있다.
먼저, 매엽식 DC 스퍼터링 장치 내에, 상기 투광성 기판(1)을 설치하고, 크롬을 포함하는 타깃을 사용하여, 아르곤(Ar)과 이산화탄소(CO2)와 헬륨(He)의 혼합 가스 분위기 중에서, 반응성 스퍼터링을 행함으로써, 상기 투광성 기판(1)의 주 표면 상에 크롬, 산소 및 탄소를 함유하는 CrOC막을 포함하는 에칭 스토퍼막(2)을 두께 10㎚로 형성하였다.
다음에, 매엽식 DC 스퍼터링 장치 내에 상기 에칭 스토퍼막(2)을 형성한 투광성 기판(1)을 설치하고, 몰리브덴(Mo)과 규소(Si)의 혼합 타깃(Mo:Si=13원자％:87원자％)을 사용하고, 질소(N2)와 아르곤(Ar)의 혼합 가스를 스퍼터링 가스로 하여, DC 스퍼터링에 의해, 상기 에칭 스토퍼막(2)의 표면에 접하여, 몰리브덴, 규소 및 질소를 함유하는 MoSiN막(Mo:9.2원자％, Si:68.3원자％, N:22.5원자％)을 포함하는 차광막의 하층을 47㎚의 두께로 형성하였다. 계속해서, 상기와 동일한 MoSi 혼합 타깃을 사용하고, 질소(N2)와 아르곤(Ar)의 혼합 가스에 의한 DC 스퍼터링에 의해, 상기 차광막의 하층 상에, 몰리브덴, 규소 및 질소를 함유하는 MoSiN막(Mo:5.8원자％, Si:64.4원자％, N:27.7원자％)을 포함하는 차광막의 상층을 4㎚의 두께로 형성하였다. 이렇게 하여, 합계의 두께가 51㎚인 2층 구조의 MoSi계의 차광막(3)을 형성하였다. 형성한 MoSi계 차광막(3)의 적층막의 광학 농도는, ArF 엑시머 레이저의 파장(193㎚)에 있어서 3.0 이상이었다.
다음에, 매엽식 DC 스퍼터링 장치 내에, 상기 에칭 스토퍼막(2) 및 차광막(3)을 형성한 투광성 기판(1)을 설치하고, 크롬을 포함하는 타깃을 사용하고, 아르곤(Ar)과 이산화탄소(CO2)와 헬륨(He)의 혼합 가스에 의한 DC 스퍼터링을, 상기 에칭 스토퍼막(2)을 형성할 때와 동일한 성막 조건에서 행함으로써, 상기 차광막(3)의 표면에, 크롬, 산소 및 탄소를 함유하는 CrOC막을 포함하는 하드 마스크막(4)을 두께 10㎚로 형성하였다.
이상과 같이 하여, 실시예 1의 마스크 블랭크(10)를 제작하였다.
다른 투광성 기판의 주 표면 상에 상기와 동일한 조건에서 상기 에칭 스토퍼막(2)만을 형성한 것을 준비하였다. 이 에칭 스토퍼막(2)에 대해, X선 광전자 분광법(RBS(Rutherford Backscattering Spectrometry) 보정 있음)으로 분석을 행하였다. 이 결과, 상기 에칭 스토퍼막(2)에 있어서의 각 구성 원소의 함유량은, 평균값으로 Cr:71원자％, O:15원자％, C:14원자％임을 확인할 수 있었다. 또한, 상기 에칭 스토퍼막(2)의 두께 방향에 있어서의 각 구성 원소의 함유량의 차가 모두 3원자％ 이하(단, 분석 결과가 대기의 영향을 받는 에칭 스토퍼막(2)의 표면 근방의 영역을 제외함)이며, 두께 방향의 조성 경사는 실질적으로 없음을 확인할 수 있었다. 또한, 마찬가지로, 다른 투광성 기판의 주 표면 상에 상기와 동일한 조건에서 하드 마스크막(4)만을 형성한 것을 준비하였다. 이 하드 마스크막(4)에 대해, X선 광전자 분광법(RBS 보정 있음)으로 분석을 행한바, 에칭 스토퍼막(2)의 경우와 마찬가지의 조성임을 확인할 수 있었다.
다른 투광성 기판(1) 상에 형성된 이 실시예 1의 에칭 스토퍼막(2)에 대하여 X선 광전자 분광법으로 분석을 행함으로써 얻어진, Cr2p 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 6에, O1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 7에, N1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 8에, C1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 9에, Si2p 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 10에, 각각 나타낸다.
상기 에칭 스토퍼막(2)에 대한 X선 광전자 분광법에 의한 분석에서는, 먼저 에칭 스토퍼막(2)의 표면을 향하여 X선을 조사하여 에칭 스토퍼막(2)으로부터 방출되는 광전자의 에너지 분포를 측정하고, 이어서 Ar 가스 스퍼터링으로 에칭 스토퍼막(2)을 소정 시간만큼 파 들어가고, 파 들어간 영역의 에칭 스토퍼막(2)의 표면에 대하여 X선을 조사하여 에칭 스토퍼막(2)으로부터 방출되는 광전자의 에너지 분포를 측정한다는 스텝을 반복함으로써, 에칭 스토퍼막(2)의 막 두께 방향의 분석을 행한다. 또한, 본 실시예 1에서는, 이 X선 광전자 분광법으로의 분석은, X선원에 단색화 Al(1486.6eV)을 사용하고, 광전자의 검출 영역은 100㎛φ, 검출 깊이가 약 4 내지 5㎚(취출각 45deg)인 조건에서 행하였다(이후의 실시예 및 비교예에 있어서도 마찬가지임).
또한, 도 6 내지 도 10에 있어서의 각 깊이 방향 화학 결합 상태 분석에서는, 에칭 스토퍼막(2)의 최표면으로부터 1.60min만큼 Ar 가스 스퍼터링으로 파 들어간 후에 있어서의 에칭 스토퍼막(2)의 막 두께 방향의 위치에서의 분석 결과가 각 도면 중의 「1.60min」의 플롯으로 각각 도시되어 있다.
또한, 에칭 스토퍼막(2)의 최표면으로부터 1.60min만큼 Ar 가스 스퍼터링으로 파 들어간 후에 있어서의 에칭 스토퍼막(2)의 막 두께 방향의 위치는, 표면으로부터 약 6㎚의 깊이의 위치이며, 「1.60min」의 플롯은, 그 깊이의 위치에 있어서의 측정 결과이다.
또한, 도 6 내지 도 10의 각 내로우 스펙트럼에 있어서의 종축의 스케일은 동일하지 않다. 도 8의 N1s 내로우 스펙트럼과 도 10의 Si2p 내로우 스펙트럼은, 도 6, 도 7 및 도 9의 각 내로우 스펙트럼에 비해 종축의 스케일을 크게 확대하였다. 따라서, 도 8의 N1s 내로우 스펙트럼과 도 10의 Si2p 내로우 스펙트럼에 있어서의 진동의 파는, 피크의 존재가 나타나 있는 것이 아니라, 노이즈가 나타나 있을 뿐이다.
도 6의 Cr2p 내로우 스펙트럼의 결과로부터, 상기 실시예 1의 에칭 스토퍼막(2)은, 결합 에너지가 574eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, 산소 등의 원자와 미결합의 크롬 원자가 일정 비율 이상 존재하고 있음을 의미하고 있다.
도 7의 O1s 내로우 스펙트럼의 결과로부터, 상기 실시예 1의 에칭 스토퍼막(2)은, 결합 에너지가 약 530eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, Cr-O 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다.
도 8의 N1s 내로우 스펙트럼의 결과로부터, 상기 실시예 1의 에칭 스토퍼막(2)은, 최대 피크가 검출 하한값 이하임을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, Cr-N 결합을 포함하고, 질소와 결합한 원자가 검출되지 않았음을 의미하고 있다.
도 9의 C1s 내로우 스펙트럼의 결과로부터, 상기 실시예 1의 에칭 스토퍼막(2)은, 결합 에너지가 282eV 내지 283eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, Cr-C 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다.
도 10의 Si2p 내로우 스펙트럼의 결과로부터, 상기 실시예 1의 에칭 스토퍼막(2)은, 최대 피크가 검출 하한값 이하임을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, Cr-Si 결합을 포함하고, 규소와 결합한 원자가 검출되지 않았음을 의미하고 있다.
다음에, 상기 마스크 블랭크(10)를 사용하여, 전술한 도 3에 도시된 제조 공정에 따라서, 전사용 마스크(바이너리 마스크)를 제조하였다. 또한, 이하의 부호는 도 3 중의 부호와 대응하고 있다.
먼저, 상기 마스크 블랭크(10)의 상면에, 스핀 도포법에 의해, 전자선 묘화용의 화학 증폭형 레지스트(후지 필름 일렉트로닉스 머티리얼즈사제 PRL009)를 도포하고, 소정의 베이크 처리를 행하여, 막 두께 80㎚의 레지스트막을 형성하였다. 다음에, 전자선 묘화기를 사용하여, 상기 레지스트막에 대하여 소정의 디바이스 패턴(차광막(3)에 형성해야 할 전사 패턴에 대응하는 패턴)을 묘화한 후, 레지스트막을 현상하여 레지스트막 패턴(6a)을 형성하였다(도 3의 (a) 참조). 또한, 이 레지스트막 패턴(6a)은, 선 폭 50㎚의 SRAF 패턴을 포함하는 것으로 하였다.
다음에, 상기 레지스트막 패턴(6a)을 마스크로 하여, 전술한 고바이어스 조건의 드라이 에칭으로 하드 마스크막(4)의 드라이 에칭을 행하여, 하드 마스크막 패턴(4a)을 형성하였다(도 3의 (b) 참조). 에칭 가스로서는 염소 가스(Cl2)와 산소 가스(O2)의 혼합 가스(Cl2:O2=13:1(유량비))를 사용하고, 바이어스 전압을 인가하였을 때의 전력이 50W인 고바이어스로 드라이 에칭을 행하였다.
다음에, 상기 레지스트막 패턴(6a)을 제거한 후, 상기 하드 마스크막 패턴(4a)을 마스크로 하여, MoSi계의 2층 구조의 차광막(3)의 드라이 에칭을 연속하여 행하여, 차광막 패턴(3a)을 형성하였다(도 3의 (c) 참조). 에칭 가스로서는 불소계 가스(SF6)를 사용하였다.
다음에, 전술한 고바이어스 조건의 드라이 에칭에 의해, 상기 차광막 패턴(3a)을 마스크로 하여, 에칭 스토퍼막(2)의 에칭을 행하여, 에칭 스토퍼막(2)에 패턴(2a)을 형성함과 함께, 상기 하드 마스크막 패턴(4a)을 제거하였다(도 3의 (d) 참조). 에칭 가스로서는 염소 가스(Cl2)와 산소 가스(O2)의 혼합 가스(Cl2:O2=13:1(유량비))를 사용하고, 바이어스 전압을 인가하였을 때의 전력이 50W인 고바이어스로 드라이 에칭을 행하였다.
이와 같이 하여, 투광성 기판(1) 상에 에칭 스토퍼막의 패턴(2a) 및 차광막 패턴(3a)의 적층을 포함하는 전사 패턴을 구비한 전사용 마스크(바이너리 마스크)(20)를 완성하였다(도 3의 (d) 참조).
상기와 마찬가지의 수순으로, 실시예 1의 전사용 마스크(20)를 별도로 제조하고, SRAF 패턴이 형성되어 있는 영역의 단면 STEM(Scanning Transmission Electron Microscope)상을 취득하고, 차광막 패턴(3a) 및 에칭 스토퍼막의 패턴(2a)의 각각의 라인 폭의 측장을 행하였다.
그리고, 상기 차광막 패턴(3a)의 라인 폭과 상기 에칭 스토퍼막의 패턴(2a)의 라인 폭 사이의 변화량인 에칭 바이어스를 산출하였다. 그 결과, 에칭 바이어스는 6㎚ 정도이며, 종래의 크롬계 재료막에 대한 드라이 에칭의 경우보다도 대폭 작은 값이었다.
이것은, 상기 차광막 패턴(3a)을 마스크로 하고, 염소계 가스와 산소 가스의 혼합 가스를 사용하여, 고바이어스 조건의 드라이 에칭으로 에칭 스토퍼막(2)을 패터닝한 경우에 있어서도, 에칭 스토퍼막(2)의 패턴 측벽에 발생하는 사이드 에칭을 억제할 수 있음을 나타내고 있다. 또한, 이것에 의해, 에칭 스토퍼막(2)의 패턴(2a)의 가늘어짐에 의한 상기 차광막 패턴(3a)의 쓰러짐을 억제할 수 있어, 예를 들어 라인 폭 50㎚ 이하의 SRAF 패턴과 같은 미세한 패턴을 갖는 전사 패턴이라도 고정밀도로 형성할 수 있음을 나타내고 있다.
얻어진 상기 전사용 마스크(20)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한 결과, 패턴의 쓰러짐은 없고, 설계값으로부터 허용 범위 내에서 미세 패턴이 형성되어 있음을 확인할 수 있었다.
이상과 같이, 본 실시예 1의 마스크 블랭크를 사용함으로써, 고정밀도의 미세한 전사 패턴이 형성된 전사용 마스크(20)를 제조할 수 있다.
또한, 이 전사용 마스크(20)에 대해, AIMS193(Carl Zeiss사제)을 사용하여, 파장 193㎚의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사하였을 때에 있어서의 노광 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션에 의해 얻어진 노광 전사상을 검증한바, 설계 사양을 충분히 만족시키고 있었다. 이상의 것으로부터, 본 실시예 1의 마스크 블랭크로부터 제조된 전사용 마스크(20)는, 노광 장치에 세트하여 ArF 엑시머 레이저의 노광광에 의한 노광 전사를 행하면, 반도체 디바이스 상의 레지스트막에 대하여 고정밀도로 노광 전사를 행할 수 있다고 할 수 있다.
(실시예 2)
실시예 2의 마스크 블랭크(10)는, 에칭 스토퍼막(2) 이외에 대해서는, 실시예 1과 마찬가지로 하여 제작하였다. 실시예 2에 있어서의 에칭 스토퍼막(2)은, 이하와 같이 실시예 1의 에칭 스토퍼막(2)과는 성막 조건을 변경하여 형성하였다.
구체적으로는, 매엽식 DC 스퍼터링 장치 내에, 상기 실시예 1과 동일한 투광성 기판(1)을 설치하고, 크롬을 포함하는 타깃을 사용하여, 아르곤(Ar)과 이산화탄소(CO2)와 헬륨(He)의 혼합 가스 분위기 중에서, 반응성 스퍼터링을 행함으로써, 상기 투광성 기판(1)의 주 표면 상에 크롬, 산소 및 탄소를 함유하는 CrOC막을 포함하는 에칭 스토퍼막(2)을 두께 10㎚로 형성하였다.
다음에, 상기 에칭 스토퍼막(2) 상에, 실시예 1과 동일한 조건에서 MoSi계 차광막(3)을 형성하였다.
다음에, 매엽식 DC 스퍼터링 장치 내에, 상기 에칭 스토퍼막(2)과 차광막(3)을 형성한 투광성 기판(1)을 설치하고, 크롬을 포함하는 타깃을 사용하여, 아르곤(Ar)과 이산화탄소(CO2)와 헬륨(He)의 혼합 가스에 의한 DC 스퍼터링을, 이 실시예 2의 에칭 스토퍼막(2)을 형성할 때와 동일한 성막 조건에서 행함으로써, 상기 차광막(3)의 표면에, 크롬, 산소 및 탄소를 함유하는 CrOC막을 포함하는 하드 마스크막(4)을 두께 10㎚로 형성하였다.
이상과 같이 하여, 실시예 2의 마스크 블랭크(10)를 제작하였다.
다음에, 다른 투광성 기판의 주 표면 상에 상기와 동일한 조건에서 상기 실시예 2의 에칭 스토퍼막(2)만을 형성한 것을 준비하였다. 이 실시예 2의 에칭 스토퍼막(2)에 대해, X선 광전자 분광법(RBS 보정 있음)으로 분석을 행하였다. 이 결과, 상기 에칭 스토퍼막(2)에 있어서의 각 구성 원소의 함유량은, 평균값으로 Cr:55원자％, O:30원자％, C:15원자％임을 확인할 수 있었다. 또한, 상기 에칭 스토퍼막(2)의 두께 방향에 있어서의 각 구성 원소의 함유량의 차가 모두 3원자％ 이하(단, 분석 결과가 대기의 영향을 받는 에칭 스토퍼막(2)의 표면 근방의 영역을 제외함)이며, 두께 방향의 조성 경사는 실질적으로 없음을 확인할 수 있었다. 또한, 마찬가지로, 다른 투광성 기판의 주 표면 상에 상기와 동일한 조건에서 하드 마스크막(4)만을 형성한 것을 준비하였다. 이 하드 마스크막(4)에 대해, X선 광전자 분광법(RBS 보정 있음)으로 분석을 행한바, 에칭 스토퍼막(2)의 경우와 마찬가지의 조성임을 확인할 수 있었다.
실시예 1의 경우와 마찬가지로, 다른 투광성 기판(1) 상에 형성된 이 실시예 2에 있어서의 에칭 스토퍼막(2)에 대한 X선 광전자 분광법으로의 분석을 행함으로써 얻어진, Cr2p 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 11에, O1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 12에, N1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 13에, C1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 14에, Si2p 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 15에, 각각 나타낸다.
또한, 도 11 내지 도 15에 있어서의 각 깊이 방향 화학 결합 상태 분석에서는, 에칭 스토퍼막(2)의 최표면으로부터 1.60min만큼 Ar 가스 스퍼터링으로 파 들어간 후에 있어서의 에칭 스토퍼막(2)의 막 두께 방향의 위치(최표면으로부터 약 6㎚의 깊이의 위치)에서의 분석 결과가 각 도면 중의 「1.60min」의 플롯으로 각각 도시되어 있다.
또한, 도 11 내지 도 15의 각 내로우 스펙트럼에 있어서의 종축의 스케일은 동일하지 않다. 도 13의 N1s 내로우 스펙트럼과 도 15의 Si2p 내로우 스펙트럼은, 도 11, 도 12 및 도 14의 각 내로우 스펙트럼에 비해 종축의 스케일을 크게 확대하였다. 따라서, 도 13의 N1s 내로우 스펙트럼과 도 15의 Si2p 내로우 스펙트럼에 있어서의 진동의 파는, 피크의 존재가 나타나 있는 것이 아니고, 노이즈가 나타나 있을 뿐이다.
도 11의 Cr2p 내로우 스펙트럼의 결과로부터, 상기 실시예 2의 에칭 스토퍼막(2)은, 결합 에너지가 574eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, 산소 등의 원자와 미결합의 크롬 원자가 일정 비율 이상 존재하고 있음을 의미하고 있다.
도 12의 O1s 내로우 스펙트럼의 결과로부터, 상기 실시예 2의 에칭 스토퍼막(2)은, 결합 에너지가 약 530eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, Cr-O 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다.
도 13의 N1s 내로우 스펙트럼의 결과로부터, 상기 실시예 2의 에칭 스토퍼막(2)은, 최대 피크가 검출 하한값 이하임을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, Cr-N 결합을 포함하고, 질소와 결합한 원자가 검출되지 않았음을 의미하고 있다.
도 14의 C1s 내로우 스펙트럼의 결과로부터, 상기 실시예 2의 에칭 스토퍼막(2)은, 결합 에너지가 282eV 내지 283eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, Cr-C 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다.
도 15의 Si2p 내로우 스펙트럼의 결과로부터, 상기 실시예 2의 에칭 스토퍼막(2)은, 최대 피크가 검출 하한값 이하임을 알 수 있다. 이 결과는, 상기 에칭 스토퍼막(2)에서는, Cr-Si 결합을 포함하고, 규소와 결합한 원자가 검출되지 않았음을 의미하고 있다.
다음에, 이 실시예 2의 마스크 블랭크(10)를 사용하여, 전술한 실시예 1과 마찬가지의 제조 공정에 따라서, 투광성 기판(1) 상에 에칭 스토퍼막(2)의 패턴(2a) 및 차광막 패턴(3a)의 적층을 포함하는 전사 패턴을 구비하는 전사용 마스크(바이너리 마스크)(20)를 제조하였다.
실시예 1과 마찬가지의 수순으로, 상기 실시예 2의 전사용 마스크(20)를 별도로 제조하고, SRAF 패턴이 형성되어 있는 영역의 단면 STEM상을 취득하여, 차광막 패턴(3a) 및 에칭 스토퍼막(2)의 패턴(2a)의 각각의 라인 폭의 측장을 행하였다.
그리고, 상기 차광막 패턴(3a)의 라인 폭과 상기 에칭 스토퍼막(2)의 패턴(2a)의 라인 폭 사이의 변화량인 에칭 바이어스를 산출한 결과, 에칭 바이어스는 10㎚ 정도이며, 종래의 크롬계 재료막에 대한 드라이 에칭의 경우보다도 대폭 작은 값이었다.
이것은, 실시예 2의 마스크 블랭크에 있어서도, 상기 차광막 패턴(3a)을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용하여, 고바이어스 조건의 드라이 에칭으로 에칭 스토퍼막(2)을 패터닝한 경우에 있어서, 에칭 스토퍼막(2)의 패턴 측벽에 발생하는 사이드 에칭을 억제할 수 있다. 이것에 의해, 에칭 스토퍼막(2)의 패턴(2a)의 가늘어짐에 의한 상기 차광막 패턴(3a)의 쓰러짐을 억제할 수 있어, 예를 들어 라인 폭 50㎚ 이하의 SRAF 패턴과 동일한 미세한 패턴을 갖는 전사 패턴이라도 고정밀도로 형성할 수 있음을 나타내고 있다.
얻어진 실시예 2의 전사용 마스크(20)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한 결과, 패턴의 쓰러짐은 없고, 설계값으로부터 허용 범위 내에서 미세 패턴이 형성되어 있음을 확인할 수 있었다.
이상과 같이, 본 실시예 2의 마스크 블랭크를 사용함으로써, 고정밀도의 미세한 전사 패턴이 형성된 전사용 마스크(20)를 제조할 수 있다.
또한, 이 실시예 2의 전사용 마스크(20)에 대해, 실시예 1과 마찬가지로 AIMS193(Carl Zeiss사제)을 사용하여, 파장 193㎚의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사하였을 때에 있어서의 노광 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션에 의해 얻어진 노광 전사상을 검증한바, 설계 사양을 충분히 만족시키고 있었다. 이상의 것으로부터, 실시예 2의 마스크 블랭크로부터 제조된 전사용 마스크(20)는, 노광 장치에 세트하여 ArF 엑시머 레이저의 노광광에 의한 노광 전사를 행하면, 반도체 디바이스 상의 레지스트막에 대하여 고정밀도로 노광 전사를 행할 수 있다고 할 수 있다.
(실시예 3)
실시예 3은, 파장 193㎚의 ArF 엑시머 레이저를 노광광으로서 사용하는 하프톤형 위상 시프트 마스크(전사용 마스크)의 제조에 사용하는 마스크 블랭크 및 하프톤형 위상 시프트 마스크(전사용 마스크)의 제조에 관한 것이며, 전술한 제2 실시 형태에 대응하는 실시예이다.
본 실시예 3에 사용하는 마스크 블랭크(30)는, 도 2에 도시한 바와 같은, 투광성 기판(1) 상에, 위상 시프트막(5), 에칭 스토퍼막(2), 차광막(3) 및 하드 마스크막(4)을 이 순서로 적층한 구조의 것이다. 이 마스크 블랭크(30)는, 이하와 같이 하여 제작하였다.
실시예 1과 마찬가지로 하여 준비한 투광성 기판(1)(합성 석영 기판)을 매엽식 DC 스퍼터링 장치 내에 설치하고, 몰리브덴(Mo)과 규소(Si)의 혼합 타깃(Mo:Si=12원자％:88원자％)을 사용하고, 아르곤(Ar), 질소(N2) 및 헬륨(He)의 혼합 가스(유량비 Ar:N2:He=8:72:100, 압력 0.2Pa)를 스퍼터링 가스로 하여 DC 스퍼터링에 의해, 상기 투광성 기판(1)의 표면에, 몰리브덴, 규소 및 질소를 함유하는 MoSiN막(Mo:4.1원자％, Si:35.6원자％, N:60.3원자％)을 포함하는 위상 시프트막(5)을 69㎚의 두께로 형성하였다.
다음에, 스퍼터링 장치로부터 상기 위상 시프트막(5)을 형성한 투광성 기판(1)을 취출하고, 상기 투광성 기판 상의 위상 시프트막(5)에 대해, 대기 중에서의 가열 처리를 행하였다. 이 가열 처리는, 450℃에서 30분간 행하였다. 이 가열 처리 후의 위상 시프트막(5)에 대해, 위상 시프트양 측정 장치를 사용하여 ArF 엑시머 레이저의 파장(193㎚)에 있어서의 투과율과 위상 시프트양을 측정한 결과, 투과율은 6.44％, 위상 시프트양은 174.3도였다.
다음에, 상기 위상 시프트막(5)을 형성한 투광성 기판을 다시 스퍼터링 장치 내에 도입하고, 상기 위상 시프트막(5) 상에, 실시예 1과 동일한 성막 조건에서, 실시예 1의 CrOC막을 포함하는 에칭 스토퍼막(2), 2층 구조의 MoSi계 재료를 포함하는 차광막(3)(단, 차광막(3)의 하층은 35㎚의 두께로 형성함), 및 CrOC막을 포함하는 하드 마스크막(4)을 이 순서로 형성하였다.
이상과 같이 하여, 실시예 3의 마스크 블랭크(30)를 제작하였다.
다음에, 상기 마스크 블랭크(30)를 사용하여, 전술한 도 4에 도시된 제조 공정에 따라서, 하프톤형 위상 시프트 마스크를 제조하였다. 또한, 이하의 부호는 도 4 중의 부호와 대응하고 있다.
먼저, 상기 마스크 블랭크(30)의 상면에, 스핀 도포법에 의해, 전자선 묘화용의 화학 증폭형 레지스트(후지 필름 일렉트로닉스 머티리얼즈사제 PRL009)를 도포하고, 소정의 베이크 처리를 행하여, 막 두께 80㎚의 레지스트막을 형성하였다. 다음에, 전자선 묘화기를 사용하여, 상기 레지스트막에 대하여 소정의 디바이스 패턴(위상 시프트막(5)에 형성해야 할 전사 패턴에 대응하는 패턴)을 묘화한 후, 레지스트막을 현상하여 레지스트막 패턴(7a)을 형성하였다(도 4의 (a) 참조). 또한, 이 레지스트막 패턴(7a)은, 선 폭 50㎚의 SRAF 패턴을 포함하는 것으로 하였다.
다음에, 상기 레지스트막 패턴(7a)을 마스크로 하여, 전술한 고바이어스 조건의 드라이 에칭으로 하드 마스크막(4)의 드라이 에칭을 행하여, 하드 마스크막 패턴(4a)을 형성하였다(도 4의 (b) 참조). 에칭 가스로서는 염소 가스(Cl2)와 산소 가스(O2)의 혼합 가스(Cl2:O2=13:1(유량비))를 사용하고, 바이어스 전압을 인가하였을 때의 전력이 50W인 고바이어스로 드라이 에칭을 행하였다.
다음에, 잔존하는 상기 레지스트막 패턴(7a)을 제거한 후, 상기 하드 마스크막 패턴(4a)을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, MoSi계의 2층 구조의 차광막(3)의 드라이 에칭을 연속하여 행하여, 차광막 패턴(3a)을 형성하였다(도 4의 (c) 참조). 에칭 가스로서는 불소계 가스(SF6)를 사용하였다.
다음에, 상기 차광막 패턴(3a)이 형성된 마스크 블랭크의 전체면에 상기와 마찬가지의 레지스트막을 형성하고, 이 레지스트막에 대하여, 소정의 차광 패턴(차광대 패턴)을 묘화하고, 묘화 후, 현상함으로써, 상기 하드 마스크막(4)(하드 마스크막 패턴(4a)) 상에, 소정의 차광 패턴을 갖는 레지스트막 패턴(7b)을 형성하였다(도 4의 (d) 참조).
다음에, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 차광막 패턴(3a)을 마스크로 하여, 본 발명의 구성의 크롬계 재료를 포함하는 에칭 스토퍼막(2)에 패턴(2a)을 형성함과 함께, 상기 레지스트막 패턴(7b)을 마스크로 하여, 상기 하드 마스크막(4)에 상기 차광 패턴을 갖는 패턴(4b)을 형성하였다(도 4의 (e) 참조). 에칭 가스로서는 염소 가스(Cl2)와 산소 가스(O2)의 혼합 가스(Cl2:O2=13:1(유량비))를 사용하고, 바이어스 전압을 인가하였을 때의 전력이 50W인 고바이어스로 드라이 에칭을 행하였다.
드라이 에칭 종료 후에, 패턴의 검사를 행한바, 상기 차광막 패턴(3a)의 쓰러짐은 발생하지 않았다.
다음에, 상기 레지스트막 패턴(7b)을 제거한 후, 불소계 가스를 사용한 드라이 에칭에 의해, 상기 에칭 스토퍼막(2)에 형성된 패턴(2a)을 마스크로 하여, 위상 시프트막(5)에 위상 시프트막 패턴(5a)을 형성함과 함께, 상기 차광 패턴을 갖는 하드 마스크막 패턴(4b)을 마스크로 하여, 상기 차광막 패턴(3a)의 일부를 제거하여 차광막 패턴(3b)을 형성하였다(도 4의 (f) 참조). 에칭 가스로서는 불소계 가스(SF6)를 사용하였다.
다음에, 염소 가스(Cl2)와 산소 가스(O2)의 혼합 가스(Cl2:O2=4:1(유량비))를 사용한 드라이 에칭에 의해, 상기 차광 패턴이 형성된 차광막 패턴(3b)을 마스크로 하여, 상기 에칭 스토퍼막(2)(패턴(2a))에 상기 차광 패턴을 갖는 패턴(2b)을 형성함과 함께, 잔존하는 상기 하드 마스크막 패턴(4b)을 제거하였다(도 4의 (g) 참조).
이상과 같이 하여, 투광성 기판(1) 상에 전사 패턴이 되는 위상 시프트막 패턴(5a) 및 외주 영역의 차광 패턴(차광대 패턴)을 구비한 하프톤형 위상 시프트 마스크(전사용 마스크)(40)를 완성하였다(도 4의 (g) 참조).
얻어진 상기 위상 시프트 마스크(40)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한 결과, 설계값으로부터 허용 범위 내에서 위상 시프트막의 미세 패턴이 형성되어 있음을 확인할 수 있었다.
실시예 3의 마스크 블랭크(30)를 사용함으로써, 상기 차광막(3)에 형성된 차광막 패턴(3a)을 마스크로 하여, 상기 에칭 스토퍼막(2)을 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭으로 패터닝할 때(도 4의 (e)의 공정)의 에칭 스토퍼막(2)의 패턴 측벽에 발생하는 사이드 에칭을 억제할 수 있어, 에칭 스토퍼막(2)의 패턴(2a)의 가늘어짐에 의한 상기 차광막 패턴(3a)의 쓰러짐을 억제할 수 있기 때문에, 미세한 차광막 패턴(전사 패턴)이라도 고정밀도로 형성할 수 있다. 또한, 사이드 에칭에 의한 패턴 폭의 가늘어짐이 없는 에칭 스토퍼막(2)의 패턴(2a)을 마스크로 하여 위상 시프트막(5)을 패터닝함으로써(도 4의 (f)의 공정), 위상 시프트막(5)에도 미세한 전사 패턴을 고정밀도로 형성할 수 있다.
또한, 이 위상 시프트 마스크(40)에 대해, 실시예 1과 마찬가지로 AIMS193(Carl Zeiss사제)을 사용하여, 파장 193㎚의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사하였을 때에 있어서의 노광 전사상의 시뮬레이션을 행하고, 이 시뮬레이션에 의해 얻어진 노광 전사상을 검증한바, 설계 사양을 충분히 만족시키고 있었다. 따라서, 실시예 3의 마스크 블랭크로부터 제조된 위상 시프트 마스크(40)는, 반도체 디바이스 상의 레지스트막에 대하여 고정밀도로 노광 전사를 행하는 것이 가능하다.
(실시예 4)
실시예 4는, 실시예 1의 마스크 블랭크(10)와 마찬가지의 구성의 마스크 블랭크를 사용한 기판 파들어감 타입의 위상 시프트 마스크(크롬리스 위상 시프트 마스크)의 제조에 관한 것이며, 도 5에 도시된 제조 공정에 따라서 설명한다.
본 실시예 4에 사용하는 마스크 블랭크는, 투광성 기판(1) 상에 에칭 스토퍼막(2), 차광막(3) 및 하드 마스크막(4)을 이 순서로 적층한 구조의 것이고, 이하와 같이 하여 제작하였다.
실시예 1과 마찬가지로 하여 준비한 투광성 기판(1)(합성 석영 기판)을 매엽식 DC 스퍼터링 장치 내에 설치하고, 상기 기판 상에, 실시예 1과 동일한 성막 조건에서, 실시예 1의 CrOC막을 포함하는 에칭 스토퍼막(2)을 형성하였다.
다음에, 상기 에칭 스토퍼막(2) 상에, 실시예 1과 동일한 성막 조건에서, MoSiN막의 하층(31)과 MoSiN막의 상층(32)의 2층 구조의 MoSi계 차광막(3)을 형성하였다. 다음에, 이 차광막(3) 상에, 실시예 1과 동일한 성막 조건에서, CrOC막을 포함하는 하드 마스크막(4)을 형성하였다.
이상과 같이 하여, 실시예 4의 마스크 블랭크를 제작하였다.
다음에, 상기 실시예 4의 마스크 블랭크를 사용하여, 도 5에 도시된 제조 공정에 따라서, 위상 시프트 마스크를 제조하였다.
먼저, 상기 마스크 블랭크의 상면에, 스핀 도포법에 의해, 전자선 묘화용의 화학 증폭형 레지스트(후지 필름 일렉트로닉스 머티리얼즈사제 PRL009)를 도포하고, 소정의 베이크 처리를 행하여, 막 두께 80㎚의 레지스트막을 형성하였다. 다음에, 전자선 묘화기를 사용하여, 상기 레지스트막에 대하여 소정의 디바이스 패턴(기판에 파 들어가는 전사 패턴에 대응하는 패턴)을 묘화한 후, 레지스트막을 현상하여 레지스트막 패턴(8a)을 형성하였다(도 5의 (a) 참조). 또한, 이 레지스트막 패턴(8a)은, 선 폭 50㎚의 라인·앤드·스페이스 패턴을 포함하는 것으로 하였다.
다음에, 상기 레지스트막 패턴(8a)을 마스크로 하여, 전술한 고바이어스 조건의 드라이 에칭으로 하드 마스크막(4)의 드라이 에칭을 행하여, 하드 마스크막 패턴(4a)을 형성하였다(도 5의 (b) 참조). 에칭 가스로서는 염소 가스(Cl2)와 산소 가스(O2)의 혼합 가스(Cl2:O2=13:1(유량비))를 사용하고, 바이어스 전압을 인가하였을 때의 전력이 50W인 고바이어스로 드라이 에칭을 행하였다.
다음에, 상기 레지스트막 패턴(8a)을 제거한 후, 상기 하드 마스크막 패턴(4a)을 마스크로 하고, 에칭 가스로서 불소계 가스(SF6)를 사용하여, MoSi계의 2층 구조의 차광막(3)의 드라이 에칭을 연속하여 행하여, 차광막 패턴(3a)을 형성하였다(도 5의 (c) 참조).
다음에, 전술한 고바이어스 조건의 드라이 에칭에 의해, 상기 차광막 패턴(3a)을 마스크로 하여, 에칭 스토퍼막(2)의 드라이 에칭을 행하여, 에칭 스토퍼막(2)에 패턴(2a)을 형성함과 함께, 상기 하드 마스크막 패턴(4a)을 제거하였다(도 5의 (d) 참조). 에칭 가스로서는 염소 가스(Cl2)와 산소 가스(O2)의 혼합 가스(Cl2:O2=13:1(유량비))를 사용하고, 바이어스 전압을 인가하였을 때의 전력이 50W인 고바이어스로 드라이 에칭을 행하였다.
드라이 에칭 종료 후에, 패턴의 검사를 행한바, 상기 차광막 패턴(3a)의 쓰러짐은 발생하지 않았다.
다음에, 상기 차광막 패턴(3a)이 형성된 마스크 블랭크의 전체면에 상기와 마찬가지의 레지스트막을 형성하고, 이 레지스트막에 대하여, 소정의 차광 패턴(차광대 패턴)을 묘화하고, 묘화 후, 현상함으로써, 차광 패턴을 갖는 레지스트막 패턴(8b)을 형성하였다(도 5의 (e) 참조).
다음에, 상기 레지스트막 패턴(8b)을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, 노출되어 있는 차광막 패턴(3a)을 박리 제거함과 함께, 에칭 스토퍼막(2)에 형성된 패턴(2a)을 마스크로 하여, 투광성 기판(1)(합성 석영 기판)의 드라이 에칭을 행하여, 기판 파들어감 타입의 위상 시프트 패턴(1a)을 형성하였다(도 5의 (f) 참조). 이때, 180도의 위상차가 얻어지는 깊이(약 173㎚)로 투광성 기판을 파 들어갔다. 또한, 드라이 에칭의 에칭 가스에는 불소계 가스(CF4)와 헬륨(He)의 혼합 가스를 사용하였다.
다음에, 레지스트막 패턴(8b)을 마스크로 하여, 염소 가스(Cl2)와 산소 가스(O2)의 혼합 가스(Cl2:O2=4:1(유량비))를 사용한 드라이 에칭에 의해, 노출되어 있는 상기 에칭 스토퍼막(2)의 패턴(2a)을 박리 제거함과 함께, 잔존하는 레지스트막 패턴(8b)을 제거하였다(도 5의 (g) 참조).
이상과 같이 하여, 투광성 기판(1)에, 파들어감 타입의 위상 시프트 패턴(1a)이 형성되고, 외주 영역의 차광 패턴(차광대 패턴)을 구비한 기판 파들어감 타입의 위상 시프트 마스크(전사용 마스크)(50)를 완성하였다(도 5의 (g) 참조).
얻어진 상기 위상 시프트 마스크(50)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한 결과, 설계값으로부터 허용 범위 내에서 위상 시프트 패턴이 형성되어 있음을 확인할 수 있었다.
본 실시예 4에 있어서도, 상기 차광막(3)에 형성된 차광막 패턴(3a)을 마스크로 하여, 상기 에칭 스토퍼막(2)을 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭으로 패터닝할 때(도 5의 (d)의 공정)의 에칭 스토퍼막(2)의 패턴 측벽에 발생하는 사이드 에칭을 억제할 수 있어, 에칭 스토퍼막(2)의 패턴(2a)의 가늘어짐에 의한 상기 차광막 패턴(3a)의 쓰러짐을 억제할 수 있다. 또한, 사이드 에칭에 의한 패턴 폭의 가늘어짐이 없는 에칭 스토퍼막(2)의 패턴(2a)을 마스크로 하여 기판을 파 들어감으로써(도 5의 (f)의 공정), 기판 파들어감에 의한 미세한 위상 시프트 패턴을 고정밀도로 형성할 수 있다.
또한, 이 위상 시프트 마스크(50)에 대해, 실시예 1과 마찬가지로 AIMS193(Carl Zeiss사제)을 사용하여, 파장 193㎚의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사하였을 때에 있어서의 노광 전사상의 시뮬레이션을 행하고, 이 시뮬레이션에 의해 얻어진 노광 전사상을 검증한바, 설계 사양을 충분히 만족시키고 있었다. 따라서, 실시예 4의 마스크 블랭크로부터 제조된 위상 시프트 마스크(50)는, 반도체 디바이스 상의 레지스트막에 대하여 고정밀도로 노광 전사를 행하는 것이 가능하다.
(비교예 1)
비교예 1의 마스크 블랭크는, 에칭 스토퍼막 이외에 대해서는, 실시예 1과 마찬가지로 하여 제작하였다. 비교예 1에 있어서의 에칭 스토퍼막은, 이하와 같이 실시예 1의 에칭 스토퍼막(2)과는 성막 조건을 변경하여 형성하였다.
구체적으로는, 매엽식 DC 스퍼터링 장치 내에, 상기 실시예 1과 동일한 투광성 기판(합성 석영 기판)을 설치하고, 크롬을 포함하는 타깃을 사용하여, 아르곤(Ar)과 이산화탄소(CO2)와 질소(N2)와 헬륨(He)의 혼합 가스 분위기 중에서, 반응성 스퍼터링을 행함으로써, 상기 투광성 기판의 주 표면 상에, 크롬, 산소, 탄소 및 질소를 함유하는 CrOCN막을 포함하는 에칭 스토퍼막을 두께 10㎚로 형성하였다. 다음에, 상기 에칭 스토퍼막 상에, 실시예 1과 동일한 조건에서 실시예 1의 MoSi계 차광막(3) 및 하드 마스크막(4)을 순서대로 형성하였다.
이상과 같이 하여, 비교예 1의 마스크 블랭크를 제작하였다.
다음에, 다른 투광성 기판의 주 표면 상에 상기와 동일한 조건에서 상기 비교예 1의 에칭 스토퍼막만을 형성한 것을 준비하였다. 이 비교예 1의 에칭 스토퍼막에 대해, X선 광전자 분광법(RBS 보정 있음)으로 분석을 행하였다. 이 결과, 상기 비교예 1의 에칭 스토퍼막에 있어서의 각 구성 원소의 함유량은, 평균값으로 Cr:55원자％, O:22원자％, C:12원자％, N:11원자％임을 확인할 수 있었다. 또한, 상기 에칭 스토퍼막의 두께 방향에 있어서의 각 구성 원소의 함유량의 차가 모두 3원자％ 이하(단, 분석 결과가 대기의 영향을 받는 에칭 스토퍼막의 표면 근방의 영역을 제외함)이며, 두께 방향의 조성 경사는 실질적으로 없음을 확인할 수 있었다.
실시예 1의 경우와 마찬가지로, 이 비교예 1에 있어서의 에칭 스토퍼막에 대한 X선 광전자 분광법으로의 분석의 결과 얻어진, Cr2p 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 16에, O1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 17에, N1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 18에, C1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 19에, Si2p 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 도 20에, 각각 나타낸다.
또한, 도 16 내지 도 20에 있어서의 각 깊이 방향 화학 결합 상태 분석에서는, 에칭 스토퍼막의 최표면으로부터 1.60min만큼 Ar 가스 스퍼터링으로 파 들어간 후에 있어서의 에칭 스토퍼막의 막 두께 방향의 위치(최표면으로부터 약 7㎚의 깊이의 위치)에서의 분석 결과가 각 도면 중의 「1.60min」의 플롯으로 각각 도시되어 있다.
도 16의 Cr2p 내로우 스펙트럼의 결과로부터, 상기 비교예 1의 에칭 스토퍼막은, 574eV보다도 큰 결합 에너지에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, 소위 케미컬 시프트되어 있는 상태에서, 질소, 산소 등의 원자와 미결합의 크롬 원자의 존재 비율이 상당히 낮은 상태임을 의미하고 있다. 그 때문에, 화학 반응이 주체인 에칭에 대한 내성이 낮아, 사이드 에칭을 억제하는 것이 곤란하다.
도 17의 O1s 내로우 스펙트럼의 결과로부터, 상기 비교예 1의 에칭 스토퍼막은, 결합 에너지가 약 530eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, Cr-O 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다.
도 18의 N1s 내로우 스펙트럼의 결과로부터, 상기 비교예 1의 에칭 스토퍼막은, 결합 에너지가 약 397eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, 비교예 1의 에칭 스토퍼막에서는, Cr-N 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다. 그 때문에 사이드 에칭이 진행되기 쉽다고 할 수 있다.
도 19의 C1s 내로우 스펙트럼의 결과로부터, 상기 비교예 1의 에칭 스토퍼막은, 결합 에너지가 283eV에서 최대 피크를 갖고 있음을 알 수 있다. 이 결과는, Cr-C 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다.
도 20의 Si2p 내로우 스펙트럼의 결과로부터, 상기 비교예 1의 에칭 스토퍼막은, 최대 피크가 검출 하한값 이하임을 알 수 있다. 이 결과는, 비교예 1의 에칭 스토퍼막에서는, Cr-Si 결합을 포함하고, 규소와 결합한 원자가 검출되지 않았음을 의미하고 있다.
다음에, 이 비교예 1의 마스크 블랭크를 사용하여, 전술한 실시예 1과 마찬가지의 제조 공정에 따라서, 비교예 1의 전사용 마스크(바이너리 마스크)를 제조하였다.
또한, 실시예 1과 마찬가지의 수순으로, 이 비교예 1의 전사용 마스크를 별도로 제조하고, SRAF 패턴이 형성되어 있는 영역의 단면 STEM상을 취득하여, 차광막 패턴 및 에칭 스토퍼막의 패턴의 각각의 라인 폭의 측장을 행하였다.
그리고, 상기 차광막 패턴의 라인 폭과 상기 에칭 스토퍼막의 패턴의 라인 폭 사이의 변화량인 에칭 바이어스를 산출한 결과, 에칭 바이어스는 27㎚이며, 종래의 크롬계 재료막에 대한 드라이 에칭의 경우와 마찬가지로, 비교적 큰 값이었다.
이것은, 비교예 1의 마스크 블랭크에 있어서는, 상기 차광막 패턴을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용하여, 고바이어스 조건의 드라이 에칭으로 에칭 스토퍼막을 패터닝한 경우, 에칭 스토퍼막의 패턴 측벽에 발생하는 사이드 에칭을 억제하는 것이 어렵고, 그 때문에 에칭 스토퍼막의 패턴의 가늘어짐에 의한 차광막 패턴의 쓰러짐이 일어나, 예를 들어 라인 폭 50㎚ 이하의 미세한 전사 패턴을 고정밀도로 형성하는 것이 곤란한 것을 나타내고 있다.
실제로, 얻어진 비교예 1의 전사용 마스크에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한 결과, 차광막 패턴의 쓰러짐이 발생하였음을 확인할 수 있었다.
또한, 이 비교예 1의 전사용 마스크에 대해, 실시예 1과 마찬가지로 AIMS193(Carl Zeiss사제)을 사용하여, 파장 193㎚의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사하였을 때에 있어서의 노광 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션에 의해 얻어진 노광 전사상을 검증한바, 전사 불량이 확인되었다. 이것은, 상기 차광막 패턴의 쓰러짐이 요인이라고 추정된다.
(비교예 2)
비교예 2의 마스크 블랭크는, 에칭 스토퍼막 이외에 대해서는, 실시예 1과 마찬가지로 하여 제작하였다. 비교예 2에 있어서의 에칭 스토퍼막은, 이하와 같이 실시예 1의 에칭 스토퍼막과는 성막 조건을 변경하여 형성하였다.
구체적으로는, 매엽식 DC 스퍼터링 장치 내에, 상기 실시예 1과 동일한 투광성 기판을 설치하고, 크롬을 포함하는 타깃을 사용하여, 아르곤(Ar)과 일산화질소(NO)와 헬륨(He)의 혼합 가스 분위기 중에서, 반응성 스퍼터링을 행함으로써, 상기 투광성 기판의 주 표면 상에, 크롬, 산소 및 질소를 함유하는 CrON막을 포함하는 에칭 스토퍼막을 두께 10㎚로 형성하였다. 다음에, 이 에칭 스토퍼막 상에 실시예 1과 동일한 조건에서 실시예 1의 MoSi계 차광막(3) 및 하드 마스크막(4)을 순서대로 형성하였다.
이상과 같이 하여, 비교예 2의 마스크 블랭크를 제작하였다.
다음에, 다른 투광성 기판의 주 표면 상에 상기와 동일한 조건에서 상기 비교예 2의 에칭 스토퍼막만을 형성한 것을 준비하였다. 이 비교예 2의 에칭 스토퍼막에 대해, X선 광전자 분광법(RBS 보정 있음)으로 분석을 행하였다. 이 결과, 상기 비교예 2의 에칭 스토퍼막에 있어서의 각 구성 원소의 함유량은, 평균값으로 Cr:58원자％, O:17원자％, N:25원자％임을 확인할 수 있었다. 또한, 상기 에칭 스토퍼막의 두께 방향에 있어서의 각 구성 원소의 함유량의 차가 모두 3원자％ 이하(단, 분석 결과가 대기의 영향을 받는 에칭 스토퍼막의 표면 근방의 영역을 제외함)이며, 두께 방향의 조성 경사는 실질적으로 없음을 확인할 수 있었다.
실시예 1의 경우와 마찬가지로, 이 비교예 2의 에칭 스토퍼막에 대한 X선 광전자 분광법으로의 분석을 행하여, Cr2p 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과, O1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과, N1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과, C1s 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과, Si2p 내로우 스펙트럼의 깊이 방향 화학 결합 상태 분석의 결과를 각각 취득하였다.
Cr2p 내로우 스펙트럼의 분석 결과로부터, 상기 비교예 2의 에칭 스토퍼막은, 574eV보다도 큰 결합 에너지에서 최대 피크를 갖고 있음을 알 수 있었다. 이 결과는, 소위 케미컬 시프트되어 있는 상태에서, 질소, 산소 등의 원자와 미결합의 크롬 원자의 존재 비율이 상당히 낮은 상태임을 의미하고 있다. 그 때문에, 화학 반응이 주체인 에칭에 대한 내성이 낮아, 사이드 에칭을 억제하는 것이 곤란하다.
O1s 내로우 스펙트럼의 분석 결과로부터, 상기 비교예 2의 에칭 스토퍼막은, 결합 에너지가 약 530eV에서 최대 피크를 갖고 있음을 알 수 있었다. 이 결과는, Cr-O 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다.
N1s 내로우 스펙트럼의 분석 결과로부터, 상기 비교예 2의 에칭 스토퍼막은, 결합 에너지가 약 397eV에서 최대 피크를 갖고 있음을 알 수 있었다. 이 결과는, 비교예 2의 에칭 스토퍼막에서는, Cr-N 결합이 일정 비율 이상 존재하고 있음을 의미하고 있다. 그 때문에 사이드 에칭이 진행되기 쉽다고 할 수 있다.
C1s 내로우 스펙트럼의 분석 결과로부터, 상기 비교예 2의 에칭 스토퍼막은, 최대 피크가 검출 하한값 이하임을 알 수 있었다. 이 결과는, 비교예 2의 에칭 스토퍼막에서는, Cr-C 결합을 포함하고, 탄소와 결합한 원자가 검출되지 않았음을 의미하고 있다.
또한, Si2p 내로우 스펙트럼의 분석 결과로부터, 상기 비교예 2의 에칭 스토퍼막은, 최대 피크가 검출 하한값 이하임을 알 수 있었다. 이 결과는, 비교예 2의 에칭 스토퍼막에서는, Cr-Si 결합을 포함하고, 규소와 결합한 원자가 검출되지 않았음을 의미하고 있다.
다음에, 이 비교예 2의 마스크 블랭크를 사용하여, 전술한 실시예 1과 마찬가지의 제조 공정에 따라서, 비교예 2의 바이너리형 전사용 마스크를 제조하였다.
또한, 실시예 1과 마찬가지의 수순으로, 이 비교예 2의 전사용 마스크를 별도로 제조하고, SRAF 패턴이 형성되어 있는 영역의 단면 STEM상을 취득하여, 차광막 패턴 및 에칭 스토퍼막의 패턴의 각각의 라인 폭의 측장을 행하였다.
그리고, 상기 차광막 패턴의 라인 폭과 상기 에칭 스토퍼막의 패턴의 라인 폭 사이의 변화량인 에칭 바이어스를 산출하고, 또한 에칭 바이어스의 산출 결과, 에칭 바이어스는 30㎚이며, 종래의 크롬계 재료막에 대한 드라이 에칭의 경우와 비교해도, 대단히 큰 값이었다.
이것은, 비교예 2의 마스크 블랭크에서는, 상기 차광막 패턴을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용하여, 고바이어스 조건의 드라이 에칭으로 에칭 스토퍼막을 패터닝한 경우, 에칭 스토퍼막의 패턴 측벽에 발생하는 사이드 에칭을 억제하는 것이 어렵고, 그 때문에 에칭 스토퍼막의 패턴의 가늘어짐에 의한 차광막 패턴의 쓰러짐이 일어나, 예를 들어 라인 폭 50㎚ 이하의 미세한 전사 패턴을 고정밀도로 형성하는 것이 곤란한 것을 나타내고 있다.
실제로, 얻어진 비교예 2의 전사용 마스크에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한 결과, 차광막 패턴의 쓰러짐이 발생하였음을 확인할 수 있었다.
또한, 이 비교예 2의 전사용 마스크에 대하여 실시예 1과 마찬가지로 AIMS193(Carl Zeiss사제)을 사용하여, 파장 193㎚의 노광광으로 반도체 디바이스 상의 레지스트막에 노광 전사하였을 때에 있어서의 노광 전사상의 시뮬레이션을 행하였다. 이 시뮬레이션에 의해 얻어진 노광 전사상을 검증한바, 전사 불량이 확인되었다. 이것은, 상기 차광막 패턴의 쓰러짐이 요인이라고 추정된다.
이상, 본 발명의 실시 형태 및 실시예에 대하여 설명하였지만, 이들은 예시에 지나지 않고, 특허 청구 범위를 한정하는 것은 아니다. 특허 청구 범위에 기재된 기술에는, 이상에 예시한 구체예를 변형, 변경한 것이 포함된다.
1 : 투광성 기판
2 : 에칭 스토퍼막
3 : 차광막(패턴 형성용 박막)
4 : 하드 마스크막
5 : 위상 시프트막
6a, 7a, 7b, 8a, 8b : 레지스트막 패턴
10, 30 : 마스크 블랭크
20 : 전사용 마스크(바이너리 마스크)
40 : 전사용 마스크(하프톤형 위상 시프트 마스크)
50 : 전사용 마스크(위상 시프트 마스크)

Claims (12)

  1. 투광성 기판 상에, 에칭 스토퍼막 및 패턴 형성용 박막이 이 순서로 적층된 구조를 구비하는 마스크 블랭크이며,
    상기 패턴 형성용 박막은, 규소 및 탄탈륨으로부터 선택되는 1 이상의 원소를 함유하는 재료를 포함하고,
    상기 에칭 스토퍼막은, 크롬, 산소 및 탄소를 함유하는 재료를 포함하고,
    상기 에칭 스토퍼막은, 크롬 함유량이 50원자％ 이상이며,
    상기 에칭 스토퍼막은, X선 광전자 분광법으로 분석하여 얻어지는 N1s의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하이고,
    상기 에칭 스토퍼막은, X선 광전자 분광법으로 분석하여 얻어지는 Cr2p의 내로우 스펙트럼이 574eV 이하의 결합 에너지에서 최대 피크를 갖는 것을 특징으로 하는 마스크 블랭크.
  2. 제1항에 있어서,
    상기 에칭 스토퍼막에 있어서의 탄소의 함유량[원자％]을, 크롬, 탄소 및 산소의 합계 함유량[원자％]으로 제산한 비율은, 0.1 이상인 것을 특징으로 하는 마스크 블랭크.
  3. 제1항 또는 제2항에 있어서,
    상기 에칭 스토퍼막은, X선 광전자 분광법으로 분석하여 얻어지는 Si2p의 내로우 스펙트럼의 최대 피크가 검출 하한값 이하인 것을 특징으로 하는 마스크 블랭크.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 에칭 스토퍼막은, 크롬 함유량이 80원자％ 이하인 것을 특징으로 하는 마스크 블랭크.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 에칭 스토퍼막은, 탄소 함유량이 10원자％ 이상 20원자％ 이하인 것을 특징으로 하는 마스크 블랭크.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 에칭 스토퍼막은, 산소 함유량이 10원자％ 이상 35원자％ 이하인 것을 특징으로 하는 마스크 블랭크.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 에칭 스토퍼막은, 두께 방향에 있어서의 각 구성 원소의 함유량의 차가 모두 10원자％ 미만인 것을 특징으로 하는 마스크 블랭크.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 패턴 형성용 박막 상에 크롬을 함유하는 재료를 포함하는 하드 마스크막을 구비하는 것을 특징으로 하는 마스크 블랭크.
  9. 제8항에 있어서,
    상기 투광성 기판과 상기 에칭 스토퍼막 사이에, 규소를 함유하는 재료를 포함하는 위상 시프트막을 구비하는 것을 특징으로 하는 마스크 블랭크.
  10. 제8항에 기재된 마스크 블랭크를 사용하는 전사용 마스크의 제조 방법이며,
    상기 하드 마스크막 상에 형성된 전사 패턴을 갖는 레지스트막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 하드 마스크막에 전사 패턴을 형성하는 공정과,
    상기 전사 패턴이 형성된 하드 마스크막을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, 상기 패턴 형성용 박막에 전사 패턴을 형성하는 공정과,
    상기 전사 패턴이 형성된 패턴 형성용 박막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 에칭 스토퍼막에 전사 패턴을 형성함과 함께, 상기 하드 마스크막을 제거하는 공정
    을 갖는 것을 특징으로 하는 전사용 마스크의 제조 방법.
  11. 제9항에 기재된 마스크 블랭크를 사용하는 전사용 마스크의 제조 방법이며,
    상기 하드 마스크막 상에 형성된 전사 패턴을 갖는 레지스트막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 하드 마스크막에 전사 패턴을 형성하는 공정과,
    상기 전사 패턴이 형성된 하드 마스크막을 마스크로 하여, 불소계 가스를 사용한 드라이 에칭에 의해, 상기 패턴 형성용 박막에 전사 패턴을 형성하는 공정과,
    상기 하드 마스크막 상에 차광 패턴을 갖는 레지스트막을 형성하는 공정과,
    염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 전사 패턴이 형성된 패턴 형성용 박막을 마스크로 하여 상기 에칭 스토퍼막에 전사 패턴을 형성함과 함께, 상기 차광 패턴을 갖는 레지스트막을 마스크로 하여 상기 하드 마스크막에 차광 패턴을 형성하는 공정과,
    불소계 가스를 사용한 드라이 에칭에 의해, 상기 전사 패턴이 형성된 에칭 스토퍼막을 마스크로 하여 상기 위상 시프트막에 전사 패턴을 형성함과 함께, 상기 차광 패턴을 갖는 하드 마스크막을 마스크로 하여 상기 패턴 형성용 박막에 차광 패턴을 형성하는 공정과,
    상기 차광 패턴이 형성된 패턴 형성용 박막을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 사용한 드라이 에칭에 의해, 상기 에칭 스토퍼막에 차광 패턴을 형성함과 함께, 상기 하드 마스크막을 제거하는 공정
    을 갖는 것을 특징으로 하는 전사용 마스크의 제조 방법.
  12. 제10항 또는 제11항에 기재된 전사용 마스크의 제조 방법에 의해 제조되는 전사용 마스크를 사용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020197027637A 2017-04-08 2018-04-02 마스크 블랭크, 전사용 마스크의 제조 방법, 및 반도체 디바이스의 제조 방법 KR102510830B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017077200A JP6808566B2 (ja) 2017-04-08 2017-04-08 マスクブランク、転写用マスクの製造方法、及び半導体デバイスの製造方法
JPJP-P-2017-077200 2017-04-08
PCT/JP2018/014039 WO2018186320A1 (ja) 2017-04-08 2018-04-02 マスクブランク、転写用マスクの製造方法、及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20190137790A true KR20190137790A (ko) 2019-12-11
KR102510830B1 KR102510830B1 (ko) 2023-03-17

Family

ID=63712267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027637A KR102510830B1 (ko) 2017-04-08 2018-04-02 마스크 블랭크, 전사용 마스크의 제조 방법, 및 반도체 디바이스의 제조 방법

Country Status (6)

Country Link
US (2) US11119400B2 (ko)
JP (1) JP6808566B2 (ko)
KR (1) KR102510830B1 (ko)
SG (2) SG11201909351RA (ko)
TW (2) TWI760471B (ko)
WO (1) WO2018186320A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383167B (zh) 2017-02-27 2022-08-23 Hoya株式会社 掩模坯料、转印用掩模的制造方法、以及半导体器件的制造方法
JP7231094B2 (ja) * 2018-12-12 2023-03-01 信越化学工業株式会社 フォトマスクブランク、及びフォトマスクの製造方法
CN118201466B (zh) * 2024-05-20 2024-07-23 北京量子信息科学研究院 一种量子信息处理器件的制备方法及量子信息处理器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010088332A (ko) * 2000-02-16 2001-09-26 카나가와 치히로 포토마스크 블랭크, 포토마스크 및 이들의 제조 방법
KR20070012250A (ko) * 2005-07-21 2007-01-25 신에쓰 가가꾸 고교 가부시끼가이샤 포토마스크 블랭크, 포토마스크 및 이의 제조방법
JP2007241065A (ja) 2006-03-10 2007-09-20 Shin Etsu Chem Co Ltd フォトマスクブランク及びフォトマスク
JP2008304942A (ja) * 2002-03-01 2008-12-18 Hoya Corp ハーフトーン型位相シフトマスクブランクの製造方法
KR20110127610A (ko) * 2010-05-19 2011-11-25 호야 가부시키가이샤 마스크 블랭크의 제조 방법 및 전사용 마스크의 제조 방법과 마스크 블랭크 및 전사용 마스크
KR20130034624A (ko) * 2011-09-28 2013-04-05 호야 가부시키가이샤 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
KR101504557B1 (ko) * 2014-03-23 2015-03-20 주식회사 에스앤에스텍 블랭크 마스크 및 이를 이용한 포토 마스크
KR20160003206A (ko) * 2013-05-23 2016-01-08 호야 가부시키가이샤 마스크 블랭크 및 전사용 마스크 그리고 그들의 제조방법
KR20160096727A (ko) * 2014-03-18 2016-08-16 호야 가부시키가이샤 마스크 블랭크, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437579A (en) 1977-08-30 1979-03-20 Mitsubishi Electric Corp Chrome plate
JPH04125643A (ja) 1990-09-18 1992-04-27 Toppan Printing Co Ltd フォトマスクおよびフォトマスクブランク
JPH05289305A (ja) * 1992-04-08 1993-11-05 Dainippon Printing Co Ltd 位相シフトフォトマスク
US5380608A (en) 1991-11-12 1995-01-10 Dai Nippon Printing Co., Ltd. Phase shift photomask comprising a layer of aluminum oxide with magnesium oxide
JP4737426B2 (ja) * 2006-04-21 2011-08-03 信越化学工業株式会社 フォトマスクブランク
KR101269062B1 (ko) 2012-06-29 2013-05-29 주식회사 에스앤에스텍 블랭크 마스크 및 이를 이용한 포토 마스크 제조방법
CN104903792B (zh) * 2013-01-15 2019-11-01 Hoya株式会社 掩膜板坯料、相移掩膜板及其制造方法
JP6005530B2 (ja) 2013-01-15 2016-10-12 Hoya株式会社 マスクブランク、位相シフトマスクおよびこれらの製造方法
WO2015045801A1 (ja) * 2013-09-24 2015-04-02 Hoya株式会社 マスクブランク、転写用マスクおよび転写用マスクの製造方法
JP6229466B2 (ja) 2013-12-06 2017-11-15 信越化学工業株式会社 フォトマスクブランク
US10571797B2 (en) * 2015-03-19 2020-02-25 Hoya Corporation Mask blank, transfer mask, method for manufacturing transfer mask, and method for manufacturing semiconductor device
JP2016188958A (ja) * 2015-03-30 2016-11-04 Hoya株式会社 マスクブランク、位相シフトマスクの製造方法、及び、半導体デバイスの製造方法
JP6544964B2 (ja) * 2015-03-31 2019-07-17 Hoya株式会社 マスクブランク、位相シフトマスクの製造方法、及び、半導体デバイスの製造方法
JP6418035B2 (ja) * 2015-03-31 2018-11-07 信越化学工業株式会社 位相シフトマスクブランクス及び位相シフトマスク
WO2016185941A1 (ja) * 2015-05-15 2016-11-24 Hoya株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法および半導体デバイスの製造方法
JP6573806B2 (ja) * 2015-08-31 2019-09-11 Hoya株式会社 マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法
SG11201803116UA (en) 2015-11-06 2018-05-30 Hoya Corp Mask blank, method for manufacturing phase shift mask, and method for manufacturing semiconductor device
WO2017141605A1 (ja) * 2016-02-15 2017-08-24 Hoya株式会社 マスクブランク、位相シフトマスクの製造方法、及び半導体デバイスの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010088332A (ko) * 2000-02-16 2001-09-26 카나가와 치히로 포토마스크 블랭크, 포토마스크 및 이들의 제조 방법
JP2008304942A (ja) * 2002-03-01 2008-12-18 Hoya Corp ハーフトーン型位相シフトマスクブランクの製造方法
KR20070012250A (ko) * 2005-07-21 2007-01-25 신에쓰 가가꾸 고교 가부시끼가이샤 포토마스크 블랭크, 포토마스크 및 이의 제조방법
JP2007241065A (ja) 2006-03-10 2007-09-20 Shin Etsu Chem Co Ltd フォトマスクブランク及びフォトマスク
KR20110127610A (ko) * 2010-05-19 2011-11-25 호야 가부시키가이샤 마스크 블랭크의 제조 방법 및 전사용 마스크의 제조 방법과 마스크 블랭크 및 전사용 마스크
KR20130034624A (ko) * 2011-09-28 2013-04-05 호야 가부시키가이샤 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
KR20160003206A (ko) * 2013-05-23 2016-01-08 호야 가부시키가이샤 마스크 블랭크 및 전사용 마스크 그리고 그들의 제조방법
KR20160096727A (ko) * 2014-03-18 2016-08-16 호야 가부시키가이샤 마스크 블랭크, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법
KR101504557B1 (ko) * 2014-03-23 2015-03-20 주식회사 에스앤에스텍 블랭크 마스크 및 이를 이용한 포토 마스크

Also Published As

Publication number Publication date
US11119400B2 (en) 2021-09-14
US20210364910A1 (en) 2021-11-25
SG11201909351RA (en) 2019-11-28
TWI760471B (zh) 2022-04-11
US20210109436A1 (en) 2021-04-15
JP2018180170A (ja) 2018-11-15
US11435662B2 (en) 2022-09-06
JP6808566B2 (ja) 2021-01-06
TW202223532A (zh) 2022-06-16
SG10202112818PA (en) 2021-12-30
WO2018186320A1 (ja) 2018-10-11
TWI799164B (zh) 2023-04-11
TW201842402A (zh) 2018-12-01
KR102510830B1 (ko) 2023-03-17

Similar Documents

Publication Publication Date Title
JP6732081B2 (ja) マスクブランク、反射型マスクの製造方法、及び半導体デバイスの製造方法
KR102398583B1 (ko) 마스크 블랭크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
US11435662B2 (en) Mask blank, method for manufacturing transfer mask, and method for manufacturing semiconductor device
JP6573806B2 (ja) マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法
JP6430666B2 (ja) マスクブランク、位相シフトマスク、位相シフトマスクの製造方法及び半導体デバイスの製造方法
WO2018100958A1 (ja) マスクブランク、転写用マスク、転写用マスクの製造方法及び半導体デバイスの製造方法
JP7033638B2 (ja) マスクブランク、転写用マスクの製造方法、及び半導体デバイスの製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant