KR20190133267A - 연성 표시 패널 및 그 제조 방법 - Google Patents

연성 표시 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR20190133267A
KR20190133267A KR1020197033418A KR20197033418A KR20190133267A KR 20190133267 A KR20190133267 A KR 20190133267A KR 1020197033418 A KR1020197033418 A KR 1020197033418A KR 20197033418 A KR20197033418 A KR 20197033418A KR 20190133267 A KR20190133267 A KR 20190133267A
Authority
KR
South Korea
Prior art keywords
layer
display panel
sio
flexible display
buffer layer
Prior art date
Application number
KR1020197033418A
Other languages
English (en)
Other versions
KR102380403B1 (ko
Inventor
보 위안
건마오 황
즈위안 추이
쿤 후
린 쉬
보 리
Original Assignee
쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. filed Critical 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디.
Publication of KR20190133267A publication Critical patent/KR20190133267A/ko
Application granted granted Critical
Publication of KR102380403B1 publication Critical patent/KR102380403B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 연성 표시 패널 및 그 제조 방법을 제공한다. 상기 연성 표시 패널은, 연성 기판, 상기 연성 기판 상에 형성된 버퍼층, 및 상기 버퍼층 상에 형성된 금속층을 포함하되, 상기 연성 표시 패널은 가로 방향 상에서 표시 영역과 벤딩 영역을 포함하며, 상기 버퍼층은 제1 부분과 제2 부분을 포함하되, 상기 제1 부분이 상기 표시 영역에 대응되고, 상기 제2 부분이 상기 벤딩 영역에 대응되며, 상기 제2 부분의 두께가 상기 제1 부분의 두께보다 작다.

Description

연성 표시 패널 및 그 제조 방법
본 발명은 2017년 8월 31일에 출원된, 출원번호가 CN 201710773133.6인 중국 특허 출원에 대해 우선권을 주장하며, 그 모든 내용은 인용을 통해 본 발명에 통합된다.
[기술분야]
본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 연성 표시 패널 및 그 제조 방법에 관한 것이다.
연성 폴더블 디스플레이, 예를 들어 유기 발광 디스플레이(Organic Light Emitting Display, OLED)는 사용자에게 참신한 시각 체험을 선사할 수 있다. 그러나, 이러한 디스플레이는 여러번의 굽힘을 거친 후, 금속선 파단 문제가 쉽게 발생하여, 표시에 영향을 주게 된다.
현재의 해결 방법으로는, 절연층/금속층/절연층/평탄화층 구조를 채용하여 금속선에 대한 보호를 수행한다. 그러나, 절연층의 영률이 비교적 커서, 굽힘 시에 쉽게 파단이 발생하여, 금속선의 파단을 초래한다.
이를 감안하여, 본 발명의 실시예는, 연성 표시 패널의 굽힘성을 향상시킬 수 있는, 연성 표시 패널 및 그 제조 방법을 제공하고자 한다.
본 발명의 일 측면에 의하면, 연성 표시 패널에 있어서, 연성 기판, 상기 연성 기판 상에 형성된 버퍼층, 및 상기 버퍼층 상에 형성된 금속층을 포함하되, 상기 연성 표시 패널은 가로 방향 상에서 표시 영역과 벤딩 영역을 포함하며, 상기 버퍼층은 제1 부분과 제2 부분을 포함하되, 상기 제1 부분이 상기 표시 영역에 대응되고, 상기 제2 부분이 상기 벤딩 영역에 대응되며, 상기 제1 부분의 두께가 상기 제2 부분의 두께보다 작은, 연성 표시 패널을 제공한다.
일 실시예에 있어서, 상기 제1 부분은, 순차적으로 구성된 제1 SIOX 층, SINX 층 및 제2 SIOX 층을 포함하되, 상기 제1 SIOX 층은 상기 연성 기판 상에 구성되고, 상기 제2 부분은 제1 SIOX 층을 포함한다.
일 실시예에 있어서, 상기 연성 표시 패널은, 평탄화층 및 상기 평탄화층과 금속층 사이에 형성된 패시베이션층을 더 포함하되, 상기 패시베이션층과 평탄화층의 재료는 유기 재료이고, 상기 버퍼층의 재료는 무기 절연 재료이다.
일 실시예에 있어서, 상기 버퍼층의 제2 부분은 상기 SINX 층 및 상기 제2 SIOX 층을 포함하지 않는다.
일 실시예에 있어서, 상기 제2 부분의 제1 SIOX 층의 두께는 상기 제1 부분의 제1 SIOX 층의 두께보다 작거나 같다.
일 실시예에 있어서, 상기 연성 표시 패널이 가로 방향 상에서 과도 영역을 더 포함하되, 상기 과도 영역은 상기 표시 영역과 상기 벤딩 영역 사이에 위치되며, 상기 버퍼층은 제3 부분을 더 포함하되, 상기 제3 부분이 상기 과도 영역에 대응되며, 상기 제3 부분이 상기 연성 기판으로부터 상기 금속층을 향한 방향 상에서 너비가 점차 줄어든다.
일 실시예에 있어서, 상기 제1 부분의 두께는 300 nm 내지 1400 nm이며, 상기 제2 부분의 두께는 10 nm 내지 100 nm이다.
일 실시에에 있어서, 상기 제2 부분의 두께는 10 nm 내지 30 nm이다.
본 발명의 일 측면에 의하면, 연성 표시 패널을 제조하는 방법에 있어서, 상기 연성 표시 패널이 가로 방향 상에서 표시 영역과 벤딩 영역을 포함하며, 상기 방법은, 연성 기판을 마련하는 단계; 상기 연성 기판 상에 버퍼층을 형성하는 단계; 상기 버퍼층의 상기 표시 영역에 대응되는 부분을 제1 부분으로 정하고, 상기 버퍼층의 상기 벤딩 영역에 대응되는 부분에 대해 식각을 수행함으로써 제2 부분을 구성하여 상기 제2 부분의 두께가 상기 제1 부분의 두께보다 작도록 하는 단계; 및 상기 버퍼층 상에 금속층을 형성하는 단계를 포함하는, 연성 표시 패널 제조 방법을 제공한다.
일 실시예에 있어서, 상기 연성 기판 상에 버퍼층을 형성함에 있어서, 상기 연성 기판 상에 순차적으로 제1 SIOX 층, SINX 층 및 제2 SIOX 층을 형성하는 단계를 포함하며, 상기 버퍼층의 상기 벤딩 영역에 대응되는 부분에 대해 식각을 수행함으로써 제2 부분을 구성함에 있어서, 상기 버퍼층의 상기 벤딩 영역에 대응되는 제2 SIOX 층과 SINX 층을 식각하여 상기 제2 부분의 제1 SIOX 층을 노출시키는 단계를 포함한다.
일 실시예에 있어서, 상기 버퍼층의 상기 벤딩 영역에 대응되는 제2 SIOX 층과 SINX 층을 식각하여 상기 제2 부분의 제1 SIOX 층을 노출시킨 후, 상기 제2 부분의 제1 SIOX을 추가적으로 식각하여, 상기 제2 부분의 제1 SIOX 층의 두께가 상기 제1 부분의 제1 SIOX 층의 두께보다 작거나 같도록 한다.
일 실시예에 있어서, 상기 연성 표시 패널은 가로 방향 상에서 과도 영역을 더 포함하되, 상기 과도 영역은 상기 표시 영역과 상기 벤딩 영역 사이에 위치되며, 상기 방법은, 상기 버퍼층의 상기 과도 영역에 대응되는 부분에 대해 식각을 수행하여 제3 부분을 구성하는 단계를 더 포함하되, 상기 제3 부분은 상기 연성 기판으로부터 상기 금속층을 향한 방향 상에서 너비가 점차 줄어든다.
일 실시예에 있어서, 상기 제2 부분의 두께는 10 nm 내지 30 nm이다.
일 실시예에 있어서, 상기 방법은, 상기 금속층 상에 상기 패시베이션층을 형성하고, 상기 패시베이션층 상에 평탄화층을 형성하는 단계를 더 포함하되, 상기 패시베이션층과 상기 평탄화층의 재료는 유기 재료이며, 상기 버퍼층의 재료는 무기 절연 재료이다.
본 발명의 실시예에 의해 제공되는 연성 표시 패널의 제조 방법은, 금속층 형성 전에 벤딩 영역의 버퍼층에 대해 식각을 수행함으로써, 벤딩 영역의 버퍼층의 두께가 표시 영역의 버퍼층의 두께보다 작도록 하여, 연성 표시 패널의 굽힘성을 향상시킨다.
도 1에 도시된 바는 본 발명의 일 실시예에 의해 제공되는 연성 표시 패널의 예시적인 단면도이다.
도 2에 도시된 바는 본 발명의 다른 일 실시예에 의해 제공되는 연성 표시 패널의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 연성 표시 패널 제조 방법의 예시적인 흐름도이다.
도 4는 본 발명의 다른 일 실시예에 따른 연성 표시 패널 제조 방법의 예시적인 흐름도이다.
이하, 본 발명의 실시예에서의 도면에 결부시켜, 본 발명의 실시예에서의 기술적 수단에 대해 명백하고 완전한 설명을 진행할 것이며, 자명한 점이라면, 설명될 실시예들은 단지 본 발명의 전부 실시예가 아닌 일부 실시예에 불과하다. 본 발명에서의 실시예에 기반하여 해당 분야의 통상적인 기술자에 의해 창의적인 노력이 없이 획득되는 다른 모든 실시예들도 모두 본 발명의 보호 범위에 속해야 할 것이다.
도 1에 도시된 바는 본 발명의 일 실시예에 의해 제공되는 연성 표시 패널(100)의 예시적인 단면도이다.
연성 표시 패널(100)은 연성 기판(101), 연성 기판(101) 상에 형성된 버퍼층(102), 및 버퍼층(102) 상에 형성된 금속층(103)을 포함한다. 연성 표시 패널(100)은 가로 방향 상에서 표시 영역(1)과 벤딩 영역(3)을 포함하며, 버퍼층(102)이 제1 부분과 제2 부분을 포함하되, 제1 부분이 표시 영역(1)에 대응되고, 제2 부분이 벤딩 영역(3)에 대응되며, 제2 부분의 두께가 제1 부분의 두께보다 작다.
본 발명의 실시예에 따르면, 금속층 형성 전에 벤딩 영역의 버퍼층에 대해 식각을 수행함으로써, 벤딩 영역의 버퍼층의 두께가 표시 영역의 버퍼층의 두께보다 작도록 하여, 연성 표시 패널의 굽힘성을 향상시킨다.
본 발명의 실시예에 따르면, 버퍼층(102)의 제1 부분은 순차적으로 구성된 제1 SIOX 층(106), SINX 층(107) 및 제2 SIOX 층(108)을 포함하며, 버퍼층(102)의 제2 부분은 제1 SIOX 층을 포함하고 SINX 층과 제2 SIOX 층을 포함하지 않는다.
도 1을 참조하면, 연성 표시 패널의 표시 영역에서, 버퍼층에 아래로부터 위의 방향으로 순차적으로 제1 SIOX 층(106), SINX 층(107) 및 제2 SIOX 층(108)(즉 제1 부분)이 구성된다. 연성 표시 패널의 벤딩 영역에서, 버퍼층은 SINX 층과 제2 SIOX 층을 제거하여 남은 제1 SIOX 층(109)(즉 제2 부분)일 수 있다. 제1 SIOX 층(106)과 제1 SIOX 층(109)은 동일한 층에 위치된다.
이해해야 할 점이라면, 버퍼층(102)의 제1 부분은 제1 SIOX 층, SINX 층 및 제2 SIOX 층 중 적어도 한 층을 포함할 수 있으며, 본 발명의 실시예는 각 층의 구성 순서에 대해 한정하지 않는다. 대체 가능하게, 버퍼층(102)은 다른 규소 화합물 또는 버퍼층으로 사용 가능한 다른 재료일 수도 있다.
추가적으로, 제2 부분의 제1 SIOX 층(109)의 두께가 제1 부분의 제1 SIOX 층(106)의 두께보다 작거나 같다. 예를 들어, 제1 부분의 두께가 300 nm 내지 1400 nm일 수 있다. 제2 부분의 두께가 10 nm 내지 100 nm이다.
바람직하게, 제2 부분의 두께가 10 nm 내지 30 nm이다.
선택적으로, 다른 일 실시예로서, 연성 표시 패널(100)이 평탄화층(105)을 더 포함한다.
예를 들어, 상기 연성 표시 패널(100)이 연성 기판(101), 및 연성 기판(101) 상에 순차적으로 형성된 버퍼층(102), 금속층(103)과 평탄화층(105)을 포함한다. 벤딩 영역의 버퍼층의 두께가 표시 영역의 버퍼층의 두께보다 작다. 평탄화층(105)의 재료는 유기 재료이다. 버퍼층(102)은 예를 들어 무기 절연 재료일 수 있다. 예를 들어, 무기 절연 재료는 무기 실리콘 재료일 수 있으며, 구체적으로 질화 규소 또는 산화 규소 등일 수 있다. 통상적인 경우에, 무기 실리콘 재료로 버퍼층을 구성할 경우, 예를 들어 연성 표시 패널 굽힘 시에, 금속층 내의 금속선의 파단을 쉽게 초래한다. 통상적인 경우에, 벤딩 영역의 버퍼층의 두께가 작을수록, 벤딩 영역의 금속층의 굽힘성이 더 강하다. 벤딩 영역의 버퍼층의 두께가 매우 작을 경우, 벤딩 영역의 금속층이 유기층 사이에 위치되어, 굽힘 시에, 벤딩 영역의 금속층이 절단될 리스크가 크게 줄어든다. 벤딩 영역의 버퍼층의 두께를 줄임으로써, 연성 스크린 본체의 벤딩 영역의 굽힘성을 증가시킬 수 있다.
선택적으로, 다른 일 실시예로서, 상기 연성 기판(101)이 가로 방향 상에서 과도 영역(2)을 더 포함한다. 과도 영역(2)은 표시 영역(1)과 벤딩 영역(3) 사이에 위치되며, 버퍼층(102)은 제3 부분을 더 포함하되, 제3 부분이 과도 영역(2)에 대응되며, 제3 부분이 연성 기판(101)으로부터 금속층(103)을 향한 방향 상에서 너비가 점차 줄어든다. 제3 부분의 두께는 300 nm 내지 700 nm이다. 과도 영역(2)의 작용은 금속층이 경사질 때 파단되는 리스크를 줄이는 데 있으며, 제3 부분의 두께가 얇아지는 것은 금속층이 굽힘 시에 파단되는 리스크를 줄이기 위해서이다.
본 발명의 실시예에 따르면, 금속층(103)은 금속선일 수 있다.
도 2에 도시된 바는 본 발명의 다른 일 실시예에 의해 제공되는 연성 표시 패널(200)의 단면도이다. 연성 표시 패널(100)은 연성 기판(101), 연성 기판(101) 상에 형성된 버퍼층(102), 버퍼층(102) 상에 형성된 금속층(103), 패시베이션층(104) 및 평탄화층(105)을 포함하되, 패시베이션층(104)은 평탄화층(105)과 금속층(103) 사이에 구성된다. 연성 표시 패널(100)은 가로 방향 상에서 표시 영역(1)과 벤딩 영역(3)을 포함하며, 버퍼층(102)이 제1 부분과 제2 부분을 포함하되, 제1 부분이 표시 영역(1)에 대응되고, 제2 부분이 벤딩 영역(3)에 대응되며, 제2 부분의 두께가 제1 부분의 두께보다 작다.
본 발명의 실시예에 따르면, 금속층 형성 전에 벤딩 영역의 버퍼층에 대해 식각을 수행함으로써, 벤딩 영역의 버퍼층의 두께가 표시 영역의 버퍼층의 두께보다 작도록 하여, 연성 표시 패널의 굽힘성을 향상시킨다.
본 발명의 실시예에 따르면, 버퍼층(102)의 제1 부분은 순차적으로 구성된 제1 SIOX 층(106), SINX 층(107) 및 제2 SIOX 층(108)을 포함하며, 버퍼층(102)의 제2 부분은 제1 SIOX 층을 포함하고 SINX 층과 제2 SIOX 층을 포함하지 않는다.
도 2를 참조하면, 연성 표시 패널의 표시 영역에서, 버퍼층에 아래로부터 위의 방향으로 순차적으로 제1 SIOX 층(106), SINX 층(107) 및 제2 SIOX 층(108)(즉 제1 부분)이 구성된다. 연성 표시 패널의 벤딩 영역에서, 버퍼층은 SINX 층과 제2 SIOX 층을 제거하여 남은 제1 SIOX 층(109)(즉 제2 부분)일 수 있다. 제1 SIOX 층(106)과 제1 SIOX 층(109)은 동일한 층에 위치된다.
이해해야 할 점이라면, 버퍼층(102)의 제1 부분은 제1 SIOX 층, SINX 층 및 제2 SIOX 층 중 적어도 한 층을 포함할 수 있으며, 본 발명의 실시예는 각 층의 구성 순서에 대해 한정하지 않는다. 대체 가능하게, 버퍼층(102)은 다른 규소 화합물 또는 버퍼층으로 사용 가능한 다른 재료일 수도 있다.
추가적으로, 제2 부분의 제1 SIOX 층(109)의 두께가 제1 부분의 제1 SIOX 층(106)의 두께보다 작거나 같다. 예를 들어, 제1 부분의 두께가 300 nm 내지 1400 nm일 수 있다. 제2 부분의 두께가 10 nm 내지 100 nm이다.
바람직하게, 제2 부분의 두께가 10 nm 내지 30 nm이다.
선택적으로, 다른 일 실시예로서, 상기 연성 기판(101)이 가로 방향 상에서 과도 영역(2)을 더 포함한다. 과도 영역(2)은 표시 영역(1)과 벤딩 영역(3) 사이에 위치되며, 버퍼층(102)은 제3 부분을 더 포함하되, 제3 부분이 과도 영역(2)에 대응되며, 제3 부분이 연성 기판(101)으로부터 금속층(103)을 향한 방향 상에서 너비가 점차 줄어든다. 제3 부분의 두께는 300 nm 내지 700 nm이다. 과도 영역(2)의 작용은 금속층이 경사질 때 파단되는 리스크를 줄이는 데 있으며, 제3 부분의 두께가 얇아지는 것은 금속층이 굽힘 시에 파단되는 리스크를 줄이기 위해서이다.
본 발명의 실시예에 따르면, 금속층(103)은 금속선일 수 있다.
패시베이션층(104)과 평탄화층(105)의 재료는 유기 재료이다. 버퍼층(102)은 예를 들어 무기 절연 재료일 수 있다. 예를 들어, 무기 절연 재료는 무기 실리콘 재료일 수 있으며, 구체적으로 질화 규소 또는 산화 규소 등일 수 있다. 통상적인 경우에, 무기 실리콘 재료로 버퍼층을 구성할 경우, 예를 들어 연성 표시 패널 굽힘 시에, 금속층 내의 금속선의 파단을 쉽게 초래한다. 통상적인 경우에, 벤딩 영역의 버퍼층의 두께가 작을수록, 벤딩 영역의 금속층의 굽힘성이 더 강하다. 벤딩 영역의 버퍼층의 두께가 매우 작을 경우, 벤딩 영역의 금속층이 유기층 사이에 위치되어, 굽힘 시에, 벤딩 영역의 금속층이 절단될 리스크가 크게 줄어든다. 벤딩 영역의 버퍼층의 두께를 줄임으로써, 연성 스크린 본체의 벤딩 영역의 굽힘성을 증가시킬 수 있다.
도 3은 본 발명의 실시예에 따른 연성 표시 패널 제조 방법의 예시적인 흐름도이다. 연성 표시 패널은 가로 방향 상에서 표시 영역과 벤딩 영역을 포함한다. 도 3의 제조 방법은 도 1 및 도 2의 실시예에서의 연성 표시 패널을 제조하는 데 사용된다. 도 3의 제조 방법은 다음과 같은 단계들을 포함한다.
301: 연성 기판 상에 버퍼층을 형성한다.
302: 버퍼층의 벤딩 영역에 대응되는 부분에 대해 식각을 수행함으로써 제2 부분을 구성하되, 버퍼층의 표시 영역에 대응되는 부분이 제1 부분으로 정하고, 제2 부분의 두께가 제1 부분의 두께보다 작다.
303: 버퍼층 상에 금속층을 형성한다.
본 발명의 실시예에 따르면, 금속층 형성 전에 벤딩 영역의 버퍼층에 대해 식각을 수행함으로써, 벤딩 영역의 버퍼층의 두께가 표시 영역의 버퍼층의 두께보다 작도록 하여, 연성 표시 패널의 굽힘성을 향상시킨다.
본 발명의 실시예에 따르면, 버퍼층 형성 시에, 연성 기판 상에 순차적으로 제1 SIOX 층, SINX 층 및 제2 SIOX 층을 형성할 수 있으며, 버퍼층의 벤딩 영역에 대응되는 제2 SIOX 층과 SINX 층을 식각하여 제2 부분의 제1 SIOX 층을 노출시킬 수 있다.
선택적으로, 다른 일 실시예로서, 버퍼층 형성 시에, 제2 부분의 제1 SIOX을 추가적으로 식각하여, 제2 부분의 제1 SIOX 층의 두께가 제1 부분의 제1 SIOX 층의 두께보다 작거나 같도록 할 수 있다.
일 실시예에 있어서, 연성 표시 패널은 가로 방향 상에서 과도 영역을 더 포함하되, 과도 영역이 표시 영역과 벤딩 영역 사이에 위치되며, 도 3의 제조 방법은, 버퍼층의 과도 영역에 대응되는 부분에 대해 식각을 수행하여 제3 부분을 얻는 단계를 더 포함하되, 제3 부분은 연성 기판으로부터 금속층을 향한 방향 상에서 너비가 점차 줄어든다.
본 발명의 실시예에 따르면, 제2 부분의 두께는 10 nm 내지 30 nm이다.
본 발명의 실시예에 따르면, 금속층은 금속선을 포함한다.
도 4는 본 발명의 실시예에 따른 연성 표시 패널 제조 방법의 예시적인 흐름도이다. 도 4의 제조 방법은 도 3의 제조 방법의 실예로서, 도 1 및 도 2의 실시예에서의 연성 표시 패널을 제조하는 데 사용된다. 도 4의 제조 방법은 다음과 같은 단계들을 포함한다.
401: 연성 기판 상에 버퍼층을 형성한다.
402: 전체 연성 기판 상에 순차적으로 제1 SIOX 층, SINX 층 및 제2 SIOX 층을 형성한다.
403: 버퍼층의 벤딩 영역에 대응되는 제2 SIOX 층과 SINX 층을 식각하여 제2 부분의 제1 SIOX 층을 노출시킨다.
404: 제2 부분의 제1 SIOX 을 식각하여, 제2 부분의 제1 SIOX 층의 두께가 제1 부분의 제1 SIOX 층의 두께보다 작거나 같도록 한다.
405: 버퍼층의 과도 영역에 대응되는 부분에 대해 식각을 수행하여 제3 부분을 구성하되, 제3 부분은 연성 기판으로부터 금속층을 향한 방향 상에서 너비가 점차 줄어든다.
406: 버퍼층 상에 게이트 전극 절연층(110), 정전 용량 절연층(111), 및 층간 유전층(112)을 형성한다.
407: 층간 유전층(112) 상에 금속층을 형성한다. 즉 금속층은 층간 유전층(112) 및 버퍼층의 제2 부분과 제3 부분을 피복할 수 있다.
408: 금속층 상에 패시베이션층을 형성한다.
409: 패시베이션층 상에 평탄화층을 형성한다.
이해해야 할 점이라면, 408과 409는 선택적이다. 평탄화층과 패시베이션층의 재료는 유기 재료이다. 버퍼층은 예를 들어 무기 절연 재료일 수 있다. 예를 들어, 무기 절연 재료는 무기 실리콘 재료일 수 있으며, 구체적으로 질화 규소 또는 산화 규소 등일 수 있다. 통상적인 경우에, 무기 실리콘 재료로 버퍼층을 구성할 경우, 예를 들어 연성 표시 패널 굽힘 시에, 금속층 내의 금속선의 파단을 쉽게 초래한다. 통상적인 경우에, 벤딩 영역의 버퍼층의 두께가 작을수록, 벤딩 영역의 금속층의 굽힘성이 더 강하다. 벤딩 영역의 버퍼층의 두께가 매우 작을 경우, 벤딩 영역의 금속층이 유기층 사이에 위치되어, 굽힘 시에, 벤딩 영역의 금속층이 절단될 리스크가 크게 줄어든다. 이와 동시에, 비교적 얇은 무기층은, 식각과 침적침적 시에 유기 재료가 챔버를 오염시키는 것을 방지할 수 있다. 벤딩 영역의 버퍼층의 두께를 줄임으로써, 연성 스크린 본체의 벤딩 영역의 굽힘성을 증가시킬 수 있다. 또한, 금속층 침적 전에 벤딩 영역의 버퍼층에 대해 식각을 수행하므로, 상기 공정 프로세스가 비교적 간단하여, 비용을 절감한다.
상기 내용은 본 발명의 바람직한 실시예에 불과하고 본 발명을 한정하려는 것이 아니며, 본 발명의 사상과 원칙 내에서의 임의의 변경, 균등한 것들에 의한 치환 등은 모두 본 발명의 보호 범위 내에 속해야 할 것이다.
본 발명의 연성 표시 패널은, 금속층 형성 전에 벤딩 영역의 버퍼층에 대해 식각을 수행함으로써, 벤딩 영역의 버퍼층의 두께가 표시 영역의 버퍼층의 두께보다 작도록 하여, 연성 표시 패널의 굽힘성을 향상시킨다.

Claims (15)

  1. 연성 표시 패널에 있어서,
    연성 기판;
    상기 연성 기판 상에 형성된 버퍼층 - 상기 버퍼층은 제1 부분과 제2 부분을 포함함; 및
    상기 버퍼층 상에 형성된 금속층을 포함하되,
    상기 연성 표시 패널은 가로 방향 상에서 표시 영역과 벤딩 영역을 포함하되, 상기 버퍼층의 제1 부분이 상기 표시 영역에 대응되고, 상기 버퍼층의 제2 부분이 상기 벤딩 영역에 대응되며, 상기 버퍼층의 제2 부분의 두께가 상기 제1 부분의 두께보다 작은
    것을 특징으로 하는 연성 표시 패널.
  2. 청구항 1에 있어서,
    상기 버퍼층의 제1 부분은, 순차적으로 구성된 제1 SIOX 층, SINX 층 및 제2 SIOX 층을 포함하되, 상기 제1 SIOX 층은 상기 연성 기판 상에 구성되고, 상기 제2 부분은 제1 SIOX 층을 포함하는
    것을 특징으로 하는 연성 표시 패널.
  3. 청구항 2에 있어서,
    상기 버퍼층의 제2 부분은 상기 SINX 층 및 상기 제2 SIOX 층을 포함하지 않는
    것을 특징으로 하는 연성 표시 패널.
  4. 청구항 2에 있어서,
    상기 제2 부분의 제1 SIOX 층의 두께는 상기 제1 부분의 제1 SIOX 층의 두께보다 작거나 같은
    것을 특징으로 하는 연성 표시 패널.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 연성 표시 패널이 가로 방향 상에서 과도 영역을 더 포함하되, 상기 과도 영역은 상기 표시 영역과 상기 벤딩 영역 사이에 위치되며, 상기 버퍼층은 제3 부분을 더 포함하되, 상기 제3 부분이 상기 과도 영역에 대응되며, 상기 제3 부분이 상기 연성 기판으로부터 상기 금속층을 향한 방향 상에서 너비가 점차 줄어드는
    것을 특징으로 하는 연성 표시 패널.
  6. 청구항 1에 있어서,
    상기 연성 표시 패널은, 평탄화층 및 상기 평탄화층과 상기 금속층 사이에 형성된 패시베이션층을 더 포함하는
    것을 특징으로 하는 연성 표시 패널.
  7. 청구항 6에 있어서,
    상기 패시베이션층과 평탄화층의 재료는 유기 재료이고, 상기 버퍼층의 재료는 무기 절연 재료인
    것을 특징으로 하는 연성 표시 패널.
  8. 청구항 1에 있어서,
    상기 제1 부분의 두께는 300 nm 내지 1400 nm이며, 상기 제2 부분의 두께는 10 nm 내지 100 nm인
    것을 특징으로 하는 연성 표시 패널.
  9. 청구항 1에 있어서,
    상기 제2 부분의 두께는 10 nm 내지 30 nm인
    것을 특징으로 하는 연성 표시 패널.
  10. 연성 표시 패널을 제조하는 방법에 있어서, 상기 연성 표시 패널이 가로 방향 상에서 표시 영역과 벤딩 영역을 포함하며, 상기 방법은,
    연성 기판을 마련하는 단계;
    상기 연성 기판 상에 버퍼층을 형성하는 단계;
    상기 버퍼층의 상기 표시 영역에 대응되는 부분을 제1 부분으로 정하고, 상기 버퍼층의 상기 벤딩 영역에 대응되는 부분에 대해 식각을 수행함으로써 제2 부분을 구성하여 상기 제2 부분의 두께가 상기 제1 부분의 두께보다 작도록 하는 단계; 및
    상기 버퍼층 상에 금속층을 형성하는 단계를 포함하는
    것을 특징으로 하는 연성 표시 패널 제조 방법.
  11. 청구항 10에 있어서,
    상기 연성 기판 상에 버퍼층을 형성함에 있어서, 상기 연성 기판 상에 순차적으로 제1 SIOX 층, SINX 층 및 제2 SIOX 층을 형성하는 단계를 포함하며,
    상기 버퍼층의 상기 벤딩 영역에 대응되는 부분에 대해 식각을 수행함으로써 제2 부분을 구성함에 있어서, 상기 버퍼층의 상기 벤딩 영역에 대응되는 제2 SIOX 층과 SINX 층을 식각하여 상기 제2 부분의 제1 SIOX 층을 노출시키는 단계를 포함하는
    것을 특징으로 하는 연성 표시 패널 제조 방법.
  12. 청구항 11에 있어서,
    상기 버퍼층의 상기 벤딩 영역에 대응되는 제2 SIOX 층과 SINX 층을 식각하여 상기 제2 부분의 제1 SIOX 층을 노출시킨 후,
    상기 제2 부분의 제1 SIOX을 추가적으로 식각하여, 상기 제2 부분의 제1 SIOX 층의 두께가 상기 제1 부분의 제1 SIOX 층의 두께보다 작거나 같도록 하는 단계를 더 포함하는
    것을 특징으로 하는 연성 표시 패널 제조 방법.
  13. 청구항 10 내지 청구항 12 중 어느 한 항에 있어서,
    상기 연성 표시 패널은 가로 방향 상에서 과도 영역을 더 포함하되, 상기 과도 영역은 상기 표시 영역과 상기 벤딩 영역 사이에 위치되며, 상기 방법은,
    상기 버퍼층의 상기 과도 영역에 대응되는 부분에 대해 식각을 수행하여 제3 부분을 구성하는 단계를 더 포함하되, 상기 제3 부분은 상기 연성 기판으로부터 상기 금속층을 향한 방향 상에서 너비가 점차 줄어드는
    것을 특징으로 하는 연성 표시 패널 제조 방법.
  14. 청구항 10에 있어서,
    상기 제2 부분의 두께는 10 nm 내지 30 nm인
    것을 특징으로 하는 연성 표시 패널 제조 방법.
  15. 청구항 10에 있어서,
    상기 방법은, 상기 금속층 상에 패시베이션층을 형성하고, 상기 패시베이션층 상에 평탄화층을 형성하는 단계를 더 포함하되, 상기 패시베이션층과 평탄화층의 재료는 유기 재료이며, 상기 버퍼층의 재료는 무기 절연 재료인
    것을 특징으로 하는 연성 표시 패널 제조 방법.
KR1020197033418A 2017-08-31 2018-05-24 연성 표시 패널 및 그 제조 방법 KR102380403B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710773133.6 2017-08-31
CN201710773133.6A CN109427249A (zh) 2017-08-31 2017-08-31 柔性显示面板及其制作方法
PCT/CN2018/088107 WO2019041901A1 (zh) 2017-08-31 2018-05-24 柔性显示面板及其制作方法

Publications (2)

Publication Number Publication Date
KR20190133267A true KR20190133267A (ko) 2019-12-02
KR102380403B1 KR102380403B1 (ko) 2022-03-31

Family

ID=65505395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033418A KR102380403B1 (ko) 2017-08-31 2018-05-24 연성 표시 패널 및 그 제조 방법

Country Status (7)

Country Link
US (1) US10756126B2 (ko)
EP (1) EP3614431A4 (ko)
JP (1) JP2020521175A (ko)
KR (1) KR102380403B1 (ko)
CN (1) CN109427249A (ko)
TW (1) TWI670845B (ko)
WO (1) WO2019041901A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020232598A1 (en) * 2019-05-20 2020-11-26 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
CN111312773B (zh) * 2020-02-25 2023-04-14 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN112002702B (zh) * 2020-08-06 2022-09-27 武汉华星光电半导体显示技术有限公司 柔性显示面板及可卷曲显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140099164A (ko) * 2013-02-01 2014-08-11 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US20160035812A1 (en) * 2014-07-31 2016-02-04 Lg Display Co., Ltd. Flexible display device with wire having reinforced portion and manufacturing method for the same
KR20160105493A (ko) * 2014-03-21 2016-09-06 애플 인크. 강화된 패드 영역을 갖는 플렉서블 디스플레이들
CN106601133A (zh) * 2017-02-28 2017-04-26 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI306364B (en) * 2006-12-29 2009-02-11 Ind Tech Res Inst Flexible display panel device
KR101538281B1 (ko) * 2007-04-13 2015-07-22 가부시키가이샤 니콘 표시 소자의 제조 방법과 제조 장치
KR101149433B1 (ko) * 2009-08-28 2012-05-22 삼성모바일디스플레이주식회사 플렉서블 표시 장치 및 그 제조 방법
KR101903053B1 (ko) * 2012-07-10 2018-11-23 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR101341030B1 (ko) * 2012-08-29 2013-12-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR101796812B1 (ko) * 2013-02-15 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
US9740035B2 (en) * 2013-02-15 2017-08-22 Lg Display Co., Ltd. Flexible organic light emitting display device and method for manufacturing the same
US9209207B2 (en) * 2013-04-09 2015-12-08 Apple Inc. Flexible display with bent edge regions
KR102076666B1 (ko) * 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
JP6322380B2 (ja) * 2013-10-17 2018-05-09 株式会社ジャパンディスプレイ 表示装置
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
CN104485351A (zh) * 2014-12-31 2015-04-01 深圳市华星光电技术有限公司 一种柔性有机发光显示器及其制作方法
CN104934438A (zh) * 2015-04-24 2015-09-23 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
JP6726973B2 (ja) * 2016-02-01 2020-07-22 株式会社ジャパンディスプレイ 表示装置
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
CN106848108B (zh) * 2017-01-23 2020-05-22 上海天马微电子有限公司 一种柔性显示面板及制备方法
KR102373441B1 (ko) * 2017-03-31 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
KR102535784B1 (ko) * 2018-02-02 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102651935B1 (ko) * 2018-10-18 2024-03-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200046221A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
KR20200053991A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 표시 장치
KR102626885B1 (ko) * 2018-11-28 2024-01-19 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 조립 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140099164A (ko) * 2013-02-01 2014-08-11 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20160105493A (ko) * 2014-03-21 2016-09-06 애플 인크. 강화된 패드 영역을 갖는 플렉서블 디스플레이들
US20160035812A1 (en) * 2014-07-31 2016-02-04 Lg Display Co., Ltd. Flexible display device with wire having reinforced portion and manufacturing method for the same
CN106601133A (zh) * 2017-02-28 2017-04-26 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
KR102380403B1 (ko) 2022-03-31
EP3614431A1 (en) 2020-02-26
WO2019041901A1 (zh) 2019-03-07
TW201914001A (zh) 2019-04-01
US10756126B2 (en) 2020-08-25
TWI670845B (zh) 2019-09-01
CN109427249A (zh) 2019-03-05
EP3614431A4 (en) 2020-04-22
US20190214412A1 (en) 2019-07-11
JP2020521175A (ja) 2020-07-16

Similar Documents

Publication Publication Date Title
JP7239481B2 (ja) アレイ基板、その製造方法及び表示装置
CN103943788B (zh) 柔性显示装置及其封装方法
CN109671858B (zh) 一种显示屏的制作方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
CN107706224A (zh) 一种显示面板及其制作方法
KR20190133267A (ko) 연성 표시 패널 및 그 제조 방법
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
TWI497689B (zh) 半導體元件及其製造方法
US20210234136A1 (en) Display panel motherboard and method of manufacturing display panel motherboard
CN108122927B (zh) 薄膜晶体管及其制造方法、显示面板及显示装置
TW201308606A (zh) 薄膜電晶體、畫素結構及其製造方法
CN108807556A (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
WO2015096381A1 (zh) 阵列基板及其制造方法和显示装置
CN110112142A (zh) 阵列基板及其制造方法、显示面板及电子装置
CN110164918A (zh) 有机发光显示设备
CN105374827B (zh) 显示设备和用于制造该显示设备的方法
US11355574B2 (en) Flexible display panel and manufacturing method thereof
EP3425677B1 (en) Thin film transistor and manufacturing method therefor, display panel and display apparatus
US10115745B2 (en) TFT array substrate and method of forming the same
US10204833B2 (en) Array substrate and manufacturing method for the same
CN103915507A (zh) 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
EP3288079B1 (en) Array substrate and preparation method therefor, display panel, and display device
WO2015192538A1 (zh) 基板及其制作方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right