KR20190126179A - 전기도금 동안 시드 층들 상의 표면 옥사이드 모니터링 - Google Patents

전기도금 동안 시드 층들 상의 표면 옥사이드 모니터링 Download PDF

Info

Publication number
KR20190126179A
KR20190126179A KR1020197031282A KR20197031282A KR20190126179A KR 20190126179 A KR20190126179 A KR 20190126179A KR 1020197031282 A KR1020197031282 A KR 1020197031282A KR 20197031282 A KR20197031282 A KR 20197031282A KR 20190126179 A KR20190126179 A KR 20190126179A
Authority
KR
South Korea
Prior art keywords
substrate
current
voltage
response
threshold
Prior art date
Application number
KR1020197031282A
Other languages
English (en)
Inventor
루단 후앙
리 제이. 브로건
티헤 에이. 스퍼린
산티나트 곤가디
조나단 데이비드 레이드
매니쉬 란잔
브라이언 페닝턴
클리포드 레이몬드 베리
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20190126179A publication Critical patent/KR20190126179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

기판이 그 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하기 위한 방법들 및 장치가 기술된다. 기판은 통상적으로 전기도금될 기판이다. 결정은 전기도금 프로세스의 처음 부분 동안, 전기도금 장치에서 직접적으로 이루어질 수도 있다. 결정은 전해질에 기판을 침지하는 단계로서 침지 동안 또는 침지 직후 제공된 특정한 인가된 전압 또는 인가된 전류를 사용하는, 기판을 침지하는 단계, 및 동일한 시간 프레임에 걸쳐 전류 응답 또는 전압 응답을 기록하는 단계를 수반할 수도 있다. 인가된 전류 또는 인가된 전압은 0일 수도 있고 또는 0이 아닐 수도 있다. 전류 응답 또는 전압 응답을 문턱값 전류, 문턱값 전압, 또는 문턱값 시간에 비교함으로써, 기판이 그 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부가 결정될 수 있다. 문턱값 전류, 문턱값 전압, 및/또는 문턱값 시간은 캘리브레이션 절차에 기초하여 선택될 수도 있다.

Description

전기도금 동안 시드 층들 상의 표면 옥사이드 모니터링
관련 출원들에 대한 교차 참조
본 출원은 전체가 모든 목적들을 위해 본 명세서에 참조로서 인용된, 2017년 3월 30일 출원된, 명칭이 "MONITORING SURFACE OXIDE ON SEED LAYERS DURING ELECTROPLATING"인 미국 특허 출원번호 제 15/475,022 호의 우선권의 이점을 주장한다.
피처 사이즈들은 반도체 프로세싱 기술의 진보에 따라 계속해서 축소된다. 유사하게, 금속 시드 층들은 계속해서 점점 보다 얇아진다. 이들 변화들은 반도체 프로세싱시 금속을 전기도금하는 것을 점점 어렵게 한다.
본 명세서의 다양한 실시예들은 기판이 기판의 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하기 위한 방법들 및 장치에 관한 것이다. 용인할 수 있는 옥사이드의 양은 예를 들어, 피처들의 기하구조, 전해질의 조성, 기판 상에 금속을 전기도금하기 위해 사용된 전류 및/또는 전압, 및 다른 인자들에 따라 특정한 적용예에 종속될 수도 있다. 본 명세서에 기술된 기법들은 일반적으로 기판이 전해질에 침지되는 동안 또는 침지된 직후, 전류 및/또는 전압 응답을 모니터링하는 단계를 수반한다. 이들 응답들은 기판의 표면 상에 옥사이드가 존재했는지 또는 존재하는지 여부를 결정하기 위해 분석될 수 있다. 기판 표면으로부터 옥사이드를 제거하기 위한 전처리 조건들을 선택하기 위한 방법들이 또한 본 명세서에 기술된다.
개시된 실시예들의 일 양태에서, 기판이 기판의 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하는 방법이 제공되고, 방법은 (a) 전기도금 챔버에 기판을 수용하는 단계; (b) 기판을 전해질에 침지하는 단계로서, 기판을 침지하는 동안 그리고/또는 침지한 직후, (i) 기판으로 인가된 전류가 제어되거나, (ii) 기판과 기준 사이에 인가된 전압이 제어되는, 기판을 전해질에 침지하는 단계; (c) 침지하는 동안 그리고/또는 침지한 직후, 전압 응답 또는 전류 응답을 측정하는 단계로서, (i) 기판에 인가된 전류가 단계 (b)(i) 에서 제어된다면, 전압 응답이 측정되고, 또는 (ii) 기판에 인가된 전압이 단계 (b)(ii) 에서 제어된다면 전류 응답이 측정되는, 전압 응답 또는 전류 응답을 측정하는 단계; (d) 단계 (c) 에서 측정된 전압 응답 또는 전류 응답을 문턱값 전압, 문턱값 전류, 또는 문턱값 시간에 비교하는 단계로서, 문턱값 전압, 문턱값 전류, 또는 문턱값 시간은 (1) 기판이 기판의 표면 상에 존재하는 용인할 수 없게 많은 양의 옥사이드를 포함하는 경우들과 (2) 기판이 표면 상에 존재하는 용인할 수 있을 정도의 적은 양의 옥사이드를 포함하거나 기판의 표면 상에 옥사이드가 존재하지 않는 경우들 사이를 구별하도록 선택되는, 비교하는 단계; 및 (e) 단계 (d) 의 비교에 기초하여, 기판이 기판의 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하는 단계를 포함한다.
일부 실시예들에서, 단계 (b) 동안, 기판에 인가된 전류가 제어되고, 그리고 단계 (c) 동안, 전압 응답이 측정된다. 일부 이러한 실시예들에서, 단계 (b) 동안, 기판에 인가된 전류가 0이 아닌 전류에서 제어된다. 일부 다른 실시예들에서, 단계 (b) 동안, 기판에 인가된 전류는 0 전류 레벨에서 제어되고, 그리고 단계 (c) 동안, 전압 응답이 측정되고, 전압 응답은 개방 회로 전압 응답이다. 특정한 실시예들에서, 단계 (b) 동안, 기판과 기준 사이에 인가된 전압이 제어되고, 그리고 단계 (c) 동안, 전류 응답이 측정된다. 기준은 예를 들어, 애노드 또는 기준 전극일 수도 있다.
다양한 실시예들에서, 문턱값 전류, 문턱값 전압, 및/또는 문턱값 시간은 캘리브레이션 절차 (calibration procedure) 에 기초하여 선택된다. 일 예에서, 캘리브레이션 절차는, (f) 복수의 캘리브레이션 기판들을 전처리하는 단계로서, 캘리브레이션 기판 각각이 전처리 조건들의 상이한 세트를 사용하여 전처리되는, 전처리 단계; (g) 캘리브레이션 기판 각각을 전해질에 침지하는 단계; (h) 캘리브레이션 기판 각각이 전해질에 침지되는 동안 그리고/또는 침지된 직후, 전압 응답 또는 전류 응답을 측정하는 단계; 및 (i) 문턱값 전류, 문턱값 전압, 및/또는 문턱값 시간을 식별하도록 전압 응답들 또는 전류 응답들을 분석하는 단계를 포함한다. 일부 실시예들에서, 적어도 하나의 캘리브레이션 기판은 기판의 표면 상에 용인할 수 없게 많은 양으로 옥사이드를 포함하고, 그리고 적어도 하나의 캘리브레이션 기판은 (1) 기판의 표면 상에 용인할 수 있을 정도의 적은 양의 옥사이드를 포함하거나, (2) 기판의 표면 상에 옥사이드를 포함하지 않는다.
다양한 기법들이 전압 응답 또는 전류 응답을 문턱값 전압, 문턱값 전류, 또는 문턱값 시간에 비교하도록 사용될 수 있다. 일 예에서, 단계 (c) 에서 측정된 전압 응답 또는 전류 응답은 타깃 시간에 측정된다. 또 다른 예에서, 방법은 전압 응답 또는 전류 응답이 타깃 전압 또는 타깃 전류에 각각 도달하는 시간을 결정하기 위해 단계 (c) 에서 측정된 전압 응답 또는 전류 응답을 분석하는 단계를 더 포함하고, 단계 (d) 는 전압 응답 또는 전류 응답이 타깃 전압 또는 타깃 전류에 각각 도달하는 시간을 문턱값 시간에 비교하는 단계를 포함한다. 또 다른 예에서, 방법은 단계 (c) 에서 측정된 최대 전압 응답 또는 최대 전류 응답을 결정하는 단계를 더 포함하고, 문턱값 전압 또는 문턱값 전류는 문턱값 최대 전압 또는 문턱값 최대 전류에 각각 대응하고, 그리고 단계 (d) 는 최대 전압 응답을 문턱값 최대 전압에 비교하는 단계 또는 최대 전류 응답을 문턱값 최대 전류에 비교하는 단계를 포함한다. 또 다른 예에서, 방법은 단계 (c) 에서 측정된 전압 응답 또는 전류 응답을 타깃 시간 프레임에 걸쳐 통합함으로써 통합된 전압 응답 또는 통합된 전류 응답을 결정하는 단계를 더 포함하고, 문턱값 전압 또는 문턱값 전류는 문턱값 통합된 전압 또는 문턱값 통합된 전류에 각각 대응하고, 그리고 단계 (d) 는 통합된 전압 응답을 문턱값 통합된 전압에 비교하는 단계 또는 통합된 전류 응답을 문턱값 통합된 전류에 비교하는 단계를 포함한다.
개시된 실시예들의 또 다른 양태에서, 제조 기판의 표면으로부터 옥사이드를 제거하기 위한 전처리 조건들을 선택하는 방법이 제공되고, 방법은 (a) 복수의 캘리브레이션 기판들을 제공하는 단계; (b) 전처리되는 캘리브레이션 기판 각각의 표면으로부터 옥사이드를 적어도 부분적으로 제거하도록 캘리브레이션 기판들 중 적어도 일부를 전처리하는 단계로서, 전처리되는 캘리브레이션 기판들은 전처리 조건들의 상이한 세트들을 사용하여 전처리되는, 캘리브레이션 기판들 중 적어도 일부를 전처리하는 단계; (c) 캘리브레이션 기판 각각을 전해질에 침지하는 단계; (d) 캘리브레이션 기판 각각이 전해질에 침지되는 동안 그리고/또는 침지된 직후 전압 응답 또는 전류 응답을 측정하는 단계; (e) 관련한 캘리브레이션 기판의 표면으로부터 옥사이드의 적절한 제거를 발생시키는 전처리 조건들의 세트들을 식별하도록 단계 (d) 에서 측정된 전압 응답들 또는 전류 응답들을 분석하는 단계; 및 (f) 단계 (e) 의 분석에 기초하여 제조 기판의 표면으로부터 옥사이드를 제거하기 위한 전처리 조건들을 선택하는 단계를 포함한다.
특정한 구현예들에서, 적어도 하나의 캘리브레이션 기판은 전처리되지 않는다. 이들 또는 다른 구현예들에서, 적어도 하나의 캘리브레이션 기판은 상단에 의도적으로 (purposely) 증착된 옥사이드 층을 포함한다. 일 예에서, 적어도 하나의 캘리브레이션 기판은 전처리되지 않고, 그리고 적어도 하나의 캘리브레이션 기판은 그 표면으로부터 옥사이드를 완전히 제거하도록 전처리된다.
일부 실시예들에서, 방법은 제조 기판을 전기도금하는 단계를 더 포함한다. 제조 기판은 캘리브레이션 기판들 상에 전기도금하도록 사용된 조건들로부터 실질적으로 가변하지 않는 조건들을 사용하여 전기도금될 수도 있다. 예를 들어, 일부 이러한 구현예들에서, 캘리브레이션 기판 각각이 침지되는 전해질의 조성은 제조 기판이 전기도금되는 전해질의 조성으로부터 실질적으로 가변하지 않고, 캘리브레이션 기판들의 직경은 제조 기판의 직경으로부터 실질적으로 가변하지 않고, 캘리브레이션 기판들 상의 시드 층의 조성은 제조 기판 상의 시드 층의 조성으로부터 실질적으로 가변하지 않고, 캘리브레이션 기판들 상의 시드 층의 두께는 제조 기판의 시드 층의 두께로부터 실질적으로 가변하지 않고, 침지 동안 그리고/또는 침지 직후, 있다면, 캘리브레이션 기판들에 인가된 전류 및/또는 전압의 크기는, 침지 동안 그리고/또는 침지 직후, 있다면, 제조 기판에 인가된 전류 및/또는 전압의 크기로부터 실질적으로 가변하지 않고, 캘리브레이션 기판들을 침지하기 위해 사용된 침지의 수직 속도는 제조 기판을 침지하기 위해 사용된 침지의 수직 속도로부터 실질적으로 가변하지 않고, 캘리브레이션 기판들을 침지하기 위해 사용된 틸팅 각도 및 틸팅 속도는 제조 기판을 침지하기 위해 사용된 틸팅 각도 및 틸팅 속도로부터 실질적으로 가변하지 않고, 그리고 침지 동안 캘리브레이션 기판들을 스핀시키도록 사용된 회전 레이트는 침지 동안 제조 기판을 스핀시키도록 사용된 회전 레이트로부터 실질적으로 가변하지 않는다. 일부 실시예들에서, 방법은 제조 기판을 전기도금하기 전에, 단계 (f) 에서 선택된 전처리 조건들을 사용하여 제조 기판을 전처리하는 단계를 더 포함한다.
특정한 구현예들에서, 단계 (c) 동안, 캘리브레이션 기판 각각에 인가된 전류가 제어되고, 그리고 단계 (d) 동안, 전압 응답이 측정된다. 일부 이러한 경우들에서, 단계 (c) 동안 캘리브레이션 기판 각각에 인가된 전류는 0 전류에서 제어되고, 그리고 단계 (d) 동안 측정된 전압 응답은 개방 회로 전압 응답이다. 일부 다른 실시예들에서, 단계 (c) 동안 캘리브레이션 기판 각각에 인가된 전압이 제어되고, 단계 (d) 동안 전류 응답이 측정된다.
개시된 실시예들의 또 다른 양태에서, 기판이 기판의 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하도록 구성된 전기도금 장치가 제공되고, 장치는, 전해질을 홀딩하도록 구성된 전기도금 챔버; (1) 기판에 전류 및/또는 전압을 인가하고 그리고 (2) 인가된 전류 및/또는 인가된 전압에 응답하여 전압 응답 및/또는 전류 응답을 측정하도록 구성되는 전력 공급부; 제어기를 포함하고, 상기 제어기는, (a) 전기도금 챔버에 기판을 수용하는 단계; (b) 기판을 전해질에 침지하는 단계로서, 기판을 침지하는 동안 그리고/또는 침지한 직후, (i) 기판으로 인가된 전류가 제어되거나, (ii) 기판과 기준 사이에 인가된 전압이 제어되는, 기판을 전해질에 침지하는 단계; (c) 침지하는 동안 그리고/또는 침지한 직후, 전압 응답 또는 전류 응답을 측정하는 단계로서, (i) 기판에 인가된 전류가 단계 (b)(i) 에서 제어된다면, 전압 응답이 측정되고, 또는 (ii) 기판에 인가된 전압이 단계 (b)(ii) 에서 제어된다면 전류 응답이 측정되는, 전압 응답 또는 전류 응답을 측정하는 단계; (d) 단계 (c) 에서 측정된 전압 응답 또는 전류 응답을 문턱값 전압, 문턱값 전류, 또는 문턱값 시간에 비교하는 단계로서, 문턱값 전압, 문턱값 전류, 또는 문턱값 시간은 (1) 기판이 기판의 표면 상에 존재하는 용인할 수 없게 많은 양의 옥사이드를 포함하는 경우들과 (2) 기판이 표면 상에 존재하는 용인할 수 있을 정도의 적은 양의 옥사이드를 포함하거나 기판의 표면 상에 옥사이드가 존재하지 않는 경우들 사이를 구별하도록 선택되는, 비교하는 단계; 및 (e) 단계 (d) 의 비교에 기초하여, 기판이 기판의 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하는 단계를 위한 실행가능한 인스트럭션들을 포함한다.
이들 및 다른 특징들은 연관된 도면들을 참조하여 이하에 기술될 것이다.
도 1은 분리된 툴이 기판 상에서 계측을 수행하도록 사용되는, 기판을 전처리하고 전기도금하는 방법을 기술하는 플로우차트이다.
도 2는 전기도금 프로세스의 처음 부분 동안 전기도금 장치에서 계측이 수행되는, 기판을 전처리하고 전기도금하는 방법을 기술하는 플로우차트이다.
도 3a 및 도 3b는 상이한 전처리 동작들의 결과로서 표면 상에 상이한 양의 옥사이드를 갖는 코발트 시드 층 (도 3a) 또는 구리 시드 층 (도 3b) 을 갖는 다양한 기판들에 대한 전압 트레이스들을 도시한다.
도 4는 표면 옥사이드들을 제거하기 위해 기판을 전처리하는 전처리 조건들을 선택하는 방법을 기술하는 플로우차트이다.
도 5는 일 실시예에 따른 전기도금 장치를 예시한다.
도 6 및 도 7은 각각 특정한 실시예들에 따른 멀티-툴 전기도금 장치를 도시한다.
본 출원에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로"는 상호교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 그 위에서의 집적 회로 제조의 많은 단계들 중 임의의 단계 동안 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업에서 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 또한, 용어들 "전해질", "도금 욕 (plating bath)", "욕", 및 "도금 용액"은 상호교환가능하게 사용된다. 이하의 상세한 기술은 실시예들이 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 실시예들은 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 부가하여, 개시된 실시예들의 장점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들, 자기 기록 매체, 자기 기록 센서들, 미러들, 광학 엘리먼트들, 마이크로-기계 디바이스들 등과 같은 다양한 물품들을 포함한다.
이하의 기술에서, 다수의 구체적인 상세들이 제시된 실시예들의 전체적인 이해를 제공하기 위해 언급된다. 개시된 실시예들은 이들 구체적인 상세들 중 일부 또는 전부 없이도 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 개시된 실시예들이 구체적인 실시예들에 관하여 기술되지만, 이는 개시된 실시예들을 제한하는 것으로 의도되지 않는다는 것이 이해될 것이다.
전기도금 동안 문제가 될 수 있는 일 과제는 기판의 표면 상에 옥사이드 (예를 들어, 금속 옥사이드) 의 존재이다. 종종 전기도금될 기판은 상단에 도전성 시드 층이 제공된다. 통상적으로 금속인, 이 시드 층은 산소-함유 분위기에 노출될 때 신속하게 산화될 수 있다. 옥사이드는 전기도금 프로세스를 간섭할 수 있고, 그리고 예를 들어, 보텀-업 충진 메커니즘을 사용하여 리세스된 피처들 내로 금속을 전기도금할 때 특히 문제가 될 수 있다. 많은 경우들에서, 시드 층 상에 존재하는 옥사이드는 피처들이 충진될 때 원치 않는 보이드들의 형성을 야기할 것이다.
기판은 기판의 표면 상에 존재하는 모든 옥사이드를 제거하도록 전기도금이 발생하기 전에 전처리 프로세스를 겪을 수도 있다. 예를 들어, 이하의 임의의 US 특허들 및 특허 출원들에 기술된 바와 같이, 다양한 전처리 프로세스들이 사용될 수도 있고, 각각은 전체가 참조로서 본 명세서에 인용된다: 2012년 7월 11일 출원된, 명칭이 "DEPOSIT MORPHOLOGY OF ELECTROPLATED COPPER AFTER SELECTIVE REMOVAL OF COPPER OXIDES DURING PRETREATMENT"인 미국 특허 출원 번호 제 13/546,146 호; 2013년 1월 14일 출원된, 명칭이 "METHODS FOR REDUCING METAL OXIDE SURFACES TO MODIFIED METAL SURFACES"인 출원 번호 제 13/741,151 호; 명칭이 "METHODS FOR REDUCING METAL OXIDE SURFACES TO MODIFIED METAL SURFACES USING GASEOUS REDUCING ENVIRONMENT"인 미국 특허 제 9,070,750 호; 명칭이 "PRETREATMENT METHOD FOR PHOTORESIST WAFER PROCESSING"인 미국 특허 제 9,469,912 호; 및 명칭이 "METHOD AND APPARATUS FOR CHARACTERIZING METAL OXIDE REDUCTION"인 미국 특허 제 9,472,377 호.
전처리 프로세스는 종종 기판의 표면 상에 존재하는 금속 옥사이드가 금속으로 환원되도록 기판을 환원 조건들에 노출하는 단계를 수반한다. 환원 조건들은 기판을 환원 화학물질을 포함하는 액체, 가스, 및/또는 플라즈마에 노출함으로써 확립될 수도 있다. 전기도금 전에 기판들을 전처리하기 위해 일반적으로 사용된 일 방법은 수소-함유 플라즈마에 기판을 노출하는 단계를 수반한다. 플라즈마 내 수소는 기판의 표면 상의 금속 옥사이드와 반응하고 환원시킨다. 전처리 프로세스는 종종 전기도금 장치로부터 분리되는 장치 내에서 발생한다 (일부 경우들에서, 전처리 모듈이 전기도금 장치 내에 포함될 수도 있지만, 전처리 모듈은 전기도금 전에 기판 상의 금속 옥사이드들을 환원시키도록 사용된다).
특정한 경우들에서, 기판이 전처리된 후 그리고 기판이 전기도금되기 전에 하나 이상의 계측 방법들이 사용될 수도 있다. 계측 방법들은 예를 들어, 기판 표면 상에 금속 옥사이드가 존재하는지 여부 및 존재하는 정도를 결정하기 위해 기판의 표면을 평가/특성화하도록 사용될 수도 있다. 일부 경우들에서, 계측 방법들은 금속 시드 층의 시트 저항을 측정하는 단계를 수반한다. 통상적인 예에서, 시트 저항은 기판과 콘택트하는 4 개의 마이크로-스케일 프로브들을 배치함으로써 측정될 수도 있다. 프로브들은 종종 기판 표면의 변형 (deformation) 을 발생시키고, 내부에 패터닝된 피처들을 갖는 기판들에 적합하지 않은 (예를 들어, 피처들이 변형되게 되기 때문에) 이 계측 방법을 구성할 수도 있다. 다른 계측 방법들은 기판 표면의 광학적 속성 (예를 들어, 반사율 또는 다른 광학적 속성) 을 측정하는 광학적 기법들을 수반할 수도 있다. 기판 표면 내로 패터닝된 임의의 피처들이 계측 툴로부터 광을 굴절/반사시킬 수 있어, 계측 결과들을 올바르게 해석하기 어렵게 (그리고 일부 경우들에서 사실상 불가능하게) 한다. 더욱이, 표면 옥사이드들로부터 생성된 광학적 신호는 통상적으로 매우 작고, 광학적 계측 방법들을 사용하여 표면 옥사이드들을 검출하는 것이 상대적으로 어렵다는 것을 의미한다.
계측 툴들은 통상적으로 독립적인 툴들이다. 이로 제한되는 것은 아니지만, 수반된 장치들의 큰 풋프린트/폼 팩터들 (form factors) 및 단일 장치 내로 컴포넌트들을 통합하는 비용을 포함하는 다양한 이유들로 전기도금 장치 내로 계측 툴들을 포함하는 것은 어렵다.
종래의 계측 방법들이 기판의 표면에 관한 식견 및 전처리 프로세스의 유효성을 제공하지만, 이러한 방법들은 또한 부가적인 어려움들을 제공한다. 예를 들어, 상기 기술된 이유들로, 종래의 계측 방법들이 기판이 패터닝되는 경우들에서 제한된 가치를 가질 수도 있다. 게다가, 프로세싱에 수반된 큐 (queue) 시간들로 인해, 계측 방법들은 전처리 프로세스에 바로 이어지거나 전기증착 (electrodeposition) 직전에 기판의 표면을 정확하게 반영하지 못할 수도 있고, 이는 계측 결과들의 관련성을 완화시킨다.
도 1은 기판을 전기도금하는 방법을 기술하는 플로우차트를 제공한다. 방법은 도전성 시드 층을 갖는 기판이 수용되는 동작 101에서 시작된다. 종종, 시드 층은 금속 시드 층이다. 기판은 예를 들어, 패터닝된 포토레지스트 층에 다수의 피처들을 포함할 수도 있다. 다음에, 동작 103에서 기판은 계측 장치로 이송된다. 동작 105에서, 기판의 표면은 계측 장치 내에서 특성화된다. 이 계측 동작 105는 금속 옥사이드가 기판의 표면 상에 존재하는지 여부 (그리고 어느 정도인지) 를 결정하도록 시드 층의 광학적 속성 또는 시트 저항을 측정하는 단계를 수반할 수도 있다. 특정한 실시예들에서, 동작 103 및 동작 105는 생략될 수도 있다. 동작 107에서, 기판은 전처리 장치로 이송된다. 동작 109에서, 기판은 기판 표면 상의 금속 옥사이드를 환원시키거나 그렇지 않으면 제거하도록 전처리된다. 임의의 다양한 전처리 방법들은 상기 기술된 바와 같이 사용될 수도 있다. 다음에, 동작 111에서, 기판은 계측 장치 내로 다시 이송된다. 동작 113에서, 기판의 표면은 계측 장치 내에서 특성화된다. 특정한 경우들에서, 동작 105 및 동작 113으로부터의 계측 결과들은 동작 109에서 전처리 프로세스의 유효성을 평가하도록 서로에 대해 비교될 수도 있다. 다음에, 동작 115에서 기판은 전기도금 장치로 이송된다. 동작 117에서, 기판은 전기도금된다.
반도체 제조에 수반된 실제 제한들로 인해, 이송 동작들 각각 (예를 들어, 동작들 103, 107, 111, 및 115) 은 수 시간들 (예를 들어, 이송 각각에 대해 1 내지 12 시간) 이 걸린다. 예를 들어, 기판이 다음 장치가 사용이 가능해지기 전에 큐에서 수 시간들을 보낼 수도 있다. 이들 긴 큐 시간들은 계측 결과들의 정확도 및 관련성을 상당히 감소시킨다. 예를 들어, 동작 111에서 (동작 109에서 기판을 전처리한 후 그리고 동작 113에서 계측을 수행하기 전) 긴 큐 시간이 있다면, 금속 옥사이드는 전처리 후 그리고 계측 전 기판의 표면 상에 리폼 (reform) 될 수도 있다. 그 결과, 동작 113으로부터 계측 결과들이 동작 109의 전처리 프로세스에 바로 이어지는 기판의 표면을 정확하게 반영하지 못할 수도 있다. 이는 계측 결과들이 전처리 프로세스가 얼마나 잘 작동되는지를 정확하게 측정하지 못한다는 것을 의미한다. 동작 107에서 긴 큐 시간은 동작 105로부터의 계측 결과들의 관련성에 유사하게 영향을 줄 수도 있고, 이는 동작 109의 전처리 프로세스의 유효성을 특성화하기 어렵게 만들 수도 있다. 유사하게, 동작 115에서 긴 큐 시간이 있다면, 금속 옥사이드는 계측 후 그리고 전기도금 전에 기판의 표면 상에 리폼될 수도 있다. 그 결과는 동작 113으로부터의 계측 결과들이 전기도금 직전에 기판의 표면을 정확하게 반영하지 못할 수도 있다는 것이다. 이는 계측 결과들이 전기도금시 존재하는 기판-상 (on-substrate) 상태들을 정확하게 측정하지 못한다는 것을 의미한다.
본 명세서의 다양한 실시예들에서, 기판의 표면은 전기도금 장치 (예를 들어, 전기도금 챔버 내) 내에서 특성화될 수도 있다. 이 특성화는 기판의 표면 상에 옥사이드가 존재하는지 여부 (그리고 일부 경우들에서 어느 정도인지) 를 결정하는 것을 수반할 수도 있다. 다양한 실시예들에서 이 특성화는 용인할 수 없게 많은 양의 옥사이드가 기판의 표면 상에 존재하는지 여부를 결정하는 것을 수반할 수도 있다. "용인할 수 있는 (acceptable)" 또는 "용인할 수 없는 (unacceptable)" 옥사이드의 양은 특정한 적용예에 종속될 수도 있다. 예를 들어, 피처들의 사이즈 및 레이아웃, 전해질의 조성, 및 다양한 다른 도금 조건들이 용인할 수 있는 정도의 옥사이드에 영향을 줄 수도 있다. 일부 경우들에서, 용인할 수 있는 양의 옥사이드는 실제로 무시할만한 양일 수도 있다. 일부 경우들에서, 용인할 수 있는 양의 옥사이드는 본질적으로 무 옥사이드 (no oxide) 일 수도 있다 (예를 들어, 옥사이드가 검출되지 않음). 일부 다른 경우들에서, 용인할 수 있는 양의 옥사이드가 보다 많을 수도 있다.
이 특성화는 전기도금 프로세스의 일부로서 이루어질 수도 있다. 개시된 실시예들은 별도의 계측 툴에 대한 필요성을 제거하고, 또한 별도의 계측 툴과 연관된 이송 시간/큐 시간을 제거한다. 이러한 방식으로, 계측 결과들은 기판 표면 상의 관련된 조건들을 보다 정확하게 반영한다.
도 2는 본 명세서의 다양한 실시예들에 따라 기판을 전기도금하는 방법을 예시한다. 본 방법은 도전성 시드 층을 갖는 기판이 제공되는, 동작 201에서 시작된다. 상기 언급된 바와 같이, 시드 층은 금속 시드 층일 수도 있고, 기판은 다수의 피처들을 포함하도록 패터닝될 수도 있다. 다음에, 동작 203에서, 기판은 전처리 장치로 이송된다. 전처리 장치는 독립적인 툴일 수도 있고, 또는 전기도금 장치의 전처리 모듈로서 포함될 수도 있다. 다음에, 동작 205에서, 기판은 기판의 표면 상에 존재하는 옥사이드를 환원시키거나 그렇지 않으면 제거하도록 전처리된다. 임의의 전처리 방법들이 상기 기술된 바와 같이 사용될 수도 있다.
기판이 전처리된 후, 동작 207에서 전기도금 장치로 이송된다. 전처리 장치가 전기도금 장치의 일부인 경우들에서, 동작 207은 전기도금 장치의 전처리 모듈로부터 전기도금 모듈로 기판을 이송하는 것을 수반할 수도 있다. 이러한 경우들에서, 전처리 모듈과 전기도금 모듈 간 이송 시간은, 예를 들어, 약 10 초로 매우 짧다. 일부 경우들에서, 이들 모듈들 간 이송 시간은 약 1 초 내지 1 분, 또는 약 1 내지 30 초이다. 동작 207에서 이송은 전기도금 전에 표면 옥사이드들의 형성을 방지하기 위해 실질적으로 산소 프리 (free of oxygen) (예를 들어, 미량의 산소만을 포함) 인 분위기에서 이루어질 수도 있다. 일부 경우들에서, 동작 207에서 이송은 로드록 또는 다른 제어된 대기 분위기를 통해 이루어질 수도 있다. 일부 다른 경우들에서, 동작 207에서 이송은 산소-함유 분위기에 기판을 노출하는 것을 수반할 수도 있다. 산소로의 노출은 기판 표면 상에 형성되는 옥사이드가 없도록 (또는 무시할만한 양의 옥사이드만) 충분히 짧을 수도 있다.
다음, 기판은 동작 209에서 전해질에 침지된다. 다양한 경우들에서, 기판은 어떠한 전류 또는 전압도 침지 동안 기판에 인가되지 않고 침지될 수도 있다. 일부 다른 경우들에서, 기판은 인가된 전압 또는 인가된 전류와 함께 침지될 수도 있다. 본 명세서에 사용된 바와 같이, "인가된 전류" 및 "기판에 인가된 전류"는 제어된 전류를 지칭한다. 달리 말하면, 인가된 전류가 사용될 때, 전력 공급부는 기판으로 전달된 전류의 양을 능동적으로 제어한다. 이러한 경우, 기판으로 전달된 전압은 능동적으로 제어되지 않지만, 측정/모니터링될 수도 있고, "전압 응답"으로 지칭될 수도 있다. 유사하게, "인가된 전압" 또는 "기판에 인가된 전압"은 제어된 전압을 지칭한다. 인가된 전압이 사용되면, 전력 공급부는 기판과 기준 (예를 들어, 애노드 또는 기준 전극) 사이에 전달된 전압의 양을 능동적으로 제어한다. 이 경우, 기판으로 전달된 전류는 능동적으로 제어되지 않지만, 측정/모니터링될 수도 있고, "전류 응답"으로 지칭될 수도 있다.
동작 211에서, 전류 및/또는 전압 응답은 측정되고 기록된다. 전류 응답은 기판에 제공된 전류일 수도 있고, 전압 응답은 기판과 미리 결정된 기준 (예를 들어, 애노드 또는 기준 전극) 사이의 전위일 수도 있다. 전류 응답 및/또는 전압 응답은 전류 추적 및/또는 전압 추적을 생성하기 위한 시간 기간 동안 또는 특정한 시간에 측정될 수도 있다. 많은 경우들에서, 전류 응답 및/또는 전압 응답은 침지 동안 그리고/또는 침지 직후 측정되고 기록된다. 대부분의 경우들에서, 전류 응답 및/또는 전압 응답은 최초 또는 전체 침지의 처음 10 초 이내에 기판의 표면 상의 옥사이드의 존재 또는 부재에 관한 관련 정보를 제공한다. 많은 경우들에서, 전류 응답 및/또는 전압 응답은 훨씬 보다 짧은 시간 기간, 예를 들어, 최초 또는 전체 침지 후 5 초 이내, 또는 최초 또는 전체 침지 후 1 초 이내, 또는 최초 또는 전체 침지 후 0.5 초 이내, 또는 최초 또는 전체 침지 후 약 0.25 초 이내에 이 정보를 제공한다. 다양한 실시예들에서, 전류 응답 및/또는 전압 응답은 이들 범위들 내의 시간 (또는 시간들) 에 측정될 수도 있다.
일 예에서, 동작 209는 0의 인가된 전류 (종종 냉간 진입 (cold entry) 으로 지칭됨) 를 사용하여 기판을 침지하는 단계를 수반하고, 그리고 동작 211은 기판과 기준 (예를 들어, 애노드 또는 기준 전극) 사이의 개방 회로 전류를 측정하는 단계를 수반한다. 또 다른 예에서, 동작 209는 전류를 기판에 인가/제어하는 동안 기판을 침지하는 단계를 수반하고, 그리고 동작 211은 기판과 기준 사이의 전위를 측정하는 단계를 수반한다. 또 다른 예에서, 동작 209는 기판과 기준 사이의 전위를 인가/제어하는 동안 기판을 침지하는 단계를 수반하고, 그리고 동작 211은 기판에 제공된 전류를 측정하는 단계를 수반한다.
다음에, 동작 213에서 동작 211에서 측정된 전류 및/또는 전압 응답이 문턱값 응답에 비교된다. 일 예에서, 전류 및/또는 전압이 침지 후, 특정한 시간에 (예를 들어, 타깃 시간에서) 측정되고, 이어서 문턱값 전류 및/또는 문턱값 전압에 비교되는, 시간-기반 모니터링이 사용된다. 문턱값 전류 및/또는 문턱값 전압 (뿐만 아니라 전류/전압이 측정되는 타깃 시간) 은 (예를 들어, 기판 표면이 옥사이드 프리이거나 무시할만한 양으로 존재하는 옥사이드만 갖는) 바람직한 기판 표면 상태들과 (예를 들어, 기판 표면이 무시할만한 양으로 존재하는 옥사이드보다 많은 옥사이드를 갖는) 바람직하지 않은 기판 표면 상태들 사이를 구별하도록 설계된 캘리브레이션 절차에 기초하여 선택될 수도 있다. 이러한 캘리브레이션 기법들은 이하에 더 논의된다. 특정한 예들에서, 타깃 시간은 약 10 ㎳ 내지 10 s일 수도 있다. 타깃 시간은 기판 표면 상에 존재하는 모든 옥사이드가 전해질에 용해되는데 걸리는 시간에 종속된다. 이 시간은 이로 제한되는 것은 아니지만, 기판 상의 금속의 타입, 전해질의 pH (보다 낮은 pH는 옥사이드의 보다 신속한 용해를 야기함), 및 표면 상의 옥사이드의 양을 포함하는 다양한 인자들에 영향을 받을 수도 있다. 일부 전해질/금속 조합들에 대해, 타깃 시간 프레임은 10 ㎳ 내지 10 s 범위 밖에 있을 수도 있다.
또 다른 예에서, 전류-기반 모니터링 및/또는 전압-기반 모니터링이 사용될 수도 있다. 이러한 경우들에서, 동작 211은 전류 응답 및/또는 전압 응답이 특정한 타깃 전류 또는 타깃 전압에 도달하는데 얼마나 오래 걸리는지 모니터링하는 단계를 수반할 수도 있다. 이 시간은 이어서 동작 213에서 특정한 타깃 전류/타깃 전압에 도달하기 위한 문턱값 시간에 대해 비교될 수 있다. 문턱값 시간 및 타깃 전류/전압은 이하에 기술된 캘리브레이션 기법들에 기초하여 선택될 수도 있다. 다른 예에서, 최대 전류-기반 모니터링 및/또는 최대 전압-기반 모니터링이 사용될 수도 있다. 이들 경우들에서, 동작 213은 동작 211에서 측정된 최대 전류 및/또는 최대 전압을 문턱값 최대 전류 또는 문턱값 최대 전압에 대해 비교하는 단계를 수반할 수도 있다. 문턱값 최대 전류 및 문턱값 최대 전압은 이하에 기술된 캘리브레이션 기법들에 기초하여 결정될 수도 있다. 또 다른 예에서, 보다 복잡한 모니터링 방법이 사용될 수도 있다. 예를 들어, 동작 213은 시간에 걸쳐 전류 및/또는 전압 응답을 통합하는 단계, 및 통합된 전류 응답 및/또는 통합된 전압 응답을 문턱값 통합된 전류 및/또는 문턱값 통합된 전압과 비교하는 단계를 수반할 수도 있다. 본 명세서에 사용된 바와 같이, 용어 "문턱값 전류"는 달리 언급되지 않는 한, 타깃 시간의 문턱값 전류, 또는 문턱값 최대 전류, 또는 문턱값 통합된 전류를 지칭할 수도 있다. 유사하게, 용어 "문턱값 전압"은 달리 언급되지 않는 한, 타깃 시간에서 문턱값 전압, 또는 문턱값 최대 전압, 또는 문턱값 통합된 전압을 지칭할 수도 있다. 동작 213에서 비교를 위한 다양한 옵션들은 이하에 더 기술된 도 3a 및 도 3b의 맥락에서 보다 잘 이해될 수 있다.
동작 213에서의 비교는 기판의 표면 상에 옥사이드가 존재하는지 여부를 결정하도록 사용될 수 있다. 이하에 더 논의된, 실험 결과들은 전류 추적/전압 추적이 기판 표면 상의 옥사이드의 존재에 민감하다는 것을 보여준다. 이와 같이, 이들 값들은 별도의 계측 툴을 사용할 필요없이, 표면 옥사이드들을 평가/모니터링하도록 사용될 수 있다. 유리하게, 이들 방법들은 피처들을 변형하지 않고 그리고 복잡한 광학 신호들의 어떠한 디콘볼루션 (deconvolute)/디코딩 (decode) 필요도 없이 고 정확도로 패터닝된 기판들에 사용될 수 있다.
동작 215에서, 기판은 전기도금된다. 일부 경우들에서, 재료는 보다 앞선 스테이지, 예를 들어, 동작 209에서 기판이 전해질에 침지될 때 증착되지 시작할 수도 있다. 특히, 도 2에 기술된 방법은 별도의 계측 툴로 또는 계측 툴로부터 기판을 이송하는 단계를 수반하지 않는다. 이와 같이, 이러한 이송과 연관된 큐 시간들은 제거된다. 이 큐 시간의 제거는 전처리 후 그리고 전기도금 전 옥사이드가 기판 표면 상에 형성될 위험을 감소시킨다 (예를 들어, 계측 툴이 가용해지기까지 대기하는 수 시간들의 큐 시간이 제거될 수 있기 때문에). 더욱이, 기판 표면을 특성화하기 위한 계측이 전기도금 동안 (예를 들어, 많은 경우들에서 침지 동안 그리고/또는 침지에 바로 이어) 수행되기 때문에, 계측 결과들은 기판이 전기도금될 때 표면-상 조건들을 보다 정확하게 반영하기 쉽다.
동작 211에서 생성된 전류 및/또는 전압 데이터를 분석하기 위해, 캘리브레이션 절차가 적절한 전류 응답 및/또는 전압 응답의 범위를 식별하도록 사용될 수도 있다. 이러한 응답들은 기판의 표면이 적절하게 옥사이드 프리라는 것을 나타낼 수도 있고, 기판의 표면이 무시할만한 양보다 많은 옥사이드를 포함한다는 것을 나타내는 응답들로부터 구별된다. 캘리브레이션 절차는 기판 표면 상에 존재하는 옥사이드의 양들을 상이하게 하고 침지 동안 그리고/또는 침지에 바로 이어 전류 및/또는 전압을 기록하는 것을 갖는 일련의 캘리브레이션 기판들 전기도금을 수반할 수도 있다. 캘리브레이션 기판들 중 일부는 표면 상의 옥사이드가 없을 수도 있고, 일부는 표면 상에 무시할만한/용인할 수 있는 양들을 가질 수도 있고, 그리고 캘리브레이션 기판들 중 일부는 표면 상에 용인할 수 없는 양의 옥사이드를 가질 수도 있다. 상이한 캘리브레이션 기판들 중에서 표면 옥사이드 상태들의 범위를 포함함으로써, 기판 표면이 적절하게 옥사이드 프리라는 것을 나타내는 전류 및/또는 전압 응답들을 식별하고, 기판 표면이 너무 많은 옥사이드를 포함한다는 것을 나타내는 응답들로부터 구별하는 것이 가능하다.
다양한 인자들이 캘리브레이션 기판들을 전기도금하는 동안 제어되어야 한다. 이들 인자들은 일반적으로 제조에 사용된 기판들 (예를 들어, 캘리브레이션 기판들 이외의 기판들) 을 전기도금하는 동안 사용될 조건들을 반영해야 한다. 캘리브레이션 기판들 상의 도금과 나중에 프로세싱된 기판들 간에 균일하게 유지되고 제어되어야 하는 인자들은, 이로 제한되는 것은 아니지만: (1) 기판의 사이즈 (예를 들어, 직경); (2) 시드 층의 재료를 포함하는, 기판의 재료; (3) 시드 층의 두께, 하부 구조체들의 존재, 및 피처들의 레이아웃을 포함하는, 기판의 구조; (4) 침지하는 동안 그리고/또는 침지한 직후, 있다면, 인가된 전류 및/또는 인가된 전압; (5) 전류 및/또는 전압이 측정될 때 (또는 걸리는) 시간; (6) 전해질의 조성 (예를 들어, pH, 촉진제의 농도, 억제제의 농도, 평탄화제 (leveler) 의 농도, 다른 첨가제들의 농도, 할라이드들의 농도, 금속 이온들의 농도, 등을 포함); (7) 진입 조건들 (예를 들어, 침지의 수직 속도, 침지 동안 틸팅 각도 및 속도, 침지 동안 기판의 회전 레이트, 등); 및 (8) 전해질의 온도, 기판의 온도, 압력, 등과 같은 임의의 관련된 프로세싱 조건들을 포함한다.
다양한 실시예들에서, 열거된 인자들 중 하나 이상 (일부 경우들에서 모두) 은 캘리브레이션 기판들을 프로세싱하도록 사용된 인자들과 제조 기판들을 프로세싱하도록 사용된 인자들 사이에서 실질적으로 가변하지 않는다. 본 명세서에서 사용된 바와 같이, 이는 열거된 인자들이 제조 기판에 대해 사용되는 것과 비교할 때, 약 5 ％보다 크지 않게 가변할 수도 있다는 것을 의미한다. 일 예에서, 제조 기판이 10 ㎝/s의 수직 속도로 침지되고, 캘리브레이션 기판들은 9.5 내지 10.5 ㎝/s (용인할 수 있는 수직 침지 속도들의 범위가 10 ㎝/s ± 0.5 ㎝/s이도록, 10 ㎝/s*0.05 = 0.5) 의 수직 속도로 침지될 수도 있다. 일부 예들에서, 열거된 인자들 중 하나 이상 (일부 경우들에서 모두) 은 제조 기판에 대해 사용된 것과 비교할 때, 약 2 ％보다 크게 가변하지 않는다.
도 3a는 전기도금 전에 상이한 표면 상태들을 갖는 일련의 캘리브레이션 기판들에 대한 전압 추적들을 예시한다. 이들 전압 추적들은 침지 동안 개방 회로 조건들 (0 인가된 전류) 을 캘리브레이션 기판 각각에 적용하고, 시간에 걸친 캘리브레이션 기판 각각에 대한 개방 회로 전압을 측정함으로써 획득된다. 도 3a의 경우에서, 시드 층은 코발트 시드 층이다. 일 캘리브레이션 기판은 어떠한 전처리 절차에 노출되지 않고, 따라서 기판 표면 상에 존재하는 용인할 수 없게 많은 양의 천연 표면 옥사이드를 갖는다. 남아 있는 캘리브레이션 기판들은 코발트 옥사이드를 코발트 금속으로 환원하도록 기판들을 수소-함유 플라즈마에 노출하는 단계를 수반하는 다양한 전처리 프로세스들을 겪는다. 전처리 프로세스들은 30 또는 120 초의 지속기간 동안, 다양한 온도들 (75 ℃, 150 ℃, 및 250 ℃) 에서 수행된다. 일반적으로, 보다 고온에서 그리고/또는 보다 긴 시간 기간들 동안 수행된 전처리들이 표면 옥사이드들의 보다 많은 환원 (옥사이드가 실질적으로 제거되는 지점까지) 을 발생시킨다고 예상된다. 가장 짧은 시간 (30 초) 동안 가장 낮은 온도 (75 ℃) 에서 수행된 전처리 프로세스는 개방 회로 전위의 크기가 보다 높은 온도 및/또는 보다 긴 전처리 프로세스들을 경험한 남아 있는 기판들과 비교하여 실질적으로 보다 크다는 사실에 의해 나타낸 바와 같이, 모든 표면 옥사이드의 제거를 발생시키지 않는다.
도 2의 동작 211 및 동작 213과 관련하여 기술된 바와 같이, 전류 응답 및/또는 전압 응답은 다양한 방식들로 분석될 수도 있다. 일 예에서, 개방 회로 전위의 크기들은 특정한 타깃 시간에서 (또는 몇몇 타깃 시간들에서) 평가될 수도 있고, 타깃 시간은 (1) 옥사이드가 부재하거나 무시할만한 양만으로 존재하는 경우들과 (2) 옥사이드가 무시할만한 양보다 많이 존재하는 경우들 사이를 구별하도록 선택된다. 도 3a의 맥락에서, 이 타깃 시간은 예를 들어, 침지 후 약 0.5 초이도록 선택될 수도 있다. 타깃 시간에서, 문턱값 전압이 선택될 수 있고, 문턱값 전압보다 작은 크기를 갖는 전압 응답들은 옥사이드가 부재하거나 용인할 수 있게 낮은 레벨들로 존재하는 경우들에 대응하고, 문턱값 전압보다 큰 크기를 갖는 전압 응답들은 옥사이드가 용인할 수 없게 높은 레벨로 존재하는 경우들에 대응한다. 유사한 방법이 전류 응답이 타깃 시간의 문턱값 전류와 비교하기 위해 사용될 수도 있다.
또 다른 예에서, 데이터는 전압 응답 및/또는 전류 응답이 특정한 타깃 전압 또는 타깃 전류에 도달하는 시간을 결정하도록 사용될 수도 있다. 타깃 전압 또는 타깃 전류는 상기 언급된 바와 같은 경우 (1) 와 경우 (2) 사이를 구별하도록 선택될 수 있다. 타깃 전압 또는 타깃 전류에서, 문턱값 시간이 선택될 수 있고, 문턱값 시간보다 앞서 타깃 전압 또는 타깃 전류에 도달하는 기판들이 옥사이드가 부재하거나 용인할 수 있게 낮은 레벨들로 존재하는 경우들에 대응하고 문턱값 시간 후에 타깃 전압 또는 타깃 전류에 도달하는 기판들이 옥사이드가 용인할 수 없게 높은 레벨로 존재하는 경우들에 대응한다.
또 다른 예에서, 데이터는 최대 전압 응답 또는 최대 전류 응답을 결정하도록 사용될 수도 있다. 도 3a에 도시된 시간 스케일에서 보기 어렵지만, 상이한 표면 옥사이드 상태들을 갖는 기판들은 상이한 최대/피크 전압 응답들을 나타낸다. 이들 응답들에 기초하여, 문턱값 최대 전압은 상기 언급된 바와 같은 경우 (1) 과 경우 (2) 사이를 구별하도록 선택될 수 있다. 유사하게, 전류 응답이 모니터링되는 경우들에서, 문턱값 최대 전류는 경우 (1) 과 경우 (2) 사이를 구별하도록 선택될 수 있다. 문턱값 최대 전압 또는 문턱값 최대 전류보다 작은 크기들을 갖는 최대 전압 응답들 또는 최대 전류 응답들을 각각 나타내는 기판들은 옥사이드가 부재하거나 용인할 수 있게 낮은 레벨들로 존재하는 경우들에 대응한다.
반대로, 문턱값 최대 전압 또는 문턱값 최대 전류보다 큰 크기들을 갖는 최대 전압 응답들 또는 최대 전류 응답들을 나타내는 기판들은 옥사이드가 용인할 수 없게 높은 레벨로 존재하는 경우들에 대응한다.
다른 예에서, 데이터는 타깃 시간 프레임에 걸쳐 통합될 수도 있다. 예를 들어, 전압 응답은 통합된 전압 응답을 결정하기 위해 타깃 시간 프레임에 걸쳐 통합될 수도 있다. 유사하게, 전류 응답은 통합된 전류 응답을 결정하기 위해 타깃 시간 프레임에 걸쳐 통합될 수도 있다. 다양한 실시예들에서, 전압 응답 및/또는 전류 응답의 절대 값이 사용되고, 이 통합은 시간에 걸친 전압 응답 및/또는 전류 응답의 (부호가 아니라) 크기에만 기초하여 수행된다. 전압/전류 응답의 크기/절대 값만을 고려함으로써, 특정한 명확한 (definitional) 차들 (예를 들어, 전압의 극성) 이 무시될 수 있다. 문턱값 통합된 전압 응답 또는 문턱값 통합된 전류 응답은 상기 언급된 바와 같이 경우 (1) 와 경우 (2) 사이를 구별하도록 선택될 수 있다. 문턱값 통합된 전압 또는 문턱값 통합된 전류보다 작은 통합된 전압 응답 또는 통합된 전류 응답을 각각 나타내는, 기판들은 옥사이드가 부재하거나 용인할 수 있게 낮은 레벨들로 존재하는 경우들에 대응한다. 반대로, 문턱값 통합된 전압 또는 문턱값 통합된 전류보다 큰 통합된 전압 응답들 또는 통합된 전류 응답들을 나타내는 기판들은 옥사이드가 용인할 수 없게 높은 레벨로 존재하는 경우들에 대응한다.
도 3a의 결과들은 약 9 내지 10 초 후 처리되지 않은 막으로부터 완전히 제거되었다는 것을 나타낸다. 또한, 보다 공격적인 전처리들과 함께, 상이한 전처리들에 노출된 캘리브레이션 기판들을 위한 정상 상태 개방 회로 전위에 미묘한 차가 있어, 일반적으로 정상 상태 개방 회로 전위에 대해 약간 보다 낮은 크기들을 발생시킨다. 이들 차들은 전처리 동안 발생하는 시드 층의 구조적 변화들의 결과일 수도 있다.
도 3b는 전기도금 전에 상이한 표면 상태들을 갖는 일련의 캘리브레이션 기판들에 대한 전압 추적들을 예시한다. 도 3a의 결과들과 유사하게, 도 3b의 결과들은 침지 동안 개방 회로 조건들을 캘리브레이션 기판 각각에 적용하고, 시간에 걸친 캘리브레이션 기판 각각에 대한 개방 회로 전압을 측정함으로써 획득된다. 도 3b의 경우에서, 시드 층은 (도 3a와 관련하여 사용된 코발트 시드 층과 반대로) 구리이다. 일 캘리브레이션 기판은 어떠한 전처리 프로세스에도 노출되지 않고, 따라서 표면 상에 존재하는 용인할 수 없게 높은 정도의 천연 옥사이드를 갖는다. 또 다른 캘리브레이션 기판은 어떠한 전처리 프로세스에도 노출되지 않고, 또한 그 위에 증착된 200 Å 두께의 옥사이드 층을 갖는다. 200 Å 두께 옥사이드 층은 용인할 수 없게 많은 양의 옥사이드로 이해된다. 남아 있는 캘리브레이션 기판들은 표면 상의 구리 옥사이드를 구리 금속으로 환원하도록 기판을 수소-함유 플라즈마에 노출하는 단계를 수반하는 전처리 프로세스에 각각 노출된다. 전처리 프로세스들은 15 또는 60 초의 지속기간 동안 75 ℃에서 수행된다. 여기서, 200 Å 두께의 옥사이드 층을 갖는 캘리브레이션 기판은 개방 회로 전위에 대해 가장 높은 크기를 보여준다. 어떠한 전처리에도 노출되지 않고 표면 상에 천연 옥사이드를 갖는 캘리브레이션 기판은 감소된 크기의 개방 회로 전위를 보여준다. 개방 회로 전위의 크기는 캘리브레이션 기판들이 전처리 프로세스들에 노출될 때까지 하강된다.
침지 동안 그리고/또는 침지 후 미리 결정된 타깃 시간 (또는 시간들) 에 대해 용인할 수 있는 개방 회로 전위들의 범위를 식별하도록 사용될 수 있다. 예를 들어, 용인할 수 있는 범위는 전처리된 기판들에 의해 경험되는 개방 회로 전위들을 포함하고, 그리고 전처리되지 않은 기판들에 의해 경험되는 개방 회로 전위들을 배제하도록 설정될 수도 있다. 도 3a와 관련하여 기술된 바와 같이, 개방 회로 전위 (또는 다른 전기적 응답) 가 측정되는 타깃 시간은 옥사이드의 양이 용인할 수 있는 (예를 들어, 없거나 무시할만한) 경우들 vs. 옥사이드의 양이 용인할 수 없는 (예를 들어, 무시할만한 것보다 많은) 경우들 사이를 구별하도록 선택된다. 유사하게, 데이터는 하나 이상의 타깃 시간 또는 시간 프레임, 타깃 전압, 타깃 전류, 문턱값 시간, 문턱값 전압, 문턱값 전류, 문턱값 최대 전압, 문턱값 최대 전류, 문턱값 통합된 전압, 문턱값 통합된 전류, 등을 선택하도록 사용될 수 있다. 이들 타깃들 및 문턱값들은 본 명세서에 기술된 바와 같이, 상이한 표면 옥사이드 상태들 사이를 구별하도록 선택될 수 있다. 도 3b의 결과들은 전처리 프로세스들 모두가 천연 옥사이드를 완전히 환원하는 것을 발생시킨다는 것을 암시한다.
도 3a 및 도 3b는 개방 회로 조건들을 적용하고 개방 회로 전압을 측정하는 맥락에서 제시되었지만, 방법들은 이렇게 제한되지 않는다. 상기 언급된 바와 같이, 방법은 또한 특정한 전류 조건들을 적용하고 전압 응답을 측정하는 단계, 또는 특정한 전압 조건들을 적용하고 전류 응답을 측정하는 단계를 수반할 수도 있다.
특정한 구현예들에서, 전류 및/또는 전압 추적은 전기도금 프로세스가 어떻게 제어되는지에 직접적으로 영향을 주는 피드백을 제공하도록 사용될 수도 있다. 예를 들어, 전류 및/또는 전압 추적은 천연 옥사이드가 기판의 표면으로부터 완전히 (또는 충분히) 제거되는 시점을 결정하도록 사용될 수도 있다. 일 예에서, 기판 상에 재료를 전기도금하도록 사용된 인가된 전류 또는 인가된 전압은 전류 응답 또는 전압 응답이 기판의 표면 상에 존재하는 임의의 옥사이드가 용해된다는 것을 나타낸 후 기판에 인가될 수도 있다. 이는 (상기 기술된 캘리브레이션 절차에 기초하여 결정될 수도 있는) 특정한 값에 도달하는, 또는 정상 상태에 도달하는 전류 추적 또는 전압 추적에 의해 나타낼 수도 있다. 전류 및/또는 전압 응답이 특정한 값 또는 정상 상태에 도달하기를 대기함으로써, 표면 상에 존재하는 모든 옥사이드가 제거될 때까지 전기도금 프로세스가 시작되지 않는다 (또는 실질적으로 시작되지 않는다) 는 것을 보장한다. 이는 도금 프로세스 동안 보이드들이 형성될 위험을 감소시키고, 상이한 기판들 사이에 균일한 고품질 막들의 형성을 발생시킨다.
일부 실시예들에서, 특정한 작동 또는 작동들이 기판이 그 표면 상에 무시할만한 양보다 많은 옥사이드를 포함한다 (예를 들어, 전기적 응답의 크기가 목표된/문턱값 범위 내에 있지 않을 때) 는 지표에 대한 응답으로 취해질 수도 있다 일 예에서, 전기도금 장치는 중단될 수도 있고 그리고/또는 경고가 제공될 수도 있다. 이들 또는 다른 예들에서, 전처리 장치는 중단될 수도 있다. 이들 또는 다른 예들에서, 인입 (incoming) 기판들이 예상된 양의 옥사이드보다 많은 옥사이드를 보여주는 이유를 결정하기 위해 트러블슈팅 (troubleshooting) 이 발생할 수도 있다. 일부 경우들에서, 기판들은 표면 상에 상당한 양의 옥사이드를 나타내는 알람을 울릴 수도 있지만, 알람은 표면 옥사이드의 결과가 아니라, 설명되지 않은 인입 기판의 변화들 (예를 들어, 시드 층의 조성 또는 두께, 등) 의 결과일 수도 있다. 이러한 경우들에서도, 알람은 고려되어야 하는 인입 기판들의 변화들을 표시할 (flag) 수 있기 때문에 유용하다. 일부 경우들에서, 하나 이상의 기판들이 표면 상에 너무 많은 옥사이드가 존재한다는 지표에 응답하여 없어질 수도 있다. 일부 경우들에서, 전처리 프로세스는 기판들이 표면 상에 너무 많은 옥사이드를 수용한다는 지표에 응답하여, (예를 들어, 보다 고온들 및/또는 보다 긴 노출 시간들을 사용하도록) 조정될 수도 있다. 일부 경우들에서, 하나 이상의 기판들이 표면 상에 너무 많은 옥사이드를 수용한다는 지표에 응답하여 다양한 기판들이 부가적인 시간에 전처리될 수도 있다. 이는 전처리 장치와 전기도금 모듈 간의 큐 시간이 상당할 때 유용할 수도 있다.
본 명세서에 기술된 계측 방법들은 또한 전처리 프로세스를 위해 적절한 조건들을 선택하도록, 또는 유사하게, 전처리 프로세스가 성공적이었는지 여부를 평가하도록 사용될 수도 있다. 예를 들어, 상이한 전처리 조건들에 노출된 다양한 테스트 기판들은 도 3a 및 도 3b와 관련하여 기술된 바와 같이 전기도금될 수 있다. 침지 동안 그리고/또는 침지 직후 수행된 계측은 기판 각각을 전처리하도록 사용된 전처리 조건들이 표면 옥사이드들을 적절히 제거하는데 성공적이었는지 여부를 평가하도록 사용될 수 있다. 예를 들어, 도 3a와 관련하여 테스트된 전처리 조건들 중에서, (보다 공격적인 전처리 조건들에 노출되는 다른 기판들과 비교하여) 관련된 시간에서 큰 크기의 전압 추적에 의해 나타낸 바와 같이, 결과들은 75 ℃에서 30 초 동안 발생된 전처리가 표면 옥사이드를 적절히 제거하지 못했다는 것을 암시한다. 유사하게, (보다 덜 공격적인 전처리에 노출되거나 전처리 없는 다른 기판들과 비교하여) 관련된 시간에서 감소되고 실질적으로 균일한 크기의 전압 추적에 의해 나타낸 바와 같이, 결과들은 150 ℃, 250 ℃에서, 및/또는 120 초의 지속기간 동안 발생된 전처리들이 표면 옥사이드들을 적절히 제거하는데 모두 성공적이라는 것을 암시한다.
도 4는 전기도금될 기판의 표면으로부터 옥사이드를 저감 또는 그렇지 않으면 제거하도록 설계된 전처리 프로세스를 위한 조건들을 선택하는 방법을 기술하는 플로우차트이다. 방법은 복수의 기판들 (때때로 캘리브레이션 기판들로 지칭됨) 이 전처리 조건들의 상이한 세트들을 사용하여 전처리되는, 동작 401에서 시작된다. 기판 각각은 일 세트의 전처리 조건들에 따라 전처리된다. 그러나, 일부 기판들은 (전처리 조건들이 전처리가 발생하지 않는다는 것을 명시할 수도 있는 경우) 전혀 전처리되지 않을 수도 있고 그리고/또는 상부에 옥사이드층이 의도적으로 증착된 기판들은 전처리되지 않을 수도 있다는 것이 이해된다. 표면 상에 용인할 수 없는 양으로 옥사이드를 포함하는 것으로 공지된 기판들은, 예를 들어, 각각 전처리되지 않은 적어도 하나의 기판을 포함하는, 도 3a 및 도 3b와 관련하여 기술된 바와 같이, 비교가 이루어질 수 있는 기준치를 제공할 수 있다. 전처리 조건들은, 이로 제한되는 것은 아니지만, 기판이 노출되는 가스/플라즈마/액체의 조성 및 플로우 레이트, 이러한 노출의 지속기간, 기판이 유지되는 온도, (있다면) 플라즈마를 생성하도록 사용된 전력 레벨, (있다면) 플라즈마를 생성하도록 사용된 듀티 사이클, (있다면) 플라즈마를 생성하도록 사용된 주파수, 압력, 등을 포함하는 다양한 프로세싱 변수들을 포함할 수도 있다. 전처리 조건들의 상이한 세트들은 적어도 하나의 프로세싱 변수에 대해 서로 가변한다. 전처리 조건들의 상이한 세트들은 다양한 온도들, 노출 지속기간들, 압력들, 등을 포함하는 가용 프로세싱 조건들의 범위를 커버할 수도 있다. 예를 들어, 도 3a를 참조하여, (전처리가 발생하지 않은 1 세트를 포함하여) 7 개의 상이한 세트들의 프로세싱 조건들이 테스트되어, 3 개의 상이한 온도들 및 2 개의 상이한 플라즈마 노출 지속기간들을 커버한다.
기판 각각에 대해 동작 409 및 동작 411가 발생한다. 동작 409에서, 기판은 전해질에 침지된다. 동작 409는 도 2의 동작 209와 유사하다. 다음에, 동작 411에서, 전류 응답 및/또는 전압 응답이 침지 동안 그리고/또는 침지 직후 측정된다. 동작 411은 도 2의 동작 211과 유사하다. 일 예에서, 동작 409는 (예를 들어, 0 전류가 인가된) 개방 회로 조건들로 기판을 침지하는 것을 수반하고, 동작 411은 개방 회로 전압 응답을 측정하는 것을 수반한다. 또 다른 예에서, 동작 409는 고정된 0이 아닌 전류에서 기판을 침지하는 것을 수반하고, 그리고 동작 411은 전압 응답을 측정하는 것을 수반한다. 또 다른 예에서, 동작 409는 고정된 전위에서 기판을 침지하는 것을 수반하고, 그리고 동작 411은 전류 응답을 측정하는 것을 수반한다. 어떤 경우든, 기판에 인가된 전압 또는 전류가 침지하는 동안 그리고/또는 침지한 직후 제어될 수도 있고, 다른 변수 (예를 들어, 전류 또는 전압) 의 응답이 측정될 수도 있다. 선택가능하게, 기판 각각이 동작 409 및 동작 411에서 최초 침지 및 측정 후 전기도금될 수도 있지만, 이는 전처리 조건들의 상이한 세트들을 평가하는데 불필요하다.
다음에, 동작 417에서, 동작 411에서 측정된 전류 및/또는 전압 응답들은 어떤 전처리 조건들의 세트가 표면 옥사이드를 적절히 제거하는데 성공적인지 그리고 어떤 전처리 조건들의 세트들이 성공적이지 않은지 결정하기 위해 다양한 기판들에 대해 비교된다. 상대적으로 보다 큰 크기들을 갖는 전기적 응답들을 발생시키는 비-성공적 전처리들을 사용하는, 그리고 (침지 개시 후 관련된 시간에) 상대적으로 보다 낮고 실질적으로 균일한 크기들을 갖는 전기적 응답들을 발생시키는 성공적인 전처리들을 사용하는, 도 3a 및 도 3b와 관련하여 기술된 바와 같이, 결정이 이루어질 수도 있다.
표면 옥사이드를 포함하는 것으로 공지된 적어도 하나의 기판이 테스트되는 경우들에서, 옥사이드를 적절히 제거하는 전처리들에 노출된 기판들은 표면 상에 옥사이드를 포함하는 것으로 공지된 기판들보다 상당히 작은 크기를 갖는 전기적 응답을 보여줄 것이다. 옥사이드를 적절히 제거하지 않는 전처리들에 노출된 기판들은 도 3a 및 도 3b와 관련하여 기술된 바와 같이, 표면 상에 옥사이드를 포함하는 것으로 공지된 기판들의 전기적 응답에 보다 가까운 크기를 갖는 전기적 응답을 보여줄 것이다.
다양한 동작들이 복수의 기판들 상에서 발생하는 것으로 기술되지만, 이들 프로세스들은 단일 기판 (또는 기판들의 일부 서브-세트) 만이 미리 결정된 시간에 특정한 프로세싱 챔버에서 프로세싱되도록 (예를 들어, 전처리되거나 전기도금되도록) 연속적으로 발생할 수도 있다는 것이 이해된다. 일부 경우들에서, 프로세싱 장치가 복수의 기판들을 동시에 프로세싱하도록 구성될 수도 있다.
도 4에 기술된 방법은 전처리 방법이 성공적인지 여부를 테스트하도록, 그리고 유사하게, 특정한 적용예를 위해 표면 옥사이드를 적절히 제거하는 전처리 조건들의 세트를 선택하도록 사용될 수 있다.
본 명세서에 기술된 기법들은 종래의 프로세싱 스킴들에 대한 다수의 장점들을 제공한다. 첫째, 개시된 방법들은 특정한 기판이 프로세싱되기를 대기하는 큐들에서 보내는 시간의 양들을 상당히 감소시킨다. 계측이 전기도금 프로세스의 처음 부분 동안 전기도금 챔버에서 직접 발생하기 때문에, 별도의 계측 툴로 또는 별도의 계측 툴로부터 기판을 이송할 필요가 없다. 기판은 일부 경우들에서 전기도금 장치 (예를 들어, 액체 프로세싱 모듈, 가스 프로세싱 모듈, 또는 플라즈마 프로세싱 모듈일 수도 있는, 전처리 모듈에서) 에서 직접 전처리될 수도 있고, 그리고 겨우 몇 초 (예를 들어, 10 초) 에 걸쳐 전기도금 챔버/모듈로 이송될 수 있다. 큐 시간들은 최소화되거나 제거되기 때문에, 전처리 후 그리고 전기도금 전에 기판 표면 상에 옥사이드가 성장할 위험이 실질적으로 보다 적다. 이는 또한 계측 결과들이 전처리 프로세스가 옥사이드 재료를 제거하는데 얼마나 효과적인지를 보다 정확하게 반영하고, 기판 상에 전기도금할 때 관련한 기판-상 조건들을 보다 정확하게 반영하는 것을 의미한다.
개시된 실시예들은 생산성을 촉진하기 때문에 또한 유리하다. 예를 들어, 표면 옥사이드는 부가적인 시간이 거의 없거나 전혀 필요로 하지 않고 모니터링될 수 있다. 대안적인 계측 기법들은 통상적으로, 일부 경우들에서 큐 시간들로 인해, 수 시간들의 범위의 턴어라운드 (turnaround) 시간들을 갖는다.
개시된 실시예들의 또 다른 장점은 이 기법들이 고정확도를 갖는 패터닝된 기판들 및 패터닝되지 않은 기판들 모두에 대해 사용될 수 있다는 것이다. 상기 논의된 바와 같이, 다양한 종래의 계측 기법들은, 예를 들어, 계측 기법들이 패턴으로 형성된 피처들을 변형하기 때문에, 또는 패턴이 발생되는 신호들 (예를 들어, 광학 신호들) 을 디코딩하는 것을 어렵게 만들기 때문에, 패터닝된 기판들에 적용하기 어렵거나 불가능하다. 반복하여, 개시된 기법들은 제조를 위해 사용되는 기판들 (캘리브레이션 기판들 및/또는 테스트 기판들로부터 상이할 수도 있는, 제조 기판들로 지칭됨) 에서 사용될 수 있다. 제조 기판들은 계획적으로 (intentionally) 폐기되는 것이 아니라, 상품들로 제조된다. 특정한 종래의 계측 기법들은 예를 들어, 기판들이 계측 동안 변형되게 되기 때문에, "희생 (sacrificial)" 기판들에 대해서만 사용될 수 있다. 이러한 희생 기판들은 전체적으로, 신속하게 희생이 커질 (costly) 수 있다. 반대로, 개시된 기법들을 사용하여, 계측은 어떠한 유용한 기판들의 희생이 큰 손실없이 제조 기판 각각에서 수행될 수 있다.
더욱이, 개시된 방법들은 계측 방법들이 전기도금 상의 표면 옥사이드의 영향에 관해 가장 직접적으로 관련된 속성 (I/V 거동) 을 측정하도록 설계되기 때문에 유리하다. 시트 저항 또는 광학적 속성들을 측정하는 것과 같은 종래의 계측 방법들 각각은 표면 옥사이드의 존재로부터 발생하는 속성을 측정한다. 그러나, 이들 측정된 속성들은 I/V 거동과 비교된 것만큼 전기도금 프로세스와 직접적으로 관련/관계되지 않는다.
개시된 기법들은 툴-상 모니터링을 인에이블하기 때문에 또한 유익하다. 기판들은 별도의 계측 툴에 대한 어떠한 필요도 없이, 전기도금 장치 내에서 직접 모니터링될 수 있다. 이는 계측 비용들을 실질적으로 감소시킨다.
장치
본 명세서에 기술된 방법들은 임의의 적합한 장치에 의해 수행될 수도 있다. 적합한 장치는 본 실시예들에 따른 프로세스 동작들을 달성하기 위한 하드웨어 및 프로세스 동작들을 제어하기 위한 인스트럭션들을 갖는 시스템 제어기를 포함한다. 예를 들어, 일부 실시예들에서, 하드웨어는 프로세스 툴에 포함된 하나 이상의 프로세스 스테이션들을 포함할 수도 있다. 도 5 내지 도 7은 적합한 전기도금 장치의 예들을 제공한다. 그러나, 당업자는 개시된 기법들이 본질적으로 임의의 전기도금 장치 및 임의의 전처리 장치와 함께 사용될 수 있다는 것을 이해한다.
도 5는 전기도금이 발생할 수도 있는 전기도금 셀의 예를 제공한다. 종종, 전기도금 장치는 기판들 (예를 들어, 웨이퍼들) 이 프로세싱되는, 하나 이상의 전기도금 셀들을 포함한다. 명료성을 보전하기 위해 하나의 전기도금 셀만이 도 5에 도시된다. 보텀-업 (bottom-up) 전기도금을 최적화하기 위해, 첨가제들 (예를 들어, 촉진제들, 억제제들, 및 평탄화제들) 이 전해질에 첨가되지만; 첨가제들을 갖는 전해질은 바람직하지 않은 방식들로 애노드와 반응할 수도 있다. 따라서 상이한 조성의 도금 용액들이 영역 각각에서 사용될 수도 있도록 도금 셀의 애노드 영역 및 캐소드 영역은 때때로 멤브레인으로 분리된다. 캐소드 영역의 도금 용액은 음극액 (catholyte) 이라고 하고; 애노드 영역에서, 양극액 (anolyte) 이라고 한다. 다수의 엔지니어링 설계들이 도금 장치 내로 양극액 및 음극액을 도입하기 위해 사용될 수 있다.
도 5를 참조하면, 일 실시예에 따른 전기도금 장치 (501) 의 개략적인 단면도가 도시된다. 도금 욕 (503) 은 레벨 (505) 로 도시된, (본 명세서에 제공된 바와 같은 조성을 갖는) 도금 용액을 담는다. 이 용기 (vessel) 의 음극액 부분은 음극액에 기판들을 수용하도록 구성된다. 웨이퍼 (507) 가 도금 용액 내로 침지되고, 예를 들어, 웨이퍼 (507) 와 함께 "클램쉘 (clamshell)" 기판 홀더 (509) 의 회전을 허용하는, 회전가능 스핀들 (511) 상에 장착된 클램쉘 기판 홀더 (509) 에 의해 홀딩된다. 본 발명에 사용하기 적합한 양태들을 갖는 클램쉘-타입 도금 장치의 일반적인 기술은, 전체가 참조로서 본 명세서에 인용된, Patton 등에 허여된 미국 특허 제 6,156,167 호, 및 Reid 등에 허여된 미국 특허 제 6,800,187 호에 상세히 기술된다.
애노드 (513) 가 도금 욕 (503) 내에서 웨이퍼 아래에 배치되고 멤브레인 (515), 바람직하게 이온 선택적 멤브레인에 의해 웨이퍼 영역으로부터 분리된다. 예를 들어, Nafion™ CEM (cationic exchange membrane) 이 사용될 수도 있다. 애노드 멤브레인 아래 영역은 종종 "애노드 챔버"로 참조된다. 이온-선택적 애노드 멤브레인 (515) 은 도금 셀의 애노드 영역과 캐소드 영역 사이의 이온 연통을 가능하게 하지만, 애노드에서 생성된 입자들이 웨이퍼에 근접하게 들어가고 오염시키는 것을 방지한다. 애노드 멤브레인은 또한 도금 프로세스 동안 전류 흐름을 재분배하여 도금 균일도를 개선하는데 유용하다. 적합한 애노드 멤브레인들의 상세한 기술들은 모두 전체가 참조로서 본 명세서에 인용된, Reid 등에 허여된 미국 특허 제 6,126,798 호 및 제 6,569,299 호에 제공된다. 양이온 교환 멤브레인들과 같은, 이온 교환 멤브레인들은 이들 적용예들에 특히 적합하다. 이들 멤브레인들은 통상적으로, 술폰기들을 함유하는 퍼플루오르화된 공중합체들 (예를 들어, Nafion™), 술폰화된 폴리이미드들, 및 양이온 교환에 적합한 것으로 당업자에게 공지된 다른 재료들과 같은, 이오노머 재료들로 이루어진다. 적합한 Nafion™ 멤브레인들의 선택된 예들은 Dupont de Nemours Co.로부터 입수가능한 N324 멤브레인 및 N424 멤브레인을 포함한다.
도금 동안 도금 용액으로부터의 이온들이 기판 상에 증착된다. 금속 이온들은 확산 경계 층을 통해 그리고 TSV 홀 또는 다른 피처 내로 확산해야 한다. 확산을 보조하기 위한 통상적인 방식은 펌프 (517) 에 의해 제공된 전기도금 용액의 대류 플로우를 통한 것이다. 부가적으로, 웨이퍼 회전뿐만 아니라 진동 교반 (vibration agitation) 또는 음파 교반 (sonic agitation) 부재가 사용될 수도 있다. 예를 들어, 진동 트랜스듀서 (508) 가 클램쉘 기판 홀더 (509) 에 부착될 수도 있다.
도금 용액은 펌프 (517) 에 의해 도금 욕 (503) 으로 계속해서 제공된다. 일반적으로, 도금 용액은 애노드 멤브레인 (515) 및 확산 플레이트 (519) 를 통해 웨이퍼 (507) 의 중심으로 이어서 방사상 외측으로 그리고 웨이퍼 (507) 를 가로질러 상향으로 흐른다. 도금 용액은 또한 도금 욕 (503) 의 측면으로부터 욕의 애노드 영역 내로 제공될 수도 있다. 이어서 도금 용액은 오버플로우 저장부 (521) 로 도금 욕 (503) 을 오버플로우한다 (overflow). 이어서 도금 용액은 필터링되고 (미도시) 펌프 (517) 으로 리턴하여 도금 용액의 재순환을 완료한다. 특정한 구성들의 도금 셀에서, 주 도금 용액과의 혼합은 드물게 투과성인 멤브레인들 또는 이온 선택적 멤브레인들을 사용하여 방지되는 동안, 애노드가 담기는 도금 셀의 부분을 통해 별개의 전해질이 순환된다.
챔버가 주 도금 욕 (503) 으로부터 오버플로우에 의해 보충되는, 분리된 챔버 (533) 에서 도금 욕 (503) 외부에 기준 전극 (531) 이 위치된다. 대안적으로, 일부 실시예들에서 기준 전극은 기판 표면에 가능한 한 가깝게 위치되고, 기준 전극 챔버가 모세관 튜브를 통해 또는 또 다른 방법에 의해 웨이퍼 기판의 측면 또는 웨이퍼 기판 바로 아래에 연결된다. 일부 바람직한 실시예들에서, 장치는 웨이퍼 주변부에 연결되고 웨이퍼의 주변부에서 금속 시드 층의 전위를 센싱하도록 구성되지만 웨이퍼로 어떠한 전류도 반송하지 않는 콘택트 센싱 리드들을 더 포함한다.
전기도금이 제어된 전위에서 목표될 때 기준 전극 (531) 이 통상적으로 채용된다. 기준 전극 (531) 은 수은/수은 술페이트, 은 클로라이드, 포화된 칼로멜, 또는 구리 금속과 같은 다양한 일반적으로 사용된 타입들 중 하나일 수도 있다. 보다 정확한 전위 측정을 위해, 기준 전극에 더하여, 일부 실시예들에서, 웨이퍼 (507) 와 직접 콘택트하는 콘택트 센싱 리드가 사용될 수도 있다 (미도시).
DC 전력 공급부 (535) 가 웨이퍼 (507) 로의 전류 플로우를 제어하도록 사용될 수 있다. 전력 공급부 (535) 는 하나 이상의 슬립 링들 (slip rings), 브러쉬들 및 콘택트들 (미도시) 을 통해 웨이퍼 (507) 에 전기적으로 접속된 네거티브 출력 리드 (539) 를 갖는다. 전력 공급부 (535) 의 포지티브 출력 리드 (541) 는 도금 욕 (503) 에 위치된 애노드 (513) 에 전기적으로 접속된다. 전력 공급부 (535), 기준 전극 (531), 및 콘택트 센싱 리드 (미도시) 는 시스템 제어기 (547) 에 연결될 수 있고, 이는 다른 기능들 중에서, 전기도금 셀의 엘리먼트들에 제공된 전류 및 전위의 변조를 허용한다. 예를 들어, 제어기는 전위-제어된 레짐 및 전류-제어된 레짐에서 전기도금을 허용할 수도 있다. 제어기는 도금 셀의 다양한 엘리먼트들에 인가되어야 할 전류 레벨 및 전압 레벨뿐만 아니라, 이들 레벨들이 변화되어야 할 시간들을 명시하는 프로그램 인스트럭션들을 포함할 수도 있다. 순방향 전류가 인가되면, 전력 공급부 (535) 는 애노드 (513) 에 상대적으로 네거티브 전위를 갖도록 웨이퍼 (507) 를 바이어싱한다. 이는 전류로 하여금 애노드 (513) 로부터 웨이퍼 (507) 로 흐르게 하고, 전기화학적 환원 (예를 들어, Cu2+ + 2 e- = Cu0) 이 웨이퍼 표면 (캐소드) 상에서 발생하고, 이는 웨이퍼의 표면들 상에 전기적으로 도전성 층 (예를 들어, 구리) 의 증착을 발생시킨다. 불활성 애노드 (514) 가 도금 욕 (503) 내에서 웨이퍼 (507) 아래에 설치될 수도 있고 멤브레인 (515) 에 의해 웨이퍼 영역으로부터 분리될 수도 있다.
장치는 또한 특정한 레벨로 도금 용액의 온도를 유지하기 위해 히터 (545) 를 포함할 수도 있다. 도금 용액은 도금 욕의 다른 엘리먼트들로 열을 전달하도록 사용될 수도 있다. 예를 들어, 웨이퍼 (507) 가 도금 욕 내로 로딩될 때 히터 (545) 및 펌프 (517) 는 장치 전반의 온도가 실질적으로 균일해질 때까지, 전기도금 장치 (501) 를 통해 도금 용액을 순환시키도록 턴온될 수도 있다. 일 실시예에서, 히터는 시스템 제어기 (547) 에 연결된다. 시스템 제어기 (547) 는 전기도금 장치 내 도금 용액 온도의 피드백을 수신하고 부가적인 열에 대한 필요성을 결정하도록 써모커플에 연결될 수도 있다.
제어기는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 입력/출력 접속부들 및/또는 디지털 입력/출력 접속부들, 스텝퍼 모터 제어기 보드들, 등을 포함할 수도 있다. 특정한 실시예들에서, 제어기는 전기도금 장치의 모든 액티비티들을 제어한다. 본 실시예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 비일시적인 머신-판독가능 매체는 시스템 제어기에 커플링될 수도 있다.
통상적으로 제어기 (547) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다. 전기도금 프로세스들을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 종래의 컴퓨터 판독가능 프로그래밍 언어: 예를 들어, 어셈블리어, C, C++, Pascal, Fortran, 기타 등등으로 작성될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램에서 식별된 태스크들을 수행하도록 프로세서에 의해 실행된다. 본 명세서의 실시예들에 따라 사용될 수도 있는 도금 장치의 일 예는 Lam Research Sabre 툴이다. 보다 큰 전기증착 장치를 형성하는 컴포넌트들에서 전기증착이 수행될 수 있다.
도 6은 예시적인 전기증착 장치의 평면도의 개략도를 도시한다. 전기증착 장치 (600) 는 3 개의 분리된 전기도금 모듈들 (602, 604, 및 606) 을 포함할 수 있다. 전기증착 장치 (600) 는 또한 다양한 프로세스 동작들을 위해 구성된 3 개의 분리된 모듈들 (612, 614, 및 616) 을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 모듈들 (612, 614, 및 616) 중 하나 이상은 SRD (spin rinse drying) 모듈일 수도 있다. 다른 실시예들에서, 모듈들 (612, 614, 및 616) 중 하나 이상은 각각은 에지 베벨 제거, 후면 에칭, 및 기판들이 전기도금 모듈들 (602, 604, 및 606) 중 하나에 의해 프로세싱된 후 기판들의 산 세정과 같은 기능을 수행하도록 구성된, PEMs (post-electrofill modules) 일 수도 있다.
전기증착 장치 (600) 는 중앙 전기증착 챔버 (624) 를 포함한다. 중앙 전기증착 챔버 (624) 는 전기도금 모듈들 (602, 604, 및 606) 내 전기도금 용액으로서 사용된 화학 용액을 홀딩하는 챔버이다. 전기증착 장치 (600) 는 또한 전기도금 용액에 대한 첨가제들을 저장하고 전달할 수도 있는 도징 시스템 (626) 을 포함한다. 화학적 희석 모듈 (622) 이 에천트로서 사용될 화학물질들을 저장하고 혼합할 수도 있다. 필터링 및 펌핑 유닛 (628) 이 중앙 전기증착 챔버 (624) 를 위해 전기도금 용액을 필터링하고 이를 전기도금 모듈들로 펌핑할 수도 있다.
시스템 제어기 (630) 가 전기증착 장치 (600) 를 동작시키기 위해 필요한 전자적 제어 및 인터페이스 제어를 제공한다. (하나 이상의 물리적 제어기 또는 논리적 제어기를 포함할 수도 있는) 시스템 제어기 (630) 는 전기도금 장치 (600) 의 속성들 중 일부 또는 전부를 제어한다.
프로세스를 모니터링하기 위한 신호들이 다양한 프로세스 툴 센서들로부터 시스템 제어기 (630) 의 아날로그 입력 접속부 및/또는 디지털 입력 접속부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴의 아날로그 출력 접속부 및 디지털 출력 접속부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비제한적인 예들은 질량 유량 제어기들, 압력 센서들 (예컨대 마노미터들), 써모커플들, 광학 위치 센서들, 등을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터의 데이터와 함께 사용될 수도 있다.
핸드-오프 툴 (640) 이 카세트 (642) 또는 카세트 (644) 와 같은 기판 카세트로부터 기판을 선택할 수도 있다. 카세트들 (642 또는 644) 은 FOUPs (front opening unified pods) 일 수도 있다. FOUP는 제어된 분위기에서 기판들을 안전하게 그리고 단단히 홀딩하고, 기판들로 하여금 프로세싱 또는 측정을 위해 적절한 로드 포트들 및 로봇 핸들링 시스템들을 구비한 툴들에 의해 제거되게 하도록 설계된 인클로저 (enclosure) 이다. 핸드-오프 툴 (640) 은 진공 부착 또는 일부 다른 부착 메커니즘을 사용하여 기판을 홀딩할 수도 있다.
핸드-오프 툴 (640) 은 웨이퍼 핸들링 스테이션 (632), 카세트들 (642 또는 644), 이송 스테이션 (650), 또는 얼라이너 (648) 와 인터페이싱할 수도 있다. 이송 스테이션 (650) 으로부터, 핸드-오프 툴 (646) 이 기판으로의 액세스를 얻을 수도 있다. 이송 스테이션 (650) 은, 얼라이너 (648) 를 통해 진행하지 않고, 핸드-오프 툴들 (640 및 646) 로부터 그리고 핸드-오프 툴들 (640 및 646) 로 기판들을 통과시킬 수도 있는 슬롯 또는 위치일 수도 있다. 그러나, 일부 실시예들에서, 기판이 전기도금 모듈로 정밀한 전달을 위해 핸드-오프 툴 (646) 상에 적절히 정렬된다는 것을 보장하기 위해, 핸드-오프 툴 (646) 은 기판과 얼라이너 (648) 를 정렬시킬 수도 있다. 핸드-오프 툴 (646) 은 또한 전기도금 모듈들 (602, 604, 또는 606) 중 하나로 또는 다양한 프로세스 동작들을 위해 구성된 3개의 분리된 모듈들 (612, 614, 및 616) 중 하나로 기판을 전달할 수도 있다.
상기 기술된 방법들에 따른 프로세스 동작의 일 예는 다음: (1) 전기도금 모듈 (604) 내 기판 상에 구리 또는 또 다른 재료를 전기증착; (2) 모듈 (612) 내 SRD에서 기판을 린싱 및 건조; 그리고, (3) 모듈 (614) 에서 에지 베벨 제거를 수행과 같이 진행할 수도 있다.
순차적인 도금, 린싱, 건조, 및 PEM 프로세스 동작들을 통해 기판들의 효율적인 사이클링을 허용하도록 구성된 장치는 제작 환경에서 사용하기 위한 구현예들에서 유용할 수도 있다. 이를 달성하기 위해, 모듈 (612) 은 스핀 린스 건조기 및 에지 베벨 제거 챔버로서 구성될 수 있다. 이러한 모듈 (612) 을 사용하여, 기판은 구리 도금 및 EBR 동작들을 위해 전기도금 모듈 (604) 과 모듈 (612) 사이에서 운반되기만 하면 된다. 일부 실시예들에서, 본 명세서에 기술된 방법들은 전기도금 장치 및 스텝퍼를 포함하는 시스템에서 구현될 것이다.
전기증착 장치 (700) 의 대안적인 실시예가 도 7에 개략적으로 예시된다. 이 실시예에서, 전기증착 장치 (700) 는 전기도금 셀들 (707) 의 세트를 갖고, 각각은 한 쌍의 또는 복수의 "듀엣" 구성으로 전기도금 욕을 포함한다. 전기도금 자체 (per se) 에 더하여, 전기증착 장치 (700) 는 예를 들어, 스핀-린싱, 스핀-건조, 금속 및 실리콘 습식 에칭, 무전해 디포지션 (electroless deposition), 사전-웨팅 (pre-wetting) 및 사전-화학 처리, 환원, 어닐링, 포토레지스트 스트립핑, 및 표면 사전-활성화와 같은, 다양한 다른 전기도금 관련 프로세스들 및 하위-단계들을 수행할 수도 있다. 다양한 실시예들에서, 전기증착 장치 (700) 는 기판의 표면 상에 존재하는 표면 옥사이드들을 환원하거나 그렇지 않으면 제거하기 위해 (예를 들어, 수소-함유 플라즈마로의 노출, 또는 본 명세서에 언급된 임의의 다른 전처리들을 통해) 기판을 전처리하도록 구성된 하나 이상의 모듈들을 포함할 수도 있다. 장치는 진공 하에서 전처리 모듈로부터 전기도금 모듈로 기판을 이송하기 적합한 로드록을 포함할 수도 있고 또는 포함하지 않을 수도 있다. 전기증착 장치 (700) 는 위에서 아래로 보아 도 7에 개략적으로 도시되고, 단일 레벨 또는 "플로어 (floor)"만이 도면에 드러나지만, 이러한 장치, 예를 들어, Novellus SabreTM 3D 툴이 각각의 상단에 "적층되고", 각각 동일하거나 상이한 타입들의 프로세싱 스테이션들을 잠재적으로 갖는, 2 이상의 레벨들을 가질 수 있다는 것이 당업자에게 용이하게 이해될 것이다.
도 7을 다시 한번 참조하면, 전기도금될 기판들 (706) 은 일반적으로 프론트 엔드 로딩 (front end loading) FOUP (701) 을 통해 전기증착 장치 (700) 로 피딩되고, 그리고, 이 예에서, FOUP로부터 일 스테이션으로부터 또 다른 액세스가능 스테이션들―2 개의 프론트-엔드 액세스가능 스테이션들 (704) 및 또한 2 개의 프론트-엔드 액세스가능 스테이션들 (708) 이 이 예에서 도시됨―로 다차원들의 스핀들 (703) 에 의해 구동된 기판 (706) 을 철수 (retract) 및 이동시킬 수 있는 프론트-엔드 로봇 (702) 을 통해 전기증착 장치 (700) 의 주 기판 프로세싱 영역으로 움직이게 된다. 프론트-엔드 액세스가능 스테이션들 (704 및 708) 은 예를 들어, 전처리 스테이션들, 및 SRD (spin rinse drying) 스테이션들을 포함할 수도 있다. 프론트-엔드 로봇 (702) 의 좌우로 (from side-to-side) 측방향 이동은 로봇 트랙 (702a) 을 활용하여 달성된다. 기판들 (706) 각각은 모터 (미도시) 에 연결된 스핀들 (703) 에 의해 구동된 컵/콘 어셈블리 (미도시) 에 의해 홀딩될 수도 있고, 모터는 마운팅 브라켓 (709) 에 부착될 수도 있다. 또한 이 예에서 총 8개의 전기도금 셀들 (707) 에 대해, 4 개의 전기도금 셀들 (707) 의 "듀엣들"이 도시된다. 시스템 제어기 (미도시) 가 전기증착 장치 (700) 의 속성들의 일부 또는 전부를 제어하도록 전기증착 장치 (700) 에 커플링될 수도 있다. 시스템 제어기는 본 명세서에 앞서 기술된 프로세스들에 따른 인스트럭션들을 실행하도록 프로그래밍되거나 달리 구성될 수도 있다.
시스템 제어기
일부 구현예들에서, 제어기는 상술한 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치들에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
특정한 예에서, 시스템 제어기는 도 2와 관련하여 기술된 바와 같이 기판을 이송하고, 기판을 전처리하고, 그리고 기판을 전기도금하도록 구성될 수도 있다. 예를 들어, 시스템 제어기는 기판을 침지하고 침지 동안 그리고/또는 침지 직후 전류 및/또는 전압 응답을 측정하도록 구성될 수도 있다. 시스템 제어기는 또한 타깃 시간의 전류 응답을 문턱값 전류에 비교하도록 구성될 수도 있다. 일부 경우들에서, 시스템 제어기는 타깃 시간에서 전압 응답을 문턱값 전압에 비교하도록 구성될 수도 있다. 일부 경우들에서, 시스템 제어기는 전압 응답이 타깃 전압에 도달하기 위해 걸린 시간을 문턱값 시간에 비교하도록 구성될 수도 있다. 일부 경우들에서, 시스템 제어기는 전류 응답이 타깃 전류에 도달하기 위해 걸린 시간을 문턱값 시간에 비교하도록 구성될 수도 있다. 일부 경우들에서, 시스템 제어기는 최대 전류 응답을 문턱값 최대 전류에 비교하도록 구성될 수도 있다. 일부 경우들에서, 시스템 제어기는 최대 전압 응답을 문턱값 최대 전압에 비교하도록 구성될 수도 있다. 일부 경우들에서, 시스템 제어기는 타깃 시간 프레임에 걸쳐 통합된 전류 응답을 문턱값 통합된 전류에 비교하도록 구성될 수도 있다. 일부 경우들에서, 시스템 제어기는 타깃 시간 프레임에 걸쳐 통합된 전압 응답을 문턱값 통합된 전압에 비교하도록 구성될 수도 있다. 다양한 타깃들 및 문턱값들이 본 명세서에 기술된 캘리브레이션 절차들에 기초하여 선택될 수도 있고, 표면 옥사이드 조건들이 용인할 수 있는 경우들 (예를 들어, 옥사이드가 거의 없거나 전혀 없음) 과 표면 옥사이드 조건들이 용인할 수 없는 경우들 (예를 들어, 특정한 적용예에 대해 너무 많은 옥사이드) 사이를 구별하도록 선택될 수도 있다. 일부 경우들에서, 시스템 제어기는 예를 들어, 전기도금을 개시하기 위해 전기 신호를 인가할 때를 결정하기 위해, 침지 동안/침지 후 시간에서, 옥사이드가 기판 표면 상에 여전히 존재하는지 여부를 결정하도록 구성될 수도 있다. 유사하게, 시스템 제어기는 도 4와 관련하여 기술된 바와 같이, 전처리 조건들의 상이한 세트들을 사용하여, 기판들을 전처리하도록 구성될 수도 있다. 시스템 제어기는 전해질에 기판 각각을 침지하고 발생되는 전류 응답 및/또는 전압 응답을 측정하고, 그리고 어떤 전처리 조건들의 세트들이 표면 옥사이드를 적절히 제거하는데 성공적인지 결정하기 위해 전류 응답 및/또는 전압 응답을 비교하도록 구성될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
상기 기술된 다양한 하드웨어 및 방법 실시예들은 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위한 리소그래픽 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시 그러한 것은 아니지만, 이러한 툴들/프로세스들이 공통 제조 설비에서 함께 사용되거나 실행될 것이다.
막의 리소그래픽 패터닝은 통상적으로 단계 각각이 다수의 가능한 툴들을 사용하여 인에이블되는, 다음 단계들: (1) 스핀-온 또는 스프레이-온 툴을 사용하여 워크피스, 예를 들어, 상부에 형성된 실리콘 나이트라이드 막을 갖는 기판 상에 포토레지스트의 도포하는 동작; (2) 핫 플레이트 또는 노 또는 다른 적합한 경화 툴을 사용하여 포토레지스트를 경화하는 동작; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광 또는 UV 광 또는 x-레이 광에 포토레지스트를 노출하는 동작; (4) 레지스트를 선택적으로 제거하여 습식 벤치 또는 스프레이 현상기와 같은 툴을 사용하여 패터닝하도록 레지스트를 현상하는 동작; (5) 건식 또는 플라즈마-보조 에칭 툴을 사용하여 아래에 놓인 막 또는 워크피스로 레지스트 패턴을 전사하는 동작; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 동작 중 일부 또는 전부를 포함한다. 일부 실시예들에서, 애시가능한 (ashable) 하드마스크 층 (예컨대 비정질 탄소 층) 및 또 다른 적합한 하드마스크 (예컨대 반사방지 층) 가 포토레지스트를 도포하기 전에 증착될 수도 있다.
본 명세서에 기술된 구성들 및/또는 접근방법들이 본질적으로 예시적이고, 다수의 변형들이 가능하기 때문에, 이들 구체적인 실시예들 또는 예들은 제한하는 의미로 고려되지 않는다는 것이 이해된다. 본 명세서에 기술된 특정한 루틴들 또는 방법들이 임의의 수의 프로세싱 전략들 중 하나 이상을 나타낼 수도 있다. 이와 같이, 예시된 다양한 작동들은 예시된 순서로, 다른 순서들로, 동시에 수행될 수도 있고, 또는 일부 경우들에서 생략될 수도 있다. 유사하게, 상기 기술된 프로세스들의 순서는 변화될 수도 있다.
본 개시의 주제는 본 명세서에 개시된 다양한 프로세스들, 시스템들 및 구성들, 및 다른 특징들, 기능들, 작동들, 및/또는 속성들의 모든 신규하고 명백하지 않은 조합들 및 서브-조합들, 뿐만 아니라 이들의 임의의 모든 등가물들을 포함한다.

Claims (21)

  1. 기판이 상기 기판의 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하는 방법에 있어서,
    (a) 전기도금 챔버에 기판을 수용하는 단계;
    (b) 상기 기판을 전해질에 침지하는 단계로서, 상기 기판을 침지하는 동안 그리고/또는 침지한 직후,
    (i) 상기 기판으로 인가된 전류가 제어되거나,
    (ii) 상기 기판과 기준 사이에 인가된 전압이 제어되는, 상기 기판을 전해질에 침지하는 단계;
    (c) 침지하는 동안 그리고/또는 침지한 직후, 전압 응답 또는 전류 응답을 측정하는 단계로서,
    (i) 상기 기판에 인가된 상기 전류가 상기 단계 (b)(i) 에서 제어된다면, 상기 전압 응답이 측정되고, 또는
    (ii) 상기 기판에 인가된 상기 전압이 상기 단계 (b)(ii) 에서 제어된다면 상기 전류 응답이 측정되는, 상기 전압 응답 또는 상기 전류 응답을 측정하는 단계;
    (d) 상기 단계 (c) 에서 측정된 상기 전압 응답 또는 상기 전류 응답을 문턱값 전압, 문턱값 전류, 또는 문턱값 시간에 비교하는 단계로서, 상기 문턱값 전압, 상기 문턱값 전류, 또는 상기 문턱값 시간은 (1) 상기 기판이 상기 기판의 상기 표면 상에 존재하는 상기 용인할 수 없게 많은 양의 옥사이드를 포함하는 경우들과 (2) 상기 기판이 상기 표면 상에 존재하는 용인할 수 있을 정도의 적은 양의 옥사이드를 포함하거나 상기 기판의 상기 표면 상에 옥사이드가 존재하지 않는 경우들 사이를 구별하도록 선택되는, 상기 비교하는 단계; 및
    (e) 상기 단계 (d) 의 상기 비교에 기초하여, 상기 기판이 상기 기판의 상기 표면 상에 상기 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하는 단계를 포함하는, 결정 방법.
  2. 제 1 항에 있어서,
    상기 단계 (b) 동안, 상기 기판에 인가된 상기 전류가 제어되고, 그리고 상기 단계 (c) 동안, 상기 전압 응답이 측정되는, 결정 방법.
  3. 제 2 항에 있어서,
    상기 단계 (b) 동안, 상기 기판에 인가된 상기 전류가 0이 아닌 전류에서 제어되는, 결정 방법.
  4. 제 2 항에 있어서,
    상기 단계 (b) 동안, 상기 기판에 인가된 상기 전류는 0 전류 레벨에서 제어되고, 그리고 상기 단계 (c) 동안, 상기 전압 응답이 측정되고, 상기 전압 응답은 개방 회로 전압 응답인, 결정 방법.
  5. 제 1 항에 있어서,
    상기 단계 (b) 동안, 상기 기판과 상기 기준 사이에 인가된 상기 전압이 제어되고, 그리고 상기 단계 (c) 동안, 상기 전류 응답이 측정되는, 결정 방법.
  6. 제 1 항에 있어서,
    상기 기준은 애노드 또는 기준 전극인, 결정 방법.
  7. 제 1 항에 있어서,
    상기 문턱값 전류, 상기 문턱값 전압, 및/또는 상기 문턱값 시간은 캘리브레이션 절차 (calibration procedure) 에 기초하여 선택되는, 결정 방법.
  8. 제 7 항에 있어서,
    상기 캘리브레이션 절차는,
    (f) 복수의 캘리브레이션 기판들을 전처리하는 단계로서, 캘리브레이션 기판 각각이 전처리 조건들의 상이한 세트를 사용하여 전처리되는, 상기 전처리 단계;
    (g) 캘리브레이션 기판 각각을 전해질에 침지하는 단계;
    (h) 캘리브레이션 기판 각각이 전해질에 침지되는 동안 그리고/또는 침지된 직후, 전압 응답 또는 전류 응답을 측정하는 단계; 및
    (i) 상기 문턱값 전류, 문턱값 전압, 및/또는 문턱값 시간을 식별하도록 상기 전압 응답들 또는 상기 전류 응답들을 분석하는 단계를 포함하는, 결정 방법.
  9. 제 8 항에 있어서,
    적어도 하나의 캘리브레이션 기판은 상기 기판의 상기 표면 상에 용인할 수 없게 많은 양으로 옥사이드를 포함하고, 그리고 적어도 하나의 캘리브레이션 기판은 (1) 상기 기판의 상기 표면 상에 용인할 수 있을 정도의 적은 양의 옥사이드를 포함하거나, (2) 상기 기판의 상기 표면 상에 옥사이드를 포함하지 않는, 결정 방법.
  10. 제 1 항에 있어서,
    상기 단계 (c) 에서 측정된 상기 전압 응답 또는 상기 전류 응답은 타깃 시간에 측정되는, 결정 방법.
  11. 제 1 항에 있어서,
    상기 전압 응답 또는 상기 전류 응답이 타깃 전압 또는 타깃 전류에 각각 도달하는 시간을 결정하기 위해 상기 단계 (c) 에서 측정된 상기 전압 응답 또는 상기 전류 응답을 분석하는 단계를 더 포함하고, 상기 단계 (d) 는 상기 전압 응답 또는 상기 전류 응답이 상기 타깃 전압 또는 상기 타깃 전류에 각각 도달하는 상기 시간을 상기 문턱값 시간에 비교하는 단계를 포함하는, 결정 방법.
  12. 제 1 항에 있어서,
    상기 단계 (c) 에서 측정된 최대 전압 응답 또는 최대 전류 응답을 결정하는 단계를 더 포함하고, 상기 문턱값 전압 또는 상기 문턱값 전류는 문턱값 최대 전압 또는 문턱값 최대 전류에 각각 대응하고, 그리고 상기 단계 (d) 는 상기 최대 전압 응답을 상기 문턱값 최대 전압에 비교하는 단계 또는 상기 최대 전류 응답을 상기 문턱값 최대 전류에 비교하는 단계를 포함하는, 결정 방법.
  13. 제 1 항에 있어서,
    상기 단계 (c) 에서 측정된 상기 전압 응답 또는 상기 전류 응답을 타깃 시간 프레임에 걸쳐 통합함으로써 통합된 전압 응답 또는 통합된 전류 응답을 결정하는 단계를 더 포함하고, 상기 문턱값 전압 또는 상기 문턱값 전류는 문턱값 통합된 전압 또는 문턱값 통합된 전류에 각각 대응하고, 상기 단계 (d) 는 상기 통합된 전압 응답을 상기 문턱값 통합된 전압에 비교하는 단계 또는 상기 통합된 전류 응답을 상기 문턱값 통합된 전류에 비교하는 단계를 포함하는, 결정 방법.
  14. 제조 기판의 표면으로부터 옥사이드를 제거하기 위한 전처리 조건들을 선택하는 방법에 있어서,
    (a) 복수의 캘리브레이션 기판들을 제공하는 단계;
    (b) 전처리되는 캘리브레이션 기판 각각의 표면으로부터 옥사이드를 적어도 부분적으로 제거하도록 상기 캘리브레이션 기판들 중 적어도 일부를 전처리하는 단계로서, 전처리되는 상기 캘리브레이션 기판들은 전처리 조건들의 상이한 세트들을 사용하여 전처리되는, 상기 캘리브레이션 기판들 중 적어도 일부를 전처리하는 단계;
    (c) 캘리브레이션 기판 각각을 전해질에 침지하는 단계;
    (d) 캘리브레이션 기판 각각이 전해질에 침지되는 동안 그리고/또는 침지된 직후 전압 응답 또는 전류 응답을 측정하는 단계;
    (e) 관련한 캘리브레이션 기판의 상기 표면으로부터 옥사이드의 적절한 제거를 발생시키는 전처리 조건들의 세트들을 식별하도록 상기 단계 (d) 에서 측정된 상기 전압 응답들 또는 상기 전류 응답들을 분석하는 단계; 및
    (f) 상기 단계 (e) 의 상기 분석에 기초하여 제조 기판의 상기 표면으로부터 옥사이드를 제거하기 위한 전처리 조건들을 선택하는 단계를 포함하는, 전처리 조건들 선택 방법.
  15. 제 14 항에 있어서,
    적어도 하나의 캘리브레이션 기판은 전처리되지 않는, 전처리 조건들 선택 방법.
  16. 제 14 항에 있어서,
    적어도 하나의 캘리브레이션 기판은 상단에 의도적으로 (purposely) 증착된 옥사이드 층을 포함하는, 전처리 조건들 선택 방법.
  17. 제 14 항에 있어서,
    적어도 하나의 캘리브레이션 기판은 전처리되지 않고, 그리고 적어도 하나의 캘리브레이션 기판은 그 표면으로부터 상기 옥사이드를 완전히 제거하도록 전처리되는, 전처리 조건들 선택 방법.
  18. 제 14 항에 있어서,
    상기 제조 기판을 전기도금하는 단계를 더 포함하고, 캘리브레이션 기판 각각이 침지되는 상기 전해질의 조성은 상기 제조 기판이 전기도금되는 전해질의 조성으로부터 실질적으로 가변하지 않고, 상기 캘리브레이션 기판들의 직경은 상기 제조 기판의 직경으로부터 실질적으로 가변하지 않고, 상기 캘리브레이션 기판들 상의 시드 층의 조성은 상기 제조 기판 상의 시드 층의 조성으로부터 실질적으로 가변하지 않고, 상기 캘리브레이션 기판들 상의 상기 시드 층의 두께는 상기 제조 기판의 상기 시드 층의 두께로부터 실질적으로 가변하지 않고, 침지 동안 그리고/또는 침지 직후, 있다면, 상기 캘리브레이션 기판들에 인가된 전류 및/또는 전압의 크기는, 침지 동안 그리고/또는 침지 직후, 있다면, 상기 제조 기판에 인가된 전류 및/또는 전압의 크기로부터 실질적으로 가변하지 않고, 상기 캘리브레이션 기판들을 침지하기 위해 사용된 침지의 수직 속도는 상기 제조 기판을 침지하기 위해 사용된 침지의 수직 속도로부터 실질적으로 가변하지 않고, 상기 캘리브레이션 기판들을 침지하기 위해 사용된 틸팅 각도 및 틸팅 속도는 상기 제조 기판을 침지하기 위해 사용된 틸팅 각도 및 틸팅 속도로부터 실질적으로 가변하지 않고, 그리고 침지 동안 상기 캘리브레이션 기판들을 스핀시키도록 사용된 회전 레이트는 침지 동안 상기 제조 기판을 스핀시키도록 사용된 회전 레이트로부터 실질적으로 가변하지 않는, 전처리 조건들 선택 방법.
  19. 제 14 항에 있어서,
    상기 단계 (c) 동안, 캘리브레이션 기판 각각에 인가된 상기 전류가 제어되고, 그리고 상기 단계 (d) 동안, 상기 전압 응답이 측정되는, 전처리 조건들 선택 방법.
  20. 제 14 항에 있어서,
    상기 단계 (c) 동안, 캘리브레이션 기판 각각에 인가된 상기 전압이 제어되고, 그리고 상기 단계 (d) 동안, 상기 전류 응답이 측정되는, 전처리 조건들 선택 방법.
  21. 기판이 상기 기판의 표면 상에 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하도록 구성된 전기도금 장치에 있어서,
    전해질을 홀딩하도록 구성된 전기도금 챔버;
    (1) 상기 기판에 전류 및/또는 전압을 인가하고 그리고 (2) 상기 인가된 전류 및/또는 상기 인가된 전압에 응답하여 전압 응답 및/또는 전류 응답을 측정하도록 구성된, 전력 공급부;
    제어기를 포함하고,
    상기 제어기는,
    (a) 전기도금 챔버에 기판을 수용하는 동작;
    (b) 상기 기판을 전해질에 침지하는 동작으로서, 상기 기판을 침지하는 동안 그리고/또는 침지한 직후,
    (i) 상기 기판으로 인가된 전류가 제어되거나,
    (ii) 상기 기판과 기준 사이에 인가된 전압이 제어되는, 상기 기판을 전해질에 침지하는 동작;
    (c) 침지하는 동안 그리고/또는 침지한 직후, 전압 응답 또는 전류 응답을 측정하는 동작으로서,
    (i) 상기 기판에 인가된 상기 전류가 상기 동작 (b)(i) 에서 제어된다면, 상기 전압 응답이 측정되고, 또는
    (ii) 상기 기판에 인가된 상기 전압이 상기 동작 (b)(ii) 에서 제어된다면 상기 전류 응답이 측정되는, 상기 전압 응답 또는 상기 전류 응답을 측정하는 동작;
    (d) 상기 동작 (c) 에서 측정된 상기 전압 응답 또는 상기 전류 응답을 문턱값 전압, 문턱값 전류, 또는 문턱값 시간에 비교하는 동작으로서, 상기 문턱값 전압, 상기 문턱값 전류, 또는 상기 문턱값 시간은 (1) 상기 기판이 상기 기판의 상기 표면 상에 존재하는 상기 용인할 수 없게 많은 양의 옥사이드를 포함하는 경우들과 (2) 상기 기판이 상기 표면 상에 존재하는 용인할 수 있을 정도의 적은 양의 옥사이드를 포함하거나 상기 기판의 상기 표면 상에 옥사이드가 존재하지 않는 경우들 사이를 구별하도록 선택되는, 상기 비교하는 동작; 및
    (e) 상기 동작 (d) 의 상기 비교에 기초하여, 상기 기판이 상기 기판의 상기 표면 상에 상기 용인할 수 없게 많은 양의 옥사이드를 포함하는지 여부를 결정하는 동작을 위한 실행가능한 인스트럭션들을 포함하는, 전기도금 장치.
KR1020197031282A 2017-03-30 2018-03-29 전기도금 동안 시드 층들 상의 표면 옥사이드 모니터링 KR20190126179A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/475,022 US10443146B2 (en) 2017-03-30 2017-03-30 Monitoring surface oxide on seed layers during electroplating
US15/475,022 2017-03-30
PCT/US2018/025265 WO2018183755A1 (en) 2017-03-30 2018-03-29 Monitoring surface oxide on seed layers during electroplating

Publications (1)

Publication Number Publication Date
KR20190126179A true KR20190126179A (ko) 2019-11-08

Family

ID=63672992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197031282A KR20190126179A (ko) 2017-03-30 2018-03-29 전기도금 동안 시드 층들 상의 표면 옥사이드 모니터링

Country Status (5)

Country Link
US (2) US10443146B2 (ko)
KR (1) KR20190126179A (ko)
CN (2) CN117758348A (ko)
TW (1) TWI766974B (ko)
WO (1) WO2018183755A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102306152B1 (ko) * 2021-03-19 2021-09-28 한국지질자원연구원 산소센서를 이용한 금속산화물의 용해도 분석방법, 산소센서를 이용한 금속산화물의 용해도 분석장치, 산소센서를 이용한 금속제련장치 및 산소센서를 이용한 금속제련방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
TWI737996B (zh) * 2019-05-16 2021-09-01 華景電通股份有限公司 晶圓載具監控系統及其監控方法

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495558A (en) 1982-06-25 1985-01-22 General Electric Company Method and apparatus for determining oxide film thickness
JPS60250686A (ja) 1984-05-25 1985-12-11 日本碍子株式会社 セラミツク配線基板の製造方法
JPS61176192A (ja) 1985-01-31 1986-08-07 株式会社日立製作所 銅と樹脂との接着方法
US4904621A (en) 1987-07-16 1990-02-27 Texas Instruments Incorporated Remote plasma generation process using a two-stage showerhead
JPH0713304B2 (ja) 1987-12-14 1995-02-15 日立化成工業株式会社 銅の表面処理法
JPH069309B2 (ja) 1989-09-22 1994-02-02 株式会社日立製作所 プリント回路板、その製造方法および製造装置
US5252196A (en) 1991-12-05 1993-10-12 Shipley Company Inc. Copper electroplating solutions and processes
US5900186A (en) 1995-12-19 1999-05-04 Morton International, Inc. Composition and method for reducing copper oxide to metallic copper
US5711851A (en) 1996-07-12 1998-01-27 Micron Technology, Inc. Process for improving the performance of a temperature-sensitive etch process
WO1998016885A1 (en) * 1996-10-15 1998-04-23 Ecrm, Incorporated Transferring data from disk storage directly to a peripheral device
US6616767B2 (en) 1997-02-12 2003-09-09 Applied Materials, Inc. High temperature ceramic heater assembly with RF capability
US6126798A (en) 1997-11-13 2000-10-03 Novellus Systems, Inc. Electroplating anode including membrane partition system and method of preventing passivation of same
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6107192A (en) 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6555170B2 (en) 1998-01-30 2003-04-29 Duratech Industries, Inc. Pre-plate treating system
US6197181B1 (en) 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
US6565729B2 (en) 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
JP3137087B2 (ja) 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法
US6319384B1 (en) 1998-10-14 2001-11-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6793796B2 (en) 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6402923B1 (en) 2000-03-27 2002-06-11 Novellus Systems Inc Method and apparatus for uniform electroplating of integrated circuits using a variable field shaping element
US20010049181A1 (en) 1998-11-17 2001-12-06 Sudha Rathi Plasma treatment for cooper oxide reduction
US6355571B1 (en) 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6258220B1 (en) 1998-11-30 2001-07-10 Applied Materials, Inc. Electro-chemical deposition system
JP3217319B2 (ja) 1998-12-11 2001-10-09 松下電器産業株式会社 半導体装置の製造方法
US6255217B1 (en) 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
US6232230B1 (en) 1999-01-05 2001-05-15 Advanced Micro Devices, Inc. Semiconductor interconnect interface processing by high temperature deposition
JP2000208627A (ja) 1999-01-19 2000-07-28 Hitachi Ltd 半導体装置の製造方法
KR100665745B1 (ko) 1999-01-26 2007-01-09 가부시키가이샤 에바라 세이사꾸쇼 구리도금방법 및 그 장치
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
JP2001040480A (ja) 1999-05-21 2001-02-13 Ebara Corp 基板処理装置及び方法
US6417366B2 (en) * 1999-06-24 2002-07-09 Abbott Laboratories Preparation of quinoline-substituted carbonate and carbamate derivatives
US6123775A (en) 1999-06-30 2000-09-26 Lam Research Corporation Reaction chamber component having improved temperature uniformity
US6222166B1 (en) 1999-08-09 2001-04-24 Watlow Electric Manufacturing Co. Aluminum substrate thick film heater
TW469491B (en) 1999-11-18 2001-12-21 Tokyo Electron Ltd Silylation treatment unit and method
US6352938B2 (en) 1999-12-09 2002-03-05 United Microelectronics Corp. Method of removing photoresist and reducing native oxide in dual damascene copper process
JP3907151B2 (ja) 2000-01-25 2007-04-18 株式会社東芝 半導体装置の製造方法
WO2001059825A1 (en) 2000-02-08 2001-08-16 Matrix Integrated Systems, Inc. Method for removing photoresist and residues from semiconductor device surfaces
JP3979791B2 (ja) 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
AUPQ667800A0 (en) 2000-04-04 2000-05-04 Chubpak Australia Pty Ltd Detection method
US6417092B1 (en) 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
US20050006245A1 (en) 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
JP2002004048A (ja) 2000-06-20 2002-01-09 Ebara Corp 成膜方法及び装置
US6602653B1 (en) 2000-08-25 2003-08-05 Micron Technology, Inc. Conductive material patterning methods
US20020074242A1 (en) * 2000-10-13 2002-06-20 Shipley Company, L.L.C. Seed layer recovery
US20020134684A1 (en) * 2000-10-25 2002-09-26 Shipley Company, L.L.C. Seed layer processes
US6610192B1 (en) 2000-11-02 2003-08-26 Shipley Company, L.L.C. Copper electroplating
CN1317423C (zh) 2000-11-14 2007-05-23 积水化学工业株式会社 常压等离子体处理方法及其装置
KR100382725B1 (ko) 2000-11-24 2003-05-09 삼성전자주식회사 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법
US6440291B1 (en) 2000-11-30 2002-08-27 Novellus Systems, Inc. Controlled induction by use of power supply trigger in electrochemical processing
US6432821B1 (en) 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating
US6464779B1 (en) 2001-01-19 2002-10-15 Novellus Systems, Inc. Copper atomic layer chemical vapor desposition
US20030213561A1 (en) 2001-03-12 2003-11-20 Selwyn Gary S. Atmospheric pressure plasma processing reactor
US7005372B2 (en) 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6800187B1 (en) 2001-05-31 2004-10-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating wafers
US6673721B1 (en) 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6579730B2 (en) 2001-07-18 2003-06-17 Applied Materials, Inc. Monitoring process for oxide removal
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US7070687B2 (en) 2001-08-14 2006-07-04 Intel Corporation Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US6664122B1 (en) 2001-10-19 2003-12-16 Novellus Systems, Inc. Electroless copper deposition method for preparing copper seed layers
US7609512B2 (en) * 2001-11-19 2009-10-27 Otter Products, Llc Protective enclosure for electronic device
JP4293752B2 (ja) 2002-02-28 2009-07-08 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US6764952B1 (en) 2002-03-13 2004-07-20 Novellus Systems, Inc. Systems and methods to retard copper diffusion and improve film adhesion for a dielectric barrier on copper
KR100465063B1 (ko) 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6720204B2 (en) 2002-04-11 2004-04-13 Chartered Semiconductor Manufacturing Ltd. Method of using hydrogen plasma to pre-clean copper surfaces during Cu/Cu or Cu/metal bonding
US6967166B2 (en) * 2002-04-12 2005-11-22 Asm Nutool, Inc. Method for monitoring and controlling force applied on workpiece surface during electrochemical mechanical processing
US20040000488A1 (en) 2002-06-28 2004-01-01 Applied Materials, Inc. CU ECP planarization by insertion of polymer treatment step between gap fill and bulk fill steps
US7897198B1 (en) 2002-09-03 2011-03-01 Novellus Systems, Inc. Electroless layer plating process and apparatus
US7001641B2 (en) 2002-09-23 2006-02-21 Intel Corporation Seed layer treatment
US20040118697A1 (en) 2002-10-01 2004-06-24 Applied Materials, Inc. Metal deposition process with pre-cleaning before electrochemical deposition
US20040069651A1 (en) * 2002-10-15 2004-04-15 Applied Materials, Inc. Oxide treatment and pressure control for electrodeposition
US6699380B1 (en) 2002-10-18 2004-03-02 Applied Materials Inc. Modular electrochemical processing system
EP1422320A1 (en) 2002-11-21 2004-05-26 Shipley Company, L.L.C. Copper electroplating bath
US6962873B1 (en) 2002-12-10 2005-11-08 Novellus Systems, Inc. Nitridation of electrolessly deposited cobalt
US6743719B1 (en) 2003-01-22 2004-06-01 Texas Instruments Incorporated Method for forming a conductive copper structure
US8241701B2 (en) 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
US20070048447A1 (en) 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
WO2004070811A1 (ja) 2003-02-06 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 半導体製造装置
US6902605B2 (en) 2003-03-06 2005-06-07 Blue29, Llc Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
KR100498494B1 (ko) 2003-04-08 2005-07-01 삼성전자주식회사 회전 이동 방식의 원격 플라즈마 강화 세정 장치
US7265061B1 (en) 2003-05-09 2007-09-04 Novellus Systems, Inc. Method and apparatus for UV exposure of low dielectric constant materials for porogen removal and improved mechanical properties
US6844258B1 (en) 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
JP2004342750A (ja) 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
US7270734B1 (en) * 2003-06-06 2007-09-18 Technic, Inc. Near neutral pH cleaning/activation process to reduce surface oxides on metal surfaces prior to electroplating
US20060283716A1 (en) 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
US7067407B2 (en) 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
JP4467571B2 (ja) 2003-09-19 2010-05-26 アプライド マテリアルズ インコーポレイテッド 無電解堆積のエンドポイントを検出するための装置および方法
US7204639B1 (en) * 2003-09-26 2007-04-17 Lam Research Corporation Method and apparatus for thin metal film thickness measurement
US8158532B2 (en) 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7094613B2 (en) 2003-10-21 2006-08-22 Applied Materials, Inc. Method for controlling accuracy and repeatability of an etch process
US7405157B1 (en) 2003-11-10 2008-07-29 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7879218B1 (en) 2003-12-18 2011-02-01 Novellus Systems, Inc. Deposit morphology of electroplated copper
JP2005244178A (ja) 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
TWI249789B (en) 2004-04-23 2006-02-21 United Microelectronics Corp Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene structures
US7232513B1 (en) 2004-06-29 2007-06-19 Novellus Systems, Inc. Electroplating bath containing wetting agent for defect reduction
US7442267B1 (en) 2004-11-29 2008-10-28 Novellus Systems, Inc. Anneal of ruthenium seed layer to improve copper plating
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US7288479B2 (en) 2005-03-31 2007-10-30 Tokyo Electron Limited Method for forming a barrier/seed layer for copper metallization
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
JP2006344762A (ja) 2005-06-09 2006-12-21 Renesas Technology Corp 半導体集積回路装置の製造方法
US7941039B1 (en) 2005-07-18 2011-05-10 Novellus Systems, Inc. Pedestal heat transfer and temperature control
FR2890983B1 (fr) 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
US7662253B2 (en) 2005-09-27 2010-02-16 Lam Research Corporation Apparatus for the removal of a metal oxide from a substrate and methods therefor
US20070080067A1 (en) 2005-10-07 2007-04-12 Applied Materials, Inc. Pre-treatment to eliminate the defects formed during electrochemical plating
US7456102B1 (en) 2005-10-11 2008-11-25 Novellus Systems, Inc. Electroless copper fill process
US7605082B1 (en) 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
JP4913490B2 (ja) 2006-07-18 2012-04-11 株式会社山武 容量式電磁流量計
US7795160B2 (en) 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
KR101455955B1 (ko) 2006-08-30 2014-10-31 램 리써치 코포레이션 인터페이스 가공을 위한 제어 분위기 시스템
US20080081464A1 (en) 2006-09-29 2008-04-03 Tokyo Electron Limited Method of integrated substrated processing using a hot filament hydrogen radical souce
US7851232B2 (en) 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US8205625B2 (en) 2006-11-28 2012-06-26 Ebara Corporation Apparatus and method for surface treatment of substrate, and substrate processing apparatus and method
US7794530B2 (en) 2006-12-22 2010-09-14 Lam Research Corporation Electroless deposition of cobalt alloys
CN101211818B (zh) * 2006-12-26 2010-04-07 中芯国际集成电路制造(上海)有限公司 半导体集成电路的互连结构填隙铜镀的方法与结构
US7470617B2 (en) 2007-03-01 2008-12-30 Intel Corporation Treating a liner layer to reduce surface oxides
US7799684B1 (en) 2007-03-05 2010-09-21 Novellus Systems, Inc. Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US8372754B2 (en) 2007-04-11 2013-02-12 Micron Technology, Inc. Methods for removing photoresist defects and a method for processing a semiconductor device structure
US7709400B2 (en) 2007-05-08 2010-05-04 Lam Research Corporation Thermal methods for cleaning post-CMP wafers
US8137467B2 (en) 2007-10-16 2012-03-20 Novellus Systems, Inc. Temperature controlled showerhead
US8673080B2 (en) 2007-10-16 2014-03-18 Novellus Systems, Inc. Temperature controlled showerhead
US8470390B2 (en) 2008-01-11 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Oxidation-free copper metallization process using in-situ baking
US7964506B1 (en) 2008-03-06 2011-06-21 Novellus Systems, Inc. Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
CN101551352A (zh) 2008-04-03 2009-10-07 富准精密工业(深圳)有限公司 检测铝阳极氧化皮膜出现疮孔的装置及其方法
US7951695B2 (en) 2008-05-22 2011-05-31 Freescale Semiconductor, Inc. Method for reducing plasma discharge damage during processing
US8288288B1 (en) 2008-06-16 2012-10-16 Novellus Systems, Inc. Transferring heat in loadlocks
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US8033771B1 (en) 2008-12-11 2011-10-11 Novellus Systems, Inc. Minimum contact area wafer clamping with gas flow for rapid wafer cooling
KR101087168B1 (ko) 2009-01-02 2011-11-25 서울대학교산학협력단 헤어핀 모양의 ｒｎａ에 특이적으로 결합하는 양면성 펩타이드의 탐색 방법
TW201044462A (en) 2009-01-22 2010-12-16 Tokyo Electron Ltd A method for manufacturing semiconductor devices
US20100317198A1 (en) 2009-06-12 2010-12-16 Novellus Systems, Inc. Remote plasma processing of interface surfaces
US8084339B2 (en) 2009-06-12 2011-12-27 Novellus Systems, Inc. Remote plasma processing of interface surfaces
US9455139B2 (en) 2009-06-17 2016-09-27 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US8962085B2 (en) 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
US9034142B2 (en) 2009-12-18 2015-05-19 Novellus Systems, Inc. Temperature controlled showerhead for high temperature operations
US8119522B1 (en) 2010-11-08 2012-02-21 International Business Machines Corporation Method of fabricating damascene structures
JP2012174845A (ja) 2011-02-21 2012-09-10 Tokyo Electron Ltd 成膜方法及び半導体装置の製造方法
US8371567B2 (en) 2011-04-13 2013-02-12 Novellus Systems, Inc. Pedestal covers
US20140209471A1 (en) * 2011-09-08 2014-07-31 Clear Metals, Inc. Forming an oxide layer on a flat conductive surface
CN103313402B (zh) * 2012-03-16 2016-12-14 华为技术有限公司 一种上行资源分配的方法、装置及系统
WO2014014907A1 (en) 2012-07-16 2014-01-23 Mattson Technology, Inc. Method for high aspect ratio photoresist removal in pure reducing plasma
FR2995912B1 (fr) 2012-09-24 2014-10-10 Alchimer Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere
US20140199497A1 (en) 2013-01-14 2014-07-17 Tighe A. Spurlin Methods for reducing metal oxide surfaces to modified metal surfaces
US9070750B2 (en) 2013-03-06 2015-06-30 Novellus Systems, Inc. Methods for reducing metal oxide surfaces to modified metal surfaces using a gaseous reducing environment
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US20150072538A1 (en) 2013-09-06 2015-03-12 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US9449808B2 (en) 2013-05-29 2016-09-20 Novellus Systems, Inc. Apparatus for advanced packaging applications
JP6209122B2 (ja) 2014-04-02 2017-10-04 株式会社日立ハイテクノロジーズ 孔形成方法及び測定装置
US20150299886A1 (en) 2014-04-18 2015-10-22 Lam Research Corporation Method and apparatus for preparing a substrate with a semi-noble metal layer
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
US20150376792A1 (en) 2014-06-30 2015-12-31 Lam Research Corporation Atmospheric plasma apparatus for semiconductor processing
US20160111342A1 (en) 2014-10-17 2016-04-21 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102306152B1 (ko) * 2021-03-19 2021-09-28 한국지질자원연구원 산소센서를 이용한 금속산화물의 용해도 분석방법, 산소센서를 이용한 금속산화물의 용해도 분석장치, 산소센서를 이용한 금속제련장치 및 산소센서를 이용한 금속제련방법

Also Published As

Publication number Publication date
CN110622288A (zh) 2019-12-27
CN117758348A (zh) 2024-03-26
US20180282894A1 (en) 2018-10-04
US20190390361A1 (en) 2019-12-26
CN110622288B (zh) 2023-12-01
TWI766974B (zh) 2022-06-11
US11208732B2 (en) 2021-12-28
WO2018183755A1 (en) 2018-10-04
US10443146B2 (en) 2019-10-15
TW201900944A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US10689774B2 (en) Control of current density in an electroplating apparatus
US6428673B1 (en) Apparatus and method for electrochemical processing of a microelectronic workpiece, capable of modifying processing based on metrology
US11078591B2 (en) Process for optimizing cobalt electrofill using sacrificial oxidants
US6747734B1 (en) Apparatus and method for processing a microelectronic workpiece using metrology
US20170299524A1 (en) Remote detection of plating on wafer holding apparatus
US10774438B2 (en) Monitoring electrolytes during electroplating
US11208732B2 (en) Monitoring surface oxide on seed layers during electroplating
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
KR20220038163A (ko) 발전된 패키징 애플리케이션을 위한 차동 대비 도금
CN110799833A (zh) 对晶片保持设备上的电镀的远程检测
US10508351B2 (en) Layer-by-layer deposition using hydrogen
US11225727B2 (en) Control of current density in an electroplating apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal