CN101211818B - 半导体集成电路的互连结构填隙铜镀的方法与结构 - Google Patents

半导体集成电路的互连结构填隙铜镀的方法与结构 Download PDF

Info

Publication number
CN101211818B
CN101211818B CN2006101488075A CN200610148807A CN101211818B CN 101211818 B CN101211818 B CN 101211818B CN 2006101488075 A CN2006101488075 A CN 2006101488075A CN 200610148807 A CN200610148807 A CN 200610148807A CN 101211818 B CN101211818 B CN 101211818B
Authority
CN
China
Prior art keywords
copper
crystal layer
inculating crystal
coating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101488075A
Other languages
English (en)
Other versions
CN101211818A (zh
Inventor
向阳辉
姜庆堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2006101488075A priority Critical patent/CN101211818B/zh
Publication of CN101211818A publication Critical patent/CN101211818A/zh
Application granted granted Critical
Publication of CN101211818B publication Critical patent/CN101211818B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

一种用于形成包含互连结构(例如,铜双金属镶嵌)的集成电路器件的方法。所述方法包括提供一个衬底,以及形成一个中间电介质层覆盖在该衬底上。所述方法还包括图案化中间电介质层以形成一个接触结构,以及形成一个阻挡金属层覆盖在该接触结构上。所述方法包括形成一个包括含铜物质的籽晶层覆盖在所述阻挡金属层之上,以及应用一种含氧物质来处理所述籽晶层,以引起在所述籽晶层上形成预定厚度的氧化物层。在衬底从作用籽晶层的步骤进行转移时,所述方法使用所述氧化物层来保护所述籽晶层免受污染,以及将液态的含铜材料接触覆盖在氧化物层上以溶解该氧化物层,同时使用铜镀工艺形成一定厚度的含铜材料以开始填充所述接触结构。

Description

半导体集成电路的互连结构填隙铜镀的方法与结构
技术领域
本发明一般地涉及集成电路以及制造电子器件的集成电路加工方法。更具体地说,本发明涉及用于制造具有改进的填隙特性的金属互连结构的方法与器件。
背景技术
本发明涉及集成电路及其制造半导体器件的加工方法。更具体地说,本发明提供了一种用于制造具有改进的填隙特性的金属互连结构的方法与器件。仅仅作为示例,本发明已应用于铜金属结构,例如用于高级信号处理器件的双金属镶嵌结构。但是应当认识到,本发明具有更宽泛的适用范围。例如,本发明可以应用于微处理器器件、存储器器件、专用集成电路器件以及多种其它互连结构。
集成电路(或“IC”)已经从在单个硅晶片上制备的少数互连的器件发展成为数以百万计的器件。当前IC提供的性能和复杂度远远超出了最初的预想。为了在复杂度和电路密度(即,在给定的芯片面积上能够封装的器件数目)方面获得进步,最小器件的特征尺寸(又被称为器件“几何图形”)伴随每一代集成电路而变得更小。现在制备的半导体器件的特征尺寸小于1/4微米。
逐渐提高的电路密度不但改进了IC的复杂度和性能,而且为消费者提供了较低成本的零部件。IC制造设备可能花费几亿甚至几十亿美元。每个制造设备将具有一定的晶圆生产量,而在每个晶圆上将有一定数量的IC。因此,通过使IC的个体器件变得更小,可以在每个晶圆上制备更多的器件,从而提高制造设备的产量。将器件做的更小非常具有挑战性,因为在IC制造过程中使用的每道工艺都有一个极限。也就是说,一个给定的工艺通常只能作到某一特征尺寸,之后要么需要改变工艺,要么需要改变器件布局。这样极限的一个示例是形成交替的金属与电介质层,其中金属层之间没有干扰形式的相互作用。
仅仅作为示例,自从在第一代集成电路器件中使用了金属层之来,铝金属层就一直作为半导体器件的材料选择。Robert Noyce已经使用具有含铝材料的互连元件来描述了上述第一代集成电路器件。铝作为选择是因为它具有很好的导电性,并且能紧密结合到电介质材料和半导体材料。最近,铝金属层已经部分地由铜互连代替。铜互连和低k电介质材料一起使用来形成改进的传统半导体器件。铜具有比铝改进的电阻值,用以高速传播信号通过铜互连。随着器件变得更小以及集成的要求提高,铜和低k电介质材料中的局限包括铜膜中很差的填隙特性,会导致空隙和其它不希望有的结构。在本说明书以及下文中将详细描述这些以及其它局限。
从上面可以看出,需要一种改进的技术,用于加工半导体器件。
发明内容
根据本发明,提供了用于制造集成电路的技术。更具体地说,本发明提供了用于制造具有改进的填隙特性的金属互连结构的方法与器件。仅仅作为示例,本发明已应用于铜金属结构,例如用于高级信号处理器件的双金属镶嵌结构。但是应当认识到,本发明具有更宽泛的适用范围。例如,本发明可以应用于微处理器器件、存储器器件、专用集成电路器件以及多种其它互连结构。
在一个具体实施例中,本发明提供了用于形成互连结构(例如,铜)的一种方法。所述方法包括提供一个衬底,例如硅晶圆。所述方法包括形成一个中间电介质层(例如,掺氟二氧化硅玻璃)覆盖在所述衬底上。所述方法图案化所述中间电介质层以形成一个接触结构。所述方法包括形成一个阻挡金属层覆盖在所述接触结构上,并且形成一个包括含铜物质的籽晶层覆盖在所述阻挡金属层之上。所述方法还包括应用一种含氧物质来处理所述籽晶层,以引起在所述籽晶层上形成预定厚度的氧化物层。在所述衬底从作用所述籽晶层的步骤进行转移时,所述方法使用所述氧化物层来保护所述籽晶层免受污染。所述方法随后包括(将含铜材料接触覆盖在所述氧化物层上以溶解所述氧化物层,同时形成一定厚度的含铜材料以填充所述接触结构)使用铜镀浴来溶解所述氧化物层并露出清洁的籽晶层用于铜镀。
在另一个具体实施例中,本发明包括一种用于形成包含互连结构(例如,铜双金属镶嵌)的集成电路器件的方法。所述方法包括提供一个衬底,以及形成一个中间电介质层覆盖在所述衬底上。所述方法还包括图案化所述中间电介质层以形成一个接触结构,以及形成一个阻挡金属层覆盖在所述接触结构上。所述方法包括形成一个包括含铜物质的籽晶层覆盖在所述阻挡金属层之上,以及应用一种含氧物质来处理所述籽晶层,以引起在所述籽晶层上形成预定厚度的氧化物层。在所述衬底从作用所述籽晶层的步骤进行转移时,所述方法使用所述氧化物层来保护所述籽晶层,以及将液态的含铜材料接触覆盖在所述氧化物层上以溶解所述氧化物层,同时使用铜镀工艺形成一定厚度的含铜材料以开始填充所述接触结构。
通过本发明,实现了许多优于传统技术的优点。例如,本技术易于使用依赖于传统技术的工艺。在一些实施例中,本方法提高了每个晶圆上的芯片的器件成品率。此外,本方法提供了与传统工艺相兼容的工艺,而基本不用对现有的设备或工艺进行改动。本发明优选地提供了没有空隙、润湿性(wetability)问题等的改进的接触结构。根据实施例,可以实现一个或多个这些优点。在本说明书的下文中,将详细描述这些以及其它的优点。
参考下文详细的描述和附图,可以更全面地理解本发明的各种其它目的、特征和优点。
附图说明
图1是传统铜互连的互连结构的简化横截面示图;以及
图2至图5图示了根据本发明的实施例的制造互连结构的方法。
具体实施方式
根据本发明,提供了用于制造集成电路的技术。更具体地说,本发明提供了用于制造具有改进的填隙特性的金属互连结构的方法与器件。仅仅作为示例,本发明已应用于铜金属结构,例如用于高级信号处理器件的双金属镶嵌结构。但是应当认识到,本发明具有更宽泛的适用范围。例如,本发明可以应用于微处理器器件、存储器器件、专用集成电路器件以及多种其它互连结构。
图1是传统铜互连的互连结构的简化横截面示图。如图所示,器件100包括一个衬底101,衬底101是硅衬底。所述衬底之上是中间电介质层102。一个接触结构形成在所述电介质层内部。接触结构包括阻挡金属层103、上覆的籽晶层105以及上覆的铜填充层107。如图所示,所述结构还包括由一些有机物质或其它杂质111引起的空隙。在某些实施例中,杂质109可以通过化学机械平坦化等去除。杂质111是难以解决的。这种杂质在形成籽晶层和铜镀的工艺之间在籽晶层的表面聚集,并且导致籽晶层对铜镀浴来说很差的润湿性能力。在本说明书以及下文中将详细说明传统结构的这些以及其他局限。
根据本发明的的形成互连结构的方法可以提供如下:
1.提供一个衬底,例如,硅晶圆;
2.形成一个中间电介质层(例如,FSG)覆盖在所述衬底上;
3.对所述绝缘层进行掩模;
4.图案化所述掩模;
5.在所述中间电介质层上形成图案,以在所述中间电介质层内部形成接触结构;
6.形成一个阻挡金属层覆盖在所述接触结构上;
7.形成一个包括含铜物质的籽晶层覆盖在所述阻挡金属层上;
8.应用一种含氧物质来处理所述籽晶层,以引起在所述籽晶层上形成一个预定厚度的氧化物层;
9.在所述籽晶层沉积之后,在没有破坏真空的条件下维护所述籽晶层与所述氧化物层的形成;
10.在所述衬底从作用所述籽晶层的步骤转移时,使用所述氧化物层保护所述籽晶层;
11.将含铜材料接触于所述氧化物层之上以溶解所述氧化物层,同时形成一定厚度的含铜材料以填充所述接触结构;
12.执行其它所需步骤。
上面的步骤序列提供了根据本发明的实施例的一种方法。如所示,本方法使用的步骤组合包括一种通过使用氧化物覆盖在铜籽晶层之上来形成保护层的方法。在不脱离所附权利要求的范围的条件下,可以增加步骤,去除一个或多个步骤或者以不同的次序规定一个或多个步骤。在本说明书以及下文的详细描述中可以发现本发明的其它细节。
图2至图5图示了根据本发明的实施例的制造互连结构的方法。这些示图仅仅作为示例,而不应作为对这里的权利要求的范围的限制。本领域普通技术人员将能看出许多变化、替换和修改。如图所示,所述方法始于提供一个衬底201(例如,硅晶圆、绝缘体上硅、外延晶圆)。所述方法包括形成一个中间电介质层203(例如,FSG)覆盖在所述衬底上。所述方法图案化所述中间电介质层以形成接触结构204。所述方法包括形成一个阻挡金属层205覆盖在所述接触结构之上。所述阻挡金属层优选为钽、氮化钽或类似的材料。所述阻挡层的厚度在约50埃到约500埃之间。所述方法随后形成一个包括含铜物质的籽晶层207覆盖在所述阻挡金属层之上。所述籽晶层优选为使用物理气相沉积工艺溅射的铜。或者,还可以通过化学气相沉积工艺来沉积铜。籽晶层207厚度为从约500埃到约2000埃。
参考图3,所述方法还包括应用含氧物质313来处理籽晶层,以引起在所述籽晶层上形成预定厚度的氧化物层311。所述籽晶层和氧化物层优选地在没有破坏真空的条件下形成。在衬底从作用所述籽晶层的步骤进行转移的时候,所述方法使用所述氧化物层保护所述籽晶层。这里,真空通常都要受到破坏,并且含有铜籽晶层的衬底被暴露给外部环境。这时,某些杂质315可能附着到氧化物层的表面。
参考图4,该方法随后包括将含铜材料接触于氧化物层之上以溶解该氧化物层,同时形成一定厚度的含铜材料来填充所述接触结构。这里,从铜籽晶层207上溶解掉氧化铜层。杂质405也随着氧化物层的溶解而被去除。氧化铜转变为铜离子和水407,进而可溶。根据应用,通过以下反应409和/或411,氧化铜变成可溶于溶液的铜离子。
Cu2O+2H+→2Cu2++H2O  反应409
CuO+2H+→Cu2++H2O    反应411
所述方法随后电镀铜填充层501覆盖在籽晶层上,这个过程没有杂质和氧化物。优选地在Novellos Sabre或Applied Materials’iECP上使用BKM制法来制备铜填充层。如图所示,填充层503没有空隙,并且优选地没有传统器件结构的一个或多个局限。根据实施例,可以有其它变化、修改和替换。
还应当理解,这里所描述的示例和实施例只是为了说明的目的,本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内,并且也在所附权利要求的范围内。

Claims (16)

1.一种用于形成互连结构的方法,所述方法包括:
提供一个衬底;
形成一个中间电介质层覆盖在所述衬底上;
图案化所述中间电介质层以形成一个接触结构;
形成一个阻挡金属层覆盖在所述接触结构上;
形成一个包括含铜物质的籽晶层覆盖在所述阻挡金属层之上;
应用一种含氧物质来处理所述籽晶层,以引起在所述籽晶层上形成预定厚度的氧化物层;
在所述衬底从处理所述籽晶层的所述步骤进行转移时,使用所述氧化物层来保护所述籽晶层免受污染;以及
将一种含铜材料接触于所述氧化物层之上以溶解所述氧化物层,同时形成一定厚度的含铜材料来填充所述接触结构,
其中在没有破坏真空的条件下,形成所述籽晶层以及应用所述含氧物质。
2.如权利要求1所述的方法,其中使用物理气相沉积或化学气相沉积来沉积所述籽晶层。
3.如权利要求1所述的方法,其中所述籽晶层为从500埃到2000埃。
4.如权利要求1所述的方法,其中所述含铜材料是电镀上的。
5.如权利要求1所述的方法,其中所述含铜材料由大马士革结构提供。
6.如权利要求1所述的方法,其中所述氧来自气态氧。
7.如权利要求1所述的方法,其中所述阻挡金属层是钽或氮化钽。
8.如权利要求1所述的方法,其中所述中间电介质是低k电介质材料。
9.一种用于形成包含互连结构的集成电路器件的方法,所述方法包括:
提供一个衬底;
形成一个中间电介质层覆盖在所述衬底上;
图案化所述中间电介质层以形成一个接触结构;
形成一个阻挡金属层覆盖在所述接触结构上;
形成一个包括含铜物质的籽晶层覆盖在所述阻挡金属层之上;
应用一种含氧物质来处理所述籽晶层,以引起在所述籽晶层上形成预定厚度的氧化物层;
在所述衬底从作用所述籽晶层的所述步骤进行转移时,使用所述氧化物层来保护所述籽晶层;以及
将液态的含铜材料接触于所述氧化物层之上以溶解所述氧化物层,同时使用铜镀工艺形成一定厚度的含铜材料以开始填充所述接触结构,
其中在没有破坏真空的条件下,形成所述籽晶层以及应用所述含氧物质。
10.如权利要求9所述的方法,其中使用物理气相沉积或化学气相沉积来沉积所述籽晶层。
11.如权利要求9所述的方法,其中所述籽晶层为从500埃到2000埃。
12.如权利要求9所述的方法,其中所述含铜材料是电镀上的。
13.如权利要求9所述的方法,其中所述含铜材料由大马士革结构提供。
14.如权利要求9所述的方法,其中所述氧来自气态氧。
15.如权利要求9所述的方法,其中所述阻挡金属层是钽或氮化钽。
16.如权利要求9所述的方法,其中所述中间电介质是低k电介质材料。
CN2006101488075A 2006-12-26 2006-12-26 半导体集成电路的互连结构填隙铜镀的方法与结构 Expired - Fee Related CN101211818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006101488075A CN101211818B (zh) 2006-12-26 2006-12-26 半导体集成电路的互连结构填隙铜镀的方法与结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006101488075A CN101211818B (zh) 2006-12-26 2006-12-26 半导体集成电路的互连结构填隙铜镀的方法与结构

Publications (2)

Publication Number Publication Date
CN101211818A CN101211818A (zh) 2008-07-02
CN101211818B true CN101211818B (zh) 2010-04-07

Family

ID=39611715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101488075A Expired - Fee Related CN101211818B (zh) 2006-12-26 2006-12-26 半导体集成电路的互连结构填隙铜镀的方法与结构

Country Status (1)

Country Link
CN (1) CN101211818B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651117B (zh) * 2008-08-14 2011-06-15 北京北方微电子基地设备工艺研究中心有限责任公司 大马士革互连工艺中的铜金属填充方法
CN102053169B (zh) * 2009-11-10 2014-02-05 中芯国际集成电路制造(上海)有限公司 互连结构失效分析样品的制作方法
CN106158727A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 铜金属化工艺
US10276397B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. CVD metal seed layer
US10443146B2 (en) * 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
US10658315B2 (en) * 2018-03-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer metallic structure and method
KR20210028266A (ko) * 2018-07-26 2021-03-11 램 리써치 코포레이션 재분배 층 프로세스를 위한 대안적인 통합

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1547245A (zh) * 2003-12-16 2004-11-17 上海华虹(集团)有限公司 一种去除铜籽晶表面氧化膜及增强铜层黏附力的前处理工艺
CN1590597A (zh) * 2003-08-29 2005-03-09 中芯国际集成电路制造(上海)有限公司 铜电镀薄膜方法
CN1591856A (zh) * 2003-09-04 2005-03-09 台湾积体电路制造股份有限公司 内联机结构及其制造方法
CN1258814C (zh) * 2001-02-21 2006-06-07 恩益禧电子股份有限公司 半导体器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258814C (zh) * 2001-02-21 2006-06-07 恩益禧电子股份有限公司 半导体器件的制造方法
CN1590597A (zh) * 2003-08-29 2005-03-09 中芯国际集成电路制造(上海)有限公司 铜电镀薄膜方法
CN1591856A (zh) * 2003-09-04 2005-03-09 台湾积体电路制造股份有限公司 内联机结构及其制造方法
CN1547245A (zh) * 2003-12-16 2004-11-17 上海华虹(集团)有限公司 一种去除铜籽晶表面氧化膜及增强铜层黏附力的前处理工艺

Also Published As

Publication number Publication date
CN101211818A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
CN101211818B (zh) 半导体集成电路的互连结构填隙铜镀的方法与结构
US8653664B2 (en) Barrier layers for copper interconnect
US11177167B2 (en) Ultrathin multilayer metal alloy liner for nano Cu interconnects
US9112004B2 (en) Barrier layer for copper interconnect
US6521523B2 (en) Method for forming selective protection layers on copper interconnects
US7867863B2 (en) Method for forming self-aligned source and drain contacts using a selectively passivated metal gate
US20040004288A1 (en) Semiconductor device and manufacturing method of the same
US7470609B2 (en) Semiconductor device and method for manufacturing the same
CN102341903A (zh) 用于互连应用的冗余金属阻挡结构
KR102187709B1 (ko) 커패시터를 갖는 반도체 디바이스의 구조물 및 형성 방법
CN102511078A (zh) 具有铜插塞的半导体器件
CN101123249A (zh) 半导体装置及其制造方法
US20030064582A1 (en) Mask layer and interconnect structure for dual damascene semiconductor manufacturing
US9711398B2 (en) Global dielectric and barrier layer
US20070023868A1 (en) Method of forming copper metal line and semiconductor device including the same
US20090096103A1 (en) Semiconductor device and method for forming barrier metal layer thereof
CN103155107A (zh) 集成电路和互连及其制造方法
US7105928B2 (en) Copper wiring with high temperature superconductor (HTS) layer
WO2009020755A2 (en) Intermetallic conductors
US20150262911A1 (en) Tsv with end cap, method and 3d integrated circuit
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
US20070049008A1 (en) Method for forming a capping layer on a semiconductor device
CN103426816B (zh) 用于高深宽比填充的半导体反流处理
KR101132700B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
TWI835123B (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111128

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111128

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100407

Termination date: 20191226

CF01 Termination of patent right due to non-payment of annual fee