KR20190118914A

KR20190118914A - 공진기 기반 센서 및 그의 감지 방법

Info

Publication number: KR20190118914A
Application number: KR1020180042386A
Authority: KR
Inventors: 이현중; 김이경; 양일석; 양우석; 제창한
Original assignee: 한국전자통신연구원
Priority date: 2018-04-11
Filing date: 2018-04-11
Publication date: 2019-10-21
Also published as: US20190319599A1; US10644668B2; KR102593635B1

Abstract

감지 대상 물질의 물리-화학적 변화에 따라 공진기로부터 출력되는 전류 신호를 증폭하여 발진 전압 신호를 생성하는 단계, 그리고 발진 전압 신호에 기반하여, 공진기의 공진 주파수에 대응하는 클록 및 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계를 통해 감지 대상 물질의 변화를 감지하는 공진기 기반 센서 및 감지 방법이 제공된다.

Description

공진기 기반 센서 및 그의 감지 방법{RESONATOR-BASED SENSOR AND SENSING METHOD THEREOF}

본 기재는 공진기 기반 센서 및 공진기 기반 센서의 감지 방법에 관한 것이다.

전기-기계적(electrochemical) 공진기는 구조체를 구성하는 물질의 물리적 특성, 구조체의 형상, 그리고 구조체 주변의 환경에 따라 다른 공진 주파수(resonant frequency) 및 품질 지수(quality factor, Q-factor)를 갖는다. 구조체 표면에 점착된 물질의 질량에 의해 구조체 전체의 질량이 변화되거나 또는 구조체 주변을 감싸고 있는 물질의 점도 또는 밀도가 변화되면, 공진기 구조체의 공진 주파수및 품질 지수도 따라서 변화된다. 따라서, 이러한 공진기 구조체를 이용하여 발진 회로를 구성하고, 공진기 구조체의 공진 주파수 및 품질 지수의 변화를 전기적으로 측정함으로써, 구조체에 점착되어 있는 물질 또는 구조체를 감싸고 있는 물질의 물리-화학적 변화가 측정될 수 있다. 이때 품질 지수는 공진기 구조체의 전기적 등가 저항에 해당하는 동적 저항(motional resistance)에 반비례하므로, 동적 저항이 정확하게 측정되면 구조체 주변 물질의 점도 또는 밀도의 변화 또한 정확하게 측정될 수 있다. 동적 저항은 공진기를 구동하는 발진 회로의 구동 동작을 방해하는 원인이기도 하기 때문에, 일반적으로 발진 회로에 자동 이득 제어(automatic gain control, AGC) 회로가 추가되어 출력 신호의 안정적인 발진이 유지될 수 있다. 종래 발진 회로의 출력 신호의 주파수 및 AGC 회로의 이득 제어 신호를 측정함으로써 공진 주파수 및 동적 저항을 알아내는 연구가 진행되었다.

공진기(resonator) 기반 센서는, 전기-기계적(electrochemical) 공진기 구조체를 이용하는 전기적 발진 회로(oscillator)를 포함하고, 감지 대상 물질의 물리화학적 변화에 따른 구조체의 공진 주파수(resonant frequency) 및 동적 저항(motional resistance) 변화를 측정하기 위해 사용된다. 공진기 기반 센서에 의해 측정된 공진 주파수 및 동적 저항을 통해 감지 대상 물질의 질량, 점도, 밀도 등이 알려질 수 있다. 공진기 기반 센서에는 발진(oscillation)을 유지하면서 출력 신호의 진폭을 일정하게 만들기 위한, AGC 기능이 요구된다. 즉, 공진기 기반 센서는 일정한 발진을 유지하여, 발진 회로의 출력 신호 주파수 및 AGC 회로의 이득 제어 신호로부터 공진기의 공진 주파수 및 동적 저항 값을 획득할 수 있다. 이때 공진 주파수 및 동적 저항 값을 높은 해상도로 측정하기 위해, 출력 신호가 디지털 방식으로 획득될 필요가 있다. 출력 신호가 디지털 방식으로 획득되면, 여러 잡음 성분과 공정 변화 등에 대해서도 강인성이 기대될 수 있고, 송신을 위한 용이성 또한 확보하기 쉽다.

한 실시예는 공진기의 공진 주파수 및 동적 저항에 대응하는 값을 감지하여 감지 대상 물질의 변화를 감지하는 공진기 기반 센서를 제공한다.

다른 실시예는 공진기의 공진 주파수 및 동적 저항에 대응하는 값을 감지하여 감지 대상 물질의 변화를 감지하는 방법을 제공한다.

또 다른 실시예는 감지 대상 물질의 변화를 감지하는 공진기 기반 센서의 발진 회로를 제어하는 디지털 AGC를 제공한다.

한 실시예에 따르면, 감지 대상 물질의 변화를 감지하는 공진기 기반 센서가 제공된다. 상기 공진기 기반 센서는, 감지 대상 물질의 물리-화학적 변화에 따라 전류 신호를 출력하는 공진기, 전류 신호를 증폭하여 발진 전압 신호를 생성하는 증폭기, 및 발진 전압 신호에 기반하여, 공진기의 공진 주파수에 대응하는 클록 및 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 디지털 자동 이득 제어기(Automatic Gain Controller, AGC)를 포함하고, 증폭기는 이득 제어 신호에 의해 제어된다.

상기 공진기 기반 센서에서 디지털 AGC는, 발진 전압 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성하는 하향 변환 포락선 추적기를 포함하고, m-비트의 디지털 신호는 동적 저항의 크기에 대응할 수 있다.

상기 공진기 기반 센서에서 하향 변환 포락선 추적기는, 발진 전압 신호와 기준 임계치를 비교하여 증감 신호를 출력하는 비교기, 증감 신호의 크기에 따라서 계수 신호를 생성하는 계수기, 계수 신호를 저역 필터링하는 저역 통과 필터, 및 저역 필터링된 신호를 하향 표본화하여 m-비트의 디지털 신호를 출력하는 하향 표본화기를 포함하고, m-비트의 디지털 신호의 비트수는 계수 신호의 비트수보다 클 수 있다.

상기 공진기 기반 센서에서 디지털 AGC는, m-비트의 디지털 신호 중 n-비트의 성김(coarse) 신호를 제외한 나머지 (m-n)-비트의 신호를 델타-시그마(delta-sigma) 변조 방식으로 변조하여 1비트의 정밀(fine) 신호를 생성하는 델타-시그마 변조기를 더 포함하고, 이득 제어 신호는 성김 신호와 정밀 신호의 합일 수 있다.

상기 공진기 기반 센서에서 디지털 AGC는, 발진 전압 신호를 디지털 전압 신호로 변환하고, 디지털 전압 신호의 위상 또는 주파수를 조정하여 복수의 클록을 생성하는 클록 생성기를 더 포함하고, 디지털 전압 신호의 주파수는 공진 주파수에 대응할 수 있다.

상기 공진기 기반 센서에서 복수의 클록은, 하향 변환 포락선 추적기에 제공되는 제1 클록 및 델타-시그마 변조기에 제공되는 제2 클록을 포함하고, 제1 클록은 디지털 전압 신호의 주파수와 동일한 주파수를 갖고, 제2 클록은 m-비트의 디지털 신호의 주파수보다 더 높은 주파수를 가질 수 있다.

상기 공진기 기반 센서에서 발진 전압 신호의 크기는, 전류 신호의 크기와, 이득 제어 신호에 따라 결정된 가변 저항의 크기의 곱일 수 있다.

다른 실시예에 따르면, 감지 대상 물질의 변화를 감지하는 공진기 기반 감지 방법이 제공된다. 상기 공진기 기반 감지 방법은, 감지 대상 물질의 물리-화학적 변화에 따라 공진기로부터 출력되는 전류 신호를 증폭하여 발진 전압 신호를 생성하는 단계, 그리고 발진 전압 신호에 기반하여, 공진기의 공진 주파수에 대응하는 클록 및 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계를 포함하고, 발진 전압 신호를 생성하는 증폭기는 이득 제어 신호에 의해 제어된다.

상기 공진기 기반 감지 방법에서 발진 전압 신호에 기반하여, 공진기의 공진 주파수에 대응하는 클록 및 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계는, 발진 전압 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성하는 단계를 포함하고, m-비트의 디지털 신호는 동적 저항의 크기에 대응할 수 있다.

상기 공진기 기반 감지 방법에서 발진 전압 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성하는 단계는, 발진 전압 신호와 기준 임계치를 비교하여 증감 신호를 출력하는 단계, 증감 신호의 크기에 따라서 계수 신호를 생성하는 단계, 계수 신호를 저역 필터링하는 단계, 그리고 저역 필터링된 신호를 하향 표본화하여 m-비트의 디지털 신호를 출력하는 단계를 포함하고, m-비트의 디지털 신호의 비트수는 계수 신호의 비트수보다 클 수 있다.

상기 공진기 기반 감지 방법에서 발진 전압 신호에 기반하여, 공진기의 공진 주파수에 대응하는 클록 및 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계는, m-비트의 디지털 신호 중 n-비트의 성김(coarse) 신호를 제외한 나머지 (m-n)-비트의 신호를 델타-시그마(delta-sigma) 변조 방식으로 변조하여 1비트의 정밀(fine) 신호를 생성하는 단계, 그리고 성김 신호와 정밀 신호의 합을 이득 제어 신호로 생성하는 단계를 포함할 수 있다.

상기 공진기 기반 감지 방법에서 발진 전압 신호에 기반하여, 공진기의 공진 주파수에 대응하는 클록 및 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계는, 발진 전압 신호를 디지털 전압 신호로 변환하고, 디지털 전압 신호의 위상 또는 주파수를 조정하여 복수의 클록을 생성하는 단계를 더 포함하고, 디지털 전압 신호의 주파수는 공진 주파수에 대응할 수 있다.

상기 공진기 기반 감지 방법에서 복수의 클록은, 하향 변환 포락선 추적기에 제공되는 제1 클록 및 델타-시그마 변조기에 제공되는 제2 클록을 포함하고, 제1 클록은 디지털 전압 신호의 주파수와 동일한 주파수를 갖고, 제2 클록은 m-비트의 디지털 신호의 주파수보다 더 높은 주파수를 가질 수 있다.

상기 공진기 기반 감지 방법에서 발진 전압 신호의 크기는, 전류 신호의 크기와, 이득 제어 신호에 따라 결정된 가변 저항의 크기의 곱일 수 있다.

또 다른 실시예에 따르면, 감지 대상 물질의 변화를 감지하는 공진기 기반 센서의 발진 회로를 제어하는 디지털 자동 이득 제어기(Automatic Gain Controller, AGC)가 제공된다. 상기 디지털 AGC는, 발진 회로의 발진 전압 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성하는 하향 변환 포락선 추적기, 및 m-비트의 디지털 신호 중 n-비트의 성김(coarse) 신호를 제외한 나머지 (m-n)-비트의 신호를 델타-시그마(delta-sigma) 변조 방식으로 변조하여 1비트의 정밀(fine) 신호를 생성하는 델타-시그마 변조기를 포함하고, m-비트의 디지털 신호는 발진 회로에 포함된 공진기의 동적 저항의 크기에 대응하고, 발진 회로를 제어하기 위한 이득 제어 신호는 성김 신호와 정밀 신호의 합이다.

상기 디지털 AGC에서 하향 변환 포락선 추적기는, 발진 전압 신호와 기준 임계치를 비교하여 증감 신호를 출력하는 비교기, 증감 신호의 크기에 따라서 계수 신호를 생성하는 계수기, 계수 신호를 저역 필터링하는 저역 통과 필터, 및 저역 필터링된 신호를 하향 표본화하여 m-비트의 디지털 신호를 출력하는 하향 표본화기를 포함하고, m-비트의 디지털 신호의 비트수는 계수 신호의 비트수보다 클 수 있다.

상기 디지털 AGC에서 디지털 AGC는, 발진 전압 신호를 디지털 전압 신호로 변환하고, 디지털 전압 신호의 위상 또는 주파수를 조정하여 복수의 클록을 생성하는 클록 생성기를 더 포함하고, 디지털 전압 신호의 주파수는 공진 주파수에 대응할 수 있다.

상기 디지털 AGC에서 복수의 클록은, 하향 변환 포락선 추적기에 제공되는 제1 클록 및 델타-시그마 변조기에 제공되는 제2 클록을 포함하고, 제1 클록은 디지털 전압 신호의 주파수와 동일한 주파수를 갖고, 제2 클록은 m-비트의 디지털 신호의 주파수보다 더 높은 주파수를 가질 수 있다.

상기 디지털 AGC에서 발진 전압 신호의 크기는, 공진기로부터 출력되는 전류 신호의 크기와, 이득 제어 신호에 따라 결정된 발진 회로의 가변 저항의 크기의 곱일 수 있다.

한 실시예에 따른 공진기 기반 센서는 적은 비트를 사용하여 공진기의 발진 신호의 증폭을 제어하고, 공진기의 발진 신호에 기반하여 공진기 기반 센서의 각 구성을 구동하기 위한 클록을 스스로 생성할 수 있다.

도 1은 한 실시예에 따른 공진기 기반 센서의 블록도이다.
도 2는 한 실시예에 따른 디지털 AGC의 동작을 나타낸 흐름도이다.
도 3은 한 실시예에 따른 하향 변환 포락선 추적기를 나타낸 블록도이다.
도 4는 한 실시예에 따른 하향 변환 포락선 추적기의 각 블록의 동작 타이밍을 나타낸 도면이다.
도 5a 내지 도 5d는 각각 한 실시예에 따른 가변 이득 증폭기를 나타낸 개념도이다.
도 6은 다른 실시예에 따른 디지털 AGC를 나타낸 블록도이다.

아래에서는 첨부한 도면을 참고로 하여 본 기재의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 기재는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 기재를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

도 1은 한 실시예에 따른 공진기 기반 센서의 블록도이다.

도 1을 참조하면, 한 실시예에 따른 공진기 기반 센서(10)는 전기-기계적 공진기(110), 가변 이득 증폭기(120), 및 디지털 AGC(200)를 포함한다. 공진기 기반 센서(10)는 전기-기계적 공진기(110)에서 출력되는 전류 신호를 가변 이득 증폭기(120)에서 증폭한 후 디지털 AGC(200)에서 분석하여 공진기의 공진 주파수 및 동적 저항의 변화를 감지할 수 있다. 이때 전기-기계적 공진기(110)의 공진 주파수 및 동적 저항의 변화는 전기-기계적 공진기(110)에 접촉하고 있는 감지 대상 물질의 물리-화학적 변화를 나타낸다. 즉, 공진기 기반 센서(10)의 전기-기계적 공진기(110)와 닿아 있는 감지 대상 물질의 물리-화학적 변화에 따라 전기-기계적 공진기의 공진 주파수 또는 동적 저항이 변화하므로, 한 실시예에 따른 공진기 기반 센서(10)는 전기-기계적 공진기(110)의 공진 주파수 및/또는 동적 저항의 변화를 감지함으로써 감지 대상 물질의 특성을 밝혀낼 수 있다.

전기-기계적 공진기(110)의 공진 주파수 및 동적 저항은 감지 대상 물질의 물리적 및 화학적 변화에 따라 달라진다. 전기-기계적 공진기(110)의 등가 모델은 전기적 수동 소자(저항, 커패시터, 및 인덕터 등)의 직렬 및 병렬 연결이다. 전기-기계적 공진기(110)는 전류 신호(current signal)를 출력하고, 출력된 전류 신호는 가변 이득 증폭기(120)로 입력된다.

가변 이득 증폭기(120)는 입력되는 전류 신호를 전압 신호(voltage signal)로 증폭하여 출력한다. 이때 가변 이득 증폭기(120)는 입출력 신호의 위상차를 0도에 가깝게 할 수 있도록 동작된다. 가변 이득 증폭기(120)에서 출력되는 전압 신호는 다시 전기-기계적 공진기(110)의 구동 신호로서 입력된다. 즉, 공진기 기반 센서(10)에서 전기-기계적 공진기(110) 및 가변 이득 증폭기(120)는 피드백 루프를 갖는 발진 회로(100)를 구성한다.

디지털 AGC(200)는 가변 이득 증폭기(120)의 출력 신호의 진폭을 미리 결정된 크기로 조절함으로써, 전기-기계적 공진기(110)에서 출력되는 전류 신호의 정상 동작을 유지한다. 이때 디지털 AGC(200)는 가변 이득 증폭기(120)의 출력 신호에 기반하여 전기-기계적 공진기(110)의 공진 주파수에 대응하는 클록 및 전기-기계적 공진기(110)의 동적 저항에 대응하는 이득 제어 신호를 생성할 수 있다.

디지털 AGC(200)는 하향 변환 포락선 추적기(down-mixing envelope tracker)(210), 델타-시그마 변조기(delta-sigma modulator)(220), 및 클록 생성기(clock generator)(230)를 포함한다. 디지털 AGC(200)는 전기-기계적 공진기(110)의 동적 저항의 크기를 디지털로 표현하고, 공진 주파수에 대응하는 신호도 디지털 레벨로 나타낼 수 있다. 이때, 동적 저항의 크기의 디지털 표현으로부터 가변 이득 증폭기(120)의 이득을 조절하는 이득 제어 신호가 생성될 수 있다.

하향 변환 포락선 추적기(210)는 발진 회로(100)의 출력 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성한다. 한 실시예에 따르면 하향 변환 포락선 추적기(210)에 의해 생성되는, 발진 회로의 출력 신호의 포락선 크기에 대응하는 m-비트의 신호는, 전기-기계적 공진기(100)의 동적 저항의 크기에 대응한다.

델타-시그마 변조기(220)는 m-비트의 디지털 신호 중 n-비트의 성김(coarse) 신호를 제외한 나머지 (m-n)-비트의 신호를 변조하여 1비트의 정밀(fine) 신호를 출력한다. 한 실시예에 따른 델타-시그마 변조기는 델타-시그마(delta-sigma) 변조 방식에 기반하여 (m-n)-비트의 신호를 변조할 수 있다. n-비트의 성김 신호와 1비트의 정밀 신호는 합산되어, 가변 이득 증폭기(120)의 이득을 제어하기 위한 (n+1)-비트의 성김-정밀(coarse-fine) 이득 제어 신호가 된다. 가변 이득 증폭기(120)는 (n+1)-비트의 성김-정밀 이득 제어 신호에 따라 출력 신호의 진폭을 조절할 수 있다.

클록 생성기(230)는 발진 회로(100)의 출력 신호에 기반하여 디지털 AGC(200)를 구동하기 위한 동작 클록을 생성한다. 클록 생성기(230)는 하향 변환 포락선 추적기(210)의 표본화 동작을 위해서 발진 회로(100)의 출력 신호의 디지털 신호와 주파수는 동일하고 위상은 90도 지연된, 표본화 클록(sampling clock)을 생성할 수 있다. 한 실시예에 따르면, 표본화 클록의 주파수는 전기-기계적 공진기(100)의 공진 주파수에 대응한다. 또한 클록 생성기(230)는 하향 변환 포락선 추적기(210)의 하향 표본화(down-sampling) 동작을 위해서 분할된 클록(divided clock)을 하향 변환 포락선 추적기(210)에게 제공할 수 있다. 또한 클록 생성기(230)는 델타-시그마 변조기(220)의 동작을 위해서 DSM(delta-sigma modulation) 클록을 생성할 수 있다. 델타-시그마 변조 방식에서 델타-시그마 변조기(220)는 입력 신호(m-비트 디지털 신호(8))보다 빠른 속도의 동작 클록(즉, 더 높은 주파수를 가져야 함)이 제공되어야 잡음 성형(noise shaping) 및 과표본화(oversampling)을 수행할 수 있다. 따라서 DSM 클록은 표본화 클록과 같거나 표본화 클록보다 느리고 분할된 클록보다 빠를 수 있다.

아래에서는 도 2 내지 도 4를 참조하여 디지털 AGC(200)의 동작을 상세히 설명한다.

도 2는 한 실시예에 따른 디지털 AGC의 동작을 나타낸 흐름도이고, 도 3은 한 실시예에 따른 하향 변환 포락선 추적기를 나타낸 블록도이며, 도 4는 한 실시예에 따른 하향 변환 포락선 추적기의 각 블록의 동작 타이밍을 나타낸 도면이다.

도 2를 참조하면, 한 실시예에 따른 공진기 기반 센서(10)에 전원이 들어오면, 하향 변환 포락선 추적기(210)의 각 구성 요소의 출력값이 최대값으로 초기화된다(S100). 도 3을 참조하면, 하향 변환 포락선 추적기(210)는 샘플링 비교기(sampling comparator)(211), 증감 계수기(up/down counter)(212), 저역 통과 필터(low-pass filter)(213), 및 하향 표본화기(down-sampler)(214)를 포함한다. 공진기 기반 센서(10)에 전원이 들어온 이후 최대값으로 설정되는 출력값은, 증감 계수기(212)의 출력값(p-비트), 저역 통과 필터(213)의 출력값(q-비트), 및 하향 표본화기의 출력값(m-비트)이다. 하향 표본화기의 출력값인 m은 곧 하향 변환 포락선 추적기(210)의 출력 신호이다.

이후 전기-기계적 공진기(110)에서 발진이 시작되고 전기-기계적 공진기(110)의 발진 전압 신호(1)의 진폭이 증가한다(S105). 그리고 클록 생성기(230)는 공진기(110)의 발진 전압 신호(1)에 기반하여 표본화 클록, 분할된 클록, 및 DSM 클록을 생성한다(S110). 표본화 클록은 샘플링 비교기(211), 증감 계수기(212), 및 저역 통과 필터(213)에서 사용되고, 분할된 클록은 하향 표본화기(214)에서 사용되며, DSM 클록은 델타-시그마 변조기(220)에서 사용된다.

하향 변환 포락선 추적기(210)의 샘플링 비교기(211)는 발진 회로(100)에서 출력되는 발진 전압 신호(1)를 기준 임계치(reference threshold, REFT)(2)와 비교하여 증감 신호(5)를 출력한다(S115). 도 4를 참조하면, 기준 임계치(2)가 발진 전압 신호(1)보다 크면, 샘플링 비교기(211)에서 출력되는 증감 신호(5)는 UP 상태가 유지되고, 기준 임계치(2)가 발진 전압 신호(1)보다 작아지면, 샘플링 비교기(211)는 증감 신호(5)를 DOWN 상태로 전환한다.

도 4를 참조하면, 발진 전압 신호(1)와 표본화 클록(4) 간의 관계를 알 수 있다. 한 실시예에 따른 클록 생성기(230)는 발진 전압 신호(1)에 기반하여 표본화 클록을 생성하므로, 공진기 기반 센서(10)는 외부로부터의 클록을 필요로 하지 않는다. 즉, 클록 생성기(230)는 발진 전압 신호(1)를 이진화(signal thresholding)하여 디지털 전압 신호(3)를 획득한 후 디지털 전압 신호(3)의 위상을 90도 지연시켜서 표본화 클록(4)를 생성할 수 있다. 도 4를 참조하면, 디지털 전압 신호(3)는 발진 전압 신호(1)를 디지털화한 신호이고, 표본화 클록(4)은 디지털 전압 신호(3)에 비해 90도 느린 위상을 갖는다. 즉, 공진기 기반 센서(10)는 클록 생성기(230)를 통해 내부의 발진 전압 신호에 기반하여 자기 표본화(self-sampling)을 수행할 수 있다.

증감 계수기(212)는 샘플링 비교기(211)의 증감 신호(5)의 크기에 따라서 p-비트의 계수 신호(counting signal)(6)를 생성한다. 도 4를 참조하면, 계수 신호(6)는 12비트로 표현되어 있다. 예를 들어, EF8의 각 자리수는 4비트의 16진수 표현이고,'111011111000'이다. 계수 신호(6)의 비트는 증감 신호(5)가 UP 상태일 때 상승하다가(EF8 -> F54), 증감 신호(5)가 DOWN 상태로 전환되면 감소하고(F54 -> F53), 다시 증감 신호(5)가 UP 상태로 전환되면 상승한다(F4F -> F50).

저역 통과 필터(213)는 p-비트의 계수 신호를 저역 필터링하여 q-비트의 필터링된 신호로 출력한다. 이때 필터링된 신호의 비트수(q-비트)는 계수 신호(6)의 비트수(p-비트)보다 클 수 있다. 이후 하향 표본화기(214)는 필터링된 신호를 하향 표본화하여 m-비트의 고해상도 디지털 신호(8)를 출력한다. 도 4에서 디지털 신호(8)는 16비트로 표시되어 있다. m-비트의 디지털 신호(8)의 주파수는 표본화 클록의 주파수보다 느린데, m-비트의 디지털 신호(8) 중 일부를 처리하는 델타-시그마 변조기에게 제공되는 DSM 클록이 표본화 클록보다 작거나 표본화 클록과 동일한 크기일 수 있기 때문이다. 하향 변환 포락선 추적기(210)에서 출력되는 디지털 신호(8)의 비트수(m-비트)는 필터링된 신호의 비트수(q-비트)와 동일하거나 또는 작을 수 있다. 디지털 신호(8)의 비트수는 계수 신호의 비트수보다는 크다.

도 2를 참조하면, 발진 전압 신호(1)가 기준 임계치(2)보다 작으면 m-비트의 디지털 신호(8)의 크기가 증가하고(S120), 발진 전압 신호(1)가 기준 임계치(2)보다 크면 m-비트의 디지털 신호(8)의 크기가 감소한다(S125). 발진 전압 신호(1)가 기준 임계치(2)보다 작아서 디지털 신호(8)의 크기가 증가하면, (n+1)-비트의 이득 제어 신호의 크기도 증가한다(S140). 이득 제어 신호는 델타-시그마 변조기(220)에서 출력되는 1비트의 정밀 신호(S130)와 디지털 신호(8)로부터 분리된 n-비트의 성김 신호의 합산이다. 이후, 이득 제어 신호에 따라 가변 이득 증폭기(120)의 이득도 증가하고, 따라서 발진 회로의 발진 전압 신호(1)의 진폭도 증가하여(S150), 발진 전압 신호(1)의 진폭이 일정하게 유지될 수 있다. 또한 발진 전압 신호(1)가 기준 임계치(2)보다 커서 디지털 신호(8)의 크기가 감소하면, (n+1)-비트의 이득 제어 신호의 크기도 감소한다(S145). (n+1)-비트의 이득 제어 신호는 델타-시그마 변조기(220)에서 출력되는 1비트의 정밀 신호(S135)와 디지털 신호(8)로부터 분리된 n-비트의 성김 신호의 합산이다. 이후, 이득 제어 신호에 따라 가변 이득 증폭기(120)의 이득도 감소하고, 따라서 발진 회로의 발진 전압 신호(1)의 진폭도 감소하여(S155), 발진 전압 신호(1)의 진폭이 안정될 수 있다. 즉, 한 실시예에 따르면 n+1로 크기가 감소된 비트만을 사용하여 공진기의 발진 신호의 증폭이 제어될 수 있다.

도 5a 내지 도 5d는 각각 한 실시예에 따른 가변 이득 증폭기를 나타낸 개념도이다.

도 5a를 참조하면, 가변 이득 증폭기(120)는 차동 연산 증폭기(differential operational amplifier(OP AMP))(121) 및 디지털로 제어되는 가변 저항(digitally-controlled variable resistor)(122)을 포함한다. 가변 저항(122)의 크기는 디지털 AGC(200)의 이득 제어 신호에 의해 제어된다. 차동 연산 증폭기(121)의 네거티브 입력단(negative input end)에는 전기-기계적 공진기(110)에서 출력되는 전류 신호가 입력되고, 가변 저항(122)의 한쪽 단자가 연결된다. 차동 연산 증폭기(121)의 포지티브 입력단(positive input end)에는 기준 전압(reference voltage)이 입력된다. 차동 연산 증폭기(121)의 포지티브 출력단(positive output end)에는 가변 저항(122)의 반대쪽 단자가 연결되고, 네거티브 출력단(negative output end)으로 출력되는 신호가 가변 이득 증폭기(120)의 출력 전압 신호이다. 도 5a에서 출력 전압 신호의 크기는 입력 전류 신호에 가변 저항의 크기를 곱한 값과 동일하다. 입력 전류 신호와 출력 전압 신호 간의 위상차는 0도이다.

도 5b를 참조하면, 가변 이득 증폭기(120)는 차동 연산 증폭기(differential operational amplifier(OP AMP))(121) 및 디지털로 제어되는 제1 가변 저항(123) 및 제2 가변 저항(124)을 포함한다. 제1 가변 저항(123) 및 제2 가변 저항(124)의 크기는 디지털 AGC(200)의 이득 제어 신호에 의해 제어된다. 차동 연산 증폭기(121)의 네거티브 입력단에는 전기-기계적 공진기(110)에서 출력되는 전류 신호가 입력되고, 제1 가변 저항(123)의 한쪽 단자가 연결된다. 차동 연산 증폭기(121)의 포지티브 입력단(positive input end)에는 기준 전압(reference voltage)이 입력되고, 제2 가변 저항(124)의 한쪽 단자가 연결된다. 차동 연산 증폭기(121)의 포지티브 출력단(positive output end)에는 제1 가변 저항(123)의 반대쪽 단자가 연결되고, 제2 가변 저항(124)의 반대쪽 단자가 연결된 네거티브 출력단(negative output end)으로 출력되는 신호가 가변 이득 증폭기(120)의 출력 전압 신호이다.

도 5c의 가변 이득 증폭기(120)에는, 도 5a의 차동 연산 증폭기(121)의 네거티브 출력단에 가변 이득 증폭부(variable gain amplification unit, VGA unit)(125)가 연결되고, 가변 저항(122)이 크기가 고정된 일반 저항으로 변경되어 있다. 따라서 도 5c의 가변 이득 증폭기(120)는 이득 제어 신호를 통해 가변 이득 증폭부(125)의 이득을 제어하여 발진 전압 신호(1)를 출력할 수 있다.

도 5d의 가변 이득 증폭기(120)에는, 도 5b의 차동 연산 증폭기(121)의 네거티브 출력단에 가변 이득 증폭부(variable gain amplification unit, VGA unit)(125)가 연결되고, 제1 가변 저항(123) 및 제2 가변 저항(124)이 크기가 고정된 일반 저항으로 변경되어 있다. 따라서 도 5d의 가변 이득 증폭기(120)는 이득 제어 신호를 통해 가변 이득 증폭부(125)의 이득을 제어하여 발진 전압 신호(1)를 출력할 수 있다.

도 6은 다른 실시예에 따른 디지털 AGC를 나타낸 블록도이다.

한 실시예에 따른 디지털 AGC는, 컴퓨터 시스템, 예를 들어 컴퓨터 판독 가능 매체로 구현될 수 있다. 도 6을 참조하면, 컴퓨터 시스템(600)은, 버스(670)를 통해 통신하는 프로세서(610), 메모리(630), 사용자 인터페이스 입력 장치(650), 사용자 인터페이스 출력 장치(660), 및 저장 장치(640) 중 적어도 하나를 포함할 수 있다. 컴퓨터 시스템(600)은 또한 네트워크에 결합된 통신 장치(620)를 포함할 수 있다. 프로세서(610)는 중앙 처리 장치(central processing unit, CPU)이거나, 또는 메모리(630) 또는 저장 장치(640)에 저장된 명령을 실행하는 반도체 장치일 수 있다. 메모리(630) 및 저장 장치(640)는 다양한 형태의 휘발성 또는 비휘발성 저장 매체를 포함할 수 있다. 예를 들어, 메모리는 ROM(read only memory) 및 RAM(random access memory)을 포함할 수 있다. 본 기재의 실시예에서 메모리는 프로세서의 내부 또는 외부에 위치할 수 있고, 메모리는 이미 알려진 다양한 수단을 통해 프로세서와 연결될 수 있다. 메모리는 다양한 형태의 휘발성 또는 비휘발성 저장 매체이며, 예를 들어, 메모리는 읽기 전용 메모리(read-only memory, ROM) 또는 랜덤 액세스 메모리(random access memory, RAM)를 포함할 수 있다.

따라서, 본 발명의 실시예는 컴퓨터에 구현된 방법으로서 구현되거나, 컴퓨터 실행 가능 명령이 저장된 비일시적 컴퓨터 판독 가능 매체로서 구현될 수 있다. 한 실시예에서, 프로세서에 의해 실행될 때, 컴퓨터 판독 가능 명령은 본 기재의 적어도 하나의 양상에 따른 방법을 수행할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

감지 대상 물질의 변화를 감지하는 공진기 기반 센서로서,
감지 대상 물질의 물리-화학적 변화에 따라 전류 신호를 출력하는 공진기,
상기 전류 신호를 증폭하여 발진 전압 신호를 생성하는 증폭기, 및
상기 발진 전압 신호에 기반하여, 상기 공진기의 공진 주파수에 대응하는 클록 및 상기 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 디지털 자동 이득 제어기(Automatic Gain Controller, AGC)
를 포함하고,
상기 증폭기는 상기 이득 제어 신호에 의해 제어되는, 공진기 기반 센서.
제1항에서,
상기 디지털 AGC는,
상기 발진 전압 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성하는 하향 변환 포락선 추적기를 포함하고, 상기 m-비트의 디지털 신호는 상기 동적 저항의 크기에 대응하는, 공진기 기반 센서.
제2항에서,
상기 하향 변환 포락선 추적기는,
상기 발진 전압 신호와 기준 임계치를 비교하여 증감 신호를 출력하는 비교기,
상기 증감 신호의 크기에 따라서 계수 신호를 생성하는 계수기,
상기 계수 신호를 저역 필터링하는 저역 통과 필터, 및
상기 저역 필터링된 신호를 하향 표본화하여 상기 m-비트의 디지털 신호를 출력하는 하향 표본화기를 포함하고,
상기 m-비트의 디지털 신호의 비트수는 상기 계수 신호의 비트수보다 큰, 공진기 기반 센서.
제2항에서,
상기 디지털 AGC는,
상기 m-비트의 디지털 신호 중 n-비트의 성김(coarse) 신호를 제외한 나머지 (m-n)-비트의 신호를 델타-시그마(delta-sigma) 변조 방식으로 변조하여 1비트의 정밀(fine) 신호를 생성하는 델타-시그마 변조기를 더 포함하고, 상기 이득 제어 신호는 상기 성김 신호와 상기 정밀 신호의 합인, 공진기 기반 센서.
제4항에서,
상기 디지털 AGC는,
상기 발진 전압 신호를 디지털 전압 신호로 변환하고, 상기 디지털 전압 신호의 위상 또는 주파수를 조정하여 복수의 클록을 생성하는 클록 생성기를 더 포함하고, 상기 디지털 전압 신호의 주파수는 상기 공진 주파수에 대응하는, 공진기 기반 센서.
제5항에서,
상기 복수의 클록은, 상기 하향 변환 포락선 추적기에 제공되는 제1 클록 및 상기 델타-시그마 변조기에 제공되는 제2 클록을 포함하고, 상기 제1 클록은 상기 디지털 전압 신호의 주파수와 동일한 주파수를 갖고, 상기 제2 클록은 상기 m-비트의 디지털 신호의 주파수보다 더 높은 주파수를 갖는, 공진기 기반 센서.
제1항에서,
상기 발진 전압 신호의 크기는, 상기 전류 신호의 크기와, 상기 이득 제어 신호에 따라 결정된 가변 저항의 크기의 곱인, 공진기 기반 센서.
감지 대상 물질의 변화를 감지하는 공진기 기반 감지 방법으로서,
감지 대상 물질의 물리-화학적 변화에 따라 공진기로부터 출력되는 전류 신호를 증폭하여 발진 전압 신호를 생성하는 단계, 그리고
상기 발진 전압 신호에 기반하여, 상기 공진기의 공진 주파수에 대응하는 클록 및 상기 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계
를 포함하고,
상기 발진 전압 신호를 생성하는 증폭기는 상기 이득 제어 신호에 의해 제어되는, 공진기 기반 감지 방법.
제8항에서,
상기 발진 전압 신호에 기반하여, 상기 공진기의 공진 주파수에 대응하는 클록 및 상기 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계는,
상기 발진 전압 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성하는 단계를 포함하고,
상기 m-비트의 디지털 신호는 상기 동적 저항의 크기에 대응하는, 공진기 기반 감지 방법.
제9항에서,
상기 발진 전압 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성하는 단계는,
상기 발진 전압 신호와 기준 임계치를 비교하여 증감 신호를 출력하는 단계,
상기 증감 신호의 크기에 따라서 계수 신호를 생성하는 단계,
상기 계수 신호를 저역 필터링하는 단계, 그리고
상기 저역 필터링된 신호를 하향 표본화하여 상기 m-비트의 디지털 신호를 출력하는 단계
를 포함하고,
상기 m-비트의 디지털 신호의 비트수는 상기 계수 신호의 비트수보다 큰, 공진기 기반 감지 방법.
제9항에서,
상기 발진 전압 신호에 기반하여, 상기 공진기의 공진 주파수에 대응하는 클록 및 상기 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계는,
상기 m-비트의 디지털 신호 중 n-비트의 성김(coarse) 신호를 제외한 나머지 (m-n)-비트의 신호를 델타-시그마(delta-sigma) 변조 방식으로 변조하여 1비트의 정밀(fine) 신호를 생성하는 단계, 그리고
상기 성김 신호와 상기 정밀 신호의 합을 상기 이득 제어 신호로 생성하는 단계
를 포함하는, 공진기 기반 감지 방법.
제11항에서,
상기 발진 전압 신호에 기반하여, 상기 공진기의 공진 주파수에 대응하는 클록 및 상기 공진기의 동적 저항에 대응하는 이득 제어 신호를 생성하는 단계는,
상기 발진 전압 신호를 디지털 전압 신호로 변환하고, 상기 디지털 전압 신호의 위상 또는 주파수를 조정하여 복수의 클록을 생성하는 단계
를 더 포함하고, 상기 디지털 전압 신호의 주파수는 상기 공진 주파수에 대응하는, 공진기 기반 감지 방법.
제12항에서,
상기 복수의 클록은, 상기 하향 변환 포락선 추적기에 제공되는 제1 클록 및 상기 델타-시그마 변조기에 제공되는 제2 클록을 포함하고, 상기 제1 클록은 상기 디지털 전압 신호의 주파수와 동일한 주파수를 갖고, 상기 제2 클록은 상기 m-비트의 디지털 신호의 주파수보다 더 높은 주파수를 갖는, 공진기 기반 감지 방법.
제8항에서,
상기 발진 전압 신호의 크기는, 상기 전류 신호의 크기와, 상기 이득 제어 신호에 따라 결정된 가변 저항의 크기의 곱인, 공진기 기반 감지 방법.
감지 대상 물질의 변화를 감지하는 공진기 기반 센서의 발진 회로를 제어하는 디지털 자동 이득 제어기(Automatic Gain Controller, AGC)로서,
상기 발진 회로의 상기 발진 전압 신호의 포락선의 크기에 따라 m-비트의 디지털 신호를 생성하는 하향 변환 포락선 추적기, 및
상기 m-비트의 디지털 신호 중 n-비트의 성김(coarse) 신호를 제외한 나머지 (m-n)-비트의 신호를 델타-시그마(delta-sigma) 변조 방식으로 변조하여 1비트의 정밀(fine) 신호를 생성하는 델타-시그마 변조기
를 포함하고, 상기 m-비트의 디지털 신호는 상기 발진 회로에 포함된 공진기의 동적 저항의 크기에 대응하고, 상기 발진 회로를 제어하기 위한 이득 제어 신호는 상기 성김 신호와 상기 정밀 신호의 합인, 디지털 AGC.
제15항에서,
상기 하향 변환 포락선 추적기는,
상기 발진 전압 신호와 기준 임계치를 비교하여 증감 신호를 출력하는 비교기,
상기 증감 신호의 크기에 따라서 계수 신호를 생성하는 계수기,
상기 계수 신호를 저역 필터링하는 저역 통과 필터, 및
상기 저역 필터링된 신호를 하향 표본화하여 상기 m-비트의 디지털 신호를 출력하는 하향 표본화기를 포함하고,
상기 m-비트의 디지털 신호의 비트수는 상기 계수 신호의 비트수보다 큰, 디지털 AGC.
제16항에서,
상기 디지털 AGC는,
상기 발진 전압 신호를 디지털 전압 신호로 변환하고, 상기 디지털 전압 신호의 위상 또는 주파수를 조정하여 복수의 클록을 생성하는 클록 생성기를 더 포함하고, 상기 디지털 전압 신호의 주파수는 상기 공진 주파수에 대응하는, 디지털 AGC.
제17항에서,
상기 복수의 클록은, 상기 하향 변환 포락선 추적기에 제공되는 제1 클록 및 상기 델타-시그마 변조기에 제공되는 제2 클록을 포함하고, 상기 제1 클록은 상기 디지털 전압 신호의 주파수와 동일한 주파수를 갖고, 상기 제2 클록은 상기 m-비트의 디지털 신호의 주파수보다 더 높은 주파수를 갖는, 디지털 AGC.
제15항에서,
상기 발진 전압 신호의 크기는, 상기 공진기로부터 출력되는 전류 신호의 크기와, 상기 이득 제어 신호에 따라 결정된 상기 발진 회로의 가변 저항의 크기의 곱인, 디지털 AGC.