JP2810394B2 - 応答速度の関数である可変分解能を備えたディジタル送信機 - Google Patents
応答速度の関数である可変分解能を備えたディジタル送信機Info
- Publication number
- JP2810394B2 JP2810394B2 JP63508922A JP50892288A JP2810394B2 JP 2810394 B2 JP2810394 B2 JP 2810394B2 JP 63508922 A JP63508922 A JP 63508922A JP 50892288 A JP50892288 A JP 50892288A JP 2810394 B2 JP2810394 B2 JP 2810394B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- converter
- transmitter
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
- G08C19/02—Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 発明の背景 1.発明の分野 本発明は、検出されたパラメータの関数としてディジ
タル出力を発生する送信機に関する。
タル出力を発生する送信機に関する。
2.従来技術の説明 パラメータを検出し、検出されたパラメータを表す出
力を発生する送信機は、産業用プロセス制御システムで
広汎に使用されてきた。大部分の送信機はもともとアナ
ログ電気回路を使用したが、低価格かつ低電力のディジ
タル・エレクトロニクス（および特に、マイクロコンピ
ュータ・システム）の発展は、送信機機能の少なくとも
あるものをディジタル回路を使って実行するディジタル
送信機を考慮することを魅力的なものにした。
力を発生する送信機は、産業用プロセス制御システムで
広汎に使用されてきた。大部分の送信機はもともとアナ
ログ電気回路を使用したが、低価格かつ低電力のディジ
タル・エレクトロニクス（および特に、マイクロコンピ
ュータ・システム）の発展は、送信機機能の少なくとも
あるものをディジタル回路を使って実行するディジタル
送信機を考慮することを魅力的なものにした。
ディジタル送信機に対する関心が増したにも拘らず、
一般的なプロセス制御パラメータ（圧力および温度等の
ような）を検出するために使用される大部分のセンサ
は、ディジタル出力ではなく、アナログ出力を発生す
る。アナログ・センサ出力を使用するディジタル送信機
は、アナログ情報をディジタル化するためのA/D変換器
を必要とする。
一般的なプロセス制御パラメータ（圧力および温度等の
ような）を検出するために使用される大部分のセンサ
は、ディジタル出力ではなく、アナログ出力を発生す
る。アナログ・センサ出力を使用するディジタル送信機
は、アナログ情報をディジタル化するためのA/D変換器
を必要とする。
電力上の制約のため、ディジタル送信機の回路設計で
は、出力の応答速度と分解能の間で「妥協」を図ること
が一般的に必要である。高速応答を必要とする用途があ
る一方、高分解能を必要とする用途もあるので、通常、
これらの妥協は全てのユーザを満足させるものではな
い。
は、出力の応答速度と分解能の間で「妥協」を図ること
が一般的に必要である。高速応答を必要とする用途があ
る一方、高分解能を必要とする用途もあるので、通常、
これらの妥協は全てのユーザを満足させるものではな
い。
発明の要約 本発明は、アナログ・センサを使用し、A/D変換器の
ハードウェアに対する再構成または変更を必要とするこ
となく、出力の分解能の関数として応答速度（すなわち
応答時間）を調節する能力を備えたディジタル送信機に
関するものである。
ハードウェアに対する再構成または変更を必要とするこ
となく、出力の分解能の関数として応答速度（すなわち
応答時間）を調節する能力を備えたディジタル送信機に
関するものである。
本発明は、ある型式のA/D変換器では、ある時間にわ
たるディジタル出力の積分平均は、量子化エラーを累積
することなく、ある時間にわたるアナログ入力の積分平
均に近ずく（または比例する）傾向があるという認識に
基づいている。量子化エラーは、アナログ入力値と、A/
D変換器による各量子化に対するディジタル出力との間
の差である。
たるディジタル出力の積分平均は、量子化エラーを累積
することなく、ある時間にわたるアナログ入力の積分平
均に近ずく（または比例する）傾向があるという認識に
基づいている。量子化エラーは、アナログ入力値と、A/
D変換器による各量子化に対するディジタル出力との間
の差である。
これらの型式のA/D変換器の場合は、アナログ入力が
変化した後の測定時間が長ければ長い程、積分ディジタ
ル出力に与えられる分解能は測定ノイズが量子化エラー
を超えるようになる点まで高められる。これらの型式の
A/D変換器の場合は、量子化の間に生じる量子化エラー
は、後続の量子化に対する補正によって相殺される傾向
がある。
変化した後の測定時間が長ければ長い程、積分ディジタ
ル出力に与えられる分解能は測定ノイズが量子化エラー
を超えるようになる点まで高められる。これらの型式の
A/D変換器の場合は、量子化の間に生じる量子化エラー
は、後続の量子化に対する補正によって相殺される傾向
がある。
本発明では、濾波されたディジタル信号を発生するた
め、積分準連続非零復帰型（integrating,quasi−conti
nuous,non−rezeroed）A/D変換器の出力がディジタル的
に濾波される。前記A/D変換器の出力は、その更新時間
が後続のディジタルフィルタの時定数よりも短いので、
「準連続」として特徴付けられる。送信機の出力信号
は、この濾波されたディジタル信号の関数になる。
め、積分準連続非零復帰型（integrating,quasi−conti
nuous,non−rezeroed）A/D変換器の出力がディジタル的
に濾波される。前記A/D変換器の出力は、その更新時間
が後続のディジタルフィルタの時定数よりも短いので、
「準連続」として特徴付けられる。送信機の出力信号
は、この濾波されたディジタル信号の関数になる。
本発明の送信機の応答時間は、ディジタル・フィルタ
の応答時定数によって制御される。したがって、比較的
高い応答速度で比較的低い分解能をもたらすA/D変換器
を使用し、ディジタル・フィルタの応答時間を調節する
ことによって分解能を制御することが可能である。
の応答時定数によって制御される。したがって、比較的
高い応答速度で比較的低い分解能をもたらすA/D変換器
を使用し、ディジタル・フィルタの応答時間を調節する
ことによって分解能を制御することが可能である。
好ましい実施例では、マイクロコンピュータ・システ
ムによるソフトウェア制御の下で実行される信号処理の
一部として、ディジタル・フィルタ機能を具備させるこ
とができるので、本発明は、送信機の分解能および応答
速度を変えるための非常に簡単で容易な方法および装置
を提供する。
ムによるソフトウェア制御の下で実行される信号処理の
一部として、ディジタル・フィルタ機能を具備させるこ
とができるので、本発明は、送信機の分解能および応答
速度を変えるための非常に簡単で容易な方法および装置
を提供する。
特定の用途に適するように送信機の性能を変えるため
には、ディジタル・フィルタ機能のソフトウェアを再構
成することにより、フィルタ定数すなわち時定数を変更
することだけが必要とされるに過ぎない。このフィルタ
定数の変更は、単にディジタル信号を送信機に供給する
だけで実現することができる。
には、ディジタル・フィルタ機能のソフトウェアを再構
成することにより、フィルタ定数すなわち時定数を変更
することだけが必要とされるに過ぎない。このフィルタ
定数の変更は、単にディジタル信号を送信機に供給する
だけで実現することができる。
図面の簡単な説明 第１図は、応答速度の関数としての可変分解能機能を
具体化した本発明のディジタル送信機のブロック図であ
る。
具体化した本発明のディジタル送信機のブロック図であ
る。
第２図は、出力を時間の関数として示すグラフであ
り、デッドタイムの長いA/D変換器の出力特性を、１段
および２段のディジタル・フィルタを使った本発明の送
信機出力特性と比較して示すものである。
り、デッドタイムの長いA/D変換器の出力特性を、１段
および２段のディジタル・フィルタを使った本発明の送
信機出力特性と比較して示すものである。
第３図は、本発明にしたがって、ディジタル・フィル
タ機能で実行されるステップを示すフローチャートであ
る。
タ機能で実行されるステップを示すフローチャートであ
る。
好ましい実施例の詳細な説明 第１図に示す２線式送送信機10は応答速度（以下、単
に「速度」ということがある）の関数として変化する可
変分解能をもたらす、本発明によるディジタル送信機で
ある。第１図に示すように、送信機10は、代表的には、
産業用のプロセス制御システムに使用される２線式の４
ないし20ミリアンペアの電流ループ13に接続された一対
の端子12および14を有する。ループ電流ILは端子12を介
して送信機に流入し、端子14を介して送信機から流出す
る。送信機10の電気回路のための全電力は、電源16によ
り、ループ電流から得られる。
に「速度」ということがある）の関数として変化する可
変分解能をもたらす、本発明によるディジタル送信機で
ある。第１図に示すように、送信機10は、代表的には、
産業用のプロセス制御システムに使用される２線式の４
ないし20ミリアンペアの電流ループ13に接続された一対
の端子12および14を有する。ループ電流ILは端子12を介
して送信機に流入し、端子14を介して送信機から流出す
る。送信機10の電気回路のための全電力は、電源16によ
り、ループ電流から得られる。
第１図に示すように、送信機10はアナログ・センサ1
8、準連続非零復帰型積分A/D変換器20、マイクロコンピ
ュータ・システム22、ディジタル・フィルタ22A、モデ
ム24、ディジタル・アナログ（D/A）変換器26、入出力
（I/O）回路28、ならびに電源16を備える。
8、準連続非零復帰型積分A/D変換器20、マイクロコンピ
ュータ・システム22、ディジタル・フィルタ22A、モデ
ム24、ディジタル・アナログ（D/A）変換器26、入出力
（I/O）回路28、ならびに電源16を備える。
第１図に示す実施例では、端子12および14に接続され
た２線式ループ13を介した通信は、ループ13におけるア
ナログ信号（アナログ・ループ電流ILの大きさを変える
ことによる）およびディジタル信号［典型的には、周波
数シフト・キー（FSK）形式である］の形で行なわれ
る。送信機10は、選択された制御システムとインターフ
ェースするように、所望通りの、同時（重量）または交
互形式でアナログおよびディジタル信号をループに送る
ことができる。
た２線式ループ13を介した通信は、ループ13におけるア
ナログ信号（アナログ・ループ電流ILの大きさを変える
ことによる）およびディジタル信号［典型的には、周波
数シフト・キー（FSK）形式である］の形で行なわれ
る。送信機10は、選択された制御システムとインターフ
ェースするように、所望通りの、同時（重量）または交
互形式でアナログおよびディジタル信号をループに送る
ことができる。
アナログ・センサ18は、例えば、通常は圧力または温
度であるプロセス・パラメータ17を検出する。容量型圧
力センサであることのできるアナログ・センサ18は、検
出されたパラメータ17の関数として変化するアナログセ
ンサ出力19を発生する。
度であるプロセス・パラメータ17を検出する。容量型圧
力センサであることのできるアナログ・センサ18は、検
出されたパラメータ17の関数として変化するアナログセ
ンサ出力19を発生する。
センサ出力19はA/D変換器20に結合され、A/D変換器20
はセンサ出力19のアナログ部分をディジタル化し、パラ
メータ17を表わすディジタル出力21をマイクロコンピュ
ータ・システム22に供給する。A/D変換器20からのディ
ジタル出力21は、マイクロコンピュータ・システム22内
のディジタル・フィルタ22Aによってディジタル的に濾
波され、パラメータ17を表わすディジタル濾波出力23お
よび25が生成される。
はセンサ出力19のアナログ部分をディジタル化し、パラ
メータ17を表わすディジタル出力21をマイクロコンピュ
ータ・システム22に供給する。A/D変換器20からのディ
ジタル出力21は、マイクロコンピュータ・システム22内
のディジタル・フィルタ22Aによってディジタル的に濾
波され、パラメータ17を表わすディジタル濾波出力23お
よび25が生成される。
第１のディジタル濾波出力25はモデム24に結合され
る。モデム24は、検出されたパラメータ17を表わす変調
されたディジタル出力を、ライン27に沿ってI/O回路28
に結合する。I/O回路28は次に、電流ILがパラメータ17
を代表する直列ディジタル表現になるように変化させ
る。変調は、アナログ・ループ電流ILに同時に重畳され
た低レベルのFSK信号でよいので、アナログ電流およびF
SK信号が互いに干渉することはない。別の方法として、
変調は、４〜20mAのアナログ信号の伝送をときどき中断
するような、もっと大きな振幅のベースバンド直列信号
であってもよい。
る。モデム24は、検出されたパラメータ17を表わす変調
されたディジタル出力を、ライン27に沿ってI/O回路28
に結合する。I/O回路28は次に、電流ILがパラメータ17
を代表する直列ディジタル表現になるように変化させ
る。変調は、アナログ・ループ電流ILに同時に重畳され
た低レベルのFSK信号でよいので、アナログ電流およびF
SK信号が互いに干渉することはない。別の方法として、
変調は、４〜20mAのアナログ信号の伝送をときどき中断
するような、もっと大きな振幅のベースバンド直列信号
であってもよい。
第２のディジタル濾波出力23はD/A変換器26に結合さ
れる。D/A変換器26は、ディジタル濾波出力23を、パラ
メータ17を表わすディジタル濾波アナログ出力29に変換
する。ディジタル濾波アナログ出力29は、４〜20mAのア
ナログループ電流ILを制御するためI/O回路28に結合さ
れる。
れる。D/A変換器26は、ディジタル濾波出力23を、パラ
メータ17を表わすディジタル濾波アナログ出力29に変換
する。ディジタル濾波アナログ出力29は、４〜20mAのア
ナログループ電流ILを制御するためI/O回路28に結合さ
れる。
本発明は、特定の形式のA/D変換器を、そのA/D変換器
からのディジタル信号をディジタル濾波する機能と共に
使用することに基づいている。本発明によれば、ディジ
タル・フィルタの時定数すなわち応答時間が、マイクロ
コンピュータ・システム22によって発生される濾波ディ
ジタル出力23、25の分解能を制御し、これによって送信
機のアナログおよびディジタル出力が制御される。
からのディジタル信号をディジタル濾波する機能と共に
使用することに基づいている。本発明によれば、ディジ
タル・フィルタの時定数すなわち応答時間が、マイクロ
コンピュータ・システム22によって発生される濾波ディ
ジタル出力23、25の分解能を制御し、これによって送信
機のアナログおよびディジタル出力が制御される。
本発明は、特定の種類のA/D変換器では、出力の累積
量子化エラーは、入力変化後の経過時間が長くなるに従
って零に近づくという認識に基づいている。そのような
A/D変換器の出力はしたがって、出力がある時間にわた
って累積または積分されると、固有の量子化エラーを含
まなくなる。
量子化エラーは、入力変化後の経過時間が長くなるに従
って零に近づくという認識に基づいている。そのような
A/D変換器の出力はしたがって、出力がある時間にわた
って累積または積分されると、固有の量子化エラーを含
まなくなる。
そのようなA/D変換器の一例は、ロジャー・エル・フ
リック（Roger L.Frick）による米国特許第5083091号
（対応日本特許第2640748号）の明細書に記載されてい
る。この特許は本願出願人に譲渡されており、引用によ
って本明細書に組み込まれている。
リック（Roger L.Frick）による米国特許第5083091号
（対応日本特許第2640748号）の明細書に記載されてい
る。この特許は本願出願人に譲渡されており、引用によ
って本明細書に組み込まれている。
この種のA/D変換器のさらにもう１つのの例は、同様
に引用によって本明細書に組み込まれるティモシー・プ
ライス（Timothy Price）による米国特許第4623800号に
記載された電荷バランス型電圧−周波数変換器である。
に引用によって本明細書に組み込まれるティモシー・プ
ライス（Timothy Price）による米国特許第4623800号に
記載された電荷バランス型電圧−周波数変換器である。
この種のA/D変換器は、比較的高い応答速度で、比較
的低い分解能を有するディジタル出力を発生するように
構成することができる。これらのディジタル出力は次
に、ディジタル・フィルタ22Aによってディジタル的に
濾波され、高速応答速度すなわち短い更新時間を有する
高分解能の出力を供給する。A/D変換器20とディジタル
・フィルタの組合せの総合的な応答時間は、ディジタル
・フィルタの応答時間すなわち時定数の調節によって制
御される。
的低い分解能を有するディジタル出力を発生するように
構成することができる。これらのディジタル出力は次
に、ディジタル・フィルタ22Aによってディジタル的に
濾波され、高速応答速度すなわち短い更新時間を有する
高分解能の出力を供給する。A/D変換器20とディジタル
・フィルタの組合せの総合的な応答時間は、ディジタル
・フィルタの応答時間すなわち時定数の調節によって制
御される。
フィルタは通常、出力応答がステップ入力変化の63％
に達するのに要する時間の長さを考慮して評価される
（第２図参照）。
に達するのに要する時間の長さを考慮して評価される
（第２図参照）。
この評価法を使用すると、本発明による送信機の応答
時間は、かなりのデッドタイムおよび一層高い分解能の
A/D変換器を有するが、送信機の分解能および速度を制
御するためのディジタル・フィルタ機能は備えていない
送信機の応答時間と実質的に違わない。
時間は、かなりのデッドタイムおよび一層高い分解能の
A/D変換器を有するが、送信機の分解能および速度を制
御するためのディジタル・フィルタ機能は備えていない
送信機の応答時間と実質的に違わない。
本発明の利点は、本発明による送信機の応答特性を、
第２図のライン54、58で示し、また以下に詳述するよう
に、デッドタイムを実質的に有しない指数関数状にする
ことができることである。デッドタイムは、サンプリン
グ速度（周期）およびマイクロコンピュータ・システム
22のフィルタ機能計算時間の和（典型的には50ミリ秒未
満）に制限されるであろう。
第２図のライン54、58で示し、また以下に詳述するよう
に、デッドタイムを実質的に有しない指数関数状にする
ことができることである。デッドタイムは、サンプリン
グ速度（周期）およびマイクロコンピュータ・システム
22のフィルタ機能計算時間の和（典型的には50ミリ秒未
満）に制限されるであろう。
制御システムはデッドタイムに対してよりも指数関数
時定数に対してはるかに優れた耐性を有する（換言すれ
ば、デッドタイムは送信機出力に接続される制御装置の
不安定性をもたらす）ので、本発明は一般的に、送信機
に接続された前記システムへの外乱またはノイズに対す
る、一層すぐれた制御精度および応答速度をもたらす。
時定数に対してはるかに優れた耐性を有する（換言すれ
ば、デッドタイムは送信機出力に接続される制御装置の
不安定性をもたらす）ので、本発明は一般的に、送信機
に接続された前記システムへの外乱またはノイズに対す
る、一層すぐれた制御精度および応答速度をもたらす。
本発明は、A/D変換器20の積分時間すなわち更新時間
を単に変えることに比べて、大きな利点を有する。第１
に、A/D変換器20の積分時間を変えることは一般にハー
ド ウェアの変更を伴なうが、ディジタル・フィルタの
時定数は、ソフトウェアの定数を変えるだけで簡単に再
構成することができる。このような再構成は、２線式ル
ープを介して伝送され、モデム24によって受信され、次
にライン31に沿ってディジタル・フィルタ22Aに供給さ
れるディジタル信号を介して、ユーザ自身が実行するこ
とができる。
を単に変えることに比べて、大きな利点を有する。第１
に、A/D変換器20の積分時間を変えることは一般にハー
ド ウェアの変更を伴なうが、ディジタル・フィルタの
時定数は、ソフトウェアの定数を変えるだけで簡単に再
構成することができる。このような再構成は、２線式ル
ープを介して伝送され、モデム24によって受信され、次
にライン31に沿ってディジタル・フィルタ22Aに供給さ
れるディジタル信号を介して、ユーザ自身が実行するこ
とができる。
したがって、ユーザは、２線式ループに接続された標
準のオペレータ・インターフェース30を介してディジタ
ル・フィルタの時定数を容易に再構成し、また送信機10
の性能を特定の用途に適合させることができる。このこ
とは、送信機10の減衰を、応答速度と「ノイズ」の間で
所望の妥協が成立するように調節するだけで、簡単に行
なわれる。送信機10の出力は正しい値の近傍で振動する
ので、分解能の限界は量子化エラーとしてよりもむしろ
ノイズとして現われるであろう。
準のオペレータ・インターフェース30を介してディジタ
ル・フィルタの時定数を容易に再構成し、また送信機10
の性能を特定の用途に適合させることができる。このこ
とは、送信機10の減衰を、応答速度と「ノイズ」の間で
所望の妥協が成立するように調節するだけで、簡単に行
なわれる。送信機10の出力は正しい値の近傍で振動する
ので、分解能の限界は量子化エラーとしてよりもむしろ
ノイズとして現われるであろう。
本発明はまた、ディジタル・フィルタ22Aのためのフ
ィルタ機能プログラムを変更することによって簡単に実
現可能な一層複雑なフィルタ方式にとって有用である。
一層複雑なフィルタ方式の例としては、適応（adaptiv
e）フィルタ技術がある。例えば、送信機10は、パラメ
ータの大きなステップ変化に対しては低分解能で迅速に
応答し、小さなステップに対しては高分解能でもっと遅
く応答するようにできる。
ィルタ機能プログラムを変更することによって簡単に実
現可能な一層複雑なフィルタ方式にとって有用である。
一層複雑なフィルタ方式の例としては、適応（adaptiv
e）フィルタ技術がある。例えば、送信機10は、パラメ
ータの大きなステップ変化に対しては低分解能で迅速に
応答し、小さなステップに対しては高分解能でもっと遅
く応答するようにできる。
本発明の利点を実現するためには、適当な種類のA/D
変換器が使用されることが重要である。連続近似レジス
タ（SAR）、抵抗性はしご形変換器、または記憶された
積分値が周期的に零にされる積分変換器は、いずれも適
当でない。本発明の送信機10で使用されるA/D変換器20
は、積分値が周期的に零にリセットされない非零復帰型
で、高速サンプリングの準連続積分A/D変換器である。
変換器が使用されることが重要である。連続近似レジス
タ（SAR）、抵抗性はしご形変換器、または記憶された
積分値が周期的に零にされる積分変換器は、いずれも適
当でない。本発明の送信機10で使用されるA/D変換器20
は、積分値が周期的に零にリセットされない非零復帰型
で、高速サンプリングの準連続積分A/D変換器である。
変換器に対する入力は、出力の更新速度よりも大きい
か、または等しい速度でサンプリングすることができ、
積分器の入力オフセット・エラー電圧は、積分器に記憶
された積分値がリセットされない限り、周期的に零にす
ることができる。実質的に更新がスキップされない状態
で、A/D変換器20の出力が連続的に更新されることも重
要である。このことは、サンプリングまたは偽信号（al
iasing）エラーが濾波出力の高分解能性能を制限しない
ことを保証する。
か、または等しい速度でサンプリングすることができ、
積分器の入力オフセット・エラー電圧は、積分器に記憶
された積分値がリセットされない限り、周期的に零にす
ることができる。実質的に更新がスキップされない状態
で、A/D変換器20の出力が連続的に更新されることも重
要である。このことは、サンプリングまたは偽信号（al
iasing）エラーが濾波出力の高分解能性能を制限しない
ことを保証する。
アナログセンサ18が容量型圧力センサで、A/D変換器2
0が、前述のフリック（Frick）の特許に記載された種類
の容量ディジタル（C/D）変換回路である本発明の好ま
しい一実施例では、マイクロコンピュータ・システム22
に供給されるディジタル出力21は、50ミリ秒毎にマイク
ロコンピュータ・システム22に供給される10ビットの分
解能を備えた直列ディジタル信号の形態である。50ミリ
秒という比較的短かい出力更新時間（速度）は送信機10
の出力応答のデッドタイムを十分短かい値に維持する。
しかし、10ビットという分解能は全ての用途にとって十
分ではない。
0が、前述のフリック（Frick）の特許に記載された種類
の容量ディジタル（C/D）変換回路である本発明の好ま
しい一実施例では、マイクロコンピュータ・システム22
に供給されるディジタル出力21は、50ミリ秒毎にマイク
ロコンピュータ・システム22に供給される10ビットの分
解能を備えた直列ディジタル信号の形態である。50ミリ
秒という比較的短かい出力更新時間（速度）は送信機10
の出力応答のデッドタイムを十分短かい値に維持する。
しかし、10ビットという分解能は全ての用途にとって十
分ではない。
マイクロコンピュータ・システム22は、より長い更新
時間（これによれば、使用される特定のA/D変換器の特
性に依存してより高い分解能の出力を生じるようにな
る）を選択するよりもむしろ、50ミリ秒毎に受け取る更
新出力に対して、ディジタル濾波を実行する。このこと
は、基本的に、ディジタル・フィルタの時定数に正比例
する関係で分解能を増大させる。前述のように、前記送
信機に接続された制御装置にとっては、デッドタイムの
ある応答（出力）よりはむしろ指数関数型の応答（出
力）を受け取る方がはるかいに好ましい。何故ならば、
デッドタイムは、送信機出力に結合された前記制御装置
に不安定性をもたらすからである。
時間（これによれば、使用される特定のA/D変換器の特
性に依存してより高い分解能の出力を生じるようにな
る）を選択するよりもむしろ、50ミリ秒毎に受け取る更
新出力に対して、ディジタル濾波を実行する。このこと
は、基本的に、ディジタル・フィルタの時定数に正比例
する関係で分解能を増大させる。前述のように、前記送
信機に接続された制御装置にとっては、デッドタイムの
ある応答（出力）よりはむしろ指数関数型の応答（出
力）を受け取る方がはるかいに好ましい。何故ならば、
デッドタイムは、送信機出力に結合された前記制御装置
に不安定性をもたらすからである。
第２図は、ステップ入力変化に対する送信機の理想化
された出力応答を時間の関数として示す図である。第２
図では、破線40によって表わされた送信機入力（すなわ
ち、第１図のプロセスパラメータ17）は、時間ｔ＝０で
０％から100％へのステップ入力変化42を有するものと
して示されている。本発明のA/D変換器20はその出力更
新時間tuを有し、同図の時間軸上においては、参考のた
めにこれを符号44で示している。
された出力応答を時間の関数として示す図である。第２
図では、破線40によって表わされた送信機入力（すなわ
ち、第１図のプロセスパラメータ17）は、時間ｔ＝０で
０％から100％へのステップ入力変化42を有するものと
して示されている。本発明のA/D変換器20はその出力更
新時間tuを有し、同図の時間軸上においては、参考のた
めにこれを符号44で示している。
時間tuの８倍の出力更新時間（すなわち、8tu）を有
するA/D変換器を備えた第１送信機の応答を、比較のた
めに、特性ライン46で示す。第１送信機の出力にはかな
りの長さ（8tu）の第１デッドタイム48があることが理
解できる。同様に比較の目的で、16tuの更新時間を有す
るA/D変換器を備えた第２送信機の応答をライン50で示
すが、第２送信機の出力はより一層長い（16tu）デッド
タイム52を有する。第１および第２の送信機では、A/D
変換器の出力更新時間を長くすれば高分解能を実現する
ことができる。
するA/D変換器を備えた第１送信機の応答を、比較のた
めに、特性ライン46で示す。第１送信機の出力にはかな
りの長さ（8tu）の第１デッドタイム48があることが理
解できる。同様に比較の目的で、16tuの更新時間を有す
るA/D変換器を備えた第２送信機の応答をライン50で示
すが、第２送信機の出力はより一層長い（16tu）デッド
タイム52を有する。第１および第２の送信機では、A/D
変換器の出力更新時間を長くすれば高分解能を実現する
ことができる。
本発明のディジタル・フィルタが、8tuに等しい時定
数を有する場合−換言すれば、入力のステップ変化から
8tuの時間経過時に、その応答出力がステップ入力変化4
2の63％に達する場合の、本発明による送信機10の応答
をライン54で示す。この送信機10のA/D変換器出力は時
間tuの遅れで、符号42Aのようにステップ状に立上るの
で、ディジタル・フィルタの出力も、符号56で示すよう
に１更新時間tuの経過時において既に、ステップ入力変
化42に応答し始めることになり、送信機10の出力に関連
したデッドタイムは事実上存在しないことが理解でき
る。
数を有する場合−換言すれば、入力のステップ変化から
8tuの時間経過時に、その応答出力がステップ入力変化4
2の63％に達する場合の、本発明による送信機10の応答
をライン54で示す。この送信機10のA/D変換器出力は時
間tuの遅れで、符号42Aのようにステップ状に立上るの
で、ディジタル・フィルタの出力も、符号56で示すよう
に１更新時間tuの経過時において既に、ステップ入力変
化42に応答し始めることになり、送信機10の出力に関連
したデッドタイムは事実上存在しないことが理解でき
る。
２段ディジタル・フィルタを有する同じ送信機10の応
答をライン58で示す。このフィルタは、１×tuの時定数
を有する第１ステージと、８×tuの時定数を有する第２
ステージとを具備している。この場合も同様に、送信機
10はステップ入力変化42に迅速に（ほぼ、または正確に
1tuの遅れで）応答し、実質的なデッドタイムは存在し
ないことが分かる。
答をライン58で示す。このフィルタは、１×tuの時定数
を有する第１ステージと、８×tuの時定数を有する第２
ステージとを具備している。この場合も同様に、送信機
10はステップ入力変化42に迅速に（ほぼ、または正確に
1tuの遅れで）応答し、実質的なデッドタイムは存在し
ないことが分かる。
第２図はまた、本発明の２つの異なる実施例、すなわ
ち、ディジタル・フィルタが１段フィルタ（その出力を
第２図の54で示す）であるもの、およびディジタル・フ
ィルタが、１つの追加ビットを備えた２段フィルタ（出
力を第２図の58に示す）であるものを示している。それ
ぞれの場合の出力54、58は、より長いデッドタイムによ
ってもたらされるライン46、50のような段階状ではなく
指数関数的に上昇する。
ち、ディジタル・フィルタが１段フィルタ（その出力を
第２図の54で示す）であるもの、およびディジタル・フ
ィルタが、１つの追加ビットを備えた２段フィルタ（出
力を第２図の58に示す）であるものを示している。それ
ぞれの場合の出力54、58は、より長いデッドタイムによ
ってもたらされるライン46、50のような段階状ではなく
指数関数的に上昇する。
単一段フィルタの場合は、パーセント表示の分解能は
実質的にフィルタの時定数に逆比例する。２極または２
段フィルタを使用することにより、出力に含まれる非常
に高い周波成分がフィルタで除去され、向上された分解
能が得られる。
実質的にフィルタの時定数に逆比例する。２極または２
段フィルタを使用することにより、出力に含まれる非常
に高い周波成分がフィルタで除去され、向上された分解
能が得られる。
第３図には、フィルタ22Aで使用されるディジタル・
フィルタ・アルゴリズムの流れ図を示す。マイクロコン
ピュータ・システム22の起動時に、60で示すように、フ
ィルタ変数が０または他の初期値にセットされる。第１
段のフィルタ、すなわち、前置フィルタ62はディジタル
・データを処理する。
フィルタ・アルゴリズムの流れ図を示す。マイクロコン
ピュータ・システム22の起動時に、60で示すように、フ
ィルタ変数が０または他の初期値にセットされる。第１
段のフィルタ、すなわち、前置フィルタ62はディジタル
・データを処理する。
最初に、新しい入力が、64で示すようにA/D変換器か
ら取り込まれる。次に、前置フィルタの新しい出力値NF
N1が、66に示すように、選択されたフィルタ・アルゴリ
ズムを使って計算される。最後に、68に示すよに、旧出
力変数NFO1が新しいNFN1の値にセットされ、前置フィル
タ・アルゴリズムはNFN1の値を第２段のフィルタ70に供
給する。
ら取り込まれる。次に、前置フィルタの新しい出力値NF
N1が、66に示すように、選択されたフィルタ・アルゴリ
ズムを使って計算される。最後に、68に示すよに、旧出
力変数NFO1が新しいNFN1の値にセットされ、前置フィル
タ・アルゴリズムはNFN1の値を第２段のフィルタ70に供
給する。
第３図の第２段フィルタ70では、72に示すように、選
択されたフィルタ・アルゴリズムを使ってデータが濾波
される。数値“N"は調節可能であり、フィルタの指数関
数時定数を制御する。“N"は、例えば、フィルタ時定数
を1:256（＝27）の範囲に渡って変えるために０から７
まで調節することができる。第３図の74で示すように、
新たに計算された出力値NFN2がD/A変換器26およびモデ
ム24に供給される。次に、旧フィルタ変数NFO2は、76に
おいて、新フィルタ値NFN2に等しくなるようにセットさ
れる。これにより、更新時間tu以内でフィルタの１サイ
クルが完了される。フィルタは次に前置フィルタ62およ
び第２段フィルタ70の処理を連続的に循環し、送信機出
力の連続的更新を行なう。
択されたフィルタ・アルゴリズムを使ってデータが濾波
される。数値“N"は調節可能であり、フィルタの指数関
数時定数を制御する。“N"は、例えば、フィルタ時定数
を1:256（＝27）の範囲に渡って変えるために０から７
まで調節することができる。第３図の74で示すように、
新たに計算された出力値NFN2がD/A変換器26およびモデ
ム24に供給される。次に、旧フィルタ変数NFO2は、76に
おいて、新フィルタ値NFN2に等しくなるようにセットさ
れる。これにより、更新時間tu以内でフィルタの１サイ
クルが完了される。フィルタは次に前置フィルタ62およ
び第２段フィルタ70の処理を連続的に循環し、送信機出
力の連続的更新を行なう。
第２図および第３図に示す例では、１段および２段フ
ィルタについて示したが、所望ならば、さらに複数なフ
ィルタ作用を実行することができる。前に述べたよう
に、本発明の範囲内で適応フィルタ技術を組み込むこと
ができる。
ィルタについて示したが、所望ならば、さらに複数なフ
ィルタ作用を実行することができる。前に述べたよう
に、本発明の範囲内で適応フィルタ技術を組み込むこと
ができる。
本発明のもう１つの利点は、選択されるフィルタの時
定数により、分解能が基本的に直接改善されることであ
る。入力のランダム・サンプルを取り込み、次の変換サ
イクルで最初から再び開始する（零復帰により）幾つか
のA/D変換器では、時定数を大きくして出力の更新時間
を増大させても、時定数の1/2乗でしか分解能の改善は
もたらされない。本発明によれば、A/D変換器20は零に
復帰せず、全ての読取りは互いに関連している。その結
果、分解能は、増大された時定数の1/2乗ではなく、時
定数の増大に正比例して得られる。
定数により、分解能が基本的に直接改善されることであ
る。入力のランダム・サンプルを取り込み、次の変換サ
イクルで最初から再び開始する（零復帰により）幾つか
のA/D変換器では、時定数を大きくして出力の更新時間
を増大させても、時定数の1/2乗でしか分解能の改善は
もたらされない。本発明によれば、A/D変換器20は零に
復帰せず、全ての読取りは互いに関連している。その結
果、分解能は、増大された時定数の1/2乗ではなく、時
定数の増大に正比例して得られる。
本発明によれば、ユーザの必要性に応じて、高速応
答、高分解能またはこれら２つの組合せをもたらすディ
ジタル送信機が提供される。ユーザは、速度または応答
時間、および分解能またはノイズの間の釣合いを取るこ
とができるので、単一の調節可能な製品で多種の用途に
対応することができる。
答、高分解能またはこれら２つの組合せをもたらすディ
ジタル送信機が提供される。ユーザは、速度または応答
時間、および分解能またはノイズの間の釣合いを取るこ
とができるので、単一の調節可能な製品で多種の用途に
対応することができる。
好ましい実施例に関連して本発明を説明したが、本発
明の精神および範囲から逸脱することなく形式および細
部において変更を行なうことができることを当業者は認
めるであろう。
明の精神および範囲から逸脱することなく形式および細
部において変更を行なうことができることを当業者は認
めるであろう。
フロントページの続き (56)参考文献 特開 昭61−28221（ＪＰ，Ａ) 特開 昭58−85628（ＪＰ，Ａ) 特開 昭53−119656（ＪＰ，Ａ) 特開 昭50−137065（ＪＰ，Ａ) 特開 昭57−20012（ＪＰ，Ａ) 特開 昭62−110329（ＪＰ，Ａ) 特公 昭50−31459（ＪＰ，Ｂ２) 欧州公開82335（ＥＰ，Ａ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 1/00 - 1/88
Claims (10)
- 【請求項１】検出されたパラメータの関数であるアナロ
グ信号を供給するための検出手段と、 アナログ信号からディジタル信号を発生するA/D変換器
であって、前記ディジタル信号のある時間の積分平均が
前記アナログ信号のある時間の積分平均およびこれに比
例した値のいずれかになるようにすると共に、予定の更
新時間周期毎に前記ディジタル信号を更新するようにさ
れた非零復帰積分A/D変換器と、 出力信号を発生する出力手段とを具備し、検出されたパ
ラメータの関数である出力信号を発生する送信機であっ
て、 送信機の出力の分解能および応答速度を調整する手段を
さらに有し、前記調整手段は、 前記A/D変換器の更新時間周期よりも大きい時定数を有
し、前記A/D変換器からのディジタル信号をディジタル
的に濾波して、濾波されたディジタル信号を発生するデ
ィジタルフィルタ手段と、 前記ディジタルフィルタ手段の時定数を調整することに
よって前記A/D変換器の出力の分解能および応答速度を
他と無関係に独立的に変化させ、送信機の出力の分解能
および応答速度を変化させる手段とよりなり、 前記出力手段は濾波された前記ディジタル信号の関数で
ある出力信号を提供するように構成されたことを特徴と
する送信機。 - 【請求項２】ディジタル・フィルタ手段がディジタル信
号の１段ディジタル濾波を行なう請求項１の送信機。 - 【請求項３】ディジタル・フィルタ手段がディジタル信
号の２段ディジタル濾波を行なう請求項１の送信機。 - 【請求項４】前記第１段のフィルタは前記A/D変換器の
更新時間に等しい固定時定数を有し、前記第２段のフィ
ルタは調整可能な時定数を有するすることを特徴とする
請求項３の送信機。 - 【請求項５】ディジタル・フィルタ手段がディジタル信
号の適応濾波を実行する請求項１の送信機。 - 【請求項６】ディジタル・フィルタ手段がディジタル・
コンピュータから成る請求項１の送信機。 - 【請求項７】積分型A/D変換手段が電荷バランス型電圧
−周波数変換器から成る請求項１の送信機。 - 【請求項８】検出手段が容量型センサから成り、積分型
A/D変換手段が電荷再バランス型容量ディジタル変換器
から成る請求項１の送信機。 - 【請求項９】信号のディジタル・フィルタ手段が、完成
された送信機において調節可能である請求項１の送信
機。 - 【請求項１０】検出されたパラメータの関数であるアナ
ログ信号を供給するための検出手段と、 アナログ信号からディジタル信号を発生するA/D変換器
であって、前記ディジタル信号のある時間の積分平均が
前記アナログ信号のある時間の積分平均およびこれに比
例した値のいずれかになるようにすると共に、予定の更
新時間周期毎に前記ディジタル信号を更新するようにさ
れた非零復帰積分A/D変換器と、 前記A/D変換器の更新時間周期よりも大きい時定数を有
し、前記A/D変換器からのディジタル信号をディジタル
的に濾波して、濾波されたディジタル信号を発生するデ
ィジタルフィルタ手段と、 濾波された前記ディジタル信号の関数である出力信号を
発生する出力手段とを具備した送信機の出力の応答速度
および分解能を調整する方法であって、 前記ディジタルフィルタ手段の時定数を調整して送信機
の出力の応答速度および分解能を調整する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US109,490 | 1987-10-16 | ||
| US07/109,490 US4866435A (en) | 1987-10-16 | 1987-10-16 | Digital transmitter with variable resolution as a function of speed |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03500717A JPH03500717A (ja) | 1991-02-14 |
| JP2810394B2 true JP2810394B2 (ja) | 1998-10-15 |
Family
ID=22327936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63508922A Expired - Fee Related JP2810394B2 (ja) | 1987-10-16 | 1988-09-23 | 応答速度の関数である可変分解能を備えたディジタル送信機 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4866435A (ja) |
| EP (1) | EP0438393B1 (ja) |
| JP (1) | JP2810394B2 (ja) |
| CA (1) | CA1324006C (ja) |
| DE (1) | DE3855000T2 (ja) |
| WO (1) | WO1989003618A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0495001B1 (en) * | 1989-10-02 | 1999-02-17 | Rosemount Inc. | Field-mounted control unit |
| DE69027292T2 (de) * | 1990-01-16 | 1997-01-23 | Hitachi Ltd | Verfahren und System zur digitalen Signalverarbeitung. |
| SG43345A1 (en) * | 1990-11-30 | 1997-10-17 | Yokogawa Electric Corp | Signal conditioner |
| US5181025A (en) * | 1991-05-24 | 1993-01-19 | The United States Of America As Represented By The Secretary Of The Air Force | Conformal telemetry system |
| US5372046A (en) * | 1992-09-30 | 1994-12-13 | Rosemount Inc. | Vortex flowmeter electronics |
| FR2702044B1 (fr) * | 1993-02-26 | 1995-05-24 | Marwal Systems Sa | Circuit de traitement pour signal de sortie de capteur analogique résistif, notamment pour jauge de carburant sur véhicule automobile et systèmes équipés. |
| US5535243A (en) * | 1994-07-13 | 1996-07-09 | Rosemount Inc. | Power supply for field mounted transmitter |
| US5909188A (en) * | 1997-02-24 | 1999-06-01 | Rosemont Inc. | Process control transmitter with adaptive analog-to-digital converter |
| US5942696A (en) * | 1997-03-27 | 1999-08-24 | Rosemount Inc. | Rapid transfer function determination for a tracking filter |
| US6170338B1 (en) | 1997-03-27 | 2001-01-09 | Rosemont Inc. | Vortex flowmeter with signal processing |
| US6594613B1 (en) * | 1998-12-10 | 2003-07-15 | Rosemount Inc. | Adjustable bandwidth filter for process variable transmitter |
| US6531884B1 (en) | 2001-08-27 | 2003-03-11 | Rosemount Inc. | Diagnostics for piezoelectric sensor |
| US6910381B2 (en) * | 2002-05-31 | 2005-06-28 | Mykrolis Corporation | System and method of operation of an embedded system for a digital capacitance diaphragm gauge |
| US7258024B2 (en) | 2004-03-25 | 2007-08-21 | Rosemount Inc. | Simplified fluid property measurement |
| US7187158B2 (en) | 2004-04-15 | 2007-03-06 | Rosemount, Inc. | Process device with switching power supply |
| JP5330703B2 (ja) * | 2008-01-31 | 2013-10-30 | アズビル株式会社 | 差圧発信器 |
| US7970063B2 (en) * | 2008-03-10 | 2011-06-28 | Rosemount Inc. | Variable liftoff voltage process field device |
| US8786128B2 (en) | 2010-05-11 | 2014-07-22 | Rosemount Inc. | Two-wire industrial process field device with power scavenging |
| DE102013107904A1 (de) * | 2013-07-24 | 2015-01-29 | Endress + Hauser Flowtec Ag | Messgerät mit einer umschaltbaren Mess- und Betriebselektronik zur Übermittlung eines Messsignals |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3002690A (en) * | 1958-07-03 | 1961-10-03 | Honeywell Regulator Co | Continuous integrator |
| US3646538A (en) * | 1969-10-27 | 1972-02-29 | Rosemount Eng Co Ltd | Transducer circuitry for converting a capacitance signal to a dc current signal |
| US4087796A (en) * | 1976-10-21 | 1978-05-02 | Rockwell International Corporation | Analog-to-digital conversion apparatus |
| JPS54113502A (en) * | 1978-02-24 | 1979-09-05 | Kubota Ltd | Noise-preventing device for pump pipe |
| JPS5720012A (en) * | 1980-07-09 | 1982-02-02 | Casio Comput Co Ltd | Band-pass filter |
| GB2118001B (en) * | 1982-03-17 | 1986-03-12 | Rosemount Eng Co Ltd | Clock controlled dual slope voltage to frequency converter |
| JPH084231B2 (ja) * | 1984-07-18 | 1996-01-17 | 日本電気株式会社 | オ−バサンプル符号化方法及び装置 |
| US4763063A (en) * | 1985-07-26 | 1988-08-09 | Allied-Signal Inc. | Compact digital pressure sensor circuitry |
-
1987
- 1987-10-16 US US07/109,490 patent/US4866435A/en not_active Expired - Lifetime
-
1988
- 1988-09-23 DE DE3855000T patent/DE3855000T2/de not_active Expired - Lifetime
- 1988-09-23 WO PCT/US1988/003281 patent/WO1989003618A1/en active IP Right Grant
- 1988-09-23 JP JP63508922A patent/JP2810394B2/ja not_active Expired - Fee Related
- 1988-09-23 EP EP88909657A patent/EP0438393B1/en not_active Expired - Lifetime
- 1988-10-14 CA CA000580244A patent/CA1324006C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0438393B1 (en) | 1996-02-07 |
| DE3855000T2 (de) | 1996-09-19 |
| DE3855000D1 (de) | 1996-03-21 |
| WO1989003618A1 (en) | 1989-04-20 |
| JPH03500717A (ja) | 1991-02-14 |
| EP0438393A4 (en) | 1992-07-22 |
| US4866435A (en) | 1989-09-12 |
| CA1324006C (en) | 1993-11-09 |
| EP0438393A1 (en) | 1991-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2810394B2 (ja) | 応答速度の関数である可変分解能を備えたディジタル送信機 | |
| US4296413A (en) | Resistance-bridge to frequency converter with automatic offset correction | |
| JP4100869B2 (ja) | プロセス制御センサ用多レンジ遷移方法および装置 | |
| RU2111543C1 (ru) | Трехпроводной передатчик | |
| US4463612A (en) | Electronic circuit using digital techniques for vortex shedding flowmeter signal processing | |
| US7046097B2 (en) | Highly stable integrated time reference | |
| WO1988001417A1 (en) | Analog transducer circuit with digital control | |
| US4081700A (en) | Touch control switch circuit with compensation for power supply line fluctuations | |
| US6067327A (en) | Data transmitter and method therefor | |
| CN206248100U (zh) | 惠斯通电桥传感系统 | |
| US5909188A (en) | Process control transmitter with adaptive analog-to-digital converter | |
| US5786733A (en) | Phase-locked oscillating circuit with a frequency fluctuation detecting circuit | |
| US6098142A (en) | Apparatus and method for using a communications port in polling mode and without interrupts | |
| EP0619014A1 (en) | DIGITAL DAMPING CIRCUIT FOR ELECTRONIC LEVEL INDICATORS. | |
| JPS6344176A (ja) | 多重変換器からディジタル出力を得るシステム及び方法 | |
| JP3440566B2 (ja) | 近接スイッチ | |
| KR102593635B1 (ko) | 공진기 기반 센서 및 그의 감지 방법 | |
| CN113726328B (zh) | 基于闭环振荡器的传感器接口电路 | |
| JPH05113379A (ja) | 圧力・差圧伝送器 | |
| US4797669A (en) | Receiver | |
| JP3112942B2 (ja) | 誤差信号の補償方法及び回路 | |
| JP3362318B2 (ja) | 近接スイッチ | |
| JP2811805B2 (ja) | フィルタおよび位相同期ループ回路 | |
| JP3127607B2 (ja) | 二線式信号伝送器 | |
| JPH05209929A (ja) | 時定数の誤差検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |