JP2811805B2 - フィルタおよび位相同期ループ回路 - Google Patents
フィルタおよび位相同期ループ回路Info
- Publication number
- JP2811805B2 JP2811805B2 JP1254587A JP25458789A JP2811805B2 JP 2811805 B2 JP2811805 B2 JP 2811805B2 JP 1254587 A JP1254587 A JP 1254587A JP 25458789 A JP25458789 A JP 25458789A JP 2811805 B2 JP2811805 B2 JP 2811805B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- resistor
- capacitor
- pll circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Filters And Equalizers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はフィルタに関し、特に位相同期ループ回路
（以下PLL回路とする）等の自動制御系に用いられるフ
ィルタに関する。
（以下PLL回路とする）等の自動制御系に用いられるフ
ィルタに関する。
（従来の技術） 第２図はPLL回路のループフィルタとして用いられる
従来のフィルタの回路図である。本図において、11は入
力端子、12は出力端子、R1は抵抗器、R2は可変抵抗器、
Ｃはコンデンサである。このフィルタでは、入力端子11
と出力端子12との間に抵抗器R1が接続してあり、コンデ
ンサＣと可変抵抗器R2とを直列に接続してなる直列回路
が出力端子12と接地との間に可変抵抗器を接地側にして
接続してある。このような回路構成のフィルタでは可変
抵抗器R2の抵抗値を変化させることでフィルタの周波数
特性や位相特性などを変化させていた。
従来のフィルタの回路図である。本図において、11は入
力端子、12は出力端子、R1は抵抗器、R2は可変抵抗器、
Ｃはコンデンサである。このフィルタでは、入力端子11
と出力端子12との間に抵抗器R1が接続してあり、コンデ
ンサＣと可変抵抗器R2とを直列に接続してなる直列回路
が出力端子12と接地との間に可変抵抗器を接地側にして
接続してある。このような回路構成のフィルタでは可変
抵抗器R2の抵抗値を変化させることでフィルタの周波数
特性や位相特性などを変化させていた。
第３図は一般によく知られているPLL回路のブロック
図であり、本図において、21は基準周波数発生器、22は
位相比較器、23はループフィルタ、24は電圧制御発振器
である。従来のPLL回路はそのループフィルタ23として
第２図に示したフィルタを用い、該フィルタの可変抵抗
器R2の抵抗値を変化させることによりフィルタの周波数
特性などを変化させて、PLL回路の制御特性を調整して
いた。
図であり、本図において、21は基準周波数発生器、22は
位相比較器、23はループフィルタ、24は電圧制御発振器
である。従来のPLL回路はそのループフィルタ23として
第２図に示したフィルタを用い、該フィルタの可変抵抗
器R2の抵抗値を変化させることによりフィルタの周波数
特性などを変化させて、PLL回路の制御特性を調整して
いた。
（発明が解決しようとする課題） 第３図に示したPLL回路に用いられる電圧制御発振器
などはそれら各々の電気的特性にばらつきを持っている
（電圧制御発振器においてはその変調特性）から、PLL
回路を量産する場合にはそのPLL回路はループ制御特性
などにばらつきを持ったものになってしまう。また、こ
のPLL回路のような自動制御系の制御特性にはループフ
ィルタの周波数特性および位相特性が大きく影響する。
そこで第２図に示したフィルタをループフィルタとし用
いる従来のPLL回路では、フィルタの可変抵抗器R2の抵
抗値を変化させてフィルタ自体の周波数特性や位相特性
を変化させて電圧制御発振器の変調特性のばらつき等を
吸収して量産される各PLL回路の制御特性等のばらつき
を防いでいた。ところがこのPLL回路のループフィルタ
つまり第２図に示すフィルタの調整は、電圧制御発振器
の出力信号の位相雑音特性などをモニタしながら行うも
のであり、このモニタには高度な測定技術を要する。す
ると当然に高精度の測定器が必要となったり、フィルタ
の調整時間が長くなったりしてフィルタの調整に大きな
経費がかかって、結果としてPLL回路が高価になってい
た。以下のように従来のPLL回路のループフィルタに用
いられるフィルタには解決すべき課題があった。
などはそれら各々の電気的特性にばらつきを持っている
（電圧制御発振器においてはその変調特性）から、PLL
回路を量産する場合にはそのPLL回路はループ制御特性
などにばらつきを持ったものになってしまう。また、こ
のPLL回路のような自動制御系の制御特性にはループフ
ィルタの周波数特性および位相特性が大きく影響する。
そこで第２図に示したフィルタをループフィルタとし用
いる従来のPLL回路では、フィルタの可変抵抗器R2の抵
抗値を変化させてフィルタ自体の周波数特性や位相特性
を変化させて電圧制御発振器の変調特性のばらつき等を
吸収して量産される各PLL回路の制御特性等のばらつき
を防いでいた。ところがこのPLL回路のループフィルタ
つまり第２図に示すフィルタの調整は、電圧制御発振器
の出力信号の位相雑音特性などをモニタしながら行うも
のであり、このモニタには高度な測定技術を要する。す
ると当然に高精度の測定器が必要となったり、フィルタ
の調整時間が長くなったりしてフィルタの調整に大きな
経費がかかって、結果としてPLL回路が高価になってい
た。以下のように従来のPLL回路のループフィルタに用
いられるフィルタには解決すべき課題があった。
（課題を解決するための手段） 前述の課題を解決するために本発明が提供するフィル
タは、入力端子と出力端子との間に接続してある第１の
抵抗器と、前記出力端子に一端が接続してあるコンデン
サと、該コンデンサの他端と接地との間に接続してある
可変抵抗器と、前記コンデンサの他端に一端が接続して
ある第２の抵抗器と、該第２の抵抗器の他端と接地との
間に正極を前記第２の抵抗器側にして接続してある直流
電圧源とからなることを特徴とする。
タは、入力端子と出力端子との間に接続してある第１の
抵抗器と、前記出力端子に一端が接続してあるコンデン
サと、該コンデンサの他端と接地との間に接続してある
可変抵抗器と、前記コンデンサの他端に一端が接続して
ある第２の抵抗器と、該第２の抵抗器の他端と接地との
間に正極を前記第２の抵抗器側にして接続してある直流
電圧源とからなることを特徴とする。
さらに本発明が提供する位相同期ループ回路は、位相
比較器と電圧制御発振器とループフィルタとからなり、
前記位相比較器で入力信号と前記電圧制御発振器の出力
との位相が比較されて前記位相比較器の出力で前記電圧
制御発振器の周波数が制御されるフィードバックループ
である位相同期ループ回路であって、前記ループフィル
タが前述のフィルタでなることを特徴とする。
比較器と電圧制御発振器とループフィルタとからなり、
前記位相比較器で入力信号と前記電圧制御発振器の出力
との位相が比較されて前記位相比較器の出力で前記電圧
制御発振器の周波数が制御されるフィードバックループ
である位相同期ループ回路であって、前記ループフィル
タが前述のフィルタでなることを特徴とする。
（実施例） 以下に実施例に挙げて本発明を説明する。
第１図は、本発明のPLL回路のループフィルタに用い
られるフィルタの一実施例を示す回路図である。本図に
おいて、11は入力端子、12は出力端子、R1,R3は抵抗
器、R2は可変抵抗器、Ｃはコンデンサ、Ｖは直流電圧源
である。本実施例では、抵抗器R1が入力端子11と出力端
子12との間に接続してあり、コンデンサＣの一端は出力
端子12に接続してあり、その他端は抵抗器R3の一端に接
続してあり、抵抗器R3の他端は直流電圧源Ｖの正極に接
続してあり、その負極は接地してあり、可変抵抗器R2が
コンデンサＣの他端と接地との間に接続してある。この
ような回路構成の本実施例では、伝達関数をＦ（Ｓ）と
すると、Ｆ（Ｓ）は次式で表わされる。
られるフィルタの一実施例を示す回路図である。本図に
おいて、11は入力端子、12は出力端子、R1,R3は抵抗
器、R2は可変抵抗器、Ｃはコンデンサ、Ｖは直流電圧源
である。本実施例では、抵抗器R1が入力端子11と出力端
子12との間に接続してあり、コンデンサＣの一端は出力
端子12に接続してあり、その他端は抵抗器R3の一端に接
続してあり、抵抗器R3の他端は直流電圧源Ｖの正極に接
続してあり、その負極は接地してあり、可変抵抗器R2が
コンデンサＣの他端と接地との間に接続してある。この
ような回路構成の本実施例では、伝達関数をＦ（Ｓ）と
すると、Ｆ（Ｓ）は次式で表わされる。
本実施例を第３図に示すPLL回路のループフィルタと
して用いるとする。ここで位相比較器22の変換利得をＫ
φ、電圧制御発振器24の変調利得をKVとすると、このと
きのPLL回路の閉ループ伝達関数Ｈ（Ｓ）は次式で表わ
される。
して用いるとする。ここで位相比較器22の変換利得をＫ
φ、電圧制御発振器24の変調利得をKVとすると、このと
きのPLL回路の閉ループ伝達関数Ｈ（Ｓ）は次式で表わ
される。
電圧制御発振器24の変調利得KVを測定すると、
（３），（４）式から適当なτ２が求められる。すると
可変抵抗器R2の値が決定して、コンデンサＣと可変抵抗
器R2との接続点の直流電位が算出されることになる。こ
のことは逆に可変抵抗器R2の値つまりコンデンサＣと可
変抵抗器R2との接続点の直流電圧から電圧制御発振器24
の変調利得KVが求められるということである。このコン
デンサＣと可変抵抗器R2との接続点の直流電圧は、該直
流電圧を測定する回路を設けることによって装置（PLL
回路）の外部から簡単に測定できる。この測定に用いる
測定器は必ずしも高精度のものでなくてもよいから、可
変抵抗器R2の抵抗値の調整すなわち本実施例のフィルタ
の特性の調整に要するコストは飛躍的に低いものとな
る。この実施例の採用によって安価なPLL回路を提供で
きる。
（３），（４）式から適当なτ２が求められる。すると
可変抵抗器R2の値が決定して、コンデンサＣと可変抵抗
器R2との接続点の直流電位が算出されることになる。こ
のことは逆に可変抵抗器R2の値つまりコンデンサＣと可
変抵抗器R2との接続点の直流電圧から電圧制御発振器24
の変調利得KVが求められるということである。このコン
デンサＣと可変抵抗器R2との接続点の直流電圧は、該直
流電圧を測定する回路を設けることによって装置（PLL
回路）の外部から簡単に測定できる。この測定に用いる
測定器は必ずしも高精度のものでなくてもよいから、可
変抵抗器R2の抵抗値の調整すなわち本実施例のフィルタ
の特性の調整に要するコストは飛躍的に低いものとな
る。この実施例の採用によって安価なPLL回路を提供で
きる。
（発明の効果） 以上に詳しく説明したように本発明によれば、自動制
御系をもつPLL回路のループフィルタなどに用いられる
フィルタを第１図に示す回路とすることによって、コン
デンサＣと可変抵抗値R2との接続点の直流電圧から前記
PLL回路の制御特性を簡単に調整でき、ひいてはPLL回路
を安価に提供できる。本発明には、以上のような効果が
ある。
御系をもつPLL回路のループフィルタなどに用いられる
フィルタを第１図に示す回路とすることによって、コン
デンサＣと可変抵抗値R2との接続点の直流電圧から前記
PLL回路の制御特性を簡単に調整でき、ひいてはPLL回路
を安価に提供できる。本発明には、以上のような効果が
ある。
第１図は本発明のフィルタの一実施例を示す回路図、第
２図は従来のフィルタの回路図、第３図は位相同期ルー
プ回路（PLL回路）のブロック図である。 11……入力端子、12……出力端子、21……基準周波数発
生器、22……位相比較器、23……ループフィルタ、24…
…電圧制御発振器、R1,R3……抵抗器、R2……可変抵抗
器、Ｃ……コンデンサ、Ｖ……直流電圧源。
２図は従来のフィルタの回路図、第３図は位相同期ルー
プ回路（PLL回路）のブロック図である。 11……入力端子、12……出力端子、21……基準周波数発
生器、22……位相比較器、23……ループフィルタ、24…
…電圧制御発振器、R1,R3……抵抗器、R2……可変抵抗
器、Ｃ……コンデンサ、Ｖ……直流電圧源。
Claims (2)
- 【請求項１】入力端子と出力端子との間に接続してある
第１の抵抗器と、前記出力端子に一端が接続してあるコ
ンデンサと、該コンデンサの他端と接地との間に接続し
てある可変抵抗器と、前記コンデンサの他端に一端が接
続してある第２の抵抗器と、該第２の抵抗器の他端と接
地との間に正極を前記第２の抵抗器側にして接続してあ
る直流電圧源とからなることを特徴とするフィルタ。 - 【請求項２】位相比較器と電圧制御発振器とループフィ
ルタとからなり、前記位相比較器で入力信号と前記電圧
制御発振器の出力との位相が比較されて前記位相比較器
の出力で前記電圧制御発振器の周波数が制御されるフィ
ールドバックループである位相同期ループ回路におい
て、前記ループフィルタが請求項１に記載のフィルタで
なることを特徴とする位相同期ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254587A JP2811805B2 (ja) | 1989-09-28 | 1989-09-28 | フィルタおよび位相同期ループ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254587A JP2811805B2 (ja) | 1989-09-28 | 1989-09-28 | フィルタおよび位相同期ループ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117026A JPH03117026A (ja) | 1991-05-17 |
| JP2811805B2 true JP2811805B2 (ja) | 1998-10-15 |
Family
ID=17267112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254587A Expired - Fee Related JP2811805B2 (ja) | 1989-09-28 | 1989-09-28 | フィルタおよび位相同期ループ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811805B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100736407B1 (ko) * | 2006-01-17 | 2007-07-09 | 삼성전자주식회사 | 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-ｎ 위상동기루프 |
-
1989
- 1989-09-28 JP JP1254587A patent/JP2811805B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117026A (ja) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4818903A (en) | Time constant automatic adjustment circuit for a filter circuit | |
| US4392382A (en) | Linearized electronic capacitive pressure transducer | |
| US5517159A (en) | Frequency modulating system including feedback clamping circuit | |
| JP2811805B2 (ja) | フィルタおよび位相同期ループ回路 | |
| JP2534537B2 (ja) | 演算増幅器の利得帯域幅積―ユニタリ、ゲイン周波数―を自動的に制御する回路 | |
| US5621349A (en) | Device for controlling an output level of an FM detecting circuit using phase locked loop | |
| US5057705A (en) | Clock formation circuit with phase locked loop control | |
| JP4036636B2 (ja) | 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置 | |
| JP2689328B2 (ja) | 電圧制御発振器 | |
| JP2568571B2 (ja) | 帯域除去周波数制御装置 | |
| JPH0531321B2 (ja) | ||
| JP2748682B2 (ja) | Ｐｌｌ回路 | |
| JPS5826555B2 (ja) | 周波数追跡器 | |
| JPH0628834Y2 (ja) | 周波数シンセサイザ | |
| JPH0645928A (ja) | 発振器回路 | |
| JPH0371721A (ja) | 位相同期回路 | |
| JPH0635546Y2 (ja) | 周波数制御回路 | |
| JPH0727354B2 (ja) | ディスプレイモニタのオートトラッキング回路 | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| JPS6120539Y2 (ja) | ||
| JPH0218583Y2 (ja) | ||
| JPH0165527U (ja) | ||
| JPH0722841A (ja) | 電圧制御発振器 | |
| JP2534162Y2 (ja) | 力率調整装置 | |
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |