KR20190118223A - 표시 패널 및 이를 포함하는 표시 장치 - Google Patents

표시 패널 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20190118223A
KR20190118223A KR1020180041060A KR20180041060A KR20190118223A KR 20190118223 A KR20190118223 A KR 20190118223A KR 1020180041060 A KR1020180041060 A KR 1020180041060A KR 20180041060 A KR20180041060 A KR 20180041060A KR 20190118223 A KR20190118223 A KR 20190118223A
Authority
KR
South Korea
Prior art keywords
lighting test
pixel
lighting
pixel column
circuit
Prior art date
Application number
KR1020180041060A
Other languages
English (en)
Other versions
KR102534678B1 (ko
Inventor
김현웅
이승규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180041060A priority Critical patent/KR102534678B1/ko
Priority to US16/256,963 priority patent/US11017699B2/en
Priority to CN201910278767.3A priority patent/CN110364101B/zh
Publication of KR20190118223A publication Critical patent/KR20190118223A/ko
Application granted granted Critical
Publication of KR102534678B1 publication Critical patent/KR102534678B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Abstract

표시 패널은 제1 방향으로 연장되고, 제1 방향에 수직하는 제2 방향으로 배열되는 복수의 데이터 라인들 및 상기 데이터 라인과 연결되는 복수의 화소열들을 포함하는 표시 영역, 표시 영역을 둘러싸는 비표시 영역, 표시 영역과 제1 방향으로 인접하는 비표시 영역에 형성되고, 데이터 라인을 통해 화소열들에 점등 검사 전압을 인가하는 제1 점등 검사 회로, 제1 점등 검사 회로와 제1 방향으로 인접하는 비표시 영역에 형성되고, 데이터 라인을 통해 화소열들에 데이터 신호를 인가하는 디멀티플렉서(demultiplexer) 및 디멀티플렉서와 제1 방향으로 이웃하는 비표시 영역에 형성되고, 데이터 라인을 통해 화소열들에 점등 검사 전압을 인가하는 제2 점등 검사 회로를 포함한다.

Description

표시 패널 및 이를 포함하는 표시 장치 {DISPLAY PANEL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 디스플레이 장치들이 개발되고 있다. 평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display; LCD), 전계 방출 디스플레이 장치(Field Emission Display; FED), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 및 유기 발광 디스플레이 장치(Organic Light Emitting Display; OLED) 등이 있다. 특히, 유기 발광 표시 장치는 넓은 시야각, 빠른 응답 속도, 얇은 두께, 낮은 소비 전력 등의 여러 가지 장점들을 가지기 때문에 유망한 차세대 디스플레이 장치로 각광받고 있다.
이러한 표시 장치에 포함되는 표시 패널의 제조 공정에서 점등 검사를 통해 표시 패널 내부의 손상을 검출할 수 있다. 이 때, 표시 패널의 점등 검사를 위한 점등 검사 회로가 표시 패널의 비표시 영역에 형성되어 표시 패널의 데드 스페이스(dead space)가 증가하는 문제점이 있다.
본 발명의 일 목적은 점등 검사 회로로 인해 발생하는 데드 스페이스의 면적을 감소시키는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 점등 검사 회로로 인해 발생하는 데드 스페이스의 면적을 감소시키는 표시 장치를 제공하는 것이다.
그러나, 본 발명이 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 패널은 제1 방향으로 연장되고, 상기 제1 방향에 수직하는 제2 방향으로 배열되는 복수의 데이터 라인들 및 상기 데이터 라인과 연결되는 복수의 화소열들을 포함하는 표시 영역, 상기 표시 영역을 둘러싸는 비표시 영역, 상기 표시 영역과 상기 제1 방향으로 인접하는 상기 비표시 영역에 형성되고, 상기 데이터 라인을 통해 상기 화소열들에 점등 검사 전압을 인가하는 제1 점등 검사 회로, 상기 제1 점등 검사 회로와 상기 제1 방향으로 인접하는 상기 비표시 영역에 형성되고, 상기 데이터 라인을 통해 상기 화소열들에 데이터 신호를 인가하는 디멀티플렉서(demultiplexer) 상기 디멀티플렉서와 상기 제1 방향으로 이웃하는 상기 비표시 영역에 형성되고, 상기 데이터 라인을 통해 상기 화소열들에 상기 점등 검사 전압을 인가하는 제2 점등 검사 로를 포함할 수 있다.
일 실시예에 의하면, 상기 비표시 영역은 상기 데이터 신호를 공급하는 데이터 집적 회로(integrated circuit; IC)가 실장되는 데이터 집적 회로 실장 영역을 포함할 수 있다.
일 실시예에 의하면, 상기 제2 점등 검사 회로는 상기 데이터 집적 회로 실장 영역에 형성될 수 있다.
일 실시예에 의하면, 상기 제2 점등 검사 회로는 상기 데이터 집적 회로 실장 영역과 상기 제1 방향으로 인접하는 절단 영역에 형성될 수 있다.
일 실시예에 의하면, 상기 제2 점등 검사 회로는 점등 검사 후 절단될 수 있다.
일 실시예에 의하면, 상기 표시 영역은 제1 색을 표시하는 제1 화소와 제2 색을 표시하는 제2 화소가 교대로 배열되는 제1 화소열, 제3 색을 표시하는 제3 화소가 배열되는 제2 화소열 상기 제1 화소와 상기 제2 화소가 상기 제1 화소열과 반대 순서로 배열되는 제3 화소열을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 점등 검사 회로는 상기 제2 화소열에 상기 점등 검사 전압을 공급하고, 상기 제2 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 상기 점등 검사 전압을 공급할 수 있다.
일 실시예에 의하면, 상기 제2 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 포함되는 상기 제1 화소 및 상기 제2 화소에 교번하여 상기 점등 검사 전압을 공급할 수 있다.
일 실시예에 의하면, 상기 제1 점등 검사 회로는 제3 검사 제어 신호에 응답하여 상기 제3 화소에 제3 점등 검사 전압을 공급하는 제3 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 점등 검사 회로는 제1 검사 제어 신호에 응답하여 상기 제1 화소에 제1 점등 검사 전압을 공급하는 제1 트랜지스터 및 제2 검사 제어 신호에 응답하여 상기 제2 화소에 제2 점등 검사 전압을 공급하는 제2 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 상기 점등 검사 전압을 공급하고, 상기 제2 점등 검사 회로는 상기 제2 화소열에 상기 점등 검사 전압을 공급할 수 있다.
일 실시예에 의하면, 상기 제1 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 포함되는 상기 제1 화소 및 상기 제2 화소에 교번하여 상기 점등 검사 전압을 공급할 수 있다.
일 실시예에 의하면, 상기 제1 점등 검사 회로는 제1 검사 제어 신호에 응답하여 상기 제1 화소에 제1 점등 검사 전압을 공급하는 제1 트랜지스터 및 제2 검사 제어 신호에 응답하여 상기 제2 화소에 제2 점등 검사 전압을 공급하는 제2 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 점등 검사 회로는 제3 검사 제어 신호에 응답하여 상기 제3 화소에 제3 점등 검사 전압을 공급하는 제3 트랜지스터를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소열들을 포함하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 표시 영역의 일 면에 인접하여 형성되는 제1 점등 검사 회로, 상기 제1 점등 검사 회로의 일 면에 인접하여 형성되는 디멀티플렉서(demultiplexer) 및 상기 디멀티플렉서의 일 면에 이웃하여 형성되는 제2 점등 검사 회로를 포함하는 표시 패널, 상기 화소열들에 공급되는 데이터 신호를 생성하고, 데이터 집적 회로(integrated circuit; IC)로 구현되어 상기 비표시 영역의 데이터 집적 회로 실장 영역에 실장되는 데이터 구동부, 상기 화소열들에 공급되는 스캔 신호를 생성하는 스캔 구동부 및 상기 데이터 구동부 및 상기 스캔 구동부를 제어하는 제어 신호를 생성하는 타이밍 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 점등 검사 회로는 상기 데이터 집적 회로 실장 영역에 형성될 수 있다.
일 실시예에 의하면, 상기 제2 점등 검사 회로는 상기 데이터 집적 회로 실장 영역의 일 면에 인접하는 절단 영역에 형성되고, 상기 절단 영역은 점등 검사 후 절단될 수 있다.
일 실시예에 의하면, 상기 표시 영역은 제1 색을 표시하는 제1 화소와 제2 색을 표시하는 제2 화소가 교대로 배열되는 제1 화소열, 제3 색을 표시하는 제3 화소가 배열되는 제2 화소열 및 상기 제1 화소와 상기 제2 화소가 상기 제1 화소열과 반대 순서로 배열되는 제3 화소열을 포함할 수 있다.
일 실시예에 의하면, 상기 제1 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 상기 점등 검사 전압을 공급하고, 상기 제2 점등 검사 회로는 상기 제2 화소열에 상기 점등 검사 전압을 공급할 수 있다.
일 실시예에 의하면, 상기 제1 점등 검사 회로는 상기 제2 화소열에 상기 점등 검사 전압을 공급하고, 상기 제2 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 상기 점등 검사 전압을 공급할 수 있다.
본 발명의 실시예들에 따른 표시 패널 및 이를 포함하는 표시 장치는 표시 영역에 포함되는 화소들의 점등 검사를 위해 비표시 영역에 제1 점등 검사 회로 및 제2 점등 검사 회로를 형성하고, 제2 점등 검사 회로를 데이터 집적 회로 실장 영역 또는 데이터 집적 회로 실장 영역 하부의 절단 영역에 배치함으로써, 비표시 영역의 면적을 감소시킬 수 있다. 따라서, 표시 장치를 소형화 경량화시킬 수 있다. 다만, 본 발명의 효과는 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 패널을 나타내는 도면이다.
도 2는 도 1의 표시 패널에 포함되는 제1 점등 검사 회로, 제2 점등 검사 회로 및 디멀티플렉서의 일 예를 나타내는 도면이다.
도 3은 도 2의 제1 점등 검사 회로, 제2 점등 검사 회로 및 디멀티플렉서의 동작을 설명하기 위한 타이밍도이다.
도 4는 도 1의 표시 패널에 포함되는 제1 점등 검사 회로, 제2 점등 검사 회로 및 디멀티플렉서의 다른 예를 나타내는 도면이다.
도 5는 도 4의 제1 점등 검사 회로, 제2 점등 검사 회로 및 디멀티플렉서의 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 7a는 도 6의 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 도면이다.
도 7b는 도 7a의 표시 패널을 I-I' 선을 따라 절취한 단면도이다.
도 8a는 도 6의 표시 장치에 포함되는 표시 패널의 다른 예를 나타내는 도면이다.
도 8b는 점등 검사 후 도 8a의 표시 패널에 포함되는 제2 점등 검사 회로를 절단한 표시 패널을 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a및 도 1b는 본 발명의 실시예들에 따른 표시 패널을 나타내는 도면이다.
도 1a 및 도 1b를 참조하면, 표시 패널(100)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 제1 방향(1ST DIRECTION)으로 연장되고, 제1 방향(1ST DIRECTION)에 수직하는 제2 방향(2ND DIRECTION)으로 배열되는 복수의 데이터 라인(DL)들이 형성될 수 있다. 여기서, 제1 방향(1ST DIRECTION)은 표시 패널(100)의 상부면에 수직하고, 제2 방향(2ND DIRECTION)은 표시 패널(100)의 상부면에 평행하고, 제1 방향(1ST DIRECTION)에 수직할 수 있다. 각각의 데이터 라인(DL)들은 화소열과 전기적으로 연결될 수 있다.
각각의 화소열들은 데이터 라인(DL)과 평행하게 배치될 수 있다. 표시 패널(100)의 점등 검사 시 각각의 화소열에 포함되는 화소들은 데이터 라인(DL)을 통해 공급되는 점등 검사 전압에 응답하여 발광할 수 있다. 일 실시예에서, 표시 영역(DA)은 제1 화소열(PX_L1), 제2 화소열(PX_L2), 제3 화소열(PX_L3)을 포함할 수 있다. 제1 화소열(PX_L1)은 제1 색을 표시하는 제1 화소와 제2 색을 표시하는 제2 화소를 포함하고, 제1 화소와 제2 화소가 교대로 배열될 수 있다. 제2 화소열(PX_L2)은 제3 색을 표시하는 제3 화소를 포함할 수 있다. 제3 화소열(PX_L3)은 제1 화소와 제2 화소를 포함하고, 제1 화소와 제2 화소가 제1 화소열(PX_L1)과 반대 순서로 배열될 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 청색이며, 제3 색은 녹색일 수 있다. 예를 들어, 도 1a 및 도 1b에 도시된 바와 같이, 표시 영역(DA)은 제2 방향(2ND DIRECTION)을 따라 제1 화소열(PX_L1), 제2 화소열(PX_L2), 제3 화소열(PX_L3) 및 제2 화소열(PX_L2)이 반복적으로 배치되는 레이아웃을 가질 수 있다.
도 1a 및 도 1b에는 도시하지 않았으나, 표시 영역(DA)은 제2 방향(2ND DIRECTION)으로 연장되고, 제1 방향(1ST DIRECTION)으로 배열되는 복수의 스캔 라인들을 더 포함할 수 있다. 화소열에 포함되는 화소 각각은 데이터 라인(DL)과 스캔 라인이 교차하는 영역에 배치될 수 있다. 표시 패널(100)의 구동 시 각각의 화소는 스캔 라인을 통해 공급되는 스캔 신호에 응답하여 데이터 라인(DL)을 통해 공급되는 데이터 신호에 상응하는 휘도로 발광할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러쌓을 수 있다. 비표시 영역(NDA)에는 제1 점등 검사 회로(120), 디멀티플렉서(140)(demultiplexer) 및 제2 점등 검사 회로(160)가 형성될 수 있다.
제1 점등 검사 회로(120)는 표시 영역(DA)의 제1 방향(1ST DIRECTION)으로 인접하는 비표시 영역(NDA)에 형성될 수 있다. 제1 점등 검사 회로(120)는 표시 패널(100)의 점등 검사 시 데이터 라인(DL)을 통해 표시 영역(DA)의 화소열에 점등 검사 전압을 인가할 수 있다. 일 실시예에서, 제1 점등 검사 회로(120)는 제2 화소열(PX_L2)에 점등 검사 전압을 공급할 수 있다. 즉, 제1 점등 검사 회로(120)는 제2 화소열(PX_L2)에 포함되는 제3 화소에 점등 검사 전압을 공급하고, 제3 화소의 점등 불량을 검출할 수 있다. 제1 점등 검사 회로(120)는 제3 검사 제어 신호에 응답하여 제3 화소에 제3 점등 검사 전압을 공급하는 제3 트랜지스터를 포함할 수 있다. 표시 패널(100)의 점등 검사 시, 제3 트랜지스터는 제3 검사 제어 신호에 응답하여 턴온되어 제3 점등 검사 전압을 제3 화소에 공급할 수 있다. 다른 실시예에서, 제1 점등 검사 회로(120)는 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 점등 검사 전압을 공급할 수 있다. 즉, 제1 점등 검사 회로(120)는 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 포함되는 제1 화소 및 제2 화소에 점등 검사 전압을 공급하고, 제1 화소 및 제2 화소의 점등 불량을 검출할 수 있다. 이 때, 제1 점등 검사 회로(120)는 제1 화소와 제2 화소에 교번하여 점등 검사 전압을 공급할 수 있다. 제1 점등 검사 회로(120)는 제1 검사 제어 신호에 응답하여 제1 화소에 제1 점등 검사 전압을 공급하는 제1 트랜지스터 및 제2 검사 제어 신호에 응답하여 제2 화소에 제2 점등 검사 전압을 공급하는 제2 트랜지스터를 포함할 수 있다. 표시 패널(100)의 점등 검사 시, 제1 트랜지스터는 제1 검사 제어 신호에 응답하여 턴온되어 제1 점등 검사 전압을 제1 화소에 공급하고, 제2 트랜지스터는 제2 검사 제어 신호에 응답하여 턴온되어 제2 점등 검사 전압을 제2 화소에 공급할 수 있다.
디멀티플렉서(140)는 제1 점등 검사 회로(120)와 제1 방향(1ST DIRECTION)으로 인접하는 비표시 영역(NDA)에 형성될 수 있다. 디멀티플렉서(140)는 표시 패널(100)의 구동 시 데이터 라인(DL)을 통해 표시 영역(DA)의 화소열에 데이터 신호를 인가할 수 있다. 디멀티플렉서(140)는 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 데이터 전압을 공급하는 제1 제어 트랜지스터 및 제2 화소열(PX_L2)에 데이터 전압을 공급하는 제2 제어 트랜지스터를 포함할 수 있다. 제1 제어 트랜지스터는 제1 제어 라인에서 공급되는 제2 제어 신호에 응답하여 턴온되어 데이터 전압을 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 공급하고, 제2 제어 트랜지스터는 제2 제어 라인에서 공급되는 제2 제어 신호에 응답하여 턴온되어 데이터 전압을 제2 화소열(PX_L2)에 공급할 수 있다.
제2 점등 검사 회로(160)는 디멀티플렉서(140)와 제1 방향(1ST DIRECTION)으로 이웃하는 비표시 영역(NDA)에 형성될 수 있다. 제2 점등 검사 회로(160)는 표시 패널(100)의 점등 검사 시, 데이터 라인(DL)을 통해 화소열들에 점등 검사 전압을 인가할 수 있다. 일 실시예에서, 제2 점등 검사 회로(160)는 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 점들 검사 전압을 공급할 수 있다. 즉, 제2 점등 검사 회로(160)는 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 포함되는 제1 화소 및 제2 화소에 점등검사 전압을 공급하고, 제1 화소 및 제2 화소의 점등 불량을 검출할 수 있다. 이 때, 제2 점등 검사 회로(160)는 제1 화소와 제2 화소에 교번하여 점등 검사 전압을 공급할 수 있다. 제2 점등 검사 회로(160)는 제1 검사 제어 신호에 응답하여 제1 화소에 제1 점등 검사 전압을 공급하는 제1 트랜지스터 및 제2 검사 제어 신호에 응답하여 제2 화소에 제2 점등 검사 전압을 공급하는 제2 트랜지스터를 포함할 수 있다. 표시 패널(100)의 점등 검사 시, 제1 트랜지스터는 제1 검사 제어 신호에 응답하여 턴온되어 제1 점등 검사 전압을 제1 화소에 공급하고, 제2 트랜지스터는 제2 검사 제어 신호에 응답하여 턴온되어 제2 점등 검사 전압을 제2 화소에 공급할 수 있다. 다른 실시예에서, 제2 점등 검사 회로(160)는 제2 화소열(PX_L2)에 점등 검사 전압을 공급할 수 있다. 즉, 제2 점등 검사 회로(160)는 제2 화소열(PX_L2)에 포함되는 제3 화소에 점등 검사 전압을 공급하고, 제3 화소의 점등 불량을 검출할 수 있다. 제2 점등 검사 회로(160)는 제3 검사 제어 신호에 응답하여 제3 화소에 제3 점들 검사 전압을 공급하는 제3 트랜지스터를 포함할 수 있다. 표시 패널(100)의 점등 검사 시, 제3 트랜지스터는 제3 검사 제어 신호에 응답하여 턴온되어 제3 점등 검사 전압을 제3 화소에 공급할 수 있다.
비표시 영역(NDA)은 데이터 신호를 공급하는 데이터 집적 회로(integrated circuit; IC)가 실장되는 데이터 집적 회로 실장 영역(180)을 포함할 수 있다. 데이터 집적 회로 실장 영역(180)은 디멀티플렉서(140)와 이웃하여 배치될 수 있다. 데이터 집적 회로 실장 영역(180)과 디멀티플렉서(140) 사이에는 데이터 구동 집적 회로 및 제2 점등 검사 회로(160)와 디멀티플렉서(140)를 연결하는 연결 라인(CL)들이 형성될 수 있다. 표시 패널(100)의 점등 검사 시, 데이터 집적 회로 실장 영역(180)에는 데이터 집적 회로가 실장되지 않고, 표시 패널(100)의 점등 검사 후 실장될 수 있다. 일 실시예에서, 도 1a에 도시된 바와 같이, 제2 점등 검사 회로(160)는 데이터 집적 회로 실장 영역(180)에 중복되어 형성될 수 있다. 즉, 제2 점등 검사 회로(160)는 데이터 집적 회로가 실장되는 영역 하부에 형성될 수 있다. 다른 실시예에서, 도 1b에 도시된 바와 같이, 제2 점등 검사 회로(160)는 데이터 집적 회로 실장 영역(180)과 제1 방향(1ST DIRECTION)으로 인접하는 절단 영역(CA)에 형성될 수 있다. 제2 점등 검사 회로(160)가 형성되는 절단 영역은 표시 패널(100)의 점등 검사 후 절단될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 패널(100)은 표시 영역(DA)에 형성되는 화소열들의 점등 검사를 위해 비표시 영역(NDA)에 형성되는 제1 점등 검사 회로(120) 및 제2 점등 검사 회로(160)를 포함할 수 있다. 이 때, 제2 점등 검사 회로(160)를 데이터 집적 회로 실장 영역(180)과 중복되는 영역에 배치하거나, 점등 검사 이후 절단되는 데이터 집적 회로 실장 영역(180) 하부의 절단 영역에 배치함으로써, 비표시 영역(NDA)(즉, 영상이 표시되지 않는 데드 스페이스(dead space))의 면적을 감소시킬 수 있다.
도 2는 도 1의 표시 패널에 포함되는 제1 점등 검사 회로, 제2 점등 검사 회로 및 디멀티플렉서의 일 예를 나타내는 도면이고, 도 3은 도 2의 제1 점등 검사 회로, 제2 점등 검사 회로 및 디멀티플렉서의 동작을 설명하기 위한 타이밍도이다.
도 2를 참조하면, 표시 패널(200)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(200)의 표시 영역(DA)에는 제1 화소열(PX_L1), 제2 화소열(PX_L2), 제3 화소열(PX_L3)이 형성될 수 있다. 제1 화소열(PX_L1)은 제1 색을 표시하는 제1 화소(R)와 제2 색을 표시하는 제2 화소(B)를 포함하고, 제1 화소(R)와 제2 화소(B)가 교대로 배열될 수 있다. 제2 화소열(PX_L2)은 제3 색을 표시하는 제3 화소(G)를 포함할 수 있다. 제3 화소열(PX_L3)은 제1 화소(R)와 제2 화소(B)를 포함하고, 제1 화소(R)와 제2 화소(B)가 제1 화소열(PX_L1)과 반대 순서로 배열될 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 청색이며, 제3 색은 녹색일 수 있다. 도 2에 도시된 바와 같이, 제1 화소열(PX_L1), 제2 화소열(PX_L2), 제3 화소열(PX_L3) 및 제2 화소열(PX_L2)이 제2 방향(2ND DIRECTION)을 따라 반복적으로 배치될 수 있다.
표시 패널(200)의 비표시 영역(NDA)에는 제1 점등 검사 회로(220), 디멀티플렉서(240) 및 제2 점등 검사 회로(260)가 배치될 수 있다. 제1 점등 검사 회로(220)는 제1 방향(1ST DIRECTION)을 따라 표시 영역(DA)에 인접한 영역에 형성되고, 디멀티플렉서(240)는 제1 방향(1ST DIRECTION)을 따라 제1 점등 검사 회로(220)에 인접한 영역에 형성될 수 있다. 제2 점등 검사 회로(260)는 디멀티플렉서(240)와 이웃하여 형성될 수 있다. 제2 점등 검사 회로(260)와 디멀티플렉서(240) 사이에는 제2 점등 검사 회로(260)와 디멀티플렉서(240)를 연결하는 연결 라인(CL)들이 형성될 수 있다. 일 실시예에서, 제2 점등 검사 회로(260)는 데이터 집적 회로가 실장되는 데이터 집적 회로 실장 영역과 중복되어 형성될 수 있다. 다른 실시예에서, 제2 점등 검사 회로(260)는 데이터 집적 회로가 실장되는 데이터 집적 회로 실장 영역과 제1 방향(1ST DIRECTION)으로 이웃하는 절단 영역에 형성되어, 점등 검사 후 절단될 수 있다.
제1 점등 검사 회로(220)는 제2 화소열(PX_L2)과 연결되는 데이터 라인(DL)과 연결되는 제3 트랜지스터(T3)들을 포함할 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제3 검사 제어 신호(TCS3)를 공급하는 제3 검사 제어 라인과 연결되고, 제1 전극은 제2 화소열(PX_L2)과 연결되는 데이터 라인(DL)과 연결되며, 제2 전극은 제3 점등 검사 전압(DC3)을 공급하는 제3 전압 공급 라인과 연결될 수 있다. 이 때, 제3 검사 제어 신호(TCS3)는 제3 트랜지스터(T3)를 턴온 또는 턴오프 시킬 수 있는 전압 레벨을 갖고, 제3 점등 검사 전압(DC3)은 제2 화소열(PX_L2)에 포함되는 제3 화소(G)를 발광시키는 전압 레벨을 가질 수 있다.
디멀티플렉서(240)는 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)들과 연결되는 제1 제어 트랜지스터(TC1)들 및 제2 화소열(PX_L2)과 연결되는 데이터 라인(DL)들과 연결되는 제2 제어 트랜지스터(TC2)들을 포함할 수 있다. 제1 제어 트랜지스터(TC1)의 게이트 전극은 제1 제어 라인과 연결되고, 제1 전극은 제1 화소열(PX_L1) 또는 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)과 연결되며, 제2 전극은 제2 점등 검사 회로(260)와 연결되는 연결 라인(CL)과 연결될 수 있다. 이 때, 제1 제어 신호(CS1)는 제1 제어 트랜지스터(TC1)를 턴온 또는 턴오프시킬 수 있는 전압 레벨을 가질 수 있다. 제2 제어 트랜지스터(TC2)의 게이트 전극은 제2 제어 라인과 연결되고, 제1 전극은 제2 화소열(PX_L2)과 연결되는 데이터 라인(DL)과 연결되며, 제2 전극은 제2 점등 검사 회로(260)와 연결되는 연결 라인(CL)과 연결될 수 있다. 이 때, 제2 제어 신호(CS2)는 제2 제어 트랜지스터(TC2)를 턴온 또는 턴오프시킬 수 있는 전압 레벨을 가질 수 있다.
디멀티플렉서(240)와 제2 점등 검사 회로(260)는 연결 라인(CL)을 통해 연결될 수 있다. 제2 점등 검사 회로(260)는 연결 라인(CL)과 연결되는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 포함할 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 검사 제어 신호(TCS1)를 공급하는 제1 검사 제어 라인과 연결되고, 제1 전극은 연결 라인(CL)과 연결되며, 제2 전극은 제1 점등 검사 전압(DC1)을 공급하는 제1 전압 공급 라인과 연결될 수 있다. 이 때, 제1 검사 제어 신호(TCS1)는 제1 트랜지스터(T1)를 턴온 또는 턴오프 시킬 수 있는 전압 레벨을 갖고, 제1 점등 검사 전압(DC1)은 제1 화소열(PX_L1) 또는 제3 화소열(PX_L3)에 포함되는 제1 화소(R)를 발광시키는 전압 레벨을 가질 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제2 검사 제어 신호(TCS2)를 공급하는 제2 검사 제어 라인과 연결되고, 제1 전극은 연결 라인(CL)과 연결되며, 제2 전극은 제2 점등 검사 전압(DC2)을 공급하는 제2 전압 공급 라인과 연결될 수 있다. 이 때, 제2 검사 제어 신호(TCS2)는 제2 트랜지스터(T2)를 턴온 또는 턴오프시킬 수 있는 전압 레벨을 갖고, 제2 점등 검사 전압(DC2)은 제1 화소열(PX_L1) 또는 제3 화소열(PX_L3)에 포함되는 제2 화소(B)를 발광시키는 전압 레벨을 가질 수 있다
도 3을 참조하면, 제1 점등 검사 회로(220), 디멀티플렉서(240) 및 제2 점등 검사 회로(260)는 제1 및 제 2 구간(P1, P2)에서 제1 내지 제3 검사 제어 신호(TCS1, TCS2, TCS3)와 제1 및 제2 제어 신호(CS1, CS2)에 기초하여 동작할 수 있다. 제1 내지 제3 검사 제어 신호(TCS1, TCS2, TCS3)와 제1 및 제2 제어 신호(CS1, CS2)는 제1 전압 레벨(V1) 및 제2 전압 레벨(V2)을 가질 수 있다. 예를 들어, 제1 전압 레벨(V1)은 제1 내지 제3 트랜지스터(T1, T2, T3)들과 제1 및 제2 제어 트랜지스터(TC1, TC2)들을 턴오프시키고, 제2 전압 레벨(V2)은 제1 내지 제3 트랜지스터(T1, T2, T3)들과 제1 및 제2 제어 트랜지스터(TC1, TC2)들을 턴온시키는 전압 레벨일 수 있다.
제1 구간(P1) 동안 제1 점등 검사 회로(220)에 제2 전압 레벨(V2)을 갖는 제3 검사 제어 신호(TCS3)가 공급되고, 디멀티플렉서(240)에 제2 전압 레벨(V2)을 갖는 제1 제어 신호(CS1) 및 제1 전압 레벨(V1)을 갖는 제2 제어 신호(CS2)가 공급되며, 제2 점등 검사 회로(260)에 제2 전압 레벨(V2)을 갖는 제1 검사 제어 신호(TCS1) 및 제1 전압 레벨(V1)을 갖는 제2 검사 제어 신호(TCS2)가 공급될 수 있다. 제1 점등 검사 회로(220)에 있어서, 제2 전압 레벨(V2)을 갖는 제3 검사 제어 신호(TCS3)에 응답하여 제3 트랜지스터(T3)가 턴온될 수 있다. 제3 트랜지스터(T3)가 턴온되는 경우, 제3 점등 검사 전압(DC3)이 제2 화소열(PX_L2)의 데이터 라인(DL)으로 공급될 수 있다. 따라서, 제2 화소열(PX_L2)에 포함되는 제3 화소(G)들이 발광할 수 있다. 제2 점등 검사 회로(260)에 있어서, 제2 전압 레벨(V2)을 갖는 제1 검사 제어 신호(TCS1)에 응답하여 제1 트랜지스터(T1)가 턴온되고, 제1 전압 레벨(V1)을 갖는 제2 검사 제어 신호(TCS2)에 응답하여 제2 트랜지스터(T2)가 턴오프될 수 있다. 제1 트랜지스터(T1)가 턴온되는 경우, 제1 점등 검사 전압(DC1)이 제1 트랜지스터(T1)를 통해 연결 라인(CL)으로 공급될 수 있다. 디멀티플렉서(240)에 있어서, 제2 전압 레벨(V2)을 갖는 제1 제어 신호(CS1)에 응답하여 제1 제어 트랜지스터(TC1)가 턴온되고, 제1 전압 레벨(V1)을 갖는 제2 제어 신호(CS2)에 응답하여 제2 트랜지스터(T2)가 턴오프될 수 있다. 연결 라인(CL)을 통해 공급되는 제1 점등 검사 전압(DC1)이 제1 제어 트랜지스터(TC1)를 통해 제1 화소열(PX_L1) 또는 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)에 공급될 수 있다. 이 때, 제1 점등 검사 전압(DC1)은 제1 화소(R)들을 발광시키는 전압 레벨을 가지므로 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 포함되는 제1 화소(R)들이 발광할 수 있다.
제2 구간(P2) 동안 제1 점등 검사 회로(220)에 제2 전압 레벨(V2)을 갖는 제3 검사 제어 신호(TCS3)가 공급되고, 디멀티플렉서(240)에 제2 전압 레벨(V2)을 갖는 제1 제어 신호(CS1) 및 제1 전압 레벨(V1)을 갖는 제2 제어 신호(CS2)가 공급되며, 제2 점등 검사 회로(260)에 제1 전압 레벨(V1)을 갖는 제1 검사 제어 신호(TCS1) 및 제2 전압 레벨(V2)을 갖는 제2 검사 제어 신호(TCS2)가 공급될 수 있다. 제1 점등 검사 회로(220)에 있어서, 제2 전압 레벨(V2)을 갖는 제3 검사 제어 신호(TCS3)에 응답하여 제3 트랜지스터(T3)가 턴온될 수 있다. 제3 트랜지스터(T3)가 턴온되는 경우, 제3 점등 검사 전압(DC3)이 제2 화소열(PX_L2)의 데이터 라인(DL)으로 공급될 수 있다. 따라서, 제2 화소열(PX_L2)에 포함되는 제3 화소(G)들이 발광할 수 있다. 제2 점등 검사 회로(260)에 있어서, 제1 전압 레벨(V1)을 갖는 제1 검사 제어 신호(TCS1)에 응답하여 제1 트랜지스터(T1)가 턴오프되고, 제2 전압 레벨(V2)을 갖는 제2 검사 제어 신호(TCS2)에 응답하여 제2 트랜지스터(T2)가 턴온될 수 있다. 제2 트랜지스터(T2)가 턴온되는 경우, 제2 점등 검사 전압(DC2)이 제2 트랜지스터(T2)를 통해 연결 라인(CL)으로 공급될 수 있다. 디멀티플렉서(240)에 있어서, 제2 전압 레벨(V2)을 갖는 제1 제어 신호(CS1)에 응답하여 제1 제어 트랜지스터(TC1)가 턴온되고, 제1 전압 레벨(V1)을 갖는 제2 제어 신호(CS2)에 응답하여 제2 트랜지스터(T2)가 턴오프될 수 있다. 연결 라인(CL)을 통해 공급되는 제2 점등 검사 전압(DC2)이 제1 제어 트랜지스터(TC1)를 통해 제1 화소열(PX_L1) 또는 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)에 공급될 수 있다. 이 때, 제2 점등 검사 전압(DC2)은 제2 화소(B)들을 발광시키는 전압 레벨을 가지므로 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 포함되는 제2 화소(B)들이 발광할 수 있다.
표시 패널(200)의 점등 검사 시, 제1 화소(R)들 및 제3 화소(G)들이 발광하는 제1 구간(P1) 동안 제1 화소(R)들 및 제3 화소(G)들의 점등 불량을 검출하고, 제2 화소(B)들 및 제3 화소(G)들이 발광하는 제2 구간(P2) 동안 제2 화소(B)들 및 제3 화소(G)들의 점등 불량을 검출할 수 있다.
상술한 바와 같이, 제1 화소(R), 제2 화소(B) 및 제3 화소(G)의 점등 검사를 위한 제1 점등 검사 회로(220)와 제2 점등 검사 회로(260)를 이격하여 배치하고, 제2 점등 검사 회로(260)를 데이터 집적 회로 실장 영역과 중첩하여 형성하거나, 데이터 집적 회로 실장 영역과 이웃하는 절단 영역에 형성함으로써, 표시 패널(200)의 비표시 영역(NDA)의 면적을 감소시킬 수 있다.
도 4는 도 1의 표시 패널에 포함되는 제1 점등 검사 회로, 제2 점등 검사 회로 및 디멀티플렉서의 다른 예를 나타내는 도면이고, 도 5는 도 4의 제1 점등 검사 회로, 제2 점등 검사 회로 및 디멀티플렉서의 동작을 설명하기 위한 타이밍도이다.
도 4를 참조하면, 표시 패널(300)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(300)의 표시 영역(DA)에는 제1 화소열(PX_L1), 제2 화소열(PX_L2), 제3 화소열(PX_L3)이 형성될 수 있다. 제1 화소열(PX_L1)은 제1 색을 표시하는 제1 화소(R)와 제2 색을 표시하는 제2 화소(B)를 포함하고, 제1 화소(R)와 제2 화소(B)가 교대로 배열될 수 있다. 제2 화소열(PX_L2)은 제3 색을 표시하는 제3 화소(G)를 포함할 수 있다. 제3 화소열(PX_L3)은 제1 화소(R)와 제2 화소(B)를 포함하고, 제1 화소(R)와 제2 화소(B)가 제1 화소열(PX_L1)과 반대 순서로 배열될 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 청색이며, 제3 색은 녹색일 수 있다. 도 2에 도시된 바와 같이, 제1 화소열(PX_L1), 제2 화소열(PX_L2), 제3 화소열(PX_L3) 및 제2 화소열(PX_L2)이 제2 방향(2ND DIRECTION)을 따라 반복적으로 배치될 수 있다.
표시 패널(300)의 비표시 영역(NDA)에는 제1 점등 검사 회로(320), 디멀티플렉서(340) 및 제2 점등 검사 회로(360)가 배치될 수 있다. 제1 점등 검사 회로(320)는 제1 방향(1ST DIRECTION)을 따라 표시 영역(DA)에 인접한 영역에 형성되고, 디멀티플렉서(340)는 제1 방향(1ST DIRECTION)을 따라 제1 점등 검사 회로(320)에 인접한 영역에 형성될 수 있다. 제2 점등 검사 회로(360)는 디멀티플렉서(340)와 이웃하여 형성될 수 있다. 제2 점등 검사 회로(360)와 디멀티플렉서(340) 사이에는 제2 점등 검사 회로(360)와 디멀티플렉서(340)를 연결하는 연결 라인(CL)들이 형성될 수 있다. 일 실시예에서, 제2 점등 검사 회로(360)는 데이터 집적 회로가 실장되는 데이터 집적 회로 실장 영역과 중복되어 형성될 수 있다. 다른 실시예에서, 제2 점등 검사 회로(360)는 데이터 집적 회로가 실장되는 데이터 집적 회로 실장 영역과 제1 방향(1ST DIRECTION)으로 이웃하는 절단 영역에 형성되어, 점등 검사 후 절단될 수 있다.
제1 점등 검사 회로(320)는 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)과 연결되는 제1 트랜지스터(T1)들 및 제2 트랜지스터(T2)들을 포함할 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 검사 제어 신호(TCS1)를 공급하는 제1 검사 제어 라인과 연결되고, 제1 전극은 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)과 연결되며, 제2 전극은 제1 점등 검사 전압(DC1)을 공급하는 제1 전압 공급 라인과 연결될 수 있다. 이 때, 제1 검사 제어 신호(TCS1)는 제1 트랜지스터(T1)를 턴온 또는 턴오프시킬 수 있는 전압 레벨을 갖고, 제1 점등 검사 전압(DC1)은 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 포함되는 제1 화소(R)를 발광시키는 전압 레벨을 가질 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제2 검사 제어 신호(TCS2)를 공급하는 제2 검사 제어 라인과 연결되고, 제1 전극은 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)과 연결되며, 제2 전극은 제2 점등 검사 전압(DC2)을 공급하는 제2 전압 공급 라인과 연결될 수 있다. 이 때, 제2 검사 제어 신호(TCS2)는 제2 트랜지스터(T2)를 턴온 또는 턴오프시킬 수 있는 전압 레벨을 갖고, 제2 점등 검사 전압(DC2)은 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 포함되는 제2 화소(B)를 발광시키는 전압 레벨을 가질 수 있다.
디멀티플렉서(340)는 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)들과 연결되는 제1 제어 트랜지스터(TC1)들 및 제2 화소열(PX_L2)과 연결되는 데이터 라인(DL)들과 연결되는 제2 제어 트랜지스터(TC2)들을 포함할 수 있다. 제1 제어 트랜지스터(TC1)의 게이트 전극은 제1 제어 라인과 연결되고, 제1 전극은 제1 화소열(PX_L1) 또는 제3 화소열(PX_L3)과 연결되는 데이터 라인(DL)과 연결되며, 제2 전극은 제2 점등 검사 회로(360)와 연결되는 연결 라인(CL)과 연결될 수 있다. 이 때, 제1 제어 신호(CS1)는 제1 제어 트랜지스터(TC1)를 턴온 또는 턴오프시킬 수 있는 전압 레벨을 가질 수 있다. 제2 제어 트랜지스터(TC2)의 게이트 전극은 제2 제어 라인과 연결되고, 제1 전극은 제2 화소열(PX_L2)과 연결되는 데이터 라인(DL)과 연결되며, 제2 전극은 제2 점등 검사 회로(360)와 연결되는 연결 라인(CL)과 연결될 수 있다. 이 때, 제2 제어 신호(CS2)는 제2 제어 트랜지스터(TC2)를 턴온 또는 턴오프시킬 수 있는 전압 레벨을 가질 수 있다.
디멀티플렉서(340)와 제2 점등 검사 회로(360)는 연결 라인(CL)을 통해 연결될 수 있다. 제2 점등 검사 회로(360)는 연결 라인(CL)과 연결되는 제3 트랜지스터(T3)를 포함할 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제3 검사 제어 신호(TCS3)를 공급하는 제3 검사 제어 라인과 연결되고, 제1 전극은 연결 라인(CL)과 연결되며, 제2 전극은 제3 점등 검사 전압(DC3)을 공급하는 제3 전압 공급 라인과 연결될 수 있다. 이 때, 제3 검사 제어 신호(TCS3)는 제3 트랜지스터(T3)를 턴온 또는 턴오프 시킬 수 있는 저압 레벨을 갖고, 제3 점등 건사 전압은 제2 화소열(PX_L2)에 포함되는 제2 화소(B)를 발광 시키는 전압 레벨을 가질 수 있다.
도 5를 참조하면, 제1 점등 검사 회로(320), 디멀티플렉서(340) 및 제2 점등 검사 회로(360)는 제1 및 제 2 구간(P1, P2)에서 제1 내지 제3 검사 제어 신호(TCS1, TCS2, TCS3)와 제1 및 제2 제어 신호(CS1, CS2)에 기초하여 동작할 수 있다. 제1 내지 제3 검사 제어 신호(TCS1, TCS2, TCS3)와 제1 및 제2 제어 신호(CS1, CS2)는 제1 전압 레벨(V1) 및 제2 전압 레벨(V2)을 가질 수 있다. 예를 들어, 제1 전압 레벨(V1)은 제1 내지 제3 트랜지스터(T1, T2, T3)들과 제1 및 제2 제어 트랜지스터(TC1, TC2)들을 턴오프시키고, 제2 전압 레벨(V2)은 제1 내지 제3 트랜지스터(T1, T2, T3)들과 제1 및 제2 제어 트랜지스터(TC1, TC2)들을 턴온시키는 전압 레벨일 수 있다.
제1 구간(P1) 동안 제1 점등 검사 회로(320)에 제2 전압 레벨(V2)을 갖는 제1 검사 제어 신호(TCS1) 및 제1 전압 레벨(V1)을 갖는 제2 검사 제어 신호(TCS2)가 공급되고, 디멀티플렉서(340)에 제1 전압 레벨(V1)을 갖는 제1 제어 신호(CS1) 및 제2 전압 레벨(V2)을 갖는 제2 제어 신호(CS2)가 공급되며, 제2 점등 검사 회로(360)에 제2 전압 레벨(V2)을 갖는 제3 검사 제어 신호(TCS3)가 공급될 수 있다. 제1 점등 검사 회로(320)에 있어서, 제2 전압 레벨(V2)을 갖는 제1 검사 제어 신호(TCS1)에 응답하여 제1 트랜지스터(T1)가 턴온되고, 제1 전압 레벨(V1)을 갖는 제2 검사 제어 신호(TCS2)에 응답하여 제2 트랜지스터(T2)가 턴오프될 수 있다. 제1 트랜지스터(T1)가 턴온되는 경우, 제1 점등 검사 전압(DC1)이 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)의 데이터 라인(DL)으로 공급될 수 있다. 이 때, 제1 점등 검사 전압(DC1)은 제1 화소(R)들을 발광시키는 전압 레벨을 가지므로, 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 포함되는 제1 화소(R)들이 발광할 수 있다. 제2 점등 검사 회로(360)에 있어서, 제2 전압 레벨(V2)을 갖는 제3 검사 제어 신호(TCS3)에 응답하여 제3 트랜지스터(T3)가 턴온될 수 있다. 제3 트랜지스터(T3)가 턴온되는 경우, 제3 점등 검사 전압(DC3)이 제3 트랜지스터(T3)를 통해 연결 라인(CL)으로 공급될 수 있다. 디멀티플렉서(340)에 있어서, 제1 전압 레벨(V1)을 갖는 제1 제어 신호(CS1)에 응답하여 제1 제어 트랜지스터(TC1)가 턴오프되고, 제2 전압 레벨(V2)을 갖는 제2 제어 신호(CS2)에 응답하여 제2 제어 트랜지스터(TC2)가 턴온될 수 있다. 연결 라인(CL)을 통해 공급되는 제3 점등 검사 전압(DC3)이 제2 제어 트랜지스터(TC2)를 통해 제2 화소열(PX_L2)과 연결되는 데이터 라인(DL)에 공급될 수 있다. 이 때, 제3 점등 검사 전압(DC3)은 제3 화소(G)들을 발광시키는 전압 레벨을 가지므로, 제2 화소열(PX_L2)에 포함되는 제3 화소(G)들이 발광할 수 있다.
제2 구간(P2) 동안 제1 점등 검사 회로(320)에 제1 전압 레벨(V1)을 갖는 제1 검사 제어 신호(TCS1) 및 제2 전압 레벨(V2)을 갖는 제2 검사 제어 신호(TCS2)가 공급되고, 디멀티플렉서(340)에 제1 전압 레벨(V1)을 갖는 제1 제어 신호(CS1) 및 제2 전압 레벨(V2)을 갖는 제2 제어 신호(CS2)가 공급되며, 제2 점등 검사 회로(360)에 제2 전압 레벨(V2)을 갖는 제3 검사 제어 신호(TCS3)가 공급될 수 있다. 제1 점등 검사 회로(320)에 있어서, 제1 전압 레벨(V1)을 갖는 제1 검사 제어 신호(TCS1)에 응답하여 제1 트랜지스터(T1)가 턴오프되고, 제2 전압 레벨(V2)을 갖는 제2 검사 제어 신호(TCS2)에 응답하여 제2 트랜지스터(T2)가 턴온될 수 있다. 제2 트랜지스터(T2)가 턴온되는 경우, 제2 점등 검사 전압(DC2)이 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)의 데이터 라인(DL)으로 공급될 수 있다. 이 때, 제2 점등 검사 전압(DC2)은 제2 화소(B)들을 발광시키는 전압 레벨을 가지므로, 제1 화소열(PX_L1) 및 제3 화소열(PX_L3)에 포함되는 제2 화소(B)들이 발광할 수 있다. 제2 점등 검사 회로(360)에 있어서, 제2 전압 레벨(V2)을 갖는 제3 검사 제어 신호(TCS3)에 응답하여 제3 트랜지스터(T3)가 턴온될 수 있다. 제3 트랜지스터(T3)가 턴온되는 경우, 제3 점등 검사 전압(DC3)이 제3 트랜지스터(T3)를 통해 연결 라인(CL)으로 공급될 수 있다. 디멀티플렉서(340)에 있어서, 제1 전압 레벨(V1)을 갖는 제1 제어 신호(CS1)에 응답하여 제1 제어 트랜지스터(TC1)가 턴오프되고, 제2 전압 레벨(V2)을 갖는 제2 제어 신호(CS2)에 응답하여 제2 제어 트랜지스터(TC2)가 턴온될 수 있다. 연결 라인(CL)을 통해 공급되는 제3 점등 검사 전압(DC3)이 제2 제어 트랜지스터(TC2)를 통해 제2 화소열(PX_L2)과 연결되는 데이터 라인(DL)에 공급될 수 있다. 이 때, 제3 점등 검사 전압(DC3)은 제3 화소(G)들을 발광시키는 전압 레벨을 가지므로, 제2 화소열(PX_L2)에 포함되는 제3 화소(G)들이 발광할 수 있다.
표시 패널(300)의 점등 검사 시, 제1 화소(R)들 및 제3 화소(G)들이 발광하는 제1 구간(P1) 동안 제1 화소(R)들 및 제3 화소(G)들의 점등 불량을 검출하고, 제2 화소(B)들 및 제3 화소(G)들이 발광하는 제2 구간(P2) 동안 제2 화소(B)들 및 제3 화소(G)들의 점등 불량을 검출할 수 있다.
상술한 바와 같이, 제1 화소(R), 제2 화소(B) 및 제3 화소(G)의 점등 검사를 위한 제1 점등 검사 회로(320)와 제2 점등 검사 회로(360)를 이격하여 배치하고, 제2 점등 검사 회로(360)를 데이터 집적 회로 실장 영역과 중첩하여 형성하거나, 데이터 집적 회로 실장 영역과 이웃하는 절단 영역에 형성함으로써, 표시 패널(300)의 비표시 영역(NDA)의 면적을 감소시킬 수 있다.
도 6은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 6을 참조하면, 표시 장치(400)는 표시 패널(410), 데이터 구동부(420), 스캔 구동부(430) 및 타이밍 제어부(440)를 포함할 수 있다.
표시 패널(410)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 제1 방향(1ST DIRECTION)으로 연장되고, 제1 방향(1ST DIRECTION)에 수직하는 제2 방향(2ND DIRECTION)으로 배열되는 복수의 데이터 라인들이 형성될 수 있다. 여기서, 제1 방향(1ST DIRECTION)은 표시 패널(410)의 상부면에 수직하고, 제2 방향(2ND DIRECTION)은 표시 패널(410)의 상부면에 평행하고, 제1 방향(1ST DIRECTION)에 수직할 수 있다. 각각의 데이터 라인들은 화소열과 전기적으로 연결될 수 있다. 각각의 화소열들은 데이터 라인과 평행하게 배치될 수 있다. 표시 패널(410)의 점등 검사 시 각각의 화소열에 포함되는 화소들은 데이터 라인을 통해 공급되는 점등 검사 전압에 응답하여 발광할 수 있다. 표시 영역(DA)은 제1 화소열, 제2 화소열, 제3 화소열을 포함할 수 있다. 제1 화소열은 제1 색을 표시하는 제1 화소와 제2 색을 표시하는 제2 화소를 포함하고, 제1 화소와 제2 화소가 교대로 배열될 수 있다. 제2 화소열은 제3 색을 표시하는 제3 화소를 포함할 수 있다. 제3 화소열은 제1 화소와 제2 화소를 포함하고, 제1 화소와 제2 화소가 제1 화소열과 반대 순서로 배열될 수 있다. 예를 들어, 제1 색은 적색이고, 제2 색은 청색이며, 제3 색은 녹색일 수 있다. 예를 들어, 표시 영역(DA)은 제2 방향(2ND DIRECTION)을 따라 제1 화소열, 제2 화소열, 제3 화소열 및 제2 화소열이 반복적으로 배치되는 레이아웃을 가질 수 있다. 또한, 표시 영역(DA)에는 제2 방향(2ND DIRECTION)으로 연장되고, 제1 방향(1ST DIRECTION)으로 배열되는 복수의 스캔 라인들이 배치될 수 있다. 화소열에 포함되는 화소 각각은 데이터 라인과 스캔 라인이 교차하는 영역에 배치될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러쌓을 수 있다. 비표시 영역(NDA)에는 제1 점등 검사 회로, 디멀티플렉서(demultiplexer) 및 제2 점등 검사 회로가 형성될 수 있다. 제1 점등 검사 회로는 표시 영역(DA)의 제1 방향(1ST DIRECTION)으로 인접하는 비표시 영역(NDA)에 형성될 수 있다. 제1 점등 검사 회로는 표시 패널(410)의 점등 검사 시 데이터 라인을 통해 표시 영역(DA)의 화소열에 점등 검사 전압을 인가할 수 있다. 디멀티플렉서는 제1 점등 검사 회로와 제1 방향(1ST DIRECTION)으로 인접하는 비표시 영역(NDA)에 형성될 수 있다. 디멀티플렉서는 표시 패널(410)의 구동 시 데이터 라인을 통해 표시 영역(DA)의 화소열에 데이터 신호(DS)를 인가할 수 있다. 제2 점등 검사 회로는 디멀티플렉서와 제1 방향(1ST DIRECTION)으로 이웃하는 비표시 영역(NDA)에 형성될 수 있다. 제2 점등 검사 회로는 표시 패널(410)의 점등 검사 시, 데이터 라인을 통해 화소열들에 점등 검사 전압을 인가할 수 있다. 비표시 영역(NDA)은 데이터 신호(DS)를 공급하는 데이터 집적 회로(integrated circuit; IC)가 실장되는 데이터 집적 회로 실장 영역을 포함할 수 있다. 데이터 집적 회로 실장 영역과 디멀티플렉서 사이에는 데이터 구동 집적 회로 및 제2 점등 검사 회로와 디멀티플렉서를 연결하는 연결 라인들이 형성될 수 있다. 일 실시예에서, 제2 점등 검사 회로는 데이터 집적 회로 실장 영역에 중복되어 형성될 수 있다. 다른 실시예에서, 제2 점등 검사 회로는 데이터 집적 회로 실장 영역과 제1 방향(1ST DIRECTION)으로 인접하는 절단 영역에 형성될 수 있다.
일 실시예에서, 제1 점등 검사 회로는 제2 화소열에 점등 검사 전압을 공급하고, 제2 점등 검사 회로는 제1 화소열 및 제3 화소열에 점등 검사 전압을 공급할 수 있다. 제1 점등 검사 회로는 제3 검사 제어 신호에 응답하여 제2 화소열에 제3 점등 검사 전압을 공급할 수 있다. 제2 화소열에 포함되는 제3 화소들은 제3 점등 검사 전압에 응답하여 발광할 수 있다. 제2 점등 검사 회로는 제1 검사 제어 신호에 응답하여 연결 라인을 통해 디멀티플렉서에 제1 점등 검사 전압을 공급하거나, 제2 검사 제어 신호에 응답하여 연결 라인을 통해 디멀티플렉서에 제2 점등 검사 전압을 공급할 수 있다. 제1 검사 제어 신호 및 제2 검사 제어 신호는 교번하여 제2 점등 검사 회로에 공급될 수 있다. 디멀티플렉서는 제1 제어 신호에 응답하여 연결 라인을 통해 제공되는 제1 점등 검사 전압 또는 제2 점등 검사 전압을 제1 화소열 및 제3 화소열에 공급할 수 있다. 제1 화소열 및 제3 화소열에 포함되는 제1 화소들은 제1 점등 검사 전압에 응답하여 발광하고, 제2 화소들은 제2 점등 검사 전압에 응답하여 발광할 수 있다. 제2 점등 검사 회로에 제1 검사 제어 신호와 제2 검사 제어 신호가 교번하여 공급되므로, 제1 화소열 및 제3 화소열에 제1 점등 검사 전압과 제2 점등 검사 전압이 교번하여 공급될 수 있다. 따라서, 제1 화소열 및 제3 화소열에 포함되는 제1 화소들과 제3 화소들이 교번하여 발광할 수 있다.
다른 실시예에서, 제1 점등 검사 회로는 제1 화소열 및 제3 화소열에 점등 검사 전압을 공급하고, 제2 점등 검사 회로는 제2 화소열에 점등 검사 전압을 공급할 수 있다. 제1 점등 검사 회로는 제1 검사 제어 신호에 응답하여 제1 화소열 및 제3 화소열에 제1 점등 검사 전압을 공급하거나, 제2 검사 제어 신호에 응답하여 제1 화소열 및 제3 화소열에 제2 점등 검사 전압을 공급할 수 있다. 제1 검사 제어 신호와 제2 검사 제어 신호는 교번하여 제1 점등 검사 회로에 공급될 수 있다. 제1 화소열 및 제3 화소열에 포함되는 제1 화소들은 제1 점등 검사 전압에 응답하여 발광하고, 제2 화소들은 제2 점등 검사 전압에 응답하여 발광할 수 있다. 제1 점등 검사 회로에 제1 검사 제어 신호와 제2 검사 제어 신호가 교번하여 공급되므로, 제1 화소열 및 제3 화소열에 제1 점등 검사 전압과 제2 점등 검사 전압이 교번하여 공급될 수 있다. 따라서, 제1 화소열 및 제3 화소열에 포함되는 제1 화소들과 제3 화소들이 교번하여 발광할 수 있다. 제2 점등 검사 회로는 제3 검사 제어 신호에 응답하여 연결 라인을 통해 디멀티플렉서에 제3 점등 검사 전압을 공급할 수 있다. 디멀티플렉서는 제2 제어 신호에 응답하여 제3 점등 검사 전압을 제2 화소열에 공급할 수 있다. 제2 화소열에 포함되는 제3 화소들은 제3 점등 검사 전압에 응답하여 발광할 수 있다.
데이터 구동부(420)는 표시 장치(400)의 구동 시 화소열들에 공급되는 데이터 신호(DS)를 생성할 수 있다. 데이터 구동부(420)는 타이밍 제어부(440)에서 공급되는 제2 영상 데이터 신호(DATA2) 및 제1 타이밍 제어 신호(CTL1)에 기초하여 데이터 신호(DS)를 생성하고, 표시 패널(410)의 데이터 라인을 통해 데이터 신호(DS)를 화소열들에 공급할 수 있다. 데이터 구동부(420)는 데이터 집적 회로(integrated circuit: IC)로 구현될 수 있다. 데이터 집적 회로는 비표시 영역(NDA)의 데이터 집적 회로 실장 영역에 실장될 수 있다. 데이터 집적 회로는 표시 장치(400)의 점등 검사 공정이 종료된 후 상기 데이터 집적 회로 실장 영역에 실장될 수 있다.
스캔 구동부(430)는 표시 장치(400)의 구동 시 화소열들에 공급되는 스캔 신호(SS)를 생성할 수 있다. 스캔 구동부(430)는 타이밍 제어부(440)에서 공급되는 제2 타이밍 제어 신호(CTL2)에 기초하여 스캔 신호(SS)를 생성하고, 표시 패널(410)의 스캔 라인을 통해 스캔 신호(SS)를 화소열들에 공급할 수 있다. 이 때, 스캔 라인은 데이터 라인과 수직하는 방향으로 형성될 수 있다. 스캔 구동부(430)는 표시 패널(410)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(430)는 집적 회로(IC)로 구현되어 표시 패널(410)의 비표시 영역(NDA)에 실장되거나, 칩 온 필름(chip on film; COF)으로 구현되어 표시 패널(410)에 부착될 수 있다.
타이밍 제어부(440)는 외부 장치로부터 타이밍 제어 신호(CON)를 공급받아 데이터 구동부(420) 및 스캔 구동부(430)의 타이밍을 제어하는 제1 타이밍 제어 신호(CTL1) 및 제2 타이밍 제어 신호(CTL2)를 생성할 수 있다. 또한, 타이밍 제어부(440)는 외부 장치로부터 제1 영상 데이터(DATA1)를 입력받아 제2 영상 데이터(DATA2)를 데이터 구동부(420)로 공급할 수 있다. 타이밍 제어부(440)는 제1 영상 데이터(DATA1)를 그대로 제2 영상 데이터(DATA2)로 데이터 구동부(420)로 공급할 수 있다. 또는, 타이밍 제어부(440)는 제1 영상 데이터(DATA1)를 보정하여 제2 영상 데이터(DATA2)로 데이터 구동부(420)로 공급할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치(400)는 표시 패널(410)의 표시 영역(DA)에 형성되는 화소열들의 점등 검사를 위해 비표시 영역(NDA)에 형성되는 제1 점등 검사 회로 및 제2 점등 검사 회로를 포함할 수 있다. 이 때, 제2 점등 검사 회로를 데이터 집적 회로 실장 영역과 중복되는 영역에 배치하거나, 점등 검사 이후 절단되는 데이터 집적 회로 실장 영역의 절단 영역에 배치함으로써, 비표시 영역(NDA)(즉, 영상이 표시되지 않는 데드 스페이스(dead space))의 면적을 감소시킬 수 있다.
도 7a는 도 6의 표시 장치에 포함되는 표시 패널의 일 예를 나타내는 도면이고, 도 7b는 도 7a의 표시 패널을 I-I' 선을 따라 절취한 단면도이다.
도 7a를 참조하면, 표시 장치의 표시 패널(510)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 복수의 화소열들(PX_L1, PX_L2, PX_L3) 및 데이터 라인(DL)들이 형성될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 일 면에 인접하여 형성되는 제1 점등 검사 회로(512), 제1 점등 검사 회로(512)의 일 면에 인접하여 형성되는 디멀티플렉서(514) 및 디멀티플렉서(514)의 일 면에 이웃하여 형성되는 제2 점등 검사 회로(516)가 형성될 수 있다. 이 때, 제2 점등 검사 회로(516)는 데이터 집적 회로(520)가 실장되는 데이터 집적 회로 실장 영역과 중복되어 형성될 수 있다. 즉, 도7b에 도시된 바와 같이, 제2 점등 검사 회로(516)는 데이터 집적 회로 실장 영역 하부에 형성될 수 있다. 표시 장치의 점등 검사 시 데이터 집적 회로(520)는 표시 패널(510)에 실장되지 않으며, 표시 장치의 점등 검사 이후 데이터 집적 회로 실장 영역 상에 부착될 수 있다. 이와 같이, 제2 점등 검사 회로(516)가 데이터 집적 회로 실장 영역과 중복되어 형성됨으로써, 표시 패널(510)의 비표시 영역(NDA)의 면적을 감소시킬 수 있다.
도 8a는 도 6의 표시 장치에 포함되는 표시 패널의 다른 예를 나타내는 도면이고, 도 8b는 점등 검사 후 도 8a의 표시 패널에 포함되는 제2 점등 검사 회로를 절단한 표시 패널을 나타내는 도면이다.
도 8a를 참조하면, 표시 장치의 표시 패널(610)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 복수의 화소열들(PX_L1, PX_L2, PX_L3) 및 데이터 라인(DL)들이 형성될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 일 면에 인접하여 형성되는 제1 점등 검사 회로(612), 제1 점등 검사 회로(612)의 일 면에 인접하여 형성되는 디멀티플렉서(614) 및 디멀티플렉서(614)의 일 면에 이웃하여 형성되는 제2 점등 검사 회로(616)가 형성될 수 있다. 이 때, 제2 점등 검사 회로(616)는 데이터 집적 회로가 실장되는 데이터 집적 회로 실장 영역(618)의 일 면에 인접하는 절단 영역(CA)에 형성될 수 있다. 도 8b에 도시된 바와 같이, 표시 장치의 점등 검사 이후 절단 영역(CA)이 절단되고, 데이터 집적 회로(620)가 데이터 집적 회로 실장 영역(618)에 실장될 수 있다. 이와 같이, 제2 점등 검사 회로(616)가 절단 영역(CA)에 형성되어 점등 검사 이후 절단됨으로써, 표시 패널(610)의 비표시 영역(NDA)의 면적을 감소시킬 수 있다.
본 발명은 표시 장치를 구비한 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 타블렛 PC, 피디에이(PDA), 피엠피(PMP), MP3 플레이어, 네비게이션, 비디오폰, 헤드 마운트 디스플레이(Head Mount Display; HMD) 장치 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200, 300, 410, 510, 610: 표시 패널
120, 220, 320, 512, 612: 제1 점등 검사 회로
140, 240, 340, 514, 614: 디멀티플렉서
160, 260, 360, 516, 616: 제2 점등 검사 회로
180, 618: 데이터 집적 회로 실장 영역
520: 데이터 집적 회로

Claims (20)

  1. 제1 방향으로 연장되고, 상기 제1 방향에 수직하는 제2 방향으로 배열되는 복수의 데이터 라인들 및 상기 데이터 라인과 연결되는 복수의 화소열들을 포함하는 표시 영역;
    상기 표시 영역을 둘러싸는 비표시 영역;
    상기 표시 영역과 상기 제1 방향으로 인접하는 상기 비표시 영역에 형성되고, 상기 데이터 라인을 통해 상기 화소열들에 점등 검사 전압을 인가하는 제1 점등 검사 회로;
    상기 제1 점등 검사 회로와 상기 제1 방향으로 인접하는 상기 비표시 영역에 형성되고, 상기 데이터 라인을 통해 상기 화소열들에 데이터 신호를 인가하는 디멀티플렉서(demultiplexer); 및
    상기 디멀티플렉서와 상기 제1 방향으로 이웃하는 상기 비표시 영역에 형성되고, 상기 데이터 라인을 통해 상기 화소열들에 상기 점등 검사 전압을 인가하는 제2 점등 검사 회로를 포함하는 것을 특징으로 하는 표시 패널.
  2. 제1 항에 있어서, 상기 비표시 영역은 상기 데이터 신호를 공급하는 데이터 집적 회로(integrated circuit; IC)가 실장되는 데이터 집적 회로 실장 영역을 포함하는 것을 특징으로 하는 표시 패널.
  3. 제2 항에 있어서, 상기 제2 점등 검사 회로는 상기 데이터 집적 회로 실장 영역에 형성되는 것을 특징으로 하는 표시 패널.
  4. 제2 항에 있어서, 상기 제2 점등 검사 회로는 상기 데이터 집적 회로 실장 영역과 상기 제1 방향으로 인접하는 절단 영역에 형성되는 것을 특징으로 하는 표시 패널.
  5. 제4 항에 있어서, 상기 제2 점등 검사 회로는 점등 검사 후 절단되는 것을 특징으로 하는 표시 패널.
  6. 제1 항에 있어서, 상기 표시 영역은
    제1 색을 표시하는 제1 화소와 제2 색을 표시하는 제2 화소가 교대로 배열되는 제1 화소열;
    제3 색을 표시하는 제3 화소가 배열되는 제2 화소열; 및
    상기 제1 화소와 상기 제2 화소가 상기 제1 화소열과 반대 순서로 배열되는 제3 화소열을 포함하는 것을 특징으로 하는 표시 패널.
  7. 제6 항에 있어서, 상기 제1 점등 검사 회로는 상기 제2 화소열에 상기 점등 검사 전압을 공급하고, 상기 제2 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 상기 점등 검사 전압을 공급하는 것을 특징으로 하는 표시 패널.
  8. 제7 항에 있어서, 상기 제2 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 포함되는 상기 제1 화소 및 상기 제2 화소에 교번하여 상기 점등 검사 전압을 공급하는 것을 특징으로 하는 표시 패널.
  9. 제7 항에 있어서, 상기 제1 점등 검사 회로는 제3 검사 제어 신호에 응답하여 상기 제3 화소에 제3 점등 검사 전압을 공급하는 제3 트랜지스터를 포함하는 것을 특징으로 하는 표시 패널.
  10. 제7 항에 있어서, 상기 제2 점등 검사 회로는
    제1 검사 제어 신호에 응답하여 상기 제1 화소에 제1 점등 검사 전압을 공급하는 제1 트랜지스터; 및
    제2 검사 제어 신호에 응답하여 상기 제2 화소에 제2 점등 검사 전압을 공급하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 표시 패널.
  11. 제6 항에 있어서, 상기 제1 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 상기 점등 검사 전압을 공급하고, 상기 제2 점등 검사 회로는 상기 제2 화소열에 상기 점등 검사 전압을 공급하는 것을 특징으로 하는 표시 패널.
  12. 제11 항에 있어서, 상기 제1 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 포함되는 상기 제1 화소 및 상기 제2 화소에 교번하여 상기 점등 검사 전압을 공급하는 것을 특징으로 하는 표시 패널.
  13. 제11 항에 있어서, 상기 제1 점등 검사 회로는
    제1 검사 제어 신호에 응답하여 상기 제1 화소에 제1 점등 검사 전압을 공급하는 제1 트랜지스터; 및
    제2 검사 제어 신호에 응답하여 상기 제2 화소에 제2 점등 검사 전압을 공급하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 표시 패널.
  14. 제11 항에 있어서, 상기 제2 점등 검사 회로는 제3 검사 제어 신호에 응답하여 상기 제3 화소에 제3 점등 검사 전압을 공급하는 제3 트랜지스터를 포함하는 것을 특징으로 하는 표시 패널.
  15. 복수의 화소열들을 포함하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 표시 영역의 일 면에 인접하여 형성되는 제1 점등 검사 회로, 상기 제1 점등 검사 회로의 일 면에 인접하여 형성되는 디멀티플렉서(demultiplexer) 및 상기 디멀티플렉서의 일 면에 이웃하여 형성되는 제2 점등 검사 회로를 포함하는 표시 패널;
    상기 화소열들에 공급되는 데이터 신호를 생성하고, 데이터 집적 회로(integrated circuit; IC)로 구현되어 상기 비표시 영역의 데이터 집적 회로 실장 영역에 실장되는 데이터 구동부;
    상기 화소열들에 공급되는 스캔 신호를 생성하는 스캔 구동부; 및
    상기 데이터 구동부 및 상기 스캔 구동부를 제어하는 제어 신호를 생성하는 타이밍 제어부를 포함하는 표시 장치.
  16. 제15 항에 있어서, 상기 제2 점등 검사 회로는 상기 데이터 집적 회로 실장 영역에 형성되는 것을 특징으로 하는 표시 장치.
  17. 제15 항에 있어서, 상기 제2 점등 검사 회로는 상기 데이터 집적 회로 실장 영역의 일 면에 인접하는 절단 영역에 형성되고,
    상기 절단 영역은 점등 검사 후 절단되는 것을 특징으로 하는 표시 장치.
  18. 제15 항에 있어서, 상기 표시 영역은
    제1 색을 표시하는 제1 화소와 제2 색을 표시하는 제2 화소가 교대로 배열되는 제1 화소열;
    제3 색을 표시하는 제3 화소가 배열되는 제2 화소열; 및
    상기 제1 화소와 상기 제2 화소가 상기 제1 화소열과 반대 순서로 배열되는 제3 화소열을 포함하는 것을 특징으로 표시 장치.
  19. 제18 항에 있어서, 상기 제1 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 상기 점등 검사 전압을 공급하고, 상기 제2 점등 검사 회로는 상기 제2 화소열에 상기 점등 검사 전압을 공급하는 것을 특징으로 하는 표시 장치.
  20. 제18 항에 있어서, 상기 제1 점등 검사 회로는 상기 제2 화소열에 상기 점등 검사 전압을 공급하고, 상기 제2 점등 검사 회로는 상기 제1 화소열 및 상기 제3 화소열에 상기 점등 검사 전압을 공급하는 것을 특징으로 하는 표시 장치.
KR1020180041060A 2018-04-09 2018-04-09 표시 패널 및 이를 포함하는 표시 장치 KR102534678B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180041060A KR102534678B1 (ko) 2018-04-09 2018-04-09 표시 패널 및 이를 포함하는 표시 장치
US16/256,963 US11017699B2 (en) 2018-04-09 2019-01-24 Display panel and display device including lighting test circuit
CN201910278767.3A CN110364101B (zh) 2018-04-09 2019-04-09 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180041060A KR102534678B1 (ko) 2018-04-09 2018-04-09 표시 패널 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20190118223A true KR20190118223A (ko) 2019-10-18
KR102534678B1 KR102534678B1 (ko) 2023-05-22

Family

ID=68097328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180041060A KR102534678B1 (ko) 2018-04-09 2018-04-09 표시 패널 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11017699B2 (ko)
KR (1) KR102534678B1 (ko)
CN (1) CN110364101B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874989A (zh) * 2019-11-29 2020-03-10 武汉天马微电子有限公司 显示面板、显示装置和测试方法
WO2022045621A1 (ko) * 2020-08-28 2022-03-03 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 검사 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207925107U (zh) * 2018-03-27 2018-09-28 京东方科技集团股份有限公司 测试装置
CN108615504B (zh) * 2018-05-10 2020-11-03 武汉华星光电半导体显示技术有限公司 Demux显示面板及oled显示器
CN113410149A (zh) * 2020-03-16 2021-09-17 三星显示有限公司 显示装置
CN111681609A (zh) * 2020-06-11 2020-09-18 武汉华星光电半导体显示技术有限公司 一种显示装置和驱动电路检测方法
CN111627367B (zh) * 2020-06-30 2023-03-10 武汉天马微电子有限公司 显示面板的检测电路、方法及显示面板
KR20220111766A (ko) * 2021-02-01 2022-08-10 삼성디스플레이 주식회사 전자 장치
KR20220147194A (ko) * 2021-04-26 2022-11-03 삼성디스플레이 주식회사 표시 장치
KR20220147764A (ko) * 2021-04-27 2022-11-04 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 전자 장치, 및 전자 장치 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146678A1 (en) * 2007-12-07 2009-06-11 Chen Yupeng Substrate testing circuit
KR20110037638A (ko) * 2009-10-07 2011-04-13 삼성모바일디스플레이주식회사 원장검사가 가능한 유기전계발광 표시장치의 모기판 및 그의 원장검사방법
KR20140108027A (ko) * 2013-02-28 2014-09-05 삼성디스플레이 주식회사 유기 발광 표시 패널
KR20150039491A (ko) * 2013-10-02 2015-04-10 삼성디스플레이 주식회사 유기 발광 표시 패널

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201314B1 (ko) * 2005-11-16 2012-11-14 엘지디스플레이 주식회사 평판표시장치의 제조방법 및 장치
KR100712179B1 (ko) 2006-05-03 2007-04-27 삼성에스디아이 주식회사 Ｏｌｅｄ 어레이 기판
KR100732819B1 (ko) * 2006-08-30 2007-06-27 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 모기판
KR101987434B1 (ko) * 2013-01-15 2019-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그것의 테스트 방법
KR102054849B1 (ko) * 2013-06-03 2019-12-12 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102220152B1 (ko) * 2014-03-13 2021-02-26 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN107644616B (zh) * 2016-07-22 2020-01-07 上海和辉光电有限公司 一种显示装置
CN106847864B (zh) * 2017-01-09 2019-11-12 张一帆 一种窄边框触控显示面板及显示装置及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146678A1 (en) * 2007-12-07 2009-06-11 Chen Yupeng Substrate testing circuit
KR20110037638A (ko) * 2009-10-07 2011-04-13 삼성모바일디스플레이주식회사 원장검사가 가능한 유기전계발광 표시장치의 모기판 및 그의 원장검사방법
KR20140108027A (ko) * 2013-02-28 2014-09-05 삼성디스플레이 주식회사 유기 발광 표시 패널
KR20150039491A (ko) * 2013-10-02 2015-04-10 삼성디스플레이 주식회사 유기 발광 표시 패널

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874989A (zh) * 2019-11-29 2020-03-10 武汉天马微电子有限公司 显示面板、显示装置和测试方法
CN110874989B (zh) * 2019-11-29 2021-06-22 武汉天马微电子有限公司 显示面板、显示装置和测试方法
WO2022045621A1 (ko) * 2020-08-28 2022-03-03 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 검사 방법

Also Published As

Publication number Publication date
CN110364101B (zh) 2024-04-19
US20190311662A1 (en) 2019-10-10
CN110364101A (zh) 2019-10-22
KR102534678B1 (ko) 2023-05-22
US11017699B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
KR102534678B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
US9646525B2 (en) Display device and multi-panel display device
US9373299B2 (en) Display device and method of forming a display device
KR101913839B1 (ko) 표시 장치 및 그것의 테스트 방법
US11087653B2 (en) Inspection system and method of inspecting a display cell using the same
US9576520B2 (en) Display device with groove in a non-display area and method of manufacturing the same
US11177292B2 (en) Display device
KR102443832B1 (ko) 유기발광표시패널 및 이를 포함하는 유기발광표시장치
KR102539495B1 (ko) 플렉서블 표시패널 및 플렉서블 표시장치
KR20170052719A (ko) 표시 장치
KR101861609B1 (ko) 게이트 드라이버를 포함하는 영상표시장치 및 게이트 드라이버의 리페어 방법
KR100741970B1 (ko) 유기 전계발광 표시장치
US11120723B2 (en) Display panel driver and display device including the same
KR102623354B1 (ko) 멀티 비전 장치 및 멀티 비전 장치에 포함된 표시 장치
US9430969B2 (en) Driving circuit and driving method for AMOLED pixel circuit
KR102212219B1 (ko) 표시장치
KR102470898B1 (ko) 칩 온 필름 및 이를 포함하는 유기발광 다이오드 표시장치
US20230320147A1 (en) Display device and method of testing the same
KR20200000006A (ko) 표시 장치
JP2014056254A (ja) 表示装置
US20230122312A1 (en) Display apparatus and light-emitting diode module
US20230079023A1 (en) Display device and electronic apparatus including the same
KR102323773B1 (ko) 표시장치
US20230137784A1 (en) Display device
US20230163138A1 (en) Display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant